WO2024090276A1 - 基板支持器及びプラズマ処理装置 - Google Patents

基板支持器及びプラズマ処理装置 Download PDF

Info

Publication number
WO2024090276A1
WO2024090276A1 PCT/JP2023/037424 JP2023037424W WO2024090276A1 WO 2024090276 A1 WO2024090276 A1 WO 2024090276A1 JP 2023037424 W JP2023037424 W JP 2023037424W WO 2024090276 A1 WO2024090276 A1 WO 2024090276A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
support
substrate support
electrode
insulating member
Prior art date
Application number
PCT/JP2023/037424
Other languages
English (en)
French (fr)
Inventor
伸 山口
大樹 佐藤
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2024090276A1 publication Critical patent/WO2024090276A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Definitions

  • An exemplary embodiment of the present disclosure relates to a substrate support and a plasma processing apparatus.
  • Patent Document 1 discloses one type of plasma processing apparatus.
  • the plasma processing apparatus described in Patent Document 1 includes a chamber and a substrate support.
  • the substrate support has an upper surface including a support surface on which a substrate is placed.
  • the substrate support provides through holes configured to supply a heat transfer gas to a gap between a substrate placed on the support surface and the upper surface of the substrate support.
  • This disclosure provides technology to suppress abnormal discharge in a substrate support.
  • the substrate support includes a support, a base, and a ceramic member.
  • the support is configured to support an object thereon.
  • the object includes a substrate.
  • the support has a dielectric portion and an electrode.
  • the dielectric portion includes an upper surface and a lower surface opposite the upper surface.
  • the upper surface includes a support surface facing the object.
  • the support provides a first through hole penetrating from the upper surface of the dielectric portion to the lower surface of the dielectric portion.
  • the base provides a second through hole communicating with the first through hole.
  • the base is configured to support the support thereon.
  • the ceramic member is permeable to allow a heat transfer gas to pass therethrough.
  • the ceramic member is filled in an upper end of the first through hole.
  • the ceramic member is positioned such that the distance between its lower end and the electrode is smaller than the distance between its upper end and the electrode in a direction in which the central axis of the first through hole extends.
  • abnormal discharges in the substrate support are suppressed.
  • FIG. 1 is a block diagram of a computer-based system that functions as a controller for a plasma processing apparatus according to one exemplary embodiment.
  • FIG. 1 is a diagram for explaining a configuration example of a plasma processing system.
  • FIG. 1 is a diagram for explaining a configuration example of a capacitively coupled plasma processing apparatus.
  • 2 is a partial enlarged cross-sectional view of a substrate support according to an example embodiment;
  • FIG. 2 is a partial enlarged cross-sectional view of a substrate support according to an example embodiment;
  • FIG. 1 is a block diagram of a computer-based system that functions as a controller for a plasma processing apparatus according to one exemplary embodiment.
  • FIG. 1 is a diagram for explaining a configuration example of a plasma processing system.
  • FIG. 1 is a diagram for explaining a configuration example of a capacitively coupled plasma processing apparatus.
  • 2 is a partial enlarged cross-sectional view of a substrate support according to an example embodiment;
  • FIG. 2 is a partial enlarged
  • FIG. 1 is a block diagram of a computer-based system that functions as a controller for a plasma processing apparatus according to one exemplary embodiment.
  • control aspects of the present disclosure may be implemented as a system, method, and/or computer program product.
  • the computer program product may include a computer-readable recording medium having computer-readable program instructions recorded thereon that cause one or more processors to perform aspects of the embodiments.
  • a computer-readable storage medium may be a tangible device capable of storing instructions for use by an instruction execution device (processor).
  • a computer-readable storage medium may be, for example, but not limited to, an electronic storage device, a magnetic storage device, an optical storage device, an electromagnetic storage device, a semiconductor storage device, or any suitable combination of these devices.
  • While not exhaustive, a more specific list of examples of computer-readable storage media includes each of (and suitable combinations of) floppy disks, hard disks, solid-state drives (SSDs), random access memories (RAMs), read-only memories (ROMs), erasable programmable read-only memories (EPROMs or flash), static random access memories (SRAMs), compact disks (CDs or CD-ROMs), digital versatile disks (DVDs), and memory cards or sticks.
  • SSDs solid-state drives
  • RAMs random access memories
  • ROMs read-only memories
  • EPROMs or flash erasable programmable read-only memories
  • SRAMs static random access memories
  • CDs or CD-ROMs compact disks
  • DVDs digital versatile disks
  • a computer-readable storage medium should not be interpreted as a transitory signal in itself, such as an electric wave or other freely propagating electromagnetic wave, an electromagnetic wave propagating through a waveguide or other transmission medium (e.g., a light pulse through a fiber optic cable), or an electrical signal transmitted through an electrical wire.
  • the computer readable program instructions described in this disclosure may be downloaded from a computer readable storage medium to a suitable computer or processing device, or to an external computer or external storage device via a global network (Internet), a local area network, a wide area network, and/or a wireless network.
  • the network may include copper transmission lines, optical fiber, wireless transmissions, routers, firewalls, switches, gateway computers, and/or edge servers.
  • a network adapter card or network interface of each computer or processing device may receive the computer readable program instructions from the network and transfer the computer readable program instructions to a computer readable storage medium internal to the computer or processing device for storage.
  • the computer readable program instructions for performing the operations of the present disclosure may include machine language instructions and/or microcode.
  • the machine language instructions and/or microcode may be compiled or translated from source code written in a combination of one or more programming languages, including assembly language, Basic, Fortran, Java, Python, R, C, C++, C#, or similar programming languages. All of the computer readable program instructions may be executed on the user's personal computer, notebook computer, tablet, or smartphone, on a remote computer or computer server, or on a combination of these computing devices.
  • the remote computer or computer server may be connected to the user's device or devices through a computer network, such as a local area network, wide area network, or global network (Internet).
  • a computer network such as a local area network, wide area network, or global network (Internet).
  • an electronic circuit including a programmable logic circuit, a field programmable gate array (FPGA), or a programmable logic array (PLA), may execute the computer readable program instructions to configure or customize the electronic circuit using information from the computer readable program instructions.
  • FPGA field programmable gate array
  • PLA programmable logic array
  • Computer-readable program instructions that may implement the systems and methods described in this disclosure may be provided to one or more processors (and/or one or more cores within a processor) of a general purpose computer, special purpose computer, or other programmable device to produce a machine, whereby the instructions may be executed via the processor of the computer or other programmable device to produce a system that performs the functions shown in the flow diagrams and block diagrams of this disclosure.
  • These computer-readable program instructions may be stored on a computer-readable storage medium that can instruct a computer, programmable device, or other device to function in a particular manner, such that the computer-readable storage medium storing the instructions is an article of manufacture that includes instructions that implement aspects of the functionality shown in the flow diagrams and block diagrams of this disclosure.
  • Computer-readable program instructions may be loaded into a computer, other programmable apparatus, or other device to cause the computer, other programmable apparatus, or other device to perform a series of operational steps resulting in a computer-implemented process, such that the instructions executed by the computer, other programmable apparatus, or other device may perform the functions illustrated in the flow diagrams and block diagrams of this disclosure.
  • FIG. 1 is a functional block diagram illustrating a network system 800 including one or more network computers and servers.
  • the hardware and software environment illustrated in FIG. 1 may provide an exemplary platform for implementing the software and/or methods of the present disclosure.
  • network system 800 may include, but is not limited to, computer 805, network 810, remote computer 815, web server 820, cloud storage server 825, and computer server 830. In some embodiments, multiple instances of one or more of the functional blocks shown in FIG. 1 may be used.
  • FIG. 1 shows further details of computer 805.
  • the functional blocks shown in computer 805 are provided only to illustrate example functionality and are not intended to be exhaustive. Details of remote computer 815, web server 820, cloud storage server 825, and computer server 830 are not shown, although these other computers and devices may include functionality similar to that shown for computer 805.
  • Computer 805 may be a personal computer (PC), a desktop computer, a notebook computer, a tablet computer, a netbook computer, a personal digital assistant (PDA), a smartphone, or any other programmable electronic device capable of communicating with other devices over network 810.
  • PC personal computer
  • PDA personal digital assistant
  • Computer 805 may include a processor 835, a bus 837, memory 840, non-volatile storage 845, a network interface 850, a peripherals interface 855, and a display interface 865.
  • processor 835 may be implemented as a separate electronic subsystem (an integrated circuit chip or a combination of chips and related devices) in some embodiments, while in other embodiments a combination of functions may be implemented on a single chip (sometimes referred to as a system on chip (SoC)).
  • SoC system on chip
  • Processor 835 may be one or more single-chip or multi-chip microprocessors designed and/or manufactured by Intel Corporation, Advanced Micro Devices, Inc. (AMD), Arm Holdings, Apple Computer, etc.
  • microprocessors include Intel Corporation's Celeron, Pentium, Core i3, Core i5, and Core i7, AMD's Opteron, Phenom, Athlon, Turion, and Ryzen, and Arm's Cortex-A, Cortex-R, and Cortex-M.
  • Bus 837 may be a proprietary or industry standard high speed parallel interconnect bus or serial interconnect bus such as ISA, PCI, PCI Express (PCI-e), or AGP.
  • Memory 840 and non-volatile storage 845 may be computer readable storage media.
  • Memory 840 may include suitable volatile storage devices such as dynamic random access memory (DRAM), static random access memory (SRAM), etc.
  • Non-volatile storage 845 may include one or more of a floppy disk, a hard disk, a solid state drive (SSD), a read only memory (ROM), an erasable programmable read only memory (EPROM or Flash), a compact disk (CD or CD-ROM), a digital versatile disk (DVD), and a memory card or memory stick.
  • DRAM dynamic random access memory
  • SRAM static random access memory
  • Non-volatile storage 845 may include one or more of a floppy disk, a hard disk, a solid state drive (SSD), a read only memory (ROM), an erasable programmable read only memory (EPROM or Flash), a compact disk (CD or CD-ROM), a digital versatile disk (DVD), and a memory card or memory stick.
  • SSD solid state
  • Programs 848 may be a collection of machine-readable instructions and/or data that are stored in non-volatile storage 845 and used to create, manage, and control the software functions described and illustrated in more detail elsewhere in this disclosure.
  • memory 840 may be significantly faster than non-volatile storage 845.
  • programs 848 may be transferred from non-volatile storage 845 to memory 840 prior to execution by processor 835.
  • Network 810 may be, for example, a local area network (LAN), a wide area network (WAN) such as the Internet, or a combination of the two, and may include wired, wireless, or fiber optic connections.
  • network 810 may be any combination of connections or protocols that support communication between two or more computers and related devices.
  • the peripheral interface 855 may allow data input and output to and from other devices that are locally connected to the computer 805.
  • the peripheral interface 855 may provide a connection to, for example, an external device 860.
  • the external device 860 may include devices such as a keyboard, a mouse, a keypad, a touch screen, and/or other suitable input devices.
  • the external device 860 may also include portable computer-readable storage media such as thumb drives, portable optical disks, portable magnetic disks, and memory cards.
  • Software and data used to perform embodiments of the present disclosure, such as the program 848, may be stored on a portable computer-readable storage medium. In such an embodiment, the software may be loaded into the non-volatile storage 845 or may be loaded directly into the memory 840 via the peripheral interface 855.
  • the peripheral interface 855 may be connected to the external device 860 using industry standard connections such as RS-232 or Universal Serial Bus (USB).
  • Display interface 865 may connect computer 805 to a display 870.
  • display 870 may be used to present a command line or graphical user interface to a user of computer 805.
  • Display interface 865 may connect to display 870 using one or more proprietary or industry standard connections, such as VGA, DVI, DisplayPort, and HDMI.
  • the network interface 850 provides communication with other computer systems/devices and storage systems/devices external to the computer 805.
  • the software programs and data described herein may be downloaded to the non-volatile storage 845 via the network interface 850 and the network 810 from a remote computer 815, a web server 820, a cloud storage server 825, a computer server 830, etc.
  • the systems and methods described herein may be performed by one or more computers connected to the computer 805 via the network interface 850 and the network 810.
  • the systems and methods of the present disclosure may be performed by a remote computer 815, a computer server 830, or a combination of interconnected computers on the network 810.
  • the data, data sets, and/or databases used in the embodiments of the systems and methods described herein may be stored on or downloaded from the remote computer 815, web server 820, cloud storage server 825, and computer server 830.
  • a circuit can be defined as one or more of an electronic component (such as a semiconductor device), multiple components connected directly to each other or connected by electronic communication, a computer, a network of computer devices, a remote computer, a web server, a cloud storage server, and a computer server.
  • an electronic component such as a semiconductor device
  • a computer, a remote computer, a web server, a cloud storage server, and a computer server can each be included in the circuit or can include a circuit as a component thereof.
  • multiple instances of one or more of these components may be used, in which case each of the multiple instances of one or more of these components may be included in the circuit or can include a circuit.
  • the circuit represented by a network system may include a serverless computer system corresponding to a virtual set of multiple hardware resources.
  • the circuit represented by a computer may include a personal computer (PC), a desktop computer, a notebook computer, a tablet computer, a netbook computer, a personal digital assistant (PDA), a smartphone, and other programmable devices capable of communicating with other devices over a network.
  • the circuit may be a general purpose computer, a special purpose computer, or other programmable device described herein having one or more processors.
  • Each processor may be one or more single-chip or multi-chip microprocessors.
  • a processor is considered to be a processing circuit or circuitry because it has transistors and other circuitry.
  • a circuitry may implement the systems and methods of the present disclosure based on computer readable program instructions provided to one or more processors (and/or one or more cores within a processor) of one or more general purpose computers, special purpose computers, or other programmable devices described herein to cause the machine to implement the systems and methods of the present disclosure, such that the instructions are included in the circuitry or executed by one or more processors of a programmable device including the circuitry to cause a system to implement the functions identified in the flow diagrams and block diagrams of the present disclosure.
  • a circuitry may be a pre-programmed configuration such as a programmable logic device, dedicated integrated circuit, or the like, and is considered to be a circuitry whether used alone or in combination with other programmable or pre-programmed circuits.
  • FIG. 2 is a diagram for explaining an example of the configuration of a plasma processing system.
  • the plasma processing system includes a plasma processing device 1 and a control unit 2.
  • the plasma processing system is an example of a substrate processing system
  • the plasma processing device 1 is an example of a substrate processing device.
  • the plasma processing device 1 includes a plasma processing chamber 10, a substrate support unit 11, and a plasma generation unit 12.
  • the plasma processing chamber 10 has a plasma processing space.
  • the plasma processing chamber 10 also has at least one gas supply port for supplying at least one processing gas to the plasma processing space, and at least one gas exhaust port for exhausting gas from the plasma processing space.
  • the gas supply port is connected to a gas supply unit 20 described later, and the gas exhaust port is connected to an exhaust system 40 described later.
  • the substrate support unit 11 is disposed in the plasma processing space, and has a substrate support surface for supporting a substrate.
  • the plasma generating unit 12 is configured to generate plasma from at least one processing gas supplied into the plasma processing space.
  • the plasma formed in the plasma processing space may be capacitively coupled plasma (CCP), inductively coupled plasma (ICP), ECR plasma (Electron-Cyclotron-Resonance Plasma), Helicon Wave Plasma (HWP), or Surface Wave Plasma (SWP), etc.
  • various types of plasma generating units may be used, including an AC (Alternating Current) plasma generating unit and a DC (Direct Current) plasma generating unit.
  • the AC signal (AC power) used in the AC plasma generation unit has a frequency in the range of 100 kHz to 10 GHz.
  • the AC signal includes an RF (Radio Frequency) signal and a microwave signal.
  • the RF signal has a frequency in the range of 100 kHz to 150 MHz.
  • the control unit 2 processes computer-executable instructions that cause the plasma processing apparatus 1 to perform the various steps described in this disclosure.
  • the control unit 2 may be configured to control each element of the plasma processing apparatus 1 to perform the various steps described herein. In one embodiment, a part or all of the control unit 2 may be included in the plasma processing apparatus 1.
  • the control unit 2 may include a processing unit 2a1, a storage unit 2a2, and a communication interface 2a3.
  • the control unit 2 is realized, for example, by a computer 2a.
  • the processing unit 2a1 may be configured to perform various control operations by reading a program from the storage unit 2a2 and executing the read program. This program may be stored in the storage unit 2a2 in advance, or may be acquired via a medium when necessary.
  • the acquired program is stored in the storage unit 2a2 and is read from the storage unit 2a2 by the processing unit 2a1 and executed.
  • the medium may be various storage media readable by the computer 2a, or may be a communication line connected to the communication interface 2a3.
  • the processing unit 2a1 may be a CPU (Central Processing Unit).
  • the memory unit 2a2 may include a RAM (Random Access Memory), a ROM (Read Only Memory), a HDD (Hard Disk Drive), a SSD (Solid State Drive), or a combination of these.
  • the communication interface 2a3 may communicate with the plasma processing device 1 via a communication line such as a LAN (Local Area Network).
  • FIG. 3 is a diagram for explaining a configuration example of a capacitively coupled plasma processing device.
  • the capacitively coupled plasma processing apparatus 1 includes a plasma processing chamber 10, a gas supply unit 20, a power supply 30, and an exhaust system 40.
  • the plasma processing apparatus 1 also includes a substrate support unit 11 and a gas inlet unit.
  • the gas inlet unit is configured to introduce at least one processing gas into the plasma processing chamber 10.
  • the gas inlet unit includes a shower head 13.
  • the substrate support unit 11 is disposed in the plasma processing chamber 10.
  • the shower head 13 is disposed above the substrate support unit 11. In one embodiment, the shower head 13 constitutes at least a part of the ceiling of the plasma processing chamber 10.
  • the plasma processing chamber 10 has a plasma processing space 10s defined by the shower head 13, the sidewall 10a of the plasma processing chamber 10, and the substrate support unit 11.
  • the plasma processing chamber 10 is grounded.
  • the shower head 13 and the substrate support unit 11 are electrically insulated from the housing of the plasma processing chamber 10.
  • the shower head 13 is configured to introduce at least one processing gas from the gas supply unit 20 into the plasma processing space 10s.
  • the shower head 13 has at least one gas supply port 13a, at least one gas diffusion chamber 13b, and multiple gas inlets 13c.
  • the processing gas supplied to the gas supply port 13a passes through the gas diffusion chamber 13b and is introduced into the plasma processing space 10s from the multiple gas inlets 13c.
  • the shower head 13 also includes at least one upper electrode.
  • the gas introduction unit may include, in addition to the shower head 13, one or more side gas injectors (SGI) attached to one or more openings formed in the side wall 10a.
  • SGI side gas injectors
  • the gas supply unit 20 may include at least one gas source 21 and at least one flow controller 22.
  • the gas supply unit 20 is configured to supply at least one process gas from a respective gas source 21 through a respective flow controller 22 to the showerhead 13.
  • Each flow controller 22 may include, for example, a mass flow controller or a pressure-controlled flow controller.
  • the gas supply unit 20 may include at least one flow modulation device that modulates or pulses the flow rate of the at least one process gas.
  • the power supply 30 includes an RF power supply 31 coupled to the plasma processing chamber 10 via at least one impedance matching circuit.
  • the RF power supply 31 is configured to supply at least one RF signal (RF power) to at least one lower electrode and/or at least one upper electrode. This causes a plasma to be formed from at least one processing gas supplied to the plasma processing space 10s.
  • the RF power supply 31 can function as at least a part of the plasma generating unit 12.
  • a bias RF signal to at least one lower electrode, a bias potential is generated on the substrate W, and ion components in the formed plasma can be attracted to the substrate W.
  • the RF power supply 31 includes a first RF generating unit 31a and a second RF generating unit 31b.
  • the first RF generating unit 31a is coupled to at least one lower electrode and/or at least one upper electrode via at least one impedance matching circuit and configured to generate a source RF signal (source RF power) for plasma generation.
  • the source RF signal has a frequency in the range of 10 MHz to 150 MHz.
  • the first RF generating unit 31a may be configured to generate multiple source RF signals having different frequencies. The generated one or more source RF signals are supplied to at least one lower electrode and/or at least one upper electrode.
  • the second RF generator 31b is coupled to at least one lower electrode via at least one impedance matching circuit and configured to generate a bias RF signal (bias RF power).
  • the frequency of the bias RF signal may be the same as or different from the frequency of the source RF signal.
  • the bias RF signal has a lower frequency than the frequency of the source RF signal.
  • the bias RF signal has a frequency in the range of 100 kHz to 60 MHz.
  • the second RF generator 31b may be configured to generate multiple bias RF signals having different frequencies.
  • the generated one or more bias RF signals are provided to at least one lower electrode. Also, in various embodiments, at least one of the source RF signal and the bias RF signal may be pulsed.
  • the power supply 30 may also include a DC power supply 32 coupled to the plasma processing chamber 10.
  • the DC power supply 32 includes a first DC generator 32a and a second DC generator 32b.
  • the first DC generator 32a is connected to at least one lower electrode and configured to generate a first DC signal.
  • the generated first DC signal is applied to the at least one lower electrode.
  • the second DC generator 32b is connected to at least one upper electrode and configured to generate a second DC signal.
  • the generated second DC signal is applied to the at least one upper electrode.
  • the first and second DC signals may be pulsed.
  • a sequence of voltage pulses is applied to at least one lower electrode and/or at least one upper electrode.
  • the voltage pulses may have a rectangular, trapezoidal, triangular or combination thereof pulse waveform.
  • a waveform generator for generating a sequence of voltage pulses from the DC signal is connected between the first DC generator 32a and at least one lower electrode.
  • the first DC generator 32a and the waveform generator constitute a voltage pulse generator.
  • the second DC generator 32b and the waveform generator constitute a voltage pulse generator
  • the voltage pulse generator is connected to at least one upper electrode.
  • the voltage pulses may have a positive polarity or a negative polarity.
  • the sequence of voltage pulses may also include one or more positive polarity voltage pulses and one or more negative polarity voltage pulses within one period.
  • the first and second DC generating units 32a and 32b may be provided in addition to the RF power source 31, or the first DC generating unit 32a may be provided in place of the second RF generating unit 31b.
  • the exhaust system 40 may be connected to, for example, a gas exhaust port 10e provided at the bottom of the plasma processing chamber 10.
  • the exhaust system 40 may include a pressure regulating valve and a vacuum pump. The pressure in the plasma processing space 10s is adjusted by the pressure regulating valve.
  • the vacuum pump may include a turbomolecular pump, a dry pump, or a combination thereof.
  • FIGS. 4 and 5 are enlarged cross-sectional views of a portion of a substrate support according to one exemplary embodiment. Details of the substrate support 5 will be described below with reference to FIGS. 3 to 5.
  • the substrate support 11 includes a substrate support 5.
  • the substrate support 5 includes a base 50 and a support 51.
  • the support 51 is configured to support an object thereon.
  • the object includes a substrate W.
  • a wafer is an example of a substrate W.
  • the object may include a ring assembly 112.
  • the substrate support 5 has a central region 5a for supporting the substrate W and an annular region 5b for supporting the ring assembly 112.
  • the annular region 5b of the substrate support 5 surrounds the central region 5a of the substrate support 5 in a planar view.
  • the substrate W is disposed on the central region 5a of the substrate support 5
  • the ring assembly 112 is disposed on the annular region 5b of the substrate support 5 so as to surround the substrate W on the central region 5a of the substrate support 5.
  • the upper surface of the central region 5a includes a substrate support surface for supporting the substrate W
  • the upper surface of the annular region 5b includes a ring support surface for supporting the ring assembly 112.
  • the ring assembly 112 may be disposed on the annular support or the annular insulating member, or may be disposed on both the support 51 and the annular insulating member.
  • the ring assembly 112 includes one or more annular members.
  • the one or more annular members include one or more edge rings and at least one cover ring.
  • the edge rings are formed of a conductive or insulating material, and the cover rings are formed of an insulating material.
  • the base 50 supports the support 51 thereon.
  • the base 50 may include a conductive member.
  • the conductive member included in the base 50 may function as a lower electrode.
  • the support 51 has a dielectric portion 51a and a bias electrode 51c (first electrode).
  • the bias electrode 51c is disposed in the dielectric portion 51a.
  • the support 51 is an electrostatic chuck.
  • the bias electrode 51c is electrically coupled to the RF power source 31 and/or the DC power source 32.
  • the bias electrode 51c can function as a lower electrode.
  • a bias RF signal and/or a DC signal is supplied to the bias electrode 51c.
  • the bias electrode 51c may be supplied with high frequency power HF from the RF power source 31, or may be supplied with high frequency power LF from the RF power source 31.
  • the high frequency power HF has a frequency in the range of 27 MHz or more and 100 MHz or less.
  • the high frequency power LF has a frequency in the range of 400 kHz or more and 13.56 MHz or less.
  • the bias electrode 51c may be supplied with high frequency power HF and high frequency power LF simultaneously.
  • the bias RF signal and/or the DC signal supplied to the bias electrode 51c may be a pulse wave.
  • the support 51 may have an electrostatic electrode 51b (second electrode).
  • the electrostatic electrode 51b is disposed in the dielectric portion 51a.
  • the electrostatic electrode 51b may be disposed above the bias electrode 51c.
  • the support 51 may include a plurality of electrostatic electrodes 51b.
  • the support 51 includes a first electrostatic electrode 511 as the electrostatic electrode 51b in the central region 5a, and includes a second electrostatic electrode 512 and a third electrostatic electrode 513 as the electrostatic electrodes 51b in the annular region 5b.
  • the second electrostatic electrode 512 is located between the first electrostatic electrode 511 and the third electrostatic electrode 513.
  • the second electrostatic electrode 512 and the third electrostatic electrode 513 are used as a pair of electrodes of a bipolar electrostatic chuck.
  • the support 51 may not have the electrostatic electrode 51b.
  • the bias electrode 51c may function as the electrostatic electrode.
  • the substrate support 11 may also include a temperature adjustment module configured to adjust at least one of the support 51, the ring assembly 112, and the substrate W to a target temperature.
  • the temperature adjustment module may include a heater, a heat transfer medium, a flow path 50a, or a combination thereof.
  • a heat transfer fluid such as brine or a gas flows through the flow path 50a.
  • the flow path 50a is formed in the base 50, and one or more heaters are disposed in the dielectric portion 51a of the support 51. The one or more heaters may be disposed below the bias electrode 51c.
  • the dielectric portion 51a includes an upper surface 51d and a lower surface 51e opposite the upper surface 51d.
  • the upper surface 51d includes a support surface.
  • the support surface faces the substrate W (an example of an object).
  • the support surface may include a substrate support surface in the central region 5a and a ring support surface in the annular region 5b.
  • the upper surface 51d when multiple protrusions are formed on the surface of the central region 5a, the upper surface 51d includes the upper surface of each of the multiple protrusions that make up the support surface (substrate support surface), the side surfaces of each of the multiple protrusions, and the bottom surfaces between the multiple protrusions.
  • the support 51 provides a first through hole 51h.
  • the first through hole 51h penetrates from the upper surface 51d to the lower surface 51e.
  • the first through hole 51h may include at least one fine hole 51f.
  • the at least one fine hole 51f is formed in the upper surface 51d.
  • the number of the at least one fine hole 51f is 1 or more and 30 or less.
  • the diameter of the at least one fine hole 51f is 0.1 mm or more and 0.5 mm or less.
  • the length of the at least one fine hole 51f is 0.1 mm or more and 1.0 mm or less.
  • the base 50 provides a second through hole 50h.
  • the second through hole communicates with the first through hole 51h.
  • the central axis of the second through hole 50h may overlap with the central axis of the first through hole 51h.
  • the substrate support 5 includes a ceramic member 6.
  • the ceramic member 6 has a permeability that allows the heat transfer gas to pass through.
  • the heat transfer gas is helium gas.
  • the ceramic member 6 is filled at the upper end of the first through hole 51h.
  • the ceramic member 6 may face a portion of the dielectric portion 51a that provides at least one fine hole 51f.
  • the ceramic member 6 may be filled so as to be connected to at least one fine hole 51f.
  • the first through hole 51h is configured to be able to supply the heat transfer gas to the gap between the substrate W placed on the support surface and the upper surface 51d.
  • the first through hole 51h is configured to be able to supply the heat transfer gas to the gap between the ring assembly 112 placed on the support surface and the upper surface 51d through the ceramic member 6.
  • the length of the ceramic member 6 in the direction in which the central axis of the first through hole 51h extends is 1 mm or more and 5 mm or less.
  • the ceramic member 6 In the direction in which the central axis of the first through hole 51h extends, the ceramic member 6 is positioned so that the distance t1 between its lower end and the bias electrode 51c is smaller than the distance t2 between its upper end and the bias electrode 51c. Since the ceramic member 6 fills the space above the bias electrode 51c of the first through hole 51h, abnormal discharge in the space within the first through hole 51h is suppressed. Therefore, abnormal discharge in the substrate support 5 is suppressed.
  • the shortest distance between the surface defining the first through hole 51h and the bias electrode 51c may be 1.0 mm or less, or may be 2.0 mm or less.
  • the lower end of the ceramic member 6 may be located above the bias electrode 51c.
  • the lower end of the ceramic member 6 may be located 0.1 mm or more away from the bias electrode 51c in the direction in which the central axis of the first through hole 51h extends. That is, the distance t1 between the lower end of the ceramic member 6 and the bias electrode 51c may be 0.1 mm or more. The distance t1 may be 0.1 mm or more and 4.0 mm or less. Since the overall length of the ceramic member 6 in the direction in which the central axis of the first through hole 51h extends can be shortened, the pressure loss of the heat transfer gas in the ceramic member 6 can be reduced.
  • the ceramic member 6 may be a porous member or a multi-tube member providing a plurality of through holes penetrating from its upper end to its lower end.
  • the ceramic member 6 is a porous member.
  • the proportion of the volume of all pores in the volume of the porous member may be 40% or more.
  • the ceramic member is formed, for example, from aluminum oxide or silicon carbide.
  • the substrate support 5 further includes an insulating member 7 (first insulating member).
  • the insulating member 7 has insulating properties.
  • the insulating member 7 is made of aluminum oxide.
  • the insulating member 7 may be made of quartz.
  • the insulating member 7 is disposed in the first through hole 51h and the second through hole 50h.
  • the ceramic member 6 may be supported by the insulating member 7 without being bonded to the support 51.
  • the insulating member 7 provides a third through hole 7h that is connected to the ceramic member 6.
  • the insulating member 7 may have a cylindrical shape. In one example, the diameter of the third through hole is 1 mm or more and 3 mm or less.
  • the third through hole 7h is configured to be able to supply heat transfer gas to the ceramic member 6.
  • a heat transfer gas supply source may be connected to the lower end of the third through hole 7h.
  • the substrate support 5 may further include an insulating member 71 (second insulating member).
  • the insulating member 71 is disposed in the third through hole 7h.
  • the insulating member 71 provides a gap in the third through hole 7h that is connected to the ceramic member 6.
  • the gap in the third through hole 7h that is connected to the ceramic member 6 is configured to allow a heat transfer gas to pass through the gap.
  • the insulating member 71 is formed from a fluororesin. The insulating member 71 is disposed in the third through hole 7h, and therefore abnormal discharge in the third through hole 7h is suppressed.
  • the insulating member 71 provides a groove 71a on its surface that extends spirally around the central axis of the third through hole.
  • the gap connecting to the ceramic member 6 in the third through hole 7h is formed between the surface of the insulating member 71 that defines the groove 71a and the surface of the insulating member 7 that defines the third through hole 7h.
  • the maximum width of the insulating member 71 may be smaller than the maximum width of the third through hole 7h.
  • the insulating member 71 can provide a gap connecting to the ceramic member 6 in the third through hole 7h without providing the groove 71a.
  • the gap connecting to the ceramic member 6 in the third through hole 7h can be formed between the surface of the insulating member 71 and the surface of the insulating member 7 that defines the third through hole 7h.
  • the substrate support 5 further includes a first bonding material 52 and a second bonding material 52a.
  • the first bonding material 52 is interposed between the support 51 and the base 50, and bonds the support 51 and the base 50 to each other.
  • the second bonding material 52a is interposed between the insulating member 7 and the support 51 in the first through hole 51h, and bonds the insulating member 7 and the support 51 to each other.
  • Each of the first bonding material 52 and the second bonding material 52a is, for example, a hardened adhesive.
  • the maximum width of the second through hole 50h is greater than the maximum width of the first through hole 51h.
  • the maximum width of the first through hole 51h may be 3 mm or more and 5 mm or less, and the maximum width of the second through hole 50h may be 4 mm or more and 6 mm or less.
  • a gap 70 may be formed between the surface of the base 50 that defines the second through hole 50h and the insulating member 7.
  • the insulating member 7 may be in non-contact with the base 50. Since the insulating member 7 is in non-contact with the base 50, replacement of the insulating member 7 or replacement of the ceramic member 6 can be easily performed.
  • a support configured to support an object including a substrate thereon, the support having a dielectric portion including an upper surface including a support surface facing the object and a lower surface opposite the upper surface, and an electrode disposed within the dielectric portion, the support providing a first through hole extending from the upper surface to the lower surface; a base configured to provide a second through hole communicating with the first through hole and to support the support thereon; a ceramic member having permeability to allow a heat transfer gas to pass therethrough, the ceramic member being filled in the upper end of the first through hole, the ceramic member being positioned so that the distance between the lower end of the ceramic member and the bias electrode in the direction in which the central axis of the first through hole extends is smaller than the distance between the upper end of the ceramic member and the electrode; Equipped with Substrate support.
  • the lower end of the ceramic member is located above the bias electrode; The substrate support according to E1.
  • the lower end of the ceramic member is located 0.1 mm or more away from the bias electrode in the direction in which the central axis of the first through hole extends;
  • the ceramic member is a porous member or a multi-tube member providing a plurality of through holes extending from its upper end to its lower end.
  • the ceramic member is a porous member, The ratio of the volume of all pores to the volume of the porous member is 40% or more.
  • the ceramic member is formed from aluminum oxide or silicon carbide.
  • an insulating member having an insulating property disposed in the first through hole and the second through hole, and providing a third through hole connecting to the ceramic member;
  • a first bonding material interposed between the support body and the base and bonding the support body and the base to each other;
  • a second bonding member interposed between the insulating member and the support body in the first through hole and bonding the insulating member and the support body to each other;
  • the maximum width of the second through hole is greater than the maximum width of the first through hole.
  • a gap is formed between a surface of the base defining the second through hole and the insulating member, and the insulating member is not in contact with the base;
  • the insulating member is a first insulating member, a second insulating member having insulating properties and disposed in the third through hole; the second insulating member provides a gap communicating with the ceramic member in the third through hole;
  • the second insulating member has a groove on a surface thereof that extends spirally around a central axis of the third through hole; the gap is formed between a surface of the second insulating member that defines the groove and a surface of the first insulating member that defines the third through hole;
  • the bias electrode is a first electrode
  • the support further includes a second electrode that is an electrostatic electrode disposed within the dielectric portion.
  • the second electrode is located above the first electrode.
  • a plasma processing apparatus comprising:
  • 1...plasma processing apparatus 5...substrate support, 6...ceramic member, 7...insulating member (first insulating member), 7h...third through-hole, 10...plasma processing chamber, 50...base, 50h...second through-hole, 51...support, 51h...first through-hole, 51a...dielectric portion, 51b...electrostatic electrode (second electrode), 51c...bias electrode (first electrode), 51d...upper surface, 51e...lower surface, 52...first bonding material, 52a...second bonding material, 70...gap, 71...insulating member (second insulating member), 71a...groove, t1, t2...distance, W...substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

開示される基板支持器は、支持体、基台、及びセラミック部材を備える。支持体は、その上に物体を支持するように構成されている。物体は、基板を含む。支持体は、誘電体部及び電極を有する。支持体は、誘電体部の上面から誘電体部の下面まで貫通する第１の貫通孔を提供する。基台は、第１の貫通孔に連通する第２の貫通孔を提供する。セラミック部材は、伝熱ガスを透過可能な透過性を有する。セラミック部材は、第１の貫通孔の上端に詰められている。セラミック部材は、第１の貫通孔の中心軸線が延在する方向において、その下端と電極との間の距離がその上端と電極との間の距離よりも小さくなるように位置している。

Description

基板支持器及びプラズマ処理装置
　本開示の例示的実施形態は、基板支持器及びプラズマ処理装置に関するものである。
　プラズマ処理装置が基板に対するプラズマ処理において用いられている。下記の特許文献１は、一種のプラズマ処理装置を開示している。特許文献１に記載されたプラズマ処理装置は、チャンバ及び基板支持器を備えている。基板支持器は、その上に基板が載置される支持面を含む上面を有する。基板支持器は、支持面の上に載置された基板と基板支持器の上面との間の隙間に伝熱ガスを供給するように構成された貫通孔を提供する。
特開２０１９－２２０５５５号公報
　本開示は、基板支持器における異常放電を抑制する技術を提供する。
　一つの例示的実施形態において、基板支持器は、支持体、基台、及びセラミック部材を備える。支持体は、その上に物体を支持するように構成されている。物体は、基板を含む。支持体は、誘電体部及び電極を有する。誘電体部は、上面及び該上面の反対側の下面を含む。上面は、物体に面する支持面を含む。支持体は、誘電体部の上面から誘電体部の下面まで貫通する第１の貫通孔を提供する。基台は、第１の貫通孔に連通する第２の貫通孔を提供する。基台は、その上に支持体を支持するように構成されている。セラミック部材は、伝熱ガスを透過可能な透過性を有する。セラミック部材は、第１の貫通孔の上端に詰められている。セラミック部材は、第１の貫通孔の中心軸線が延在する方向において、その下端と電極との間の距離がその上端と電極との間の距離よりも小さくなるように位置している。
　一つの例示的実施形態によれば基板支持器における異常放電が抑制される。
一つの例示的実施形態に係るプラズマ処理装置の制御部として機能するコンピュータベースのシステムのブロック図である。 プラズマ処理システムの構成例を説明するための図である。 容量結合型のプラズマ処理装置の構成例を説明するための図である。 一つの例示的実施形態に係る基板支持器の部分拡大断面図である。 一つの例示的実施形態に係る基板支持器の部分拡大断面図である。
　以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
　図１は、一つの例示的実施形態に係るプラズマ処理装置の制御部として機能するコンピュータベースのシステムのブロック図である。
　本開示の制御態様は、システム、方法、及び／又はコンピュータプログラム製品として実施されてもよい。コンピュータプログラム製品は、コンピュータ読み取り可能な記録媒体を含んでもよい。当該記録媒体には、一つ以上のプロセッサに実施形態の態様を実行させるコンピュータ読み取り可能プログラム命令が記録されている。
　コンピュータ読み取り可能な記録媒体は、命令実行デバイス（プロセッサ）によって使用される指示を記憶可能な有形のデバイスであってもよい。コンピュータ読み取り可能な記憶媒体は、例えば、電子ストレージデバイス、磁気ストレージデバイス、光ストレージデバイス、電磁ストレージデバイス、半導体ストレージデバイス、又はこれらのデバイスの任意の適切な組合せであってもよいが、これらに限定されるものではない。完全に網羅していないが、コンピュータ読み取り可能な記憶媒体のより具体的な例のリストには、フレキシブルディスク、ハードディスク、ソリッドステートドライブ（ＳＳＤ）、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ又はフラッシュ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、コンパクトディスク（ＣＤ又はＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、及びメモリカード又はスティックの各々（及びそれらの適切な組み合わせ）が含まれる。本開示でいうところのコンピュータ読み取り可能記憶媒体は、電波若しくはその他の自由伝搬電磁波、導波路若しくはその他の伝送媒体を伝搬する電磁波（例えば、光ファイバケーブルを通る光パルス）、又は電線を介して伝送される電気信号のようにそれ自体が一時的な信号と解釈されてはならない。
　本開示に記載のコンピュータ読み取り可能プログラム命令は、コンピュータ読み取り可能記憶媒体から適切なコンピュータ装置又は処理装置に、或いは、グローバルネットワーク（インターネット）、ローカリエリアネットワーク、ワイドエリアネットワーク、及び／又はワイヤレスネットワークを介して外部コンピュータ若しくは外部ストレージデバイスにダウンロードすることができる。ネットワークは、銅の伝送線、光通信ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ、及び／又はエッジサーバを含んでもよい。コンピュータ装置又は処理装置の各々のネットワークアダプタカード又はネットワークインタフェースは、ネットワークからコンピュータ読み取り可能プログラム命令を受け取り、当該コンピュータ読み取り可能プログラム命令をコンピュータ装置又は処理装置の内部にあるコンピュータ読み取り可能記憶媒体に記憶するために転送してもよい。
　本開示の動作を実行するためのコンピュータ読み取り可能プログラム命令は、機械言語命令及び／又はマイクロコードを含んでいてもよい。機械言語命令及び／又はマイクロコードは、アッセンブリ言語、Ｂａｓｉｃ、Ｆｏｒｔｒａｎ、Ｊａｖａ（登録商標）、Ｐｙｔｈｏｎ、Ｒ、Ｃ、Ｃ＋＋、Ｃ＃、又は同様のプログラミング言語を含む一つ以上のプログラミング言語の組み合わせで記述されたソースコードからコンパイル又は翻訳されてもよい。コンピュータ読み取り可能プログラム命令の全てが、ユーザのパーソナルコンピュータ、ノートブックコンピュータ、タブレット、又はスマートフォン上で実行されてもよく、リモートコンピュータ又はコンピュータサーバ上で実行されてもよく、これらのコンピュータ装置の組み合わせ上で実行されてもよい。リモートコンピュータ又はコンピュータサーバは、ユーザのデバイス又は複数のデバイスに、ローカルエリアネットワーク、ワイドエリアネットワーク、又はグローバルネットワーク（インターネット）等のコンピュータネットワークを通じて接続されていてもよい。幾つかの実施形態においては、本開示の態様を実行するために、プログラマブルロジック回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、又はプログラマブルロジックアレイ（ＰＬＡ）等を含む電子回路が、コンピュータ読み取り可能プログラム命令からの情報を使用して、電子回路を設定又はカスタマイズするよう、コンピュータ読み取り可能プログラム命令を実行してもよい。
　本開示の態様を、本開示の実施形態にかかる方法、装置（システム）及びコンピュータプログラム製品のフロー図及びブロック図を参照して説明する。当業者であればフロー図及びブロック図の各ブロック並びにブロックの組み合わせが、コンピュータ読み取り可能プログラム命令により実施され得るものと理解するであろう。
　本開示に記載のシステム及び方法を実施し得るコンピュータ読み取り可能プログラム命令は、汎用コンピュータ、専用コンピュータ、又はその他のプログラム可能な装置の一つ以上のプロセッサ（及び／又はプロセッサ内部の１つ又は複数のコア）に提供されて機械をもたらしてもよく、これにより、当該命令が、コンピュータ又はその他のプログラム可能な装置のプロセッサを介して実行されて、本開示のフロー図及びブロック図が示す機能を実施するシステムをもたらしてもよい。これらのコンピュータ読み取り可能プログラム命令は、命令を記憶しているコンピュータ読み取り可能な記憶媒体が本開示のフロー図及びブロック図に示す機能の態様を実装する命令を含む製造品となるように、コンピュータ、プログラム可能な装置、又はその他のデバイスを特定の方法で機能するように指示できるコンピュータ読み取り可能な記憶媒体に記憶されていてもよい。
　コンピュータ読み取り可能プログラム命令は、コンピュータ、その他のプログラム可能な装置、又はその他のデバイスに読み込まれて、コンピュータ、その他のプログラム可能な装置、又はその他のデバイスで一連の動作ステップを実行させて、コンピュータ実施プロセスをもたらしてもよく、その結果、コンピュータ、その他プログラム可能な装置又はその他デバイスで実行される当該命令が、本開示のフロー図、ブロック図に示す機能を実施してもよい。
　図１は、一つ以上のネットワークコンピュータ及びサーバを含むネットワークシステム８００を示す機能ブロック図である。一実施形態では、図１に示すハードウェア環境及びソフトウェア環境は、本開示に係るソフトウェア及び／又は方法を実施するための例示的プラットホームを提供し得る。
　図１を参照すると、ネットワークシステム８００は、コンピュータ８０５、ネットワーク８１０、リモートコンピュータ８１５、ウェブサーバ８２０、クラウドストレージサーバ８２５、及びコンピュータサーバ８３０を含み得るが、これらに限定されるものではない。幾つかの実施形態では、図１に示す一つ以上の機能ブロックの複数の例が用いられてもよい。
　図１は、コンピュータ８０５の更なる詳細を示している。コンピュータ８０５内に示されている機能ブロックは、例示的な機能を構築するためだけに提供されており、網羅的であることを意図していない。リモートコンピュータ８１５、ウェブサーバ８２０、クラウドストレージサーバ８２５、及びコンピュータサーバ８３０の詳細は示されていないが、これらの他のコンピュータ及びデバイスは、コンピュータ８０５用に示した機能と類似の機能を含み得る。
　コンピュータ８０５は、パーソナルコンピュータ（ＰＣ）、デスクトップコンピュータ、ノートブックコンピュータ、タブレット型コンピュータ、ネットブックコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、スマートフォン、又はネットワーク８１０上で他のデバイスと通信可能なその他のプログラム可能な電子デバイスであってよい。
　コンピュータ８０５は、プロセッサ８３５、バス８３７、メモリ８４０、不揮発性ストレージ８４５、ネットワークインタフェース８５０、周辺インタフェース８５５、ディスプレイインタフェース８６５を含んでいてもよい。これら機能の各々は、幾つかの実施形態では独立した電子サブシステム（集積回路チップ又はチップと関連デバイスの組み合わせ）として実装されてもよく、他の実施形態では、機能の組み合わせが、単一のチップ上（システム・オン・チップ（ＳｏＣ）と呼ばれることがある）で実装されてもよい。
　プロセッサ８３５は、インテルコーポレーション、アドバンスド・マイクロ・デバイセズ　Ｉｎｃ．（ＡＭＤ）、アームホールディングス（Ａｒｍ）、アップルコンピュータ等により設計及び／又は製造された一つ以上のシングルチップ又はマルチチップのマイクロプロセッサであってもよい。マイクロプロセッサの例としては、インテルコーポレーションのセレロン（Ｃｅｌｅｒｏｎ）、ペンティアム（登録商標）（Ｐｅｎｔｉｕｍ（登録商標））、コアｉ３（Ｃｏｒｅ ｉ３）、コアｉ５（Ｃｏｒｅ ｉ５）、及びコアｉ７（Ｃｏｒｅ ｉ７）、ＡＭＤのオプテロン（Ｏｐｔｅｒｏｎ）、フェノム（Ｐｈｅｎｏｍ）、アスロン（Ａｔｈｌｏｎ）、テュリオン（Ｔｕｒｉｏｎ）、及びライゼン（Ｒｙｚｅｎ）、並びにアームのコルテックス－Ａ（Ｃｏｒｔｅｘ－Ａ）、コルテックス－Ｒ（Ｃｏｒｔｅｘ－Ｒ）、及びコルテックス－Ｍ（Ｃｏｒｔｅｘ－Ｍ）がある。
　バス８３７は、ＩＳＡ、ＰＣＩ、ＰＣＩ　Ｅｘｐｒｅｓｓ（ＰＣＩ－ｅ）、ＡＧＰのような独自規格又は産業規格の高速パラレルインターコネクトバス又はシリアルインターコネクトバスであってもよい。
　メモリ８４０及び不揮発性ストレージ８４５は、コンピュータ読み取り可能記憶媒体であってもよい。メモリ８４０には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）等の適切な揮発性ストレージデバイスが含まれてもよい。不揮発性ストレージ８４５には、フレキシブルディスク、ハードディスク、ソリッドステートドライブ（ＳＳＤ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ又はフラッシュ）、コンパクトディスク（ＣＤ又はＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、及びメモリカード若しくはメモリースティックのうち一つ以上が含まれていてもよい。
　プログラム８４８は、機械可読命令及び／又はデータの集合であってもよく、不揮発性ストレージ８４５に記憶され、本開示で別途詳細に説明し図示するソフトウェア機能を作成し、管理し、制御するために使用される。幾つかの実施形態において、メモリ８４０は、不揮発性ストレージ８４５より相当に高速であってもよい。そのような実施形態において、プログラム８４８は、プロセッサ８３５による実行前に不揮発性ストレージ８４５からメモリ８４０へ転送されてもよい。
　コンピュータ８０５は、ネットワークインタフェース８５０によりネットワーク８１０を介して他のコンピュータと通信し対話を行ってもよい。ネットワーク８１０は、例えば、ローカルエリアネットワーク（ＬＡＮ）、インターネット等の広域ネットワーク（ＷＡＮ）、又はこれら二つの組み合わせであってもよく、有線、無線、又は光ファイバによる接続を含んでもよい。概して、ネットワーク８１０は、二つ以上のコンピュータや関連デバイスの間で行われる通信をサポートする接続又はプロトコルの如何なる組み合わせであってもよい。
　周辺インタフェース８５５は、コンピュータ８０５とローカル接続する他の機器とのデータ入出力を可能とし得る。周辺インタフェース８５５は、例えば、外部機器８６０との接続を提供してもよい。外部機器８６０は、キーボード、マウス、キーパッド、タッチスクリーン、及び／又はその他の適切な入力デバイス等のデバイスを含んでいてもよい。外部機器８６０はまた、サムドライブ、ポータブル光学ディスク、ポータブル磁気ディスク、及びメモリカード等のポータブルコンピュータ読み取り可能記憶媒体を含んでいてもよい。本開示の実施形態を行うために使用されるソフトウェア及びデータ、例えばプログラム８４８は、ポータブルコンピュータ読み取り可能記憶媒体に記憶されていてもよい。そのような実施形態において、ソフトウェアは、不揮発性ストレージ８４５に読み込まれていてもよく、或いは、周辺インタフェース８５５を介して直接的にメモリ８４０に読み込まれてもよい。周辺インタフェース８５５は、業界標準の接続であるＲＳ－２３２又はユニバーサルシリアルバス（ＵＳＢ）等を使用して外部機器８６０に接続されてもよい。
　ディスプレイインタフェース８６５は、コンピュータ８０５をディスプレイ８７０に接続し得る。幾つかの実施形態において、ディスプレイ８７０は、コンピュータ８０５のユーザに対してコマンドライン又はグラフィカルユーザインタフェースを示すために使用されてもよい。ディスプレイインタフェース８６５は、ＶＧＡ、ＤＶＩ、ＤｉｓｐｌａｙＰｏｒｔ、及びＨＤＭＩ（登録商標）のような一つ以上の専用又は業界標準の接続を用いて、ディスプレイ８７０に接続されてもよい。
　上述したように、ネットワークインタフェース８５０は、コンピュータ８０５の外部の他のコンピュータシステム／デバイス及びストレージシステム／デバイスとの通信を提供する。本明細書に記載のソフトウェアプログラム及びデータは、リモートコンピュータ８１５、ウェブサーバ８２０、クラウドストレージサーバ８２５、及びコンピュータサーバ８３０等から、ネットワークインタフェース８５０及びネットワーク８１０を介して不揮発性ストレージ８４５にダウンロードされてもよい。さらに、本開示に記載のシステム及び方法は、ネットワークインタフェース８５０及びネットワーク８１０を介してコンピュータ８０５と接続された一つ以上のコンピュータにより実行されてもよい。例えば、幾つかの実施形態では、本開示におけるシステム及び方法は、ネットワーク８１０上のリモートコンピュータ８１５、コンピュータサーバ８３０、又は相互接続されたコンピュータの組み合わせにより実行されてもよい。
　本開示に記載のシステム及び方法の実施形態で用いられるデータ、データセット、及び／又はデータベースは、リモートコンピュータ８１５、ウェブサーバ８２０、クラウドストレージサーバ８２５、及びコンピュータサーバ８３０に記憶されるか。又これらからダウンロードされてもよい。
　本出願で使用する回路は、電子部品（半導体素子等）、相互に直接接続されるか電子通信により相互接続される複数の部品、コンピュータ、コンピュータ装置のネットワーク、リモートコンピュータ、ウェブサーバ、クラウドストレージサーバ、及びコンピュータサーバのうち一つ以上であると定義することができる。例えば、コンピュータ、リモートコンピュータ、ウェブサーバ、クラウドストレージサーバ、及びコンピュータサーバのうち一つ以上の各々が、回路に含まれることができ、或いは、その部品として回路を含むことができる。幾つかの実施形態では、複数のこれら部品のうち一つ以上についての複数の例が用いられてもよく、その場合、これら部品のうち一つ以上についての複数の例の各々を回路に含めるか、これらに回路を含めてもよい。幾つかの実施形態では、ネットワークシステムに代表される回路は、複数のハードウェア資源の仮想セットに対応するサーバレスコンピュータシステムを含んでいてもよい。コンピュータにより代表される回路は、パーソナルコンピュータ（ＰＣ）、デスクトップコンピュータ、ノートブックコンピュータ、タブレットコンピュータ、ネットブックコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、スマートフォン、及びネットワーク上で他のデバイスと通信可能なその他のプログラム可能な装置を含んでいてもよい。回路は、汎用コンピュータ、専用コンピュータ、又は一つ以上のプロセッサを有する本明細書に記載のその他のプログラム可能な装置であってもよい。各プロセッサは、一つ以上のシングルチップ又はマルチチップのマイクロプロセッサであってもよい。プロセッサは、トランジスタやその他の回路を有するので、処理回路又は回路とみなされる。回路は、一つ以上の汎用コンピュータ、専用コンピュータ、又は本明細書に記載のその他のプログラム可能な装置の一つ以上のプロセッサ（及び／又はプロセッサ内の１つ又は複数のコア）に機械をもたらすために提供されるコンピュータ読み取り可能プログラム命令に基づいて本開示のシステム及び方法を実施してもよく、これにより、当該命令が、回路に含まれるか又は回路を含むプログラム可能な装置の一つ以上のプロセッサにより実行されて、本開示のフロー図及びブロック図で特定する機能を実装するためのシステムをもたらす。或いは、回路は、プログラマブルロジックデバイス、専用集積回路等の予めプログラムされた構成であってもよく、単独で使用されるか、プログラム可能な又は予めプログラムされた他の回路と組み合わされて使用されるかに拠らず、回路とみなされる。
　図２は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。
　プラズマ生成部１２は、プラズマ処理空間内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－Ｒｅｓｏｎａｎｃｅ　Ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。また、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）プラズマ生成部及びＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ＡＣプラズマ生成部で用いられるＡＣ信号（ＡＣ電力）は、１００ｋＨｚ～１０ＧＨｚの範囲内の周波数を有する。従って、ＡＣ信号は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号及びマイクロ波信号を含む。一実施形態において、ＲＦ信号は、１００ｋＨｚ～１５０ＭＨｚの範囲内の周波数を有する。
　制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インタフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インタフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インタフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。
　以下に、プラズマ処理装置１の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図３は、容量結合型のプラズマ処理装置の構成例を説明するための図である。
　容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。
　シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ　Ｇａｓ　Ｉｎｊｅｃｔｏｒ）を含んでもよい。
　ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する少なくとも１つの流量変調デバイスを含んでもよい。
　電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ生成部１２の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。
　一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。
　第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。
　また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。
　種々の実施形態において、第１及び第２のＤＣ信号がパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。
　排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
　図４及び図５は、一つの例示的実施形態に係る基板支持器の部分拡大断面図である。以下、図３～図５を参照して、基板支持器５の詳細について説明する。
　基板支持部１１は、基板支持器５を含む。基板支持器５は、基台５０及び支持体５１を備える。支持体５１は、その上に物体を支持するように構成されている。物体は、基板Ｗを含む。ウェハは基板Ｗの一例である。物体は、リングアセンブリ１１２を含んでいてもよい。
　基板支持器５は、基板Ｗを支持するための中央領域５ａと、リングアセンブリ１１２を支持するための環状領域５ｂとを有する。基板支持器５の環状領域５ｂは、平面視で基板支持器５の中央領域５ａを囲んでいる。基板Ｗは、基板支持器５の中央領域５ａ上に配置され、リングアセンブリ１１２は、基板支持器５の中央領域５ａ上の基板Ｗを囲むように基板支持器５の環状領域５ｂ上に配置される。したがって、中央領域５ａの上面は、基板Ｗを支持するための基板支持面を含み、環状領域５ｂの上面は、リングアセンブリ１１２を支持するためのリング支持面を含む。
　なお、環状支持体や環状絶縁部材のような、支持体５１を囲む他の部材が環状領域５ｂを有してもよい。この場合、リングアセンブリ１１２は、環状支持体又は環状絶縁部材の上に配置されてもよく、支持体５１と環状絶縁部材の両方の上に配置されてもよい。
　リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
　基台５０は、その上に支持体５１を支持している。基台５０は、導電性部材を含んでもよい。基台５０に含まれる導電性部材は、下部電極として機能し得る。支持体５１は、誘電体部５１ａ及びバイアス電極５１ｃ（第１の電極）を有している。バイアス電極５１ｃは、誘電体部５１ａの中に配置されている。一例において、支持体５１は、静電チャックである。
　バイアス電極５１ｃは、ＲＦ電源３１及び／又はＤＣ電源３２と電気的に結合される。バイアス電極５１ｃは、下部電極として機能し得る。バイアス電極５１ｃには、バイアスＲＦ信号及び／又はＤＣ信号が供給される。バイアス電極５１ｃは、ＲＦ電源３１から高周波電力ＨＦを供給されてもよく、ＲＦ電源３１から高周波電力ＬＦを供給されてもよい。一例において、高周波電力ＨＦは、２７ＭＨｚ以上、１００ＭＨｚ以下の範囲の周波数を有する。一例において、高周波電力ＬＦは、４００ｋＨｚ以上、１３．５６ＭＨｚ以下の範囲の周波数を有する。バイアス電極５１ｃは、高周波電力ＨＦと高周波電力ＬＦとが同時に供給されてもよい。バイアス電極５１ｃに供給されるバイアスＲＦ信号及び／又はＤＣ信号は、パルス波であってもよい。
　一実施形態において、支持体５１は、静電電極５１ｂ（第２の電極）を有していてもよい。静電電極５１ｂは、誘電体部５１ａの中に配置されている。一例において、静電電極５１ｂは、バイアス電極５１ｃの上方に配置されていてもよい。支持体５１は、複数の静電電極５１ｂを含んでいてもよい。図４に示す例では、支持体５１は、中央領域５ａ内の静電電極５１ｂとして第１の静電電極５１１を含み、環状領域５ｂ内の静電電極５１ｂとして、第２の静電電極５１２及び第３の静電電極５１３を含んでいる。第２の静電電極５１２は、第１の静電電極５１１と第３の静電電極５１３との間に位置している。第２の静電電極５１２及び第３の静電電極５１３は、双極型の静電チャックの一対の電極として用いられる。なお、支持体５１は、静電電極５１ｂを有さなくてもよい。バイアス電極５１ｃが静電電極として機能してもよい。
　また、基板支持部１１は、支持体５１、リングアセンブリ１１２及び基板Ｗのうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路５０ａ、又はこれらの組み合わせを含んでもよい。流路５０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路５０ａが基台５０内に形成され、１又は複数のヒータが支持体５１の誘電体部５１ａ内に配置される。１又は複数のヒータは、バイアス電極５１ｃの下方に配置され得る。
　以下、図５を参照する。誘電体部５１ａは、上面５１ｄ及び上面５１ｄの反対側の下面５１ｅを含む。上面５１ｄは、支持面を含んでいる。支持面は、基板Ｗ（物体の一例）に面する。支持面は、中央領域５ａの基板支持面、及び環状領域５ｂのリング支持面を含んでいてもよい。一例において、中央領域５ａの表面に複数の凸部が形成されている場合には、上面５１ｄは、支持面（基板支持面）を構成する複数の凸部の各々の上面、複数の凸部の各々の側面、及び複数の凸部の間の底面を含んでいる。
　支持体５１は、第１の貫通孔５１ｈを提供する。第１の貫通孔５１ｈは、上面５１ｄから下面５１ｅまで貫通する。第１の貫通孔５１ｈは、少なくとも一つの細孔５１ｆを含んでいてもよい。少なくとも一つの細孔５１ｆは、上面５１ｄに形成されている。一例において、少なくとも一つの細孔の数５１ｆの数は、１個以上、３０個以下である。一例において、少なくとも一つの細孔５１ｆの径は、０．１ｍｍ以上、０．５ｍｍ以下である。少なくとも一つの細孔５１ｆの長さは、０．１ｍｍ以上、１．０ｍｍ以下である。基台５０は、第２の貫通孔５０ｈを提供する。第２の貫通孔は、第１の貫通孔５１ｈに連通する。第２の貫通孔５０ｈの中心軸線は、第１の貫通孔５１ｈの中心軸線と重なっていてもよい。
　基板支持器５は、セラミック部材６を備える。セラミック部材６は、伝熱ガスを透過可能な透過性を有している。一例において、伝熱ガスは、ヘリウムガスである。セラミック部材６は、第１の貫通孔５１ｈの上端に詰められている。セラミック部材６は、誘電体部５１ａの少なくとも一つの細孔５１ｆを提供する部分に面していてもよい。セラミック部材６は、少なくとも一つの細孔５１ｆにつながるように詰められていてもよい。第１の貫通孔５１ｈは、支持面上に載置された基板Ｗと上面５１ｄとの間の隙間に伝熱ガスを供給可能に構成される。例えば、第１の貫通孔５１ｈは、セラミック部材６を介して支持面上に載置されたリングアセンブリ１１２と上面５１ｄとの間の隙間に伝熱ガスを供給可能に構成される。第１の貫通孔５１ｈの中心軸線が延在する方向におけるセラミック部材６の長さは、１ｍｍ以上、５ｍｍ以下である。
　第１の貫通孔５１ｈの中心軸線が延在する方向において、セラミック部材６は、その下端とバイアス電極５１ｃとの間の距離ｔ１がその上端とバイアス電極５１ｃとの間の距離ｔ２よりも小さくなるように位置している。セラミック部材６が第１の貫通孔５１ｈのバイアス電極５１ｃより上方の空間を埋めているので、第１の貫通孔５１ｈ内の空間での異常放電が抑制される。したがって、基板支持器５における異常放電が抑制される。第１の貫通孔５１ｈを画成している面とバイアス電極５１ｃとの間の最短距離は、１．０ｍｍ以下であってもよく、２．０ｍｍ以下であってもよい。
　一実施形態において、セラミック部材６の下端は、バイアス電極５１ｃの上方に位置してもよい。セラミック部材６の下端がバイアス電極５１ｃの上方に位置する場合、一実施形態において、セラミック部材６の下端は、第１の貫通孔５１ｈの中心軸線が延在する方向において、バイアス電極５１ｃから０．１ｍｍ以上離れて位置してもよい。すなわち、セラミック部材６の下端とバイアス電極５１ｃとの間の距離ｔ１は、０．１ｍｍ以上であってもよい。距離ｔ１は、０．１ｍｍ以上、４．０ｍｍ以下であってもよい。第１の貫通孔５１ｈの中心軸線が延在する方向でのセラミック部材６の全長を短くし得るので、セラミック部材６における伝熱ガスの圧力損失を低減できる。
　一実施形態において、セラミック部材６は、多孔質部材又はその上端からその下端まで貫通する複数の貫通孔を提供する多管部材であってもよい。図５に示す例では、セラミック部材６は、多孔質部材である。一実施形態において、多孔質部材の体積における全ての気孔の体積の割合は、４０％以上であってもよい。セラミック部材は、例えば、酸化アルミニウム又は炭化ケイ素から形成される。
　一実施形態において、基板支持器５は、絶縁部材７（第１の絶縁部材）を更に備えている。絶縁部材７は、絶縁性を有している。一例において、絶縁部材７は、酸化アルミニウムから形成されている。絶縁部材７は、石英から形成されていてもよい。絶縁部材７は、第１の貫通孔５１ｈ及び第２の貫通孔５０ｈの中に配置されている。セラミック部材６は、支持体５１に接着されずに、絶縁部材７に支持されていてもよい。絶縁部材７は、セラミック部材６につながる第３の貫通孔７ｈを提供する。絶縁部材７は、円筒形状を有していてもよい。一例において、第３の貫通孔の径は、１ｍｍ以上、３ｍｍ以下である。例えば、第３の貫通孔７ｈは、セラミック部材６に伝熱ガスを供給可能に構成されている。第３の貫通孔７ｈの下端に、伝熱ガスの供給源が接続されていてもよい。絶縁部材７によれば、絶縁部材７が第２の貫通孔５０ｈ内に介在するので、第２の貫通孔５０ｈ内での異常放電が抑制される。また、絶縁部材７が第１の貫通孔５１ｈ内に介在するので、第１の貫通孔５１ｈ内での異常放電がより一層抑制される。
　一実施形態において、基板支持器５は、絶縁部材７１（第２の絶縁部材）を更に備えていてもよい。絶縁部材７１は、第３の貫通孔７ｈの中に配置される。絶縁部材７１は、第３の貫通孔７ｈの中でセラミック部材６につながる空隙を提供する。第３の貫通孔７ｈの中でセラミック部材６につながる空隙は、該空隙内を伝熱ガスが通過可能に構成される。一例において、絶縁部材７１は、フッ素樹脂から形成される。絶縁部材７１によれば、絶縁部材７１が第３の貫通孔７ｈの中に介在するので、第３の貫通孔７ｈ内での異常放電が抑制される。
　一実施形態において、絶縁部材７１は、その表面に第３の貫通孔の中心軸線の周りを螺旋状に延在する溝７１ａを提供する。第３の貫通孔７ｈ内でセラミック部材６につながる空隙は、溝７１ａを画成する絶縁部材７１の面と第３の貫通孔７ｈを画成している絶縁部材７の面との間に形成されている。なお、絶縁部材７１の最大幅は、第３の貫通孔７ｈの最大幅よりも小さくてもよい。この場合、絶縁部材７１は、溝７１ａを提供しなくても、第３の貫通孔７ｈ内でセラミック部材６につながる空隙を提供できる。第３の貫通孔７ｈ内でセラミック部材６につながる空隙は、絶縁部材７１の表面と第３の貫通孔７ｈを画成している絶縁部材７の面との間に形成され得る。
　一実施形態において、基板支持器５は、第１の接合材５２及び第２の接合材５２ａを更に備えている。第１の接合材５２は、支持体５１と基台５０との間に介在し、支持体５１と基台５０とを互いに接合している。第２の接合材５２ａは、第１の貫通孔５１ｈ内で絶縁部材７と支持体５１との間に介在し、絶縁部材７と支持体５１とを互いに接合している。第１の接合材５２及び第２の接合材５２ａの各々は、例えば、硬化した接着剤である。支持体５１の線膨張係数と絶縁部材７の線膨張係数とが近い場合には、絶縁部材７の支持体５１からの剥落が抑制され得る。
　一実施形態において、第２の貫通孔５０ｈの最大幅は、第１の貫通孔５１ｈの最大幅よりも大きい。一例において、第１の貫通孔５１ｈの最大幅は、３ｍｍ以上、５ｍｍ以下であり、第２の貫通孔５０ｈの最大幅は、４ｍｍ以上、６ｍｍ以下であり得る。一実施形態において、第２の貫通孔５０ｈを画成する基台５０の面と絶縁部材７との間に空隙７０が形成されていてもよい。絶縁部材７は、基台５０に非接触であってもよい。絶縁部材７が基台５０に非接触であることで、絶縁部材７の交換又はセラミック部材６の交換は、容易に行われる。
　以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
　ここで、本開示に含まれる種々の例示的実施形態を、以下の［Ｅ１］～［Ｅ１４］に記載する。
［Ｅ１］
　その上に基板を含む物体を支持するように構成された支持体であって、該物体に面する支持面を含む上面及び該上面の反対側の下面を含む誘電体部と、該誘電体部の中に配置された電極と、を有し、該上面から該下面まで貫通する第１の貫通孔を提供する該支持体と、
　前記第１の貫通孔に連通する第２の貫通孔を提供し、その上に前記支持体を支持するように構成された基台と、
　伝熱ガスを透過可能な透過性を有し、前記第１の貫通孔の上端に詰められたセラミック部材であって、該第１の貫通孔の中心軸線が延在する方向において、その下端と前記バイアス電極との間の距離がその上端と該電極との間の距離よりも小さくなるように位置している該セラミック部材と、
を備える、
基板支持器。
［Ｅ２］
　前記セラミック部材の前記下端は、前記バイアス電極の上方に位置する、
Ｅ１に記載の基板支持器。
［Ｅ３］
　前記セラミック部材の前記下端は、前記第１の貫通孔の中心軸線が延在する前記方向において、前記バイアス電極から０．１ｍｍ以上離れて位置している、
Ｅ２に記載の基板支持器。
［Ｅ４］
　前記セラミック部材は、多孔質部材又はその上端からその下端まで貫通する複数の貫通孔を提供する多管部材である、
Ｅ１～Ｅ３の何れか一項に記載の基板支持器。
［Ｅ５］
　前記セラミック部材は、多孔質部材であり、
　前記多孔質部材の体積における全ての気孔の体積の割合は、４０％以上である、
Ｅ１～Ｅ４の何れか一項に記載の基板支持器。
［Ｅ６］
　前記セラミック部材は、酸化アルミニウム又は炭化ケイ素から形成される、
Ｅ１～Ｅ５の何れか一項に記載の基板支持器。
［Ｅ７］
　絶縁性を有し、前記第１の貫通孔及び前記第２の貫通孔の中に配置され、前記セラミック部材につながる第３の貫通孔を提供する絶縁部材を更に備える、
Ｅ１～Ｅ６の何れか一項に記載の基板支持器。
［Ｅ８］
　前記支持体と前記基台との間に介在し、該支持体と該基台とを互いに接合する第１の接合材と、
　前記第１の貫通孔内で前記絶縁部材と前記支持体との間に介在し、該絶縁部材と該支持体とを互いに接合する第２の接合部材を更に備える、
Ｅ１～Ｅ７の何れか一項に記載の基板支持器。
［Ｅ９］
　前記第２の貫通孔の最大幅は、前記第１の貫通孔の最大幅よりも大きい、
Ｅ１～Ｅ８の何れか一項に記載の基板支持器。
［Ｅ１０］
　前記第２の貫通孔を画成する前記基台の面と前記絶縁部材との間に空隙が形成されており、該絶縁部材は該基台に非接触である、
Ｅ９に記載の基板支持器。
［Ｅ１１］
　前記絶縁部材は、第１の絶縁部材であり、
　絶縁性を有し、前記第３の貫通孔の中に配置された第２の絶縁部材を更に備え、
　前記第２の絶縁部材は、前記第３の貫通孔の中で前記セラミック部材につながる空隙を提供する、
Ｅ７～Ｅ１０の何れか一項に記載の基板支持器。
［Ｅ１２］
　前記第２の絶縁部材は、その表面に前記第３の貫通孔の中心軸線の周りを螺旋状に延在する溝を提供し、
　前記空隙は、前記溝を画成する前記第２の絶縁部材の面と前記第３の貫通孔を画成している前記第１の絶縁部材の面との間に形成される、
Ｅ１１に記載の基板支持器。
［Ｅ１３］
　前記バイアス電極は第１の電極であり、
　前記支持体は、前記誘電体部の中に配置された静電電極である第２の電極を更に有する、
Ｅ１～Ｅ１３の何れか一項に記載の基板支持器。
［Ｅ１４］
　前記第２の電極は、前記第１の電極の上方に位置している、
Ｅ１３に記載の基板支持器。
［Ｅ１５］
　プラズマ処理チャンバと、
　Ｅ１～１４の何れか一項に記載の基板支持器であり、前記プラズマ処理チャンバ内に配置された該基板支持器と、
を備える、プラズマ処理装置。
　以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
　１…プラズマ処理装置、５…基板支持器、６…セラミック部材、７…絶縁部材（第１の絶縁部材）、７ｈ…第３の貫通孔、１０…プラズマ処理チャンバ、５０…基台、５０ｈ…第２の貫通孔、５１…支持体、５１ｈ…第１の貫通孔、５１ａ…誘電体部、５１ｂ…静電電極（第２の電極）、５１ｃ…バイアス電極（第１の電極）、５１ｄ…上面、５１ｅ…下面、５２…第１の接合材、５２ａ…第２の接合材、７０…空隙、７１…絶縁部材（第２の絶縁部材）、７１ａ…溝、ｔ１，ｔ２…距離、Ｗ…基板。

Claims (15)

  1. 　その上に基板を含む物体を支持するように構成された支持体であって、該物体に面する支持面を含む上面及び該上面の反対側の下面を含む誘電体部と、該誘電体部の中に配置されたバイアス電極と、を有し、該上面から該下面まで貫通する第１の貫通孔を提供する該支持体と、
    　前記第１の貫通孔に連通する第２の貫通孔を提供し、その上に前記支持体を支持するように構成された基台と、
    　伝熱ガスを透過可能な透過性を有し、前記第１の貫通孔の上端に詰められたセラミック部材であって、該第１の貫通孔の中心軸線が延在する方向において、その下端と前記バイアス電極との間の距離がその上端と該電極との間の距離よりも小さくなるように位置している該セラミック部材と、
    を備える、
    基板支持器。
  2. 　前記セラミック部材の前記下端は、前記バイアス電極の上方に位置する、
    請求項１に記載の基板支持器。
  3. 　前記セラミック部材の前記下端は、前記第１の貫通孔の中心軸線が延在する前記方向において、前記バイアス電極から０．１ｍｍ以上離れて位置している、
    請求項２に記載の基板支持器。
  4. 　前記セラミック部材は、多孔質部材又はその上端からその下端まで貫通する複数の貫通孔を提供する多管部材である、
    請求項１に記載の基板支持器。
  5. 　前記セラミック部材は、多孔質部材であり、
    　前記多孔質部材の体積における全ての気孔の体積の割合は、４０％以上である、
    請求項４に記載の基板支持器。
  6. 　前記セラミック部材は、酸化アルミニウム又は炭化ケイ素から形成される、
    請求項１に記載の基板支持器。
  7. 　絶縁性を有し、前記第１の貫通孔及び前記第２の貫通孔の中に配置され、前記セラミック部材につながる第３の貫通孔を提供する絶縁部材を更に備える、
    請求項１に記載の基板支持器。
  8. 　前記支持体と前記基台との間に介在し、該支持体と該基台とを互いに接合する第１の接合材と、
    　前記第１の貫通孔内で前記絶縁部材と前記支持体との間に介在し、該絶縁部材と該支持体とを互いに接合する第２の接合部材を更に備える、
    請求項７に記載の基板支持器。
  9. 　前記第２の貫通孔の最大幅は、前記第１の貫通孔の最大幅よりも大きい、
    請求項８に記載の基板支持器。
  10. 　前記第２の貫通孔を画成する前記基台の面と前記絶縁部材との間に空隙が形成されており、該絶縁部材は該基台に非接触である、
    請求項９に記載の基板支持器。
  11. 　前記絶縁部材は、第１の絶縁部材であり、
    　絶縁性を有し、前記第３の貫通孔の中に配置された第２の絶縁部材を更に備え、
    　前記第２の絶縁部材は、前記第３の貫通孔の中で前記セラミック部材につながる空隙を提供する、
    請求項７に記載の基板支持器。
  12. 　前記第２の絶縁部材は、その表面に前記第３の貫通孔の中心軸線の周りを螺旋状に延在する溝を提供し、
    　前記空隙は、前記溝を画成する前記第２の絶縁部材の面と前記第３の貫通孔を画成している前記第１の絶縁部材の面との間に形成される、
    請求項１１に記載の基板支持器。
  13. 　前記バイアス電極は第１の電極であり、
    　前記支持体は、前記誘電体部の中に配置された静電電極である第２の電極を更に有する、
    請求項１に記載の基板支持器。
  14. 　前記第２の電極は、前記第１の電極の上方に位置している、
    請求項１３に記載の基板支持器。
  15. 　プラズマ処理チャンバと、
    　請求項１～１４の何れか一項に記載の基板支持器であり、前記プラズマ処理チャンバ内に配置された該基板支持器と、
    を備える、プラズマ処理装置。
PCT/JP2023/037424 2022-10-24 2023-10-16 基板支持器及びプラズマ処理装置 WO2024090276A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263418682P 2022-10-24 2022-10-24
US63/418,682 2022-10-24

Publications (1)

Publication Number Publication Date
WO2024090276A1 true WO2024090276A1 (ja) 2024-05-02

Family

ID=90830683

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/037424 WO2024090276A1 (ja) 2022-10-24 2023-10-16 基板支持器及びプラズマ処理装置

Country Status (1)

Country Link
WO (1) WO2024090276A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020095782A1 (en) * 2001-01-22 2002-07-25 Applied Materials, Inc. Fabricating an electrostatic chuck having plasma resistant gas conduits
US20030010292A1 (en) * 2001-07-16 2003-01-16 Applied Materials, Inc. Electrostatic chuck with dielectric coating
JP2013243267A (ja) * 2012-05-21 2013-12-05 Shinko Electric Ind Co Ltd 静電チャック、静電チャックの製造方法
JP2019029384A (ja) * 2017-07-25 2019-02-21 新光電気工業株式会社 セラミックス混合物、多孔質体及びその製造方法、静電チャック及びその製造方法、基板固定装置
JP2020025074A (ja) * 2018-07-30 2020-02-13 Toto株式会社 静電チャック
JP2020072262A (ja) * 2018-10-30 2020-05-07 Toto株式会社 静電チャック
WO2020203680A1 (ja) * 2019-03-29 2020-10-08 京セラ株式会社 ガスプラグ、静電吸着用部材およびプラズマ処理装置
US20200411355A1 (en) * 2019-06-28 2020-12-31 Applied Materials, Inc. Apparatus for reduction or prevention of arcing in a substrate support
JP2022512852A (ja) * 2018-11-01 2022-02-07 ラム リサーチ コーポレーション Ｈｅ孔着火／アーク放電を防止する特徴を有する高出力静電チャック
JP7060771B1 (ja) * 2021-02-04 2022-04-26 日本碍子株式会社 半導体製造装置用部材
JP2022535508A (ja) * 2019-05-24 2022-08-09 アプライド マテリアルズ インコーポレイテッド 結合層の保護が改善された基板支持キャリア

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020095782A1 (en) * 2001-01-22 2002-07-25 Applied Materials, Inc. Fabricating an electrostatic chuck having plasma resistant gas conduits
US20030010292A1 (en) * 2001-07-16 2003-01-16 Applied Materials, Inc. Electrostatic chuck with dielectric coating
JP2013243267A (ja) * 2012-05-21 2013-12-05 Shinko Electric Ind Co Ltd 静電チャック、静電チャックの製造方法
JP2019029384A (ja) * 2017-07-25 2019-02-21 新光電気工業株式会社 セラミックス混合物、多孔質体及びその製造方法、静電チャック及びその製造方法、基板固定装置
JP2020025074A (ja) * 2018-07-30 2020-02-13 Toto株式会社 静電チャック
JP2020072262A (ja) * 2018-10-30 2020-05-07 Toto株式会社 静電チャック
JP2022512852A (ja) * 2018-11-01 2022-02-07 ラム リサーチ コーポレーション Ｈｅ孔着火／アーク放電を防止する特徴を有する高出力静電チャック
WO2020203680A1 (ja) * 2019-03-29 2020-10-08 京セラ株式会社 ガスプラグ、静電吸着用部材およびプラズマ処理装置
JP2022535508A (ja) * 2019-05-24 2022-08-09 アプライド マテリアルズ インコーポレイテッド 結合層の保護が改善された基板支持キャリア
US20200411355A1 (en) * 2019-06-28 2020-12-31 Applied Materials, Inc. Apparatus for reduction or prevention of arcing in a substrate support
JP7060771B1 (ja) * 2021-02-04 2022-04-26 日本碍子株式会社 半導体製造装置用部材

Similar Documents

Publication Publication Date Title
JP2019021803A (ja) プラズマ処理装置
TWI720033B (zh) 用以防止冷卻氣體點火之靜電夾頭設計
TWI591679B (zh) 用以偵測電漿處理腔室中之直流偏壓的系統與方法
US9083182B2 (en) Bypass capacitors for high voltage bias power in the mid frequency RF range
TW202016974A (zh) 產生經調制之頻率或經中間調制之頻率的射頻產生器
JP7145041B2 (ja) 基板支持器、プラズマ処理装置、及びフォーカスリング
CN103928285A (zh) 等离子体处理方法和等离子体处理装置
US20200152429A1 (en) Substrate support and plasma processing apparatus
WO2024090276A1 (ja) 基板支持器及びプラズマ処理装置
WO2023026908A1 (ja) 基板支持器及び基板処理装置
US20240186917A1 (en) Electrostatic chuck, substrate support, and substrate processing apparatus
WO2023022041A1 (ja) 静電チャック、基板支持器及び基板処理装置
JP2020511786A (ja) 振幅変調を介してイオンエネルギーブーストを可能にするプラズマ処理チャンバのためのイオンエネルギー分布操作のための方法及び装置
WO2023182048A1 (ja) 静電チャック及びプラズマ処理装置
WO2024075596A1 (ja) プラズマ処理装置、電源システム、及び周波数制御方法
WO2023008209A1 (ja) 基板支持器及び基板処理装置
WO2024075785A1 (ja) 基板処理装置および静電チャック
TWI627654B (zh) Plasma processing device
CN117916862A (zh) 基片支承器和基片处理装置
US20230238247A1 (en) Etching method and plasma processing apparatus
KR20210018988A (ko) 정전 척, 포커스 링, 지지대, 플라즈마 처리 장치, 및 플라즈마 처리 방법
US20230238250A1 (en) Etching method and plasma processing apparatus
CN117795657A (zh) 静电卡盘、基片支承器和基片处理装置
WO2023157682A1 (ja) エッジリングの消耗量を求める方法、プラズマ処理装置、及び基板処理システム
CN117678062A (zh) 基片支承器和基片处理装置