WO2024070465A1 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
WO2024070465A1
WO2024070465A1 PCT/JP2023/031728 JP2023031728W WO2024070465A1 WO 2024070465 A1 WO2024070465 A1 WO 2024070465A1 JP 2023031728 W JP2023031728 W JP 2023031728W WO 2024070465 A1 WO2024070465 A1 WO 2024070465A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator layer
capacitor
cathode
anode
layer
Prior art date
Application number
PCT/JP2023/031728
Other languages
English (en)
French (fr)
Inventor
郁哉 神林
隆志 佐々木
慎治 竹岡
Original Assignee
パナソニックIpマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックIpマネジメント株式会社 filed Critical パナソニックIpマネジメント株式会社
Publication of WO2024070465A1 publication Critical patent/WO2024070465A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/042Electrodes or formation of dielectric layers thereon characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/07Dielectric layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

コンデンサは、陽極と、積層膜と、陰極とを、この順に積層するように備える。積層膜は、少なくとも二つの絶縁体層と、少なくとも一つの半導体層とを備え、かつ絶縁体層と半導体層とは交互に積層する。絶縁体層は、陽極と接する第一の絶縁体層と、陰極と接する第二の絶縁体層と、を含む。第二の絶縁体層の厚みが、第一の絶縁体層の厚みよりも薄い。

Description

コンデンサ
 本開示は、コンデンサに関し、より詳しくは、二つの電極と、その二つの電極の間に絶縁体を有するコンデンサに関する。
 非特許文献1には、二つの電極と、その二つの電極の間に、HfOからなる層と、ZnOからなる層とが交互に積層した積層膜を有する積層構造が開示されている。
Qiannan Zhang 他「Semiconducting ZnO effect on Maxwell-Wagner relaxation in HfO2/ZnO nanolaminatesfabricated by atomic layer deposition」Journal of Physics D:Applied Physics. 47 505302(2014)
 本開示の一態様に係るコンデンサは、陽極と、積層膜と、陰極とを、この順に積層するように備える。前記積層膜は、少なくとも二つの絶縁体層と、少なくとも一つの半導体層とを備え、かつ前記絶縁体層と前記半導体層とは交互に積層する。前記絶縁体層は、前記陽極と接する第一の絶縁体層と、前記陰極と接する第二の絶縁体層と、を含む。前記第二の絶縁体層の厚みが、前記第一の絶縁体層の厚みよりも薄い。
 本開示によれば、絶縁体層と半導体層とが積層した積層膜を備えるコンデンサに関し、周波数変化に伴う静電容量の変化が抑制されうるコンデンサを提供することができる。
図1Aは、本開示の一実施形態に係るコンデンサの一例を示す概略の断面図であり、図1Bは、本開示の他の実施形態に係るコンデンサの一例を示す概略の断面図である。 図2Aは、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図であり、図2Bは、図2Aの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図である。 図3Aは、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図であり、図3Bは、図3Aの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図であり、図3Cは、図3Bの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図であり、図3Dは、図3Cの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図である。 図4は、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図である。 図5は、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図である。 図6Aは、本開示の一実施形態に係るコンデンサを含む評価回路を示す概略の断面図であり、図6Bは、本開示の他の実施形態に係るコンデンサを含む評価回路を示す概略の断面図であり、図6Cは、本開示の他の実施形態に係るコンデンサを含む評価回路を示す概略の断面図である。 図7Aは、本開示の変形例に係るコンデンサを示す概略の断面図であり、図7Bは、本開示の変形例に係るコンデンサが備える積層膜を示す概略の断面図である。 図8Aは、本開示の一実施形態に係るコンデンサの電圧と電流密度との関係を示すグラフの一例であり、図8Bは、本開示の一実施形態に係るコンデンサの電圧と電流密度との関係を示すグラフの他例である。 図9は、本開示の一実施形態に係るコンデンサの静電容量と測定周波数との関係を示すグラフである。 図10は、本開示の他の実施形態に係るコンデンサの静電容量と測定周波数との関係を示すグラフである。 図11は、本開示の他の実施形態に係るコンデンサの静電容量と測定周波数との関係を示すグラフである。
 本開示の課題は、絶縁体層と半導体層とが積層した積層膜を備えるコンデンサに関し、周波数変化に伴う静電容量の変化が抑制されうるコンデンサを提供することである。
 (1)実施形態1
 (1.1)概要
 本開示のコンデンサ1に至った経緯について説明する。
 非特許文献1には、二つの電極と、その二つの電極の間に、HfOからなる絶縁体層と、ZnOからなる半導体層とが交互に積層した積層膜を有する積層構造が開示されている。この積層構造は、積層膜における絶縁体層と半導体層との合計の積層数が増加することによって、静電容量が高められるものである。しかし、上記の積層構造は、周波数変化に伴い静電容量が変化しやすい問題がある。
 そこで、発明者は、絶縁体層と半導体層とが積層した積層膜を備える積層構造に関し、周波数変化に伴う静電容量の変化が抑制されうるようにするべく、鋭意研究を行った結果、本開示の発明に至った。
 実施形態及び変形例について、図1Aから図11を参照して説明する。なお、下記の実施形態及び変形例は、本開示の様々な実施形態の一部に過ぎない。また、下記の実施形態及び変形例は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。また、変形例の構成を適宜組み合わせることも可能である。
 以下において参照する図は、いずれも模式的な図であり、図中の構成要素の寸法比が、必ずしも実際の寸法比を反映しているとは限らない。
 まず、コンデンサ1の概要について、図1A及び図1Bを参照しながら説明する。コンデンサ1は、図1Aに示すように、電極として、陽極3と、陰極4とを備え、陽極3と、陰極4との間に積層膜2を備える。すなわち、コンデンサ1は、陽極3と、積層膜2と、陰極4とを、この順に積層するように備える。
 積層膜2は、図1A及び図1Bに示すように、少なくとも二つの絶縁体層21と、少なくとも一つの半導体層22とを備え、かつ絶縁体層21と半導体層22とは交互に積層する。言い換えれば、積層膜2において、半導体層22は、二つの絶縁体層21、21の間に位置することとなり、積層膜2の最外に位置する層は、いずれも絶縁体層21となる。陽極3及び陰極4は、それぞれ異なる絶縁体層21と接しており、本開示では、陽極3と接する絶縁体層21を、第一の絶縁体層211とし、陰極4と接する絶縁体層21を、第二の絶縁体層212としている。つまり、絶縁体層21は、陽極3と接する第一の絶縁体層211と、陰極4と接する第二の絶縁体層212とを含む。コンデンサ1は、上記のような積層膜2を備えているため、高い静電容量が確保されうる。
 積層膜2の最外に位置する第一の絶縁体層211及び第二の絶縁体層212に関し、第二の絶縁体層212の厚みが、第一の絶縁体層211の厚みよりも薄い。これにより、周波数変化に伴う静電容量の変化が抑制されうる。特に、コンデンサ1は、交流電圧が印加された時の静電容量が、周波数変化に伴い変化しにくい傾向がある。このため、コンデンサ1が、直流電源に接続されて、回路内に設置された場合、その直流電源から生じる交流成分(電圧ノイズ)が除去され、これにより、電源から供給される電圧が安定化しうる。言い換えれば、コンデンサ1は、電圧ノイズを除去するために回路に設置されるバイパスコンデンサとして好適に使用される。なお、コンデンサ1の用途は、バイパスコンデンサのみに限定されない。コンデンサ1は、種々の用途に適用されうる。
 (1.2)詳細
 コンデンサ1の詳細について説明する。
 (陽極・陰極)
 コンデンサ1は、上記の通り、電極として、陽極3と、陰極4とを備える。つまり、コンデンサ1が回路内に設置される場合、コンデンサ1の陽極3が、電源の正極と電気的に接続され、陰極4は、電源の負極又はグランド(例えば、接地)と電気的に接続されるようにして使用される。本実施形態では、コンデンサ1の有する二つの電極のうち、いずれが陽極3であり、いずれが陰極4であるかが判別できるように区別されている。陽極3と陰極4とを区別する方法に特に制限はない。例えば、コンデンサ1に陽極3と陰極4との区別を表示するマーキングを施すこと、陽極3の形状と、陰極4の形状とを相違させること、又はコンデンサ1における陽極3と陰極4との位置関係を規定することなどで、陽極3と陰極4とが区別される。
 上記の通り、絶縁体層21は、陽極3と接する第一の絶縁体層211と、陰極4と接する第二の絶縁体層212とを含み、第二の絶縁体層212の厚みは、第一の絶縁体層211の厚みよりも薄い。言い換えれば、積層膜2の最外に位置する二つの絶縁体層21、21のうち、より厚みの薄い絶縁体層21と接する電極を陰極4とすることができ、その反対側に位置する、より厚みの厚い絶縁体層21と接する電極を陽極3とすることができる。
 陽極3及び陰極4のうち少なくとも一方は、例えば、チタン(Ti)、白金(Pt)、アルミニウム(Al)、ニッケル(Ni)、窒化チタン(TiN)、タンタル(Ta)、窒化タンタル(TaN)及び金(Au)等よりなる群から選択される少なくとも1種を含む。そして、陽極3及び陰極4のうち少なくとも一方は、Ti、Pt及びAlのうち少なくとも1種を含むことが好ましい。この場合、コンデンサ1の静電容量が高まりうる。
 コンデンサ1において、陽極3の厚みは、例えば、0.01μm以上1mm以下であり、陰極4の厚みは、例えば、0.01μm以上1mm以下である。
 陽極3と陰極4の各々は、例えば、電子ビーム蒸着法により作製されうる。この場合、陽極3と陰極4の各々の厚みが調整されやすくなる。また、陽極3と陰極4の各々は、例えば金属箔であってもよい。また、金属箔は、その表面が粗面化されていてもよい。これにより、金属箔の表面積を増やすことができ、金属箔と接する積層膜2の面積も増やすことができる。粗面化する方法は、特に限定されず、例えば、エッチング法を採用することができる。更に、陽極3と陰極4の各々は、多孔質体であってもよい。言い換えれば、陽極3と陰極4の各々が含む金属は、例えば多孔質金属であってもよい。この場合、コンデンサ1の静電容量が高まりうる。
 陰極4は、例えば、導電性高分子を含んでいてもよい。また、導電性高分子は、例えば、ポリピロール、ポリチオフェン、ポリアニリン及びこれらの誘導体等よりなる群から選択される少なくとも一種の成分を含む。
 (積層膜)
 コンデンサ1は、上記の通り、積層膜2を備える。積層膜2は、少なくとも二つの絶縁体層21と、少なくとも一つの半導体層22とを備え、かつ絶縁体層21と、半導体層22とが交互に積層する。また、上記の通り、積層膜2の最外に位置する二つの層はいずれも絶縁体層21、21である。すなわち、一つの絶縁体層21に一つの半導体層22が重ねられ、この半導体層22に一つの絶縁体層21が重ねられ、或いは更に半導体層22と絶縁体層21とが交互に重ねられ、最後に絶縁体層21が最も外側に重ねられている。したがって、積層膜2において、半導体層22の層数は、絶縁体層21の層数よりも一つ少なくなる。
 積層膜2が備える絶縁体層21と半導体層22との合計の積層数は、3以上9以下であることが好ましい。この場合、周波数変化に伴う静電容量の変化がより抑制されうる。また、積層膜2における絶縁体層21と半導体層22との合計の積層数は3であることが特に好ましい。言い換えれば、絶縁体層21が、第一の絶縁体層211及び第二の絶縁体層212のみを含むことが特に好ましい。この場合、周波数変化に伴う静電容量の変化がより抑制されうるコンデンサ1が、効率良く生産されうる。なお、積層膜2が備える絶縁体層21と半導体層22との合計の積層数が3である場合、絶縁体層21の数は2であり、半導体層22の数は1である。
 <絶縁体層>
 積層膜2は、上記の通り、絶縁体層21を備える。
 絶縁体層21は、例えば、アルミニウム(Al)、ケイ素(Si)、タンタル(Ta)及びハフニウム(Hf)等よりなる群から選択される少なくとも一種の金属の化合物を含む。より詳細には、絶縁体層21は、例えば、上記の金属の酸化物であるAl、SiO、Ta及びHfO等よりなる群から選択される少なくとも一種を含む。この場合、コンデンサ1の静電容量が高まりうる。また、絶縁体層21のうち少なくとも一つが、Alを含むことが特に好ましい。この場合、コンデンサ1の静電容量が特に高まりうる。なお、一つの絶縁体層21に含まれる金属の化合物は、1種類のみであってもよく、2種類以上であってもよい。
 また、陽極3となりうる金属を陽極酸化法により金属の表面を酸化することによって、酸化被膜を有する金属を作製し、その酸化被膜部分を第一の絶縁体層211としてもよい。また、このとき酸化されていない部分を陽極3とすることができる。なお、陽極酸化法で得られた酸化被膜を有する金属は、陰極4に用いられてもよい。この場合、酸化被膜を有する金属の酸化被膜部分を第二の絶縁体層212とすることができ、酸化されていない部分を陰極4とすることができる。
 第一の絶縁体層211の厚みと第二の絶縁体層212の厚みとの差に関し、第二の絶縁体層212の厚みは、第一の絶縁体層211の厚みの90%以下の厚みとすることが好ましい。この場合、コンデンサ1に関し、周波数変化に伴う静電容量の変化が抑制されながら、かつ静電容量が高まりうる。更に詳しく説明すると、1MHzにおけるコンデンサ1の静電容量は、第二の絶縁体層212の膜厚が薄くなるほど、高まる傾向があり、1MHzにおけるコンデンサ1の静電容量を5%以上向上させるためには、第二の絶縁体層212の厚みは、第一の絶縁体層211の厚みの90%以下の厚みとすることが好ましい。この場合、コンデンサ1に関し、周波数変化に伴う静電容量の変化が抑制されながら、かつ静電容量が高まりうる。
 第二の絶縁体層212の厚みは、例えば2.5nm以上18.0nm以下であることが好ましい。この場合、コンデンサ1に関し、耐圧特性の劣化が抑制されながら、かつ周波数変化に伴う静電容量の変化が抑制されうる。上記の通り、第二の絶縁体層212の厚みが2.5nm以上である場合、コンデンサ1の耐圧特性の劣化が抑制されうる、言い換えれば、コンデンサ1の電流電圧特性が良好に維持されうる。これにより、コンデンサ1が、バイパスコンデンサ等に適用されやすくなる。また、コンデンサ1の電流電圧特性は、半導体パラメータアナライザ8(品名:半導体パラメータアナライザ4155C、販売元:キーサイト・テクノロジー社)を使用することで確認することができる。より具体的には、コンデンサ1と、半導体パラメータアナライザ8とを含む評価回路10(図6C参照)を作製し、コンデンサ1に、掃引電圧ステップ幅50mVで、掃引電圧を0Vから絶縁破壊が生じる電圧(絶縁破壊電圧)まで、陽極3と陰極4との間に電圧を印加することによって得られる電圧と、電流密度との関係から、コンデンサ1の電流電圧特性を確認することができる。
 本開示では、陽極3の電位が陰極4の電位よりも高くなるように陽極3と陰極4との間に電圧を印加すること(順バイアス)によって得られた電圧と、電流密度との関係からコンデンサ1の電流電圧特性を確認することができ、また、陽極3の電位が陰極4の電位よりも低くなるように陽極3と陰極4との間に電圧を印加すること(逆バイアス)によって得られた電圧と、電流密度との関係からコンデンサ1の電流電圧特性を確認することができる。
 また、「電流電圧特性が維持される」とは、コンデンサ1に関し、陽極3に印加する電圧の絶対値を少しずつ大きくしていった場合において、陽極3の電位と陰極4の電位との差が大きくなるに伴い、電流密度が緩やかに増加していく状態を維持し、急な電流密度の変化がないことを示す(図8Bの実施例2~4を参照)。
 絶縁体層21の厚みは、TEM(透過電子顕微鏡)を用いて測定することができる。より詳細には、絶縁体層21の厚みは、TEMを用いて、任意に選択した5点以上の厚みを測定し、その5点以上の測定値の平均値とすることができる。
 <半導体層>
 積層膜2は、上記の通り、半導体層22を備える。上記の通り、積層膜2の最外に位置する層は絶縁体層21である。したがって、半導体層22と、陽極3及び陰極4とは接しない。更に言い換えれば、半導体層22と、陽極3及び陰極4とは短絡しておらず、また、半導体層22が複数である場合、複数の半導体層22のいずれもが、陽極3及び陰極4とは短絡していない。
 半導体層22は、例えば、亜鉛(Zn)及びチタン(Ti)等よりなる群から選択される少なくとも一種の金属の化合物を含む。より詳細には、半導体層22は、上記の金属の酸化物であるZnO及びTiO等よりなる群から選択される少なくとも一種を含む。この場合、コンデンサ1の静電容量が高まりうる。半導体層22が、ZnOを含むことが特に好ましく、また、積層膜2が備える半導体層22が複数、つまり2以上である場合、その複数の半導体層22の少なくとも一つが、ZnOを含んでいることが特に好ましい。この場合、コンデンサ1の静電容量が特に高まりうる。
 半導体層22の厚みは、2.5nm以上15.0nm以下であることが好ましい。この場合、コンデンサ1に関し、周波数変化に伴う静電容量の変化が特に抑制されうる。半導体層22の厚みは5.0nm以上であることがより好ましい。半導体層22の厚みは10.0nm以下であることがより好ましい。また、半導体層22の厚みは、絶縁体層21の場合と同じ方法で測定することができる。
 (1.3)作製方法
 コンデンサ1の作製方法について、図2A~図2B、図3A~図3D、図4及び図5を参照しながら説明する。なお、下記のコンデンサ1の作製方法は、コンデンサ1を作製する方法の一例である。すなわち、コンデンサ1の作製方法は、そのコンデンサ1の使用用途、使用目的に応じて、適宜の作製方法を採用することができる。
 コンデンサ1の作製方法は、基板5の上に、陰極4、積層膜2及び陽極3が順次作製されるものである(図2Aから図5参照)。言い換えれば、コンデンサ1の作製方法は、陰極作製工程と、積層膜作製工程と、陽極作製工程と、エッチング工程と、を含む。以下、これらの工程について詳しく説明する。
 <陰極形成工程>
 陰極作製工程では、まず、図2Aに示すような、基板5を用意する。基板5は、例えばSi基板等が使用される。続いて、基板5をエッチング剤等で洗浄することにより、基板5の表面に付着した有機物等の汚れを除去する。エッチング剤としては、バッファードフッ酸(フッ化水素酸及びフッ化アンモニウムの混合液)が好適に用いられる。
 そして、図2Bに示すように、洗浄した基板5の上に、陰極4を作製する。陰極4を作製する方法としては、電子ビーム蒸着法により連続成膜することによって、適宜の金属を含む陰極4を作製する方法が挙げられる。なお、電子ビーム蒸着法とは、真空中で電子線を蒸着材料に照射し、加熱・蒸発させ、蒸着材料を基板5へ堆積させて薄膜を作製する方法である。本開示において、陰極4を作製するために使用される蒸着材料としては、Ti、Pt、Al、Ni、TiN、Ta、TaN、Au等が挙げられる。
 <積層膜作製工程>
 まず、陰極4の上に、第二の絶縁体層212を作製する(図3A及び図3B参照)。続いて、陰極4の上に作製された第二の絶縁体層212の上に、半導体層22を作製する(図3C参照)。そして、その半導体層22の上に、第一の絶縁体層211を作製する(図3D参照)。このような手順によって、積層膜2を作製する。なお、必要により、第二の絶縁体層212の上に作製された半導体層22の上に、更に一つ以上の絶縁体層21と、一つ以上の半導体層22とを交互に作製し、最後に、第一の絶縁体層211を作製するといった手順によって、絶縁体層21と半導体層22との合計の積層数が3以上となる積層膜2を作製することもできる。
 絶縁体層21及び半導体層22を作製する方法としては、例えば、原子層堆積法(ALD法)による手法が挙げられる。原子層堆積法とは、原子層堆積装置(ALD装置)を用いることにより、対象物が配置された反応室に金属を含む原料ガスと、酸化剤とを交互に供給して、対象物の表面に金属の酸化物を含む層を作製する成膜法である。原子層堆積法では、自己停止作用が機能するため、金属は原子層単位で対象物の表面に堆積する。このため、原料ガスの供給による金属原料の吸着、原料ガスの排気(パージ)による余剰原料の除去、酸化剤の供給による金属原料の酸化及び酸化剤の排気(パージ)を1サイクルとし、そのサイクル数により、作製される層の厚みが制御できる。原料ガスとしては、有機金属化合物をガス化させたものが好ましく使用される。また、成膜する前に反応室を減圧雰囲気下とし、減圧雰囲気下の反応室で積層膜2を作製することが好ましく、具体的には、反応室の圧力は、例えば26.7Pa以下まで減圧される。
 成膜に関し、例えば、成膜中は反応室に一定の流量で不活性ガスを流しながら行われる。不活性ガスとしては、例えばN、Arが使用される。不活性ガスの流量は、例えば4.39×10-1Pa・m/sである。
 金属原料を吸着させるために原料ガスを供給する時間は、例えば0.12秒以上0.14秒以下で行われる。余剰の原料ガスの排気(パージ)は、不活性ガスを流すことによって行われる。不活性ガスとしては、N、Arが使用される。なお、余剰の原料ガスを排気(パージ)する際の不活性ガスの流量は、例えば、上記の通り、4.39×10-1Pa・m/sである。余剰の原料ガスを排気(パージ)する際の時間は、例えば10秒以上20秒以下で行われる。
 吸着させた金属原料を酸化させるために酸化剤を供給する時間は、例えば0.06秒以上0.07秒以下で行われる。なお、酸化剤としては、例えばHO、Oプラズマ、O等を使用することができるが、これらの中でも、HOが好ましく使用される。余剰の酸化剤の排気(パージ)は、不活性ガスを流すことによって行われる。不活性ガスとしては、N、Arが使用される。なお、余剰の酸化剤を排気(パージ)する際の不活性ガスの流量は、余剰の原料ガスを排気(パージ)する際の不活性ガスの流量と同じとすることができる。余剰の酸化剤を排気(パージ)する際の時間は、例えば10秒以上20秒以下で行われる。
 また、原子層堆積法で層を成膜するにあたり、成膜時の温度は、例えば、150℃とすることができる。これにより、絶縁体層21及び半導体層22が作製される際に生じる化学反応が調整されやすくなり、絶縁体層21及び半導体層22を安定して成膜することが可能となる。
 絶縁体層21を作製する際に使用される原料ガスは、例えば、Al、Si、Ta及びHf等よりなる群から選択される少なくとも一種の金属の化合物を含む。更に言い換えれば、絶縁体層21を作製する際に使用される原料ガスは、例えば、Alを含む有機金属化合物、Siを含む有機金属化合物、Taを含む有機金属化合物及びHfを含む有機金属化合物等よりなる群から選択される少なくとも一種を含む。
 Alを含む有機金属化合物は、例えばトリメチルアルミニウム(TMA、(CHAl)等が挙げられる。Alを含む有機金属化合物が用いられた場合、厚みが調整されたAlを含む絶縁体層21が作製されうる。
 Siを含む有機金属化合物は、例えばトリス(ジメチルアミノ)シラン(3DMAS、HSi[N(CH)等が挙げられる。Siを含む有機金属化合物が用いられた場合、厚みが調整されたSiOを含む絶縁体層21が作製されうる。
 Taを含む有機金属化合物は、例えば(t-ブチルイミド)トリス(エチルメチルアミノ)タンタル(V)(TBTEMT、(CHCNTa[N(C)CH)等が挙げられる。Taを含む有機金属化合物が用いられた場合、厚みが調整されたTaを含む絶縁体層21が作製されうる。
 Hfを含む有機金属化合物は、例えばテトラキス(エチルメチルアミノ)ハフニウム(TEMAH、Hf[N(C)CH)等が挙げられる。Hfを含む有機金属化合物が用いられた場合、厚みが調整されたHfOを含む絶縁体層21が作製されうる。
 半導体層22を作製する際に使用される原料ガスは、例えば、Zn及びTi等よりなる群から選択される少なくとも一種の金属の化合物を含む。更に言い換えれば、半導体層22を作製する際に使用される原料ガスは、例えば、Znを含む有機金属化合物及びTiを含む有機金属化合物等よりなる群から選択される少なくとも一種を含む。
 Znを含む有機金属化合物は、例えばジエチル亜鉛(DEZ、Zn(C)等が挙げられる。Znを含む有機金属化合物が用いられた場合、厚みが調整されたZnOを含む半導体層22が作製されうる。
 Tiを含む有機金属化合物は、例えばテトラキス(ジメチルアミド)チタニウム(TDMAT、Ti[N(CH)等が挙げられる。Tiを含む有機金属化合物が用いられた場合、厚みが調整されたTiOを含む半導体層22が作製されうる。
 <陽極作製工程>
 積層膜2の最外に位置する絶縁体層21、すなわち、第一の絶縁体層211の上に、陽極3を作製する(図4参照)。この陽極3を作製するために、陰極4を作製した方法と同様の方法が適用でき、例えば、電子ビーム蒸着法により適宜の金属を含む陽極3を作製することができる。また、陰極4を作製したときに使用した蒸着材料と同じものを使用して陽極3を作製することができる。
 陽極3は、例えば第一の絶縁体層211の陽極3側の面を部分的に覆うようにして作製される(図4参照)。これにより、積層膜2における、陽極3と、陰極4とによって挟まれていない部分を後述のエッチング工程で除去しやすくすることができる。
 <エッチング工程>
 積層膜2における、陽極3と、陰極4とによって挟まれていない部分をエッチングにより除去する(図5参照)。これにより、陰極4の一部を露出させることができ、その結果、陰極4における露出した部分と、電源の負極又はグランドとを電気的に接続することができる。なお、上記説明では陽極3をマスクとしてエッチングを行っているが、陽極3や、陽極3と第一の絶縁体層211との界面をエッチング時のダメージから保護するため、陽極3ならびに周辺部をレジスト等で保護した後にエッチングを行っても良い。
 上記のような手順に従って、コンデンサ1は作製される。なお、コンデンサ1を作製するにあたり、上記のように、基板5の上に、陰極4、積層膜2及び陽極3を順次作製する手順に限らず、基板5の上に、陽極3、積層膜2、陰極4を、順次作製する方法が採用されても構わない。
 (1.4)性能
 コンデンサ1の性能について説明する。
 コンデンサ1は、上記の通り、絶縁体層21と、半導体層22とが交互に積層する積層膜2を備える。これにより、コンデンサ1は、下記式(1)で表される直列静電容量の理論値Cよりも高い静電容量が実現できる。
Figure JPOXMLDOC01-appb-M000002
 C:直列静電容量の理論値
 ε:第一の絶縁体層を1番目としたときに、陽極から陰極へ向かう方向に対して、k番目に位置する絶縁体層の比誘電率
 ε:真空の誘電率
 S:陽極と陰極とが対向する範囲の面積
 n:絶縁体層の総数
 d:第一の絶縁体層を1番目としたときに、陽極から陰極へ向かう方向に対して、k番目に位置する絶縁体層の厚み
 上記式(1)におけるεは、第一の絶縁体層211を1番目としたときに、陽極3から陰極4へ向かう方向に対して、k番目に位置する絶縁体層21の比誘電率である。また、εは、真空の誘電率(8.85×10-12F/m)である。
 上記式(1)におけるSは、陽極3と陰極4との対向面積である。陽極3と陰極4との対向面積とは、陽極3における陰極4側の面の、陰極4と対向する部分の電極の面積であり、かつ陰極4における陽極3側の面の、陽極3と対向する部分の電極の面積でもある。
 上記式(1)におけるnは、絶縁体層21の総数である。上記の通り、積層膜2に関し、絶縁体層21は、少なくとも二つの絶縁体層21を含む。また、上記の通り、積層膜2において、半導体層22の総数は、絶縁体層21の総数よりも一つ少ない。したがって、上記式(1)において、絶縁体層21の総数がnで表される場合、半導体層22の総数は(n-1)で表される。
 上記式(1)におけるdは、第一の絶縁体層211を1番目としたときに、陽極3から陰極4へ向かう方向に対して、k番目に位置する絶縁体層21の厚みである。
 また、コンデンサ1は、測定周波数が低下するにつれて、静電容量が向上する傾向がみられ、具体的には、コンデンサ1の静電容量は、測定周波数1Mz以下で向上する傾向があり、測定周波数1,000Hz以下でより向上する傾向がある。更に、コンデンサ1は、測定周波数が100Hzのときに静電容量が特に向上する傾向があり、上記式(1)で表される直列静電容量の理論値Cより高い静電容量が特に実現できる。
 更に、本開示のコンデンサ1に関し、特定の測定周波数域において、周波数変化に伴う静電容量の変化が抑制される効果が顕著にみられる。より詳しく説明すると、コンデンサ1に関し、第二の絶縁体層212の厚さが、第一の絶縁体層211の厚さよりも薄いことにより、第一の絶縁体層211の厚さと、第二の絶縁体層212の厚さとが同じであるコンデンサ、若しくは第二の絶縁体層212の厚さが、第一の絶縁体層211の厚さよりも厚いコンデンサと比較して、測定周波数100Hz以上1MHz以下の範囲で、周波数変化に伴う静電容量の変化が抑制される効果が顕著にみられる。その結果、コンデンサ1に関し、測定周波数100Hz以上1MHz以下の範囲において発生する電圧ノイズを除去する性能が高まりうる。また、コンデンサ1に関し、測定周波数1,000Hz以上1MHz以下の範囲で、静電容量の変化が抑制される効果がより顕著にみられ、測定周波数10,000Hz以上1MHz以下の範囲において、静電容量の変化が抑制される効果が更に顕著にみられ、測定周波数1MHzで静電容量の変化が抑制される効果が特に顕著にみられる。
 上記の通り、コンデンサ1に関し、測定周波数1MHzにおいて、周波数変化に伴う静電容量の変化が特に顕著に抑制されるため、測定周波数1MHzにおけるコンデンサ1の静電容量と、測定周波数100Hzにおけるコンデンサ1の静電容量との差が小さくなりうる。具体的には、コンデンサ1に関し、測定周波数100Hzにおける、陽極3と陰極4の間の静電容量は、測定周波数1MHzにおける、陽極3と陰極4の間の静電容量の1.6倍以下とすることができ、また、1.3倍以下とすることができ、更に、1.2倍以下とすることができる。
 なお、コンデンサ1に関し、測定周波数100Hzから1MHzにおける、陽極3と陰極4の間の静電容量は、インピーダンスアナライザ6(品名:インピーダンスアナライザ4294A、販売元:キーサイト・テクノロジー社)を使用することで得られる測定値である。より具体的には、コンデンサ1と、インピーダンスアナライザ6とを含む評価回路10(図6A及び図6B参照)を作製し、交流電圧を500mVとして陽極3と陰極4との間に電圧を印加し、測定周波数を100Hzから1MHzに設定したときに得られる測定値から静電容量を確認することができる。また、評価回路10に関しては、インピーダンスアナライザ6と、コンデンサ1の陽極3及び陰極4とを接続するようにし、更に陰極4はグランド7と接続するようにして作製されている。
 (2)変形例
 コンデンサ1の変形例について、図7A及び図7Bを参照しながら説明する。なお、変形例は、実施形態の構成を部分的に変更、追加、削除等したバリエーションの例である。また、変形例に関し、実施形態のコンデンサ1と同様の構成については、同一の符号をして説明を省略する。
 変形例において、陽極3は、細孔31を有する多孔質体であり、陰極4の一部が陽極3の細孔31内に入り込んでいる(図7A参照)。細孔31の内面と、陰極4における細孔31内にある部分との間に、積層膜2(図7B参照)が介在している。陰極4が、細孔31に入り込んでいることにより、陽極3と、陰極4との対向面積が増加しうる。その結果、コンデンサ1の静電容量が高まりうる。なお、陰極4が細孔31を有する多孔質体であり、陽極3の一部が陰極4に入り込む形態を採用することもできる。
 また、コンデンサ1は、電極の材質にかかわらず、静電容量が高められるものであり、陽極3が、アルミニウム(Al)を含み、かつ陰極4が、導電性高分子を含むことが可能である。より詳しくは、コンデンサ1は、Alを含む陽極3と、絶縁体層21及び半導体層22が交互に積層した積層膜2と、導電性高分子を含む陰極4とを、この順に備えており、かつ陽極3と接している第一の絶縁体層211がAlを含むことができる。この場合、コンデンサ1は、陽極3として多孔質体のAlが適用されていることにより高い静電容量を有しながら、かつ陰極4に導電性高分子を適用することができる。これにより、コンデンサ1が、導電性高分子アルミ電解コンデンサとして適用しうる。このとき、積層膜2が備える半導体層22は、例えばZnOを含む。また、積層膜2は、陽極3と、陰極4との間に位置し、かつ陰極4を覆う誘電体皮膜となりうる。そして、このようにAlを含む陽極3が、多孔質体である場合においても、原子層堆積法により、Alを含む第一の絶縁体層211と、ZnOを含む半導体層22と、Alを含む第二の絶縁体層212とからなる3層構造の積層膜2を作製することができる。また、陽極3が、その表面にAlを含む陽極酸化被膜を有する場合でも、その陽極酸化被膜を第一の絶縁体層211とし、その上に原子層堆積法でZnOを含む半導体層22と、Alを含む第二の絶縁体層212の2層を作製することによって積層膜2を作製することもできる。
 なお、陰極4は、導電性高分子と、金属を含む電極との両方を含んでいてもよい。また、陰極4は、導電性高分子を含んでいなくてもよい。言い換えれば、変形例において、コンデンサ1は、陰極4が導電性高分子を含まず、第二の絶縁体層212と、銀などの金属を含む陰極4との間に導電性高分子を含む層が積層する構成であってもよい。
 1.コンデンサの評価(1)
 1.1 評価回路の作製方法
 以下の手順に従って、実施例1~4、比較例1~2のコンデンサ1を作製し、このコンデンサ1を含む評価回路10を作製した(図6A及び図6C参照)。
 <コンデンサの作製>
 次のような方法で、コンデンサ1を作製した。
 まず、基板5(材質Si)を準備し、その基板5をバッファードフッ酸で洗浄した。洗浄後の基板5の上に、電子ビーム蒸着法によりTiを含む陰極4(厚み100nm)を作製した。
 そして、陰極4が重ねられた基板5をアセトン、イソプロピルアルコール等の有機溶媒に浸漬させながら超音波により洗浄を行った。
 続いて、陰極4の上に原子層堆積法により、トリメチルアルミニウムのガスを供給、トリメチルアルミニウムのガスを排気、HOガスの供給及びHOガスの排気を1サイクルとし、このサイクルを順次繰り返すことによって、Alを含む第二の絶縁体層212を作製した。
 次いで、トリメチルアルミニウムのガスを、ジエチル亜鉛のガスに置き換えたことを除いて、第二の絶縁体層212を作製したのと同様の手順で、第二の絶縁体層212の上にZnOを含む半導体層22を作製した。そして、その半導体層22の上に、第二の絶縁体層212を作製した手順と同様の手順に従って、Alを含む第一の絶縁体層211を作製した。
 続いて、その第一の絶縁体層211の上に、電子ビーム蒸着法によりTiを含む陽極3(厚み100nm)を作製した。
 そして、陰極4における陽極3側の面の、陽極3と対向していない部分の積層膜2をエッチングによって除去し、陰極4の一部を露出させることでコンデンサ1を作製した。
 実施例1~4、比較例1~2のコンデンサ1に関し、第一の絶縁体層211の厚み、第二の絶縁体層212の厚み及び半導体層22の厚みは、表1に示す数値に調整した。なお、上記の通り、絶縁体層21(第一の絶縁体層211、第二の絶縁体層212)及び半導体層22は、原子層堆積装置(品名:Fiji F200、販売元:CambridgeNanotech製)を用いて、原子層堆積法によって作製したが、原子層堆積法により絶縁体層21(第一の絶縁体層211、第二の絶縁体層212)及び半導体層22を作製した際の1サイクル当たりの成膜条件は、以下の通りである。
 <絶縁体層>
 成膜温度:150℃
 金属原料の吸着のための原料ガスの供給時間:0.12秒
 余剰の原料ガスを排気(パージ)する時間:10秒
 金属原料を酸化するための酸化剤の供給時間:0.06秒
 酸化剤を除去するための酸化剤の排気(パージ)時間:10秒
 <半導体層>
 成膜温度:150℃
 金属原料の吸着のための原料ガスの供給時間:0.14秒
 余剰の原料ガスを排気(パージ)する時間:20秒
 金属原料を酸化するための酸化剤の供給時間:0.07秒
 酸化剤を除去するための酸化剤の排気(パージ)時間:20秒
 なお、成膜時には、不活性ガスとしてArを用い、不活性ガスを一定の流量で流した。不活性ガスの流量は、4.39×10-1Pa・m/sとした。つまり、金属原料を酸化するための酸化剤及び酸化剤を除去するための酸化剤の排気(パージ)は、前記の流量で行われている。また、原子層堆積法における成膜の際のサイクル数に関しては、第一の絶縁体層211の厚み、第二の絶縁体層212の厚み及び半導体層22の厚みが、表1に記載している値になるように調整した。
 <静電容量測定に用いた評価回路の作製>
 実施例1~4、比較例1~2のコンデンサ1に関し、陽極3と、露出させた陰極4の一部をインピーダンスアナライザ6と接続し、更に陰極4をグランド7と接続することによって、評価回路10を作製した(図6A参照)。なお、インピーダンスアナライザ6は、インピーダンスアナライザ4294A(キーサイト・テクノロジー社製)を用いた。
 <電流電圧特性測定に用いた評価回路の作製>
 実施例1~4、比較例1~2のコンデンサ1に関し、陽極3と、露出させた陰極4の一部を半導体パラメータアナライザ8と接続し、更に陰極4をグランド7と接続することによって、評価回路10を作製した(図6C参照)。なお、半導体パラメータアナライザ8は、半導体パラメータアナライザ4155C(キーサイト・テクノロジー社製)を用いた。
 1.2 評価結果
 <静電容量>
 実施例1~4、比較例1~2のコンデンサ1を含む評価回路10に関し、100Hzから1MHzまでの周波数帯域で、交流電圧500mVとして陽極3と陰極4との間に電圧を印加することにより、実施例1~4、比較例1~2のコンデンサ1の静電容量を測定した。実施例1~4、比較例1~2のコンデンサ1に関し、測定周波数と静電容量との関係を図9に示した。測定周波数100Hz及び1MHzのときに得られた静電容量の測定結果を表1に記載した。なお、実施例1~4、比較例1~2のコンデンサの直列容量理論値は、「(1.4)性能」に記載した式(1)に従って、算出した値を記載した。
 <電流電圧特性>
 実施例1~4、比較例1~2のコンデンサ1を含む評価回路10に関し、掃引電圧ステップ幅50mVとし、掃引電圧を0Vから絶縁破壊が生じる電圧(絶縁破壊電圧)まで、陽極3に電圧を印加し、印加した電圧に対応した電流密度を測定することによって、実施例1~4、比較例1~2のコンデンサ1における電圧と、電流密度との関係を確認した。
 陽極3の電位が陰極4の電位よりも高くなるように陽極3と陰極4との間に電圧を印加すること(順バイアス)によって得られた電圧と、電流密度との関係をグラフ(図8A参照)にまとめ、また、陽極3の電位が陰極4の電位よりも低くなるように陽極3と陰極4との間に電圧を印加すること(逆バイアス)によって得られた電圧と、電流密度との関係をグラフ(図8B参照)にまとめた。そして、図8A及び図8Bのグラフから、耐圧特性の劣化が確認された実施例、比較例については、表1の「電流電圧特性」の欄に、「耐圧特性劣化」と記載した。
Figure JPOXMLDOC01-appb-T000003
 第二の絶縁体層212の厚みが、第一の絶縁体層211の厚みよりも薄い実施例1~4のコンデンサ1は、第二の絶縁体層212の厚みが、第一の絶縁体層211の厚みよりも厚い比較例1のコンデンサ1及び第一の絶縁体層211の厚みと、第二の絶縁体層212の厚みとが同じ比較例2のコンデンサ1と共に、100Hzにおいて直列静電容量理論値よりも高くなっていることが確認できた。
 第二の絶縁体層212の厚みが、第一の絶縁体層211の厚みよりも薄い実施例1~4のコンデンサ1は、第二の絶縁体層212の厚みが、第一の絶縁体層211の厚みよりも厚い比較例1のコンデンサ1及び第一の絶縁体層211の厚みと、第二の絶縁体層212の厚みとが同じ比較例2のコンデンサ1と比較して、測定周波数1MHzにおける、静電容量が高くなっており、更に第二の絶縁体層212の厚みが小さくなるほど、より静電容量が大きくなっていることが示された。
 第二の絶縁体層212の厚みが、第一の絶縁体層211の厚みよりも薄い実施例1~4のコンデンサは、第二の絶縁体層212の厚みが、第一の絶縁体層211の厚みよりも厚い比較例1のコンデンサ1及び第一の絶縁体層211の厚みと、第二の絶縁体層212の厚みとが同じ比較例2のコンデンサ1と比較して、測定周波数100Hzにおける静電容量と、測定周波数1MHzにおける静電容量との差が小さくなっており、更に第二の絶縁体層212の厚みが小さくなるほど、より差が小さくなっていることが示された。
 実施例1~4のコンデンサ1に関し、測定周波数100Hzにおける静電容量は、直列容量理論値よりも大きいことが示された。
 実施例2~4のコンデンサ1は、第二の絶縁体層212が適度な厚みを有するため、実施例1のコンデンサ1のように、急激に電流密度が増加すること(図8Bの実施例1参照)は見られず、電流電圧特性が維持されやすいことが示された。
 2.コンデンサの評価(2)
 2.1 評価回路の作製方法
 「1.コンデンサの評価1 1.1 評価回路の作製方法」に記載した手順に従って、実施例5、比較例3の、Tiを含む陽極3(厚み100nm)、積層膜2及びTiを含む陰極4(厚み100nm)を備えるコンデンサ1を作製し、そのコンデンサ1と、インピーダンスアナライザ6とを含む評価回路10(図6A参照)を作製した。
 積層膜2は、Alを含む第一の絶縁体層211、ZnOを含む半導体層22、Alを含む第二の絶縁体層212からなる3層構造を有する。いずれの絶縁体層21も「1.コンデンサの評価1 1.1 評価回路の作製方法」に記載した絶縁体層21を作製する手順と同様の手順で作製されており、また、半導体層22も「1.コンデンサの評価1 1.1 評価回路の作製方法」に記載した半導体層22を作製する手順と同様の手順で作製されている。
 絶縁体層21の厚み(第一の絶縁体層211の厚み、第二の絶縁体層212の厚み)及び半導体層22の厚みは、表2に示す数値に調整した。なお、原子層堆積法における成膜の際のサイクル数に関しては、第一の絶縁体層211の厚み、第二の絶縁体層212の厚み及び半導体層22の厚みが、表2に記載している値になるように調整した。
 2.2 評価結果
 実施例5、比較例3のコンデンサ1を含む評価回路10に関し、100Hzから1MHzまでの周波数帯域で、交流電圧500mVとして陽極3と陰極4との間に電圧を印加することにより、実施例5、比較例3のコンデンサ1の静電容量の評価を行った。実施例5、比較例3のコンデンサ1に関し、測定周波数と静電容量との関係を図10に示した。測定周波数100Hz及び1MHzのときに得られた静電容量の測定結果を表2に記載した。なお、実施例5、比較例3の直列容量理論値は、「(1.4)性能」に記載した式(1)に従って、算出した値を記載した。
Figure JPOXMLDOC01-appb-T000004
 実施例5及び比較例3のコンデンサ1は、実施例1~4及び比較例1~2のコンデンサ1と比較して、第一の絶縁体層211の厚みが厚くなっているが、測定周波数が1MHzの場合において、実施例5のコンデンサ1は、比較例3のコンデンサ1と比較して、第二の絶縁体層212の厚みが、第一の絶縁体層211の厚みよりも薄いため、静電容量が高くなっていることが示された。
 また、実施例5及び比較例3のコンデンサ1は、実施例1~4及び比較例1~2のコンデンサ1と比較して、第一の絶縁体層211の厚みが厚くなっているが、第二の絶縁体層212の厚みが、第一の絶縁体層211の厚みよりも薄い実施例5のコンデンサ1は、第一の絶縁体層211の厚みと、第二の絶縁体層212の厚みとが同じ比較例3のコンデンサ1と比較して、測定周波数100Hzにおける静電容量と、測定周波数1MHzにおける静電容量との差が小さくなっていることが示された。
 3.コンデンサの評価(3)
 3.1 評価回路の作製方法
 「1.コンデンサの評価1 1.1 評価回路の作製方法」に記載した手順に従って、実施例5、比較例3の、Tiを含む陽極3(厚み100nm)、積層膜2及びTiを含む陰極4(厚み100nm)を備えるコンデンサ1を作製し、そのコンデンサ1と、インピーダンスアナライザ6とを含む評価回路10(図6B参照)を作製した。
 積層膜2は、Alを含む絶縁体層21と、ZnOを含む半導体層22とが交互に重ねられた9層構造を有している。いずれの絶縁体層21も「1.コンデンサの評価1 1.1 評価回路の作製方法」に記載した絶縁体層21を作製する手順と同様の手順で作製されており、また、いずれの半導体層22も「1.コンデンサの評価1 1.1 評価回路の作製方法」に記載した半導体層22を作製する手順と同様の手順で作製されている。
 絶縁体層21の厚み(第二の絶縁体層の厚み212、第二の絶縁体層212以外の絶縁体層21の厚み)及び半導体層22の厚みは、表3に示す数値に調整した。なお、実施例6、比較例4のコンデンサ1において、第二の絶縁体層212以外の絶縁体層21の厚みは、全て同じ厚みであり、また、複数の半導体層22の厚みは、全て同じ厚みである。また、原子層堆積法における成膜の際のサイクル数に関しては、第二の絶縁体層212の厚み、第二の絶縁体層212以外の絶縁体層21の厚み及び半導体層22の厚みが、表3に記載している値になるように調整した。
 3.2 評価結果
 実施例6、比較例4のコンデンサ1を含む評価回路10に関し、100Hzから1MHzまでの周波数帯域で、交流電圧500mVとして陽極3と陰極4との間に電圧を印加することにより、実施例6、比較例4のコンデンサ1の静電容量の評価を行った。実施例6、比較例4のコンデンサ1に関し、測定周波数と静電容量との関係を図11に示した。測定周波数100Hz及び1MHzのときに得られた静電容量の測定結果を表3に記載した。なお、実施例6、比較例4の直列容量理論値は、「(1.4)性能」に記載した式(1)に従って、算出した値を記載した。
Figure JPOXMLDOC01-appb-T000005
 実施例6のコンデンサ1は、実施例3のコンデンサ1と比較して、積層膜の積層数が増加しているため、第二の絶縁体層212を薄くしても、1MHzにおける静電容量向上が小さいことが示された。これにより、積層膜の層数を減らすことによって、周波数依存性を抑制する効果が高まりうることが示された。
 (3)まとめ
 以上述べた実施形態から明らかなように、本開示の第一の態様のコンデンサ(1)は、陽極(3)と、積層膜(2)と、陰極(4)とを、この順に積層するように備える。積層膜(2)は、少なくとも二つの絶縁体層(21)と、少なくとも一つの半導体層(22)とを備え、かつ絶縁体層(21)と半導体層(22)とは交互に積層する。絶縁体層(21)は、陽極(3)と接する第一の絶縁体層(211)と、陰極(4)と接する第二の絶縁体層(212)と、を含む。第二の絶縁体層(212)の厚みが、第一の絶縁体層(211)の厚みよりも薄い。
 第一の態様によれば、絶縁体層(21)と半導体層(22)とが積層した積層膜(2)を備えるコンデンサ(1)に関し、周波数変化に伴う静電容量の変化が抑制されうるコンデンサ(1)を提供することができる。
 本開示の第二の態様のコンデンサ(1)は、第一の態様において、絶縁体層(21)のうち少なくとも一つが、Alを含む。
 第二の態様によれば、コンデンサ(1)の静電容量が特に高まりうる。
 本開示の第三の態様のコンデンサ(1)は、第一又は第二の態様において、第二の絶縁体層(212)の厚みが、2.5nm以上18.0nm以下である。
 第三の態様によれば、コンデンサ(1)に関し、耐圧特性の劣化が抑制されながら、かつ周波数変化に伴う静電容量の変化が抑制されうる。
 本開示の第四の態様のコンデンサ(1)は、第一から第三のいずれか一の態様において、絶縁体層(21)が、第一の絶縁体層(211)及び第二の絶縁体層(212)のみを含む。
 第四の態様によれば、周波数変化に伴う静電容量の変化が抑制されうるコンデンサ(1)が、効率良く生産されうる。
 本開示の第五の態様のコンデンサ(1)は、第一から第四のいずれか一の態様において、測定周波数100Hzにおける、陽極(3)と、陰極(4)との間の静電容量が、下記式(1)で表される絶縁体層(21)の直列静電容量の理論値よりも大きい。
Figure JPOXMLDOC01-appb-M000006
 C :直列静電容量の理論値
 ε:第一の絶縁体層を1番目としたときに、陽極から陰極へ向かう方向に対して、k番目に位置する絶縁体層の比誘電率
 ε:真空の誘電率
 S :陽極と陰極との対向面積
 n :絶縁体層の積層数
 d:第一の絶縁体層を1番目としたときに、陽極から陰極へ向かう方向に対して、k番目に位置する絶縁体層の厚み
 第五の態様によれば、測定周波数100Hzにおけるコンデンサ(1)の静電容量が特に高まりうる。
 本開示の第六の態様のコンデンサ(1)は、第一から第五のいずれか一の態様において、半導体層(22)が、ZnOを含む。
 第六の態様によれば、コンデンサ(1)の静電容量が特に高まりうる。
 本開示の第七の態様のコンデンサ(1)は、第一から第六のいずれか一の態様において、陽極(3)及び陰極(4)のうち少なくとも一方は、Ti、Pt及びAlのうち少なくとも1種を含む。
 第七の態様によれば、コンデンサ(1)の静電容量が高まりうる。
 本開示の第八の態様のコンデンサ(1)は、第一から第七のいずれか一の態様において、陽極(3)が、Alを含み、かつ陰極(4)が、導電性高分子を含む。
 第八の態様によれば、コンデンサ(1)が、導電性高分子アルミ電解コンデンサに適用されうる。
 1 コンデンサ
 2 積層膜
 3 陽極
 4 陰極
 21 絶縁体層
 22 半導体層
 31 細孔
 211 第一の絶縁体層
 212 第二の絶縁体層

Claims (8)

  1.  陽極と、積層膜と、陰極とを、この順に積層するように備え、
     前記積層膜は、少なくとも二つの絶縁体層と、少なくとも一つの半導体層とを備え、かつ前記絶縁体層と前記半導体層とは交互に積層し、
     前記絶縁体層は、前記陽極と接する第一の絶縁体層と、前記陰極と接する第二の絶縁体層と、を含み、
     前記第二の絶縁体層の厚みが、前記第一の絶縁体層の厚みよりも薄い、
     コンデンサ。
  2.  前記絶縁体層のうち少なくとも一つが、Alを含む、
     請求項1に記載のコンデンサ。
  3.  前記第二の絶縁体層の厚みが、2.5nm以上18.0nm以下である、
     請求項1又は2に記載のコンデンサ。
  4.  前記絶縁体層が、前記第一の絶縁体層及び前記第二の絶縁体層のみを含む、
     請求項1又は2に記載のコンデンサ。
  5.  測定周波数100Hzにおける、前記陽極と、前記陰極との間の静電容量が、下記式(1)で表される前記絶縁体層の直列静電容量の理論値よりも大きい、
     請求項1又は2に記載のコンデンサ。
    Figure JPOXMLDOC01-appb-M000001
     C :直列静電容量の理論値
     ε:第一の絶縁体層を1番目としたときに、陽極から陰極へ向かう方向に対して、k番目に位置する絶縁体層の比誘電率
     ε:真空の誘電率
     S :陽極と陰極との対向面積
     n :絶縁体層の積層数
     d:第一の絶縁体層を1番目としたときに、陽極から陰極へ向かう方向に対して、k番目に位置する絶縁体層の厚み
  6.  前記半導体層が、ZnOを含む、
     請求項1又は2に記載のコンデンサ。
  7.  前記陽極及び前記陰極のうち少なくとも一方は、Ti、Pt及びAlのうち少なくとも1種を含む、
     請求項1又は2に記載のコンデンサ。
  8.  前記陽極が、Alを含み、かつ前記陰極が、導電性高分子を含む、
     請求項1又は2に記載のコンデンサ。
PCT/JP2023/031728 2022-09-30 2023-08-31 コンデンサ WO2024070465A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-159066 2022-09-30
JP2022159066A JP2024052383A (ja) 2022-09-30 2022-09-30 コンデンサ

Publications (1)

Publication Number Publication Date
WO2024070465A1 true WO2024070465A1 (ja) 2024-04-04

Family

ID=90477351

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/031728 WO2024070465A1 (ja) 2022-09-30 2023-08-31 コンデンサ

Country Status (2)

Country Link
JP (1) JP2024052383A (ja)
WO (1) WO2024070465A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465813A (ja) * 1990-07-06 1992-03-02 Matsushita Electric Ind Co Ltd コンデンサとその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465813A (ja) * 1990-07-06 1992-03-02 Matsushita Electric Ind Co Ltd コンデンサとその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MUDIT UPADHYAY: "Development and characterization of high-k sub-nanometric laminates of binary oxides for applications in high density capacitances", THESIS ELECTRONICS. NORMANDIE UNIVERSITÉ, 1 January 2021 (2021-01-01), pages 1 - 153, XP093156442 *

Also Published As

Publication number Publication date
JP2024052383A (ja) 2024-04-11

Similar Documents

Publication Publication Date Title
KR102520620B1 (ko) 유전체 표면들에 대하여 금속 또는 금속성 표면들 상에서의 선택적 퇴적
US8907449B2 (en) Thin film MIM capacitors and manufacturing method therefor
KR100712521B1 (ko) 금속-절연체-금속형 커패시터의 제조 방법
KR100990615B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100568516B1 (ko) 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법
KR20040096359A (ko) 반도체 메모리 소자의 커패시터 제조 방법
JP6813982B2 (ja) 二次電池
JP2010010211A (ja) 半導体装置の製造方法、及び半導体装置
WO2024070465A1 (ja) コンデンサ
KR20040047461A (ko) 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
WO2024070508A1 (ja) コンデンサ
US8344438B2 (en) Electrode of an integrated circuit
KR101892632B1 (ko) 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 및 그 제조방법
KR100975756B1 (ko) 유전체, 이를 구비한 캐패시터 및 그의 제조방법
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
WO2010058552A1 (ja) コンデンサ用電極体およびコンデンサ
US10249704B2 (en) Capacitor
US20180114640A1 (en) Capacitor
KR102226125B1 (ko) 전극막 제조 방법 및 이를 이용한 커패시터의 제조 방법
KR102308177B1 (ko) 커패시터 및 이를 포함하는 메모리 소자
JPWO2021107063A5 (ja)
US10475575B2 (en) In-situ oxidized NiO as electrode surface for high k MIM device
TW201721685A (zh) 電容器、以及該電容器之製造方法
KR102662636B1 (ko) 유전체 표면들에 대하여 금속 또는 금속성 표면들 상에서의 선택적 퇴적