WO2024070508A1 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
WO2024070508A1
WO2024070508A1 PCT/JP2023/032157 JP2023032157W WO2024070508A1 WO 2024070508 A1 WO2024070508 A1 WO 2024070508A1 JP 2023032157 W JP2023032157 W JP 2023032157W WO 2024070508 A1 WO2024070508 A1 WO 2024070508A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator layer
capacitor
cathode
anode
layer
Prior art date
Application number
PCT/JP2023/032157
Other languages
English (en)
French (fr)
Inventor
隆志 佐々木
郁哉 神林
慎治 竹岡
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2024070508A1 publication Critical patent/WO2024070508A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Definitions

  • This disclosure relates to a capacitor, and more specifically, to a capacitor having two electrodes and an insulator between the two electrodes.
  • Non-Patent Document 1 discloses a laminated structure having two electrodes and a laminated film in which a layer made of HfO 2 and a layer made of ZnO are alternately laminated between the two electrodes.
  • a capacitor according to one embodiment of the present disclosure comprises an anode, a laminated film, and a cathode, laminated in this order.
  • the laminated film comprises at least two insulator layers and at least one semiconductor layer, and the insulator layers and the semiconductor layers are laminated alternately.
  • the insulator layers include a first insulator layer in contact with the anode, and a second insulator layer in contact with the cathode. The thickness of the first insulator layer is thinner than the thickness of the second insulator layer.
  • This disclosure provides a capacitor that has a laminated film in which an insulating layer and a semiconductor layer are stacked, and that can increase the capacitance.
  • FIG. 1A is a schematic cross-sectional view showing an example of a capacitor according to one embodiment of the present disclosure
  • FIG. 1B is a schematic cross-sectional view showing an example of a capacitor according to another embodiment of the present disclosure
  • FIG. 2A is a schematic cross-sectional view showing a step of a method for producing a capacitor according to an embodiment of the present disclosure
  • FIG. 2B is a schematic cross-sectional view showing a step of the method for producing a capacitor subsequent to the method of FIG. 2A
  • FIG. 3A is a schematic cross-sectional view showing a step in a method for producing a capacitor according to one embodiment of the present disclosure
  • FIG. 3B is a schematic cross-sectional view showing a step in the method for producing a capacitor following the method of FIG. 3A
  • FIG. 3C is a schematic cross-sectional view showing a step in the method for producing a capacitor following the method of FIG. 3B
  • FIG. 3D is a schematic cross-sectional view showing a step in the method for producing a capacitor following the method of FIG. 3C
  • 4A to 4C are schematic cross-sectional views illustrating steps in a method for producing a capacitor according to an embodiment of the present disclosure.
  • 5A to 5C are schematic cross-sectional views illustrating steps in a method for producing a capacitor according to an embodiment of the present disclosure.
  • FIG. 6A is a schematic cross-sectional view showing an evaluation circuit including a capacitor according to one embodiment of the present disclosure
  • FIG. 6B is a schematic cross-sectional view showing an evaluation circuit including a capacitor according to another embodiment of the present disclosure.
  • FIG. 7A is a schematic cross-sectional view showing a capacitor according to a modified example of the present disclosure
  • FIG. 7B is a schematic cross-sectional view showing a laminated film included in the capacitor according to the modified example of the present disclosure.
  • FIG. 8 is a graph showing the relationship between capacitance and measurement frequency of a capacitor according to an embodiment of the present disclosure.
  • FIG. 9 is a graph showing the relationship between the capacitance and the measurement frequency of a capacitor according to another embodiment of the present disclosure.
  • FIG. 10 is a graph showing the relationship between the capacitance and the measurement frequency of a capacitor according to another embodiment of the present disclosure.
  • the objective of this disclosure is to provide a capacitor that has a laminated film in which an insulating layer and a semiconductor layer are stacked, and that can increase the capacitance.
  • Embodiment (1.1) Overview The background to the development of the capacitor 1 of the present disclosure will be described.
  • Non-Patent Document 1 discloses a laminated structure having two electrodes and a laminated film in which an insulator layer made of HfO2 and a semiconductor layer made of ZnO are alternately laminated between the two electrodes.
  • This laminated structure increases the total number of laminated insulator layers and semiconductor layers in the laminated film, thereby increasing the capacitance.
  • the inventors therefore conducted extensive research into a laminate structure having a laminated film in which an insulating layer and a semiconductor layer are stacked, in order to increase the capacitance of the laminated structure, and arrived at the invention disclosed herein.
  • the capacitor 1 has an anode 3 and a cathode 4 as electrodes, and a laminated film 2 between the anode 3 and the cathode 4. That is, the capacitor 1 has the anode 3, the laminated film 2, and the cathode 4 laminated in this order.
  • the laminated film 2 includes at least two insulator layers 21 and at least one semiconductor layer 22, and the insulator layers 21 and the semiconductor layers 22 are alternately laminated.
  • the semiconductor layer 22 is located between the two insulator layers 21, 21, and the outermost layers of the laminated film 2 are all insulator layers 21.
  • the anode 3 and the cathode 4 are in contact with different insulator layers 21, and in this disclosure, the insulator layer 21 in contact with the anode 3 is referred to as the first insulator layer 211, and the insulator layer 21 in contact with the cathode 4 is referred to as the second insulator layer 212.
  • the insulator layer 21 includes the first insulator layer 211 in contact with the anode 3 and the second insulator layer 212 in contact with the cathode 4.
  • the thickness of the first insulator layer 211 is thinner than the thickness of the second insulator layer 212. This can increase the capacitance of the capacitor 1.
  • capacitor 1 One example of a use of capacitor 1 is the removal of AC components (voltage noise) superimposed on a DC power supply.
  • capacitor 1 commonly called a bypass capacitor
  • ground e.g., earth
  • capacitor 1 is not limited to being a bypass capacitor.
  • Capacitor 1 can be used for a variety of purposes.
  • the capacitor 1 includes an anode 3 and a cathode 4 as electrodes. That is, when the capacitor 1 is installed in a circuit, the anode 3 of the capacitor 1 is electrically connected to the positive electrode of the power source, and the cathode 4 is electrically connected to the negative electrode of the power source or the ground.
  • the two electrodes of the capacitor 1 are distinguished so that it is possible to distinguish which is the anode 3 and which is the cathode 4. There is no particular limitation on the method for distinguishing the anode 3 and the cathode 4.
  • the anode 3 and the cathode 4 are distinguished from each other by providing the capacitor 1 with a marking indicating the distinction between the anode 3 and the cathode 4, by making the shape of the anode 3 different from the shape of the cathode 4, or by defining the positional relationship between the anode 3 and the cathode 4 in the capacitor 1.
  • the insulator layer 21 includes a first insulator layer 211 in contact with the anode 3 and a second insulator layer 212 in contact with the cathode 4, and the thickness of the first insulator layer 211 is thinner than the thickness of the second insulator layer 212.
  • the electrode in contact with the thinner insulator layer 21 can be the anode 3
  • the electrode located on the opposite side in contact with the thicker insulator layer 21 can be the cathode 4.
  • At least one of the anode 3 and the cathode 4 contains at least one selected from the group consisting of, for example, titanium (Ti), platinum (Pt), aluminum (Al), nickel (Ni), titanium nitride (TiN), tantalum (Ta), tantalum nitride (TaN), and gold (Au).
  • At least one of the anode 3 and the cathode 4 preferably contains at least one of Ti, Pt, and Al. In this case, the capacitance of the capacitor 1 can be increased.
  • the thickness of the anode 3 is, for example, 0.01 ⁇ m or more and 1 mm or less
  • the thickness of the cathode 4 is, for example, 0.01 ⁇ m or more and 1 mm or less.
  • Each of the anode 3 and the cathode 4 can be produced by, for example, electron beam deposition. In this case, the thickness of each of the anode 3 and the cathode 4 produced by the electron beam deposition can be easily adjusted.
  • Each of the anode 3 and the cathode 4 may be, for example, a metal foil.
  • the surface of the metal foil may be roughened. This can increase the surface area of the metal foil and also increase the area of the laminate film 2 in contact with the metal foil.
  • the method of roughening is not particularly limited, and for example, an etching method can be adopted.
  • each of the anode 3 and the cathode 4 may be a porous body. In other words, the metal contained in each of the anode 3 and the cathode 4 may be, for example, a porous metal. In this case, the capacitance of the capacitor 1 can be increased.
  • the cathode 4 may contain, for example, a conductive polymer.
  • the conductive polymer contained in the cathode 4 may contain, for example, at least one component selected from the group consisting of polypyrrole, polythiophene, polyaniline, and derivatives thereof.
  • the capacitor 1 includes the laminated film 2.
  • the laminated film 2 includes at least two insulator layers 21 and at least one semiconductor layer 22, and the insulator layers 21 and the semiconductor layers 22 are laminated alternately.
  • the two outermost layers of the laminated film 2 are both insulator layers 21, 21. That is, one semiconductor layer 22 is laminated on one insulator layer 21, and one insulator layer 21 is laminated on this semiconductor layer 22, or the semiconductor layer 22 and the insulator layer 21 are further laminated alternately, and finally the insulator layer 21 is laminated on the outermost side. Therefore, in the laminated film 2, the number of semiconductor layers 22 is one less than the number of insulator layers 21.
  • the total number of layers of the insulator layers 21 and the semiconductor layers 22 in the laminated film 2 is preferably 3 or more and 9 or less. In this case, the capacitance of the capacitor 1 can be further increased. It is particularly preferable that the total number of layers of the insulator layers 21 and the semiconductor layers 22 in the laminated film 2 is 3. In other words, it is particularly preferable that the insulator layers 21 include only the first insulator layer 211 and the second insulator layer 212. In this case, the capacitor 1 with increased capacitance can be efficiently produced. Note that when the total number of layers of the insulator layers 21 and the semiconductor layers 22 in the laminated film 2 is 3, the number of insulator layers 21 is 2 and the number of semiconductor layers 22 is 1.
  • the laminated film 2 includes the insulating layer 21 .
  • the insulator layer 21 contains at least one metal compound selected from the group consisting of, for example, aluminum (Al), silicon (Si), tantalum (Ta), and hafnium (Hf). More specifically, the insulator layer 21 contains at least one metal oxide selected from the group consisting of, for example, Al 2 O 3 , SiO 2 , Ta 2 O 5 , and HfO 2. In this case, the capacitance of the capacitor 1 can be increased. It is particularly preferable that at least one of the insulator layers 21 contains Al 2 O 3. In this case, the capacitance of the capacitor 1 can be particularly increased. Note that the metal compound contained in one insulator layer 21 may be only one type, or may be two or more types.
  • a metal that can become the anode 3 can be made with an oxide film by oxidizing the surface of the metal using anodization, and the oxide film portion can be used as the first insulator layer 211.
  • the unoxidized portion can be used as the anode 3.
  • the metal with an oxide film obtained by anodization can be used as the cathode 4.
  • the oxide film portion of the metal with an oxide film can be used as the second insulator layer 212, and the unoxidized portion can be used as the cathode 4.
  • the thickness of the first insulator layer 211 is 90% or less of the thickness of the second insulator layer 212.
  • the capacitance of the capacitor 1 can be further increased.
  • the capacitance of the capacitor 1 at 100 Hz tends to increase as the thickness of the first insulator layer 211 becomes thinner, and in order to improve the capacitance of the capacitor 1 at 100 Hz by 10% or more, it is preferable that the thickness of the first insulator layer 211 is 90% or less of the thickness of the second insulator layer 212.
  • a specific numerical value for the thickness of the first insulator layer 211 is preferably 3.1 nm or more and 18.0 nm or less. In this case, the capacitance of the capacitor 1 can be further increased.
  • the thickness of the insulator layer 21 can be measured using a TEM (transmission electron microscope). More specifically, the thickness of the insulator layer 21 can be determined by measuring the thickness at five or more arbitrarily selected points using a TEM, and taking the average value of the measurements at the five or more points.
  • TEM transmission electron microscope
  • the laminated film 2 includes the semiconductor layer 22.
  • the outermost layer of the laminated film 2 is the insulator layer 21. Therefore, the semiconductor layer 22 is not in contact with the anode 3 and the cathode 4. In other words, the semiconductor layer 22 is not short-circuited with the anode 3 and the cathode 4, and when there are multiple semiconductor layers 22, none of the multiple semiconductor layers 22 is short-circuited with the anode 3 and the cathode 4.
  • the semiconductor layer 22 contains at least one metal compound selected from the group consisting of zinc (Zn) and titanium (Ti). More specifically, the semiconductor layer 22 contains at least one metal oxide selected from the group consisting of ZnO and TiO2 . In this case, the capacitance of the capacitor 1 can be increased. It is particularly preferable that the semiconductor layer 22 contains ZnO, and when the laminated film 2 includes a plurality of semiconductor layers 22, that is, two or more, it is particularly preferable that at least one of the plurality of semiconductor layers 22 contains ZnO. In this case, the capacitance of the capacitor 1 can be particularly increased.
  • the thickness of the semiconductor layer 22 is preferably 2.5 nm or more and 15.0 nm or less. In this case, the capacitance of the capacitor 1 can be increased.
  • the thickness of the semiconductor layer 22 is more preferably 5.0 nm or more.
  • the thickness of the semiconductor layer 22 is more preferably 10.0 nm or less.
  • the thickness of the semiconductor layer 22 can be measured in the same manner as that of the insulator layer 21.
  • the method for manufacturing the capacitor 1 involves sequentially manufacturing the cathode 4, the laminated film 2, and the anode 3 on the substrate 5 (see Figures 2A to 5).
  • the method for manufacturing the capacitor 1 includes a cathode manufacturing process, a laminated film manufacturing process, an anode manufacturing process, and an etching process. These processes will be described in detail below.
  • a substrate 5 is prepared as shown in Fig. 2A.
  • a Si substrate or the like is used as the substrate 5.
  • the substrate 5 is washed with an etching agent or the like to remove dirt such as organic matter adhering to the surface of the substrate 5.
  • the etching agent buffered hydrofluoric acid (a mixed liquid of hydrofluoric acid and ammonium fluoride) is preferably used.
  • a cathode 4 is fabricated on the cleaned substrate 5.
  • One method for fabricating the cathode 4 is to fabricate a cathode 4 containing an appropriate metal by continuous film formation using an electron beam deposition method.
  • the electron beam deposition method is a method in which an electron beam is irradiated onto a deposition material in a vacuum, which is heated and evaporated, and the deposition material is deposited on the substrate 5 to fabricate a thin film.
  • examples of deposition materials used to fabricate the cathode 4 include Ti, Pt, Al, Ni, TiN, Ta, TaN, and Au.
  • the second insulator layer 212 is formed on the cathode 4 (see FIGS. 3A and 3B).
  • the semiconductor layer 22 is formed on the second insulator layer 212 formed on the cathode 4 (see FIG. 3C).
  • the first insulator layer 211 is formed on the semiconductor layer 22 (see FIG. 3D). By this procedure, the laminated film 2 is formed.
  • one or more insulator layers 21 and one or more semiconductor layers 22 may be formed alternately on the semiconductor layer 22 formed on the second insulator layer 212, and finally, the first insulator layer 211 may be formed, thereby forming the laminated film 2 in which the total number of laminated insulator layers 21 and semiconductor layers 22 is three or more.
  • the method of producing the insulator layer 21 and the semiconductor layer 22 includes, for example, a method using atomic layer deposition (ALD).
  • the atomic layer deposition method is a film formation method in which a metal-containing source gas and an oxidizing agent are alternately supplied to a reaction chamber in which an object is placed by using an atomic layer deposition apparatus (ALD apparatus) to produce a layer containing a metal oxide on the surface of the object.
  • ALD apparatus atomic layer deposition apparatus
  • the self-stopping action functions, so that the metal is deposited on the surface of the object in atomic layers.
  • one cycle is the adsorption of the metal source material by supplying the source gas, the removal of the excess source material by exhausting (purging) the source gas, the oxidation of the metal source material by supplying the oxidizing agent, and the exhausting (purging) of the oxidizing agent, and the thickness of the layer to be produced can be controlled by the number of cycles.
  • the source gas a gasified organometallic compound is preferably used.
  • an inert gas is flowed into the reaction chamber at a constant flow rate.
  • the inert gas for example, N 2 or Ar is used.
  • the flow rate of the inert gas is, for example, 4.39 ⁇ 10 ⁇ 1 Pa ⁇ m 3 /s.
  • the time for supplying the source gas to adsorb the metal source is, for example, 0.12 seconds or more and 0.14 seconds or less.
  • the surplus source gas is exhausted (purged) by flowing an inert gas.
  • the inert gas N 2 or Ar is used. Note that the flow rate of the inert gas when exhausting (purging) the surplus source gas is, for example, 4.39 ⁇ 10 ⁇ 1 Pa ⁇ m 3 /s, as described above.
  • the time for exhausting (purging) the surplus source gas is, for example, 10 seconds or more and 20 seconds or less.
  • the time for supplying the oxidizing agent to oxidize the adsorbed metal raw material is, for example, 0.06 seconds or more and 0.07 seconds or less.
  • the oxidizing agent for example, H 2 O, O 2 plasma, O 3 , etc. can be used, and among these, H 2 O is preferably used.
  • the surplus oxidizing agent is exhausted by flowing an inert gas.
  • the inert gas N 2 and Ar are used.
  • the flow rate of the inert gas when exhausting (purging) the surplus oxidizing agent can be the same as the flow rate of the inert gas when exhausting (purging) the surplus raw material gas.
  • the time for exhausting (purging) the surplus oxidizing agent is, for example, 10 seconds or more and 20 seconds or less.
  • the temperature during deposition can be, for example, 150°C. This makes it easier to adjust the chemical reactions that occur when the insulator layer 21 and the semiconductor layer 22 are produced, making it possible to stably deposit the insulator layer 21 and the semiconductor layer 22.
  • the raw material gas used when producing the insulator layer 21 contains at least one metal compound selected from the group consisting of, for example, Al, Si, Ta, and Hf.
  • the raw material gas used when producing the insulator layer 21 contains at least one metal compound selected from the group consisting of, for example, an organometallic compound containing Al, an organometallic compound containing Si, an organometallic compound containing Ta, and an organometallic compound containing Hf.
  • organometallic compound containing Al is trimethylaluminum (TMA, (CH 3 ) 3 Al).
  • TMA trimethylaluminum
  • an insulating layer 21 containing Al 2 O 3 with an adjusted thickness can be formed.
  • organometallic compounds containing Si include tris(dimethylamino)silane (3DMAS, HSi[N(CH 3 ) 2 ] 3 ). When an organometallic compound containing Si is used, an insulating layer 21 containing SiO 2 with an adjusted thickness can be produced.
  • an organometallic compound containing Ta is (t-butylimido)tris(ethylmethylamino)tantalum(V) (TBTEMT, (CH 3 ) 3 CNTa[N(C 2 H 5 )CH 3 ] 3 ).
  • TTEMT t-butylimidotris(ethylmethylamino)tantalum(V)
  • CH 3 ) 3 CNTa[N(C 2 H 5 )CH 3 ] 3 an organometallic compound containing Ta is used, an insulating layer 21 containing Ta 2 O 5 with an adjusted thickness can be fabricated.
  • an organometallic compound containing Hf is tetrakis(ethylmethylamino)hafnium (TEMAH, Hf[N( C2H5 ) CH3 ] 4 ).
  • TEMAH tetrakis(ethylmethylamino)hafnium
  • HfO2 tetrakis(ethylmethylamino)hafnium
  • the raw material gas used when producing the semiconductor layer 22 contains at least one metal compound selected from the group consisting of, for example, Zn and Ti.
  • the raw material gas used when producing the semiconductor layer 22 contains at least one metal compound selected from the group consisting of, for example, an organometallic compound containing Zn and an organometallic compound containing Ti.
  • organometallic compound containing Zn is diethylzinc (DEZ, Zn(C 2 H 5 ) 2 ).
  • DEZ diethylzinc
  • ZnO ZnO
  • organometallic compound containing Ti is tetrakis(dimethylamido)titanium (TDMAT, Ti[N(CH 3 ) 2 ] 4 ).
  • TDMAT tetrakis(dimethylamido)titanium
  • TiO 2 Ti[N(CH 3 ) 2 ] 4
  • the anode 3 is fabricated on the outermost insulator layer 21 of the laminated film 2, i.e., the first insulator layer 211 (see FIG. 4).
  • the same method as that used to fabricate the cathode 4 can be applied, and for example, the anode 3 containing a suitable metal can be fabricated by electron beam deposition.
  • the anode 3 can be fabricated using the same deposition material as that used to fabricate the cathode 4.
  • the anode 3 is fabricated, for example, so as to partially cover the surface of the first insulator layer 211 on the anode 3 side (see FIG. 4). This makes it easier to remove the portion of the laminated film 2 that is not sandwiched between the anode 3 and the cathode 4 in the etching process described below.
  • etching The portion of the laminated film 2 that is not sandwiched between the anode 3 and the cathode 4 is removed by etching (see FIG. 5). This makes it possible to expose a part of the cathode 4, and as a result, it is possible to electrically connect the exposed portion of the cathode 4 to the negative electrode of the power supply or to the ground.
  • the etching is performed using the anode 3 as a mask, but in order to protect the anode 3 and the interface between the anode 3 and the first insulator layer 211 from damage during etching, the anode 3 and its surrounding area may be protected with a resist or the like before etching.
  • the capacitor 1 is fabricated according to the above procedure. Note that the fabrication of the capacitor 1 is not limited to the above procedure of fabricating the cathode 4, the laminated film 2, and the anode 3 in sequence on the substrate 5, but may be performed in any other manner in which the anode 3, the laminated film 2, and the cathode 4 are fabricated in sequence on the substrate 5.
  • the capacitor 1 has a laminated film 2 in which insulating layers 21 and semiconductor layers 22 are alternately stacked. This allows the capacitor 1 to achieve a capacitance higher than the theoretical value C of the series capacitance expressed by the following formula (1).
  • ⁇ k relative dielectric constant of the kth insulator layer in the direction from the anode to the cathode when the first insulator layer is the first
  • ⁇ 0 dielectric constant of a vacuum
  • S opposing area of the anode and cathode
  • n total number of insulator layers
  • d k thickness of the kth insulator layer in the direction from the anode to the cathode when the first insulator layer is the first
  • ⁇ k is the relative dielectric constant of the kth insulator layer 21 in the direction from the anode 3 to the cathode 4 when the first insulator layer 211 is the first.
  • ⁇ 0 is the dielectric constant of a vacuum (8.85 ⁇ 10 ⁇ 12 F/m).
  • S is the opposing area between the anode 3 and the cathode 4.
  • the opposing area between the anode 3 and the cathode 4 is the area of the part of the anode 3's surface facing the cathode 4, and is also the area of the part of the cathode 4's surface facing the anode 3, facing the anode 3.
  • n is the total number of insulator layers 21.
  • the insulator layers 21 include at least two insulator layers 21.
  • the total number of semiconductor layers 22 is one less than the total number of insulator layers 21. Therefore, in the above formula (1), when the total number of insulator layers 21 is represented by n, the total number of semiconductor layers 22 is represented by (n-1).
  • d k is the thickness of the k-th insulator layer 21 in the direction from the anode 3 to the cathode 4 when the first insulator layer 211 is the first layer.
  • the capacitance of capacitor 1 tends to improve as the measurement frequency decreases; specifically, the capacitance of capacitor 1 tends to improve at measurement frequencies of 1 MHz or less, and tends to improve even more at measurement frequencies of 1,000 Hz or less. Furthermore, the capacitance of capacitor 1 tends to improve particularly when the measurement frequency is 100 Hz, and a capacitance higher than the theoretical value C of the series capacitance expressed by the above formula (1) can be achieved.
  • the capacitance of the capacitor 1 of the present disclosure tends to be particularly high in a specific measurement frequency range.
  • the capacitor 1 tends to have a particularly high capacitance in the measurement frequency range of 100 Hz to 10,000 Hz, compared to a capacitor in which the thickness of the first insulator layer 211 is the same as the thickness of the second insulator layer 212, or a capacitor in which the thickness of the first insulator layer 211 is thicker than the thickness of the second insulator layer 212.
  • the capacitor 1 can have an improved performance in removing voltage noise generated in the measurement frequency range of 100 Hz to 10,000 Hz.
  • the capacitor 1 is more likely to have an effect of increasing the capacitance in the measurement frequency range of 100 Hz to 1,000 Hz, and as a result, the performance in removing voltage noise generated in the measurement frequency range of 100 Hz to 1,000 Hz can also be improved.
  • the capacitance between the anode 3 and the cathode 4 at 100 Hz is preferably 1.1 times or more, and more preferably 1.5 times or more, the theoretical value C of the series capacitance of the insulator layer 21 expressed by the above formula (1).
  • the capacitance of the capacitor 1 at a measurement frequency of 100 Hz tends to be larger than the capacitance of the capacitor 1 at a measurement frequency of 1 MHz.
  • the capacitance between the anode 3 and the cathode 4 at a measurement frequency of 100 Hz may be 1.1 times or more, or may be 1.5 times or more, of the capacitance between the anode 3 and the cathode 4 at a measurement frequency of 1 MHz.
  • the capacitance between the anode 3 and cathode 4 of the capacitor 1 at a measurement frequency of 100 Hz to 1 MHz is a measured value obtained by using an impedance analyzer 6 (product name: Impedance Analyzer 4294A, sold by Keysight Technologies). More specifically, an evaluation circuit 10 (see Figures 6A and 6B) including the capacitor 1 and the impedance analyzer 6 is fabricated, and an AC voltage of 500 mV is applied between the anode 3 and the cathode 4. The capacitance can be confirmed from the measured value obtained when the measurement frequency is set to 100 Hz to 1 MHz.
  • the evaluation circuit 10 is fabricated so that the impedance analyzer 6 is connected to the anode 3 and cathode 4 of the capacitor 1, and the cathode 4 is further connected to the ground 7.
  • the anode 3 is a porous body having pores 31, and a portion of the cathode 4 enters the pores 31 of the anode 3 (see FIG. 7A).
  • a laminate film 2 (see FIG. 7B) is interposed between the inner surface of the pores 31 and the portion of the cathode 4 inside the pores 31.
  • the cathode 4 entering the pores 31 can increase the opposing area between the anode 3 and the cathode 4.
  • the capacitance of the capacitor 1 can be increased.
  • the capacitor 1 has an increased capacitance regardless of the material of the electrodes, and the anode 3 can contain aluminum (Al) and the cathode 4 can contain a conductive polymer. More specifically, the capacitor 1 includes an anode 3 containing Al, a laminated film 2 in which an insulating layer 21 and a semiconductor layer 22 are alternately laminated, and a cathode 4 containing a conductive polymer, in this order, and the first insulating layer 211 in contact with the anode 3 can contain Al 2 O 3. In this case, the capacitor 1 has a high capacitance because porous Al is applied as the anode 3, and a conductive polymer can be applied as the cathode 4.
  • the capacitor 1 to be used as a conductive polymer aluminum electrolytic capacitor.
  • the semiconductor layer 22 of the laminated film 2 contains, for example, ZnO.
  • the laminated film 2 can be a dielectric film located between the anode 3 and the cathode 4 and covering the cathode 4. Even when the anode 3 containing Al is a porous body, the laminated film 2 having a three-layer structure consisting of the first insulator layer 211 containing Al 2 O 3 , the semiconductor layer 22 containing ZnO, and the second insulator layer 212 containing Al 2 O 3 can be fabricated by atomic layer deposition.
  • the laminated film 2 can be fabricated by using the anodized coating as the first insulator layer 211 and fabricating two layers thereon, the semiconductor layer 22 containing ZnO, and the second insulator layer 212 containing Al 2 O 3 , by atomic layer deposition.
  • the cathode 4 may contain both a conductive polymer and an electrode containing a metal.
  • the cathode 4 may not contain a conductive polymer.
  • the capacitor 1 may have a configuration in which the cathode 4 does not contain a conductive polymer, and a layer containing a conductive polymer is laminated between the second insulator layer 212 and the cathode 4 containing a metal such as silver.
  • Capacitor evaluation (1) 1.1 Method for Producing Evaluation Circuit Capacitors 1 of Examples 1 to 4 and Comparative Examples 1 and 2 were produced according to the following procedure, and an evaluation circuit 10 including this capacitor 1 was produced (see FIG. 6A).
  • a substrate 5 made of Si was prepared and washed with buffered hydrofluoric acid. After washing, a cathode 4 (thickness 100 nm) containing Ti was fabricated on the substrate 5 by electron beam deposition.
  • the substrate 5 on which the cathode 4 was layered was ultrasonically cleaned while immersed in an organic solvent such as acetone or isopropyl alcohol.
  • a semiconductor layer 22 containing ZnO was formed on the second insulator layer 212 in the same procedure as that for forming the second insulator layer 212, except that the trimethylaluminum gas was replaced with diethylzinc gas. Then, a first insulator layer 211 containing Al 2 O 3 was formed on the semiconductor layer 22 in the same procedure as that for forming the second insulator layer 212.
  • an anode 3 (thickness 100 nm) containing Ti was fabricated on the first insulator layer 211 by electron beam deposition.
  • the anode 3 and a part of the exposed cathode 4 were connected to an impedance analyzer 6, and the cathode 4 was further connected to ground 7 to create an evaluation circuit 10 (see FIG. 6A).
  • the impedance analyzer 6 used was an impedance analyzer 4294A (manufactured by Keysight Technologies, Inc.).
  • the thickness of the first insulator layer 211, the thickness of the second insulator layer 212, and the thickness of the semiconductor layer 22 were adjusted to the values shown in Table 1.
  • the insulator layer 21 (first insulator layer 211, second insulator layer 212) and the semiconductor layer 22 were produced by atomic layer deposition using an atomic layer deposition device (name: Fiji F200, sold by Cambridge Nanotech), and the film formation conditions per cycle when the insulator layer 21 (first insulator layer 211, second insulator layer 212) and the semiconductor layer 22 were produced by atomic layer deposition are as follows:
  • the capacitors 1 of Examples 1 to 4 in which the thickness of the first insulator layer 211 is thinner than the thickness of the second insulator layer 212, were shown to have a higher capacitance regardless of the measurement frequency, compared to the capacitor 1 of Comparative Example 1, in which the thickness of the first insulator layer 211 is thicker than the thickness of the second insulator layer 212, and the capacitor 1 of Comparative Example 2, in which the thicknesses of the first insulator layer 211 and the second insulator layer 212 are the same.
  • the capacitance at a measurement frequency of 100 Hz tends to increase as the thickness of the first insulator layer 211 becomes thinner.
  • the capacitance of the capacitor 1 at a measurement frequency of 100 Hz can be controlled by the thickness of the first insulator layer 211.
  • Example 1 the capacitance of Example 1 at a measurement frequency of 100 Hz is increased compared to Comparative Example 2, but is decreased compared to Example 2. Also, in a region where the film thickness of the first insulator layer 211 is thinner than 2.5 nm, even though it is an insulator, the direct tunneling current becomes large enough to be ignored.
  • the anode 3 and the semiconductor layer 22 are electrically integrated, and the characteristics of the second insulator layer 212 are reflected in the evaluation of the capacitor 1.
  • the film thickness of the first insulator layer 211 is 3.1 nm or more.
  • Capacitor evaluation (2) 2.1 Method for Preparing Evaluation Circuit According to the procedure described in "1. Evaluation of Capacitors 1 1.1 Method for Preparing Evaluation Circuit", capacitors 1 including a Ti-containing anode 3 (thickness 100 nm), a laminated film 2, and a Ti-containing cathode 4 (thickness 100 nm) of Example 5 and Comparative Example 3 were prepared, and evaluation circuits 10 (see FIG. 6A ) including the capacitors 1 were prepared.
  • the laminated film 2 has a three-layer structure consisting of a first insulator layer 211 containing Al 2 O 3 , a semiconductor layer 22 containing ZnO, and a second insulator layer 212 containing Al 2 O 3.
  • Each of the insulator layers 21 is fabricated in the same manner as the insulator layer 21 described in "1.
  • Capacitor evaluation 1 1.1 Method of fabricating evaluation circuit and the semiconductor layer 22 is fabricated in the same manner as the semiconductor layer 22 described in "1.
  • Capacitor evaluation 1 1.1 Method of fabricating evaluation circuit is fabricated in the same manner as the semiconductor layer 22 described in "1.
  • the thickness of the insulator layer 21 (the thickness of the first insulator layer 211, the thickness of the second insulator layer 212) and the thickness of the semiconductor layer 22 were adjusted to the values shown in Table 2. Note that the number of cycles during film formation in the atomic layer deposition method was adjusted so that the thickness of the first insulator layer 211, the thickness of the second insulator layer 212, and the thickness of the semiconductor layer 22 were the values shown in Table 2.
  • capacitors 1 of Example 5 and Comparative Example 3 have a thicker first insulator layer 211. However, when the measurement frequency is 100 Hz, capacitor 1 of Example 5 has a thinner first insulator layer 211 than the second insulator layer 212, so that the capacitance is higher than that of capacitor 1 of Comparative Example 3.
  • the first insulator layer 211 of the capacitor 1 of Example 5 and Comparative Example 3 is thicker than that of the capacitor 1 of Examples 1 to 4 and Comparative Examples 1 to 2.
  • the capacitance of the capacitor 1 of Example 5 is greater than the theoretical series capacitance value compared to the capacitor 1 of Comparative Example 3.
  • Capacitor evaluation (3) 3.1 Method for Preparing Evaluation Circuit According to the procedure described in "1. Evaluation of Capacitors 1 1.1 Method for Preparing Evaluation Circuit", capacitors 1 including a Ti-containing anode 3 (thickness 100 nm), a laminated film 2, and a Ti-containing cathode 4 (thickness 100 nm) of Example 5 and Comparative Example 3 were prepared, and evaluation circuits 10 (see FIG. 6B ) including the capacitors 1 were prepared.
  • the laminated film 2 has a nine-layer structure in which insulating layers 21 containing Al 2 O 3 and semiconductor layers 22 containing ZnO are alternately stacked. Each insulating layer 21 is fabricated in the same manner as the insulating layer 21 described in "1. Capacitor evaluation 1 1.1 Method of fabricating evaluation circuit", and each semiconductor layer 22 is fabricated in the same manner as the semiconductor layer 22 described in "1. Capacitor evaluation 1 1.1 Method of fabricating evaluation circuit”.
  • the thickness of the insulator layer 21 (thickness 211 of the first insulator layer, thickness of the insulator layer 21 other than the first insulator layer 211) and the thickness of the semiconductor layer 22 were adjusted to the values shown in Table 3.
  • the thicknesses of the insulator layers 21 other than the first insulator layer 211 are all the same, and the thicknesses of the multiple semiconductor layers 22 are all the same.
  • the number of cycles during film formation in the atomic layer deposition method was adjusted so that the thickness of the first insulator layer 211, the thickness of the insulator layers 21 other than the first insulator layer 211, and the thickness of the semiconductor layer 22 were the values shown in Table 3.
  • capacitors 1 of Example 6 and Comparative Example 4 have an increased number of layers in laminated film 2.
  • capacitor 1 of Example 6 has a higher capacitance than capacitor 1 of Comparative Example 4 because the thickness of first insulator layer 211 is thinner than the thickness of second insulator layer 212.
  • the number of layers in the laminated film 2 is increased in the capacitors 1 of Example 6 and Comparative Example 4 compared to the capacitors 1 of Examples 1 to 4 and Comparative Examples 1 to 2.
  • the measurement frequency is 100 Hz
  • the difference between the capacitance of the capacitor 1 of Example 6 and the theoretical series capacitance is greater than the difference between the capacitance of the capacitor 1 of Comparative Example 4 and the theoretical series capacitance.
  • the capacitor (1) includes an anode (3), a laminated film (2), and a cathode (4) laminated in this order.
  • the laminated film (2) includes at least two insulator layers (21) and at least one semiconductor layer (22), and the insulator layers (21) and the semiconductor layers (22) are alternately laminated.
  • the insulator layer (21) includes a first insulator layer (211) in contact with the anode (3) and a second insulator layer (212) in contact with the cathode (4).
  • the thickness of the first insulator layer (211) is thinner than the thickness of the second insulating layer (212).
  • the capacitor (1) having a laminated film (2) in which an insulating layer (21) and a semiconductor layer (22) are laminated, and the capacitance of the capacitor (1) can be increased.
  • the capacitor (1) according to the second aspect of the present disclosure is the first aspect, in which at least one of the insulator layers ( 21 ) contains Al2O3 .
  • the capacitance of the capacitor (1) can be particularly increased.
  • the thickness of the first insulator layer (211) is 3.1 nm or more and 18.0 nm or less.
  • the capacitance of the capacitor (1) can be further increased.
  • the capacitor (1) of the fourth aspect of the present disclosure is any one of the first to third aspects, in which the insulator layer (21) includes only the first insulator layer (211) and the second insulator layer (212).
  • a capacitor (1) with increased capacitance can be produced efficiently.
  • the capacitor (1) of the fifth aspect of the present disclosure is any one of the first to fourth aspects, in which the capacitance between the anode (3) and the cathode (4) at a measurement frequency of 100 Hz is greater than the theoretical value of the series capacitance of the insulator layer (21) expressed by the following formula (1).
  • the capacitance of the capacitor (1) at a measurement frequency of 100 Hz can be particularly increased.
  • the sixth aspect of the capacitor (1) of the present disclosure is any one of the first to fifth aspects, in which the semiconductor layer (22) contains ZnO.
  • the capacitance of the capacitor (1) can be particularly increased.
  • the seventh aspect of the capacitor (1) of the present disclosure is any one of the first to sixth aspects, in which at least one of the anode (3) and the cathode (4) contains at least one of Ti, Pt, and Al.
  • the capacitance of the capacitor (1) can be increased.
  • the eighth aspect of the capacitor (1) of the present disclosure is any one of the first to seventh aspects, in which the anode (3) contains Al and the cathode (4) contains a conductive polymer.
  • the capacitor (1) can be applied to a conductive polymer aluminum electrolytic capacitor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

コンデンサは、陽極と、積層膜と、陰極とを、この順に積層するように備える。積層膜は、少なくとも二つの絶縁体層と、少なくとも一つの半導体層とを備え、かつ絶縁体層と半導体層とは交互に積層する。絶縁体層は、陽極と接する第一の絶縁体層と、陰極と接する第二の絶縁体層と、を含む。第一の絶縁体層の厚みが、第二の絶縁体層の厚みよりも薄い。

Description

コンデンサ
　本開示は、コンデンサに関し、より詳しくは、二つの電極と、その二つの電極の間に絶縁体を有するコンデンサに関する。
　非特許文献１には、二つの電極と、その二つの電極の間に、ＨｆＯ２からなる層と、ＺｎＯからなる層とが交互に積層した積層膜を有する積層構造が開示されている。
Ｑｉａｎｎａｎ　Ｚｈａｎｇ　他「Ｓｅｍｉｃｏｎｄｕｃｔｉｎｇ　ＺｎＯ　ｅｆｆｅｃｔ　ｏｎ　Ｍａｘｗｅｌｌ－Ｗａｇｎｅｒ　ｒｅｌａｘａｔｉｏｎ　ｉｎ　ＨｆＯ２／ＺｎＯ　ｎａｎｏｌａｍｉｎａｔｅｓｆａｂｒｉｃａｔｅｄ　ｂｙ　ａｔｏｍｉｃ　ｌａｙｅｒ　ｄｅｐｏｓｉｔｉｏｎ」Ｊｏｕｒｎａｌ　ｏｆ　Ｐｈｙｓｉｃｓ Ｄ：Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ. ４７ ５０５３０２（２０１４）
　本開示の一態様に係るコンデンサは、陽極と、積層膜と、陰極とを、この順に積層するように備える。前記積層膜は、少なくとも二つの絶縁体層と、少なくとも一つの半導体層とを備え、かつ前記絶縁体層と前記半導体層とは交互に積層する。前記絶縁体層は、前記陽極と接する第一の絶縁体層と、前記陰極と接する第二の絶縁体層と、を含む。前記第一の絶縁体層の厚みが、前記第二の絶縁体層の厚みよりも薄い。
　本開示によれば、絶縁体層と半導体層とが積層した積層膜を備えるコンデンサに関し、その静電容量を高めることができるコンデンサを提供することができる。
図１Ａは、本開示の一実施形態に係るコンデンサの一例を示す概略の断面図であり、図１Ｂは、本開示の他の実施形態に係るコンデンサの一例を示す概略の断面図である。 図２Ａは、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図であり、図２Ｂは、図２Ａの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図である。 図３Ａは、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図であり、図３Ｂは、図３Ａの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図であり、図３Ｃは、図３Ｂの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図であり、図３Ｄは、図３Ｃの作製方法に続くコンデンサの作製方法の工程を示す概略の断面図である。 図４は、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図である。 図５は、本開示の一実施形態に係るコンデンサの作製方法の工程を示す概略の断面図である。 図６Ａは、本開示の一実施形態に係るコンデンサを含む評価回路を示す概略の断面図であり、図６Ｂは、本開示の他の実施形態に係るコンデンサを含む評価回路を示す概略の断面図である。 図７Ａは、本開示の変形例に係るコンデンサを示す概略の断面図であり、図７Ｂは、本開示の変形例に係るコンデンサが備える積層膜を示す概略の断面図である。 図８は、本開示の一実施形態に係るコンデンサの静電容量と測定周波数との関係を示すグラフである。 図９は、本開示の他の実施形態に係るコンデンサの静電容量と測定周波数との関係を示すグラフである。 図１０は、本開示の他の実施形態に係るコンデンサの静電容量と測定周波数との関係を示すグラフである。
　本開示の課題は、絶縁体層と半導体層とが積層した積層膜を備えるコンデンサに関し、その静電容量を高めることができるコンデンサを提供することである。
　（１）実施形態
　（１．１）概要
　本開示のコンデンサ１に至った経緯について説明する。
　非特許文献１には、二つの電極と、その二つの電極の間に、ＨｆＯ２からなる絶縁体層と、ＺｎＯからなる半導体層とを交互に積層した積層膜を有する積層構造が開示されている。この積層構造は、積層膜における絶縁体層と半導体層との合計の積層数が増加することによって、静電容量が高められるものである。このような積層構造に関し、より静電容量を高めようとした場合、積層膜における絶縁体層と半導体層との合計の積層数を増加させることが必要となるため、生産性の観点からは好ましくない。
　そこで、発明者は、絶縁体層と半導体層とが積層した積層膜を備える積層構造に関し、その静電容量が高まりうるようにするべく、鋭意研究を行った結果、本開示の発明に至った。
　実施形態及び変形例について、図１Ａから図１０を参照して説明する。なお、下記の実施形態及び変形例は、本開示の様々な実施形態の一部に過ぎない。また、下記の実施形態及び変形例は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。また、変形例の構成を適宜組み合わせることも可能である。
　以下において参照する図は、いずれも模式的な図であり、図中の構成要素の寸法比が、必ずしも実際の寸法比を反映しているとは限らない。
　まず、コンデンサ１の概要について、図１Ａ及び図１Ｂを参照しながら説明する。コンデンサ１は、図１Ａに示すように、電極として、陽極３と、陰極４とを備え、陽極３と、陰極４との間に積層膜２を備える。すなわち、コンデンサ１は、陽極３と、積層膜２と、陰極４とを、この順に積層するように備える。
　積層膜２は、図１Ａ及び図１Ｂに示すように、少なくとも二つの絶縁体層２１と、少なくとも一つの半導体層２２とを備え、かつ絶縁体層２１と半導体層２２とは交互に積層する。言い換えれば、積層膜２において、半導体層２２は、二つの絶縁体層２１、２１の間に位置することとなり、積層膜２の最外に位置する層は、いずれも絶縁体層２１となる。陽極３及び陰極４は、それぞれ異なる絶縁体層２１と接しており、本開示では、陽極３と接する絶縁体層２１を、第一の絶縁体層２１１とし、陰極４と接する絶縁体層２１を、第二の絶縁体層２１２としている。つまり、絶縁体層２１は、陽極３と接する第一の絶縁体層２１１と、陰極４と接する第二の絶縁体層２１２とを含む。
　積層膜２の最外に位置する第一の絶縁体層２１１及び第二の絶縁体層２１２に関し、第一の絶縁体層２１１の厚みが、第二の絶縁体層２１２の厚みよりも薄い。これにより、コンデンサ１の静電容量が高まりうる。
　なお、コンデンサ１の使用方法の一例として、直流電源に重畳する交流成分（電圧ノイズ）の除去が挙げられる。直流電源とグランド（例えば、接地）との間にコンデンサ１を設置（一般的にバイパスコンデンサと呼ばれる）することにより、電圧ノイズの除去が可能となる。また、コンデンサ１は、所望する周波数帯域における静電容量が大きいほど、効率よく電圧ノイズの除去が可能となる。また、コンデンサ１の用途は、バイパスコンデンサのみに限定されない。コンデンサ１は、種々の用途に適用されうる。
　（１．２）詳細
　コンデンサ１の詳細について説明する。
　（陽極・陰極）
　コンデンサ１は、上記の通り、電極として、陽極３と、陰極４とを備える。つまり、コンデンサ１が回路内に設置される場合、コンデンサ１の陽極３が、電源の正極と電気的に接続され、陰極４は、電源の負極又はグランドと電気的に接続されるようにして使用される。本実施形態では、コンデンサ１の有する二つの電極のうち、いずれが陽極３であり、いずれが陰極４であるかが判別できるように区別されている。陽極３と陰極４とを区別する方法に特に制限はない。例えば、コンデンサ１に陽極３と陰極４との区別を表示するマーキングを施すこと、陽極３の形状と、陰極４の形状とを相違させること、又はコンデンサ１における陽極３と陰極４との位置関係を規定することなどで、陽極３と陰極４とが区別される。
　上記の通り、絶縁体層２１は、陽極３と接する第一の絶縁体層２１１と、陰極４と接する第二の絶縁体層２１２とを含み、第一の絶縁体層２１１の厚みは、第二の絶縁体層２１２の厚みよりも薄い。言い換えれば、積層膜２の最外に位置する二つの絶縁体層２１、２１のうち、より厚みの薄い絶縁体層２１と接する電極を陽極３とすることができ、その反対側に位置する、より厚みの厚い絶縁体層２１と接する電極を陰極４とすることができる。
　陽極３及び陰極４のうち少なくとも一方は、例えば、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）及び金（Ａｕ）等よりなる群から選択される少なくとも１種を含む。そして、陽極３及び陰極４のうち少なくとも一方は、Ｔｉ、Ｐｔ及びＡｌのうち少なくとも１種を含むことが好ましい。この場合、コンデンサ１の静電容量が高まりうる。
　コンデンサ１において、陽極３の厚みは、例えば、０．０１μｍ以上１ｍｍ以下であり、陰極４の厚みは、例えば、０．０１μｍ以上１ｍｍ以下である。
　陽極３と陰極４の各々は、例えば、電子ビーム蒸着法により作製されうる。この場合、電子ビーム蒸着法により作製された陽極３と陰極４の各々の厚みは調整されやすくなる。また、陽極３と陰極４の各々は、例えば金属箔であってもよい。また、金属箔は、その表面が粗面化されていてもよい。これにより、金属箔の表面積を増やすことができ、金属箔と接する積層膜２の面積も増やすことができる。粗面化する方法は、特に限定されず、例えば、エッチング法を採用することができる。更に、陽極３と陰極４の各々は、多孔質体であってもよい。言い換えれば、陽極３と陰極４の各々が含む金属は、例えば多孔質金属であってもよい。この場合、コンデンサ１の静電容量が高まりうる。
　陰極４は、例えば、導電性高分子を含んでいてもよい。また、陰極４が含む導電性高分子は、例えば、ポリピロール、ポリチオフェン、ポリアニリン及びこれらの誘導体等よりなる群から選択される少なくとも一種の成分を含む。
　（積層膜）
　コンデンサ１は、上記の通り、積層膜２を備える。積層膜２は、少なくとも二つの絶縁体層２１と、少なくとも一つの半導体層２２とを備え、かつ絶縁体層２１と、半導体層２２とが交互に積層する。また、上記の通り、積層膜２の最外に位置する二つの層はいずれも絶縁体層２１、２１である。すなわち、一つの絶縁体層２１に一つの半導体層２２が重ねられ、この半導体層２２に一つの絶縁体層２１が重ねられ、或いは更に半導体層２２と絶縁体層２１とが交互に重ねられ、最後に絶縁体層２１が最も外側に重ねられている。したがって、積層膜２において、半導体層２２の層数は、絶縁体層２１の層数よりも一つ少なくなる。
　積層膜２が備える絶縁体層２１と半導体層２２との合計の積層数は、３以上９以下であることが好ましい。この場合、コンデンサ１の静電容量がより高まりうる。また、積層膜２における絶縁体層２１と半導体層２２との合計の積層数は３であることが特に好ましい。言い換えれば、絶縁体層２１が、第一の絶縁体層２１１及び第二の絶縁体層２１２のみを含むことが特に好ましい。この場合、静電容量が高められたコンデンサ１が、効率良く生産されうる。なお、積層膜２が備える絶縁体層２１と半導体層２２との合計の積層数が３である場合、絶縁体層２１の数は２であり、半導体層２２の数は１である。
　＜絶縁体層＞
　積層膜２は、上記の通り、絶縁体層２１を備える。
　絶縁体層２１は、例えば、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）、タンタル（Ｔａ）及びハフニウム（Ｈｆ）等よりなる群から選択される少なくとも一種の金属の化合物を含む。より詳細には、絶縁体層２１は、例えば、上記の金属の酸化物であるＡｌ２Ｏ３、ＳｉＯ２、Ｔａ２Ｏ５及びＨｆＯ２等よりなる群から選択される少なくとも一種を含む。この場合、コンデンサ１の静電容量が高まりうる。また、絶縁体層２１のうち少なくとも一つが、Ａｌ２Ｏ３を含むことが特に好ましい。この場合、コンデンサ１の静電容量が特に高まりうる。なお、一つの絶縁体層２１に含まれる金属の化合物は、１種類のみであってもよく、２種類以上であってもよい。
　また、陽極３となりうる金属を陽極酸化法により金属の表面を酸化することによって、酸化被膜を有する金属を作製し、その酸化被膜部分を第一の絶縁体層２１１としてもよい。また、このとき酸化されていない部分を陽極３とすることができる。なお、陽極酸化法で得られた酸化被膜を有する金属は、陰極４に用いられてもよい。この場合、酸化被膜を有する金属の酸化被膜部分を第二の絶縁体層２１２とすることができ、酸化されていない部分を陰極４とすることができる。
　第一の絶縁体層２１１の厚みと第二の絶縁体層２１２の厚みとの差に関し、第一の絶縁体層２１１の厚みは、第二の絶縁体層２１２の厚みの９０％以下の厚みとすることが好ましい。この場合、コンデンサ１の静電容量がより高まりうる。更に詳しく説明すると、１００Ｈｚにおけるコンデンサ１の静電容量は、第一の絶縁体層２１１の膜厚が薄くなるほど、高まる傾向があり、１００Ｈｚにおけるコンデンサ１の静電容量を１０％以上向上させるためには、第一の絶縁体層２１１の厚みは、第二の絶縁体層２１２の厚みの９０％以下の厚みとすることが好ましい。第一の絶縁体層２１１の厚みの具体的な数値としては、３．１ｎｍ以上１８．０ｎｍ以下であることが好ましい。この場合、コンデンサ１の静電容量が更に高まりうる。
　絶縁体層２１の厚みは、ＴＥＭ（透過電子顕微鏡）を用いて測定することができる。より詳細には、絶縁体層２１の厚みは、ＴＥＭを用いて、任意に選択した５点以上の厚みを測定し、その５点以上の測定値の平均値とすることができる。
　＜半導体層＞
　積層膜２は、上記の通り、半導体層２２を備える。上記の通り、積層膜２の最外に位置する層は絶縁体層２１である。したがって、半導体層２２と、陽極３及び陰極４とは接しない。更に言い換えれば、半導体層２２と、陽極３及び陰極４とは短絡しておらず、また、半導体層２２が複数である場合、複数の半導体層２２のいずれもが、陽極３及び陰極４とは短絡していない。
　半導体層２２は、例えば、亜鉛（Ｚｎ）及びチタン（Ｔｉ）等よりなる群から選択される少なくとも一種の金属の化合物を含む。より詳細には、半導体層２２は、上記の金属の酸化物であるＺｎＯ及びＴｉＯ２等よりなる群から選択される少なくとも一種を含む。この場合、コンデンサ１の静電容量が高まりうる。半導体層２２が、ＺｎＯを含むことが特に好ましく、また、積層膜２が備える半導体層２２が複数、つまり２以上である場合、その複数の半導体層２２の少なくとも一つが、ＺｎＯを含んでいることが特に好ましい。この場合、コンデンサ１の静電容量が特に高まりうる。
　半導体層２２の厚みは、２．５ｎｍ以上１５．０ｎｍ以下であることが好ましい。この場合、コンデンサ１の静電容量が高まりうる。半導体層２２の厚みは５．０ｎｍ以上であることがより好ましい。半導体層２２の厚みは１０．０ｎｍ以下であることがより好ましい。また、半導体層２２の厚みは、絶縁体層２１の場合と同じ方法で測定することができる。
　（１．３）作製方法
　コンデンサ１の作製方法について、図２Ａ～図２Ｂ、図３Ａ～図３Ｄ、図４及び図５を参照しながら説明する。なお、下記のコンデンサ１の作製方法は、コンデンサ１を作製する方法の一例である。すなわち、コンデンサ１の作製方法は、そのコンデンサ１の使用用途、使用目的に応じて、適宜の作製方法を採用することができる。
　コンデンサ１の作製方法は、基板５の上に、陰極４、積層膜２及び陽極３が順次作製されるものである（図２Ａから図５参照）。言い換えれば、コンデンサ１の作製方法は陰極作製工程と、積層膜作製工程と、陽極作製工程と、エッチング工程と、を含む。以下、これらの工程について詳しく説明する。
　＜陰極作製工程＞
　陰極作製工程では、まず、図２Ａに示すような、基板５を用意する。基板５は、例えばＳｉ基板等が使用される。続いて、基板５をエッチング剤等で洗浄することにより、基板５の表面に付着した有機物等の汚れを除去する。エッチング剤としては、バッファードフッ酸（フッ化水素酸及びフッ化アンモニウムの混合液）が好適に用いられる。
　そして、図２Ｂに示すように、洗浄した基板５の上に、陰極４を作製する。陰極４を作製する方法としては、電子ビーム蒸着法により連続成膜することによって、適宜の金属を含む陰極４を作製する方法が挙げられる。なお、電子ビーム蒸着法とは、真空中で電子線を蒸着材料に照射し、加熱・蒸発させ、蒸着材料を基板５へ堆積させて薄膜を作製する方法である。本開示において、陰極４を作製するために使用される蒸着材料としては、Ｔｉ、Ｐｔ、Ａｌ、Ｎｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ａｕ等が挙げられる。
　＜積層膜作製工程＞
　まず、陰極４の上に、第二の絶縁体層２１２を作製する（図３Ａ及び図３Ｂ参照）。続いて、陰極４の上に作製された第二の絶縁体層２１２の上に、半導体層２２を作製する（図３Ｃ参照）。そして、その半導体層２２の上に、第一の絶縁体層２１１を作製する（図３Ｄ参照）。このような手順によって、積層膜２を作製する。なお、必要により、第二の絶縁体層２１２の上に作製された半導体層２２の上に、更に一つ以上の絶縁体層２１と、一つ以上の半導体層２２とを交互に作製し、最後に、第一の絶縁体層２１１を作製するといった手順によって、絶縁体層２１と半導体層２２との合計の積層数が３以上となる積層膜２を作製することもできる。
　絶縁体層２１及び半導体層２２を作製する方法としては、例えば、原子層堆積法（ＡＬＤ法）による手法が挙げられる。原子層堆積法とは、原子層堆積装置（ＡＬＤ装置）を用いることにより、対象物が配置された反応室に金属を含む原料ガスと、酸化剤とを交互に供給して、対象物の表面に金属の酸化物を含む層を作製する成膜法である。原子層堆積法では、自己停止作用が機能するため、金属は原子層単位で対象物の表面に堆積する。このため、原料ガスの供給による金属原料の吸着、原料ガスの排気（パージ）による余剰原料の除去、酸化剤の供給による金属原料の酸化及び酸化剤の排気（パージ）を１サイクルとし、そのサイクル数により、作製される層の厚みが制御できる。原料ガスとしては、有機金属化合物をガス化させたものが好ましく使用される。また、成膜する前に反応室を減圧雰囲気下とし、減圧雰囲気下の反応室で積層膜２を作製することが好ましく、具体的には、反応室の圧力は、例えば２６．７Ｐａ以下まで減圧される。
　成膜に関し、例えば、成膜中は反応室に一定の流量で不活性ガスを流しながら行われる。不活性ガスとしては、例えばＮ２、Ａｒが使用される。不活性ガスの流量は、例えば４．３９×１０－１Ｐａ・ｍ３／ｓである。
　金属原料を吸着させるために原料ガスを供給する時間は、例えば０．１２秒以上０．１４秒以下で行われる。余剰の原料ガスの排気（パージ）は、不活性ガスを流すことによって行われる。不活性ガスとしては、Ｎ２、Ａｒが使用される。なお、余剰の原料ガスを排気（パージ）する際の不活性ガスの流量は、例えば、上記の通り、４．３９×１０－１Ｐａ・ｍ３／ｓである。余剰の原料ガスを排気（パージ）する際の時間は、例えば１０秒以上２０秒以下で行われる。
　吸着させた金属原料を酸化させるために酸化剤を供給する時間は、例えば０．０６秒以上０．０７秒以下で行われる。なお、酸化剤としては、例えばＨ２Ｏ、Ｏ２プラズマ、Ｏ３等を使用することができるが、これらの中でも、Ｈ２Ｏが好ましく使用される。余剰の酸化剤の排気は、不活性ガスを流すことによって行われる。不活性ガスとしては、Ｎ２、Ａｒが使用される。なお、余剰の酸化剤を排気（パージ）する際の不活性ガスの流量は、余剰の原料ガスを排気（パージ）する際の不活性ガスの流量と同じとすることができる。余剰の酸化剤を排気（パージ）する際の時間は、例えば１０秒以上２０秒以下で行われる。
　また、原子層堆積法で層を成膜するにあたり、成膜時の温度は、例えば、１５０℃とすることができる。これにより、絶縁体層２１及び半導体層２２が作製される際に生じる化学反応が調整されやすくなり、絶縁体層２１及び半導体層２２を安定して成膜することが可能となる。
　絶縁体層２１を作製する際に使用される原料ガスは、例えば、Ａｌ、Ｓｉ、Ｔａ及びＨｆ等よりなる群から選択される少なくとも一種の金属の化合物を含む。更に言い換えれば、絶縁体層２１を作製する際に使用される原料ガスは、例えば、Ａｌを含む有機金属化合物、Ｓｉを含む有機金属化合物、Ｔａを含む有機金属化合物及びＨｆを含む有機金属化合物等よりなる群から選択される少なくとも一種を含む。
　Ａｌを含む有機金属化合物は、例えばトリメチルアルミニウム（ＴＭＡ、（ＣＨ３）３Ａｌ）等が挙げられる。Ａｌを含む有機金属化合物が用いられた場合、厚みが調整されたＡｌ２Ｏ３を含む絶縁体層２１が作製されうる。
　Ｓｉを含む有機金属化合物は、例えばトリス（ジメチルアミノ）シラン（３ＤＭＡＳ、ＨＳｉ［Ｎ（ＣＨ３）２］３）等が挙げられる。Ｓｉを含む有機金属化合物が用いられた場合、厚みが調整されたＳｉＯ２を含む絶縁体層２１が作製されうる。
　Ｔａを含む有機金属化合物は、例えば（ｔ－ブチルイミド）トリス（エチルメチルアミノ）タンタル（Ｖ）（ＴＢＴＥＭＴ、（ＣＨ３）３ＣＮＴａ［Ｎ（Ｃ２Ｈ５）ＣＨ３］３）等が挙げられる。Ｔａを含む有機金属化合物が用いられた場合、厚みが調整されたＴａ２Ｏ５を含む絶縁体層２１が作製されうる。
　Ｈｆを含む有機金属化合物は、例えばテトラキス（エチルメチルアミノ）ハフニウム（ＴＥＭＡＨ、Ｈｆ［Ｎ（Ｃ２Ｈ５）ＣＨ３］４）等が挙げられる。Ｈｆを含む有機金属化合物が用いられた場合、厚みが調整されたＨｆＯ２を含む絶縁体層２１が作製されうる。
　半導体層２２を作製する際に使用される原料ガスは、例えば、Ｚｎ及びＴｉ等よりなる群から選択される少なくとも一種の金属の化合物を含む。更に言い換えれば、半導体層２２を作製する際に使用される原料ガスは、例えば、Ｚｎを含む有機金属化合物及びＴｉを含む有機金属化合物等よりなる群から選択される少なくとも一種を含む。
　Ｚｎを含む有機金属化合物は、例えばジエチル亜鉛（ＤＥＺ、Ｚｎ（Ｃ２Ｈ５）２）等が挙げられる。Ｚｎを含む有機金属化合物が用いられた場合、厚みが調整されたＺｎＯを含む半導体層２２が作製されうる。
　Ｔｉを含む有機金属化合物は、例えばテトラキス（ジメチルアミド）チタニウム（ＴＤＭＡＴ、Ｔｉ［Ｎ（ＣＨ３）２］４）等が挙げられる。Ｔｉを含む有機金属化合物が用いられた場合、厚みが調整されたＴｉＯ２を含む半導体層２２が作製されうる。
　＜陽極作製工程＞
　積層膜２の最外に位置する絶縁体層２１、すなわち、第一の絶縁体層２１１の上に、陽極３を作製する（図４参照）。この陽極３を作製するために、陰極４を作製した方法と同様の方法が適用でき、例えば、電子ビーム蒸着法により適宜の金属を含む陽極３を作製することができる。また、陰極４を作製したときに使用した蒸着材料と同じものを使用して陽極３を作製することができる。
　陽極３は、例えば第一の絶縁体層２１１の陽極３側の面を部分的に覆うようにして作製される（図４参照）。これにより、積層膜２における、陽極３と、陰極４とによって挟まれていない部分を後述のエッチング工程で除去しやすくすることができる。
　＜エッチング工程＞
　積層膜２における、陽極３と、陰極４とによって挟まれていない部分をエッチングにより除去する（図５参照）。これにより、陰極４の一部を露出させることができ、その結果、陰極４における露出した部分と、電源の負極又はグランドとを電気的に接続することができる。なお、上記説明では陽極３をマスクとしてエッチングを行っているが、陽極３や、陽極３と第一の絶縁体層２１１との界面をエッチング時のダメージから保護するため、陽極３ならびに周辺部をレジスト等で保護した後にエッチングを行っても良い。
　上記のような手順に従って、コンデンサ１は作製される。なお、コンデンサ１を作製するにあたり、上記のように、基板５の上に、陰極４、積層膜２及び陽極３を順次作製する手順に限らず、基板５の上に、陽極３、積層膜２、陰極４を、順次作製する方法が採用されても構わない。
　（１．４）性能
　コンデンサ１の性能について説明する。
　コンデンサ１は、上記の通り、絶縁体層２１と、半導体層２２とが交互に積層する積層膜２を備える。これにより、コンデンサ１は、下記式（１）で表される直列静電容量の理論値Ｃよりも高い静電容量が実現できる。
Figure JPOXMLDOC01-appb-M000002
　Ｃ：直列静電容量の理論値
　εｋ：第一の絶縁体層を１番目としたときに、陽極から陰極へ向かう方向に対して、ｋ番目に位置する絶縁体層の比誘電率
　ε０：真空の誘電率
　Ｓ：陽極と陰極との対向面積
　ｎ：絶縁体層の総数
　ｄｋ：第一の絶縁体層を１番目としたときに、陽極から陰極へ向かう方向に対して、ｋ番目に位置する絶縁体層の厚み
　上記式（１）におけるεｋは、第一の絶縁体層２１１を１番目としたときに、陽極３から陰極４へ向かう方向に対して、ｋ番目に位置する絶縁体層２１の比誘電率である。また、ε０は、真空の誘電率（８．８５×１０－１２Ｆ／ｍ）である。
　上記式（１）におけるＳは、陽極３と陰極４との対向面積である。陽極３と陰極４との対向面積とは、陽極３における陰極４側の面の、陰極４と対向する部分の電極の面積であり、かつ陰極４における陽極３側の面の、陽極３と対向する部分の電極の面積でもある。
　上記式（１）におけるｎは、絶縁体層２１の総数である。上記の通り、積層膜２に関し、絶縁体層２１は、少なくとも二つの絶縁体層２１を含む。また、上記の通り、積層膜２において、半導体層２２の総数は、絶縁体層２１の総数よりも一つ少ない。したがって、上記式（１）において、絶縁体層２１の総数がｎで表される場合、半導体層２２の総数は（ｎ－１）で表される。
　上記式（１）におけるｄｋは、第一の絶縁体層２１１を１番目としたときに、陽極３から陰極４へ向かう方向に対して、ｋ番目に位置する絶縁体層２１の厚みである。
　また、コンデンサ１は、測定周波数が低下するにつれて、静電容量が向上する傾向がみられ、具体的には、コンデンサ１の静電容量は、測定周波数１Ｍｚ以下で向上する傾向があり、測定周波数１，０００Ｈｚ以下でより向上する傾向がある。更に、コンデンサ１は、測定周波数が１００Ｈｚのときに静電容量が特に向上する傾向があり、上式（１）で表される直列静電容量の理論値Ｃより高い静電容量が特に実現できる。
　更に、本開示のコンデンサ１の静電容量は、特定の測定周波数域において特に高められる傾向がある。より詳しく説明すると、コンデンサ１は、第一の絶縁体層２１１の厚さが第二の絶縁体層２１２の厚さよりも薄いことにより、第一の絶縁体層２１１の厚さと、第二の絶縁体層２１２の厚さとが同じであるコンデンサ、若しくは第一の絶縁体層２１１の厚さが第二の絶縁体層２１２の厚さよりも厚いコンデンサと比較して、測定周波数１００Ｈｚ以上１０，０００Ｈｚ以下の範囲で特に静電容量が高まる傾向がある。その結果、コンデンサ１に関し、測定周波数１００Ｈｚ以上１０，０００Ｈｚ以下の範囲において発生する電圧ノイズを除去する性能が高まりうる。また、コンデンサ１に関し、測定周波数１００Ｈｚ以上１，０００Ｈｚ以下の範囲で静電容量が高まる効果がより得られやすく、その結果、測定周波数１００Ｈｚ以上１，０００Ｈｚ以下の範囲において発生する電圧ノイズを除去する性能もより高まりうる。
　コンデンサ１に関し、１００Ｈｚにおける陽極３と陰極４の間の静電容量は、上記式（１）で表される絶縁体層２１の直列静電容量の理論値Ｃの１．１倍以上であることが好ましく、１．５倍以上であることがより好ましい。
　また、上記の通り、測定周波数１００Ｈｚにおけるコンデンサ１の静電容量は、測定周波数１ＭＨｚにおけるコンデンサ１の静電容量よりも大きくなる傾向がみられ、具体的には、コンデンサ１に関し、測定周波数１００Ｈｚにおける、陽極３と陰極４の間の静電容量は、測定周波数１ＭＨｚにおける、陽極３と陰極４の間の静電容量の１．１倍以上であってもよく、また、１．５倍以上であってもよい。
　なお、コンデンサ１に関し、測定周波数１００Ｈｚから１ＭＨｚにおける、陽極３と陰極４の間の静電容量は、インピーダンスアナライザ６（品名：インピーダンスアナライザ４２９４Ａ、販売元：キーサイト・テクノロジー社）を使用することで得られる測定値である。より具体的には、コンデンサ１と、インピーダンスアナライザ６とを含む評価回路１０（図６Ａ及び図６Ｂ参照）を作製し、交流電圧を５００ｍＶとして陽極３と陰極４の間に電圧を印加し、測定周波数を１００Ｈｚから１ＭＨｚに設定したときに得られる測定値から静電容量を確認することができる。また、評価回路１０に関しては、インピーダンスアナライザ６と、コンデンサ１の陽極３及び陰極４とを接続するようにし、更に陰極４はグランド７と接続するようにして作製されている。
　（２）変形例
　コンデンサ１の変形例について、図７Ａ及び図７Ｂを参照しながら説明する。なお、変形例は、実施形態の構成を部分的に変更、追加、削除等したバリエーションの例である。また、変形例に関し、実施形態のコンデンサ１と同様の構成については、同一の符号を付して説明を省略する。
　変形例において、陽極３は、細孔３１を有する多孔質体であり、陰極４の一部が陽極３の細孔３１内に入り込んでいる（図７Ａ参照）。細孔３１の内面と、陰極４における細孔３１内にある部分との間に、積層膜２（図７Ｂ参照）が介在している。陰極４が、細孔３１に入り込んでいることにより、陽極３と、陰極４との対向面積が増加しうる。その結果、コンデンサ１の静電容量が高まりうる。なお、陰極４が細孔３１を有する多孔質体であり、陽極３の一部が陰極４に入り込む形態を採用することもできる。
　また、コンデンサ１は、電極の材質にかかわらず、静電容量が高められるものであり、陽極３が、アルミニウム（Ａｌ）を含み、かつ陰極４が、導電性高分子を含むことが可能である。より詳しくは、コンデンサ１は、Ａｌを含む陽極３と、絶縁体層２１及び半導体層２２が交互に積層した積層膜２と、導電性高分子を含む陰極４とを、この順に備えており、かつ陽極３と接している第一の絶縁体層２１１がＡｌ２Ｏ３を含むことができる。この場合、コンデンサ１は、陽極３として多孔質体のＡｌが適用されていることにより高い静電容量を有しながら、かつ陰極４として導電性高分子を適用することができる。これにより、コンデンサ１が、導電性高分子アルミ電解コンデンサとして適用しうる。このとき、積層膜２が備える半導体層２２は、例えばＺｎＯを含む。また、積層膜２は、陽極３と、陰極４との間に位置し、かつ陰極４を覆う誘電体皮膜となりうる。そして、このようにＡｌを含む陽極３が、多孔質体である場合においても、原子層堆積法により、Ａｌ２Ｏ３を含む第一の絶縁体層２１１と、ＺｎＯを含む半導体層２２と、Ａｌ２Ｏ３を含む第二の絶縁体層２１２とからなる３層構造の積層膜２を作製することができる。また、陽極３が、その表面にＡｌ２Ｏ３を含む陽極酸化被膜を有する場合でも、その陽極酸化被膜を第一の絶縁体層２１１とし、その上に原子層堆積法でＺｎＯを含む半導体層２２と、Ａｌ２Ｏ３を含む第二の絶縁体層２１２の２層を作製することによって積層膜２を作製することもできる。
　なお、陰極４は、導電性高分子と、金属を含む電極との両方を含んでいてもよい。また、陰極４は、導電性高分子を含んでいなくてもよい。言い換えれば、変形例において、コンデンサ１は、陰極４が導電性高分子を含まず、第二の絶縁体層２１２と、銀などの金属を含む陰極４との間に導電性高分子を含む層が積層する構成であってもよい。
　１．コンデンサの評価（１）
　１．１　評価回路の作製方法
　以下の手順に従って、実施例１～４、比較例１～２のコンデンサ１を作製し、このコンデンサ１を含む評価回路１０を作製した（図６Ａ参照）。
　まず、基板５（材質Ｓｉ）を準備し、その基板５をバッファードフッ酸で洗浄した。洗浄後の基板５の上に、電子ビーム蒸着法によりＴｉを含む陰極４（厚み１００ｎｍ）を作製した。
　そして、陰極４が重ねられた基板５をアセトン、イソプロピルアルコール等の有機溶媒に浸漬させながら超音波により洗浄を行った。
　続いて、陰極４の上に原子層堆積法により、トリメチルアルミニウムのガスを供給、トリメチルアルミニウムのガスを排気、Ｈ２Ｏガスの供給及びＨ２Ｏガスの排気を１サイクルとし、このサイクルを順次繰り返すことによって、Ａｌ２Ｏ３を含む第二の絶縁体層２１２を作製した。
　次いで、トリメチルアルミニウムのガスを、ジエチル亜鉛のガスに置き換えたことを除いて、第二の絶縁体層２１２を作製したのと同様の手順で、第二の絶縁体層２１２の上にＺｎＯを含む半導体層２２を作製した。そして、その半導体層２２の上に、第二の絶縁体層２１２を作製した手順と同様の手順に従って、Ａｌ２Ｏ３を含む第一の絶縁体層２１１を作製した。
　続いて、その第一の絶縁体層２１１の上に、電子ビーム蒸着法によりＴｉを含む陽極３（厚み１００ｎｍ）を作製した。
　そして、陰極４における陽極３側の面の、陽極３と対向していない部分の積層膜２をエッチングによって除去し、陰極４の一部を露出させることでコンデンサ１を作製した。
　実施例１～４、比較例１～２のコンデンサ１に関し、陽極３と、露出させた陰極４の一部とをインピーダンスアナライザ６に接続し、更に陰極４をグランド７と接続することによって、評価回路１０を作製した（図６Ａ参照）。なお、インピーダンスアナライザ６は、インピーダンスアナライザ４２９４Ａ（キーサイト・テクノロジー社製）を用いた。
　実施例１～４、比較例１～２のコンデンサ１に関し、第一の絶縁体層２１１の厚み、第二の絶縁体層２１２の厚み及び半導体層２２の厚みは、表１に示す数値に調整した。なお、上記の通り、絶縁体層２１（第一の絶縁体層２１１、第二の絶縁体層２１２）及び半導体層２２は、原子層堆積装置（品名：Ｆｉｊｉ　Ｆ２００、販売元：ＣａｍｂｒｉｄｇｅＮａｎｏｔｅｃｈ製）を用いて、原子層堆積法によって作製したが、原子層堆積法により絶縁体層２１（第一の絶縁体層２１１、第二の絶縁体層２１２）及び半導体層２２を作製した際の１サイクル当たりの成膜条件は、以下の通りである。
　＜絶縁体層＞
　成膜温度：１５０℃
　金属原料の吸着のための原料ガスの供給時間：０．１２秒
　余剰の原料ガスを排気（パージ）する時間：１０秒
　金属原料を酸化するための酸化剤の供給時間：０．０６秒
　酸化剤を除去するための酸化剤の排気（パージ）時間：１０秒
　＜半導体層＞
　成膜温度：１５０℃
　金属原料の吸着のための原料ガスの供給時間：０．１４秒
　余剰の原料ガスを排気（パージ）する時間：２０秒
　金属原料を酸化するための酸化剤の供給時間：０．０７秒
　酸化剤を除去するための酸化剤の排気（パージ）時間：２０秒
　なお、成膜時には、不活性ガスとしてＡｒを用い、不活性ガスを一定の流量で流した。不活性ガスの流量は、４．３９×１０－１Ｐａ・ｍ３／ｓとした。つまり、金属原料を酸化するための酸化剤及び酸化剤を除去するための酸化剤の排気（パージ）は、前記の流量で行われている。また、原子層堆積法における成膜の際のサイクル数に関しては、第一の絶縁体層２１１の厚み、第二の絶縁体層２１２の厚み及び半導体層２２の厚みが、表１に記載している値になるように調整した。
　１．２　評価結果
　実施例１～４、比較例１～２のコンデンサ１を含む評価回路１０に関し、１００Ｈｚから１ＭＨｚまでの周波数帯域で、交流電圧５００ｍＶとして陽極３と陰極４との間に電圧を印加することにより、実施例１～４、比較例１～２のコンデンサ１の静電容量を測定した。実施例１～４、比較例１～２のコンデンサ１に関し、測定周波数と静電容量との関係を図８に示した。測定周波数１００Ｈｚ及び１ＭＨｚのときに得られた静電容量の測定結果を表１に記載した。なお、実施例１～４、比較例１～２のコンデンサ１の直列容量理論値は、「（１．４）性能」に記載した式（１）に従って、算出した値を記載した。
Figure JPOXMLDOC01-appb-T000003
　第一の絶縁体層２１１の厚みが、第二の絶縁体層２１２の厚みよりも薄い実施例１～４のコンデンサ１は、第一の絶縁体層２１１の厚みが、第二の絶縁体層２１２の厚みよりも厚い比較例１のコンデンサ１及び第一の絶縁体層２１１の厚みと第二の絶縁体層２１２の厚みとが同じ比較例２のコンデンサ１と比較して、測定周波数によらず、静電容量が高くなっていることが示された。
　また、実施例２～４、比較例１～２の評価結果より、測定周波数１００Ｈｚにおける静電容量は、第一の絶縁体層２１１の膜厚が薄くなるにつれ増大する傾向がある。つまり、コンデンサ１の測定周波数１００Ｈｚにおける静電容量は、第一の絶縁体層２１１の膜厚で制御可能となる。
　一方、実施例１の測定周波数１００Ｈｚにおける静電容量は、比較例２に対しては増大が見られるが、実施例２に対して低下していることが分かる。また、第一の絶縁体層２１１の膜厚が２．５ｎｍより薄い領域では、絶縁体とはいえ、直接トンネリング電流が無視できない程大きくなる。陽極３と半導体層２２が電気的に一体化し、コンデンサ１の評価においては、第二の絶縁体層２１２の特性が反映されるようになる。静電容量増大を効率的に実現させるためには、第一の絶縁体層２１１の膜厚は、３．１ｎｍ以上であることが好ましい。
　更に、実施例１～４に関し、測定周波数１００Ｈｚでの静電容量と、測定周波数１ＭＨｚでの静電容量を比較すると、測定周波数１００Ｈｚにおけるコンデンサ１の静電容量は、測定周波数１ＭＨｚにおけるコンデンサ１の静電容量よりも、直列容量理論値との差が大きいことが示された。
　そして、実施例１～４に関し、測定周波数１００Ｈｚでの静電容量と、測定周波数１ＭＨｚでの静電容量を比較すると、測定周波数１００Ｈｚにおいて、コンデンサ１の第一の絶縁体層２１１厚みと第二の絶縁体層２１２の厚みの差が適切に調整されることで、コンデンサ１の静電容量がより高まる効果が得られることが示された。
　２．コンデンサの評価（２）
　２．１　評価回路の作製方法
　「１．コンデンサの評価１　１．１　評価回路の作製方法」に記載した手順に従って、実施例５、比較例３の、Ｔｉを含む陽極３（厚み１００ｎｍ）、積層膜２及びＴｉを含む陰極４（厚み１００ｎｍ）を備えるコンデンサ１を作製し、そのコンデンサ１を含む評価回路１０（図６Ａ参照）を作製した。
　積層膜２は、Ａｌ２Ｏ３を含む第一の絶縁体層２１１、ＺｎＯを含む半導体層２２、Ａｌ２Ｏ３を含む第二の絶縁体層２１２からなる３層構造を有する。いずれの絶縁体層２１も「１．コンデンサの評価１　１．１　評価回路の作製方法」に記載した絶縁体層２１を作製する手順と同様の手順で作製されており、また、半導体層２２も「１．コンデンサの評価１　１．１　評価回路の作製方法」に記載した半導体層２２を作製する手順と同様の手順で作製されている。
　絶縁体層２１の厚み（第一の絶縁体層２１１の厚み、第二の絶縁体層２１２の厚み）及び半導体層２２の厚みは、表２に示す数値に調整した。なお、原子層堆積法における成膜の際のサイクル数に関しては、第一の絶縁体層２１１の厚み、第二の絶縁体層２１２の厚み及び半導体層２２の厚みが、表２に記載している値になるように調整した。
　２．２　評価結果
　実施例５、比較例３のコンデンサ１を含む評価回路１０に関し、１００Ｈｚから１ＭＨｚまでの周波数帯域で、交流電圧５００ｍＶとして陽極３と陰極４との間に電圧を印加することにより、実施例５、比較例３のコンデンサ１の静電容量の評価を行った。実施例５、比較例３のコンデンサ１に関し、測定周波数と静電容量との関係を図９に示した。測定周波数１００Ｈｚ及び１ＭＨｚのときに得られた静電容量の測定結果を表２に記載した。なお、実施例５、比較例３の直列容量理論値は、「（１．４）性能」に記載した式（１）に従って、算出した値を記載した。
Figure JPOXMLDOC01-appb-T000004
　実施例５及び比較例３のコンデンサ１は、実施例１～４及び比較例１～２のコンデンサ１と比較して、第一の絶縁体層２１１の厚みが厚くなっているが、測定周波数が１００Ｈｚの場合において、実施例５のコンデンサ１は、比較例３のコンデンサ１と比較して、第一の絶縁体層２１１の厚みが、第二の絶縁体層２１２の厚みよりも薄いため、静電容量が高くなっていることが示された。
　また、実施例５及び比較例３のコンデンサ１は、実施例１～４及び比較例１～２のコンデンサ１と比較して、第一の絶縁体層２１１の厚みが厚くなっているが、測定周波数が１００Ｈｚの場合において、実施例５のコンデンサ１は、比較例３のコンデンサ１と比較して、静電容量が、直列容量理論値よりも大きいことが示された。
　３．コンデンサの評価（３）
　３．１　評価回路の作製方法
　「１．コンデンサの評価１　１．１　評価回路の作製方法」に記載した手順に従って、実施例５、比較例３の、Ｔｉを含む陽極３（厚み１００ｎｍ）、積層膜２及びＴｉを含む陰極４（厚み１００ｎｍ）を備えるコンデンサ１を作製し、そのコンデンサ１を含む評価回路１０（図６Ｂ参照）を作製した。
　積層膜２は、Ａｌ２Ｏ３を含む絶縁体層２１と、ＺｎＯを含む半導体層２２とが交互に重ねられた９層構造を有している。いずれの絶縁体層２１も「１．コンデンサの評価１　１．１　評価回路の作製方法」に記載した絶縁体層２１を作製する手順と同様の手順で作製されており、また、いずれの半導体層２２も「１．コンデンサの評価１　１．１　評価回路の作製方法」に記載した半導体層２２を作製する手順と同様の手順で作製されている。
　絶縁体層２１の厚み（第一の絶縁体層の厚み２１１、第一の絶縁体層２１１以外の絶縁体層２１の厚み）及び半導体層２２の厚みは、表３に示す数値に調整した。なお、実施例６、比較例４のコンデンサ１において、第一の絶縁体層２１１以外の絶縁体層２１の厚みは、全て同じ厚みであり、また、複数の半導体層２２の厚みは、全て同じ厚みである。また、原子層堆積法における成膜の際のサイクル数に関しては、第一の絶縁体層２１１の厚み、第一の絶縁体層２１１以外の絶縁体層２１の厚み及び半導体層２２の厚みが、表３に記載している値になるように調整した。
　３．２　評価結果
　実施例６、比較例４のコンデンサ１を含む評価回路１０に関し、１００Ｈｚから１ＭＨｚまでの周波数帯域で、交流電圧５００ｍＶとして陽極３と陰極４とに電圧を印加することにより、実施例６、比較例４のコンデンサ１の静電容量の評価を行った。実施例６、比較例４のコンデンサ１に関し、測定周波数と静電容量との関係を図１０に示した。測定周波数１００Ｈｚ及び１ＭＨｚのときに得られた静電容量の測定結果を表３に記載した。なお、実施例６、比較例４の直列容量理論値は、「（１．４）性能」に記載した式（１）に従って、算出した値を記載した。
Figure JPOXMLDOC01-appb-T000005
　実施例６及び比較例４のコンデンサ１は、実施例１～４及び比較例１～２のコンデンサ１と比較して、積層膜２の積層数が増加しているが、測定周波数が１００Ｈｚの場合において、実施例６のコンデンサ１は、比較例４のコンデンサ１と比較して、第一の絶縁体層２１１の厚みが、第二の絶縁体層２１２の厚みよりも薄いため、静電容量が高くなっていることが示された。
　また、実施例６及び比較例４のコンデンサ１は、実施例１～４及び比較例１～２のコンデンサ１と比較して、積層膜２の積層数が増加しているが、測定周波数が１００Ｈｚの場合において、実施例６のコンデンサ１の静電容量と、直列容量理論値との差は、比較例４のコンデンサ１の静電容量と、直列容量理論値との差よりも大きいことが示された。
　（３）まとめ
　以上述べた実施形態から明らかなように、本開示の第一の態様のコンデンサ（１）は、陽極（３）と、積層膜（２）と、陰極（４）とを、この順に積層するように備える。積層膜（２）は、少なくとも二つの絶縁体層（２１）と、少なくとも一つの半導体層（２２）とを備え、かつ絶縁体層（２１）と半導体層（２２）とは交互に積層する。絶縁体層（２１）は、陽極（３）と接する第一の絶縁体層（２１１）と、陰極（４）と接する第二の絶縁体層（２１２）と、を含む。第一の絶縁体層（２１１）の厚みが、第二の絶体層（２１２）の厚みよりも薄い。
　第一の態様によれば、絶縁体層（２１）と半導体層（２２）とが積層した積層膜（２）を備えるコンデンサ（１）に関し、その静電容量を高めることができるコンデンサ（１）を提供することができる。
　本開示の第二の態様のコンデンサ（１）は、第一の態様において、絶縁体層（２１）のうち少なくとも一つが、Ａｌ２Ｏ３を含む。
　第二の態様によれば、コンデンサ（１）の静電容量が特に高まりうる。
　本開示の第三の態様のコンデンサ（１）は、第一又は第二の態様において、第一の絶縁体層（２１１）の厚みが、３．１ｎｍ以上１８．０ｎｍ以下である。
　第三の態様によれば、コンデンサ（１）の静電容量が更に高まりうる。
　本開示の第四の態様のコンデンサ（１）は、第一から第三のいずれか一の態様において、絶縁体層（２１）が、第一の絶縁体層（２１１）及び第二の絶縁体層（２１２）のみを含む。
　第四の態様によれば、静電容量が高められたコンデンサ（１）が、効率良く生産されうる。
　本開示の第五の態様のコンデンサ（１）は、第一から第四のいずれか一の態様において、測定周波数１００Ｈｚにおける、陽極（３）と、陰極（４）との間の静電容量が、下記式（１）で表される絶縁体層（２１）の直列静電容量の理論値よりも大きい。
Figure JPOXMLDOC01-appb-M000006
　Ｃ ：直列静電容量の理論値
　εｋ：第一の絶縁体層を１番目としたときに、陽極から陰極へ向かう方向に対して、ｋ番目に位置する絶縁体層の比誘電率
　ε０：真空の誘電率
　Ｓ ：陽極と陰極との対向面積
　ｎ ：絶縁体層の積層数
　ｄｋ：第一の絶縁体層を１番目としたときに、陽極から陰極へ向かう方向に対して、ｋ番目に位置する絶縁体層の厚み
　第五の態様によれば、測定周波数１００Ｈｚにおけるコンデンサ（１）の静電容量が特に高まりうる。
　本開示の第六の態様のコンデンサ（１）は、第一から第五のいずれか一の態様において、半導体層（２２）が、ＺｎＯを含む。
　第六の態様によれば、コンデンサ（１）の静電容量が特に高まりうる。
　本開示の第七の態様のコンデンサ（１）は、第一から第六のいずれか一の態様において、陽極（３）及び陰極（４）のうち少なくとも一方は、Ｔｉ、Ｐｔ及びＡｌのうち少なくとも１種を含む。
　第七の態様によれば、コンデンサ（１）の静電容量が高まりうる。
　本開示の第八の態様のコンデンサ（１）は、第一から第七のいずれか一の態様において、陽極（３）が、Ａｌを含み、かつ陰極（４）が、導電性高分子を含む。
　第八の態様によれば、コンデンサ（１）が、導電性高分子アルミ電解コンデンサに適用されうる。
　１　コンデンサ
　２　積層膜
　３　陽極
　４　陰極
　２１　絶縁体層
　２２　半導体層
　２１１　第一の絶縁体層
　２１２　第二の絶縁体層

Claims (8)

  1. 　陽極と、積層膜と、陰極とを、この順に積層するように備え、
    　前記積層膜は、少なくとも二つの絶縁体層と、少なくとも一つの半導体層とを備え、かつ前記絶縁体層と前記半導体層とは交互に積層し、
    　前記絶縁体層は、前記陽極と接する第一の絶縁体層と、前記陰極と接する第二の絶縁体層と、を含み、
    　前記第一の絶縁体層の厚みが、前記第二の絶縁体層の厚みよりも薄い、
    　コンデンサ。
  2. 　前記絶縁体層のうち少なくとも一つが、Ａｌ２Ｏ３を含む、
    　請求項１に記載のコンデンサ。
  3. 　前記第一の絶縁体層の厚みが、３．１ｎｍ以上１８．０ｎｍ以下である、
    　請求項１又は２に記載のコンデンサ。
  4. 　前記絶縁体層が、前記第一の絶縁体層及び前記第二の絶縁体層のみを含む、
    　請求項１又は２に記載のコンデンサ。
  5. 　測定周波数１００Ｈｚにおける、前記陽極と、前記陰極との間の静電容量が、下記式（１）で表される前記絶縁体層の直列静電容量の理論値よりも大きい、
    　請求項１又は２に記載のコンデンサ。
    Figure JPOXMLDOC01-appb-M000001
     　Ｃ ：直列静電容量の理論値
    　εｋ：第一の絶縁体層を１番目としたときに、陽極から陰極へ向かう方向に対して、ｋ番目に位置する絶縁体層の比誘電率
    　ε０：真空の誘電率
    　Ｓ ：陽極と陰極との対向面積
    　ｎ ：絶縁体層の積層数
    　ｄｋ：第一の絶縁体層を１番目としたときに、陽極から陰極へ向かう方向に対して、ｋ番目に位置する絶縁体層の厚み
  6. 　前記半導体層が、ＺｎＯを含む、
    　請求項１又は２に記載のコンデンサ。
  7. 　前記陽極及び前記陰極の少なくとも一方は、Ｔｉ、Ｐｔ及びＡｌのうち少なくとも１種を含む、
    　請求項１又は２に記載のコンデンサ。
  8. 　前記陽極が、Ａｌを含み、かつ前記陰極が、導電性高分子を含む、
    　請求項１又は２に記載のコンデンサ。
PCT/JP2023/032157 2022-09-30 2023-09-01 コンデンサ WO2024070508A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022159065A JP2024052382A (ja) 2022-09-30 2022-09-30 コンデンサ
JP2022-159065 2022-09-30

Publications (1)

Publication Number Publication Date
WO2024070508A1 true WO2024070508A1 (ja) 2024-04-04

Family

ID=90477344

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/032157 WO2024070508A1 (ja) 2022-09-30 2023-09-01 コンデンサ

Country Status (2)

Country Link
JP (1) JP2024052382A (ja)
WO (1) WO2024070508A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465813A (ja) * 1990-07-06 1992-03-02 Matsushita Electric Ind Co Ltd コンデンサとその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465813A (ja) * 1990-07-06 1992-03-02 Matsushita Electric Ind Co Ltd コンデンサとその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MUDIT UPADHYAY: "Development and characterization of high-k sub-nanometric laminates of binary oxides for applications in high density capacitances", THESIS NORMANDIE UNIVERSITÉ, 1 January 2021 (2021-01-01), pages 1 - 153, XP093157418 *

Also Published As

Publication number Publication date
JP2024052382A (ja) 2024-04-11

Similar Documents

Publication Publication Date Title
KR102662636B1 (ko) 유전체 표면들에 대하여 금속 또는 금속성 표면들 상에서의 선택적 퇴적
US6861355B2 (en) Metal plating using seed film
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
WO2017154461A1 (ja) 電極箔の製造方法および電解コンデンサの製造方法
KR101224064B1 (ko) 전극 구조체, 콘덴서 및 전극 구조체의 제조 방법
JP2012134511A (ja) ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法
KR20040016155A (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
KR100568516B1 (ko) 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법
KR20040096359A (ko) 반도체 메모리 소자의 커패시터 제조 방법
JP6813982B2 (ja) 二次電池
KR20040047461A (ko) 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
WO2024070508A1 (ja) コンデンサ
WO2024070465A1 (ja) コンデンサ
US8344438B2 (en) Electrode of an integrated circuit
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
KR100975756B1 (ko) 유전체, 이를 구비한 캐패시터 및 그의 제조방법
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
US10249704B2 (en) Capacitor
JPWO2021107063A5 (ja)
KR20060041355A (ko) 반도체 소자의 캐패시터 형성방법
WO2022024772A1 (ja) 電解コンデンサ用電極箔および電解コンデンサ
CN116721905B (zh) 半导体器件及其制作方法和电子设备
JP6340978B2 (ja) 有機トランジスタおよび有機トランジスタの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23871748

Country of ref document: EP

Kind code of ref document: A1