WO2024063007A1 - トラッカ回路及びトラッキング方法 - Google Patents

トラッカ回路及びトラッキング方法 Download PDF

Info

Publication number
WO2024063007A1
WO2024063007A1 PCT/JP2023/033564 JP2023033564W WO2024063007A1 WO 2024063007 A1 WO2024063007 A1 WO 2024063007A1 JP 2023033564 W JP2023033564 W JP 2023033564W WO 2024063007 A1 WO2024063007 A1 WO 2024063007A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
circuit
inductor
voltage supply
supply path
Prior art date
Application number
PCT/JP2023/033564
Other languages
English (en)
French (fr)
Inventor
ジョン ホバーステン
デイヴィド ぺロー
棟治 加藤
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024063007A1 publication Critical patent/WO2024063007A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Definitions

  • the present invention relates to a tracker circuit and a tracking method.
  • Patent Document 1 discloses a technology related to a digital ET mode that supplies a plurality of discrete voltages.
  • Patent Document 2 discloses a technology related to a symbol power tracking (SPT) mode that supplies a plurality of discrete voltages.
  • the present invention provides a tracker circuit and a tracking method that can suppress distortion of a high frequency signal that is amplified using a plurality of discrete voltages.
  • a tracker circuit includes an output switch circuit configured to selectively output at least one of a plurality of discrete voltages to a first power amplifier and a second power amplifier; is configured to amplify the first high frequency signal of the first band, the second power amplifier is configured to amplify the second high frequency signal of the second band, and further between the output switch circuit and the first power amplifier.
  • a first voltage supply path that connects the output switch circuit and the second power amplifier; a first filter circuit that can be shunt-connected to the first voltage supply path and the second voltage supply path; Equipped with.
  • a tracker circuit includes a first external connection terminal connected to a first power amplifier, a second external connection terminal connected to a second power amplifier, and at least one of a plurality of discrete voltages.
  • an output switch circuit configured to selectively output the voltage to a first external connection terminal and a second external connection terminal, a first voltage supply path connecting the output switch circuit and the first external connection terminal, and an output switch circuit. and a second voltage supply path connecting between the second external connection terminals, and a first filter circuit connected between the first voltage supply path and ground and between the second voltage supply path and ground. , is provided.
  • a tracking method includes, when a first high-frequency signal of a first band is amplified by a first power amplifier, (i) if the channel bandwidth of the first high-frequency signal is equal to or greater than a threshold width, not connecting a filter circuit to a first voltage supply path, and if the channel bandwidth of the first high-frequency signal is less than the threshold width, connecting the filter circuit to the first voltage supply path, and (ii) selectively supplying at least one of a plurality of discrete voltages to the first power amplifier via the first voltage supply path; and, when a second high-frequency signal of a second band is amplified by a second power amplifier, (i) connecting the filter circuit to a second voltage supply path, and (ii) selectively supplying at least one of a plurality of discrete voltages to the second power amplifier via the second voltage supply path.
  • a tracker circuit or the like According to a tracker circuit or the like according to one aspect of the present invention, distortion of a high frequency signal that is amplified using a plurality of discrete voltages can be suppressed.
  • FIG. 1A is a graph showing an example of a change in power supply voltage in an average power tracking (APT) mode.
  • FIG. 1B is a graph showing an example of changes in power supply voltage in analog ET mode.
  • FIG. 1C is a graph showing an example of a change in power supply voltage in the digital ET mode.
  • FIG. 2 is a circuit configuration diagram of a communication device according to the first embodiment and a modification thereof.
  • FIG. 3 is a circuit configuration diagram of a preregulator circuit, a switched capacitor circuit, an output switch circuit, and a filter circuit according to the first embodiment.
  • FIG. 4 is a circuit configuration diagram of the digital control circuit according to the first embodiment.
  • FIG. 5 is a flowchart showing the tracking method according to the first embodiment.
  • FIG. 6 is a plan view of the tracker module according to the first embodiment.
  • FIG. 7 is a plan view of the tracker module according to the first embodiment.
  • FIG. 8 is a sectional view of the tracker module according to the first embodiment.
  • FIG. 9 is a partial circuit configuration diagram of the tracker circuit according to the first modification of the first embodiment.
  • FIG. 10 is a partial circuit configuration diagram of a tracker circuit according to a second modification of the first embodiment.
  • FIG. 11 is a circuit configuration diagram of a communication device according to the second embodiment.
  • FIG. 12 is a partial circuit configuration diagram of a tracker circuit according to the second embodiment.
  • FIG. 13 is a partial circuit configuration diagram of a tracker circuit according to another embodiment.
  • the inventors found that when power supply voltage noise is large, spurious emissions increase due to intermodulation distortion (IMD) (for example, a distortion component that occurs at a frequency that is the sum of the noise frequency and the high-frequency signal frequency).
  • IMD intermodulation distortion
  • ACPR/ACLR adjacent channel power ratio
  • each figure is a schematic diagram with emphasis, omission, or ratio adjustment as appropriate to illustrate the present invention, and is not necessarily strictly illustrated, and the actual shape, positional relationship, and ratio may differ. It may be different.
  • substantially the same configurations are denoted by the same reference numerals, and overlapping explanations may be omitted or simplified.
  • the x-axis and the y-axis are axes that are orthogonal to each other on a plane parallel to the main surface of the module board. Specifically, when the module board has a rectangular shape in plan view, the x-axis is parallel to the first side of the module board, and the y-axis is parallel to the second side orthogonal to the first side of the module board. It is. Further, the z-axis is an axis perpendicular to the main surface of the module substrate, and its positive direction indicates an upward direction, and its negative direction indicates a downward direction.
  • connection includes not only the case of direct connection with a connection terminal and/or wiring conductor, but also the case of electrical connection through other circuit elements.
  • Directly connected means directly connected through a connection terminal and/or wiring conductor without using another circuit element.
  • Connected between A and B means connected to both A and B between A and B, and means connected in series to the path between A and B. .
  • Protected between A and B means a path made up of conductors that electrically connects A to B.
  • Connected in series to a path means to be connected in series to a path, and means to be connected between one end of a path and the other end of the path.
  • Shunt connected to a path means connected between the path and ground.
  • the component is placed on the board includes placing the component on the main surface of the board and placing the component within the board.
  • the component is placed on the main surface of the board means that the part is placed in contact with the main surface of the board, and also that the part is placed above the main surface without contacting the main surface. (e.g., the part is stacked on top of another part placed in contact with the major surface).
  • the component is placed on the main surface of the substrate may include that the component is placed in a recess formed in the main surface.
  • a component is placed within a board means that, in addition to being encapsulated within a module board, all of the part is located between the two main surfaces of the board, but only a portion of the part is encapsulated within the module board. This includes not being covered by the board and only part of the component being placed within the board.
  • planar view of the module board means viewing an object by orthogonally projecting it onto the xy plane from the positive side of the z axis.
  • a overlaps with B in planar view means that at least a portion of the area of A orthogonally projected onto the xy plane overlaps with at least a portion of the area of B orthogonally projected onto the xy plane.
  • a is placed between B and C means that at least one of multiple line segments connecting any point in B and any point in C passes through A.
  • circuit components refer to components that include active elements and/or passive elements.
  • circuit components include active components such as transistors or diodes, and passive components such as inductors, transformers, capacitors or resistors, but do not include electromechanical components such as terminals, connectors or wiring.
  • terminal means the point where a conductor within an element terminates. Note that if the impedance of the conductor between elements is sufficiently low, a terminal is interpreted not only as a single point but also as any point on the conductor between elements or the entire conductor.
  • a tracking mode in which a power supply voltage that is dynamically adjusted over time based on high-frequency signals is supplied to a power amplifier.
  • the tracking mode is a mode in which the power supply voltage applied to the power amplifier is dynamically adjusted.
  • APT mode and ET mode including analog ET mode and digital ET mode
  • FIGS. 1A to 1C the horizontal axis represents time and the vertical axis represents voltage.
  • the thick solid line represents the power supply voltage
  • the thin solid line (waveform) represents the modulation signal.
  • FIG. 1A is a graph showing an example of changes in power supply voltage in APT mode.
  • the power supply voltage is varied to a plurality of discrete voltage levels in units of one frame based on the average power.
  • a frame means a unit that constitutes a high frequency signal (modulated signal).
  • a frame includes 10 subframes, each subframe includes multiple slots, and each slot consists of multiple symbols.
  • the subframe length is 1ms and the frame length is 10ms.
  • APT mode a mode in which the voltage level is varied in units of one frame or larger units based on the average power
  • the voltage level is varied in units smaller than one frame (for example, subframes, slots, or symbols). Distinguish from mode.
  • a mode in which the voltage level is varied on a symbol-by-symbol basis is called a symbol power tracking (SPT) mode, which is distinguished from the APT mode.
  • SPT symbol power tracking
  • FIG. 1B is a graph showing an example of the change in power supply voltage in analog ET mode.
  • analog ET mode the envelope of the modulated signal is tracked by continuously varying the power supply voltage based on the envelope signal.
  • the envelope signal is a signal indicating the envelope of a modulated signal.
  • the envelope value is expressed, for example, as the square root of (I 2 +Q 2 ).
  • (I, Q) represents a constellation point.
  • a constellation point is a point on a constellation diagram that represents a signal modulated by digital modulation.
  • (I, Q) is determined by, for example, a BBIC (Baseband Integrated Circuit) based on, for example, transmission information.
  • BBIC Baseband Integrated Circuit
  • FIG. 1C is a graph showing an example of the transition of the power supply voltage in the digital ET mode.
  • the envelope of the modulated signal is tracked by varying the power supply voltage to multiple discrete voltage levels within one frame based on the envelope signal.
  • the communication device 7A corresponds to a user terminal (UE: User Equipment) in a cellular network, and is typically a mobile phone, a smartphone, a tablet computer, a wearable device, or the like.
  • UE User Equipment
  • the communication device 7A includes an IoT (Internet of Things) sensor device, a medical/healthcare device, a car, an unmanned aerial vehicle (UAV) (so-called drone), and an automated guided vehicle (AGV). It may be.
  • the communication device 7A may function as a BS (Base Station) in a cellular network.
  • BS Base Station
  • FIG. 2 is a circuit configuration diagram of a communication device 7A according to the present embodiment and its modification.
  • FIG. 2 is an exemplary circuit configuration, and the communication device 7A and tracker circuit 1A may be implemented using any of a wide variety of circuit implementations and circuit techniques. Therefore, the description of the communication device 7A and the tracker circuit 1A provided below should not be interpreted in a limiting manner.
  • the communication device 7A includes a tracker circuit 1A, power amplifiers 2A and 2B, filters 3A to 3C, switches 4A to 4C, an RFIC (Radio Frequency Integrated Circuit) 5, and antennas 6A and 6B.
  • a tracker circuit 1A power amplifiers 2A and 2B
  • filters 3A to 3C filters 3A to 3C
  • switches 4A to 4C switches 4A to 4C
  • an RFIC Radio Frequency Integrated Circuit
  • Tracker circuit 1A can supply multiple discrete voltages V T1 to power amplifier 2A and multiple discrete voltages V T2 to power amplifier 2B based on the tracking mode.
  • the tracking mode a digital ET mode or an SPT mode can be used, but the tracking mode is not limited thereto.
  • the tracker circuit 1A includes a preregulator circuit 10, a switched capacitor circuit 20, an output switch circuit 30, a filter circuit 40A, a DC power supply 50, a digital control circuit 60, and an external connection terminal 141. and 142, and a switch S55 (see FIG. 3).
  • the external connection terminal 141 is an example of a first external connection terminal, and is connected to the power amplifier 2A outside the tracker circuit 1A, and connected to the output switch circuit 30 within the tracker circuit 1A via the voltage supply path P41.
  • the external connection terminal 142 is an example of a second external connection terminal, and is connected to the power amplifier 2B outside the tracker circuit 1A, and connected to the output switch circuit 30 via the voltage supply path P42 inside the tracker circuit 1A.
  • the voltage supply path P41 is an example of the first voltage supply path, and is part of the path connecting the output switch circuit 30 and the power amplifier 2A.
  • the voltage supply path P41 is a path that directly connects the output switch circuit 30 and the external connection terminal 141. That is, in this embodiment, the circuit elements (active elements and passive elements) are not connected in series to the voltage supply path P41. Note that the output switch circuit 30 and the external connection terminal 141 do not need to be directly connected. That is, circuit elements may be connected in series to the voltage supply path P41.
  • the voltage supply path P42 is an example of the second voltage supply path, and is part of the path connecting the output switch circuit 30 and the power amplifier 2B.
  • the voltage supply path P42 is a path that connects the output switch circuit 30 and the external connection terminal 142, and partially overlaps with the voltage supply path P41. Note that the voltage supply path P42 does not have to overlap the voltage supply path P41 at all.
  • the preregulator circuit 10 includes a power inductor and a switch.
  • a power inductor is an inductor used to step up and/or step down a direct current (DC) voltage.
  • the power inductor is connected in series to the DC path. Note that the power inductor may be connected (arranged in parallel) between the DC path and the ground.
  • the preregulator circuit 10 can convert an input voltage to a first voltage using a power inductor.
  • Such a preregulator circuit 10 may also be called a magnetic regulator or a DC/DC converter.
  • the switched capacitor circuit 20 includes a plurality of capacitors and a plurality of switches, and generates a plurality of second voltages each having a plurality of discrete voltage levels from the first voltage from the pre-regulator circuit 10 as a plurality of discrete voltages. can do.
  • Switched capacitor circuit 20 may also be referred to as a switched capacitor voltage ladder.
  • the output switch circuit 30 is configured to modulate the power supply voltage by selecting at least one voltage from among the plurality of second voltages generated by the switched capacitor circuit 20 and outputting it to the power amplifier 2A. At this time, the voltage is supplied to the power amplifier 2A via the voltage supply path P41. Output switch circuit 30 is controlled based on a digital control signal. Note that the output switch circuit 30 is sometimes called a power modulator circuit.
  • the filter circuit 40A is an example of a first filter circuit and is a pulse shaping network.
  • the filter circuit 40A is configured to be shunt-connectable to the voltage supply paths P41 and P42.
  • the filter circuit 40A can attenuate noise components of the signals (a plurality of discrete voltages) transmitted through the voltage supply paths P41 and P42.
  • the DC power supply 50 can supply a DC voltage to the pre-regulator circuit 10.
  • the DC power supply 50 can be, for example, a rechargeable battery, but is not limited to this.
  • the digital control circuit 60 can control the preregulator circuit 10, the switched capacitor circuit 20, the output switch circuit 30, and the filter circuit 40A based on the digital control signal from the RFIC 5.
  • the tracker circuit 1A does not need to include at least one of the preregulator circuit 10, the switched capacitor circuit 20, the output switch circuit 30, the filter circuit 40A, the DC power supply 50, and the digital control circuit 60.
  • the tracker circuit 1A may not include the DC power supply 50.
  • any combination of the preregulator circuit 10, switched capacitor circuit 20, output switch circuit 30, and filter circuit 40A may be integrated into a single circuit.
  • the tracker circuit 1A may include a plurality of voltage supply circuits as in Patent Document 2 instead of the preregulator circuit 10 and the switched capacitor circuit 20.
  • the output switch circuit 30 may be configured to select at least one of the plurality of voltage supply circuits.
  • the power amplifier 2A is an example of a first power amplifier, and is connected between the RFIC 5 and the filter 3A. Furthermore, the power amplifier 2A is connected to the tracker circuit 1A.
  • the power amplifier 2A can amplify the band A high frequency signal RF A (an example of the first high frequency signal) received from the RFIC 5 using the plurality of discrete voltages V T1 received from the tracker circuit 1A.
  • Power amplifier 2B is an example of a second power amplifier, and is connected between RFIC 5 and filters 3B and 3C. Furthermore, power amplifier 2B is connected to tracker circuit 1A. The power amplifier 2B uses the plurality of discrete voltages V T2 received from the tracker circuit 1A to generate a band B high frequency signal RF B (an example of a second high frequency signal) received from the RFIC 5 and a band C high frequency signal RF C ( (an example of the second high frequency signal) can be amplified.
  • RF B an example of a second high frequency signal
  • RF C band C high frequency signal
  • the filter 3A is connected between the power amplifier 2A and the antenna 6A.
  • Filter 3A is a bandpass filter having a passband including band A.
  • Filter 3B is connected between power amplifier 2B and antenna 6B.
  • Filter 3B is a bandpass filter having a passband including band B.
  • the filter 3C is connected between the power amplifier 2B and the antenna 6B.
  • Filter 3C is a bandpass filter having a passband including the band C transmission band.
  • Each of Bands A to C is a frequency band for a communication system constructed using Radio Access Technology (RAT), and is a frequency band for a communication system constructed using Radio Access Technology (RAT). and IEEE (Institute of Electrical and Electronics Engineers), etc.).
  • Examples of communication systems include a 5GNR (5th Generation New Radio) system, an LTE (Long Term Evolution) system, and a WLAN (Wireless Local Area Network) system.
  • Band A is an example of the first band, and in this embodiment, is a frequency band (that is, TDD band) to which time division duplex (TDD) is applied.
  • the band A may be a frequency band (that is, an FDD band) to which frequency division duplex (FDD) is applied.
  • the switch 4A may not be included in the communication device 7A.
  • Bands B and C are both examples of second bands. Band B is a TDD band and band C is an FDD band.
  • band A is included in the ultra high band group (3300 to 5000 MHz), and bands B and C are included in the mid high band group (1427 to 2690 MHz).
  • bands A to C are not limited to frequency bands included in the ultra high band group or the mid high band group.
  • bands A to C may be included in the same band group.
  • the switch 4A includes a terminal connected to the filter 3A, a terminal connected to the output end of the power amplifier 2A, and a terminal connected to the input end of a low noise amplifier (not shown).
  • the switch 4A can switch the connection of the filter 3A between the power amplifier 2A and the low noise amplifier.
  • the switch 4B includes a terminal connected to the output end of the power amplifier 2B, a terminal connected to one end of the filter 3B, and a terminal connected to one end of the filter 3C. It includes a terminal connected to an input end of a noise amplifier (not shown). Switch 4B can switch the connection of power amplifier 2B between filters 3B and 3C. Furthermore, the switch 4B may be able to switch the connection of the filter 3B between the power amplifier 2B and the low noise amplifier.
  • the switch 4C includes a terminal connected to the antenna 6B, a terminal connected to the other end of the filter 3B, and a terminal connected to the other end of the filter 3C. Switch 4C can switch the connection of antenna 6B between filters 3B and 3C.
  • the RFIC 5 is an example of a signal processing circuit that processes high frequency signals. Specifically, the RFIC 5 processes the input transmission signal by up-converting or the like, and supplies the high-frequency transmission signal generated by the signal processing to the power amplifiers 2A and 2B. Furthermore, the RFIC 5 has a control section that controls the tracker circuit 1A. Note that part or all of the function of the control unit of the RFIC 5 may be implemented outside the RFIC 5.
  • the antenna 6A outputs the band A transmission signal input from the power amplifier 2A via the filter 3A.
  • the antenna 6A may not be included in the communication device 7A.
  • the antenna 6B outputs the transmission signals of bands B and C input from the power amplifier 2B via the filters 3B and 3C.
  • Antenna 6B may not be included in communication device 7A.
  • the circuit configuration of the communication device 7A shown in FIG. 2 is an example and is not limited thereto.
  • the communication device 7A may include a baseband signal processing circuit that processes signals using an intermediate frequency band lower than that of the high frequency signal RF A.
  • the communication device 7A may include a filter having a pass band including the band C reception band. At this time, the filter may be implemented as a duplexer together with filter 3C.
  • one of the filters 3B and 3C may not be included in the communication device 7A. In this case, the switches 4B and/or 4C may not be included in the communication device 7A.
  • FIG. 3 is a circuit configuration diagram of the preregulator circuit 10, switched capacitor circuit 20, output switch circuit 30, and filter circuit 40A according to the present embodiment.
  • FIG. 4 is a circuit configuration diagram of the digital control circuit 60 according to this embodiment.
  • Figures 3 and 4 are exemplary circuit configurations, and the pre-regulator circuit 10, the switched capacitor circuit 20, the output switch circuit 30, the filter circuit 40A, and the digital control circuit 60 can be implemented using any of a wide variety of circuit implementations and circuit technologies. Therefore, the description of each circuit provided below should not be interpreted as limiting.
  • the switched capacitor circuit 20 includes capacitors C11 to C16, capacitors C10, C20, C30, and C40, and switches S11 to S14, S21 to S24, S31 to S34, and S41 to S44. .
  • Energy and charge are input from the preregulator circuit 10 to the switched capacitor circuit 20 at nodes N1 to N4, and are extracted from the switched capacitor circuit 20 to the output switch circuit 30 at nodes N1 to N4.
  • Capacitor C11 has two electrodes. One of the two electrodes of the capacitor C11 is connected to one end of the switch S11 and one end of the switch S12. The other of the two electrodes of the capacitor C11 is connected to one end of the switch S21 and one end of the switch S22.
  • Capacitor C12 has two electrodes. One of the two electrodes of the capacitor C12 is connected to one end of the switch S21 and one end of the switch S22. The other of the two electrodes of the capacitor C12 is connected to one end of the switch S31 and one end of the switch S32.
  • Capacitor C13 has two electrodes. One of the two electrodes of the capacitor C13 is connected to one end of the switch S31 and one end of the switch S32. The other of the two electrodes of the capacitor C13 is connected to one end of the switch S41 and one end of the switch S42.
  • Capacitor C14 has two electrodes. One of the two electrodes of the capacitor C14 is connected to one end of the switch S13 and one end of the switch S14. The other of the two electrodes of the capacitor C14 is connected to one end of the switch S23 and one end of the switch S24.
  • Capacitor C15 has two electrodes. One of the two electrodes of the capacitor C15 is connected to one end of the switch S23 and one end of the switch S24. The other of the two electrodes of capacitor C15 is connected to one end of switch S33 and one end of switch S34.
  • Capacitor C16 has two electrodes. One of the two electrodes of capacitor C16 is connected to one end of switch S33 and one end of switch S34. The other of the two electrodes of capacitor C16 is connected to one end of switch S43 and one end of switch S44.
  • Each of the set of capacitors C11 and C14, the set of capacitors C12 and C15, and the set of capacitors C13 and C16 can be charged and discharged in a complementary manner by repeating the first phase and the second phase. .
  • switches S12, S13, S22, S23, S32, S33, S42, and S43 are turned on.
  • one of the two electrodes of the capacitor C12 is connected to the node N3
  • the other of the two electrodes of the capacitor C12 and one of the two electrodes of the capacitor C15 are connected to the node N2, and the two electrodes of the capacitor C15 are connected to the node N2.
  • the other one is connected to node N1.
  • switches S11, S14, S21, S24, S31, S34, S41, and S44 are turned on.
  • one of the two electrodes of the capacitor C15 is connected to the node N3
  • the other of the two electrodes of the capacitor C15 and one of the two electrodes of the capacitor C12 are connected to the node N2
  • the two electrodes of the capacitor C12 are connected to the node N2.
  • the other one is connected to node N1.
  • capacitors C12 and C15 By repeating such first and second phases, for example, when one of capacitors C12 and C15 is being charged from node N2, the other of capacitors C12 and C15 can be discharged to capacitor C30. That is, capacitors C12 and C15 can be charged and discharged in a complementary manner.
  • the set of capacitors C11 and C14 and the set of capacitors C13 and C16 are also charged and discharged in a complementary manner, similar to the set of capacitors C12 and C15, by repeating the first phase and the second phase. Can be done.
  • Each of capacitors C10, C20, C30, and C40 functions as a smoothing capacitor. That is, each of the capacitors C10, C20, C30, and C40 is used to hold and smooth the voltages V1 to V4 at the nodes N1 to N4.
  • Capacitor C10 is connected between node N1 and ground. Specifically, one of the two electrodes of capacitor C10 is connected to node N1. On the other hand, the other of the two electrodes of capacitor C10 is connected to ground.
  • Capacitor C20 is connected between nodes N2 and N1. Specifically, one of the two electrodes of capacitor C20 is connected to node N2. On the other hand, the other of the two electrodes of capacitor C20 is connected to node N1.
  • Capacitor C30 is connected between nodes N3 and N2. Specifically, one of the two electrodes of capacitor C30 is connected to node N3. On the other hand, the other of the two electrodes of capacitor C30 is connected to node N2.
  • Capacitor C40 is connected between nodes N4 and N3. Specifically, one of the two electrodes of capacitor C40 is connected to node N4. On the other hand, the other of the two electrodes of capacitor C40 is connected to node N3.
  • the switch S11 is connected between one of the two electrodes of the capacitor C11 and the node N3. Specifically, one end of switch S11 is connected to one of two electrodes of capacitor C11. On the other hand, the other end of switch S11 is connected to node N3.
  • the switch S12 is connected between one of the two electrodes of the capacitor C11 and the node N4. Specifically, one end of switch S12 is connected to one of two electrodes of capacitor C11. On the other hand, the other end of switch S12 is connected to node N4.
  • the switch S21 is connected between one of the two electrodes of the capacitor C12 and the node N2. Specifically, one end of the switch S21 is connected to one of the two electrodes of the capacitor C12 and the other of the two electrodes of the capacitor C11. On the other hand, the other end of switch S21 is connected to node N2.
  • the switch S22 is connected between one of the two electrodes of the capacitor C12 and the node N3. Specifically, one end of the switch S22 is connected to one of the two electrodes of the capacitor C12 and the other of the two electrodes of the capacitor C11. On the other hand, the other end of switch S22 is connected to node N3.
  • the switch S31 is connected between the other of the two electrodes of the capacitor C12 and the node N1. Specifically, one end of the switch S31 is connected to the other of the two electrodes of the capacitor C12 and one of the two electrodes of the capacitor C13. On the other hand, the other end of switch S31 is connected to node N1.
  • the switch S32 is connected between the other of the two electrodes of the capacitor C12 and the node N2. Specifically, one end of the switch S32 is connected to the other of the two electrodes of the capacitor C12 and one of the two electrodes of the capacitor C13. On the other hand, the other end of switch S32 is connected to node N2. That is, the other end of switch S32 is connected to the other end of switch S21.
  • the switch S41 is connected between the other of the two electrodes of the capacitor C13 and the ground. Specifically, one end of switch S41 is connected to the other of the two electrodes of capacitor C13. On the other hand, the other end of the switch S41 is connected to ground.
  • the switch S42 is connected between the other of the two electrodes of the capacitor C13 and the node N1. Specifically, one end of switch S42 is connected to the other of the two electrodes of capacitor C13. On the other hand, the other end of switch S42 is connected to node N1. That is, the other end of the switch S42 is connected to the other end of the switch S31.
  • the switch S13 is connected between one of the two electrodes of the capacitor C14 and the node N3. Specifically, one end of switch S13 is connected to one of two electrodes of capacitor C14. On the other hand, the other end of switch S13 is connected to node N3. That is, the other end of the switch S13 is connected to the other end of the switch S11 and the other end of the switch S22.
  • Switch S14 is connected between one of the two electrodes of capacitor C14 and node N4. Specifically, one end of switch S14 is connected to one of two electrodes of capacitor C14. On the other hand, the other end of switch S14 is connected to node N4. That is, the other end of switch S14 is connected to the other end of switch S12.
  • the switch S23 is connected between one of the two electrodes of the capacitor C15 and the node N2. Specifically, one end of the switch S23 is connected to one of the two electrodes of the capacitor C15 and the other of the two electrodes of the capacitor C14. On the other hand, the other end of switch S23 is connected to node N2. That is, the other end of the switch S23 is connected to the other end of the switch S21 and the other end of the switch S32.
  • the switch S24 is connected between one of the two electrodes of the capacitor C15 and the node N3. Specifically, one end of the switch S24 is connected to one of the two electrodes of the capacitor C15 and the other of the two electrodes of the capacitor C14. On the other hand, the other end of switch S24 is connected to node N3. That is, the other end of the switch S24 is connected to the other end of the switch S11, the other end of the switch S22, and the other end of the switch S13.
  • the switch S33 is connected between the other of the two electrodes of the capacitor C15 and the node N1. Specifically, one end of the switch S33 is connected to the other of the two electrodes of the capacitor C15 and one of the two electrodes of the capacitor C16. On the other hand, the other end of switch S33 is connected to node N1. That is, the other end of the switch S33 is connected to the other end of the switch S31 and the other end of the switch S42.
  • the switch S34 is connected between the other of the two electrodes of the capacitor C15 and the node N2. Specifically, one end of switch S34 is connected to the other of the two electrodes of capacitor C15 and one of the two electrodes of capacitor C16. On the other hand, the other end of switch S34 is connected to node N2. That is, the other end of the switch S34 is connected to the other end of the switch S21, the other end of the switch S32, and the other end of the switch S23.
  • the switch S43 is connected between the other of the two electrodes of the capacitor C16 and the ground. Specifically, one end of switch S43 is connected to the other of the two electrodes of capacitor C16. On the other hand, the other end of the switch S43 is connected to ground.
  • the switch S44 is connected between the other of the two electrodes of the capacitor C16 and the node N1. Specifically, one end of switch S44 is connected to the other of the two electrodes of capacitor C16. On the other hand, the other end of switch S44 is connected to node N1. That is, the other end of the switch S44 is connected to the other end of the switch S31, the other end of the switch S42, and the other end of the switch S33.
  • a first set of switches including switches S12, S13, S22, S23, S32, S33, S42, and S43, and a second set of switches including switches S11, S14, S21, S24, S31, S34, S41, and S44 are switched on and off complementarily based on a control signal S2. Specifically, in the first phase, the first set of switches are turned on, and the second set of switches are turned off. Conversely, in the second phase, the first set of switches are turned off, and the second set of switches are turned on.
  • charging is performed from capacitors C11 to C13 to capacitors C10 to C40, and in the other phase, charging is performed from capacitors C14 to C16 to capacitors C10 to C40. charging is performed.
  • the capacitors C10 to C40 are always charged from the capacitors C11 to C13 or the capacitors C14 to C16, even if current flows from the nodes N1 to N4 to the output switch circuit 30 at high speed, the current flows from the nodes N1 to N4 at high speed. Since charges are replenished at , potential fluctuations at nodes N1 to N4 can be suppressed.
  • the voltage levels of voltages V1-V4 correspond to a plurality of discrete voltage levels that can be provided by switched capacitor circuit 20 to output switch circuit 30.
  • the voltage ratio (V1:V2:V3:V4) is not limited to (1:2:3:4).
  • the voltage ratio (V1:V2:V3:V4) may be (1:2:4:8).
  • the configuration of the switched capacitor circuit 20 shown in FIG. 3 is an example, and the configuration is not limited thereto.
  • the switched capacitor circuit 20 is configured to be able to supply voltages at four discrete voltage levels, but the present invention is not limited to this.
  • the switched capacitor circuit 20 may be configured to be able to supply voltages at any number of discrete voltage levels of two or more.
  • the switched capacitor circuit 20 may include at least capacitors C12 and C15, and switches S21 to S24 and S31 to S34.
  • Output switch circuit 30 is connected to digital control circuit 60.
  • the output switch circuit 30 includes input terminals 131 to 134, switches S51 to S54, and an output terminal 130, as shown in FIG.
  • the output terminal 130 is connected to an external connection terminal 141.
  • the output terminal 130 is a terminal for supplying a power supply voltage selected from voltages V1 to V4 to the power amplifier 2A via the external connection terminal 141.
  • the input terminals 131 to 134 are connected to the nodes N4 to N1 of the switched capacitor circuit 20, respectively.
  • the input terminals 131 to 134 are terminals for receiving the voltages V4 to V1 from the switched capacitor circuit 20.
  • the switch S51 is connected between the input terminal 131 and the output terminal 130. Specifically, switch S51 has a terminal connected to input terminal 131 and a terminal connected to output terminal 130. In this connection configuration, the switch S51 can switch between connection and disconnection between the input terminal 131 and the output terminal 130 by being turned on/off (closed/opened) by the control signal S3.
  • the switch S52 is connected between the input terminal 132 and the output terminal 130. Specifically, switch S52 has a terminal connected to input terminal 132 and a terminal connected to output terminal 130. In this connection configuration, the switch S52 can be turned on/off by the control signal S3 to connect or disconnect the input terminal 132 and the output terminal 130.
  • Switch S53 is connected between input terminal 133 and output terminal 130. Specifically, switch S53 has a terminal connected to input terminal 133 and a terminal connected to output terminal 130. In this connection configuration, switch S53 can be switched on/off by control signal S3 to switch between connection and non-connection of input terminal 133 and output terminal 130.
  • the switch S54 is connected between the input terminal 134 and the output terminal 130. Specifically, switch S54 has a terminal connected to input terminal 134 and a terminal connected to output terminal 130. In this connection configuration, the switch S54 can be switched on/off by the control signal S3 to switch between connecting and disconnecting the input terminal 134 and the output terminal 130.
  • These switches S51 to S54 are controlled to be turned on exclusively. That is, only one of the switches S51 to S54 is turned on, and the remaining switches S51 to S54 are turned off. Thereby, the output switch circuit 30 can output one voltage selected from voltages V1 to V4.
  • the configuration of the output switch circuit 30 shown in FIG. 3 is an example, and the configuration is not limited thereto.
  • the switches S51 to S54 may have any configuration as long as they can selectively connect at least one of the four input terminals 131 to 134 to the output terminal 130.
  • the output switch circuit 30 may further include a switch connected between the switches S51 to S53, the switch S54, and the output terminal 130.
  • the output switch circuit 30 may further include a switch connected between the switches S51 and S52, the switches S53 and S54, and the output terminal 130.
  • the output switch circuit 30 only needs to include at least two of the switches S51 to S54.
  • the preregulator circuit 10 includes an input terminal 110, output terminals 111 to 114, inductor connection terminals 115 and 116, switches S61 to S63, S71 and S72, a power inductor L71, and a capacitor C61. ⁇ C64.
  • the input terminal 110 is a DC voltage input terminal. That is, the input terminal 110 is a terminal for receiving input voltage from the DC power supply 50.
  • the output terminal 111 is an output terminal of voltage V4. That is, the output terminal 111 is a terminal for supplying the voltage V4 to the switched capacitor circuit 20. Output terminal 111 is connected to node N4 of switched capacitor circuit 20.
  • the output terminal 112 is an output terminal of voltage V3. That is, the output terminal 112 is a terminal for supplying the voltage V3 to the switched capacitor circuit 20. Output terminal 112 is connected to node N3 of switched capacitor circuit 20.
  • the output terminal 113 is an output terminal of voltage V2. That is, the output terminal 113 is a terminal for supplying the voltage V2 to the switched capacitor circuit 20. Output terminal 113 is connected to node N2 of switched capacitor circuit 20.
  • the output terminal 114 is an output terminal of voltage V1. That is, the output terminal 114 is a terminal for supplying the voltage V1 to the switched capacitor circuit 20. Output terminal 114 is connected to node N1 of switched capacitor circuit 20.
  • the inductor connection terminal 115 is connected to one end of the power inductor L71.
  • Inductor connection terminal 116 is connected to the other end of power inductor L71.
  • the switch S71 is connected between the input terminal 110 and one end of the power inductor L71. Specifically, switch S71 has a terminal connected to input terminal 110 and a terminal connected to one end of power inductor L71 via inductor connection terminal 115. In this connection configuration, the switch S71 can switch between connection and disconnection between the input terminal 110 and one end of the power inductor L71 by switching on/off based on the control signal S1.
  • the switch S72 is connected between one end of the power inductor L71 and the ground. Specifically, switch S72 has a terminal connected to one end of power inductor L71 via inductor connection terminal 115, and a terminal connected to ground. In this connection configuration, the switch S72 can switch between connection and disconnection between one end of the power inductor L71 and the ground by switching on/off based on the control signal S1.
  • the switch S61 is connected between the other end of the power inductor L71 and the output terminal 111. Specifically, switch S61 has a terminal connected to the other end of power inductor L71 via inductor connection terminal 116, and a terminal connected to output terminal 111. In this connection configuration, the switch S61 can switch between connection and disconnection between the other end of the power inductor L71 and the output terminal 111 by switching on/off based on the control signal S1.
  • the switch S62 is connected between the other end of the power inductor L71 and the output terminal 112. Specifically, switch S62 has a terminal connected to the other end of power inductor L71 via inductor connection terminal 116 and a terminal connected to output terminal 112. In this connection configuration, the switch S62 can switch between connection and disconnection between the other end of the power inductor L71 and the output terminal 112 by switching on/off based on the control signal S1.
  • the switch S63 is connected between the other end of the power inductor L71 and the output terminal 113. Specifically, switch S63 has a terminal connected to the other end of power inductor L71 via inductor connection terminal 116 and a terminal connected to output terminal 113. In this connection configuration, the switch S63 can switch between connection and disconnection between the other end of the power inductor L71 and the output terminal 113 by switching on/off based on the control signal S1.
  • One of the two electrodes of the capacitor C61 is connected to the switch S61 and the output terminal 111.
  • the other of the two electrodes of the capacitor C61 is connected to the switch S62, the output terminal 112, and one of the two electrodes of the capacitor C62.
  • One of the two electrodes of the capacitor C62 is connected to the switch S62, the output terminal 112, and the other of the two electrodes of the capacitor C61.
  • the other of the two electrodes of the capacitor C62 is connected to a path connecting the switch S63, the output terminal 113, and one of the two electrodes of the capacitor C63.
  • One of the two electrodes of the capacitor C63 is connected to the switch S63, the output terminal 113, and the other of the two electrodes of the capacitor C62.
  • the other of the two electrodes of capacitor C63 is connected to output terminal 114 and one of the two electrodes of capacitor C64.
  • One of the two electrodes of the capacitor C64 is connected to the output terminal 114 and the other of the two electrodes of the capacitor C63.
  • the other of the two electrodes of capacitor C64 is connected to ground.
  • Switches S61 to S63 are controlled to be exclusively on. In other words, only one of switches S61 to S63 is turned on, and the remaining switches S61 to S63 are turned off. By turning on only one of switches S61 to S63, the pre-regulator circuit 10 is able to change the voltage supplied to the switched capacitor circuit 20 between the voltage levels of voltages V2 to V4.
  • the preregulator circuit 10 configured in this manner can supply charge to the switched capacitor circuit 20 via at least one of the output terminals 111 to 113.
  • the preregulator circuit 10 only needs to include at least the switches S71 and S72 and the power inductor L71.
  • the filter circuit 40A is configured to be shunt-connectable to the voltage supply paths P41 and P42, and can attenuate noise components of signals (a plurality of discrete voltages) transmitted through the voltage supply paths P41 and P42.
  • the filter circuit 40A may also be called a pulse shaping circuit or a termination circuit.
  • the filter circuit 40A is shunt-connected to the voltage supply path P41 via a switch S55. That is, the filter circuit 40A is connected between the voltage supply path P41 and the ground via the switch S55. Furthermore, the filter circuit 40A is also connected between the voltage supply path P42 and the ground.
  • the filter circuit 40A includes an inductor L51 and a capacitor C51 connected in series.
  • Inductor L51 is an example of a first inductor, and is connected between switch S55 and capacitor C51. Specifically, one end of the inductor L51 is connected to the switch S55, and the other end of the inductor L51 is connected to the capacitor C51.
  • Capacitor C51 is an example of a first capacitor, and is connected between inductor L51 and ground. Specifically, one end of the capacitor C51 is connected to the inductor L51, and the other end of the capacitor C51 is connected to the ground.
  • the switch S55 is an example of a first switch, and is connected between the output switch circuit 30 and the external connection terminal 142, and also between the voltage supply path P41 and the filter circuit 40A. Specifically, one end of the switch S55 is connected to the voltage supply path P41, and the other end of the switch S55 is connected to the inductor L51 and the external connection terminal 142.
  • the switch S55 connected in this way is turned on/off based on the control signal S4. Specifically, on/off of the switch S55 is controlled as follows.
  • the channel bandwidth (that is, modulation bandwidth) of the high frequency signal RF A is the threshold value. If the width is greater than or equal to the width, the switch S55 is opened (turned off). Thereby, inductor L51 and capacitor C51 are disconnected from voltage supply path P41. At this time, a plurality of discrete voltages V T1 are supplied to the power amplifier 2A via the external connection terminal 141, but the filter circuit 40A acts as a band-rejection filter (sometimes called a notch filter) in the voltage supply path P41. It doesn't work.
  • threshold width an example of the first threshold width
  • a value determined in advance experimentally and/or empirically for example, 100 MHz
  • the stop band of the filter circuit 40A is a band that depends on the threshold width. For example, when 50 MHz is used as the threshold width and 1.5 is used as the predetermined coefficient, the stopband of the filter circuit 40A is set to the frequency (50 MHz) multiplied by the predetermined coefficient (1.5). 75MHz). Thereby, the filter circuit 40A can reduce noise components near 75 MHz in the voltage supply path P41. As a result, the IMD between the high frequency signal RF A and the noise (75 MHz component) can be suppressed in the power amplifier 2A, and the adjacent channel leakage power (ACP) in the power amplifier 2A can be reduced. can.
  • the threshold value width and the predetermined coefficient are examples, and are not limited to these values.
  • a stop band is defined as a band with an insertion loss of 15 dB or more. Therefore, the stop band of the filter circuit 40A can be determined by measuring the power loss between the output end of the output switch circuit 30 and the external connection terminal 141, and detecting a band where the measured loss is 15 dB or more. Can be done.
  • the configuration of the filter circuit 40A shown in FIG. 3 is an example and is not limited to this.
  • the filter circuit 40A may not be connected to the voltage supply path P41 via the switch S55.
  • the switch S55 may not be included in the tracker circuit 1A.
  • the switch S55 may be connected between the voltage supply path P42 and the filter circuit 40A, or between the filter circuit 40A and ground.
  • the filter circuit 40A may be partially or completely composed of parasitic reactance and/or parasitic resistance.
  • the parasitic reactance includes, for example, the inductance and/or capacitance of a metal trace connecting two nodes.
  • the parasitic resistance includes, for example, the resistance of a metal trace connecting two nodes.
  • control of the switch S55 described above is only an example, and is not limited to the above description.
  • on/off of the switch S55 may be controlled depending on the band of the transmission signal to be amplified.
  • the digital control circuit 60 includes a first controller 61, a second controller 62, capacitors C81 and C82, and control terminals 601 to 604.
  • the first controller 61 can generate control signals S1, S2, and S4 by processing source-synchronous digital control signals received from the RFIC 5 via control terminals 601 and 602.
  • the control signal S1 is a signal for controlling on/off of the switches S61 to S63, S71, and S72 included in the preregulator circuit 10.
  • the control signal S2 is a signal for controlling on/off of the switches S11 to S14, S21 to S24, S31 to S34, and S41 to S44 included in the switched capacitor circuit 20.
  • the control signal S4 is a signal for controlling on/off of the switch S55. Further, a feedback signal for controlling the preregulator circuit 10 may be input to the first controller 61 .
  • the digital control signal processed by the first controller 61 is not limited to a source-synchronous digital control signal.
  • the first controller 61 may process a clock-embedded digital control signal. Further, the first controller 61 may generate a control signal for controlling the output switch circuit 30.
  • one set of clock signals and data signals are used as digital control signals for the preregulator circuit 10, switched capacitor circuit 20, and filter circuit 40A, but the present invention is not limited to this.
  • a set of clock signals and data signals may be used individually as digital control signals for preregulator circuit 10, switched capacitor circuit 20, and filter circuit 40A.
  • the second controller 62 processes digital control level (DCL) signals (DCL1, DCL2) received from the RFIC 5 via control terminals 603 and 604 to generate a control signal S3.
  • the DCL signals (DCL1, DCL2) are generated by the RFIC 5 based on the envelope signal of the high frequency signal.
  • the control signal S3 is a signal for controlling on/off of the switches S51 to S54 included in the output switch circuit 30.
  • Each of the DCL signals (DCL1, DCL2) is a 1-bit signal.
  • Each of voltages V1 to V4 is represented by a combination of two 1-bit signals.
  • V1, V2, V3 and V4 are represented by "00", “01”, “10” and “11", respectively.
  • a Gray code may be used to represent the voltage level.
  • the capacitor C81 is connected between the first controller 61 and the ground.
  • the capacitor C81 is connected between the power supply line that supplies power to the first controller 61 and the ground, and functions as a bypass capacitor.
  • Capacitor C82 is connected between the second controller 62 and ground. Note that the capacitors C81 and C82 may not be included in the digital control circuit 60.
  • two digital control level signals are used to control the output switch circuit 30, but the number of digital control level signals is not limited to this.
  • any number of digital control level signals one or more, may be used depending on the number of voltage levels that each of the output switch circuits 30 can select.
  • the digital control signal used to control the output switch circuit 30 is not limited to a digital control level signal.
  • FIG. 5 is a flowchart showing the tracking method according to this embodiment.
  • the RFIC 5 determines whether the high frequency signal RF A of band A is amplified by the power amplifier 2A (S101).
  • S101 if it is determined that the high frequency signal RF A of band A is amplified by the power amplifier 2A (Yes in S101), it is determined whether the channel bandwidth of the high frequency signal RF A is less than the threshold width.
  • S103 if it is determined that the channel bandwidth of the high frequency signal RF A is less than the threshold width (Yes in S103), the digital control circuit 60 receives a digital control signal indicating to close the switch S55, and closes the switch S55.
  • a control signal S4 for closing is sent to switch S55.
  • the filter circuit 40A is connected to the voltage supply path P41 (S105).
  • the digital control circuit 60 receives a digital control signal indicating to open the switch S55, and opens the switch S55.
  • a control signal S4 is sent to the switch S55.
  • the filter circuit 40A is disconnected from the voltage supply path P41 (S107).
  • the output switch circuit 30 selectively outputs at least one of the plurality of discrete voltages to the external connection terminal 141 based on the control signal S3 (S109). As a result, at least one of the plurality of discrete voltages is selectively supplied to the power amplifier 2A.
  • the digital control circuit 60 receives a digital control signal indicative of closing the switch S55, and transmits a control signal S4 to the switch S55 to close the switch S55.
  • the output switch circuit 30 is connected to the external connection terminal 142 (that is, the voltage supply path P42 is connected), and the filter circuit 40A is connected to the voltage supply path P42. (S111).
  • the output switch circuit 30 selectively outputs at least one of the plurality of discrete voltages to the external connection terminal 142 based on the control signal S3 (S113). As a result, at least one of the plurality of discrete voltages is selectively supplied to the power amplifier 2B.
  • a tracker module 100 will be described as an implementation example of the tracker circuit 1A configured as described above with reference to FIGS. 6 to 8.
  • the power inductor L71 included in the preregulator circuit 10 is not arranged on the module board 90, but the present invention is not limited thereto. That is, the power inductor L71 may be placed on the module board 90.
  • FIG. 6 is a plan view of the tracker module 100 according to this embodiment.
  • FIG. 7 is a plan view of the tracker module 100 according to the present embodiment, and is a perspective view of the main surface 90b side of the module board 90 from the positive side of the z-axis.
  • FIG. 8 is a cross-sectional view of the tracker module 100 according to this embodiment. The cross section of the tracker module 100 in FIG. 8 is a cross section taken along the line VIII-VIII in FIGS. 6 and 7, respectively.
  • FIGS. 6 to 8 illustration of a portion of the wiring that connects the plurality of circuit components arranged on the module board 90 is omitted.
  • 6 and 7 illustration of a resin member 91 that covers a plurality of circuit components and a shield electrode layer 92 that covers the surface of the resin member 91 is omitted.
  • hatched blocks represent arbitrary circuit components that are not essential to the present invention.
  • the tracker module 100 includes a plurality of active elements and passive elements included in the preregulator circuit 10, switched capacitor circuit 20, output switch circuit 30, filter circuit 40A, and digital control circuit 60 shown in FIGS. 3 and 4. In addition to the circuit components, it includes a module board 90, a resin member 91, a shield electrode layer 92, and a plurality of electrodes 150.
  • the module board 90 has main surfaces 90a and 90b facing each other.
  • a ground electrode layer 90e and the like are formed within the module substrate 90 and on the main surface 90a. Note that although the module substrate 90 has a rectangular shape in plan view in FIGS. 6 and 7, it is not limited to this shape.
  • LTCC low temperature co-fired ceramics
  • HTCC high temperature co-fired ceramics
  • a component-embedded board, a board having a redistribution layer (RDL), a printed circuit board, or the like can be used, but the present invention is not limited to these.
  • An integrated circuit 80, capacitors C10 to C16, C20, C30, C40, C51, C61 to C64, C81, and C82, an inductor L51, and a resin member 91 are arranged on the main surface 90a. .
  • the integrated circuit 80 includes a PR switch section 80a, an SC switch section 80b, an OS switch section 80c, and a filter switch section 80d.
  • the PR switch unit 80a includes switches S61 to S63, S71, and S72.
  • the SC switch unit 80b includes switches S11 to S14, S21 to S24, S31 to S34, and S41 to S44.
  • the OS switch unit 80c includes switches S51 to S54.
  • the filter switch section 80d includes a switch S55.
  • the PR switch section 80a, the SC switch section 80b, the OS switch section 80c, and the filter switch section 80d are included in a single integrated circuit 80, but the present invention is not limited to this.
  • the PR switch section 80a and the SC switch section 80b may be included in one integrated circuit, and the OS switch section 80c and the filter switch section 80d may be included in another integrated circuit.
  • the SC switch section 80b, the OS switch section 80c, and the filter switch section 80d may be included in one integrated circuit, and the PR switch section 80a may be included in another integrated circuit.
  • the PR switch section 80a, the OS switch section 80c, and the filter switch section 80d may be included in one integrated circuit, and the SC switch section 80b may be included in another integrated circuit. Further, for example, the PR switch section 80a, the SC switch section 80b, the OS switch section 80c, and the filter switch section 80d may be individually included in four integrated circuits. Note that multiple integrated circuits can be manufactured in different process technology nodes.
  • the integrated circuit 80 has a rectangular shape in a plan view of the module substrate 90, but the integrated circuit 80 is not limited to this shape.
  • the integrated circuit 80 is configured using, for example, CMOS (Complementary Metal Oxide Semiconductor), and specifically may be manufactured by an SOI (Silicon on Insulator) process. Note that the integrated circuit 80 is not limited to CMOS.
  • CMOS Complementary Metal Oxide Semiconductor
  • SOI Silicon on Insulator
  • a chip capacitor means a surface mount device (SMD) that constitutes a capacitor. Note that mounting a plurality of capacitors is not limited to chip capacitors. For example, some or all of the plurality of capacitors may be included in an integrated passive device (IPD) or may be included in the integrated circuit 80.
  • IPD integrated passive device
  • the inductor L51 is implemented as a chip inductor.
  • a chip inductor means an SMD that constitutes an inductor. Note that the mounting of the inductor L51 is not limited to a chip inductor. For example, inductor L51 may be included in the IPD.
  • the plurality of capacitors and inductors thus arranged on the main surface 90a are arranged around the integrated circuit 80 in groups for each circuit.
  • the group of capacitors C61 to C64 included in the preregulator circuit 10 is sandwiched between a straight line along the left side of the integrated circuit 80 and a straight line along the left side of the module board 90 in a plan view of the module board 90. It is arranged in a region on the main surface 90a. Thereby, the group of circuit components included in the preregulator circuit 10 is placed near the PR switch section 80a within the integrated circuit 80.
  • the groups of capacitors C10 to C16, C20, C30, and C40 included in the switched capacitor circuit 20 are sandwiched between a straight line along the upper side of the integrated circuit 80 and a straight line along the upper side of the module board 90 in a plan view of the module board 90. and a region on the main surface 90a sandwiched between a straight line along the right side of the integrated circuit 80 and a straight line along the right side of the module board 90.
  • the group of circuit components included in the switched capacitor circuit 20 is placed near the SC switch section 80b within the integrated circuit 80.
  • the SC switch section 80b is arranged closer to the switched capacitor circuit 20 than each of the PR switch section 80a and the OS switch section 80c.
  • the group of capacitor C51 and inductor L51 included in the filter circuit 40A is located on the main surface 90a between the straight line along the lower side of the integrated circuit 80 and the straight line along the lower side of the module board 90 in a plan view of the module board 90. located in the area.
  • the group of circuit components included in the filter circuit 40A is arranged near the filter switch section 80d within the integrated circuit 80. That is, the filter switch section 80d is arranged closer to the capacitor C51 and the inductor L51 of the filter circuit 40A than each of the PR switch section 80a and the SC switch section 80b.
  • a plurality of electrodes 150 are arranged on the main surface 90b. At least one of the plurality of electrodes 150 functions as the external connection terminal 141 shown in FIG.
  • the plurality of electrodes 150 are electrically connected to the plurality of electronic components arranged on the main surface 90a via via conductors formed within the module substrate 90. Copper electrodes can be used as the plurality of electrodes 150, but are not limited thereto. For example, solder electrodes may be used as the plurality of electrodes.
  • the resin member 91 covers the main surface 90a and at least a portion of the plurality of electronic components on the main surface 90a.
  • the resin member 91 has a function of ensuring reliability such as mechanical strength and moisture resistance of the plurality of electronic components on the main surface 90a. Note that the resin member 91 does not need to be included in the tracker module 100.
  • the shield electrode layer 92 is an example of a metal layer, and is, for example, a thin metal film formed by a sputtering method.
  • the shield electrode layer 92 is formed so as to cover the surfaces (top and side surfaces) of the resin member 91.
  • the shield electrode layer 92 is connected to ground and prevents external noise from entering the electronic components that make up the tracker module 100, and prevents noise generated in the tracker module 100 from interfering with other modules or other devices. Note that the shield electrode layer 92 does not have to be included in the tracker module 100.
  • the configuration of the tracker module 100 shown in FIGS. 6 to 8 is an example and is not limited thereto.
  • a portion of the capacitor and inductor disposed on the main surface 90a may be formed within the module substrate 90.
  • some of the capacitors and inductors arranged on the main surface 90a may not be included in the tracker module 100 and may not be arranged on the module substrate 90.
  • the tracker circuit 1A includes the output switch circuit 30 configured to selectively output at least one of a plurality of discrete voltages to the power amplifiers 2A and 2B.
  • 2A is configured to amplify the high frequency signal RF A of band A
  • the power amplifier 2B is configured to amplify the high frequency signal RF B of band B, and further connects the output switch circuit 30 and the power amplifier 2A.
  • It includes a voltage supply path P41, a voltage supply path P42 that connects the output switch circuit 30 and the power amplifier 2B, and a filter circuit 40A that can be shunt-connected to the voltage supply paths P41 and P42.
  • the tracker circuit 1A has an external connection terminal 141 connected to the power amplifier 2A, an external connection terminal 142 connected to the power amplifier 2B, and a plurality of discrete voltages.
  • an output switch circuit 30 configured to selectively output at least one of and an external connection terminal 142, and a filter circuit 40A connected between the voltage supply path P41 and the ground and between the voltage supply path P42 and the ground.
  • the filter circuit 40A can be shunt-connected to the voltage supply paths P41 and P42 of the output switch circuit 30, noise can be reduced in the voltage supply paths P41 and P42. Therefore, IMD in the power amplifiers 2A and 2B can be suppressed, spurious emissions can be reduced, and ACPR/ACLR can be improved, for example. Further, the filter circuit 40A may be connected in shunt to the voltage supply paths P41 and P42 instead of being connected in series. Therefore, loss in the voltage supply paths P41 and P42 can be reduced, and deterioration of the plurality of discrete voltages supplied to the power amplifiers 2A and 2B can be suppressed. Furthermore, since the filter circuit 40A can be connected to both the voltage supply paths P41 and P42, the circuit scale can be reduced compared to the case where separate filter circuits are required for the voltage supply paths P41 and P42.
  • the tracker circuit 1A may further include a switch S55 connected between the voltage supply path P41 and the filter circuit 40A, and the filter circuit 40A may be connected between the switch S55 and the ground. It may also include an inductor L51 and a capacitor C51 connected in series.
  • the switch S55 is connected between the voltage supply path P41 and the filter circuit 40A, so that it is possible to switch between connecting and disconnecting the filter circuit 40A to the voltage supply path P41. Therefore, it is possible to switch between prioritizing the reduction of noise in the voltage supply path P41 and prioritizing the suppression of degradation of multiple discrete voltages in the voltage supply path P41.
  • one end of the switch S55 may be connected to the output switch circuit 30, and the other end of the switch S55 may be connected to the filter circuit 40A and the power amplifier 2B (external connection terminal 142). ) may be connected to.
  • the switch S55 is connected in series to the voltage supply path P42, and by opening the switch S55, the voltage supply path P42 can be disconnected from the voltage supply path P41. Therefore, the deterioration of the multiple discrete voltages in the voltage supply path P41 can be further suppressed.
  • the switch S55 when the high frequency signal RF A is amplified by the power amplifier 2A, (i) if the channel bandwidth of the high frequency signal RF A is equal to or larger than the first threshold width, The switch S55 may be opened, and (ii) if the channel bandwidth of the high frequency signal RF A is less than the first threshold width, the switch S55 may be closed and the high frequency signal RF B is amplified by the power amplifier 2B. switch S55 may be closed.
  • the switch S55 of the filter circuit 40A is closed. If the channel bandwidth is narrow, the distance (frequency) from the center frequency of the channel to the adjacent channel is short, so the frequency that causes IMD that affects ACP becomes low. When a plurality of discrete voltages are supplied, the lower the frequency in the voltage supply path P41, the greater the noise, so the narrower the channel bandwidth, the greater the noise at the frequency that causes IMD that affects the ACP. Therefore, when the channel bandwidth is narrow, by closing the switch S55, priority can be given to reducing noise at frequencies that cause IMD that affects ACP, and spurious emissions (that is, ACP) in the power amplifier 2A can be effectively reduced.
  • the switch S55 of the filter circuit 40A is opened. If the channel bandwidth is wide, the plurality of discrete voltages change quickly, so better responsiveness is required of the voltage supply path P41. Therefore, when the channel bandwidth is wide, by opening the switch S55, it is possible to suppress the deterioration of the responsiveness of the voltage supply path P41, and effectively suppress the deterioration of the plurality of discrete voltages in the voltage supply path P41. can do.
  • band A may be included in the range of 3300 to 5000 MHz
  • band B may be included in the range of 1427 to 2690 MHz.
  • the filter circuit 40A when a radio frequency signal RF A in band A is amplified by the power amplifier 2A, (i) if the channel bandwidth of the radio frequency signal RF A is equal to or greater than the threshold width, the filter circuit 40A is not connected to the voltage supply path P41, and if the channel bandwidth of the radio frequency signal RF A is less than the threshold width, the filter circuit 40A is connected to the voltage supply path P41, and (ii) at least one of a plurality of discrete voltages is selectively supplied to the power amplifier 2A via the voltage supply path P41.
  • the filter circuit 40A When a radio frequency signal RF B in band B is amplified by the power amplifier 2B, (i) the filter circuit 40A is connected to the voltage supply path P42, and (ii) at least one of a plurality of discrete voltages is selectively supplied to the power amplifier 2B via the voltage supply path P42.
  • the filter circuit 40A can be connected to the voltage supply path P41. If the channel bandwidth is narrow, the distance (frequency) from the center frequency of the channel to the adjacent channel is short, so the frequency that causes IMD that affects ACP becomes low. When a plurality of discrete voltages are supplied, the lower the frequency in the voltage supply path P41, the greater the noise, so the narrower the channel bandwidth, the greater the noise at the frequency that causes IMD that affects the ACP.
  • the filter circuit 40A can be connected to the voltage supply path P41 when the channel bandwidth is narrow. priority can be given to reducing noise at frequencies that cause IMD that affects ACP, and spurious emissions in the power amplifier 2A ( In other words, ACP) can be effectively reduced.
  • the filter circuit 40A can be disconnected from the voltage supply path P41. If the channel bandwidth is wide, the plurality of discrete voltages change quickly, so better responsiveness is required of the voltage supply path P41.
  • FIG. 9 is a partial circuit configuration diagram of the tracker circuit 1B according to this modification.
  • FIG. 9 is an exemplary circuit configuration, and tracker circuit 1B and filter circuit 40B may be implemented using any of a wide variety of circuit implementations and circuit techniques. Therefore, the description of filter circuit 40B provided below should not be construed as limiting.
  • the tracker circuit 1B includes a preregulator circuit 10, a switched capacitor circuit 20, an output switch circuit 30, a filter circuit 40B, a DC power supply 50, a digital control circuit 60, and an external circuit. It includes connection terminals 141 and 142 and switches S55 to S5A.
  • the filter circuit 40B is an example of a first filter circuit and is a pulse shaping network.
  • the filter circuit 40B is configured to be shunt-connectable to the voltage supply paths P41 and P42.
  • the filter circuit 40B can attenuate noise components of the signals (a plurality of discrete voltages) transmitted through the voltage supply paths P41 and P42.
  • the filter circuit 40B is shunt-connected to the voltage supply path P41 via a switch S55 or S56. That is, the filter circuit 40B is connected between the voltage supply path P41 and the ground via the switch S55 or S56.
  • the filter circuit 40B is shunt-connected to the voltage supply path P42 via a switch S58 or S59. That is, the filter circuit 40B is connected between the voltage supply path P42 and the ground via the switch S58 or S59.
  • the filter circuit 40B includes inductors L51 and L52 connected in series and a capacitor C51.
  • Inductor L51 is an example of a first inductor, and is connected between switches S55 and S58, inductor L52, and capacitor C51. Specifically, one end of inductor L51 is connected to capacitor C51, and the other end of inductor L51 is connected to switches S55 and S58 and inductor L52.
  • Inductor L52 is an example of a second inductor, and is connected between switches S56 and S59 and inductor L51. Specifically, one end of inductor L52 is connected to switches S56 and S59, and the other end of inductor L52 is connected to inductor L51.
  • Capacitor C51 is an example of a first capacitor, and is connected between inductor L51 and ground. Specifically, one end of the capacitor C51 is connected to the inductor L51, and the other end of the capacitor C51 is connected to the ground.
  • the switches S55 and S56 are examples of a first switch and a second switch, respectively, and are connected in parallel between the voltage supply path P41 and the filter circuit 40B. Specifically, one end of the switch S55 is connected to the switch S57 and the external connection terminal 141, and the other end of the switch S55 is connected to the inductor L51. One end of the switch S56 is connected to the switch S57 and the external connection terminal 141, and the other end of the switch S56 is connected to the inductor L52.
  • the switch S57 is an example of a third switch, and is connected in series to the voltage supply path P41. Specifically, one end of the switch S57 is connected to the output switch circuit 30, and the other end of the switch S57 is connected to the external connection terminal 141. Note that the switch S57 may not be included in the tracker circuit 1B.
  • the switches S58 and S59 are examples of a fourth switch and a fifth switch, respectively, and are connected in parallel between the voltage supply path P42 and the filter circuit 40B. Specifically, one end of the switch S58 is connected to the switch S5A and the external connection terminal 142, and the other end of the switch S58 is connected to the inductor L51. One end of the switch S59 is connected to the switch S5A and the external connection terminal 142, and the other end of the switch S59 is connected to the inductor L52.
  • the switch S5A is an example of a sixth switch, and is connected in series to the voltage supply path P42. Specifically, one end of the switch S5A is connected to the output switch circuit 30, and the other end of the switch S5A is connected to the external connection terminal 142. Note that the switch S5A may not be included in the tracker circuit 1B.
  • the switches S55 to S5A connected in this way are turned on/off based on the control signal S4. Specifically, the on/off of the switches S55 to S5A is controlled as follows.
  • the channel bandwidth of the high frequency signal RF A is equal to or greater than the first threshold width.
  • switch S57 is closed and switches S55, S56 and S58-S5A are opened.
  • inductors L51 and L52 and capacitor C51 are disconnected from voltage supply path P41.
  • the filter circuit 40B does not function as a band-rejection filter for the voltage supply path P41.
  • the channel bandwidth of the high frequency signal RF A is equal to or larger than the second threshold width. If it is less than the threshold width, switches S55 and S57 are closed and switches S56 and S58 to S5A are opened. Thereby, the inductor L51 and the capacitor C51 are shunt-connected to the voltage supply path P41. At this time, the plurality of discrete voltages V T1 are supplied to the power amplifier 2A via the external connection terminal 141, and the filter circuit 40B has a first stop band that depends on the first threshold width. Functions as a one-band rejection filter. For example, when the first threshold width is 75 MHz, the first stop band includes a frequency (75 MHz) obtained by multiplying the value of the first threshold width (75 MHz) by a predetermined coefficient (1.5). be done.
  • the channel bandwidth of the high frequency signal RF B or RF C is the second threshold width. If the width is less than the first threshold width, switches S58 and S5A are closed, and switches S55 to S57 and S59 are opened. Thereby, the inductor L51 and the capacitor C51 are shunt-connected to the voltage supply path P42. At this time, the plurality of discrete voltages V T2 are supplied to the power amplifier 2B via the external connection terminal 142, and the filter circuit 40B functions as a first band-rejection filter having a first stop band in the voltage supply path P42. .
  • the channel bandwidth of the high frequency signal RF B or RF C is the second threshold width. If it is less than that, switches S59 and S5A are closed and switches S55 to S58 are opened. Thereby, inductors L51 and L52 and capacitor C51 are shunt-connected to voltage supply path P42. At this time, the plurality of discrete voltages V T2 are supplied to the power amplifier 2B via the external connection terminal 142, and the filter circuit 40B functions as a second band-rejection filter having a second rejection band in the voltage supply path P42. .
  • first threshold width and second threshold width used in controlling such switches S55 to S5A values determined in advance experimentally and/or empirically can be used.
  • first threshold width a frequency width (for example, 100 MHz) that is wider than the second threshold width is used
  • second threshold width a frequency width that is narrower than the first threshold width (for example, 50 MHz) is used.
  • the filter circuit 40B functions as a variable band rejection filter whose stop band changes according to the channel bandwidth.
  • the values of the first threshold width, the second threshold width, and the predetermined coefficient are examples, and are not limited to the values described above.
  • the tracker circuit 1B further includes switches S55 and S56 connected in parallel between the voltage supply path P41 and the filter circuit 40B, the output switch circuit 30 and the power amplifier 2A (external connection terminal 141), switches S58 and S59 connected in parallel between voltage supply path P42 and filter circuit 40B, and output switch circuit 30 and power amplifier 2B (external connection terminal 142).
  • the filter circuit 40B may include inductors L51 and L52 and a capacitor C51 connected in series, and one end of the switch S55 and one end of the switch S56 are connected to the voltage supply path P41.
  • One end of the switch S58 and one end of the switch S59 may be connected to the voltage supply path P42, and the other end of the switch S55 and the other end of the switch S58 are connected to one end of the inductor L51 and one end of the inductor L52.
  • the other end of the switch S56 and the other end of the switch S59 may be connected to the other end of the inductor L52, and the capacitor C51 may be connected between the other end of the inductor L51 and ground. good.
  • the filter circuit 40B it is possible to switch between connecting and disconnecting the filter circuit 40B to the voltage supply paths P41 and P42 using the switches S55 to S5A. Furthermore, in connection of the filter circuit 40B to the voltage supply paths P41 and P42, it is possible to switch between shunt connection of inductors L51 and L52 and capacitor C51 and shunt connection of inductor L51 and capacitor C51. Therefore, the stop band of the filter circuit 40B can be changed, and a stop band suitable for suppressing IMD in the power amplifiers 2A and 2B can be selected. As a result, spurious emissions in power amplifiers 2A and 2B can be effectively reduced.
  • the switch S57 when the high frequency signal RF A is amplified by the power amplifier 2A, (i) if the channel bandwidth of the high frequency signal RF A is equal to or greater than the first threshold width, the switch S57 may be closed, and switches S55, S56 and S58 to S5A may be opened, and (ii) if the channel bandwidth of the high frequency signal RF A is greater than or equal to the second threshold width and less than the first threshold width; , switches S55 and S57 may be closed, and switches S56 and S58-S5A may be opened; (iii) if the channel bandwidth of the radio frequency signal RF A is less than a second threshold width, switch S56 and S57 may be closed, and the switches S55 and S58 to S5A may be opened, so that when the high frequency signal RF B or RF C is amplified in the power amplifier 2B, (i) the high frequency signal RF B or If the channel bandwidth of RF C is greater than or equal to the
  • the filter circuit 40B when the channel bandwidth of the high frequency signal RF A is narrow, the filter circuit 40B can be shunt-connected to the voltage supply path P41, and when the channel bandwidth of the high frequency signal RF B or RF C is narrow, Filter circuit 40B can be connected to voltage supply path P42.
  • the inductor L52 can be connected or disconnected depending on the channel bandwidth of the high frequency signals RF A to RF C. Thereby, a stop band corresponding to the channel bandwidth can be realized, and spurious emissions in the power amplifiers 2A and 2B can be reduced more effectively.
  • the filter circuit 40B can be disconnected from the voltage supply paths P41 and P42. Thereby, deterioration of the responsiveness of the voltage supply paths P41 and P42 can be suppressed, and deterioration of the plurality of discrete voltages in the voltage supply paths P41 and P42 can be effectively suppressed.
  • Modification 2 of Embodiment 1 differs from Modification 1 of Embodiment 1 mainly in the connection between the filter circuit and the voltage supply path, and the number of switches used therein.
  • the tracker circuit according to this modification will be described below with reference to the drawings, focusing on the differences from modification 1.
  • FIG. 10 is a partial circuit configuration diagram of a tracker circuit 1C according to this modification.
  • FIGS. 2 and 10 are exemplary circuit configurations, and tracker circuit 1C and filter circuit 40B may be implemented using any of a wide variety of circuit implementations and circuit techniques. Therefore, the description of tracker circuit 1C and filter circuit 40B provided below should not be construed as limiting.
  • the tracker circuit 1C includes a preregulator circuit 10, a switched capacitor circuit 20, an output switch circuit 30, a filter circuit 40B, a DC power supply 50, a digital control circuit 60, and an external circuit. It includes connection terminals 141 and 142 and switches S55 and S56.
  • the filter circuit 40B is an example of a first filter circuit, and is configured to be shunt-connectable to the voltage supply paths P41 and P42.
  • the filter circuit 40B can attenuate noise components of the signals (a plurality of discrete voltages) transmitted through the voltage supply paths P41 and P42.
  • the filter circuit 40B is shunt-connected to the voltage supply path P41 via a switch S55 or S56. That is, the filter circuit 40B is connected between the voltage supply path P41 and the ground via the switch S55 or S56.
  • the filter circuit 40B is shunt-connected to the voltage supply path P42 via a switch S55 or S56. That is, the filter circuit 40B is connected between the voltage supply path P42 and the ground via the switch S55 or S56.
  • the filter circuit 40B includes inductors L51 and L52 connected in series and a capacitor C51.
  • Inductor L51 is an example of a first inductor, and is connected between switch S55, inductor L52, and capacitor C51. Specifically, one end of inductor L51 is connected to switch S55 and inductor L52, and the other end of inductor L51 is connected to capacitor C51.
  • the inductor L52 is an example of a second inductor, and is connected between the switch S55 and the external connection terminal 142, and between the switch S56 and the inductor L51. Specifically, one end of the inductor L52 is connected to the switch S55 and the inductor L51, and the other end of the inductor L52 is connected to the switch S56 and the external connection terminal 142.
  • the inductor L52 may be connected in series to the voltage supply path P42. That is, a current larger than that of the inductor L51 flows through the inductor L52. Therefore, the rated current of the inductor L52 is larger than the rated current of the inductor L51. As a result, the size of the inductor L52 is larger than the size of the inductor L51.
  • the rated current of the inductor is the so-called DC superimposed rated current, and can be determined by measuring the current value when the inductance value decreases by 30% with respect to the initial inductance value without superimposed current. .
  • Capacitor C51 is an example of a first capacitor, and is connected between inductor L51 and ground. Specifically, one end of the capacitor C51 is connected to the inductor L51, and the other end of the capacitor C51 is connected to the ground.
  • the switches S55 and S56 are examples of a first switch and a second switch, respectively, and are connected in parallel between the voltage supply path P41 and the filter circuit 40B. Specifically, one end of the switch S55 is connected to the voltage supply path P41, and the other end of the switch S55 is connected to the inductors L51 and L52. One end of the switch S56 is connected to the voltage supply path P41, and the other end of the switch S56 is connected to the inductor L52 and the external connection terminal 142.
  • switches S55 and S56 connected in this way are turned on/off based on the control signal S4. Specifically, the on/off of switches S55 and S56 is controlled as follows.
  • the channel bandwidth of the high frequency signal RF A is equal to or greater than the first threshold width. For example, switches S55 and S56 are opened. Thereby, inductors L51 and L52 and capacitor C51 are disconnected from voltage supply path P41. At this time, the plurality of discrete voltages V T1 are supplied to the power amplifier 2A via the external connection terminal 141, but the filter circuit 40B does not function as a band-rejection filter for the voltage supply path P41.
  • the channel bandwidth of the high frequency signal RF A is equal to or larger than the second threshold width. If it is less than the threshold width, switch S55 is closed and switch S56 is opened. Thereby, the inductor L51 and the capacitor C51 are shunt-connected to the voltage supply path P41. At this time, the plurality of discrete voltages V T1 are supplied to the power amplifier 2A via the external connection terminal 141, and the filter circuit 40B has a first stop band that depends on the first threshold width. Functions as a one-band rejection filter. For example, when the first threshold width is 50 MHz, the first stop band includes a frequency (75 MHz) obtained by multiplying the value of the first threshold width (50 MHz) by a predetermined coefficient (1.5). be done.
  • the filter circuit 40B has a second stopband that depends on the second threshold width. Functions as a two-band rejection filter. For example, when the second threshold width is 20 MHz, a stop band that includes a frequency (30 MHz) obtained by multiplying the value of the second threshold width (20 MHz) by a predetermined coefficient (1.5) is realized as the second stop band. be done.
  • the same threshold width as in Modification 1 of Embodiment 1 can be used.
  • the filter circuit 40B functions as a variable band rejection filter whose stop band changes according to the channel bandwidth.
  • the tracker circuit 1C may further include switches S55 and S56 connected in parallel between the voltage supply path P41 and the filter circuit 40B, and the filter circuit 40B may be connected in series.
  • one end of switch S55 and one end of switch S56 may be connected to the first voltage supply path
  • the other end of switch S55 may include one end of inductor L51 and one end of inductor L52.
  • the other end of the switch S56 may be connected to the other end of the inductor L52 and the second power amplifier (external connection terminal 142), and the capacitor C51 may be connected to the other end of the inductor L51 and the ground. may be connected between.
  • the connections of the inductor L52 to the voltage supply paths P41 and P42 can be switched by the switches S55 and S56, and the stop band of the filter circuit 40B can be changed.
  • inductors L51 and L52 and capacitor C51 are disconnected from voltage supply path P41, inductor L51 and capacitor C51 are shunt-connected to voltage supply path P41, and inductors L51 and L52 and capacitor are connected to voltage supply path P41.
  • the shunt connection of C51 to the voltage supply path P41 can be switched using two switches S55 and S56.
  • the inductor L51 and capacitor C51 are shunt-connected to the voltage supply path P42, and the inductor L52 is connected in series to the voltage supply path P42, and the inductors L51 and L52 and the capacitor C51 are connected to the voltage supply path P42.
  • Shunt connection to path P42 can be switched using two switches S55 and S56. In this way, in the filter circuit 40B, switching of a plurality of stopbands for the two voltage supply paths P41 and P42 can be realized using the two switches S55 and S56.
  • the switch S55 and S56 may be opened, and (ii) if the channel bandwidth of the high frequency signal RF A is greater than or equal to the second threshold width and less than the first threshold width, the switch S55 may be closed, and the switch S56 may be closed.
  • the switch S55 may be opened and the switch S56 may be closed, and the power amplifier 2B
  • the switch S55 may be closed and the switch S56 may be opened.
  • the switch S55 may be opened and the switch S56 may be closed.
  • the switches S55 and S56 can be turned on/off according to the band and channel bandwidth of the high frequency signal, reducing noise in the voltage supply paths P41 and P42 and suppressing deterioration of multiple discrete voltages. It is possible to achieve a balance between
  • band A may be included in the range of 3300 to 5000 MHz, and bands B and C may be included in the range of 1427 to 2690 MHz.
  • the tracker circuit 1C can realize more types of stopbands according to the channel bandwidth, the wider the usable channel bandwidth and the higher the band. Therefore, the stopband can be controlled more precisely according to the channel bandwidth, and spurious emissions in the power amplifiers 2A and 2B can be effectively reduced.
  • the rated current of inductor L52 may be greater than the rated current of inductor L51.
  • the rated current of the inductor L52 that can be connected in series to the voltage supply path P42 can be made higher than the rated current of the inductor L51 that is not connected in series to the voltage supply paths P41 and P42, resulting in stable operation of the tracker circuit 1C. can contribute to
  • the tracker circuit according to this embodiment is mainly different from the tracker circuits according to the first embodiment and its modifications in that the tracker circuit according to this embodiment can supply a plurality of discrete voltages to three different power amplifiers.
  • the tracker circuit according to this embodiment will be described below with reference to the drawings, focusing on the differences from the second modification of the first embodiment.
  • FIG. 11 is a circuit configuration diagram of a communication device 7D according to this embodiment.
  • FIG. 11 is an exemplary circuit configuration, and communication device 7D may be implemented using any of a wide variety of circuit implementations and circuit techniques. Therefore, the description of communication device 7D provided below should not be construed as limiting.
  • the communication device 7D includes a tracker circuit 1D, power amplifiers 2A, 2B, and 2D, filters 3A to 3D, switches 4A to 4C, an RFIC 5, and antennas 6A, 6B, and 6D. Be prepared.
  • the tracker circuit 1D can supply a plurality of discrete voltages V T1 and V T2 based on the tracking mode to the power amplifiers 2A and 2B, respectively, and can further supply a plurality of discrete voltages V T3 based on the tracking mode to the power amplifier 2D.
  • the tracker circuit 1D includes a pre-regulator circuit 10, a switched capacitor circuit 20, an output switch circuit 30, filter circuits 40B and 40D, a DC power supply 50, a digital control circuit 60, external connection terminals 141 to 143, and switches S55, S56, and S5B (see Fig. 12).
  • the external connection terminal 143 is an example of a third external connection terminal, which is connected to the power amplifier 2D outside the tracker circuit 1D and is connected to the output switch circuit 30 via the voltage supply path P43 inside the tracker circuit 1D.
  • the voltage supply path P43 is an example of the third voltage supply path, and is part of the path connecting the output switch circuit 30 and the power amplifier 2D.
  • the voltage supply path P43 is a path connecting between the output switch circuit 30 and the external connection terminal 143, and partially overlaps with the voltage supply paths P41 and P42. Note that the voltage supply path P43 does not have to overlap the voltage supply paths P41 and P42 at all.
  • Power amplifier 2D is an example of a third power amplifier, and is connected between RFIC 5 and filter 3D. Furthermore, power amplifier 2D is connected to tracker circuit 1D. The power amplifier 2D can amplify the band D high frequency signal RF D (an example of the third high frequency signal) received from the RFIC 5 using the plurality of discrete voltages V T3 received from the tracker circuit 1D.
  • RF D an example of the third high frequency signal
  • Filter 3D is connected between power amplifier 2D and antenna 6D.
  • Filter 3D is a bandpass filter having a passband that includes the transmission band of band D.
  • Band D is a frequency band for a communication system constructed using RAT, and is defined in advance by a standardization organization or the like.
  • Band D is an example of a third band, and in this embodiment is an FDD band.
  • band D is included in the low band group (698 to 960 MHz). Note that band D is not limited to the FDD band, nor is it limited to the frequency band included in the low band group.
  • the antenna 6D outputs the band D transmission signal input from the power amplifier 2D via the filter 3D.
  • Antenna 6D may not be included in communication device 7D.
  • FIG. 12 is a partial circuit configuration diagram of the tracker circuit 1D according to this embodiment.
  • FIG. 12 is an exemplary circuit configuration, and tracker circuit 1D and filter circuit 40D may be implemented using any of a wide variety of circuit implementations and circuit techniques. Therefore, the description of tracker circuit 1D and filter circuit 40D provided below should not be construed as limiting.
  • the filter circuit 40D is an example of a second filter circuit, and is configured to be shunt-connectable to the voltage supply paths P41 to P43.
  • the filter circuit 40D can attenuate noise components of the signals (a plurality of discrete voltages) transmitted through the voltage supply paths P41 to P43.
  • the filter circuit 40D includes an inductor L53 and a capacitor C52 connected in series.
  • Inductor L53 is an example of a third inductor, and is connected between voltage supply path P43 and capacitor C52. Specifically, one end of the inductor L53 is connected to the switch S5B and the external connection terminal 143, and the other end of the inductor L53 is connected to the capacitor C52.
  • Capacitor C52 is an example of a second capacitor, and is connected between inductor L53 and ground. Specifically, one end of capacitor C52 is connected to inductor L53, and the other end of capacitor C52 is connected to ground.
  • the switch S5B is an example of a third switch, and is connected between the output switch circuit 30 and the external connection terminal 143, and is also connected between the voltage supply path P42 and the inductor L53. Specifically, one end of the switch S5B is connected to the inductor L52 and the external connection terminal 142, and the other end of the switch S5B is connected to the inductor L53 and the external connection terminal 143.
  • the switch S5B connected in this way is turned on/off based on the control signal S4. Specifically, the on/off of switches S55, S56, and S5B is controlled as follows.
  • the channel bandwidth of the high frequency signal RF A is greater than or equal to the second threshold width and less than the first threshold width. If so, switch S55 is closed and switches S56 and S5B are opened. Thereby, the inductor L51 and the capacitor C51 are shunt-connected to the voltage supply path P41. At this time, the plurality of discrete voltages V T1 are supplied to the power amplifier 2A via the external connection terminal 141, and the filter circuit 40B has a first stop band that depends on the first threshold width. Functions as a one-band rejection filter.
  • a plurality of discrete voltages V T1 are supplied to the power amplifier 2A via the external connection terminal 141, and the filter circuits 40B and 40D generate a second stop band that depends on the second threshold width in the voltage supply path P41.
  • the filter functions as a second band-rejection filter.
  • the filter circuits 40B and 40D act as a second band rejection filter having a second stop band in the voltage supply path P42. Function.
  • the same threshold width as in Modification 1 of Embodiment 1 can be used.
  • the filter circuits 40B and 40D function as variable band rejection filters whose stop bands change according to the channel bandwidth.
  • the output switch circuit 30 may be further configured to selectively output at least one of the plurality of discrete voltages to the power amplifier 2D
  • the power amplifier 2D may be configured to amplify the high frequency signal RF D of band D
  • the tracker circuit 1D further includes a voltage supply path P43 connecting the output switch circuit 30 and the power amplifier 2D, and a voltage supply path P43 that connects the output switch circuit 30 and the power amplifier 2D.
  • a filter circuit 40D that can be shunt-connected to P41, P42, and P43, switches S55 and S56 that are connected in parallel between voltage supply path P41 and filter circuit 40B, and switches that are connected between voltage supply path P42 and filter circuit 40D.
  • the filter circuit 40B may include inductors L51 and L52 and a capacitor C51 connected in series, and the filter circuit 40D may include an inductor L53 and a capacitor C52 connected in series.
  • switch S55 and one end of switch S56 may be connected to voltage supply path P41, the other end of switch S55 may be connected to one end of inductor L51 and one end of inductor L52, and the other end of switch S56 may be connected to one end of inductor L51 and one end of inductor L52.
  • the capacitor C51 may be connected between the other end of the inductor L51 and the ground, and one end of the switch S5B is connected to the other end of the voltage supply path P42.
  • the other end of the inductor L52 and the power amplifier 2B may be connected, the other end of the switch S5B may be connected to one end of the inductor L53 and the power amplifier 2D, and the capacitor C52 is connected to the other end of the inductor L53 and the ground. It may also be connected between.
  • the tracker circuit 1D further includes a voltage supply path P43 connecting the external connection terminal 143 connected to the power amplifier 2D, the output switch circuit 30 and the external connection terminal 143, and a voltage supply path P43 that connects the output switch circuit 30 and the external connection terminal 143.
  • a filter circuit 40D connected between P41 and ground, connected between voltage supply path P42 and ground, and connected between voltage supply path P43 and ground, and voltage supply path P41 and filter circuit 40B.
  • the filter circuit 40B may include a switch S55 and a switch S56 connected in parallel between them, and a switch S5B connected between the voltage supply path P42 and the filter circuit 40D, and the filter circuit 40B includes an inductor L51 connected in series, L52 and a capacitor C51, the filter circuit 40D may include an inductor L53 and a capacitor C52 connected in series, one end of the switch S55 and one end of the switch S56 may be connected to the voltage supply path P41, The other end of the switch S55 may be connected to one end of the inductor L51 and one end of the inductor L52, the other end of the switch S56 may be connected to the other end of the inductor L52 and the external connection terminal 142, and the capacitor C51 is , the other end of the inductor L51 and the ground, one end of the switch S5B may be connected to the other end of the inductor L52 of the voltage supply path P42 and the external connection terminal 142, and the other end of the switch S5B The end
  • the connections of some and all of the inductors L51 to L53 and the capacitors C51 and C52 to the voltage supply paths P41 to P43 can be changed by the switches S55 to S5B, and the stop band of the filter circuit 40D is changed. be able to.
  • inductors L51 to L53 and capacitors C51 and C52 are disconnected from the voltage supply path P41, inductor L51 and capacitor C51 are shunt-connected to the voltage supply path P41, and inductors L51 to L53 are connected to the voltage supply path P41.
  • the shunt connection of the capacitors C51 and C52 to the voltage supply path P41 can be switched by three switches S55 to S5B.
  • inductor L51 and capacitor C51 are shunt-connected to voltage supply path P42, and inductor L52 is connected in series to voltage supply path P42, and inductors L51 to L53 and capacitors C51 and C52 are connected in series to voltage supply path P42.
  • Shunt connection to the voltage supply path P42 can be switched using three switches S55 to S5B. In this way, in the filter circuit 40D, switching of a plurality of stopbands for the three voltage supply paths P41 to P43 can be realized by the three switches S55 to S5B.
  • switch S55, S56 and S5B may be opened;
  • switch S55 may be closed if the channel bandwidth of the radio frequency signal RF A is greater than or equal to the second threshold width and less than the first threshold width; and switches S56 and S5B may be opened, and (iii) if the channel bandwidth of the radio frequency signal RF A is less than a second threshold width, switch S55 may be opened and switches S56 and S5B are closed;
  • the switch S55 may be closed if (i) the channel bandwidth of the high frequency signal RF B is equal to or greater than the second threshold width, and , switches S56 and S5B may be opened, and (ii) if the channel bandwidth of the channel bandwidth of the
  • the switches S55, S56, and S5B can be turned on/off according to the band and channel bandwidth of the high frequency signal, reducing noise in the voltage supply paths P41 to P43 and deteriorating multiple discrete voltages. It is possible to achieve a balance with the suppression of
  • band A may be included in the range of 3300 to 5000 MHz
  • bands B and C may be included in the range of 1427 to 2690 MHz
  • band D may be included in the range of 1427 to 2690 MHz. may be in the range of 698-960 MHz.
  • the filter circuit 40D can realize more types of stop bands according to the channel bandwidth, the wider the usable channel bandwidth and the higher the band. Therefore, the stopband can be controlled more precisely according to the channel bandwidth, and spurious emissions in the power amplifiers 2A, 2B, and 2D can be effectively reduced.
  • the tracker circuit and tracking method according to the present invention have been described above based on the embodiments, the tracker circuit and tracking method according to the present invention are not limited to the above-mentioned embodiments.
  • the present invention also includes other embodiments realized by combining any of the components in the above-mentioned embodiments, modifications obtained by applying various modifications to the above-mentioned embodiments that a person skilled in the art can conceive without departing from the spirit of the present invention, and various devices incorporating the above-mentioned tracker circuit.
  • circuit elements may be inserted between the circuit elements and paths connecting the signal paths disclosed in the drawings.
  • an impedance matching circuit may be inserted between the power amplifier 2A and the filter 3A.
  • a plurality of discrete voltages are supplied from the switched capacitor circuit to the output switch circuit, but the present invention is not limited to this.
  • a plurality of voltages may be supplied from a plurality of DC/DC converters. Note that when the voltage levels of the plurality of discrete voltages are equally spaced, it is preferable to use a switched capacitor circuit, which is effective in reducing the size of the tracker module.
  • the number of discrete voltages is not limited to four.
  • the plurality of discrete voltages include at least a voltage corresponding to the maximum output power and a voltage corresponding to the most frequently occurring output power, improvement in PAE can be achieved.
  • the plurality of circuit components of the tracker circuit 1A are arranged on the main surface 90a of the module board 90, but they may be arranged on both the main surfaces 90a and 90b.
  • the integrated circuit 80 may be placed on the main surface 90b.
  • the on/off of the switch that connects the filter circuit to the voltage supply path is controlled based on the channel bandwidth of the high frequency signal, but the present invention is not limited to this.
  • the on/off state of the switch may be controlled based on the band of the high frequency signal being amplified by the power amplifier.
  • the tracker circuit includes one output switch circuit 30, but may include a plurality of output switch circuits.
  • the tracker circuit may include two output switch circuits and be configured to supply multiple discrete voltages to six power amplifiers via six external connection terminals.
  • FIG. 13 is a partial circuit configuration diagram of a tracker circuit according to another embodiment.
  • the tracker circuit includes output switch circuits 31 and 32, filter circuits 41B, 41D, 42B, and 42D, external connection terminals 141 to 146, and switches S55, S56, S5B, and S5C to S5G.
  • External connection terminals 144 to 146 are connected to different power amplifiers (not shown), respectively.
  • the external connection terminals 144 to 146 are terminals for supplying a plurality of discrete voltages V T4 to V T6 .
  • Each of the output switch circuits 31 and 32 has a similar configuration to the output switch circuit 30.
  • Each of the filter circuits 41B and 42B includes inductors L51 and L52 and a capacitor C51, similarly to the filter circuit 40B.
  • Each of the filter circuits 41D and 42D includes an inductor L53 and a capacitor C52, similar to the filter circuit 40D.
  • the switch S5C is connected between the voltage supply path P42 and the external connection terminal 146. By closing the switch S5C, the output switch circuit 31 can also output a plurality of discrete voltages to the external connection terminal 146. In other words, the output switch circuit 31 can output a plurality of discrete voltages to the external connection terminal 146 in addition to the external connection terminals 141 to 143.
  • Switches S5D to S5G correspond to switches S55, S56, S5B, and S5C, respectively. Therefore, the output switch circuit 32 can output a plurality of discrete voltages to the external connection terminal 143 in addition to the external connection terminals 144 to 146.
  • the tracker circuit 1A/1B/1C/1D may further include one or more arbitrary additional filter circuits on the voltage supply path P41. good.
  • any additional filter circuit may be connected between the output switch circuit 30 and the node on the voltage supply path P41 to which the switch S55 is connected.
  • an arbitrary additional filter circuit may be connected between the external connection terminal 141 and a node on the voltage supply path P41 to which the switch S55 is connected.
  • These optional additional filter circuits may include inductors and capacitors, similar to filter circuit 40A, for example.
  • the optional additional filter circuit may be connected between the output switch circuit 30 and a node on the voltage supply path P41 to which the switch S55 is connected. Also, for example, the optional additional filter circuit may be connected between a node on the voltage supply path P41 to which the switch S55 is connected and a node on the voltage supply path P41 to which the switch S56 is connected. Also, for example, the optional additional filter circuit may be connected between a node on the voltage supply path P41 to which the switch S56 is connected and the external connection terminal 141.
  • These optional additional filter circuits may include an inductor and a capacitor, for example, similar to the filter circuit 40B.
  • the present invention can be widely used in communication devices such as mobile phones as a tracker circuit that supplies voltage to a power amplifier.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

トラッカ回路（１Ａ）は、複数の離散的電圧の少なくとも１つを選択的に電力増幅器（２Ａ及び２Ｂ）に出力するよう構成された出力スイッチ回路（３０）を備え、電力増幅器（２Ａ）は、バンド（Ａ）の高周波信号（ＲＦＡ）を増幅するよう構成され、電力増幅器（２Ｂ）は、バンド（Ｂ）の高周波信号（ＲＦＢ）を増幅するよう構成され、さらに、出力スイッチ回路（３０）及び電力増幅器（２Ａ）の間を結ぶ電圧供給経路（Ｐ４１）と、出力スイッチ回路（３０）及び電力増幅器（２Ｂ）の間を結ぶ電圧供給経路（Ｐ４２）と、電圧供給経路（Ｐ４１及びＰ４２）にシャント接続可能なフィルタ回路（４０Ａ）と、を備える。

Description

トラッカ回路及びトラッキング方法
　本発明は、トラッカ回路及びトラッキング方法に関する。
　近年、電力増幅器にエンベロープトラッキング（ＥＴ：Envelope Tracking）モードを適用することで、電力付加効率（ＰＡＥ：Power-Added Efficiency）の改善が図られている。特許文献１には、複数の離散的電圧を供給するデジタルＥＴモードに関する技術が開示されている。また、特許文献２には、複数の離散的電圧を供給するシンボル電力トラッキング（ＳＰＴ：Symbol Power Tracking）モードに関する技術が開示されている。
米国特許第８８２９９９３号明細書 米国特許第１０６８６４０７号明細書
　しかしながら、上記従来の技術では、電力増幅器において高周波信号の歪みが大きくなる場合がある。
　そこで、本発明は、複数の離散的電圧を用いて増幅される高周波信号の歪みを抑制することができるトラッカ回路及びトラッキング方法を提供する。
　本発明の一態様に係るトラッカ回路は、複数の離散的電圧の少なくとも１つを選択的に第１電力増幅器及び第２電力増幅器に出力するよう構成された出力スイッチ回路を備え、第１電力増幅器は、第１バンドの第１高周波信号を増幅するよう構成され、第２電力増幅器は、第２バンドの第２高周波信号を増幅するよう構成され、さらに、出力スイッチ回路及び第１電力増幅器の間を結ぶ第１電圧供給経路と、出力スイッチ回路及び第２電力増幅器の間を結ぶ第２電圧供給経路と、第１電圧供給経路及び第２電圧供給経路にシャント接続可能な第１フィルタ回路と、を備える。
　本発明の一態様に係るトラッカ回路は、第１電力増幅器に接続される第１外部接続端子と、第２電力増幅器に接続される第２外部接続端子と、複数の離散的電圧の少なくとも１つを選択的に第１外部接続端子及び第２外部接続端子に出力するよう構成された出力スイッチ回路と、出力スイッチ回路及び第１外部接続端子の間を結ぶ第１電圧供給経路と、出力スイッチ回路及び第２外部接続端子の間を結ぶ第２電圧供給経路と、第１電圧供給経路及びグランドの間に接続され、かつ、第２電圧供給経路及びグランドの間に接続される第１フィルタ回路と、を備える。
　本発明の一態様に係るトラッキング方法は、第１電力増幅器で第１バンドの第１高周波信号が増幅される場合に、（i）第１高周波信号のチャネル帯域幅が閾値幅以上であれば、フィルタ回路を第１電圧供給経路に接続せず、第１高周波信号のチャネル帯域幅が閾値幅未満であれば、フィルタ回路を第１電圧供給経路に接続し、（ii）第１電圧供給経路を介して、複数の離散的電圧の少なくとも１つを選択的に第１電力増幅器に供給し、第２電力増幅器で第２バンドの第２高周波信号が増幅される場合に、（i）フィルタ回路を第２電圧供給経路に接続し、（ii）第２電圧供給経路を介して、複数の離散的電圧の少なくとも１つを選択的に第２電力増幅器に供給する。
　本発明の一態様に係るトラッカ回路などによれば、複数の離散的電圧を用いて増幅される高周波信号の歪みを抑制することができる。
図１Ａは、平均電力トラッキング（ＡＰＴ：Average Power Tracking）モードにおける電源電圧の推移の一例を示すグラフである。 図１Ｂは、アナログＥＴモードにおける電源電圧の推移の一例を示すグラフである。 図１Ｃは、デジタルＥＴモードにおける電源電圧の推移の一例を示すグラフである。 図２は、実施の形態１及びその変形例に係る通信装置の回路構成図である。 図３は、実施の形態１に係るプリレギュレータ回路、スイッチトキャパシタ回路、出力スイッチ回路及びフィルタ回路の回路構成図である。 図４は、実施の形態１に係るデジタル制御回路の回路構成図である。 図５は、実施の形態１に係るトラッキング方法を示すフローチャートである。 図６は、実施の形態１に係るトラッカモジュールの平面図である。 図７は、実施の形態１に係るトラッカモジュールの平面図である。 図８は、実施の形態１に係るトラッカモジュールの断面図である。 図９は、実施の形態１の変形例１に係るトラッカ回路の部分回路構成図である。 図１０は、実施の形態１の変形例２に係るトラッカ回路の部分回路構成図である。 図１１は、実施の形態２に係る通信装置の回路構成図である。 図１２は、実施の形態２に係るトラッカ回路の部分回路構成図である。 図１３は、他の実施の形態に係るトラッカ回路の部分回路構成図である。
　（本発明に至った経緯）
　電力増幅器に複数の離散的電圧が供給される場合、電圧レベルの離散的な変化によりノイズが増加する。特に、電圧レベルの離散的な変化が速いデジタルＥＴモードなどが用いられる場合にはノイズの増加が顕著となる。
　特に、発明者らは、電源電圧のノイズが大きい場合に、相互変調歪み（ＩＭＤ：Intermodulation Distortion）（例えば、高周波信号の周波数にノイズの周波数を加算した周波数に生じる歪み成分）によってスプリアスエミッションが増大し、隣接チャネル漏洩電力比（ＡＣＰＲ／ＡＣＬＲ：Adjacent Channel Power Ratio / Adjacent Channel Leakage Ratio）が劣化するという課題を発見した。
　このようなスプリアスエミッションを減衰させるためのフィルタ回路を電圧供給経路に挿入すれば、トラッカ回路の大型化につながってしまう。特に、トラッカ回路が複数の電力増幅器に電圧を供給する場合には、その問題が顕著となる。
　そこで、以下では、複数の離散的電圧を用いて増幅される高周波信号の歪みを抑制するとともに、トラッカ回路の大型化を抑制することができるトラッカ回路及びトラッキング方法について、実施の形態に基づいて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。
　なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。
　以下の各図において、ｘ軸及びｙ軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視においてモジュール基板が矩形状を有する場合、ｘ軸は、モジュール基板の第１辺に平行であり、ｙ軸は、モジュール基板の第１辺と直交する第２辺に平行である。また、ｚ軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。
　本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「直接接続される」とは、他の回路素子を介さずに接続端子及び／又は配線導体で直接接続されることを意味する。「Ａ及びＢの間に接続される」とは、Ａ及びＢの間でＡ及びＢの両方に接続されることを意味し、Ａ及びＢの間の経路に直列接続されることを意味する。「Ａ及びＢの間の経路」とは、ＡをＢに電気的に接続する導体で構成された経路を意味する。「経路にシリーズ接続される」とは、経路に直列接続されることを意味し、経路の一端と経路の他端との間に接続されることを意味する。「経路にシャント接続される」とは、経路とグランドとの間に接続されることを意味する。
　本発明の部品配置において、「部品が基板に配置される」とは、部品が基板の主面上に配置されること、及び、部品が基板内に配置されることを含む。「部品が基板の主面上に配置される」とは、部品が基板の主面に接触して配置されることに加えて、部品が主面と接触せずに当該主面の上方に配置されること（例えば、部品が主面と接触して配置された他の部品上に積層されること）を含む。また、「部品が基板の主面上に配置される」は、主面に形成された凹部に部品が配置されることを含んでもよい。「部品が基板内に配置される」とは、部品がモジュール基板内にカプセル化されることに加えて、部品の全部が基板の両主面の間に配置されているが部品の一部が基板に覆われていないこと、及び、部品の一部のみが基板内に配置されていることを含む。
　また、本発明の部品配置において、「モジュール基板の平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。「Ａは平面視においてＢと重なる」とは、ｘｙ平面に正投影されたＡの領域の少なくとも一部が、ｘｙ平面に正投影されたＢの領域の少なくとも一部と重なることを意味する。また、「ＡがＢ及びＣの間に配置される」とは、Ｂ内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡを通ることを意味する。
　また、本発明の部品配置において、「ＡがＢに隣接して配置される」とは、ＡとＢとが近接配置されていることを表し、具体的にはＡがＢと対面する空間に他の回路部品が存在しないことを意味する。言い換えると、「ＡがＢに隣接して配置される」とは、ＡのＢに対面する表面上の任意の点から当該表面の法線方向に沿ってＢに到達する複数の線分のいずれもが、Ａ及びＢ以外の回路部品を通らないことを意味する。ここで、回路部品とは、能動素子及び／又は受動素子を含む部品を意味する。つまり、回路部品には、トランジスタ又はダイオード等を含む能動部品、及び、インダクタ、トランスフォーマ、キャパシタ又は抵抗等を含む受動部品が含まれ、端子、コネクタ又は配線等を含む電気機械部品が含まれない。
　本発明において、「端子」とは、要素内の導体が終了するポイントを意味する。なお、要素間の導体のインピーダンスが十分に低い場合には、端子は、単一のポイントだけでなく、要素間の導体上の任意のポイント又は導体全体と解釈される。
　また、「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。
　まず、高周波信号を高効率に増幅する技術として、高周波信号に基づいて時間の経過とともに動的に調整された電源電圧を電力増幅器に供給するトラッキングモードについて説明する。トラッキングモードとは、電力増幅器に印加される電源電圧を動的に調整するモードである。トラッキングモードにはいくつかの種類があるが、ここでは、ＡＰＴモード及びＥＴモード（アナログＥＴモード及びデジタルＥＴモードを含む）について図１Ａ～図１Ｃを参照しながら説明する。図１Ａ～図１Ｃにおいて、横軸は時間を表し、縦軸は電圧を表す。また、太い実線は、電源電圧を表し、細い実線（波形）は、変調信号を表す。
　図１Ａは、ＡＰＴモードにおける電源電圧の推移の一例を示すグラフである。ＡＰＴモードでは、平均電力に基づいて、１フレーム単位で複数の離散的な電圧レベルに電源電圧を変動させる。
　フレームとは、高周波信号（変調信号）を構成する単位を意味する。例えば５ＧＮＲ（5th Generation New Radio）及びＬＴＥ（Long Term Evolution）では、フレームは、１０個のサブフレームを含み、各サブフレームは、複数のスロットを含み、各スロットは、複数のシンボルで構成される。サブフレーム長は１ｍｓであり、フレーム長は１０ｍｓである。
　なお、平均電力に基づいて１フレーム単位又はそれよりも大きな単位で電圧レベルを変動させるモードをＡＰＴモードと呼び、１フレームよりも小さな単位（例えばサブフレーム、スロット又はシンボル）で電圧レベルを変動させるモードと区別する。例えば、シンボル単位で電圧レベルを変動させるモードは、シンボルパワートラッキング（ＳＰＴ：Symbol Power Tracking）モードと呼び、ＡＰＴモードと区別する。
　図１Ｂは、アナログＥＴモードにおける電源電圧の推移の一例を示すグラフである。アナログＥＴモードでは、エンベロープ信号に基づいて電源電圧を連続的に変動させることで変調信号の包絡線が追跡される。
　エンベロープ信号とは、変調信号の包絡線を示す信号である。エンベロープ値は、例えば（Ｉ２＋Ｑ２）の平方根で表される。ここで、（Ｉ，Ｑ）は、コンスタレーションポイントを表す。コンスタレーションポイントとは、デジタル変調によって変調された信号をコンスタレーションダイヤグラム上で表す点である。（Ｉ，Ｑ）は、例えば送信情報に基づいて、例えばＢＢＩＣ（Baseband Integrated Circuit）で決定される。
　図１Ｃは、デジタルＥＴモードにおける電源電圧の推移の一例を示すグラフである。デジタルＥＴモードでは、エンベロープ信号に基づいて、１フレーム内で複数の離散的な電圧レベルに電源電圧を変動させることで変調信号の包絡線が追跡される。
　（実施の形態１）
　以下に、実施の形態１について説明する。本実施の形態に係る通信装置７Ａは、セルラーネットワークにおけるユーザ端末（ＵＥ：User Equipment）に相当し、典型的には、携帯電話、スマートフォン、タブレットコンピュータ、ウェアラブル・デバイス等である。なお、通信装置７Ａは、ＩｏＴ（Internet of Things）センサ・デバイス、医療／ヘルスケア・デバイス、車、無人航空機（ＵＡＶ：Unmanned Aerial Vehicle）（いわゆるドローン）、無人搬送車（ＡＧＶ：Automated Guided Vehicle）であってもよい。また、通信装置７Ａは、セルラーネットワークにおけるＢＳ（Base Station）として機能してもよい。
　本実施の形態に係る通信装置７Ａ及びトラッカ回路１Ａの回路構成について、図２を参照しながら説明する。図２は、本実施の形態及びその変形例に係る通信装置７Ａの回路構成図である。
　なお、図２は、例示的な回路構成であり、通信装置７Ａ及びトラッカ回路１Ａは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置７Ａ及びトラッカ回路１Ａの説明は、限定的に解釈されるべきではない。
　［１．１　通信装置７Ａの回路構成］
　まず、本実施の形態に係る通信装置７Ａについて、図２を参照しながら説明する。通信装置７Ａは、トラッカ回路１Ａと、電力増幅器２Ａ及び２Ｂと、フィルタ３Ａ～３Ｃと、スイッチ４Ａ～４Ｃと、ＲＦＩＣ（Radio Frequency Integrated Circuit）５と、アンテナ６Ａ及び６Ｂと、を備える。
　トラッカ回路１Ａは、トラッキングモードに基づいて、複数の離散的電圧ＶＴ１を電力増幅器２Ａに供給することができ、複数の離散的電圧ＶＴ２を電力増幅器２Ｂに供給することができる。トラッキングモードとしては、デジタルＥＴモード又はＳＰＴモードを用いることができるが、これに限定されない。
　図２に示すように、トラッカ回路１Ａは、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０Ａと、直流電源５０と、デジタル制御回路６０と、外部接続端子１４１及び１４２と、スイッチＳ５５（図３を参照）と、を備える。
　外部接続端子１４１は、第１外部接続端子の一例であり、トラッカ回路１Ａ外で電力増幅器２Ａに接続され、トラッカ回路１Ａ内で電圧供給経路Ｐ４１を介して出力スイッチ回路３０に接続される。
　外部接続端子１４２は、第２外部接続端子の一例であり、トラッカ回路１Ａ外で電力増幅器２Ｂに接続され、トラッカ回路１Ａ内で電圧供給経路Ｐ４２を介して出力スイッチ回路３０に接続される。
　電圧供給経路Ｐ４１は、第１電圧供給経路の一例であり、出力スイッチ回路３０と電力増幅器２Ａとの間を結ぶ経路の一部である。ここでは、電圧供給経路Ｐ４１は、出力スイッチ回路３０と外部接続端子１４１との間を直接接続する経路である。つまり、本実施の形態では、電圧供給経路Ｐ４１には、回路素子（能動素子及び受動素子）がシリーズ接続されていない。なお、出力スイッチ回路３０と外部接続端子１４１との間は直接接続されなくてもよい。つまり、電圧供給経路Ｐ４１に回路素子がシリーズ接続されてもよい。
　電圧供給経路Ｐ４２は、第２電圧供給経路の一例であり、出力スイッチ回路３０と電力増幅器２Ｂとの間を結ぶ経路の一部である。ここでは、電圧供給経路Ｐ４２は、出力スイッチ回路３０と外部接続端子１４２との間を接続する経路であり、電圧供給経路Ｐ４１と部分的に重複している。なお、電圧供給経路Ｐ４２は、電圧供給経路Ｐ４１と全く重複しなくてもよい。
　プリレギュレータ回路１０は、パワーインダクタ及びスイッチを含む。パワーインダクタとは、直流（ＤＣ：Direct Current）電圧の昇圧及び／又は降圧に用いられるインダクタである。パワーインダクタは、直流経路にシリーズ接続される。なお、パワーインダクタは、ＤＣ経路とグランドとの間に接続（並列に配置）されていてもよい。プリレギュレータ回路１０は、パワーインダクタを用いて入力電圧を第１電圧に変換することができる。このようなプリレギュレータ回路１０は、磁気レギュレータ又はＤＣ／ＤＣコンバータと呼ばれる場合もある。
　スイッチトキャパシタ回路２０は、複数のキャパシタ及び複数のスイッチを含み、プリレギュレータ回路１０からの第１電圧から、複数の離散的な電圧レベルをそれぞれ有する複数の第２電圧を複数の離散的電圧として生成することができる。スイッチトキャパシタ回路２０は、スイッチトキャパシタ電圧ラダー（Switched-Capacitor Voltage Ladder）と呼ばれる場合もある。
　出力スイッチ回路３０は、スイッチトキャパシタ回路２０で生成された複数の第２電圧の中から少なくとも１つの電圧を選択して電力増幅器２Ａに出力することで電源電圧を変調するよう構成されている。このとき、電圧は、電圧供給経路Ｐ４１を介して電力増幅器２Ａに供給される。出力スイッチ回路３０は、デジタル制御信号に基づいて制御される。なお、出力スイッチ回路３０は、電源変調回路（supply modulator circuit）と呼ばれる場合もある。
　フィルタ回路４０Ａは、第１フィルタ回路の一例であり、パルス成形ネットワークである。フィルタ回路４０Ａは、電圧供給経路Ｐ４１及びＰ４２にシャント接続可能に構成される。フィルタ回路４０Ａは、電圧供給経路Ｐ４１及びＰ４２を伝送される信号（複数の離散的電圧）のノイズ成分を減衰させることができる。
　直流電源５０は、プリレギュレータ回路１０に直流電圧を供給することができる。直流電源５０としては、例えば、充電式電池（rechargeable battery）を用いることができるが、これに限定されない。
　デジタル制御回路６０は、ＲＦＩＣ５からのデジタル制御信号に基づいて、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０Ａと、を制御することができる。
　なお、トラッカ回路１Ａは、プリレギュレータ回路１０とスイッチトキャパシタ回路２０と出力スイッチ回路３０とフィルタ回路４０Ａと直流電源５０とデジタル制御回路６０とのうちの少なくとも１つを含まなくてもよい。例えば、トラッカ回路１Ａは、直流電源５０を含まなくてもよい。また、プリレギュレータ回路１０とスイッチトキャパシタ回路２０と出力スイッチ回路３０とフィルタ回路４０Ａとの任意の組み合わせは、単一の回路に統合されてもよい。また、トラッカ回路１Ａは、プリレギュレータ回路１０とスイッチトキャパシタ回路２０との代わりに、特許文献２のように複数の電圧供給回路を含んでもよい。この場合、出力スイッチ回路３０は、複数の電圧供給回路の少なくとも１つを選択するよう構成されてもよい。
　電力増幅器２Ａは、第１電力増幅器の一例であり、ＲＦＩＣ５とフィルタ３Ａとの間に接続される。さらに、電力増幅器２Ａは、トラッカ回路１Ａに接続される。電力増幅器２Ａは、トラッカ回路１Ａから受けた複数の離散的電圧ＶＴ１を用いて、ＲＦＩＣ５から受けたバンドＡの高周波信号ＲＦＡ（第１高周波信号の一例）を増幅することができる。
　電力増幅器２Ｂは、第２電力増幅器の一例であり、ＲＦＩＣ５とフィルタ３Ｂ及び３Ｃとの間に接続される。さらに、電力増幅器２Ｂは、トラッカ回路１Ａに接続される。電力増幅器２Ｂは、トラッカ回路１Ａから受けた複数の離散的電圧ＶＴ２を用いて、ＲＦＩＣ５から受けたバンドＢの高周波信号ＲＦＢ（第２高周波信号の一例）及びバンドＣの高周波信号ＲＦＣ（第２高周波信号の一例）を増幅することができる。
　フィルタ３Ａは、電力増幅器２Ａとアンテナ６Ａとの間に接続される。フィルタ３Ａは、バンドＡを含む通過帯域を有する帯域通過フィルタである。
　フィルタ３Ｂは、電力増幅器２Ｂとアンテナ６Ｂとの間に接続される。フィルタ３Ｂは、バンドＢを含む通過帯域を有する帯域通過フィルタである。
　フィルタ３Ｃは、電力増幅器２Ｂとアンテナ６Ｂとの間に接続される。フィルタ３Ｃは、バンドＣの送信帯域を含む通過帯域を有する帯域通過フィルタである。
　バンドＡ～Ｃの各々は、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムのための周波数バンドであり、標準化団体など（例えば３ＧＰＰ（登録商標）（3rd Generation Partnership Project）及びＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義される。通信システムの例としては、５ＧＮＲ（5th Generation New Radio）システム、ＬＴＥ（Long Term Evolution）システム及びＷＬＡＮ（Wireless Local Area Network）システム等を挙げることができる。
　バンドＡは、第１バンドの一例であり、本実施の形態では、時分割複信（ＴＤＤ：Time Division Duplex）が適用される周波数バンド（つまりＴＤＤバンド）である。なお、バンドＡは、周波数分割複信（ＦＤＤ：Frequency Division Duplex）が適用される周波数バンド（つまりＦＤＤバンド）であってもよい。この場合、スイッチ４Ａは、通信装置７Ａに含まれなくてもよい。バンドＢ及びＣは、ともに第２バンドの一例である。バンドＢは、ＴＤＤバンドであり、バンドＣは、ＦＤＤバンドである。
　本実施の形態では、バンドＡは、ウルトラハイバンド群（３３００～５０００ＭＨｚ）に含まれ、バンドＢ及びＣは、ミッドハイバンド群（１４２７～２６９０ＭＨｚ）に含まれる。なお、バンドＡ～Ｃは、ウルトラハイバンド群又はミッドハイバンド群に含まれる周波数バンドに限定されない。例えばバンドＡ～Ｃは、同一のバンド群に含まれてもよい。
　スイッチ４Ａは、フィルタ３Ａに接続される端子と、電力増幅器２Ａの出力端に接続される端子と、低雑音増幅器（図示せず）の入力端に接続される端子と、を含む。スイッチ４Ａは、フィルタ３Ａの接続を電力増幅器２Ａ及び低雑音増幅器の間で切り替えることができる。
　スイッチ４Ｂは、電力増幅器２Ｂの出力端に接続される端子と、フィルタ３Ｂの一端に接続される端子と、フィルタ３Ｃの一端に接続される端子と、を含み、さらに、必要に応じて、低雑音増幅器（図示せず）の入力端に接続される端子を含む。スイッチ４Ｂは、電力増幅器２Ｂの接続をフィルタ３Ｂ及び３Ｃの間で切り替えることができる。さらに、スイッチ４Ｂは、フィルタ３Ｂの接続を電力増幅器２Ｂ及び低雑音増幅器の間で切り替えることができてもよい。
　スイッチ４Ｃは、アンテナ６Ｂに接続される端子と、フィルタ３Ｂの他端に接続される端子と、フィルタ３Ｃの他端に接続される端子と、を含む。スイッチ４Ｃは、アンテナ６Ｂの接続をフィルタ３Ｂ及び３Ｃの間で切り替えることができる。
　ＲＦＩＣ５は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ５は、入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された高周波送信信号を、電力増幅器２Ａ及び２Ｂに供給する。また、ＲＦＩＣ５は、トラッカ回路１Ａを制御する制御部を有する。なお、ＲＦＩＣ５の制御部としての機能の一部又は全部は、ＲＦＩＣ５の外部に実装されてもよい。
　アンテナ６Ａは、電力増幅器２Ａからフィルタ３Ａを介して入力されたバンドＡの送信信号を出力する。アンテナ６Ａは、通信装置７Ａに含まれなくてもよい。
　アンテナ６Ｂは、電力増幅器２Ｂからフィルタ３Ｂ及び３Ｃを介して入力されたバンドＢ及びＣの送信信号を出力する。アンテナ６Ｂは、通信装置７Ａに含まれなくてもよい。
　なお、図２に表された通信装置７Ａの回路構成は、例示であり、これに限定されない。例えば、通信装置７Ａは、高周波信号ＲＦＡよりも低い中間周波数帯域を用いて信号処理するベースバンド信号処理回路を備えてもよい。また、通信装置７Ａは、バンドＣの受信帯域を含む通過帯域を有するフィルタを含んでもよい。このとき、当該フィルタは、フィルタ３Ｃとともにデュプレクサとして実装され得る。また、フィルタ３Ｂ及び３Ｃの一方は、通信装置７Ａに含まれなくてもよい。この場合、スイッチ４Ｂ及び／又は４Ｃは、通信装置７Ａに含まれなくてもよい。
　［１．２　トラッカ回路１Ａの回路構成］
　次に、トラッカ回路１Ａに含まれるプリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０、フィルタ回路４０Ａ、及び、デジタル制御回路６０の回路構成について、図３及び図４を参照しながら説明する。図３は、本実施の形態に係るプリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０、及び、フィルタ回路４０Ａの回路構成図である。図４は、本実施の形態に係るデジタル制御回路６０の回路構成図である。
　なお、図３及び図４は、例示的な回路構成であり、プリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０、フィルタ回路４０Ａ、及び、デジタル制御回路６０は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される各回路の説明は、限定的に解釈されるべきではない。
　［１．２．１　スイッチトキャパシタ回路２０の回路構成］
　まず、スイッチトキャパシタ回路２０の回路構成について説明する。スイッチトキャパシタ回路２０は、図３に示すように、キャパシタＣ１１～Ｃ１６と、キャパシタＣ１０、Ｃ２０、Ｃ３０及びＣ４０と、スイッチＳ１１～Ｓ１４、Ｓ２１～Ｓ２４、Ｓ３１～Ｓ３４、及びＳ４１～Ｓ４４と、を備える。エネルギー及び電荷は、ノードＮ１～Ｎ４でプリレギュレータ回路１０からスイッチトキャパシタ回路２０に入力され、ノードＮ１～Ｎ４でスイッチトキャパシタ回路２０から出力スイッチ回路３０に引き出される。
　キャパシタＣ１１～Ｃ１６の各々は、フライングキャパシタ（トランスファキャパシタと呼ばれる場合もある）として機能する。つまり、キャパシタＣ１１～Ｃ１６の各々は、プリレギュレータ回路１０から供給された第１電圧を昇圧又は降圧するために用いられる。より具体的には、キャパシタＣ１１～Ｃ１６は、４つのノードＮ１～Ｎ４においてＶ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持されるように、キャパシタＣ１１～Ｃ１６とノードＮ１～Ｎ４との間で電荷を移動させる。この電圧Ｖ１～Ｖ４が複数の離散的な電圧レベルをそれぞれ有する複数の第２電圧に相当する。
　キャパシタＣ１１は、２つの電極を有する。キャパシタＣ１１の２つの電極の一方は、スイッチＳ１１の一端及びスイッチＳ１２の一端に接続される。キャパシタＣ１１の２つの電極の他方は、スイッチＳ２１の一端及びスイッチＳ２２の一端に接続される。
　キャパシタＣ１２は、２つの電極を有する。キャパシタＣ１２の２つの電極の一方は、スイッチＳ２１の一端及びスイッチＳ２２の一端に接続される。キャパシタＣ１２の２つの電極の他方は、スイッチＳ３１の一端及びスイッチＳ３２の一端に接続される。
　キャパシタＣ１３は、２つの電極を有する。キャパシタＣ１３の２つの電極の一方は、スイッチＳ３１の一端及びスイッチＳ３２の一端に接続される。キャパシタＣ１３の２つの電極の他方は、スイッチＳ４１の一端及びスイッチＳ４２の一端に接続される。
　キャパシタＣ１４は、２つの電極を有する。キャパシタＣ１４の２つの電極の一方は、スイッチＳ１３の一端及びスイッチＳ１４の一端に接続される。キャパシタＣ１４の２つの電極の他方は、スイッチＳ２３の一端及びスイッチＳ２４の一端に接続される。
　キャパシタＣ１５は、２つの電極を有する。キャパシタＣ１５の２つの電極の一方は、スイッチＳ２３の一端及びスイッチＳ２４の一端に接続される。キャパシタＣ１５の２つの電極の他方は、スイッチＳ３３の一端及びスイッチＳ３４の一端に接続される。
　キャパシタＣ１６は、２つの電極を有する。キャパシタＣ１６の２つの電極の一方は、スイッチＳ３３の一端及びスイッチＳ３４の一端に接続される。キャパシタＣ１６の２つの電極の他方は、スイッチＳ４３の一端及びスイッチＳ４４の一端に接続される。
　キャパシタＣ１１及びＣ１４のセットと、キャパシタＣ１２及びＣ１５のセットと、キャパシタＣ１３及びＣ１６のセットとの各々は、第１フェーズ及び第２フェーズが繰り返されることで相補的に充電及び放電を行うことができる。
　具体的には、第１フェーズでは、スイッチＳ１２、Ｓ１３、Ｓ２２、Ｓ２３、Ｓ３２、Ｓ３３、Ｓ４２及びＳ４３がオンにされる。これにより、例えば、キャパシタＣ１２の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１５の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１５の２つの電極の他方はノードＮ１に接続される。
　一方、第２フェーズでは、スイッチＳ１１、Ｓ１４、Ｓ２１、Ｓ２４、Ｓ３１、Ｓ３４、Ｓ４１及びＳ４４がオンにされる。これにより、例えば、キャパシタＣ１５の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１５の２つの電極の他方及びキャパシタＣ１２の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１２の２つの電極の他方は、ノードＮ１に接続される。
　このような第１フェーズ及び第２フェーズが繰り返されることにより、例えばキャパシタＣ１２及びＣ１５の一方がノードＮ２から充電されているときに、キャパシタＣ１２及びＣ１５の他方がキャパシタＣ３０に放電することができる。つまり、キャパシタＣ１２及びＣ１５は、相補的に充電及び放電を行うことができる。
　キャパシタＣ１１及びＣ１４のセットとキャパシタＣ１３及びＣ１６のセットとの各々も、第１フェーズ及び第２フェーズが繰り返されることで、キャパシタＣ１２及びＣ１５のセットと同様に、相補的に充電及び放電を行うことができる。
　キャパシタＣ１０、Ｃ２０、Ｃ３０及びＣ４０の各々は、平滑キャパシタとして機能する。つまり、キャパシタＣ１０、Ｃ２０、Ｃ３０及びＣ４０の各々は、ノードＮ１～Ｎ４における電圧Ｖ１～Ｖ４の保持及び平滑化に用いられる。
　キャパシタＣ１０は、ノードＮ１及びグランドの間に接続される。具体的には、キャパシタＣ１０の２つの電極の一方は、ノードＮ１に接続される。一方、キャパシタＣ１０の２つの電極の他方は、グランドに接続される。
　キャパシタＣ２０は、ノードＮ２及びＮ１の間に接続される。具体的には、キャパシタＣ２０の２つの電極の一方は、ノードＮ２に接続される。一方、キャパシタＣ２０の２つの電極の他方は、ノードＮ１に接続される。
　キャパシタＣ３０は、ノードＮ３及びＮ２の間に接続される。具体的には、キャパシタＣ３０の２つの電極の一方は、ノードＮ３に接続される。一方、キャパシタＣ３０の２つの電極の他方は、ノードＮ２に接続される。
　キャパシタＣ４０は、ノードＮ４及びＮ３の間に接続される。具体的には、キャパシタＣ４０の２つの電極の一方は、ノードＮ４に接続される。一方、キャパシタＣ４０の２つの電極の他方は、ノードＮ３に接続される。
　スイッチＳ１１は、キャパシタＣ１１の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ１１の一端は、キャパシタＣ１１の２つの電極の一方に接続される。一方、スイッチＳ１１の他端は、ノードＮ３に接続される。
　スイッチＳ１２は、キャパシタＣ１１の２つの電極の一方とノードＮ４との間に接続される。具体的には、スイッチＳ１２の一端は、キャパシタＣ１１の２つの電極の一方に接続される。一方、スイッチＳ１２の他端は、ノードＮ４に接続される。
　スイッチＳ２１は、キャパシタＣ１２の２つの電極の一方とノードＮ２との間に接続される。具体的には、スイッチＳ２１の一端は、キャパシタＣ１２の２つの電極の一方及びキャパシタＣ１１の２つの電極の他方に接続される。一方、スイッチＳ２１の他端は、ノードＮ２に接続される。
　スイッチＳ２２は、キャパシタＣ１２の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ２２の一端は、キャパシタＣ１２の２つの電極の一方及びキャパシタＣ１１の２つの電極の他方に接続される。一方、スイッチＳ２２の他端は、ノードＮ３に接続される。
　スイッチＳ３１は、キャパシタＣ１２の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ３１の一端は、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１３の２つの電極の一方に接続される。一方、スイッチＳ３１の他端は、ノードＮ１に接続される。
　スイッチＳ３２は、キャパシタＣ１２の２つの電極の他方とノードＮ２との間に接続される。具体的には、スイッチＳ３２の一端は、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１３の２つの電極の一方に接続される。一方、スイッチＳ３２の他端は、ノードＮ２に接続される。つまり、スイッチＳ３２の他端は、スイッチＳ２１の他端に接続される。
　スイッチＳ４１は、キャパシタＣ１３の２つの電極の他方とグランドとの間に接続される。具体的には、スイッチＳ４１の一端は、キャパシタＣ１３の２つの電極の他方に接続される。一方、スイッチＳ４１の他端は、グランドに接続される。
　スイッチＳ４２は、キャパシタＣ１３の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ４２の一端は、キャパシタＣ１３の２つの電極の他方に接続される。一方、スイッチＳ４２の他端は、ノードＮ１に接続される。つまり、スイッチＳ４２の他端は、スイッチＳ３１の他端に接続される。
　スイッチＳ１３は、キャパシタＣ１４の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ１３の一端は、キャパシタＣ１４の２つの電極の一方に接続される。一方、スイッチＳ１３の他端は、ノードＮ３に接続される。つまり、スイッチＳ１３の他端は、スイッチＳ１１の他端及びスイッチＳ２２の他端に接続される。
　スイッチＳ１４は、キャパシタＣ１４の２つの電極の一方とノードＮ４との間に接続される。具体的には、スイッチＳ１４の一端は、キャパシタＣ１４の２つの電極の一方に接続される。一方、スイッチＳ１４の他端は、ノードＮ４に接続される。つまり、スイッチＳ１４の他端は、スイッチＳ１２の他端に接続される。
　スイッチＳ２３は、キャパシタＣ１５の２つの電極の一方とノードＮ２との間に接続される。具体的には、スイッチＳ２３の一端は、キャパシタＣ１５の２つの電極の一方及びキャパシタＣ１４の２つの電極の他方に接続される。一方、スイッチＳ２３の他端は、ノードＮ２に接続される。つまり、スイッチＳ２３の他端は、スイッチＳ２１の他端及びスイッチＳ３２の他端に接続される。
　スイッチＳ２４は、キャパシタＣ１５の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ２４の一端は、キャパシタＣ１５の２つの電極の一方及びキャパシタＣ１４の２つの電極の他方に接続される。一方、スイッチＳ２４の他端は、ノードＮ３に接続される。つまり、スイッチＳ２４の他端は、スイッチＳ１１の他端、スイッチＳ２２の他端及びスイッチＳ１３の他端に接続される。
　スイッチＳ３３は、キャパシタＣ１５の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ３３の一端は、キャパシタＣ１５の２つの電極の他方及びキャパシタＣ１６の２つの電極の一方に接続される。一方、スイッチＳ３３の他端は、ノードＮ１に接続される。つまり、スイッチＳ３３の他端は、スイッチＳ３１の他端及びスイッチＳ４２の他端に接続される。
　スイッチＳ３４は、キャパシタＣ１５の２つの電極の他方とノードＮ２との間に接続される。具体的には、スイッチＳ３４の一端は、キャパシタＣ１５の２つの電極の他方及びキャパシタＣ１６の２つの電極の一方に接続される。一方、スイッチＳ３４の他端は、ノードＮ２に接続される。つまり、スイッチＳ３４の他端は、スイッチＳ２１の他端、スイッチＳ３２の他端及びスイッチＳ２３の他端に接続される。
　スイッチＳ４３は、キャパシタＣ１６の２つの電極の他方とグランドとの間に接続される。具体的には、スイッチＳ４３の一端は、キャパシタＣ１６の２つの電極の他方に接続される。一方、スイッチＳ４３の他端は、グランドに接続される。
　スイッチＳ４４は、キャパシタＣ１６の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ４４の一端は、キャパシタＣ１６の２つの電極の他方に接続される。一方、スイッチＳ４４の他端は、ノードＮ１に接続される。つまり、スイッチＳ４４の他端は、スイッチＳ３１の他端、スイッチＳ４２の他端及びスイッチＳ３３の他端に接続される。
　スイッチＳ１２、Ｓ１３、Ｓ２２、Ｓ２３、Ｓ３２、Ｓ３３、Ｓ４２及びＳ４３を含む第１セットのスイッチと、スイッチＳ１１、Ｓ１４、Ｓ２１、Ｓ２４、Ｓ３１、Ｓ３４、Ｓ４１及びＳ４４を含む第２セットのスイッチとは、制御信号Ｓ２に基づいて相補的にオン及びオフが切り替えられる。具体的には、第１フェーズでは、第１セットのスイッチがオンにされ、第２セットのスイッチがオフにされる。逆に、第２フェーズでは、第１セットのスイッチがオフにされ、第２セットのスイッチがオンにされる。
　例えば、第１フェーズ及び第２フェーズの一方において、キャパシタＣ１１～Ｃ１３からキャパシタＣ１０～Ｃ４０への充電が実行され、第１フェーズ及び第２フェーズに他方において、キャパシタＣ１４～Ｃ１６からキャパシタＣ１０～Ｃ４０への充電が実行される。つまり、キャパシタＣ１０～Ｃ４０には、キャパシタＣ１１～Ｃ１３又はキャパシタＣ１４～Ｃ１６から常に充電されるので、ノードＮ１～Ｎ４から出力スイッチ回路３０へ高速で電流が流れても、ノードＮ１～Ｎ４には高速で電荷が補充されるので、ノードＮ１～Ｎ４の電位変動を抑制できる。
　このように動作することで、スイッチトキャパシタ回路２０は、キャパシタＣ１０、Ｃ２０、Ｃ３０及びＣ４０のそれぞれの両端でほぼ等しい電圧を維持することができる。具体的には、Ｖ１～Ｖ４のラベルが付された４つのノードにおいて、Ｖ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持される。電圧Ｖ１～Ｖ４の電圧レベルは、スイッチトキャパシタ回路２０によって出力スイッチ回路３０に供給可能な複数の離散的な電圧レベルに対応する。
　なお、電圧比（Ｖ１：Ｖ２：Ｖ３：Ｖ４）は、（１：２：３：４）に限定されない。例えば、電圧比（Ｖ１：Ｖ２：Ｖ３：Ｖ４）は、（１：２：４：８）であってもよい。
　また、図３に示したスイッチトキャパシタ回路２０の構成は、一例であり、これに限定されない。図３において、スイッチトキャパシタ回路２０は、４つの離散的な電圧レベルの電圧を供給可能に構成されていたが、これに限定されない。スイッチトキャパシタ回路２０は、２以上の任意の数の離散的な電圧レベルの電圧を供給可能に構成されてもよい。例えば、２つの離散的な電圧レベルの電圧を供給する場合、スイッチトキャパシタ回路２０は、少なくとも、キャパシタＣ１２及びＣ１５と、スイッチＳ２１～Ｓ２４及びＳ３１～Ｓ３４と、を備えればよい。
　［１．２．２　出力スイッチ回路３０の回路構成］
　次に、出力スイッチ回路３０の回路構成について説明する。出力スイッチ回路３０は、デジタル制御回路６０に接続される。出力スイッチ回路３０は、図３に示すように、入力端子１３１～１３４と、スイッチＳ５１～Ｓ５４と、出力端子１３０と、を備える。
　出力端子１３０は、外部接続端子１４１に接続される。出力端子１３０は、外部接続端子１４１を介して電力増幅器２Ａに、電圧Ｖ１～Ｖ４の中から選択された電源電圧を供給するための端子である。
　入力端子１３１～１３４は、スイッチトキャパシタ回路２０のノードＮ４～Ｎ１にそれぞれ接続される。入力端子１３１～１３４は、スイッチトキャパシタ回路２０から電圧Ｖ４～Ｖ１を受けるための端子である。
　スイッチＳ５１は、入力端子１３１と出力端子１３０との間に接続される。具体的には、スイッチＳ５１は、入力端子１３１に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５１は、制御信号Ｓ３によってオン／オフ（閉／開）が切り替えられることで、入力端子１３１と出力端子１３０との接続及び非接続を切り替えることができる。
　スイッチＳ５２は、入力端子１３２と出力端子１３０との間に接続される。具体的には、スイッチＳ５２は、入力端子１３２に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５２は、制御信号Ｓ３によってオン／オフが切り替えられることで、入力端子１３２と出力端子１３０との接続及び非接続を切り替えることができる。
　スイッチＳ５３は、入力端子１３３と出力端子１３０との間に接続される。具体的には、スイッチＳ５３は、入力端子１３３に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５３は、制御信号Ｓ３によってオン／オフが切り替えられることで、入力端子１３３と出力端子１３０との接続及び非接続を切り替えることができる。
　スイッチＳ５４は、入力端子１３４と出力端子１３０との間に接続される。具体的には、スイッチＳ５４は、入力端子１３４に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５４は、制御信号Ｓ３によってオン／オフが切り替えられることで、入力端子１３４と出力端子１３０との接続及び非接続を切り替えることができる。
　これらのスイッチＳ５１～Ｓ５４は排他的にオンになるように制御される。つまり、スイッチＳ５１～Ｓ５４のいずれかのみがオンにされ、スイッチＳ５１～Ｓ５４の残りがオフにされる。これにより、出力スイッチ回路３０は、電圧Ｖ１～Ｖ４の中から選択された１つの電圧を出力することができる。
　なお、図３に示した出力スイッチ回路３０の構成は、一例であり、これに限定されない。特にスイッチＳ５１～Ｓ５４は、４つの入力端子１３１～１３４の少なくとも１つを選択的に出力端子１３０に接続できればよく、どのような構成であってもよい。例えば、出力スイッチ回路３０は、さらに、スイッチＳ５１～Ｓ５３とスイッチＳ５４及び出力端子１３０との間に接続されたスイッチを備えてもよい。また例えば、出力スイッチ回路３０は、さらに、スイッチＳ５１及びＳ５２とスイッチＳ５３及びＳ５４並びに出力端子１３０との間に接続されたスイッチを備えてもよい。
　なお、スイッチトキャパシタ回路２０から２つの離散的な電圧レベルの電圧が供給される場合、出力スイッチ回路３０は、スイッチＳ５１～Ｓ５４のうちの少なくとも２つを備えればよい。
　［１．２．３　プリレギュレータ回路１０の回路構成］
　まず、プリレギュレータ回路１０の構成について説明する。図３に示すように、プリレギュレータ回路１０は、入力端子１１０と、出力端子１１１～１１４と、インダクタ接続端子１１５及び１１６と、スイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２と、パワーインダクタＬ７１と、キャパシタＣ６１～Ｃ６４と、を備える。
　入力端子１１０は、直流電圧の入力端子である。つまり、入力端子１１０は、直流電源５０から入力電圧を受けるための端子である。
　出力端子１１１は、電圧Ｖ４の出力端子である。つまり、出力端子１１１は、スイッチトキャパシタ回路２０に電圧Ｖ４を供給するための端子である。出力端子１１１は、スイッチトキャパシタ回路２０のノードＮ４に接続される。
　出力端子１１２は、電圧Ｖ３の出力端子である。つまり、出力端子１１２は、スイッチトキャパシタ回路２０に電圧Ｖ３を供給するための端子である。出力端子１１２は、スイッチトキャパシタ回路２０のノードＮ３に接続される。
　出力端子１１３は、電圧Ｖ２の出力端子である。つまり、出力端子１１３は、スイッチトキャパシタ回路２０に電圧Ｖ２を供給するための端子である。出力端子１１３は、スイッチトキャパシタ回路２０のノードＮ２に接続される。
　出力端子１１４は、電圧Ｖ１の出力端子である。つまり、出力端子１１４は、スイッチトキャパシタ回路２０に電圧Ｖ１を供給するための端子である。出力端子１１４は、スイッチトキャパシタ回路２０のノードＮ１に接続される。
　インダクタ接続端子１１５は、パワーインダクタＬ７１の一端に接続される。インダクタ接続端子１１６は、パワーインダクタＬ７１の他端に接続される。
　スイッチＳ７１は、入力端子１１０とパワーインダクタＬ７１の一端との間に接続される。具体的には、スイッチＳ７１は、入力端子１１０に接続される端子と、インダクタ接続端子１１５を介してパワーインダクタＬ７１の一端に接続される端子と、を有する。この接続構成において、スイッチＳ７１は、制御信号Ｓ１に基づいてオン／オフを切り替えることで、入力端子１１０とパワーインダクタＬ７１の一端との間の接続及び非接続を切り替えることができる。
　スイッチＳ７２は、パワーインダクタＬ７１の一端とグランドとの間に接続される。具体的には、スイッチＳ７２は、インダクタ接続端子１１５を介してパワーインダクタＬ７１の一端に接続される端子と、グランドに接続される端子と、を有する。この接続構成において、スイッチＳ７２は、制御信号Ｓ１に基づいてオン／オフを切り替えることで、パワーインダクタＬ７１の一端とグランドとの間の接続及び非接続を切り替えることができる。
　スイッチＳ６１は、パワーインダクタＬ７１の他端と出力端子１１１との間に接続される。具体的には、スイッチＳ６１は、インダクタ接続端子１１６を介してパワーインダクタＬ７１の他端に接続された端子と、出力端子１１１に接続された端子と、有する。この接続構成において、スイッチＳ６１は、制御信号Ｓ１に基づいてオン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１１との間の接続及び非接続を切り替えることができる。
　スイッチＳ６２は、パワーインダクタＬ７１の他端と出力端子１１２との間に接続される。具体的には、スイッチＳ６２は、インダクタ接続端子１１６を介してパワーインダクタＬ７１の他端に接続された端子と、出力端子１１２に接続された端子と、有する。この接続構成において、スイッチＳ６２は、制御信号Ｓ１に基づいてオン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１２との間の接続及び非接続を切り替えることができる。
　スイッチＳ６３は、パワーインダクタＬ７１の他端と出力端子１１３との間に接続される。具体的には、スイッチＳ６３は、インダクタ接続端子１１６を介してパワーインダクタＬ７１の他端に接続された端子と、出力端子１１３に接続された端子と、有する。この接続構成において、スイッチＳ６３は、制御信号Ｓ１に基づいてオン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１３との間の接続及び非接続を切り替えることができる。
　キャパシタＣ６１の２つの電極の一方は、スイッチＳ６１と出力端子１１１とに接続される。キャパシタＣ６１の２つの電極の他方は、スイッチＳ６２と出力端子１１２とキャパシタＣ６２の２つの電極の一方とに接続される。
　キャパシタＣ６２の２つの電極の一方は、スイッチＳ６２と出力端子１１２とキャパシタＣ６１の２つの電極の他方とに接続される。キャパシタＣ６２の２つの電極の他方は、スイッチＳ６３と出力端子１１３とキャパシタＣ６３の２つの電極の一方とを接続する経路に接続される。
　キャパシタＣ６３の２つの電極の一方は、スイッチＳ６３と出力端子１１３とキャパシタＣ６２の２つの電極の他方とに接続される。キャパシタＣ６３の２つの電極の他方は、出力端子１１４とキャパシタＣ６４の２つの電極の一方とに接続される。
　キャパシタＣ６４の２つの電極の一方は、出力端子１１４とキャパシタＣ６３の２つの電極の他方とに接続される。キャパシタＣ６４の２つの電極の他方は、グランドに接続される。
　スイッチＳ６１～Ｓ６３は、排他的にオンになるように制御される。つまり、スイッチＳ６１～Ｓ６３のいずれかのみがオンにされ、スイッチＳ６１～Ｓ６３の残りがオフにされる。スイッチＳ６１～Ｓ６３のいずれかのみをオンとすることにより、プリレギュレータ回路１０は、スイッチトキャパシタ回路２０に供給する電圧を電圧Ｖ２～Ｖ４の電圧レベルで変化させることが可能となる。
　このように構成されたプリレギュレータ回路１０は、出力端子１１１～１１３の少なくとも１つを介してスイッチトキャパシタ回路２０に電荷を供給することができる。
　なお、入力電圧が１つの第１電圧に変換される場合、プリレギュレータ回路１０は、少なくとも、スイッチＳ７１及びＳ７２と、パワーインダクタＬ７１と、を備えればよい。
　［１．２．４　フィルタ回路４０Ａの回路構成］
　次に、フィルタ回路４０Ａの回路構成について説明する。フィルタ回路４０Ａは、電圧供給経路Ｐ４１及びＰ４２にシャント接続可能に構成され、電圧供給経路Ｐ４１及びＰ４２を伝送される信号（複数の離散的電圧）のノイズ成分を減衰させることができる。フィルタ回路４０Ａは、パルス整形回路又は終端回路と呼ばれる場合もある。
　図３に示すように、フィルタ回路４０Ａは、電圧供給経路Ｐ４１にスイッチＳ５５を介してシャント接続される。つまり、フィルタ回路４０Ａは、電圧供給経路Ｐ４１とグランドとの間にスイッチＳ５５を介して接続される。さらに、フィルタ回路４０Ａは、電圧供給経路Ｐ４２とグランドとの間にも接続される。フィルタ回路４０Ａは、直列接続されたインダクタＬ５１及びキャパシタＣ５１を含む。
　インダクタＬ５１は、第１インダクタの一例であり、スイッチＳ５５及びキャパシタＣ５１の間に接続される。具体的には、インダクタＬ５１の一端は、スイッチＳ５５に接続され、インダクタＬ５１の他端は、キャパシタＣ５１に接続される。
　キャパシタＣ５１は、第１キャパシタの一例であり、インダクタＬ５１及びグランドの間に接続される。具体的には、キャパシタＣ５１の一端は、インダクタＬ５１に接続され、キャパシタＣ５１の他端は、グランドに接続される。
　スイッチＳ５５は、第１スイッチの一例であり、出力スイッチ回路３０及び外部接続端子１４２の間に接続され、かつ、電圧供給経路Ｐ４１及びフィルタ回路４０Ａの間に接続される。具体的には、スイッチＳ５５の一端は、電圧供給経路Ｐ４１に接続され、スイッチＳ５５の他端は、インダクタＬ５１及び外部接続端子１４２に接続される。
　このように接続されたスイッチＳ５５では、制御信号Ｓ４に基づいてオン／オフが切り替えられる。具体的には、スイッチＳ５５のオン／オフは以下のように制御される。
　（１）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂで高周波信号ＲＦＢ及びＲＦＣが増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅（つまり変調帯域幅）が閾値幅以上であれば、スイッチＳ５５が開かれる（オフされる）。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４１から切断される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給されるが、フィルタ回路４０Ａは、電圧供給経路Ｐ４１において帯域除去フィルタ（ノッチフィルタと呼ばれる場合もある）として機能しない。
　（２）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂで高周波信号ＲＦＢ及びＲＦＣが増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が閾値幅未満であれば、スイッチＳ５５が閉じられる（オンされる）。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４１にシャント接続される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給され、フィルタ回路４０Ａは、電圧供給経路Ｐ４１において帯域除去フィルタとして機能する。
　（３）電力増幅器２Ｂで高周波信号ＲＦＢ又はＲＦＣが増幅され、かつ、電力増幅器２Ａで高周波信号ＲＦＡが増幅されない場合には、スイッチＳ５５が閉じられ、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４２にシャント接続される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給され、フィルタ回路４０Ａは、電圧供給経路Ｐ４２において帯域除去フィルタとして機能する。
　このようなスイッチＳ５５の制御で用いられる閾値幅（第１閾値幅の一例）としては、実験的及び／又は経験的に予め定められた値（例えば１００ＭＨｚなど）を用いることができる。
　フィルタ回路４０Ａの阻止帯域としては、閾値幅に依存する帯域が実現される。例えば、閾値幅として５０ＭＨｚが用いられ、所定係数として１．５が用いられる場合、フィルタ回路４０Ａの阻止帯域には、閾値幅の値（５０ＭＨｚ）に所定係数（１．５）を乗じた周波数（７５ＭＨｚ）が含まれる。これにより、フィルタ回路４０Ａは、電圧供給経路Ｐ４１における７５ＭＨｚ近傍のノイズ成分を低減することができる。その結果、電力増幅器２Ａにおいて高周波信号ＲＦＡとノイズ（７５ＭＨｚ成分）との間のＩＭＤを抑制することができ、電力増幅器２Ａにおける隣接チャネル漏洩電力（ＡＣＰ：Adjacent Channel leakage Power）を低減することができる。なお、閾値幅及び所定係数は、例示であり、これらの値に限定されない。
　阻止帯域は、１５ｄＢ以上の挿入損失を有する帯域と定義される。したがって、フィルタ回路４０Ａの阻止帯域は、出力スイッチ回路３０の出力端と外部接続端子１４１との間の電力損失を測定し、測定された損失が１５ｄＢ以上となる帯域を検出することで特定することができる。
　なお、図３に示すフィルタ回路４０Ａの構成は、一例であり、これに限定されない。例えば、フィルタ回路４０Ａは、スイッチＳ５５を介して電圧供給経路Ｐ４１に接続されなくてもよい。つまり、スイッチＳ５５は、トラッカ回路１Ａに含まれなくてもよい。また例えば、スイッチＳ５５は、電圧供給経路Ｐ４２とフィルタ回路４０Ａとの間に接続されてもよく、フィルタ回路４０Ａとグランドとの間に接続されてもよい。また、フィルタ回路４０Ａは、寄生リアクタンス及び／又は寄生抵抗で部分的又は完全に構成されてもよい。寄生リアクタンスは、例えば２つのノードを接続する金属配線（metal trace）のインダクタンス及び／又はキャパシタンスを含む。また、寄生抵抗は、例えば２つのノードを接続する金属配線の抵抗を含む。
　また、上述したスイッチＳ５５の制御は、一例であり、上記説明に限定されない。例えば、電力増幅器２Ａが複数のバンドの送信信号を選択的に増幅する場合、増幅される送信信号のバンドに応じてスイッチＳ５５のオン／オフが制御されてもよい。
　［１．２．５　デジタル制御回路６０の回路構成］
　次に、デジタル制御回路６０の回路構成について説明する。デジタル制御回路６０は、図４に示すように、第１コントローラ６１と、第２コントローラ６２と、キャパシタＣ８１及びＣ８２と、制御端子６０１～６０４と、を備える。
　第１コントローラ６１は、ＲＦＩＣ５から制御端子６０１及び６０２を介して受信されたソース同期方式のデジタル制御信号を処理して制御信号Ｓ１、Ｓ２及びＳ４を生成することができる。制御信号Ｓ１は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２のオン／オフを制御するための信号である。制御信号Ｓ２は、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ１４、Ｓ２１～Ｓ２４、Ｓ３１～Ｓ３４及びＳ４１～Ｓ４４のオン／オフを制御するための信号である。制御信号Ｓ４は、スイッチＳ５５のオン／オフを制御するための信号である。また、第１コントローラ６１には、プリレギュレータ回路１０を制御するためのフィードバック信号が入力されてもよい。
　なお、第１コントローラ６１で処理されるデジタル制御信号は、ソース同期方式のデジタル制御信号に限定されない。例えば、第１コントローラ６１は、クロック埋め込み方式のデジタル制御信号を処理してもよい。また、第１コントローラ６１は、出力スイッチ回路３０を制御するための制御信号を生成してもよい。
　また、本実施の形態では、プリレギュレータ回路１０、スイッチトキャパシタ回路２０及びフィルタ回路４０Ａのためのデジタル制御信号として１セットのクロック信号及びデータ信号が用いられているが、これに限定されない。例えば、プリレギュレータ回路１０、スイッチトキャパシタ回路２０及びフィルタ回路４０Ａのためのデジタル制御信号として、クロック信号及びデータ信号のセットが個別に用いられてもよい。
　第２コントローラ６２は、ＲＦＩＣ５から制御端子６０３及び６０４を介して受信されたデジタル制御レベル（ＤＣＬ：Digital Control Level）信号（ＤＣＬ１、ＤＣＬ２）を処理して制御信号Ｓ３を生成する。ＤＣＬ信号（ＤＣＬ１、ＤＣＬ２）は、ＲＦＩＣ５によって、高周波信号のエンベロープ信号などに基づいて生成される。制御信号Ｓ３は、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４のオン／オフを制御するための信号である。
　ＤＣＬ信号（ＤＣＬ１、ＤＣＬ２）の各々は、１ビット信号である。電圧Ｖ１～Ｖ４の各々は、２つの１ビット信号の組み合わせによって表される。例えば、Ｖ１、Ｖ２、Ｖ３及びＶ４は、「００」、「０１」、「１０」及び「１１」によってそれぞれ表される。電圧レベルの表現には、グレイコード（Gray code）が用いられてもよい。
　キャパシタＣ８１は、第１コントローラ６１とグランドとの間に接続されている。例えば、キャパシタＣ８１は、第１コントローラ６１に電力を供給する電源ラインとグランドとの間に接続され、バイパスキャパシタとして機能する。キャパシタＣ８２は、第２コントローラ６２とグランドとの間に接続されている。なお、キャパシタＣ８１及びＣ８２は、デジタル制御回路６０に含まれなくてもよい。
　なお、本実施の形態では、出力スイッチ回路３０の制御に２つのデジタル制御レベル信号が用いられているが、デジタル制御レベル信号の数は、これに限定されない。例えば、出力スイッチ回路３０の各々が選択可能な電圧レベルの数に応じて１つ又は３以上の任意の数のデジタル制御レベル信号が用いられてもよい。また、出力スイッチ回路３０の制御に用いられるデジタル制御信号は、デジタル制御レベル信号に限定されない。
　［１．３　トラッキング方法］
　次に、以上のように構成されたトラッカ回路１Ａによる複数の離散的電圧の供給方法であるトラッキング方法について、図５を参照しながら説明する。図５は、本実施の形態に係るトラッキング方法を示すフローチャートである。
　例えばＲＦＩＣ５によって、電力増幅器２ＡでバンドＡの高周波信号ＲＦＡが増幅されるか否かが判定される（Ｓ１０１）。ここで、電力増幅器２ＡでバンドＡの高周波信号ＲＦＡが増幅されると判定された場合（Ｓ１０１のＹｅｓ）、高周波信号ＲＦＡのチャネル帯域幅が閾値幅未満であるか否かが判定される（Ｓ１０３）。ここで、高周波信号ＲＦＡのチャネル帯域幅が閾値幅未満であると判定された場合（Ｓ１０３のＹｅｓ）、デジタル制御回路６０は、スイッチＳ５５を閉じることを示すデジタル制御信号を受け、スイッチＳ５５を閉じるための制御信号Ｓ４をスイッチＳ５５に送信する。制御信号Ｓ４に基づいてスイッチＳ５５が閉じられることで、フィルタ回路４０Ａは、電圧供給経路Ｐ４１に接続される（Ｓ１０５）。
　一方、高周波信号ＲＦＡのチャネル帯域幅が閾値幅以上であると判定された場合（Ｓ１０３のＮｏ）、デジタル制御回路６０は、スイッチＳ５５を開くことを示すデジタル制御信号を受け、スイッチＳ５５を開くための制御信号Ｓ４をスイッチＳ５５に送信する。制御信号Ｓ４に基づいてスイッチＳ５５が開かれることで、フィルタ回路４０Ａは、電圧供給経路Ｐ４１から切断される（Ｓ１０７）。
　このようにスイッチＳ５５が制御された状態において、出力スイッチ回路３０は、制御信号Ｓ３に基づいて、複数の離散的電圧の少なくとも１つを選択的に外部接続端子１４１に出力する（Ｓ１０９）。その結果、複数の離散的電圧の少なくとも１つが選択的に電力増幅器２Ａに供給される。
　電力増幅器２ＡでバンドＡの高周波信号ＲＦＡが増幅されると判定されなかった場合（Ｓ１０１のＮｏ）、つまり、電力増幅器２ＢでバンドＢの高周波信号ＲＦＢ又はバンドＣの高周波信号ＲＦＣが増幅されると判定された場合、デジタル制御回路６０は、スイッチＳ５５を閉じることを示すデジタル制御信号を受け、スイッチＳ５５を閉じるための制御信号Ｓ４をスイッチＳ５５に送信する。制御信号Ｓ４に基づいてスイッチＳ５５が閉じられることで、出力スイッチ回路３０が外部接続端子１４２に接続され（つまり、電圧供給経路Ｐ４２が接続され）、フィルタ回路４０Ａが電圧供給経路Ｐ４２に接続される（Ｓ１１１）。
　このようにスイッチＳ５５が制御された状態において、出力スイッチ回路３０は、制御信号Ｓ３に基づいて、複数の離散的電圧の少なくとも１つを選択的に外部接続端子１４２に出力する（Ｓ１１３）。その結果、複数の離散的電圧の少なくとも１つが選択的に電力増幅器２Ｂに供給される。
　［１．４　トラッカ回路１Ａの実装例］
　次に、以上のように構成されたトラッカ回路１Ａの実装例としてトラッカモジュール１００を、図６～図８を参照しながら説明する。なお、本実装例では、プリレギュレータ回路１０に含まれるパワーインダクタＬ７１は、モジュール基板９０に配置されていないが、これに限定されない。つまり、パワーインダクタＬ７１は、モジュール基板９０に配置されてもよい。
　図６は、本実施の形態に係るトラッカモジュール１００の平面図である。図７は、本実施の形態に係るトラッカモジュール１００の平面図であり、ｚ軸正側からモジュール基板９０の主面９０ｂ側を透視した図である。図８は、本実施の形態に係るトラッカモジュール１００の断面図である。図８におけるトラッカモジュール１００の断面は、それぞれ、図６及び図７のＶＩＩＩ－ＶＩＩＩ線における断面である。
　なお、図６～図８において、モジュール基板９０に配置された複数の回路部品を接続する配線の一部の図示が省略されている。図６及び図７において、複数の回路部品を覆う樹脂部材９１及び樹脂部材９１の表面を覆うシールド電極層９２の図示が省略されている。図６において、ハッチングされたブロックは、本発明に必須ではない任意の回路部品を表す。
　トラッカモジュール１００は、図３及び図４に示されたプリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０、フィルタ回路４０Ａ、及び、デジタル制御回路６０に含まれる能動素子及び受動素子を含む複数の回路部品に加えて、モジュール基板９０と、樹脂部材９１と、シールド電極層９２と、複数の電極１５０と、を備える。
　モジュール基板９０は、互いに対向する主面９０ａ及び９０ｂを有する。モジュール基板９０内及び主面９０ａ上には、グランド電極層９０ｅなどが形成されている。なお、図６及び図７において、モジュール基板９０は、平面視において矩形状を有するが、この形状に限定されない。
　モジュール基板９０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板もしくは高温同時焼成セラミックス（ＨＴＣＣ：High Temperature Co-fired Ceramics）基板、部品内蔵基板、再配線層（ＲＤＬ：Redistribution Layer）を有する基板、又は、プリント基板等を用いることができるが、これらに限定されない。
　主面９０ａ上には、集積回路８０と、キャパシタＣ１０～Ｃ１６、Ｃ２０、Ｃ３０、Ｃ４０、Ｃ５１、Ｃ６１～Ｃ６４、Ｃ８１、及び、Ｃ８２と、インダクタＬ５１と、樹脂部材９１と、が配置されている。
　集積回路８０は、ＰＲスイッチ部８０ａと、ＳＣスイッチ部８０ｂと、ＯＳスイッチ部８０ｃと、フィルタスイッチ部８０ｄと、を有する。ＰＲスイッチ部８０ａは、スイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２を含む。ＳＣスイッチ部８０ｂは、スイッチＳ１１～Ｓ１４、Ｓ２１～Ｓ２４、Ｓ３１～Ｓ３４及びＳ４１～Ｓ４４を含む。ＯＳスイッチ部８０ｃは、スイッチＳ５１～Ｓ５４を含む。フィルタスイッチ部８０ｄは、スイッチＳ５５を含む。
　なお、図６では、ＰＲスイッチ部８０ａ、ＳＣスイッチ部８０ｂ、ＯＳスイッチ部８０ｃ及びフィルタスイッチ部８０ｄは、単一の集積回路８０に含まれているが、これに限定されない。例えば、ＰＲスイッチ部８０ａ及びＳＣスイッチ部８０ｂが１つの集積回路に含まれ、ＯＳスイッチ部８０ｃ及びフィルタスイッチ部８０ｄが別の集積回路に含まれてもよい。また例えば、ＳＣスイッチ部８０ｂ、ＯＳスイッチ部８０ｃ及びフィルタスイッチ部８０ｄが１つの集積回路に含まれ、ＰＲスイッチ部８０ａが別の集積回路に含まれてもよい。また、ＰＲスイッチ部８０ａ、ＯＳスイッチ部８０ｃ及びフィルタスイッチ部８０ｄが１つの集積回路に含まれ、ＳＣスイッチ部８０ｂが別の集積回路に含まれてもよい。また例えば、ＰＲスイッチ部８０ａ、ＳＣスイッチ部８０ｂ、ＯＳスイッチ部８０ｃ及びフィルタスイッチ部８０ｄは、４つの集積回路に個別に含まれてもよい。なお、複数の集積回路は、異なるプロセステクノロジーノード（process technology node）で製造することができる。
　また、図６において、集積回路８０は、モジュール基板９０の平面視において矩形状を有するが、この形状に限定されない。
　集積回路８０は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより製造されてもよい。なお、集積回路８０は、ＣＭＯＳに限定されない。
　キャパシタＣ１０～Ｃ１６、Ｃ２０、Ｃ３０、Ｃ４０、Ｃ５１、Ｃ６１～Ｃ６４、Ｃ８１、及び、Ｃ８２の各々は、チップキャパシタとして実装されている。チップキャパシタとは、キャパシタを構成する表面実装デバイス（ＳＭＤ：Surface Mount Device）を意味する。なお、複数のキャパシタの実装は、チップキャパシタに限定されない。例えば、複数のキャパシタの一部又は全部は、集積型受動デバイス（ＩＰＤ：Integrated Passive Device）に含まれてもよく、集積回路８０に含まれてもよい。
　インダクタＬ５１は、チップインダクタとして実装されている。チップインダクタとは、インダクタを構成するＳＭＤを意味する。なお、インダクタＬ５１の実装は、チップインダクタに限定されない。例えば、インダクタＬ５１は、ＩＰＤに含まれてもよい。
　このように主面９０ａ上に配置された複数のキャパシタ及びインダクタは、回路ごとにグループ化されて集積回路８０の周囲に配置されている。
　具体的には、プリレギュレータ回路１０に含まれるキャパシタＣ６１～Ｃ６４のグループは、モジュール基板９０の平面視において、集積回路８０の左辺に沿う直線とモジュール基板９０の左辺に沿う直線とに挟まれた主面９０ａ上の領域に配置されている。これにより、プリレギュレータ回路１０に含まれる回路部品のグループは、集積回路８０内のＰＲスイッチ部８０ａの近くに配置される。
　スイッチトキャパシタ回路２０に含まれるキャパシタＣ１０～Ｃ１６、Ｃ２０、Ｃ３０及びＣ４０のグループは、モジュール基板９０の平面視において、集積回路８０の上辺に沿う直線とモジュール基板９０の上辺に沿う直線とに挟まれた主面９０ａ上の領域と、集積回路８０の右辺に沿う直線とモジュール基板９０の右辺に沿う直線とに挟まれた主面９０ａ上の領域と、に配置されている。これにより、スイッチトキャパシタ回路２０に含まれる回路部品のグループは、集積回路８０内のＳＣスイッチ部８０ｂの近くに配置される。つまり、ＰＲスイッチ部８０ａ及びＯＳスイッチ部８０ｃの各々よりもＳＣスイッチ部８０ｂの方が、スイッチトキャパシタ回路２０の近くに配置される。
　フィルタ回路４０Ａに含まれるキャパシタＣ５１及びインダクタＬ５１のグループは、モジュール基板９０の平面視において、集積回路８０の下辺に沿う直線とモジュール基板９０の下辺に沿う直線とに挟まれた主面９０ａ上の領域に配置されている。これにより、フィルタ回路４０Ａに含まれる回路部品のグループは、集積回路８０内のフィルタスイッチ部８０ｄの近くに配置される。つまり、ＰＲスイッチ部８０ａ及びＳＣスイッチ部８０ｂの各々よりもフィルタスイッチ部８０ｄの方が、フィルタ回路４０ＡのキャパシタＣ５１及びインダクタＬ５１の近くに配置される。
　主面９０ｂ上には、複数の電極１５０が配置されている。複数の電極１５０のうちの少なくとも１つは、図２に示した外部接続端子１４１として機能する。複数の電極１５０は、モジュール基板９０内に形成されたビア導体などを介して、主面９０ａ上に配置された複数の電子部品に電気的に接続される。複数の電極１５０としては、銅電極を用いることができるが、これに限定されない。例えば、複数の電極として、はんだ電極が用いられてもよい。
　樹脂部材９１は、主面９０ａ及び主面９０ａ上の複数の電子部品の少なくとも一部を覆っている。樹脂部材９１は、主面９０ａ上の複数の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材９１は、トラッカモジュール１００に含まれなくてもよい。
　シールド電極層９２は、金属層の一例であり、例えばスパッタ法により形成された金属薄膜である。シールド電極層９２は、樹脂部材９１の表面（上面及び側面）を覆うように形成されている。シールド電極層９２は、グランドに接続され、外来ノイズがトラッカモジュール１００を構成する電子部品に侵入すること、及び、トラッカモジュール１００で発生したノイズが他のモジュール又は他の機器に干渉することを抑制する。なお、シールド電極層９２は、トラッカモジュール１００に含まれなくてもよい。
　なお、図６～図８に示すトラッカモジュール１００の構成は、例示であり、これに限定されない。例えば、主面９０ａ上に配置されたキャパシタ及びインダクタの一部は、モジュール基板９０内に形成されてもよい。また、主面９０ａ上に配置されたキャパシタ及びインダクタの一部は、トラッカモジュール１００に含まれなくてもよく、モジュール基板９０に配置されなくてもよい。
　［１．５　効果など］
　以上のように、本実施の形態に係るトラッカ回路１Ａは、複数の離散的電圧の少なくとも１つを選択的に電力増幅器２Ａ及び２Ｂに出力するよう構成された出力スイッチ回路３０を備え、電力増幅器２Ａは、バンドＡの高周波信号ＲＦＡを増幅するよう構成され、電力増幅器２Ｂは、バンドＢの高周波信号ＲＦＢを増幅するよう構成され、さらに、出力スイッチ回路３０及び電力増幅器２Ａの間を結ぶ電圧供給経路Ｐ４１と、出力スイッチ回路３０及び電力増幅器２Ｂの間を結ぶ電圧供給経路Ｐ４２と、電圧供給経路Ｐ４１及びＰ４２にシャント接続可能なフィルタ回路４０Ａと、を備える。
　また別の見地によれば、本実施の形態に係るトラッカ回路１Ａは、電力増幅器２Ａに接続される外部接続端子１４１と、電力増幅器２Ｂに接続される外部接続端子１４２と、複数の離散的電圧の少なくとも１つを選択的に外部接続端子１４１及び１４２に出力するよう構成された出力スイッチ回路３０と、出力スイッチ回路３０及び外部接続端子１４１の間を結ぶ電圧供給経路Ｐ４１と、出力スイッチ回路３０及び外部接続端子１４２の間を結ぶ電圧供給経路Ｐ４２と、電圧供給経路Ｐ４１及びグランドの間に接続され、かつ、電圧供給経路Ｐ４２及びグランドの間に接続されるフィルタ回路４０Ａと、を備える。
　これによれば、出力スイッチ回路３０の電圧供給経路Ｐ４１及びＰ４２にフィルタ回路４０Ａをシャント接続可能であるので、電圧供給経路Ｐ４１及びＰ４２においてノイズを低減することができる。したがって、電力増幅器２Ａ及び２ＢにおけるＩＭＤを抑制することができ、スプリアスエミッションを低減して、例えばＡＣＰＲ／ＡＣＬＲを改善することができる。また、フィルタ回路４０Ａは、電圧供給経路Ｐ４１及びＰ４２にシリーズ接続ではなく、シャント接続され得る。したがって、電圧供給経路Ｐ４１及びＰ４２における損失を低減することができ、電力増幅器２Ａ及び２Ｂに供給される複数の離散的電圧の劣化を抑制することができる。さらに、フィルタ回路４０Ａは、電圧供給経路Ｐ４１及びＰ４２の両方に接続可能であるので、電圧供給経路Ｐ４１及びＰ４２に個別にフィルタ回路が必要な場合よりも、回路規模を縮小することができる。
　また例えば、本実施の形態に係るトラッカ回路１Ａは、さらに、電圧供給経路Ｐ４１及びフィルタ回路４０Ａの間に接続されるスイッチＳ５５を備えてもよく、フィルタ回路４０Ａは、スイッチＳ５５及びグランドの間に直列接続されるインダクタＬ５１及びキャパシタＣ５１を含んでもよい。
　これによれば、電圧供給経路Ｐ４１及びフィルタ回路４０Ａの間にスイッチＳ５５が接続されるので、電圧供給経路Ｐ４１へのフィルタ回路４０Ａの接続及び非接続を切り替えることができる。したがって、電圧供給経路Ｐ４１におけるノイズの低減を優先することと、電圧供給経路Ｐ４１における複数の離散的電圧の劣化の抑制を優先することとを切り替えることができる。
　また例えば、本実施の形態に係るトラッカ回路１Ａにおいて、スイッチＳ５５の一端は、出力スイッチ回路３０に接続されてもよく、スイッチＳ５５の他端は、フィルタ回路４０Ａ及び電力増幅器２Ｂ（外部接続端子１４２）に接続されてもよい。
　これによれば、電圧供給経路Ｐ４２にスイッチＳ５５がシリーズ接続されるので、スイッチＳ５５を開くことで、電圧供給経路Ｐ４２を電圧供給経路Ｐ４１から切断することができる。したがって、電圧供給経路Ｐ４１における複数の離散的電圧の劣化をさらに抑制することができる。
　また例えば、本実施の形態に係るトラッカ回路１Ａにおいて、電力増幅器２Ａで高周波信号ＲＦＡが増幅される場合に、（i）高周波信号ＲＦＡのチャネル帯域幅が第１閾値幅以上であれば、スイッチＳ５５は開かれてもよく、（ii）高周波信号ＲＦＡのチャネル帯域幅が第１閾値幅未満であれば、スイッチＳ５５は閉じられてもよく、電力増幅器２Ｂで高周波信号ＲＦＢが増幅される場合に、スイッチＳ５５は閉じられてもよい。
　これによれば、高周波信号ＲＦＡのチャネル帯域幅が狭い場合に、フィルタ回路４０ＡのスイッチＳ５５が閉じられる。チャネル帯域幅が狭ければ、当該チャネルの中心周波数から隣接チャネルまでの距離（周波数）が短いので、ＡＣＰに影響するＩＭＤを生じさせる周波数は低くなる。複数の離散的電圧が供給される場合、電圧供給経路Ｐ４１では周波数が低いほどノイズが大きいので、チャネル帯域幅が狭ければ、ＡＣＰに影響するＩＭＤを生じさせる周波数のノイズが大きい。そこで、チャネル帯域幅が狭い場合に、スイッチＳ５５を閉じることで、ＡＣＰに影響するＩＭＤを生じさせる周波数のノイズの低減を優先することができ、電力増幅器２Ａにおけるスプリアスエミッション（つまりＡＣＰ）を効果的に低減することができる。一方、高周波信号ＲＦＡのチャネル帯域幅が広い場合に、フィルタ回路４０ＡのスイッチＳ５５が開かれる。チャネル帯域幅が広ければ、複数の離散的電圧の変化が速くなるので、電圧供給経路Ｐ４１にはより良好な応答性が要求される。したがって、チャネル帯域幅が広い場合に、スイッチＳ５５を開くことで、電圧供給経路Ｐ４１の応答性の劣化を抑制することができ、電圧供給経路Ｐ４１における複数の離散的電圧の劣化を効果的に抑制することができる。
　また、本実施の形態に係るトラッカ回路１Ａにおいて、バンドＡは、３３００～５０００ＭＨｚの範囲に含まれてもよく、バンドＢは、１４２７～２６９０ＭＨｚの範囲に含まれてもよい。
　これによれば、より広いチャネル帯域幅を利用可能なより高いバンドＡのための電圧供給経路Ｐ４１において、フィルタ回路４０Ａの接続及び非接続を切り替えることができる。チャネル帯域幅が広いほど高周波信号の電力の変化が速くなり、それを追跡する複数の離散的電圧の変化も速くなる。したがって、より広いチャネル帯域幅を利用可能なより高いバンドＡのための電圧供給経路Ｐ４１からフィルタ回路４０Ａを切断できることによる複数の離散的電圧の劣化の抑制効果は大きい。
　また、本実施の形態に係るトラッキング方法は、電力増幅器２ＡでバンドＡの高周波信号ＲＦＡが増幅される場合に、（i）高周波信号ＲＦＡのチャネル帯域幅が閾値幅以上であれば、フィルタ回路４０Ａを電圧供給経路Ｐ４１に接続せず、高周波信号ＲＦＡのチャネル帯域幅が閾値幅未満であれば、フィルタ回路４０Ａを電圧供給経路Ｐ４１に接続し、（ii）電圧供給経路Ｐ４１を介して、複数の離散的電圧の少なくとも１つを選択的に電力増幅器２Ａに供給し、電力増幅器２ＢでバンドＢの高周波信号ＲＦＢが増幅される場合に、（i）フィルタ回路４０Ａを電圧供給経路Ｐ４２に接続し、（ii）電圧供給経路Ｐ４２を介して、複数の離散的電圧の少なくとも１つを選択的に電力増幅器２Ｂに供給する。
　これによれば、高周波信号ＲＦＡのチャネル帯域幅が狭い場合に、フィルタ回路４０Ａを電圧供給経路Ｐ４１に接続することができる。チャネル帯域幅が狭ければ、当該チャネルの中心周波数から隣接チャネルまでの距離（周波数）が短いので、ＡＣＰに影響するＩＭＤを生じさせる周波数は低くなる。複数の離散的電圧が供給される場合、電圧供給経路Ｐ４１では周波数が低いほどノイズが大きいので、チャネル帯域幅が狭ければ、ＡＣＰに影響するＩＭＤを生じさせる周波数のノイズが大きい。そこで、チャネル帯域幅が狭い場合に電圧供給経路Ｐ４１にフィルタ回路４０Ａを接続することで、ＡＣＰに影響するＩＭＤを生じさせる周波数のノイズの低減を優先することができ、電力増幅器２Ａにおけるスプリアスエミッション（つまりＡＣＰ）を効果的に低減することができる。一方、高周波信号ＲＦＡのチャネル帯域幅が広い場合に、フィルタ回路４０Ａを電圧供給経路Ｐ４１から切断することができる。チャネル帯域幅が広ければ、複数の離散的電圧の変化が速くなるので、電圧供給経路Ｐ４１にはより良好な応答性が要求される。したがって、チャネル帯域幅が広い場合に電圧供給経路Ｐ４１からフィルタ回路４０Ａを切断することで、電圧供給経路Ｐ４１の応答性の劣化を抑制することができ、電圧供給経路Ｐ４１における複数の離散的電圧の劣化を効果的に抑制することができる。
　（実施の形態１の変形例１）
　次に、実施の形態１の変形例１について説明する。本変形例では、フィルタ回路の構成が実施の形態１と主として異なる。以下に、本変形例に係るトラッカ回路について、実施の形態１と異なる点を中心に図面を参照しながら説明する。
　［２．１　トラッカ回路１Ｂの回路構成］
　本変形例に係るトラッカ回路１Ｂの回路構成について図２及び図９を参照しながら説明する。図９は、本変形例に係るトラッカ回路１Ｂの部分回路構成図である。
　なお、図９は、例示的な回路構成であり、トラッカ回路１Ｂ及びフィルタ回路４０Ｂは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるフィルタ回路４０Ｂの説明は、限定的に解釈されるべきではない。
　図２及び図９に示すように、トラッカ回路１Ｂは、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０Ｂと、直流電源５０と、デジタル制御回路６０と、外部接続端子１４１及び１４２と、スイッチＳ５５～Ｓ５Ａと、を備える。
　フィルタ回路４０Ｂは、第１フィルタ回路の一例であり、パルス成形ネットワークである。フィルタ回路４０Ｂは、電圧供給経路Ｐ４１及びＰ４２にシャント接続可能に構成される。フィルタ回路４０Ｂは、電圧供給経路Ｐ４１及びＰ４２を伝送される信号（複数の離散的電圧）のノイズ成分を減衰させることができる。具体的には、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１にスイッチＳ５５又はＳ５６を介してシャント接続される。つまり、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１とグランドとの間にスイッチＳ５５又はＳ５６を介して接続される。さらに、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２にスイッチＳ５８又はＳ５９を介してシャント接続される。つまり、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２とグランドとの間にスイッチＳ５８又はＳ５９を介して接続される。
　図９に示すように、フィルタ回路４０Ｂは、直列接続されたインダクタＬ５１及びＬ５２と、キャパシタＣ５１と、を含む。
　インダクタＬ５１は、第１インダクタの一例であり、スイッチＳ５５及びＳ５８並びにインダクタＬ５２とキャパシタＣ５１との間に接続される。具体的には、インダクタＬ５１の一端は、キャパシタＣ５１に接続され、インダクタＬ５１の他端は、スイッチＳ５５及びＳ５８並びにインダクタＬ５２に接続される。
　インダクタＬ５２は、第２インダクタの一例であり、スイッチＳ５６及びＳ５９とインダクタＬ５１との間に接続される。具体的には、インダクタＬ５２の一端は、スイッチＳ５６及びＳ５９に接続され、インダクタＬ５２の他端は、インダクタＬ５１に接続される。
　キャパシタＣ５１は、第１キャパシタの一例であり、インダクタＬ５１及びグランドの間に接続される。具体的には、キャパシタＣ５１の一端は、インダクタＬ５１に接続され、キャパシタＣ５１の他端は、グランドに接続される。
　スイッチＳ５５及びＳ５６は、それぞれ第１スイッチ及び第２スイッチの一例であり、電圧供給経路Ｐ４１及びフィルタ回路４０Ｂの間に並列接続される。具体的には、スイッチＳ５５の一端は、スイッチＳ５７及び外部接続端子１４１に接続され、スイッチＳ５５の他端は、インダクタＬ５１に接続される。スイッチＳ５６の一端は、スイッチＳ５７及び外部接続端子１４１に接続され、スイッチＳ５６の他端は、インダクタＬ５２に接続される。
　スイッチＳ５７は、第３スイッチの一例であり、電圧供給経路Ｐ４１にシリーズ接続される。具体的には、スイッチＳ５７の一端は、出力スイッチ回路３０に接続され、スイッチＳ５７の他端は、外部接続端子１４１に接続される。なお、スイッチＳ５７は、トラッカ回路１Ｂに含まれなくてもよい。
　スイッチＳ５８及びＳ５９は、それぞれ第４スイッチ及び第５スイッチの一例であり、電圧供給経路Ｐ４２及びフィルタ回路４０Ｂの間に並列接続される。具体的には、スイッチＳ５８の一端は、スイッチＳ５Ａ及び外部接続端子１４２に接続され、スイッチＳ５８の他端は、インダクタＬ５１に接続される。スイッチＳ５９の一端は、スイッチＳ５Ａ及び外部接続端子１４２に接続され、スイッチＳ５９の他端は、インダクタＬ５２に接続される。
　スイッチＳ５Ａは、第６スイッチの一例であり、電圧供給経路Ｐ４２にシリーズ接続される。具体的には、スイッチＳ５Ａの一端は、出力スイッチ回路３０に接続され、スイッチＳ５Ａの他端は、外部接続端子１４２に接続される。なお、スイッチＳ５Ａは、トラッカ回路１Ｂに含まれなくてもよい。
　このように接続されたスイッチＳ５５～Ｓ５Ａでは、制御信号Ｓ４に基づいてオン／オフが切り替えられる。具体的には、スイッチＳ５５～Ｓ５Ａのオン／オフは以下のように制御される。
　（１）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂで高周波信号ＲＦＢ及びＲＦＣが増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が第１閾値幅以上であれば、スイッチＳ５７が閉じられ、かつ、スイッチＳ５５、Ｓ５６及びＳ５８～Ｓ５Ａが開かれる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は、電圧供給経路Ｐ４１から切断される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給されるが、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１に対して帯域除去フィルタとして機能しない。
　（２）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂで高周波信号ＲＦＢ及びＲＦＣが増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅以上第１閾値幅未満であれば、スイッチＳ５５及びＳ５７が閉じられ、かつ、スイッチＳ５６及びＳ５８～Ｓ５Ａが開かれる。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４１にシャント接続される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１において、第１閾値幅に依存する第１阻止帯域を有する第１帯域除去フィルタとして機能する。例えば、第１閾値幅が７５ＭＨｚである場合には、第１阻止帯域として、第１閾値幅の値（７５ＭＨｚ）に所定係数（１．５）を乗じた周波数（７５ＭＨｚ）を含む阻止帯域が実現される。
　（３）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂで高周波信号ＲＦＢ及びＲＦＣが増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５６及びＳ５７が閉じられ、かつ、スイッチＳ５５及びＳ５８～Ｓ５Ａが開かれる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は、電圧供給経路Ｐ４１にシャント接続される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１において、第２閾値幅に依存する第２阻止帯域を有する第２帯域除去フィルタとして機能する。例えば、第２閾値幅が２０ＭＨｚである場合には、第２阻止帯域として、第２閾値幅の値（２０ＭＨｚ）に所定係数（１．５）を乗じた周波数（３０ＭＨｚ）を含む阻止帯域が実現される。
　（４）電力増幅器２Ｂで高周波信号ＲＦＢ又はＲＦＣが増幅され、かつ、電力増幅器２Ａで高周波信号ＲＦＡが増幅されない場合に、高周波信号ＲＦＢ又はＲＦＣのチャネル帯域幅が第１閾値幅以上であれば、スイッチＳ５Ａが閉じられ、かつ、スイッチＳ５５～Ｓ５９が開かれる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は、電圧供給経路Ｐ４２から切断される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給されるが、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２に対して帯域除去フィルタとして機能しない。
　（５）電力増幅器２Ｂで高周波信号ＲＦＢ又はＲＦＣが増幅され、かつ、電力増幅器２Ａで高周波信号ＲＦＡが増幅されない場合に、高周波信号ＲＦＢ又はＲＦＣのチャネル帯域幅が第２閾値幅以上第１閾値幅未満であれば、スイッチＳ５８及びＳ５Ａが閉じられ、かつ、スイッチＳ５５～Ｓ５７及びＳ５９が開かれる。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４２にシャント接続される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２において、第１阻止帯域を有する第１帯域除去フィルタとして機能する。
　（６）電力増幅器２Ｂで高周波信号ＲＦＢ又はＲＦＣが増幅され、かつ、電力増幅器２Ａで高周波信号ＲＦＡが増幅されない場合に、高周波信号ＲＦＢ又はＲＦＣのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５９及びＳ５Ａが閉じられ、かつ、スイッチＳ５５～Ｓ５８が開かれる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は、電圧供給経路Ｐ４２にシャント接続される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２において、第２阻止帯域を有する第２帯域除去フィルタとして機能する。
　このようなスイッチＳ５５～Ｓ５Ａの制御で用いられる第１閾値幅及び第２閾値幅として、実験的及び／又は経験的に予め定められた値を用いることができる。第１閾値幅としては、第２閾値幅よりも広い周波数幅（例えば１００ＭＨｚ）が用いられ、第２閾値幅としては、第１閾値幅よりも狭い周波数幅（例えば５０ＭＨｚ）が用いられる。
　以上のようなスイッチ制御により、フィルタ回路４０Ｂは、チャネル帯域幅に応じて阻止帯域が変化する可変帯域除去フィルタとして機能する。
　なお、第1閾値幅、第２閾値幅及び所定係数の値は、例示であり、上述した値に限定されない。
　［２．２　効果など］
　以上のように、本変形例に係るトラッカ回路１Ｂは、さらに、電圧供給経路Ｐ４１及びフィルタ回路４０Ｂの間に並列接続されるスイッチＳ５５及びＳ５６と、出力スイッチ回路３０及び電力増幅器２Ａ（外部接続端子１４１）の間に接続されるスイッチＳ５７と、電圧供給経路Ｐ４２及びフィルタ回路４０Ｂの間に並列接続されるスイッチＳ５８及びＳ５９と、出力スイッチ回路３０及び電力増幅器２Ｂ（外部接続端子１４２）の間に接続されるスイッチＳ５Ａと、を備えてもよく、フィルタ回路４０Ｂは、直列接続されるインダクタＬ５１及びＬ５２並びにキャパシタＣ５１を含んでもよく、スイッチＳ５５の一端及びスイッチＳ５６の一端は、電圧供給経路Ｐ４１に接続されてもよく、スイッチＳ５８の一端及びスイッチＳ５９の一端は、電圧供給経路Ｐ４２に接続されてもよく、スイッチＳ５５の他端及びスイッチＳ５８の他端は、インダクタＬ５１の一端及びインダクタＬ５２の一端に接続されてもよく、スイッチＳ５６の他端及びスイッチＳ５９の他端は、インダクタＬ５２の他端に接続されてもよく、キャパシタＣ５１は、インダクタＬ５１の他端及びグランドの間に接続されてもよい。
　これによれば、スイッチＳ５５～Ｓ５Ａによって、電圧供給経路Ｐ４１及びＰ４２へのフィルタ回路４０Ｂの接続及び非接続を切り替えることができる。さらに、電圧供給経路Ｐ４１及びＰ４２へのフィルタ回路４０Ｂの接続において、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１のシャント接続と、インダクタＬ５１及びキャパシタＣ５１のシャント接続とを切り替えることができる。したがって、フィルタ回路４０Ｂの阻止帯域を変化させることができ、電力増幅器２Ａ及び２ＢにおけるＩＭＤの抑制に適した阻止帯域を選択することができる。その結果、電力増幅器２Ａ及び２Ｂにおけるスプリアスエミッションを効果的に低減することができる。
　また例えば、本変形例に係るトラッカ回路１Ｂにおいて、電力増幅器２Ａで高周波信号ＲＦＡが増幅される場合に、（i）高周波信号ＲＦＡのチャネル帯域幅が第１閾値幅以上であれば、スイッチＳ５７が閉じられてもよく、かつ、スイッチＳ５５、Ｓ５６及びＳ５８～Ｓ５Ａは開かれてもよく、（ii）高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅以上第１閾値幅未満であれば、スイッチＳ５５及びＳ５７は閉じられてもよく、かつ、スイッチＳ５６及びＳ５８～Ｓ５Ａは開かれてもよく、（iii）高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５６及びＳ５７は閉じられてもよく、かつ、スイッチＳ５５及びＳ５８～Ｓ５Ａは開かれてもよく、電力増幅器２Ｂで高周波信号ＲＦＢ又はＲＦＣが増幅される場合に、（i）高周波信号ＲＦＢ又はＲＦＣのチャネル帯域幅が第１閾値幅以上であれば、スイッチＳ５Ａは閉じられてもよく、かつ、スイッチＳ５５～～Ｓ５９は開かれてもよく、（ii）高周波信号ＲＦＢ又はＲＦＣのチャネル帯域幅が第２閾値幅以上第１閾値幅未満であれば、スイッチＳ５８及びＳ５Ａは閉じられてもよく、かつ、スイッチＳ５５～Ｓ５７及びＳ５９は開かれてもよく、（iii）高周波信号ＲＦＢ又はＲＦＣのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５９及びＳ５Ａは閉じられてもよく、かつ、スイッチＳ５５～Ｓ５８は開かれてもよい。
　これによれば、高周波信号ＲＦＡのチャネル帯域幅が狭い場合に、フィルタ回路４０Ｂを電圧供給経路Ｐ４１にシャント接続することができ、高周波信号ＲＦＢ又はＲＦＣのチャネル帯域幅が狭い場合に、フィルタ回路４０Ｂを電圧供給経路Ｐ４２に接続することができる。これにより、ＡＣＰに影響するＩＭＤを生じさせる周波数のノイズを低減することができ、電力増幅器２Ａ及び２Ｂにおけるスプリアスエミッション（つまりＡＣＰ）を効果的に低減することができる。さらに、高周波信号ＲＦＡ～ＲＦＣのチャネル帯域幅に応じて、インダクタＬ５２の接続及び非接続を切り替えることができる。これにより、チャネル帯域幅に応じた阻止帯域を実現することができ、電力増幅器２Ａ及び２Ｂにおけるスプリアスエミッションをより効果的に低減することができる。一方、高周波信号ＲＦＡ及びＲＦＢのチャネル帯域幅が広い場合に、フィルタ回路４０Ｂを電圧供給経路Ｐ４１及びＰ４２から切断することができる。これにより、電圧供給経路Ｐ４１及びＰ４２の応答性の劣化を抑制することができ、電圧供給経路Ｐ４１及びＰ４２における複数の離散的電圧の劣化を効果的に抑制することができる。
　（実施の形態１の変形例２）
　次に、実施の形態１の変形例２について説明する。本変形例では、フィルタ回路及び電圧供給経路の間の接続、並びに、それに用いられるスイッチの数が実施の形態１の変形例１と主として異なる。以下に、本変形例に係るトラッカ回路について、変形例１と異なる点を中心に図面を参照しながら説明する。
　［３．１　トラッカ回路１Ｃの回路構成］
　本変形例に係るトラッカ回路１Ｃの回路構成について図２及び図１０を参照しながら説明する。図１０は、本変形例に係るトラッカ回路１Ｃの部分回路構成図である。
　なお、図２及び図１０は、例示的な回路構成であり、トラッカ回路１Ｃ及びフィルタ回路４０Ｂは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１Ｃ及びフィルタ回路４０Ｂの説明は、限定的に解釈されるべきではない。
　図２及び図１０に示すように、トラッカ回路１Ｃは、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０Ｂと、直流電源５０と、デジタル制御回路６０と、外部接続端子１４１及び１４２と、スイッチＳ５５及びＳ５６と、を備える。
　フィルタ回路４０Ｂは、第１フィルタ回路の一例であり、電圧供給経路Ｐ４１及びＰ４２にシャント接続可能に構成される。フィルタ回路４０Ｂは、電圧供給経路Ｐ４１及びＰ４２を伝送される信号（複数の離散的電圧）のノイズ成分を減衰させることができる。具体的には、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１にスイッチＳ５５又はＳ５６を介してシャント接続される。つまり、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１とグランドとの間にスイッチＳ５５又はＳ５６を介して接続される。さらに、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２にスイッチＳ５５又はＳ５６を介してシャント接続される。つまり、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２とグランドとの間にスイッチＳ５５又はＳ５６を介して接続される。
　図１０に示すように、フィルタ回路４０Ｂは、直列接続されたインダクタＬ５１及びＬ５２と、キャパシタＣ５１と、を含む。
　インダクタＬ５１は、第１インダクタの一例であり、スイッチＳ５５及びインダクタＬ５２とキャパシタＣ５１との間に接続される。具体的には、インダクタＬ５１の一端は、スイッチＳ５５及びインダクタＬ５２に接続され、インダクタＬ５１の他端は、キャパシタＣ５１に接続される。
　インダクタＬ５２は、第２インダクタの一例であり、スイッチＳ５５及び外部接続端子１４２の間に接続され、かつ、スイッチＳ５６及びインダクタＬ５１の間に接続される。具体的には、インダクタＬ５２の一端は、スイッチＳ５５及びインダクタＬ５１に接続され、インダクタＬ５２の他端は、スイッチＳ５６及び外部接続端子１４２に接続される。
　なお、本変形例では、インダクタＬ５２は、電圧供給経路Ｐ４２にシリーズ接続される場合がある。つまり、インダクタＬ５２には、インダクタＬ５１よりも大きな電流が流れる。したがって、インダクタＬ５２の定格電流は、インダクタＬ５１の定格電流よりも大きい。それにより、インダクタＬ５２のサイズは、インダクタＬ５１のサイズよりも大きくなる。
　定格電流とは、それ以上の直流電流を流したときに品質が保障できなくなる電流値を意味する。ここでは、インダクタの定格電流は、いわゆる直流重畳定格電流であり、電流を重畳していない初期インダクタンス値に対してインダクタンス値が３０％低下するときの電流値を測定することで特定することができる。
　キャパシタＣ５１は、第１キャパシタの一例であり、インダクタＬ５１及びグランドの間に接続される。具体的には、キャパシタＣ５１の一端は、インダクタＬ５１に接続され、キャパシタＣ５１の他端は、グランドに接続される。
　スイッチＳ５５及びＳ５６は、それぞれ第１スイッチ及び第２スイッチの一例であり、電圧供給経路Ｐ４１及びフィルタ回路４０Ｂの間に並列接続される。具体的には、スイッチＳ５５の一端は、電圧供給経路Ｐ４１に接続され、スイッチＳ５５の他端は、インダクタＬ５１及びＬ５２に接続される。スイッチＳ５６の一端は、電圧供給経路Ｐ４１に接続され、スイッチＳ５６の他端は、インダクタＬ５２及び外部接続端子１４２に接続される。
　このように接続されたスイッチＳ５５及びＳ５６では、制御信号Ｓ４に基づいてオン／オフが切り替えられる。具体的には、スイッチＳ５５及びＳ５６のオン／オフは以下のように制御される。
　（１）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂで高周波信号ＲＦＢ及びＲＦＣが増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が第１閾値幅以上であれば、スイッチＳ５５及びＳ５６が開かれる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は、電圧供給経路Ｐ４１から切断される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給されるが、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１に対して帯域除去フィルタとして機能しない。
　（２）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂで高周波信号ＲＦＢ及びＲＦＣが増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅以上第１閾値幅未満であれば、スイッチＳ５５が閉じられ、かつ、スイッチＳ５６が開かれる。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４１にシャント接続される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１において、第１閾値幅に依存する第１阻止帯域を有する第１帯域除去フィルタとして機能する。例えば、第１閾値幅が５０ＭＨｚである場合には、第１阻止帯域として、第１閾値幅の値（５０ＭＨｚ）に所定係数（１．５）を乗じた周波数（７５ＭＨｚ）を含む阻止帯域が実現される。
　（３）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂで高周波信号ＲＦＢ及びＲＦＣが増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５５が開かれ、かつ、スイッチＳ５６が閉じられる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は、電圧供給経路Ｐ４１にシャント接続される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１において、第２閾値幅に依存する第２阻止帯域を有する第２帯域除去フィルタとして機能する。例えば、第２閾値幅が２０ＭＨｚである場合には、第２阻止帯域として、第２閾値幅の値（２０ＭＨｚ）に所定係数（１．５）を乗じた周波数（３０ＭＨｚ）を含む阻止帯域が実現される。
　（４）電力増幅器２Ｂで高周波信号ＲＦＢが増幅され、かつ、電力増幅器２Ａで高周波信号ＲＦＡが増幅されない場合に、高周波信号ＲＦＢのチャネル帯域幅が第２閾値幅以上であれば、スイッチＳ５５が閉じられ、かつ、スイッチＳ５６が開かれる。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４２にシャント接続され、かつ、インダクタＬ５２は、電圧供給経路Ｐ４２にシリーズ接続される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２において、第３阻止帯域を有する第３帯域除去フィルタとして機能する。
　（５）電力増幅器２Ｂで高周波信号ＲＦＢが増幅され、かつ、電力増幅器２Ａで高周波信号ＲＦＡが増幅されない場合に、高周波信号ＲＦＢのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５５が開かれ、かつ、スイッチＳ５６が閉じられる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は、電圧供給経路Ｐ４２にシャント接続される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２において、第２阻止帯域を有する第２帯域除去フィルタとして機能する。
　（６）電力増幅器２Ｂで高周波信号ＲＦＣが増幅され、かつ、電力増幅器２Ａで高周波信号ＲＦＡが増幅されない場合に、スイッチＳ５５が閉じられ、かつ、スイッチＳ５６が開かれる。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４２にシャント接続され、かつ、インダクタＬ５２は、電圧供給経路Ｐ４２にシリーズ接続される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２において、第３阻止帯域を有する第３帯域除去フィルタとして機能する。
　このようなスイッチＳ５５及びＳ５６の制御で用いられる第１閾値幅及び第２閾値幅としては、実施の形態１の変形例１と同様の閾値幅を用いることができる。
　以上のようなスイッチ制御により、フィルタ回路４０Ｂは、チャネル帯域幅に応じて阻止帯域が変化する可変帯域除去フィルタとして機能する。
　［３．２　効果など］
　以上のように、本変形例に係るトラッカ回路１Ｃは、さらに、電圧供給経路Ｐ４１及びフィルタ回路４０Ｂの間に並列接続されるスイッチＳ５５及びＳ５６を備えてもよく、フィルタ回路４０Ｂは、直列接続されるインダクタＬ５１及びＬ５２並びにキャパシタＣ５１を含んでもよく、スイッチＳ５５の一端及びスイッチＳ５６の一端は、第１電圧供給経路に接続されてもよく、スイッチＳ５５の他端は、インダクタＬ５１の一端及びインダクタＬ５２の一端に接続されてもよく、スイッチＳ５６の他端は、インダクタＬ５２の他端及び第２電力増幅器（外部接続端子１４２）に接続されてもよく、キャパシタＣ５１は、インダクタＬ５１の他端及びグランドの間に接続されてもよい。
　これによれば、スイッチＳ５５及びＳ５６によって、電圧供給経路Ｐ４１及びＰ４２へのインダクタＬ５２の接続を切り替えることができ、フィルタ回路４０Ｂの阻止帯域を変化させることができる。特に、電圧供給経路Ｐ４１については、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１を電圧供給経路Ｐ４１から切断することと、インダクタＬ５１及びキャパシタＣ５１を電圧供給経路Ｐ４１にシャント接続することと、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１を電圧供給経路Ｐ４１にシャント接続することとを、２つのスイッチＳ５５及びＳ５６で切り替えることができる。また、電圧供給経路Ｐ４２については、インダクタＬ５１及びキャパシタＣ５１を電圧供給経路Ｐ４２にシャント接続し、かつ、インダクタＬ５２を電圧供給経路Ｐ４２にシリーズ接続することと、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１を電圧供給経路Ｐ４２にシャント接続することとを、２つのスイッチＳ５５及びＳ５６で切り替えることができる。このように、フィルタ回路４０Ｂにおいて、２つの電圧供給経路Ｐ４１及びＰ４２に対する複数の阻止帯域の切り替えを２つのスイッチＳ５５及びＳ５６で実現することができる。
　また例えば、本変形例に係るトラッカ回路１Ｃにおいて、電力増幅器２Ａで高周波信号ＲＦＡが増幅される場合に、（i）高周波信号ＲＦＡのチャネル帯域幅が第１閾値幅以上であれば、スイッチＳ５５及びＳ５６は開かれてもよく、（ii）高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅以上第１閾値幅未満であれば、スイッチＳ５５は閉じられてもよく、かつ、スイッチＳ５６は開かれてもよく、（iii）高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５５は開かれてもよく、かつ、スイッチＳ５６は閉じられてもよく、電力増幅器２Ｂで高周波信号ＲＦＢが増幅される場合に、（i）高周波信号ＲＦＢのチャネル帯域幅が第２閾値幅以上であれば、スイッチＳ５５は閉じられてもよく、かつ、スイッチＳ５６は開かれてもよく、（ii）高周波信号ＲＦＢのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５５は開かれてもよく、かつ、スイッチＳ５６は閉じられてもよい。
　これによれば、高周波信号のバンド及びチャネル帯域幅に応じてスイッチＳ５５及びＳ５６のオン／オフを切り替えることができ、電圧供給経路Ｐ４１及びＰ４２におけるノイズの低減と複数の離散的電圧の劣化の抑制とのバランスを図ることができる。
　また例えば、本変形例に係るトラッカ回路１Ｃにおいて、バンドＡは、３３００～５０００ＭＨｚの範囲に含まれてもよく、バンドＢ及びＣは、１４２７～２６９０ＭＨｚの範囲に含まれてもよい。
　これによれば、トラッカ回路１Ｃは、利用可能なチャネル帯域幅がより広いより高いバンドほど、チャネル帯域幅に応じてより多くの種類の阻止帯域を実現することができる。したがって、チャネル帯域幅に応じてより細かく阻止帯域を制御することができ、電力増幅器２Ａ及び２Ｂにおけるスプリアスエミッションを効果的に低減することができる。
　また例えば、本変形例に係るトラッカ回路１Ｃにおいて、インダクタＬ５２の定格電流は、インダクタＬ５１の定格電流よりも大きくてもよい。
　これによれば、電圧供給経路Ｐ４２にシリーズ接続され得るインダクタＬ５２の定格電流を、電圧供給経路Ｐ４１及びＰ４２にシリーズ接続されないインダクタＬ５１の定格電流よりも高くすることができ、トラッカ回路１Ｃの安定動作に貢献することができる。
　（実施の形態２）
　次に、実施の形態２について説明する。本実施の形態に係るトラッカ回路は、３つの異なる電力増幅器に複数の離散的電圧を供給可能である点が、実施の形態１及びその変形例に係るトラッカ回路と主として異なる。以下に、本実施の形態に係るトラッカ回路について、特に、実施の形態１の変形例２と異なる点を中心に図面を参照しながら説明する。
　［４．１　通信装置７Ｄの回路構成］
　まず、本実施の形態に係る通信装置７Ｄについて、図１１を参照しながら説明する。図１１は、本実施の形態に係る通信装置７Ｄの回路構成図である。
　なお、図１１は、例示的な回路構成であり、通信装置７Ｄは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置７Ｄの説明は、限定的に解釈されるべきではない。
　図１１に示すように、通信装置７Ｄは、トラッカ回路１Ｄと、電力増幅器２Ａ、２Ｂ及び２Ｄと、フィルタ３Ａ～３Ｄと、スイッチ４Ａ～４Ｃと、ＲＦＩＣ５と、アンテナ６Ａ、６Ｂ及び６Ｄと、を備える。
　トラッカ回路１Ｄは、トラッキングモードに基づく複数の離散的電圧ＶＴ１及びＶＴ２を電力増幅器２Ａ及び２Ｂにそれぞれ供給することができ、さらに、トラッキングモードに基づく複数の離散的電圧ＶＴ３を電力増幅器２Ｄに供給することができる。図１１に示すように、トラッカ回路１Ｄは、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０Ｂ及び４０Ｄと、直流電源５０と、デジタル制御回路６０と、外部接続端子１４１～１４３と、スイッチＳ５５、Ｓ５６及びＳ５Ｂ（図１２を参照）と、を備える。
　外部接続端子１４３は、第３外部接続端子の一例であり、トラッカ回路１Ｄ外で電力増幅器２Ｄに接続され、トラッカ回路１Ｄ内で電圧供給経路Ｐ４３を介して出力スイッチ回路３０に接続される。
　電圧供給経路Ｐ４３は、第３電圧供給経路の一例であり、出力スイッチ回路３０と電力増幅器２Ｄとの間を結ぶ経路の一部である。ここでは、電圧供給経路Ｐ４３は、出力スイッチ回路３０と外部接続端子１４３との間を接続する経路であり、電圧供給経路Ｐ４１及びＰ４２と部分的に重複している。なお、電圧供給経路Ｐ４３は、電圧供給経路Ｐ４１及びＰ４２と全く重複しなくてもよい。
　電力増幅器２Ｄは、第３電力増幅器の一例であり、ＲＦＩＣ５とフィルタ３Ｄとの間に接続される。さらに、電力増幅器２Ｄは、トラッカ回路１Ｄに接続される。電力増幅器２Ｄは、トラッカ回路１Ｄから受けた複数の離散的電圧ＶＴ３を用いて、ＲＦＩＣ５から受けたバンドＤの高周波信号ＲＦＤ（第３高周波信号の一例）を増幅することができる。
　フィルタ３Ｄは、電力増幅器２Ｄとアンテナ６Ｄとの間に接続される。フィルタ３Ｄは、バンドＤの送信帯域を含む通過帯域を有する帯域通過フィルタである。
　バンドＤは、ＲＡＴを用いて構築される通信システムのための周波数バンドであり、標準化団体などによって予め定義される。バンドＤは、第３バンドの一例であり、本実施の形態では、ＦＤＤバンドである。本実施の形態では、バンドＤは、ローバンド群（６９８～９６０ＭＨｚ）に含まれる。なお、バンドＤは、ＦＤＤバンドに限定されず、ローバンド群に含まれる周波数バンドにも限定されない。
　アンテナ６Ｄは、電力増幅器２Ｄからフィルタ３Ｄを介して入力されたバンドＤの送信信号を出力する。アンテナ６Ｄは、通信装置７Ｄに含まれなくてもよい。
　［４．２　トラッカ回路１Ｄの回路構成］
　次に、トラッカ回路１Ｄの回路構成について図１１及び図１２を参照しながら説明する。図１２は、本実施の形態に係るトラッカ回路１Ｄの部分回路構成図である。
　なお、図１２は、例示的な回路構成であり、トラッカ回路１Ｄ及びフィルタ回路４０Ｄは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１Ｄ及びフィルタ回路４０Ｄの説明は、限定的に解釈されるべきではない。
　フィルタ回路４０Ｄは、第２フィルタ回路の一例であり、電圧供給経路Ｐ４１～Ｐ４３にシャント接続可能に構成される。フィルタ回路４０Ｄは、電圧供給経路Ｐ４１～Ｐ４３を伝送される信号（複数の離散的電圧）のノイズ成分を減衰させることができる。具体的には、図１２に示すように、フィルタ回路４０Ｄは、直列接続されたインダクタＬ５３及びキャパシタＣ５２を含む。
　インダクタＬ５３は、第３インダクタの一例であり、電圧供給経路Ｐ４３及びキャパシタＣ５２の間に接続される。具体的には、インダクタＬ５３の一端は、スイッチＳ５Ｂ及び外部接続端子１４３に接続され、インダクタＬ５３の他端は、キャパシタＣ５２に接続される。
　キャパシタＣ５２は、第２キャパシタの一例であり、インダクタＬ５３及びグランドの間に接続される。具体的には、キャパシタＣ５２の一端は、インダクタＬ５３に接続され、キャパシタＣ５２の他端は、グランドに接続される。
　スイッチＳ５Ｂは、第３スイッチの一例であり、出力スイッチ回路３０及び外部接続端子１４３の間に接続され、かつ、電圧供給経路Ｐ４２及びインダクタＬ５３の間に接続される。具体的には、スイッチＳ５Ｂの一端は、インダクタＬ５２及び外部接続端子１４２に接続され、スイッチＳ５Ｂの他端は、インダクタＬ５３及び外部接続端子１４３に接続される。
　このように接続されたスイッチＳ５Ｂでは、制御信号Ｓ４に基づいてオン／オフが切り替えられる。具体的には、スイッチＳ５５、Ｓ５６及びＳ５Ｂのオン／オフは以下のように制御される。
　（１）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂ及び２Ｄで高周波信号が増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が第１閾値幅以上であれば、スイッチＳ５５、Ｓ５６及びＳ５Ｂが開かれる。これにより、インダクタＬ５１～Ｌ５３並びにキャパシタＣ５１及びＣ５２は、電圧供給経路Ｐ４１から切断される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給されるが、フィルタ回路４０Ｂ及び４０Ｄは、電圧供給経路Ｐ４１に対して帯域除去フィルタとして機能しない。
　（２）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂ及び２Ｄで高周波信号が増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅以上第１閾値幅未満であれば、スイッチＳ５５が閉じられ、かつ、スイッチＳ５６及びＳ５Ｂが開かれる。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４１にシャント接続される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４１において、第１閾値幅に依存する第１阻止帯域を有する第１帯域除去フィルタとして機能する。
　（３）電力増幅器２Ａで高周波信号ＲＦＡが増幅され、かつ、電力増幅器２Ｂ及び２Ｄで高周波信号が増幅されない場合に、高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５５が開かれ、かつ、スイッチＳ５６及びＳ５Ｂが閉じられる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は電圧供給経路Ｐ４１にシャント接続され、さらに、インダクタＬ５３及びキャパシタＣ５２も電圧供給経路Ｐ４１にシャント接続される。このとき、複数の離散的電圧ＶＴ１が外部接続端子１４１を介して電力増幅器２Ａに供給され、フィルタ回路４０Ｂ及び４０Ｄは、電圧供給経路Ｐ４１において、第２閾値幅に依存する第２阻止帯域を有する第２帯域除去フィルタとして機能する。
　（４）電力増幅器２Ｂで高周波信号ＲＦＢが増幅され、かつ、電力増幅器２Ａ及び２Ｄで高周波信号が増幅されない場合に、高周波信号ＲＦＢのチャネル帯域幅が第２閾値幅以上であれば、スイッチＳ５５が閉じられ、かつ、スイッチＳ５６及びＳ５Ｂが開かれる。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４２にシャント接続され、かつ、インダクタＬ５２は、電圧供給経路Ｐ４２にシリーズ接続される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２において、第３阻止帯域を有する第３帯域除去フィルタとして機能する。
　（５）電力増幅器２Ｂで高周波信号ＲＦＢが増幅され、かつ、電力増幅器２Ａ及び２Ｄで高周波信号が増幅されない場合に、高周波信号ＲＦＢのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５５が開かれ、かつ、スイッチＳ５６及びＳ５Ｂが閉じられる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は電圧供給経路Ｐ４２にシャント接続され、さらに、インダクタＬ５３及びキャパシタＣ５２も電圧供給経路Ｐ４２にシャント接続される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給され、フィルタ回路４０Ｂ及び４０Ｄは、電圧供給経路Ｐ４２において、第２阻止帯域を有する第２帯域除去フィルタとして機能する。
　（６）電力増幅器２Ｂで高周波信号ＲＦＣが増幅され、かつ、電力増幅器２Ａ及び２Ｄで高周波信号が増幅されない場合に、スイッチＳ５５が閉じられ、かつ、スイッチＳ５６及びＳ５Ｂが開かれる。これにより、インダクタＬ５１及びキャパシタＣ５１は、電圧供給経路Ｐ４２にシャント接続され、かつ、インダクタＬ５２は、電圧供給経路Ｐ４２にシリーズ接続される。このとき、複数の離散的電圧ＶＴ２が外部接続端子１４２を介して電力増幅器２Ｂに供給され、フィルタ回路４０Ｂは、電圧供給経路Ｐ４２において、第３阻止帯域を有する第３帯域除去フィルタとして機能する。
　（７）電力増幅器２Ｄで高周波信号ＲＦＤが増幅され、かつ、電力増幅器２Ａ及び２Ｂで高周波信号が増幅されない場合に、スイッチＳ５５が開かれ、かつ、スイッチＳ５６及びＳ５Ｂが閉じられる。これにより、インダクタＬ５１及びＬ５２並びにキャパシタＣ５１は電圧供給経路Ｐ４３にシャント接続され、さらに、インダクタＬ５３及びキャパシタＣ５２も電圧供給経路Ｐ４３にシャント接続される。このとき、複数の離散的電圧ＶＴ３が外部接続端子１４３を介して電力増幅器２Ｄに供給され、フィルタ回路４０Ｂ及び４０Ｄは、電圧供給経路Ｐ４３において、第２阻止帯域を有する第２帯域除去フィルタとして機能する。
　このようなスイッチＳ５５、Ｓ５６及びＳ５Ｂの制御で用いられる第１閾値幅及び第２閾値幅としては、実施の形態１の変形例１と同様の閾値幅を用いることができる。
　以上のようなスイッチ制御により、フィルタ回路４０Ｂ及び４０Ｄは、チャネル帯域幅に応じて阻止帯域が変化する可変帯域除去フィルタとして機能する。
　［４．３　効果など］
　以上のように、本実施の形態に係るトラッカ回路１Ｄにおいて、出力スイッチ回路３０は、さらに、複数の離散的電圧の少なくとも１つを選択的に電力増幅器２Ｄに出力するよう構成されてもよく、電力増幅器２Ｄは、バンドＤの高周波信号ＲＦＤを増幅するよう構成されてもよく、トラッカ回路１Ｄは、さらに、出力スイッチ回路３０及び電力増幅器２Ｄの間を結ぶ電圧供給経路Ｐ４３と、電圧供給経路Ｐ４１、Ｐ４２及びＰ４３にシャント接続可能なフィルタ回路４０Ｄと、電圧供給経路Ｐ４１及びフィルタ回路４０Ｂの間に並列接続されるスイッチＳ５５及びＳ５６と、電圧供給経路Ｐ４２及びフィルタ回路４０Ｄの間に接続されるスイッチＳ５Ｂと、を備えてもよく、フィルタ回路４０Ｂは、直列接続されるインダクタＬ５１及びＬ５２並びにキャパシタＣ５１を含んでもよく、フィルタ回路４０Ｄは、直列接続されるインダクタＬ５３及びキャパシタＣ５２を含んでもよく、スイッチＳ５５の一端及びスイッチＳ５６の一端は、電圧供給経路Ｐ４１に接続されてもよく、スイッチＳ５５の他端は、インダクタＬ５１の一端及びインダクタＬ５２の一端に接続されてもよく、スイッチＳ５６の他端は、インダクタＬ５２の他端及び電力増幅器２Ｂに接続されてもよく、キャパシタＣ５１は、インダクタＬ５１の他端及びグランドの間に接続されてもよく、スイッチＳ５Ｂの一端は、電圧供給経路Ｐ４２うちのインダクタＬ５２の他端及び電力増幅器２Ｂに接続されてもよく、スイッチＳ５Ｂの他端は、インダクタＬ５３の一端及び電力増幅器２Ｄに接続されてもよく、キャパシタＣ５２は、インダクタＬ５３の他端及びグランドの間に接続されてもよい。
　つまり、本実施の形態に係るトラッカ回路１Ｄは、さらに、電力増幅器２Ｄに接続される外部接続端子１４３と、出力スイッチ回路３０及び外部接続端子１４３の間を結ぶ電圧供給経路Ｐ４３と、電圧供給経路Ｐ４１及びグランドの間に接続され、かつ、電圧供給経路Ｐ４２及びグランドの間に接続され、かつ、電圧供給経路Ｐ４３及びグランドの間に接続されるフィルタ回路４０Ｄと、電圧供給経路Ｐ４１及びフィルタ回路４０Ｂの間に並列接続されるスイッチＳ５５及びスイッチＳ５６と、電圧供給経路Ｐ４２及びフィルタ回路４０Ｄの間に接続されるスイッチＳ５Ｂと、を備えてもよく、フィルタ回路４０Ｂは、直列接続されるインダクタＬ５１、Ｌ５２及びキャパシタＣ５１を含んでもよく、フィルタ回路４０Ｄは、直列接続されるインダクタＬ５３及びキャパシタＣ５２を含んでもよく、スイッチＳ５５の一端及びスイッチＳ５６の一端は、電圧供給経路Ｐ４１に接続されてもよく、スイッチＳ５５の他端は、インダクタＬ５１の一端及びインダクタＬ５２の一端に接続されてもよく、スイッチＳ５６の他端は、インダクタＬ５２の他端及び外部接続端子１４２に接続されてもよく、キャパシタＣ５１は、インダクタＬ５１の他端及びグランドの間に接続されてもよく、スイッチＳ５Ｂの一端は、電圧供給経路Ｐ４２うちのインダクタＬ５２の他端及び外部接続端子１４２に接続されてもよく、スイッチＳ５Ｂの他端は、インダクタＬ５３の一端及び外部接続端子１４３に接続されてもよく、キャパシタＣ５２は、インダクタＬ５３の他端及びグランドの間に接続されてもよい。
　これによれば、スイッチＳ５５～Ｓ５Ｂによって、電圧供給経路Ｐ４１～Ｐ４３へのインダクタＬ５１～Ｌ５３並びにキャパシタＣ５１及びＣ５２の一部及び全部の接続を切り替えることができ、フィルタ回路４０Ｄの阻止帯域を変化させることができる。特に、電圧供給経路Ｐ４１については、インダクタＬ５１～Ｌ５３並びにキャパシタＣ５１及びＣ５２を電圧供給経路Ｐ４１から切断することと、インダクタＬ５１及びキャパシタＣ５１を電圧供給経路Ｐ４１にシャント接続することと、インダクタＬ５１～Ｌ５３並びにキャパシタＣ５１及びＣ５２を電圧供給経路Ｐ４１にシャント接続することとを、３つのスイッチＳ５５～Ｓ５Ｂで切り替えることができる。また、電圧供給経路Ｐ４２については、インダクタＬ５１及びキャパシタＣ５１を電圧供給経路Ｐ４２にシャント接続し、かつ、インダクタＬ５２を電圧供給経路Ｐ４２にシリーズ接続することと、インダクタＬ５１～Ｌ５３並びにキャパシタＣ５１及びＣ５２を電圧供給経路Ｐ４２にシャント接続することとを、３つのスイッチＳ５５～Ｓ５Ｂで切り替えることができる。このように、フィルタ回路４０Ｄにおいて、３つの電圧供給経路Ｐ４１～Ｐ４３に対する複数の阻止帯域の切り替えを３つのスイッチＳ５５～Ｓ５Ｂで実現することができる。
　また例えば、本実施の形態に係るトラッカ回路１Ｄにおいて、電力増幅器２Ａで高周波信号ＲＦＡが増幅される場合に、（i）高周波信号ＲＦＡのチャネル帯域幅が第１閾値幅以上であれば、スイッチＳ５５、Ｓ５６及びＳ５Ｂは開かれてもよく、（ii）高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅以上第１閾値幅未満であれば、スイッチＳ５５は閉じられてもよく、かつ、スイッチＳ５６及びＳ５Ｂは開かれてもよく、（iii）高周波信号ＲＦＡのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５５は開かれてもよく、かつ、スイッチＳ５６及びＳ５Ｂは閉じられてもよく、電力増幅器２Ｂで高周波信号ＲＦＢが増幅される場合に、（i）高周波信号ＲＦＢのチャネル帯域幅が第２閾値幅以上であれば、スイッチＳ５５は閉じられてもよく、かつ、スイッチＳ５６及びＳ５Ｂは開かれてもよく、（ii）高周波信号ＲＦＢのチャネル帯域幅が第２閾値幅未満であれば、スイッチＳ５５は開かれてもよく、かつ、スイッチＳ５６及びＳ５Ｂは閉じられてもよく、電力増幅器２Ｄで高周波信号ＲＦＤが増幅される場合に、スイッチＳ５５は開かれてもよく、かつ、スイッチＳ５６及びＳ５Ｂは閉じられてもよい。
　これによれば、高周波信号のバンド及びチャネル帯域幅に応じてスイッチＳ５５、Ｓ５６及びＳ５Ｂのオン／オフを切り替えることができ、電圧供給経路Ｐ４１～Ｐ４３におけるノイズの低減と複数の離散的電圧の劣化の抑制とのバランスを図ることができる。
　また例えば、本実施の形態に係るトラッカ回路１Ｄにおいて、バンドＡは、３３００～５０００ＭＨｚの範囲に含まれてもよく、バンドＢ及びＣは、１４２７～２６９０ＭＨｚの範囲に含まれてもよく、バンドＤは、６９８～９６０ＭＨｚの範囲に含まれてもよい。
　これによれば、フィルタ回路４０Ｄは、利用可能なチャネル帯域幅がより広いより高いバンドほど、チャネル帯域幅に応じてより多くの種類の阻止帯域を実現することができる。したがって、チャネル帯域幅に応じてより細かく阻止帯域を制御することができ、電力増幅器２Ａ、２Ｂ及び２Ｄにおけるスプリアスエミッションを効果的に低減することができる。
　（他の実施の形態）
　以上、本発明に係るトラッカ回路及びトラッキング方法について、実施の形態に基づいて説明したが、本発明に係るトラッカ回路及びトラッキング方法は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記トラッカ回路を内蔵した各種機器も本発明に含まれる。
　例えば、上記各実施の形態に係る各種回路の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、電力増幅器２Ａとフィルタ３Ａとの間に、インピーダンス整合回路が挿入されてもよい。
　なお、上記各実施の形態では、スイッチトキャパシタ回路から複数の離散的電圧が出力スイッチ回路に供給されていたが、これに限定されない。例えば、複数のＤＣＤＣコンバータから複数の電圧がそれぞれ供給されてもよい。なお、複数の離散的電圧の電圧レベルが等間隔である場合には、スイッチトキャパシタ回路が用いられることが好ましく、トラッカモジュールの小型化に効果的である。
　なお、上記各実施の形態では、４つの離散的電圧が電力増幅器に供給されていたが、離散的電圧の数は４つに限定されない。例えば、複数の離散的電圧に、少なくとも、最大出力電力に対応する電圧と、最も発生頻度が高い出力電力に対応する電圧とが含まれれば、ＰＡＥの改善を実現することができる。
　なお、上記実施の形態１において、トラッカ回路１Ａの複数の回路部品は、モジュール基板９０の主面９０ａ上に配置されていたが、主面９０ａ及び９０ｂの両方に配置されてもよい。この場合、例えば集積回路８０は、主面９０ｂ上に配置されてもよい。
　なお、上記各実施の形態では、高周波信号のチャネル帯域幅に基づいて、フィルタ回路を電圧供給経路に接続するスイッチのオン／オフが制御されていたが、これに限定されない。例えば、１つの電力増幅器が複数のバンドの高周波信号を増幅可能である場合、スイッチのオン／オフは、電力増幅器で増幅される高周波信号のバンドに基づいて制御されてもよい。
　なお、上記各実施の形態では、トラッカ回路は、１つの出力スイッチ回路３０を備えていたが、複数の出力スイッチ回路を備えてもよい。例えば、図１３に示すように、トラッカ回路は、２つの出力スイッチ回路を備え、６つの外部接続端子を介して６つの電力増幅器に複数の離散的電圧を供給するよう構成されてもよい。
　図１３は、他の実施の形態に係るトラッカ回路の部分回路構成図である。図１３では、トラッカ回路は、出力スイッチ回路３１及び３２と、フィルタ回路４１Ｂ、４１Ｄ、４２Ｂ及び４２Ｄと、外部接続端子１４１～１４６と、スイッチＳ５５、Ｓ５６、Ｓ５Ｂ及びＳ５Ｃ～Ｓ５Ｇと、を備える。
　外部接続端子１４４～１４６は、それぞれ異なる電力増幅器（図示せず）に接続される。外部接続端子１４４～１４６は、複数の離散的電圧ＶＴ４～ＶＴ６を供給するための端子である。
　出力スイッチ回路３１及び３２の各々は、出力スイッチ回路３０と同様の構成を有する。
　フィルタ回路４１Ｂ及び４２Ｂの各々は、フィルタ回路４０Ｂと同様に、インダクタＬ５１及びＬ５２と、キャパシタＣ５１と、を含む。
　フィルタ回路４１Ｄ及び４２Ｄの各々は、フィルタ回路４０Ｄと同様に、インダクタＬ５３と、キャパシタＣ５２と、を含む。
　スイッチＳ５Ｃは、電圧供給経路Ｐ４２及び外部接続端子１４６の間に接続される。スイッチＳ５Ｃが閉じられることにより、出力スイッチ回路３１は、外部接続端子１４６にも複数の離散的電圧を出力することができる。つまり、出力スイッチ回路３１は、外部接続端子１４１～１４３に加えて外部接続端子１４６にも複数の離散的電圧を出力することができる。
　スイッチＳ５Ｄ～Ｓ５Ｇは、スイッチＳ５５、Ｓ５６、Ｓ５Ｂ及びＳ５Ｃにそれぞれ対応している。したがって、出力スイッチ回路３２は、外部接続端子１４４～１４６に加えて外部接続端子１４３にも複数の離散的電圧を出力することができる。
　なお、図３、図９、図１０又は図１２の回路構成において、トラッカ回路１Ａ／１Ｂ／１Ｃ／１Ｄは、さらに、１つ又は複数の任意の追加フィルタ回路を電圧供給経路Ｐ４１上に含んでもよい。
　例えば、図３の回路構成において、任意の追加フィルタ回路は、出力スイッチ回路３０とスイッチＳ５５が接続された電圧供給経路Ｐ４１上のノードとの間に接続されてもよい。また例えば、任意の追加フィルタ回路は、スイッチＳ５５が接続された電圧供給経路Ｐ４１上のノードと外部接続端子１４１との間に接続されてもよい。これらの任意の追加フィルタ回路は、例えばフィルタ回路４０Ａと同様に、インダクタ及びキャパシタを含んでもよい。
　また例えば、図９、図１０又は図１２の回路構成において、任意の追加フィルタ回路は、出力スイッチ回路３０とスイッチＳ５５が接続された電圧供給経路Ｐ４１上のノードとの間に接続されてもよい。また例えば、任意の追加フィルタ回路は、スイッチＳ５５が接続された電圧供給経路Ｐ４１上のノードとスイッチＳ５６が接続された電圧供給経路Ｐ４１上のノードとの間に接続されてもよい。また例えば、任意の追加フィルタ回路は、スイッチＳ５６が接続された電圧供給経路Ｐ４１上のノードと外部接続端子１４１との間に接続されてもよい。これらの任意の追加フィルタ回路は、例えばフィルタ回路４０Ｂと同様に、インダクタ及びキャパシタを含んでもよい。
　本発明は、電力増幅器に電圧を供給するトラッカ回路として、携帯電話などの通信機器に広く利用できる。
　１Ａ、１Ｂ、１Ｃ、１Ｄ　トラッカ回路
　２Ａ、２Ｂ、２Ｄ　電力増幅器
　３Ａ、３Ｂ、３Ｃ、３Ｄ　フィルタ
　４Ａ、４Ｂ、４Ｃ　スイッチ
　５　ＲＦＩＣ
　６Ａ、６Ｂ、６Ｄ　アンテナ
　７Ａ、７Ｄ　通信装置
　１０　プリレギュレータ回路
　２０　スイッチトキャパシタ回路
　３０、３１、３２　出力スイッチ回路
　４０Ａ、４０Ｂ、４０Ｄ、４１Ｂ、４１Ｄ、４２Ｂ、４２Ｄ　フィルタ回路
　５０　直流電源
　６０　デジタル制御回路
　６１　第１コントローラ
　６２　第２コントローラ
　８０　集積回路
　８０ａ　ＰＲスイッチ部
　８０ｂ　ＳＣスイッチ部
　８０ｃ　ＯＳスイッチ部
　８０ｄ　フィルタスイッチ部
　９０　モジュール基板
　９０ａ、９０ｂ　主面
　９０ｅ　グランド電極層
　９１　樹脂部材
　９２　シールド電極層
　１００　トラッカモジュール
　１１０、１３１、１３２、１３３、１３４　入力端子
　１１１、１１２、１１３、１１４、１３０　出力端子
　１１５、１１６　インダクタ接続端子
　１４１、１４２、１４３、１４４、１４５、１４６　外部接続端子
　１５０　電極
　６０１、６０２、６０３、６０４　制御端子
　Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６　電圧供給経路

Claims (20)

  1. 　複数の離散的電圧の少なくとも１つを選択的に第１電力増幅器及び第２電力増幅器に出力するよう構成された出力スイッチ回路を備え、前記第１電力増幅器は、第１バンドの第１高周波信号を増幅するよう構成され、前記第２電力増幅器は、第２バンドの第２高周波信号を増幅するよう構成され、
    　さらに、
    　前記出力スイッチ回路及び前記第１電力増幅器の間を結ぶ第１電圧供給経路と、
    　前記出力スイッチ回路及び前記第２電力増幅器の間を結ぶ第２電圧供給経路と、
    　前記第１電圧供給経路及び前記第２電圧供給経路にシャント接続可能な第１フィルタ回路と、を備える、
    　トラッカ回路。
  2. 　前記トラッカ回路は、さらに、前記第１電圧供給経路及び前記第１フィルタ回路の間に接続される第１スイッチを備え、
    　前記第１フィルタ回路は、前記第１スイッチ及びグランドの間に直列接続される第１インダクタ及び第１キャパシタを含む、
    　請求項１に記載のトラッカ回路。
  3. 　前記第１スイッチの一端は、前記出力スイッチ回路に接続され、
    　前記第１スイッチの他端は、前記第１フィルタ回路及び前記第２電力増幅器に接続される、
    　請求項２に記載のトラッカ回路。
  4. 　前記第１電力増幅器で前記第１高周波信号が増幅される場合に、（i）前記第１高周波信号のチャネル帯域幅が第１閾値幅以上であれば、前記第１スイッチは開かれ、（ii）前記第１高周波信号のチャネル帯域幅が前記第１閾値幅未満であれば、前記第１スイッチは閉じられ、
    　前記第２電力増幅器で前記第２高周波信号が増幅される場合に、前記第１スイッチは閉じられる、
    　請求項３に記載のトラッカ回路。
  5. 　前記トラッカ回路は、さらに、
    　前記第１電圧供給経路及び前記第１フィルタ回路の間に並列接続される第１スイッチ及び第２スイッチと、
    　前記出力スイッチ回路及び前記第１電力増幅器の間に接続される第３スイッチと、
    　前記第２電圧供給経路及び前記第１フィルタ回路の間に並列接続される第４スイッチ及び第５スイッチと、
    　前記出力スイッチ回路及び前記第２電力増幅器の間に接続される第６スイッチと、を備え、
    　前記第１フィルタ回路は、直列接続される第１インダクタ、第２インダクタ及び第１キャパシタを含み、
    　前記第１スイッチの一端及び前記第２スイッチの一端は、前記第１電圧供給経路に接続され、
    　前記第４スイッチの一端及び前記第５スイッチの一端は、前記第２電圧供給経路に接続され、
    　前記第１スイッチの他端及び前記第４スイッチの他端は、前記第１インダクタの一端及び前記第２インダクタの一端に接続され、
    　前記第２スイッチの他端及び前記第５スイッチの他端は、前記第２インダクタの他端に接続され、
    　前記第１キャパシタは、前記第１インダクタの他端及びグランドの間に接続される、
    　請求項１に記載のトラッカ回路。
  6. 　前記第１電力増幅器で前記第１高周波信号が増幅される場合に、（i）前記第１高周波信号のチャネル帯域幅が第１閾値幅以上であれば、前記第３スイッチは閉じられ、かつ、前記第１スイッチ、前記第２スイッチ、前記第４スイッチ、前記第５スイッチ及び前記第６スイッチは開かれ、（ii）前記第１高周波信号のチャネル帯域幅が第２閾値幅以上前記第１閾値幅未満であれば、前記第１スイッチ及び前記第３スイッチは閉じられ、かつ、前記第２スイッチ、前記第４スイッチ、前記第５スイッチ及び前記第６スイッチは開かれ、（iii）前記第１高周波信号のチャネル帯域幅が前記第２閾値幅未満であれば、前記第２スイッチ及び前記第３スイッチは閉じられ、かつ、前記第１スイッチ、前記第４スイッチ、前記第５スイッチ及び前記第６スイッチは開かれ、
    　前記第２電力増幅器で前記第２高周波信号が増幅される場合に、（i）前記第２高周波信号のチャネル帯域幅が前記第１閾値幅以上であれば、前記第６スイッチは閉じられ、かつ、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチ及び前記第５スイッチは開かれ、（ii）前記第２高周波信号のチャネル帯域幅が前記第２閾値幅以上前記第１閾値幅未満であれば、前記第４スイッチ及び前記第６スイッチは閉じられ、かつ、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第５スイッチは開かれ、（iii）前記第２高周波信号のチャネル帯域幅が前記第２閾値幅未満であれば、前記第５スイッチ及び前記第６スイッチは閉じられ、かつ、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチは開かれる、
    　請求項５に記載のトラッカ回路。
  7. 　前記トラッカ回路は、さらに、前記第１電圧供給経路及び前記第１フィルタ回路の間に並列接続される第１スイッチ及び第２スイッチを備え、
    　前記第１フィルタ回路は、直列接続される第１インダクタ、第２インダクタ及び第１キャパシタを含み、
    　前記第１スイッチの一端及び前記第２スイッチの一端は、前記第１電圧供給経路に接続され、
    　前記第１スイッチの他端は、前記第１インダクタの一端及び前記第２インダクタの一端に接続され、
    　前記第２スイッチの他端は、前記第２インダクタの他端及び前記第２電力増幅器に接続され、
    　前記第１キャパシタは、前記第１インダクタの他端及びグランドの間に接続される、
    　請求項１に記載のトラッカ回路。
  8. 　前記第１電力増幅器で前記第１高周波信号が増幅される場合に、（i）前記第１高周波信号のチャネル帯域幅が第１閾値幅以上であれば、前記第１スイッチ及び前記第２スイッチは開かれ、（ii）前記第１高周波信号のチャネル帯域幅が第２閾値幅以上前記第１閾値幅未満であれば、前記第１スイッチは閉じられ、かつ、前記第２スイッチは開かれ、（iii）前記第１高周波信号のチャネル帯域幅が前記第２閾値幅未満であれば、前記第１スイッチは開かれ、かつ、前記第２スイッチは閉じられ、
    　前記第２電力増幅器で前記第２高周波信号が増幅される場合に、（i）前記第２高周波信号のチャネル帯域幅が前記第２閾値幅以上であれば、前記第１スイッチは閉じられ、かつ、前記第２スイッチは開かれ、（ii）前記第２高周波信号のチャネル帯域幅が前記第２閾値幅未満であれば、前記第１スイッチは開かれ、かつ、前記第２スイッチは閉じられる、
    　請求項７に記載のトラッカ回路。
  9. 　前記第１バンドは、３３００～５０００ＭＨｚの範囲に含まれ、
    　前記第２バンドは、１４２７～２６９０ＭＨｚの範囲に含まれる、
    　請求項７又は８に記載のトラッカ回路。
  10. 　前記出力スイッチ回路は、さらに、前記複数の離散的電圧の少なくとも１つを選択的に第３電力増幅器に出力するよう構成され、
    　前記第３電力増幅器は、第３バンドの第３高周波信号を増幅するよう構成され、
    　前記トラッカ回路は、さらに、
    　前記出力スイッチ回路及び前記第３電力増幅器の間を結ぶ第３電圧供給経路と、
    　前記第１電圧供給経路、前記第２電圧供給経路及び前記第３電圧供給経路にシャント接続可能な第２フィルタ回路と、
    　前記第１電圧供給経路及び前記第１フィルタ回路の間に並列接続される第１スイッチ及び第２スイッチと、
    　前記第２電圧供給経路及び前記第２フィルタ回路の間に接続される第３スイッチと、を備え、
    　前記第１フィルタ回路は、直列接続される第１インダクタ、第２インダクタ及び第１キャパシタを含み、
    　前記第２フィルタ回路は、直列接続される第３インダクタ及び第２キャパシタを含み、
    　前記第１スイッチの一端及び前記第２スイッチの一端は、前記第１電圧供給経路に接続され、
    　前記第１スイッチの他端は、前記第１インダクタの一端及び前記第２インダクタの一端に接続され、
    　前記第２スイッチの他端は、前記第２インダクタの他端及び前記第２電力増幅器に接続され、
    　前記第１キャパシタは、前記第１インダクタの他端及びグランドの間に接続され、
    　前記第３スイッチの一端は、前記第２電圧供給経路うちの前記第２インダクタの他端及び前記第２電力増幅器に接続され、
    　前記第３スイッチの他端は、前記第３インダクタの一端及び前記第３電力増幅器に接続され、
    　前記第２キャパシタは、前記第３インダクタの他端及びグランドの間に接続される、
    　請求項１に記載のトラッカ回路。
  11. 　前記第１電力増幅器で前記第１高周波信号が増幅される場合に、（i）前記第１高周波信号のチャネル帯域幅が第１閾値幅以上であれば、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチは開かれ、（ii）前記第１高周波信号のチャネル帯域幅が第２閾値幅以上前記第１閾値幅未満であれば、前記第１スイッチは閉じられ、かつ、前記第２スイッチ及び前記第３スイッチは開かれ、（iii）前記第１高周波信号のチャネル帯域幅が前記第２閾値幅未満であれば、前記第１スイッチは開かれ、かつ、前記第２スイッチ及び前記第３スイッチは閉じられ、
    　前記第２電力増幅器で前記第２高周波信号が増幅される場合に、（i）前記第２高周波信号のチャネル帯域幅が前記第２閾値幅以上であれば、前記第１スイッチは閉じられ、かつ、前記第２スイッチ及び前記第３スイッチは開かれ、（ii）前記第２高周波信号のチャネル帯域幅が前記第２閾値幅未満であれば、前記第１スイッチは開かれ、かつ、前記第２スイッチ及び前記第３スイッチは閉じられ、
    　前記第３電力増幅器で前記第３高周波信号が増幅される場合に、前記第１スイッチは開かれ、かつ、前記第２スイッチ及び前記第３スイッチは閉じられる、
    　請求項１０に記載のトラッカ回路。
  12. 　前記第１バンドは、３３００～５０００ＭＨｚの範囲に含まれ、
    　前記第２バンドは、１４２７～２６９０ＭＨｚの範囲に含まれ、
    　前記第３バンドは、６９８～９６０ＭＨｚの範囲に含まれる、
    　請求項１０又は１１に記載のトラッカ回路。
  13. 　前記第２インダクタの定格電流は、前記第１インダクタの定格電流よりも大きい、
    　請求項７～１２のいずれか１項に記載のトラッカ回路。
  14. 　第１電力増幅器に接続される第１外部接続端子と、
    　第２電力増幅器に接続される第２外部接続端子と、
    　複数の離散的電圧の少なくとも１つを選択的に第１外部接続端子及び第２外部接続端子に出力するよう構成された出力スイッチ回路と、
    　前記出力スイッチ回路及び前記第１外部接続端子の間を結ぶ第１電圧供給経路と、
    　前記出力スイッチ回路及び前記第２外部接続端子の間を結ぶ第２電圧供給経路と、
    　前記第１電圧供給経路及びグランドの間に接続され、かつ、前記第２電圧供給経路及びグランドの間に接続される第１フィルタ回路と、を備える、
    　トラッカ回路。
  15. 　前記トラッカ回路は、さらに、前記第１電圧供給経路及び前記第１フィルタ回路の間に接続される第１スイッチを備え、
    　前記第１フィルタ回路は、前記第１スイッチ及びグランドの間に直列接続される第１インダクタ及び第１キャパシタを含む、
    　請求項１４に記載のトラッカ回路。
  16. 　前記第１スイッチの一端は、前記出力スイッチ回路に接続され、
    　前記第１スイッチの他端は、前記第１フィルタ回路及び前記第２外部接続端子に接続される、
    　請求項１５に記載のトラッカ回路。
  17. 　前記トラッカ回路は、さらに、
    　前記第１電圧供給経路及び前記第１フィルタ回路の間に並列接続される第１スイッチ及び第２スイッチと、
    　前記出力スイッチ回路及び前記第１外部接続端子の間に接続される第３スイッチと、
    　前記第２電圧供給経路及び前記第１フィルタ回路の間に並列接続される第４スイッチ及び第５スイッチと、
    　前記出力スイッチ回路及び前記第２外部接続端子の間に接続される第６スイッチと、を備え、
    　前記第１フィルタ回路は、直列接続される第１インダクタ、第２インダクタ及び第１キャパシタを含み、
    　前記第１スイッチの一端及び前記第２スイッチの一端は、前記第１電圧供給経路に接続され、
    　前記第４スイッチの一端及び前記第５スイッチの一端は、前記第２電圧供給経路に接続され、
    　前記第１スイッチの他端及び前記第４スイッチの他端は、前記第１インダクタの一端及び前記第２インダクタの一端に接続され、
    　前記第２スイッチの他端及び前記第５スイッチの他端は、前記第２インダクタの他端に接続され、
    　前記第１キャパシタは、前記第１インダクタの他端及びグランドの間に接続される、
    　請求項１４に記載のトラッカ回路。
  18. 　前記トラッカ回路は、さらに、前記第１電圧供給経路及び前記第１フィルタ回路の間に並列接続される第１スイッチ及び第２スイッチを備え、
    　前記第１フィルタ回路は、直列接続される第１インダクタ、第２インダクタ及び第１キャパシタを含み、
    　前記第１スイッチの一端及び前記第２スイッチの一端は、前記第１電圧供給経路に接続され、
    　前記第１スイッチの他端は、前記第１インダクタの一端及び前記第２インダクタの一端に接続され、
    　前記第２スイッチの他端は、前記第２インダクタの他端及び前記第２外部接続端子に接続され、
    　前記第１キャパシタは、前記第１インダクタの他端及びグランドの間に接続される、
    　請求項１４に記載のトラッカ回路。
  19. 　前記トラッカ回路は、さらに、
    　第３電力増幅器に接続される第３外部接続端子と、
    　前記出力スイッチ回路及び前記第３外部接続端子の間を結ぶ第３電圧供給経路と、
    　前記第１電圧供給経路及びグランドの間に接続され、かつ、前記第２電圧供給経路及びグランドの間に接続され、かつ、前記第３電圧供給経路及びグランドの間に接続される第２フィルタ回路と、
    　前記第１電圧供給経路及び前記第１フィルタ回路の間に並列接続される第１スイッチ及び第２スイッチと、
    　前記第２電圧供給経路及び前記第２フィルタ回路の間に接続される第３スイッチと、を備え、
    　前記第１フィルタ回路は、直列接続される第１インダクタ、第２インダクタ及び第１キャパシタを含み、
    　前記第２フィルタ回路は、直列接続される第３インダクタ及び第２キャパシタを含み、
    　前記第１スイッチの一端及び前記第２スイッチの一端は、前記第１電圧供給経路に接続され、
    　前記第１スイッチの他端は、前記第１インダクタの一端及び前記第２インダクタの一端に接続され、
    　前記第２スイッチの他端は、前記第２インダクタの他端及び前記第２外部接続端子に接続され、
    　前記第１キャパシタは、前記第１インダクタの他端及びグランドの間に接続され、
    　前記第３スイッチの一端は、前記第２電圧供給経路うちの前記第２インダクタの他端及び前記第２外部接続端子に接続され、
    　前記第３スイッチの他端は、前記第３インダクタの一端及び前記第３外部接続端子に接続され、
    　前記第２キャパシタは、前記第３インダクタの他端及びグランドの間に接続される、
    　請求項１４に記載のトラッカ回路。
  20. 　第１電力増幅器で第１バンドの第１高周波信号が増幅される場合に、
    　（i）前記第１高周波信号のチャネル帯域幅が閾値幅以上であれば、フィルタ回路を第１電圧供給経路に接続せず、前記第１高周波信号のチャネル帯域幅が前記閾値幅未満であれば、前記フィルタ回路を前記第１電圧供給経路に接続し、
    　（ii）前記第１電圧供給経路を介して、複数の離散的電圧の少なくとも１つを選択的に前記第１電力増幅器に供給し、
    　第２電力増幅器で第２バンドの第２高周波信号が増幅される場合に、
    　（i）前記フィルタ回路を第２電圧供給経路に接続し、
    　（ii）前記第２電圧供給経路を介して、複数の離散的電圧の少なくとも１つを選択的に前記第２電力増幅器に供給する、
    　トラッキング方法。
PCT/JP2023/033564 2022-09-22 2023-09-14 トラッカ回路及びトラッキング方法 WO2024063007A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263408981P 2022-09-22 2022-09-22
US63/408,981 2022-09-22

Publications (1)

Publication Number Publication Date
WO2024063007A1 true WO2024063007A1 (ja) 2024-03-28

Family

ID=90454380

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/033564 WO2024063007A1 (ja) 2022-09-22 2023-09-14 トラッカ回路及びトラッキング方法

Country Status (1)

Country Link
WO (1) WO2024063007A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004882A (ja) * 2010-06-17 2012-01-05 Panasonic Corp 変調電源回路
US20210099134A1 (en) * 2019-09-27 2021-04-01 Skyworks Solutions, Inc. Multi-level envelope tracking systems with separate dc and ac paths
WO2022163791A1 (ja) * 2021-01-28 2022-08-04 株式会社村田製作所 トラッカモジュール、電力増幅モジュール、高周波モジュール及び通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004882A (ja) * 2010-06-17 2012-01-05 Panasonic Corp 変調電源回路
US20210099134A1 (en) * 2019-09-27 2021-04-01 Skyworks Solutions, Inc. Multi-level envelope tracking systems with separate dc and ac paths
WO2022163791A1 (ja) * 2021-01-28 2022-08-04 株式会社村田製作所 トラッカモジュール、電力増幅モジュール、高周波モジュール及び通信装置

Similar Documents

Publication Publication Date Title
US20230075733A1 (en) Tracker module, power amplifier module, radio frequency module, and communication device
WO2024063007A1 (ja) トラッカ回路及びトラッキング方法
WO2024063006A1 (ja) トラッカ回路及びトラッキング方法
WO2024070746A1 (ja) トラッカ回路、高周波通信システム及びトラッキング方法
WO2024101145A1 (ja) トラッカ回路
WO2024070748A1 (ja) トラッカ回路及びトラッキング方法
WO2023223746A1 (ja) トラッカ回路、トラッカモジュール及び電圧供給方法
WO2024135465A1 (ja) トラッカモジュールおよび通信装置
WO2024135460A1 (ja) トラッカモジュールおよび通信装置
WO2023223747A1 (ja) トラッカ回路及び電圧供給方法
WO2024070747A1 (ja) トラッカモジュールおよび通信装置
WO2024135468A1 (ja) トラッカモジュールおよび通信装置
WO2023100518A1 (ja) 電力増幅回路
WO2024122367A1 (ja) トラッカモジュール
WO2023074254A1 (ja) トラッカモジュール
WO2023223748A1 (ja) 増幅回路及び増幅方法
US20240235487A1 (en) Tracker module and communication device
WO2023054380A1 (ja) トラッカモジュール
WO2023233735A1 (ja) 平均電力トラッキングモジュール、平均電力トラッキング回路、通信装置および電源電圧供給方法
WO2023054383A1 (ja) トラッカモジュール
WO2023054387A1 (ja) トラッカモジュール及び通信装置
WO2023074251A1 (ja) トラッカモジュール
US20240235390A1 (en) Tracker module
US20240235364A1 (en) Tracker module
WO2023153458A1 (ja) トラッカモジュール、電力増幅モジュール及び高周波モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23868128

Country of ref document: EP

Kind code of ref document: A1