WO2024070746A1 - トラッカ回路、高周波通信システム及びトラッキング方法 - Google Patents

トラッカ回路、高周波通信システム及びトラッキング方法 Download PDF

Info

Publication number
WO2024070746A1
WO2024070746A1 PCT/JP2023/033623 JP2023033623W WO2024070746A1 WO 2024070746 A1 WO2024070746 A1 WO 2024070746A1 JP 2023033623 W JP2023033623 W JP 2023033623W WO 2024070746 A1 WO2024070746 A1 WO 2024070746A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
power amplifier
switch
tracker
output
Prior art date
Application number
PCT/JP2023/033623
Other languages
English (en)
French (fr)
Inventor
武 小暮
棟治 加藤
利樹 松井
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024070746A1 publication Critical patent/WO2024070746A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits

Definitions

  • the present invention relates to a tracker circuit, a high-frequency communication system, and a tracking method.
  • Patent Document 1 discloses technology related to a digital ET mode that supplies multiple discrete voltages.
  • the present invention provides a tracker circuit, a high-frequency communication system, and a tracking method that can improve power added efficiency.
  • a tracker circuit is a tracker circuit connected to a first converter circuit configured to convert an input voltage into a first regulated voltage, and includes a second converter circuit configured to generate a plurality of discrete voltages based on the first regulated voltage, and a first output switch circuit configured to selectively output at least one of the plurality of discrete voltages to a first power amplifier, and the first converter circuit is configured to output the first regulated voltage to the second converter circuit and to output the first regulated voltage to the second power amplifier without passing through the second converter circuit.
  • a tracker circuit includes a first external connection terminal connected to a first pre-regulator circuit including a first power inductor, a second external connection terminal connected to a first power amplifier, a switched capacitor circuit including a first input terminal connected to the first external connection terminal and a plurality of first output terminals, and a first output switch circuit including a plurality of second input terminals respectively connected to the plurality of first output terminals and a second output terminal connected to the second external connection terminal, and the first pre-regulator circuit is further connected to the second power amplifier without passing through the switched capacitor circuit and the first output switch circuit.
  • a high-frequency communication system comprises the tracker circuit, the first converter circuit, the first power amplifier, and the second power amplifier.
  • a tracking method converts an input voltage into a regulated voltage using a power inductor, generates a plurality of discrete voltages based on the regulated voltage, selectively supplies at least one of the plurality of discrete voltages to a first power amplifier, skips the generation of the plurality of discrete voltages, and supplies the regulated voltage to a second power amplifier.
  • the tracker circuit according to one aspect of the present invention can improve the power added efficiency.
  • FIG. 1A is a graph showing an example of the progress of power supply voltage in Average Power Tracking (APT) mode.
  • Figure 1B is a graph showing an example of the change in power supply voltage in Analog Envelope Tracking (A-ET) mode.
  • Figure 1C is a graph showing an example of the change in power supply voltage in digital envelope tracking (D-ET) mode.
  • FIG. 2 is a circuit configuration diagram of the communication device according to the first embodiment.
  • FIG. 3 is a circuit configuration diagram of a switched capacitor circuit, an output switch circuit, a filter circuit, and a pre-regulator circuit included in the tracker circuit according to the first embodiment.
  • FIG. 4 is a circuit configuration diagram of a digital control circuit included in the tracker circuit according to the first embodiment.
  • FIG. 5 is a flowchart showing the tracking method according to the first embodiment.
  • FIG. 6 is a plan view of the tracker module according to the first embodiment.
  • FIG. 7 is a plan view of the tracker module according to the first embodiment.
  • FIG. 8 is a cross-sectional view of a tracker module according to the first embodiment.
  • FIG. 9 is a diagram showing the layout of modules in the communication device according to the first embodiment.
  • FIG. 10 is a circuit configuration diagram of a communication device according to the second embodiment.
  • FIG. 11 is a circuit configuration diagram of a communication device according to the third embodiment.
  • FIG. 12 is a partial circuit configuration diagram of a communication device according to another embodiment.
  • each figure is a schematic diagram in which emphasis, omissions, or adjustments to the ratio have been made as appropriate to illustrate the present invention, and is not necessarily an exact illustration, and may differ from the actual shape, positional relationship, and ratio.
  • the same reference numerals are used for substantially the same configuration, and duplicate explanations may be omitted or simplified.
  • the x-axis and y-axis are mutually orthogonal axes on a plane parallel to the main surface of the module substrate.
  • the x-axis is parallel to a first side of the module substrate
  • the y-axis is parallel to a second side of the module substrate that is orthogonal to the first side.
  • the z-axis is an axis perpendicular to the main surface of the module substrate, with its positive direction indicating the upward direction and its negative direction indicating the downward direction.
  • connection includes not only direct connection by a connection terminal and/or wiring conductor, but also electrical connection via other circuit elements.
  • Directly connected means directly connected by a connection terminal and/or wiring conductor without going through other circuit elements.
  • Connected between A and B means connected to both A and B between A and B, and connected in series to the path between A and B.
  • Protected between A and B means a path made up of conductors that electrically connect A to B.
  • Connected in series to the path means connected in series to the path, and connected between one end of the path and the other end of the path.
  • Connected in shunt to the path means connected between the path and ground.
  • a component is arranged on the main surface of the substrate includes a component being arranged in contact with the main surface of the substrate, as well as a component being arranged above the main surface without contacting the main surface (for example, a component being stacked on another component arranged in contact with the main surface).
  • a component is arranged on the main surface of the substrate may also include a component being arranged in a recess formed in the main surface.
  • a component is arranged within the substrate includes a component being encapsulated within a module substrate, as well as a component being entirely arranged between both main surfaces of the substrate but partially not covered by the substrate, and a component being only partially within the substrate.
  • planar view of the module board means viewing an object by orthogonally projecting it onto the xy plane from the positive side of the z axis.
  • a overlaps with B in planar view means that at least a portion of the area of A orthogonally projected onto the xy plane overlaps with at least a portion of the area of B orthogonally projected onto the xy plane.
  • a is placed between B and C means that at least one of multiple line segments connecting any point in B and any point in C passes through A.
  • a is arranged adjacent to B means that A and B are arranged in close proximity, and specifically means that there are no other circuit components in the space where A faces B.
  • a is arranged adjacent to B means that none of the multiple line segments that reach B along the normal direction of the surface from any point on the surface of A facing B passes through any circuit components other than A and B.
  • the circuit components mean components that include active elements and/or passive elements.
  • the circuit components include active components including transistors or diodes, and passive components including inductors, transformers, capacitors or resistors, but do not include electromechanical components including terminals, connectors or wiring.
  • the distance between two objects means the shortest distance between the two objects. In other words, the distance between two objects means the length of the shortest line segment among multiple line segments that connect any point on one of the two objects to any point on the other of the two objects.
  • terminal means a point where a conductor within an element terminates. Note that if the impedance of the conductor between elements is sufficiently low, a terminal is interpreted as any point on the conductor between elements or the entire conductor, not just a single point.
  • Tracking mode which supplies a power amplifier with a power supply voltage that is dynamically adjusted over time based on the high-frequency signal.
  • Tracking mode is a mode in which the power supply voltage applied to the power amplifier is dynamically adjusted.
  • APT mode and ET mode including analog ET mode and digital ET mode
  • the horizontal axis represents time and the vertical axis represents voltage.
  • the thick solid line represents the power supply voltage
  • the thin solid line (waveform) represents the modulated wave.
  • FIG. 1A is a graph showing an example of the transition of the power supply voltage in APT mode.
  • the power supply voltage is varied to multiple discrete voltage levels in one frame unit based on the average power.
  • the power supply voltage signal forms a square wave.
  • a frame is a unit that makes up a high-frequency signal (modulated wave).
  • a frame contains 10 subframes, each subframe contains multiple slots, and each slot is made up of multiple symbols.
  • the subframe length is 1 ms, and the frame length is 10 ms.
  • APT mode a mode in which the voltage level is varied in units of one frame or larger based on the average power
  • SPT Symbol Power Tracking
  • Figure 1B is a graph showing an example of the change in power supply voltage in analog ET mode.
  • analog ET mode the envelope of the modulated wave is tracked by continuously varying the power supply voltage based on the envelope signal.
  • An envelope signal is a signal that indicates the envelope of a modulated wave.
  • the envelope value is expressed, for example, as the square root of (I 2 +Q 2 ).
  • (I, Q) represents a constellation point.
  • a constellation point is a point that represents a signal modulated by digital modulation on a constellation diagram.
  • (I, Q) is determined, for example, by a BBIC (Baseband Integrated Circuit) based on transmission information.
  • Figure 1C is a graph showing an example of the progression of the power supply voltage in digital ET mode.
  • digital ET mode the envelope of the modulated wave is tracked by varying the power supply voltage to multiple discrete voltage levels within one frame based on the envelope signal. As a result, the power supply voltage signal forms a square wave.
  • a communication device 7A is an example of a high-frequency communication system, and corresponds to a user terminal (UE: User Equipment) in a cellular network, and is typically a mobile phone, a smartphone, a tablet computer, a wearable device, or the like.
  • the communication device 7A may be an Internet of Things (IoT) sensor device, a medical/healthcare device, a car, an unmanned aerial vehicle (UAV: Unmanned Aerial Vehicle) (so-called drone), or an automated guided vehicle (AGV: Automated Guided Vehicle).
  • the communication device 7A may also function as a base station (BS) in a cellular network.
  • BS base station
  • FIG. 2 is a circuit configuration diagram of the communication device 7A according to this embodiment.
  • FIG. 2 is an exemplary circuit configuration, and the communication device 7A and the tracker circuit 1A may be implemented using any of a wide variety of circuit implementations and circuit technologies. Therefore, the description of the communication device 7A and the tracker circuit 1A provided below should not be construed as limiting.
  • the communication device 7A includes a tracker circuit 1A, power amplifiers 2A and 2B, filters 3A and 3B, an RFIC (Radio Frequency Integrated Circuit) 5, antennas 6A and 6B, a pre-regulator circuit 11, and a DC power supply 50.
  • a tracker circuit 1A power amplifiers 2A and 2B, filters 3A and 3B, an RFIC (Radio Frequency Integrated Circuit) 5, antennas 6A and 6B, a pre-regulator circuit 11, and a DC power supply 50.
  • RFIC Radio Frequency Integrated Circuit
  • the tracker circuit 1A can supply a power supply voltage V DET1 to the power amplifier 2A based on the digital ET mode. Note that a symbol power tracking (SPT) mode or the like may be used instead of the digital ET mode.
  • SPT symbol power tracking
  • the tracker circuit 1A includes a switched capacitor circuit 20, an output switch circuit 31, a filter circuit 41, a digital control circuit 60, and external connection terminals 101a to 101d and 102.
  • Each of the external connection terminals 101a to 101d is an example of a first external connection terminal, and is a terminal for receiving a regulated voltage (an example of a first regulated voltage) from the pre-regulator circuit 11.
  • Each of the external connection terminals 101a to 101d is connected to the pre-regulator circuit 11 outside the tracker circuit 1A, and is connected to the switched capacitor circuit 20 within the tracker circuit 1A.
  • the tracker circuit 1A only needs to include at least one of the external connection terminals 101a to 101d, and does not necessarily need to include all of the external connection terminals 101a to 101d.
  • the external connection terminals 101a to 101d may be referred to as external connection terminals 101 if there is no need to distinguish them from one another.
  • the external connection terminal 102 is an example of a second external connection terminal, which is connected to the power amplifier 2A outside the tracker circuit 1A and is connected to the filter circuit 41 inside the tracker circuit 1A.
  • the external connection terminal 102 is a terminal for supplying a power supply voltage V DET1 to the power amplifier 2A.
  • the switched-capacitor circuit 20 is an example of a second converter circuit and includes a plurality of capacitors and a plurality of switches.
  • the switched-capacitor circuit 20 can generate a plurality of discrete voltages, each having a plurality of discrete voltage levels, based on the regulated voltage received from the pre-regulator circuit 11.
  • the switched-capacitor circuit 20 is sometimes called a switched-capacitor voltage balancer.
  • the output switch circuit 31 is an example of a first output switch circuit, and is configured to selectively output at least one of the multiple discrete voltages generated by the switched capacitor circuit 20 to the power amplifier 2A.
  • the output switch circuit 31 can select at least one voltage from the multiple discrete voltages and output the selected at least one voltage to the power amplifier 2A.
  • the output switch circuit 31 can discretely change the level of the voltage output to the power amplifier 2A over time by repeating the selection operation.
  • Such an output switch circuit 31 is controlled based on a digital control signal.
  • the filter circuit 41 is connected between the output switch circuit 31 and the power amplifier 2A, and is configured to attenuate noise components from the signal (multiple discrete voltages) from the output switch circuit 31.
  • the digital control circuit 60 can control the pre-regulator circuit 11, the switched capacitor circuit 20, the output switch circuit 31, and the filter circuit 41 based on the digital control signal from the RFIC 5.
  • the tracker circuit 1A may not include at least one of the switched capacitor circuit 20, the output switch circuit 31, the filter circuit 41, and the digital control circuit 60.
  • the tracker circuit 1A may not include the digital control circuit 60.
  • any combination of the switched capacitor circuit 20, the output switch circuit 31, and the filter circuit 41 may be integrated into a single circuit.
  • the pre-regulator circuit 11 is an example of a first converter circuit and a first pre-regulator circuit, and is configured to convert an input voltage into a regulated voltage.
  • the pre-regulator circuit 11 can output the regulated voltage to the switched capacitor circuit 20, and can also output the regulated voltage to the power amplifier 2B without passing through the switched capacitor circuit 20.
  • the pre-regulator circuit 11 includes a power inductor and a switch.
  • a power inductor is an inductor used to boost and/or lower a direct current (DC) voltage.
  • the power inductor is connected in series to the DC path.
  • the power inductor may be shunt-connected to the series path.
  • Such a pre-regulator circuit 11 may also be called a magnetic regulator or a DC/DC converter.
  • the DC power supply 50 can supply a DC voltage to the pre-regulator circuit 11.
  • the DC power supply 50 can be, for example, a rechargeable battery, but is not limited to this.
  • the power amplifier 2A is an example of a first power amplifier, and is connected between the RFIC 5 and the filter 3A. Furthermore, the power amplifier 2A is connected to the tracker circuit 1A, and can receive a power supply voltage V DET1 based on the digital ET mode. The power amplifier 2A can amplify the high frequency signal RF A of band A received from the RFIC 5 using the power supply voltage V DET1 received from the tracker circuit 1A. That is, the power amplifier 2A can operate in the digital ET mode.
  • the power amplifier 2B is an example of a second power amplifier, and is connected between the RFIC 5 and the filter 3B. Furthermore, the power amplifier 2B is connected to the pre-regulator circuit 11, and can receive a power supply voltage V APT1 based on the APT mode. The power amplifier 2B can amplify the radio frequency signal RF B of band B received from the RFIC 5 by using the power supply voltage V APT1 received from the pre-regulator circuit 11. That is, the power amplifier 2B can operate in the APT mode.
  • Filter 3A is connected between power amplifier 2A and antenna 6A.
  • Filter 3A is a band-pass filter having a passband that includes the transmission band of band A. Note that filter 3A does not have to be included in communication device 7A.
  • Filter 3B is connected between power amplifier 2B and antenna 6B.
  • Filter 3B is a band-pass filter having a passband that includes the transmission band of band B. Note that filter 3B does not necessarily have to be included in communication device 7A.
  • Each of bands A and B is a frequency band for a communication system built using a radio access technology (RAT), and is predefined by a standardization organization (e.g., 3GPP (registered trademark) (3rd Generation Partnership Project) and IEEE (Institute of Electrical and Electronics Engineers)).
  • RAT radio access technology
  • Examples of communication systems include 5GNR (5th Generation New Radio) systems, 4GLTE (4th Generation Long Term Evolution) systems, 3G (3rd Generation) systems, 2G (2nd Generation) systems, and WLAN (Wireless Local Area Network) systems.
  • Band A is an example of the first band, and in this embodiment, is included in the ultra-high band group (3300 to 5000 MHz). Note that Band A is not limited to frequency bands included in the ultra-high band group.
  • Band B is an example of the second band, and in this embodiment, is included in the mid-high band group (1427-2690 MHz) or the low band group (698-960 MHz). Note that band B is not limited to frequency bands included in the mid-high band group or the low band group.
  • the transmission band refers to the frequency band used for transmission in a communication device.
  • a frequency division duplex (FDD) band a frequency band different from the reception band is used as the transmission band.
  • TDD time division duplex
  • the same frequency band as the reception band is used as the transmission band.
  • the uplink operation band is used as the transmission band in the FDD band.
  • the downlink operation band is used as the transmission band in the FDD band.
  • the RFIC5 is an example of a signal processing circuit that processes high-frequency signals. Specifically, the RFIC5 processes the input transmission signal by up-conversion or the like, and supplies the high-frequency transmission signal generated by this signal processing to the power amplifiers 2A and 2B.
  • the RFIC5 may also have a control unit that controls the tracker circuit 1A. Note that some or all of the functions of the RFIC5 as a control unit may be implemented outside the RFIC5.
  • Antenna 6A outputs the transmission signal of band A input from power amplifier 2A via filter 3A. Antenna 6A does not need to be included in communication device 7A.
  • Antenna 6B outputs the transmission signal of band B input from power amplifier 2B via filter 3B. Antenna 6B does not need to be included in communication device 7A.
  • the communication device 7A may include a baseband signal processing circuit that performs signal processing using an intermediate frequency band lower than the high frequency signals RF A and RF B.
  • the communication device 7A may also include a receiving path.
  • the communication device 7A may also include, in addition to the power amplifier 2A, one or more power amplifiers connected to the tracker circuit 1A.
  • Fig. 3 is a circuit configuration diagram of the switched capacitor circuit 20, output switch circuit 31, and filter circuit 41 included in the tracker circuit 1A according to this embodiment, and the pre-regulator circuit 11.
  • Fig. 4 is a circuit configuration diagram of the digital control circuit 60 included in the tracker circuit 1A according to this embodiment.
  • Figures 3 and 4 are exemplary circuit configurations, and the pre-regulator circuit 11, the switched capacitor circuit 20, the output switch circuit 31, the filter circuit 41, and the digital control circuit 60 can be implemented using any of a wide variety of circuit implementations and circuit technologies. Therefore, the description of each circuit provided below should not be interpreted as being limiting.
  • the switched capacitor circuit 20 includes capacitors C11 to C16, capacitors C10, C20, C30, and C40, switches S11 to S14, S21 to S24, S31 to S34, and S41 to S44, input terminals 120a to 120d, and output terminals 121 to 124.
  • Each of the input terminals 120a to 120d is an example of a first input terminal.
  • the input terminals 120a to 120d are connected to the external connection terminals 101a to 101d of the tracker circuit 1A outside the switched capacitor circuit 20, respectively, and are connected to the nodes N4 to N1 inside the switched capacitor circuit 20, respectively. Note that hereinafter, some or all of the input terminals 120a to 120d may be referred to as input terminals 120.
  • the output terminals 121 to 124 are an example of a plurality of first output terminals.
  • the output terminals 121 to 124 are connected to the input terminals 131 to 134 of the output switch circuit 31, respectively, outside the switched capacitor circuit 20, and are connected to the nodes N4 to N1, respectively, within the switched capacitor circuit 20.
  • Energy and charge are input from the pre-regulator circuit 11 to the switched capacitor circuit 20 via the input terminals 120a to 120d, and are extracted from the switched capacitor circuit 20 to the output switch circuit 31 via the output terminals 121 to 124.
  • These voltages V1 to V4 correspond to a plurality of discrete voltages, each of which has a plurality of discrete voltage levels.
  • Capacitor C11 has two electrodes. One of the two electrodes of capacitor C11 is connected to one end of switch S11 and one end of switch S12. The other of the two electrodes of capacitor C11 is connected to one end of switch S21 and one end of switch S22.
  • Capacitor C12 has two electrodes. One of the two electrodes of capacitor C12 is connected to one end of switch S21 and one end of switch S22. The other of the two electrodes of capacitor C12 is connected to one end of switch S31 and one end of switch S32.
  • Capacitor C13 has two electrodes. One of the two electrodes of capacitor C13 is connected to one end of switch S31 and one end of switch S32. The other of the two electrodes of capacitor C13 is connected to one end of switch S41 and one end of switch S42.
  • Capacitor C14 has two electrodes. One of the two electrodes of capacitor C14 is connected to one end of switch S13 and one end of switch S14. The other of the two electrodes of capacitor C14 is connected to one end of switch S23 and one end of switch S24.
  • Capacitor C15 has two electrodes. One of the two electrodes of capacitor C15 is connected to one end of switch S23 and one end of switch S24. The other of the two electrodes of capacitor C15 is connected to one end of switch S33 and one end of switch S34.
  • Capacitor C16 has two electrodes. One of the two electrodes of capacitor C16 is connected to one end of switch S33 and one end of switch S34. The other of the two electrodes of capacitor C16 is connected to one end of switch S43 and one end of switch S44.
  • the set of capacitors C11 and C14, the set of capacitors C12 and C15, and the set of capacitors C13 and C16 can each be charged and discharged in a complementary manner by repeating the first and second phases.
  • switches S12, S13, S22, S23, S32, S33, S42, and S43 are turned on.
  • one of the two electrodes of capacitor C12 is connected to node N3
  • the other of the two electrodes of capacitor C12 and one of the two electrodes of capacitor C15 are connected to node N2
  • the other of the two electrodes of capacitor C15 is connected to node N1.
  • switches S11, S14, S21, S24, S31, S34, S41 and S44 are turned on.
  • one of the two electrodes of capacitor C15 is connected to node N3
  • the other of the two electrodes of capacitor C15 and one of the two electrodes of capacitor C12 are connected to node N2
  • the other of the two electrodes of capacitor C12 is connected to node N1.
  • the other of the capacitors C12 and C15 can be discharged to the capacitor C30.
  • the capacitors C12 and C15 can be charged and discharged in a complementary manner.
  • the set of capacitors C11 and C14 and the set of capacitors C13 and C16 can also be charged and discharged in a complementary manner, similar to the set of capacitors C12 and C15, by repeating the first and second phases.
  • Each of the capacitors C10, C20, C30, and C40 functions as a smoothing capacitor. That is, each of the capacitors C10, C20, C30, and C40 is used to hold and smooth the voltages V1 to V4 at the nodes N1 to N4.
  • Capacitor C10 is connected between node N1 and ground. Specifically, one of the two electrodes of capacitor C10 is connected to node N1. Meanwhile, the other of the two electrodes of capacitor C10 is connected to ground.
  • Capacitor C20 is connected between nodes N2 and N1. Specifically, one of the two electrodes of capacitor C20 is connected to node N2. Meanwhile, the other of the two electrodes of capacitor C20 is connected to node N1.
  • Capacitor C30 is connected between nodes N3 and N2. Specifically, one of the two electrodes of capacitor C30 is connected to node N3. Meanwhile, the other of the two electrodes of capacitor C30 is connected to node N2.
  • Capacitor C40 is connected between nodes N4 and N3. Specifically, one of the two electrodes of capacitor C40 is connected to node N4. Meanwhile, the other of the two electrodes of capacitor C40 is connected to node N3.
  • the switch S11 is connected between one of the two electrodes of the capacitor C11 and the node N3. Specifically, one end of the switch S11 is connected to one of the two electrodes of the capacitor C11. Meanwhile, the other end of the switch S11 is connected to the node N3.
  • the switch S12 is connected between one of the two electrodes of the capacitor C11 and the node N4. Specifically, one end of the switch S12 is connected to one of the two electrodes of the capacitor C11. Meanwhile, the other end of the switch S12 is connected to the node N4.
  • the switch S21 is connected between one of the two electrodes of the capacitor C12 and the node N2. Specifically, one end of the switch S21 is connected to one of the two electrodes of the capacitor C12 and the other of the two electrodes of the capacitor C11. Meanwhile, the other end of the switch S21 is connected to the node N2.
  • the switch S22 is connected between one of the two electrodes of the capacitor C12 and the node N3. Specifically, one end of the switch S22 is connected to one of the two electrodes of the capacitor C12 and the other of the two electrodes of the capacitor C11. Meanwhile, the other end of the switch S22 is connected to the node N3.
  • Switch S31 is connected between the other of the two electrodes of capacitor C12 and node N1. Specifically, one end of switch S31 is connected to the other of the two electrodes of capacitor C12 and one of the two electrodes of capacitor C13. Meanwhile, the other end of switch S31 is connected to node N1.
  • Switch S32 is connected between the other of the two electrodes of capacitor C12 and node N2. Specifically, one end of switch S32 is connected to the other of the two electrodes of capacitor C12 and one of the two electrodes of capacitor C13. Meanwhile, the other end of switch S32 is connected to node N2. In other words, the other end of switch S32 is connected to the other end of switch S21.
  • Switch S41 is connected between the other of the two electrodes of capacitor C13 and ground. Specifically, one end of switch S41 is connected to the other of the two electrodes of capacitor C13. Meanwhile, the other end of switch S41 is connected to ground.
  • Switch S42 is connected between the other of the two electrodes of capacitor C13 and node N1. Specifically, one end of switch S42 is connected to the other of the two electrodes of capacitor C13. Meanwhile, the other end of switch S42 is connected to node N1. In other words, the other end of switch S42 is connected to the other end of switch S31.
  • Switch S13 is connected between one of the two electrodes of capacitor C14 and node N3. Specifically, one end of switch S13 is connected to one of the two electrodes of capacitor C14. Meanwhile, the other end of switch S13 is connected to node N3. In other words, the other end of switch S13 is connected to the other end of switch S11 and the other end of switch S22.
  • Switch S14 is connected between one of the two electrodes of capacitor C14 and node N4. Specifically, one end of switch S14 is connected to one of the two electrodes of capacitor C14. Meanwhile, the other end of switch S14 is connected to node N4. In other words, the other end of switch S14 is connected to the other end of switch S12.
  • Switch S23 is connected between one of the two electrodes of capacitor C15 and node N2. Specifically, one end of switch S23 is connected to one of the two electrodes of capacitor C15 and the other of the two electrodes of capacitor C14. Meanwhile, the other end of switch S23 is connected to node N2. In other words, the other end of switch S23 is connected to the other end of switch S21 and the other end of switch S32.
  • Switch S24 is connected between one of the two electrodes of capacitor C15 and node N3. Specifically, one end of switch S24 is connected to one of the two electrodes of capacitor C15 and the other of the two electrodes of capacitor C14. Meanwhile, the other end of switch S24 is connected to node N3. In other words, the other end of switch S24 is connected to the other end of switch S11, the other end of switch S22, and the other end of switch S13.
  • Switch S33 is connected between the other of the two electrodes of capacitor C15 and node N1. Specifically, one end of switch S33 is connected to the other of the two electrodes of capacitor C15 and one of the two electrodes of capacitor C16. Meanwhile, the other end of switch S33 is connected to node N1. In other words, the other end of switch S33 is connected to the other end of switch S31 and the other end of switch S42.
  • Switch S34 is connected between the other of the two electrodes of capacitor C15 and node N2. Specifically, one end of switch S34 is connected to the other of the two electrodes of capacitor C15 and one of the two electrodes of capacitor C16. Meanwhile, the other end of switch S34 is connected to node N2. In other words, the other end of switch S34 is connected to the other end of switch S21, the other end of switch S32, and the other end of switch S23.
  • Switch S43 is connected between the other of the two electrodes of capacitor C16 and ground. Specifically, one end of switch S43 is connected to the other of the two electrodes of capacitor C16. Meanwhile, the other end of switch S43 is connected to ground.
  • Switch S44 is connected between the other of the two electrodes of capacitor C16 and node N1. Specifically, one end of switch S44 is connected to the other of the two electrodes of capacitor C16. Meanwhile, the other end of switch S44 is connected to node N1. In other words, the other end of switch S44 is connected to the other end of switch S31, the other end of switch S42, and the other end of switch S33.
  • a first set of switches including switches S12, S13, S22, S23, S32, S33, S42, and S43, and a second set of switches including switches S11, S14, S21, S24, S31, S34, S41, and S44 are switched on and off complementarily based on a control signal S2. Specifically, in the first phase, the switches of the first set are turned on, and the switches of the second set are turned off. Conversely, in the second phase, the switches of the first set are turned off, and the switches of the second set are turned on.
  • charging of capacitors C10 to C40 is performed from capacitors C11 to C13, and in the other of the first and second phases, charging of capacitors C10 to C40 is performed from capacitors C14 to C16.
  • capacitors C10 to C40 are always charged from capacitors C11 to C13 or capacitors C14 to C16, even if a current flows from nodes N1 to N4 to the output switch circuit 31 at high speed, charge is replenished at high speed to nodes N1 to N4, so that fluctuations in the potential of nodes N1 to N4 can be suppressed.
  • the voltage levels of the voltages V1 to V4 correspond to multiple discrete voltage levels that can be supplied by the switched capacitor circuit 20 to the output switch circuit 31.
  • the voltage ratio (V1:V2:V3:V4) is not limited to (1:2:3:4).
  • the voltage ratio (V1:V2:V3:V4) may be (1:2:4:8).
  • the configuration of the switched capacitor circuit 20 shown in FIG. 3 is an example and is not limited to this.
  • the switched capacitor circuit 20 is configured to be capable of supplying voltages of four discrete voltage levels, but is not limited to this.
  • the switched capacitor circuit 20 may be configured to be capable of supplying voltages of any number of discrete voltage levels, including two or more.
  • the switched capacitor circuit 20 may include at least capacitors C12 and C15, and switches S21 to S24 and S31 to S34.
  • the output terminal 130 is an example of a second output terminal, and is connected to the external connection terminal 102 via the filter circuit 41.
  • the output terminal 130 is a terminal for supplying a power supply voltage selected from voltages V1 to V4 to the power amplifier 2A via the external connection terminal 102.
  • the input terminals 131 to 134 are connected to the nodes N4 to N1 of the switched capacitor circuit 20, respectively.
  • the input terminals 131 to 134 are an example of a plurality of second input terminals, and are terminals for receiving the voltages V4 to V1 from the switched capacitor circuit 20.
  • Switch S51 is connected between input terminal 131 and output terminal 130. Specifically, switch S51 has a terminal connected to input terminal 131 and a terminal connected to output terminal 130. In this connection configuration, switch S51 can be switched on/off (closed/open) by control signal S3, thereby switching between connection and non-connection between input terminal 131 and output terminal 130.
  • Switch S52 is connected between input terminal 132 and output terminal 130. Specifically, switch S52 has a terminal connected to input terminal 132 and a terminal connected to output terminal 130. In this connection configuration, switch S52 can switch between connection and non-connection between input terminal 132 and output terminal 130 by being switched on/off by control signal S3.
  • Switch S53 is connected between input terminal 133 and output terminal 130. Specifically, switch S53 has a terminal connected to input terminal 133 and a terminal connected to output terminal 130. In this connection configuration, switch S53 can be switched on/off by control signal S3, thereby switching between connection and non-connection between input terminal 133 and output terminal 130.
  • Switch S54 is connected between input terminal 134 and output terminal 130. Specifically, switch S54 has a terminal connected to input terminal 134 and a terminal connected to output terminal 130. In this connection configuration, switch S54 can be switched on/off by control signal S3, thereby switching between connection and non-connection between input terminal 134 and output terminal 130.
  • switches S51 to S54 are controlled to be exclusively on. In other words, only one of the switches S51 to S54 is turned on, and the remaining switches S51 to S54 are turned off. This allows the output switch circuit 31 to output one voltage selected from the voltages V1 to V4.
  • the configuration of the output switch circuit 31 shown in FIG. 3 is an example and is not limited to this.
  • the switches S51 to S54 may have any configuration as long as they can selectively connect at least one of the four input terminals 131 to 134 to the output terminal 130.
  • the output switch circuit 31 may further include a switch connected between the switches S51 to S53 and the switch S54 and the output terminal 130.
  • the output switch circuit 31 may further include a switch connected between the switches S51 and S52 and the switches S53 and S54 and the output terminal 130.
  • the output switch circuit 31 only needs to include at least two of the switches S51 to S54.
  • the pre-regulator circuit 11 includes an input terminal 110, output terminals 111 to 114, inductor connection terminals 115 and 116, switches S61 to S63, S71 and S72, a power inductor L71 (an example of a first power inductor), and capacitors C61 to C64.
  • the input terminal 110 is an input terminal for DC voltage.
  • the input terminal 110 is a terminal that is connected to the DC power supply 50 and receives the input voltage from the DC power supply 50.
  • the output terminal 111 is an output terminal for the voltage V4.
  • the output terminal 111 is a terminal for supplying the voltage V4 to the switched capacitor circuit 20.
  • the output terminal 111 is connected to the external connection terminal 101a of the tracker circuit 1A.
  • the output terminal 112 is an output terminal for the voltage V3. In other words, the output terminal 112 is a terminal for supplying the voltage V3 to the switched capacitor circuit 20.
  • the output terminal 112 is connected to the external connection terminal 101b of the tracker circuit 1A. Furthermore, the output terminal 112 is connected to the power amplifier 2B without passing through the tracker circuit 1A.
  • the pre-regulator circuit 11 is connected to the switched capacitor circuit 20, and is also connected to the power amplifier 2B without passing through the switched capacitor circuit 20 and the output switch circuit 31.
  • the output terminal 113 is an output terminal for the voltage V2.
  • the output terminal 113 is a terminal for supplying the voltage V2 to the switched capacitor circuit 20.
  • the output terminal 113 is connected to the external connection terminal 101c of the tracker circuit 1A.
  • the output terminal 114 is an output terminal for the voltage V1.
  • the output terminal 114 is a terminal for supplying the voltage V1 to the switched capacitor circuit 20.
  • the output terminal 114 is connected to the external connection terminal 101d of the tracker circuit 1A.
  • the inductor connection terminal 115 is connected to one end of the power inductor L71.
  • the inductor connection terminal 116 is connected to the other end of the power inductor L71.
  • the switch S71 is connected between the input terminal 110 and one end of the power inductor L71. Specifically, the switch S71 has a terminal connected to the input terminal 110 and a terminal connected to one end of the power inductor L71 via the inductor connection terminal 115. In this connection configuration, the switch S71 can switch between connection and non-connection between the input terminal 110 and one end of the power inductor L71 by switching it on/off.
  • the switch S72 is connected between one end of the power inductor L71 and the ground. Specifically, the switch S72 has a terminal connected to one end of the power inductor L71 via the inductor connection terminal 115, and a terminal connected to the ground. In this connection configuration, the switch S72 can switch between connection and non-connection between one end of the power inductor L71 and the ground by switching it on/off.
  • the switch S61 is connected between the other end of the power inductor L71 and the output terminal 111. Specifically, the switch S61 has a terminal connected to the other end of the power inductor L71 via the inductor connection terminal 116, and a terminal connected to the output terminal 111. In this connection configuration, the switch S61 can switch between connection and non-connection between the other end of the power inductor L71 and the output terminal 111 by switching on/off.
  • the switch S62 is connected between the other end of the power inductor L71 and the output terminal 112. Specifically, the switch S62 has a terminal connected to the other end of the power inductor L71 via the inductor connection terminal 116, and a terminal connected to the output terminal 112. In this connection configuration, the switch S62 can switch between connection and non-connection between the other end of the power inductor L71 and the output terminal 112 by switching on/off.
  • the switch S63 is connected between the other end of the power inductor L71 and the output terminal 113. Specifically, the switch S63 has a terminal connected to the other end of the power inductor L71 via the inductor connection terminal 116, and a terminal connected to the output terminal 113. In this connection configuration, the switch S63 can switch between connection and non-connection between the other end of the power inductor L71 and the output terminal 113 by switching on/off.
  • One of the two electrodes of capacitor C61 is connected to switch S61 and output terminal 111.
  • the other of the two electrodes of capacitor C61 is connected to switch S62, output terminal 112, and one of the two electrodes of capacitor C62.
  • One of the two electrodes of capacitor C62 is connected to switch S62, output terminal 112, and the other of the two electrodes of capacitor C61.
  • the other of the two electrodes of capacitor C62 is connected to a path that connects switch S63, output terminal 113, and one of the two electrodes of capacitor C63.
  • One of the two electrodes of capacitor C63 is connected to switch S63, output terminal 113, and the other of the two electrodes of capacitor C62.
  • the other of the two electrodes of capacitor C63 is connected to output terminal 114 and one of the two electrodes of capacitor C64.
  • One of the two electrodes of capacitor C64 is connected to output terminal 114 and the other of the two electrodes of capacitor C63.
  • the other of the two electrodes of capacitor C64 is connected to ground.
  • Switches S61 to S63 are controlled to be exclusively on. In other words, only one of switches S61 to S63 is turned on, and the remaining switches S61 to S63 are turned off. By turning on only one of switches S61 to S63, the pre-regulator circuit 11 is able to change the voltage supplied to the switched capacitor circuit 20 between the voltage levels of voltages V2 to V4.
  • the pre-regulator circuit 11 configured in this manner can supply charge to the switched capacitor circuit 20 via at least one of the output terminals 111 to 113.
  • the pre-regulator circuit 11 When the input voltage is converted into one regulated voltage, the pre-regulator circuit 11 only needs to include at least the switches S71 and S72, the power inductor L71, the input terminal 110, and any one of the output terminals 111 to 114. In this case, the external connection terminals 101a to 101d of the tracker circuit 1A may be replaced with one external connection terminal.
  • the filter circuit 41 includes an input terminal 140, an output terminal 141, an inductor L51, a capacitor C51, and a switch S55.
  • the input terminal 140 is connected to the output terminal 130 of the output switch circuit 31 outside the filter circuit 41, and is connected to the output terminal 141 inside the filter circuit 41.
  • the output terminal 141 is connected to the external connection terminal 102 of the tracker circuit 1A, and inside the filter circuit 41, it is connected to the input terminal 140.
  • Inductor L51 and capacitor C51 form an RC series circuit, and are connected between the path connecting the input terminal 140 and the output terminal 141 and ground via switch S55.
  • inductor L51 is connected between switch S55 and capacitor C51.
  • one end of switch S55 is connected to input terminal 140 and output terminal 141, and the other end of switch S55 is connected to inductor L51.
  • One end of inductor L51 is connected to switch S55, and the other end of inductor L51 is connected to capacitor C51.
  • One end of capacitor C51 is connected to inductor L51, and the other end of capacitor C51 is connected to ground.
  • the switch S55 connected in this manner is switched on/off based on the control signal S4.
  • the on/off of the switch S55 is controlled as follows. (1) If the channel bandwidth (i.e., modulation bandwidth) of the high frequency signal RF A is equal to or greater than the threshold width, the switch S55 is opened (turned off). As a result, the inductor L51 and the capacitor C51 are disconnected from the voltage supply path. At this time, the power supply voltage V DET1 is supplied to the power amplifier 2A via the external connection terminal 102, but the filter circuit 41 does not function as a band elimination filter (sometimes called a notch filter) in the voltage supply path. (2) If the channel bandwidth of the high frequency signal RF A is less than the threshold width, the switch S55 is closed (turned on).
  • the inductor L51 and the capacitor C51 are shunt-connected to the voltage supply path.
  • the power supply voltage V DET1 is supplied to the power amplifier 2A via the external connection terminal 102, and the filter circuit 41 functions as a band elimination filter in the voltage supply path.
  • the threshold width used to control switch S55 can be a value that is experimentally and/or empirically determined in advance (e.g., 100 MHz).
  • the filter circuit 41 realizes a stop band that depends on the threshold width. For example, when 100 MHz is used as the threshold width and 0.5 is used as the predetermined coefficient, the stop band of the filter circuit 41 includes a frequency (50 MHz) obtained by multiplying the value of the threshold width (100 MHz) by the predetermined coefficient (0.5). This allows the filter circuit 41 to reduce noise components in the vicinity of 50 MHz in the voltage supply path. As a result, the IMD between the high frequency signal RF A and noise (50 MHz component) in the power amplifier 2A can be suppressed, and the adjacent channel leakage power (ACP) in the power amplifier 2A can be reduced.
  • ACP adjacent channel leakage power
  • the stop band is defined as a band having an insertion loss of 20 dB or more. Therefore, the stop band of the filter circuit 41 can be determined by measuring the power loss between the input terminal 140 and the output terminal 141 of the filter circuit 41 and detecting the band where the measured loss is 20 dB or more.
  • the configuration of the filter circuit 41 shown in FIG. 3 is an example and is not limited to this.
  • the filter circuit 41 does not need to include the switch S55.
  • the switch S55 may be connected between the capacitor C51 and ground.
  • switch S55 is an example and is not limited to the above description.
  • switch S55 may be controlled to be turned on/off according to the band of the transmission signal to be amplified.
  • the digital control circuit 60 includes a first controller 61, a second controller 62, capacitors C81 and C82, and control terminals 601 to 604.
  • the first controller 61 processes a source synchronous digital control signal received from the RFIC 5 via the control terminals 601 and 602 to generate control signals S2 and S4.
  • the control signal S2 is a signal for controlling the on/off of the switches S11 to S14, S21 to S24, S31 to S34, and S41 to S44 included in the switched capacitor circuit 20.
  • the control signal S4 is a signal for controlling the on/off of the switch S55 included in the filter circuit 41.
  • the digital control signal processed by the first controller 61 is not limited to a source synchronous digital control signal.
  • the first controller 61 may process a clock embedded digital control signal.
  • the first controller 61 may also generate a control signal for controlling the output switch circuit 31.
  • one set of clock signals and data signals is used as the digital control signals for the pre-regulator circuit 11, the switched capacitor circuit 20, and the filter circuit 41, but this is not limited to this.
  • individual sets of clock signals and data signals may be used as digital control signals for the pre-regulator circuit 11, the switched capacitor circuit 20, and the filter circuit 41.
  • the second controller 62 processes the digital control logic/line (DCL) signals (DCL1, DCL2) received from the RFIC 5 via the control terminals 603 and 604 to generate a control signal S3.
  • the DCL signals (DCL1, DCL2) are generated by the RFIC 5 based on the envelope signal of the high frequency signal, etc.
  • the control signal S3 is a signal for controlling the on/off of the switches S51 to S54 included in the output switch circuit 31.
  • Each of the DCL signals (DCL1, DCL2) is a 1-bit signal.
  • Each of the voltages V1 to V4 is represented by a combination of two 1-bit signals.
  • V1, V2, V3 and V4 are represented by "00", “01”, “10” and “11", respectively. Gray code may be used to represent the voltage levels.
  • Capacitor C81 is connected between the first controller 61 and ground.
  • capacitor C81 is connected between a power supply line that supplies power to the first controller 61 and ground, and functions as a bypass capacitor.
  • Capacitor C82 is connected between the second controller 62 and ground.
  • two digital control logic signals are used to control the output switch circuit 31, but the number of digital control logic signals is not limited to this.
  • one or any number of digital control logic signals greater than or equal to three may be used depending on the number of voltage levels that each of the output switch circuits 31 can select.
  • the digital control signals used to control the output switch circuit 31 are not limited to digital control logic signals.
  • a tracking method which is a method for supplying a plurality of discrete voltages in the communication device 7A configured as above, will be described with reference to Fig. 5.
  • Fig. 5 is a flow chart showing the tracking method according to this embodiment.
  • FIG. 5 is an exemplary flowchart, and the tracking method is not limited to the steps and order of steps in FIG. 5. Therefore, the description of the tracking method provided below should not be construed as limiting.
  • the RFIC 5 determines whether or not band A is used for high-frequency communication (S101). If it is determined that band A is used (Yes in S101), the pre-regulator circuit 11 converts the input voltage to an adjusted voltage (S103). Here, the input voltage is converted to a fixed voltage.
  • the switched capacitor circuit 20 generates a plurality of discrete voltages based on the adjusted voltage (S105).
  • the output switch circuit 31 selectively outputs at least one of the plurality of discrete voltages to the power amplifier 2A based on the envelope of the high-frequency signal RF A (S107).
  • a power supply voltage V DET1 that changes to a plurality of discrete levels over time according to the envelope of the high-frequency signal RF A is supplied to the power amplifier 2A.
  • the power amplifier 2A amplifies the high-frequency signal RF A using the power supply voltage V DET1 (S109). As a result, the power amplifier 2A can amplify the high-frequency signal RF A in the digital ET mode.
  • band A band A is not used (No in S101)
  • band B band B is used for high frequency communication
  • the pre-regulator circuit 11 converts the input voltage into an adjustment voltage and outputs it to the power amplifier 2B (S113).
  • the input voltage is converted into an adjustment voltage that changes into a plurality of discrete levels, for example, on a frame-by-frame basis, according to the average power.
  • the power amplifier 2B amplifies the high frequency signal RF B using the power supply voltage V APT1 (S115). This allows the power amplifier 2B to amplify the high frequency signal RF B in the APT mode.
  • FIG. 6 is a plan view of the tracker module 100 according to this embodiment.
  • FIG. 7 is a plan view of the tracker module 100 according to this embodiment, seen through the main surface 90b side of the module substrate 90 from the positive side of the z axis.
  • FIG. 8 is a cross-sectional view of the tracker module 100 according to this embodiment. The cross sections of the tracker module 100 in FIG. 8 are taken along lines VIII-VIII in FIGS. 6 and 7, respectively.
  • the tracker module 100 includes a module substrate 90, a resin member 91, a shield electrode layer 92, and a plurality of electrodes 150 in addition to the switched capacitor circuit 20, the output switch circuit 31, the filter circuit 41, and a plurality of circuit components including active and passive elements included in the digital control circuit 60 shown in Figures 3 and 4.
  • the module substrate 90 has main surfaces 90a and 90b that face each other.
  • a ground electrode layer 90e and the like are formed in the module substrate 90 and on the main surface 90a. Note that in Figures 6 and 7, the module substrate 90 has a rectangular shape in a plan view, but is not limited to this shape.
  • a low temperature co-fired ceramics (LTCC) substrate or a high temperature co-fired ceramics (HTCC) substrate having a laminated structure of multiple dielectric layers, a component-embedded substrate, a substrate having a redistribution layer (RDL), or a printed circuit board can be used, but is not limited to these.
  • the integrated circuit 80 On the main surface 90a, the integrated circuit 80, the capacitors C10 to C16, C20, C30, C40, C51, C81, and C82, the inductor L51, and the resin member 91 are arranged.
  • the integrated circuit 80 has an SC switch section 80b, an OS switch section 80c, and a filter switch section 80d.
  • the SC switch section 80b includes switches S11 to S14, S21 to S24, S31 to S34, and S41 to S44.
  • the OS switch section 80c includes switches S51 to S54.
  • the filter switch section 80d includes a switch S55.
  • the SC switch unit 80b, the OS switch unit 80c, and the filter switch unit 80d are included in a single integrated circuit 80, but this is not limiting.
  • the SC switch unit 80b may be included in one integrated circuit, and the OS switch unit 80c and the filter switch unit 80d may be included in another integrated circuit.
  • the SC switch unit 80b, the OS switch unit 80c, and the filter switch unit 80d may be included individually in three integrated circuits.
  • the integrated circuit 80 has a rectangular shape when viewed from above on the module substrate 90, but is not limited to this shape.
  • the integrated circuit 80 may be constructed, for example, using CMOS (Complementary Metal Oxide Semiconductor), and more specifically, may be manufactured using an SOI (Silicon on Insulator) process. Note that the integrated circuit 80 is not limited to CMOS.
  • CMOS Complementary Metal Oxide Semiconductor
  • SOI Silicon on Insulator
  • Each of the capacitors C10 to C16, C20, C30, C40, C51, C81, and C82 is implemented as a chip capacitor.
  • a chip capacitor refers to a surface mount device (SMD) that constitutes a capacitor.
  • SMD surface mount device
  • the implementation of the multiple capacitors is not limited to chip capacitors.
  • some or all of the multiple capacitors may be included in an integrated passive device (IPD) or an integrated circuit 80.
  • the inductor L51 is implemented as a chip inductor.
  • a chip inductor refers to an SMD that constitutes an inductor. Note that the implementation of the inductor L51 is not limited to a chip inductor. For example, the inductor L51 may be included in an IPD.
  • the multiple capacitors and inductors arranged on the main surface 90a in this manner are grouped by circuit and arranged around the integrated circuit 80.
  • the group of capacitors C10 to C16, C20, C30, and C40 included in the switched capacitor circuit 20 is arranged in a region on the main surface 90a sandwiched between a line along the top edge of the integrated circuit 80 and a line along the top edge of the module substrate 90, and in a region on the main surface 90a sandwiched between a line along the right edge of the integrated circuit 80 and a line along the right edge of the module substrate 90, in a plan view of the module substrate 90.
  • the group of circuit components included in the switched capacitor circuit 20 is arranged near the SC switch section 80b in the integrated circuit 80. In other words, the SC switch section 80b is arranged closer to the switched capacitor circuit 20 than the OS switch section 80c.
  • the group of capacitors C51 and inductors L51 included in the filter circuit 41 is disposed in an area on the main surface 90a between a straight line along the bottom edge of the integrated circuit 80 and a straight line along the bottom edge of the module substrate 90 in a plan view of the module substrate 90.
  • the group of circuit components included in the filter circuit 41 is disposed near the filter switch section 80d in the integrated circuit 80.
  • the filter switch section 80d is disposed closer to the capacitors C51 and inductors L51 of the filter circuit 41 than the SC switch section 80b.
  • a number of electrodes 150 are arranged on the main surface 90b. Some of the number of electrodes 150 function as the external connection terminals 101a-101d and 102 shown in FIG. 2.
  • the number of electrodes 150 are electrically connected to a number of electronic components arranged on the main surface 90a through via conductors formed in the module substrate 90.
  • the number of electrodes 150 may be, but is not limited to, copper electrodes.
  • the number of electrodes may be solder electrodes.
  • the resin member 91 covers the main surface 90a and at least a portion of the multiple electronic components on the main surface 90a.
  • the resin member 91 has the function of ensuring the reliability, such as the mechanical strength and moisture resistance, of the multiple electronic components on the main surface 90a. Note that the resin member 91 does not have to be included in the tracker module 100.
  • the shield electrode layer 92 is a thin metal film formed, for example, by a sputtering method.
  • the shield electrode layer 92 is formed so as to cover the surfaces (top and side surfaces) of the resin member 91.
  • the shield electrode layer 92 is connected to ground and prevents external noise from entering the electronic components that make up the tracker module 100 and prevents noise generated in the tracker module 100 from interfering with other modules or other devices. Note that the shield electrode layer 92 does not have to be included in the tracker module 100.
  • the configurations of the tracker module 100 shown in Figures 6 to 8 are examples and are not limited to these.
  • some of the capacitors and inductors arranged on the main surface 90a may be formed within the module substrate 90.
  • some of the capacitors and inductors arranged on the main surface 90a may not be included in the tracker module 100, and may not be arranged on the module substrate 90.
  • Fig. 9 is a layout diagram of modules in the communication device 7A according to the present embodiment. Note that in Fig. 9, an abbreviation indicating its function (such as "PA”) is given to each module so that the layout relationship of each module can be easily understood, but the actual modules do not need to be given such an abbreviation.
  • PA abbreviation indicating its function
  • the motherboard 1000 is provided with a tracker module 100 (DET) including a tracker circuit 1A, PA modules (PA1 and PA2) including power amplifiers 2A and 2B, an RFIC 5, and a PR module (PR) including a pre-regulator circuit 11.
  • DET tracker module 100
  • PA modules PA1 and PA2
  • PR PR module
  • the PA module (PA1) including the power amplifier 2A may include a filter 3A
  • the PA module (PA2) including the power amplifier 2B may include a filter 3B.
  • the tracker module 100 (DET) is disposed between the PR module (PR) and the PA module (PA1) including the power amplifier 2A. Furthermore, the tracker module 100 (DET) is disposed near the PA module (PA1) including the power amplifier 2A. In other words, in a plan view of the motherboard 1000, the distance D1 between the tracker module 100 (DET) and the PA module (PA1) including the power amplifier 2A is shorter than the distance D2 between the tracker module 100 (DET) and the PA module (PA2) including the power amplifier 2B. In other words, the distance between the switched capacitor circuit 20 and the power amplifier 2A is shorter than the distance between the switched capacitor circuit 20 and the power amplifier 2B.
  • Antenna 6A (ANT1) is located on the upper side of the motherboard 1000, near the PA module (PA1) that includes the power amplifier 2A.
  • Antenna 6B (ANT2) is located on the lower side of the motherboard 1000, near the PA module (PA2) that includes the power amplifier 2B.
  • the tracker circuit 1A of this embodiment is connected to a pre-regulator circuit 11 configured to convert an input voltage into a regulated voltage, and includes a switched capacitor circuit 20 configured to generate a plurality of discrete voltages based on the regulated voltage, and an output switch circuit 31 configured to selectively output at least one of the plurality of discrete voltages to a power amplifier 2A, and the pre-regulator circuit 11 is configured to output the regulated voltage to the switched capacitor circuit 20, and to output the regulated voltage to the power amplifier 2B without passing through the switched capacitor circuit 20.
  • the tracker circuit 1A includes external connection terminals 101a-101d connected to a pre-regulator circuit 11 including a power inductor L71, an external connection terminal 102 connected to a power amplifier 2A, a switched capacitor circuit 20 including input terminals 120a-120d and output terminals 121-124 connected to the external connection terminals 101a-101d, and an output switch circuit 31 including input terminals 131-134 connected to the output terminals 121-124, respectively, and an output terminal 130 connected to the external connection terminal 102, and the pre-regulator circuit 11 is further connected to the power amplifier 2B without passing through the switched capacitor circuit 20 and the output switch circuit 31.
  • the regulated voltage can be supplied directly from the pre-regulator circuit 11 to the power amplifier 2B. Therefore, since multiple discrete voltages are supplied to the power amplifier 2A, the level of the power supply voltage can be changed discretely according to the high-frequency signal, and an improvement in power added efficiency can be realized. On the other hand, since the regulated voltage is supplied to the power amplifier 2B without passing through the tracker circuit 1A, the loss in the tracker circuit 1A can be reduced and an improvement in power added efficiency can be realized.
  • the power amplifier 2A may be configured to operate in digital ET mode, and the power amplifier 2B may be configured to operate in APT mode.
  • the power added efficiency of power amplifier 2A can be improved by using digital ET mode
  • the power added efficiency of power amplifier 2B can be improved by using APT mode.
  • the power amplifier 2A may be configured to amplify a transmission signal in band A, which is in the range of 3300 to 5000 MHz, and the power amplifier 2B may be configured to amplify a transmission signal in band B, which is in the range of 1427 to 2690 MHz or 698 to 960 MHz.
  • the distance D1 between the switched capacitor circuit 20 and the power amplifier 2A may be shorter than the distance D2 between the switched capacitor circuit 20 and the power amplifier 2B.
  • the pre-regulator circuit 11, the switched capacitor circuit 20, and the power amplifier 2A may be arranged on the same mother board 1000, and in a plan view of the mother board 1000, the switched capacitor circuit 20 may be arranged between the pre-regulator circuit 11 and the power amplifier 2A.
  • the high-frequency communication system (communication device 7A) also includes a tracker circuit 1A, a pre-regulator circuit 11, a power amplifier 2A, and a power amplifier 2B.
  • the tracking method converts the input voltage into a regulated voltage using the power inductor L71, generates a plurality of discrete voltages based on the regulated voltage, selectively supplies at least one of the plurality of discrete voltages to the power amplifier 2A, skips the generation of the plurality of discrete voltages, and supplies the regulated voltage to the power amplifier 2B.
  • the power amplifier 2A may be configured to amplify the radio frequency signal RF A of band A in a digital ET mode
  • the power amplifier 2B may be configured to amplify the radio frequency signal RF B of band B in an APT mode
  • the input voltage may be converted, a plurality of discrete voltages may be generated, and the plurality of discrete voltages may be selectively supplied to the power amplifier 2A, and when band B is used for communication, the input voltage may be converted, and an adjusted voltage may be supplied to the power amplifier 2B, and the generation of the plurality of discrete voltages may be skipped.
  • the tracker circuit 1B according to this embodiment differs from the tracker circuit 1A according to the first embodiment mainly in that the tracker circuit 1B according to this embodiment can be selectively connected to a plurality of pre-regulator circuits.
  • the tracker circuit 1B according to this embodiment will be described below with reference to Fig. 10, focusing on the differences from the tracker circuit 1A according to the first embodiment.
  • Fig. 10 is a circuit configuration diagram of a communication device 7B according to this embodiment.
  • FIG. 10 is an exemplary circuit configuration, and the communication device 7B and the tracker circuit 1B may be implemented using any of a wide variety of circuit implementations and circuit techniques. Therefore, the description of the communication device 7B and the tracker circuit 1B provided below should not be construed as limiting.
  • the communication device 7B includes a tracker circuit 1B, power amplifiers 2A to 2C, filters 3A to 3C, an RFIC 5, antennas 6A to 6C, pre-regulator circuits 11 and 12, and a DC power supply 50.
  • the pre-regulator circuit 12 is an example of a third converter circuit and a second pre-regulator circuit, and is configured to convert the input voltage into a regulated voltage (an example of a second regulated voltage).
  • the pre-regulator circuit 12 can output the regulated voltage to the switched capacitor circuit 20, and can also output the regulated voltage to the power amplifier 2C without passing through the switched capacitor circuit 20.
  • the power amplifier 2C is an example of a third power amplifier, and is connected between the RFIC 5 and the filter 3C. Furthermore, the power amplifier 2C is connected to the pre-regulator circuit 12, and can receive a power supply voltage V APT2 based on the APT mode. The power amplifier 2C can amplify the high frequency signal RF C of band C received from the RFIC 5 by using the power supply voltage V APT2 received from the pre-regulator circuit 12. That is, the power amplifier 2C can operate in the APT mode.
  • Filter 3C is connected between power amplifier 2C and antenna 6C.
  • Filter 3C is a band-pass filter having a passband that includes the transmission band of band C. Note that filter 3C does not have to be included in communication device 7B.
  • band C is a frequency band for a communication system built using a RAT, and is defined in advance by a standardization organization or the like.
  • Band C is an example of a third band, and in this embodiment, it is included in the mid-high band group (1427-2690 MHz) or the low band group (698-960 MHz).
  • Band C is not limited to frequency bands included in the mid-high band group or the low band group.
  • Antenna 6C outputs the transmission signal of band C input from power amplifier 2C via filter 3C. Antenna 6C does not have to be included in communication device 7B.
  • the tracker circuit 1B includes a switched capacitor circuit 20, an output switch circuit 31, a filter circuit 41, a digital control circuit 60, an input switch circuit 70, and external connection terminals 101 to 103.
  • the external connection terminal 101 is an example of a first external connection terminal, which is connected to the pre-regulator circuit 11 outside the tracker circuit 1B and is connected to the input switch circuit 70 inside the tracker circuit 1B.
  • the external connection terminal 103 is an example of a third external connection terminal, and like the external connection terminal 101, is a terminal that represents a plurality of external connection terminals.
  • the external connection terminal 103 is connected to the pre-regulator circuit 12 outside the tracker circuit 1B, and is connected to the input switch circuit 70 inside the tracker circuit 1B.
  • the external connection terminal 103 is a terminal for receiving a regulated voltage (an example of a second regulated voltage) from the pre-regulator circuit 12.
  • the input switch circuit 70 is configured to switch the connection of the switched capacitor circuit 20 between the pre-regulator circuits 11 and 12.
  • the input switch circuit 70 can be configured as an SPDT (Single-Pole Double-Throw) type switch circuit.
  • the input switch circuit 70 includes switches S76 and S77.
  • Switch S76 is an example of a first switch, and is connected between the external connection terminal 101 and the input terminal of the switched capacitor circuit 20. In other words, one end of switch S76 is connected to the external connection terminal 101, and the other end of switch S76 is connected to the input terminal of the switched capacitor circuit 20.
  • Switch S77 is an example of a second switch, and is connected between the external connection terminal 103 and the input terminal of the switched capacitor circuit 20. In other words, one end of switch S77 is connected to the external connection terminal 103, and the other end of switch S77 is connected to the input terminal of the switched capacitor circuit 20.
  • the tracker circuit 1B of this embodiment may be further connected to a pre-regulator circuit 12 configured to convert the input voltage into a regulated voltage
  • the switched capacitor circuit 20 may be further configured to generate a plurality of discrete voltages based on the regulated voltage
  • the pre-regulator circuit 12 may be configured to output the regulated voltage to the switched capacitor circuit 20 and to output the regulated voltage to the power amplifier 2C without passing through the switched capacitor circuit 20
  • the tracker circuit 1B may further include an input switch circuit 70 configured to switch the connection of the switched capacitor circuit 20 between the pre-regulator circuits 11 and 12.
  • the tracker circuit 1B may further include an external connection terminal 103 connected to a pre-regulator circuit 12 including a power inductor L71, a switch S76 connected between the external connection terminal 101 and the input terminal 120, and a switch S77 connected between the external connection terminal 103 and the input terminal 120, and the pre-regulator circuit 12 may further be connected to the power amplifier 2C without passing through the switched capacitor circuit 20 and the output switch circuit 31.
  • connection of the switched capacitor circuit 20 can be switched between the pre-regulator circuits 11 and 12, making it possible to switch between the power amplifiers 2B and 2C that are operated simultaneously with the power amplifier 2A to which the power supply voltage is supplied from the tracker circuit 1B.
  • the pre-regulator circuit 11 when the pre-regulator circuit 11 is connected to the switched capacitor circuit 20, the power supply voltage can be supplied simultaneously to the power amplifiers 2A and 2C, and when the pre-regulator circuit 12 is connected to the switched capacitor circuit 20, the power supply voltage can be supplied simultaneously to the power amplifiers 2A and 2B.
  • the power amplifier 2C may be configured to operate in APT mode.
  • the power amplifier 2C can improve the power added efficiency by using the APT mode.
  • the power amplifier 2C may be configured to amplify a transmission signal of band C included in the range of 1427 to 2690 MHz or the range of 698 to 960 MHz.
  • the tracker circuit 1C according to this embodiment is provided with a plurality of output switch circuits, and is different from the tracker circuit 1A according to the first embodiment mainly in that it is capable of simultaneously supplying different power supply voltages to a plurality of power amplifiers.
  • the present embodiment will be described below with reference to Fig. 11, focusing on the differences from the first and second embodiments.
  • Fig. 11 is a circuit configuration diagram of a communication device 7C according to this embodiment.
  • FIG. 11 is an exemplary circuit configuration, and the communication device 7C and the tracker circuit 1C may be implemented using any of a wide variety of circuit implementations and circuit technologies. Therefore, the description of the communication device 7C and the tracker circuit 1C provided below should not be construed as limiting.
  • the communication device 7C includes a tracker circuit 1C, power amplifiers 2A, 2B, and 2D, filters 3A, 3B, and 3D, an RFIC 5, antennas 6A, 6B, and 6D, a pre-regulator circuit 11, and a DC power supply 50.
  • the power amplifier 2D is an example of a fourth power amplifier, and is connected between the RFIC 5 and the filter 3D. Furthermore, the power amplifier 2D is connected to the tracker circuit 1C, and can receive a power supply voltage V DET2 based on the digital ET mode. The power amplifier 2D can amplify the high frequency signal RF D of band D received from the RFIC 5 using the power supply voltage V DET2 received from the tracker circuit 1C. That is, the power amplifier 2D can operate in the digital ET mode.
  • Filter 3D is connected between power amplifier 2D and antenna 6D.
  • Filter 3D is a band-pass filter having a passband that includes the transmission band of band D. Note that filter 3D does not have to be included in communication device 7C.
  • band D is a frequency band for a communication system built using a RAT, and is defined in advance by a standardization organization or the like.
  • Band D is an example of the fourth band, and in this embodiment, it is included in the ultra-high band group (3300 to 5000 MHz). Band D is not limited to frequency bands included in the ultra-high band group.
  • Antenna 6D outputs the transmission signal of band D input from power amplifier 2D via filter 3D. Antenna 6D does not need to be included in communication device 7C.
  • the tracker circuit 1C includes a switched capacitor circuit 20, output switch circuits 31 and 32, filter circuits 41 and 42, a digital control circuit 60, and external connection terminals 101, 102, and 104.
  • the external connection terminal 104 is an example of a fourth external connection terminal, and is a terminal that represents a plurality of external connection terminals, similar to the external connection terminal 101.
  • the external connection terminal 104 is connected to the power amplifier 2D outside the tracker circuit 1C, and is connected to the filter circuit 42 inside the tracker circuit 1C.
  • the external connection terminal 104 is a terminal for supplying a power supply voltage V DET2 to the power amplifier 2D.
  • the output switch circuit 32 is an example of a second output switch circuit, and is configured to selectively output at least one of the multiple discrete voltages generated by the switched capacitor circuit 20 to the power amplifier 2D.
  • the output switch circuit 32 can select at least one voltage from the multiple discrete voltages and output the selected at least one voltage to the power amplifier 2D.
  • the output switch circuit 32 can discretely change the level of the voltage output to the power amplifier 2D over time by repeating the selection operation.
  • Such an output switch circuit 32 has a circuit configuration similar to that of the output switch circuit 31, and is controlled based on a digital control signal.
  • the filter circuit 42 is connected between the output switch circuit 32 and the power amplifier 2D, and is configured to attenuate noise components from the signal (multiple discrete voltages) from the output switch circuit 32.
  • Such a filter circuit 42 has a circuit configuration similar to that of the filter circuit 41.
  • the tracker circuit 1C may further include an output switch circuit 32 configured to selectively output at least one of the plurality of discrete voltages to the power amplifier 2D.
  • the tracker circuit 1C may further include an external connection terminal 104 connected to the power amplifier 2D, and an output switch circuit 32 including input terminals 131-134 connected to the output terminals 121-124, respectively, and an output terminal 130 connected to the external connection terminal 104.
  • the tracker circuit 1C includes the output switch circuits 31 and 32, different power supply voltages VDET1 and VDET2 can be simultaneously supplied from the tracker circuit 1C to the two power amplifiers 2A and 2D.
  • the pre-regulator circuit 11 and the switched capacitor circuit 20 can be shared by the two power amplifiers 2A and 2D, which contributes to reducing the number of parts and the size of the communication device 7C.
  • the power amplifier 2D may be configured to operate in digital ET mode.
  • the power amplifier 2D can improve the power added efficiency by using the digital ET mode.
  • the power amplifier 2D may be configured to amplify a transmission signal in band D, which is in the range of 3300 to 5000 MHz.
  • the tracker circuit, high-frequency communication system, and tracking method according to the present invention have been described above based on the embodiments, the tracker circuit, high-frequency communication system, and tracking method according to the present invention are not limited to the above-mentioned embodiments.
  • the present invention also includes other embodiments realized by combining any of the components in the above-mentioned embodiments, modifications obtained by applying various modifications to the above-mentioned embodiments that would come to mind by a person skilled in the art without departing from the spirit of the present invention, and various devices incorporating the above-mentioned tracker circuit.
  • circuit elements and wiring may be inserted between the paths connecting the circuit elements and signal paths disclosed in the drawings.
  • an impedance matching circuit may be inserted between power amplifier 2A and filter 3A.
  • multiple discrete voltages are supplied from the switched capacitor circuit to the output switch circuit, but this is not limited to the above.
  • multiple voltages may be supplied from multiple DCDC converters to the output switch circuit.
  • the number of discrete voltages is not limited to four.
  • the multiple discrete voltages include at least a voltage corresponding to the maximum output power and a voltage corresponding to the most frequently occurring output power, it is possible to achieve an improvement in power added efficiency.
  • the multiple circuit components of the tracker circuit 1A are arranged on the main surface 90a of the module substrate 90, but they may be arranged on both the main surfaces 90a and 90b.
  • the integrated circuit 80 may be arranged on the main surface 90b.
  • one tracker circuit supplies a power supply voltage based on the digital ET mode to a plurality of power amplifiers
  • a plurality of tracker circuits may be used to supply a power supply voltage based on the digital ET mode to a plurality of power amplifiers.
  • a communication device 7D may include two tracker circuits 1A, power amplifiers 2A to 2E, and two pre-regulator circuits 11.
  • both of the two tracker circuits 1A can supply a power supply voltage V DET2 to the power amplifier 2D, the power supply voltages can be simultaneously supplied in the following combinations.
  • the tracker circuit 1A(1) supplies the power amplifier 2A with a power supply voltage V DET1 for amplifying the high frequency signal RF A of band A
  • the tracker circuit 1A(2) supplies the power amplifier 2D with a power supply voltage V DET2 for amplifying the high frequency signal RF D of band D.
  • the tracker circuit 1A(1) supplies the power amplifier 2A with a power supply voltage V DET1 for amplifying the high frequency signal RF A of band A
  • the tracker circuit 1A(2) supplies the power amplifier 2E with a power supply voltage V DET3 for amplifying the high frequency signal RF E of band E.
  • the tracker circuit 1A(1) supplies the power amplifier 2A with a power supply voltage V DET1 for amplifying the high frequency signal RF A of band A
  • the pre-regulator circuit 11(2) supplies the power amplifier 2C with a power supply voltage V APT2 for amplifying the high frequency signal RF C of band C.
  • the tracker circuit 1A(1) supplies the power amplifier 2D with a power supply voltage V DET2 for amplifying the high frequency signal RF D of band D
  • the tracker circuit 1A(2) supplies the power amplifier 2E with a power supply voltage V DET3 for amplifying the high frequency signal RF E of band E.
  • the tracker circuit 1A(1) supplies the power amplifier 2D with a power supply voltage V DET2 for amplifying the high frequency signal RF D of band D
  • the pre-regulator circuit 11(2) supplies the power amplifier 2C with a power supply voltage V APT2 for amplifying the high frequency signal RF C of band C.
  • the pre-regulator circuit 11(1) supplies the power amplifier 2B with a power supply voltage V APT1 for amplifying the high frequency signal RF B of band B
  • the tracker circuit 1A(2) supplies the power amplifier 2D with a power supply voltage V DET2 for amplifying the high frequency signal RF D of band D.
  • the pre-regulator circuit 11(1) supplies the power amplifier 2B with a power supply voltage V APT1 for amplifying the high frequency signal RF B of band B
  • the tracker circuit 1A(2) supplies the power amplifier 2E with a power supply voltage V DET3 for amplifying the high frequency signal RF E of band E.
  • the pre-regulator circuit 11(1) supplies the power amplifier 2B with a power supply voltage VAPT1 for amplifying the high frequency signal RF B of band B
  • the pre-regulator circuit 11(2) supplies the power amplifier 2C with a power supply voltage VAPT2 for amplifying the high frequency signal RF C of band C.
  • VAPT1 power supply voltage
  • VAPT2 power supply voltage
  • a tracker circuit coupled to a first converter circuit configured to convert an input voltage to a first regulated voltage, a second converter circuit configured to generate a plurality of discrete voltages based on the first regulated voltage; a first output switch circuit configured to selectively output at least one of the plurality of discrete voltages to a first power amplifier; the first converter circuit is configured to output the first regulated voltage to the second converter circuit, and to output the first regulated voltage to a second power amplifier without passing through the second converter circuit; Tracker circuit.
  • the first power amplifier is configured to operate in a digital envelope tracking mode; the second power amplifier is configured to operate in an average power tracking mode;
  • the first power amplifier is configured to amplify a transmission signal in a first band included in a range of 3300 to 5000 MHz;
  • the second power amplifier is configured to amplify a transmission signal in a second band included in the range of 1427 to 2690 MHz or the range of 698 to 960 MHz.
  • a distance between the second converter circuit and the first power amplifier is shorter than a distance between the second converter circuit and the second power amplifier;
  • the tracker circuit according to any one of ⁇ 1> to ⁇ 3>.
  • the first converter circuit, the second converter circuit, and the first power amplifier are disposed on the same substrate; In a plan view of the substrate, the second converter circuit is disposed between the first converter circuit and the first power amplifier.
  • the tracker circuit according to any one of ⁇ 1> to ⁇ 4>.
  • the tracker circuit is further coupled to a third converter circuit configured to convert the input voltage to a second regulated voltage; the second converter circuit is further configured to generate the plurality of discrete voltages based on the second regulated voltage; the third converter circuit is configured to output the second regulated voltage to the second converter circuit and to output the second regulated voltage to a third power amplifier without passing through the second converter circuit; the tracker circuit further comprises an input switch circuit configured to switch a connection of the second converter circuit between the first converter circuit and the third converter circuit.
  • the tracker circuit according to any one of ⁇ 1> to ⁇ 5>.
  • the third power amplifier is configured to operate in an average power tracking mode;
  • the third power amplifier is configured to amplify a transmission signal in a third band included in the range of 1427 to 2690 MHz or the range of 698 to 960 MHz.
  • the tracker circuit further comprises a second output switch circuit configured to selectively output at least one of the plurality of discrete voltages to a fourth power amplifier.
  • a second output switch circuit configured to selectively output at least one of the plurality of discrete voltages to a fourth power amplifier.
  • the fourth power amplifier is configured to operate in a digital envelope tracking mode;
  • the fourth power amplifier is configured to amplify a transmission signal in a fourth band included in the range of 3300 to 5000 MHz.
  • ⁇ 12> A tracker circuit according to any one of ⁇ 1> to ⁇ 11>, the first converter circuit; the first power amplifier; the second power amplifier, High frequency communication systems.
  • a distance between the switched capacitor circuit and the first power amplifier is shorter than a distance between the switched capacitor circuit and the second power amplifier;
  • the first pre-regulator circuit, the switched capacitor circuit, and the first power amplifier are disposed on a same substrate; In a plan view of the substrate, the switched capacitor circuit is disposed between the first pre-regulator circuit and the first power amplifier.
  • the tracker circuit according to ⁇ 13> or ⁇ 14>.
  • the tracker circuit further comprises: a third external connection terminal connected to a second pre-regulator circuit including a second power inductor; a first switch connected between the first external connection terminal and the first input terminal; a second switch connected between the third external connection terminal and the first input terminal, the second pre-regulator circuit is further connected to a third power amplifier without passing through the switched capacitor circuit and the first output switch circuit.
  • the tracker circuit according to any one of ⁇ 13> to ⁇ 15>.
  • the tracker circuit further comprises: a fourth external connection terminal connected to a fourth power amplifier; a second output switch circuit including a plurality of third input terminals respectively connected to the plurality of first output terminals and a third output terminal connected to a fourth external connection terminal;
  • the tracker circuit according to any one of ⁇ 13> to ⁇ 16>.
  • a tracker circuit according to any one of ⁇ 13> to ⁇ 17>, the first pre-regulator circuit; the first power amplifier; the second power amplifier, High frequency communication systems.
  • ⁇ 19> Converts the input voltage into a regulated voltage using a power inductor, generating a plurality of discrete voltages based on the regulated voltage; selectively providing at least one of the plurality of discrete voltages to a first power amplifier; skipping the generation of the plurality of discrete voltages and providing the regulated voltage to a second power amplifier; Tracking methods.
  • the first power amplifier is configured to amplify a first radio frequency signal in a first band in a digital envelope tracking mode; the second power amplifier is configured to amplify a second radio frequency signal in a second band in an average power tracking mode; converting the input voltage, generating the plurality of discrete voltages, and selectively supplying the plurality of discrete voltages to the first power amplifier when the first band is used for communication; When the second band is used for communication, the conversion of the input voltage and the supply of the regulated voltage to the second power amplifier are performed, and the generation of the plurality of discrete voltages is skipped.
  • the tracking method according to ⁇ 19>.
  • the present invention can be widely used in communication devices such as mobile phones as a tracker circuit that supplies voltage to a power amplifier.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

トラッカ回路(1A)は、入力電圧を調整電圧に変換するよう構成されたプリレギュレータ回路(11)に接続されるトラッカ回路(1A)であって、調整電圧に基づいて複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路(20)と、複数の離散的電圧のうちの少なくとも1つを選択的に電力増幅器(2A)に出力するよう構成された出力スイッチ回路(31)と、を備え、プリレギュレータ回路(11)は、調整電圧をスイッチトキャパシタ回路(20)に出力する、及び、調整電圧をスイッチトキャパシタ回路(20)を介さずに電力増幅器(2B)に出力するよう構成される。

Description

トラッカ回路、高周波通信システム及びトラッキング方法
 本発明は、トラッカ回路、高周波通信システム及びトラッキング方法に関する。
 近年、電力増幅回路にエンベロープトラッキング(ET:Envelope Tracking)モードを適用することで、電力付加効率の改善が図られている。特許文献1には、複数の離散的電圧を供給するデジタルETモードに関する技術が開示されている。
米国特許第9755672号明細書
 しかしながら、上記従来の技術では、電力付加効率が低下する場合がある。
 そこで、本発明は、電力付加効率を向上させることができるトラッカ回路、高周波通信システム及びトラッキング方法を提供する。
 本発明の一態様に係るトラッカ回路は、入力電圧を第1調整電圧に変換するよう構成された第1コンバータ回路に接続されるトラッカ回路であって、第1調整電圧に基づいて複数の離散的電圧を生成するよう構成された第2コンバータ回路と、複数の離散的電圧のうちの少なくとも1つを選択的に第1電力増幅器に出力するよう構成された第1出力スイッチ回路と、を備え、第1コンバータ回路は、第1調整電圧を第2コンバータ回路に出力する、及び、第1調整電圧を第2コンバータ回路を介さずに第2電力増幅器に出力するよう構成される。
 本発明の一態様に係るトラッカ回路は、第1パワーインダクタを含む第1プリレギュレータ回路に接続される第1外部接続端子と、第1電力増幅器に接続される第2外部接続端子と、第1外部接続端子に接続される第1入力端子と複数の第1出力端子とを含むスイッチトキャパシタ回路と、複数の第1出力端子にそれぞれ接続される複数の第2入力端子と第2外部接続端子に接続される第2出力端子とを含む第1出力スイッチ回路と、を備え、第1プリレギュレータ回路は、さらに、スイッチトキャパシタ回路及び第1出力スイッチ回路を介さずに第2電力増幅器に接続される。
 本発明の一態様に係る高周波通信システムは、上記トラッカ回路と、上記第1コンバータ回路と、上記第1電力増幅器と、上記第2電力増幅器と、を備える。
 本発明の一態様に係るトラッキング方法は、パワーインダクタを用いて入力電圧を調整電圧に変換し、調整電圧に基づいて複数の離散的電圧を生成し、複数の離散的電圧の少なくとも1つを選択的に第1電力増幅器に供給し、複数の離散的電圧の生成をスキップして、調整電圧を第2電力増幅器に供給する。
 本発明の一態様に係るトラッカ回路などによれば、電力付加効率を向上させることができる。
図1Aは、アベレージパワートラッキング(APT:Average Power Tracking)モードにおける電源電圧の推移の一例を示すグラフである。 図1Bは、アナログエンベロープトラッキング(A-ET:Analog Envelope Tracking)モードにおける電源電圧の推移の一例を示すグラフである。 図1Cは、デジタルエンベロープトラッキング(D-ET:Digital Envelope Tracking)モードにおける電源電圧の推移の一例を示すグラフである。 図2は、実施の形態1に係る通信装置の回路構成図である。 図3は、実施の形態1に係るトラッカ回路に含まれるスイッチトキャパシタ回路、出力スイッチ回路及びフィルタ回路とプリレギュレータ回路との回路構成図である。 図4は、実施の形態1に係るトラッカ回路に含まれるデジタル制御回路の回路構成図である。 図5は、実施の形態1に係るトラッキング方法を示すフローチャートである。 図6は、実施の形態1に係るトラッカモジュールの平面図である。 図7は、実施の形態1に係るトラッカモジュールの平面図である。 図8は、実施の形態1に係るトラッカモジュールの断面図である。 図9は、実施の形態1に係る通信装置内のモジュールの配置図である。 図10は、実施の形態2に係る通信装置の回路構成図である。 図11は、実施の形態3に係る通信装置の回路構成図である。 図12は、他の実施の形態に係る通信装置の部分回路構成図である。
 以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。
 なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。
 以下の各図において、x軸及びy軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視においてモジュール基板が矩形状を有する場合、x軸は、モジュール基板の第1辺に平行であり、y軸は、モジュール基板の第1辺と直交する第2辺に平行である。また、z軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。
 本発明の回路構成において、「接続される」とは、接続端子及び/又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「直接接続される」とは、他の回路素子を介さずに接続端子及び/又は配線導体で直接接続されることを意味する。「A及びBの間に接続される」とは、A及びBの間でA及びBの両方に接続されることを意味し、A及びBの間の経路に直列接続されることを意味する。「A及びBの間の経路」とは、AをBに電気的に接続する導体で構成された経路を意味する。「経路にシリーズ接続される」とは、経路に直列接続されることを意味し、経路の一端と経路の他端との間に接続されることを意味する。「経路にシャント接続される」とは、経路とグランドとの間に接続されることを意味する。
 本発明の部品配置において、「部品が基板に配置される」とは、部品が基板の主面上に配置されること、及び、部品が基板内に配置されることを含む。「部品が基板の主面上に配置される」とは、部品が基板の主面に接触して配置されることに加えて、部品が主面と接触せずに当該主面の上方に配置されること(例えば、部品が主面と接触して配置された他の部品上に積層されること)を含む。また、「部品が基板の主面上に配置される」は、主面に形成された凹部に部品が配置されることを含んでもよい。「部品が基板内に配置される」とは、部品がモジュール基板内にカプセル化されることに加えて、部品の全部が基板の両主面の間に配置されているが部品の一部が基板に覆われていないこと、及び、部品の一部のみが基板内に配置されていることを含む。
 また、本発明の部品配置において、「モジュール基板の平面視」とは、z軸正側からxy平面に物体を正投影して見ることを意味する。「Aは平面視においてBと重なる」とは、xy平面に正投影されたAの領域の少なくとも一部が、xy平面に正投影されたBの領域の少なくとも一部と重なることを意味する。また、「AがB及びCの間に配置される」とは、B内の任意の点とC内の任意の点とを結ぶ複数の線分のうちの少なくとも1つがAを通ることを意味する。
 また、本発明の部品配置において、「AがBに隣接して配置される」とは、AとBとが近接配置されていることを表し、具体的にはAがBと対面する空間に他の回路部品が存在しないことを意味する。言い換えると、「AがBに隣接して配置される」とは、AのBに対面する表面上の任意の点から当該表面の法線方向に沿ってBに到達する複数の線分のいずれもが、A及びB以外の回路部品を通らないことを意味する。ここで、回路部品とは、能動素子及び/又は受動素子を含む部品を意味する。つまり、回路部品には、トランジスタ又はダイオード等を含む能動部品、及び、インダクタ、トランスフォーマ、キャパシタ又は抵抗等を含む受動部品が含まれ、端子、コネクタ又は配線等を含む電気機械部品が含まれない。2つの物体の間の距離は、2つの物体の間の最短距離を意味する。つまり、2つの物体の間の距離は、2つの物体の一方の任意の点と2つの物体の他方の任意の点とを結ぶ複数の線分のうち最も短い線分の長さを意味する。
 本発明において、「端子」とは、要素内の導体が終了するポイントを意味する。なお、要素間の導体のインピーダンスが十分に低い場合には、端子は、単一のポイントだけでなく、要素間の導体上の任意のポイント又は導体全体と解釈される。
 また、「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数%程度の誤差をも含むことを意味する。
 まず、高周波信号を高効率に増幅する技術として、高周波信号に基づいて時間の経過とともに動的に調整された電源電圧を電力増幅器に供給するトラッキングモードについて説明する。トラッキングモードとは、電力増幅器に印加される電源電圧を動的に調整するモードである。トラッキングモードにはいくつかの種類があるが、ここでは、APTモード及びETモード(アナログETモード及びデジタルETモードを含む)について図1A~図1Cを参照しながら説明する。図1A~図1Cにおいて、横軸は時間を表し、縦軸は電圧を表す。また、太い実線は、電源電圧を表し、細い実線(波形)は、変調波を表す。
 図1Aは、APTモードにおける電源電圧の推移の一例を示すグラフである。APTモードでは、アベレージパワーに基づいて、1フレーム単位で複数の離散的な電圧レベルに電源電圧を変動させる。その結果、電源電圧信号は矩形波を形成する。
 フレームとは、高周波信号(変調波)を構成する単位を意味する。例えば5GNR(5th Generation New Radio)及びLTE(Long Term Evolution)では、フレームは、10個のサブフレームを含み、各サブフレームは、複数のスロットを含み、各スロットは、複数のシンボルで構成される。サブフレーム長は1msであり、フレーム長は10msである。
 なお、アベレージパワーに基づいて1フレーム単位又はそれよりも大きな単位で電圧レベルを変動させるモードをAPTモードと呼び、1フレームよりも小さな単位(例えばサブフレーム、スロット又はシンボル)で電圧レベルを変動させるモードと区別する。例えば、シンボル単位で電圧レベルを変動させるモードは、シンボルパワートラッキング(SPT:Symbol Power Tracking)モードと呼び、APTモードと区別する。
 図1Bは、アナログETモードにおける電源電圧の推移の一例を示すグラフである。アナログETモードでは、エンベロープ信号に基づいて電源電圧を連続的に変動させることで変調波の包絡線が追跡される。
 エンベロープ信号とは、変調波の包絡線を示す信号である。エンベロープ値は、例えば(I+Q)の平方根で表される。ここで、(I,Q)は、コンスタレーションポイントを表す。コンスタレーションポイントとは、デジタル変調によって変調された信号をコンスタレーションダイヤグラム上で表す点である。(I,Q)は、例えば送信情報に基づいて、例えばBBIC(Baseband Integrated Circuit)で決定される。
 図1Cは、デジタルETモードにおける電源電圧の推移の一例を示すグラフである。デジタルETモードでは、エンベロープ信号に基づいて、1フレーム内で複数の離散的な電圧レベルに電源電圧を変動させることで変調波の包絡線が追跡される。その結果、電源電圧信号は矩形波を形成する。
 (実施の形態1)
 以下に、実施の形態1について説明する。本実施の形態に係る通信装置7Aは、高周波通信システムの一例であり、セルラーネットワークにおけるユーザ端末(UE:User Equipment)に相当し、典型的には、携帯電話、スマートフォン、タブレットコンピュータ、ウェアラブル・デバイス等である。なお、通信装置7Aは、IoT(Internet of Things)センサ・デバイス、医療/ヘルスケア・デバイス、車、無人航空機(UAV:Unmanned Aerial Vehicle)(いわゆるドローン)、無人搬送車(AGV:Automated Guided Vehicle)であってもよい。また、通信装置7Aは、セルラーネットワークにおけるBS(Base Station)として機能してもよい。
 本実施の形態に係る通信装置7A及びトラッカ回路1Aの回路構成について、図2を参照しながら説明する。図2は、本実施の形態に係る通信装置7Aの回路構成図である。
 なお、図2は、例示的な回路構成であり、通信装置7A及びトラッカ回路1Aは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置7A及びトラッカ回路1Aの説明は、限定的に解釈されるべきではない。
 [1.1 通信装置7Aの回路構成]
 まず、本実施の形態に係る通信装置7Aについて、図2を参照しながら説明する。通信装置7Aは、トラッカ回路1Aと、電力増幅器2A及び2Bと、フィルタ3A及び3Bと、RFIC(Radio Frequency Integrated Circuit)5と、アンテナ6A及び6Bと、プリレギュレータ回路11と、直流電源50と、を備える。
 トラッカ回路1Aは、デジタルETモードに基づいて、電源電圧VDET1を電力増幅器2Aに供給することができる。なお、デジタルETモードの代わりに、シンボル電力トラッキング(SPT:Symbol Power Tracking)モードなどが用いられてもよい。
 図2に示すように、トラッカ回路1Aは、スイッチトキャパシタ回路20と、出力スイッチ回路31と、フィルタ回路41と、デジタル制御回路60と、外部接続端子101a~101d及び102と、を備える。
 外部接続端子101a~101dの各々は、第1外部接続端子の一例であり、プリレギュレータ回路11から調整電圧(第1調整電圧の一例)を受けるための端子である。外部接続端子101a~101dの各々は、トラッカ回路1A外でプリレギュレータ回路11に接続され、トラッカ回路1A内でスイッチトキャパシタ回路20に接続される。なお、トラッカ回路1Aには、外部接続端子101a~101dの少なくとも1つが含まれればよく、必ずしもすべての外部接続端子101a~101dが含まれなくてもよい。以下において、外部接続端子101a~101dは、互いに区別される必要がなければ外部接続端子101と記載される場合もある。
 外部接続端子102は、第2外部接続端子の一例であり、トラッカ回路1A外で電力増幅器2Aに接続され、トラッカ回路1A内でフィルタ回路41に接続される。外部接続端子102は、電力増幅器2Aに電源電圧VDET1を供給するための端子である。
 スイッチトキャパシタ回路20は、第2コンバータ回路の一例であり、複数のキャパシタ及び複数のスイッチを含む。スイッチトキャパシタ回路20は、プリレギュレータ回路11から受けた調整電圧に基づいて、複数の離散的な電圧レベルをそれぞれ有する複数の離散的電圧を生成することができる。スイッチトキャパシタ回路20は、スイッチトキャパシタ電圧バランサ(Switched-Capacitor Voltage Balancer)と呼ばれる場合もある。
 出力スイッチ回路31は、第1出力スイッチ回路の一例であり、スイッチトキャパシタ回路20で生成された複数の離散的電圧のうちの少なくとも1つを選択的に電力増幅器2Aに出力するよう構成されている。つまり、出力スイッチ回路31は、複数の離散的電圧の中から少なくとも1つの電圧を選択し、選択された少なくとも1つの電圧を電力増幅器2Aに出力することができる。このとき、出力スイッチ回路31は、選択操作を繰り返すことで、電力増幅器2Aに出力される電圧のレベルを時間とともに離散的に変化させることができる。このような出力スイッチ回路31は、デジタル制御信号に基づいて制御される。
 フィルタ回路41は、出力スイッチ回路31と電力増幅器2Aとの間に接続され、出力スイッチ回路31からの信号(複数の離散的電圧)からノイズ成分を減衰するよう構成されている。
 デジタル制御回路60は、RFIC5からのデジタル制御信号に基づいて、プリレギュレータ回路11と、スイッチトキャパシタ回路20と、出力スイッチ回路31と、フィルタ回路41と、を制御することができる。
 なお、トラッカ回路1Aは、スイッチトキャパシタ回路20、出力スイッチ回路31、フィルタ回路41及びデジタル制御回路60のうちの少なくとも1つを含まなくてもよい。例えば、トラッカ回路1Aは、デジタル制御回路60を含まなくてもよい。また、スイッチトキャパシタ回路20、出力スイッチ回路31及びフィルタ回路41の任意の組み合わせは、単一の回路に統合されてもよい。
 プリレギュレータ回路11は、第1コンバータ回路及び第1プリレギュレータ回路の一例であり、入力電圧を調整電圧に変換するよう構成される。そして、プリレギュレータ回路11は、調整電圧をスイッチトキャパシタ回路20に出力することができ、スイッチトキャパシタ回路20を介さずに調整電圧を電力増幅器2Bに出力することもできる。具体的には、プリレギュレータ回路11は、パワーインダクタ及びスイッチを含む。パワーインダクタとは、直流(DC:Direct Current)電圧の昇圧及び/又は降圧に用いられるインダクタである。パワーインダクタは、直流経路にシリーズ接続される。なお、パワーインダクタは、直列経路にシャント接続されてもよい。このようなプリレギュレータ回路11は、磁気レギュレータ又はDC/DCコンバータと呼ばれる場合もある。
 直流電源50は、プリレギュレータ回路11に直流電圧を供給することができる。直流電源50としては、例えば、充電式電池(rechargeable battery)を用いることができるが、これに限定されない。
 電力増幅器2Aは、第1電力増幅器の一例であり、RFIC5とフィルタ3Aとの間に接続される。さらに、電力増幅器2Aは、トラッカ回路1Aに接続され、デジタルETモードに基づく電源電圧VDET1を受けることができる。電力増幅器2Aは、トラッカ回路1Aから受けた電源電圧VDET1を用いて、RFIC5から受けたバンドAの高周波信号RFを増幅することができる。つまり、電力増幅器2Aは、デジタルETモードで動作することができる。
 電力増幅器2Bは、第2電力増幅器の一例であり、RFIC5とフィルタ3Bとの間に接続される。さらに、電力増幅器2Bは、プリレギュレータ回路11に接続され、APTモードに基づく電源電圧VAPT1を受けることができる。電力増幅器2Bは、プリレギュレータ回路11から受けた電源電圧VAPT1を用いて、RFIC5から受けたバンドBの高周波信号RFを増幅することができる。つまり、電力増幅器2Bは、APTモードで動作することができる。
 フィルタ3Aは、電力増幅器2Aとアンテナ6Aとの間に接続される。フィルタ3Aは、バンドAの送信帯域を含む通過帯域を有する帯域通過フィルタである。なお、フィルタ3Aは、通信装置7Aに含まれなくてもよい。
 フィルタ3Bは、電力増幅器2Bとアンテナ6Bとの間に接続される。フィルタ3Bは、バンドBの送信帯域を含む通過帯域を有する帯域通過フィルタである。なお、フィルタ3Bは、通信装置7Aに含まれなくてもよい。
 バンドA及びBの各々は、無線アクセス技術(RAT:Radio Access Technology)を用いて構築される通信システムのための周波数バンドであり、標準化団体など(例えば3GPP(登録商標)(3rd Generation Partnership Project)及びIEEE(Institute of Electrical and Electronics Engineers)等)によって予め定義される。通信システムの例としては、5GNR(5th Generation New Radio)システム、4GLTE(4th Generation Long Term Evolution)システム、3G(3rd Generation)システム、2G(2nd Generation)システム及びWLAN(Wireless Local Area Network)システム等を挙げることができる。
 バンドAは、第1バンドの一例であり、本実施の形態では、ウルトラハイバンド群(3300~5000MHz)に含まれる。なお、バンドAは、ウルトラハイバンド群に含まれる周波数バンドに限定されない。
 バンドBは、第2バンドの一例であり、本実施の形態では、ミッドハイバンド群(1427~2690MHz)又はローバンド群(698~960MHz)に含まれる。なお、バンドBは、ミッドハイバンド群又はローバンド群に含まれる周波数バンドに限定されない。
 なお、送信帯域とは、通信装置において送信に用いられる周波数バンドを意味する。例えば、周波数分割複信(FDD:Frequency Division Duplex)バンドでは、送信帯域として、受信帯域と異なる周波数バンドが用いられる。一方、時分割複信(TDD:Time Division Duplex)バンドでは、送信帯域として、受信帯域と同一の周波数バンドが用いられる。特に、通信装置がセルラーネットワークのUEとして機能する場合には、FDDバンドにおいて、アップリンク動作バンド(uplink operation band)が送信帯域として用いられる。逆に、通信装置がセルラーネットワークのBSとして機能する場合には、FDDバンドにおいて、ダウンリンク動作バンド(downlink operation band)が送信帯域として用いられる。
 RFIC5は、高周波信号を処理する信号処理回路の一例である。具体的には、RFIC5は、入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された高周波送信信号を、電力増幅器2A及び2Bに供給する。また、RFIC5は、トラッカ回路1Aを制御する制御部を有してもよい。なお、RFIC5の制御部としての機能の一部又は全部は、RFIC5の外部に実装されてもよい。
 アンテナ6Aは、電力増幅器2Aからフィルタ3Aを介して入力されたバンドAの送信信号を出力する。アンテナ6Aは、通信装置7Aに含まれなくてもよい。
 アンテナ6Bは、電力増幅器2Bからフィルタ3Bを介して入力されたバンドBの送信信号を出力する。アンテナ6Bは、通信装置7Aに含まれなくてもよい。
 なお、図2に表された通信装置7Aの回路構成は、例示であり、これに限定されない。例えば、通信装置7Aは、高周波信号RF及びRFよりも低い中間周波数帯域を用いて信号処理するベースバンド信号処理回路を備えてもよい。また、通信装置7Aは、受信経路を備えてもよい。また、通信装置7Aは、電力増幅器2Aに加えて、トラッカ回路1Aに接続される1以上の電力増幅器を備えてもよい。
 [1.2 トラッカ回路1A及びプリレギュレータ回路11の回路構成]
 次に、トラッカ回路1A及びプリレギュレータ回路11の回路構成について、図3及び図4を参照しながら説明する。図3は、本実施の形態に係るトラッカ回路1Aに含まれるスイッチトキャパシタ回路20、出力スイッチ回路31及びフィルタ回路41とプリレギュレータ回路11との回路構成図である。図4は、本実施の形態に係るトラッカ回路1Aに含まれるデジタル制御回路60の回路構成図である。
 なお、図3及び図4は、例示的な回路構成であり、プリレギュレータ回路11、スイッチトキャパシタ回路20、出力スイッチ回路31、フィルタ回路41、及び、デジタル制御回路60は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される各回路の説明は、限定的に解釈されるべきではない。
 [1.2.1 スイッチトキャパシタ回路20の回路構成]
 まず、スイッチトキャパシタ回路20の回路構成について説明する。スイッチトキャパシタ回路20は、図3に示すように、キャパシタC11~C16と、キャパシタC10、C20、C30及びC40と、スイッチS11~S14、S21~S24、S31~S34、及びS41~S44と、入力端子120a~120dと、出力端子121~124と、を備える。
 入力端子120a~120dの各々は、第1入力端子の一例である。入力端子120a~120dは、スイッチトキャパシタ回路20外でトラッカ回路1Aの外部接続端子101a~101dにそれぞれ接続され、スイッチトキャパシタ回路20内でノードN4~N1にそれぞれ接続される。なお、以下において、入力端子120a~120dの一部又は全部を表す場合に入力端子120と記載する場合がある。
 出力端子121~124は、複数の第1出力端子の一例である。出力端子121~124は、スイッチトキャパシタ回路20外で出力スイッチ回路31の入力端子131~134にそれぞれ接続され、スイッチトキャパシタ回路20内でノードN4~N1にそれぞれ接続される。
 エネルギー及び電荷は、入力端子120a~120dを介してプリレギュレータ回路11からスイッチトキャパシタ回路20に入力され、出力端子121~124を介してスイッチトキャパシタ回路20から出力スイッチ回路31に引き出される。
 キャパシタC11~C16の各々は、フライングキャパシタ(トランスファキャパシタと呼ばれる場合もある)として機能する。つまり、キャパシタC11~C16の各々は、プリレギュレータ回路11から供給された調整電圧を昇圧又は降圧するために用いられる。より具体的には、キャパシタC11~C16は、4つのノードN1~N4においてV1:V2:V3:V4=1:2:3:4を満たす電圧V1~V4(グランド電位に対する電圧)が維持されるように、キャパシタC11~C16とノードN1~N4との間で電荷を移動させる。この電圧V1~V4が複数の離散的な電圧レベルをそれぞれ有する複数の離散的電圧に相当する。
 キャパシタC11は、2つの電極を有する。キャパシタC11の2つの電極の一方は、スイッチS11の一端及びスイッチS12の一端に接続される。キャパシタC11の2つの電極の他方は、スイッチS21の一端及びスイッチS22の一端に接続される。
 キャパシタC12は、2つの電極を有する。キャパシタC12の2つの電極の一方は、スイッチS21の一端及びスイッチS22の一端に接続される。キャパシタC12の2つの電極の他方は、スイッチS31の一端及びスイッチS32の一端に接続される。
 キャパシタC13は、2つの電極を有する。キャパシタC13の2つの電極の一方は、スイッチS31の一端及びスイッチS32の一端に接続される。キャパシタC13の2つの電極の他方は、スイッチS41の一端及びスイッチS42の一端に接続される。
 キャパシタC14は、2つの電極を有する。キャパシタC14の2つの電極の一方は、スイッチS13の一端及びスイッチS14の一端に接続される。キャパシタC14の2つの電極の他方は、スイッチS23の一端及びスイッチS24の一端に接続される。
 キャパシタC15は、2つの電極を有する。キャパシタC15の2つの電極の一方は、スイッチS23の一端及びスイッチS24の一端に接続される。キャパシタC15の2つの電極の他方は、スイッチS33の一端及びスイッチS34の一端に接続される。
 キャパシタC16は、2つの電極を有する。キャパシタC16の2つの電極の一方は、スイッチS33の一端及びスイッチS34の一端に接続される。キャパシタC16の2つの電極の他方は、スイッチS43の一端及びスイッチS44の一端に接続される。
 キャパシタC11及びC14のセットと、キャパシタC12及びC15のセットと、キャパシタC13及びC16のセットとの各々は、第1フェーズ及び第2フェーズが繰り返されることで相補的に充電及び放電を行うことができる。
 具体的には、第1フェーズでは、スイッチS12、S13、S22、S23、S32、S33、S42及びS43がオンにされる。これにより、例えば、キャパシタC12の2つの電極の一方はノードN3に接続され、キャパシタC12の2つの電極の他方及びキャパシタC15の2つの電極の一方はノードN2に接続され、キャパシタC15の2つの電極の他方はノードN1に接続される。
 一方、第2フェーズでは、スイッチS11、S14、S21、S24、S31、S34、S41及びS44がオンにされる。これにより、例えば、キャパシタC15の2つの電極の一方はノードN3に接続され、キャパシタC15の2つの電極の他方及びキャパシタC12の2つの電極の一方はノードN2に接続され、キャパシタC12の2つの電極の他方は、ノードN1に接続される。
 このような第1フェーズ及び第2フェーズが繰り返されることにより、例えばキャパシタC12及びC15の一方がノードN2から充電されているときに、キャパシタC12及びC15の他方がキャパシタC30に放電することができる。つまり、キャパシタC12及びC15は、相補的に充電及び放電を行うことができる。
 キャパシタC11及びC14のセットとキャパシタC13及びC16のセットとの各々も、第1フェーズ及び第2フェーズが繰り返されることで、キャパシタC12及びC15のセットと同様に、相補的に充電及び放電を行うことができる。
 キャパシタC10、C20、C30及びC40の各々は、平滑キャパシタとして機能する。つまり、キャパシタC10、C20、C30及びC40の各々は、ノードN1~N4における電圧V1~V4の保持及び平滑化に用いられる。
 キャパシタC10は、ノードN1及びグランドの間に接続される。具体的には、キャパシタC10の2つの電極の一方は、ノードN1に接続される。一方、キャパシタC10の2つの電極の他方は、グランドに接続される。
 キャパシタC20は、ノードN2及びN1の間に接続される。具体的には、キャパシタC20の2つの電極の一方は、ノードN2に接続される。一方、キャパシタC20の2つの電極の他方は、ノードN1に接続される。
 キャパシタC30は、ノードN3及びN2の間に接続される。具体的には、キャパシタC30の2つの電極の一方は、ノードN3に接続される。一方、キャパシタC30の2つの電極の他方は、ノードN2に接続される。
 キャパシタC40は、ノードN4及びN3の間に接続される。具体的には、キャパシタC40の2つの電極の一方は、ノードN4に接続される。一方、キャパシタC40の2つの電極の他方は、ノードN3に接続される。
 スイッチS11は、キャパシタC11の2つの電極の一方とノードN3との間に接続される。具体的には、スイッチS11の一端は、キャパシタC11の2つの電極の一方に接続される。一方、スイッチS11の他端は、ノードN3に接続される。
 スイッチS12は、キャパシタC11の2つの電極の一方とノードN4との間に接続される。具体的には、スイッチS12の一端は、キャパシタC11の2つの電極の一方に接続される。一方、スイッチS12の他端は、ノードN4に接続される。
 スイッチS21は、キャパシタC12の2つの電極の一方とノードN2との間に接続される。具体的には、スイッチS21の一端は、キャパシタC12の2つの電極の一方及びキャパシタC11の2つの電極の他方に接続される。一方、スイッチS21の他端は、ノードN2に接続される。
 スイッチS22は、キャパシタC12の2つの電極の一方とノードN3との間に接続される。具体的には、スイッチS22の一端は、キャパシタC12の2つの電極の一方及びキャパシタC11の2つの電極の他方に接続される。一方、スイッチS22の他端は、ノードN3に接続される。
 スイッチS31は、キャパシタC12の2つの電極の他方とノードN1との間に接続される。具体的には、スイッチS31の一端は、キャパシタC12の2つの電極の他方及びキャパシタC13の2つの電極の一方に接続される。一方、スイッチS31の他端は、ノードN1に接続される。
 スイッチS32は、キャパシタC12の2つの電極の他方とノードN2との間に接続される。具体的には、スイッチS32の一端は、キャパシタC12の2つの電極の他方及びキャパシタC13の2つの電極の一方に接続される。一方、スイッチS32の他端は、ノードN2に接続される。つまり、スイッチS32の他端は、スイッチS21の他端に接続される。
 スイッチS41は、キャパシタC13の2つの電極の他方とグランドとの間に接続される。具体的には、スイッチS41の一端は、キャパシタC13の2つの電極の他方に接続される。一方、スイッチS41の他端は、グランドに接続される。
 スイッチS42は、キャパシタC13の2つの電極の他方とノードN1との間に接続される。具体的には、スイッチS42の一端は、キャパシタC13の2つの電極の他方に接続される。一方、スイッチS42の他端は、ノードN1に接続される。つまり、スイッチS42の他端は、スイッチS31の他端に接続される。
 スイッチS13は、キャパシタC14の2つの電極の一方とノードN3との間に接続される。具体的には、スイッチS13の一端は、キャパシタC14の2つの電極の一方に接続される。一方、スイッチS13の他端は、ノードN3に接続される。つまり、スイッチS13の他端は、スイッチS11の他端及びスイッチS22の他端に接続される。
 スイッチS14は、キャパシタC14の2つの電極の一方とノードN4との間に接続される。具体的には、スイッチS14の一端は、キャパシタC14の2つの電極の一方に接続される。一方、スイッチS14の他端は、ノードN4に接続される。つまり、スイッチS14の他端は、スイッチS12の他端に接続される。
 スイッチS23は、キャパシタC15の2つの電極の一方とノードN2との間に接続される。具体的には、スイッチS23の一端は、キャパシタC15の2つの電極の一方及びキャパシタC14の2つの電極の他方に接続される。一方、スイッチS23の他端は、ノードN2に接続される。つまり、スイッチS23の他端は、スイッチS21の他端及びスイッチS32の他端に接続される。
 スイッチS24は、キャパシタC15の2つの電極の一方とノードN3との間に接続される。具体的には、スイッチS24の一端は、キャパシタC15の2つの電極の一方及びキャパシタC14の2つの電極の他方に接続される。一方、スイッチS24の他端は、ノードN3に接続される。つまり、スイッチS24の他端は、スイッチS11の他端、スイッチS22の他端及びスイッチS13の他端に接続される。
 スイッチS33は、キャパシタC15の2つの電極の他方とノードN1との間に接続される。具体的には、スイッチS33の一端は、キャパシタC15の2つの電極の他方及びキャパシタC16の2つの電極の一方に接続される。一方、スイッチS33の他端は、ノードN1に接続される。つまり、スイッチS33の他端は、スイッチS31の他端及びスイッチS42の他端に接続される。
 スイッチS34は、キャパシタC15の2つの電極の他方とノードN2との間に接続される。具体的には、スイッチS34の一端は、キャパシタC15の2つの電極の他方及びキャパシタC16の2つの電極の一方に接続される。一方、スイッチS34の他端は、ノードN2に接続される。つまり、スイッチS34の他端は、スイッチS21の他端、スイッチS32の他端及びスイッチS23の他端に接続される。
 スイッチS43は、キャパシタC16の2つの電極の他方とグランドとの間に接続される。具体的には、スイッチS43の一端は、キャパシタC16の2つの電極の他方に接続される。一方、スイッチS43の他端は、グランドに接続される。
 スイッチS44は、キャパシタC16の2つの電極の他方とノードN1との間に接続される。具体的には、スイッチS44の一端は、キャパシタC16の2つの電極の他方に接続される。一方、スイッチS44の他端は、ノードN1に接続される。つまり、スイッチS44の他端は、スイッチS31の他端、スイッチS42の他端及びスイッチS33の他端に接続される。
 スイッチS12、S13、S22、S23、S32、S33、S42及びS43を含む第1セットのスイッチと、スイッチS11、S14、S21、S24、S31、S34、S41及びS44を含む第2セットのスイッチとは、制御信号S2に基づいて相補的にオン及びオフが切り替えられる。具体的には、第1フェーズでは、第1セットのスイッチがオンにされ、第2セットのスイッチがオフにされる。逆に、第2フェーズでは、第1セットのスイッチがオフにされ、第2セットのスイッチがオンにされる。
 例えば、第1フェーズ及び第2フェーズの一方において、キャパシタC11~C13からキャパシタC10~C40への充電が実行され、第1フェーズ及び第2フェーズに他方において、キャパシタC14~C16からキャパシタC10~C40への充電が実行される。つまり、キャパシタC10~C40には、キャパシタC11~C13又はキャパシタC14~C16から常に充電されるので、ノードN1~N4から出力スイッチ回路31へ高速で電流が流れても、ノードN1~N4には高速で電荷が補充されるので、ノードN1~N4の電位変動を抑制できる。
 このように動作することで、スイッチトキャパシタ回路20は、キャパシタC10、C20、C30及びC40のそれぞれの両端でほぼ等しい電圧を維持することができる。具体的には、V1~V4のラベルが付された4つのノードにおいて、V1:V2:V3:V4=1:2:3:4を満たす電圧V1~V4(グランド電位に対する電圧)が維持される。電圧V1~V4の電圧レベルは、スイッチトキャパシタ回路20によって出力スイッチ回路31に供給可能な複数の離散的な電圧レベルに対応する。
 なお、電圧比(V1:V2:V3:V4)は、(1:2:3:4)に限定されない。例えば、電圧比(V1:V2:V3:V4)は、(1:2:4:8)であってもよい。
 また、図3に示したスイッチトキャパシタ回路20の構成は、一例であり、これに限定されない。図3において、スイッチトキャパシタ回路20は、4つの離散的な電圧レベルの電圧を供給可能に構成されていたが、これに限定されない。スイッチトキャパシタ回路20は、2以上の任意の数の離散的な電圧レベルの電圧を供給可能に構成されてもよい。例えば、2つの離散的な電圧レベルの電圧を供給する場合、スイッチトキャパシタ回路20は、少なくとも、キャパシタC12及びC15と、スイッチS21~S24及びS31~S34と、を備えればよい。
 [1.2.2 出力スイッチ回路31の回路構成]
 次に、出力スイッチ回路31の回路構成について説明する。出力スイッチ回路31は、デジタル制御回路60に接続される。出力スイッチ回路31は、図3に示すように、入力端子131~134と、スイッチS51~S54と、出力端子130と、を備える。
 出力端子130は、第2出力端子の一例であり、フィルタ回路41を介して外部接続端子102に接続される。出力端子130は、外部接続端子102を介して電力増幅器2Aに、電圧V1~V4の中から選択された電源電圧を供給するための端子である。
 入力端子131~134は、スイッチトキャパシタ回路20のノードN4~N1にそれぞれ接続される。入力端子131~134は、複数の第2入力端子の一例であり、スイッチトキャパシタ回路20から電圧V4~V1を受けるための端子である。
 スイッチS51は、入力端子131と出力端子130との間に接続される。具体的には、スイッチS51は、入力端子131に接続された端子と、出力端子130に接続された端子と、を有する。この接続構成において、スイッチS51は、制御信号S3によってオン/オフ(閉/開)が切り替えられることで、入力端子131と出力端子130との接続及び非接続を切り替えることができる。
 スイッチS52は、入力端子132と出力端子130との間に接続される。具体的には、スイッチS52は、入力端子132に接続された端子と、出力端子130に接続された端子と、を有する。この接続構成において、スイッチS52は、制御信号S3によってオン/オフが切り替えられることで、入力端子132と出力端子130との接続及び非接続を切り替えることができる。
 スイッチS53は、入力端子133と出力端子130との間に接続される。具体的には、スイッチS53は、入力端子133に接続された端子と、出力端子130に接続された端子と、を有する。この接続構成において、スイッチS53は、制御信号S3によってオン/オフが切り替えられることで、入力端子133と出力端子130との接続及び非接続を切り替えることができる。
 スイッチS54は、入力端子134と出力端子130との間に接続される。具体的には、スイッチS54は、入力端子134に接続された端子と、出力端子130に接続された端子と、を有する。この接続構成において、スイッチS54は、制御信号S3によってオン/オフが切り替えられることで、入力端子134と出力端子130との接続及び非接続を切り替えることができる。
 これらのスイッチS51~S54は排他的にオンになるように制御される。つまり、スイッチS51~S54のいずれかのみがオンにされ、スイッチS51~S54の残りがオフにされる。これにより、出力スイッチ回路31は、電圧V1~V4の中から選択された1つの電圧を出力することができる。
 なお、図3に示した出力スイッチ回路31の構成は、一例であり、これに限定されない。特にスイッチS51~S54は、4つの入力端子131~134の少なくとも1つを選択的に出力端子130に接続できればよく、どのような構成であってもよい。例えば、出力スイッチ回路31は、さらに、スイッチS51~S53とスイッチS54及び出力端子130との間に接続されたスイッチを備えてもよい。また例えば、出力スイッチ回路31は、さらに、スイッチS51及びS52とスイッチS53及びS54並びに出力端子130との間に接続されたスイッチを備えてもよい。
 なお、スイッチトキャパシタ回路20から2つの離散的な電圧レベルの電圧が供給される場合、出力スイッチ回路31は、スイッチS51~S54のうちの少なくとも2つを備えればよい。
 [1.2.3 プリレギュレータ回路11の回路構成]
 まず、プリレギュレータ回路11の構成について説明する。図3に示すように、プリレギュレータ回路11は、入力端子110と、出力端子111~114と、インダクタ接続端子115及び116と、スイッチS61~S63、S71及びS72と、パワーインダクタL71(第1パワーインダクタの一例)と、キャパシタC61~C64と、を備える。
 入力端子110は、直流電圧の入力端子である。つまり、入力端子110は、直流電源50に接続され、直流電源50から入力電圧を受けるための端子である。
 出力端子111は、電圧V4の出力端子である。つまり、出力端子111は、スイッチトキャパシタ回路20に電圧V4を供給するための端子である。出力端子111は、トラッカ回路1Aの外部接続端子101aに接続される。
 出力端子112は、電圧V3の出力端子である。つまり、出力端子112は、スイッチトキャパシタ回路20に電圧V3を供給するための端子である。出力端子112は、トラッカ回路1Aの外部接続端子101bに接続される。さらに、出力端子112は、トラッカ回路1Aを介さずに電力増幅器2Bに接続される。つまり、プリレギュレータ回路11は、スイッチトキャパシタ回路20に接続され、かつ、スイッチトキャパシタ回路20及び出力スイッチ回路31を介さずに電力増幅器2Bに接続される。
 出力端子113は、電圧V2の出力端子である。つまり、出力端子113は、スイッチトキャパシタ回路20に電圧V2を供給するための端子である。出力端子113は、トラッカ回路1Aの外部接続端子101cに接続される。
 出力端子114は、電圧V1の出力端子である。つまり、出力端子114は、スイッチトキャパシタ回路20に電圧V1を供給するための端子である。出力端子114は、トラッカ回路1Aの外部接続端子101dに接続される。
 インダクタ接続端子115は、パワーインダクタL71の一端に接続される。インダクタ接続端子116は、パワーインダクタL71の他端に接続される。
 スイッチS71は、入力端子110とパワーインダクタL71の一端との間に接続される。具体的には、スイッチS71は、入力端子110に接続される端子と、インダクタ接続端子115を介してパワーインダクタL71の一端に接続される端子と、を有する。この接続構成において、スイッチS71は、オン/オフを切り替えることで、入力端子110とパワーインダクタL71の一端との間の接続及び非接続を切り替えることができる。
 スイッチS72は、パワーインダクタL71の一端とグランドとの間に接続される。具体的には、スイッチS72は、インダクタ接続端子115を介してパワーインダクタL71の一端に接続される端子と、グランドに接続される端子と、を有する。この接続構成において、スイッチS72は、オン/オフを切り替えることで、パワーインダクタL71の一端とグランドとの間の接続及び非接続を切り替えることができる。
 スイッチS61は、パワーインダクタL71の他端と出力端子111との間に接続される。具体的には、スイッチS61は、インダクタ接続端子116を介してパワーインダクタL71の他端に接続された端子と、出力端子111に接続された端子と、有する。この接続構成において、スイッチS61は、オン/オフを切り替えることで、パワーインダクタL71の他端と出力端子111との間の接続及び非接続を切り替えることができる。
 スイッチS62は、パワーインダクタL71の他端と出力端子112との間に接続される。具体的には、スイッチS62は、インダクタ接続端子116を介してパワーインダクタL71の他端に接続された端子と、出力端子112に接続された端子と、有する。この接続構成において、スイッチS62は、オン/オフを切り替えることで、パワーインダクタL71の他端と出力端子112との間の接続及び非接続を切り替えることができる。
 スイッチS63は、パワーインダクタL71の他端と出力端子113との間に接続される。具体的には、スイッチS63は、インダクタ接続端子116を介してパワーインダクタL71の他端に接続された端子と、出力端子113に接続された端子と、有する。この接続構成において、スイッチS63は、オン/オフを切り替えることで、パワーインダクタL71の他端と出力端子113との間の接続及び非接続を切り替えることができる。
 キャパシタC61の2つの電極の一方は、スイッチS61と出力端子111とに接続される。キャパシタC61の2つの電極の他方は、スイッチS62と出力端子112とキャパシタC62の2つの電極の一方とに接続される。
 キャパシタC62の2つの電極の一方は、スイッチS62と出力端子112とキャパシタC61の2つの電極の他方とに接続される。キャパシタC62の2つの電極の他方は、スイッチS63と出力端子113とキャパシタC63の2つの電極の一方とを接続する経路に接続される。
 キャパシタC63の2つの電極の一方は、スイッチS63と出力端子113とキャパシタC62の2つの電極の他方とに接続される。キャパシタC63の2つの電極の他方は、出力端子114とキャパシタC64の2つの電極の一方とに接続される。
 キャパシタC64の2つの電極の一方は、出力端子114とキャパシタC63の2つの電極の他方とに接続される。キャパシタC64の2つの電極の他方は、グランドに接続される。
 スイッチS61~S63は、排他的にオンになるように制御される。つまり、スイッチS61~S63のいずれかのみがオンにされ、スイッチS61~S63の残りがオフにされる。スイッチS61~S63のいずれかのみをオンとすることにより、プリレギュレータ回路11は、スイッチトキャパシタ回路20に供給する電圧を電圧V2~V4の電圧レベルで変化させることが可能となる。
 このように構成されたプリレギュレータ回路11は、出力端子111~113の少なくとも1つを介してスイッチトキャパシタ回路20に電荷を供給することができる。
 なお、入力電圧が1つの調整電圧に変換される場合、プリレギュレータ回路11は、少なくとも、スイッチS71及びS72と、パワーインダクタL71と、入力端子110と、出力端子111~114のいずれかと、を備えればよい。この場合、トラッカ回路1Aの外部接続端子101a~101dは、1つの外部接続端子に置き換えられてもよい。
 [1.2.4 フィルタ回路41の回路構成]
 次に、フィルタ回路41の回路構成について説明する。フィルタ回路41は、入力端子140と、出力端子141と、インダクタL51と、キャパシタC51と、スイッチS55と、を含む。
 入力端子140は、フィルタ回路41外で出力スイッチ回路31の出力端子130に接続され、フィルタ回路41内で出力端子141に接続される。
 出力端子141は、フィルタ回路41外でトラッカ回路1Aの外部接続端子102に接続され、フィルタ回路41内で入力端子140に接続される。
 インダクタL51及びキャパシタC51は、RC直列回路を構成し、入力端子140及び出力端子141の間を結ぶ経路とグランドとの間にスイッチS55を介して接続される。本実施の形態では、インダクタL51は、スイッチS55及びキャパシタC51の間に接続される。具体的には、スイッチS55の一端は、入力端子140及び出力端子141に接続され、スイッチS55の他端は、インダクタL51に接続される。インダクタL51の一端は、スイッチS55に接続され、インダクタL51の他端は、キャパシタC51に接続される。キャパシタC51の一端は、インダクタL51に接続され、キャパシタC51の他端は、グランドに接続される。
 このように接続されたスイッチS55では、制御信号S4に基づいてオン/オフが切り替えられる。例えば、スイッチS55のオン/オフは以下のように制御される。(1)高周波信号RFのチャネル帯域幅(つまり変調帯域幅)が閾値幅以上であれば、スイッチS55が開かれる(オフされる)。これにより、インダクタL51及びキャパシタC51は、電圧供給経路から切断される。このとき、電源電圧VDET1が外部接続端子102を介して電力増幅器2Aに供給されるが、フィルタ回路41は、電圧供給経路において帯域除去フィルタ(ノッチフィルタと呼ばれる場合もある)として機能しない。(2)高周波信号RFのチャネル帯域幅が閾値幅未満であれば、スイッチS55が閉じられる(オンされる)。これにより、インダクタL51及びキャパシタC51は、電圧供給経路にシャント接続される。このとき、電源電圧VDET1が外部接続端子102を介して電力増幅器2Aに供給され、フィルタ回路41は、電圧供給経路において帯域除去フィルタとして機能する。
 このようなスイッチS55の制御で用いられる閾値幅としては、実験的及び/又は経験的に予め定められた値(例えば100MHzなど)を用いることができる。
 フィルタ回路41の阻止帯域としては、閾値幅に依存する帯域が実現される。例えば、閾値幅として100MHzが用いられ、所定係数として0.5が用いられる場合、フィルタ回路41の阻止帯域には、閾値幅の値(100MHz)に所定係数(0.5)を乗じた周波数(50MHz)が含まれる。これにより、フィルタ回路41は、電圧供給経路における50MHz近傍のノイズ成分を低減することができる。その結果、電力増幅器2Aにおいて高周波信号RFとノイズ(50MHz成分)との間のIMDを抑制することができ、電力増幅器2Aにおける隣接チャネル漏洩電力(ACP:Adjacent Channel leakage Power)を低減することができる。
 阻止帯域は、20dB以上の挿入損失を有する帯域と定義される。したがって、フィルタ回路41の阻止帯域は、フィルタ回路41の入力端子140と出力端子141との間の電力損失を測定し、測定された損失が20dB以上となる帯域を検出することで特定することができる。
 なお、図3に示すフィルタ回路41の構成は、一例であり、これに限定されない。例えば、フィルタ回路41は、スイッチS55を含まなくてもよい。また例えば、スイッチS55は、キャパシタC51とグランドとの間に接続されてもよい。
 また、上述したスイッチS55の制御は、一例であり、上記説明に限定されない。例えば、電力増幅器2Aが複数のバンドの送信信号を選択的に増幅する場合、増幅される送信信号のバンドに応じてスイッチS55のオン/オフが制御されてもよい。
 [1.2.5 デジタル制御回路60の回路構成]
 次に、トラッカ回路1Aに含まれるデジタル制御回路60の回路構成について説明する。デジタル制御回路60は、図4に示すように、第1コントローラ61と、第2コントローラ62と、キャパシタC81及びC82と、制御端子601~604と、を備える。
 第1コントローラ61は、RFIC5から制御端子601及び602を介して受信されたソース同期方式のデジタル制御信号を処理して制御信号S2及びS4を生成することができる。制御信号S2は、スイッチトキャパシタ回路20に含まれるスイッチS11~S14、S21~S24、S31~S34及びS41~S44のオン/オフを制御するための信号である。制御信号S4は、フィルタ回路41に含まれるスイッチS55のオン/オフを制御するための信号である。
 なお、第1コントローラ61で処理されるデジタル制御信号は、ソース同期方式のデジタル制御信号に限定されない。例えば、第1コントローラ61は、クロック埋め込み方式のデジタル制御信号を処理してもよい。また、第1コントローラ61は、出力スイッチ回路31を制御するための制御信号を生成してもよい。
 また、本実施の形態では、プリレギュレータ回路11、スイッチトキャパシタ回路20及びフィルタ回路41のためのデジタル制御信号として1セットのクロック信号及びデータ信号が用いられているが、これに限定されない。例えば、プリレギュレータ回路11、スイッチトキャパシタ回路20及びフィルタ回路41のためのデジタル制御信号として、クロック信号及びデータ信号のセットが個別に用いられてもよい。
 第2コントローラ62は、RFIC5から制御端子603及び604を介して受信されたデジタル制御論理(DCL:Digital Control Logic/Line)信号(DCL1、DCL2)を処理して制御信号S3を生成する。DCL信号(DCL1、DCL2)は、RFIC5によって、高周波信号のエンベロープ信号などに基づいて生成される。制御信号S3は、出力スイッチ回路31に含まれるスイッチS51~S54のオン/オフを制御するための信号である。
 DCL信号(DCL1、DCL2)の各々は、1ビット信号である。電圧V1~V4の各々は、2つの1ビット信号の組み合わせによって表される。例えば、V1、V2、V3及びV4は、「00」、「01」、「10」及び「11」によってそれぞれ表される。電圧レベルの表現には、グレイコード(Gray code)が用いられてもよい。
 キャパシタC81は、第1コントローラ61とグランドとの間に接続されている。例えば、キャパシタC81は、第1コントローラ61に電力を供給する電源ラインとグランドとの間に接続され、バイパスキャパシタとして機能する。キャパシタC82は、第2コントローラ62とグランドとの間に接続されている。
 なお、本実施の形態では、出力スイッチ回路31の制御に2つのデジタル制御論理信号が用いられているが、デジタル制御論理信号の数は、これに限定されない。例えば、出力スイッチ回路31の各々が選択可能な電圧レベルの数に応じて1つ又は3以上の任意の数のデジタル制御論理信号が用いられてもよい。また、出力スイッチ回路31の制御に用いられるデジタル制御信号は、デジタル制御論理信号に限定されない。
 [1.3 トラッキング方法]
 次に、以上のように構成された通信装置7Aにおける複数の離散的電圧の供給方法であるトラッキング方法について、図5を参照しながら説明する。図5は、本実施の形態に係るトラッキング方法を示すフローチャートである。
 なお、図5は、例示的なフローチャートであり、トラッキング方法は、図5のステップ及びステップの順序に限定されない。したがって、以下に提供されるトラッキング方法の説明は、限定的に解釈されるべきではない。
 例えばRFIC5によって、高周波通信にバンドAを用いるか否かが判定される(S101)。ここで、バンドAが用いられると判定された場合(S101のYes)、プリレギュレータ回路11は、入力電圧を調整電圧に変換する(S103)。ここでは、入力電圧は、固定電圧に変換される。スイッチトキャパシタ回路20は、調整電圧に基づいて複数の離散的電圧を生成する(S105)。出力スイッチ回路31は、高周波信号RFの包絡線に基づいて、複数の離散的電圧の少なくとも1つを電力増幅器2Aに選択的に出力する(S107)。これにより、高周波信号RFの包絡線に従って時間とともに複数の離散的なレベルに変化する電源電圧VDET1が電力増幅器2Aに供給される。電力増幅器2Aは、電源電圧VDET1を用いて、高周波信号RFを増幅する(S109)。これにより、電力増幅器2Aは、デジタルETモードで高周波信号RFを増幅することができる。
 一方、バンドAが用いられないと判定された場合(S101のNo)、高周波通信にバンドBを用いるか否かが判定される(S111)。ここで、バンドBが用いられないと判定された場合(S111のNo)、そのまま処理を終了する。一方、バンドBが用いられると判定された場合(S111のYes)、プリレギュレータ回路11は、入力電圧を調整電圧に変換し、電力増幅器2Bに出力する(S113)。ここでは、入力電圧は、アベレージパワーに従って例えばフレーム単位で複数の離散的なレベルに変化する調整電圧に変換される。電力増幅器2Bは、電源電圧VAPT1を用いて、高周波信号RFを増幅する(S115)。これにより、電力増幅器2Bは、APTモードで高周波信号RFを増幅することができる。
 [1.4 トラッカ回路1Aの実装例]
 次に、以上のように構成されたトラッカ回路1Aの実装例としてトラッカモジュール100を、図6~図8を参照しながら説明する。
 図6は、本実施の形態に係るトラッカモジュール100の平面図である。図7は、本実施の形態に係るトラッカモジュール100の平面図であり、z軸正側からモジュール基板90の主面90b側を透視した図である。図8は、本実施の形態に係るトラッカモジュール100の断面図である。図8におけるトラッカモジュール100の断面は、それぞれ、図6及び図7のVIII-VIII線における断面である。
 なお、図6~図8において、モジュール基板90に配置された複数の回路部品を接続する配線の一部の図示が省略されている。図6及び図7において、複数の回路部品を覆う樹脂部材91及び樹脂部材91の表面を覆うシールド電極層92の図示が省略されている。図6において、ハッチングされたブロックは、本発明に必須ではない任意の回路部品を表す。
 トラッカモジュール100は、図3及び図4に示されたスイッチトキャパシタ回路20、出力スイッチ回路31、フィルタ回路41、及び、デジタル制御回路60に含まれる能動素子及び受動素子を含む複数の回路部品に加えて、モジュール基板90と、樹脂部材91と、シールド電極層92と、複数の電極150と、を備える。
 モジュール基板90は、互いに対向する主面90a及び90bを有する。モジュール基板90内及び主面90a上には、グランド電極層90eなどが形成されている。なお、図6及び図7において、モジュール基板90は、平面視において矩形状を有するが、この形状に限定されない。
 モジュール基板90としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス(LTCC:Low Temperature Co-fired Ceramics)基板もしくは高温同時焼成セラミックス(HTCC:High Temperature Co-fired Ceramics)基板、部品内蔵基板、再配線層(RDL:Redistribution Layer)を有する基板、又は、プリント基板等を用いることができるが、これらに限定されない。
 主面90a上には、集積回路80と、キャパシタC10~C16、C20、C30、C40、C51、C81、及び、C82と、インダクタL51と、樹脂部材91と、が配置されている。
 集積回路80は、SCスイッチ部80bと、OSスイッチ部80cと、フィルタスイッチ部80dと、を有する。SCスイッチ部80bは、スイッチS11~S14、S21~S24、S31~S34及びS41~S44を含む。OSスイッチ部80cは、スイッチS51~S54を含む。フィルタスイッチ部80dは、スイッチS55を含む。
 なお、図6では、SCスイッチ部80b、OSスイッチ部80c及びフィルタスイッチ部80dは、単一の集積回路80に含まれているが、これに限定されない。例えば、SCスイッチ部80bが1つの集積回路に含まれ、OSスイッチ部80c及びフィルタスイッチ部80dが別の集積回路に含まれてもよい。また例えば、SCスイッチ部80b、OSスイッチ部80c及びフィルタスイッチ部80dは、3つの集積回路に個別に含まれてもよい。
 また、図6において、集積回路80は、モジュール基板90の平面視において矩形状を有するが、この形状に限定されない。
 集積回路80は、例えばCMOS(Complementary Metal Oxide Semiconductor)を用いて構成され、具体的にはSOI(Silicon on Insulator)プロセスにより製造されてもよい。なお、集積回路80は、CMOSに限定されない。
 キャパシタC10~C16、C20、C30、C40、C51、C81、及び、C82の各々は、チップキャパシタとして実装されている。チップキャパシタとは、キャパシタを構成する表面実装デバイス(SMD:Surface Mount Device)を意味する。なお、複数のキャパシタの実装は、チップキャパシタに限定されない。例えば、複数のキャパシタの一部又は全部は、集積型受動デバイス(IPD:Integrated Passive Device)に含まれてもよく、集積回路80に含まれてもよい。
 インダクタL51は、チップインダクタとして実装されている。チップインダクタとは、インダクタを構成するSMDを意味する。なお、インダクタL51の実装は、チップインダクタに限定されない。例えば、インダクタL51は、IPDに含まれてもよい。
 このように主面90a上に配置された複数のキャパシタ及びインダクタは、回路ごとにグループ化されて集積回路80の周囲に配置されている。
 スイッチトキャパシタ回路20に含まれるキャパシタC10~C16、C20、C30及びC40のグループは、モジュール基板90の平面視において、集積回路80の上辺に沿う直線とモジュール基板90の上辺に沿う直線とに挟まれた主面90a上の領域と、集積回路80の右辺に沿う直線とモジュール基板90の右辺に沿う直線とに挟まれた主面90a上の領域と、に配置されている。これにより、スイッチトキャパシタ回路20に含まれる回路部品のグループは、集積回路80内のSCスイッチ部80bの近くに配置される。つまり、OSスイッチ部80cよりもSCスイッチ部80bの方が、スイッチトキャパシタ回路20の近くに配置される。
 フィルタ回路41に含まれるキャパシタC51及びインダクタL51のグループは、モジュール基板90の平面視において、集積回路80の下辺に沿う直線とモジュール基板90の下辺に沿う直線とに挟まれた主面90a上の領域に配置されている。これにより、フィルタ回路41に含まれる回路部品のグループは、集積回路80内のフィルタスイッチ部80dの近くに配置される。つまり、SCスイッチ部80bよりもフィルタスイッチ部80dの方が、フィルタ回路41のキャパシタC51及びインダクタL51の近くに配置される。
 主面90b上には、複数の電極150が配置されている。複数の電極150の一部は、図2に示した外部接続端子101a~101d及び102として機能する。複数の電極150は、モジュール基板90内に形成されたビア導体などを介して、主面90a上に配置された複数の電子部品に電気的に接続される。複数の電極150としては、銅電極を用いることができるが、これに限定されない。例えば、複数の電極として、はんだ電極が用いられてもよい。
 樹脂部材91は、主面90a及び主面90a上の複数の電子部品の少なくとも一部を覆っている。樹脂部材91は、主面90a上の複数の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材91は、トラッカモジュール100に含まれなくてもよい。
 シールド電極層92は、例えばスパッタ法により形成された金属薄膜である。シールド電極層92は、樹脂部材91の表面(上面及び側面)を覆うように形成されている。シールド電極層92は、グランドに接続され、外来ノイズがトラッカモジュール100を構成する電子部品に侵入すること、及び、トラッカモジュール100で発生したノイズが他のモジュール又は他の機器に干渉することを抑制する。なお、シールド電極層92は、トラッカモジュール100に含まれなくてもよい。
 なお、図6~図8に示すトラッカモジュール100の構成は、例示であり、これに限定されない。例えば、主面90a上に配置されたキャパシタ及びインダクタの一部は、モジュール基板90内に形成されてもよい。また、主面90a上に配置されたキャパシタ及びインダクタの一部は、トラッカモジュール100に含まれなくてもよく、モジュール基板90に配置されなくてもよい。
 [1.5 通信装置7A内のモジュールの配置例]
 次に、通信装置7Aの実装例を図9を参照しながら説明する。図9は、本実施の形態に係る通信装置7A内のモジュールの配置図である。なお、図9では、各モジュールの配置関係が容易に理解できるように、各モジュールにその機能を表す略称(「PA」など)が付されているが、実際の各モジュールには、当該略称は付されなくてもよい。
 マザー基板1000には、トラッカ回路1Aを含むトラッカモジュール100(DET)と、電力増幅器2A及び2Bをそれぞれ含むPAモジュール(PA1及びPA2)と、RFIC5と、プリレギュレータ回路11を含むPRモジュール(PR)と、が配置されている。
 電力増幅器2Aを含むPAモジュール(PA1)には、フィルタ3Aが含まれてもよく、電力増幅器2Bを含むPAモジュール(PA2)には、フィルタ3Bが含まれてもよい。
 マザー基板1000の平面視において、トラッカモジュール100(DET)は、PRモジュール(PR)と電力増幅器2Aを含むPAモジュール(PA1)との間に配置されている。さらに、トラッカモジュール100(DET)は、電力増幅器2Aを含むPAモジュール(PA1)の近傍に配置されている。つまり、マザー基板1000の平面視において、トラッカモジュール100(DET)と電力増幅器2Aを含むPAモジュール(PA1)との間の距離D1は、トラッカモジュール100(DET)と電力増幅器2Bを含むPAモジュール(PA2)との間の距離D2よりも短い。言い換えると、スイッチトキャパシタ回路20及び電力増幅器2Aの間の距離は、スイッチトキャパシタ回路20及び電力増幅器2Bの間の距離よりも短い。
 アンテナ6A(ANT1)は、マザー基板1000の上辺側に配置され、電力増幅器2Aを含むPAモジュール(PA1)の近傍に配置されている。アンテナ6B(ANT2)は、マザー基板1000の下辺側に配置され、電力増幅器2Bを含むPAモジュール(PA2)の近傍に配置されている。
 [1.6 効果など]
 以上のように、本実施の形態に係るトラッカ回路1Aは、入力電圧を調整電圧に変換するよう構成されたプリレギュレータ回路11に接続されるトラッカ回路1Aであって、調整電圧に基づいて複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路20と、複数の離散的電圧のうちの少なくとも1つを選択的に電力増幅器2Aに出力するよう構成された出力スイッチ回路31と、を備え、プリレギュレータ回路11は、調整電圧をスイッチトキャパシタ回路20に出力する、及び、調整電圧をスイッチトキャパシタ回路20を介さずに電力増幅器2Bに出力するよう構成される。
 別の見地によれば、本実施の形態に係るトラッカ回路1Aは、パワーインダクタL71を含むプリレギュレータ回路11に接続される外部接続端子101a~101dと、電力増幅器2Aに接続される外部接続端子102と、外部接続端子101a~101dに接続される入力端子120a~120dと出力端子121~124とを含むスイッチトキャパシタ回路20と、出力端子121~124にそれぞれ接続される入力端子131~134と外部接続端子102に接続される出力端子130とを含む出力スイッチ回路31と、を備え、プリレギュレータ回路11は、さらに、スイッチトキャパシタ回路20及び出力スイッチ回路31を介さずに電力増幅器2Bに接続される。
 これによれば、トラッカ回路1Aから複数の離散的電圧を電力増幅器2Aに供給することができ、かつ、プリレギュレータ回路11から調整電圧を直接的に電力増幅器2Bに供給することができる。したがって、電力増幅器2Aには複数の離散的電圧が供給されるので、高周波信号に応じて電源電圧のレベルを離散的に変化させることができ、電力付加効率の向上を実現することができる。一方、電力増幅器2Bでは、調整電圧がトラッカ回路1Aを介さずに供給されるので、トラッカ回路1Aにおける損失を低減することができ、電力付加効率の向上を実現することができる。
 また例えば、本実施の形態に係るトラッカ回路1Aにおいて、電力増幅器2Aは、デジタルETモードで動作するよう構成されてもよく、電力増幅器2Bは、APTモードで動作するよう構成されてもよい。
 これによれば、電力増幅器2Aでは、デジタルETモードを用いて電力付加効率を向上させることができ、電力増幅器2Bでは、APTモードを用いて電力付加効率を向上させることができる。
 また例えば、本実施の形態に係るトラッカ回路1Aにおいて、電力増幅器2Aは、3300~5000MHzの範囲に含まれるバンドAの送信信号を増幅するよう構成されてもよく、電力増幅器2Bは、1427~2690MHzの範囲又は698~960MHzの範囲に含まれるバンドBの送信信号を増幅するよう構成されてもよい。
 これによれば、より高い最大出力電力が許容されるウルトラハイバンド群の周波数バンドにデジタルETモードを用いることができ、より効果的に電力付加効率を向上させることができる。
 また例えば、本実施の形態に係るトラッカ回路1Aにおいて、スイッチトキャパシタ回路20及び電力増幅器2Aの間の距離D1は、スイッチトキャパシタ回路20及び電力増幅器2Bの間の距離D2よりも短くてもよい。
 これによれば、電力増幅器2Aをスイッチトキャパシタ回路20の近傍に配置することができる。したがって、スイッチトキャパシタ回路20から電力増幅器2Aまでの電圧供給経路を短縮することができ、電源電圧の劣化を抑制することができる。
 また例えば、本実施の形態に係るトラッカ回路1Aにおいて、プリレギュレータ回路11、スイッチトキャパシタ回路20及び電力増幅器2Aは、同一のマザー基板1000に配置されてもよく、マザー基板1000の平面視において、スイッチトキャパシタ回路20は、プリレギュレータ回路11及び電力増幅器2Aの間に配置されてもよい。
 これによれば、プリレギュレータ回路11からスイッチトキャパシタ回路20を介して電力増幅器2Aまでの電圧供給経路を短縮することができ、電源電圧の劣化を抑制することができる。
 また、本実施の形態に係る高周波通信システム(通信装置7A)は、トラッカ回路1Aと、プリレギュレータ回路11と、電力増幅器2Aと、電力増幅器2Bと、を備える。
 これによれば、上記トラッカ回路1Aと同様の効果を高周波通信システムで実現することができる。
 また、本実施の形態に係るトラッキング方法は、パワーインダクタL71を用いて入力電圧を調整電圧に変換し、調整電圧に基づいて複数の離散的電圧を生成し、複数の離散的電圧の少なくとも1つを選択的に電力増幅器2Aに供給し、複数の離散的電圧の生成をスキップして、調整電圧を電力増幅器2Bに供給する。
 これによれば、複数の離散的電圧の少なくとも1つを選択的に電力増幅器2Aに供給することができ、さらに、複数の離散的電圧の生成をスキップして、調整電圧を電力増幅器2Bに供給することができる。したがって、調整電圧を電力増幅器2Bに供給する際に複数の離散的電圧の生成による調整電圧の劣化を抑制することができ、電力付加効率の向上を図ることができる。
 また例えば、本実施の形態に係るトラッキング方法において、電力増幅器2Aは、デジタルETモードでバンドAの高周波信号RFを増幅するよう構成されてもよく、電力増幅器2Bは、APTモードでバンドBの高周波信号RFを増幅するよう構成されてもよく、バンドAが通信に用いられる場合に、入力電圧の変換、複数の離散的電圧の生成、及び、電力増幅器2Aへの複数の離散的電圧の選択的な供給が行われてもよく、バンドBが通信に用いられる場合に、入力電圧の変換、及び、電力増幅器2Bへの調整電圧の供給が行われ、複数の離散的電圧の生成がスキップされてもよい。
 これによれば、通信に用いられるバンドに応じて、デジタルETモード及びAPTモードが切り替えられる場合に、APTモードにおける電源電圧の劣化を抑制することができ、電力付加効率の向上を図ることができる。
 (実施の形態2)
 次に、実施の形態2について説明する。本実施の形態に係るトラッカ回路1Bは、複数のプリレギュレータ回路に選択的に接続可能な点が実施の形態1に係るトラッカ回路1Aと主として異なる。以下に、本実施の形態に係るトラッカ回路1Bについて、実施の形態1に係るトラッカ回路1Aと異なる点を中心に図10を参照しながら説明する。図10は、本実施の形態に係る通信装置7Bの回路構成図である。
 なお、図10は、例示的な回路構成であり、通信装置7B及びトラッカ回路1Bは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置7B及びトラッカ回路1Bの説明は、限定的に解釈されるべきではない。
 [2.1 通信装置7Bの回路構成]
 まず、本実施の形態に係る通信装置7Bについて、図10を参照しながら説明する。通信装置7Bは、トラッカ回路1Bと、電力増幅器2A~2Cと、フィルタ3A~3Cと、RFIC5と、アンテナ6A~6Cと、プリレギュレータ回路11及び12と、直流電源50と、を備える。
 プリレギュレータ回路12は、第3コンバータ回路及び第2プリレギュレータ回路の一例であり、入力電圧を調整電圧(第2調整電圧の一例)に変換するよう構成される。そして、プリレギュレータ回路12は、調整電圧をスイッチトキャパシタ回路20に出力することができ、スイッチトキャパシタ回路20を介さずに調整電圧を電力増幅器2Cに出力することもできる。
 電力増幅器2Cは、第3電力増幅器の一例であり、RFIC5とフィルタ3Cとの間に接続される。さらに、電力増幅器2Cは、プリレギュレータ回路12に接続され、APTモードに基づく電源電圧VAPT2を受けることができる。電力増幅器2Cは、プリレギュレータ回路12から受けた電源電圧VAPT2を用いて、RFIC5から受けたバンドCの高周波信号RFを増幅することができる。つまり、電力増幅器2Cは、APTモードで動作することができる。
 フィルタ3Cは、電力増幅器2Cとアンテナ6Cとの間に接続される。フィルタ3Cは、バンドCの送信帯域を含む通過帯域を有する帯域通過フィルタである。なお、フィルタ3Cは、通信装置7Bに含まれなくてもよい。
 バンドCは、バンドA及びBと同様に、RATを用いて構築される通信システムのための周波数バンドであり、標準化団体などによって予め定義される。なお、バンドCは、第3バンドの一例であり、本実施の形態では、ミッドハイバンド群(1427~2690MHz)又はローバンド群(698~960MHz)に含まれる。なお、バンドCは、ミッドハイバンド群又はローバンド群に含まれる周波数バンドに限定されない。
 アンテナ6Cは、電力増幅器2Cからフィルタ3Cを介して入力されたバンドCの送信信号を出力する。アンテナ6Cは、通信装置7Bに含まれなくてもよい。
 [2.2 トラッカ回路1Bの回路構成]
 次に、トラッカ回路1Bの回路構成について図10及び図3を参照しながら説明する。
 トラッカ回路1Bは、スイッチトキャパシタ回路20と、出力スイッチ回路31と、フィルタ回路41と、デジタル制御回路60と、入力スイッチ回路70と、外部接続端子101~103と、を備える。
 外部接続端子101は、第1外部接続端子の一例であり、トラッカ回路1B外でプリレギュレータ回路11に接続され、トラッカ回路1B内で入力スイッチ回路70に接続される。
 外部接続端子103は、第3外部接続端子の一例であり、外部接続端子101と同様に複数の外部接続端子を代表する端子である。外部接続端子103は、トラッカ回路1B外でプリレギュレータ回路12に接続され、トラッカ回路1B内で入力スイッチ回路70に接続される。外部接続端子103は、プリレギュレータ回路12から調整電圧(第2調整電圧の一例)を受けるための端子である。
 入力スイッチ回路70は、スイッチトキャパシタ回路20の接続をプリレギュレータ回路11及び12の間で切り替えるよう構成される。例えば、入力スイッチ回路70は、SPDT(Single-Pole Double-Throw)型のスイッチ回路として構成され得る。具体的には、入力スイッチ回路70は、スイッチS76及びS77を含む。
 スイッチS76は、第1スイッチの一例であり、外部接続端子101とスイッチトキャパシタ回路20の入力端子との間に接続される。つまり、スイッチS76の一端は外部接続端子101に接続され、スイッチS76の他端は、スイッチトキャパシタ回路20の入力端子に接続される。
 スイッチS77は、第2スイッチの一例であり、外部接続端子103とスイッチトキャパシタ回路20の入力端子との間に接続される。つまり、スイッチS77の一端は外部接続端子103に接続され、スイッチS77の他端は、スイッチトキャパシタ回路20の入力端子に接続される。
 [2.3 効果など]
 以上のように、本実施の形態に係るトラッカ回路1Bは、さらに、入力電圧を調整電圧に変換するよう構成されたプリレギュレータ回路12に接続されてもよく、スイッチトキャパシタ回路20は、さらに、調整電圧に基づいて複数の離散的電圧を生成するよう構成されてもよく、プリレギュレータ回路12は、調整電圧をスイッチトキャパシタ回路20に出力する、及び、調整電圧をスイッチトキャパシタ回路20を介さずに電力増幅器2Cに出力するよう構成されてもよく、トラッカ回路1Bは、さらに、スイッチトキャパシタ回路20の接続をプリレギュレータ回路11及び12の間で切り替えるよう構成された入力スイッチ回路70を備えてもよい。
 別の見地によれば、本実施の形態に係るトラッカ回路1Bは、さらに、パワーインダクタL71を含むプリレギュレータ回路12に接続される外部接続端子103と、外部接続端子101及び入力端子120の間に接続されるスイッチS76と、外部接続端子103及び入力端子120の間に接続されるスイッチS77と、を備えてもよく、プリレギュレータ回路12は、さらに、スイッチトキャパシタ回路20及び出力スイッチ回路31を介さずに電力増幅器2Cに接続されてもよい。
 これによれば、スイッチトキャパシタ回路20の接続をプリレギュレータ回路11及び12の間で切り替えられるので、トラッカ回路1Bから電源電圧が供給される電力増幅器2Aと同時に動作させる電力増幅器2B及び2Cを切り替えることが可能となる。つまり、プリレギュレータ回路11がスイッチトキャパシタ回路20に接続される場合には、電力増幅器2A及び2Cに電源電圧を同時に供給することができ、プリレギュレータ回路12がスイッチトキャパシタ回路20に接続される場合には、電力増幅器2A及び2Bに電源電圧を同時に供給することができる。
 また例えば、本実施の形態に係るトラッカ回路1Bにおいて、電力増幅器2Cは、APTモードで動作するよう構成されてもよい。
 これによれば、電力増幅器2Cでは、APTモードを用いて電力付加効率を向上させることができる。
 また例えば、本実施の形態に係るトラッカ回路1Bにおいて、電力増幅器2Cは、1427~2690MHzの範囲又は698~960MHzの範囲に含まれるバンドCの送信信号を増幅するよう構成されてもよい。
 これによれば、より高い最大出力電力が許容されるウルトラハイバンド群の周波数バンドにデジタルETモードを用いることができ、より効果的に電力付加効率を向上させることができる。
 (実施の形態3)
 次に、実施の形態3について説明する。本実施の形態に係るトラッカ回路1Cは、複数の出力スイッチ回路を備え、複数の電力増幅器に同時に異なる電源電圧を供給可能な点が実施の形態1に係るトラッカ回路1Aと主として異なる。以下に、本実施の形態について、実施の形態1及び2と異なる点を中心に図11を参照しながら説明する。図11は、本実施の形態に係る通信装置7Cの回路構成図である。
 なお、図11は、例示的な回路構成であり、通信装置7C及びトラッカ回路1Cは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置7C及びトラッカ回路1Cの説明は、限定的に解釈されるべきではない。
 [3.1 通信装置7Cの回路構成]
 まず、本実施の形態に係る通信装置7Cについて、図11を参照しながら説明する。通信装置7Cは、トラッカ回路1Cと、電力増幅器2A、2B及び2Dと、フィルタ3A、3B及び3Dと、RFIC5と、アンテナ6A、6B及び6Dと、プリレギュレータ回路11と、直流電源50と、を備える。
 電力増幅器2Dは、第4電力増幅器の一例であり、RFIC5とフィルタ3Dとの間に接続される。さらに、電力増幅器2Dは、トラッカ回路1Cに接続され、デジタルETモードに基づく電源電圧VDET2を受けることができる。電力増幅器2Dは、トラッカ回路1Cから受けた電源電圧VDET2を用いて、RFIC5から受けたバンドDの高周波信号RFを増幅することができる。つまり、電力増幅器2Dは、デジタルETモードで動作することができる。
 フィルタ3Dは、電力増幅器2Dとアンテナ6Dとの間に接続される。フィルタ3Dは、バンドDの送信帯域を含む通過帯域を有する帯域通過フィルタである。なお、フィルタ3Dは、通信装置7Cに含まれなくてもよい。
 バンドDは、バンドA~Cと同様に、RATを用いて構築される通信システムのための周波数バンドであり、標準化団体などによって予め定義される。なお、バンドDは、第4バンドの一例であり、本実施の形態では、ウルトラハイバンド群(3300~5000MHzMHz)に含まれる。なお、バンドDは、ウルトラハイバンド群に含まれる周波数バンドに限定されない。
 アンテナ6Dは、電力増幅器2Dからフィルタ3Dを介して入力されたバンドDの送信信号を出力する。アンテナ6Dは、通信装置7Cに含まれなくてもよい。
 [3.2 トラッカ回路1Cの回路構成]
 次に、トラッカ回路1Cの回路構成について図11及び図3を参照しながら説明する。
 トラッカ回路1Cは、スイッチトキャパシタ回路20と、出力スイッチ回路31及び32と、フィルタ回路41及び42と、デジタル制御回路60と、外部接続端子101、102及び104と、を備える。
 外部接続端子104は、第4外部接続端子の一例であり、外部接続端子101と同様に複数の外部接続端子を代表する端子である。外部接続端子104は、トラッカ回路1C外で電力増幅器2Dに接続され、トラッカ回路1C内でフィルタ回路42に接続される。外部接続端子104は、電力増幅器2Dに電源電圧VDET2を供給するための端子である。
 出力スイッチ回路32は、第2出力スイッチ回路の一例であり、スイッチトキャパシタ回路20で生成された複数の離散的電圧のうちの少なくとも1つを選択的に電力増幅器2Dに出力するよう構成されている。つまり、出力スイッチ回路32は、複数の離散的電圧の中から少なくとも1つの電圧を選択し、選択された少なくとも1つの電圧を電力増幅器2Dに出力することができる。このとき、出力スイッチ回路32は、選択操作を繰り返すことで、電力増幅器2Dに出力される電圧のレベルを時間とともに離散的に変化させることができる。このような出力スイッチ回路32は、出力スイッチ回路31と同様の回路構成を有し、デジタル制御信号に基づいて制御される。
 フィルタ回路42は、出力スイッチ回路32と電力増幅器2Dとの間に接続され、出力スイッチ回路32からの信号(複数の離散的電圧)からノイズ成分を減衰するよう構成されている。このようなフィルタ回路42は、フィルタ回路41と同様の回路構成を有する。
 [3.3 効果など]
 以上のように、本実施の形態に係るトラッカ回路1Cは、さらに、複数の離散的電圧のうちの少なくとも1つを選択的に電力増幅器2Dに出力するよう構成された出力スイッチ回路32を備えてもよい。
 別の見地によれば、本実施の形態に係るトラッカ回路1Cは、さらに、電力増幅器2Dに接続される外部接続端子104と、出力端子121~124にそれぞれ接続される入力端子131~134と外部接続端子104に接続される出力端子130とを含む出力スイッチ回路32と、を備えてもよい。
 これによれば、トラッカ回路1Cに出力スイッチ回路31及び32が含まれるので、トラッカ回路1Cから2つの電力増幅器2A及び2Dに異なる電源電圧VDET1及びVDET2を同時に供給することができる。このとき、2つの電力増幅器2A及び2Dに対してプリレギュレータ回路11及びスイッチトキャパシタ回路20を共用することができ、部品点数の削減及び通信装置7Cの小型化に貢献することができる。
 また例えば、本実施の形態に係るトラッカ回路1Cにおいて、電力増幅器2Dは、デジタルETモードで動作するよう構成されてもよい。
 これによれば、電力増幅器2Dでは、デジタルETモードを用いて電力付加効率を向上させることができる。
 また例えば、本実施の形態に係るトラッカ回路1Cにおいて、電力増幅器2Dは、3300~5000MHzの範囲に含まれるバンドDの送信信号を増幅するよう構成されてもよい。
 これによれば、より高い最大出力電力が許容されるウルトラハイバンド群の周波数バンドにデジタルETモードを用いることができ、より効果的に電力付加効率を向上させることができる。
 (他の実施の形態)
 以上、本発明に係るトラッカ回路、高周波通信システム及びトラッキング方法について、実施の形態に基づいて説明したが、本発明に係るトラッカ回路、高周波通信システム及びトラッキング方法は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記トラッカ回路を内蔵した各種機器も本発明に含まれる。
 例えば、上記各実施の形態に係る各種回路の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、電力増幅器2Aとフィルタ3Aとの間に、インピーダンス整合回路が挿入されてもよい。
 なお、上記各実施の形態では、スイッチトキャパシタ回路から複数の離散的電圧が出力スイッチ回路に供給されていたが、これに限定されない。例えば、複数のDCDCコンバータから複数の電圧が出力スイッチ回路に供給されてもよい。なお、複数の離散的電圧の電圧レベルが等間隔である場合には、スイッチトキャパシタ回路が用いられることが好ましく、トラッカモジュールの小型化に効果的である。
 なお、上記各実施の形態では、4つの離散的電圧が電力増幅器に供給されていたが、離散的電圧の数は4つに限定されない。例えば、複数の離散的電圧に、少なくとも、最大出力電力に対応する電圧と、最も発生頻度が高い出力電力に対応する電圧とが含まれれば、電力付加効率の改善を実現することができる。
 なお、上記実施の形態1において、トラッカ回路1Aの複数の回路部品は、モジュール基板90の主面90a上に配置されていたが、主面90a及び90bの両方に配置されてもよい。この場合、例えば集積回路80は、主面90b上に配置されてもよい。
 なお、上記実施の形態3では、1つのトラッカ回路で複数の電力増幅器にデジタルETモードに基づく電源電圧を供給していたが、複数のトラッカ回路を用いて複数の電力増幅器にデジタルETモードに基づく電源電圧を供給してもよい。例えば、図12に示すように、通信装置7Dは、2つのトラッカ回路1Aと、電力増幅器2A~2Eと、2つのプリレギュレータ回路11と、を備えてもよい。この場合、2つのトラッカ回路1Aは、ともに電力増幅器2Dに電源電圧VDET2を供給可能であるので、以下の組み合わせで同時に電源電圧を供給することができる。(1)トラッカ回路1A(1)が、電力増幅器2Aに、バンドAの高周波信号RFを増幅するための電源電圧VDET1を供給し、トラッカ回路1A(2)が、電力増幅器2Dに、バンドDの高周波信号RFを増幅するための電源電圧VDET2を供給する。これにより、電力増幅器2A及び2DをともにデジタルETモードで同時動作させることができる。つまり、バンドA及びDの同時送信において電力付加効率を向上させることができる。(2)トラッカ回路1A(1)が、電力増幅器2Aに、バンドAの高周波信号RFを増幅するための電源電圧VDET1を供給し、トラッカ回路1A(2)が、電力増幅器2Eに、バンドEの高周波信号RFを増幅するための電源電圧VDET3を供給する。これにより、電力増幅器2A及び2EをともにデジタルETモードで同時動作させることができる。つまり、バンドA及びEの同時送信において電力付加効率を向上させることができる。(3)トラッカ回路1A(1)が、電力増幅器2Aに、バンドAの高周波信号RFを増幅するための電源電圧VDET1を供給し、プリレギュレータ回路11(2)が、電力増幅器2Cに、バンドCの高周波信号RFを増幅するための電源電圧VAPT2を供給する。これにより、電力増幅器2AをデジタルETモードで、かつ、電力増幅器2CをAPTモードで同時動作させることができる。つまり、バンドA及びCの同時送信において電力付加効率を向上させることができる。(4)トラッカ回路1A(1)が、電力増幅器2Dに、バンドDの高周波信号RFを増幅するための電源電圧VDET2を供給し、トラッカ回路1A(2)が、電力増幅器2Eに、バンドEの高周波信号RFを増幅するための電源電圧VDET3を供給する。これにより、電力増幅器2D及び2EをともにデジタルETモードで同時動作させることができる。つまり、バンドD及びEの同時送信において電力付加効率を向上させることができる。(5)トラッカ回路1A(1)が、電力増幅器2Dに、バンドDの高周波信号RFを増幅するための電源電圧VDET2を供給し、プリレギュレータ回路11(2)が、電力増幅器2Cに、バンドCの高周波信号RFを増幅するための電源電圧VAPT2を供給する。これにより、電力増幅器2DをデジタルETモードで、かつ、電力増幅器2CをAPTモードで同時動作させることができる。つまり、バンドC及びDの同時送信において電力付加効率を向上させることができる。(6)プリレギュレータ回路11(1)が、電力増幅器2Bに、バンドBの高周波信号RFを増幅するための電源電圧VAPT1を供給し、トラッカ回路1A(2)が、電力増幅器2Dに、バンドDの高周波信号RFを増幅するための電源電圧VDET2を供給する。これにより、電力増幅器2BをAPTモードで、かつ、電力増幅器2DをデジタルETモードで同時動作させることができる。つまり、バンドB及びDの同時送信において電力付加効率を向上させることができる。(7)プリレギュレータ回路11(1)が、電力増幅器2Bに、バンドBの高周波信号RFを増幅するための電源電圧VAPT1を供給し、トラッカ回路1A(2)が、電力増幅器2Eに、バンドEの高周波信号RFを増幅するための電源電圧VDET3を供給する。これにより、電力増幅器2BをAPTモードで、かつ、電力増幅器2EをデジタルETモードで同時動作させることができる。つまり、バンドB及びEの同時送信において電力付加効率を向上させることができる。(8)プリレギュレータ回路11(1)が、電力増幅器2Bに、バンドBの高周波信号RFを増幅するための電源電圧VAPT1を供給し、プリレギュレータ回路11(2)が、電力増幅器2Cに、バンドCの高周波信号RFを増幅するための電源電圧VAPT2を供給する。これにより、電力増幅器2B及び2CをともにAPTモードで同時動作させることができる。つまり、バンドB及びCの同時送信において電力付加効率を向上させることができる。
 以下に、上記各実施の形態に基づいて説明したトラッカ回路、高周波通信システム及びトラッキング方法の特徴を示す。
 <1>
 入力電圧を第1調整電圧に変換するよう構成された第1コンバータ回路に接続されるトラッカ回路であって、
 前記第1調整電圧に基づいて複数の離散的電圧を生成するよう構成された第2コンバータ回路と、
 前記複数の離散的電圧のうちの少なくとも1つを選択的に第1電力増幅器に出力するよう構成された第1出力スイッチ回路と、を備え、
 前記第1コンバータ回路は、前記第1調整電圧を前記第2コンバータ回路に出力する、及び、前記第1調整電圧を前記第2コンバータ回路を介さずに第2電力増幅器に出力するよう構成される、
 トラッカ回路。
 <2>
 前記第1電力増幅器は、デジタルエンベロープトラッキングモードで動作するよう構成され、
 前記第2電力増幅器は、アベレージパワートラッキングモードで動作するよう構成される、
 <1>に記載のトラッカ回路。
 <3>
 前記第1電力増幅器は、3300~5000MHzの範囲に含まれる第1バンドの送信信号を増幅するよう構成され、
 前記第2電力増幅器は、1427~2690MHzの範囲又は698~960MHzの範囲に含まれる第2バンドの送信信号を増幅するよう構成される、
 <2>に記載のトラッカ回路。
 <4>
 前記第2コンバータ回路及び前記第1電力増幅器の間の距離は、前記第2コンバータ回路及び前記第2電力増幅器の間の距離よりも短い、
 <1>~<3>のいずれか1つに記載のトラッカ回路。
 <5>
 前記第1コンバータ回路、前記第2コンバータ回路及び前記第1電力増幅器は、同一の基板に配置され、
 前記基板の平面視において、前記第2コンバータ回路は、前記第1コンバータ回路及び前記第1電力増幅器の間に配置される、
 <1>~<4>のいずれか1つに記載のトラッカ回路。
 <6>
 前記トラッカ回路は、さらに、前記入力電圧を第2調整電圧に変換するよう構成された第3コンバータ回路に接続され、
 前記第2コンバータ回路は、さらに、前記第2調整電圧に基づいて前記複数の離散的電圧を生成するよう構成され、
 前記第3コンバータ回路は、前記第2調整電圧を前記第2コンバータ回路に出力する、及び、前記第2調整電圧を前記第2コンバータ回路を介さずに第3電力増幅器に出力するよう構成され、
 前記トラッカ回路は、さらに、前記第2コンバータ回路の接続を前記第1コンバータ回路及び前記第3コンバータ回路の間で切り替えるよう構成された入力スイッチ回路を備える、
 <1>~<5>のいずれか1つに記載のトラッカ回路。
 <7>
 前記第3電力増幅器は、アベレージパワートラッキングモードで動作するよう構成される、
 <6>に記載のトラッカ回路。
 <8>
 前記第3電力増幅器は、1427~2690MHzの範囲又は698~960MHzの範囲に含まれる第3バンドの送信信号を増幅するよう構成される、
 <7>に記載のトラッカ回路。
 <9>
 前記トラッカ回路は、さらに、前記複数の離散的電圧のうちの少なくとも1つを選択的に第4電力増幅器に出力するよう構成された第2出力スイッチ回路を備える、
 <1>~<8>のいずれか1つに記載のトラッカ回路。
 <10>
 前記第4電力増幅器は、デジタルエンベロープトラッキングモードで動作するよう構成される、
 <9>に記載のトラッカ回路。
 <11>
 前記第4電力増幅器は、3300~5000MHzの範囲に含まれる第4バンドの送信信号を増幅するよう構成される、
 <10>に記載のトラッカ回路。
 <12>
 <1>~<11>のいずれか1つに記載のトラッカ回路と、
 前記第1コンバータ回路と、
 前記第1電力増幅器と、
 前記第2電力増幅器と、を備える、
 高周波通信システム。
 <13>
 第1パワーインダクタを含む第1プリレギュレータ回路に接続される第1外部接続端子と、
 第1電力増幅器に接続される第2外部接続端子と、
 前記第1外部接続端子に接続される第1入力端子と複数の第1出力端子とを含むスイッチトキャパシタ回路と、
 前記複数の第1出力端子にそれぞれ接続される複数の第2入力端子と前記第2外部接続端子に接続される第2出力端子とを含む第1出力スイッチ回路と、を備え、
 前記第1プリレギュレータ回路は、さらに、前記スイッチトキャパシタ回路及び前記第1出力スイッチ回路を介さずに第2電力増幅器に接続される、
 トラッカ回路。
 <14>
 前記スイッチトキャパシタ回路及び前記第1電力増幅器の間の距離は、前記スイッチトキャパシタ回路及び前記第2電力増幅器の間の距離よりも短い、
 <13>に記載のトラッカ回路。
 <15>
 前記第1プリレギュレータ回路、前記スイッチトキャパシタ回路及び前記第1電力増幅器は、同一の基板に配置され、
 前記基板の平面視において、前記スイッチトキャパシタ回路は、前記第1プリレギュレータ回路及び前記第1電力増幅器の間に配置される、
 <13>又は<14>に記載のトラッカ回路。
 <16>
 前記トラッカ回路は、さらに、
 第2パワーインダクタを含む第2プリレギュレータ回路に接続される第3外部接続端子と、
 前記第1外部接続端子及び前記第1入力端子の間に接続される第1スイッチと、
 前記第3外部接続端子及び前記第1入力端子の間に接続される第2スイッチと、を備え、
 前記第2プリレギュレータ回路は、さらに、前記スイッチトキャパシタ回路及び前記第1出力スイッチ回路を介さずに第3電力増幅器に接続される、
 <13>~<15>のいずれか1つに記載のトラッカ回路。
 <17>
 前記トラッカ回路は、さらに、
 第4電力増幅器に接続される第4外部接続端子と、
 前記複数の第1出力端子にそれぞれ接続される複数の第3入力端子と第4外部接続端子に接続される第3出力端子とを含む第2出力スイッチ回路と、を備える、
 <13>~<16>のいずれか1つに記載のトラッカ回路。
 <18>
 <13>~<17>のいずれか1つに記載のトラッカ回路と、
 前記第1プリレギュレータ回路と、
 前記第1電力増幅器と、
 前記第2電力増幅器と、を備える、
 高周波通信システム。
 <19>
 パワーインダクタを用いて入力電圧を調整電圧に変換し、
 前記調整電圧に基づいて複数の離散的電圧を生成し、
 前記複数の離散的電圧の少なくとも1つを選択的に第1電力増幅器に供給し、
 前記複数の離散的電圧の生成をスキップして、前記調整電圧を第2電力増幅器に供給する、
 トラッキング方法。
 <20>
 前記第1電力増幅器は、デジタルエンベロープトラッキングモードで第1バンドの第1高周波信号を増幅するよう構成され、
 前記第2電力増幅器は、アベレージパワートラッキングモードで第2バンドの第2高周波信号を増幅するよう構成され、
 前記第1バンドが通信に用いられる場合に、前記入力電圧の変換、前記複数の離散的電圧の生成、及び、前記第1電力増幅器への前記複数の離散的電圧の選択的な供給が行われ、
 前記第2バンドが通信に用いられる場合に、前記入力電圧の変換、及び、前記第2電力増幅器への前記調整電圧の供給が行われ、前記複数の離散的電圧の生成がスキップされる、
 <19>に記載のトラッキング方法。
 本発明は、電力増幅器に電圧を供給するトラッカ回路として、携帯電話などの通信機器に広く利用できる。
 1A、1B、1C トラッカ回路
 2A、2B、2C、2D、2E 電力増幅器
 3A、3B、3C、3D フィルタ
 5 RFIC
 6A、6B、6C、6D アンテナ
 7A、7B、7C、7D 通信装置
 11、12 プリレギュレータ回路
 20 スイッチトキャパシタ回路
 31、32 出力スイッチ回路
 41、42 フィルタ回路
 50 直流電源
 60 デジタル制御回路
 61 第1コントローラ
 62 第2コントローラ
 80 集積回路
 80b SCスイッチ部
 80c OSスイッチ部
 80d フィルタスイッチ部
 90 モジュール基板
 90a、90b 主面
 90e グランド電極層
 91 樹脂部材
 92 シールド電極層
 100 トラッカモジュール
 101、101a、101b、101c、101d、102、103、104 外部接続端子
 110、120a、120b、120c、120d、131、132、133、134 入力端子
 111、112、113、114、121、122、123、124、130 出力端子
 150 電極
 601、602、603、604 制御端子

Claims (20)

  1.  入力電圧を第1調整電圧に変換するよう構成された第1コンバータ回路に接続されるトラッカ回路であって、
     前記第1調整電圧に基づいて複数の離散的電圧を生成するよう構成された第2コンバータ回路と、
     前記複数の離散的電圧のうちの少なくとも1つを選択的に第1電力増幅器に出力するよう構成された第1出力スイッチ回路と、を備え、
     前記第1コンバータ回路は、前記第1調整電圧を前記第2コンバータ回路に出力する、及び、前記第1調整電圧を前記第2コンバータ回路を介さずに第2電力増幅器に出力するよう構成される、
     トラッカ回路。
  2.  前記第1電力増幅器は、デジタルエンベロープトラッキングモードで動作するよう構成され、
     前記第2電力増幅器は、アベレージパワートラッキングモードで動作するよう構成される、
     請求項1に記載のトラッカ回路。
  3.  前記第1電力増幅器は、3300~5000MHzの範囲に含まれる第1バンドの送信信号を増幅するよう構成され、
     前記第2電力増幅器は、1427~2690MHzの範囲又は698~960MHzの範囲に含まれる第2バンドの送信信号を増幅するよう構成される、
     請求項2に記載のトラッカ回路。
  4.  前記第2コンバータ回路及び前記第1電力増幅器の間の距離は、前記第2コンバータ回路及び前記第2電力増幅器の間の距離よりも短い、
     請求項1~3のいずれか1項に記載のトラッカ回路。
  5.  前記第1コンバータ回路、前記第2コンバータ回路及び前記第1電力増幅器は、同一の基板に配置され、
     前記基板の平面視において、前記第2コンバータ回路は、前記第1コンバータ回路及び前記第1電力増幅器の間に配置される、
     請求項1~4のいずれか1項に記載のトラッカ回路。
  6.  前記トラッカ回路は、さらに、前記入力電圧を第2調整電圧に変換するよう構成された第3コンバータ回路に接続され、
     前記第2コンバータ回路は、さらに、前記第2調整電圧に基づいて前記複数の離散的電圧を生成するよう構成され、
     前記第3コンバータ回路は、前記第2調整電圧を前記第2コンバータ回路に出力する、及び、前記第2調整電圧を前記第2コンバータ回路を介さずに第3電力増幅器に出力するよう構成され、
     前記トラッカ回路は、さらに、前記第2コンバータ回路の接続を前記第1コンバータ回路及び前記第3コンバータ回路の間で切り替えるよう構成された入力スイッチ回路を備える、
     請求項1~5のいずれか1項に記載のトラッカ回路。
  7.  前記第3電力増幅器は、アベレージパワートラッキングモードで動作するよう構成される、
     請求項6に記載のトラッカ回路。
  8.  前記第3電力増幅器は、1427~2690MHzの範囲又は698~960MHzの範囲に含まれる第3バンドの送信信号を増幅するよう構成される、
     請求項7に記載のトラッカ回路。
  9.  前記トラッカ回路は、さらに、前記複数の離散的電圧のうちの少なくとも1つを選択的に第4電力増幅器に出力するよう構成された第2出力スイッチ回路を備える、
     請求項1~8のいずれか1項に記載のトラッカ回路。
  10.  前記第4電力増幅器は、デジタルエンベロープトラッキングモードで動作するよう構成される、
     請求項9に記載のトラッカ回路。
  11.  前記第4電力増幅器は、3300~5000MHzの範囲に含まれる第4バンドの送信信号を増幅するよう構成される、
     請求項10に記載のトラッカ回路。
  12.  請求項1~11のいずれか1項に記載のトラッカ回路と、
     前記第1コンバータ回路と、
     前記第1電力増幅器と、
     前記第2電力増幅器と、を備える、
     高周波通信システム。
  13.  第1パワーインダクタを含む第1プリレギュレータ回路に接続される第1外部接続端子と、
     第1電力増幅器に接続される第2外部接続端子と、
     前記第1外部接続端子に接続される第1入力端子と複数の第1出力端子とを含むスイッチトキャパシタ回路と、
     前記複数の第1出力端子にそれぞれ接続される複数の第2入力端子と前記第2外部接続端子に接続される第2出力端子とを含む第1出力スイッチ回路と、を備え、
     前記第1プリレギュレータ回路は、さらに、前記スイッチトキャパシタ回路及び前記第1出力スイッチ回路を介さずに第2電力増幅器に接続される、
     トラッカ回路。
  14.  前記スイッチトキャパシタ回路及び前記第1電力増幅器の間の距離は、前記スイッチトキャパシタ回路及び前記第2電力増幅器の間の距離よりも短い、
     請求項13に記載のトラッカ回路。
  15.  前記第1プリレギュレータ回路、前記スイッチトキャパシタ回路及び前記第1電力増幅器は、同一の基板に配置され、
     前記基板の平面視において、前記スイッチトキャパシタ回路は、前記第1プリレギュレータ回路及び前記第1電力増幅器の間に配置される、
     請求項13又は14に記載のトラッカ回路。
  16.  前記トラッカ回路は、さらに、
     第2パワーインダクタを含む第2プリレギュレータ回路に接続される第3外部接続端子と、
     前記第1外部接続端子及び前記第1入力端子の間に接続される第1スイッチと、
     前記第3外部接続端子及び前記第1入力端子の間に接続される第2スイッチと、を備え、
     前記第2プリレギュレータ回路は、さらに、前記スイッチトキャパシタ回路及び前記第1出力スイッチ回路を介さずに第3電力増幅器に接続される、
     請求項13~15のいずれか1項に記載のトラッカ回路。
  17.  前記トラッカ回路は、さらに、
     第4電力増幅器に接続される第4外部接続端子と、
     前記複数の第1出力端子にそれぞれ接続される複数の第3入力端子と第4外部接続端子に接続される第3出力端子とを含む第2出力スイッチ回路と、を備える、
     請求項13~16のいずれか1項に記載のトラッカ回路。
  18.  請求項13~17のいずれか1項に記載のトラッカ回路と、
     前記第1プリレギュレータ回路と、
     前記第1電力増幅器と、
     前記第2電力増幅器と、を備える、
     高周波通信システム。
  19.  パワーインダクタを用いて入力電圧を調整電圧に変換し、
     前記調整電圧に基づいて複数の離散的電圧を生成し、
     前記複数の離散的電圧の少なくとも1つを選択的に第1電力増幅器に供給し、
     前記複数の離散的電圧の生成をスキップして、前記調整電圧を第2電力増幅器に供給する、
     トラッキング方法。
  20.  前記第1電力増幅器は、デジタルエンベロープトラッキングモードで第1バンドの第1高周波信号を増幅するよう構成され、
     前記第2電力増幅器は、アベレージパワートラッキングモードで第2バンドの第2高周波信号を増幅するよう構成され、
     前記第1バンドが通信に用いられる場合に、前記入力電圧の変換、前記複数の離散的電圧の生成、及び、前記第1電力増幅器への前記複数の離散的電圧の選択的な供給が行われ、
     前記第2バンドが通信に用いられる場合に、前記入力電圧の変換、及び、前記第2電力増幅器への前記調整電圧の供給が行われ、前記複数の離散的電圧の生成がスキップされる、
     請求項19に記載のトラッキング方法。
PCT/JP2023/033623 2022-09-29 2023-09-14 トラッカ回路、高周波通信システム及びトラッキング方法 WO2024070746A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022155822 2022-09-29
JP2022-155822 2022-09-29

Publications (1)

Publication Number Publication Date
WO2024070746A1 true WO2024070746A1 (ja) 2024-04-04

Family

ID=90477649

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/033623 WO2024070746A1 (ja) 2022-09-29 2023-09-14 トラッカ回路、高周波通信システム及びトラッキング方法

Country Status (1)

Country Link
WO (1) WO2024070746A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120139641A1 (en) * 2010-12-07 2012-06-07 Skyworks Solutions, Inc. Apparatus and methods for capacitive load reduction
JP2016516354A (ja) * 2013-03-14 2016-06-02 クアンタンス, インコーポレイテッド 電源
WO2022163791A1 (ja) * 2021-01-28 2022-08-04 株式会社村田製作所 トラッカモジュール、電力増幅モジュール、高周波モジュール及び通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120139641A1 (en) * 2010-12-07 2012-06-07 Skyworks Solutions, Inc. Apparatus and methods for capacitive load reduction
JP2016516354A (ja) * 2013-03-14 2016-06-02 クアンタンス, インコーポレイテッド 電源
WO2022163791A1 (ja) * 2021-01-28 2022-08-04 株式会社村田製作所 トラッカモジュール、電力増幅モジュール、高周波モジュール及び通信装置

Similar Documents

Publication Publication Date Title
WO2022163791A1 (ja) トラッカモジュール、電力増幅モジュール、高周波モジュール及び通信装置
US20230075733A1 (en) Tracker module, power amplifier module, radio frequency module, and communication device
WO2024070746A1 (ja) トラッカ回路、高周波通信システム及びトラッキング方法
WO2024070748A1 (ja) トラッカ回路及びトラッキング方法
WO2024063007A1 (ja) トラッカ回路及びトラッキング方法
WO2024135460A1 (ja) トラッカモジュールおよび通信装置
WO2024135465A1 (ja) トラッカモジュールおよび通信装置
WO2024101145A1 (ja) トラッカ回路
WO2024063006A1 (ja) トラッカ回路及びトラッキング方法
WO2024135468A1 (ja) トラッカモジュールおよび通信装置
WO2024070747A1 (ja) トラッカモジュールおよび通信装置
WO2024122367A1 (ja) トラッカモジュール
WO2023223747A1 (ja) トラッカ回路及び電圧供給方法
WO2023223746A1 (ja) トラッカ回路、トラッカモジュール及び電圧供給方法
WO2023074254A1 (ja) トラッカモジュール
WO2023054387A1 (ja) トラッカモジュール及び通信装置
US20240235487A1 (en) Tracker module and communication device
WO2023233735A1 (ja) 平均電力トラッキングモジュール、平均電力トラッキング回路、通信装置および電源電圧供給方法
WO2023054383A1 (ja) トラッカモジュール
US20240235364A1 (en) Tracker module
WO2023054380A1 (ja) トラッカモジュール
WO2023054376A1 (ja) トラッカモジュール
US20240235390A1 (en) Tracker module
WO2023153458A1 (ja) トラッカモジュール、電力増幅モジュール及び高周波モジュール
WO2023054382A1 (ja) トラッカモジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23871979

Country of ref document: EP

Kind code of ref document: A1