WO2024045076A1 - 阵列基板及其制造方法、液晶面板 - Google Patents

阵列基板及其制造方法、液晶面板 Download PDF

Info

Publication number
WO2024045076A1
WO2024045076A1 PCT/CN2022/116330 CN2022116330W WO2024045076A1 WO 2024045076 A1 WO2024045076 A1 WO 2024045076A1 CN 2022116330 W CN2022116330 W CN 2022116330W WO 2024045076 A1 WO2024045076 A1 WO 2024045076A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
display area
electrode
array substrate
passivation layer
Prior art date
Application number
PCT/CN2022/116330
Other languages
English (en)
French (fr)
Inventor
万婷
杜瑞芳
詹成勇
隋娜
李延龙
Original Assignee
京东方科技集团股份有限公司
合肥鑫晟光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202280002972.7A priority Critical patent/CN117957489A/zh
Priority to PCT/CN2022/116330 priority patent/WO2024045076A1/zh
Publication of WO2024045076A1 publication Critical patent/WO2024045076A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

本申请公开了一种阵列基板及其制造方法、液晶面板，属于显示技术领域。该阵列基板包括：衬底，以及位于衬底一侧的像素电极、薄膜晶体管、第一钝化层和第二钝化层。由于在像素电极背离衬底一侧设置有第二钝化层。因此，在将这种阵列基板与盖板进行对盒处理以形成液晶面板的过程中，即使阵列基板与盖板之间引入了异物，通过在像素电极背离衬底一侧设置的第二钝化层的绝缘，可以保证异物不会将阵列基板内的像素电极与盖板内设置的公共电极层导通，进而可以避免后续制备得到的液晶面板内出正常显示或笔迹无法被擦除的不良现象，使得液晶面板显示效果较好。

Description

阵列基板及其制造方法、液晶面板 技术领域
本申请涉及显示技术领域，特别涉及一种阵列基板及其制造方法、液晶面板。
背景技术
随着科技的进步，越来越多的产品或部件均配备有液晶面板。例如，显示设备中配备的液晶面板可以为液晶显示面板。又例如，手写设备中配备的液晶面板可以为液晶手写板。
其中，液晶面板通常包括：阵列基板和盖板，以及位于二者之间的液晶层。这里，阵列基板可以包括：第一衬底，以及位于第一衬底一侧的像素电极。盖板可以包括：第二衬底，以及位于第二衬底一侧的公共电极层。
然而，在液晶面板生产过程中，阵列基板与盖板之间易引入异物(例如，灰尘或粉尘等异物)，异物可能会导通阵列基板内的像素电极与盖板内的公共电极层，导致液晶面板在相应位置处会出现无法正常显示或笔迹无法被擦除的不良现象，从而会导致液晶面板出现显示不良的问题。
发明内容
本申请实施例提供了一种阵列基板及其制造方法、液晶面板。可以解决现有技术的液晶面板出现的显示不良的问题，所述技术方案如下：
一方面，提供了一种阵列基板，所述阵列基板具有显示区，以及位于所述显示区外围的非显示区，所述阵列基板包括：
衬底；
位于所述衬底一侧的像素电极和薄膜晶体管，所述像素电极和所述薄膜晶体管均位于所述显示区内，所述像素电极位于所述薄膜晶体管背离所述衬底的一侧；
位于所述像素电极与所述薄膜晶体管之间的第一钝化层，所述第一钝化层具有多个第一过孔，所述多个第一过孔中的至少部分位于所述显示区内，所述 像素电极通过位于所述显示区内的第一过孔与所述薄膜晶体管电连接；
以及，位于所述像素电极背离所述衬底一侧的第二钝化层，所述第二钝化层具有多个第二过孔，所述多个第二过孔中的至少部分位于所述显示区内，位于所述显示区内的第二过孔与位于所述显示区内的第一过孔一一对应，且位于所述显示区内的第二过孔在所述衬底上的正投影与对应的第一过孔在所述衬底上的正投影存在交叠区域。
可选的，所述第一过孔的中心轴与对应的第二过孔的中心轴重合。
可选的，所述第一过孔靠近所述衬底一侧的开口尺寸与背离所述衬底一侧的开口尺寸之比，等于对应的第二过孔靠近所述衬底一侧的开口尺寸与背离所述衬底一侧的开口尺寸之比。
可选的，所述第二过孔在所述衬底上的正投影位于对应的第一过孔在所述衬底上的正投影内。
可选的，所述多个第一过孔中的一部分第一过孔位于所述显示区内，另一部第一过孔位于所述非显示区内；所述多个第二过孔一部分第二过孔位于所述显示区内，另一部分第二过孔位于所述非显示区内；位于所述非显示区内的第二过孔与位于所述非显示区内的第一过孔一一对应，且位于所述非显示区内的第二过孔在所述衬底上的正投影与对应的第一过孔在所述衬底上的正投影存在交叠区域。
可选的，所述阵列基板还包括：位于所述非显示区内的第一电极、第二电极和第一透明转接电极，所述第一透明转接电极与所述像素电极同层设置且材料相同；
其中，所述第一透明转接电极通过位于所述非显示区内的一部分第一过孔与所述第一电极接触，所述第一透明转接电极还通过位于所述非显示内的另一部分第一过孔与所述第二电极接触。
可选的，所述第二过孔在平行于所述衬底的任一方向上的宽度的范围为：5微米至12微米。
可选的，所述阵列基板还包括：位于所述第二钝化层背离所述衬底一侧的多个支撑柱，以及与所述多个支撑柱同层设置且材料相同的多个辅助隔离柱，所述多个辅助隔离柱与所述多个第二过孔一一对应，且与所述多个第一过孔一一对应，所述辅助隔离柱中的至少部分位于对应的第一过孔和对应的第二过孔内。
可选的，所述辅助隔离柱的高度小于或等于对应的第一过孔的深度和对应的第二过孔的深度之和。
可选的，所述第一钝化层还具有位于所述非显示区内的第一镂空槽，所述第二钝化层还具有位于所述非显示区内的第二镂空槽；
其中，所述第二镂空槽在所述衬底上的正投影与所述第一镂空槽在所述衬底上的正投影存在交叠区域。
可选的，所述阵列基板还包括：位于所述显示区内的辅助信号线，以及位于所述非显示区内的信号转接电极和第二透明转接电极；
其中，所述辅助信号线在所述衬底上的正投影与所述像素电极在所述衬底上的正投影存在交叠区域；
所述信号转接电极与所述辅助信号线同层设置且材料相同，且与所述辅助信号线电连接，所述信号转接电极在所述衬底上的正投影与所述第一镂空槽在所述衬底上的正投影存在交叠区域；
所述第二透明转接电极与所述像素电极同层设置且材料相同，所述第二透明转接电极在所述第一镂空槽内与所述信号转接电极接触。
可选的，所述第一钝化层包括：至少一个第一镂空槽，所述第二透明转接电极在所述衬底上的正投影全部位于所述第一镂空槽在所述衬底上的正投影内；
和/或，所述第一钝化层包括：多个第一镂空槽，所述第二透明转接电极中在所述衬底上的正投影中的一部分位于所述第一镂空槽在所述衬底上的正投影内，另一部分位于所述第一镂空槽在所述衬底上的正投影外。
可选的，所述第二透明转接电极背离所述衬底的一侧用于通过导电转接结构与盖板内的公共电极层接触，所述导电转接结构中的至少部分位于至少一个所述第二镂空槽内。
可选的，所述第一钝化层还具有位于所述非显示区内的第一转接槽，所述第二钝化层还具有位于所述非显示区内的第二转接槽；
其中，所述第二转接槽在所述衬底上的正投影与所述第一转接槽在所述衬底上的正投影存在交叠区域。
可选的，所述阵列基板还包括：位于所述显示区内的多条信号线，以及位于所述非显示区内的多个焊盘和多个第三透明转接电极；
其中，所述多条信号线与所述多个焊盘一一对应电连接，所述焊盘在所述 衬底上的正投影与所述第一转接槽在所述衬底上的正投影存在交叠区域；
所述第三透明转接电极与所述像素电极同层设置且材料相同，且所述多个第三透明转接电极与所述多个焊盘一一对应，所述第三转接电极在所述第一转接槽内与对应的焊盘接触。
可选的，所述第一钝化层包括一个所述第一转接槽，所述多个焊盘在所述衬底上的正投影均位于所述第一转接槽在所述衬底上的正投影内；
或者，所述第一钝化层包括多个所述第一转接槽，各个所述第一转接槽均呈条状，多个所述第一转接槽与所述多个焊盘一一对应，所述焊盘在所述衬底上的正投影中的至少部分位于对应的第一转接槽在所述衬底上的正投影内。
另一方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底的一侧上依次形成薄膜晶体管、第一钝化层、像素电极和第二钝化层；
其中，所述阵列基板具有显示区，以及位于所述显示区外围的非显示，所述像素电极和所述薄膜晶体管均位于所述显示区内，所述像素电极位于所述薄膜晶体管背离所述衬底的一侧；
所述第一钝化层位于所述像素电极与所述薄膜晶体管之间，且所述第一钝化层具有多个第一过孔，所述多个第一过孔中的至少部分位于所述显示区内，所述像素电极通过位于所述显示区内的第一过孔与所述薄膜晶体管电连接；
所述第二钝化层位于所述像素电极背离所述衬底一侧，且所述第二钝化层具有多个第二过孔，所述多个第二过孔至少部分位于所述显示区内，位于所述显示区内的第二过孔与位于所述显示区内的第一过孔一一对应，且位于所述显示区内的第二过孔在所述衬底上的正投影与对应的第一过孔在所述衬底上的正投影存在交叠区域。
可选的，所述第一钝化层是采用目标掩膜板对位于薄膜晶体管背离所述衬底一侧绝缘薄膜进行图案化处理得到的，所述第二钝化层是采用所述目标掩膜板对位于像素电极背离所述衬底一侧的绝缘层薄膜进行图案化处理得到的。
又一方面，提供了一种液晶面板，包括：相对设置的阵列基板和盖板，以及位于所述阵列基板和所述盖板之间的液晶层，所述阵列基板为上述的阵列基板。
可选的，所述液晶面板为液晶手写板，所述液晶层包括双稳态液晶分子，所述盖板包括：柔性衬底，以及位于所述柔性衬底一侧的公共电极层。
本申请实施例提供的技术方案带来的有益效果至少包括：
一种阵列基板包括：衬底，以及位于衬底一侧的像素电极、薄膜晶体管、第一钝化层和第二钝化层。由于在像素电极背离衬底一侧设置有第二钝化层。因此，在将这种阵列基板与盖板进行对盒处理以形成液晶面板的过程中，即使阵列基板与盖板之间引入了异物，通过在像素电极背离衬底一侧设置的第二钝化层的绝缘，可以保证异物不会将阵列基板内的像素电极与盖板内设置的公共电极层导通，进而可以避免后续制备得到的液晶面板内出正常显示或笔迹无法被擦除的不良现象，使得液晶面板带显示效果较好。又由于第一钝化层内设置的多个第一过孔中分布在显示区内的部分，可以与第二钝化层内设置的多个第二过孔中分布在显示区内的部分一一对应，且第二过孔在衬底上的正投影可以与对应的第一过孔在衬底上的正投影存在交叠区域。因此，在制备第一钝化层内的多个第一过孔的过程中使用的掩膜版，可以与制备第二钝化层内的多个第二过孔使用的掩膜板相同的。这样，在制备阵列基板的过程中，无需单独与第二钝化层对应的掩膜板进行开发和生产，进而可以有效的降低阵列基板的制造成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种阵列基板的俯视图；
图2是图1示出的阵列基板在A1位置处的局部放大图；
图3是图2示出的阵列基板在B-B’处的膜层结构示意图；
图4是图2示出的阵列基板在B-B’处的另一种膜层结构示意图；
图5是图1示出的阵列基板在A2位置处的局部放大图；
图6是图5示出的阵列基板在C-C’处的膜层结构示意图；
图7是图5示出的阵列基板在D-D’处的膜层结构示意图；
图8是图1示出的防静电结构的局部放大图；
图9是图8示出的防静电结构在E-E’处的膜层结构示意图；
图10是图1示出的阵列基板在A3位置处的局部放大图；
图11是图10示出的阵列基板在F-F’处的膜层结构示意图；
图12是本申请实施例提供的一种液晶面板在F-F’处的膜层结构示意图；
图13是图1示出的阵列基板在A5位置处的一种局部放大图；
图14是图13示出的阵列基板在H-H’处的膜层结构示意图；
图15是图1示出的阵列基板在A4位置处的局部放大图；
图16是图15示出的阵列基板在G-G’处的膜层结构示意图；
图17是图1示出的阵列基板在A4位置处的另一种局部放大图；
图18是图17示出的阵列基板在G-G’处的膜层结构示意图；
图19是图1示出的阵列基板在A4位置处的又一种局部放大图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
请参考图1，图1是本申请实施例提供的一种阵列基板的俯视图。阵列基板000可以具有显示区00a，以及位于显示区00a外围的非显示区00b。
为了更清楚的看出阵列基板的结构，请参考图2和图3，图2是图1示出的阵列基板在A1位置处的局部放大图，图3是图2示出的阵列基板在B-B’处的膜层结构示意图。阵列基板000包括：衬底100，以及位于衬底100一侧的像素电极300、薄膜晶体管200、第一钝化层400和第二钝化层500。
阵列基板000中的像素电极300和薄膜晶体管200均可以位于显示区00a内，且像素电极300可以位于薄膜晶体管200背离衬底100的一侧。这里，像素电极300可以与薄膜晶体管200电连接。
阵列基板000中的第一钝化层400可以位于像素电极300与薄膜晶体管200之间，且第一钝化层400具有多个第一过孔V1，多个第一过孔V1中的至少部分位于显示区00a内。在此种情况下，像素电极300通过位于显示区00a内的第一过孔V1与薄膜晶体管200电连接。
阵列基板000中的第二钝化层500位于像素电极300背离衬底100一侧，且第二钝化层500具有多个第二过孔V2，多个第二过孔V2中的至少部分位于显示区00a内。其中，位于显示区00a内的第二过孔V2可以与位于显示区00a内的第一过孔V1一一对应，且位于显示区内10的第二过孔V2在衬底100上的正投影与对应的第一过孔V1在衬底100上的正投影存在交叠区域。
在本申请实施例中，由于在像素电极300背离衬底100一侧设置有第二钝化层500。因此，在将这种阵列基板000与盖板进行对盒处理以形成液晶面板的过程中，即使阵列基板000与盖板之间引入了异物，通过在像素电极300背离衬底100一侧设置的第二钝化层500的绝缘，可以保证异物不会将阵列基板000内的像素电极300与盖板内设置的公共电极层导通，进而可以避免后续制备得到的液晶面板内出正常显示或笔迹无法被擦除的不良现象，使得液晶面板带显示效果较好。
另外，由于第一钝化层400内设置的多个第一过孔V1中分布在显示区00a内的部分，可以与第二钝化层500内设置的多个第二过孔V2中分布在显示区00a内的部分一一对应，且第二过孔V2在衬底100上的正投影可以与对应的第一过孔V1在衬底100上的正投影存在交叠区域。因此，在制备第一钝化层400内的多个第一过孔V1的过程中使用的掩膜版，可以与制备第二钝化层500内的多个第二过孔V2使用的掩膜板相同的。也即是，采用同一个掩膜板既可以制备出第一钝化层400内的多个第一过孔V1，也可以制备出第二钝化层500内的多个第二过孔V2。这样，在制备阵列基板000的过程中，无需单独与第二钝化层500对应的掩膜板进行开发和生产，进而可以有效的降低阵列基板000的制造成本。
综上所述，本申请实施例提供的阵列基板，包括：衬底，以及位于衬底一侧的像素电极、薄膜晶体管、第一钝化层和第二钝化层。由于在像素电极背离衬底一侧设置有第二钝化层。因此，在将这种阵列基板与盖板进行对盒处理以形成液晶面板的过程中，即使阵列基板与盖板之间引入了异物，通过在像素电极背离衬底一侧设置的第二钝化层的绝缘，可以保证异物不会将阵列基板内的像素电极与盖板内设置的公共电极层导通，进而可以避免后续制备得到的液晶面板内出正常显示或笔迹无法被擦除的不良现象，使得液晶面板带显示效果较好。又由于第一钝化层内设置的多个第一过孔中分布在显示区内的部分，可以与第二钝化层内设置的多个第二过孔中分布在显示区内的部分一一对应，且第二过孔在衬底上的正投影可以与对应的第一过孔在衬底上的正投影存在交叠区域。因此，在制备第一钝化层内的多个第一过孔的过程中使用的掩膜版，可以与制备第二钝化层内的多个第二过孔使用的掩膜板相同的。这样，在制备阵列基板的过程中，无需单独与第二钝化层对应的掩膜板进行开发和生产，进而可以有效的降低阵列基板的制造成本。
在本申请实施例中，第一钝化层400内设置的多个第一过孔V1中的一部分第一过孔V1位于显示区00a内，另一部分第一过孔V1位于非显示区00b内。
在一种可能的实现方式中，第二钝化层500内设置的多个第二过孔V2可以均位于显示区00a内。在这种情况下，也可以使用同一个掩膜板，分别形成第一钝化层400内的多个第一过孔V1与第二钝化层500内的多个第二过孔V2。但在采用这个掩膜板形成的第二钝化层500内的多个第二过孔V2的过程中，需要使用遮挡板对掩膜板中与非显示区00b对应的部分进行遮挡，使得后续在第二钝化层500内形成的多个第二过孔V2均可以位于显示区00a内。
示例的，在薄膜晶体管200背离衬底100的一侧形成第一钝化层400后，可以使用目标掩膜板对第一钝化层400进行一次构图工艺，以在第一钝化层400内形成多个第一过孔V1；在像素电极300背离衬底100的一侧形成第二钝化层500后，可以采用遮挡板将这个目标掩膜板中与非显示区00b对应的部分进行遮挡后，对第二钝化层500进行一次构图工艺，以在第二钝化层500内形成多个第二过孔V2。
在另一种可能的实现方式中，第二钝化层500内设置的多个第二过孔V2一部分第二过孔V2位于显示区00a内，另一部分第二过孔V2位于非显示区内。其中，位于非显示区00b内的第二过孔V2与位于非显示区00b内的第一过孔V1也可以一一对应，且位于非显示区00b内的第二过孔V2在衬底100上的正投影与对应的第一过孔V1在衬底100上的正投影存在交叠区域。
在这种情况下，第一钝化层400内设置的多个第一过孔V1与第二钝化层500内设置多个第二过孔V2是一一对应的，且每个第二过孔V2在衬底100上的正投影与对应的第一过孔V1在衬底100上的正投影存在交叠区域。可以使用同一个掩膜板，分别形成第一钝化层400内的多个第一过孔V1与第二钝化层500内的多个第二过孔V2。且在采用这个掩膜板形成的第二钝化层500内的多个第二过孔V2的过程中，无需使用遮挡板对掩膜板中与非显示区00b对应的部分进行遮挡。如此，可以进一步的降低阵列基板000的制造成本。
示例的，在薄膜晶体管200背离衬底100的一侧形成第一钝化层400后，可以使用目标掩膜板对第一钝化层400进行一次构图工艺，以在第一钝化层400内形成多个第一过孔V1；在像素电极300背离衬底100的一侧形成第二钝化层500后，可以再次使用这个目标掩膜板对第二钝化层500进行一次构图工艺，以在第二钝化层500内形成多个第二过孔V2。
需要说明的是，本申请实施例中的一次构图工艺是指：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。还需要说明的是，以下实施例均是以第二钝化层500内分布的多个第二过孔V2既位于显示区00a内，又位于非显示区00b内为例进行示意性说明的。
在本申请实施例中，由于第一钝化层400内的第一过孔V1与第二钝化层500内的第二过孔V2是基于同一个掩膜板形成的，因此，每个第一过孔V1的中心轴可以与对应的第二过孔V2的中心轴重合。但在实际应用中由于加工误差的存在，每个第一过孔V1的中心轴可以与对应的第二过孔V2的中心轴可能并不是重合的，二者之间的存在一定距离，但二者之间存在的距离通常较小。例如，每个第一过孔V1的中心轴可以与对应的第二过孔V2的中心轴之间的距离小于或等于0.1微米。
在本申请中，由于第一过孔V1是对第一钝化层400进行刻蚀后形成的，第二过孔V2是对第二钝化层500进行刻蚀后形成的。因此，第一过孔V1中靠近衬底100一侧的开口尺寸通常小于背离衬底100一侧的开口尺寸，第二过孔V2中靠近衬底100一侧的开口尺寸也通常小于背离衬底100一侧的开口尺寸。并且，当第一钝化层400的材料与第二钝化层500的材料相同，且第一钝化层400内的第一过孔V1与第二钝化层500内的第二过孔V2使用同一个掩膜板形成时，对第一钝化层400进行刻蚀的刻蚀速率等于对第二钝化层500进行刻蚀的刻蚀速率，使得第一过孔V1靠近衬底100一侧的开口尺寸与背离衬底100一侧的开口尺寸之比，等于对应的第二过孔V2靠近衬底100一侧的开口尺寸与背离衬底100一侧的开口尺寸之比。
并且，钝化层内形成的过孔尺寸与钝化层的厚度相关。例如，钝化层的厚度越大，对钝化层进行刻蚀的时长越长，则在钝化层内形成的过孔的尺寸越大；反之，钝化层的厚度越薄，对钝化层进行刻蚀的时长越小，则在钝化层内形成的过孔的尺寸越小。在本申请中，第一钝化层300的厚度的范围可以为300纳米至1000纳米，第二钝化层400的厚度的范围可以为150纳米至400纳米。为此，第一钝化层300的厚度可以大于第二钝化层的400厚度，这样，第一钝化层300内的第一过孔V1的尺寸大于第二钝化层400内的第二过孔V2的尺寸。在此种情况下，第二过孔V2在衬底100上的正投影位于对应的第一过孔V1在衬底100上的正投影内。
以下实施例将从两个方面分别对位于显示区00a内的第一过孔V1作用，和 位于非显示区00b内的第一过孔V1的作用进行示意性的说明：
第一方面，对于位于显示区00a内的第一过孔V1。如图2和图3所示，阵列基板000内的像素电极300可以通过第一过孔V1与薄膜晶体管200电连接。
示例的，阵列基板000内的像素电极300的个数与薄膜晶体管200的个数均可以为多个，每个像素电极300可以通过至少一个第一过孔V1与对应的薄膜晶体管200电连接。
其中，薄膜晶体管200可以包括：源极201、漏极202、栅极203和有源层204。其中，源极201与漏极202可以分别与有源层204接触，栅极203可以与有源层204绝缘设置，例如，栅极203与有源层204之间设置有栅极绝缘层205。这里，源极201与漏极202均可以位于有源层204背离衬底100的一侧，栅极203位于有源层204靠近衬底100的一侧。也即是，这个薄膜晶体管200为底栅型的薄膜晶体管，在其他的可能的实现方式中，这个薄膜晶体管还可以为顶栅型的薄膜晶体管，本申请实施例对此不做限定。
在本申请中，每个像素电极300可以通过至少一个第一过孔V1与对应的薄膜晶体管200的源极201和漏极202中的一个电连接。阵列基板000还可以包括：位于显示区00a内的多条栅线G和多条数据线D。其中，多条栅线G可以平行排布，多条数据线D可以平行排布，且数据线D的延伸方向可以与栅线G的延伸方向垂直。这样，任意两个相邻的数据线D可以任意两条相邻的栅线G可以围成一个子像素区域，每个子像素区域内可以分布有一个像素电极300，以及与这个像素电极300对应的薄膜晶体管200。为此，显示区00a内的薄膜晶体管200可以阵列排布为多行和多列，一条数据线D可以与一列薄膜晶体管200的源极201和漏极202中的另一个电连接，且一条栅线G可以与一行薄膜晶体管200的栅极203电连接。这里，薄膜晶体管200的源极201与漏极202可以和数据线D同层设置且材料相同，薄膜晶体管200的栅极203可以和栅线G同层设置且材料相同。需要说明的是，以下实施例是将栅极203所在的这一层金属导电层称为栅极金属层，将源极201和漏极202所在的这一层金属导电层称为源漏极金属层。
在本申请实施例中，阵列基板000内的第二钝化层500可以位于像素电极300背离衬底100的一侧，且第二钝化层500在显示区00a内设置的多个第二过孔V2，可以与第一钝化层400在显示区00a内设置的多个第一过孔V1一一对应，且每个第二过孔V2在衬底100上的正投影位于对应的第一过孔V1在衬底 100上的正投影内。由于像素电极300中的一部分需要位于第一过孔V1内，因此，第二过孔V2在衬底100上的正投影位于对应的像素电极300在衬底100上的正投影内。
在这种情况下，在阵列基板000与盖板进行对盒处理的过程中，二者之间引入的异物可能会穿过第二钝化层500在显示区00a内设置的第二过孔V2与像素电极300接触。为此，为了进一步的降低在阵列基板000与盖板进行对盒处理的过程中，二者之间引入的异物导通像素电极300与公共电极层的概率，通过可以采用以下两种可能的实现方式来实现。
第一种可能的实现方式，可以将第二钝化层500内设置的第二过孔V2的尺寸减小。例如，第二过孔V2在平行于衬底100的任一方向上的宽度的范围为：5微米至12微米。需要说明的是，第二过孔V2的宽度是指：第二过孔V2背离衬底100的开口宽度。这样，当第二过孔V2背离衬底100的开口在平行于衬底100的任一方向上的宽度较小时，即使阵列基板000与盖板进行对盒过程中，二者之间引入了异物，异物也不会从第二过孔V2背离衬底100的开口进入第二过孔V2内，保证异物不会与第二钝化层500靠近衬底100一侧设置的像素电极300接触，进而保证异物不会将像素电极300与公共电极层导通。
第二种可能的实现方式，请参考图4，图4是图2示出的阵列基板在B-B’处的另一种膜层结构示意图。阵列基板000还可以包括：位于第二钝化层背离衬底100一侧的多个支撑柱600，以及与多个支撑柱同层设置且材料相同的多个辅助隔离柱700。这里，多个辅助隔离柱700可以与第二钝化层500内设置的多个第二过孔V2一一对应，且多个辅助隔离柱700也可以与第一钝化层400内设置的多个第一过孔V1一一对应。每个辅助隔离柱700中的至少部分位于可以对应的第一过孔V1和对应的第二过孔V2内。这样，辅助隔离柱700可以对像素电极300中从第二过孔V2露出的部分进行保护。如此，即使阵列基板000与盖板进行对盒过程中，二者之间引入了异物，异物也可以被辅助隔离柱700，保证异物不会与第二钝化层500靠近衬底100一侧设置的像素电极300接触，进而保证异物不会将像素电极300与公共电极层导通。
需要说明的是，本申请实施例中的某个结构同层设置且材料相同是指：这两个结构是通过同一次构图工艺形成的。示例的，支撑柱600与辅助隔离柱700同层设置且材料相同是指：支撑柱600与辅助隔离柱700是采用同一次构图工艺形成的。例如，在阵列基板000的制造过程中，在制备完第二钝化层500，且 在第二钝化层500内形成多个第二过孔V2后，可以采用同一次构图工艺形成支撑柱600和辅助隔离柱700。
这里，通过支撑柱600可以对阵列基板000与盖板对盒形成的液晶面板起到支撑作用，防止用户在按压液晶面板中的盖板的过程中，液晶面板出现被损坏的问题。在本申请中，当支撑柱600与辅助隔离柱700采用同一次构图工艺形成时，可以在不增加阵列基板000的制造成本的前提下，保证第二过孔V2内可以分别有能够阻隔异物的辅助隔离柱700。
可选的，辅助隔离柱700的高度可以小于或等于对应的第一过孔V1的深度和对应的第二过孔V2的深度之和。示例的，当辅助隔离柱700的高度可以小于对应的第一过孔V1的深度和对应的第二过孔V2的深度之和时，阵列基板000中在分布有辅助隔离柱700的位置处存在一个凹陷结构。当辅助隔离柱700的高度可以等于对应的第一过孔V1的深度和对应的第二过孔V2的深度之和时，辅助隔离柱700背离衬底100的一面与第二钝化层500背离衬底100的一面齐平。在这种情况下，通过让辅助隔离柱700的高度可以小于或等于对应的第一过孔V1的深度和对应的第二过孔V2的深度之和，可以保证后续在阵列基板000与盖板进行对盒以形成液晶面板后，阵列基板000中设置辅助隔离柱700的位置处不会影响液晶面板中的液晶分子的正常分布。
第二方面，对于位于非显示区00a内的第一过孔V1。如图5和图6所示，图5是图1示出的阵列基板在A2位置处的局部放大图，图6是图5示出的阵列基板在C-C’处的膜层结构示意图。阵列基板000还可以包括：位于非显示区00b内的第一电极S1、第二电极S2和第一透明转接电极T1。第一透明转接电极T1与像素电极300同层设置且材料相同。
其中，第一透明转接电极T1通过位于非显示区00b内的一部分第一过孔V1与第一电极S1第一电极接触，第一透明转接电极T1还通过位于非显示00b内的另一部分第一过孔V1与第二电极S2接触。
在本申请实施例中，在非显示区00b内设置的第一电极S1与第二电极S2有多种分布情况，本申请实施例以以下三种分布情况为例进行说明：
第一种分布情况，如图5和图6所示，第一电极S1与第二电极S2均可以与薄膜晶体管200的栅极203同层设置且材料相同。也即是，第一电极S1与第二电极S2均属于栅极金属层中的一部分。
在这种情况下，第一电极S1可以与显示区00a内分布的栅线G电连接，第 二电极S2用于与位于非显示区00b内的栅极信号输出端G0电连接。由于第一电极S1与第二电极S2之间可以通过第一透明转接电极T1电连接。因此，栅极信号输出端G0输出的栅极信号可以依次通过第二电极S2、第一透明转接电极T1与第一电极S1传递至栅线G上。
需要说明的是，由于栅极金属层在衬底100上的正透明的面积越大，在阵列基板000内通过构图工艺形成这个栅极金属层的过程中越容易积累静电，导致后续在栅极金属层上形的栅极绝缘层205越容易出现静电击穿的不良现象。因此，通过去除位于第一电极S1与第二电极S2之间的金属部分，可以降低这个栅极金属层在衬底100上的正投影的面积，以降低后续形成的栅极绝缘层205出现静电击穿的不良现象的概率。为此，后续需要可以单独通过与像素电极300同层设置且材料相同的第一透明转接电极T1，来导通第一电极S1与第二电极S2，以保证与第二电极S2电连接的栅极信号输出端G0能够向与第一电极S1电连接的栅线G传输栅极信号。
在本申请实施例中，由于栅极金属层位于栅极绝缘层205靠近衬底100的一侧，因此，需要在栅极绝缘层205内设置与第一过孔V1连通的第三过孔V3后，才能够让第一透明转接电极T1依次通过第一过孔V1和第三过孔V3与第一电极S1(或第二电极S2)接触。需要说明的是，在阵列基板000的制造过程中，在形成栅极绝缘层205后无需对其进行构图工艺，而是直接形成后续的膜层结构。这里，可以在第一钝化层200内形成第一过孔V1后，继续对栅极绝缘层205进行刻蚀后，便能够在栅极绝缘层205内形成与第一过孔V1连通的第三过孔V3。
在本申请中，可以在非显示区00b内设置栅极驱动(英文：Gate Driven on Array，简称：GOA)电路，该GOA电路的信号输出端即为栅极信号输出端G0。如图1所示，也可以在非显示区00b内绑定栅极驱动芯片004，且可以让栅极驱动芯片004的多个输出焊脚与非显示区00b内设置的多个栅极信号输出端G0一一对应电连接。这样，即可保证GOA电路或栅极驱动芯片004通过多个栅极信号输出端G0、第一电极S1、第一透明转接电极T1和第二电极S2向栅线G输出栅极信号。
第二种分布情况，如图5和图7所示，图7是图5示出的阵列基板在D-D’处的膜层结构示意图。第一电极S1可以与薄膜晶体管200的源极201和漏极202同层设置且材料相同。也即是，第一电极S1属于源漏极金属层中的一部分。第 二电极S2可以与薄膜晶体管200的栅极203同层设置且材料相同。也即是，第二电极S2属于栅极金属层中的一部分。
在这种情况下，第一电极S1可以与显示区00a内分布的数据线D电连接，第二电极S2用于与位于非显示区00b内的数据信号输出端D0电连接。由于第一电极S1与第二电极S2之间可以通过第一透明转接电极T1电连接。因此，数据信号输出端D0输出的数据信号可以依次通过第二电极S2、第一透明转接电极T1与第一电极S1传递至数据线D上。
需要说明的是，由于在非显示区00b内设置的数据信号输出端D0属于栅极金属层中的一部分，因此，当第一电极S1也属于源漏极金属层中的一部分时，第一电极S1可以与数据信号输出端D0直接电连接。又由于显示区00a分布的数据线D与第二电极S2均属于源漏极金属层中的一部分，因此，数据线D与第二电极S2之间可以直接电连接。为此，需要单独通过与像素电极300同层设置且材料相同的第一透明转接电极T1，来导通非同层设置的第一电极S1与第二电极S2，以保证与第二电极S2电连接的数据信号输出端D0能够向与第一电极S1电连接的数据线D传输数据信号。
还需要说明的是，为了降低栅极金属层在衬底100上的正投影的面积，可以在第一电极S1内设置隔断，以将第一电极S1分别两个断开的部分。其原理可以参考前述实施例中对应的部分，本申请实施例在此不再赘述。
还需要补充说明的是，栅极绝缘层205内设置有与第一过孔V1连通的第三过孔V3，该第三过孔V3的作用可以参考前述实施例中对应的部分。本申请实施例在此不再赘述。
在本申请中，如图1所示，可以在非显示区00b内绑定源极驱动芯片005，且可以让源极驱动芯片005的多个输出焊脚与非显示区00b内设置的多个数据信号输出端D0一一对应电连接。这样，即可保证源极驱动芯片005通过多个数据信号输出端D0、第一电极S1、第一透明转接电极T1和第二电极S2向数据线D输出数据信号。
需要说明的是，在图5中，一个数据信号输出端D0连接的两条数据线D，一个栅极信号输出端G0连接的两条栅线G。这样，在一个数据信号输出端D0与一个栅极信号输出端G0的控制下，可以同时向2×2个像素电极300施加像素电压。为此，这种阵列基板000可以用于制备液晶手写板。
由于用户通过书写工具在液晶手写板上进行书写时的书写笔迹通常较宽， 而像素电极300所在的子像素区域的宽度通常较小。因此，为了提高对书写笔迹的擦除效率，可以让每2×2个像素电极300所在的区域组成一个最小的擦除区域，后续液晶手写板在确定出这个最小的擦除区域内的书写笔迹需要被擦除时，可以同时向这个最小的擦除区域内的4个像素电极300施加像素电压，使得这个最小的擦除区域内的书写笔迹被擦除。
在其他的可能的实现方式中，也可以让一个数据信号输出端D0连接的一条数据线D或者更多的数据线D，一个栅极信号输出端G0连接的一条栅线G或者更多的栅线G。本申请实施例对此不做限定。
第三种分布情况，如图1所示，阵列基板000还可以包括：位于非显示区00a内的防静电结构800。第一电极S1与第二电极S2可以分别为防静电结构800内的两个电极。
在本申请实施例中，如图8所示，图8是图1示出的防静电结构的局部放大图。防静电结构800可以包括：第一静电释放电极801和第二静电释放电极802，以及位于第一静电释放电极801和第二静电释放电极802之间的多个串联的静电释放(英文：Electro-Static discharg；简称：ESD)二极管803。ESD二级管803可以包括：第一极、第二极、半导体层和第三极。其中，ESD二级管803中的第一极与第二极，可以与薄膜晶体管200的源极201和漏极202同层设置且材料相同，且第一极与第二极可以与半导体层接触；ESD二级管803中的第三极可以与薄膜晶体管200的栅极203同层设置且材料相同，且第三极可以与半导体层绝缘设置；ESD二级管803中的半导体层可以与薄膜晶体管200的有源层204同层设置且材料相同。这里，多个ESD二极管803中靠近于第一静电释放电极801的ESD二极管803中的第一极可以与这个第一静电释放电极801电连接，多个ESD二极管803中靠近于第二静电释放电极802的ESD二极管803中的第二极可以与这个第二静电释放电极802电连接。
在本申请中，第一静电释放电极801可以与显示区00a内的栅极G或数据线D电连接，第二静电释放电极802可以与静电释放信号线804电连接。这里，这个静电释放信号线804可以为后续实施例中的信号转接电极S3。需要说明的是，由于栅线G的一端需要与栅极信号输出端G0电连接，因此，与栅线G电连接的防静电结构800需要从栅线G背离栅极信号输出端G0的一端接入。同理，由于数据线D的一端需要与数据信号输出端D0电连接，因此，与数据线D电连接的防静电结构800需要从数据线D背离数据信号输出端D0的一端接入。 需要说明的是，图8是以与数据线D电连接的防静电结构800为例进行示意性说明的。
当阵列基板000在使用过程中产生静电时，静电电荷通过栅线G或数据线D传输至防静电结构800中的第一静电释放电极801，使与第一静电释放电极801电连接的ESD二极管803中的第一极与第三极之间产生耦合电容，当第三极上的电荷累积至ESD二极管803的导通电流值时，第三极可以使ESD二极管803中的有源层导通，将累积的静电电荷通过ESD二极管803的第二极和第二静电释放电极802释放至静电释放信号线804，从而将阵列基板000中产生的静电释放，以保护该阵列基板000。
在本申请实施例中，第一电极S1可以与薄膜晶体管200的源极201和漏极202同层设置且材料相同。也即是，第一电极S1属于源漏极金属层中的一部分。第二电极S2可以与薄膜晶体管200的栅极203同层设置且材料相同。也即是，第二电极S2属于栅极金属层中的一部分。第一电极S1与第二电极S2可以为防静电结构800内异层设置但需要电连接的两个电极。
需要说明的是，防静电结构800内异层设置但需要电连接的两个电极的位置多种，例如，如图9所示，图9是图8示出的防静电结构在E-E’处的膜层结构示意图，第一电极S1与第二电极S2位于防静电结构800内第一静电释放电极801中，也可以位于防静电结构800内第二静电释放电极802中，还可以位于防静电结构800内用于串联两个相邻的ESD二极管803的电极中。
在本申请中，在阵列基板000与盖板进行对盒处理的过程中，二者之间引入的异物可能会穿过第二钝化层500在非显示区00b内设置的第二过孔V2与第一透明转接电极T1接触。为此，为了降低在阵列基板000与盖板进行对盒处理的过程中，二者之间引入的异物导通第一透明转接电极T1与公共电极层的概率，也可以采用类似上述两种可能的实现方式来实现。本申请实施例在此不再赘述。
可选的，如图1、图10和图11所示，图10是图1示出的阵列基板在A3位置处的局部放大图，图11是图10示出的阵列基板在F-F’处的膜层结构示意图。第一钝化层400还具有位于非显示区00b内的第一镂空槽U1，第二钝化层500还具有位于非显示区00b内的第二镂空槽U2。其中，第二镂空槽U2在衬底100上的正投影与第一镂空槽U1在衬底100上的正投影存在交叠区域。示例的，第二镂空槽U2在衬底100上的正投影可以位于第一镂空槽U1在衬底100上的正投影内。
在本申请实施例中，如图2、图10和图11所示，阵列基板000还可以包括：位于显示区00a内的辅助信号线G1，以及位于非显示区00b内的信号转接电极S3和第二透明转接电极T2。
阵列基板000内的辅助信号线G1在衬底100上的正投影可以与像素电极300在衬底100上的正投影存在交叠区域。这里，辅助信号线G1可以与栅线G同层设置且材料相同，且辅助信号线G1的延伸方向可以与栅线G的延伸方向平行。辅助信号线G1可以与一行像素电极300中的每个像素电极300组成存储电容。该存储电容可以用于保持像素电极200的像素电压。
阵列基板000中的信号转接电极S3可以与辅助信号线G1同层设置且材料相同，且信号转接电极S3与辅助信号线G1可以直接电连接。信号转接电极S3在衬底100上的正投影与第一镂空槽U1在衬底100上的正投影存在交叠区域。
阵列基板000中的第二透明转接电极T2与像素电极200同层设置且材料相同。第二透明转接电极T2在衬底100上的正投影也可以与第一镂空槽U1在衬底100上的正投影存在交叠区域。这样，第二透明转接电极T2可以在第一镂空槽U1内与信号转接电极S3接触。
在本申请实施例中，显示区00a内设置的辅助信号线G1的电位，需要与后续制备出的液晶面板中的盖板内设置的公共电极层的电位相同。为此，辅助信号线G1可以通过位于非显示区00b内的信号转接电极S3和第二透明转接电极T2与盖板内设置的公共电极层接触，以保证公共电极层的电位与辅助信号线G1的电位一致。
示例的，第二透明转接电极T2背离衬底100的一侧可以从第二镂空槽U2中漏出。这样，第二透明转接电极T2背离衬底100的一侧用于通过导电转接结构与盖板内的公共电极层接触。其中，这个导电转接结构中的至少部分可以位于第二镂空槽U2内。为此，辅助信号线G1可以依次通过信号转接电极S3、第二透明转接电极T2和位于第二镂空槽U2内的导电转接结构与盖板内的公共电极层接触。
在一种可能的实现方式中，如图1所示，非显示区00b具有环形的封胶区域00c。如图12所示，图12是本申请实施例提供的一种液晶面板在F-F’处的膜层结构示意图。在阵列基板000与盖板001进行对盒前，可以在这个封胶区域00c涂覆封胶框002，以便后续对盒处理的阵列基板000与盖板001之间能够通过封胶框002连接。这里，封胶框002在衬底100上的正投影可以与第一镂 空槽U1在衬底100上的正投影相交叠。如此，可以在封胶框002中与第一镂空槽U1对应的部分内填充金属导电球002a，使得阵列基板000与盖板001之间通过封胶框002连接后，金属导电球002a可以与盖板001内的公共电极层001a接触，且金属导电球002a中的至少部分可以位于第二镂空槽U2与第二透明转接电极T2接触。为此，在封胶框002内填充的金属导电球002a即为导电转接结构。
需要说明的是，需要保证第二钝化层500内设置的第二镂空槽U2的尺寸较大，以确保在封胶框002内填充的金属导电球002a中的至少部分能够位于第二镂空槽U2内。
在本申请实施例中，第一钝化层400可以包括：至少一个呈长条状的第一镂空槽U1，和/或多个呈块状的第一镂空槽U1。为此，本申请实施例将以以下两种实现方式为例进行说明：
第一种实现方式，如图10和图11所示，当第一钝化层400包括多个呈块状的第一镂空槽U1时，第二透明转电极T2中的一部分位于第一镂空槽U1在衬底100上的正投影内，另一部分位于第一镂空槽U1在衬底100上的正投影外。这里，呈块状的第一镂空槽U1是指：第一镂空槽U1在衬底100上的正投影的形状为块状。例如，第一镂空槽U1在衬底100上的正投影的形状为长边和短边近似相等的矩形。
在这种情况下，第二钝化层500也可以包括：多个呈块状的第二镂空槽U2，多个第二镂空槽U2可以与多个第一镂空槽U1一一对应，且每个第二镂空槽U2在衬底100上的正投影可以位于对应的第一镂空槽U1在衬底100上的正投影内。这里，第二镂空槽U2背离衬底100的开口在平行于衬底100的任一方向上的宽度范围为：50微米至1000微米。如此，可以保证第二镂空槽U2的尺寸较大，使得导电转接结构中的至少部分可以位于第二镂空槽U2内与第二透明转接第电极T2接触。
第二种实现方式，如图13和图14所示，图13是图1示出的阵列基板在A5位置处的一种局部放大图，图14是图13示出的阵列基板在H-H’处的膜层结构示意图。当第一钝化层400包括至少一个呈长条状的第一镂空槽U1时，第二透明转电极T2在衬底100上的正投影全部可以全部位于第一镂空槽U1在衬底100上的正投影内。这里，呈长条状的第一镂空槽U1是指：第一镂空槽U1在衬底100上的正投影的形状为窗长条形。例如，第一镂空槽U1在衬底100上 的正投影的形状为长边和短边之间的差值较大的长条矩形。
在一种可能的情况中，第一钝化层400包括一个第一镂空槽U1，此时，第一镂空槽U1在衬底100上的正投影覆盖封胶区域00c中位于上侧的至少部分，和/或覆盖封胶区域00c中位于右侧的至少部分，例如，当第一镂空槽U1在衬底100上的正投影覆盖封胶区域00c中位于上侧的至少部分，且可以覆盖封胶区域00c中位于右侧的至少部分时，第一镂空槽U1在衬底100上的正投影的形状为由两个长条形组成的L形。
在另一种可能的情况中，第一钝化层400包括两个第一镂空槽U1，此时，一个第一镂空槽U1在衬底100上的正投影覆盖封胶区域00c中位于上侧的至少部分，另一个第一镂空槽U1在衬底100上的正投影覆盖封胶区域00c中位于右侧的至少部分。
在这种情况下，第二钝化层500也可以包括：至少一个呈长条形的第二镂空槽U2，且这个第二镂空槽U2在衬底100上的正投影可以位于第一镂空槽U1在衬底100上的正投影内。如此，可以保证第二镂空槽U2的尺寸较大，使得导电转接结构中的至少部分一定可以位于第二镂空槽U2内。并且，在此种情况下，还可以保证第二镂空槽U2内分布的导电转接结构的分布较为均匀，以保证后续显示区内的辅助信号线G1能够与盖板上设置的公共电极层之间稳定的电连接。
在一种示例性的实现方式中，如图14所示，信号转接电极S3中未被第一镂空槽U1的正投影覆盖的部分可以称为跨接电极S3’，该跨接电极S3’用于与显示区00a内设置的辅助信号线G1电连接。这样，通过辅助信号线G1可以通过跨接电极S3’与正投影被第一镂空槽U1覆盖的信号转接电极S3。
需要说明的是，如图11和图14所示，栅极绝缘层205内设置有与第一镂空槽U1连通的转接镂空槽U3。这里，栅极绝缘层205内的转接镂空槽U3的设置原因以及形成过程，可以参考上述实施例中栅极绝缘层205内的第三过孔V3的设置原因以及形成过程，这里不再进行赘述。
还需要说明的是，显示区00a内设置的各条辅助信号线G1均可以与信号转接电极S3电连接，且信号转接电极S3在衬底100上的正投影可以呈网格状，以减小信号转接电极S3在衬底100上的正投影的面积，进而可以降低在阵列基板000的制备过程中产生的静电出现击穿膜层的不良现象的概率。
还需说明的是，上述实施例中是以图1中的A3位置处分布多个呈块状的第一镂空槽U1，且图1中的A5位置处分布至少一个呈条状的第一镂空槽U1为例 进行示意性说明的。在其他的可能的实现方式中，可以在位置A3和位置A5均分布至少一个呈条状的第一镂空槽U1，也可以在位置A3和位置A5均分布多个呈块状的第一镂空槽U1，还可以在位置A3分布至少一个呈条状的第一镂空槽U1，在位置A5分布多个呈块状的第一镂空槽U1。本申请实施例对此不做限定。
可选的，如图1、图15和图16所示，图15是图1示出的阵列基板在A4位置处的局部放大图，图16是图15示出的阵列基板在G-G’处的膜层结构示意图。第一钝化层400还具有位于非显示区00b内的第一转接槽U4，第二钝化层500还具有位于非显示区00b内的第二转接槽U5。其中，第二转接槽U5在衬底100上的正投影与第一转接槽U4在衬底100上的正投影存在交叠区域。示例的，第二转接槽U5在衬底100上的正投影可以位于第一转接槽U4在衬底100上的正投影内。在本申请实施例中，第一转接槽U4与第一镂空槽U1可以相对设置的在显示区00a的两侧。示例的，第一镂空槽U1可以靠近显示区00a的一组相邻的侧边分布，例如，在图1中，第一镂空槽U1可以靠近显示区00a的右侧和上侧分布；第一转接槽U4至少可以靠近显示区00a的另一组相邻的侧边分布，例如，在图1中，第一转接槽U4可以靠近显示区00a的下侧和左侧分布。需要说明的是，当非显示区00b内设置有GOA电路，且GOA电路靠近显示区00a的左侧分布时，第一转接槽U4仅需要靠近显示区00a的下侧分布即可。
在本申请实施例中，如图1、图15和图16所示，阵列基板000还包括：位于显示区00a内的多条信号线，以及位于非显示区00b内的多个焊盘H和多个第三透明转接电极T3。
阵列基板000内的多条信号线可以与多个焊盘H一一对应电连接。这里，多个焊盘用于与驱动芯片进行绑定连接，该驱动芯片可以为栅极驱动芯片004，也可以为源极驱动芯片005。当阵列基板000内需要同时绑定栅极驱动芯和源极驱动芯片005时，在显示区00a内分布的信号线可以为栅线G，也可以为数据线D。这样，栅线G可以通过焊盘H与栅极驱动芯片004电连接，使得栅极驱动芯片004可以通过焊盘H向栅线G传输栅极信号；数据线D可以通过焊盘H与源极驱动芯片005电连接，使得源极驱动芯片005可以通过焊盘H向数据线D传输数据信号。当阵列基板000内仅需要绑定源极驱动芯片005时，在显示区00a内分布的信号线可以为数据线D，且数据线D可以通过焊盘H与源极驱动芯片005电连接。
阵列基板000内的焊盘H在衬底100上的正投影可以与第一转接槽U4在 衬底100上的正投影存在交叠区域。
阵列基板000内的第三透明转接电极T3与像素电极300通常设置且材料相同。且多个第三透明转接电极T3可以与多个焊盘H一一对应，每个第三明转接电极T3在衬底100上的正投影也可以与第一转接槽U4在衬底100上的正投影存在交叠区域。这样，每个第三明转接电极T3可以在第一转接槽U4内与对应的焊盘H接触。示例的，每个焊盘H在衬底100上的正投影的边界可以与对应的第三透明转接电极T3在衬底100上的正投影的边界重合。
可选的，焊盘H可以包括：层叠设置的第一子焊盘H1和第二子焊盘H2。在本申请中，第三透明转接电极T3分别与第一子焊盘H1和第二子焊盘H2接触。其中，第一子焊盘H1可以与栅线G同层设置且材料相同，第二子焊盘H2可以与数据线D同层设置且材料相同。也即是，焊盘H中的第一子焊盘H1属于栅极金属层中的一部分，焊盘H中的第二子焊盘H2属于源漏极金属层中的一部分。这样，当焊盘H采用两层不同的金属层制备形成时，可以保证焊盘H的整体高度较高，以保证后续在驱动芯片的绑定过程中，驱动芯片能够方便的绑定在阵列基板000上。
示例的，第二子焊盘H2具有第一辅助镂空槽K1，且第一辅助镂空槽K1在衬底100上的正投影位于第一子焊盘H1在衬底100上的正投影内。并且，由于栅极金属层与源漏极金属层之间具有栅极绝缘层205，为此，需要在栅极绝缘层205上设置与第一辅助镂空槽K1连通的第二辅助镂空槽K2。这样，第三明转接电极T3中的一部分可以依次穿过第一辅助镂空槽K1与第二辅助镂空槽K2与第一子焊盘H1接触，且第三明转接电极T3中位于第一辅助镂空槽K1外的部分可以与第二子焊盘H2接触。如此，可以保证第三透明转接电极T3分别与第一子焊盘H1和第二子焊盘H2接触。
在本申请实施例中，焊盘H背离衬底100的一侧可以从第二转接槽U5中漏出。这样，焊盘H背离衬底100的一侧用于通过异方性导电胶膜(英文：Anisotropic Conductive Film，简称：ACF)与驱动芯片内的焊脚接触。其中，这个ACF中的至少部分可以位于第二转接槽U5内。为此，焊盘H可以与ACF与驱动芯片内的焊脚电连接。需要说明的是，需要保证第二钝化层500内设置的第二转接槽U5的尺寸较大，以确保在阵列基板000上绑定驱动芯片的过程中，ACF中的至少部分能够位于第二转接槽U5内。
在本申请实施例中，第一钝化层400内设置的第一转接槽U4的个数可以为 一个，也可以为多个。为此，本申请实施例将以以下两种可选的实现方式为例进行说明：
第一种可选的实现方式，如图15和图16所示，当第一钝化层400包括一个第一转接槽U4时，阵列基板000内的分布的多个焊盘H在衬底100上的正投影均可以位于第一转接槽U3在衬底100上的正投影内。
在这种情况下，仅需要将第一钝化层400中用于分布多个焊盘H区域内的部分进行去除处理即可，可以有效的降低对第一钝化层400进行构图工艺的工艺难度。相应的，第二钝化层500内分布的第二转接槽U5的个数也为一个，且多个焊盘H在衬底100上的正投影均可以位于这个第二转接槽U5在衬底100上的正投影内。这样，可以保证在在阵列基板000上绑定驱动芯片的过程中，ACF能够位于第二转接槽U5内与焊盘H接触。
第二种可选的实现方式，如图17和图18所示，图17是图1示出的阵列基板在A4位置处的另一种局部放大图，图18是图17示出的阵列基板在I-I’处的膜层结构示意图。当第一钝化层400包括多个第一转接槽U4时，第一钝化层400内设置的各个第一转接槽U4均可以呈条状。多个第一转接槽U4可以与多个焊盘H一一对应，每个焊盘H在衬底100上的正投影中的至少部分位于对应的第一转接槽U4在衬底100上的正投影内。
在这种情况下，第二钝化层500内的第二转接槽U5的个数也为多个，多个第二转接槽U5可以与多个第一转接槽U4一一对应，且每个第二转接槽U5在衬底100上的正投影可以位于对应的第一转接槽U在衬底100上的正投影内。这里，第二转接槽U5背离衬底100的开口在平行于衬底100的任一方向上的宽度范围为：50微米至120微米。如此，可以保证第二转接槽U5的尺寸较大，使得ACF中的部分可以位于第二转接槽U5内。
在一种可能的实现方式中，如图17所示，每个第一转接槽U4的长度可以大于对应的焊盘H的长度。这样，每个焊盘H在衬底100上的正投影中可以全部位于对应的第一转接槽U4在衬底100上的正投影内。
在另一种可能的实现方式中，如图19所示，图19是图1示出的阵列基板在A4位置处的又一种局部放大图，每个第一转接槽U4的长度可以小于对应的焊盘H的长度。这样，每个焊盘H在衬底100上的正投影中的一部分位于对应的第一转接槽U4在衬底100上的正投影内。这里，图19示出的阵列基板在J-J’处的膜层结构示意图可以参考图18。
在上述两种情况下，每个焊盘H中的至少部分可以从相应的第二转接槽U5露出，以保证焊盘H中从第二转接槽U5露出的部分能够通过ACF与驱动芯片的焊脚接触。
综上所述，本申请实施例提供的阵列基板，包括：衬底，以及位于衬底一侧的像素电极、薄膜晶体管、第一钝化层和第二钝化层。由于在像素电极背离衬底一侧设置有第二钝化层。因此，在将这种阵列基板与盖板进行对盒处理以形成液晶面板的过程中，即使阵列基板与盖板之间引入了异物，通过在像素电极背离衬底一侧设置的第二钝化层的绝缘，可以保证异物不会将阵列基板内的像素电极与盖板内设置的公共电极层导通，进而可以避免后续制备得到的液晶面板内出正常显示或笔迹无法被擦除的不良现象，使得液晶面板带显示效果较好。又由于第一钝化层内设置的多个第一过孔中分布在显示区内的部分，可以与第二钝化层内设置的多个第二过孔中分布在显示区内的部分一一对应，且第二过孔在衬底上的正投影可以与对应的第一过孔在衬底上的正投影存在交叠区域。因此，在制备第一钝化层内的多个第一过孔的过程中使用的掩膜版，可以与制备第二钝化层内的多个第二过孔使用的掩膜板相同的。这样，在制备阵列基板的过程中，无需单独与第二钝化层对应的掩膜板进行开发和生产，进而可以有效的降低阵列基板的制造成本。
本申请实施例提供的一种阵列基板的制造方法，该阵列基板的制造方法用于制造上述实施例示出的阵列基板。该阵列基板的制造方法可以包括：
在衬底的一侧上依次形成薄膜晶体管、第一钝化层、像素电极和第二钝化层。
其中，阵列基板具有显示区，以及位于显示区外围的非显示，像素电极和薄膜晶体管均位于显示区内，像素电极位于薄膜晶体管背离衬底的一侧；第一钝化层位于像素电极与薄膜晶体管之间，且第一钝化层具有多个第一过孔，多个第一过孔中的至少部分位于显示区内，像素电极通过位于显示区内的第一过孔与薄膜晶体管电连接；第二钝化层位于像素电极背离衬底一侧，且第二钝化层具有多个第二过孔，多个第二过孔至少部分位于显示区内，位于显示区内的第二过孔与位于显示区内的第一过孔一一对应，且位于显示区内的第二过孔在衬底上的正投影与对应的第一过孔在衬底上的正投影存在交叠区域。
可选的。第一钝化层是采用目标掩膜板对位于薄膜晶体管背离衬底一侧绝 缘薄膜进行图案化处理得到的，第二钝化层是采用目标掩膜板对位于像素电极背离衬底一侧的绝缘层薄膜进行图案化处理得到的。
需要说明的是，上述实施例中的阵列基板的结构原理，可以参考前述实施例示出的阵列基板的结构实施例中对应的内容。这里不再进行赘述。
本申请实施例还提供了一种液晶面板，该液晶面板包括：相对设置的阵列基板和盖板，以及位于阵列基板和盖板之间的液晶层。在本申请实施例中，液晶面板中的阵列基板可以为上述实施例中的阵列基板。
在一种可能的实现方式中，液晶面板可以为液晶显示面板，此时，液晶面板中的盖板可以为彩膜基板。
在另一种可能的实现方式中，液晶面板也可以为液晶手写板，此时，液晶面板中的液晶层可以包括双稳态液晶分子，液晶面板中的盖板可以包括：柔性衬底，以及位于柔性衬底一侧的公共电极层。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本申请的可选的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (21)

  1. 一种阵列基板，其特征在于，所述阵列基板具有显示区，以及位于所述显示区外围的非显示区，所述阵列基板包括：
    衬底；
    位于所述衬底一侧的像素电极和薄膜晶体管，所述像素电极和所述薄膜晶体管均位于所述显示区内，所述像素电极位于所述薄膜晶体管背离所述衬底的一侧；
    位于所述像素电极与所述薄膜晶体管之间的第一钝化层，所述第一钝化层具有多个第一过孔，所述多个第一过孔中的至少部分位于所述显示区内，所述像素电极通过位于所述显示区内的第一过孔与所述薄膜晶体管电连接；
    以及，位于所述像素电极背离所述衬底一侧的第二钝化层，所述第二钝化层具有多个第二过孔，所述多个第二过孔中的至少部分位于所述显示区内，位于所述显示区内的第二过孔与位于所述显示区内的第一过孔一一对应，且位于所述显示区内的第二过孔在所述衬底上的正投影与对应的第一过孔在所述衬底上的正投影存在交叠区域。
  2. 根据权利要求1所述的阵列基板，其特征在于，所述第一过孔的中心轴与对应的第二过孔的中心轴重合。
  3. 根据权利要求2所述的阵列基板，其特征在于，所述第一过孔靠近所述衬底一侧的开口尺寸与背离所述衬底一侧的开口尺寸之比，等于对应的第二过孔靠近所述衬底一侧的开口尺寸与背离所述衬底一侧的开口尺寸之比。
  4. 根据权利要求3所述的阵列基板，其特征在于，所述第二过孔在所述衬底上的正投影位于对应的第一过孔在所述衬底上的正投影内。
  5. 根据权利要求1-4任一所述的阵列基板，其特征在于，所述多个第一过孔中的一部分第一过孔位于所述显示区内，另一部第一过孔位于所述非显示区内；所述多个第二过孔一部分第二过孔位于所述显示区内，另一部分第二过孔位于所述非显示区内；位于所述非显示区内的第二过孔与位于所述非显示区内的第 一过孔一一对应，且位于所述非显示区内的第二过孔在所述衬底上的正投影与对应的第一过孔在所述衬底上的正投影存在交叠区域。
  6. 根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述非显示区内的第一电极、第二电极和第一透明转接电极，所述第一透明转接电极与所述像素电极同层设置且材料相同；
    其中，所述第一透明转接电极通过位于所述非显示区内的一部分第一过孔与所述第一电极接触，所述第一透明转接电极还通过位于所述非显示内的另一部分第一过孔与所述第二电极接触。
  7. 根据权利要求6所述的阵列基板，其特征在于，所述第二过孔在平行于所述衬底的任一方向上的宽度的范围为：5微米至12微米。
  8. 根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述第二钝化层背离所述衬底一侧的多个支撑柱，以及与所述多个支撑柱同层设置且材料相同的多个辅助隔离柱，所述多个辅助隔离柱与所述多个第二过孔一一对应，且与所述多个第一过孔一一对应，所述辅助隔离柱中的至少部分位于对应的第一过孔和对应的第二过孔内。
  9. 根据权利要求8所述的阵列基板，其特征在于，所述辅助隔离柱的高度小于或等于对应的第一过孔的深度和对应的第二过孔的深度之和。
  10. 根据权利要求1-4、6-9任一所述的阵列基板，其特征在于，所述第一钝化层还具有位于所述非显示区内的第一镂空槽，所述第二钝化层还具有位于所述非显示区内的第二镂空槽；
    其中，所述第二镂空槽在所述衬底上的正投影与所述第一镂空槽在所述衬底上的正投影存在交叠区域。
  11. 根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述显示区内的辅助信号线，以及位于所述非显示区内的信号转接电极和第二透明转接电极；
    其中，所述辅助信号线在所述衬底上的正投影与所述像素电极在所述衬底上的正投影存在交叠区域；
    所述信号转接电极与所述辅助信号线同层设置且材料相同，且与所述辅助信号线电连接，所述信号转接电极在所述衬底上的正投影与所述第一镂空槽在所述衬底上的正投影存在交叠区域；
    所述第二透明转接电极与所述像素电极同层设置且材料相同，所述第二透明转接电极在所述第一镂空槽内与所述信号转接电极接触。
  12. 根据权利要求11所述的阵列基板，其特征在于，所述第一钝化层包括：至少一个第一镂空槽，所述第二透明转接电极在所述衬底上的正投影全部位于所述第一镂空槽在所述衬底上的正投影内；
    和/或，所述第一钝化层包括：多个第一镂空槽，所述第二透明转接电极中在所述衬底上的正投影中的一部分位于所述第一镂空槽在所述衬底上的正投影内，另一部分位于所述第一镂空槽在所述衬底上的正投影外。
  13. 根据权利要求12所述的阵列基板，其特征在于，所述第二透明转接电极背离所述衬底的一侧用于通过导电转接结构与盖板内的公共电极层接触，所述导电转接结构中的至少部分位于至少一个所述第二镂空槽内。
  14. 根据权利要求1-4、6-9、11-13任一所述的阵列基板，其特征在于，所述第一钝化层还具有位于所述非显示区内的第一转接槽，所述第二钝化层还具有位于所述非显示区内的第二转接槽；
    其中，所述第二转接槽在所述衬底上的正投影与所述第一转接槽在所述衬底上的正投影存在交叠区域。
  15. 根据权利要求14所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述显示区内的多条信号线，以及位于所述非显示区内的多个焊盘和多个第三透明转接电极；
    其中，所述多条信号线与所述多个焊盘一一对应电连接，所述焊盘在所述衬底上的正投影与所述第一转接槽在所述衬底上的正投影存在交叠区域；
    所述第三透明转接电极与所述像素电极同层设置且材料相同，且所述多个 第三透明转接电极与所述多个焊盘一一对应，所述第三转接电极在所述第一转接槽内与对应的焊盘接触。
  16. 根据权利要求15所述的阵列基板，其特征在于，所述第一钝化层包括一个所述第一转接槽，所述多个焊盘在所述衬底上的正投影均位于所述第一转接槽在所述衬底上的正投影内；
    或者，所述第一钝化层包括多个所述第一转接槽，各个所述第一转接槽均呈条状，多个所述第一转接槽与所述多个焊盘一一对应，所述焊盘在所述衬底上的正投影中的至少部分位于对应的第一转接槽在所述衬底上的正投影内。
  17. 根据权利要求1所述的阵列基板，其特征在于，所述多个第一过孔与所述多个第二过孔一一对应，每个所述第二过孔在所述衬底上的正投影与对应的第一过孔在所述衬底上的正投影存在交叠区域。
  18. 一种阵列基板的制造方法，其特征在于，所述方法包括：
    在衬底的一侧上依次形成薄膜晶体管、第一钝化层、像素电极和第二钝化层；
    其中，所述阵列基板具有显示区，以及位于所述显示区外围的非显示，所述像素电极和所述薄膜晶体管均位于所述显示区内，所述像素电极位于所述薄膜晶体管背离所述衬底的一侧；
    所述第一钝化层位于所述像素电极与所述薄膜晶体管之间，且所述第一钝化层具有多个第一过孔，所述多个第一过孔中的至少部分位于所述显示区内，所述像素电极通过位于所述显示区内的第一过孔与所述薄膜晶体管电连接；
    所述第二钝化层位于所述像素电极背离所述衬底一侧，且所述第二钝化层具有多个第二过孔，所述多个第二过孔至少部分位于所述显示区内，位于所述显示区内的第二过孔与位于所述显示区内的第一过孔一一对应，且位于所述显示区内的第二过孔在所述衬底上的正投影与对应的第一过孔在所述衬底上的正投影存在交叠区域。
  19. 根据权利要求18所述的方法，其特征在于，所述第一钝化层是采用目标掩膜板对位于薄膜晶体管背离所述衬底一侧绝缘薄膜进行图案化处理得到的， 所述第二钝化层是采用所述目标掩膜板对位于像素电极背离所述衬底一侧的绝缘层薄膜进行图案化处理得到的。
  20. 一种液晶面板，其特征在于，包括：相对设置的阵列基板和盖板，以及位于所述阵列基板和所述盖板之间的液晶层，所述阵列基板为权利要求1至17任一所述的阵列基板。
  21. 根据权利要求10所述液晶面板，其特征在于，所述液晶面板为液晶手写板，所述液晶层包括双稳态液晶分子；
    所述盖板包括：柔性衬底，以及位于所述柔性衬底一侧的公共电极层。
PCT/CN2022/116330 2022-08-31 2022-08-31 阵列基板及其制造方法、液晶面板 WO2024045076A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280002972.7A CN117957489A (zh) 2022-08-31 2022-08-31 阵列基板及其制造方法、液晶面板
PCT/CN2022/116330 WO2024045076A1 (zh) 2022-08-31 2022-08-31 阵列基板及其制造方法、液晶面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/116330 WO2024045076A1 (zh) 2022-08-31 2022-08-31 阵列基板及其制造方法、液晶面板

Publications (1)

Publication Number Publication Date
WO2024045076A1 true WO2024045076A1 (zh) 2024-03-07

Family

ID=90099911

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/116330 WO2024045076A1 (zh) 2022-08-31 2022-08-31 阵列基板及其制造方法、液晶面板

Country Status (2)

Country Link
CN (1) CN117957489A (zh)
WO (1) WO2024045076A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000684A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정표시장치와 그 제조방법
CN101008750A (zh) * 2006-01-26 2007-08-01 爱普生映像元器件有限公司 液晶装置和电子设备
CN101276103A (zh) * 2007-03-28 2008-10-01 爱普生映像元器件有限公司 液晶装置、其制造方法及电子设备
JP2009036947A (ja) * 2007-08-01 2009-02-19 Seiko Epson Corp 液晶装置の製造方法、および液晶装置
CN109870855A (zh) * 2019-04-09 2019-06-11 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及液晶显示装置
CN112327546A (zh) * 2020-11-18 2021-02-05 京东方科技集团股份有限公司 液晶手写板、手写装置及手写装置的控制方法
CN113064304A (zh) * 2021-03-29 2021-07-02 京东方科技集团股份有限公司 液晶显示面板及其制作方法、液晶显示装置
CN215813670U (zh) * 2021-04-23 2022-02-11 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000684A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정표시장치와 그 제조방법
CN101008750A (zh) * 2006-01-26 2007-08-01 爱普生映像元器件有限公司 液晶装置和电子设备
CN101276103A (zh) * 2007-03-28 2008-10-01 爱普生映像元器件有限公司 液晶装置、其制造方法及电子设备
JP2009036947A (ja) * 2007-08-01 2009-02-19 Seiko Epson Corp 液晶装置の製造方法、および液晶装置
CN109870855A (zh) * 2019-04-09 2019-06-11 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及液晶显示装置
CN112327546A (zh) * 2020-11-18 2021-02-05 京东方科技集团股份有限公司 液晶手写板、手写装置及手写装置的控制方法
CN113064304A (zh) * 2021-03-29 2021-07-02 京东方科技集团股份有限公司 液晶显示面板及其制作方法、液晶显示装置
CN215813670U (zh) * 2021-04-23 2022-02-11 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
CN117957489A (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
JP4386862B2 (ja) 液晶表示装置及びその製造方法
TWI608279B (zh) 液晶顯示裝置及其製造方法
US7714974B2 (en) Liquid crystal display device and method of fabricating the same
JP5311531B2 (ja) 半導体チップの実装された表示パネル
KR100421344B1 (ko) 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기
CN101762924B (zh) 电泳显示设备及其制造方法
US8780309B2 (en) Mother panel of liquid crystal display and method of manufacturing liquid crystal display using the same
WO2022193699A1 (zh) 显示基板及显示装置
US7671956B2 (en) Liquid crystal display panel and fabricating method thereof
EP0380311B1 (en) Active matrix addressed liquid crystal image display and method for fabricating the same
US20220291538A1 (en) Array substrate, liquid crystal display panel and method for manufacturing the same, and display apparatus
JP2009237280A (ja) 表示装置
JP2011164302A (ja) 電気泳動表示装置、電子機器
US6940576B2 (en) Display device
CN106200153A (zh) 一种液晶显示装置
JP2000347173A (ja) 液晶表示装置とその製造方法
WO2024045076A1 (zh) 阵列基板及其制造方法、液晶面板
WO2023221782A1 (zh) 显示面板、显示面板的制作方法及显示装置
KR101433105B1 (ko) 액정표시장치용 어레이 모기판 및 그 제조방법
CN114690487A (zh) 液晶显示面板和显示装置
WO2016112688A1 (zh) 阵列基板及其制造方法、和显示装置
JPH028817A (ja) 電気装置の製造方法
JP2004309849A (ja) 電気光学装置及び電子機器
US10095069B2 (en) Liquid crystal display and method for manufacturing the same
US20220320234A1 (en) Display substrate, manufacturing method thereof, and display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22956902

Country of ref document: EP

Kind code of ref document: A1