WO2024043413A1 - 초미세 수직형 led 디스플레이의 제조 방법 - Google Patents

초미세 수직형 led 디스플레이의 제조 방법 Download PDF

Info

Publication number
WO2024043413A1
WO2024043413A1 PCT/KR2022/020395 KR2022020395W WO2024043413A1 WO 2024043413 A1 WO2024043413 A1 WO 2024043413A1 KR 2022020395 W KR2022020395 W KR 2022020395W WO 2024043413 A1 WO2024043413 A1 WO 2024043413A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
ultra
fine vertical
led
handling
Prior art date
Application number
PCT/KR2022/020395
Other languages
English (en)
French (fr)
Inventor
민정홍
김자연
김사웅
정지호
홍은아
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Publication of WO2024043413A1 publication Critical patent/WO2024043413A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Definitions

  • the present invention relates to a method of manufacturing an ultra-fine vertical LED display, and more specifically, to a method of manufacturing an ultra-fine vertical LED display that facilitates the transfer of ultra-fine vertical LEDs and enables the implementation of ultra-high resolution displays. It's about.
  • Micro LED is a next-generation display material that shrinks existing LED chips.
  • micro LED panels are made by connecting LED chips that emit light, there are no restrictions on size, shape, and resolution.
  • the mainstream micro LED is a horizontal micro LED with two electrodes and a semiconductor arranged horizontally.
  • the horizontal micro LED according to the prior art is difficult to mass-produce, and requires a process of miniaturizing the micro LED chip and individually transferring it, which requires a lot of cost and time.
  • FIG. 1 and 2 are diagrams for explaining a method of manufacturing a vertical LED display according to the prior art.
  • FIG. 1 shows a chemical lift-off method of an ultra-fine vertical LED display according to the prior art.
  • Figure 2 is a drawing to explain the laser lift-off method of an ultra-fine vertical LED display according to the prior art.
  • the ultra-fine vertical LED 22 includes a u-Gan/AIN buffer layer 12, a first semiconductor layer 14 of an n-GaN layer, and MQWs on a substrate 11. It is composed of an active layer 15, a second semiconductor layer 16, a p-GaN layer, and a transparent electrode layer 17, an ITO layer.
  • the ultra-fine vertical LED 22 uses a chemical lift-off method or a laser lift-off method to remove the substrate 11. Since the 2 to 4 ⁇ m buffer layer 120 remains after removal, an additional removal process of the thick buffer layer 120 is essential to proceed with vertical transfer.
  • the present invention was developed to solve the above-described problem, and the method of manufacturing an ultra-fine vertical LED display according to the present invention is intended to facilitate the transfer of ultra-fine vertical LEDs and enable the implementation of an ultra-high resolution display.
  • a method of manufacturing an ultra-fine vertical LED display according to an embodiment of the present invention to solve the above-described problem includes forming a buffer layer on a substrate, and forming a first semiconductor layer with a nanoporous layer on the buffer layer.
  • a template forming step of forming a template By sequentially forming a second semiconductor layer, an active layer, a third semiconductor layer, and a transparent electrode layer on the template using MOCVD (Metal Organic Chemical Vapor Deposition) to form a target layer, the nanoporous layer is rearranged.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • Forming a handling layer separated from the cavity layer and separating the LED An LED transfer step of transferring the second semiconductor layer of the ultra-fine vertical LED onto a display panel using a bonding layer; and a handling layer removal step of removing the metal stressor layer and the handling layer from the ultra-fine vertical LED transferred on the display panel. It is composed including.
  • the template forming step may further include forming the nanoporous layer by electro-chemical etching the semiconductor layer.
  • the LED forming step may be performed by etching the target layer and the second semiconductor layer to form a remaining layer with a thickness of 10 to 500 nm in contact with the cavity layer.
  • the handling layer forming and LED separation steps may sequentially form a metal stressor layer and a handling layer of a polymer material on the plurality of ultra-fine vertical LEDs.
  • it may further include a residual layer removal step of removing the residual layer from the plurality of ultrafine vertical LEDs separated from the cavity layer.
  • the LED transfer step may transfer the second semiconductor layer of the ultra-fine vertical LED onto the display panel using ACF (Anisotropic Conductive Film).
  • the substrate is a sapphire substrate
  • the buffer layer is a u-Gan/AlGaN/AIN buffer layer
  • the nanoporous layer is an n-GaN nanoporous layer.
  • the second semiconductor layer may be composed of an n-GaN layer
  • the active layer may be composed of an MQWs layer
  • the third semiconductor layer may be composed of a p-GaN layer
  • the transparent electrode layer may be composed of an ITO (Indium Tin Oxide) layer.
  • the method of manufacturing an ultra-fine vertical LED display according to the present invention facilitates the transfer of ultra-fine vertical LEDs, enabling the implementation of an ultra-high resolution display.
  • Figure 1 is a diagram for explaining a chemical lift-off method of an ultra-fine vertical LED display according to the prior art.
  • Figure 2 is a diagram for explaining a laser lift-off method of an ultra-fine vertical LED display according to the prior art.
  • 3 and 4 are diagrams for explaining a method of manufacturing an ultra-fine vertical LED display according to an embodiment of the present invention.
  • Figure 5 is a diagram showing a nanoporous layer according to an embodiment of the present invention.
  • Figure 6 is a diagram showing the target layer of an ultra-fine vertical LED display including a cavity layer according to an embodiment of the present invention.
  • Figures 3 and 4 are diagrams for explaining a method of manufacturing an ultra-fine vertical LED display according to an embodiment of the present invention
  • Figure 5 shows a nanoporous layer according to an embodiment of the present invention.
  • FIG. 6 is a diagram showing the target layer of an ultra-fine vertical LED display including a cavity layer according to an embodiment of the present invention.
  • a buffer layer 120 and a first semiconductor layer 130 are formed on the substrate 110, and a nanoporous layer ( Nanoporous Layer) is formed to form a template.
  • the substrate 110 may be composed of a sapphire substrate
  • the buffer layer 120 may be composed of a u-Gan/AlGaN/AIN buffer layer. You can.
  • the nanoporous layer (Nanoporous Layer: 130) will be composed of an n-GaN nanoporous layer (Nanoporous Layer) formed by electrochemical etching of the n-GaN layer (130), which is a semiconductor layer.
  • 5 shows a partial cross-section (A) of the nanoporous layer 131.
  • the second semiconductor layer 140, the active layer 150, the third semiconductor layer 160, and the transparent electrode layer 170 are sequentially formed on the nanoporous layer 131.
  • a target layer (Target Layer: 200) is formed, and FIG. 6 shows a partial cross-section (B) of the target layer (Target Layer: 200).
  • the second semiconductor layer 140, the active layer 150, and the third semiconductor layer 160 are sequentially formed on the template using MOCVD (Metal Organic Chemical Vapor Deposition) to form a target layer.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the nanoporous layer 131 is rearranged to form a cavity layer.
  • a micrometer-sized, that is, micro-void-shaped cavity is formed in the nanoporous layer 131 through high temperature exposure using MOCVD (Metal Organic Chemical Vapor Deposition), thereby forming the cavity layer 131. This can be formed.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • a transparent electrode layer 170 is formed on the third semiconductor layer 160.
  • the second semiconductor layer 140 is an n-GaN layer
  • the active layer 150 is an MQWs (Multi Quantum Wells) layer
  • the third semiconductor layer 160 may be composed of a p-GaN layer
  • the transparent electrode layer 170 may be composed of an ITO (Indium Tin Oxide) layer.
  • the target layer 200 is etched to form a plurality of ultra-fine vertical LEDs 220.
  • the ultra-fine vertical LED 220 includes a second semiconductor layer 141 which is an n-GaN layer, an active layer 151 which is an MQWs layer, a third semiconductor layer 161 which is a p-GaN layer, and a transparent electrode layer 171 which is an ITO layer. ) is composed of.
  • a residual layer 142 with a thickness of 10 to 500 nm is formed in contact with the nanoporous layer (Nanoporous Layer: 130). It can be.
  • a metal stressor layer 180 and a handling layer 190 are sequentially formed on the plurality of ultra-fine vertical LEDs 220, and at this time, the cavity Since the interfacial toughness is reduced due to the (Cavity) layer, as shown in (e) of FIG. 3, the plurality of ultra-fine vertical The type LED 220 is automatically and easily mechanically separated from the cavity layer.
  • the metal stressor layer 180 may be composed of a metal having tensile force, and more specifically, may be composed of a chromium (Cr) or nickel (Ni) material, and may also be formed in the space formed by etching the target layer 200.
  • a metal layer 185 filled with the same metal as the metal used as the metal stressor layer 180 may be formed.
  • the handling layer 131 may be made of a polymer material.
  • a residual layer 142 remains in the plurality of separated ultrafine vertical LEDs 220, so the separation as shown in (g) of FIG. 4 The remaining layer 142 is removed from the plurality of ultra-fine vertical LEDs 220.
  • the second semiconductor layer 140 of the ultra-fine vertical LED 220 is placed on the display panel 300 via the bonding layer 310. die in battle
  • the second semiconductor layer 140 of the ultra-fine vertical LED 220 is attached to the display panel 300 through a bonding layer 310 made of ACF (Anisotropic Conductive Film). It can be transcribed to .
  • ACF Anaisotropic Conductive Film
  • the metal stressor layer 180 and the handling layer 190 are formed from the ultra-fine vertical LED 220 transferred on the display panel 300. is removed to complete an ultra-fine vertical LED display.
  • the method of manufacturing an ultra-fine vertical LED display according to the present invention can facilitate the transfer of the ultra-fine vertical LED 200 and enable the implementation of an ultra-high resolution display.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 초미세 수직형 LED 디스플레이의 제조 방법에 관한 것으로, 기판에 버퍼층을 형성하고, 상기 버퍼층 상에 나노다공성층(Nanoporous Layer)이 형성된 제1 반도체층을 형성하여 템플릿(Template)을 구성하는 템플릿 형성 단계; 상기 나노다공성층이 재배열되어 캐비티(Cavity)층을 형성하는 타겟층 형성 단계; 상기 타겟층을 에칭(etching)해 다수의 초미세 수직형 LED를 형성하는 LED 형성 단계; 상기 다수의 초미세 수직형 LED에 금속 스트레서(Metal Stressor)층과 핸들링층을 순차적으로 형성하여, 상기 금속 스트레서(Metal Stressor)층과 상기 핸들링층의 인장력에 의해 상기 다수의 초미세 수직형 LED가 상기 캐비티(Cavity)층으로부터 분리되는 핸들링층 형성 및 LED 분리 단계; 본딩층을 매개로 하여, 상기 초미세 수직형 LED의 상기 제2 반도체층을 하여 디스플레이 패널 상에 전사하는 LED 전사 단계; 및 상기 디스플레이 패널 상에 전사된 초미세 수직형 LED로부터 상기 금속 스트레서(Metal Stressor)층과 상기 핸들링층을 제거하는 핸들링층 제거 단계;를 포함하여 구성된다.

Description

초미세 수직형 LED 디스플레이의 제조 방법
본 발명은 초미세 수직형 LED 디스플레이의 제조 방법에 관한 것으로, 보다 상세하게는 초미세 수직형 LED의 전사를 용이하도록 하여 초고해상도 디스플레이의 구현이 가능하도록 한 초미세 수직형 LED 디스플레이의 제조 방법에 관한 것이다.
마이크로 LED는 기존 LED칩을 축소한 차세대 디스플레이 소재이다.
마이크로 LED는 빛을 내는 LED칩을 이어 붙이는 방식으로 패널을 만들기 때문에 크기와 형태, 해상도에 제약이 없으며, 현재 마이크로 LED는 두 개의 전극과 반도체를 수평 배치한 수평형 마이크로 LED가 주류를 이루고 있다.
이와 같은 마이크로 LED는 전류가 통하는 전극 사이의 간격을 줄이는 것이 중요하며, 전극 사이가 멀면 광 효율이 낮아지고 발열 현상에 따른 수명 저하, 낮은 해상도 문제가 나타난다.
그러나, 종래 기술에 따른 수평형 마이크로 LED는 대량생산이 어려우며, 마이크로 LED 칩을 소형화하여 개별 전사하는 공정을 이 필요하므로 소요 비용 및 시간이 많이 필요하다.
따라서, 최근에는 이와 같은 수평형 마이크로 LED를 개선한 수직형 마이크로 LED에 대한 개발이 이루어지고 있다.
도 1 및 도 2는 종래 기술에 따른 수직형 LED 디스플레이의 제조 방법을 설명하기 위한 도면으로서, 보다 상세하게 설명하면 도 1은 종래 기술에 따른 초미세 수직형 LED 디스플레이의 화학적 분리(Chemical lift-off) 방법을 설명하기 위한 도면이고, 도 2는 종래 기술에 따른 초미세 수직형 LED 디스플레이의 레이저 분리(Laser lift-off) 방법을 설명하기 위한 도면이다.
도 1 및 도 2에서와 같이 종래 기술에 따른 초미세 수직형 LED(22)는 기판(11) 상에 u-Gan/AIN 버퍼층(12), n-GaN층인 제1 반도체층(14), MQWs층인 활성층(15), p-GaN층인 제2 반도체층(16), ITO층인 투명전극층(17)으로 구성된다.
이와 같은 종래 기술에 따른 초미세 수직형 LED(22)는 기판(11)의 제거를 위하여 화학적 분리(Chemical lift-off) 방법 또는 레이저 분리(Laser lift-off) 방법을 사용하며, 기판(11)의 제거 후에는 2 내지 4 ㎛의 버퍼층(120)이 잔존하게 되므로, 수직형 전사를 진행하기 위해서는 두꺼운 버퍼층(120)의 추가적인 제거 공정이 필수적이다.
따라서, 이와 같은 종래 기술에 따른 LED 디스플레이의 제조 방법을 개선하여 초미세 수직형 LEDdml 전사가 가능하도록 하고 초고해상도 디스플레이의 구현이 가능하도록 한 초미세 수직형 LED 디스플레이의 제조 방법이 필요하다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 본 발명에 따른 초미세 수직형 LED 디스플레이의 제조 방법은 초미세 수직형 LED의 전사를 용이하도록 하여 초고해상도 디스플레이의 구현이 가능하도록 하고자 한다.
전술한 문제를 해결하기 위한 본 발명의 일실시예에 따른 초미세 수직형 LED 디스플레이의 제조 방법은, 기판에 버퍼층을 형성하고, 상기 버퍼층 상에 나노다공성층(Nanoporous Layer)이 형성된 제1 반도체층을 형성하여 템플릿(Template)을 구성하는 템플릿 형성 단계; MOCVD(Metal Organic Chemical Vapor Deposition)를 이용해 상기 템플릿 상에 제2 반도체층, 활성층, 제3 반도체층 및 투명전극층을 순차적으로 형성하여 타겟층(Target Layer)을 형성함으로써, 상기 나노다공성층이 재배열되어 캐비티(Cavity)층을 형성하는 타겟층 형성 단계; 상기 타겟층을 에칭(etching)해 다수의 초미세 수직형 LED를 형성하는 LED 형성 단계; 상기 다수의 초미세 수직형 LED에 금속 스트레서(Metal Stressor)층과 핸들링층을 순차적으로 형성하여, 상기 금속 스트레서(Metal Stressor)층과 상기 핸들링층의 인장력에 의해 상기 다수의 초미세 수직형 LED가 상기 캐비티(Cavity)층으로부터 분리되는 핸들링층 형성 및 LED 분리 단계; 본딩층을 매개로 하여, 상기 초미세 수직형 LED의 상기 제2 반도체층을 하여 디스플레이 패널 상에 전사하는 LED 전사 단계; 및 상기 디스플레이 패널 상에 전사된 초미세 수직형 LED로부터 상기 금속 스트레서(Metal Stressor)층과 상기 핸들링층을 제거하는 핸들링층 제거 단계; 를 포함하여 구성된다.
본 발명의 다른 일실시예에 따르면, 상기 템플릿 형성 단계는 상기 반도체 층을 전기 화학적 에칭(electro-chemical etching)하여 상기 나노다공성층(Nanoporous Layer)을 형성하는 단계;를 더 포함하여 구성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 LED 형성 단계는 상기 타겟층제2 반도체층을 에칭(etching)하여 상기 캐비티(Cavity)층에 접하는 10 내지 500 nm 두께의 잔여층을 형성할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 핸들링층 형성 및 LED 분리 단계는 상기 다수의 초미세 수직형 LED에 금속 스트레서(Metal Stressor)층과 폴리머 재료의 핸들링층을 순차적으로 형성할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 캐비티층으로부터 분리된 상기 다수의 초미세 수직형 LED로부터 상기 잔여층을 제거하는 잔여층 제거 단계;를 더 포함하여 구성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 LED 전사 단계는 ACF(Anisotropic Conductive Film)을 매개로 하여, 상기 초미세 수직형 LED의 상기 제2 반도체층을 디스플레이 패널 상에 전사할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 기판은 사파이어(Sapphire) 기판, 상기 버퍼층은 u-Gan/AlGaN/AIN 버퍼층, 상기 나노다공성층(Nanoporous Layer)은 n-GaN 나노다공성층(Nanoporous Layer), 상기 제2 반도체층은 n-GaN층, 상기 활성층은 MQWs층, 상기 제3 반도체층은 p-GaN층, 상기 투명전극층은 ITO(Indium Tin Oxide)층으로 구성될 수 있다.
본 발명에 따른 초미세 수직형 LED 디스플레이의 제조 방법은 초미세 수직형 LED의 전사를 용이하도록 하여 초고해상도 디스플레이의 구현이 가능하다.
도 1은 종래 기술에 따른 초미세 수직형 LED 디스플레이의 화학적 분리(Chemical lift-off) 방법을 설명하기 위한 도면이다.
도 2는 종래 기술에 따른 초미세 수직형 LED 디스플레이의 레이저 분리(Laser lift-off) 방법을 설명하기 위한 도면이다.
도 3 및 도 4는 본 발명의 일실시예에 따른 초미세 수직형 LED 디스플레이의 제조 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일실시예에 따른 나노다공성층(Nanoporous Layer)을 도시한 도면이다.
도 6은 본 발명의 일실시예에 따른 캐비티(Cavity)층을 포함한 초미세 수직형 LED 디스플레이의 타겟층(Target Layer)을 도시한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
또한, 명세서 전체에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다. 또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 3 및 도 4는 본 발명의 일실시예에 따른 초미세 수직형 LED 디스플레이의 제조 방법을 설명하기 위한 도면이고, 도 5는 본 발명의 일실시예에 따른 나노다공성층(Nanoporous Layer)을 도시한 도면이고, 도 6은 본 발명의 일실시예에 따른 캐비티(Cavity)층을 포함한 초미세 수직형 LED 디스플레이의 타겟층(Target Layer)을 도시한 도면이다.
이후부터는 도 3 내지 도 6을 참조하여 본 발명의 일실시예에 따른 초미세 수직형 LED 디스플레이의 제조 방법을 설명하기로 한다.
먼저, 도 3의 (a)에 도시된 바와 같이 기판(110) 상에 버퍼층(120)과 제1 반도체층(130)을 형성하며, 상기 제1 반도체층(130)의 상층부에는 나노다공성층(Nanoporous Layer)이 형성되어 템플릿(Template)이 구성된다.이때, 상기 기판(110)은 사파이어(Sapphire) 기판으로 구성될 수 있으며, 상기 버퍼층(120)은 u-Gan/AlGaN/AIN 버퍼층으로 구성될 수 있다.
또한, 상기 나노다공성층(Nanoporous Layer: 130)은 반도체층인 n-GaN층(130)을 전기 화학적 에칭(electro-chemical etching)을 하여 형성한 n-GaN 나노다공성층(Nanoporous Layer)으로 구성될 수 있으며, 도 5는 이와 같은 상기 나노다공성층(131)의 일부 단면부(A)를 도시하고 있다.
이후, 도 3의 (b)에 도시된 바와 같이 상기 나노다공성층(131) 상에 제2 반도체층(140), 활성층(150), 제3 반도체층(160) 및 투명전극층(170)을 순차적으로 형성하여 타겟층(Target Layer: 200)을 형성하며, 도 6은 상기 타겟층(Target Layer: 200)의 일부 단면부(B)를 도시하고 있다.
이때, 본 발명의 일실시예에 따르면 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용해 상기 템플릿 상에 제2 반도체층(140), 활성층(150), 제3 반도체층(160)을 순차적으로 형성하여 타겟층(Target Layer)을 형성함으로써, 상기 나노다공성층(131)이 재배열되어 캐비티(Cavity)층을 형성하게 된다.
즉, MOCVD(Metal Organic Chemical Vapor Deposition)를 이용한 고온 노출을 통해 상기 나노다공성층(131)에 마이크로미터 크기, 즉 마이크로 보이드(Micro-void) 형태의 캐비티(Cavity)가 형성됨으로써 캐비티층(131)이 형성될 수 있다.
또한, 상기 제3 반도체층(160) 상에는 투명전극층(170)이 형성된다.이때, 상기 제2 반도체층(140)은 n-GaN층, 상기 활성층(150)은 MQWs(Multi Quantum Wells)층, 상기 제3 반도체층(160)은 p-GaN층, 상기 투명전극층(170)은 ITO(Indium Tin Oxide)층으로 구성될 수 있다.
이후에는 도 3의 (c)에 도시된 바와 같이 상기 타겟층(200)을 에칭(etching)하여, 다수의 초미세 수직형 LED(220)를 형성한다.
그에 따라, 상기 초미세 수직형 LED(220)는 n-GaN층인 제2 반도체층(141), MQWs층인 활성층(151), p-GaN층인 제3 반도체층(161), ITO층인 투명전극층(171)으로 구성된다.
이때, 보다 구체적으로 상기 타겟층(200)의 상기 제2 반도체층(140)을 에칭(etching)함으로써 상기 나노다공성층(Nanoporous Layer: 130)에 접하는 10 내지 500 nm 두께의 잔여층(142)을 형성될 수 있다.
이후, 도 3의 (d)에 도시된 바와 같이 상기 다수의 초미세 수직형 LED(220)에 금속 스트레서(Metal Stressor)층(180)과 핸들링층(190)을 순차적으로 형성하며, 이때 상기 캐비티(Cavity)층으로 인해 계면인성이 감소되므로 도 3의 (e)에 도시된 바와 같이 상기 금속 스트레서(Metal Stressor)층(180)과 상기 핸들링층(190)의 인장력에 의해 상기 다수의 초미세 수직형 LED(220)가 캐비티(Cavity)층으로부터 자동적으로 용이하게 기계적 분리(mechanical lift-off)가 이루어진다.
이때, 상기 금속 스트레서층(180)은 인장력을 가지는 금속으로 구성될 수 있으며, 보다 구체적으로 크롬(Cr) 또는 니켈(Ni) 재료로 구성될 수 있으며, 또한 상기 타겟층(200)의 에칭으로 형성된 공간에는 상기 금속 스트레서층(180)의 재료가 되는 금속과 동일한 금속이 채워진 금속층(185)이 형성될 수 있다.
한편, 상기 핸들링층(131)은 폴리머(Polymer) 재료로 구성될 수 있다.
또한, 도 4의 (f)에 도시된 바와 같이 상기 분리된 상기 다수의 초미세 수직형 LED(220)에는 잔여층(142)이 남아 있으므로, 도 4의 (g)에 도시된 바와 같이 상기 분리된 상기 다수의 초미세 수직형 LED(220)로부터 상기 잔여층(142)을 제거한다.
이후에는, 도 4의 (h)에 도시된 바와 같이 본딩층(310)을 매개로 하여, 상기 초미세 수직형 LED(220)의 상기 제2 반도체층(140)을 디스플레이 패널 상(300)에 전사한다.
보다 상세하게 설명하면, ACF(Anisotropic Conductive Film)로 구성되는 본딩층(310)을 매개로 하여, 상기 초미세 수직형 LED(220)의 상기 제2 반도체층(140)을 디스플레이 패널(300) 상에 전사할 수 있다.
이후, 도 4의 (i)에 도시된 바와 같이 상기 디스플레이 패널(300) 상에 전사된 초미세 수직형 LED(220)로부터 상기 금속 스트레서(Metal Stressor)층(180)과 상기 핸들링층(190)을 제거하여 초미세 수직형 LED 디스플레이를 완성한다.
이와 같이 본 발명에 따른 초미세 수직형 LED 디스플레이의 제조 방법은 초미세 수직형 LED(200)의 전사를 용이하도록 하여 초고해상도 디스플레이의 구현이 가능하도록 할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (7)

  1. 기판에 버퍼층을 형성하고, 상기 버퍼층 상에 나노다공성층(Nanoporous Layer)이 형성된 제1 반도체층을 형성하여 템플릿(Template)을 구성하는 템플릿 형성 단계;
    MOCVD(Metal Organic Chemical Vapor Deposition)를 이용해 상기 템플릿 상에 제2 반도체층, 활성층, 제3 반도체층 및 투명전극층을 순차적으로 형성하여 타겟층(Target Layer)을 형성함으로써, 상기 나노다공성층이 재배열되어 캐비티(Cavity)층을 형성하는 타겟층 형성 단계;
    상기 타겟층을 에칭(etching)해 다수의 초미세 수직형 LED를 형성하는 LED 형성 단계;
    상기 다수의 초미세 수직형 LED에 금속 스트레서(Metal Stressor)층과 핸들링층을 순차적으로 형성하여, 상기 금속 스트레서(Metal Stressor)층과 상기 핸들링층의 인장력에 의해 상기 다수의 초미세 수직형 LED가 상기 캐비티(Cavity)층으로부터 분리되는 핸들링층 형성 및 LED 분리 단계;
    본딩층을 매개로 하여, 상기 초미세 수직형 LED의 상기 제2 반도체층을 하여 디스플레이 패널 상에 전사하는 LED 전사 단계; 및
    상기 디스플레이 패널 상에 전사된 초미세 수직형 LED로부터 상기 금속 스트레서(Metal Stressor)층과 상기 핸들링층을 제거하는 핸들링층 제거 단계;
    를 포함하는 초미세 수직형 LED 디스플레이의 제조 방법.
  2. 청구항 1에 있어서,
    상기 템플릿 형성 단계는,
    상기 반도체 층을 전기 화학적 에칭(electro-chemical etching)하여 상기 나노다공성층(Nanoporous Layer)을 형성하는 단계;
    를 더 포함하는 초미세 수직형 LED 디스플레이의 제조 방법.
  3. 청구항 1에 있어서,
    상기 LED 형성 단계는,
    상기 타겟층제2 반도체층을 에칭(etching)하여 상기 캐비티(Cavity)층에 접하는 10 내지 500 nm 두께의 잔여층을 형성하는 초미세 수직형 LED 디스플레이의 제조 방법.
  4. 청구항 1에 있어서,
    상기 핸들링층 형성 및 LED 분리 단계는,
    상기 다수의 초미세 수직형 LED에 금속 스트레서(Metal Stressor)층과 폴리머 재료의 핸들링층을 순차적으로 형성하는 초미세 수직형 LED 디스플레이의 제조 방법.
  5. 청구항 2에 있어서,
    상기 캐비티층으로부터 분리된 상기 다수의 초미세 수직형 LED로부터 상기 잔여층을 제거하는 잔여층 제거 단계;
    를 더 포함하는 초미세 수직형 LED 디스플레이의 제조 방법.
  6. 청구항 1에 있어서,
    상기 LED 전사 단계는,
    ACF(Anisotropic Conductive Film)을 매개로 하여, 상기 초미세 수직형 LED의 상기 제2 반도체층을 디스플레이 패널 상에 전사하는 초미세 수직형 LED 디스플레이의 제조 방법.
  7. 청구항 1에 있어서,
    상기 기판은 사파이어(Sapphire) 기판, 상기 버퍼층은 u-Gan/AlGaN/AIN 버퍼층, 상기 나노다공성층(Nanoporous Layer)은 n-GaN 나노다공성층(Nanoporous Layer), 상기 제2 반도체층은 n-GaN층, 상기 활성층은 MQWs층, 상기 제3 반도체층은 p-GaN층, 상기 투명전극층은 ITO(Indium Tin Oxide)층으로 구성되는 초미세 수직형 LED 디스플레이의 제조 방법.
PCT/KR2022/020395 2022-08-23 2022-12-14 초미세 수직형 led 디스플레이의 제조 방법 WO2024043413A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0105733 2022-08-23
KR1020220105733A KR20240027469A (ko) 2022-08-23 2022-08-23 초미세 수직형 led 디스플레이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2024043413A1 true WO2024043413A1 (ko) 2024-02-29

Family

ID=90013325

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/020395 WO2024043413A1 (ko) 2022-08-23 2022-12-14 초미세 수직형 led 디스플레이의 제조 방법

Country Status (2)

Country Link
KR (1) KR20240027469A (ko)
WO (1) WO2024043413A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278063B1 (ko) * 2012-02-06 2013-06-24 전남대학교산학협력단 나노포러스 구조를 이용한 반도체소자 분리방법
KR20150074516A (ko) * 2013-12-24 2015-07-02 서울바이오시스 주식회사 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR20180051602A (ko) * 2015-09-08 2018-05-16 메사추세츠 인스티튜트 오브 테크놀로지 그래핀-기반 층 전달 시스템 및 방법
US10517155B2 (en) * 2017-02-24 2019-12-24 Massachusetts Institute Of Technology Methods and apparatus for vertically stacked multicolor light-emitting diode (LED) display
KR102335714B1 (ko) * 2016-10-24 2021-12-06 글로 에이비 발광 다이오드, 디스플레이 소자 및 직시형 디스플레이 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035998B1 (ko) 2010-11-18 2011-05-23 한빔 주식회사 수직형 ｌｅｄ 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278063B1 (ko) * 2012-02-06 2013-06-24 전남대학교산학협력단 나노포러스 구조를 이용한 반도체소자 분리방법
KR20150074516A (ko) * 2013-12-24 2015-07-02 서울바이오시스 주식회사 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR20180051602A (ko) * 2015-09-08 2018-05-16 메사추세츠 인스티튜트 오브 테크놀로지 그래핀-기반 층 전달 시스템 및 방법
KR102335714B1 (ko) * 2016-10-24 2021-12-06 글로 에이비 발광 다이오드, 디스플레이 소자 및 직시형 디스플레이 소자
US10517155B2 (en) * 2017-02-24 2019-12-24 Massachusetts Institute Of Technology Methods and apparatus for vertically stacked multicolor light-emitting diode (LED) display

Also Published As

Publication number Publication date
KR20240027469A (ko) 2024-03-04

Similar Documents

Publication Publication Date Title
CN1476278B (zh) 荫罩和用该荫罩制造的平面显示器的制造方法
CN106450019B (zh) 有机发光二极管阵列基板及制备方法、显示装置
WO2014157814A1 (en) Thin-film transistor, method for manufacturing the same and display device including the same
WO2016106797A1 (zh) 一种柔性有机发光显示器及其制作方法
WO2021125775A1 (ko) 마이크로 엘이디 전사 방법 및 마이크로 엘이디 전사 장치
WO2016090667A1 (zh) 显示面板及其修复方法
WO2020235732A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
CN101669228B (zh) 具有阳极氧化金属的有机发光设备
Park et al. Millimeter thin and rubber-like solid-state lighting modules fabricated using roll-to-roll fluidic self-assembly and lamination
WO2022007494A1 (zh) 一种显示面板、其制作方法及显示装置
CN109727901A (zh) 转印基板及其制作方法、微发光二极管转印方法
WO2024043413A1 (ko) 초미세 수직형 led 디스플레이의 제조 방법
EP3826065A1 (en) Display device and method for manufacturing display device
CN109427838A (zh) 微led显示装置及其制造方法
WO2017082699A1 (ko) 태양전지 제조 방법
CN105374852B (zh) 一种无像素bank的印刷型发光显示器及其制作方法
US11322485B2 (en) Mass transfer method for light-emitting unit, array substrate, and display device with electro-curable adhesive
WO2023191403A1 (ko) 탄소계 박막 쉐도우 마스크 및 그 제조방법
CN111584763A (zh) 一种显示面板及其制备方法
WO2019203404A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021221437A1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
CN111384088B (zh) 显示屏、显示屏的制备方法及电子设备
KR101777610B1 (ko) 반도체 발광소자의 이송 헤드 및 반도체 발광소자를 이송하는 방법
KR102097865B1 (ko) 발광소자
WO2015182832A1 (ko) 미세구조 제조방법 및 그에 의해 제조된 미세구조

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22956618

Country of ref document: EP

Kind code of ref document: A1