WO2024042717A1 - 情報処理装置、方法及びプログラム - Google Patents

情報処理装置、方法及びプログラム Download PDF

Info

Publication number
WO2024042717A1
WO2024042717A1 PCT/JP2022/032248 JP2022032248W WO2024042717A1 WO 2024042717 A1 WO2024042717 A1 WO 2024042717A1 JP 2022032248 W JP2022032248 W JP 2022032248W WO 2024042717 A1 WO2024042717 A1 WO 2024042717A1
Authority
WO
WIPO (PCT)
Prior art keywords
signals
signal
setting
setting signal
qubits
Prior art date
Application number
PCT/JP2022/032248
Other languages
English (en)
French (fr)
Inventor
光也 川下
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2022/032248 priority Critical patent/WO2024042717A1/ja
Publication of WO2024042717A1 publication Critical patent/WO2024042717A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control

Definitions

  • the present disclosure relates to an information processing device, method, and program.
  • quantum computer systems have been known that supply multiplexed analog control signals to a quantum processor within the cryostat via a demultiplexer within the cryostat.
  • a quantum processor includes a plurality of quantum bits (see, for example, Patent Document 1).
  • An attenuator may be provided to attenuate the signal supplied to the qubit.
  • the number of qubits increases, and therefore the number of setting signals transmitted for setting the amount of attenuation of the attenuators increases.
  • the number of setting signals increases, for example, the number of lines for transmitting the setting signals increases, and it may become difficult to secure a space for arranging the lines for transmitting the setting signals.
  • the present disclosure provides an information processing device, method, and program that can reduce the number of attenuator setting signals.
  • multiple qubits a generator that generates a plurality of signals; a converter that converts the plurality of signals into a plurality of analog signals with uniform signal levels; a multiplexer that outputs a multiplexed signal obtained by multiplexing the plurality of analog signals; a divider that divides the multiplexed signal into a plurality of divided signals; a plurality of attenuators that attenuate the plurality of divided signals and provide each of the plurality of qubits; a setting device that transmits a common setting signal indicating the amount of attenuation of each of the plurality of attenuators to the plurality of attenuators, An information processing device is provided in which the attenuation amounts of the plurality of attenuators are set based on the setting signal.
  • the number of attenuator setting signals can be reduced.
  • FIG. 1 is a diagram illustrating a configuration example of an information processing device according to a first embodiment.
  • FIG. 3 is a diagram showing an example of the internal configuration of a cooler.
  • FIG. 3 is a diagram illustrating a configuration example of an information processing device according to a second embodiment.
  • FIG. 3 is a diagram for explaining multiplexing of multiple types of signals and attenuation for each signal type.
  • FIG. 3 is a diagram for explaining fine adjustment of the signal level of some analog signals among a plurality of analog signals of the same type whose signal levels are aligned.
  • 3 is a flowchart showing a first example of a signal attenuation method executed by the information processing device of the present embodiment.
  • 7 is an explanatory diagram corresponding to the signal attenuation method of FIG. 6.
  • FIG. 9 is an explanatory diagram corresponding to the signal attenuation method of FIG. 8; It is a flowchart which shows the 3rd example of the signal attenuation method performed by the information processing apparatus of this embodiment.
  • 11 is an explanatory diagram corresponding to the signal attenuation method of FIG. 10.
  • FIG. 3 is a flowchart illustrating the overall flow of a signal attenuation method executed by the information processing device of the present embodiment. It is a hardware configuration diagram of a computer.
  • FIG. 1 is a diagram illustrating a configuration example of an information processing device according to the first embodiment.
  • the information processing apparatus 101 shown in FIG. 1 processes information using a plurality of quantum bits (Qubits) and outputs the processing results to the outside.
  • the information processing device 101 is used as a quantum computer or a quantum computing system.
  • FIG. 1 illustrates a plurality of qubits q (n qubits q1, q2,..., qn).
  • n is an integer of 2 or more.
  • Each of the plurality of qubits q carries information in a quantum mechanical two-state system.
  • Qubit q is, for example, a superconducting qubit formed by a superconducting circuit including a superconducting Josephson junction. The type of quantum bit is not limited to this.
  • the information processing device 101 includes a cooler 200 and a control device 300.
  • the cooler 200 cools the plurality of quantum bits q.
  • the cooler 200 is, for example, a dilution refrigerator that utilizes dilution heat generated when liquid helium 3 is diluted into liquid helium 4.
  • the cooler 200 may be a device that cools the quantum bit using another cooling method.
  • the cooler 200 includes a plurality of quantum bits q (n quantum bits q1, q2, ..., qn), a plurality of amplifiers p (n amplifiers p1, p2, ..., pn), and a divider 70. , a plurality of attenuators ATT (n ATT11, 12, . . . , 1n) and a multiplexer 80.
  • the control device 300 controls the plurality of quantum bits q in the cooler 200, processes information based on data read from the quantum bits q, and outputs the processing results to the outside.
  • the control device 300 includes a computer 500, a controller 50, a multiplexer 60, and a programmable power supply 55.
  • Computer 500 is a host computer for controlling multiple quantum bits q.
  • the computer 500 generates a command cmd for controlling the plurality of quantum bits q, transmits it to the controller 50, and receives data d representing the readout results of the plurality of quantum bits q from the controller 50.
  • Computer 500 processes data d and outputs the processing results to an external device such as a display.
  • Computer 500 is connected to controller 50 by wire or wirelessly.
  • the controller 50 generates a plurality of signals for the plurality of qubits q and outputs them to a line 81 in accordance with a command cmd input from the computer 500, and outputs the readout results of the plurality of qubits q to a line 82. get.
  • the controller 50 outputs data d representing the readout results of the plurality of quantum bits q acquired via the line 82 to the computer 500.
  • the controller 50 includes a generator 51, a converter 52, a read processing section 53, and a power supply control section 54. Some or all of the generator 51, converter 52, readout processing unit 53, power supply control unit 54, multiplexer 60, and programmable power supply 55 are, for example, FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit). Or it is formed by a microcomputer or the like.
  • FPGA Field Programmable Gate Array
  • ASIC Application Specific Integrated Circuit
  • the generator 51 is a circuit that generates a plurality of control signals a1 (n control signals a11, a12, ..., a1n) for the plurality of quantum bits q.
  • Control signal a11 is a signal for quantum bit q1.
  • Control signal a12 is a signal for quantum bit q2.
  • Control signal a1n is a signal for quantum bit qn.
  • the generator 51 generates a plurality of control signals a1 corresponding to the contents of the command cmd, for example, in accordance with the command cmd supplied from the computer 500.
  • the plurality of control signals a1 are digital signals used to control the states of the plurality of quantum bits q.
  • Each of the n control signals a11, a12, . . . , a1n is a signal for controlling the state of a corresponding quantum bit among the plurality of quantum bits q.
  • the converter 52 is a circuit that converts the plurality of control signals a1 generated by the generator 51 into a plurality of analog signals b1 (n analog signals b11, b12,..., b1n) having the same signal level. It is.
  • Analog signal b11 is a signal for quantum bit q1.
  • Analog signal b12 is a signal for quantum bit q2.
  • Analog signal b1n is a signal for quantum bit qn.
  • the plurality of analog signals b1 are, for example, electromagnetic wave signals (microwave signals as a specific example) transmitted to the plurality of quantum bits q.
  • the converter 52 adjusts the signal level of at least one of the plurality of analog signals b1 using a DAC (digital-to-analog converter), and aligns the signal levels of the plurality of analog signals b1 to substantially the same level value.
  • DAC digital-to-analog converter
  • the converter 52 converts the plurality of control signals a1 into a plurality of analog signals b1 having a higher frequency than the frequency used by the generator 51 (usage frequency f 0 ).
  • the converter 52 for example, adjusts the frequency of the plurality of analog signals b1 to a predetermined frequency F1 (for example, the resonance frequency of the plurality of quantum bits q).
  • the frequencies of the plurality of analog signals b1 may be the same or different. For example, if the resonant frequencies of the multiple qubits q are the same, the frequencies of the multiple analog signals b1 may be the same frequency, but if the resonant frequencies of the multiple qubits q are different, the frequencies of the multiple analog signals b1 may be the same. The frequencies of b1 may be different frequencies. For example, the converter 52 adjusts each frequency of the plurality of analog signals b1 to the resonance frequency of the corresponding quantum bit among the plurality of quantum bits q.
  • the converter 52 may have a function of adjusting the integer multiple (harmonic frequency) of the used frequency f 0 to be different from the predetermined frequency F.
  • a harmonic having a frequency that is a multiple of the used frequency f0 does not appear at the frequency of the analog signal b1 (predetermined frequency F), so that the noise of the harmonic causes damage to the cooler 200 (in particular, the quantum bit p). Malfunctions can be reduced.
  • the multiplexer 60 is a circuit that multiplexes a plurality of analog signals b1 and outputs a multiplexed signal M obtained by multiplexing the plurality of analog signals b1.
  • a multiplexer is also called a multiplexer.
  • the multiplexed signal M is transmitted from the multiplexer 60 of the control device 300 to the divider 70 of the cooler 200 via a line 81 (for example, a transmission line such as a coaxial cable).
  • a line 81 for example, a transmission line such as a coaxial cable.
  • the number of lines 81 may be one, but it may be multiple lines by dividing the signals to be multiplexed into a plurality of groups.
  • Examples of multiplexing methods performed by the multiplexer 60 include frequency division multiplexing and time division multiplexing.
  • the divider 70 divides the multiplexed signal M into a plurality of divided signals c1 (n divided signals c11, c12, . . . , c1n) corresponding to the plurality of control signals a1.
  • a splitter is also called a demultiplexer or a demultiplexer.
  • FIG. 1 illustrates a divided signal c11 corresponding to the control signal a11, a divided signal c12 corresponding to the control signal a12, and a divided signal c1n corresponding to the control signal a1n.
  • the divider 70 divides the multiplexed signal M into a plurality of divided signals c1 using, for example, a BPF (band pass filter).
  • BPF band pass filter
  • the plurality of attenuators ATT attenuate the plurality of divided signals c1 for the plurality of qubits q and provide them to each of the plurality of qubits q.
  • the ATT11 attenuates the signal level of the corresponding divided signal c11 among the plurality of divided signals c1 to a level value used for controlling the state of the quantum bit q1.
  • the ATT12 attenuates the signal level of the corresponding divided signal c12 among the plurality of divided signals c1 to a level value used for controlling the state of the quantum bit q2.
  • ATT1n attenuates the signal level of the corresponding divided signal c1n among the plurality of divided signals c1 to a level value used for controlling the state of the quantum bit qn.
  • ATT1n By supplying the attenuated divided signal c1n from the ATT1n to the quantum bit qn, it becomes possible to control the resonance state of the quantum bit qn.
  • a quantum computer may perform control by supplying weak power of -100 dBm or less to the quantum bit q.
  • a digital circuit such as the generator 51 that generates a digital signal
  • large noise such as digital noise exists. Therefore, by increasing the signal component of the analog signal b1 and then attenuating the entire signal using the attenuator ATT, the SN ratio (Signal to Noise ratio) can be ensured.
  • the plurality of amplifiers p amplify the plurality of readout signals representing the readout results of the states of the plurality of quantum bits q, and amplify the plurality of amplified readout signals c4 (n readout signals c41, c42,..., c4n).
  • FIG. 1 illustrates a readout signal c41 representing the readout result of the state of quantum bit q1, a readout signal c42 representing the readout result of the state of quantum bit q2, and a readout signal c4n representing the readout result of the state of quantum bit qn. .
  • the multiplexer 80 is a circuit that multiplexes a plurality of analog read signals c4 and outputs a multiplexed signal D obtained by multiplexing the plurality of read signals c4.
  • the multiplexed signal D is transmitted from the multiplexer 80 of the cooler 200 to the readout processing unit 53 of the control device 300 via a line 82 (for example, a transmission line such as a coaxial cable).
  • a line 82 for example, a transmission line such as a coaxial cable.
  • the number of lines 82 may be one, but it may be multiple lines by dividing the signals to be multiplexed into a plurality of groups.
  • Examples of multiplexing methods performed by the multiplexer 80 include frequency division multiplexing and time division multiplexing.
  • the read processing unit 53 extracts multiple read signals c4 from the multiplexed signal D and converts the multiple read signals c4 into data d.
  • the read processing unit 53 outputs data d representing the read results of the plurality of quantum bits q to the computer 500.
  • the control device 300 includes a setting device 56 that transmits a common setting signal s1 to the plurality of attenuators ATT for setting the amount of attenuation of each of the plurality of attenuators ATT.
  • the setting device 56 includes a power supply control section 54 and a programmable power supply 55.
  • the power supply control unit 54 controls the programmable power supply 55 so that a common setting signal s1 is transmitted to the plurality of attenuators ATT.
  • the common setting signal s1 indicates the amount of attenuation of each of the plurality of attenuators ATT.
  • the attenuation amount of the plurality of attenuators ATT is set based on the setting signal s1.
  • the setting signal s1 is commonly transmitted from the setting device 56 to the plurality of attenuators ATT via the line 83.
  • the line 83 may be a DC cable.
  • the plurality of attenuators ATT attenuate the plurality of divided signals c1 by an amount of attenuation according to a setting value set by the setting signal s1. In other words, each of the n ATTs 11, 12, .
  • the signal levels of each of the plurality of analog signals b1 are adjusted to substantially the same level value by the converter 52.
  • the signal levels of each of the plurality of divided signals c1 (n divided signals c11, c12,..., c1n) before being input to the plurality of attenuators ATT are also aligned to approximately the same level value.
  • the signal level of each of the plurality of divided signals c1 can be adjusted. decays to the same level value used to control the states of multiple qubits q.
  • FIG. 2 is a diagram showing an example of the internal configuration of the cooler.
  • Chiller 200 includes a chamber 221 separated from the surrounding environment by an interface 201 and an outer wall 220.
  • the chamber 221 includes a plurality of plates 202 to 206 arranged at predetermined intervals from the interface 201 and a plurality of support posts 222 that support the plurality of plates 202 to 206 at a predetermined interval from the interface 201.
  • the plurality of plates 202 - 206 partition the chamber 221 into a plurality of chambers 211 - 216 such that the internal temperature of the chamber 221 at the position of each of the plurality of plates 202 - 206 becomes progressively lower as it moves away from the interface 201.
  • the cooler 200 has a plurality of chambers 211 to 216 arranged so that the temperature gradually decreases as the distance from the boundary surface 201 increases.
  • the lowest temperature room 216 accommodates the plurality of quantum bits q, the plurality of ATTs, and the divider 70.
  • the lines 81, 82, and 83 are connected to and pass through the boundary surface 201.
  • the lines 81, 82, and 83 may each be a combination of a plurality of lines connected via connectors between adjacent rooms.
  • the line 81 extends in order from the room 211 with the highest temperature to the room 216 with the lowest temperature among the plurality of rooms 211 to 216, and transmits the multiplexed signal M to the divider 70.
  • the line 83 extends in order from the room 211 with the highest temperature to the room 216 with the lowest temperature among the plurality of rooms 211 to 216, and transmits the setting signal s1 to the plurality of ATTs.
  • the divider 70 is placed in one of the rooms 211 to 215, the multiple signal lines connecting the divider 70 and the multiple qubits q will be relatively long. This makes it difficult to secure a space for arranging the signal lines and to downsize the cooler 200.
  • the line 81 extends to the divider 70 arranged in the same room 216 as the plurality of quantum bits q. The length of the main signal line is reduced. This makes it easy to secure a space for arranging the plurality of signal lines and to reduce the size of the cooler 200. This effect also applies to the second embodiment described below.
  • FIG. 3 is a diagram illustrating a configuration example of an information processing device according to the second embodiment.
  • a generator 51 multiplexes multiple types of signals
  • a converter 52 converts the multiple types of signals into multiple analog signals with uniform signal levels
  • a setter 56 multiplexes multiple types of signals. This differs from the information processing apparatus 101 of the first embodiment in that a common setting signal is transmitted to a plurality of ATTs for each signal type.
  • the generator 51 generates multiple types of signals for the multiple quantum bits q.
  • the generator 51 generates n control signals a11, a12,..., a1n, n read signals a21, a22,..., a2n, and n pump signals a31, a32. , ..., a3n.
  • the control signals a11, a12, . . . , a1n may be the same as those in the first embodiment.
  • the read signal a21 is a signal for the quantum bit q1.
  • the read signal a22 is a signal for the quantum bit q2.
  • the read signal a2n is a signal for quantum bit qn.
  • the generator 51 generates a plurality of read signals a2 (n read signals a21, a22, ..., a2n) corresponding to the contents of the command cmd, for example, in accordance with the command cmd supplied from the computer 500. .
  • the plurality of read signals a2 are digital signals used to read the states of the plurality of quantum bits q.
  • the n readout signals a21, a22, ..., a2n are signals for respectively reading out the state of a corresponding quantum bit among the plurality of quantum bits q.
  • Pump signal a31 is a signal for quantum bit q1.
  • Pump signal a32 is a signal for quantum bit q2.
  • Pump signal a3n is a signal for quantum bit qn.
  • the generator 51 generates a plurality of pump signals a3 (n pump signals a31, a32, . . . , a3n) corresponding to the contents of the command cmd, for example, in accordance with the command cmd supplied from the computer 500.
  • the plurality of pump signals a3 are digital signals used in the plurality of amplifiers p that parametrically amplify the plurality of readout signals c4 representing the readout results of the states of the plurality of quantum bits q.
  • Each of the n pump signals a31, a32, . . . , a3n is a signal for controlling the parametric amplification of a corresponding one of the plurality of amplifiers p.
  • the converter 52 converts the plurality of control signals a1 into a plurality of analog signals b1 (n analog signals b11, b12,..., b1n) having the same signal level. .
  • the converter 52 converts the plurality of read signals a2 into a plurality of analog signals b2 (n analog signals b21, b22,..., b2n) with the same signal level.
  • Analog signal b21 is a signal for quantum bit q1.
  • Analog signal b22 is a signal for quantum bit q2.
  • Analog signal b2n is a signal for quantum bit qn.
  • the plurality of analog signals b2 are, for example, electromagnetic wave signals (microwave signals as a specific example) transmitted to the plurality of quantum bits q.
  • the converter 52 converts the plurality of pump signals a3 into a plurality of analog signals b3 (n analog signals b31, b32, . . . , b3n) having the same signal level.
  • Analog signal b31 is a signal for quantum bit q1.
  • Analog signal b32 is a signal for quantum bit q2.
  • Analog signal b3n is a signal for quantum bit qn.
  • the plurality of analog signals b3 are, for example, electromagnetic wave signals (microwave signals as a specific example) transmitted to the plurality of quantum bits q.
  • the converter 52 adjusts the signal level of at least one of the plurality of analog signals b1, b2, b3 using a DAC (digital-to-analog converter), and approximately adjusts the signal level of the plurality of analog signals b1, b2, b3.
  • the same level value L0 is set (see FIG. 4).
  • FIG. 4 is a diagram for explaining multiplexing of multiple types of signals and attenuation for each signal type. If multiple types of analog signals with different signal levels are multiplexed as is, the signals with low signal levels may be affected by noise and the S/N ratio of the signal after being divided by the divider may decrease. There is. By aligning the signal levels of the plurality of analog signals b1, b2, and b3 to substantially the same level value L0, such a decrease in the SN ratio is suppressed.
  • a converter 52 converts a plurality of control signals a1 into a plurality of analog signals b1 having a higher frequency than the frequency used by the generator 51 (used frequency f 0 ). Similarly, the converter 52 converts the plurality of readout signals a2 into a plurality of analog signals b2 having a frequency higher than the working frequency f0 , and converts the plurality of pump signals a3 into a plurality of analog signals b2 having a frequency higher than the working frequency f0 . is converted into a plurality of analog signals b3 having .
  • the converter 52 adjusts the frequency of the plurality of analog signals b1 to a predetermined frequency F1 used for controlling the states of the plurality of quantum bits q.
  • the converter 52 adjusts the frequency of the plurality of analog signals b2 to a predetermined frequency F2 used for reading the states of the plurality of quantum bits q.
  • the converter 52 adjusts the frequency of the plurality of analog signals b3 to a predetermined frequency F3 used for amplification control of the plurality of amplifiers p.
  • the frequencies F1, F2, and F3 are different from each other.
  • the frequency F1 is a frequency in a frequency band of 5 GHz or more and 7 GHz or less
  • the frequency F2 is a frequency in a frequency band of 8 GHz or more and 10 GHz or less
  • the frequency F3 is a frequency in a frequency band of 16 GHz or more and 20 GHz or less.
  • the multiplexer 60 is a circuit that multiplexes a plurality of analog signals b1, b2, b3 regardless of signal type and outputs a multiplexed signal M obtained by multiplexing the plurality of analog signals b1, b2, b3 by frequency division multiplexing or the like. It is.
  • the cooler 200 includes a plurality of quantum bits q (n quantum bits q1, q2, ..., qn), a plurality of amplifiers p (n amplifiers p1, p2, ..., pn), and a divider 70. , a plurality of attenuators ATT (3 ⁇ n ATT11, 12, . . . , 1n, 21, 22, . . . , 2n, 31, 32, . . . , 3n) and a multiplexer 80.
  • the divider 70 uses the BPF to divide the multiplexed signal M into a plurality of divided signals c1 (n divided signals c11, c12, . . . , c1n) corresponding to the plurality of control signals a1.
  • the divider 70 uses the BPF to divide the multiplexed signal M into a plurality of divided signals c2 (n divided signals c21, c22, . . . , c2n) corresponding to the plurality of read signals a2.
  • the divider 70 uses the BPF to divide the multiplexed signal M into a plurality of divided signals c3 (n divided signals c31, c32, . . .
  • the divider 70 divides the multiplexed signal M into multiple types of divided signals c1, c2, and c3 corresponding to the multiple types of signals generated by the generator 51.
  • the plurality of attenuators ATT attenuate the plurality of types of divided signals c1, c2, and c3 for the plurality of quantum bits q.
  • the n ATTs 11, 12,..., 1n change the signal levels of the corresponding divided signals c11, c12,..., c1n from among the plurality of divided signals c1 to the quantum bit q1.
  • the n ATTs 21, 22, ..., 2n convert the signal levels of the corresponding divided signals c21, c22, ..., c2n among the plurality of divided signals c2 into the corresponding qubits among the plurality of qubits q. Attenuate to the level value used to read out the state. By supplying the attenuated divided signal c21 from the ATT21 to the quantum bit q1, it becomes possible to read the state of the quantum bit q1. The same applies to the divided signals c22, . . . , c2n.
  • the n ATTs 31, 32, ..., 3n amplify the signal levels of the corresponding divided signals c31, c32, ..., c3n among the plurality of divided signals c3 by the corresponding amplifiers among the plurality of amplifiers p. Attenuate to the level value used for control.
  • the divided signals c32, . . . , c3n The same applies to the divided signals c32, . . . , c3n.
  • the control device 300 includes a setting device 56 that transmits common setting signals s1, s2, and s3 set for each signal type to the plurality of attenuators ATT in order to set each attenuation amount of the plurality of attenuators ATT.
  • the power supply control unit 54 controls the programmable power supply 55 so that common setting signals s1, s2, and s3 are transmitted to the plurality of attenuators ATT for each signal type.
  • the setting signal s1 is commonly transmitted from the setting device 56 to the n ATTs 11, 12, . . . , 1n via the line 83. Each of the n ATTs 11, 12, .
  • the setting signal s2 is commonly transmitted from the setting device 56 to the n ATTs 21, 22, . . . , 2n via the line 83. Each of the n ATTs 21, 22, . Each of the n ATTs 31, 32, .
  • the setting device 56 outputs a plurality of common setting signals s1, s2, and s3 set for each signal type so that the same type of divided signals among the plurality of types of divided signals are attenuated by the same amount of attenuation. attenuator ATT.
  • the signal levels of each of the plurality of types of analog signals b1, b2, and b3 are adjusted to substantially the same level value L0 by the converter 52.
  • the common setting signal s1 that sets the value of the attenuation amount ⁇ L1 the signal level of each of the plurality of divided signals c1 is attenuated to the same level value used for controlling the states of the plurality of quantum bits q.
  • the common setting signal s2 that sets the value of the attenuation amount ⁇ L2 the signal level of each of the plurality of divided signals c2 is attenuated to the same level value used for reading the states of the plurality of quantum bits q.
  • the common setting signal s3 that sets the value of the attenuation amount ⁇ L3
  • the signal level of each of the plurality of divided signals c3 is attenuated to the same level value used for amplification control of the plurality of amplifiers p. In this way, the attenuation amount can be set individually for each signal type.
  • the common setting signals s1, s2, and s3 can be used as in the first embodiment. Therefore, the number of setting signals for setting each attenuation amount of the plurality of attenuators ATT can be reduced, and in turn, the number and arrangement space of the lines 83 for transmitting the setting signals s1, s2, s3 can be reduced.
  • the setter 56 sets common setting signals s1, s2, and s3 to the setting signals whose expected values are returned from some or all of the plurality of quantum bits q via the line 82, for example.
  • the setting device 56 can set common setting signals s1, s2, and s3 appropriate for attenuating the plurality of divided signals c1, c2, and c3.
  • the setting device 56 attenuates the plurality of divided signals c1 corresponding to the plurality of control signals a1 into a setting signal in which the expected control results are returned from some or all of the plurality of qubits q via the line 82.
  • the setting device 56 can set a common setting signal s1 appropriate for attenuating the plurality of divided signals c1.
  • the setting device 56 attenuates the plurality of divided signals c2 corresponding to the plurality of read signals a2 to a setting signal in which an expected response is returned from some or all of the plurality of qubits q via the line 82.
  • the setter 56 can set a common setting signal s2 appropriate for attenuating the plurality of divided signals c2.
  • the setting device 56 adds a plurality of divided signals corresponding to the plurality of pump signals a3 to a setting signal in which the expected output level is returned from the amplifier p of some or all of the plurality of qubits q via the line 82.
  • the setter 56 can set a common setting signal s3 appropriate for attenuating the plurality of divided signals c3.
  • the converter 52 may use a DAC to finely adjust the signal level of some of the analog signals of the same type whose signal levels are aligned. Due to variations in the characteristics of the plurality of qubits q or the plurality of amplifiers p, it is conceivable that the common setting signal s1 may not return expected values from some or all of the plurality of qubits q via the line 82. Even when the setting signal s2 or the setting signal s3 is used, there may be a case in which the expected value is not returned via the line 82 from some or all of the plurality of quantum bits q. In such a case, the converter 52 converts the signal level of some of the analog signals of the same type whose signal levels are aligned so that the expected value is returned from all of the multiple quantum bits q. may be finely adjusted by a DAC.
  • FIG. 5 is a diagram for explaining fine adjustment of the signal level of some analog signals among a plurality of analog signals of the same type whose signal levels are aligned.
  • FIG. 5 illustrates the case of a control signal
  • the converter 52 may similarly finely adjust the signal level in the case of a readout signal or a pump signal.
  • the converter 52 finely adjusts the signal level of the analog signal b12 corresponding to the control signal a12 for the quantum bit q2 from L0 to L0'.
  • L0' is the signal level at which the expected value is returned from the quantum bit q2.
  • FIG. 6 is a flowchart showing a first example of a signal attenuation method executed by the information processing device of this embodiment.
  • the signal attenuation method in FIG. 6 is realized by the control device 300 operating in accordance with the command cmd from the computer 500.
  • FIG. 7 is an explanatory diagram corresponding to the signal attenuation method of FIG. 6. The signal attenuation method of FIG. 6 will be explained with reference to FIG.
  • the signal attenuation method shown in FIG. 6 is a method of deriving a setting value that returns the expected value from the largest number of qubits during calibration using a variable ATT, and minimizing the number of signal level adjustments of the analog signal by the DAC. . Thereby, adjustment of the signal level of the analog signal by the DAC can be simplified.
  • step S10 the computer 500 causes the converter 52 to set the initial values of the signal levels of the plurality of analog signals b1, b2, b3, and also outputs a common setting signal s1, s2, s3 for setting the initial value of the setting values.
  • a command cmd is sent to the setting device 56 to send the command cmd.
  • step S13 a multiplexed signal M obtained by multiplexing a plurality of analog signals b1, b2, b3 is divided into a plurality of divided signals c1, c2, c3. Then, with the set value set by the common setting signal, the attenuated divided signals c1 and c2 are supplied to the plurality of qubits p for a certain period of time, and the attenuated divided signal c3 is supplied to the plurality of amplifiers p for a certain period of time. Supplied.
  • step S15 the computer 500 records in the database (DB 501) the setting value set by the setting signal and the quantum bit whose expected value is returned with the setting value.
  • the computer 500 may estimate the level value of an analog signal that returns an expected value from a quantum bit that does not return an expected value with the set value, and may record the estimated value in the DB 501.
  • step S17 the computer 500 determines whether expected values are returned from all the quantum bits p using the set values set in the previous step S13. If the computer 500 determines that expected values have been returned from all of the qubits p, it executes the process of step S19, and if it determines that expected values have not been returned from all of the qubits p, it executes the process of step S19. The process of S25 is executed.
  • step S25 the computer 500 determines whether all the setting values set by the setting signals s1, s2, and s3 have been changed within the predetermined adjustment ranges 1 to i.
  • the computer 500 determines that all changes in the setting values set by the setting signals s1, s2, and s3 within the predetermined adjustment ranges 1 to i have been completed, the computer 500 executes the process of step S29.
  • the computer 500 determines that the setting values set by the setting signals s1, s2, and s3 have not all been changed within the predetermined adjustment ranges 1 to i, it executes the process of step S27.
  • step S27 the computer 500 changes the setting values set by the setting signals s1, s2, and s3 to the next value.
  • the computer 500 sends a command cmd that causes the setting device 56 to send setting signals s1, s2, and s3 for setting the setting value to the next value.
  • the process of step S13 is executed with the following set value.
  • the DB 501 that defines the relationship between the set value and the quantum bit that returns the expected value with the set value in the adjustment range 1 to i is (See Figure 7).
  • step S19 the computer 500 reads from the DB 501 the setting values that return expected values from all the quantum bits q.
  • the computer 500 transmits a command cmd that causes the setting device 56 to transmit setting signals s1, s2, and s3 for setting the setting values read out in step S19.
  • the setter 56 can set the common setting signals s1, s2, and s3 to the setting signals specified using the DB 501 as signals whose expected values are returned from all of the plurality of quantum bits.
  • the process of step S23 is not executed.
  • step S29 the computer 500 reads from the DB 501 the setting value that returns the expected value from the largest number of quantum bits.
  • step S31 the computer 500 reads from the DB 501 a level value that returns an expected value from a quantum bit that does not return an expected value with the set value in step S29.
  • step S21 after the processing in step S31, the computer 500 transmits a command cmd that causes the setting device 56 to transmit setting signals s1, s2, and s3 that set the setting values read out in step S29.
  • the setter 56 can set the common setting signals s1, s2, and s3 to the setting signals specified using the DB 501 as signals whose expected values are returned from some of the plurality of quantum bits.
  • the setter 56 can set the common setting signals s1, s2, and s3 to the setting signals for which expected values are returned from the largest number of quantum bits.
  • step S23 the computer 500 transmits a command cmd that causes the converter 52 to adjust the signal levels of analog signals b1, b2, and b3 for quantum bits for which expected values are not returned to the level values read out in step S31.
  • the converter 52 converts the signal level of the analog signal for quantum bits, which does not return the expected value with the common setting signal among the plurality of analog signals b1, b2, and b3, into the signal level of the analog signal for the qubit, which does not return the expected value with the common setting signal. It is possible to adjust the level value so that the expected value is returned from the qubit that is not received.
  • FIG. 8 is a flowchart showing a second example of the signal attenuation method executed by the information processing device of this embodiment.
  • the signal attenuation method in FIG. 8 is realized by the control device 300 operating in accordance with the command cmd from the computer 500.
  • FIG. 9 is an explanatory diagram corresponding to the signal attenuation method of FIG. 8. The signal attenuation method of FIG. 8 will be described with reference to FIG. 9.
  • the signal attenuation method shown in FIG. 8 derives the central setting value among the plurality of setting values for which expected values are returned from some or all of the plurality of qubits q during calibration using the variable ATT, and then converts the analog signal using the DAC into This method minimizes the adjustment width of the signal level. Thereby, the SN ratio of the divided signals after attenuation can be ensured.
  • steps S41 to S57 and S61 shown in FIG. 8 are the same as the processing contents of steps S11 to S27 and S31 shown in FIG.
  • the processing content of step S59 shown in FIG. 8 is different from the processing content of step S29 shown in FIG.
  • step S59 the computer 500 reads the central setting value from the DB 501 among the plurality of setting values whose expected values are returned from some or all of the plurality of quantum bits q.
  • step S61 the computer 500 reads from the DB 501 a level value that returns an expected value from a quantum bit that does not return an expected value with the set value in step S59.
  • step S51 after the processing in step S61, the computer 500 transmits a command cmd that causes the setting device 56 to transmit setting signals s1, s2, and s3 that set the setting values read out in step S59.
  • the setter 56 can set the common setting signals s1, s2, and s3 to the setting signals specified using the DB 501 as signals whose expected values are returned from some of the plurality of quantum bits.
  • the setting device 56 applies the common setting signals s1, s2, and s3 to the setting signal whose setting value is in the center among the plurality of setting signals whose expected values are returned from some or all of the plurality of qubits q. Can be set.
  • step S53 the computer 500 transmits a command cmd that causes the converter 52 to adjust the signal levels of analog signals b1, b2, and b3 for quantum bits for which expected values are not returned to the level values read out in step S61.
  • the converter 52 converts the signal level of the analog signal for quantum bits, which does not return the expected value with the common setting signal among the plurality of analog signals b1, b2, and b3, into the signal level of the analog signal for the qubit, which does not return the expected value with the common setting signal. It is possible to adjust the level value so that the expected value is returned from the qubit that is not received.
  • FIG. 10 is a flowchart showing a third example of the signal attenuation method executed by the information processing device of this embodiment.
  • the signal attenuation method in FIG. 10 is realized by the control device 300 operating in accordance with the command cmd from the computer 500.
  • FIG. 11 is an explanatory diagram corresponding to the signal attenuation method of FIG. 10. The signal attenuation method of FIG. 10 will be described with reference to FIG. 11.
  • the signal attenuation method shown in FIG. 10 derives the maximum setting value among the plurality of setting values for which the expected value is returned from some or all of the plurality of qubits q during calibration using the variable ATT, and reduces the signal of the analog signal.
  • This method uses a full range DAC to adjust the level. This makes it possible to effectively utilize the dynamic range of the DAC.
  • steps S71 to S87 and S91 shown in FIG. 10 are the same as the processing contents of steps S11 to S27 and S31 shown in FIG.
  • the processing content of step S89 shown in FIG. 10 is different from the processing content of step S29 shown in FIG.
  • step S89 the computer 500 reads the maximum setting value from the DB 501 among the plurality of setting values whose expected values are returned from some or all of the plurality of quantum bits q.
  • step S91 the computer 500 reads from the DB 501 a level value that returns an expected value from a quantum bit that does not return an expected value with the set value in step S89.
  • step S81 after the processing in step S91, the computer 500 transmits a command cmd that causes the setting device 56 to transmit setting signals s1, s2, and s3 that set the setting values read out in step S89.
  • the setter 56 can set the common setting signals s1, s2, and s3 to the setting signals specified using the DB 501 as signals whose expected values are returned from some of the plurality of quantum bits.
  • the setting device 56 assigns the common setting signals s1, s2, and s3 to the setting signal with the largest setting value among the plurality of setting signals whose expected values are returned from some or all of the plurality of qubits q. Can be set.
  • step S83 the computer 500 transmits a command cmd that causes the converter 52 to adjust the signal levels of analog signals b1, b2, and b3 for quantum bits for which expected values are not returned to the level values read out in step S91. .
  • the converter 52 converts the signal level of the analog signal for quantum bits, which does not return the expected value with the common setting signal among the plurality of analog signals b1, b2, and b3, into the signal level of the analog signal for the qubit, which does not return the expected value with the common setting signal. It is possible to adjust the level value so that the expected value is returned from the qubit that is not received.
  • FIG. 12 is a flowchart illustrating the overall flow of the signal attenuation method executed by the information processing device of this embodiment.
  • the signal attenuation method shown in FIG. 12 is realized by the control device 300 operating in accordance with the command cmd from the computer 500. By executing the processing of each step in the order shown in FIG. 12, each signal can be adjusted and checked efficiently.
  • step S100 the computer 500 causes the converter 52 to set the initial values of the signal levels of the plurality of analog signals b1, b2, b3, and also outputs common setting signals s1, s2, s3 for setting the initial values of the setting values.
  • a command cmd is sent to the setting device 56 to send the command cmd.
  • step S101 the computer 500 transmits a command cmd to adjust and confirm the plurality of read signals a2 (n read signals a21, a22, ..., a2n).
  • the setter 56 adjusts the common setting signal s2 regarding the read signal a2 to a setting signal that returns an expected response from some or all of the plurality of quantum bits q.
  • the setter 56 executes, for example, the signal attenuation method of FIG. 6, FIG. 8, or FIG. 10 regarding the read signal a2.
  • step S102 the computer 500 sends a command cmd to adjust and confirm the plurality of pump signals a3 (n pump signals a31, a32, . . . , a3n).
  • the setter 56 adjusts the common setting signal s3 regarding the pump signal a3 to a setting signal that returns the expected output level from some or all of the amplifiers p of the plurality of quantum bits q.
  • the setter 56 executes, for example, the signal attenuation method of FIG. 6, FIG. 8, or FIG. 10 with respect to the pump signal a3.
  • step S103 the computer 500 transmits a command cmd to adjust and confirm the plurality of control signals a1 (n control signals a11, a12,..., a1n).
  • the setter 56 adjusts the common setting signal s1 regarding the control signal a1 to a setting signal that returns the expected control result from some or all of the plurality of quantum bits q.
  • the setting device 56 executes, for example, the signal attenuation method of FIG. 6, FIG. 8, or FIG. 10 regarding the control signal a1.
  • FIG. 13 is a diagram of the hardware configuration of the computer.
  • the computer 500 includes a drive device 508, an auxiliary storage device 502, a memory device 503, a CPU (Central Processing Unit) 504, an interface device 505, etc., which are interconnected by a bus 506.
  • a drive device 508 an auxiliary storage device 502, a memory device 503, a CPU (Central Processing Unit) 504, an interface device 505, etc., which are interconnected by a bus 506.
  • a program for realizing processing by the computer 500 is provided by a recording medium 507.
  • the recording medium 507 on which the program is recorded is set in the drive device 508, the program is installed from the recording medium 507 to the auxiliary storage device 502 via the drive device 508.
  • the program does not necessarily need to be installed from the recording medium 507, and may be downloaded from another computer via a network.
  • the auxiliary storage device 502 stores installed programs as well as necessary files, data, and the like.
  • the memory device 503 reads and stores the program from the auxiliary storage device 502 when there is an instruction to start the program.
  • the CPU 504 is a processor that executes functions related to the computer 500 according to programs stored in the memory device 503.
  • the interface device 505 is used as an interface for connecting to the outside.
  • the recording medium 507 is a portable recording medium such as a CD-ROM, a DVD disk, or a USB memory. Further, as an example of the auxiliary storage device 502, a HDD (Hard Disk Drive), a flash memory, or the like can be given. Both the recording medium 507 and the auxiliary storage device 502 correspond to computer-readable recording media.
  • a program for causing the computer 500 to execute each process shown in FIGS. 6, 8, and 10 may be stored in the auxiliary storage device 502.
  • DB 501 may be stored in auxiliary storage device 502 or memory device 503.
  • Control device 500 Computer 501 Database a11, a12, a1n Control signal a21, a22, a2n Read signal a31, a32, a3n Pump signal b11, b12, b1n Analog signal c11, c12, c1n Divided signal c41, c42, c4n Read signal cmd Command d Data q1, q2, qn Quantum bit p1, p2, pn Amplifier s1, s2, s3 Setting signal D, M Multiplexed signal

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Optical Communication System (AREA)

Abstract

複数の量子ビットと、複数の信号を生成する生成器と、前記複数の信号を、信号レベルが揃えられた複数のアナログ信号に変換する変換器と、前記複数のアナログ信号を多重化した多重信号を出力する多重化器と、前記多重信号を複数の分割信号に分割する分割器と、前記複数の分割信号を減衰させて前記複数の量子ビットのそれぞれに与える複数の減衰器と、前記複数の減衰器の各減衰量を示す共通の設定信号を前記複数の減衰器に送信する設定器と、を備え、前記複数の減衰器は、前記設定信号に基づいて減衰量が設定される、情報処理装置。

Description

情報処理装置、方法及びプログラム
　本開示は、情報処理装置、方法及びプログラムに関する。
　従来、多重化されたアナログ制御信号を、クライオスタット内のデマルチプレクサを介して、クライオスタット内の量子プロセッサに供給する、量子コンピュータシステムが知られている。量子プロセッサは、複数の量子ビットを含む（例えば、特許文献１参照）。
米国特許出願公開第２０２１／０３５０２７０号明細書
　量子ビットに供給される信号を減衰させる減衰器を設ける場合がある。しかしながら、量子ビットの数が増えると、減衰器の数も増えるため、減衰器の減衰量の設定用に送信される設定信号の数が増大する。設定信号の数が増大すると、例えば、設定信号を伝送する線路の本数が増大し、設定信号を伝送する線路の配置スペースの確保が難しくなるおそれがある。
　本開示は、減衰器の設定信号の数を削減可能な、情報処理装置、方法及びプログラムを提供する。
　本開示の一態様では、
　複数の量子ビットと、
　複数の信号を生成する生成器と、
　前記複数の信号を、信号レベルが揃えられた複数のアナログ信号に変換する変換器と、
　前記複数のアナログ信号を多重化した多重信号を出力する多重化器と、
　前記多重信号を複数の分割信号に分割する分割器と、
　前記複数の分割信号を減衰させて前記複数の量子ビットのそれぞれに与える複数の減衰器と、
　前記複数の減衰器の各減衰量を示す共通の設定信号を前記複数の減衰器に送信する設定器と、を備え、
　前記複数の減衰器は、前記設定信号に基づいて減衰量が設定される、情報処理装置が提供される。
　本開示によれば、減衰器の設定信号の数を削減できる。
第１実施形態の情報処理装置の構成例を示す図である。 冷却機の内部構成例を示す図である。 第２実施形態の情報処理装置の構成例を示す図である。 複数種の信号の多重化と信号種別毎の減衰を説明するための図である。 信号レベルが揃えられた同一種の複数のアナログ信号のうち一部のアナログ信号の信号レベルの微調整を説明するための図である。 本実施形態の情報処理装置が実行する信号減衰方法の第１例を示すフローチャートである。 図６の信号減衰方法に対応する説明図である。 本実施形態の情報処理装置が実行する信号減衰方法の第２例を示すフローチャートである。 図８の信号減衰方法に対応する説明図である。 本実施形態の情報処理装置が実行する信号減衰方法の第３例を示すフローチャートである。 図１０の信号減衰方法に対応する説明図である。 本実施形態の情報処理装置が実行する信号減衰方法の全体の流れを例示するフローチャートである。 コンピュータのハードウェア構成図である。
　以下、実施形態を説明する。
　図１は、第１実施形態の情報処理装置の構成例を示す図である。図１に示す情報処理装置１０１は、複数の量子ビット（Ｑｕｂｉｔ）を用いて情報を処理し、その処理結果を外部に出力する。情報処理装置１０１は、量子コンピュータ又は量子コンピューティングシステムとして使用される。
　図１は、複数の量子ビットｑ（ｎ個の量子ビットｑ１，ｑ２，...，ｑｎ）を例示する。ｎは、２以上の整数である。複数の量子ビットｑは、それぞれ、量子力学的な２状態系に情報を載せる。量子ビットｑは、例えば、超伝導ジョセフソン接合を含む超伝導回路によって形成された超伝導量子ビットである。量子ビットの種類は、これに限られなくてもよい。
　情報処理装置１０１は、冷却機２００及び制御装置３００を備える。
　冷却機２００は、複数の量子ビットｑを冷却する。冷却機２００は、例えば、液体ヘリウム3が液体ヘリウム4に希釈される際に発生する希釈熱を利用する希釈冷凍機である。冷却機２００は、他の冷却方式で量子ビットを冷却する装置でもよい。冷却機２００は、複数の量子ビットｑ（ｎ個の量子ビットｑ１，ｑ２，...，ｑｎ）、複数のアンプｐ（ｎ個のアンプｐ１，ｐ２，...，ｐｎ）、分割器７０、複数の減衰器ＡＴＴ（ｎ個のＡＴＴ１１，１２，...，１ｎ）及び多重化器８０を備える。
　制御装置３００は、冷却機２００内の複数の量子ビットｑを制御し、それらの量子ビットｑから読み出されたデータに基づいて情報を処理し、その処理結果を外部に出力する。制御装置３００は、コンピュータ５００、制御器５０、多重化器６０及びプログラマブル電源５５を備える。
　コンピュータ５００は、複数の量子ビットｑを制御するためのホストコンピュータである。コンピュータ５００は、複数の量子ビットｑを制御するためのコマンドｃｍｄを生成して制御器５０に送信し、複数の量子ビットｑの読み出し結果を表すデータｄを制御器５０から受信する。コンピュータ５００は、データｄを処理し、その処理結果をディスプレイなどの外部装置に出力する。コンピュータ５００は、制御器５０と有線又は無線で接続される。
　制御器５０は、コンピュータ５００から入力されるコマンドｃｍｄに従って、複数の量子ビットｑ用の複数の信号を生成して線路８１に出力し、複数の量子ビットｑの読み出し結果を、線路８２を介して取得する。制御器５０は、線路８２を介して取得した複数の量子ビットｑの読み出し結果を表すデータｄをコンピュータ５００に出力する。
　制御器５０は、生成器５１、変換器５２、読み出し処理部５３及び電源制御部５４を有する。生成器５１、変換器５２、読み出し処理部５３、電源制御部５４、多重化器６０及びプログラマブル電源５５の一部又は全部は、例えば、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）又はマイクロコンピュータ等によって形成される。
　生成器５１は、複数の量子ビットｑ用に複数の制御信号ａ１（ｎ個の制御信号ａ１１，ａ１２，...，ａ１ｎ）を生成する回路である。制御信号ａ１１は、量子ビットｑ１用の信号である。制御信号ａ１２は、量子ビットｑ２用の信号である。制御信号ａ１ｎは、量子ビットｑｎ用の信号である。生成器５１は、例えば、コンピュータ５００から供給されるコマンドｃｍｄに従って、コマンドｃｍｄの内容に対応する複数の制御信号ａ１を生成する。複数の制御信号ａ１は、複数の量子ビットｑの状態の制御に使用するデジタル信号である。ｎ個の制御信号ａ１１，ａ１２，...，ａ１ｎは、それぞれ、複数の量子ビットｑのうち対応する量子ビットの状態を制御するための信号である。
　変換器５２は、生成器５１により生成された複数の制御信号ａ１を、信号レベルが揃えられた複数のアナログ信号ｂ１（ｎ個のアナログ信号ｂ１１，ｂ１２，...，ｂ１ｎ）に変換する回路である。アナログ信号ｂ１１は、量子ビットｑ１用の信号である。アナログ信号ｂ１２は、量子ビットｑ２用の信号である。アナログ信号ｂ１ｎは、量子ビットｑｎ用の信号である。複数のアナログ信号ｂ１は、例えば、複数の量子ビットｑに伝送される電磁波信号（具体例として、マイクロ波信号）である。
　変換器５２は、例えば、複数のアナログ信号ｂ１のうちの少なくとも一つの信号レベルをＤＡＣ（デジタル－アナログコンバータ）により調整し、複数のアナログ信号ｂ１の信号レベルを略同一レベル値に揃える。
　変換器５２は、複数の制御信号ａ１を、生成器５１で使用される周波数（使用周波数ｆ０）よりも高い周波数を有する複数のアナログ信号ｂ１に変換する。変換器５２は、例えば、複数のアナログ信号ｂ１の周波数を所定の周波数Ｆ１（例えば、複数の量子ビットｑの共振周波数）に調整する。
　複数のアナログ信号ｂ１の周波数は、互いに同じでも異なってもよい。例えば、複数の量子ビットｑの共振周波数が互いに同じである場合、複数のアナログ信号ｂ１の周波数は、互いに同じ周波数でよいが、複数の量子ビットｑの共振周波数が互いに異なる場合、複数のアナログ信号ｂ１の周波数は、互いに異なる周波数でよい。変換器５２は、例えば、複数のアナログ信号ｂ１の各周波数を、複数の量子ビットｑのうち対応する量子ビットの共振周波数に調整する。
　変換器５２は、使用周波数ｆ０の整数倍（高調波の周波数）が所定の周波数Ｆと異なるように調整する機能を有してもよい。これにより、使用周波数ｆ０の逓倍の周波数を有する高調波がアナログ信号ｂ１の周波数（所定の周波数Ｆ）に現れないので、当該高調波のノイズによる冷却機２００（特には、量子ビットｐ）の誤動作を低減できる。
　多重化器６０は、複数のアナログ信号ｂ１を多重化し、複数のアナログ信号ｂ１を多重化した多重信号Ｍを出力する回路である。多重化器は、合波器とも称される。多重信号Ｍは、制御装置３００の多重化器６０から、線路８１（例えば、同軸ケーブル等の伝送線路）を介して、冷却機２００の分割器７０に伝送される。複数のアナログ信号ｂ１が多重化されて多重信号Ｍとして伝送されることで、複数のアナログ信号ｂ１を多重化せずに個別に伝送する形態に比べて、線路８１の本数及び配置スペースを削減できる。このような多重化は、量子ビットｑ又はアナログ信号ｂ１が数百や数千などの膨大な数になる場合に、特に有利である。線路８１の本数は、１本でよいが、多重化される信号を複数の組に分けることで、複数本でもよい。
　多重化器６０で行われる多重化の方式として、周波数分割多重、時分割多重などが挙げられる。
　分割器７０は、多重信号Ｍを複数の制御信号ａ１に対応する複数の分割信号ｃ１（ｎ個の分割信号ｃ１１，ｃ１２，...，ｃ１ｎ）に分割する。分割器は、分波器、又は、逆多重化器とも称される。図１は、制御信号ａ１１に対応する分割信号ｃ１１、制御信号ａ１２に対応する分割信号ｃ１２および制御信号ａ１ｎに対応する分割信号ｃ１ｎを例示する。分割器７０は、例えば、多重信号ＭをＢＰＦ（バンドパスフィルタ）により複数の分割信号ｃ１に分割する。
　複数の減衰器ＡＴＴは、複数の量子ビットｑ用に複数の分割信号ｃ１を減衰させて複数の量子ビットｑのそれぞれに与える。ＡＴＴ１１は、複数の分割信号ｃ１のうち対応する分割信号ｃ１１の信号レベルを、量子ビットｑ１の状態の制御に使用するレベル値まで減衰させる。減衰後の分割信号ｃ１１がＡＴＴ１１から量子ビットｑ１に供給されることで、量子ビットｑ１の共振状態の制御が可能となる。ＡＴＴ１２は、複数の分割信号ｃ１のうち対応する分割信号ｃ１２の信号レベルを、量子ビットｑ２の状態の制御に使用するレベル値まで減衰させる。減衰後の分割信号ｃ１２がＡＴＴ１２から量子ビットｑ２に供給されることで、量子ビットｑ２の共振状態の制御が可能となる。ＡＴＴ１ｎは、複数の分割信号ｃ１のうち対応する分割信号ｃ１ｎの信号レベルを、量子ビットｑｎの状態の制御に使用するレベル値まで減衰させる。減衰後の分割信号ｃ１ｎがＡＴＴ１ｎから量子ビットｑｎに供給されることで、量子ビットｑｎの共振状態の制御が可能となる。
　量子コンピュータは、－１００ｄＢｍ以下の微弱な電力を量子ビットｑに供給して制御を行っている場合がある。しかしながら、デジタル信号を生成する生成器５１などのデジタル回路では、デジタルノイズのような大きなノイズが存在する。そのため、アナログ信号ｂ１の信号成分を大きくし、その後、減衰器ＡＴＴを使って信号全体を減衰させることで、ＳＮ比（Signal to Noise ratio）を確保できる。
　複数のアンプｐは、複数の量子ビットｑの状態の読み出し結果を表す複数の読み出し信号を増幅し、増幅した複数の読み出し信号ｃ４（ｎ個の読み出し信号ｃ４１，ｃ４２，...，ｃ４ｎ）を出力する。図１は、量子ビットｑ１の状態の読み出し結果を表す読み出し信号ｃ４１、量子ビットｑ２の状態の読み出し結果を表す読み出し信号ｃ４２、および、量子ビットｑｎの状態の読み出し結果を表す読み出し信号ｃ４ｎを例示する。
　多重化器８０は、アナログの複数の読み出し信号ｃ４を多重化し、複数の読み出し信号ｃ４を多重化した多重信号Ｄを出力する回路である。多重信号Ｄは、冷却機２００の多重化器８０から、線路８２（例えば、同軸ケーブル等の伝送線路）を介して、制御装置３００の読み出し処理部５３に伝送される。複数の読み出し信号ｃ４が多重化されて多重信号Ｄとして伝送されることで、複数の読み出し信号ｃ４を多重化せずに個別に伝送する形態に比べて、線路８２の本数及び配置スペースを削減できる。このような多重化は、量子ビットｑ又は読み出し信号ｃ４が数百や数千などの膨大な数になる場合に、特に有利である。線路８２の本数は、１本でよいが、多重化される信号を複数の組に分けることで、複数本でもよい。
　多重化器８０で行われる多重化の方式は、周波数分割多重、時分割多重などが挙げられる。
　読み出し処理部５３は、多重信号Ｄから複数の読み出し信号ｃ４を抽出し、複数の読み出し信号ｃ４をデータｄに変換する。読み出し処理部５３は、複数の量子ビットｑの読み出し結果を表すデータｄをコンピュータ５００に出力する。
　制御装置３００は、複数の減衰器ＡＴＴの各減衰量の設定用に共通の設定信号ｓ１を複数の減衰器ＡＴＴに送信する設定器５６を備える。この例では、設定器５６は、電源制御部５４及びプログラマブル電源５５を有する。電源制御部５４は、複数の減衰器ＡＴＴに共通の設定信号ｓ１が送信されるようにプログラマブル電源５５を制御する。共通の設定信号ｓ１は、複数の減衰器ＡＴＴの各減衰量を示す。複数の減衰器ＡＴＴは、設定信号ｓ１に基づいて減衰量が設定される。
　設定信号ｓ１は、設定器５６から、線路８３を介して、複数の減衰器ＡＴＴに共通に伝送される。設定信号ｓ１が可変の直流電圧値の場合、線路８３は、直流ケーブルでよい。複数の減衰器ＡＴＴは、設定信号ｓ１により設定される設定値に応じた減衰量だけ、複数の分割信号ｃ１を減衰させる。つまり、ｎ個のＡＴＴ１１，１２，...，１ｎは、それぞれ、設定信号ｓ１により設定される設定値に応じた同じ減衰量で、複数の分割信号ｃ１のうち対応する分割信号を減衰させる。
　第１実施形態では、複数のアナログ信号ｂ１（ｎ個のアナログ信号ｂ１１，ｂ１２，...，ｂ１ｎ）の各々の信号レベルは、変換器５２により略同一のレベル値に揃えられている。これにより、複数の減衰器ＡＴＴに入力される前の複数の分割信号ｃ１（ｎ個の分割信号ｃ１１，ｃ１２，...，ｃ１ｎ）の各々の信号レベルも、略同一のレベル値に揃っている。そのため、複数の減衰器ＡＴＴ（ｎ個のＡＴＴ１１，１２，...，１ｎ）の各減衰量の設定に共通の設定信号ｓ１が使用されることで、複数の分割信号ｃ１の各々の信号レベルは、複数の量子ビットｑの状態の制御に使用する同一のレベル値まで減衰する。
　このように、複数の分割信号ｃ１の各信号レベルを複数の量子ビットｑの状態の制御に使用するレベル値まで減衰させる場合、複数のアナログ信号ｂ１の各信号レベルを揃えることで、共通の設定信号ｓ１の使用が可能となる。したがって、複数の減衰器ＡＴＴの各減衰量を設定するための設定信号の数を最低１本に削減でき、ひいては、設定信号ｓ１を伝送する線路８３の本数及び配置スペースを削減できる。
　図２は、冷却機の内部構成例を示す図である。冷却機２００は、境界面２０１と外壁２２０によって周辺環境から分離されたチャンバ２２１を含む。チャンバ２２１は、境界面２０１から所定の間隔で配置された複数のプレート２０２～２０６と、境界面２０１から所定の間隔で複数のプレート２０２～２０６を支持する複数の支持ポスト２２２と、を含む。複数のプレート２０２～２０６の各々の位置でのチャンバ２２１の内部温度が、境界面２０１から離れるにつれて次第に低くなるように、複数のプレート２０２～２０６は、チャンバ２２１を複数の部屋２１１～２１６に区切る。つまり、冷却機２００は、境界面２０１から離れるにつれて温度が徐々に低下するように配列された複数の部屋２１１～２１６を有する。
　複数の部屋２１１～２１６の中で最低温の部屋２１６は、複数の量子ビットｑ、複数のＡＴＴ及び分割器７０を収容する。線路８１，８２，８３は、境界面２０１に接続され、境界面２０１を貫通する。線路８１，８２，８３は、それぞれ、隣り合う部屋間でコネクタを介して連結された複数の線路の組み合わせでもよい。
　線路８１は、複数の部屋２１１～２１６の中で最高温の部屋２１１から最低温の部屋２１６まで順に延伸し、多重信号Ｍを分割器７０まで伝送する。線路８３は、複数の部屋２１１～２１６の中で最高温の部屋２１１から最低温の部屋２１６まで順に延伸し、設定信号ｓ１を複数のＡＴＴまで伝送する。
　仮に、分割器７０が部屋２１１～２１５のいずれかに配置されている場合、分割器７０と複数の量子ビットｑとの間を接続する複数本の信号線が比較的長くなるので、それらの複数本の信号線の配置スペースの確保や冷却機２００の小型化が難しくなる。一方、図２に示す形態では、線路８１は、複数の量子ビットｑと同じ部屋２１６に配置される分割器７０まで延伸するので、分割器７０と複数の量子ビットｑとの間を接続する複数本の信号線の長さが削減される。これにより、それらの複数本の信号線の配置スペースの確保や冷却機２００の小型化が容易になる。この作用効果は、後述の第２実施形態についても同様である。
　図３は、第２実施形態の情報処理装置の構成例を示す図である。第２実施形態において、第１実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。第２実施形態の情報処理装置１０２は、生成器５１が複数種の信号を多重化し、変換器５２が複数種の信号を信号レベルが揃えられた複数のアナログ信号に変換し、設定器５６が複数のＡＴＴに共通の設定信号を信号種毎に送信する点で、第１実施形態の情報処理装置１０１と相違する。
　生成器５１は、複数の量子ビットｑ用に複数種の信号を生成する。この例では、生成器５１は、ｎ個の制御信号ａ１１，ａ１２，...，ａ１ｎと、ｎ個の読み出し用信号ａ２１，ａ２２，...，ａ２ｎと、ｎ個のポンプ信号ａ３１，ａ３２，...，ａ３ｎと、を生成する。制御信号ａ１１，ａ１２，...，ａ１ｎは、第１実施形態と同様でよい。
　読み出し用信号ａ２１は、量子ビットｑ１用の信号である。読み出し用信号ａ２２は、量子ビットｑ２用の信号である。読み出し用信号ａ２ｎは、量子ビットｑｎ用の信号である。生成器５１は、例えば、コンピュータ５００から供給されるコマンドｃｍｄに従って、コマンドｃｍｄの内容に対応する複数の読み出し用信号ａ２（ｎ個の読み出し用信号ａ２１，ａ２２，...，ａ２ｎ）を生成する。複数の読み出し用信号ａ２は、複数の量子ビットｑの状態の読み出しに使用するデジタル信号である。ｎ個の読み出し用信号ａ２１，ａ２２，...，ａ２ｎは、それぞれ、複数の量子ビットｑのうち対応する量子ビットの状態を読み出すための信号である。
　ポンプ信号ａ３１は、量子ビットｑ１用の信号である。ポンプ信号ａ３２は、量子ビットｑ２用の信号である。ポンプ信号ａ３ｎは、量子ビットｑｎ用の信号である。生成器５１は、例えば、コンピュータ５００から供給されるコマンドｃｍｄに従って、コマンドｃｍｄの内容に対応する複数のポンプ信号ａ３（ｎ個のポンプ信号ａ３１，ａ３２，...，ａ３ｎ）を生成する。複数のポンプ信号ａ３は、複数の量子ビットｑの状態の読み出し結果を表す複数の読み出し信号ｃ４をパラメトリック増幅する複数のアンプｐに使用するデジタル信号である。ｎ個のポンプ信号ａ３１，ａ３２，...，ａ３ｎは、それぞれ、複数のアンプｐのうち対応するアンプのパラメトリック増幅を制御するための信号である。
　変換器５２は、第１実施形態と同様に、複数の制御信号ａ１を、信号レベルが揃えられた複数のアナログ信号ｂ１（ｎ個のアナログ信号ｂ１１，ｂ１２，...，ｂ１ｎ）に変換する。
　変換器５２は、複数の読み出し用信号ａ２を、信号レベルが揃えられた複数のアナログ信号ｂ２（ｎ個のアナログ信号ｂ２１，ｂ２２，...，ｂ２ｎ）に変換する。アナログ信号ｂ２１は、量子ビットｑ１用の信号である。アナログ信号ｂ２２は、量子ビットｑ２用の信号である。アナログ信号ｂ２ｎは、量子ビットｑｎ用の信号である。複数のアナログ信号ｂ２は、例えば、複数の量子ビットｑに伝送される電磁波信号（具体例として、マイクロ波信号）である。
　変換器５２は、複数のポンプ信号ａ３を、信号レベルが揃えられた複数のアナログ信号ｂ３（ｎ個のアナログ信号ｂ３１，ｂ３２，...，ｂ３ｎ）に変換する。アナログ信号ｂ３１は、量子ビットｑ１用の信号である。アナログ信号ｂ３２は、量子ビットｑ２用の信号である。アナログ信号ｂ３ｎは、量子ビットｑｎ用の信号である。複数のアナログ信号ｂ３は、例えば、複数の量子ビットｑに伝送される電磁波信号（具体例として、マイクロ波信号）である。
　変換器５２は、例えば、複数のアナログ信号ｂ１，ｂ２，ｂ３のうちの少なくとも一つの信号レベルをＤＡＣ（デジタル－アナログコンバータ）により調整し、複数のアナログ信号ｂ１，ｂ２，ｂ３の信号レベルを略同一レベル値Ｌ０に揃える（図４参照）。
　図４は、複数種の信号の多重化と信号種別毎の減衰を説明するための図である。信号レベルが相違する複数種のアナログ信号をそのまま多重化すると、信号レベルの低い種類の信号については、ノイズの影響を受けることで、分割器により分割された後の信号のＳＮ比が低下するおそれがある。複数のアナログ信号ｂ１，ｂ２，ｂ３の信号レベルが略同一レベル値Ｌ０に揃えられることで、そのようなＳＮ比の低下が抑制される。
　図３において、変換器５２は、複数の制御信号ａ１を、生成器５１で使用される周波数（使用周波数ｆ０）よりも高い周波数を有する複数のアナログ信号ｂ１に変換する。同様に、変換器５２は、複数の読み出し用信号ａ２を、使用周波数ｆ０よりも高い周波数を有する複数のアナログ信号ｂ２に変換し、複数のポンプ信号ａ３を、使用周波数ｆ０よりも高い周波数を有する複数のアナログ信号ｂ３に変換する。
　変換器５２は、複数のアナログ信号ｂ１の周波数を、複数の量子ビットｑの状態の制御に使用する所定の周波数Ｆ１に調整する。変換器５２は、複数のアナログ信号ｂ２の周波数を、複数の量子ビットｑの状態の読み出しに使用する所定の周波数Ｆ２に調整する。変換器５２は、複数のアナログ信号ｂ３の周波数を、複数のアンプｐの増幅制御に使用する所定の周波数Ｆ３に調整する。
　周波数Ｆ１，Ｆ２，Ｆ３は、互いに異なる。例えば、周波数Ｆ１は、５ＧＨｚ以上７ＧＨｚ以下の周波数帯の周波数であり、周波数Ｆ２は、８ＧＨｚ以上１０ＧＨｚ以下の周波数帯の周波数であり、周波数Ｆ３は、１６ＧＨｚ以上２０ＧＨｚ以下の周波数帯の周波数である。
　多重化器６０は、信号種別を問わずに複数のアナログ信号ｂ１，ｂ２，ｂ３を多重化し、複数のアナログ信号ｂ１，ｂ２，ｂ３を周波数分割多重等により多重化した多重信号Ｍを出力する回路である。
　冷却機２００は、複数の量子ビットｑ（ｎ個の量子ビットｑ１，ｑ２，...，ｑｎ）、複数のアンプｐ（ｎ個のアンプｐ１，ｐ２，...，ｐｎ）、分割器７０、複数の減衰器ＡＴＴ（３×ｎ個のＡＴＴ１１，１２，...，１ｎ，２１，２２，...，２ｎ，３１，３２，...，３ｎ）及び多重化器８０を備える。
　分割器７０は、ＢＰＦにより、多重信号Ｍを複数の制御信号ａ１に対応する複数の分割信号ｃ１（ｎ個の分割信号ｃ１１，ｃ１２，...，ｃ１ｎ）に分割する。分割器７０は、ＢＰＦにより、多重信号Ｍを複数の読み出し用信号ａ２に対応する複数の分割信号ｃ２（ｎ個の分割信号ｃ２１，ｃ２２，...，ｃ２ｎ）に分割する。分割器７０は、ＢＰＦにより、多重信号Ｍを複数のポンプ信号ａ３に対応する複数の分割信号ｃ３（ｎ個の分割信号ｃ３１，ｃ３２，...，ｃ３ｎ）に分割する。このように、分割器７０は、多重信号Ｍを、生成器５１により生成された複数種の信号に対応する複数種の分割信号ｃ１，ｃ２，ｃ３に分割する。
　複数の減衰器ＡＴＴは、複数の量子ビットｑ用に、複数種の分割信号ｃ１，ｃ２，ｃ３を減衰させる。ｎ個のＡＴＴ１１，１２，...，１ｎは、第１実施形態と同様に、複数の分割信号ｃ１のうち対応する分割信号ｃ１１，ｃ１２，...，ｃ１ｎの信号レベルを、量子ビットｑ１の状態の制御に使用するレベル値まで減衰させる。
　ｎ個のＡＴＴ２１，２２，...，２ｎは、複数の分割信号ｃ２のうち対応する分割信号ｃ２１，ｃ２２，...，ｃ２ｎの信号レベルを、複数の量子ビットｑのうち対応する量子ビットの状態の読み出しに使用するレベル値まで減衰させる。減衰後の分割信号ｃ２１がＡＴＴ２１から量子ビットｑ１に供給されることで、量子ビットｑ１の状態の読み出しが可能となる。分割信号ｃ２２，...，ｃ２ｎについても、同様である。
　ｎ個のＡＴＴ３１，３２，...，３ｎは、複数の分割信号ｃ３のうち対応する分割信号ｃ３１，ｃ３２，...，ｃ３ｎの信号レベルを、複数のアンプｐのうち対応するアンプの増幅制御に使用するレベル値まで減衰させる。減衰後の分割信号ｃ３１がＡＴＴ３１からアンプｐ１に供給されることで、量子ビットｑ１の状態の読み出し結果を表す読み出し信号ｃ４１の適切な増幅が可能となる。分割信号ｃ３２，...，ｃ３ｎについても、同様である。
　制御装置３００は、複数の減衰器ＡＴＴの各減衰量の設定用に、信号種毎に設定された共通の設定信号ｓ１，ｓ２，ｓ３を複数の減衰器ＡＴＴに送信する設定器５６を備える。電源制御部５４は、複数の減衰器ＡＴＴに信号種毎に共通の設定信号ｓ１，ｓ２，ｓ３が送信されるようにプログラマブル電源５５を制御する。
　設定信号ｓ１は、設定器５６から、線路８３を介して、ｎ個のＡＴＴ１１，１２，...，１ｎに共通に伝送される。ｎ個のＡＴＴ１１，１２，...，１ｎは、それぞれ、設定信号ｓ１により設定される設定値に応じた同じ減衰量ΔＬ１で、複数の分割信号ｃ１のうち対応する分割信号を減衰させる。設定信号ｓ２は、設定器５６から、線路８３を介して、ｎ個のＡＴＴ２１，２２，...，２ｎに共通に伝送される。ｎ個のＡＴＴ２１，２２，...，２ｎは、それぞれ、設定信号ｓ２により設定される設定値に応じた同じ減衰量ΔＬ２で、複数の分割信号ｃ２のうち対応する分割信号を減衰させる。ｎ個のＡＴＴ３１，３２，...，３ｎは、それぞれ、設定信号ｓ３により設定される設定値に応じた同じ減衰量ΔＬ３で、複数の分割信号ｃ３のうち対応する分割信号を減衰させる。このように、設定器５６は、複数種の分割信号のうち同一種の分割信号は同一の減衰量で減衰するように、信号種毎に設定された共通の設定信号ｓ１，ｓ２，ｓ３を複数の減衰器ＡＴＴに送信する。
　図４に示すように、第２実施形態では、複数種のアナログ信号ｂ１，ｂ２，ｂ３の各々の信号レベルは、変換器５２により略同一のレベル値Ｌ０に揃えられている。減衰量ΔＬ１の値を設定する共通の設定信号ｓ１によって、複数の分割信号ｃ１の各々の信号レベルは、複数の量子ビットｑの状態の制御に使用する同一のレベル値まで減衰する。減衰量ΔＬ２の値を設定する共通の設定信号ｓ２によって、複数の分割信号ｃ２の各々の信号レベルは、複数の量子ビットｑの状態の読み出しに使用する同一のレベル値まで減衰する。減衰量ΔＬ３の値を設定する共通の設定信号ｓ３によって、複数の分割信号ｃ３の各々の信号レベルは、複数のアンプｐの増幅制御に使用する同一のレベル値まで減衰する。このように、信号種毎に個別に減衰量の設定が可能となる。
　したがって、第２実施形態においても、第１実施形態と同様に、共通の設定信号ｓ１，ｓ２，ｓ３の使用が可能となる。したがって、複数の減衰器ＡＴＴの各減衰量を設定するための設定信号の数を削減でき、ひいては、設定信号ｓ１，ｓ２，ｓ３を伝送する線路８３の本数及び配置スペースを削減できる。
　図３において、設定器５６は、例えば、複数の量子ビットｑの一部又は全部から期待値が線路８２を介して返ってくる設定信号に、共通の設定信号ｓ１，ｓ２，ｓ３を設定する。これにより、設定器５６は、複数の分割信号ｃ１，ｃ２，ｃ３の減衰に適切な共通の設定信号ｓ１，ｓ２，ｓ３を設定できる。
　設定器５６は、例えば、複数の量子ビットｑの一部又は全部から期待の制御結果が線路８２を介して返ってくる設定信号に、複数の制御信号ａ１に対応する複数の分割信号ｃ１の減衰に使用される共通の設定信号ｓ１を設定する。これにより、設定器５６は、複数の分割信号ｃ１の減衰に適切な共通の設定信号ｓ１を設定できる。
　設定器５６は、例えば、複数の量子ビットｑの一部又は全部から期待の応答が線路８２を介して返ってくる設定信号に、複数の読み出し用信号ａ２に対応する複数の分割信号ｃ２の減衰に使用される共通の設定信号ｓ２を設定する。これにより、設定器５６は、複数の分割信号ｃ２の減衰に適切な共通の設定信号ｓ２を設定できる。
　設定器５６は、例えば、複数の量子ビットｑの一部又は全部のアンプｐから期待の出力レベルが線路８２を介して返ってくる設定信号に、複数のポンプ信号ａ３に対応する複数の分割信号ｃ３の減衰に使用される共通の設定信号ｓ３を設定する。これにより、設定器５６は、複数の分割信号ｃ３の減衰に適切な共通の設定信号ｓ３を設定できる。
　図３において、変換器５２は、信号レベルが揃えられた同一種の複数のアナログ信号のうち一部のアナログ信号の信号レベルをＤＡＣにより微調整してもよい。複数の量子ビットｑ又は複数のアンプｐの特性ばらつきによって、共通の設定信号ｓ１では、複数の量子ビットｑの一部又は全部から期待値が線路８２を介して返ってこない場合が考えられる。設定信号ｓ２又は設定信号ｓ３の使用でも、同様に、複数の量子ビットｑの一部又は全部から期待値が線路８２を介して返ってこない場合が考えられる。このような場合、変換器５２は、複数の量子ビットｑの全部から期待値が返ってくるように、信号レベルが揃えられた同一種の複数のアナログ信号のうち一部のアナログ信号の信号レベルをＤＡＣにより微調整してもよい。
　図５は、信号レベルが揃えられた同一種の複数のアナログ信号のうち一部のアナログ信号の信号レベルの微調整を説明するための図である。図５は、制御信号の場合を例示するが、読み出し用信号又はポンプ信号の場合も同様に、変換器５２は、信号レベルの微調整を行ってもよい。
　変換器５２は、量子ビットｑ２から期待値が返ってこない場合、量子ビットｑ２用の制御信号ａ１２に対応するアナログ信号ｂ１２の信号レベルをＬ０からＬ０'に微調整する。Ｌ０'は、量子ビットｑ２から期待値が返ってくる信号レベルである。アナログ信号ｂ１２の信号レベルをＬ０からＬ０'に微調整することで、量子ビットｑ２用のＡＴＴ１２から出力される分割信号ｃ１２の信号レベルは、量子ビットｑ１用のＡＴＴ１１から出力される分割信号ｃ１１の信号レベルよりも、微調整分だけ低くなる。これにより、量子ビットｑ２から期待値が返ってくるようになる。
　次に、本開示に係る各実施形態の情報処理装置が実行する制御方法について説明する。
　図６は、本実施形態の情報処理装置が実行する信号減衰方法の第１例を示すフローチャートである。図６の信号減衰方法は、コンピュータ５００からのコマンドｃｍｄに従って制御装置３００が動作することにより実現される。図７は、図６の信号減衰方法に対応する説明図である。図７を参照しながら、図６の信号減衰方法について説明する。
　図６の信号減衰方法は、可変ＡＴＴによるキャリブレーションにおいて最も多くの量子ビットから期待値が返ってくる設定値を導出し、ＤＡＣによるアナログ信号の信号レベルの調整数を最小限に抑える方法である。これにより、ＤＡＣによるアナログ信号の信号レベルの調整を簡素化できる。
　ステップＳ１０において、コンピュータ５００は、複数のアナログ信号ｂ１，ｂ２，ｂ３の信号レベルの初期値を変換器５２に設定させ、かつ、設定値の初期値を設定する共通の設定信号ｓ１，ｓ２，ｓ３を設定器５６に送信させるコマンドｃｍｄを送信する。
　ステップＳ１３において、複数のアナログ信号ｂ１，ｂ２，ｂ３を多重化した多重信号Ｍが複数の分割信号ｃ１，ｃ２，ｃ３に分割される。そして、設定値が共通の設定信号により設定された状態で、減衰後の分割信号ｃ１，ｃ２が複数の量子ビットｐに一定時間供給され、減衰後の分割信号ｃ３が複数のアンプｐに一定時間供給される。
　ステップＳ１５において、コンピュータ５００は、設定信号により設定される設定値と当該設定値で期待値が返ってくる量子ビットとをデータベース（ＤＢ５０１）に記録する。コンピュータ５００は、当該設定値では期待値が返ってこない量子ビットから期待値が返ってくるアナログ信号のレベル値を、当該設定値から推定し、その推定値をＤＢ５０１に記録してもよい。
　ステップＳ１７において、コンピュータ５００は、直前のステップＳ１３で設定された設置値で、全ての量子ビットｐから期待値が返ってきている否かを判定する。コンピュータ５００は、全ての量子ビットｐから期待値が返ってきていると判定した場合、ステップＳ１９の処理を実行し、全ての量子ビットｐから期待値が返ってきていないと判定して場合、ステップＳ２５の処理を実行する。
　ステップＳ２５において、コンピュータ５００は、設定信号ｓ１，ｓ２，ｓ３により設定される設定値を所定の調整範囲１～ｉで変化させることを全て終えたか否かを判定する。コンピュータ５００は、設定信号ｓ１，ｓ２，ｓ３により設定される設定値を所定の調整範囲１～ｉで変化させることを全て終えたと判定した場合、ステップＳ２９の処理を実行する。一方、コンピュータ５００は、設定信号ｓ１，ｓ２，ｓ３により設定される設定値を所定の調整範囲１～ｉで変化させることを全て終えていないと判定した場合、ステップＳ２７の処理を実行する。
　ステップＳ２７において、コンピュータ５００は、設定信号ｓ１，ｓ２，ｓ３による設定される設定値を次の値に変化させる。コンピュータ５００は、設定値を次の値に設定する設定信号ｓ１，ｓ２，ｓ３を設定器５６から送信させるコマンドｃｍｄを送信する。次の値での設置値で、ステップＳ１３の処理が実行される。
　ステップＳ１３，Ｓ１５，Ｓ１７，Ｓ２５，Ｓ２７の処理ループが繰り返されることで、調整範囲１～ｉにおいて、設定値と、当該設定値で期待値が返ってくる量子ビットとの関係を定めたＤＢ５０１が作成される（図７参照）。
　ステップＳ１９において、コンピュータ５００は、全ての量子ビットｑから期待値が返ってくる設定値をＤＢ５０１から読み出す。ステップＳ２１において、コンピュータ５００は、ステップＳ１９で読み出された設定値を設定する設定信号ｓ１，ｓ２，ｓ３を設定器５６に送信させるコマンドｃｍｄを送信する。これにより、設定器５６は、複数の量子ビットの全部から期待値が返ってくる信号としてＤＢ５０１を用いて特定された設定信号に、共通の設定信号ｓ１，ｓ２，ｓ３を設定できる。このとき、全ての量子ビットｑから期待値が返ってくるため、ステップＳ２３の処理は実行されない。
　一方、ステップＳ２９において、コンピュータ５００は、最も多くの量子ビットから期待値が返ってくる設定値をＤＢ５０１から読み出す。ステップＳ３１において、コンピュータ５００は、ステップＳ２９の設定値では期待値が返ってこない量子ビットから期待値が返ってくるレベル値をＤＢ５０１から読み出す。
　ステップＳ３１の処理後のステップＳ２１において、コンピュータ５００は、ステップＳ２９で読み出された設定値を設定する設定信号ｓ１，ｓ２，ｓ３を設定器５６に送信させるコマンドｃｍｄを送信する。これにより、設定器５６は、複数の量子ビットの一部から期待値が返ってくる信号としてＤＢ５０１を用いて特定された設定信号に、共通の設定信号ｓ１，ｓ２，ｓ３を設定できる。そして、設定器５６は、最も多くの量子ビットから期待値が返ってくる設定信号に、共通の設定信号ｓ１，ｓ２，ｓ３を設定できる。
　ステップＳ２３において、コンピュータ５００は、期待値が返ってこない量子ビット用のアナログ信号ｂ１，ｂ２，ｂ３の信号レベルをステップＳ３１で読み出されたレベル値に変換器５２に調整させるコマンドｃｍｄを送信する。これにより、変換器５２は、複数のアナログ信号ｂ１，ｂ２，ｂ３のうち共通の設定信号では期待値が返ってこない量子ビット用のアナログ信号の信号レベルを、共通の設定信号では期待値が返ってこない量子ビットから期待値が返ってくるレベル値に調整できる。
　図８は、本実施形態の情報処理装置が実行する信号減衰方法の第２例を示すフローチャートである。図８の信号減衰方法は、コンピュータ５００からのコマンドｃｍｄに従って制御装置３００が動作することにより実現される。図９は、図８の信号減衰方法に対応する説明図である。図９を参照しながら、図８の信号減衰方法について説明する。
　図８の信号減衰方法は、可変ＡＴＴによるキャリブレーションにおいて複数の量子ビットｑの一部又は全部から期待値が返ってくる複数の設定値の中で中央の設定値を導出し、ＤＡＣによるアナログ信号の信号レベルの調整幅を最小限に抑える方法である。これにより、減衰後の分割信号のＳＮ比を確保できる。
　図８に示すステップＳ４１～Ｓ５７，Ｓ６１の処理内容は、図６に示すステップＳ１１～Ｓ２７，Ｓ３１の処理内容と同じである。図８に示すステップＳ５９の処理内容は、図６に示すステップＳ２９の処理内容と相違する。
　ステップＳ５９において、コンピュータ５００は、複数の量子ビットｑの一部又は全部から期待値が返ってくる複数の設定値の中で中央の設定値をＤＢ５０１から読み出す。ステップＳ６１において、コンピュータ５００は、ステップＳ５９の設定値では期待値が返ってこない量子ビットから期待値が返ってくるレベル値をＤＢ５０１から読み出す。
　ステップＳ６１の処理後のステップＳ５１において、コンピュータ５００は、ステップＳ５９で読み出された設定値を設定する設定信号ｓ１，ｓ２，ｓ３を設定器５６に送信させるコマンドｃｍｄを送信する。これにより、設定器５６は、複数の量子ビットの一部から期待値が返ってくる信号としてＤＢ５０１を用いて特定された設定信号に、共通の設定信号ｓ１，ｓ２，ｓ３を設定できる。そして、設定器５６は、複数の量子ビットｑの一部又は全部から期待値が返ってくる複数の設定信号の中で設定値が中央の設定信号に、共通の設定信号ｓ１，ｓ２，ｓ３を設定できる。
　ステップＳ５３において、コンピュータ５００は、期待値が返ってこない量子ビット用のアナログ信号ｂ１，ｂ２，ｂ３の信号レベルをステップＳ６１で読み出されたレベル値に変換器５２に調整させるコマンドｃｍｄを送信する。これにより、変換器５２は、複数のアナログ信号ｂ１，ｂ２，ｂ３のうち共通の設定信号では期待値が返ってこない量子ビット用のアナログ信号の信号レベルを、共通の設定信号では期待値が返ってこない量子ビットから期待値が返ってくるレベル値に調整できる。
　図１０は、本実施形態の情報処理装置が実行する信号減衰方法の第３例を示すフローチャートである。図１０の信号減衰方法は、コンピュータ５００からのコマンドｃｍｄに従って制御装置３００が動作することにより実現される。図１１は、図１０の信号減衰方法に対応する説明図である。図１１を参照しながら、図１０の信号減衰方法について説明する。
　図１０の信号減衰方法は、可変ＡＴＴによるキャリブレーションにおいて複数の量子ビットｑの一部又は全部から期待値が返ってくる複数の設定値の中で最大の設定値を導出し、アナログ信号の信号レベルを調整するＤＡＣをフルレンジで使用する方法である。これにより、ＤＡＣのダイナミックレンジを有効に活用できる。
　図１０に示すステップＳ７１～Ｓ８７，Ｓ９１の処理内容は、図６に示すステップＳ１１～Ｓ２７，Ｓ３１の処理内容と同じである。図１０に示すステップＳ８９の処理内容は、図６に示すステップＳ２９の処理内容と相違する。
　ステップＳ８９において、コンピュータ５００は、複数の量子ビットｑの一部又は全部から期待値が返ってくる複数の設定値の中で最大の設定値をＤＢ５０１から読み出す。ステップＳ９１において、コンピュータ５００は、ステップＳ８９の設定値では期待値が返ってこない量子ビットから期待値が返ってくるレベル値をＤＢ５０１から読み出す。
　ステップＳ９１の処理後のステップＳ８１において、コンピュータ５００は、ステップＳ８９で読み出された設定値を設定する設定信号ｓ１，ｓ２，ｓ３を設定器５６に送信させるコマンドｃｍｄを送信する。これにより、設定器５６は、複数の量子ビットの一部から期待値が返ってくる信号としてＤＢ５０１を用いて特定された設定信号に、共通の設定信号ｓ１，ｓ２，ｓ３を設定できる。そして、設定器５６は、複数の量子ビットｑの一部又は全部から期待値が返ってくる複数の設定信号の中で設定値が最大の設定信号に、共通の設定信号ｓ１，ｓ２，ｓ３を設定できる。
　ステップＳ８３において、コンピュータ５００は、期待値が返ってこない量子ビット用のアナログ信号ｂ１，ｂ２，ｂ３の信号レベルをステップＳ９１で読み出されたレベル値に変換器５２に調整させるコマンドｃｍｄを送信する。これにより、変換器５２は、複数のアナログ信号ｂ１，ｂ２，ｂ３のうち共通の設定信号では期待値が返ってこない量子ビット用のアナログ信号の信号レベルを、共通の設定信号では期待値が返ってこない量子ビットから期待値が返ってくるレベル値に調整できる。
　図１２は、本実施形態の情報処理装置が実行する信号減衰方法の全体の流れを例示するフローチャートである。図１２の信号減衰方法は、コンピュータ５００からのコマンドｃｍｄに従って制御装置３００が動作することにより実現される。図１２に示す順番で各ステップの処理が実行されることで、各信号の調整及び確認を効率的に実施できる。
　ステップＳ１００において、コンピュータ５００は、複数のアナログ信号ｂ１，ｂ２，ｂ３の信号レベルの初期値を変換器５２に設定させ、かつ、設定値の初期値を設定する共通の設定信号ｓ１，ｓ２，ｓ３を設定器５６に送信させるコマンドｃｍｄを送信する。
　ステップＳ１０１において、コンピュータ５００は、複数の読み出し用信号ａ２（ｎ個の読み出し用信号ａ２１，ａ２２，...，ａ２ｎ）の調整及び確認をさせるコマンドｃｍｄを送信する。これにより、設定器５６は、複数の量子ビットｑ一部又は全部から期待の応答が返ってくる設定信号に、読み出し用信号ａ２に関する共通の設定信号ｓ２を調整する。ステップＳ１０１において、設定器５６は、例えば、読み出し用信号ａ２に関して、図６、図８又は図１０の信号減衰方法を実行する。
　ステップＳ１０２において、コンピュータ５００は、複数のポンプ信号ａ３（ｎ個のポンプ信号ａ３１，ａ３２，...，ａ３ｎ）の調整及び確認をさせるコマンドｃｍｄを送信する。これにより、設定器５６は、複数の量子ビットｑ一部又は全部のアンプｐから期待の出力レベルが返ってくる設定信号に、ポンプ信号ａ３に関する共通の設定信号ｓ３を調整する。ステップＳ１０２において、設定器５６は、例えば、ポンプ信号ａ３に関して、図６、図８又は図１０の信号減衰方法を実行する。
　ステップＳ１０３において、コンピュータ５００は、複数の制御信号ａ１（ｎ個の制御信号ａ１１，ａ１２，...，ａ１ｎ）の調整及び確認をさせるコマンドｃｍｄを送信する。これにより、設定器５６は、複数の量子ビットｑ一部又は全部から期待の制御結果が返ってくる設定信号に、制御信号ａ１に関する共通の設定信号ｓ１を調整する。ステップＳ１０３において、設定器５６は、例えば、制御信号ａ１に関して、図６、図８又は図１０の信号減衰方法を実行する。
　図１３は、コンピュータのハードウェア構成図である。コンピュータ５００は、それぞれバス５０６で相互に接続されているドライブ装置５０８、補助記憶装置５０２、メモリ装置５０３、ＣＰＵ（Central　Processing　Unit）５０４、及びインターフェース装置５０５等を有する。
　コンピュータ５００での処理を実現するプログラムは、記録媒体５０７によって提供される。プログラムを記録した記録媒体５０７がドライブ装置５０８にセットされると、プログラムが記録媒体５０７からドライブ装置５０８を介して補助記憶装置５０２にインストールされる。ただし、プログラムのインストールは必ずしも記録媒体５０７より行う必要はなく、ネットワークを介して他のコンピュータよりダウンロードするようにしてもよい。補助記憶装置５０２は、インストールされたプログラムを格納すると共に、必要なファイルやデータ等を格納する。
　メモリ装置５０３は、プログラムの起動指示があった場合に、補助記憶装置５０２からプログラムを読み出して格納する。ＣＰＵ５０４は、メモリ装置５０３に格納されたプログラムに従ってコンピュータ５００に係る機能を実行するプロセッサである。インターフェース装置５０５は、外部と接続するためのインターフェースとして用いられる。
　なお、記録媒体５０７の一例としては、ＣＤ－ＲＯＭ、ＤＶＤディスク、又はＵＳＢメモリ等の可搬型の記録媒体が挙げられる。また、補助記憶装置５０２の一例としては、ＨＤＤ（Hard　Disk　Drive）又はフラッシュメモリ等が挙げられる。記録媒体５０７及び補助記憶装置５０２のいずれについても、コンピュータ読み取り可能な記録媒体に相当する。
　図６、図８及び図１０に示す各処理をコンピュータ５００に実行させるためのプログラムは、補助記憶装置５０２に格納されてよい。ＤＢ５０１は、補助記憶装置５０２又はメモリ装置５０３に格納されてよい。
　以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
　１１，１２，１ｎ　減衰器（ＡＴＴ）
　５０　制御器
　５１　生成器
　５２　変換器
　５３　読み出し処理部
　５４　電源制御部
　５５　プログラマブル電源
　５６　設定器
　６０　多重化器
　７０　分割器
　８０　多重化器
　８１，８２，８３　線路
　１０１，１０２　情報処理装置
　２００　冷却機
　３００　制御装置
　５００　コンピュータ
　５０１　データベース
　ａ１１，ａ１２，ａ１ｎ　制御信号
　ａ２１，ａ２２，ａ２ｎ　読み出し用信号
　ａ３１，ａ３２，ａ３ｎ　ポンプ信号
　ｂ１１，ｂ１２，ｂ１ｎ　アナログ信号
　ｃ１１，ｃ１２，ｃ１ｎ　分割信号
　ｃ４１，ｃ４２，ｃ４ｎ　読み出し信号
　ｃｍｄ　コマンド
　ｄ　データ
　ｑ１，ｑ２，ｑｎ　量子ビット
　ｐ１，ｐ２，ｐｎ　アンプ
　ｓ１，ｓ２，s３　設定信号
　Ｄ，Ｍ　多重信号

Claims (17)

  1. 　複数の量子ビットと、
    　複数の信号を生成する生成器と、
    　前記複数の信号を、信号レベルが揃えられた複数のアナログ信号に変換する変換器と、
    　前記複数のアナログ信号を多重化した多重信号を出力する多重化器と、
    　前記多重信号を複数の分割信号に分割する分割器と、
    　前記複数の分割信号を減衰させて前記複数の量子ビットのそれぞれに与える複数の減衰器と、
    　前記複数の減衰器の各減衰量を示す共通の設定信号を前記複数の減衰器に送信する設定器と、を備え、
    　前記複数の減衰器は、前記設定信号に基づいて減衰量が設定される、情報処理装置。
  2. 　前記設定器は、前記複数の量子ビットの一部又は全部から期待値が返ってくる設定信号に、前記共通の設定信号を設定する、請求項１に記載の情報処理装置。
  3. 　前記設定器は、前記複数の減衰器に送信する前記共通の設定信号を変化させて、前記複数の量子ビットの一部又は全部から期待値が返ってくる設定信号に、前記共通の設定信号を設定する、請求項２に記載の情報処理装置。
  4. 　前記設定器から前記複数の減衰器に送信される前記共通の設定信号を変化させて、設定信号と当該設定信号で期待値が返ってくる量子ビットとをデータベースに記録するコンピュータを備え、
    　前記設定器は、前記複数の量子ビットの一部又は全部から期待値が返ってくる信号として前記データベースを用いて特定された設定信号に、前記共通の設定信号を設定する、請求項３に記載の情報処理装置。
  5. 　前記設定器は、最も多くの量子ビットから期待値が返ってくる設定信号に、前記共通の設定信号を設定する、請求項２から４のいずれか一項に記載の情報処理装置。
  6. 　前記設定器は、前記複数の量子ビットの一部又は全部から期待値が返ってくる複数の設定信号の中で設定値が中央の設定信号に、前記共通の設定信号を設定する、請求項２から４のいずれか一項に記載の情報処理装置。
  7. 　前記設定器は、前記複数の量子ビットの一部又は全部から期待値が返ってくる複数の設定信号の中で設定値が最大の設定信号に、前記共通の設定信号を設定する、請求項２から４のいずれか一項に記載の情報処理装置。
  8. 　前記変換器は、前記共通の設定信号では期待値が返ってこない量子ビットがあると判定された場合、前記複数のアナログ信号のうち前記共通の設定信号では期待値が返ってこない量子ビット用のアナログ信号の信号レベルを、前記共通の設定信号では期待値が返ってこない量子ビットから期待値が返ってくるレベル値に調整する、請求項１から４のいずれか一項に記載の情報処理装置。
  9. 　前記複数の信号は、複数種の信号を含み、
    　前記変換器は、前記複数種の信号を、信号レベルが揃えられた前記複数のアナログ信号に変換し、
    　前記複数の分割信号は、前記複数種の信号に対応する複数種の分割信号を含み、
    　前記設定器は、前記複数種の分割信号のうち同一種の分割信号は同一の減衰量で減衰するように、前記共通の設定信号を前記複数の減衰器に送信する、請求項１から４のいずれか一項に記載の情報処理装置。
  10. 　前記複数種の信号は、量子ビット用の制御信号、量子ビット用の読み出し用信号、及び、量子ビット用のアンプのポンプ信号を含む、請求項９に記載の情報処理装置。
  11. 　前記設定器は、
    　前記複数の量子ビットの一部又は全部から期待の応答が返ってくる設定信号に、前記読み出し用信号に関する前記共通の設定信号を調整し、
    　次に、
    　前記複数の量子ビットの一部又は全部の前記アンプから期待の出力レベルが返ってくる設定信号に、前記ポンプ信号に関する前記共通の設定信号を調整し、
    　次に、
    　前記複数の量子ビットの一部又は全部から期待の制御結果が返ってくる設定信号に、前記制御信号に関する前記共通の設定信号を調整する、請求項１０に記載の情報処理装置。
  12. 　前記複数の信号は、量子ビット用の複数の制御信号を含み、
    　前記設定器は、前記複数の量子ビットの一部又は全部から期待の制御結果が返ってくる設定信号に、前記複数の制御信号に対応する前記複数の分割信号の減衰に使用される前記共通の設定信号を設定する、請求項２から４のいずれか一項に記載の情報処理装置。
  13. 　前記複数の信号は、量子ビット用の複数の読み出し用信号を含み、
    　前記設定器は、前記複数の量子ビットの一部又は全部から期待の応答が返ってくる設定信号に、前記複数の読み出し用信号に対応する前記複数の分割信号の減衰に使用される前記共通の設定信号を設定する、請求項２から４のいずれか一項に記載の情報処理装置。
  14. 　前記複数の信号は、量子ビット用のアンプを制御する複数のポンプ信号を含み、
    　前記設定器は、前記複数の量子ビットの一部又は全部の前記アンプから期待の出力レベルが返ってくる設定信号に、前記複数のポンプ信号に対応する前記複数の分割信号の減衰に使用される前記共通の設定信号を設定する、請求項２から４のいずれか一項に記載の情報処理装置。
  15. 　温度が徐々に低下するように配列された複数の部屋を有する冷却機と、
    　前記複数の部屋の中で最高温の部屋から最低温の部屋まで延伸し、前記多重信号を前記分割器まで伝送する線路と、を備え、
    　前記最低温の部屋は、前記複数の量子ビット、前記分割器及び前記複数の減衰器を収容する、請求項１から４のいずれか一項に記載の情報処理装置。
  16. 　生成器は、複数の量子ビット用に複数の信号を生成し、
    　変換器は、前記複数の信号のレベルを揃え、
    　多重化器は、前記変換器によりレベルが揃えられた前記複数の信号を多重化した多重信号を出力し、
    　分割器は、前記多重信号を前記複数の信号に対応する複数の分割信号に分割し、
    　複数の減衰器は、前記複数の量子ビット用に前記複数の分割信号を減衰させ、
    　設定器は、前記複数の減衰器の各減衰量の設定用に共通の設定信号を前記複数の減衰器に送信する、方法。
  17. 　生成器によって、複数の量子ビット用に複数の信号を生成し、
    　変換器によって、前記複数の信号のレベルを揃え、
    　多重化器によって、前記変換器によりレベルが揃えられた前記複数の信号を多重化した多重信号を出力し、
    　分割器によっては、前記多重信号を前記複数の信号に対応する複数の分割信号に分割し、
    　複数の減衰器によって、前記複数の量子ビット用に前記複数の分割信号を減衰させ、
    　設定器によって、前記複数の減衰器の各減衰量の設定用に共通の設定信号を前記複数の減衰器に送信する、
    　処理をコンピュータに実行させるためのプログラム。
PCT/JP2022/032248 2022-08-26 2022-08-26 情報処理装置、方法及びプログラム WO2024042717A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/032248 WO2024042717A1 (ja) 2022-08-26 2022-08-26 情報処理装置、方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/032248 WO2024042717A1 (ja) 2022-08-26 2022-08-26 情報処理装置、方法及びプログラム

Publications (1)

Publication Number Publication Date
WO2024042717A1 true WO2024042717A1 (ja) 2024-02-29

Family

ID=90012897

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/032248 WO2024042717A1 (ja) 2022-08-26 2022-08-26 情報処理装置、方法及びプログラム

Country Status (1)

Country Link
WO (1) WO2024042717A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200403137A1 (en) * 2019-06-24 2020-12-24 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus
US20210350268A1 (en) * 2018-08-31 2021-11-11 D-Wave Systems Inc. Systems and methods for operation of a frequency multiplexed resonator input and/or output for a superconducting device
JP2022536594A (ja) * 2019-06-11 2022-08-18 ディー－ウェイブ システムズ インコーポレイテッド 超伝導装置用の入力／出力システム及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210350268A1 (en) * 2018-08-31 2021-11-11 D-Wave Systems Inc. Systems and methods for operation of a frequency multiplexed resonator input and/or output for a superconducting device
JP2022536594A (ja) * 2019-06-11 2022-08-18 ディー－ウェイブ システムズ インコーポレイテッド 超伝導装置用の入力／出力システム及び方法
US20200403137A1 (en) * 2019-06-24 2020-12-24 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PARK JONG-SEOK, SUBRAMANIAN SUSHIL, LAMPERT LESTER, MLADENOV TODOR, KLOTCHKOV ILYA, KURIAN DILEEP J., JUAREZ-HERNANDEZ ESDRAS, PER: "13.1 A Fully Integrated Cryo-CMOS SoC for Qubit Control in Quantum Computers Capable of State Manipulation, Readout and High-Speed Gate Pulsing of Spin Qubits in Intel 22nm FFL FinFET Technology", 2021 IEEE INTERNATIONAL SOLID- STATE CIRCUITS CONFERENCE (ISSCC), IEEE, 13 February 2021 (2021-02-13) - 22 February 2021 (2021-02-22), pages 208 - 210, XP093142885, ISBN: 978-1-7281-9549-0, DOI: 10.1109/ISSCC42613.2021.9365762 *

Similar Documents

Publication Publication Date Title
US10567100B2 (en) Microwave combiner and distributer for quantum signals using frequency-division multiplexing
US9548946B2 (en) SAS domain management and SSP data handling over ethernet
KR20010042554A (ko) 재구성가능한 자원을 구비한 통신기
KR101793887B1 (ko) Das 인터페이스 장치
WO2024042717A1 (ja) 情報処理装置、方法及びプログラム
CN108293032B (zh) 一种削波方法及装置
TW201824815A (zh) 分佈式天線模組中之高效率控制機制
US20080183937A1 (en) Method and Apparatus to Reduce EMI Emissions Over Wide Port SAS Buses
CN113708839A (zh) 一种光纤数据传输网络系统
CN112995716A (zh) 多速率网口分布式节点的混合组网系统及方法
JP6561772B2 (ja) マルチバンドリミッタ、録音装置及びプログラム
KR20170036282A (ko) 능동형 시간 지연 장치 및 그 동작 방법
CN113889175B (zh) 评估噪声环境下硬盘性能的方法、装置、设备及可读介质
KR20190062752A (ko) 코히어런트 광의 간섭현상을 이용한 아날로그 광 신호의 변조 지수 조절 장치 및 그 방법
CN114554323A (zh) 用于光传输系统的频谱调整方法及网络管理系统
JP2014222473A (ja) データ処理装置、データ処理方法、データ処理制御装置、プログラムおよび記録媒体
JP6139847B2 (ja) 無線回路
CN111464919A (zh) 一种基于fir滤波器模块的电子分频器
US8806123B1 (en) Expandable data storage system
CN117616691A (zh) 用于对量子计算电路进行电磁隔离的设备、装置和方法
US11108381B2 (en) Bandwidth configurable signal server
JP5299505B2 (ja) 光伝送装置、運用波長数制限方法及びプログラム
US10567014B2 (en) High power transmission using multi-tone signals
CN113346976B (zh) 一种频谱资源配置的方法、网络设备和系统
US11696174B2 (en) Wireless communication apparatus including data compressor and operating method of the wireless communication apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22956543

Country of ref document: EP

Kind code of ref document: A1