WO2023248621A1 - インテリジェントパワーモジュール、エンジン点火装置、車両 - Google Patents

インテリジェントパワーモジュール、エンジン点火装置、車両 Download PDF

Info

Publication number
WO2023248621A1
WO2023248621A1 PCT/JP2023/016887 JP2023016887W WO2023248621A1 WO 2023248621 A1 WO2023248621 A1 WO 2023248621A1 JP 2023016887 W JP2023016887 W JP 2023016887W WO 2023248621 A1 WO2023248621 A1 WO 2023248621A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch element
transistor
gate
control circuit
power module
Prior art date
Application number
PCT/JP2023/016887
Other languages
English (en)
French (fr)
Inventor
敦司 田口
真治 竹島
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023248621A1 publication Critical patent/WO2023248621A1/ja

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P15/00—Electric spark ignition having characteristics not provided for in, or of interest apart from, groups F02P1/00 - F02P13/00 and combined with layout of ignition circuits

Definitions

  • the present disclosure relates to an intelligent power module, an engine ignition device, and a vehicle using the same.
  • IPMs Intelligent power modules
  • Patent Document 1 can be mentioned as an example of the conventional technology related to the above.
  • the intelligent power module disclosed herein includes a switch element and a switch control circuit configured to perform on/off control of the switch element, and the switch control circuit is configured to perform on/off control of the switch element.
  • the gate resistance value of the switch element is lowered stepwise during the off transition period of the element.
  • FIG. 1 is a diagram showing the overall configuration of a vehicle equipped with an engine ignition device.
  • FIG. 2 is a diagram showing a first frame implementation example of the igniter.
  • FIG. 3 is a diagram showing a first embodiment of the igniter.
  • FIG. 4 is a diagram showing a first example of turn-off operation (without gate resistance control).
  • FIG. 5 is a diagram showing a second example of turn-off operation (with gate resistance control).
  • FIG. 6 is a diagram showing an example of the configuration of a logic circuit.
  • FIG. 7 is a diagram showing a second embodiment of the igniter.
  • FIG. 8 is a diagram showing a third embodiment of the igniter.
  • FIG. 9 is a diagram showing a second frame implementation example of the igniter.
  • FIG. 10 is a diagram showing the appearance of the vehicle.
  • FIG. 1 is a diagram showing the overall configuration of a vehicle equipped with an engine ignition device.
  • the engine ignition device 1 is used in a form that is mounted on a vehicle X together with a car battery 2 and a controller 3 (for example, an ECU [electronic control unit or engine control unit]).
  • a controller 3 for example, an ECU [electronic control unit or engine control unit]
  • the engine ignition device 1 includes an igniter 10, an ignition coil 20, and a spark plug 30.
  • the igniter 10 is a type of intelligent power module in which a switch control circuit 11, a switch element 12, and a resistance element 13 are packaged.
  • the igniter 10 also includes four external terminals (power pin B, collector pin C, ground pin G, and signal input pin S).
  • Collector pin C is connected to the ignition coil 20 (especially the primary coil 21).
  • the ground pin G is grounded.
  • the switch control circuit 11 is formed as an LSI [large scale integration] chip, and operates by receiving power supply voltage VB (for example, 14 V) from the car battery 2.
  • the switch control circuit 11 has a function (gate control function) of controlling on/off of the switch element 12 by generating a gate signal Sg of the switch element 12 in accordance with the ignition instruction signal Sc output from the controller 3. It is equipped with
  • the switch control circuit 11 also has a function (overcurrent protection function) of detecting the sense voltage Vs appearing across the resistance element 13 and limiting the collector current Ic of the switch element 12 to below an upper limit value.
  • the configuration and operation of the switch control circuit 11 will be described in detail later.
  • the switch element 12 is a power device that is turned on/off by the switch control circuit 11, and in this figure, an IGBT [insulated gate bipolar transistor] is adopted.
  • the collector of the switch element 12 is connected to the collector pin C.
  • the emitter of the switch element 12 is connected to the ground pin G via the resistive element 13.
  • a MOSFET metal oxide semiconductor field effect transistor
  • GaN device or a SiC device may be used.
  • NMOSFET N-channel type MOSFET
  • the collector and emitter of the switch element 12 can be read as the drain and source, respectively.
  • the sense voltage Vs In order to improve the detection accuracy of the sense voltage Vs, it is more advantageous to have a higher voltage value of the sense voltage Vs.
  • the sense voltage Vs becomes too high, the voltage between the gate and emitter of the switch element 12 decreases, causing the switch element 12 to self-shut off. Therefore, in order not to cause a problem in the operation of the switch element 12, it is necessary to suppress the sense voltage Vs to several mV to 100 mV.
  • the resistance value Rs of the resistance element 13 must be from several m ⁇ to several tens of m ⁇ .
  • the resistance element 13 having such a low resistance value Rs it is conceivable to use the resistance component of a wire bonding between the emitter of the switch element 12 and the ground pin G.
  • the spark plug 30 uses the high voltage obtained by the ignition coil 20 to generate a spark to ignite the engine (not shown) of the vehicle X.
  • the car battery 2 is a power source for supplying power to various electrical components mounted on the vehicle X, including the engine ignition device 1.
  • the controller 3 executes various controls related to engine drive of the vehicle X.
  • the controller 3 generates an ignition instruction signal Sc used to control the operation of the igniter 10 (particularly the switch control circuit 11) as one of the various controls described above, and outputs it to the signal input pin S of the igniter 10.
  • the controller 3 sets the ignition instruction signal Sc to an on logic level (for example, a high level) when the switch element 12 is turned on, and sets the ignition instruction signal Sc to an off logic level when the switch element 12 is turned off.
  • logic level for example, low level
  • the controller 3 pulse-drives the ignition instruction signal Sc periodically in synchronization with the rotation of the engine (not shown).
  • the ignition instruction signal Sc is raised to a high level, the switch element 12 is turned on, and the collector current Ic increases with time. As a result, energy is stored in the primary coil 21.
  • the switch element 12 is turned off. At this time, a large back electromotive force is generated in the primary coil 21 due to self-induction, and a large back electromotive force is generated in the secondary coil 22 due to mutual induction with the primary coil 21, depending on the turns ratio (M2/M1). A large electromotive force is generated. Due to the electromotive force of the secondary coil 22 generated in this way, a high voltage of several tens of kV is generated in the ignition plug 30, and the ignition plug 30 sparks (discharges). As a result, the air-fuel mixture combusts (explodes) inside the engine's cylinder, producing driving force for the piston.
  • FIG. 2 is a diagram showing an example of mounting the first frame inside the igniter 10.
  • the igniter 10 of this implementation example includes frames FR1 to FR9.
  • the frames FR1 to FR9 are sealed in, for example, a 6-pin SiP [single in-line package].
  • a portion of the frame FR1 is exposed as a power pin B from one side of the package. Therefore, the power supply voltage VB is applied from the car battery 2 to the frame FR1.
  • a portion of the frame FR2 is exposed as a ground pin G from one side of the package. Therefore, the ground voltage GND is applied to the frame FR2 from the ground line.
  • Frames FR3 and FR4 are partially exposed from one side of the package as non-connection pins. Therefore, nothing is connected to frames FR3 and FR4.
  • a portion of the frame FR5 is exposed as a signal input pin S from one side of the package. Therefore, the ignition instruction signal Sc is applied to the frame 5 from the controller 3.
  • a portion of the frame FR6 is exposed as a collector pin C from one side of the package. Therefore, the ignition coil 20 (particularly the primary coil 21) is connected to the frame FR6.
  • the frames FR7, FR8, and FR9 function as islands inside the igniter 10. Note that since the frames FR7, FR8, and FR9 support the lead frame during assembly, the island support pins are exposed to the outside of the package.
  • the back surface of the switch control circuit 11 is die-bonded to the frame FR2. Further, the switch control circuit 11 includes a plurality of pads (a gate control pad 11a, a current detection pad 11b, a ground pad 11c, a power supply pad 11d, and a signal input pad 11e).
  • the gate control pad 11a is bonded to the gate pad 12g via the wire W1.
  • Current detection pad 11b is bonded to frame FR9 via wire W2.
  • the ground pad 11c is bonded to the frame FR2 via a wire W3.
  • Power supply pad 11d is bonded to frame FR7 via wire W4.
  • the signal input pad 11e is bonded to the frame FR5 via a wire W5.
  • Emitter pad 12e is bonded to frame FR9 via wire W6.
  • Frame FR9 is bonded to frame FR2 via wire W8.
  • the wires W1 to W7 may be made of metal such as copper (Cu), aluminum (Al), or gold (Au).
  • capacitors C1 and C2 and a resistor R1 are mounted on the frames FR1 to FR9.
  • capacitor C1 is mounted between frame FR1 and frame FR2.
  • Capacitor C2 is mounted between frame FR7 and frame FR2.
  • Resistor R1 is mounted between frame FR1 and frame FR7.
  • the gate signal Sg is transmitted from the gate control pad 11a of the switch control circuit 11 to the gate pad 12g of the switch element 12 via the wire W1.
  • the wires W6 and W7 through which the collector current Ic flows may be a plurality of wires, or may have a larger diameter than the wires W1 to W5.
  • the resistance value Rs of the resistance element 13 is determined by the type and shape of the metal forming the wire W7. It is relatively easy to design the wiring resistance of the wire W7 to a low resistance value (several m ⁇ to several tens of m ⁇ ). Therefore, even if the collector current Ic flowing through the resistance element 13 is several A to more than ten A, the sense voltage Vs can be suppressed to several mV to more than ten mV, which hinders the operation of the switching element 12 (self-blocking). less likely to occur.
  • the switching element 12 is repeatedly turned on and off (which in turn generates heat and cools down), resulting in deterioration (such as cracks) in the joint between the emitter pad 12e and the wire W6, or in the emitter pad 12e itself. may occur.
  • deterioration such as cracks
  • the resistance component of the junction portion or the resistance component of the emitter pad 12e itself increases. Therefore, in the configuration in which the sense voltage Vs is drawn from both ends of the wire W6, the above deterioration may adversely affect the detection accuracy of the sense voltage Vs (and thus the collector current Ic).
  • the wire W6 bonded to the emitter pad 12e of the switch element 12 and the wire W7 for detecting the sense voltage Vs are separated.
  • the sense voltage Vs is drawn from both ends of the wire W6, it is less susceptible to the above-mentioned deterioration. Therefore, even if the junction between the emitter pad 12e and the wire W6 or the emitter pad 12e itself deteriorates, it is possible to accurately detect the sense voltage Vs (and thus the collector current Ic).
  • the inductance component associated with the emitter of the switch element 12 becomes large, making it susceptible to noise.
  • the igniter 10 is a very important electronic component that is directly connected to the engine room, and is required to not malfunction even under a harsh noise environment.
  • FIG. 3 is a diagram showing a first embodiment of the igniter 10.
  • the switch control circuit 11 includes a gate drive circuit 11A, a current detection circuit 11B, a logic circuit 11C, and diodes 11D and 11E.
  • the gate drive circuit 11A operates by receiving a stabilizing voltage VREG (eg, 5V) from an internal regulator (not shown).
  • the gate drive circuit 11A generates a gate signal Sg according to the upper control signal SH and the lower control signals SL1 and SL2 input from the logic circuit 11C.
  • the gate drive circuit 11A also has a function of adjusting the gate signal Sg so as to limit the collector current Ic to an upper limit value or less, according to the current detection signals SB1 and SB2 input from the current detection circuit 11B.
  • the gate drive circuit 11A includes transistors A1 and A2 (for example, PMOSFET [P-channel type MOSFET]), transistors A3 to A5 (for example, NMOSFET), and transistors A6 and A7 (for example, NPN type MOSFET). bipolar transistor), resistors A8 to A11, a current source A12, and a driver A13.
  • transistors A1 and A2 for example, PMOSFET [P-channel type MOSFET]
  • transistors A3 to A5 for example, NMOSFET
  • transistors A6 and A7 for example, NPN type MOSFET
  • the sources of transistors A1 and A2 are both connected to the application terminal of stabilizing voltage VREG.
  • the drains of transistors A1 and A3 are both connected to the gate of transistor A2.
  • the source of transistor A3 is connected to the ground terminal.
  • the gates of transistors A1 and A3 are both connected to the application terminal of upper control signal SH.
  • the drain of transistor A2 is connected to the first end of resistor A8.
  • the drain of transistor A4 is connected to the second end of resistor A9.
  • the drain of transistor A5 is connected to the second end of resistor A10.
  • the sources of transistors A4 and A5 are both connected to the ground terminal.
  • the gate of transistor A4 is connected to the application terminal of lower control signal SL1.
  • the gate of transistor A5 is connected to the application terminal of lower control signal SL2.
  • the collector of the transistor A6 and the first end of the current source A12 are both connected to the application end of the stabilizing voltage VREG.
  • the emitter of transistor A6 and the first end of resistor A11 are both connected to the base of transistor A7.
  • the emitter of the transistor A7 and the second end of the resistor A11 are both connected to the ground terminal.
  • the base of the transistor A6 is connected to the output terminal of the driver A13 and the application terminal of the current detection signal SB2.
  • the transistors A6 and A7, the resistor A11, and the current source A12 connected in this way function as a current clamper for adjusting the gate signal Sg so as to limit the collector current Ic to below the upper limit value.
  • the output terminal of driver A13 is connected to the base of transistor A6.
  • the lower power supply end of the driver A13 is connected to a ground end.
  • the driver A13 connected in this manner drives the aforementioned current clamper in response to the current detection signal SB1.
  • the driver A13 is enabled when the current detection signal SB1 is at a high level, and is disabled when the current detection signal SB1 is at a low level.
  • the current detection circuit 11B operates by receiving a stabilizing voltage VREG (for example, 5V) from an internal regulator (not shown).
  • the current detection circuit 11B generates current detection signals SB1 to SB3 by comparing the sense voltage Vs applied between the current detection pad 11b and the ground pad 11c with predetermined threshold voltages Vth1 to Vth3, respectively.
  • the current detection circuit 11B includes transistors B1 to B8 (for example, pnp bipolar transistors), transistors B9 to B15 (for example, npn bipolar transistors), resistors B16 to B28, and capacitors B29 to B28. B31 and a current source B32.
  • the emitters of the transistors B1 to B7 and the first end of the current source B32 are both connected to the application end of the stabilizing voltage VREG.
  • the bases of transistors B1 to B7 are all connected to the collector of transistor B1.
  • the collector of transistor B1 is connected to the collector of transistor B9.
  • the base of transistor B9 is connected to the second end of current source B32 and the emitter of transistor B8.
  • the emitter of transistor B9 is connected to the first end of resistor B18.
  • a second end of resistor B18 is connected to a first end of resistor B25.
  • a second end of the resistor B25 is connected to a ground terminal.
  • the first end of the resistor B16 is connected to the application end of the reference voltage VBG (for example, bandgap voltage).
  • VBG for example, bandgap voltage
  • the second end of the resistor B16 and the first end of the resistor B17 are both connected to the base of the transistor B8.
  • the second end of the resistor B17 and the collector of the transistor B8 are both connected to the ground terminal.
  • the bases of transistors B10 and B11 are both connected to the collector of transistor B10.
  • the collector of transistor B10 is connected to the collector of transistor B2.
  • the collectors of transistors B3 and B11 are both connected to the application terminal of current detection signal SB1.
  • the emitter of transistor B10 is connected to a first end of resistor B19 and a first end of capacitor B29.
  • the emitter of transistor B11 is connected to a first end of resistor B20 and a second end of capacitor B29.
  • the second end of the resistor B20 is connected to the current detection pad 11b.
  • a second end of the resistor B26 is connected to the ground pad 11c.
  • the bases of transistors B12 and B13 are both connected to the collector of transistor B12.
  • the collector of transistor B12 is connected to the collector of transistor B4.
  • the collectors of transistors B5 and B13 are both connected to the application terminal of current detection signal SB2.
  • the emitter of transistor B12 is connected to a first end of resistor B21 and a first end of capacitor B30.
  • the emitter of transistor B13 is connected to a first end of resistor B22 and a second end of capacitor B30.
  • the second end of the resistor B22 is connected to the current detection pad 11b.
  • a second end of the resistor B27 is connected to the ground pad 11c.
  • the bases of transistors B14 and B15 are both connected to the collector of transistor B14.
  • the collector of transistor B14 is connected to the collector of transistor B6.
  • the collectors of transistors B7 and B15 are both connected to the application terminal of current detection signal SB3.
  • the emitter of transistor B14 is connected to a first end of resistor B23 and a first end of capacitor B31.
  • the emitter of transistor B15 is connected to a first end of resistor B24 and a second end of capacitor B31.
  • the second end of the resistor B24 is connected to the current detection pad 11b.
  • a second end of the resistor B28 is connected to the ground pad 11c.
  • the resistors B16 to B24 and the resistors B25 to B28 are resistance elements with different temperature characteristics (for example, a poly resistor formed on the surface of a semiconductor substrate and a well resistor formed inside the semiconductor substrate). May be used.
  • the logic circuit 11C generates an upper control signal SH and lower control signals SL1 and SL2 according to the ignition instruction signal Sc and the current detection signal SB3 (details will be described later).
  • the cathode of the diode 11D is connected to the gate control pad 11a.
  • the anode of the diode 11D is connected to the ground terminal.
  • the cathode of the diode 11E is connected to the current detection pad 11b.
  • the anode of diode 11E is connected to ground pad 11c. Note that the voltage applied to the ground pad 11c corresponds to the ground voltage GND and the substrate voltage SUB.
  • the diodes 11D and 11E described above each function as an electrostatic protection diode. Note that, as shown by the balloon in this figure, the diode 11D may be made bidirectional by connecting two opposing diodes with opposite polarities in series between the gate control pad 11a and the ground terminal. The same applies to the current detection pad 11b.
  • the current detection circuit 11B monitors the sense voltage Vs according to the collector current Ic of the switch element 12, and uses the Ic-Vbe characteristic of the bipolar transistor to compare the sense voltage Vs with a plurality of threshold voltages Vth1 to Vth3. Therefore, it is a current mirror type comparator that generates each of the current detection signals SB1 to SB3.
  • the current detection signal SB1 becomes low level. Conversely, when the sense voltage Vs is higher than the threshold voltage Vth1, no collector current flows through the transistor B11, so the current detection signal SB1 becomes high level.
  • the current detection signals SB2 and SB3 are determined according to the comparison result between the sense voltage Vs and the threshold voltages Vth2 and Vth3.
  • the current detection circuit 11B that utilizes the Ic-Vbe characteristics of a bipolar transistor does not generate errors caused by the offset of the differential pair, unlike an operational amplifier type comparator, so it is possible to accurately control the minute sense voltage Vs. It becomes possible to detect it well.
  • the gate capacitance (not shown) of the switching element 12 is charged by the charging current Ichg flowing from the application end of the stabilizing voltage VREG to the gate of the switching element 12 via the resistor A8, so that the gate signal Sg starts to rise. .
  • the gate signal Sg exceeds the on-threshold voltage of the switch element 12, the switch element 12 is turned on and the collector current Ic begins to flow.
  • the slope of the gate signal Sg during the on-transition period of the switch element 12 is determined by the resistance value Rgon of the resistor A8. Specifically, the smaller the resistance value Rgon of the resistor A8 is, the larger the charging current Ichg becomes, so the gate signal Sg rises steeply. Conversely, the larger the resistance value Rgon of the resistor A8, the smaller the charging current Ichg, so the gate signal Sg rises more slowly.
  • the upper control signal SH is set to a low level and one of the lower control signals SL1 and SL2 is set to a high level.
  • the lower control signal SL1 is maintained at a high level and the lower control signal SL2 is maintained at a low level.
  • the transistor A1 When the upper control signal SH is at a low level, the transistor A1 is turned on and the transistor A3 is turned off. Therefore, since the gate voltage of transistor A2 becomes high level, transistor A2 is turned off. Further, when the lower control signal SL1 is at a high level and the lower control signal SL2 is at a low level, the transistor A4 is turned on and the transistor A5 is turned off.
  • the gate capacitance (not shown) of the switch element 12 is discharged by the discharge current Idchg flowing from the gate of the switch element 12 to the ground terminal via the resistor A9, so the gate signal Sg starts to decrease. Therefore, the on-resistance value of the switch element 12 increases, and the collector current Ic starts to decrease.
  • the slope of the gate signal Sg in the first half of the off-transition period of the switch element 12 is determined by the resistance value Rgoff1 of the resistor A9.
  • the lower control signal SL2 is also set to high level following the lower control signal SL1. Therefore, both transistors A4 and A5 are turned on.
  • the gate capacitance (not shown) of the switch element 12 is discharged by the discharge current Idchg flowing from the gate of the switch element 12 to the ground terminal via both resistors A9 and A10, so that the gate signal Sg becomes more steep. begins to decline.
  • the slope of the gate signal Sg in the latter half of the off-transition period of the switch element 12 is determined by the combined resistance value Rgoff2 of the resistors A9 and A10.
  • the combined resistance value Rgoff2 of the resistors A9 and A10 connected in parallel is lower than the resistance value Rgoff1 of the resistor A9 alone. Therefore, in the second half of the off-transition period, the discharge current Idchg becomes larger than in the first half of the off-transition period, so that the gate signal Sg falls sharply.
  • the switch control circuit 11 gradually lowers the gate resistance value of the switch element 12 by controlling the transistors A4 and A5 on/off during the off transition period of the switch element 12 (Rgoff1 ⁇ Rgoff2 ).
  • the technical significance of gate resistance control will be explained in detail below.
  • FIG. 4 is a diagram showing a first example of the turn-off operation, and depicts the ignition instruction signal Sc, the collector current Ic, and the on/off state of the switch element 12 in order from the top.
  • FIG. 5 in order to compare with the second example of the turn-off operation (FIG. 5), which will be described later, it is assumed that gate resistance control is not performed during the off transition period of the switch element 12. The behavior will be described assuming that A5 and resistor A10 are not provided.
  • the switch element 12 transitions from the on state to the off state at time t12. At this time, the gate resistance value of the switch element 12 during the off transition period of the switch element 12 becomes the resistance value Rgoff1 of the resistor A9.
  • the resistance value Rgoff1 of the resistor A9 is set low, and the connection between the gate of the switch element 12 and the ground terminal is set low. It is desirable to short-circuit between them in a low impedance state.
  • time t13 is the timing when the collector current Ic starts to decrease from the specified value I0 (for example, 8 A) and then falls below the threshold value I1 (for example, 7.2 A, which is 90% of the specified value I0).
  • time t14 is a timing when the collector current Ic further decreases and falls below the threshold value I2 (for example, 0.8 A, which is 10% of the specified value I0).
  • the turn-off delay time Tstg and turn-off duration time Tf of the igniter 10 are uniformly determined. You will have less freedom.
  • FIG. 5 is a diagram showing a second example of off-transition operation (with gate resistance control), and as in FIG. On/off states are depicted.
  • Gate resistance control is performed to lower the resistance value stepwise (Rgoff1 ⁇ Rgoff2).
  • the transistor A4 is on and the transistor A5 is off.
  • both transistors A4 and A5 are in the on state. Note that it is desirable that glitches do not occur in the on/off control of the transistors A4 and A5.
  • a low impedance is created between the gate of the switch element 12 and the ground terminal in the off state of the switch element 12 without impairing the degree of freedom in designing the turn-off delay time Tstg and the turn-off duration time Tf. It can be shorted in any condition. Therefore, floating of the gate of the switch element 12 due to noise superimposition can be suppressed, so that the noise resistance of the igniter 10 can be increased.
  • the gate resistance value of the switch element 12 may be lowered after the collector current Ic falls below the threshold value I2.
  • it is desirable to switch the gate resistance value of the switch element 12 until the turn-off duration Tf expires ( times t13 to t14).
  • FIG. 6 is a diagram showing an example of the configuration of the logic circuit 11C.
  • the logic circuit 11C of this configuration example includes comparators 11C1 and 11C2, a filter 11C3, and an RS flip-flop 11C4.
  • the comparator 11C1 compares the ignition instruction signal Sc input to the inverting input terminal (-) with the reference voltage Vref1 input to the non-inverting input terminal (+), and outputs a reset signal RST1.
  • the reset signal RST1 becomes a low level when the ignition instruction signal Sc is higher than the reference voltage Vref1, and becomes a high level when the ignition instruction signal Sc is lower than the reference voltage Vref1. Note that the reset signal RST1 is outputted to the gate of the transistor A4 as the previously mentioned lower control signal SL1.
  • the filter 11C3 removes noise components superimposed on the inverted current detection signal SB3B and outputs a set signal SET.
  • the inverted current detection signal SB3B is a logic signal obtained by inverting the logic level of the current detection signal SB. Therefore, the inverted current detection signal SB3B becomes, for example, a high level when the sense voltage Vs is lower than the threshold voltage Vth3, and becomes a low level when the sense voltage Vs is higher than the threshold voltage Vth3.
  • an RC filter may be used as the filter 11C3, for example.
  • the RS flip-flop 11C4 outputs an output from an output terminal (Q) in response to a set signal SET input to a set terminal (S) and reset signals RST1 and RST2 input to two reset terminals (R), respectively.
  • the logic level of the lower control signal SL2 is switched. Referring to this diagram, the lower control signal SL2 is set to high level in synchronization with the rising edge of set signal SET, and reset to low level in synchronization with the rising edge of either reset signal RST1 or RST2. be done.
  • the reset signal RST1 rises to high level. Therefore, while the lower control signal SL1 rises to high level, the lower control signal SL2 is reset to low level. As a result, transistor A4 is turned on and transistor A5 is turned off. That is, the gate resistance value of the switch element 12 is set to Rgoff1.
  • the inverted current detection signal SB3B rises to a high level. Therefore, the lower control signal SL2 is set to high level. As a result, transistor A5 is also turned on next to transistor A4. That is, the gate resistance value of the switch element 12 is lowered from Rgoff1 to Rgoff2.
  • FIG. 7 is a diagram showing a second embodiment of the igniter 10.
  • the igniter 10 of this embodiment is based on the first embodiment (FIG. 3) described above, but some changes have been made to the switch control circuit 11.
  • the emitter voltage of the switch element 12 can be changed to the transistor by sharing the existing current detection pad 11b and the wire W2 without increasing the number of pads (and thus the number of wire bonds) of the switch control circuit 11. It can be the source voltage of A4 and A5.
  • the switch control circuit 11 (particularly the gate drive circuit 11A) further includes a level shifter A14.
  • the level shifter A14 level-shifts the lower control signals SL1 and SL2 outputted from the logic circuit 11C to generate drive signals SL1' and SL2' for the transistors A4 and A5, respectively.
  • the lower control signals SL1 and SL2 are both pulse signals based on the ground voltage GND.
  • the drive signals SL1' and SL2' are both pulse signals based on the emitter voltage of the switch element 12.
  • FIG. 8 is a diagram showing a third embodiment of the igniter 10.
  • the igniter 10 of this embodiment is based on the previously mentioned second embodiment (FIG. 7), but the switch control circuit 11 is modified.
  • the switch control circuit 11 includes an emitter directly connected pad 11f.
  • the sources of the transistors A4 and A5 are both connected to the emitter direct connection pad 11f.
  • FIG. 9 is a diagram showing an example of mounting the second frame employed in the igniter 10 of the third embodiment (FIG. 8). As shown in this figure, the emitter direct connection pad 11f is bonded to the emitter pad 12e of the switch element 12 via a wire W8.
  • the voltage applied to the gate control pad 11a and the current detection pad 11b is set to a predetermined upper limit or lower (for example, lower than the forward voltage drop of a diode).
  • a clamp circuit may be provided for clamping.
  • a latch may be provided at the output node of each of the current detection signals SB1 to SB3. Further, hysteresis may be provided to a current mirror type comparator.
  • the switch control circuit 11 lowers the gate resistance value of the switch element 12 when a predetermined switching standby time Tsw has elapsed after the start of the off-transition period of the switch element 12, regardless of the current detection signal SB. It may also be a configuration.
  • the switching standby time Tsw is determined by (1) a delay time determined according to the gate resistance and gate capacitance of the switching element 12, (2) the worst value of the turn-off duration Tf in the application, and ( 3) It is desirable to set the turn-off delay time Tstg to an appropriate length in consideration of setting variations.
  • Another method for suppressing gate floating of the switch element 12 is, for example, connecting a capacitor between the gate and emitter of the switch element 12 to reduce impedance in the noise frequency band.
  • FIG. 10 is a diagram showing the appearance of the vehicle X.
  • Vehicle X may be an engine vehicle equipped with only an engine as its power source, or may be a hybrid vehicle equipped with an engine and an electric motor.
  • the engine ignition device 1 described above can be mounted on the vehicle X together with the car battery 2 and the controller 3 (none of which are clearly shown in this figure).
  • the switch control circuit includes a switch element and a switch control circuit configured to perform on/off control of the switch element, and the switch control circuit gradually changes the gate resistance value of the switch element during an off transition period of the switch element. Intelligent power module.
  • the switch control circuit includes a first gate resistor and a second gate resistor whose respective first ends are configured to be commonly connected to the gate of the switch element, and whose respective drains are connected to the first gate resistor and the second gate resistor. a first transistor and a second transistor of N-channel type configured to be connected to second ends of each of the two gate resistors, and turn on/off each of the first transistor and the second transistor during the off transition period.
  • the intelligent power module according to any one of appendices 1 to 3, wherein the gate resistance value is lowered in stages by performing off control.
  • the switch control circuit includes a direct connection pad that is wire-bonded to an emitter pad or a source pad of the switch element, and the sources of each of the first transistor and the second transistor are both connected to the direct connection pad.
  • the switch control circuit further includes a level shifter configured to level shift a control signal from a logic circuit to generate drive signals for each of the first transistor and the second transistor. Intelligent power module.
  • the switch control circuit further includes at least one electrostatic protection diode configured to be connected between a gate of the switch element and a ground terminal.
  • An ignition coil an intelligent power module according to any one of appendices 1 to 8 configured to turn on/off a current flowing through the primary coil of the ignition coil, and connected to the secondary coil of the ignition coil.
  • An engine ignition device comprising: a spark plug;
  • a vehicle comprising: the engine ignition device according to appendix 9; a car battery configured to supply power to the engine ignition device; and a controller configured to control the engine ignition device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)

Abstract

インテリジェントパワーモジュール１０は、スイッチ素子１２と、スイッチ素子１２のオン／オフ制御を行うように構成されたスイッチ制御回路１１と、を備える。スイッチ制御回路１１は、スイッチ素子１２のオフ遷移期間にスイッチ素子１２のゲート抵抗値を段階的に引き下げる。

Description

インテリジェントパワーモジュール、エンジン点火装置、車両
　本開示は、インテリジェントパワーモジュール、及び、これを用いたエンジン点火装置並びに車両に関する。
　インテリジェントパワーモジュール（いわゆるＩＰＭ［intelligent　power　module］）は、車両をはじめとする様々なアプリケーションに搭載されている。
　なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
特開２０１６－０９８７７６号公報
　しかしながら、従来のインテリジェントパワーモジュールでは、ノイズ耐量（高周波ノイズに対する誤動作耐量）について検討の余地があった。
　例えば、本明細書中に開示されているインテリジェントパワーモジュールは、スイッチ素子と、前記スイッチ素子のオン／オフ制御を行うように構成されたスイッチ制御回路とを備え、前記スイッチ制御回路は、前記スイッチ素子のオフ遷移期間に前記スイッチ素子のゲート抵抗値を段階的に引き下げる。
　なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。
　本開示によれば、ノイズ耐量の高いインテリジェントパワーモジュール、及び、これを用いたエンジン点火装置並びに車両を提供することが可能となる。
図１は、エンジン点火装置を備える車両の全体構成を示す図である。 図２は、イグナイタの第１フレーム実装例を示す図である。 図３は、イグナイタの第１実施形態を示す図である。 図４は、ターンオフ動作の第１例（ゲート抵抗制御なし）を示す図である。 図５は、ターンオフ動作の第２例（ゲート抵抗制御あり）を示す図である。 図６は、論理回路の一構成例を示す図である。 図７は、イグナイタの第２実施形態を示す図である。 図８は、イグナイタの第３実施形態を示す図である。 図９は、イグナイタの第２フレーム実装例を示す図である。 図１０は、車両の外観を示す図である。
＜エンジン点火装置＞
　図１は、エンジン点火装置を備える車両の全体構成を示す図である。エンジン点火装置１は、カーバッテリ２及びコントローラ３（例えばＥＣＵ［electronic　control　unit又はengine　control　unit］）と共に、車両Ｘに搭載された形態で用いられる。
　本図に即して述べると、エンジン点火装置１は、イグナイタ１０と、イグニッションコイル２０と、点火プラグ３０と、を備える。
　イグナイタ１０は、スイッチ制御回路１１と、スイッチ素子１２と、抵抗要素１３と、をパッケージングしたインテリジェントパワーモジュールの一種である。
　また、イグナイタ１０は、４本の外部端子（電源ピンＢ、コレクタピンＣ、接地ピンＧ及び信号入力ピンＳ）を備える。電源ピンＢは、カーバッテリ２の正極（＝電源電圧ＶＢの印加端）に接続されている。コレクタピンＣは、イグニッションコイル２０（特に一次側コイル２１）に接続されている。接地ピンＧは、接地されている。信号入力ピンＳは、コントローラ３の信号出力ノード（＝点火指示信号Ｓｃの印加端）に接続されている。
　スイッチ制御回路１１は、ＬＳＩ［large　scale　integration］チップとして形成されており、カーバッテリ２から電源電圧ＶＢ（例えば１４Ｖ）の供給を受けて動作する。なお、スイッチ制御回路１１は、コントローラ３から出力される点火指示信号Ｓｃに応じてスイッチ素子１２のゲート信号Ｓｇを生成することにより、スイッチ素子１２のオン／オフ制御を行う機能（ゲート制御機能）を備えている。また、スイッチ制御回路１１は、抵抗要素１３の両端間に現れるセンス電圧Ｖｓを検出してスイッチ素子１２のコレクタ電流Ｉｃを上限値以下に制限する機能（過電流保護機能）も備えている。スイッチ制御回路１１の構成及び動作については、後ほど詳述する。
　スイッチ素子１２は、スイッチ制御回路１１によってオン／オフされるパワーデバイスであり、本図ではＩＧＢＴ［insulated　gate　bipolar　transistor］が採用されている。
　スイッチ素子１２のコレクタは、コレクタピンＣに接続されている。スイッチ素子１２のエミッタは、抵抗要素１３を介して接地ピンＧに接続されている。スイッチ素子１２のゲートは、スイッチ制御回路１１の信号出力ノード（＝ゲート信号Ｓｇの印加端）に接続されている。
　なお、スイッチ素子１２としては、ＭＯＳＦＥＴ［metal　oxide　semiconductor　field　effect　transistor］を用いてもよいし、或いは、ＧａＮデバイス又はＳｉＣデバイスを用いてもよい。例えば、スイッチ素子１２をＮＭＯＳＦＥＴ［N-channel　type　MOSFET］に置き換えた場合、スイッチ素子１２のコレクタ及びエミッタは、それぞれ、ドレイン及びソースに読み替えられる。
　抵抗要素１３は、スイッチ素子１２のエミッタと接地ピンＧとの間に設けられており、コレクタ電流Ｉｃに応じたセンス電圧Ｖｓ（＝Ｉｃ×Ｒｓ、ただしＲｓは抵抗要素１３の抵抗値）を生成する。
　センス電圧Ｖｓの検出精度を高めるためには、センス電圧Ｖｓの電圧値が高いほど有利である。ただし、センス電圧Ｖｓが高くなり過ぎると、スイッチ素子１２のゲート・エミッタ間電圧が低下してスイッチ素子１２の自己遮断が生じてしまう。そのため、スイッチ素子１２の動作に支障を生じないためにはセンス電圧Ｖｓを数ｍＶ～１００ｍＶに抑えておく必要がある。この場合、抵抗要素１３に流れるコレクタ電流Ｉｃが数Ａ～十数Ａであることを鑑みると、抵抗要素１３の抵抗値Ｒｓは数ｍΩ～数十ｍΩでなければならない。これほど低い抵抗値Ｒｓを持つ抵抗要素１３としては、スイッチ素子１２のエミッタと接地ピンＧとの間をボンディングするワイヤの抵抗成分を流用することが考えられる。
　イグニッションコイル２０は、鉄心に巻回された一次側コイル２１（巻数Ｍ１）及び二次側コイル２２（巻数Ｍ２、ただしＭ２＞Ｍ１）を含み、カーバッテリ２から供給される電源電圧ＶＢをより高い電圧に変換（昇圧）する。一次側コイル２１の第１端と二次側コイル２２の第１端は、いずれもカーバッテリ２の正極（＝電源電圧ＶＢの印加端）に接続されている。ただし、このような接続形態はあくまで一例である。イグニッションコイル２０の仕様によっては、例えば、二次側コイル２２の第１端を接地している場合もある。一次側コイル２１の第２端は、イグナイタ１０のコレクタピンＣ（＝スイッチ素子１２のコレクタ）に接続されている。二次側コイル２２の第２端は、点火プラグ３０に接続されており、二次側コイル２２に生じる高電圧が点火プラグ３０に供給される。
　点火プラグ３０は、イグニッションコイル２０によって得られる高電圧を用いて車両Ｘのエンジン（不図示）を点火するためのスパークを発生させる。
　カーバッテリ２は、エンジン点火装置１を含め、車両Ｘに搭載された各種電装品に電力を供給するための電源である。
　コントローラ３は、車両Ｘのエンジン駆動に関わる各種制御を実行する。特に、コントローラ３は、上記各種制御の一つとして、イグナイタ１０（特にスイッチ制御回路１１）の動作制御に用いられる点火指示信号Ｓｃを生成してイグナイタ１０の信号入力ピンＳに出力する。例えば、コントローラ３は、スイッチ素子１２をオン状態とするときに点火指示信号Ｓｃをオン時の論理レベル（例えばハイレベル）とし、スイッチ素子１２をオフ状態とするときに点火指示信号Ｓｃをオフ時の論理レベル（例えばローレベル）とする。
　より具体的に述べると、コントローラ３は、エンジン（不図示）の回転と同期して点火指示信号Ｓｃを周期的にパルス駆動する。点火指示信号Ｓｃがハイレベルに立ち上げられると、スイッチ素子１２がオン状態となり、コレクタ電流Ｉｃが時間とともに増大する。その結果、一次側コイル２１にエネルギが蓄えられる。
　その後、点火指示信号Ｓｃがローレベルに立ち下げられると、スイッチ素子１２がオフ状態となる。このとき、一次側コイル２１には自己誘導作用によって大きな逆起電力が発生し、二次側コイル２２には一次側コイル２１との相互誘導作用により、巻数比（Ｍ２／Ｍ１）に応じてさらに大きな起電力が発生する。このようにして発生した二次側コイル２２の起電力により、点火プラグ３０には数十ｋＶもの高電圧が発生し、点火プラグ３０がスパーク（放電）する。その結果、エンジンのシリンダ内部で混合気が燃焼（爆発）するので、ピストンの駆動力が生まれる。
＜第１フレーム実装例＞
　図２は、イグナイタ１０の内部における第１フレーム実装例を示す図である。本実装例のイグナイタ１０は、フレームＦＲ１～ＦＲ９を備える。フレームＦＲ１～ＦＲ９は、例えば６ピンのＳｉＰ［single　in-line　package］に封止されている。
　フレームＦＲ１は、電源ピンＢとしてパッケージの一辺から一部分が露出される。従って、フレームＦＲ１には、カーバッテリ２から電源電圧ＶＢが印加される。
　フレームＦＲ２は、接地ピンＧとしてパッケージの一辺から一部分が露出される。従って、フレームＦＲ２には、接地ラインから接地電圧ＧＮＤが印加される。
　フレームＦＲ３及びＦＲ４は、ノンコネクトピンとしてパッケージの一辺から一部分が露出される。従って、フレームＦＲ３及びＦＲ４には、何も接続されない。
　フレームＦＲ５は、信号入力ピンＳとしてパッケージの一辺から一部分が露出される。従って、フレーム５には、コントローラ３から点火指示信号Ｓｃが印加される。
　フレームＦＲ６は、コレクタピンＣとしてパッケージの一辺から一部分が露出される。従って、フレームＦＲ６には、イグニッションコイル２０（特に一次側コイル２１）が接続される。
　フレームＦＲ７、ＦＲ８及びＦＲ９は、イグナイタ１０の内部でアイランドとして機能する。なお、フレームＦＲ７、ＦＲ８及びＦＲ９は、組み立て時にリードフレームを支持するため、アイランドサポートピンがパッケージ外部に露出する。
　スイッチ制御回路１１は、その裏面がフレームＦＲ２にダイボンディングされている。また、スイッチ制御回路１１は、複数のパッド（ゲート制御パッド１１ａ、電流検出パッド１１ｂ、接地パッド１１ｃ、電源パッド１１ｄ及び信号入力パッド１１ｅ）を備える。
　スイッチ素子１２は、その裏面（＝コレクタ電極１２ｃ）がフレームＦＲ６にダイボンディングされている。また、スイッチ素子１２は、複数のパッド（エミッタパッド１２ｅ及びゲートパッド１２ｇ）を備える。
　ゲート制御パッド１１ａは、ワイヤＷ１を介してゲートパッド１２ｇにボンディングされている。電流検出パッド１１ｂは、ワイヤＷ２を介してフレームＦＲ９にボンディングされている。接地パッド１１ｃは、ワイヤＷ３を介してフレームＦＲ２にボンディングされている。電源パッド１１ｄは、ワイヤＷ４を介してフレームＦＲ７にボンディングされている。信号入力パッド１１ｅは、ワイヤＷ５を介してフレームＦＲ５にボンディングされている。エミッタパッド１２ｅは、ワイヤＷ６を介してフレームＦＲ９にボンディングされている。フレームＦＲ９は、ワイヤＷ８を介してフレームＦＲ２にボンディングされている。ワイヤＷ１～Ｗ７は、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）又は金（Ａｕ）といった金属によって形成してもよい。
　また、フレームＦＲ１～ＦＲ９には、スイッチ制御回路１１及びスイッチ素子１２のほかに、キャパシタＣ１及びＣ２と抵抗Ｒ１（いずれも細い破線で描写）が実装される。本図に即して述べると、キャパシタＣ１は、フレームＦＲ１とフレームＦＲ２との間に実装される。キャパシタＣ２は、フレームＦＲ７とフレームＦＲ２との間に実装される。抵抗Ｒ１は、フレームＦＲ１とフレームＦＲ７との間に実装される。
　本実装例のイグナイタ１０において、ゲート信号Ｓｇは、スイッチ制御回路１１のゲート制御パッド１１ａからワイヤＷ１を介してスイッチ素子１２のゲートパッド１２ｇに伝達される。
　電源電圧ＶＢは、フレームＦＲ１（＝電源ピンＢ）から抵抗Ｒ１、フレームＦＲ７及びワイヤＷ４を介してスイッチ制御回路１１の電源パッド１１ｄに供給される。
　点火指示信号Ｓｃは、フレームＦＲ５（＝信号入力ピンＳ）からワイヤＷ５を介してスイッチ制御回路１１の信号入力パッド１１ｅに伝達される。
　コレクタ電流Ｉｃは、フレームＦＲ６（＝コレクタピンＣ）からスイッチ素子１２のコレクタ電極１２ｃ、エミッタパッド１２ｅ、ワイヤＷ６、フレームＦＲ９、ワイヤＷ７及びフレームＦＲ２（＝接地ピンＧ）を介して流れる。コレクタ電流Ｉｃの流れるワイヤＷ６及びＷ７は、複数本としてもよいし、ワイヤＷ１～Ｗ５よりも太径としてもよい。
　なお、ワイヤＷ７の抵抗成分は、コレクタ電流Ｉｃを検出するための抵抗要素１３として流用される。すなわち、ワイヤＷ７（＝抵抗要素１３）の両端間に現れるセンス電圧Ｖｓは、ワイヤＷ２及びＷ３を介してスイッチ制御回路１１に伝達され、電流検出パッド１１ｂと接地パッド１１ｃとの間に印加される。
　抵抗要素１３の抵抗値Ｒｓは、ワイヤＷ７を形成する金属の種類及び形状等によって定まる。ワイヤＷ７の配線抵抗であれば、低い抵抗値（数ｍΩ～数十ｍΩ）に設計することも比較的容易である。従って、抵抗要素１３に流れるコレクタ電流Ｉｃが数Ａ～十数Ａであっても、センス電圧Ｖｓを数ｍＶ～十数ｍＶに抑えることができるので、スイッチ素子１２の動作に支障（自己遮断）を生じにくい。
　また、イグナイタ１０では、スイッチ素子１２のオン／オフ（延いては発熱と冷却）が繰り返されることにより、エミッタパッド１２ｅとワイヤＷ６との接合部分、又は、エミッタパッド１２ｅ自体に劣化（クラックなど）が生じ得る。このような劣化が生じると、上記接合部分の抵抗成分、又は、エミッタパッド１２ｅ自体の抵抗成分が大きくなる。そのため、ワイヤＷ６の両端間からセンス電圧Ｖｓを引き出す構成では、上記劣化がセンス電圧Ｖｓ（延いてはコレクタ電流Ｉｃ）の検出精度に悪影響を及ぼし得る。
　そこで、本実装例のイグナイタ１０では、スイッチ素子１２のエミッタパッド１２ｅにボンディングされるワイヤＷ６と、センス電圧Ｖｓを検出するためのワイヤＷ７が分離されている。本構成であれば、ワイヤＷ６の両端間からセンス電圧Ｖｓを引き出す構成と比べて、上記劣化の影響を受け難くなる。従って、エミッタパッド１２ｅとワイヤＷ６との接合部分、又は、エミッタパッド１２ｅ自体に劣化が生じても、センス電圧Ｖｓ（延いてはコレクタ電流Ｉｃ）を精度良く検出することが可能となる。
＜ノイズ耐性に関する考察＞
　ところで、スイッチ素子１２がオフ状態であるときに、イグナイタ１０のコレクタピンＣ又は接地ピンＧにノイズが印加されると、両ピン間に付随する容量成分及びインダクタンス成分などで形成される回路ネットワークを介して電流が流れ、スイッチ素子１２のゲート信号Ｓｇに意図しない電位変動（いわゆるゲート浮き）が生じ得る。このようなゲート浮きが生じると、イグナイタ１０が誤ってオン状態となるおそれがある。
　特に、ワイヤＷ６及びＷ７が分離された構成では、スイッチ素子１２のエミッタに付随するインダクタンス成分が大きくなるので、ノイズの影響を受けやすい。また、イグナイタ１０は、エンジンルームに直結する非常に重要な電子部品であり、過酷なノイズ環境下であっても誤動作を生じないことが要求されている。
　そこで、以下では、上記の考察に鑑み、イグナイタ１０のノイズ耐性を高めることのできる新規な実施形態を提案する。
＜イグナイタ（第１実施形態）＞
　図３は、イグナイタ１０の第１実施形態を示す図である。本実施形態のイグナイタ１０において、スイッチ制御回路１１は、ゲート駆動回路１１Ａと、電流検出回路１１Ｂと、論理回路１１Ｃと、ダイオード１１Ｄ及び１１Ｅと、を備える。
　ゲート駆動回路１１Ａは、不図示の内部レギュレータから安定化電圧ＶＲＥＧ（例えば５Ｖ）の供給を受けて動作する。ゲート駆動回路１１Ａは、論理回路１１Ｃから入力される上側制御信号ＳＨ、下側制御信号ＳＬ１及びＳＬ２に応じて、ゲート信号Ｓｇを生成する。また、ゲート駆動回路１１Ａは、電流検出回路１１Ｂから入力される電流検出信号ＳＢ１及びＳＢ２に応じて、コレクタ電流Ｉｃを上限値以下に制限するようにゲート信号Ｓｇを調整する機能も備えている。
　本図に即して述べると、ゲート駆動回路１１Ａは、トランジスタＡ１及びＡ２（例えばＰＭＯＳＦＥＴ［P-channel　type　MOSFET］）と、トランジスタＡ３～Ａ５（例えばＮＭＯＳＦＥＴ）と、トランジスタＡ６及びＡ７（例えばｎｐｎ型バイポーラトランジスタ）と、抵抗Ａ８～Ａ１１と、電流源Ａ１２と、ドライバＡ１３と、を含む。
　トランジスタＡ１及びＡ２それぞれのソースは、いずれも安定化電圧ＶＲＥＧの印加端に接続されている。トランジスタＡ１及びＡ３それぞれのドレインは、いずれもトランジスタＡ２のゲートに接続されている。トランジスタＡ３のソースは、接地端に接続されている。トランジスタＡ１及びＡ３それぞれのゲートは、いずれも上側制御信号ＳＨの印加端に接続されている。トランジスタＡ２のドレインは、抵抗Ａ８の第１端に接続されている。抵抗Ａ８の第２端は、ゲート制御パッド１１ａ（＝ゲート信号Ｓｇの印加端）に接続されている。
　抵抗Ａ９及びＡ１０（＝第１ゲート抵抗及び第２ゲート抵抗に相当）それぞれの第１端は、いずれもゲート制御パッド１１ａ（＝ゲート信号Ｓｇの印加端）に接続されている。トランジスタＡ４のドレインは、抵抗Ａ９の第２端に接続されている。トランジスタＡ５のドレインは、抵抗Ａ１０の第２端に接続されている。トランジスタＡ４及びＡ５それぞれのソースは、いずれも接地端に接続されている。トランジスタＡ４のゲートは、下側制御信号ＳＬ１の印加端に接続されている。トランジスタＡ５のゲートは、下側制御信号ＳＬ２の印加端に接続されている。
　トランジスタＡ６のコレクタと電流源Ａ１２の第１端は、いずれも安定化電圧ＶＲＥＧの印加端に接続されている。トランジスタＡ７のコレクタと電流源Ａ１２の第２端は、いずれもゲート制御パッド１１ａ（＝ゲート信号Ｓｇの印加端）に接続されている。トランジスタＡ６のエミッタと抵抗Ａ１１の第１端は、いずれもトランジスタＡ７のベースに接続されている。トランジスタＡ７のエミッタと抵抗Ａ１１の第２端は、いずれも接地端に接続されている。トランジスタＡ６のベースは、ドライバＡ１３の出力端と電流検出信号ＳＢ２の印加端に接続されている。
　このように接続されたトランジスタＡ６並びにＡ７、抵抗Ａ１１及び電流源Ａ１２は、コレクタ電流Ｉｃを上限値以下に制限するようにゲート信号Ｓｇを調整するための電流クランパとして機能する。
　ドライバＡ１３の入力端（＝イネーブル制御ノード）は、電流検出信号ＳＢ１の印加端に接続されている。ドライバＡ１３の出力端は、トランジスタＡ６のベースに接続されている。ドライバＡ１３の上側電源端は、ゲート制御パッド１１ａ（＝ゲート信号Ｓｇの印加端）に接続されている。ドライバＡ１３の下側電源端は、接地端に接続されている。このように接続されたドライバＡ１３は、電流検出信号ＳＢ１に応じて先述の電流クランパを駆動する。ドライバＡ１３は、電流検出信号ＳＢ１がハイレベルであるときにイネーブル状態となり、電流検出信号ＳＢ１がローレベルであるときにディセーブル状態となる。
　電流検出回路１１Ｂは、不図示の内部レギュレータから安定化電圧ＶＲＥＧ（例えば５Ｖ）の供給を受けて動作する。電流検出回路１１Ｂは、電流検出パッド１１ｂと接地パッド１１ｃとの間に印加されるセンス電圧Ｖｓと所定の閾値電圧Ｖｔｈ１～Ｖｔｈ３をそれぞれ比較することにより、電流検出信号ＳＢ１～ＳＢ３を生成する。
　本図に即して述べると、電流検出回路１１Ｂは、トランジスタＢ１～Ｂ８（例えばｐｎｐ型バイポーラトランジスタ）と、トランジスタＢ９～Ｂ１５（例えばｎｐｎ型バイポーラトランジスタ）と、抵抗Ｂ１６～Ｂ２８と、キャパシタＢ２９～Ｂ３１と、電流源Ｂ３２と、を含む。
　トランジスタＢ１～Ｂ７それぞれのエミッタ及び電流源Ｂ３２の第１端は、いずれも安定化電圧ＶＲＥＧの印加端に接続されている。トランジスタＢ１～Ｂ７それぞれのベースは、いずれもトランジスタＢ１のコレクタに接続されている。トランジスタＢ１のコレクタは、トランジスタＢ９のコレクタに接続されている。トランジスタＢ９のベースは、電流源Ｂ３２の第２端とトランジスタＢ８のエミッタに接続されている。トランジスタＢ９のエミッタは、抵抗Ｂ１８の第１端に接続されている。抵抗Ｂ１８の第２端は、抵抗Ｂ２５の第１端に接続されている。抵抗Ｂ２５の第２端は、接地端に接続されている。
　抵抗Ｂ１６の第１端は、基準電圧ＶＢＧ（例えばバンドギャップ電圧）の印加端に接続されている。抵抗Ｂ１６の第２端と抵抗Ｂ１７の第１端は、いずれもトランジスタＢ８のベースに接続されている。抵抗Ｂ１７の第２端とトランジスタＢ８のコレクタは、いずれも接地端に接続されている。
　トランジスタＢ１０及びＢ１１それぞれのベースは、いずれもトランジスタＢ１０のコレクタに接続されている。トランジスタＢ１０のコレクタは、トランジスタＢ２のコレクタに接続されている。トランジスタＢ３及びＢ１１それぞれのコレクタは、いずれも電流検出信号ＳＢ１の印加端に接続されている。トランジスタＢ１０のエミッタは、抵抗Ｂ１９の第１端とキャパシタＢ２９の第１端に接続されている。トランジスタＢ１１のエミッタは、抵抗Ｂ２０の第１端とキャパシタＢ２９の第２端に接続されている。抵抗Ｂ１９の第２端（＝閾値電圧Ｖｔｈ１の印加端）は、抵抗Ｂ２６の第１端に接続されている。抵抗Ｂ２０の第２端は、電流検出パッド１１ｂに接続されている。抵抗Ｂ２６の第２端は、接地パッド１１ｃに接続されている。
　トランジスタＢ１２及びＢ１３それぞれのベースは、いずれもトランジスタＢ１２のコレクタに接続されている。トランジスタＢ１２のコレクタは、トランジスタＢ４のコレクタに接続されている。トランジスタＢ５及びＢ１３それぞれのコレクタは、いずれも電流検出信号ＳＢ２の印加端に接続されている。トランジスタＢ１２のエミッタは、抵抗Ｂ２１の第１端とキャパシタＢ３０の第１端に接続されている。トランジスタＢ１３のエミッタは、抵抗Ｂ２２の第１端とキャパシタＢ３０の第２端に接続されている。抵抗Ｂ２１の第２端（＝閾値電圧Ｖｔｈ２の印加端）は、抵抗Ｂ２７の第１端に接続されている。抵抗Ｂ２２の第２端は、電流検出パッド１１ｂに接続されている。抵抗Ｂ２７の第２端は、接地パッド１１ｃに接続されている。
　トランジスタＢ１４及びＢ１５それぞれのベースは、いずれもトランジスタＢ１４のコレクタに接続されている。トランジスタＢ１４のコレクタは、トランジスタＢ６のコレクタに接続されている。トランジスタＢ７及びＢ１５それぞれのコレクタは、いずれも電流検出信号ＳＢ３の印加端に接続されている。トランジスタＢ１４のエミッタは、抵抗Ｂ２３の第１端とキャパシタＢ３１の第１端に接続されている。トランジスタＢ１５のエミッタは、抵抗Ｂ２４の第１端とキャパシタＢ３１の第２端に接続されている。抵抗Ｂ２３の第２端（＝閾値電圧Ｖｔｈ３の印加端）は、抵抗Ｂ２８の第１端に接続されている。抵抗Ｂ２４の第２端は、電流検出パッド１１ｂに接続されている。抵抗Ｂ２８の第２端は、接地パッド１１ｃに接続されている。
　なお、抵抗Ｂ１６～Ｂ２４及び抵抗Ｂ２５～Ｂ２８としては、それぞれ、温度特性の異なる抵抗素子（例えば、半導体基板の表面上に形成されるポリ抵抗と、半導体基板の内部に形成されるウェル抵抗）を用いてもよい。
　論理回路１１Ｃは、点火指示信号Ｓｃ及び電流検出信号ＳＢ３に応じて上側制御信号ＳＨと下側制御信号ＳＬ１及びＳＬ２を生成する（詳細は後述）。
　ダイオード１１Ｄのカソードは、ゲート制御パッド１１ａに接続されている。ダイオード１１Ｄのアノードは、接地端に接続されている。
　ダイオード１１Ｅのカソードは、電流検出パッド１１ｂに接続されている。ダイオード１１Ｅのアノードは、接地パッド１１ｃに接続されている。なお、接地パッド１１ｃへの印加電圧は、接地電圧ＧＮＤ及び基板電圧ＳＵＢに相当する。
　上記のダイオード１１Ｄ及び１１Ｅは、それぞれ静電保護ダイオードとして機能する。なお、本図の吹き出しで示したように、ゲート制御パッド１１ａと接地端との間に逆極性で対向する２つのダイオードを直列接続することにより、ダイオード１１Ｄを双方向化してもよい。電流検出パッド１１ｂについても上記と同様である。
＜電流検出動作＞
　電流検出回路１１Ｂは、スイッチ素子１２のコレクタ電流Ｉｃに応じたセンス電圧Ｖｓを監視し、バイポーラトランジスタのＩｃ－Ｖｂｅ特性を利用して、センス電圧Ｖｓと複数の閾値電圧Ｖｔｈ１～Ｖｔｈ３とを比較することにより、電流検出信号ＳＢ１～ＳＢ３をそれぞれ生成するカレントミラー型のコンパレータである。
　例えば、センス電圧Ｖｓが閾値電圧Ｖｔｈ１よりも低いときには、トランジスタＢ１１にコレクタ電流が流れるので、電流検出信号ＳＢ１がローレベルとなる。逆に、センス電圧Ｖｓが閾値電圧Ｖｔｈ１よりも高いときには、トランジスタＢ１１にコレクタ電流が流れないので、電流検出信号ＳＢ１がハイレベルとなる。電流検出信号ＳＢ２及びＳＢ３についても上記と同様であり、センス電圧Ｖｓと閾値電圧Ｖｔｈ２及びＶｔｈ３との比較結果に応じて、電流検出信号ＳＢ２及びＳＢ３の論理レベルが決定される。
　このように、バイポーラトランジスタのＩｃ－Ｖｂｅ特性を利用した電流検出回路１１Ｂであれば、オペアンプ型のコンパレータと異なり、差動対のオフセットに起因する誤差を生じないので、微小なセンス電圧Ｖｓを精度良く検出することが可能となる。
＜ターンオン動作＞
　次に、ゲート駆動回路１１Ａによるスイッチ素子１２のターンオン動作を説明する。点火指示信号Ｓｃがハイレベルに立ち上げられると、上側制御信号ＳＨがハイレベルとされて下側制御信号ＳＬ１及びＳＬ２がいずれもローレベルとされる。
　上側制御信号ＳＨがハイレベルであるときには、トランジスタＡ１がオフ状態となり、トランジスタＡ３がオン状態となるので、トランジスタＡ２のゲート電圧がローレベルとなり、トランジスタＡ２がオン状態となる。また、下側制御信号ＳＬ１及びＳＬ２がいずれもローレベルであるときには、トランジスタＡ４及びＡ５がいずれもオフ状態となる。
　その結果、安定化電圧ＶＲＥＧの印加端から抵抗Ａ８を介してスイッチ素子１２のゲートに向かう充電電流Ｉｃｈｇによりスイッチ素子１２のゲート容量（不図示）が充電されるので、ゲート信号Ｓｇが上昇し始める。ゲート信号Ｓｇがスイッチ素子１２のオン閾値電圧を上回ると、スイッチ素子１２がオン状態となり、コレクタ電流Ｉｃが流れ始める。
　なお、スイッチ素子１２のオン遷移期間におけるゲート信号Ｓｇの傾きは、抵抗Ａ８の抵抗値Ｒｇｏｎにより決定される。具体的には、抵抗Ａ８の抵抗値Ｒｇｏｎが小さいほど充電電流Ｉｃｈｇが大きくなるので、ゲート信号Ｓｇが急峻に立ち上がる。逆に、抵抗Ａ８の抵抗値Ｒｇｏｎが大きいほど充電電流Ｉｃｈｇが小さくなるので、ゲート信号Ｓｇが緩やかに立ち上がる。
＜ターンオフ動作＞
　次に、ゲート駆動回路１１Ａによるスイッチ素子１２のターンオフ動作を説明する。なお、スイッチ素子１２のオフ遷移期間には、先述のオン遷移期間と異なり、スイッチ素子１２のゲート抵抗値が段階的に引き下げられる。以下では、具体例を挙げて詳述する。
　点火指示信号Ｓｃがローレベルに立ち下げられると、上側制御信号ＳＨがローレベルとされて下側制御信号ＳＬ１及びＳＬ２のいずれか一方がハイレベルとされる。ここでは、下側制御信号ＳＬ１がハイレベルとされて、下側制御信号ＳＬ２がローレベルに維持されるものとする。
　上側制御信号ＳＨがローレベルであるときには、トランジスタＡ１がオン状態となり、トランジスタＡ３がオフ状態となる。従って、トランジスタＡ２のゲート電圧がハイレベルとなるので、トランジスタＡ２がオフ状態となる。また、下側制御信号ＳＬ１がハイレベルであって下側制御信号ＳＬ２がローレベルであるときには、トランジスタＡ４がオン状態となり、トランジスタＡ５がオフ状態となる。
　その結果、スイッチ素子１２のゲートから抵抗Ａ９を介して接地端に向かう放電電流Ｉｄｃｈｇにより、スイッチ素子１２のゲート容量（不図示）が放電されるので、ゲート信号Ｓｇが低下し始める。従って、スイッチ素子１２のオン抵抗値が上昇し、コレクタ電流Ｉｃが減少に転じる。
　なお、スイッチ素子１２のオフ遷移期間の前半（＝オフ遷移期間が開始してから所定の切替タイミングが到来するまで）におけるゲート信号Ｓｇの傾きは、抵抗Ａ９の抵抗値Ｒｇｏｆｆ１により決定される。
　その後、所定の切替タイミングが到来すると、下側制御信号ＳＬ１に続いて、下側制御信号ＳＬ２もハイレベルとされる。従って、トランジスタＡ４及びＡ５がいずれもオン状態となる。
　その結果、スイッチ素子１２のゲートから抵抗Ａ９及びＡ１０の双方を介して接地端に向かう放電電流Ｉｄｃｈｇにより、スイッチ素子１２のゲート容量（不図示）が放電されるので、ゲート信号Ｓｇがより急峻に低下するようになる。
　なお、スイッチ素子１２のオフ遷移期間の後半（＝切替タイミングの到来以降）におけるゲート信号Ｓｇの傾きは、抵抗Ａ９及びＡ１０の合成抵抗値Ｒｇｏｆｆ２により決定される。当然のことながら、並列接続された抵抗Ａ９及びＡ１０の合成抵抗値Ｒｇｏｆｆ２は、抵抗Ａ９単独の抵抗値Ｒｇｏｆｆ１よりも低い。従って、オフ遷移期間の後半には、オフ遷移期間の前半と比べて放電電流Ｉｄｃｈｇが大きくなるので、ゲート信号Ｓｇが急峻に立ち下がるようになる。
　その後、ゲート信号Ｓｇがスイッチ素子１２のオン閾値電圧を下回ると、スイッチ素子１２がオフ状態となり、コレクタ電流Ｉｃが流れなくなる。
　このように、スイッチ制御回路１１は、スイッチ素子１２のオフ遷移期間において、トランジスタＡ４及びＡ５それぞれのオン／オフ制御を行うことにより、スイッチ素子１２のゲート抵抗値を段階的に引き下げる（Ｒｇｏｆｆ１→Ｒｇｏｆｆ２）。以下では、ゲート抵抗制御の技術的意義について詳細に説明する。
＜ゲート抵抗制御＞
　図４は、ターンオフ動作の第１例を示す図であり、上から順番に、点火指示信号Ｓｃ、コレクタ電流Ｉｃ、及び、スイッチ素子１２のオン／オフ状態が描写されている。なお、本図では、後出するターンオフ動作の第２例（図５）と対比すべく、スイッチ素子１２のオフ遷移期間においてゲート抵抗制御が行われないと仮定した場合、言い換えれば、先のトランジスタＡ５及び抵抗Ａ１０が設けられていないと仮定した場合の挙動を説明する。
　時刻ｔ１１において、点火指示信号Ｓｃがローレベルに立ち下げられると、時刻ｔ１２において、スイッチ素子１２がオン状態からオフ状態に遷移する。このとき、スイッチ素子１２のオフ遷移期間におけるスイッチ素子１２のゲート抵抗値は、抵抗Ａ９の抵抗値Ｒｇｏｆｆ１となる。
　ここで、スイッチ素子１２のオフ状態におけるノイズ起因のゲート浮き（延いては誤オン）を抑制するためには、抵抗Ａ９の抵抗値Ｒｇｏｆｆ１を低く設定し、スイッチ素子１２のゲートと接地端との間を低インピーダンス状態でショートしておくことが望ましい。
　ただし、抵抗Ａ９の抵抗値Ｒｇｏｆｆ１を低く設定すると、スイッチ素子１２のターンオフ継続時間Ｔｆ（＝時刻ｔ１３～ｔ１４）が短くなる。従って、時刻ｔ１１で点火指示信号Ｓｃがローレベルに立ち下げられてから時刻ｔ１４でコレクタ電流Ｉｃが流れなくなるまで（延いては点火プラグ３０がスパークを生じるまで）の所要時間（＝Ｔｓｔｇ＋Ｔｆ）を一定に保つためには、スイッチ素子１２のターンオフ継続時間Ｔｆが短くなった分だけイグナイタ１０の内部で設定されるターンオフ遅延時間Ｔｓｔｇ（＝時刻ｔ１１～ｔ１３）を長く設定しなければならない。その結果、ターンオフ遅延時間Ｔｓｔｇの設定ばらつきが大きくなり得る。
　なお、時刻ｔ１３は、コレクタ電流Ｉｃが規定値Ｉ０（例えば８Ａ）から減少に転じた後、閾値Ｉ１（例えば規定値Ｉ０の９０％である７．２Ａ）を下回るタイミングである。また、時刻ｔ１４は、コレクタ電流Ｉｃがさらに減少して閾値Ｉ２（例えば規定値Ｉ０の１０％である０．８Ａ）を下回るタイミングである。
　このように、スイッチ素子１２のゲート抵抗値が単一の抵抗Ａ９のみで設定されている構成では、イグナイタ１０のターンオフ遅延時間Ｔｓｔｇ及びターンオフ継続時間Ｔｆが一律的に決まってしまうので、それぞれの設計自由度が乏しくなる。
　また、抵抗Ａ９の抵抗値Ｒｇｏｆｆ１を低く設定すると、スイッチ素子１２のエミッションノイズが増大するおそれもある。
　図５は、オフ遷移動作の第２例（ゲート抵抗制御あり）を示す図であり、先出の図４と同じく、上から順に、点火指示信号Ｓｃ、コレクタ電流Ｉｃ、及び、スイッチ素子１２のオン／オフ状態が描写されている。
　本図で示すように、スイッチ制御回路１１は、スイッチ素子１２のオフ遷移期間において、コレクタ電流Ｉｃが閾値Ｉｘ（例えばＩ２＜Ｉｘ＜Ｉ１）を下回るタイミング（＝時刻ｔｘ）でスイッチ素子１２のゲート抵抗値を段階的（Ｒｇｏｆｆ１→Ｒｇｏｆｆ２）に引き下げるようにゲート抵抗制御を行う。
　具体的には、オフ遷移期間の前半（＝時刻ｔ１２～ｔｘ）では、トランジスタＡ４がオン状態となりトランジスタＡ５がオフ状態となる。一方、オフ遷移期間の後半（＝時刻ｔｘ以降）では、トランジスタＡ４及びＡ５がいずれもオン状態となる。なお、トランジスタＡ４及びＡ５それぞれのオン／オフ制御では、グリッチを生じないことが望ましい。
　このようなゲート抵抗制御によれば、ターンオフ遅延時間Ｔｓｔｇ及びターンオフ継続時間Ｔｆそれぞれの設計自由度を損なうことなく、スイッチ素子１２のオフ状態においてスイッチ素子１２のゲートと接地端との間を低インピーダンス状態でショートすることができる。従って、ノイズの重畳に起因するスイッチ素子１２のゲート浮きを抑制することができるので、イグナイタ１０のノイズ耐量を高めることが可能となる。
　また、上記のゲート抵抗制御によれば、オフ遷移期間の開始当初からスイッチ素子１２のゲート抵抗値を引き下げる構成と比べて、スイッチ素子１２のエミッションノイズを抑制することが可能となる。
　また、ターンオフ遅延時間Ｔｓｔｇ及びターンオフ継続時間Ｔｆを顧客の要望に応じて任意に設定することができるので、イグナイタ１０のバリエーション展開が容易となる。
　なお、スイッチ素子１２のゲート抵抗値は、コレクタ電流Ｉｃが閾値Ｉ２を下回った後に引き下げてもよい。言い換えると、ゲート抵抗値の切替タイミング（＝時刻ｔｘ）を定める閾値Ｉｘは、ターンオフ継続時間Ｔｆの終了タイミングを定める閾値Ｉ２よりも小さい電流値に設定しても構わない。ただし、ゲート抵抗制御の安定性を鑑みると、スイッチ素子１２のゲート抵抗値は、ターンオフ継続時間Ｔｆが満了するまでの間（＝時刻ｔ１３～ｔ１４）に切り替えることが望ましい。
＜論理回路＞
　図６は、論理回路１１Ｃの一構成例を示す図である。本構成例の論理回路１１Ｃは、コンパレータ１１Ｃ１及び１１Ｃ２と、フィルタ１１Ｃ３と、ＲＳフリップフロップ１１Ｃ４と、を含む。
　コンパレータ１１Ｃ１は、反転入力端（－）に入力される点火指示信号Ｓｃと、非反転入力端（＋）に入力される基準電圧Ｖｒｅｆ１とを比較してリセット信号ＲＳＴ１を出力する。リセット信号ＲＳＴ１は、点火指示信号Ｓｃが基準電圧Ｖｒｅｆ１よりも高いときにローレベルとなり、点火指示信号Ｓｃが基準電圧Ｖｒｅｆ１よりも低いときにハイレベルとなる。なお、リセット信号ＲＳＴ１は、先出の下側制御信号ＳＬ１としてトランジスタＡ４のゲートに出力される。
　コンパレータ１１Ｃ２は、反転入力端（－）に入力される電源電圧ＶＢと、非反転入力端（＋）に入力される基準電圧Ｖｒｅｆ２（＝ＵＶＬＯ［under　voltage　lock　out］検出閾値）とを比較してリセット信号ＲＳＴ２を出力する。リセット信号ＲＳＴ２は、電源電圧ＶＢが基準電圧Ｖｒｅｆ２よりも高いときにローレベル（＝ＵＶＬＯ解除時の論理レベル）となり、電源電圧ＶＢが基準電圧Ｖｒｅｆ２よりも低いときにハイレベル（＝ＵＶＬＯ検出時の論理レベル）となる。
　フィルタ１１Ｃ３は、反転電流検出信号ＳＢ３Ｂに重畳するノイズ成分を除去してセット信号ＳＥＴを出力する。反転電流検出信号ＳＢ３Ｂは、電流検出信号ＳＢの論理レベルを反転した論理信号である。従って、反転電流検出信号ＳＢ３Ｂは、例えば、センス電圧Ｖｓが閾値電圧Ｖｔｈ３よりも低いときにハイレベルとなり、センス電圧Ｖｓが閾値電圧Ｖｔｈ３よりも高いときにローレベルとなる。なお、フィルタ１１Ｃ３としては、例えばＲＣフィルタを用いてもよい。
　ＲＳフリップフロップ１１Ｃ４は、セット端（Ｓ）に入力されるセット信号ＳＥＴと、２つのリセット端（Ｒ）にそれぞれ入力されるリセット信号ＲＳＴ１及びＲＳＴ２に応じて、出力端（Ｑ）から出力される下側制御信号ＳＬ２の論理レベルを切り替える。本図に即して述べると、下側制御信号ＳＬ２は、セット信号ＳＥＴの立ち上がりエッジに同期してハイレベルにセットされ、リセット信号ＲＳＴ１及びＲＳＴ２いずれかの立上りエッジに同期してローレベルにリセットされる。
　点火指示信号Ｓｃがハイレベルからローレベルに立ち下げられると、リセット信号ＲＳＴ１がハイレベルに立ち上がる。従って、下側制御信号ＳＬ１がハイレベルに立ち上がる一方、下側制御信号ＳＬ２がローレベルにリセットされる。その結果、トランジスタＡ４がオン状態となり、トランジスタＡ５がオフ状態となる。すなわち、スイッチ素子１２のゲート抵抗値がＲｇｏｆｆ１に設定される。
　その後、スイッチ素子１２のオフ遷移期間において、コレクタ電流Ｉｃが閾値Ｉｘを下回ると、反転電流検出信号ＳＢ３Ｂがハイレベルに立ち上がる。従って、下側制御信号ＳＬ２がハイレベルにセットされる。その結果、トランジスタＡ４に次いでトランジスタＡ５もオン状態となる。すなわち、スイッチ素子１２のゲート抵抗値がＲｇｏｆｆ１からＲｇｏｆｆ２に引き下げられる。
＜イグナイタ（第２実施形態）＞
　図７は、イグナイタ１０の第２実施形態を示す図である。本実施形態のイグナイタ１０は、先出の第１実施形態（図３）を基本としつつ、スイッチ制御回路１１にいくつかの変更が加えられている。
　本図に即して述べると、トランジスタＡ４及びＡ５それぞれのソースは、いずれも接地端ではなくスイッチ素子１２のエミッタ（具体的には電流検出パッド１１ｂ）に接続されている。つまり、トランジスタＡ４及びＡ５は、接地電圧ＧＮＤ（＝基板電圧ＳＵＢ）から電気的に分離されたフローティング型に変更されている。
　本構成であれば、スイッチ素子１２のオフ状態において、スイッチ素子１２のゲート・エミッタ間に電位差が生じ難くなる。従って、抵抗要素１３（シャント抵抗）のインピーダンス成分を排除することができる。
　また、本構成であれば、スイッチ制御回路１１のパッド数（延いてはワイヤボンド数）を増やすことなく、既設の電流検出パッド１１ｂ及びワイヤＷ２を共用して、スイッチ素子１２のエミッタ電圧をトランジスタＡ４及びＡ５のソース電圧とすることができる。
　また、スイッチ制御回路１１（特にゲート駆動回路１１Ａ）は、レベルシフタＡ１４をさらに含む。レベルシフタＡ１４は、論理回路１１Ｃから出力される下側制御信号ＳＬ１及びＳＬ２それぞれをレベルシフトしてトランジスタＡ４及びＡ５それぞれの駆動信号ＳＬ１’及びＳＬ２’を生成する。なお、下側制御信号ＳＬ１及びＳＬ２は、いずれも接地電圧ＧＮＤを基準とするパルス信号である。一方、駆動信号ＳＬ１’及びＳＬ２’は、いずれもスイッチ素子１２のエミッタ電圧を基準とするパルス信号である。
＜イグナイタ（第３実施形態）＞
　図８は、イグナイタ１０の第３実施形態を示す図である。本実施形態のイグナイタ１０は、先出の第２実施形態（図７）を基本としつつ、スイッチ制御回路１１に変更が加えられている。本図に即して述べると、スイッチ制御回路１１は、エミッタ直結パッド１１ｆを含む。そして、トランジスタＡ４及びＡ５それぞれのソースは、いずれもエミッタ直結パッド１１ｆに接続されている。
　図９は、第３実施形態（図８）のイグナイタ１０で採用される第２フレーム実装例を示す図である。本図で示すように、エミッタ直結パッド１１ｆは、ワイヤＷ８を介してスイッチ素子１２のエミッタパッド１２ｅにボンディングされている。
　本構成であれば、スイッチ素子１２のオフ状態において、スイッチ素子１２のゲート・エミッタ間に電位差がさらに生じ難くなる。
＜変形例＞
　これまでに説明してきた第１～第３実施形態のイグナイタ１０において、ゲート制御パッド１１ａ及び電流検出パッド１１ｂには、それぞれの印加電圧を所定の上限値以下（例えばダイオードの順方向降下電圧以下）にクランプするクランプ回路を設けてもよい。
　また、電流検出回路１１Ｂにおいて、キャパシタＢ２９～Ｂ３１を用いて形成されるローパスフィルタが検出反応時間に及ぼす影響については留意が必要である。また、電流検出回路１１Ｂの内部に流れる電流がリンギングし得ることを考慮して、電流検出信号ＳＢ１～ＳＢ３それぞれの出力ノードにラッチを設けてもよい。また、カレントミラー型のコンパレータにヒステリシスを付与してもよい。
　また、スイッチ制御回路１１は、電流検出信号ＳＢに依ることなく、スイッチ素子１２のオフ遷移期間が開始してから所定の切替待機時間Ｔｓｗが経過したときに、スイッチ素子１２のゲート抵抗値を引き下げる構成としてもよい。
　本構成を採用する場合、切替待機時間Ｔｓｗは、（１）スイッチ素子１２のゲート抵抗及びゲート容量に応じて決定される遅延時間、（２）アプリケーションにおけるターンオフ継続時間Ｔｆのワースト値、及び、（３）ターンオフ遅延時間Ｔｓｔｇの設定ばらつきを考慮して適切な長さに設定することが望ましい。
　ただし、切替待機時間ＴｓｗをＲＣ時定数回路で設定する場合には、回路面積の増大に留意が必要である。また、切替待機時間Ｔｓｗに応じてスイッチ素子１２のゲート抵抗値を切り替える構成では、イグナイタ１０に外付けされるイグニッションコイル２０の特性に応じて、ゲート抵抗値の切替タイミングが変化してしまう。そのため、ゲート抵抗制御をイグナイタ１０の内部で完結し得ることを考慮すると、先述の電流検出信号ＳＢ３に応じたゲート抵抗制御が望ましいと言える。
　また、スイッチ素子１２のゲート浮きを抑制するための別の手法としては、例えば、スイッチ素子１２のゲート・エミッタ間にキャパシタを接続してノイズ周波数帯域でのインピーダンスを低減することが考えられる。
　ただし、キャパシタの追加だけで期待値通りにノイズ耐性を高めるためには、イグナイタ１０に付随する寄生成分（Ｃ、Ｌ、Ｒ）の影響を十分に検討しておかなければならず、回路設計は決して容易ではない、その上、イグニッションコイル２０毎に最適な容量値を探索する必要があり、イグナイタ１０のバリエーション増大に繋がる。また、キャパシタの追加により全周波数帯域で一様にゲート・エミッタ間の低インピーダンス化を実現することはそもそも困難である。
　これらを鑑みると、スイッチ素子１２のゲート浮きを抑制するためには、スイッチ素子１２のゲート抵抗値を段階的に引き下げる手法を採用することが有効であると言える。
＜車両への適用＞
　図１０は、車両Ｘの外観を示す図である。車両Ｘは、その動力源としてエンジンのみを搭載するエンジン車であってもよいし、エンジンと電気モータを搭載するハイブリッド車であってもよい。先に説明したエンジン点火装置１は、カーバッテリ２及びコントローラ３（いずれも本図では明示せず）と共に車両Ｘに搭載することができる。
＜総括＞
　以下では、上記で説明した種々の実施形態について総括的に述べる。
［付記１］
　スイッチ素子と、前記スイッチ素子のオン／オフ制御を行うように構成されたスイッチ制御回路とを備え、前記スイッチ制御回路は、前記スイッチ素子のオフ遷移期間に前記スイッチ素子のゲート抵抗値を段階的に引き下げる、インテリジェントパワーモジュール。
［付記２］
　前記スイッチ制御回路は、前記オフ遷移期間において前記スイッチ素子に流れる電流が閾値を下回ったときに前記ゲート抵抗値を引き下げる、付記１に記載のインテリジェントパワーモジュール。
［付記３］
　前記スイッチ制御回路は、前記オフ遷移期間が開始してから所定時間が経過したときに前記ゲート抵抗値を引き下げる、付記１に記載のインテリジェントパワーモジュール。
［付記４］
　前記スイッチ制御回路は、それぞれの第１端が前記スイッチ素子のゲートに共通接続されるように構成された第１ゲート抵抗及び第２ゲート抵抗と、それぞれのドレインが前記第１ゲート抵抗及び前記第２ゲート抵抗それぞれの第２端に接続されるように構成されたＮチャネル型の第１トランジスタ及び第２トランジスタと、を含み、前記オフ遷移期間に前記第１トランジスタ及び第２トランジスタそれぞれのオン／オフ制御を行うことにより前記ゲート抵抗値を段階的に引き下げる、付記１～３のいずれかに記載のインテリジェントパワーモジュール。
［付記５］
　前記第１トランジスタ及び前記第２トランジスタそれぞれのソースは、いずれも前記スイッチ素子のエミッタ又はドレインに接続されている、付記４に記載のインテリジェントパワーモジュール。
［付記６］
　前記スイッチ制御回路は、前記スイッチ素子のエミッタパッド又はソースパッドにワイヤボンディングされる直結パッドを含み、前記第１トランジスタ及び前記第２トランジスタそれぞれのソースは、いずれも前記直結パッドに接続されている、付記５に記載のインテリジェントパワーモジュール。
［付記７］
　前記スイッチ制御回路は、論理回路からの制御信号をレベルシフトして前記第１トランジスタ及び前記第２トランジスタそれぞれの駆動信号を生成するように構成されたレベルシフタをさらに含む、付記５又は６に記載のインテリジェントパワーモジュール。
［付記８］
　前記スイッチ制御回路は、前記スイッチ素子のゲートと接地端との間に接続されるように構成された少なくとも一つの静電保護ダイオードをさらに含む、付記１～７いずれかに記載のインテリジェントパワーモジュール。
［付記９］
　イグニッションコイルと、前記イグニッションコイルの一次側コイルに流れる電流をオン／オフするように構成された、付記１～８のいずれかに記載のインテリジェントパワーモジュールと、前記イグニッションコイルの二次側コイルに接続される点火プラグと、を備える、エンジン点火装置。
［付記１０］
　付記９に記載のエンジン点火装置と、前記エンジン点火装置に電力を供給するように構成されたカーバッテリと、前記エンジン点火装置を制御するように構成されたコントローラと、を備える、車両。
＜その他の変形例＞
　なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本開示の技術的範囲は、特許請求の範囲により規定されるものであって、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
　　　１　　エンジン点火装置
　　　２　　カーバッテリ
　　　３　　コントローラ（ＥＣＵ）
　　　１０　　イグナイタ（インテリジェントパワーモジュール）
　　　１１　　スイッチ制御回路
　　　１１ａ　　ゲート制御パッド
　　　１１ｂ　　電流検出パッド
　　　１１ｃ　　接地パッド
　　　１１ｄ　　電源パッド
　　　１１ｅ　　信号入力パッド
　　　１１ｆ　　エミッタ直結パッド
　　　１１Ａ　　ゲート駆動回路
　　　１１Ｂ　　電流検出回路
　　　１１Ｃ　　論理回路
　　　１１Ｃ１、１１Ｃ２　　コンパレータ
　　　１１Ｃ３　　フィルタ
　　　１１Ｃ４　　ＲＳフリップフロップ
　　　１１Ｄ、１１Ｅ　　ダイオード
　　　１２　　スイッチ素子
　　　１２ｃ　　コレクタ電極
　　　１２ｅ　　エミッタパッド
　　　１２ｇ　　ゲートパッド
　　　１３　　抵抗要素
　　　２０　　イグニッションコイル
　　　２１　　一次側コイル
　　　２２　　二次側コイル
　　　３０　　点火プラグ
　　　Ａ１、Ａ２　　トランジスタ（ＰＭＯＳＦＥＴ）
　　　Ａ３～Ａ５　　トランジスタ（ＮＭＯＳＦＥＴ）
　　　Ａ６、Ａ７　　トランジスタ（ｎｐｎ型バイポーラトランジスタ）
　　　Ａ８～Ａ１１　　抵抗
　　　Ａ１２　　電流源
　　　Ａ１３　　ドライバ
　　　Ａ１４　　レベルシフタ
　　　Ｂ　　電源ピン
　　　Ｂ１～Ｂ８　　トランジスタ（ｐｎｐ型バイポーラトランジスタ）
　　　Ｂ９～Ｂ１５　　トランジスタ（ｎｐｎ型バイポーラトランジスタ）
　　　Ｂ１６～Ｂ２８　　抵抗
　　　Ｂ２９～Ｂ３１　　キャパシタ
　　　Ｂ３２　　電流源
　　　Ｃ　　コレクタピン
　　　Ｃ１、Ｃ２　　キャパシタ
　　　Ｇ　　接地ピン
　　　Ｒ１　　抵抗
　　　Ｓ　　信号入力ピン
　　　Ｗ１～Ｗ８　　ワイヤ
　　　ＦＲ１～ＦＲ９　　フレーム
　　　Ｘ　　車両

Claims (10)

  1. 　スイッチ素子と、
    　前記スイッチ素子のオン／オフ制御を行うように構成されたスイッチ制御回路と、
    　を備え、
    　前記スイッチ制御回路は、前記スイッチ素子のオフ遷移期間に前記スイッチ素子のゲート抵抗値を段階的に引き下げる、インテリジェントパワーモジュール。
  2. 　前記スイッチ制御回路は、前記オフ遷移期間において前記スイッチ素子に流れる電流が閾値を下回ったときに前記ゲート抵抗値を引き下げる、請求項１に記載のインテリジェントパワーモジュール。
  3. 　前記スイッチ制御回路は、前記オフ遷移期間が開始してから所定時間が経過したときに前記ゲート抵抗値を引き下げる、請求項１に記載のインテリジェントパワーモジュール。
  4. 　前記スイッチ制御回路は、
    　それぞれの第１端が前記スイッチ素子のゲートに共通接続されるように構成された第１ゲート抵抗及び第２ゲート抵抗と、
    　それぞれのドレインが前記第１ゲート抵抗及び前記第２ゲート抵抗それぞれの第２端に接続されるように構成されたＮチャネル型の第１トランジスタ及び第２トランジスタと、
    　を含み、
    　前記オフ遷移期間に前記第１トランジスタ及び第２トランジスタそれぞれのオン／オフ制御を行うことにより前記ゲート抵抗値を段階的に引き下げる、請求項１～３のいずれか一項に記載のインテリジェントパワーモジュール。
  5. 　前記第１トランジスタ及び前記第２トランジスタそれぞれのソースは、いずれも前記スイッチ素子のエミッタ又はソースに接続されている、請求項４に記載のインテリジェントパワーモジュール。
  6. 　前記スイッチ制御回路は、前記スイッチ素子のエミッタパッド又はソースパッドにワイヤボンディングされる直結パッドを含み、
    　前記第１トランジスタ及び前記第２トランジスタそれぞれのソースは、いずれも前記直結パッドに接続されている、請求項５に記載のインテリジェントパワーモジュール。
  7. 　前記スイッチ制御回路は、論理回路からの制御信号をレベルシフトして前記第１トランジスタ及び前記第２トランジスタそれぞれの駆動信号を生成するように構成されたレベルシフタをさらに含む、請求項５又は６に記載のインテリジェントパワーモジュール。
  8. 　前記スイッチ制御回路は、前記スイッチ素子のゲートと接地端との間に接続されるように構成された少なくとも一つの静電保護ダイオードをさらに含む、請求項１～７のいずれか一項に記載のインテリジェントパワーモジュール。
  9. 　イグニッションコイルと、
    　前記イグニッションコイルの一次側コイルに流れる電流をオン／オフするように構成された請求項１～８のいずれか一項に記載のインテリジェントパワーモジュールと、
    　前記イグニッションコイルの二次側コイルに接続される点火プラグと、
    　を備える、エンジン点火装置。
  10. 　請求項９に記載のエンジン点火装置と、
    　前記エンジン点火装置に電力を供給するように構成されたカーバッテリと、
    　前記エンジン点火装置を制御するように構成されたコントローラと、
    　を備える、車両。
PCT/JP2023/016887 2022-06-24 2023-04-28 インテリジェントパワーモジュール、エンジン点火装置、車両 WO2023248621A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-101813 2022-06-24
JP2022101813 2022-06-24

Publications (1)

Publication Number Publication Date
WO2023248621A1 true WO2023248621A1 (ja) 2023-12-28

Family

ID=89379662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/016887 WO2023248621A1 (ja) 2022-06-24 2023-04-28 インテリジェントパワーモジュール、エンジン点火装置、車両

Country Status (1)

Country Link
WO (1) WO2023248621A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998049444A1 (fr) * 1997-04-25 1998-11-05 Hitachi, Ltd. Systeme d'allumage
JPH11234104A (ja) * 1998-02-10 1999-08-27 Toshiba Corp 半導体モジュール及びインバータ装置
JP2002115637A (ja) * 2000-10-11 2002-04-19 Hitachi Ltd 車載イグナイタ、絶縁ゲート半導体装置及びエンジンシステム
JP2002119044A (ja) * 2000-10-12 2002-04-19 Fuji Electric Co Ltd 電力用半導体素子のゲート駆動回路
US6459324B1 (en) * 2000-10-23 2002-10-01 International Rectifier Corporation Gate drive circuit with feedback-controlled active resistance
WO2010113383A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 半導体装置
JP2014227939A (ja) * 2013-05-23 2014-12-08 ローム株式会社 スイッチ制御回路、イグナイタ、エンジン点火装置、車両
JP2014230307A (ja) * 2013-05-17 2014-12-08 富士電機株式会社 電力変換装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998049444A1 (fr) * 1997-04-25 1998-11-05 Hitachi, Ltd. Systeme d'allumage
JPH11234104A (ja) * 1998-02-10 1999-08-27 Toshiba Corp 半導体モジュール及びインバータ装置
JP2002115637A (ja) * 2000-10-11 2002-04-19 Hitachi Ltd 車載イグナイタ、絶縁ゲート半導体装置及びエンジンシステム
JP2002119044A (ja) * 2000-10-12 2002-04-19 Fuji Electric Co Ltd 電力用半導体素子のゲート駆動回路
US6459324B1 (en) * 2000-10-23 2002-10-01 International Rectifier Corporation Gate drive circuit with feedback-controlled active resistance
WO2010113383A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 半導体装置
JP2014230307A (ja) * 2013-05-17 2014-12-08 富士電機株式会社 電力変換装置
JP2014227939A (ja) * 2013-05-23 2014-12-08 ローム株式会社 スイッチ制御回路、イグナイタ、エンジン点火装置、車両

Similar Documents

Publication Publication Date Title
CN110024290B (zh) 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路
TWI615699B (zh) 用於氮化鎵電路負載之氮化鎵電路驅動器
KR100334761B1 (ko) MOS-게이트된전력트랜지스터의스위칭di/dt및dv/dt제어방법
KR101723358B1 (ko) 스위칭 소자 구동 회로, 파워 모듈 및 자동차
US10404256B2 (en) Capacitively coupled level shifter
US11050348B2 (en) Semiconductor device
US9531377B2 (en) Semiconductor device
TW201715835A (zh) 整流器、使用其的交流發電機及電源
CN105814786A (zh) 整流装置、交流发电机以及电力转换装置
TW201334418A (zh) 用於電壓驅動器的位準位移系統及方法
CN112005498A (zh) 开关驱动装置
Saponara et al. HV-CMOS design and characterization of a smart rotor coil driver for automotive alternators
US20150115718A1 (en) Semiconductor device and semiconductor module
CN100550379C (zh) 使用背面高耐压集成电路的半导体装置
WO2023248621A1 (ja) インテリジェントパワーモジュール、エンジン点火装置、車両
CN111819358B (zh) 开关控制电路、点火器
KR20210131420A (ko) 칩, 신호 레벨 시프터 회로 및 전자 기기
CN101946412B (zh) 用于限制非镜像电流的方法及其电路
CN112684318A (zh) 自举型半桥驱动器共模电压变化率耐受测试装置及方法
CN210898921U (zh) 一种电源电路
CN110932528B (zh) 自供电控制电路及控制方法以及开关电源电路
JP2020123643A (ja) 半導体装置
JP2014227939A (ja) スイッチ制御回路、イグナイタ、エンジン点火装置、車両
US20240102438A1 (en) Igniter and engine ignition device
JP2015004297A (ja) スイッチ制御回路、イグナイタ、エンジン点火装置、車両

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23826810

Country of ref document: EP

Kind code of ref document: A1