WO2023240635A1 - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
WO2023240635A1
WO2023240635A1 PCT/CN2022/099584 CN2022099584W WO2023240635A1 WO 2023240635 A1 WO2023240635 A1 WO 2023240635A1 CN 2022099584 W CN2022099584 W CN 2022099584W WO 2023240635 A1 WO2023240635 A1 WO 2023240635A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame area
area
display
base substrate
sub
Prior art date
Application number
PCT/CN2022/099584
Other languages
English (en)
French (fr)
Inventor
谢建云
王国栋
徐敬义
梁朝
丁爱宇
张永强
姚磊
刘弘
刘鹏
黄波
刘建涛
Original Assignee
京东方科技集团股份有限公司
鄂尔多斯市源盛光电有限责任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 鄂尔多斯市源盛光电有限责任公司 filed Critical 京东方科技集团股份有限公司
Priority to PCT/CN2022/099584 priority Critical patent/WO2023240635A1/zh
Priority to US18/029,560 priority patent/US20240363648A1/en
Priority to CN202280001853.XA priority patent/CN117598040A/zh
Publication of WO2023240635A1 publication Critical patent/WO2023240635A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]

Definitions

  • Liquid crystal display (Liquid Crystal Display, LCD) has the advantages of light weight, low power consumption, high image quality, low radiation and easy portability. It has gradually replaced the traditional cathode ray tube display (CRT). It is widely used in modern information equipment, such as virtual reality (VR) head-mounted display devices, laptops, TVs, mobile phones and digital products.
  • VR virtual reality
  • embodiments of the present disclosure provide a display substrate, including:
  • a base substrate includes a display area, and a frame area located on at least one side of the display area;
  • a protection structure is located on the base substrate, the protection structure is disposed adjacent to the display area in the frame area, and the protection structure is connected with the active layer, the gate electrode, and the first At least one of the poles is of the same layer and material.
  • the display substrate also includes a gate line in the same layer and material as the gate electrode, and a data line in the same layer and material as the first electrode.
  • the extension direction of the gate line is consistent with the extension direction of the data line. The directions are intersecting, the gate line runs through the display area and extends to the third frame area and/or the fourth frame area, and the data line runs through the display area and extends to the first frame area. and the second frame area;
  • the protective structure includes a plurality of protective parts disconnected in its extension direction; in the first frame area and the second frame area, at least part of the disconnection position between each of the protective parts is at the The orthographic projection on the base substrate and the orthographic projection of the data line on the base substrate overlap with each other; in the third frame area and the fourth frame area, between each of the protection parts The orthographic projection of at least part of the disconnection position on the base substrate and the orthographic projection of the gate line on the base substrate overlap with each other.
  • At least one of the first frame area, the second frame area, the third frame area and the fourth frame area are staggered.
  • the protective structure is arranged around the four corners of the display area at the four corners of the rectangle.
  • the display device is virtual reality glasses
  • Figure 1 is a picture of the active layer in the related art
  • Figure 2 is a schematic diagram of diffraction occurring at the edge of the display area
  • Figure 4 is a schematic structural diagram of a sub-pixel in the effective pixel area
  • Figure 5 is a picture of an active layer provided by an embodiment of the present disclosure.
  • Figure 7 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 8 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 9 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 10 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 11 is an enlarged schematic diagram of the Z 1 area in Figure 6;
  • Figure 12 is an enlarged schematic diagram of the Z 2 area in Figure 6;
  • Figure 13 is an enlarged schematic diagram of the Z 3 area in Figure 6;
  • Figure 14 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 15 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 16 is an enlarged schematic diagram of the Z 4 area in Figure 14;
  • Figure 17 is an enlarged schematic diagram of the Z 5 area in Figure 6;
  • Figure 18 is an enlarged schematic diagram of the Z 6 area in Figure 6;
  • Figure 19 is another structural schematic diagram of a sub-pixel in the effective pixel area provided by an embodiment of the present disclosure.
  • Figure 20 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 21 is an enlarged schematic diagram of the Z 7 area in Figure 20;
  • Figure 22 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 23 is a schematic structural diagram of a display device provided by an embodiment of the present disclosure.
  • FIG. 24 is another structural schematic diagram of a display device provided by an embodiment of the present disclosure.
  • Ultra-high resolution (PPI) products due to their smaller pixel size, result in smaller size of each film layer in their display area (AA).
  • the film layer (such as the active layer) at the edge of the display area often breaks.
  • the pattern of the active layer can be retained at the corners and connection points, but the rest of the finer design positions are broken, causing serious problems in ultra-high-resolution products.
  • the pattern of the active layer is mainly made through two steps of mask exposure and development.
  • the light diffraction phenomenon during the exposure process and the catalyst density during the development process are the main factors affecting the active layer pattern.
  • the exposure process light is emitted from the light source, passes through the mask, and is illuminated on the photoresist on the surface of the display substrate.
  • the light will deviate from the straight path and propagate behind the obstacle, resulting in Light diffraction phenomenon.
  • the pixel design of the ultra-high-resolution display area is relatively dense, and the mask is equivalent to a large obstacle, so diffraction will occur at the edge of the display area.
  • the light diffraction phenomenon existing at the one-sided edge of the display area in ultra-high-resolution products is shown in Figure 2.
  • the area shown with width a in the display substrate is the edge area with width a of the display area affected by diffraction light.
  • the irradiation of diffraction light causes the line width of the active layer at the edge of the display area to be larger than that in the center of the display area after exposure.
  • the active layer line width is small and may even break. Moreover, after the exposure is completed, development is required.
  • the active layer is designed densely in the display area, and the active layer is also designed densely in some border areas (GOA area, MUX area, CT area) adjacent to the display area.
  • the catalyst density is lower; in other parts of the frame area adjacent to the display area, such as the corner areas corresponding to GOA and MUX (no active layer is designed or the active layer is designed with low density), the catalyst density during the development process is higher. Due to osmosis, catalyst from areas of higher catalyst density will move into areas of lower catalyst density. In some frame areas (GOA area, MUX area, CT area), due to the dense design of the active layer, it has a certain effect of blocking the penetration of the catalyst. Therefore, the catalyst density in the display area will be more susceptible to the influence of penetration and increase. As a result, the active layer at the outermost edge of the display area, especially the corner areas, such as the corner areas corresponding to GOA and MUX, is over-developed, causing the pattern of the active layer to break.
  • a display substrate as shown in Figures 3 and 4, including:
  • the base substrate 101 includes a display area AA and a frame area (such as BB 1 , BB 2 , BB 3 , BB 4 ) located on at least one side of the display area AA;
  • the transistor 102 is located on the base substrate 101.
  • the transistor 102 is located in the display area AA.
  • the transistor 102 includes a gate electrode 21, a first electrode 22 and an active layer 23.
  • the active layer 23 can be polysilicon (Poly).
  • the materials of the gate electrode 21 and the first electrode 22 can include metal materials or alloy materials.
  • the gate electrode 21 and the first electrode 22 are formed of molybdenum, aluminum, titanium, etc.
  • the multi-layer metal structure is composed of a stacked titanium metal layer/aluminum metal layer/titanium metal layer;
  • “same layer, same material” refers to a layer structure formed by using the same film formation process to form a film layer for making a specific pattern, and then using the same mask to form a patterning process. That is, one patterning process corresponds to one mask (also called photomask).
  • a patterning process may include multiple exposure, development or etching processes, and the specific patterns in the formed layer structure may be continuous or discontinuous. These specific patterns may be at the same height or Have the same thickness, may be at different heights or have different thicknesses.
  • the protective structure 103 is disposed adjacent to the display area AA, on the side of the protective structure 103 away from the display area AA, the high-density catalyst generated by large-area development will penetrate into the area where the protective structure 103 is located, and due to the protective structure 103 With the isolation effect, the catalyst density of the display area AA will not be affected by the high-density catalyst, thus ensuring that the display area AA can be developed according to the normal catalyst density.
  • the protective structure 103 by arranging the protective structure 103 adjacent to the display area AA in the frame area (such as BB 1 , BB 2 , BB 3 , BB 4 ), it is possible to protect the display area AA and the protective structure 103 during the two processes of exposure and development.
  • the gate electrode 21, the first electrode 22, the active layer 23, etc. arranged in layers play a role in protection and isolation to avoid disconnection of the gate electrode 21, the first electrode 22, the active layer 23, etc. in the display area AA, thereby improving the Product yield.
  • the frame area includes: an opposite first frame area BB 1 and a second frame area BB 2 , and
  • the third frame area BB 3 and the fourth frame area BB 4 are opposite to each other.
  • the third frame area BB 3 connects the first frame area BB 1 and the second frame area BB 2.
  • the fourth frame area BB 4 connects the first frame area.
  • the orthographic projection of the protective structure 103 provided in the entire circle of the frame area (such as BB 1 , BB 2 , BB 3 , BB 4 ) on the base substrate 101 will coincide with the extension line of the gate line 104 on the base substrate 101
  • the parasitic capacitance is The existence of capacitance may cause interference to the signal on the gate line 104 and the signal on the data line 105, thereby affecting the display effect.
  • the present disclosure provides the protection structure 103 to include a plurality of protection parts 103' that are disconnected in its extension direction, and in the first frame area BB 1 and the second frame area BB 2 , between each protection part 103'
  • the orthographic projection of at least part of the disconnection position on the base substrate 101 overlaps with the orthographic projection of the data line 105 on the base substrate 101; in the third frame area BB 3 and the fourth frame area BB 4 , each protection
  • the orthographic projection of at least part of the disconnection position between the portions 103' on the base substrate 101 overlaps with the orthographic projection of the gate line 104 on the base substrate 101, so that the interference between the protection structure 103 and the gate line 104 can be reduced.
  • the facing area of the extension line and the extension line of the data line 105 can thereby reduce the parasitic capacitance between the protection structure 103 and the extension line of the gate line 104 and the extension line of the data line 105, which is beneficial to reducing the impact of the protection structure 103 on the gate line.
  • the interference of the signal on 104 and the signal on data line 105 ensures the display effect.
  • the disconnection distance between the protection portions 103' can be slightly larger than the line width of the extension line of the gate line 104 or the data line 105 that overlaps with the disconnection distance, for example, the protection portion
  • the disconnection distance between 103' is at most 1.2 times the line width of the extension line of the gate line 104 or the data line 105 that overlaps the disconnection distance.
  • the disconnection distance between the protection portions 103' needs to meet the minimum spacing that can be produced by the process (for example, 2 ⁇ m).
  • the disconnection positions of the adjacent first sub-protection structures 31 can be staggered. Considering that the disconnection positions of the adjacent first sub-protection structures 31 are arranged facing each other, the overall area of the facing disconnection positions will be larger. Correspondingly, during the development process, the disconnection positions facing each other will be larger. The higher catalyst density may have an impact on the lower catalyst density in display area AA.
  • the disconnection positions of the adjacent first sub-protection structures 31 are staggered in this disclosure.
  • the minimum distance between staggered disconnection positions in adjacent first sub-protection structures 31 may be 200 ⁇ m to 300 ⁇ m, such as 250 ⁇ m, etc.
  • the disconnection position of the n-th first sub-protection structure 31 in the direction away from the display area AA is arranged opposite to the disconnection position of the n-th first sub-protection structure 31.
  • the position is staggered from the disconnection position of the (n+1)th first sub-protection structure 31, and n is an odd number or an even number.
  • first sub-protection structure 31 there is an even-numbered first sub-protection structure 31 between any two odd-numbered first sub-protection structures 31 , although the disconnection positions of any two odd-numbered first sub-protection structures 31 are facing each other.
  • the even-numbered first sub-protection structure 31 located between the two isolates the disconnection positions of the two, preventing the disconnection positions of the two that are oppositely arranged from being connected into a larger area without pattern. , thus ensuring better uniformity of catalyst concentration in the area where the protective structure 103 is located during the development process.
  • there is an odd-numbered first sub-protection structure 31 between any two even-numbered first sub-protection structures 31 there is an odd-numbered first sub-protection structure 31 between any two even-numbered first sub-protection structures 31.
  • any two even-numbered first sub-protection structures 31 are arranged facing each other, However, the odd-numbered first sub-protection structure 31 located between the two isolates the disconnection positions of the two, preventing the disconnection positions of the two directly opposite from being connected into a larger area without pattern. This can ensure better catalyst concentration uniformity in the area where the protective structure 103 is located during the development process.
  • the first frame area BB 1 , the second frame area BB 2 , the third frame area BB 3 and the fourth frame area BB 3 can also be configured.
  • the disconnection positions of all the first sub-protection structures 31 are staggered to prevent the disconnection positions of any two first sub-protection structures 31 from being connected into a large area without pattern. area, thereby ensuring better catalyst concentration uniformity in the area where the protective structure 103 is located during the development process.
  • the protection structure 103 can be provided in the same layer and with the same material as the active layer 23 , and as shown in FIGS. 6 and 7 As shown, in the first frame area BB 1 , the second frame area BB 2 , the third frame area BB 3 and the fourth frame area BB 4 , at least part of the disconnection positions of the first sub-protection structure 31 can be staggered.
  • each first sub-protection structure 31 is evenly distributed in the first frame area BB 1 , the second frame area BB 2 , the third frame area BB 3 and the fourth frame area BB 4 respectively, thereby ensuring the development process.
  • the catalyst concentration around the middle display area AA is low, which prevents the catalyst concentration around the display area AA from affecting the catalyst concentration in the display area AA and ensures the normal development effect of the display area AA.
  • the protection structure 103 can be of the same layer and material as the gate electrode 21.
  • the protective structure 103 can be placed on the first frame of the first frame as shown in FIGS. 8 and 9.
  • the disconnection positions of at least part of the first sub-protection structures 31 are staggered; in the third frame area BB 3 and the fourth frame area BB 4 , the first sub-protection structures 31 are staggered.
  • the grid line 104 extends to at least part of the disconnection position arranged opposite, and the grid line 104 and the protection part 103' do not contact each other, preventing different grid lines 104 from passing through the protection part 103' Short.
  • the above setting method can ensure that the catalyst concentration uniformity in the area where the first sub-protection structure 31 is located in the first frame area BB 1 and the second frame area BB 2 is good, and at the same time, it can ensure as much as possible the third frame area BB 3 and the third frame area BB 3 .
  • the catalyst concentration in the area where the first sub-protective structure 31 is located in the four-frame area BB 4 is slightly different from the catalyst concentration in the area where the first sub-protective structure 31 is located in the first frame area BB 1 and the second frame area BB 2 , so that the development process
  • the catalyst concentration around the middle display area AA is low, which prevents the catalyst concentration around the display area AA from affecting the catalyst concentration in the display area AA and ensures the normal development effect of the display area AA.
  • the above setting method can ensure that the catalyst concentration uniformity in the area where the first sub-protection structure 31 is located in the third frame area BB 3 and the fourth frame area BB 4 can be ensured as much as possible.
  • the difference in catalyst concentration in the area where the first sub-protection structure 31 is located in the second frame area BB 2 and the area where the first sub-protection structure 31 is located in the third frame area BB 3 and the fourth frame area BB 4 is small, so that the development process
  • the catalyst concentration around the middle display area AA is low, which prevents the catalyst concentration around the display area AA from affecting the catalyst concentration in the display area AA and ensures the normal development effect of the display area AA.
  • the protection structure 103 and the gate electrode 21, the first electrode 22 or the active layer 23 of the same layer satisfy the following relationship:
  • S TFT represents the orthogonal projection area of the gate electrode 21, the first electrode 22 or the active layer 23 of the same layer as the protective structure 103 contained in a single pixel in the display area AA on the base substrate 101
  • S pixel represents the area of a single pixel.
  • Area, W represents the line width of the protection part 103'
  • S represents the spacing between two adjacent first sub-protection structures 31 in the direction away from the display area AA
  • a single pixel is a display unit, which may include three sub-pixels: red, green, and blue.
  • the line width W of the protection part 103' may be 3 ⁇ m, and the spacing S between two adjacent first sub-protection structures 31 may be 2 ⁇ m.
  • the first sub-protection structure 31 closest to the display area AA can be moved to the display area.
  • the distance of AA is 2 ⁇ m, the smallest size that can be produced.
  • the number of the first sub-protection structures 31 is (a-2)/5, where a is the display area The width of AA affected by diffracted light.
  • (a-2)/5 is a decimal
  • a rounding method can be used to determine the number of the first sub-protection structures 31 .
  • the above-mentioned display substrate provided by the embodiment of the present disclosure may also include an electrostatic ring 106 , and the orthographic projection of the electrostatic ring 106 on the base substrate 101 may be located at the first The gap of the sub-protection structure 31 is within the orthographic projection on the base substrate 101 .
  • the static electricity ring 106 can prevent static electricity from entering the display area AA and affecting the display effect.
  • a reasonable number of first sub-protection structures 31 can be provided in the space according to the size of the space between the electrostatic ring 106 and the display area AA.
  • the four corners of the display area AA are affected by diffracted light in one long-side direction and one short-side direction at the same time.
  • the diffracted light in these two directions will be superimposed at the same corner position, causing the light intensity at the four corners to be higher than that of single-side diffraction.
  • the stronger light will cause the film layers at the four corners (such as active layers, etc.) to become thinner or even break.
  • no active layer is designed outside the four corners of the display area AA, a large surface of development is formed in this area, resulting in a high-density catalyst; during the development process, due to the influence of infiltration, the inside of the display area AA As the catalyst density gradually increases, excessive development will also cause breakage of the active layers at the four corners.
  • the frame area (such as BB 1 , BB 2 , BB 3 , BB 4 ) surrounds the display area AA, and the frame area (such as BB 1 , BB 2 , BB 3 , BB 4 ) are in the shape of a rectangle hollowed out in the display area AA; the protective structure 103 is arranged around the four corners of the display area AA at the four corners of the rectangle. In this way, the four corners of the display area AA can be effectively protected and isolated by being located in the protection structure 103, which significantly reduces the risk of the active layer 23, the gate electrode 21, the first electrode 22, etc.
  • the protection structures 103 at the four corners can be expanded to the area where the first gate drive circuit GOA 1 is located, the second gate drive circuit GOA 2 is located, and the multiplex selection circuit MUX
  • the area where the test circuit CT is located and the area where the test circuit CT is located are flush with the boundary away from the display area AA, and can even exceed the area where the first gate drive circuit GOA 1 is located, the second gate drive circuit GOA 2 is located, and the multiplex selection circuit MUX is located , and the area where the test circuit CT is located is far away from the boundary of the display area AA, the larger range of protection structure 103 can better prevent disconnection failures at the four corners of the display area AA.
  • the protection structure 103 includes a plurality of second sub-protection structures 32 , and the second sub-protection structures 32 are located in the area where the protection structure 103 is located.
  • the distribution density is roughly the same as the distribution density of the gate electrode 21, the first electrode 22 or the active layer 23 arranged in the same layer in the display area.
  • the catalyst density in the area where the protective structure 103 is located is the same as the catalyst density in the display area AA. Equivalently, the catalyst in the area where the protective structure 103 is located will not penetrate into the display area, ensuring that the display area AA can be developed according to the normal catalyst density without causing disconnection defects.
  • the shape of the second sub-protection structure 32 may be substantially the same as the shape of the gate electrode 21, the first electrode 22 or the active layer 23 arranged in the same layer.
  • FIG. 16 illustrates the example by taking the shape of the second sub-protection structure 32 to be substantially the same as the shape of the active layer 23 arranged in the same layer.
  • a single-sided frame area (such as BB 1 , BB 2 , BB 3 or BB 4 ) is included in a direction away from the display area AA.
  • Multiple rows of second sub-protection structures 32 are arranged sequentially on the protective structure 103 , and at both ends E in the extension direction of the protection structure 103 , the number of the second sub-protection structures 32 in each row in the direction away from the display area AA decreases successively, so that The protection structure 103 forms an obtuse angle between the orthographic projection on the base substrate 101 and the side length of the display area AA.
  • the obtuse angle ⁇ between the orthographic projection of the protection structure 103 on the base substrate 101 and the side length of the display area AA extending along the column direction is equal to (180°- ⁇ )
  • ⁇ arctan(w/p)
  • the obtuse angle ⁇ between the orthographic projection of the protection structure 103 on the base substrate 101 and the side length of the display area AA extending along the row direction is equal to (180°- ⁇ )
  • ⁇ arctan(p/w)
  • w the width of a single row of descending sub-protection structures 31 in the row direction
  • p represents the length of a single sub-protection structure 31 in the column direction.
  • the width w is equivalent to the width of a single sub-pixel in the row direction
  • the length p is equivalent to The length of a single pixel in the column direction.
  • the width of the single sub-pixel in the row direction may be equal to 1/3 of the width of the single sub-pixel in the row direction, and the width of the single pixel in the column direction.
  • the length can be equal to the length of a single pixel in the column direction.
  • the width K of the protection structure 103 in the direction away from the display area AA is greater than or equal to the width a affected by diffracted light in the display area AA.
  • the orthographic projection of the first gate driving circuit GOA 1 on the base substrate 101 and the orthographic projection of the second gate driving circuit GOA 2 on the base substrate 101 do not overlap, so that the area affected by the diffracted light is completely located in the protective
  • the area where structure 103 is located effectively avoids diffracted light from affecting the display area AA, the area where the multiplex selection circuit MUX is located, the area where the test circuit CT is located, the area where the first gate drive circuit GOA 1 is located, and the second gate drive circuit GOA 2.
  • the electrostatic ring 106 may be located in the third frame area BB 3 and the fourth frame area BB 4.
  • the orthographic projection of the electrostatic ring 106 on the base substrate 101 can be set between the orthographic projection of the protective structure 103 on the base substrate 101 and the display area AA. or, as shown in FIGS.
  • the orthographic projection shape of the active layer 23 on the base substrate 101 is approximately U-shaped, the transistor 102 has a double-gate structure, which enhances the gate control capability of the transistor 103.
  • the orthographic projection shape of the active layer 23 on the base substrate 101 may also be a polygonal shape as shown in FIG. 19 , etc., which is not limited here.
  • part of the gate line 104 can be multiplexed as the gate electrode 21 .
  • the gate electrode 21 can also be protrudingly disposed relative to the gate line 104, which is not limited here.
  • the materials of the pixel electrode 107 and the common electrode 108 may include transparent conductive oxide, such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), etc.
  • the pixel electrode 107 or the common electrode 108 may be a slit electrode.
  • the material of the control line 109 and the second electrode 24 can be transparent conductive materials such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), etc., or can also be a metal material or alloy material, such as the control line.
  • 109 has a single-layer metal structure or a multi-layer metal structure formed of molybdenum, aluminum, titanium, etc.
  • the multi-layer metal structure is composed of a stacked titanium metal layer/aluminum metal layer/titanium metal layer.
  • the MUX includes a switch transistor 110.
  • the switch transistor 110 is a bottom-gate polysilicon transistor
  • the transistor 102 is a top-gate oxide transistor.
  • the switch tube 110 and the transistor 102 can be of bottom gate type or top gate type at the same time, or one can be of bottom gate type and the other of top gate type, which is not limited here.
  • the switch 110 and the transistor 102 can be P-type transistors or N-type transistors.
  • the switch 110 and the transistor 102 can be both P-type transistors, both N-type transistors, or one of them can be a P-type transistor.
  • the other is an N-type transistor, which is not limited here.
  • the P-type transistor is turned on when the voltage difference V gs between its gate and its source and its threshold voltage V th satisfy the relationship V gs ⁇ V th .
  • the voltage difference V gs between its gate and its source It is cut off when its threshold voltage V th satisfies the relationship V gs ⁇ V th .
  • the transistor 102 may be an N-type transistor, and the transistor 102 is turned on when the relationship between the voltage difference V gs1 between its gate 21 and its first electrode 22 and its threshold voltage V th1 satisfies the relationship V gs1 >V th1 , and It is turned off when the relationship between the voltage difference V gs1 between its gate electrode 21 and its first electrode 22 and its threshold voltage V th1 satisfies the relational expression V gs ⁇ V th .
  • the above-mentioned display device may be a liquid crystal display screen.
  • the liquid crystal display screen may include a backlight module and a display panel located on the light exit side of the backlight module.
  • the display panel includes an opposite display substrate and a counter substrate, a liquid crystal layer located between the display substrate and the counter substrate, a sealant surrounding the liquid crystal layer between the display substrate and the counter substrate, and a sealant located between the display substrate and the liquid crystal a first alignment layer on one side of the display substrate, a second alignment layer on the side of the opposite substrate close to the liquid crystal layer, a first polarizer on the side of the display substrate away from the liquid crystal layer, and a third polarizer on the side of the opposite substrate away from the liquid crystal layer.
  • the backlight module can be a direct-type backlight module or an edge-type backlight module.
  • the backlight module may include a light source, a stacked reflective sheet, a light guide plate, a diffusion sheet, a prism group, etc.
  • the light source can be a light-emitting diode (LED), such as a miniature light-emitting diode (Mini LED, Micro LED, etc.).
  • Miniature light-emitting diodes at the submillimeter or even micron level are self-luminous devices like organic light-emitting diodes (OLEDs). Like organic light-emitting diodes, it has a series of advantages such as high brightness, ultra-low latency, and ultra-large viewing angle. And because inorganic light-emitting diodes emit light based on metal semiconductors with more stable properties and lower resistance, they have lower power consumption, better resistance to high and low temperatures, and longer service life than organic light-emitting diodes based on organic matter. Longer advantage. And when micro light-emitting diodes are used as backlight sources, more precise dynamic backlight effects can be achieved. While effectively improving screen brightness and contrast, it can also solve the glare phenomenon caused by traditional dynamic backlights between bright and dark areas of the screen, optimizing the visual experience. .
  • the above-mentioned display device may include but is not limited to: a radio frequency unit, a network module, an audio output & input unit, a sensor, a display unit, a user input unit, an interface unit, a control chip and other components.
  • the control chip is a central processing unit, a digital signal processor, a system on chip (SoC), etc.
  • the control chip may also include a memory, a power module, etc., and realize power supply and signal input and output functions through additional wires, signal lines, etc.
  • the control chip may also include hardware circuits and computer executable codes.
  • Hardware circuits may include conventional very large scale integration (VLSI) circuits or gate arrays as well as existing semiconductors such as logic chips, transistors, or other discrete components; hardware circuits may also include field programmable gate arrays, programmable array logic, Programmable logic devices, etc.
  • VLSI very large scale integration
  • existing semiconductors such as logic chips, transistors, or other discrete components
  • hardware circuits may also include field programmable gate arrays, programmable array logic, Programmable logic devices, etc.
  • the above structure does not constitute a limitation on the above display device provided by the embodiment of the present disclosure.
  • the above display device provided by the embodiment of the present disclosure may include more or less of the above. components, or combinations of certain components, or different arrangements of components.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供的显示基板及显示装置，包括衬底基板，该衬底基板包括显示区，以及位于显示区至少一侧的边框区；晶体管，位于衬底基板之上，晶体管位于显示区，晶体管包括栅极、第一极和有源层；保护结构，位于衬底基板之上，保护结构在边框区内邻近显示区设置，且保护结构与有源层、栅极、第一极中的至少之一同层、同材料。

Description

显示基板及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及显示装置。
背景技术
液晶显示装置(Liquid Crystal Display，LCD)具有重量轻、耗电少、画质高、辐射低和携带方便等优点，已逐渐取代传统的阴极射线管显示装置(Cathode Ray Tube display，CRT)，而被广泛应用于现代化信息设备，如虚拟现实(VR)头戴式显示设备、笔记本电脑、电视、移动电话和数字产品等。
发明内容
本公开实施例提供的显示基板及显示装置，具体方案如下：
一方面，本公开实施例提供了一种显示基板，包括：
衬底基板，所述衬底基板包括显示区，以及位于所述显示区至少一侧的边框区；
晶体管，位于所述衬底基板之上，所述晶体管位于所述显示区，所述晶体管包括栅极、第一极和有源层；
保护结构，位于所述衬底基板之上，所述保护结构在所述边框区内邻近所述显示区设置，且所述保护结构与所述有源层、所述栅极、所述第一极中的至少之一同层、同材料。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述边框区包围所述显示区，所述保护结构在所述边框区内包围所述显示区。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述边框区包括：相对而置的第一边框区和第二边框区，以及相对而置的第三边框区和第四边框区，所述第三边框区连接所述第一边框区和所述第二边框区，所述 第四边框区连接所述第一边框区和所述第二边框区；
所述显示基板还包括与所述栅极同层、同材料的栅线，以及与所述第一极同层、同材料的数据线，所述栅线的延伸方向与所述数据线的延伸方向交叉设置，所述栅线贯穿所述显示区并延伸至所述第三边框区和/或所述第四边框区，所述数据线贯穿所述显示区并延伸至所述第一边框区和所述第二边框区；
所述保护结构包括在其延伸方向上断开设置的多个保护部；在所述第一边框区和所述第二边框区内，各所述保护部之间的至少部分断开位置在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影相互交叠；在所述第三边框区和所述第四边框区内，各所述保护部之间的至少部分断开位置在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影相互交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述保护部在所述衬底基板上的正投影形状为直线、曲线、折线中的之一或任意组合。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述保护结构包括：在远离所述显示区的方向上依次间隔设置的多个第一子保护结构，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区中的至少之一内，至少部分所述第一子保护结构的断开位置错开设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区中的至少之一内，相邻所述第一子保护结构的断开位置错开设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区中的至少之一内，在远离所述显示区的方向上的第n个所述第一子保护结构的断开位置正对设置，n为奇数或偶数。
在一些实施例中，在本公开实施例提供的上述显示基板中，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区中的至少之一 内，全部所述第一子保护结构的断开位置错开设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述保护结构与所述有源层同层、同材料，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区内，至少部分所述第一子保护结构的断开位置错开设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述保护结构与所述栅极同层、同材料，在所述第一边框区和所述第二边框区内，至少部分所述第一子保护结构的断开位置错开设置；在所述第三边框区和所述第四边框区内，各所述第一子保护结构的至少部分断开位置正对设置，所述栅线延伸到至少部分正对设置的断开位置处且所述栅线与所述保护部互不接触。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述保护结构与所述第一极同层、同材料，在所述第一边框区和所述第二边框区内，全部所述第一子保护结构的断开位置正对设置，所述数据线延伸到至少部分正对设置的断开位置处且所述数据线与所述保护部互不接触；在所述第三边框区和所述第四边框区内，至少部分所述第一子保护结构的断开位置错开设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述保护结构与同层的所述有源层、所述栅极或所述第一极满足以下关系式：
Figure PCTCN2022099584-appb-000001
其中，S TFT表示所述显示区内单个像素所含与所述保护结构同层的所述有源层、所述栅极或所述第一极在所述衬底基板上的正投影面积，S pixel表示单个像素的面积，W表示所述保护部的线宽，S表示在远离所述显示区的方向上相邻两个所述第一子保护结构的间距。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括静电环，所述静电环在所述衬底基板上的正投影位于所述第一子保护结构的间隙在所述衬底基板上的正投影内。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述边框区 包围所述显示区，所述边框区的形状为在所述显示区镂空的矩形；
所述保护结构在所述矩形的四角位置绕设于所述显示区的四角设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述保护结构包括多个第二子保护结构，所述第二子保护结构在所述保护结构所在区的分布密度与同层设置的所述有源层、所述栅极或所述第一极在所述显示区的分布密度大致相同。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第二子保护结构的形状与同层设置的所述有源层、所述栅极或所述第一极的形状大致相同。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述保护结构在所述衬底基板上的正投影与所述显示区四角之间的边长的夹角为钝角。
在一些实施例中，在本公开实施例提供的上述显示基板中，单侧所述边框区包括在远离所述显示区的方向上依次设置的多排所述第二子保护结构，且在所述保护结构延伸方向上的两端，在远离所述显示区的方向上的各排所述第二子保护结构的数量依次递减。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述保护结构在其延伸方向上的长度大于等于所述显示区受衍射光影响的宽度的2倍。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述边框区包括：相对而置的第一边框区和第二边框区，以及相对而置的第三边框区和第四边框区，所述第三边框区连接所述第一边框区和所述第二边框区，所述第四边框区连接所述第一边框区和所述第二边框区；所述第一边框区包括多路选择电路，所述第二边框区包括测试电路，所述第三边框区包括第一栅极驱动电路，所述第四边框区包括第二栅极驱动电路；
所述保护结构在远离所述显示区方向上的宽度大于等于所述显示区受衍射光影响的宽度，且所述保护结构在所述衬底基板上的正投影与所述多路选择电路在所述衬底基板上的正投影、所述测试电路在所述衬底基板上的正投影、所述第一栅极驱动电路在所述衬底基板上的正投影、以及所述第二栅极 驱动电路在所述衬底基板上的正投影均不交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述第三边框区和所述第四边框区的静电环，所述静电环在所述衬底基板上的正投影位于所述保护结构在所述衬底基板上的正投影与所述显示区之间。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述第三边框区和所述第四边框区的静电环，所述静电环在所述衬底基板上的正投影位于所述保护结构在所述衬底基板上的正投影与所述第一栅极驱动电路在所述衬底基板上的正投影之间，以及所述保护结构在所述衬底基板上的正投影与所述第二栅极驱动电路在所述衬底基板上的正投影之间。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述有源层在所述衬底基板上的正投影形状大致为U型或折线型。
另一方面，本公开实施例提供了一种显示装置，包括本公开实施例提供的上述显示基板。
在一些实施例中，在本公开实施例提供的上述显示装置中，所述显示装置为虚拟现实眼镜；
所述虚拟现实眼镜包括为左眼提供图片的一个所述显示基板，以及为右眼提供图片的另一个所述显示基板；
或者，所述虚拟现实眼镜包括为一个所述显示基板，所述显示基板的显示区包括为左眼提供图片的左眼像素区，以及为右眼提供图片的右眼像素区。
附图说明
图1为相关技术中有源层的图片；
图2为显示区边缘发生衍射的示意图；
图3为本公开实施例提供的显示基板的一种结构示意图；
图4为有效像素区内一个子像素的一种结构示意图；
图5为本公开实施例提供的有源层的图片；
图6为本公开实施例提供的显示基板的又一种结构示意图；
图7为本公开实施例提供的显示基板的又一种结构示意图；
图8为本公开实施例提供的显示基板的又一种结构示意图；
图9为本公开实施例提供的显示基板的又一种结构示意图；
图10为本公开实施例提供的显示基板的又一种结构示意图；
图11为图6中Z 1区的一种放大示意图；
图12为图6中Z 2区的一种放大示意图；
图13为图6中Z 3区的一种放大示意图；
图14为本公开实施例提供的显示基板的又一种结构示意图；
图15为本公开实施例提供的显示基板的又一种结构示意图；
图16为图14中Z 4区的一种放大示意图；
图17为图6中Z 5区的一种放大示意图；
图18为图6中Z 6区的一种放大示意图；
图19为本公开实施例提供的有效像素区内一个子像素的又一种结构示意图；
图20为本公开实施例提供的显示基板的又一种结构示意图；
图21为图20中Z 7区的一种放大示意图；
图22为本公开实施例提供的显示基板的又一种结构示意图；
图23为本公开实施例提供的显示装置的一种结构示意图；
图24为本公开实施例提供的显示装置的又一种结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
超高分辨率(PPI)产品，由于其较小的像素尺寸，造成其显示区(AA)的各个膜层尺寸较小。在曝光显影过程中，显示区边缘的膜层(例如有源层)经常会出现断裂不良。如图1所示，在曝光显影之后，有源层的图案在拐角位置和连接点位置能够保留，其余设计较细的位置均发生断裂，造成超高分辨率产品的严重不良问题。
分析其原因，有源层的图案主要是通过掩膜版曝光和显影两步制作而成，曝光过程中的光衍射现象，以及显影过程中的催化剂密度是影响有源层图案的主要因素。其中，在曝光过程中光线从光源发出，穿过掩膜版照射至显示基板表面的感光胶上，当光线遇到障碍物时，光将偏离直线传播的路径而绕到障碍物后面传播，产生光衍射现象。而超高分辨率的显示区像素设计较为密集，掩膜版相当于一个大的障碍物，所以在显示区边缘会发生衍射现象。超高分辨率产品中显示区的单侧边缘存在的光衍射现象如图2所示。图2中显示基板中宽度a所示区即为显示区受衍射光影响宽度为a的边缘区，衍射光的照射，导致显示区边缘的有源层线宽在曝光后会比显示区中央的有源层线宽小，甚至可能发生断裂。并且，在曝光完成后，需要进行显影。掩膜版设计稀疏或者无设计时，会有大面积的感光胶显影，产生高密度的催化剂；而掩膜版设计密集时，感光胶显影面积较小，产生低密度的催化剂。由于渗透作用，低密度区的催化剂密度受高密度区催化剂密度的影响会逐渐变高，影响了低密度区的显影过程。超高分辨率产品设计中，有源层在显示区的设计 较密集，以及在邻近显示区的部分边框区(GOA区、MUX区、CT区)有源层设计也较密集，在显影过程中的催化剂密度较低；在邻近显示区的其它部分边框区，例如GOA与MUX对应的角部区域(未设计有源层或有源层设计密度低)，在显影过程中的催化剂密度较高。由于渗透作用，催化剂密度较高区域的催化剂会进入催化剂密度较低的区域。而在部分边框区(GOA区、MUX区、CT区)由于有源层设计密集，自身具有一定的遮挡催化剂渗透的作用，因此显示区的催化剂密度会更容易受渗透作用的影响而升高，导致显示区最外缘的有源层，特别是角部区域，例如GOA与MUX对应的角部区域被过度显影，造成有源层的图案断裂。
为了改善相关技术中存在的上述技术问题，本公开实施例提供了一种显示基板，如图3和图4所示，包括：
衬底基板101，衬底基板101包括显示区AA，以及位于显示区AA至少一侧的边框区(例如BB 1、BB 2、BB 3、BB 4)；
晶体管102，位于衬底基板101之上，晶体管102位于显示区AA，晶体管102包括栅极21、第一极22和有源层23，可选地，有源层23可以为多晶硅(Poly)有源层、氧化物(Oxide)有源层等，栅极21、第一极22的材料均可以包括金属材料或者合金材料，例如栅极21、第一极22为由钼、铝及钛等形成的单层金属结构或多层金属结构，示例性地，多层金属结构由层叠设置的钛金属层/铝金属层/钛金属层构成；
保护结构103，位于衬底基板101之上，保护结构103在边框区(例如BB 1、BB 2、BB 3、BB 4)内邻近显示区AA设置，且保护结构103与栅极21、第一极22、有源层23中的至少之一同层、同材料。
需要说明的是，在本公开中，“同层、同材料”指的是采用同一成膜工艺形成用于制作特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。即一次构图工艺对应一道掩模板(mask，也称光罩)。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而所形成层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形可能处于相 同的高度或者具有相同的厚度、也可能处于不同的高度或者具有不同的厚度。
在本公开实施例提供的上述显示基板中，通过将保护结构103在边框区BB(例如BB 1、BB 2、BB 3、BB 4)内邻近显示区AA设置，使得曝光保护结构103与显示区AA的像素的掩模版构成一个障碍物，在曝光过程中，光线绕过该障碍物在保护结构103所在区发生衍射，从而保证了显示区AA不会受到衍射光影响。在显影过程中，由于保护结构103邻近显示区AA设置，所以在保护结构103远离显示区AA的一侧，大面积显影产生的高密度催化剂会渗透至保护结构103所在区，且由于保护结构103的隔离作用，显示区AA的催化剂密度则不会受到高密度催化剂的影响，从而可以保证显示区AA能够按照正常的催化剂密度显影。基于此，通过在边框区(例如BB 1、BB 2、BB 3、BB 4)内邻近显示区AA设置保护结构103，可以在曝光、显影两个过程中对于显示区AA内与保护结构103同层设置的栅极21、第一极22、有源层23等起到保护和隔离作用，避免显示区AA内的栅极21、第一极22、有源层23等产生断线，提高了产品良率。
可选地，本公开提供了采用本公开方案所制作有源层23的图片，如图5所示。对比相关技术中图1所示有源层23的断裂不良图片，可以发现，采用本公开的技术方案制作的有源层23未出现断裂，大大降低了超高分辨率产品的有源层23断裂不良的发生率。
需要说明的是，为了完全避免衍射光对显示区AA内栅极21、第一极22、有源层23等的影响，图3所示保护结构103所在区的宽度K应该大于等于图2所示显示区AA中受衍射光影响的宽度a。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图3、图6和图7所示，边框区(例如BB 1、BB 2、BB 3、BB 4)可以包围显示区AA，保护结构103可以在边框区(例如BB 1、BB 2、BB 3、BB 4)内包围显示区AA设置，以通过整圈设置的保护结构103对显示区AA的边缘进行全方位的保护和隔离，从而有效降低显示区AA内与保护结构103同层设置的栅极21、第一极22、有源层23等的断线概率。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图6和图7所示，边框区包括：相对而置的第一边框区BB 1和第二边框区BB 2，以及相对而置的第三边框区BB 3和第四边框区BB 4，第三边框区BB 3连接第一边框区BB 1和第二边框区BB 2，第四边框区BB 4连接第一边框区BB 1和第二边框区BB 2；显示区AA的栅线104延伸至第三边框区BB 3或/和第四边框区BB 4，以与第三边框区BB 3的第一栅极驱动电路GOA 1电连接，或/和与第四边框区BB 2的第二栅极驱动电路GOA 2电连接；显示区AA的数据线105延伸至第一边框区BB 1和第二边框区BB 2，以与第一边框区BB 1的多路选择电路MUX、以及第二边框区BB 2的测试电路CT分别电连接。本公开中在边框区(例如BB 1、BB 2、BB 3、BB 4)整圈设置的保护结构103在衬底基板101上的正投影会与栅线104的延长线在衬底基板101上的正投影、以及数据线105的延长线在衬底基板101上的正投影相互交叠，导致保护结构103与栅线104的延长线、以及数据线105的延长线之间形成寄生电容，寄生电容的存在，可能会对栅线104上的信号、以及数据线105上的信号产生干扰，进而影响显示效果。基于此，本公开设置保护结构103包括在其延伸方向上断开设置的多个保护部103'，且在第一边框区BB 1和第二边框区BB 2内，各保护部103'之间的至少部分断开位置在衬底基板101上的正投影与数据线105在衬底基板101上的正投影相互交叠；在第三边框区BB 3和第四边框区BB 4内，各保护部103'之间的至少部分断开位置在衬底基板101上的正投影与栅线104在衬底基板101上的正投影相互交叠，这样就可以减小保护结构103与栅线104的延长线、以及数据线105的延长线的正对面积，从而减小保护结构103与栅线104的延长线、以及数据线105的延长线之间的寄生电容，利于降低保护结构103对栅线104上的信号、以及数据线105上的信号的干扰，保证显示效果。
考虑到保护部103'之间的断开距离较大的情况下，显影过程中在较大断开距离内的催化剂密度较大，可能会对显示区内较低的催化剂密度造成影响，因此，本公开中保护部103'之间的断开距离不能过大。可选地，为最大化将低保护部103'与栅线104的延长线、以及数据线105的延长线的寄生电容， 保护部103'之间的断开距离可以等于与该断开距离交叠的栅线104或数据线105的延长线的线宽。考虑到制作过程中对位等因素的影响，保护部103'之间的断开距离可以略大于与该断开距离交叠的栅线104或数据线105的延长线的线宽，例如保护部103'之间的断开距离最大为与该断开距离交叠的栅线104或数据线105的延长线的线宽的1.2倍。可选地，保护部103'之间的断开距离最小需满足工艺可制作出的最小间距(例如2μm)。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图6至图10所示，保护结构103包括：在远离显示区AA的方向上依次间隔设置的多个第一子保护结构31，在第一边框区BB 1、第二边框区BB 2、第三边框区BB 3和第四边框区BB 4中的至少之一内，至少部分第一子保护结构31的断开位置错开设置，这样有利于使得各第一子保护结构31的保护部103'尽可能地均匀分布，从而保证显影过程中保护结构103所在区的催化剂浓度均较低，防止保护结构103所在区的催化剂浓度影响显示区AA的催化剂浓度，保证显示区AA的正常显影效果。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图6至图10所示，在第一边框区BB 1、第二边框区BB 2、第三边框区BB 3和第四边框区BB 4中的至少之一内，相邻第一子保护结构31的断开位置可以错开设置。考虑到相邻第一子保护结构31的断开位置正对设置的情况下，会导致正对设置的断开位置的整体面积较大，相应地，显影过程中在正对设置的断开位置的催化剂密度较大，可能会对显示区AA内较低的催化剂密度造成影响。因此，为了避免对显示区AA的影响，本公开中设置了相邻第一子保护结构31的断开位置错开。可选地，如图11所示，相邻第一子保护结构31中错开设置的断开位置之间的最小距离可以为200μm～300μm，例如250μm等。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图6至图10所示，在第一边框区BB 1、第二边框区BB 2、第三边框区BB 3和第四边框区BB 4中的至少之一内，在远离显示区AA的方向上的第n个第一子保护结构31的断开位置正对设置，第n个第一子保护结构31的断开位置与第(n+1) 个第一子保护结构31的断开位置错开设置，n为奇数或偶数。在此情况下，任意两个奇数编号的第一子保护结构31之间具有一个偶数编号的第一子保护结构31，虽然任意两个奇数编号的第一子保护结构31的断开位置正对设置，但位于二者之间的偶数编号的第一子保护结构31将二者的断开位置隔离开来，避免了二者中正对设置的断开位置连接成一个较大面积的无图案区，由此可以保证显影过程中保护结构103所在区的催化剂浓度均一性较好。同理，任意两个偶数编号的第一子保护结构31之间具有一个奇数编号的第一子保护结构31，虽然任意两个偶数编号的第一子保护结构31的断开位置正对设置，但位于二者之间的奇数编号的第一子保护结构31将二者的断开位置隔离开来，避免了二者中正对设置的断开位置连接成一个较大面积的无图案区，由此可以保证显影过程中保护结构103所在区的催化剂浓度均一性较好。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图7所示，还可以在第一边框区BB 1、第二边框区BB 2、第三边框区BB 3和第四边框区BB 4中的至少之一内，使得全部第一子保护结构31的断开位置错开设置，以避免任意两个第一子保护结构31的断开位置连接成一个较大面积的无图案区，从而可保证显影过程中保护结构103所在区的催化剂浓度均一性较好。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图11至图13所示，保护结构103可以与有源层23同层、同材料设置，且如图6和图7所示，在第一边框区BB 1、第二边框区BB 2、第三边框区BB 3和第四边框区BB 4内，至少部分第一子保护结构31的断开位置均可以错开设置，使得各第一子保护结构31的保护部103'在第一边框区BB 1、第二边框区BB 2、第三边框区BB 3和第四边框区BB 4内分别均匀分布，从而保证显影过程中显示区AA周围的催化剂浓度均较低，防止显示区AA周围的催化剂浓度影响显示区AA的催化剂浓度，保证显示区AA的正常显影效果。
在一些实施例中，在本公开实施例提供的上述显示基板中，保护结构103可以与栅极21同层、同材料，在此情况下，如图8和图9所示，在第一边框区BB 1和第二边框区BB 2内，至少部分第一子保护结构31的断开位置错开设 置；在第三边框区BB 3和第四边框区BB 4内，各第一子保护结构31的至少部分断开位置正对设置，栅线104延伸到至少部分正对设置的断开位置处，且栅线104与保护部103'互不接触，防止不同的栅线104通过保护部103'短接。上述设置方式，可以保证第一边框区BB 1和第二边框区BB 2内第一子保护结构31所在区的催化剂浓度均一性较好，同时可以尽可能地保证第三边框区BB 3和第四边框区BB 4内第一子保护结构31所在区的催化剂浓度与第一边框区BB 1和第二边框区BB 2内第一子保护结构31所在区的催化剂浓度差异较小，使得显影过程中显示区AA周围的催化剂浓度均较低，防止显示区AA周围的催化剂浓度影响显示区AA的催化剂浓度，保证显示区AA的正常显影效果。
在一些实施例中，在本公开实施例提供的上述显示基板中，保护结构103可以与第一极22同层、同材料设置，在此情况下，如图10所示，在第一边框区BB 1和第二边框区BB 2内，全部第一子保护结构31的断开位置正对设置，数据线105延伸到至少部分正对设置的断开位置处且数据线105与保护部103'互不接触，防止不同的数据线105通过保护部103'短接；在第三边框区BB 3和第四边框区BB 4内，至少部分第一子保护结构31的断开位置错开设置。上述设置方式，可以保证第三边框区BB 3和第四边框区BB 4内第一子保护结构31所在区的催化剂浓度均一性较好，同时可以尽可能地保证第一边框区BB 1和第二边框区BB 2内第一子保护结构31所在区的催化剂浓度与第三边框区BB 3和第四边框区BB 4内第一子保护结构31所在区的催化剂浓度差异较小，使得显影过程中显示区AA周围的催化剂浓度均较低，防止显示区AA周围的催化剂浓度影响显示区AA的催化剂浓度，保证显示区AA的正常显影效果。
在一些实施例中，在本公开实施例提供的上述显示基板中，保护结构103在边框区(例如BB 1、BB 2、BB 3、BB 4)的分布密度与同层设置的栅极21、第一极22或有源层23在显示区AA的分布密度大致相同的情况下，可以使得在显影过程中，保护结构103所在区的催化剂密度与显示区AA的催化剂密度相当，从而保证保护结构103所在区的催化剂不会渗透至显示区AA，使得显示区AA能够按照正常的催化剂密度显影，不会产生断线不良。为便于 计算保护结构103的分布密度，并简化保护结构103的制作工艺，如图6至图10所示，可以设置单侧边框区(例如BB 1、BB 2、BB 3或BB 4)内的保护结构103在衬底基板101上的正投影为直线，相当于保护部103'在衬底基板101上的正投影形状为直线。当然，在一些实施例中，保护部103'在衬底基板101上的正投影形状可以为曲线、折线、或由直线、曲线、折线的任意组合构成，在此不做限定。
需要说明的是，在本公开提供的实施例中，由于工艺条件的限制或测量等其他因素的影响，“大致相同”可能会完全等同，也可能会有一些偏差(例如±5％的偏差)，因此相关特征之间“大致相同”的关系只要满足误差允许，均属于本公开的保护范围。
在一些实施例中，在本公开实施例提供的上述显示基板中，保护结构103与同层的栅极21、第一极22或有源层23满足以下关系式：
Figure PCTCN2022099584-appb-000002
其中，S TFT表示显示区AA内单个像素所含与保护结构103同层的栅极21、第一极22或有源层23在衬底基板101上的正投影面积，S pixel表示单个像素的面积，W表示保护部103'的线宽，S表示在远离显示区AA的方向上相邻两个第一子保护结构31的间距，
Figure PCTCN2022099584-appb-000003
表示与保护结构103同层的栅极21、第一极22或有源层23在显示区AA的分布密度，
Figure PCTCN2022099584-appb-000004
表示保护结构103所在区内第一子保护结构31的分布密度。在满足上述关系式的情况下，可以保证第一子保护结构31的分布密度与显示区AA内与其同层设置的栅极21、第一极22或有源层23在显示区AA的分布密度保持相同。
可选地，在本公开中单个像素为一个显示单元，其可以包括红、绿、蓝三个子像素。保护部103'的线宽W可以为3μm，相邻两个第一子保护结构31的间距S可以为2μm。并且，为避免显示区AA与保护结构103之间的距离过大而导致显示区与保护结构103之间的催化剂密度过大，可以使得与显示 区AA最近的第一子保护结构31到显示区AA的距离为可制作出的最小尺寸2μm。在显示区AA周围距离显示区AA为a的范围内不存在干涉第一保护结构31的元件的情况下，第一子保护结构31的数量为(a-2)/5，其中a为显示区AA受衍射光影响的宽度。在(a-2)/5为小数的情况下，可采取四舍五入的方法确定第一子保护结构31的数量。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图12和图13所示，还可以包括静电环106，静电环106在衬底基板101上的正投影可以位于第一子保护结构31的间隙在衬底基板101上的正投影内。静电环106可防止静电进入显示区AA而影响显示效果。在具体实施时，可根据静电环106与显示区AA之间的空间大小，在该空间内设置合理数量的第一子保护结构31。例如，图12中在静电环106与显示区AA之间的空间内设置了两个第一子保护结构31，图13中在静电环106与显示区AA之间的空间内设置了一个第一子保护结构31。可选地，静电环106可以包括与第一极22同层设置的第一静电部，以及与有源层23同层设置的第二静电部，同一静电环106的第一静电部和第二静电部电连接。
显示区AA的四角位置由于同时受到一个长边方向和一个短边方向的衍射光影响，在同一个角落位置会有这两个方向的衍射光叠加，造成四角位置的光强度比单边衍射的光更强，导致四角位置的膜层(例如有源层等)会更细甚至断裂。并且，由于在显示区AA的四角位置的外侧未设计有源层等，造成此区域形成大面的显影，产生高密度的催化剂；在显影过程中，由于渗透作用的影响，显示区AA内部的催化剂密度逐渐升高，显影过度同样会造成这四角位置的有源层等断裂。
基于此，在本公开实施例提供的上述显示基板中，如图14和图15所示，边框区(例如BB 1、BB 2、BB 3、BB 4)包围显示区AA，边框区(例如BB 1、BB 2、BB 3、BB 4)的形状为在显示区AA镂空的矩形；保护结构103在矩形的四角位置绕设于显示区AA的四角设置。这样就可以通过位于保护结构103对显示区AA的四角位置进行有效保护和隔离，显著降低显示区AA内与保护 结构103同层设置的有源层23、栅极21、第一极22等的断线概率。可选地，由于相关技术中边框区(例如BB 1、BB 2、BB 3、BB 4)的四角位置无有源层图案设计，因此，如图14和图15所示，位于边框区(例如BB 1、BB 2、BB 3、BB 4)四角位置的保护结构103可以外扩至与第一栅极驱动电路GOA 1所在区、第二栅极驱动电路GOA 2所在区、多路选择电路MUX所在区、以及测试电路CT所在区远离显示区AA的边界平齐，甚至可以超出第一栅极驱动电路GOA 1所在区、第二栅极驱动电路GOA 2所在区、多路选择电路MUX所在区、以及测试电路CT所在区远离显示区AA的边界，较大范围的保护结构103可以更好地防止显示区AA四角位置发生断线不良。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图16所示，保护结构103包括多个第二子保护结构32，第二子保护结构32在保护结构103所在区的分布密度与同层设置的栅极21、第一极22或有源层23在显示区的分布密度大致相同，这样在显影过程中，保护结构103所在区的催化剂密度与显示区AA的催化剂密度相当，使得保护结构103所在区的催化剂不会渗透至显示区，保证显示区AA能够按照正常的催化剂密度显影，不会产生断线不良。
在一些实施例中，在本公开实施例提供的上述显示基板中，第二子保护结构32的形状可以与同层设置的栅极21、第一极22或有源层23的形状大致相同。可选地，图16以第二子保护结构32的形状与其同层设置的有源层23的形状大致相同为例进行了示例说明。在第二子保护结构32的形状与同层设置的栅极21、第一极22或有源层23的形状大致相同时，可以保持第二子保护结构32在保护结构103所在区的分布密度、以及与其同层设置的栅极21、第一极22或有源层23在显示区AA的分布密度完全一致，所以该方案在显影过程中的防断线效果会更好。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图14和图15所示，保护结构103在衬底基板101上的正投影与显示区AA的四角之间的边长的夹角可以为钝角α，使得在显影过程中，保护结构103所在区至显 示区AA的催化剂密度逐渐增大，而不至于发生密度突变，造成显示区AA边缘的过度显影。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图16所示，单侧边框区(例如BB 1、BB 2、BB 3或BB 4)包括在远离显示区AA的方向上依次设置的多排第二子保护结构32，且在保护结构103延伸方向上的两端E，在远离显示区AA的方向上的各排第二子保护结构32的数量依次递减，以使得保护结构103在衬底基板101上的正投影与显示区AA的边长之间形成钝角。在此情况下，如图14和图15所示，保护结构103在衬底基板101上的正投影与显示区AA沿列方向延伸的边长之间的钝角α等于(180°-β)，其中，β＝arctan(w/p)，保护结构103在衬底基板101上的正投影与显示区AA沿行方向延伸的边长之间的钝角α等于(180°-γ)，其中，γ＝arctan(p/w)，其中，w表示单排递减的子保护结构31在行方向上的宽度，p表示单个子保护结构31在列方向上的长度。在第二子保护结构32的形状与同层设置的栅极21、第一极22或有源层23形状相同的情况下，宽度w相当于单个子像素在行方向上的宽度，长度p相当于单个像素在列方向上的长度。可选地，在单个像素包括红、绿、蓝三个子像素的情况下，单个子像素在行方向上的宽度可以等于单个子像素在行方向上的宽度的1/3，单个像素在列方向上的长度可以等于单个像素在列方向上的长度。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图14和图15所述，保护结构102在其延伸方向上的长度F大于等于显示区中受衍射光影响的宽度a(如图2所示)的2倍，以使得衍射光影响的区域完全位于保护结构103所在区内，有效避免了衍射光对显示区AA的影响，避免显示区AA内的膜层断线。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图3所示，保护结构103在远离显示区AA方向上的宽度K大于等于显示区AA中受衍射光影响的宽度a(如图2所示)，且保护结构103在衬底基板101上的正投影与多路选择电路MUX在衬底基板101上的正投影、测试电路CT在衬底基 板101上的正投影、第一栅极驱动电路GOA 1在衬底基板101上的正投影、以及第二栅极驱动电路GOA 2在衬底基板101上的正投影均不交叠，使得衍射光影响的区域完全位于保护结构103所在区内，有效避免了衍射光对显示区AA、多路选择电路MUX所在区、测试电路CT所在区、第一栅极驱动电路GOA 1所在区、以及第二栅极驱动电路GOA 2所在区的影响，避免显示区AA、多路选择电路MUX所在区、测试电路CT所在区、第一栅极驱动电路GOA 1所在区、以及第二栅极驱动电路GOA 2所在区内的膜层断线。
在一些实施例中，在本公开实施例提供的上述显示基板中，静电环106可以位于第三边框区BB 3和第四边框区BB 4内，为了便于计算保护结构103中第一子保护结构31或第二子保护结构32的分布密度，如图16所示，可以设置静电环106在衬底基板101上的正投影位于保护结构103在衬底基板101上的正投影与显示区AA之间；或者，如图17和图18所示，设置静电环106在衬底基板101上的正投影位于保护结构103在衬底基板101上的正投影与第一栅极驱动电路GOA 1所在区之间，以及保护结构103在衬底基板101上的正投影与第二栅极驱动电路GOA 2所在区之间。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图11至图13、以及图16至图18所示，有源层23在衬底基板101上的正投影形状大致为U型，使得晶体管102为双栅结构，增强晶体管103的栅控能力。当然，在一些实施例中，有源层23在衬底基板101上的正投影形状也可以为图19所示的折线型等，在此不做限定。可选地，如图19所示，可将栅线104的局部复用为栅极21。当然，在一些实施例中，栅极21也可以相对于栅线104凸出设置，在此不做限定。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图20和图21所示，显示区AA包括有效像素区P，以及包围有效像素区P的虚拟像素区D；其中，在有效像素区P的晶体管102中，第一极22与有源层23电连接；在虚拟像素P的晶体管102中，第一极22与有源层23相互绝缘。在具体实施时，有效像素区P可显示画面，虚拟像素区D不能显示画面，虚拟像 素区D用于进一步防止有效像素区P的膜层发生断线不良。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图4和图22所示，有效像素区P的晶体管102还可以包括第二极24，有效像素区P内还设置有与第二极24电连接的像素电极107、正投影与像素电极107交叠设置的公共电极108，可选地，还可以包括与公共电极108朝向衬底基板101的一侧直接接触的控制线109，控制线109可分时对公共电极108加载触控信号和显示驱动信号，使得公共电极108分时实现触控功能和显示功能。可选地，晶体管102的第一极22可以为源极，第二极24可以为漏极，或者，晶体管102的第一极22为漏极，第二极24为源极。
可选地，为提高透过率，像素电极107和公共电极108的材料可以包括透明导电氧化物，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)等。为进一步提高透过率，像素电极107或公共电极108可以为狭缝(slit)电极。另外，控制线109和第二极24的材料可以为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)等透明导电材料，也可以为金属材料或合金材料，例如控制线109具有由钼、铝及钛等形成的单层金属结构或多层金属结构，示例性地，多层金属结构由层叠设置的钛金属层/铝金属层/钛金属层构成。
在本公开中以像素电极107和公共电极108同时设置在显示基板上为例进行了说明，在一些实施例中，也可以将像素电极107设置在显示基板上，公共电极108设置在与显示基板相对而置的对向基板上。另外，本公开仅示出了像素电极107位于公共电极108所在层与衬底基板101之间，在一些实施例中，也可以设置公共电极108位于像素电极107所在层与衬底基板101之间，在此不做限定。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图22所示，第一栅极驱动电路GOA 1、第二栅极驱动电路GOA 2、测试电路CT或多路选择电路MUX包括开关管110，可选地，开关管110为底栅型的多晶硅晶体管，晶体管102为顶栅型的氧化物晶体管。在一些实施例中，开关管110和晶体管102可以同时为底栅型或顶栅型，也可以一个为底栅型，另一个为顶栅型， 在此不做限定。
可选地，开关管110和晶体管102可以为P型晶体管或N型晶体管，在具体实施时，开关管110和晶体管102可以同时为P型晶体管、同时为N型晶体管，或一个为P型晶体管，另一个为N型晶体管，在此不做限定。其中，P型晶体管在其栅极与其源极之间的电压差V gs与其阈值电压V th满足关系式V gs<V th时导通，在其栅极与其源极之间的电压差V gs与其阈值电压V th满足关系式V gs≥V th时截止。例如，晶体管102可以为P型晶体管，则晶体管102在其栅极21与其第一极22之间的电压差V gs1与其阈值电压V th1之间的关系满足关系式V gs1<V th1时导通，而在其栅极21与其第一极22之间的电压差V gs1与其阈值电压V th1之间的关系满足关系式V gs≥V th时截止。N型晶体管在其栅极与其源极之间的电压差V gs与其阈值电压V th满足关系式V gs＞V th时导通，在其栅极与其源极之间的电压差V gs与其阈值电压V th满足关系式V gs≤V th时截止。例如晶体管102可以为N型晶体管，晶体管102在其栅极21与其第一极22之间的电压差V gs1与其阈值电压V th1之间的关系满足关系式V gs1>V th1时导通，而在其栅极21与其第一极22之间的电压差V gs1与其阈值电压V th1之间的关系满足关系式V gs≤V th时截止。
另外，如图4和图22所示，本公开提供的显示基板还可以包括用于与驱动芯片(IC)绑定的焊盘111，用于挡光的遮光层112，用于支撑隔垫物(PS)的支撑结构113，以及起绝缘作用的栅绝缘层114、第一层间介电层115、第二层间介电层116、第三层间介电层117、第一绝缘层118、平坦层119、第二绝缘层120、缓冲层121等。对于显示基板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
在一些实施例中，遮光层112可以与开关管110的栅极同层、同材料，遮光层112的材料可以为金属材料或合金材料，例如控制线109具有由钼、铝及钛等形成的单层金属结构或多层金属结构，示例性地，多层金属结构由层叠设置的钛金属层/铝金属层/钛金属层构成。
在一些实施例中，栅绝缘层114、第一层间介电层115、第二层间介电层116、第三层间介电层117、第一绝缘层118、第二绝缘层120、缓冲层121的材料可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料。支撑结构113、平坦层119的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、聚丙烯酸树脂、聚环氧丙烯酸树脂、感光性聚酰亚胺树脂、聚酯丙烯酸酯、聚氨酯丙烯酸酯树脂、酚醛环氧压克力树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。
在一些实施例中，焊盘111可以为叠层结构，可选地，焊盘111分别由于遮光层112同层、同材料的第一焊盘部、与开关管110的源/漏极同层、同材料的第二焊盘部、以及与晶体管102的第一极22同层、同材料的第三焊盘部构成，且第一焊盘部通过第二焊盘部与第三焊盘部电连接。
基于同一发明构思，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示基板。由于该显示装置解决问题的原理与上述显示基板解决问题的原理相似，因此，本公开实施例提供的该显示装置的实施可以参见上述显示基板的实施，重复之处不再赘述。
在一些实施例中，本公开实施例提供的上述显示装置可应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。图23和图24具体示出了本公开提供的显示装置应用于虚拟现实(VR)眼镜。可选地，图23所示的虚拟现实眼镜包括两个显示屏L、R，通过两个显示屏L、R为左眼和右眼提供不同的图片，实现虚拟现实显示；两个显示屏L、R分别包括本公开实施例提供的上述显示基板。图24所示的虚拟现实眼镜包括一个显示屏，该显示屏的有效像素区P包括左眼像素区P L和右眼像素区P R，左眼像素区P L和右眼像素区P R分别显示不同图片，实现虚拟现实显示。可选地，左眼像素区P L和右眼像素区P R为正八边形，显示区AA为八边形，在一些实施例中，为降低显示区AA的膜层(例如有源层)断线概率，可在显示区AA的八个边周围设置保护结构103，或在显示区AA的八个角外围设置保护结构103。
在一些实施例中，本公开实施例提供的上述显示装置可以为液晶显示屏。 该液晶显示屏可以包括背光模组、以及位于背光模组出光侧的显示面板。其中，显示面板包括相对而置的显示基板和对向基板，位于显示基板和对向基板之间的液晶层，在显示基板和对向基板之间包围液晶层的密封胶，位于显示基板靠近液晶层一侧的第一配向层，位于对向基板靠近液晶层一侧的第二配向层，位于显示基板远离液晶层一侧的第一偏光片、以及位于对向基板远离液晶层一侧的第二偏光片等。背光模组可以为直下式背光模组，也可以为侧入式背光模组。背光模组可以包括光源、层叠设置的反射片、导光板、扩散片、棱镜组等。光源可以为发光二极管(LED)，例如微型发光二极管(Mini LED、Micro LED等)。
亚毫米量级甚至微米量级的微型发光二极管和有机发光二极管(OLED)一样属于自发光器件。其与有机发光二极管一样，有着高亮度、超低延迟、超大可视角度等一系列优势。并且由于无机发光二极管发光是基于性质更加稳定、电阻更低的金属半导体实现发光，因此它相比基于有机物实现发光的有机发光二极管来说，有着功耗更低、更耐高温和低温、使用寿命更长的优势。且在微型发光二极管作为背光源时，能够实现更精密的动态背光效果，在有效提高屏幕亮度和对比度的同时，还能解决传统动态背光在屏幕亮暗区域之间造成的眩光现象，优化视觉体验。
在一些实施例中，本公开实施例提供的上述显示装置可以包括但不限于：射频单元、网络模块、音频输出&输入单元、传感器、显示单元、用户输入单元、接口单元以及控制芯片等部件。可选地，控制芯片为中央处理器、数字信号处理器、系统芯片(SoC)等。例如，控制芯片还可以包括存储器，还可以包括电源模块等，且通过另外设置的导线、信号线等实现供电以及信号输入输出功能。例如，控制芯片还可以包括硬件电路以及计算机可执行代码等。硬件电路可以包括常规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者其它分立的元件；硬件电路还可以包括现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。
另外，本领域技术人员可以理解的是，上述结构并不构成对本公开实施 例提供的上述显示装置的限定，换言之，在本公开实施例提供的上述显示装置中可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。
尽管本公开已描述了优选实施例，但应当理解的是，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (25)

  1. 一种显示基板，其中，包括：
    衬底基板，所述衬底基板包括显示区，以及位于所述显示区至少一侧的边框区；
    晶体管，位于所述衬底基板之上，所述晶体管位于所述显示区，所述晶体管包括栅极、第一极和有源层；
    保护结构，位于所述衬底基板之上，所述保护结构在所述边框区内邻近所述显示区设置，且所述保护结构与所述有源层、所述栅极、所述第一极中的至少之一同层、同材料。
  2. 如权利要求1所述的显示基板，其中，所述边框区包围所述显示区，所述保护结构在所述边框区内包围所述显示区。
  3. 如权利要求2所述的显示基板，其中，所述边框区包括：相对而置的第一边框区和第二边框区，以及相对而置的第三边框区和第四边框区，所述第三边框区连接所述第一边框区和所述第二边框区，所述第四边框区连接所述第一边框区和所述第二边框区；
    所述显示基板还包括与所述栅极同层、同材料的栅线，以及与所述第一极同层、同材料的数据线，所述栅线的延伸方向与所述数据线的延伸方向交叉设置，所述栅线贯穿所述显示区并延伸至所述第三边框区和/或所述第四边框区，所述数据线贯穿所述显示区并延伸至所述第一边框区和所述第二边框区；
    所述保护结构包括在其延伸方向上断开设置的多个保护部；在所述第一边框区和所述第二边框区内，各所述保护部之间的至少部分断开位置在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影相互交叠；在所述第三边框区和所述第四边框区内，各所述保护部之间的至少部分断开位置在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影相互交叠。
  4. 如权利要求3所述的显示基板，其中，所述保护部在所述衬底基板上的正投影形状为直线、曲线、折线中的之一或任意组合。
  5. 如权利要求3或4所述的显示基板，其中，所述保护结构包括：在远离所述显示区的方向上依次间隔设置的多个第一子保护结构，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区中的至少之一内，至少部分所述第一子保护结构的断开位置错开设置。
  6. 如权利要求5所述的显示基板，其中，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区中的至少之一内，相邻所述第一子保护结构的断开位置错开设置。
  7. 如权利要求6所述的显示基板，其中，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区中的至少之一内，在远离所述显示区的方向上的第n个所述第一子保护结构的断开位置正对设置，n为奇数或偶数。
  8. 如权利要求7所述的显示基板，其中，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区中的至少之一内，全部所述第一子保护结构的断开位置错开设置。
  9. 如权利要求5～8任一项所述的显示基板，其中，所述保护结构与所述有源层同层、同材料，在所述第一边框区、所述第二边框区、所述第三边框区和所述第四边框区内，至少部分所述第一子保护结构的断开位置错开设置。
  10. 如权利要求5～8任一项所述的显示基板，其中，所述保护结构与所述栅极同层、同材料，在所述第一边框区和所述第二边框区内，至少部分所述第一子保护结构的断开位置错开设置；在所述第三边框区和所述第四边框区内，各所述第一子保护结构的至少部分断开位置正对设置，所述栅线延伸到至少部分正对设置的断开位置处且所述栅线与所述保护部互不接触。
  11. 如权利要求5～8任一项所述的显示基板，其中，所述保护结构与所述第一极同层、同材料，在所述第一边框区和所述第二边框区内，全部所述第一子保护结构的断开位置正对设置，所述数据线延伸到至少部分正对设置 的断开位置处且所述数据线与所述保护部互不接触；在所述第三边框区和所述第四边框区内，至少部分所述第一子保护结构的断开位置错开设置。
  12. 如权利要求5～11任一项所述的显示基板，其中，所述保护结构与同层的所述有源层、所述栅极或所述第一极满足以下关系式：
    Figure PCTCN2022099584-appb-100001
    其中，S TFT表示所述显示区内单个像素所含与所述保护结构同层的所述有源层、所述栅极或所述第一极在所述衬底基板上的正投影面积，S pixel表示单个像素的面积，W表示所述保护部的线宽，S表示在远离所述显示区的方向上相邻两个所述第一子保护结构的间距。
  13. 如权利要求5～12任一项所述的显示基板，其中，还包括静电环，所述静电环在所述衬底基板上的正投影位于所述第一子保护结构的间隙在所述衬底基板上的正投影内。
  14. 如权利要求1所述的显示基板，其中，所述边框区包围所述显示区，所述边框区的形状为在所述显示区镂空的矩形；
    所述保护结构在所述矩形的四角位置绕设于所述显示区的四角设置。
  15. 如权利要求14所述的显示基板，其中，所述保护结构包括多个第二子保护结构，所述第二子保护结构在所述保护结构所在区的分布密度与同层设置的所述有源层、所述栅极或所述第一极在所述显示区的分布密度大致相同。
  16. 如权利要求15所述的显示基板，其中，所述第二子保护结构的形状与同层设置的所述有源层、所述栅极或所述第一极的形状大致相同。
  17. 如权利要求15或16所述的显示基板，其中，所述保护结构在所述衬底基板上的正投影与所述显示区四角之间的边长的夹角为钝角。
  18. 如权利要求17所述的显示基板，其中，单侧所述边框区包括在远离所述显示区的方向上依次设置的多排所述第二子保护结构，且在所述保护结构延伸方向上的两端，在远离所述显示区的方向上的各排所述第二子保护结 构的数量依次递减。
  19. 如权利要求14～18任一项所述的显示基板，其中，所述保护结构在其延伸方向上的长度大于等于所述显示区受衍射光影响的宽度的2倍。
  20. 如权利要求1～19任一项所述的显示基板，其中，所述边框区包括：相对而置的第一边框区和第二边框区，以及相对而置的第三边框区和第四边框区，所述第三边框区连接所述第一边框区和所述第二边框区，所述第四边框区连接所述第一边框区和所述第二边框区；所述第一边框区包括多路选择电路，所述第二边框区包括测试电路，所述第三边框区包括第一栅极驱动电路，所述第四边框区包括第二栅极驱动电路；
    所述保护结构在远离所述显示区方向上的宽度大于等于所述显示区受衍射光影响的宽度，且所述保护结构在所述衬底基板上的正投影与所述多路选择电路在所述衬底基板上的正投影、所述测试电路在所述衬底基板上的正投影、所述第一栅极驱动电路在所述衬底基板上的正投影、以及所述第二栅极驱动电路在所述衬底基板上的正投影均不交叠。
  21. 如权利要求20所述的显示基板，其中，还包括位于所述第三边框区和所述第四边框区的静电环，所述静电环在所述衬底基板上的正投影位于所述保护结构在所述衬底基板上的正投影与所述显示区之间。
  22. 如权利要求20所述的显示基板，其中，还包括位于所述第三边框区和所述第四边框区的静电环，所述静电环在所述衬底基板上的正投影位于所述保护结构在所述衬底基板上的正投影与所述第一栅极驱动电路在所述衬底基板上的正投影之间，以及所述保护结构在所述衬底基板上的正投影与所述第二栅极驱动电路在所述衬底基板上的正投影之间。
  23. 如权利要求1～22任一项所述的显示基板，其中，所述有源层在所述衬底基板上的正投影形状大致为U型或折线型。
  24. 一种显示装置，其中，包括如权利要求1～23任一项所述的显示基板。
  25. 如权利要求24所述的显示装置，其中，所述显示装置为虚拟现实眼镜；
    所述虚拟现实眼镜包括为左眼提供图片的一个所述显示基板，以及为右眼提供图片的另一个所述显示基板；
    或者，所述虚拟现实眼镜包括为一个所述显示基板，所述显示基板的显示区包括为左眼提供图片的左眼像素区，以及为右眼提供图片的右眼像素区。
PCT/CN2022/099584 2022-06-17 2022-06-17 显示基板及显示装置 WO2023240635A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/CN2022/099584 WO2023240635A1 (zh) 2022-06-17 2022-06-17 显示基板及显示装置
US18/029,560 US20240363648A1 (en) 2022-06-17 2022-06-17 Display substrate and display apparatus
CN202280001853.XA CN117598040A (zh) 2022-06-17 2022-06-17 显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/099584 WO2023240635A1 (zh) 2022-06-17 2022-06-17 显示基板及显示装置

Publications (1)

Publication Number Publication Date
WO2023240635A1 true WO2023240635A1 (zh) 2023-12-21

Family

ID=89192905

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/099584 WO2023240635A1 (zh) 2022-06-17 2022-06-17 显示基板及显示装置

Country Status (3)

Country Link
US (1) US20240363648A1 (zh)
CN (1) CN117598040A (zh)
WO (1) WO2023240635A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818988A (zh) * 2017-09-27 2018-03-20 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN107863357A (zh) * 2017-11-15 2018-03-30 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN110416227A (zh) * 2019-07-30 2019-11-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818988A (zh) * 2017-09-27 2018-03-20 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN107863357A (zh) * 2017-11-15 2018-03-30 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN110416227A (zh) * 2019-07-30 2019-11-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20240363648A1 (en) 2024-10-31
CN117598040A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
US9536905B2 (en) Active matrix substrate and display device using same
US11957034B2 (en) Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions
US10088714B2 (en) Liquid crystal display device
US20120033169A1 (en) Liquid crystal display device
US9488887B2 (en) Display device
KR20150137236A (ko) 표시장치
US9436043B2 (en) Array substrate and liquid crystal display panel
GB2557159A (en) Array substrate, liquid crystal display panel, and liquid crystal display device
WO2020124896A1 (zh) 液晶显示面板
US20110304791A1 (en) Display device
WO2023240635A1 (zh) 显示基板及显示装置
CN111146253B (zh) 显示装置
WO2024192705A1 (zh) 阵列基板及显示装置
WO2024138304A1 (zh) 阵列基板、其制作方法及显示装置
WO2024011858A1 (zh) 显示基板、显示面板及显示装置
WO2024182965A1 (zh) 阵列基板及显示装置
WO2024192705A9 (zh) 阵列基板及显示装置
WO2024020952A1 (zh) 显示基板、显示面板及显示装置
WO2024168566A1 (zh) 阵列基板及显示装置
WO2024087210A1 (zh) 显示基板、其制作方法、显示面板及显示装置
US11221528B2 (en) Electro-optical device and electronic apparatus
WO2024182924A1 (zh) 阵列基板、其制作方法及显示装置
US20240274767A1 (en) Display substrate
US20240357878A1 (en) Display substrate and display device
US20210349364A1 (en) Display device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202280001853.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22946316

Country of ref document: EP

Kind code of ref document: A1