WO2023219400A1 - 반도체 소자의 전극 형성 방법 및 반도체 소자의 전극 - Google Patents

반도체 소자의 전극 형성 방법 및 반도체 소자의 전극 Download PDF

Info

Publication number
WO2023219400A1
WO2023219400A1 PCT/KR2023/006303 KR2023006303W WO2023219400A1 WO 2023219400 A1 WO2023219400 A1 WO 2023219400A1 KR 2023006303 W KR2023006303 W KR 2023006303W WO 2023219400 A1 WO2023219400 A1 WO 2023219400A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
forming
ruthenium
low
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2023/006303
Other languages
English (en)
French (fr)
Inventor
김영운
황철주
박석진
이윤주
김수빈
여승민
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jusung Engineering Co Ltd
Original Assignee
Jusung Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220057186A external-priority patent/KR20230157686A/ko
Priority claimed from KR1020220124685A external-priority patent/KR20240044993A/ko
Application filed by Jusung Engineering Co Ltd filed Critical Jusung Engineering Co Ltd
Priority to CN202380038322.2A priority Critical patent/CN119156698A/zh
Priority to JP2024565377A priority patent/JP2025515681A/ja
Priority to US18/864,529 priority patent/US20250343046A1/en
Publication of WO2023219400A1 publication Critical patent/WO2023219400A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H10P14/432—Chemical deposition, e.g. chemical vapour deposition [CVD] using selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]

Definitions

  • the present invention relates to a method of forming an electrode of a semiconductor device, and more specifically, to a method of forming an electrode of a semiconductor device that can improve characteristics and to an electrode of a semiconductor device.
  • Electrodes of semiconductor devices they are formed by spraying a precursor containing a metal and depositing it on a substrate.
  • the precursor used to form an electrode contains at least one ligand among carbon (C), oxygen (O), and hydrogen (H).
  • these ligands act as impurities that increase the resistance of the electrode, thereby deteriorating the electrical properties of the semiconductor device.
  • the etching gas may be a gas containing a halogen element.
  • Elements such as fluorine (F) or chlorine (Cl), which are representative halogen elements, can react with the surface of silicon or a silicon-containing film.
  • Silicon or silicon-containing films can be etched when exposed to deposition gases.
  • the gas for depositing these thin films contains halogen elements such as fluorine or chlorine, halogen elements such as fluorine or chlorine are used during the formation of the thin film.
  • the lower layer of silicon or silicon-containing layer may be unintentionally etched.
  • the silicon or silicon-containing film is etched by halogen elements contained in the deposition gas during the deposition process, the surface of the etched silicon or silicon-containing film is damaged and the surface of the film becomes irregular.
  • the upper film formed on the lower film with an irregular surface may have defects at the interface between the lower film and the upper film, which may also have a negative effect on the formation of the upper film.
  • a barrier film can be formed for the purpose of preventing damage to the lower film.
  • a titanium nitride (TiN) film can be formed as a barrier film on silicon or a silicon-containing film.
  • the titanium nitride film prevents halogen elements generated when forming electrodes, which are metal films formed later, from damaging the underlying silicon or silicon-containing film, but the reaction gas for forming the titanium nitride film also contains halogen elements. It can be included.
  • titanium tetrachloride TiCl 4
  • TiCl 4 titanium tetrachloride
  • the titanium nitride film which is a barrier film formed between the silicon or silicon-containing film and the electrode, may damage the underlying silicon or silicon-containing film during the formation process, and the surface of the silicon or silicon-containing film may become irregular.
  • the titanium nitride film When an electrode is formed on a titanium nitride film, which is a barrier film, the titanium nitride film may be damaged by the halogen element contained in the deposition gas forming the electrode. Even if damage to the lower silicon or silicon-containing film is reduced, the titanium nitride film itself, which is a barrier film, may be damaged, causing cracks to occur in the titanium nitride film or damaging the titanium nitride film itself.
  • the present invention provides a method of forming an electrode for a semiconductor device that can lower the resistance of the electrode.
  • the present invention provides a method of forming electrodes of a semiconductor device capable of removing impurities.
  • the present invention provides a method of forming an electrode of a semiconductor device and an electrode of a semiconductor device to reduce damage to the underlying film that occurs in the process of forming an electrode.
  • a method of forming electrodes for a semiconductor device includes preparing a substrate; Spraying a precursor containing a low-resistance metal element onto the substrate; It may include forming a low-resistance metal thin film layer by spraying a gas containing hydrogen (H) or oxygen (O) on the substrate.
  • the steps of spraying the precursor and forming a low-resistance metal thin film layer may be sequentially performed multiple times.
  • removing impurities adsorbed on the substrate by exposing the substrate to a first plasma after spraying the precursor; And after forming the low-resistance metal thin film layer, exposing the low-resistance metal thin film layer to a second plasma to remove impurities; including, spraying the precursor, exposing the low-resistance metal thin film layer to the first plasma,
  • the step of exposing to the second plasma can be performed sequentially multiple times.
  • the low-resistance metal element may include at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu).
  • the first plasma may be formed as a plasma containing hydrogen (H) or a plasma containing oxygen (O).
  • the second plasma may be formed as a plasma containing hydrogen (H) or a plasma containing oxygen (O).
  • TiN thin film layer It further includes forming a TiN thin film layer on the substrate, wherein forming the TiN thin film layer includes spraying a source containing titanium (Ti) on the substrate; and spraying a gas containing nitrogen (N) on the substrate, including spraying a precursor containing the low-resistance metal element, forming a low-resistance metal thin film layer, and forming the TiN thin film layer.
  • forming the TiN thin film layer includes spraying a source containing titanium (Ti) on the substrate; and spraying a gas containing nitrogen (N) on the substrate, including spraying a precursor containing the low-resistance metal element, forming a low-resistance metal thin film layer, and forming the TiN thin film layer.
  • the steps can be performed sequentially multiple times.
  • a substrate with a TiN thin film layer formed on the upper surface can be prepared.
  • a method of forming electrodes for a semiconductor device includes preparing a substrate; forming a first low-resistance metal thin film layer by spraying a source containing a first low-resistance metal element and spraying a gas containing hydrogen (H) or oxygen (O); and forming a second low-resistance metal thin film layer by spraying a source containing a second low-resistance metal element and spraying a gas containing hydrogen (H) or oxygen (O).
  • the steps of forming a resistive metal thin film layer and forming a second low-resistance metal thin film layer may be sequentially performed multiple times.
  • the first low-resistance metal element and the second low-resistance metal element may include at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu).
  • the first low-resistance metal element and the second low-resistance metal element may include the same metal element.
  • At least one of the first low-resistance metal element and the second low-resistance metal element may include at least two of molybdenum (Mo), ruthenium (Ru), and copper (Cu).
  • the steps of forming a resistive metal thin film layer and forming a TiN thin film layer may be sequentially repeated.
  • a substrate with a TiN thin film layer formed on the upper surface can be prepared.
  • a method of forming electrodes for a semiconductor device includes preparing a substrate; Spraying a liquid precursor containing a low-resistance metal element onto the substrate; It may include forming a low-resistance metal thin film layer by spraying a gas containing hydrogen (H) or oxygen (O) on the substrate.
  • the steps of spraying the precursor and forming a low-resistance metal thin film layer may be sequentially performed multiple times.
  • the low-resistance metal element may include at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu).
  • An embodiment of the present invention provides a method for forming an electrode of a semiconductor device, comprising: forming a ruthenium film or a ruthenium-containing film on silicon or a silicon-containing film; It may include forming a tungsten-containing film on the ruthenium film or ruthenium-containing film.
  • ruthenium film or ruthenium-containing film may be desirable to form to a thickness of 5 ⁇ to 50 ⁇ .
  • the electrode may preferably be any one of a memory device electrode, a word line, a bit line, a transistor electrode, a GaN semiconductor electrode, or a GaAs semiconductor electrode.
  • a method of forming an electrode for a semiconductor device includes removing oxides or impurities from the surface of the silicon or silicon-containing film before forming the ruthenium film or ruthenium-containing film; may include.
  • the electrode of the semiconductor device includes silicon or a silicon-containing film; A ruthenium film or ruthenium-containing film formed on the silicon or silicon-containing film; and a tungsten-containing film formed on the ruthenium film or the ruthenium-containing film.
  • ruthenium film or ruthenium-containing film may be desirable to form to a thickness of 5 ⁇ to 50 ⁇ .
  • the electrode may be any one of a memory device electrode, a word line, a bit line, or a transistor electrode.
  • a reducing gas is sprayed after a precursor containing a low-resistance metal element is sprayed.
  • hydrogen plasma or oxygen plasma is generated before and after spraying the reducing gas.
  • an electrode with low resistance can be prepared.
  • a barrier layer and an electrode can be formed to reduce damage to the lower layer.
  • Figure 1 is a diagram showing a state in which an electrode according to a first embodiment of the present invention is formed on a substrate.
  • Figure 2 is a conceptual diagram for explaining a method of forming an electrode by the method according to the first embodiment of the present invention.
  • Figure 3 is a process diagram conceptually showing a method of forming an electrode by the method according to the first embodiment of the present invention.
  • Figure 4 is a diagram showing a state in which an electrode according to a second embodiment of the present invention is formed on a substrate.
  • Figure 5 is a conceptual diagram illustrating a method of forming an electrode by a method according to a second embodiment of the present invention.
  • Figure 6 is a diagram showing a state in which an electrode according to a first modification of the first embodiment is formed on a substrate.
  • Figure 7 is a diagram showing a state in which an electrode according to a second modification of the first embodiment is formed on a substrate.
  • Figure 8 is a diagram schematically showing the structure of a semiconductor device according to a third embodiment of the present invention.
  • FIGS. 9 to 11 are diagrams exemplarily showing a method of forming a semiconductor device according to a third embodiment of the present invention.
  • Embodiments of the present invention relate to a method of forming an electrode of a semiconductor device, and more specifically, to a method of forming an electrode of a semiconductor device with improved electrical characteristics. More specifically, embodiments of the present invention relate to a method of forming electrodes of a semiconductor device, including a method of forming a low-resistance metal thin film layer.
  • the semiconductor device may be a NAND flash
  • the electrode may be a gate electrode of the NAND flash.
  • the electrode formed by the method according to the embodiments is not limited to the gate electrode and may be various components that require conductivity, for example, a word line of NAND flash.
  • the electrode formed by the method according to the embodiments is not limited to NAND flash, and can be applied to thin films that require conductivity in various semiconductor devices.
  • Figure 1 is a diagram showing a state in which an electrode according to a first embodiment of the present invention is formed on a substrate.
  • the electrode 100 may be formed on the substrate S.
  • the substrate S may be a wafer, and may be any one of a Si wafer, a GaAs wafer, and a SiGe wafer.
  • the electrode 100 may be formed using a low-resistance metal element.
  • the low-resistance metal element may include at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu).
  • the electrode may be a thin film formed using at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu), or a thin film containing at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu). there is.
  • FIGS. 1 to 3 a method of forming an electrode on a substrate according to a first embodiment of the present invention will be described with reference to FIGS. 1 to 3.
  • Figure 2 is a conceptual diagram for explaining a method of forming an electrode by the method according to the first embodiment of the present invention.
  • Figure 3 is a process diagram conceptually showing a method of forming an electrode by the method according to the first embodiment of the present invention.
  • 'on' may mean spraying raw materials for deposition or generating plasma
  • 'off' may mean stopping or ending spraying of raw materials or not generating plasma
  • the method of forming the electrode 100 includes a process of spraying a precursor containing a low-resistance metal element (precursor injection process) and a reduction process containing hydrogen (H) or oxygen (O). It may include a process of forming a low-resistance metal thin film layer 110 on the substrate S by spraying gas (reducing gas injection process).
  • the method of forming the electrode 100 includes a process of generating plasma using a gas containing hydrogen (H) or oxygen (O) after the precursor injection process (first plasma generation process) and a reducing gas injection process.
  • a process of removing impurities from the low-resistance metal thin film layer 110 by generating plasma (hereinafter referred to as second plasma) using a gas containing hydrogen (H) or oxygen (O) (second plasma generation process) It may further include.
  • the method of forming the electrode 100 includes a process of spraying a purge gas between the precursor injection process and the first plasma generation process (first purge process), and a purge gas between the reducing gas injection process and the second plasma generation process.
  • first purge process a purge gas between the precursor injection process and the first plasma generation process
  • second purge process a purge gas between the reducing gas injection process and the second plasma generation process.
  • the method of forming the electrode 100 includes a precursor injection process, a purge gas injection process (first purge process), a first plasma generation process, a reducing gas injection process, and a purge gas injection process (second purge process). process) and a second plasma generation process.
  • the 'precursor injection process - first plasma generation process - first purge process - reducing gas injection process - second plasma generation process - second purge process' as described above is used to form the low-resistance metal thin film layer 110.
  • This can be done with one process cycle (CY).
  • the above-described process cycle (CY) is repeated multiple times to deposit or stack a plurality of low-resistance metal thin film layers 110 as shown in FIG. 1. Accordingly, an electrode in which a plurality of low-resistance metal thin film layers 110 are stacked or an electrode 100 of a semiconductor device including a plurality of low-resistance metal thin film layers 110 is formed.
  • the number of repetitions of the process cycle (CY) may be adjusted according to the target thickness of the electrode 100 to be formed.
  • each low-resistance metal thin film layer 110 is shown separately in order to distinguish thin film layers formed by a plurality of process cycles (CY). However, the plurality of stacked low-resistance metal thin film layers 110 may be integrated.
  • a precursor containing a low-resistance metal element is sprayed into the chamber where the substrate S is loaded. That is, a material containing a low-resistance metal element is used as a precursor.
  • the low-resistance metal element may be at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu).
  • the precursor containing a low-resistance metal element may be a precursor containing at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu).
  • the 'precursor containing a low-resistance metal element' may be named 'the source containing a low-resistance metal element'.
  • molybdenum for example, a material containing at least one of molybdenum hexacarbonyl and molybdenum pentachloride may be used.
  • ruthenium for example, a material containing ethylcyclopentadienyl ruthenium ((EtCp) 2 Ru) (Bis(ethylcyclopentadienyl)ruthenium) may be used.
  • a precursor containing copper (Cu) for example, an organometallic compound may be used, or a material containing F or Cl may be used. More specific examples include precursor sources containing copper (Cu), which are organometallic compounds, such as Cu(II)-2,2,6,6-tetramethyl-3,5-heptandionate [Cu(thd) 2 ] and Cu(II). A material containing at least one of hexafluoroacetylacetonate [Cu(hfac) 2 ] can be used.
  • a material containing at least one of CuCl 1 , CuCl 2 , CuF 1 , CuF 2 , CuBr 1 , CuBr 2 , CuI 1 or CuI 2 may be used.
  • the precursor containing at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu) may be in a solid phase or a liquid phase. Accordingly, before injection, the solid or liquid precursor is heated to convert it into gas, and then the gaseous precursor is injected onto the substrate (S). When the precursor is sprayed toward the substrate (S), the precursor or a low-resistance metal element contained in the precursor is adsorbed to the substrate (S), and an adsorption layer 111 is formed on the substrate (S) as shown in (a) of FIG. 3. ) is formed. That is, an adsorption layer 111 or a thin film containing at least one metal among molybdenum (Mo), ruthenium (Ru), and copper (Cu) is formed.
  • a purge gas is sprayed into the chamber to purge it (first purge).
  • Ar gas can be used as the purge gas.
  • a precursor containing at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu) may contain at least one ligand (C), oxygen (O), and hydrogen (H) depending on the type of the material.
  • ligand may be included. That is, oxygen (C), oxygen (O), and hydrogen (H) act as impurities when spraying a precursor containing at least one low-resistance metal element among molybdenum (Mo), ruthenium (Ru), and copper (Cu). At least one ligand may be adsorbed. And these ligands act as impurities that lower the electrical characteristics of the electrode 100, for example, increase resistance.
  • a reducing gas containing oxygen (0) or hydrogen (O) is sprayed to remove impurities resulting from the precursor.
  • hydrogen plasma or oxygen plasma is generated after the injection of the precursor and after the injection of the reducing gas to remove impurities resulting from the precursor.
  • the first plasma generation process is a step for removing impurities from the adsorption layer 111, and may be performed after the injection of the precursor is completed. More specifically, when the precursor injection is completed, a gas for plasma generation is sprayed inside the chamber or toward the substrate S, and power for plasma generation is supplied. At this time, for example, RF (Radio Frequency) power is applied to at least one of the chamber, the susceptor on which the substrate S is seated inside the chamber, and the injection unit that sprays gas into the chamber. Additionally, the gas for generating plasma may be, for example, a gas containing hydrogen (H) or a gas containing oxygen (O).
  • H hydrogen
  • O oxygen
  • the gas containing hydrogen (H) may be H 2 gas
  • the gas containing oxygen (O) may be O 2 gas.
  • RF power is applied and gas containing hydrogen (H) or oxygen (O) is sprayed, plasma containing hydrogen or plasma containing oxygen can be generated inside the chamber. That is, hydrogen plasma or oxygen plasma can be generated. Accordingly, the substrate S or the substrate S on which the adsorption layer 111 is formed is exposed to the first plasma.
  • the generated hydrogen plasma or oxygen plasma reacts with the adsorption layer 111 adsorbed on the substrate to remove at least one of carbon (C), oxygen (O), and hydrogen (H) from the adsorption layer 111. That is, at least one ligand of carbon (C), oxygen (O), and hydrogen (H) originating from the precursor is contained in the adsorption layer 111, and when hydrogen plasma or oxygen plasma reacts with the adsorption layer 111, The ligand falls off from the adsorption layer 111. That is, the ligand bond of at least one of carbon (C), oxygen (O), and hydrogen (H) contained in the precursor of the adsorption layer 111 is broken by hydrogen plasma or oxygen plasma and falls out of the adsorption layer 111. .
  • At least one ligand impurity among carbon (C), oxygen (O), and hydrogen (H) is removed from the adsorption layer 111 by plasma. Accordingly, the content of at least one ligand impurity of carbon (C), oxygen (O), and hydrogen (H) contained in the adsorption layer 111 may be reduced or removed.
  • the reducing gas injection process is performed after the first plasma generation process is completed, and the reducing gas is sprayed toward the substrate (S) loaded inside the chamber.
  • a gas containing hydrogen (H) or oxygen (O) is used as the reducing gas.
  • H 2 gas or O 2 gas may be used as the reducing gas.
  • the adsorption layer 111 (FIG. 3(a)) formed by spraying a precursor onto the substrate S, and the adsorption exposed to the reducing gas by spraying a reducing gas onto the substrate S on which the adsorption layer 111 is formed.
  • the reducing gas is injected onto the substrate (S) on which the adsorption layer 111 is formed, and the adsorption layer 111 or the reducing gas is exposed to the reducing gas.
  • the adsorption layer 111 reacted with is called 'low resistance metal thin film layer 110' or 'metal thin film layer 110'.
  • metal thin film layer 110 When the reducing gas is sprayed toward the substrate S, a low-resistance metal thin film layer 110 (hereinafter referred to as metal thin film layer 110) is formed as shown in (c) of FIG. 3. That is, a metal thin film layer 110 containing at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu) is formed.
  • Mo molybdenum
  • Ru ruthenium
  • Cu copper
  • hydrogen (H) or oxygen (O) contained in the reducing gas is at least one of carbon (C), oxygen (O), and hydrogen (H) remaining in the adsorption layer 111 or the metal thin film layer 110.
  • Remove ligand impurities That is, at least one ligand impurity among carbon (C), oxygen (O), and hydrogen (H) that was not removed during the first plasma generation process may remain in the adsorption layer 111.
  • These ligand impurities can be further removed by hydrogen (H) or oxygen (O) sprayed during the reducing gas injection process.
  • At least one of the ligands may be removed by breaking the bond. Accordingly, the content of at least one ligand impurity of carbon (C), oxygen (O), and hydrogen (H) contained in the metal thin film layer 110 may be reduced or removed.
  • the flow rate of the reducing gas injected in this reducing gas injection process may be injected in a larger amount compared to the gas injected in the first plasma generation process described above and the second plasma generation process described later. That is, with respect to the injection flow rate of gas containing hydrogen (H) or oxygen (O), it is preferable to adjust the flow rate injected during the reducing gas injection process to be greater than the flow rate injected in the first and second plasma generation processes. do. Therefore, from the perspective of impurity removal, a relatively large amount of impurities can be removed during the reducing gas injection process compared to the first and second plasma generation processes.
  • the flow rate of the gas containing hydrogen (H) or oxygen (O) injected during the reducing gas injection process is higher than that of the gas injected during the first and second plasma generation processes, but the flow rate does not oxidize the metal of the precursor. It may be such a small amount that it is not noticeable.
  • the reducing gas as described above may be called a gas for removing impurities.
  • purge gas is sprayed into the chamber to purge it (secondary purge).
  • the same gas as in the first purge can be used, for example, Ar gas can be used as the purge gas.
  • impurities are removed from the metal thin film layer 110 by spraying a reducing gas, but some impurities may remain in the metal thin film layer 110.
  • oxygen plasma or hydrogen plasma is generated (second plasma generation) to further remove impurities.
  • the second plasma generation process is a step to further remove impurities from the metal thin film layer 110, and may be performed after the reduction gas injection is completed. More specifically, it may be performed after the secondary purge is completed.
  • the second plasma can be generated or generated in the same manner as the first plasma generation process described above. That is, a gas for generating plasma containing hydrogen (H) or oxygen (O) is sprayed toward the substrate S, and RF power is applied. Accordingly, hydrogen plasma or oxygen plasma is generated inside the chamber (see (d) of FIG. 3). Accordingly, the metal thin film layer 110 is exposed to the second plasma.
  • the generated hydrogen plasma or oxygen plasma reacts with the metal thin film layer 110 formed or deposited on the substrate S. And at least one ligand impurity among carbon (C), oxygen (O), and hydrogen (H) originating from the precursor is separated from the metal thin film layer 110 by reaction with the plasma. In other words, at least one ligand impurity among carbon (C), oxygen (O), and hydrogen (H) escapes from the metal thin film layer 110. Accordingly, the content of at least one ligand impurity of carbon (C), oxygen (O), and hydrogen (H) contained in the metal thin film layer 110 may be reduced or removed.
  • the process cycle (CY) including the 'precursor injection process - first purge process - first plasma generation process - reducing gas injection process - second purge process - second plasma generation process' as described above is repeated multiple times. and implement it. Accordingly, as shown in FIG. 1, a plurality of metal thin film layers 110 are stacked on the substrate S, thereby forming an electrode 100 of a predetermined thickness.
  • the reducing gas is sprayed after the first plasma generation process is completed.
  • a process of spraying a purge gas may be further performed between the first plasma generation process and the reducing gas injection process.
  • the deposition device in which the 'precursor injection process, first purge process, first plasma generation process, reducing gas injection process, second purge process, and second plasma generation process' as described above is performed is directed to the precursor or gas in the lateral direction of the substrate. It may be a deposition device that sprays from . That is, the deposition device can spray a precursor or gas toward the chamber, a susceptor installed inside the chamber so that the substrate (S) can be seated on top, and the substrate (S) seated on the susceptor from a side direction of the susceptor. It may include an injection unit installed on the side wall of the chamber.
  • the deposition apparatus may include a power supply unit that applies power for generating plasma, such as RF power, to at least one of the chamber, the susceptor, and the spray unit. And when using this deposition device, precursors or gases are injected from the side of the substrate S and flow toward the substrate.
  • a power supply unit that applies power for generating plasma, such as RF power, to at least one of the chamber, the susceptor, and the spray unit.
  • the electrode 100 is formed using a deposition device in which an injection unit is installed on the side of the susceptor and sprays a precursor or gas in the side direction of the substrate (S).
  • the injection unit is not limited to this and may be installed on the upper wall of the chamber to be located above the susceptor. Using this deposition device, precursors or gases can be injected from the upper side of the substrate S.
  • Figure 4 is a diagram showing a state in which an electrode according to a second embodiment of the present invention is formed on a substrate.
  • Figure 5 is a conceptual diagram illustrating a method of forming an electrode by a method according to a second embodiment of the present invention.
  • the electrode 100 may include a first metal thin film layer 110a and a second metal thin film layer 110b, and the first metal thin film layer 110a and the second metal thin film layer (110b) may be stacked alternately.
  • each of the first and second metal thin film layers 110a and 110b may be a layer containing a low resistance metal element. That is, each of the first and second metal thin film layers 110a and 110b may be a layer containing at least one of molybdenum (Mo), ruthenium (Ru), and copper (Cu).
  • first metal thin film layer 110a and the second metal thin film layer 110b are layers containing different low-resistance metal elements among molybdenum (Mo), ruthenium (Ru), and copper (Cu), or the same low-resistance metal element. It may be a layer containing.
  • each of the first and second metal thin film layers 110a and 110b may be named ‘first low-resistance metal thin film layer 110a’ and ‘second low-resistance metal thin film layer 110b’.
  • the method of forming the electrode 100 includes a first process cycle (CY 1 ) and a second process cycle (CY 2 ).
  • the first process cycle (CY 1 ) is a process cycle for forming the first metal thin film layer 110a.
  • This first process cycle (CY 1 ) may include 'first precursor injection process - first purge process - first plasma generation process - reducing gas injection process - second purge process - second plasma generation process'.
  • the first precursor may be referred to as the first source.
  • the first precursor used in the first process cycle (CY 1 ) may be a precursor containing at least one low-resistance metal element selected from molybdenum (Mo), ruthenium (Ru), and copper (Cu).
  • the first precursor used in the first process cycle (CY 1 ) may be a precursor containing molybdenum (Mo).
  • the first metal thin film layer 110a containing molybdenum (Mo) may be formed through the first process cycle (CY 1 ).
  • the second process cycle (CY 2 ) is a process cycle for forming the second metal thin film layer 110b, and the second process cycle (CY 2 ) is 'second precursor injection process - first purge process - first plasma generation process. It may include - a reducing gas injection process - a second purge process - a second plasma generation process.
  • the second precursor may be referred to as the second source.
  • the second precursor used in the second process cycle (CY 2 ) contains at least one low-resistance metal element selected from molybdenum (Mo), ruthenium (Ru), and copper (Cu) and is a precursor different from the first precursor. You can.
  • the second precursor used in the second process cycle (CY 2 ) may be a precursor containing ruthenium (Ru). Accordingly, the second metal thin film layer 110b containing ruthenium (Ru) may be formed through the second process cycle (CY 2 ).
  • first process cycle (CY 1 ) and the second process cycle (CY 2 ) as described above are alternately repeated multiple times. Accordingly, as shown in Figure 4, an electrode is formed in which a first metal thin film layer (CY 1 ) containing molybdenum (Mo) and a second metal thin film layer (CY 2 ) containing ruthenium (Ru) are alternately stacked multiple times. .
  • first and second process cycles (CY 1 , CY 2 ) each include a first plasma generation process, a reducing gas injection process, and a second plasma generation process, as in the first embodiment described above. That is, the first and second process cycles (CY 1 , CY 2 ) each generate a first plasma after the precursor injection process and a second plasma after the reduction gas injection, and the first and second plasma are oxygen plasma. Or it may be hydrogen plasma.
  • the first and second process cycles (CY 1 , CY 2 ) each include a reducing gas injection process performed between the first plasma generation process and the second plasma generation process, and hydrogen (H) or oxygen is used as the reducing gas. Use a gas containing (O).
  • the electrode 100 from which impurities caused by the precursor containing a low-resistance metal element are removed can be formed. That is, a first adsorption layer formed by injecting the first precursor in the first process cycle (CY 1 ) and then generating hydrogen plasma or oxygen plasma in the first plasma generation process, thereby adsorbing the first precursor onto the substrate (S). It is possible to remove at least one ligand impurity from carbon (C), oxygen (O), and hydrogen (H). In addition, by spraying a reducing gas containing hydrogen (H) or oxygen (O) toward the substrate (S) on which the first adsorption layer is formed, the remaining carbon (C), oxygen (O), and hydrogen (H) are removed at least.
  • One ligand impurity can be additionally removed.
  • carbon (C), oxygen (O) and Hydrogen (H) at least one ligand impurity may be further removed.
  • carbon (C) and oxygen (O ) and hydrogen (H) can remove at least one ligand impurity.
  • Figure 6 is a diagram showing a state in which an electrode according to a first modification of the first embodiment is formed on a substrate.
  • the electrode 100 on a substrate using a precursor containing at least one low-resistance metal element among molybdenum (Mo), ruthenium (Ru), and copper (Cu) was described.
  • the electrode is not limited to this, and the electrode can be formed by alternately stacking metal thin film layers containing metal elements other than the low-resistance metal element. That is, an electrode can be formed by alternately stacking metal thin film layers containing a low-resistance metal element and metal thin film layers containing elements other than the low-resistance metal element.
  • the metal thin film layer containing a low-resistance metal element in the first modified example is called 'first metal thin film layer 110a', and the low-resistance metal element is referred to as 'first metal thin film layer 110a'.
  • the metal thin film layer containing other elements in the outer layer is called the 'third metal thin film layer 110c'.
  • the cycle for forming the first metal thin film layer 110a containing a low-resistance metal element is called 'first process cycle (CY 1 )'
  • the cycle for forming the third metal thin film layer 110c is called 'third process cycle'. It is named ‘Process Cycle (CY 3 )’.
  • the electrode 100 includes a first metal thin film layer 110a including at least one low-resistance metal element selected from molybdenum (Mo), ruthenium (Ru), and copper (Cu), and It may include a third metal thin film layer 110c containing titanium (Ti).
  • the third metal thin film layer 110c containing titanium (Ti) may be a TiN thin film layer.
  • the electrode 100 can be formed by alternately stacking the first metal thin film layer 110a and the third metal thin film layer 110c multiple times. That is, the electrode 100 includes a plurality of first metal thin film layers 110a and a plurality of third metal thin film layers 110c, and the first metal thin film layers 110a and third metal thin film layers 110c are alternately stacked. can be formed.
  • the process of forming the third metal thin film layer 110c containing titanium (Ti) includes spraying a source containing titanium (Ti) onto the substrate S (source spraying process) and spraying a purge gas. (first purge process), a process of spraying a reactant gas containing nitrogen (N) (reactant gas injection process), and a process of spraying a purge gas (secondary purge).
  • 'source injection process containing titanium (Ti) - first purge process - reactant gas injection process - second purge process' is one third process cycle (CY 3 ) for forming the third metal thin film layer 110c. ) can be done. And, by repeating the first process cycle (CY 1 ) and the third process cycle (CY 3 ) multiple times alternately, a first metal thin film layer 110a containing a low-resistance metal element and a third metal thin film layer which is a TiN metal thin film layer are formed.
  • the electrodes 100 may be formed by alternately stacking electrodes 110c.
  • the electrode 100 according to the second embodiment shown in FIG. 4 may be formed to include a TiN metal thin film layer. That is, the electrode 100 can be formed to include first and second metal thin film layers 110a and 110b, which are low-resistance metal thin film layers, and a third metal thin film layer 110c, which is a TiN metal thin film layer. At this time, the electrode may be formed by repeatedly stacking the first metal thin film layer 110a, the second metal thin film layer 110b, and the third metal thin film layer 110c in that order.
  • Figure 7 is a diagram showing a state in which an electrode according to a second modification of the first embodiment is formed on a substrate.
  • the first metal thin film layer 110a containing a low-resistance metal element and the third metal thin film layer 110c containing titanium (Ti) are alternately stacked to form the electrode 100.
  • a substrate S is provided on which a third metal thin film layer 110c, which is a metal thin film layer containing titanium (Ti), is formed on the upper surface, and the third metal thin film layer 110c is formed on the upper surface.
  • the electrode 100 may be formed by forming a plurality of first low-resistance metal thin film layers 110a on the metal thin film layer 110c.
  • a substrate (S) is provided on the upper surface of which a metal thin film layer containing tanium (Ti), for example, a TiN thin film layer, is formed, and a plurality of first low-resistance metal thin film layers 110a are formed on the TiN thin film layer to form an electrode ( 100) can be formed.
  • a metal thin film layer containing tanium (Ti) for example, a TiN thin film layer
  • the electrode 100 in forming the electrode 100, after spraying a precursor containing a low-resistance metal element, hydrogen (H) or oxygen (O ) Spray reducing gas containing. Accordingly, when the precursor is sprayed toward the substrate (S), impurities adsorbed to the substrate (S) can be removed. That is, by breaking the ligand bond of at least one of carbon (C), oxygen (O), and hydrogen (H) contained in the precursor using a reducing gas, impurities are removed from the adsorption layer 111 adsorbed on the substrate (S). can be removed.
  • hydrogen plasma or oxygen plasma is generated between the process of spraying a precursor containing a low-resistance metal element and the reducing gas injection process (first plasma generation), and after spraying the reducing gas, hydrogen plasma or oxygen plasma is generated. (Second plasma generation). Accordingly, before spraying the reducing gas, it is possible to remove at least one ligand impurity among carbon (C), oxygen (O), and hydrogen (H) contained in the adsorption layer 111 using the first plasma. In addition, after spraying the reducing gas, at least one ligand impurity among carbon (C), oxygen (O), and hydrogen (H) contained in the metal thin film layer 110 can be further removed using the second plasma. there is.
  • the electrode 100 can be prepared from which at least one ligand impurity of carbon (C), oxygen (O), and hydrogen (H) resulting from a precursor containing a low-resistance metal element is removed. Therefore, it is possible to suppress or prevent the electrical characteristics of the electrode 100 from being deteriorated due to impurities. In other words, it is possible to prepare an electrode 100 with improved electrical characteristics, or more specifically, an electrode 100 with low resistance.
  • Figure 8 is a diagram schematically showing the structure of a semiconductor device according to a third embodiment of the present invention.
  • 9 to 11 are diagrams exemplarily showing a method of forming a semiconductor device according to a third embodiment of the present invention.
  • Figures 8 to 11 are shown using reference numerals separate from Figures 1, 3, 6, and 7 described above.
  • a third embodiment of the present invention provides an electrode for a semiconductor device and a method of forming the same, which can reduce damage to the underlying film that occurs during the formation of the electrode when forming the electrode on silicon or a silicon-containing film.
  • the third embodiment of the present invention provides an electrode of a semiconductor device including an improved barrier film to reduce damage to the lower film that occurs during the formation of the electrode when forming an electrode on silicon or a silicon-containing film, and the electrode thereof.
  • a formation method is provided.
  • the third embodiment of the present invention provides an improved semiconductor device electrode and its formation that can reduce damage to the surface roughness of the lower film that occurs in the process of forming the electrode when forming an electrode on silicon or a silicon-containing film. Provides a method.
  • the third embodiment of the present invention is a more improved barrier film that can reduce damage to the surface roughness of the barrier film to reduce damage to the lower film that occurs in the process of forming the electrode when forming an electrode on silicon or a silicon-containing film.
  • a more improved semiconductor device electrode and a method of forming the same are provided.
  • the electrode of the semiconductor device according to the third embodiment may be an electrode formed on an insulating film.
  • the substrate may be a substrate on which an insulating film 100 made of silicon or a silicon-containing film is formed.
  • forming a ruthenium (Ru) film or a ruthenium (Ru)-containing film on the insulating film 100 as a barrier film on the substrate may be performed.
  • forming a tungsten (W) or tungsten (W)-containing film on the ruthenium (Ru) film or ruthenium (Ru)-containing film may be performed.
  • the ruthenium (Ru) or ruthenium (Ru)-containing film may be formed by chemical vapor deposition (CVD), physical vapor deposition (PVD), or atomic layer deposition (ALD), but is not limited thereto.
  • CVD chemical vapor deposition
  • PVD physical vapor deposition
  • ALD atomic layer deposition
  • the ruthenium (Ru) or ruthenium (Ru)-containing film can be formed by atomic layer deposition (ALD).
  • the ruthenium (Ru) or ruthenium (Ru)-containing film includes spraying a source gas containing ruthenium (Ru) onto the insulating film 100 on the substrate, purging the source gas, and oxygen (O 2 ).
  • a deposition cycle including the step of spraying a gas containing oxygen and purging a gas containing oxygen can be formed repeatedly.
  • the atomic layer deposition method can be deposited at a lower temperature than other common chemical vapor deposition (CVD) methods and can be advantageous when forming an ultra-thin film.
  • the thickness of the ruthenium (Ru) film or ruthenium (Ru)-containing film is less than 50% of the thickness of the electrode to be formed later.
  • the thickness of the ruthenium (Ru) film or ruthenium (Ru)-containing film is 50% of the thickness of the tungsten (W) film or tungsten (W)-containing film. It is desirable to form it with a thickness of % or less.
  • the ruthenium (Ru) film or ruthenium (Ru)-containing film is preferably formed to a thickness of 5 ⁇ to 50 ⁇ . If deposited below 5 ⁇ , it is difficult to obtain an effect as a barrier film, and if ruthenium (Ru) is deposited thicker than 50 ⁇ , expensive ruthenium (Ru) materials must be used thickly, resulting in high costs.
  • the ruthenium (Ru)-containing film may be ruthenium oxide (RuO).
  • the ruthenium (Ru) or ruthenium (Ru)-containing film may be formed from an organic source containing ruthenium (Ru).
  • a ruthenium (Ru) source containing a halogen element (fluorine or chlorine) is used to form a barrier film
  • the lower film may be damaged by the halogen element contained in the ruthenium (Ru) source when ruthenium (Ru) is formed. This may worsen the surface roughness of the lower membrane.
  • the lower film may not be damaged.
  • the ruthenium (Ru) or ruthenium (Ru)-containing film itself has strong resistance to halogen elements (fluorine or chlorine).
  • halogen elements fluorine or chlorine.
  • the tungsten (W) or tungsten (W)-containing film may be formed by chemical vapor deposition (CVD), physical vapor deposition (PVD), or atomic layer deposition, but is not limited thereto.
  • CVD chemical vapor deposition
  • PVD physical vapor deposition
  • atomic layer deposition but is not limited thereto.
  • the tungsten (W) or tungsten (W)-containing film can be formed by atomic layer deposition. Uniform film quality can be secured through atomic layer deposition for both ruthenium (Ru) and tungsten (W).
  • tungsten (W) or a tungsten (W)-containing film can be formed from a gaseous halogen gas such as tungsten hexafluoride (WF 6 ).
  • the electrode of the semiconductor device according to the third embodiment may be an electrode or wiring of a memory or non-memory device.
  • the active layer of a transistor which is a semiconductor device, is a silicon-containing film, it may be the gate electrode, source electrode, or drain electrode of the transistor.
  • the electrode of the semiconductor device of the present invention may include ruthenium (Ru) or a ruthenium-containing film between the active layer and the active layer.
  • the electrode of the semiconductor device may include ruthenium (Ru) or a ruthenium-containing film between an active layer containing one or more of indium, gallium, zinc, and tin.
  • the electrode of the semiconductor device may include a ruthenium (Ru) or ruthenium-containing film between an active layer formed of GaN, GaAs, etc.
  • It may include removing oxides or impurities from the surface of the silicon or silicon-containing film before forming the ruthenium (Ru) film or ruthenium (Ru)-containing film. This can remove impurities present in the upper part of the lower film before forming ruthenium (Ru), remove the natural oxide film present in the lower film, and form a ruthenium (Ru) film or ruthenium (Ru)-containing film to form a high-quality film. This is to do it.
  • the structure according to the present invention may include an insulating film 100, a ruthenium (Ru) film 200, and a tungsten (W) film 300. At least one of the bit line 160 and the word line 120 may be formed on the top or bottom of the structure.
  • the method of forming an electrode of a semiconductor device includes forming a ruthenium film or a ruthenium-containing film on silicon or a silicon-containing film; and forming a tungsten-containing film on the ruthenium film or ruthenium-containing film.
  • the ruthenium film or ruthenium-containing film may have a thickness of 50% or less of the tungsten-containing film.
  • the ruthenium film or ruthenium-containing film can be formed to a thickness of 5 ⁇ to 50 ⁇ .
  • the ruthenium film or ruthenium-containing film can be formed by atomic layer deposition.
  • the ruthenium film or ruthenium-containing film can be formed from an organic source containing ruthenium.
  • the tungsten-containing film can be formed from tungsten halogen gas.
  • the electrode may form a semiconductor device that is any one of a memory device electrode, a word line, a bit line, a transistor electrode, a GaN semiconductor electrode, or a GaAs semiconductor electrode.
  • an electrode can be prepared from which ligand impurities resulting from a precursor containing a low-resistance metal element are removed. Therefore, an electrode with low resistance can be prepared. Additionally, according to embodiments of the present invention, a barrier layer and an electrode can be formed to reduce damage to the lower layer.

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자의 전극 형성 방법은 기판을 준비하는 단계, 기판 상에 저 저항 금속 원소를 포함하는 전구체(precursor)를 분사하는 단계, 기판 상에 수소(H) 또는 산소(O)를 포함하는 가스를 분사하여 저 저항 금속 박막층을 형성하는 단계를 포함할 수 있다. 따라서, 본 발명의 실시예들에 의하면, 저 저항 금속 원소를 포함하는 전구체로부터 기인한 리간드 불순물을 제거한 전극을 마련할 수 있다. 따라서 저항이 낮은 전극을 마련할 수 있다.

Description

반도체 소자의 전극 형성 방법 및 반도체 소자의 전극
본 발명은 반도체 소자의 전극 형성 방법에 관한 것으로, 보다 상세하게는 특성을 향상시킬 수 있는 반도체 소자의 전극 형성 방법 및 반도체 소자의 전극에 관한 것이다.
낸드 플래시(Nand flash) 등과 같은 반도체 소자의 전기적 특성을 향상시키기 위해서는, 전극의 저항을 낮출 필요가 있다.
반도체 소자의 전극을 형성하는데 있어서, 금속을 포함하는 전구체(precursor)를 분사하고 이를 기판에 증착시키는 방법으로 형성한다.
한편, 전극 형성을 위해 사용되는 전구체는 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드(ligand)를 포함하고 있다. 그런데 이러한 리간드들은 전극의 저항을 증가시키는 불순물로 작용하며, 이에 따라 반도체 소자의 전기적 특성이 저하되는 문제가 있다.
또한, 반도체 기술의 발전에 따라 반도체 소자의 고속화 및 고집적화가 급속도로 진행되고 있으며, 이에 따라 패턴의 미세화 및 패턴 치수의 고정밀화에 대한 요구가 점점 높아지고 있다. 그러나, 반도체 소자의 전극은 하부막 및 상부막에 따라 막의 막질의 특성이 저하되며, 이에 따라 반도체 소자 동작에 영향을 출 수 있다. 이에, 최근에는 3차원 구조로 반도체 소자를 제조하여 반도체 소자의 동작을 향상시키기 위한 연구 개발이 지속적으로 이루어지고 있다.
이와 같은, 제조 과정에서 반도체 소자를 구성하는 실리콘 또는 실리콘 함유막 및 전극은 패터닝 또는 평탄화 과정에서 식각 가스에 노출된다. 식각 가스는 할로겐 원소를 함유한 가스일 수 있다. 할로겐 원소로서 대표적인 불소(F)나 염소(Cl) 등과 같은 원소는 실리콘 또는 실리콘 함유막의 표면과 반응할 수 있다. 실리콘 또는 실리콘 함유막은 증착 가스에 노출되면 식각될 수 있다. 실리콘 또는 실리콘 함유막 위에 절연막이나 유전막이나 금속막이 형성될 때, 이들 박막을 증착 위한 가스가 불소나 염소 등과 같은 할로겐 원소를 포함하는 경우, 박막을 형성하는 과정에서 불소나 염소 등과 같은 할로겐 원소에 의해서 하부막인 실리콘 또는 실리콘 함유막이 의도치 않게 식각될 수 있다. 증착과정에서 증착 가스 등에 포함된 할로겐 원소에 의해서 실리콘 또는 실리콘 함유막이 식각되면, 식각된 실리콘 또는 실리콘 함유막의 표면은 손상을 받아 막의 표면이 불규칙하게 된다. 표면이 불규칙한 하부막 위에 형성되는 상부막은 하부막과 사이의 계면에서 결함이 발생할 수 있고, 상부막의 형성에도 부정적인 영향을 미칠 수 있다.
증착 과정에서 발생하는 하부막의 손상을 방지하기 위하여 실리콘 또는 실리콘 함유막 상부에 바로 증착막을 형성하지 않고, 하부막의 손상을 방지하는 목적으로 배리어막을 형성할 수 있다. 증착막이 반도체 소자의 전극으로 사용되기 위한 경우, 실리콘 또는 실리콘 함유막 위에 배리어막으로 티타늄질화막(TiN)을 형성할 수 있다.
배리어막으로서 티타늄질화막은 이후에 형성되는 금속막인 전극을 형성할 때 생성되는 할로겐 원소가 하부막인 실리콘 또는 실리콘 함유막을 손상하는 것 방지하기도 하지만, 티타늄질화막을 형성하기 위한 반응가스 역시 할로겐 원소를 포함할 수 있다. 일례로 사염화티탄(TiCl4)가 티타늄질화막을 형성하는데 일반적으로 사용된다. 따라서, 실리콘 또는 실리콘 함유막과 전극 사이에 형성되는 배리어막인 티타늄질화막도 형성과정에서 하부막인 실리콘 또는 실리콘 함유막의 손상을 줄 수 있고 실리콘 또는 실리콘 함유막의 표면이 불규칙해질 수 있다. 배리어막인 티타늄질화막 상에 전극이 형성될 때, 전극을 형성하는 증착가스에 포함된 할로겐 원소에 의해서 티타늄질화막이 손상을 받을 수 있다. 하부막인 실리콘 또는 실리콘 함유막에 손상을 줄이더라도 배리어막인 티타늄질화막 자체가 손상을 받아 티타늄질화막에서 크랙이 발생하거나 티타늄질화막 자체가 손상될 수도 있다.
(선행기술문헌)
한국등록특허 10-0942958
한국공개특허 10-2011-0001487
본 발명은 전극의 저항을 낮출 수 있는 반도체 소자의 전극 형성 방법을 제공한다.
본 발명은 불순물을 제거할 수 있는 반도체 소자의 전극 형성 방법을 제공한다.
본 발명은 전극을 형성하는 과정에서 발생하는 하부막의 손상을 감소하기 위한 반도체 소자의 전극 형성 방법 및 반도체 소자의 전극을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 전극 형성 방법은 기판을 준비하는 단계; 상기 기판 상에 저 저항 금속 원소를 포함하는 전구체(precursor)를 분사하는 단계; 상기 기판 상에 수소(H) 또는 산소(O)를 포함하는 가스를 분사하여 저 저항 금속 박막층을 형성하는 단계를 포함할 수 있다.
상기 전구체를 분사하는 단계 및 저 저항 금속 박막층을 형성하는 단계를 순차적으로 복수회 실시할 수 있다.
상기 전구체를 분사하는 단계 후에 상기 기판을 제1플라즈마에 노출시켜 상기 기판 상에 흡착된 불순물을 제거하는 단계; 및 상기 저 저항 금속 박막층을 형성하는 단계 후에 상기 저 저항 금속 박막층을 제2플라즈마에 노출시켜 불순물을 제거하는 단계;를 포함하고, 상기 전구체를 분사하는 단계, 상기 제1플라즈마에 노출시키는 단계, 상기 제2플라즈마에 노출시키는 단계를 순차적으로 복수회 실시할 수 있다.
상기 저 저항 금속 원소는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.
상기 제1플라즈마는 수소(H)를 포함하는 플라즈마 또는 산소(O)를 포함하는 플라즈마로 형성할 수 있다.
상기 제2플라즈마는 수소(H)를 포함하는 플라즈마 또는 산소(O)를 포함하는 플라즈마로 형성할 수 있다.
상기 기판 상에 TiN 박막층을 형성하는 단계를 더 포함하고, 상기 TiN 박막층을 형성하는 단계는, 상기 기판 상에 티타늄(Ti)을 포함하는 소스를 분사하는 단계; 및 상기 기판 상에 질소(N)를 포함하는 가스를 분사하는 단계;를 포함하고, 상기 저 저항 금속 원소를 포함하는 전구체를 분사하는 단계, 저 저항 금속 박막층을 형성하는 단계 및 상기 TiN 박막층을 형성하는 단계를 순차적으로 복수회 실시할 수 있다.
상기 기판을 준비하는 단계에 있어서, 상부면에 TiN 박막층이 형성된 기판을 준비할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 전극 형성 방법은, 기판을 준비하는 단계; 제1 저 저항 금속 원소를 포함하는 소스를 분사하고, 수소(H) 또는 산소(O)를 포함하는 가스를 분사하여 제1 저 저항 금속 박막층을 형성하는 단계; 및 제2 저 저항 금속 원소를 포함하는 소스를 분사하고, 수소(H) 또는 산소(O)를 포함하는 가스를 분사하여 제2 저 저항 금속 박막층을 형성하는 단계;를 포함하고, 상기 제1 저 저항 금속 박막층을 형성하는 단계와 제2 저 저항 금속 박막층을 형성하는 단계를 순차적으로 복수회 실시할 수 있다.
상기 제1 저 저항 금속 원소 및 제2 저 저항 금속 원소는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.
상기 제1 저 저항 금속 원소와 상기 제2 저 저항 금속 원소는 동일한 금속 원소를 포함할 수 있다.
상기 제1 저 저항 금속 원소 및 상기 제2 저 저항 금속 원소 중 적어도 하나는, 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 둘 이상을 포함할 수 있다.
티타늄(Ti)을 포함하는 소스를 분사하고, 질소(N)를 포함하는 리액턴트를 분사하여 TiN 박막층을 형성하는 단계를 더 포함하고, 상기 제1 저 저항 금속 박막층을 형성하는 단계, 제2 저 저항 금속 박막층을 형성하는 단계 및 TiN 박막층을 형성하는 단계를 순차적으로 반복 실시할 수 있다.
상기 기판을 준비하는 단계에 있어서, 상부면에 TiN 박막층이 형성된 기판을 준비할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 전극 형성 방법은, 기판을 준비하는 단계; 상기 기판 상에 저 저항 금속 원소를 포함하는 액상의 전구체(precursor)를 분사하는 단계; 상기 기판 상에 수소(H) 또는 산소(O)를 포함하는 가스를 분사하여 저 저항 금속 박막층을 형성하는 단계;를 포함할 수 있다.
상기 전구체를 분사하는 단계 및 저 저항 금속 박막층을 형성하는 단계를 순차적으로 복수회 실시할 수 있다.
상기 저 저항 금속 원소는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.
본 발명의 실시예는 반도체 소자의 전극 형성 방법으로서, 실리콘 또는 실리콘 함유막 상에 루테늄막 또는 루테늄 함유막을 형성하는 단계; 상기 루테늄막 또는 루테늄 함유막 상에 텅스텐 함유막을 형성하는 단계;를 포함할 수 있다.
상기 루테늄막 또는 루테늄 함유막의 두께는 상기 텅스텐 함유막 두께의 50%이하의 두께로 형성하는 것이 바람직할 수 있다.
상기 루테늄막 또는 루테늄 함유막은 5Å ~ 50Å의 두께로 형성하는 것이 바람직할 수 있다.
상기 루테늄막 또는 루테늄 함유막은 원자층 증착 방식으로 형성하는 것이 바람직할 수 있다.
상기 루테늄막 또는 루테늄 함유막은 루테늄을 함유하는 유기소스로 형성하는 것이 바람직할 수 있다.
상기 텅스텐 함유막은 텅스텐 할로겐 가스로 형성하는 것이 바람직할 수 있다.
상기 전극은 메모리 소자의 전극, 워드라인, 비트라인, 트랜지스터의 전극, GaN 반도체의 전극, GaAs 반도체의 전극 중 어느 하나인 것이 바람직할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 전극 형성 방법은 상기 루테늄막 또는 루테늄 함유막을 형성하기 전에, 상기 실리콘 또는 실리콘 함유막의 표면의 산화물 또는 불순물을 제거하는 단계; 를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 전극은, 실리콘 또는 실리콘 함유막; 상기 실리콘 또는 실리콘 함유막 상에 형성된 루테늄막 또는 루테늄 함유막; 및 상기 루테늄막 또는 루테늄 함유막 상에 형성된 텅스텐 함유막;을 포함할 수 있다.
상기 루테늄막 또는 루테늄 함유막의 두께는 상기 텅스텐 함유막 두께의 50%이하의 두께로 형성하는 것이 바람직할 수 있다.
상기 루테늄막 또는 루테늄 함유막은 5Å ~ 50Å의 두께로 형성하는 것이 바람직할 수 있다.
상기 루테늄막 또는 루테늄 함유막은 원자층 증착 방식으로 형성하는 것이 바람직할 수 있다.
상기 루테늄막 또는 루테늄 함유막은 루테늄을 함유하는 유기소스로 형성하는 것이 바람직할 수 있다.
상기 텅스텐 함유막은 텅스텐 할로겐 가스로 형성하는 것이 바람직할 수 있다.
상기 전극은 메모리 소자의 전극, 워드라인, 비트라인, 트랜지스터의 전극 중 어느 하나일 수 있다.
본 발명의 실시예들에 의하면, 저 저항 금속 원소를 포함하는 전구체를 분사한 후에 환원가스를 분사한다. 또한, 환원가스를 분사하기 전과 환원가스를 분사한 후에 수소 플라즈마 또는 산소 플라즈마를 발생시킨다.
이에, 저 저항 금속 원소를 포함하는 전구체로부터 기인한 리간드 불순물을 제거한 전극을 마련할 수 있다. 따라서 저항이 낮은 전극을 마련할 수 있다.
또한, 본 발명의 실시예들에 의하면, 하부막의 손상을 감소시키도록 베리어막 및 전극을 형성할 수 있다.
도 1은 본 발명의 제1실시예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다.
도 2는 본 발명의 제1실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다.
도 3은 본 발명의 제1실시예에 따른 방법으로 전극을 형성하는 방법을 개념적으로 도시한 공정도이다.
도 4는 본 발명의 제2실시예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다.
도 5는 본 발명의 제2실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다.
도 6은 제1실시예의 제1변형예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다.
도 7은 제1실시예의 제2변형예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다.
도 8은 본 발명의 제3실시예에 따른 반도체 소자의 구조를 개략적으로 나타내는 도면이다.
도 9 내지 도 11은 본 발명의 제3실시예에 따른 반도체 소자의 형성 방법을 예시적으로 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명의 실시예를 설명하기 위하여 도면은 과장될 수 있고, 도면상의 동일한 부호는 동일한 구성요소를 지칭한다.
본 발명의 실시예들은 반도체 소자의 전극 형성 방법에 관한 것으로, 보다 상세하게는 전기적 특성이 향상된 반도체 소자의 전극 형성 방법에 관한 것이다. 더 구체적으로, 본 발명의 실시예들은 저 저항 금속 박막층 형성 방법을 포함하는 반도체 소자의 전극 형성 방법에 관한 것이다.
구체적인 예로, 반도체 소자는 낸드 플래시(Nand flash)일 수 있고, 전극은 상기 낸드 플래시의 게이트 전극일 수 있다. 물론, 실시예들에 따른 방법으로 형성되는 전극은 게이트 전극에 한정되지 않으며 도전성이 필요한 다양한 구성 예를 들어 낸드 플래시의 워드라인(word line)일 수 있다. 그리고 실시예들에 따른 방법으로 형성되는 전극은 낸드 플래시에 한정되지 않으며, 다양한 반도체 소자에서 도전성이 필요한 박막에 적용될 수 있다.
도 1은 본 발명의 제1실시예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다.
도 1을 참조하면, 전극(100)은 기판(S) 상에 형성될 수 있다. 여기서 기판(S)은 웨이퍼(wafer)일 수 있고, Si 웨이퍼, GaAs 웨이퍼 및 SiGe 웨이퍼 중 어느 하나 일 수 있다.
전극(100)은 저 저항 금속 원소를 이용하여 형성된 것일 수 있다. 여기서 저 저항 금속 원소는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다. 이에, 전극은 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 이용하여 형성된 박막 또는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함하는 박막일 수 있다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 제1실시예에 따른 방법으로 기판 상에 전극을 형성하는 방법을 설명한다.
도 2는 본 발명의 제1실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다. 도 3은 본 발명의 제1실시예에 따른 방법으로 전극을 형성하는 방법을 개념적으로 도시한 공정도이다.
도 2에서 'on'은 증착을 위한 원료를 분사하거나 플라즈마(plasma)를 발생시킨다는 의미이고, 'off'는 원료 분사를 중단 또는 종료하거나 플라즈마(plasma)를 발생시키지 않는다는 의미일 수 있다.
도 2를 참조하면, 전극(100)을 형성하는 방법은, 저 저항 금속 원소를 포함하는 전구체(precursor)를 분사하는 과정(전구체 분사 과정) 및 수소(H) 또는 산소(O)를 포함하는 환원가스를 분사하여 기판(S) 상에 저 저항 금속 박막층(110)을 형성하는 과정(환원가스 분사 과정)을 포함할 수 있다.
또한, 전극(100)을 형성하는 방법은, 전구체 분사 과정 종료 후에 수소(H) 또는 산소(O)를 포함하는 가스를 이용하여 플라즈마를 발생시키는 과정(제1플라즈마 발생 과정) 및 환원가스 분사 과정 과정 종료 후에 수소(H) 또는 산소(O)를 포함하는 가스를 이용하여 플라즈마(이하, 제2플라즈마)를 발생시켜 저 저항 금속 박막층(110)으로부터 불순물을 제거하는 과정(제2플라즈마 발생 과정)을 더 포함할 수 있다.
그리고 전극(100)을 형성하는 방법은, 전구체 분사 과정과 제1플라즈마 발생 과정 사이에서 퍼지가스를 분사하는 과정(1차 퍼지 과정) 및 환원가스 분사 과정과 제2플라즈마 발생 과정 사이에서 퍼지가스를 분사하는 과정(2차 퍼지 과정)을 더 포함할 수 있다.
즉, 전극(100)을 형성하는 방법은, 전구체 분사 과정, 퍼지가스를 분사하는 과정(1차 퍼지 과정), 제1플라즈마 발생 과정, 환원가스 분사 과정, 퍼지가스를 분사하는 과정(2차 퍼지 과정) 및 제2플라즈마 발생 과정을 포함할 수 있다.
또한, 상술한 바와 같은 '전구체 분사 과정 - 제1플라즈마 발생 과정 - 1차 퍼지 과정 - 환원가스 분사 과정 - 제2플라즈마 발생 과정 - 2차 퍼지 과정'을 저 저항 금속 박막층(110)을 형성하기 위한 하나의 공정 사이클(cycle)(CY)로 할 수 있다. 그리고, 상술한 공정 사이클(CY)을 복수 번 반복하여 도 1과 같이 복수의 저 저항 금속 박막층(110)을 증착 또는 적층한다. 이에, 복수의 저 저항 금속 박막층(110)이 적층된 전극 또는 복수의 저 저항 금속 박막층(110)을 포함하는 반도체 소자의 전극(100)이 형성된다. 이때, 공정 사이클(CY)의 반복 횟수는 형성하고자 하는 전극(100)의 목표 두께에 따라 조절될 수 있다.
도 1에서는 복수의 공정 사이클(CY)에 의해 형성된 박막층을 구분하기 위하여 각 저 저항 금속 박막층(110)을 구분하여 나타내었지만, 적층된 복수의 저 저항 금속 박막층(110)은 일체형일 수 있다.
이하에서 공정 사이클(CY)의 각 단계에 대해 보다 구체적으로 설명한다. 이때 설명의 편의를 위하여 상술한 공정 사이클(CY)에 의해 형성되는 '저 저항 금속 박막층(110)'을 '금속 박막층(110)'으로 약하여 설명한다.
전구체(precursor)를 분사하는 과정에서는, 저 저항 금속 원소를 포함하는 전구체를 기판(S)이 장입되어 있는 챔버 내부로 분사한다. 즉, 저 저항 금속 원소를 포함하는 재료를 전구체로 사용한다. 여기서, 저 저항 금속 원소는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나일 수 있다. 즉, 저 저항 금속 원소를 포함하는 전구체는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함하는 전구체일 수 있다. 그리고 '저 저항 금속 원소를 포함하는 전구체'는 '저 저항 금속 원소를 포함하는 소스'로 명명될 수 있다.
몰리브덴(Mo)을 포함하는 전구체로 예를 들어 몰리브덴 헥사카보닐(Molybdenum Hexacarbonyl), 몰리브덴펜타클로라이드(Molybdenum Pentachloride) 중 적어도 하나를 포함하는 재료를 사용할 수 있다.
그리고, 루테늄(Ru)을 포함하는 전구체는 예를 들어 에틸사이클로펜타디에닐 루테늄((EtCp)2Ru)(Bis(ethylcyclopentadienyl)ruthenium) 를 포함하는 재료를 사용할 수 있다.
또한, 구리(Cu)를 포함하는 전구체는 예를 들어 유기 금속 화합물을 사용하거나, F 또는 Cl을 함유하는 재료를 사용할 수 있다. 보다 구체적인 예로 유기 금속 화합물인 구리(Cu) 함유 전구체 소스로 예를 들어 Cu(II)-2,2,6,6-tetramethyl-3,5-heptandionate[Cu(thd)2] 및 Cu(II) hexafluoroacetylacetonate [Cu(hfac)2] 중 적어도 하나를 포함하는 재료를 사용할 수 있다. 그리고, F 또는 Cl를 함유하는 구리 전구체 소스로 CuCl1, CuCl2, CuF1, CuF2, CuBr1, CuBr2, CuI1 또는 CuI2인 중 적어도 하나를 함유하는 재료를 사용할 수 있다.
그리고, 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함하는 전구체는 고체상 또는 액상일 수 있다. 이에, 분사 전에 고체상 또는 액상 상태의 전구체를 가열하여 가스로 변환시킨 후, 가스 상태의 전구체를 기판(S)으로 분사시킨다. 전구체를 기판(S)을 향해 분사하면, 상기 전구체 또는 전구체에 포함된 저저항 금속 원소가 기판(S)으로 흡착되며, 이에 도 3의 (a)와 같이 기판(S) 상에 흡착층(111)이 형성된다. 즉, 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나의 금속을 포함하는 흡착층(111) 또는 박막이 형성된다.
전구체 분사 과정이 종료되면, 챔버 내부로 퍼지가스를 분사하여 퍼지한다(1차 퍼지). 이때 퍼지가스로 예를 들어 Ar 가스를 사용할 수 있다.
한편, 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함하는 전구체에는 그 재료의 종류에 따라 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드(ligand)가 포함될 수 있다. 즉, 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나의 저 저항 금속 원소를 포함하는 전구체를 분사할 때 불순물로 작용하는 산소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드(ligand)가 흡착될 수 있다. 그리고 이러한 리간드들은 전극(100)의 전기적 특성을 저하시키는 예를 들어 저항을 높이는 불순물로 작용한다.
따라서, 실시예에서는 전구체를 분사한 후에 산소(0) 또는 수소(O)를 포함하는 환원가스를 분사하여 전구체로부터 기인한 불순물을 제거한다. 또한, 전구체 분사 후와, 환원가스 분사 후에 수소 플라즈마 또는 산소 플라즈마를 발생시켜 전구체로부터 기인한 불순물을 제거한다.
제1플라즈마 발생 과정은 흡착층(111)으로부터 불순물을 제거하기 위한 단계로서, 전구체의 분사가 종료된 후에 실시될 수 있다. 보다 구체적으로 설명하면, 전구체 분사가 종료되면, 챔버 내부 또는 기판(S)을 향해 플라즈마 발생용 가스를 분사하고, 플라즈마 발생을 위한 전원을 공급한다. 이때 예를 들어 챔버, 챔버 내부에서 기판(S)이 안착되어 있는 서셉터 및 챔버 내부로 가스를 분사하는 분사부 중 적어도 하나에 RF(Radio Frequency) 전원을 인가한다. 또한, 플라즈마 발생용 가스는 예를 들어 수소(H)를 포함하는 가스 또는 산소(O)를 포함하는 가스일 수 있다. 보다 구체적으로 수소(H)를 포함하는 가스는 H2 가스일 수 있고, 산소(O)를 포함하는 가스는 O2 가스일 수 있다. 이렇게 RF 전원을 인가하고 수소(H) 또는 산소(O)를 포함하는 가스를 분사하면, 챔버 내부에 수소를 포함하는 플라즈마 또는 산소를 포함하는 플라즈마가 생성될 수 있다. 즉, 수소 플라즈마 또는 산소 플라즈마가 생성될 수 있다. 이에, 기판(S) 또는 흡착층(111)이 형성된 기판(S)이 제1플라즈마에 노출된다.
발생된 수소 플라즈마 또는 산소 플라즈마는 기판 상에 흡착된 흡착층(111)과 반응하여, 상기 흡착층(111)로부터 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나를 제거한다. 즉, 전구체로부터 기인한 탄소(C), 산소(O) 및 수소(H) 적어도 하나의 리간드가 흡착층(111)에 함유되어 있는데, 수소 플라즈마 또는 산소 플라즈마가 흡착층(111)과 반응하면, 상기 리간드가 흡착층(111)로부터 떨어져 나간다. 즉, 수소 플라즈마 또는 산소 플라즈마에 의해 흡착층(111)의 전구체에 포함되어 있는 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 결합이 깨지면서 흡착층(111) 밖으로 떨어져 나간다. 다른 말로 설명하면 플라즈마에 의해 흡착층(111)으로부터 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 불순물이 빠져 나간다. 이에 따라, 흡착층(111)에 함유된 탄소(C), 산소(O) 및 수소(H) 적어도 하나의 리간드 불순물의 함량이 감소하거나, 제거될 수 있다.
환원가스 분사 과정은 제1플라즈마 발생 과정이 종료된 후에 실시하며, 환원가스를 챔버 내부에 장입된 기판(S)을 향해 분사한다. 환원가스로 수소(H) 또는 산소(O)를 포함하는 가스를 사용하며, 보다 구체적인 예로, 환원가스로 H2 가스 또는 O2 가스를 사용할 수 있다.
이하에서는 기판(S)으로 전구체를 분사하여 형성된 흡착층(111)과(도 3의 (a)), 흡착층(111)이 형성된 기판(S)으로 환원가스가 분사되어 환원가스에 노출된 흡착층(111) 또는 환원가스와 반응한 흡착층(111)을 구분하기 위하여, 흡착층(111)이 형성된 기판(S)으로 환원가스가 분사되어 환원가스에 노출된 흡착층(111) 또는 환원가스와 반응한 흡착층(111)을 '저 저항 금속 박막층(110)' 또는 '금속 박막층(110)'으로 명명한다.
기판(S)을 향해 환원가스가 분사되면, 이에 도 3의 (c)와 같이 저 저항 금속 박막층(110)(이하, 금속 박막층(110))이 형성된다. 즉, 몰리브덴(Mo), 류테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함하는 금속 박막층(110)이 형성된다.
이때, 환원가스에 포함된 수소(H) 또는 산소(O)는 흡착층(111) 또는 금속 박막층(110)에 잔류하고 있는 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 불순물을 제거한다. 즉, 흡착층(111)에는 제1플라즈마 발생 과정에서 제거되지 못한 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 불순물이 잔류하고 있을 수 있다. 이러한 리간드 불순물은 환원가스 분사 과정에서 분사되는 수소(H) 또는 산소(O)에 의해 추가로 제거될 수 있다. 다시 말해, 환원가스에 포함된 수소(H) 또는 산소(O)에 의해 흡착층(111) 또는 금속 박막층(110)의 전구체에 포함되어 있는 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 결합이 깨지면서 제거될 수 있다. 이에 따라, 금속 박막층(110)에 함유된 탄소(C), 산소(O) 및 수소(H) 적어도 하나의 리간드 불순물의 함량이 감소하거나, 제거될 수 있다.
이러한 환원가스 분사 과정에서 분사되는 환원가스의 유량은 상술한 제1플라즈마 발생 과정과 후술되는 제2플라즈마 발생 과정에서 분사되는 가스에 비해 많은 양으로 분사될 수 있다. 즉, 수소(H) 또는 산소(O)를 포함하는 가스의 분사 유량에 있어서, 환원가스 분사 과정에서 분사되는 유량이 제1 및 제2플라즈마 발생 과정에서 분사되는 유량에 비해 많도록 조절하는 것이 바람직하다. 이에, 불순물 제거 측면에서 볼 때, 제1 및 제2플라즈마 발생 과정에 비해 환원가스 분사 과정에서 상대적으로 많은 불순물의 제거가 이루일 수 있다.
또한, 환원가스 분사 과정에서 분사되는 수소(H) 또는 산소(O)를 포함하는 가스는 제1 및 제2플라즈마 발생 과정에서 분사되는 가스에 비해 유량이 많지만, 그 유량은 전구체의 금속을 산화시키지 않을 정도의 미량일 수 있다.
상술한 바와 같은 환원가스는 불순물 제거용 가스로 명명될 수 있다.
환원가스 분사 과정이 종료되면, 챔버 내부로 퍼지가스를 분사하여 퍼지한다(2차 퍼지). 이때 1차 퍼지에서와 동일한 가스를 사용할 수 있으며 예를 들어 퍼지가스로 예를 들어 Ar 가스를 사용할 수 있다.
한편, 환원가스를 분사하여 금속 박막층(110)으로부터 불순물을 제거하나, 금속 박막층(110)에 불순물이 일부 잔류할 수 있다.
따라서, 환원가스 분사 후에 산소 플라즈마 또는 수소 플라즈마를 발생(제2플라즈마 발생)시켜 불순물을 추가로 제거한다.
제2플라즈마 발생 과정은 금속 박막층(110)으로부터 불순물을 추가 제거하기 위한 단계로서, 환원가스 분사가 종료된 후에 실시될 수 있다. 보다 구체적으로는 2차 퍼지가 종료된 후에 실시될 수 있다. 이때, 상술한 제1플라즈마 발생 과정과 동일한 방법으로 제2플라즈마를 발생 또는 생성할 수 있다. 즉, 수소(H) 또는 산소(O)를 포함하는 플라즈마 발생용 가스를 기판(S)을 향해 분사하고, RF 전원을 인가한다. 이에, 챔버 내부에 수소 플라즈마 또는 산소 플라즈마가 생성된다(도 3의 (d) 참조). 이에, 금속 박막층(110)이 제2플라즈마에 노출된다.
발생된 수소 플라즈마 또는 산소 플라즈마는 기판(S) 상에 형성 또는 증착된 금속 박막층(110)과 반응한다. 그리고 플라즈마와의 반응에 의해 전구체로부터 기인한 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 불순물이 금속 박막층(110)으로부터 떨어져 나간다. 다른 말로 설명하면 금속 박막층(110)으로부터 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 불순물이 빠져 나간다. 이에 따라, 금속 박막층(110)에 함유된 탄소(C), 산소(O) 및 수소(H) 적어도 하나의 리간드 불순물의 함량이 감소하거나, 제거될 수 있다.
이후, 상술한 바와 같은 '전구체 분사 과정 - 1차 퍼지 과정 - 제1플라즈마 발생 과정 - 환원가스 분사 과정 - 2차 퍼지 과정 - 제2플라즈마 발생 과정'을 포함하는 공정 사이클(CY)을 복수회 반복하여 실시한다. 이에, 도 1과 같이 기판(S) 상에 복수의 금속 박막층(110)이 적층되어 형성되며, 이에 따라 소정 두께의 전극(100)이 형성된다.
상기에서는 제1플라즈마 발생 과정 종료 후에 환원가스를 분사하는 것으로 설명하였다. 하지만 이에 한정되지 않고 제1플라즈마 발생 과정과 환원가스 분사 과정 사이에 퍼지가스를 분사하는 과정이 더 실시될 수 있다.
상술한 바와 같은 '전구체 분사 과정, 1차 퍼지 과정, 제1플라즈마 발생 과정, 환원가스 분사 과정, 2차 퍼지 과정, 제2플라즈마 발생 과정'이 실시되는 증착 장치는 전구체 또는 가스를 기판의 측 방향에서 분사하는 증착 장치일 수 있다. 즉, 증착 장치는 챔버, 상부에 기판(S)이 안착될 수 있도록 챔버 내부에 설치된 서셉터 및 서셉터의 측방향에서 상기 서셉터에 안착된 기판(S)을 향해 전구체 또는 가스를 분사할 수 있도록 챔버의 측벽에 설치된 분사부를 포함할 수 있다. 또한, 증착 장치는 챔버, 서셉터 및 분사부 중 적어도 하나에 플라즈마 발생용 전원 예컨대 RF 전원을 인가하는 전원부를 포함할 수 있다. 그리고 이러한 증착 장치를 이용하면 전구체 또는 가스들이 기판(S)의 측 방향에서 분사되어 상기 기판을 향해 흐르게 된다.
상기에서는 분사부가 서셉터의 측방향에 설치되어 전구체 또는 가스를 기판(S)의 측 방향으로 분사하는 증착 장치를 이용하여 전극(100)을 형성하는 것을 설명하였다. 하지만 이에 한정되지 않고 분사부는 서셉터의 상측에 위치하도록 챔버의 상부벽에 설치될 수 있다. 이러한 증착 장치를 이용하면 전구체 또는 가스들이 기판(S)의 상측에서 분사될 수 있다.
도 4는 본 발명의 제2실시예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다. 도 5는 본 발명의 제2실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다.
도 4를 참조하면, 제2실시예에 따른 전극(100)은 제1금속 박막층(110a) 및 제2금속 박막층(110b)을 포함할 수 있고, 제1금속 박막층(110a)과 제2금속 박막층(110b)은 교대로 적층될 수 있다. 이때, 제1 및 제2금속 박막층(110a, 110b) 각각은 저 저항 금속 원소를 포함하는 층일 수 있다. 즉, 제1 및 제2금속 박막층(110a, 110b) 각각은 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함하는 층일 수 있다. 그리고, 제1금속 박막층(110a)과 제2금속 박막층(110b)은 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 서로 다른 저 저항 금속 원소를 포함하는 층이거나, 동일한 저 저항 금속 원소를 포함하는 층일 수 있다.
여기서 제1 및 제2금속 박막층(110a, 110b) 각각은 '제1저 저항 금속 박막층(110a)' 및 '제2 저 저항 금속 박막층(110b)'으로 명명될 수 있다.
이하, 도 4 및 도 5를 참조하여 본 발명의 제2실시예에 따른 방법으로 기판 상에 전극을 형성하는 방법을 설명한다. 이때, 제1금속 박막층과 제2금속 박막층이 서로 다른 저 저항 금속 원소를 포함하는 층으로 형성되는 경우를 예를 들어 설명한다.
도 5를 참조하면, 전극(100)을 형성하는 방법은, 제1공정 사이클(CY1)과 제2공정 사이클(CY2)을 포함한다.
제1공정 사이클(CY1)은 제1금속 박막층(110a) 형성을 위한 공정 사이클이다. 이러한 제1공정 사이클(CY1)은 '제1전구체 분사 과정 - 1차 퍼지 과정 - 제1플라즈마 발생 과정 - 환원가스 분사 과정 - 2차 퍼지 과정 - 제2플라즈마 발생 과정 '을 포함할 수 있다. 여기서, 제1전구체는 제1소스로 명명될 수 있다. 제1공정 사이클(CY1)에서 사용하는 제1전구체는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나의 저 저항 금속 원소를 포함하는 전구체일 수 있다. 예를 들어 제1공정 사이클(CY1)에서 사용하는 제1전구체는 몰리브덴(Mo)을 포함하는 전구체일 수 있다. 이에, 제1공정 사이클(CY1)에 의해 몰리브덴(Mo)을 포함하는 제1금속 박막층(110a)이 형성될 수 있다.
제2공정 사이클(CY2)은 제2금속 박막층(110b) 형성을 위한 공정 사이클로서, 상기 제2공정 사이클(CY2)은 '제2전구체 분사 과정 - 1차 퍼지 과정 - 제1플라즈마 발생 과정 - 환원가스 분사 과정 - 2차 퍼지 과정 - 제2플라즈마 발생 과정'을 포함할 수 있다. 여기서, 제2전구체는 제2소스로 명명될 수 있다. 이때, 제2공정 사이클(CY2)에서 사용하는 제2전구체는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나의 저 저항 금속 원소를 포함하면서, 제1전구체와 다른 전구체일 수 있다. 예를 들어 제2공정 사이클(CY2)에서 사용하는 제2전구체는 루테늄(Ru)을 포함하는 전구체일 수 있다. 이에, 제2공정 사이클(CY2)에 의해 류테늄(Ru)을 포함하는 제2금속 박막층(110b)이 형성될 수 있다.
또한, 상술한 바와 같은 제1공정 사이클(CY1)과 제2공정 사이클(CY2)을 교대로 복수 번 반복하여 실시한다. 이에, 도 4와 같이 몰리브덴(Mo)을 포함하는 제1금속 박막층(CY1)과, 류테늄(Ru)을 포함하는 제2금속 박막층(CY2)이 교대로 복수번 적층된 전극이 형성된다.
그리고, 제1 및 제2공정 사이클(CY1, CY2) 각각은 앞에서 설명한 제1실시예와 같이 제1플라즈마 발생 과정, 환원가스 분사 과정 및 제2플라즈마 발생 과정을 포함한다. 즉, 제1 및 제2공정 사이클(CY1, CY2) 각각은 전구체 분사 과정 후에 제1플라즈마를 발생시키고, 환원가스 분사 후에 제2플라즈마를 발생시키며, 상기 제1 및 제2플라즈마는 산소 플라즈마 또는 수소 플라즈마일 수 있다. 또한, 제1 및 제2공정 사이클(CY1, CY2) 각각은 제1플라즈마 발생 과정과 제2플라즈마 발생 과정 사이에 실시되는 환원가스 분사 과정을 포함하며, 환원가스로 수소(H) 또는 산소(O)를 포함하는 가스를 사용한다.
이에 따라, 저 저항 금속 원소를 포함하는 전구체로 인한 불순물이 제거된 전극(100)을 형성할 수 있다. 즉, 제1공정 사이클(CY1)에서 제1전구체를 분사한 후 제1플라즈마 발생 과정에서 수소 플라즈마 또는 산소 플라즈마를 발생시킴으로써, 제1전구체가 기판(S) 상에 흡착되어 형성된 제1흡착층으로부터 탄소(C), 산소(O) 및 수소(H) 적어도 하나의 리간드 불순물을 제거할 수 있다. 또한, 제1흡착층이 형성된 기판(S)을 향해 수소(H) 또는 산소(O)를 포함하는 환원가스를 분사함으로써, 잔류하고 있는 탄소(C), 산소(O) 및 수소(H) 적어도 하나의 리간드 불순물을 추가로 제거할 수 있다. 그리고, 제1공정 사이클(CY2)에서 환원가스를 분사한 후 제2플라즈마 발생 과정에서 수소 플라즈마 또는 산소 플라즈마를 발생시킴으로써, 제1금속 박막층(110a)으로부터 탄소(C), 산소(O) 및 수소(H) 적어도 하나의 리간드 불순물을 추가로 더 제거할 수 있다.
또한, 제2공정 사이클(CY2)에서도 제1플라즈마 발생 과정, 환원가스 분사 과정, 제2플라즈마 발생 과정 각각에서 제2흡착층 및 제2금속 박막층(110b)으로부터 탄소(C), 산소(O) 및 수소(H) 적어도 하나의 리간드 불순물을 제거할 수 있다.
도 6은 제1실시예의 제1변형예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다.
상술한 제1실시예에서는 기판 상에 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나의 저 저항 금속 원소를 포함하는 전구체를 이용하여 전극(100)을 형성하는 것을 설명하였다. 하지만, 이에 한정되지 않고 저 저항 금속 원소 외에 다른 금속 원소를 포함하는 금속 박막층을 교대로 적층하여 전극을 형성할 수 있다. 즉, 저 저항 금속 원소를 포함하는 금속 박막층과, 상기 저 저항 금속 원소 외에 다른 원소를 포함하는 금속 박막층을 교대로 적층하여 전극을 형성할 수 있다.
이하, 변형예에 따른 전극에 대해 설명한다. 이때, 상술한 제1 및 제2실시예와의 구분을 위하여, 제1변형예에서 저 저항 금속 원소를 포함하는 금속 박막층을 '제1금속 박막층(110a)'이라 명명하고, 상기 저 저항 금속 원소외에 다른 원소를 포함하는 금속 박막층을 '제3금속 박막층(110c)'이라 명명한다. 또한, 저 저항 금속 원소를 포함하는 제1금속 박막층(110a) 형성을 위한 사이클을 '제1공정 사이클(CY1)'이라 명명하고, 제3금속 박막층(110c) 형성을 위한 사이클을 '제3공정 사이클(CY3)'이라 명명한다.
도 6을 참조하면, 제1변형예에 따른 전극(100)은 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나의 저 저항 금속 원소를 포함하는 제1금속 박막층(110a) 및 티타늄(Ti)을 포함하는 제3금속 박막층(110c)을 포함할 수 있다. 여기서 티타늄(Ti)을 포함하는 제3금속 박막층(110c)은 TiN 박막층일 수 있다. 그리고 도 6과 같이 제1금속 박막층(110a)과 제3금속 박막층(110c)을 교대로 복수번 적층하여 전극(100)을 형성할 수 있다. 즉, 전극(100)은 복수의 제1금속 박막층(110a)과 복수의 제3금속 박막층(110c)을 포함하며, 제1금속 박막층(110a)과 제3금속 박막층(110c)이 교대로 적층되어 형성될 수 있다.
티타늄(Ti)을 포함하는 제3금속 박막층(110c)을 형성하는 과정은, 티타늄(Ti)을 포함하는 소스를 기판(S) 상에 분사하는 과정(소스 분사 과정), 퍼지가스를 분사하는 과정(1차 퍼지 과정), 질소(N)를 포함하는 리액턴트 가스를 분사하는 과정(리액턴트 가스 분사 과정), 퍼지가스를 분사하는 과정(2차 퍼지)를 포함할 수 있다.
또한, '티타늄(Ti)을 포함하는 소스 분사 과정 - 1차 퍼지 과정 - 리액턴트 가스 분사 과정 - 2차 퍼지 과정'을 제3금속 박막층(110c) 형성을 위한 하나의 제3공정 사이클(CY3)로 할 수 있다. 그리고, 제1공정 사이클(CY1)과 제3공정 사이클(CY3)을 교대로 복수회 반복함으로써, 저 저항 금속 원소를 포함하는 제1금속 박막층(110a)과 TiN 금속 박막층인 제3금속 박막층(110c)이 교대로 적층된 전극(100)을 형성할 수 있다.
또한, 도시되지는 않았지만, 도 4에 도시된 제2실시예에 따른 전극(100)이 TiN 금속 박막층을 포함하도록 형성할 수도 있다. 즉, 저 저항 금속 박막층인 제1 및 제2금속 박막층(110a, 110b)과 TiN 금속 박막층인 제3금속 박막층(110c)을 포함하도록 전극(100)을 형성할 수 있다. 이때, 제1금속 박막층(110a), 제2금속 박막층(110b), 제3금속 박막층(110c)을 순서로 교대로 반복 적층하여 전극을 형성할 수 있다.
도 7은 제1실시예의 제2변형예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다.
상술한 제1변형예에서는 저 저항 금속 원소를 포함하는 제1금속 박막층(110a)과 티타늄(Ti)을 포함하는 제3금속 박막층(110c)이 교대로 적층된 전극(100)을 형성하는 것을 설명하였다. 하지만 이에 한정되지 않고 도 7에 도시된 제2변형예와 같이 같이 상부면에 티타늄(Ti)을 포함하는 금속 박막층인 제3금속 박막층(110c)이 형성된 기판(S)을 마련하고, 상기 제3금속 박막층(110c) 상에 복수의 제1 저 저항 금속 박막층(110a)을 형성하여 전극(100)을 형성할 수 있다. 즉, 상부면에 타늄(Ti)을 포함하는 금속 박막층 예를 들어 TiN 박막층이 형성된 기판(S)을 마련하고, 상기 TiN 박막층 상에 복수의 제1저 저항 금속 박막층(110a)을 형성하여 전극(100)을 형성할 수 있다.
이와 같이, 제1 및 제2실시예들, 제1 및 제2변형예들에서는 전극(100)을 형성하는데 있어서, 저 저항 금속 원소를 포함하는 전구체를 분사한 후에 수소(H) 또는 산소(O)를 포함하는 환원가스를 분사한다. 이에, 기판(S)을 향해 전구체를 분사하였을 때 기판(S)으로 흡착된 불순물을 제거할 수 있다. 즉, 전구체에 포함된 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 결합을 환원가스를 이용하여 끊어냄으로써, 기판(S) 상에 흡착된 흡착층(111)으로부터 불순물을 제거할 수 있다.
또한, 저 저항 금속 원소를 포함하는 전구체를 분사하는 과정과 환원가스 분사 과정 사이에서 수소 플라즈마 또는 산소 플라즈마를 발생시키고(제1플라즈마 발생), 환원가스를 분사한 후에 수소 플라즈마 또는 산소 플라즈마를 발생시킨다(제2플라즈마 발생). 이에, 환원가스를 분사하기 전에 제1플라즈마를 이용하여 흡착층(111)에 함유되어 있는 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 불순물을 제거할 수 있다. 또한, 환원가스를 분사한 후에 제2플라즈마를 이용하여 금속 박막층(110)에 함유되어 있는 탄소(C), 산소(O) 및 수소(H) 중 적어도 하나의 리간드 불순물을 추가로 더 제거할 수 있다.
이에 따라, 저 저항 금속 원소를 포함하는 전구체로부터 기인한 탄소(C), 산소(O) 및 수소(H) 적어도 하나의 리간드 불순물을 제거한 전극(100)을 마련할 수 있다. 따라서, 불순물로 인한 전극(100)의 전기적 특성이 저하되는 것을 억제 또는 방지할 수 있다. 즉, 전기적 특성이 향상된 전극(100) 보다 구체적으로는 저항이 낮은 전극(100)을 마련할 수 있다.
이하, 도 8 내지 도 11을 참조하여, 본 발명의 제3실시예에 따른 반도체 소자의 전극 및 반도체 소자의 전극 형성 방법에 대해 설명한다.
도 8은 본 발명의 제3실시예에 따른 반도체 소자의 구조를 개략적으로 나타내는 도면이다. 도 9 내지 도 11은 본 발명의 제3실시예에 따른 반도체 소자의 형성 방법을 예시적으로 나타내는 도면이다.
이때, 도 8 내지 도 11은 설명의 편의를 위하여 앞에서 설명한 도 1, 도 3, 도 6, 도 7과 별개로 도면 부호를 기재하여 도시하였다.
본 발명의 제3실시예는 실리콘 또는 실리콘 함유막 위에 전극을 형성할 때, 전극을 형성하는 과정에서 발생하는 하부막의 손상을 감소시킬 수 있는 반도체 소자의 전극 및 이의 형성 방법을 제공한다.
또한, 본 발명의 제3실시예는 실리콘 또는 실리콘 함유막 위에 전극을 형성할 때, 전극을 형성하는 과정에서 발생하는 하부막의 손상을 감소하기 위한 보다 개선된 배리어막을 포함하는 반도체 소자의 전극 및 이의 형성 방법을 제공한다.
그리고, 본 발명의 제3실시예는 실리콘 또는 실리콘 함유막 위에 전극을 형성할 때, 전극을 형성하는 과정에서 발생하는 하부막의 표면거칠기의 손상을 줄일 수 있는 보다 개선된 반도체 소자의 전극 및 이의 형성 방법을 제공한다.
또한, 본 발명의 제3실시예는 실리콘 또는 실리콘 함유막 위에 전극을 형성할 때, 전극을 형성하는 과정에서 발생하는 하부막의 손상을 감소하기 위한 보다 개선된 배리어막의 표면거칠기의 손상을 줄일 수 있는 보다 개선된 반도체 소자의 전극 및 이의 형성 방법을 제공한다.
제3실시예에 따른 반도체 소자의 전극은 절연막 위에 형성되는 전극일 수 있다.
도 9를 참조하면, 기판(미도시)은 실리콘 또는 실리콘 함유막으로 이루어진 절연막(100)이 형성된 기판일 수 있다. 도 10을 참조하면, 상기 기판 위에 배리어막으로서 상기 절연막(100)상에 루테늄(Ru)막 또는 루테늄(Ru)함유막을 형성하는 단계를 실시할 수 있다. 도 11을 참조하면 상기 루테늄(Ru)막 또는 루테늄(Ru) 함유막 상에 텅스텐(W) 또는 텅스텐(W) 함유막을 형성하는 단계를 실시할 수 있다.
상기 루테늄(Ru) 또는 루테늄(Ru)함유막은 화학기상 증착 방식(CVD)이나 물리기상 증착 방식(PVD)이나 원자층 증착 방식(ALD, Atomic Layer Deposition)으로 형성할 수 있고 이에 국한되지 않는다.
제3실시예에서 상기 루테늄(Ru) 또는 루테늄(Ru)함유막은 원자층 증착 방식(ALD, Atomic Layer Deposition)으로 형성할 수 있다. 구체적으로 상기 루테늄(Ru) 또는 루테늄(Ru)함유막은 기판 상의 절연막(100)에 루테늄(Ru)를 함유하는 소스 가스를 분사하는 단계와 상기 소스 가스를 퍼지하는 단계와 산소(O2)를 포함하는 가스를 분사하는 단계와 산소를 포함하는 가스를 퍼지하는 단계를 포함하는 증착 사이클을 반복해서 형성할 수 있다. 원자층 증착 방식은 일반적인 다른 화학기상 증착 방식(CVD) 대비 낮은 온도에서 증착이 가능하고, 초박막을 형성할 때 유리할 수 있다.
상기 루테늄(Ru)막 또는 루테늄(Ru) 함유막의 두께는 이후에 형성될 전극의 두께의 50% 이하의 두께로 형성하는 것이 바람직하다. 전극이 텅스텐(W)막 또는 텅스텐(W) 함유막 으로 형성되는 경우, 상기 루테늄(Ru)막 또는 루테늄(Ru) 함유막의 두께는 상기 텅스텐(W)막 또는 텅스텐(W) 함유막 두께의 50% 이하의 두께로 형성하는 것이 바람직하다. 구체적으로 상기 루테늄(Ru)막 또는 루테늄(Ru) 함유막은 5Å ~ 50Å의 두께로 형성하는 것이 바람직하다. 5Å이하로 증착을 하게 되면 배리어막으로 효과를 얻기가 어려우며, 50Å의 이상으로 루테늄(Ru)을 두껍게 올리게 되면 고가의 루테늄(Ru)물질을 두껍게 사용하게 되어 고비용이 발생하게 된다.
상기 루테늄(Ru)함유막은 루테늄 옥사이드(RuO) 일 수 있다.
상기 루테늄(Ru) 또는 루테늄(Ru)함유막은 루테늄(Ru)을 함유하는 유기소스로 형성될 수 있다. 할로겐 원소(불소 또는 염소)를 함유하는 루테늄(Ru) 소스를 사용하여 배리어막을 형성하게 되면 루테늄(Ru)이 형성될 때 루테늄(Ru) 소스에 포함된 할로겐 원소에 의해서 하부막이 손상될 수 있고, 하부막의 표면거칠기를 나쁘게 할 수 있다. 할로겐 원소(불소 또는 염소)를 함유하지 않는 유기소스로 루테늄(Ru) 또는 루테늄(Ru)함유막을 형성할 때 하부막이 손상되지 않을 수 있다.
한편, 상기 루테늄(Ru) 또는 루테늄(Ru)함유막은 그 자체로 할로겐 원소(불소 또는 염소)에 대한 저항성이 강하다. 이후 단계에서 전극이 형성될 때, 전극 형성을 위한 가스에 노출되더라도 손상을 줄일 수 있어서, 기존의 티타늄질화막(TiN)대비 개선된 배리어막 특성을 얻을 수 있다.
상기 텅스텐(W) 또는 텅스텐(W) 함유막은 화학기상 증착 방식(CVD)이나 물리기상 증착 방식(PVD)이나 원자층 증착 방식으로 형성할 수 있고 이에 국한되지 않는다.
제3실시예에서 상기 텅스텐(W) 또는 텅스텐(W) 함유막은 원자층 증착 방식으로 형성할 수 있다. 루테늄(Ru)과 텅스텐(W)을 모두 원자층 증착을 통해 균일한 막질을 확보할 수 있다.
또한, 텅스텐(W) 또는 텅스텐(W)함유막은 육불화텅스텐(WF6)와 같은 기체상태의 할로겐 가스로 형성할 수 있다.
한편, 제3실시예에 따른 반도체 소자의 전극은 메모리 또는 비메모리 소자의 전극 또는 배선일 수 있다. 반도체 소자인 트랜지스터의 액티브층이 실리콘 함유막인 경우, 트랜지스터의 게이트 전극, 소스 전극, 또는 드레인 전극일 수 있다.
한편, 트랜지스터의 액티브층이 금속산화물 반도체 또는 3-5족 반도체인 경우, 본 발명의 반도체 소자의 전극은 상기 액티브층과 사이에 루테늄(Ru) 또는 루테늄 함유막을 포함할 수 있다. 상기 반도체 소자의 전극은 인듐, 갈륨, 아연, 주석 중 어느 하나 이상을 포함하는 액티브층과 사이에 루테늄(Ru) 또는 루테늄 함유막을 포함할 수 있다. 상기 반도체 소자의 전극은 GaN, GaAs 등으로 형성된 액티브층과 사이에 루테늄(Ru) 또는 루테늄 함유막을 포함할 수 있다.
상기 루테늄(Ru)막 또는 루테늄(Ru) 함유막을 형성하기 전에 상기 실리콘 또는 실리콘 함유막의 표면의 산화물 또는 불순물을 제거하는 단계를 포함할 수 있다. 이는 루테늄(Ru)을 형성하기 전 하부막의 상부에 존재하는 불순물을 제거할 수 있고, 하부막에 존재하는 자연산화막을 제거하고 루테늄(Ru)막 또는 루테늄(Ru) 함유막을 형성하여 고품질의 막을 형성하기 위함이다.
본 발명의 따른 구조로 절연막(100), 루테늄(Ru)막(200), 텅스텐(W)막(300)을 포함할 수 있다. 상기 구조의 상부 또는 하부로 비트 라인(160) 및 워드라인 120) 중 적어도 하나가 형성될 수 있다.
제3실시예의 계략적인 형성 방법에 대해 설명하면, 반도체 소자의 전극 형성 방법으로서, 실리콘 또는 실리콘 함유막 상에 루테늄막 또는 루테늄 함유막을 형성하는 단계; 및 상기 루테늄막 또는 루테늄 함유막 상에 텅스텐 함유막을 형성하는 단계;를 포함 할 수 있다.
상기 루테늄막 또는 루테늄 함유막의 두께는 상기 텅스텐 함유막 두께의 50%이하의 두께로 형성할 수 있다.
상기 루테늄막 또는 루테늄 함유막은 5Å ~ 50Å의 두께로 형성할 수 있다.
상기 루테늄막 또는 루테늄 함유막은 원자층 증착 방식으로 형성할 수 있다.
상기 루테늄막 또는 루테늄 함유막은 루테늄을 함유하는 유기소스로 형성할 수 있다. 상기 텅스텐 함유막은 텅스텐 할로겐 가스로 형성할 수 있다. 상기 전극은 메모리 소자의 전극, 워드라인, 비트라인, 트랜지스터의 전극, GaN 반도체의 전극, GaAs 반도체의 전극 중 어느 하나인 반도체 소자를 형성할 수 있다.
상기에서, 본 발명의 바람직한 실시예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
본 발명의 실시예들에 의하면, 저 저항 금속 원소를 포함하는 전구체로부터 기인한 리간드 불순물을 제거한 전극을 마련할 수 있다. 따라서 저항이 낮은 전극을 마련할 수 있다. 또한, 본 발명의 실시예들에 의하면, 하부막의 손상을 감소시키도록 베리어막 및 전극을 형성할 수 있다.

Claims (32)

  1. 기판을 준비하는 단계;
    상기 기판 상에 저 저항 금속 원소를 포함하는 전구체(precursor)를 분사하는 단계;
    상기 기판 상에 수소(H) 또는 산소(O)를 포함하는 가스를 분사하여 저 저항 금속 박막층을 형성하는 단계;를 포함하는 반도체 소자의 전극 형성 방법.
  2. 청구항 1에 있어서,
    상기 전구체를 분사하는 단계 및 저 저항 금속 박막층을 형성하는 단계를 순차적으로 복수회 실시하는 반도체 소자의 전극 형성 방법.
  3. 청구항 2에 있어서,
    상기 전구체를 분사하는 단계 후에 상기 기판을 제1플라즈마에 노출시켜 상기 기판 상에 흡착된 불순물을 제거하는 단계; 및
    상기 저 저항 금속 박막층을 형성하는 단계 후에 상기 저 저항 금속 박막층을 제2플라즈마에 노출시켜 불순물을 제거하는 단계;를 포함하고,
    상기 전구체를 분사하는 단계, 상기 제1플라즈마에 노출시키는 단계, 상기 제2플라즈마에 노출시키는 단계를 순차적으로 복수회 실시하는 반도체 소자의 전극 형성 방법.
  4. 청구항 1에 있어서,
    상기 저 저항 금속 원소는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함하는 반도체 소자의 전극 형성 방법.
  5. 청구항 3에 있어서,
    상기 제1플라즈마는 수소(H)를 포함하는 플라즈마 또는 산소(O)를 포함하는 플라즈마로 형성하는 반도체 소자의 전극 형성 방법.
  6. 청구항 3에 있어서,
    상기 제2플라즈마는 수소(H)를 포함하는 플라즈마 또는 산소(O)를 포함하는 플라즈마로 형성하는 반도체 소자의 전극 형성 방법.
  7. 청구항 1에 있어서,
    상기 기판 상에 TiN 박막층을 형성하는 단계를 더 포함하고,
    상기 TiN 박막층을 형성하는 단계는,
    상기 기판 상에 티타늄(Ti)을 포함하는 소스를 분사하는 단계; 및
    상기 기판 상에 질소(N)를 포함하는 가스를 분사하는 단계;를 포함하고,
    상기 저 저항 금속 원소를 포함하는 전구체를 분사하는 단계, 저 저항 금속 박막층을 형성하는 단계 및 상기 TiN 박막층을 형성하는 단계를 순차적으로 복수회 실시하는 반도체 소자의 전극 형성 방법.
  8. 청구항 1에 있어서,
    상기 기판을 준비하는 단계에 있어서, 상부면에 TiN 박막층이 형성된 기판을 준비하는 반도체 소자의 전극 형성 방법.
  9. 기판을 준비하는 단계;
    제1 저 저항 금속 원소를 포함하는 소스를 분사하고, 수소(H) 또는 산소(O)를 포함하는 가스를 분사하여 제1 저 저항 금속 박막층을 형성하는 단계; 및
    제2 저 저항 금속 원소를 포함하는 소스를 분사하고, 수소(H) 또는 산소(O)를 포함하는 가스를 분사하여 제2 저 저항 금속 박막층을 형성하는 단계;를 포함하고,
    상기 제1 저 저항 금속 박막층을 형성하는 단계와 제2 저 저항 금속 박막층을 형성하는 단계를 순차적으로 복수회 실시하는 반도체 소자의 전극 형성 방법.
  10. 청구항 9에 있어서,
    상기 제1 저 저항 금속 원소 및 제2 저 저항 금속 원소는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함하는 반도체 소자의 전극 형성 방법.
  11. 청구항 9에 있어서,
    상기 제1 저 저항 금속 원소와 상기 제2 저 저항 금속 원소는 동일한 금속 원소를 포함하는 반도체 소자의 전극 형성 방법.
  12. 청구항 9에 있어서,
    상기 제1 저 저항 금속 원소 및 상기 제2 저 저항 금속 원소 중 적어도 하나는, 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 둘 이상을 포함하는 반도체 소자의 전극 형성 방법.
  13. 청구항 9에 있어서,
    티타늄(Ti)을 포함하는 소스를 분사하고, 질소(N)를 포함하는 리액턴트를 분사하여 TiN 박막층을 형성하는 단계를 더 포함하고,
    상기 제1 저 저항 금속 박막층을 형성하는 단계, 제2 저 저항 금속 박막층을 형성하는 단계 및 TiN 박막층을 형성하는 단계를 순차적으로 반복 실시하는 반도체 소자의 전극 형성 방법.
  14. 청구항 9에 있어서,
    상기 기판을 준비하는 단계에 있어서, 상부면에 TiN 박막층이 형성된 기판을 준비하는 반도체 소자의 전극 형성 방법.
  15. 기판을 준비하는 단계;
    상기 기판 상에 저 저항 금속 원소를 포함하는 액상의 전구체(precursor)를 분사하는 단계;
    상기 기판 상에 수소(H) 또는 산소(O)를 포함하는 가스를 분사하여 저 저항 금속 박막층을 형성하는 단계;를 포함하는 반도체 소자의 전극 형성 방법.
  16. 청구항 15에 있어서,
    상기 전구체를 분사하는 단계 및 저 저항 금속 박막층을 형성하는 단계를 순차적으로 복수회 실시하는 반도체 소자의 전극 형성 방법.
  17. 청구항 15에 있어서,
    상기 저 저항 금속 원소는 몰리브덴(Mo), 루테늄(Ru) 및 구리(Cu) 중 적어도 하나를 포함하는 반도체 소자의 전극 형성 방법.
  18. 반도체 소자의 전극 형성 방법으로서,
    실리콘 또는 실리콘 함유막 상에 루테늄막 또는 루테늄 함유막을 형성하는 단계;
    상기 루테늄막 또는 루테늄 함유막 상에 텅스텐 함유막을 형성하는 단계;를 포함하는 반도체 소자의 전극 형성 방법.
  19. 청구항 18에 있어서,
    상기 루테늄막 또는 루테늄 함유막의 두께는 상기 텅스텐 함유막 두께의 50%이하의 두께로 형성하는 반도체 소자의 전극 형성 방법.
  20. 청구항 18에 있어서,
    상기 루테늄막 또는 루테늄 함유막은 5Å ~ 50Å의 두께로 형성하는 반도체 소자의 전극 형성 방법.
  21. 청구항 18에 있어서,
    상기 루테늄막 또는 루테늄 함유막은 원자층 증착 방식으로 형성하는 반도체 소자의 전극 형성 방법.
  22. 청구항 18에 있어서,
    상기 루테늄막 또는 루테늄 함유막은 루테늄을 함유하는 유기소스로 형성하는 반도체 소자의 전극 형성 방법.
  23. 청구항 18에 있어서,
    상기 텅스텐 함유막은 텅스텐 할로겐 가스로 형성하는 반도체 소자의 전극 형성 방법.
  24. 청구항 18에 있어서,
    상기 전극은 메모리 소자의 전극, 워드라인, 비트라인, 트랜지스터의 전극, GaN 반도체의 전극, GaAs 반도체의 전극 중 어느 하나인 반도체 소자의 전극 형성 방법.
  25. 청구항 18에 있어서,
    상기 루테늄막 또는 루테늄 함유막을 형성하기 전에,
    상기 실리콘 또는 실리콘 함유막의 표면의 산화물 또는 불순물을 제거하는 단계; 를 포함하는 반도체 소자의 전극 형성 방법.
  26. 실리콘 또는 실리콘 함유막;
    상기 실리콘 또는 실리콘 함유막 상에 형성된 루테늄막 또는 루테늄 함유막;및
    상기 루테늄막 또는 루테늄 함유막 상에 형성된 텅스텐 함유막;을 포함하는 반도체 소자의 전극.
  27. 청구항 26에 있어서,
    상기 루테늄막 또는 루테늄 함유막의 두께는 상기 텅스텐 함유막 두께의 50%이하의 두께로 형성하는 반도체 소자의 전극.
  28. 청구항 26에 있어서,
    상기 루테늄막 또는 루테늄 함유막은 5Å ~ 50Å의 두께로 형성하는 반도체 소자의 전극.
  29. 청구항 26에 있어서,
    상기 루테늄막 또는 루테늄 함유막은 원자층 증착 방식으로 형성하는 반도체 소자의 전극.
  30. 청구항 26에 있어서,
    상기 루테늄막 또는 루테늄 함유막은 루테늄을 함유하는 유기소스로 형성하는 반도체 소자의 전극.
  31. 청구항 26에 있어서,
    상기 텅스텐 함유막은 텅스텐 할로겐 가스로 형성하는 반도체 소자의 전극.
  32. 청구항 26에 있어서,
    상기 전극은 메모리 소자의 전극, 워드라인, 비트라인, 트랜지스터의 전극 중 어느 하나인 반도체 소자의 전극.
PCT/KR2023/006303 2022-05-10 2023-05-09 반도체 소자의 전극 형성 방법 및 반도체 소자의 전극 Ceased WO2023219400A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202380038322.2A CN119156698A (zh) 2022-05-10 2023-05-09 用于半导体装置的电极及其形成方法
JP2024565377A JP2025515681A (ja) 2022-05-10 2023-05-09 半導体素子の電極の形成方法及び半導体素子の電極
US18/864,529 US20250343046A1 (en) 2022-05-10 2023-05-09 Method for forming electrode for semiconductor devices, and electrode for semiconductor devices

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020220057186A KR20230157686A (ko) 2022-05-10 2022-05-10 반도체 소자의 전극 형성 방법
KR10-2022-0057186 2022-05-10
KR10-2022-0124685 2022-09-29
KR1020220124685A KR20240044993A (ko) 2022-09-29 2022-09-29 반도체 소자의 전극의 제조 방법 및 구조

Publications (1)

Publication Number Publication Date
WO2023219400A1 true WO2023219400A1 (ko) 2023-11-16

Family

ID=88730695

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/006303 Ceased WO2023219400A1 (ko) 2022-05-10 2023-05-09 반도체 소자의 전극 형성 방법 및 반도체 소자의 전극

Country Status (5)

Country Link
US (1) US20250343046A1 (ko)
JP (1) JP2025515681A (ko)
CN (1) CN119156698A (ko)
TW (1) TW202349472A (ko)
WO (1) WO2023219400A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090142474A1 (en) * 2004-12-10 2009-06-04 Srinivas Gandikota Ruthenium as an underlayer for tungsten film deposition
KR20150105216A (ko) * 2014-03-06 2015-09-16 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법 및 기록 매체
KR20200090267A (ko) * 2017-12-15 2020-07-28 램 리써치 코포레이션 반도체 프로세싱을 위한 챔버 컴포넌트들의 엑스시츄 코팅
JP2021050379A (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置
KR102281464B1 (ko) * 2014-02-04 2021-07-27 에이에스엠 아이피 홀딩 비.브이. 금속들, 금속 산화물들, 및 유전체들의 선택적 퇴적

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090142474A1 (en) * 2004-12-10 2009-06-04 Srinivas Gandikota Ruthenium as an underlayer for tungsten film deposition
KR102281464B1 (ko) * 2014-02-04 2021-07-27 에이에스엠 아이피 홀딩 비.브이. 금속들, 금속 산화물들, 및 유전체들의 선택적 퇴적
KR20150105216A (ko) * 2014-03-06 2015-09-16 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법 및 기록 매체
KR20200090267A (ko) * 2017-12-15 2020-07-28 램 리써치 코포레이션 반도체 프로세싱을 위한 챔버 컴포넌트들의 엑스시츄 코팅
JP2021050379A (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置

Also Published As

Publication number Publication date
US20250343046A1 (en) 2025-11-06
CN119156698A (zh) 2024-12-17
JP2025515681A (ja) 2025-05-20
TW202349472A (zh) 2023-12-16

Similar Documents

Publication Publication Date Title
WO2021060864A1 (ko) 박막 제조 방법
WO2017188785A1 (ko) 가압식 금속 단원자층 제조 방법, 금속 단원자층 구조체 및 가압식 금속 단원자층 제조 장치
WO2021060860A1 (ko) 박막 제조 방법
WO2022010214A1 (ko) 펠리클 보호 박막 형성용 성장 억제제, 이를 이용한 펠리클 보호 박막 형성 방법 및 이로부터 제조된 마스크
WO2022255734A1 (ko) 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자
WO2023167483A1 (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023195655A1 (ko) 박막 차폐제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2022245021A1 (ko) 박막 증착 방법
WO2024090846A1 (ko) 진공 기반 박막 개질제, 이를 포함한 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023191360A1 (ko) 계단율 개선제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023038484A1 (ko) 막질 개선제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
WO2023195654A1 (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023195657A1 (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023191361A1 (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023153647A1 (ko) 산화막 반응면제어제, 이를 이용한 산화막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023177091A1 (ko) 차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2022260478A1 (ko) 전력 반도체 소자의 제조방법
WO2021006600A1 (ko) 기판 처리 장치의 챔버 클리닝 방법
WO2022260476A1 (ko) 전력 반도체 소자의 제조방법
WO2023096270A1 (ko) 고유전율 박막용 가리움제, 이를 이용한 선택영역증착 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2025254440A1 (ko) 탄소층 형성 방법 및 그를 이용한 기판 처리 방법
WO2019132113A1 (en) Method of manufacturing a cobalt containing thin film
WO2025095603A1 (ko) 초박막, 초박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023211020A1 (ko) 캐패시터 전극 형성 방법
WO2024090945A1 (ko) 반도체 소자의 전극 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23803823

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380038322.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2024565377

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23803823

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18864529

Country of ref document: US