WO2023218637A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2023218637A1
WO2023218637A1 PCT/JP2022/020213 JP2022020213W WO2023218637A1 WO 2023218637 A1 WO2023218637 A1 WO 2023218637A1 JP 2022020213 W JP2022020213 W JP 2022020213W WO 2023218637 A1 WO2023218637 A1 WO 2023218637A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
film
tft
layer
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/020213
Other languages
English (en)
French (fr)
Inventor
貴翁 斉藤
庸輔 神崎
雅貴 山中
昌彦 三輪
屹 孫
正樹 藤原
康平 釜谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to US18/850,776 priority Critical patent/US20250228073A1/en
Priority to PCT/JP2022/020213 priority patent/WO2023218637A1/ja
Publication of WO2023218637A1 publication Critical patent/WO2023218637A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Definitions

  • the present invention it is possible to suppress the disconnection of the semiconductor layer due to the step of the light shielding film provided on the resin substrate side of the semiconductor layer.
  • FIG. 4 is a cross-sectional view of the TFT layer 30 and the organic EL display device 50 including the TFT layer 30 along the line IV-IV in FIG.
  • FIG. 5 is a plan view showing the arrangement of the light shielding film 12a and the semiconductor layer 14 that constitute the TFT layer 30 of the organic EL display device 50.
  • FIG. 6 is a cross-sectional view showing the organic EL layer 33 that constitutes the organic EL display device 50.
  • one gate line G(n-1) or G(n+1) is formed in the first interlayer insulating film 17 and the second interlayer insulating film 19.
  • the lower wiring layer 16ga of the first metal layer and the upper wiring layer 20ga of the third metal layer are electrically connected to each other by contact holes formed in the gate line G(n). It is composed of a lower interconnection layer 16gb of the first metal layer and an upper interconnection layer 20gb of the third metal layer, which are electrically connected to each other through contact holes formed in the insulating film 17 and the second interlayer insulating film 19. ing. Further, as shown in FIG.
  • the capacitor 9h includes a gate electrode 16a, a first interlayer insulating film 17 provided on the gate electrode 16a, and a first interlayer insulating film 17 provided on the first interlayer insulating film 17 so as to overlap the gate electrode 16a. and a capacitor electrode 18a. Further, as shown in FIG. 3, the capacitor 9h is electrically connected to the gate electrode 16a of the fourth TFT 9d by forming its gate electrode 16a integrally with the gate electrode 16a of the fourth TFT 9d in each sub-pixel P.
  • the organic EL element layer 40 includes a plurality of organic EL elements 35 provided as a plurality of light emitting elements so as to be arranged in a matrix, corresponding to a plurality of sub-pixels P, and each organic EL element.
  • the edge cover 32 is provided in common to all sub-pixels P in a lattice shape so as to cover the peripheral edge of the first electrode 31 of the element 35.
  • the second electrode 34 is provided in common to all sub-pixels P so as to cover each organic EL layer 33 and edge cover 32. Further, the second electrode 34 has a function of injecting electrons into the organic EL layer 33. Moreover, in order to improve the efficiency of electron injection into the organic EL layer 33, the second electrode 34 is preferably made of a material with a small work function.
  • materials constituting the second electrode 34 include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), yttrium (Y), and sodium (Na).
  • the first inorganic sealing film 41 and the second inorganic sealing film 43 are made of an inorganic insulating film such as a silicon nitride film, a silicon oxide film, a silicon oxynitride film, etc., for example.
  • the light emission control line 16e is selected, the fifth TFT 9e and the sixth TFT 9f are turned on, and a drive current corresponding to the voltage applied to the gate electrode 16a of the drive TFT 9d is supplied from the second power supply line 22d to the organic EL element 35. Ru.
  • the organic EL element 35 in each sub-pixel P emits light with a brightness according to the drive current, and an image is displayed.
  • an organic EL layer having a five-layer stacked structure including a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer is illustrated. It may be a three-layer stacked structure including a hole injection layer/hole transport layer, a light emitting layer, and an electron transport layer/electron injection layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

樹脂基板（１０）と、樹脂基板（１０）上に設けられ、表示領域（Ｄ）を構成するサブ画素毎に複数のＴＦＴ（９ｃ，９ｄ，９ｆ）が配置されたＴＦＴ層（３０）とを備え、各ＴＦＴ（９ｃ，９ｄ，９ｆ）は、ポリシリコン膜により形成された半導体層（１４）を有し、複数のＴＦＴ（９ｃ，９ｄ，９ｆ）は、半導体層（１４）の導体領域（１４ａ，１４ｃ，１４ｅ，１４ｇ）により互いに電気的に接続され、ＴＦＴ層（３０）には、半導体層（１４）の樹脂基板（１０）側に遮光膜（１２ａ）が設けられ、遮光膜（１２ａ）の周端は、半導体層（１４）の周端よりも外側に配置されている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下、「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、可撓性を有する樹脂基板上に有機ＥＬ素子等を形成したフレキシブルな有機ＥＬ表示装置が提案されている。
　例えば、特許文献１には、多結晶シリコン膜の光透過性基板側に下部遮光膜が設けられた薄膜トランジスタアレイ基板が開示されている。
特開２００５－２４１９１０号公報
　ところで、フレキシブルな有機ＥＬ表示装置においても、樹脂基板の分極が薄膜トランジスタ（thin film transistor、以下「ＴＦＴ」とも称する）の特性に影響を与えないように、ＴＦＴを構成する半導体層の樹脂基板側に遮光膜を設けることがある。ここで、画像の最小単位であるサブ画素に設けられた複数のＴＦＴの間の電気的な接続を、例えば、ポリシリコン膜からなる半導体層の（不純物イオンがドーピングされた）導体領域を介して行う場合、半導体層の樹脂基板側に遮光膜を設けると、遮光膜の（周端の）段差により、半導体層が断線するおそれがあるので、改善の余地がある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、半導体層の樹脂基板側に設けた遮光膜の段差に起因する半導体層の断線を抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、樹脂基板と、上記樹脂基板上に設けられ、表示領域を構成するサブ画素毎に複数の薄膜トランジスタが配置された薄膜トランジスタ層とを備え、上記各薄膜トランジスタは、ポリシリコン膜により形成された半導体層を有し、上記複数の薄膜トランジスタは、上記半導体層の導体領域により、互いに電気的に接続され、上記薄膜トランジスタ層には、上記半導体層の上記樹脂基板側に遮光膜が設けられた表示装置であって、上記遮光膜の周端は、上記導体領域を含む上記半導体層の周端よりも外側に配置されていることを特徴とすることを特徴とする。
　本発明によれば、半導体層の樹脂基板側に設けた遮光膜の段差に起因する半導体層の断線を抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の表示領域の平面図である。 図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の等価回路図である。 図４は、図２中のIV－IV線に沿ったＴＦＴ層及びそれを備えた有機ＥＬ表示装置の断面図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置のＴＦＴ層を構成する遮光膜及び半導体層の配置を示す平面図である。 図６は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層を示す断面図である。 図７は、本発明の第２の実施形態に係る有機ＥＬ表示装置のＴＦＴ層を構成する遮光膜及び半導体層の配置を示す平面図であり、図５に相当する図である。 図８は、本発明の第３の実施形態に係る有機ＥＬ表示装置のＴＦＴ層を構成する遮光膜及び半導体層の配置を示す平面図であり、図５に相当する図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図６は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子層を備えた表示装置として、有機ＥＬ素子層を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０の概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０を構成するＴＦＴ層３０の表示領域Ｄの主要構成の平面図である。また、図３は、有機ＥＬ表示装置５０を構成するＴＦＴ層３０の等価回路図である。また、図４は、図２中のIV－IV線に沿ったＴＦＴ層３０及びそれを備えた有機ＥＬ表示装置５０の断面図である。また、図５は、有機ＥＬ表示装置５０のＴＦＴ層３０を構成する遮光膜１２ａ及び半導体層１４の配置を示す平面図である。また、図６は、有機ＥＬ表示装置５０を構成する有機ＥＬ層３３を示す断面図である。
　有機ＥＬ表示装置５０は、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。
　表示領域Ｄには、複数のサブ画素Ｐ（図５参照）がマトリクス状に配列されている。また、表示領域Ｄでは、図５に示すように、例えば、赤色の表示を行うためのサブ画素Ｐｒ、緑色の表示を行うためのサブ画素Ｐｇ、及び青色の表示を行うためのサブ画素Ｐｂが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、隣り合う３つのサブ画素Ｐｒ、サブ画素Ｐｇ及びサブ画素Ｐｂにより、１つの画素が構成されている。
　額縁領域Ｆの図１中におけるＸ方向の正側の端部には、端子部Ｔが一方向（図１中のＹ方向）に延びるように設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中のＹ方向を折り曲げの軸として、例えば、１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中のＹ方向）に延びるように設けられている。
　有機ＥＬ表示装置５０は、図４に示すように、樹脂基板１０と、樹脂基板１０上に設けられたＴＦＴ層３０と、ＴＦＴ層３０上に発光素子層として設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０上に設けられた封止膜４５とを備えている。
　樹脂基板１０は、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
　ＴＦＴ層３０は、図４に示すように、樹脂基板１０上に順に設けられた第１ベースコート膜１１及び第２ベースコート膜１３と、第２ベースコート膜１３上にサブ画素Ｐ毎に設けられた第１ＴＦＴ９ａ（図３参照）、第２ＴＦＴ９ｂ（図３参照）、第３ＴＦＴ９ｃ、第４ＴＦＴ９ｄ、第５ＴＦＴ９ｅ（図３参照）、第６ＴＦＴ９ｆ、第７ＴＦＴ９ｇ（図３参照）及びキャパシタ９ｈと、各第１ＴＦＴ９ａ～各第７ＴＦＴ９ｇ及び各キャパシタ９ｈ上に順に設けられた保護絶縁膜２１及び平坦化膜２３とを備えている。また、ＴＦＴ層３０では、図４に示すように、上述した第２ベースコート膜１３及び保護絶縁膜２１の間において、第２ベースコート膜１３から保護絶縁膜２１に向けて、半導体層１４、ゲート絶縁膜１５、第１金属層（例えば、後述するゲート電極１６ａ等）、第１層間絶縁膜１７、第２金属層（例えば、後述する容量電極１８ａ等）、第２層間絶縁膜１９及び第３金属層（例えば、後述する初期化電源線２０ｖ等）が順に積層されている。ここで、ＴＦＴ層３０には、図２に示すように、図中のＹ方向に互いに平行に延びるように複数のゲート線Ｇが設けられている。なお、図２に示すように、隣り合う一対のゲート線Ｇにおいて、一方のゲート線Ｇ（ｎ－１）又はＧ（ｎ＋１）は、第１層間絶縁膜１７及び第２層間絶縁膜１９に形成されたコンタクトホールにより互いに電気的に接続された第１金属層の下層配線層１６ｇａと、第３金属層の上層配線層２０ｇａとにより構成され、他方のゲート線Ｇ（ｎ）は、第１層間絶縁膜１７及び第２層間絶縁膜１９に形成されたコンタクトホールを介して互いに電気的に接続された第１金属層の下層配線層１６ｇｂと、第３金属層の上層配線層２０ｇｂとにより構成されている。また、ＴＦＴ層３０には、図２に示すように、図中のＹ方向に互いに平行に延びるように複数の発光制御線１６ｅが設けられている。また、ＴＦＴ層３０には、図２に示すように、図中のＹ方向に互いに平行に延びるように複数の初期化電源線２０ｖが設けられている。また、ＴＦＴ層３０には、図２に示すように、図中のＹ方向に互いに平行に延びるように複数の第１電源線２０ｄが設けられている。また、ＴＦＴ層３０には、図２に示すように、図中のＸ方向に互いに平行に延びるように複数のソース線２２ｆが設けられている。また、ＴＦＴ層３０には、図２に示すように、図中のＸ方向に互いに平行に延びるように複数の第２電源線２２ｄが設けられている。なお、第２電源線２２ｄは、保護絶縁膜２１に形成されたコンタクトホールを介して、第１電源線２０ｄに電気的に接続されている。
　第１ベースコート膜１１、第２ベースコート膜１３、ゲート絶縁膜１５、第１層間絶縁膜１７、第２層間絶縁膜１９及び保護絶縁膜２１は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第１ＴＦＴ９ａ～第７ＴＦＴ９ｇの各ＴＦＴは、ポリシリコン膜により形成された半導体層１４と、互いに離間するように配置された第１端子電極（図３中の丸数字１参照）及び第２端子電極（図３中の丸数字２参照）と、半導体層１４の後述するチャネル領域に重なるように配置され、第１端子電極及び第２端子電極の間の導通を制御するためのゲート電極とを備えている。なお、第１ＴＦＴ９ａ～第７ＴＦＴ９ｇの各ＴＦＴの第１端子電極及び第２端子電極は、不純物イオンがドーピングされた半導体層１４の導体領域であるので、互いに電気的に接続された一対のＴＦＴにおいて、一方のＴＦＴの第１端子電極又は第２端子電極と、他方のＴＦＴの第１端子電極又は第２端子電極とは、共通の半導体層１４の導体領域により、互いに電気的に接続されている。
　第１ＴＦＴ９ａは、初期化用ＴＦＴとして設けられ、図３に示すように、各サブ画素Ｐにおいて、そのゲート電極が対応するゲート線Ｇに電気的に接続され、その第１端子電極が後述するキャパシタ９ｈのゲート電極１６ａに電気的に接続され、その第２端子電極が対応する初期化電源線２０ｖに電気的に接続されている。そして、第１ＴＦＴ９ａは、初期化電源線２０ｖの電圧をキャパシタ９ｈに印加することにより、第４ＴＦＴ９ｄのゲート電極にかかる電圧を初期化するように構成されている。なお、第１ＴＦＴ９ａのゲート電極は、図３に示すように、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ及び第７ＴＦＴ９ｇの各ゲート電極に電気的に接続されたＧ（ｎ）よりも１つ前に走査されるゲート線Ｇ（ｎ－１）に電気的に接続されている。
　第２ＴＦＴ９ｂは、補償用ＴＦＴとして設けられ、図３に示すように、各サブ画素Ｐにおいて、そのゲート電極が対応するゲート線Ｇに電気的に接続され、その第１端子電極が第４ＴＦＴ９ｄのゲート電極に電気的に接続され、その第２端子電極が第４ＴＦＴ９ｄの第２端子電極に電気的に接続されている。そして、第２ＴＦＴ９ｂは、ゲート線Ｇの選択に応じて第４ＴＦＴ９ｄをダイオード接続状態にして、第４ＴＦＴ９ｄの閾値電圧を補償するように構成されている。
　第３ＴＦＴ９ｃは、書込用ＴＦＴとして設けられ、図３に示すように、各サブ画素Ｐにおいて、そのゲート電極が対応するゲート線Ｇに電気的に接続され、その第１端子電極が対応するソース線２２ｆに電気的に接続され、その第２端子電極が第４ＴＦＴ９ｄの第１端子電極に電気的に接続されている。そして、第３ＴＦＴ９ｃは、ゲート線Ｇの選択に応じてソース線２２ｆの電圧を第４ＴＦＴ９ｄの第１端子電極に印加するように構成されている。また、第３ＴＦＴ９ｃは、断面視において、図４に示すように、第２ベースコート膜１３上に設けられた半導体層１４と、半導体層１４上にゲート絶縁膜１５を介してゲート電極として設けられた（ゲート線Ｇの）下層配線層１６ｇｂとを備えている。ここで、半導体層１４は、図４に示すように、下層配線層１６ｇｂに重なるように設けられたチャネル領域１４ｆと、チャネル領域１４ｆを挟んで互いに離間するように第３ＴＦＴ９ｃの第２端子電極及び第１端子電極としてそれぞれ設けられた導体領域１４ｅ及び導体領域１４ｇとを備えている。なお、導体領域１４ｇは、図４に示すように、ゲート絶縁膜１５、第１層間絶縁膜１７及び第２層間絶縁膜１９に形成されたコンタクトホールを介して、中継電極２０ｂに電気的に接続され、中継電極２０ｂは、保護絶縁膜２１に形成されたコンタクトホール（不図示）を介して、ソース線２２ｆに電気的に接続されている。
　第４ＴＦＴ９ｄは、駆動用ＴＦＴとして設けられ、図３に示すように、各サブ画素Ｐにおいて、そのゲート電極１６ａ（図４参照）が第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂの各第１端子電極に電気的に接続され、その第１端子電極が第３ＴＦＴ９ｃ及び第５ＴＦＴ９ｅの各第２端子電極に電気的に接続され、その第２端子電極が第２ＴＦＴ９ｂの第２端子電極及び第６ＴＦＴ９ｆの第１端子電極に電気的に接続されている。そして、第４ＴＦＴ９ｄは、そのゲート電極とその第１端子電極との間に印加される電圧に応じた駆動電流を第６ＴＦＴ９ｆの第１端子電極に印加するように構成されている。また、第４ＴＦＴ９ｄは、断面視において、図４に示すように、第２ベースコート膜１３上に設けられた半導体層１４と、半導体層１４上にゲート絶縁膜１５を介して設けられたゲート電極１６ａとを備えている。ここで、半導体層１４は、図４に示すように、ゲート電極１６ａに重なるように設けられたチャネル領域１４ｄと、チャネル領域１４ｄを挟んで互いに離間するように第４ＴＦＴ９ｄの第２端子電極及び第１端子電極としてそれぞれ設けられた導体領域１４ｃ及び導体領域１４ｅとを備えている。
　第５ＴＦＴ９ｅは、電源供給用ＴＦＴとして設けられ、図３に示すように、各サブ画素Ｐにおいて、そのゲート電極が対応する発光制御線１６ｅに電気的に接続され、その第１端子電極が対応する第２電源線２２ｄに電気的に接続され、その第２端子電極が第４ＴＦＴ９ｄの第１端子電極に電気的に接続されている。そして、第５ＴＦＴ９ｅは、発光制御線１６ｅの選択に応じて第２電源線２２ｄの電圧を第４ＴＦＴ９ｄの第１端子電極に印加するように構成されている。
　第６ＴＦＴ９ｆは、発光制御用ＴＦＴとして設けられ、図３に示すように、各サブ画素Ｐにおいて、そのゲート電極が対応する発光制御線１６ｅに電気的に接続され、その第１端子電極が第４ＴＦＴ９ｄの第２端子電極に電気的に接続され、その第２端子電極が後述する有機ＥＬ素子３５の第１電極３１に電気的に接続されている。そして、第６ＴＦＴ９ｆは、発光制御線１６ｅの選択に応じて上記駆動電流を有機ＥＬ素子３５に印加するように構成されている。また、第６ＴＦＴ９ｆは、断面視において、図４に示すように、第２ベースコート膜１３上に設けられた半導体層１４と、半導体層１４上にゲート絶縁膜１５を介してゲート電極として設けられた発光制御線１６ｅとを備えている。ここで、半導体層１４は、図４に示すように、発光制御線１６ｅに重なるように設けられたチャネル領域１４ｂと、チャネル領域１４ｂを挟んで互いに離間するように第６ＴＦＴ９ｆの第２端子電極及び第１端子電極としてそれぞれ設けられた導体領域１４ａ及び導体領域１４ｃとを備えている。なお、導体領域１４ａは、図４に示すように、ゲート絶縁膜１５、第１層間絶縁膜１７及び第２層間絶縁膜１９に形成されたコンタクトホールを介して、中継電極２０ａに電気的に接続され、中継電極２０ａは、保護絶縁膜２１及び平坦化膜２３に形成されたコンタクトホール（不図示）を介して、第１電極３１に電気的に接続されている。
　第７ＴＦＴ９ｇは、陽極放電用ＴＦＴとして設けられ、図４に示すように、各画素Ｐにおいて、そのゲート電極が対応するゲート線Ｇに電気的に接続され、その第１端子電極が有機ＥＬ素子３５の第１電極３１に電気的に接続され、その第２端子電極が対応する初期化電源線２０ｖに電気的に接続されている。そして、第７ＴＦＴ９ｇは、ゲート線Ｇの選択に応じて有機ＥＬ素子３５の第１電極３１に蓄積した電荷をリセットするように構成されている。
　第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第５ＴＦＴ９ｅ及び第７ＴＦＴ９ｇは、断面視において、第３ＴＦＴ９ｃ等と同様に、第２ベースコート膜１３上に設けられた半導体層１４と、半導体層１４上にゲート絶縁膜１５を介して設けられたゲート電極とを備えている。ここで、半導体層１４は、図２及び図５に示すように、平面視で屈曲すると共に枝分かれすることにより、第１ＴＦＴ９ａ～第７ＴＦＴ９ｇにおいて、一繋がりに設けられている。さらに、半導体層１４の樹脂基板１０側には、図５に示すように、樹脂基板１０の光入射による分極を抑制して、第１ＴＦＴ９ａ～第７ＴＦＴ９ｇの各ＴＦＴの閾値のシフトを抑制するための遮光膜１２ａが設けられている。
　遮光膜１２ａは、例えば、厚さ５０ｎｍ～１００ｎｍ程度のモリブデン膜、チタン膜、アルミニウム膜等の金属膜により構成され、第１ベースコート膜１１及び第２ベースコート膜１３の間に設けられている。ここで、遮光膜１２ａの周端は、図５に示すように、半導体層１４の周端よりも外側に配置されているので、半導体層１４は、遮光膜１２ａの周端に起因する第２ベースコート膜１３の表面段差上に設けられていない。また、遮光膜１２ａは、図５に示すように、図中のＸ方向に隣り合う複数のサブ画素Ｐにおいて、一体に設けられている。
　キャパシタ９ｈは、図４に示すように、ゲート電極１６ａと、ゲート電極１６ａ上に設けられた第１層間絶縁膜１７と、第１層間絶縁膜１７上にゲート電極１６ａに重なるように設けられた容量電極１８ａとを備えている。また、キャパシタ９ｈは、図３に示すように、各サブ画素Ｐにおいて、そのゲート電極１６ａが第４ＴＦＴ９ｄのゲート電極１６ａと一体に形成されることにより、第４ＴＦＴ９ｄのゲート電極１６ａに電気的に接続されていると共に、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂの各第１端子電極に電気的に接続され、その容量電極１８ａが第２層間絶縁膜１９及び保護絶縁膜２１に形成されたコンタクトホール（不図示）を介して対応する第２電源線２２ｄに電気的に接続されている。そして、キャパシタ９ｈは、対応するゲート線Ｇが選択状態のときに対応するソース線２２ｆの電圧を蓄電し、蓄電した電圧を保持することにより、対応するゲート線Ｇが非選択状態のときに第４ＴＦＴ９ｄのゲート電極１６ａにかかる電圧を維持するように構成されている。
　平坦化膜２３は、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ（spin on glass）材料等により構成されている。
　有機ＥＬ素子層４０は、図４に示すように、複数のサブ画素Ｐに対応して、マトリクス状に配列するように複数の発光素子として設けられた複数の有機ＥＬ素子３５と、各有機ＥＬ素子３５の第１電極３１の周端部を覆うように全てのサブ画素Ｐに共通して格子状に設けられたエッジカバー３２とを備えている。
　有機ＥＬ素子３５は、図４に示すように、各サブ画素Ｐにおいて、ＴＦＴ層３０の平坦化膜２３上に設けられた第１電極３１と、第１電極３１上に設けられた有機ＥＬ層３３と、有機ＥＬ層３３上に設けられた第２電極３４とを備えている。
　第１電極３１は、保護絶縁膜２１及び平坦化膜２３に形成されたコンタクトホール（不図示）、並びに中継電極２０ａを介して、各サブ画素Ｐの第６ＴＦＴ９ｆの第２端子電極に電気的に接続されている。また、第１電極３１は、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１は、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　有機ＥＬ層３３は、図６に示すように、第１電極３１上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１と有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１から有機ＥＬ層３３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１から有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極３１及び第２電極３４による電圧印加の際に、第１電極３１及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、図４に示すように、各有機ＥＬ層３３及びエッジカバー３２を覆うように全てのサブ画素Ｐに共通して設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　エッジカバー３２は、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。
　封止膜４５は、図４に示すように、第２電極３４を覆うように設けられ、第２電極３４上に順に積層された第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３を備え、有機ＥＬ素子層３５の有機ＥＬ層３３を水分や酸素から保護するように構成されている。
　第１無機封止膜４１及び第２無機封止膜４３は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。
　有機封止膜４２は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
　上記構成の有機ＥＬ表示装置５０では、各サブ画素Ｐにおいて、まず、発光制御線１６ｅが選択されて非活性状態とされると、有機ＥＬ素子３５が非発光状態となる。その非発光状態で、前段のゲート線Ｇ（ｎ－１）が選択され、そのゲート線Ｇ（ｎ－１）を介してゲート信号が第１ＴＦＴ９ａに入力されることにより、第１ＴＦＴ９ａがオン状態となり、対応する初期化電源線２０ｖの初期化信号がキャパシタ９ｈに印加されると共に、第４ＴＦＴ９ｄがオン状態となる。これにより、キャパシタ９ｈの電荷が放電されて、第４ＴＦＴ９ｄのゲート電極１６ａにかかる電圧が初期化される。次に、自段のゲート線Ｇ（ｎ）が選択されて活性状態とされることにより、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃがオン状態となり、対応するソース線２２ｆを介して伝達されるソース信号に対応する所定の電圧がダイオード接続状態の第４ＴＦＴ９ｄを介してキャパシタ９ｈに書き込まれると共に、第７ＴＦＴ９ｇがオン状態となり、初期化電源線２０ｖを介して初期化信号が有機ＥＬ素子３５の第１電極３１に印加されて第１電極３１に蓄積した電荷がリセットされる。その後、発光制御線１６ｅが選択されて、第５ＴＦＴ９ｅ及び第６ＴＦＴ９ｆがオン状態となり、駆動用ＴＦＴ９ｄのゲート電極１６ａにかかる電圧に応じた駆動電流が第２電源線２２ｄから有機ＥＬ素子３５に供給される。このようにして、有機ＥＬ表示装置５０では、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　次に、本実施形態の有機ＥＬ表示装置５０の製造方法について説明する。なお、有機ＥＬ表示装置５０の製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子層形成工程及び封止膜形成工程を備える。
　＜ＴＦＴ層形成工程＞
　まず、例えば、ガラス基板上に形成した樹脂基板１０上に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、酸化シリコン膜等の無機絶縁膜（厚さ５００ｎｍ程度）を成膜することにより、第１ベースコート膜１１を形成する。
　続いて、ベースコート膜１１が形成された基板全体に、例えば、スパッタリング法により、モリブデン膜（厚さ７５ｎｍ程度）等の金属膜を成膜した後に、その金属膜をパターニングして、遮光膜１２ａを形成する。
　その後、遮光膜１２ａが形成された基板全体に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（厚さ５００ｎｍ程度）を成膜することにより、第２ベースコート膜１３を形成する。
　さらに、第２ベースコート膜１３が形成された基板全体に、例えば、プラズマＣＶＤ法により、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜し、そのアモルファスシリコン膜をレーザーアニール等により結晶化してポリシリコン膜を形成した後に、そのポリシリコン膜をパターニングして、半導体層１４を形成する。
　続いて、半導体層１４が形成された基板全体に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（厚さ１００ｎｍ程度）を成膜して、ゲート絶縁膜１５を形成する。
　その後、ゲート絶縁膜１５が形成された基板全体に、例えば、スパッタリング法により、アルミニウム膜（厚さ３５０ｎｍ程度）及び窒化モリブデン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、その金属積層膜をパターニングして、ゲート電極１６ａ等を形成する。
　さらに、ゲート電極１６ａ等をマスクとして、半導体層１４に不純物イオンをドーピングすることにより、半導体層１４にチャネル領域１４ｂ、１４ｄ及び１４ｆ、並びに導体領域１４ａ、１４ｃ、１４ｅ及び１４ｇを形成する。
　続いて、半導体層１４に不純物イオンがドーピングされた基板全体に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（厚さ１００ｎｍ程度）を成膜して、第１層間絶縁膜１７を形成する。
　その後、第１層間絶縁膜１７が形成された基板全体に、例えば、スパッタリング法により、アルミニウム膜（厚さ３５０ｎｍ程度）及び窒化モリブデン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、その金属積層膜をパターニングして、容量電極１８ａ等を形成する。
　さらに、容量電極１８ａ等が形成された基板全体に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（厚さ１００ｎｍ程度）を成膜した後に、適宜下層の無機絶縁膜と同時にパターニングして、コンタクトホールを形成することにより、第２層間絶縁膜１９を形成する。
　続いて、第２層間絶縁膜１９が形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ３００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、その金属積層膜をパターニングして、第１電源線２０ｄ等を形成する。
　その後、第１電源線２０ｄ等が形成された基板全体に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（厚さ１００ｎｍ程度）を成膜した後に、適宜パターニングしてコンタクトホールを形成することにより、保護絶縁膜２１を形成する。
　さらに、保護絶縁膜２１が形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ３００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、その金属積層膜をパターニングして、ソース線２２ｆ等を形成する。
　最後に、ソース線２２ｆ等が形成された基板全体に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、コンタクトホールを有する平坦化膜２３を形成する。
　以上のようにして、ＴＦＴ層３０を形成することができる。
　＜有機ＥＬ素子層形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層３０の平坦化膜２３上に、周知の方法を用いて、第１電極３１、エッジカバー３２、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）及び第２電極３４を形成して、有機ＥＬ素子層４０を形成する。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層４０が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第１無機封止膜４１を形成する。
　続いて、第１無機封止膜４１が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜４２を形成する。
　その後、有機封止膜４２が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜４３を形成することにより、封止膜４５を形成する。
　最後に、封止膜４５が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板１０のガラス基板側からレーザー光を照射することにより、樹脂基板１０の下面からガラス基板を剥離させ、ガラス基板を剥離させた樹脂基板１０の下面に保護シート（不図示）を貼付する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０を製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０によれば、遮光膜１２ａの周端が半導体層１４の周端よりも外側に配置されているので、半導体層１４が遮光膜１２ａの周端に起因する第２ベースコート膜１３の表面段差上に設けられていないことになる。これにより、半導体層１４が第２ベースコート膜１３の表面における平坦な部分だけに設けられているので、半導体層１４の樹脂基板１０側に設けた遮光膜１２ａの段差に起因する半導体層１４の断線を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０によれば、遮光膜１２ａが隣り合う複数のサブ画素Ｐにおいて、一体に設けられているので、例えば、遮光膜１２ａに端部から所定の電圧を印加して、表示領域Ｄ全体に配置された遮光膜１２ａの電位を固定することにより、第１ＴＦＴ９ａ～第７ＴＦＴ９ｇの各ＴＦＴの閾値のばらつきを抑制することができ、各ＴＦＴの特性を安定化させることができる。
　《第２の実施形態》
　図７は、本発明に係る表示装置の第２の実施形態を示している。ここで、図７は、本実施形態の有機ＥＬ表示装置のＴＦＴ層を構成する遮光膜１２ｂ及び半導体層１４の配置を示す平面図であり、上記第１の実施形態で説明した図５に相当する図である。なお、以下の実施形態において、図１～図６と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、隣り合う複数のサブ画素Ｐにおいて、遮光膜１２ａが一体に設けられた有機ＥＬ表示装置５０を例示したが、本実施形態では、サブ画素Ｐ毎に遮光膜１２ｂが切り離されて設けられた有機ＥＬ表示装置を例示する。
　本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、例えば、矩形状に設けられた表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、樹脂基板１０と、樹脂基板１０上に設けられたＴＦＴ層と、ＴＦＴ層上に設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０上に設けられた封止膜４５とを備えている。
　本実施形態の有機ＥＬ表示装置を構成するＴＦＴ層は、第１ベースコート膜１１及び第２ベースコート膜１３の間において、上記第１の実施形態の遮光膜１２ａの代わりに遮光膜１２ｂが設けられているだけで、その他の構成が上記第１の実施形態の有機ＥＬ表示装置５０を構成するＴＦＴ層３０と実質的に同じになっている。
　遮光膜１２ｂは、例えば、厚さ５０ｎｍ～１００ｎｍ程度のモリブデン膜、チタン膜、アルミニウム膜等の金属膜により構成され、第１ベースコート膜１１及び第２ベースコート膜１３の間に設けられている。ここで、遮光膜１２ｂの周端は、図７に示すように、半導体層１４の周端よりも外側に配置されているので、半導体層１４は、遮光膜１２ｂの周端に起因する第２ベースコート膜１３の表面段差上に設けられていない。また、遮光膜１２ｂは、図７に示すように、サブ画素Ｐ毎に、切り離されて独立して設けられている。
　本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ、第４ＴＦＴ９ｄ、第５ＴＦＴ９ｅ、第６ＴＦＴ９ｆ及び第７ＴＦＴ９ｇを介して、有機ＥＬ層３３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０の製造方法におけるＴＦＴ層形成工程において、遮光膜１２ａのパターン形状を変更することにより、製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置によれば、遮光膜１２ｂの周端が半導体層１４の周端よりも外側に配置されているので、半導体層１４が遮光膜１２ｂの周端に起因する第２ベースコート膜１３の表面段差上に設けられていないことになる。これにより、半導体層１４が第２ベースコート膜１３の表面における平坦な部分だけに設けられているので、半導体層１４の樹脂基板１０側に設けた遮光膜１２ｂの段差に起因する半導体層１４の断線を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置によれば、遮光膜１２ｂがサブ画素Ｐ毎に切り離されて設けられているので、仮に、遮光膜１２ｂの１つにクラックが形成されても、そのクラックが他の遮光膜１２ｂに伝搬することを抑制することができる。
　また、本実施形態の有機ＥＬ表示装置によれば、遮光膜１２ｂがサブ画素Ｐ毎に切り離されて設けられているので、遮光膜１２ｂに加わる応力が分散され、樹脂基板１０及びそれを備えた有機ＥＬ表示装置全体の反りを抑制することができる。
　《第３の実施形態》
　図８は、本発明に係る表示装置の第３の実施形態を示している。ここで、図８は、本実施形態の有機ＥＬ表示装置のＴＦＴ層を構成する遮光膜１２ｃ及び半導体層１４の配置を示す平面図であり、上記第１の実施形態で説明した図５に相当する図である。
　上記第１の実施形態では、隣り合う複数のサブ画素Ｐにおいて、遮光膜１２ａが一体に設けられた有機ＥＬ表示装置５０を例示したが、本実施形態では、隣り合う複数のサブ画素Ｐにおいて、遮光膜１２ｃが連結部Ｌにより連結するように設けられた有機ＥＬ表示装置を例示する。
　本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、例えば、矩形状に設けられた表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、樹脂基板１０と、樹脂基板１０上に設けられたＴＦＴ層と、ＴＦＴ層上に設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０上に設けられた封止膜４５とを備えている。
　本実施形態の有機ＥＬ表示装置を構成するＴＦＴ層は、第１ベースコート膜１１及び第２ベースコート膜１３の間において、上記第１の実施形態の遮光膜１２ａの代わりに遮光膜１２ｃが設けられているだけで、その他の構成が上記第１の実施形態の有機ＥＬ表示装置５０を構成するＴＦＴ層３０と実質的に同じになっている。
　遮光膜１２ｃは、例えば、厚さ５０ｎｍ～１００ｎｍ程度のモリブデン膜、チタン膜、アルミニウム膜等の金属膜により構成され、第１ベースコート膜１１及び第２ベースコート膜１３の間に設けられている。ここで、遮光膜１２ｃの周端は、図８に示すように、半導体層１４の周端よりも外側に配置されているので、半導体層１４は、遮光膜１２ｃの周端に起因する第２ベースコート膜１３の表面段差上に設けられていない。また、遮光膜１２ｃは、図８に示すように、図中のＸ方向に隣り合う複数のサブ画素Ｐにおいて、線状の連結部Ｌにより連結するように設けられている。
　本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ、第４ＴＦＴ９ｄ、第５ＴＦＴ９ｅ、第６ＴＦＴ９ｆ及び第７ＴＦＴ９ｇを介して、有機ＥＬ層３３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０の製造方法におけるＴＦＴ層形成工程において、遮光膜１２ａのパターン形状を変更することにより、製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置によれば、遮光膜１２ｃの周端が半導体層１４の周端よりも外側に配置されているので、半導体層１４が遮光膜１２ｃの周端に起因する第２ベースコート膜１３の表面段差上に設けられていないことになる。これにより、半導体層１４が第２ベースコート膜１３の表面における平坦な部分だけに設けられているので、半導体層１４の樹脂基板１０側に設けた遮光膜１２ｃの段差に起因する半導体層１４の断線を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置によれば、隣り合う複数のサブ画素Ｐにおいて、遮光膜１２ｃが連結部Ｌだけにより連結するように設けられているので、仮に、１つのサブ画素Ｐに配置する遮光膜１２ｃにクラックが形成されても、そのクラックが他のサブ画素Ｐに配置する遮光膜１２ｃに伝搬することを抑制することができる。
　また、本実施形態の有機ＥＬ表示装置によれば、隣り合う複数のサブ画素Ｐにおいて、遮光膜１２ｃが連結部Ｌだけにより連結するように設けられているので、遮光膜１２ｃに加わる応力が分散され、樹脂基板１０及びそれを備えた有機ＥＬ表示装置全体の反りを抑制することができる。
　また、本実施形態の有機ＥＬ表示装置によれば、隣り合う複数のサブ画素Ｐにおいて、遮光膜１２ｃが連結部Ｌにより連結するように設けられているので、例えば、遮光膜１２ｃに端部から所定の電圧を印加して、表示領域Ｄ全体に配置された遮光膜１２ｃの電位を固定することにより、第１ＴＦＴ９ａ～第７ＴＦＴ９ｇの各ＴＦＴの閾値のばらつきを抑制することができ、各ＴＦＴの特性を安定化させることができる。
　《その他の実施形態》
　上記各実施形態では、半導体層１４の周端よりも外側に周端が配置されるようにパターニングされた遮光膜１２ａ、１２ｂ及び１２ｃを例示したが、遮光膜は、表示領域Ｄの全面にべた状に設けられていてもよい。
　また、上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができ、例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｄ　　　　表示領域
Ｌ　　　　連結部
Ｐ　　　　サブ画素
９ａ　　　第１ＴＦＴ（第１薄膜トランジスタ）
９ｂ　　　第２ＴＦＴ（第２薄膜トランジスタ）
９ｃ　　　第３ＴＦＴ（第３薄膜トランジスタ）
９ｄ　　　第４ＴＦＴ（第４薄膜トランジスタ）
９ｅ　　　第５ＴＦＴ（第５薄膜トランジスタ）
９ｆ　　　第６ＴＦＴ（第６薄膜トランジスタ）
９ｇ　　　第７ＴＦＴ（第７薄膜トランジスタ）
１０　　　樹脂基板
１１　　　第１ベースコート膜
１２ａ，１２ｂ，１２ｃ　　遮光膜
１３　　　第２ベースコート膜
１４　　　半導体層
１４ａ，１４ｃ，１４ｅ，１４ｇ　　導体領域
３０　　　ＴＦＴ層（薄膜トランジスタ層）
３５　　　有機ＥＬ素子（有機エレクトロルミネッセンス素子、発光素子）
４０　　　有機ＥＬ素子層（発光素子層）
４５　　　封止膜
５０　　　有機ＥＬ表示装置

Claims (10)

  1. 　樹脂基板と、
    　上記樹脂基板上に設けられ、表示領域を構成するサブ画素毎に複数の薄膜トランジスタが配置された薄膜トランジスタ層とを備え、
    　上記各薄膜トランジスタは、ポリシリコン膜により形成された半導体層を有し、
    　上記複数の薄膜トランジスタは、上記半導体層の導体領域により、互いに電気的に接続され、
    　上記薄膜トランジスタ層には、上記半導体層の上記樹脂基板側に遮光膜が設けられた表示装置であって、
    　上記遮光膜の周端は、上記導体領域を含む上記半導体層の周端よりも外側に配置されていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記遮光膜は、上記サブ画素毎に切り離されて設けられていることを特徴とする表示装置。
  3. 　請求項１に記載された表示装置において、
    　上記遮光膜は、隣り合う複数の上記サブ画素において、一体に設けられていることを特徴とする表示装置。
  4. 　請求項１に記載された表示装置において、
    　上記遮光膜は、隣り合う複数の上記サブ画素において、線状の連結部により連結するように設けられていることを特徴とする表示装置。
  5. 　樹脂基板と、
    　上記樹脂基板上に設けられ、表示領域を構成するサブ画素毎に複数の薄膜トランジスタが配置された薄膜トランジスタ層とを備え、
    　上記各薄膜トランジスタは、ポリシリコン膜により形成された半導体層を有し、
    　上記複数の薄膜トランジスタは、上記半導体層の導体領域により、互いに電気的に接続され、
    　上記薄膜トランジスタ層には、上記半導体層の上記樹脂基板側に遮光膜が設けられた表示装置であって、
    　上記遮光膜は、上記表示領域の全面に設けられていることを特徴とする表示装置。
  6. 　請求項１～５の何れか１つに記載された表示装置において、
    　上記薄膜トランジスタ層は、上記樹脂基板上に順に積層された第１ベースコート膜及び第２ベースコート膜を備え、
    　上記遮光膜は、上記第１ベースコート膜及び上記第２ベースコート膜の間に設けられていることを特徴とする表示装置。
  7. 　請求項１～６の何れか１つに記載された表示装置において、
    　上記遮光膜は、金属膜により形成されていることを特徴とする表示装置。
  8. 　請求項１～７の何れか１つに記載された表示装置において、
    　上記導体領域には、不純物イオンがドーピングされていることを特徴とする表示装置。
  9. 　請求項１～８の何れか１つに記載された表示装置において、
    　上記薄膜トランジスタ層上に設けられ、複数の上記サブ画素に対応して複数の発光素子が配列された発光素子層と、
    　上記発光素子層上に設けられた封止膜とを備えていることを特徴とする表示装置。
  10. 　請求項９に記載された表示装置において、
    　上記各発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする表示装置。
PCT/JP2022/020213 2022-05-13 2022-05-13 表示装置 Ceased WO2023218637A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/850,776 US20250228073A1 (en) 2022-05-13 2022-05-13 Display device
PCT/JP2022/020213 WO2023218637A1 (ja) 2022-05-13 2022-05-13 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/020213 WO2023218637A1 (ja) 2022-05-13 2022-05-13 表示装置

Publications (1)

Publication Number Publication Date
WO2023218637A1 true WO2023218637A1 (ja) 2023-11-16

Family

ID=88730183

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/020213 Ceased WO2023218637A1 (ja) 2022-05-13 2022-05-13 表示装置

Country Status (2)

Country Link
US (1) US20250228073A1 (ja)
WO (1) WO2023218637A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202410503A (zh) * 2022-08-23 2024-03-01 力晶積成電子製造股份有限公司 電容器結構及半導體結構

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056025A (ja) * 2008-08-29 2010-03-11 Casio Comput Co Ltd 発光パネル及び発光パネルの製造方法
JP2011009704A (ja) * 2009-05-26 2011-01-13 Seiko Epson Corp 薄膜装置、薄膜装置を備えた可撓性回路基板、及び薄膜装置の製造方法
JP2017207744A (ja) * 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
JP2019138938A (ja) * 2018-02-06 2019-08-22 株式会社ジャパンディスプレイ 表示装置
US20200395433A1 (en) * 2019-06-11 2020-12-17 Samsung Display Co., Ltd. Display device
KR20210081759A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 표시장치 및 그 제조방법
US20210249495A1 (en) * 2020-02-07 2021-08-12 Samsung Display Co., Ltd. Display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056025A (ja) * 2008-08-29 2010-03-11 Casio Comput Co Ltd 発光パネル及び発光パネルの製造方法
JP2011009704A (ja) * 2009-05-26 2011-01-13 Seiko Epson Corp 薄膜装置、薄膜装置を備えた可撓性回路基板、及び薄膜装置の製造方法
JP2017207744A (ja) * 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
JP2019138938A (ja) * 2018-02-06 2019-08-22 株式会社ジャパンディスプレイ 表示装置
US20200395433A1 (en) * 2019-06-11 2020-12-17 Samsung Display Co., Ltd. Display device
KR20210081759A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 표시장치 및 그 제조방법
US20210249495A1 (en) * 2020-02-07 2021-08-12 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20250228073A1 (en) 2025-07-10

Similar Documents

Publication Publication Date Title
WO2021161465A1 (ja) 表示装置
US12310201B2 (en) Display device with slits and island-shaped protruding portions in the bending regions
US20240164151A1 (en) Display device
CN116982100A (zh) 显示装置
WO2019187121A1 (ja) 表示装置
US20220344423A1 (en) Display device and method for manufacturing same
WO2023218637A1 (ja) 表示装置
WO2020179026A1 (ja) 表示装置及びその製造方法
US12532607B2 (en) Display device and method for manufacturing same
WO2023062696A1 (ja) 表示装置
US12610616B2 (en) Display device and method for manufacturing same
US20250063920A1 (en) Display device
CN114846907B (zh) 显示装置
US20230329038A1 (en) Display device and method for manufacturing same
US20250048836A1 (en) Display device
CN115836588B (zh) 显示装置
US20240357887A1 (en) Display device
WO2024013806A1 (ja) 表示装置
WO2025186907A1 (ja) 表示装置及びその製造方法
WO2023175794A1 (ja) 表示装置及びその製造方法
US20250294964A1 (en) Display device
WO2024105749A1 (ja) 表示装置
WO2022215196A1 (ja) 表示装置
WO2022230060A1 (ja) 表示装置
WO2025104776A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22941714

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18850776

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22941714

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP

WWP Wipo information: published in national office

Ref document number: 18850776

Country of ref document: US