WO2023188021A1 - 高周波電源装置およびその制御方法 - Google Patents

高周波電源装置およびその制御方法 Download PDF

Info

Publication number
WO2023188021A1
WO2023188021A1 PCT/JP2022/015598 JP2022015598W WO2023188021A1 WO 2023188021 A1 WO2023188021 A1 WO 2023188021A1 JP 2022015598 W JP2022015598 W JP 2022015598W WO 2023188021 A1 WO2023188021 A1 WO 2023188021A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
period
value
power supply
class
Prior art date
Application number
PCT/JP2022/015598
Other languages
English (en)
French (fr)
Inventor
峻治 畑
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/015598 priority Critical patent/WO2023188021A1/ja
Publication of WO2023188021A1 publication Critical patent/WO2023188021A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present disclosure relates to a high frequency power supply device and a control method thereof.
  • the power transmission equipment of the wireless power supply system is equipped with an inverter circuit that generates high-frequency AC power from a DC power source.
  • Patent Document 1 Japanese Patent No. 5,670,869 discloses a class E inverter in which the above inverter circuit is configured with a class E amplifier. Class E inverters can reduce losses that occur during switching due to internal resonance in the circuit, and are therefore expected to make the entire wireless power supply system more efficient and smaller.
  • a method using intermittent operation is known as a method of controlling the output power of an inverter circuit. By providing a period in which no power is output through intermittent operation, the average output power of the inverter circuit can be adjusted without changing the switching frequency and duty ratio of the switching elements that constitute the inverter circuit.
  • the present disclosure has been made in consideration of the above-mentioned problems, and one of its purposes is to improve switching elements constituting the class E inverter when intermittent operation is performed in a high frequency power supply device equipped with the class E inverter.
  • the purpose is to prevent overvoltage between the main electrodes.
  • the high frequency power supply device of one embodiment includes a class E inverter, the class E inverter has a first switching element, and converts DC power to AC power by turning on and off the first switching element. Further, the high frequency power supply device includes a second switching element and a rectifying element. The second switching element switches whether or not direct current power is input to the E class inverter. The rectifying element allows current to flow from ground to the class E inverter when the second switching element is off.
  • the control unit controls on/off of the first switching element and the second switching element. The control section periodically turns on and off the first switching element and maintains the second switching element in an on state during an operation period of the class E inverter.
  • the control unit maintains both the first switching element and the second switching element in an off state during a stop period of the class E inverter.
  • the control section periodically turns on and off the first switching element and maintains the second switching element in the off state during a transition period immediately before the stop period in the operation period.
  • the first switching element when intermittent operation is performed in a high frequency power supply device equipped with a class E inverter, the first switching element is periodically turned on and off during the transition period immediately before the stop period in the operation period. and maintains the second switching element in an off state. Thereby, overvoltage can be prevented between the main electrodes of the first switching element constituting the class E inverter.
  • FIG. 1 is a configuration diagram of a high frequency power supply device in Embodiment 1.
  • FIG. FIG. 2 is a configuration diagram showing a first modification of the class E inverter of FIG. 1;
  • FIG. 2 is a configuration diagram showing a second modification of the class E inverter of FIG. 1;
  • FIG. 2 is a configuration diagram showing a third modification of the class E inverter of FIG. 1;
  • FIG. 3 is a diagram for explaining the flow of direct current when switching element SW2 is on.
  • FIG. 3 is a diagram for explaining the flow of direct current immediately after switching element SW2 is turned off.
  • 2 is a diagram showing a resonant section 35 of the class E inverter 30 of FIG. 1.
  • FIG. 3 is a diagram showing a resonant section 36 of the class E inverter 31 of FIG. 2.
  • FIG. 3 is a diagram conceptually showing an example of an on/off control signal of switching element SW1 and a detection signal of current detector 41.
  • FIG. FIG. 3 is a diagram conceptually showing an on/off operation signal of a switching element SW2.
  • FIG. 7 is a timing chart showing changes in the collector-emitter voltage Vce1 of the switching element SW1 when no advance time is provided.
  • FIG. 6 is a timing chart showing changes in the collector-emitter voltage Vce1 of the switching element SW1 when a lead time is provided.
  • 7 is a flowchart showing the control operation of the control unit in the high frequency power supply device of the second embodiment.
  • FIG. 1 is a configuration diagram of a high frequency power supply device according to the first embodiment.
  • the high frequency power supply device 10 includes a direct current (DC) power supply 20, a current detector 41, a switching element SW2, a diode D, a class E inverter 30, a voltage detector 42, and a control section 40.
  • the class E inverter 30 includes an input inductor L1, a switching element SW1, a parallel capacitor C1, a resonant inductor L2, and a resonant capacitor C2.
  • the class E inverter 30 is also referred to as a class E amplifier.
  • the output capacitance of the switching element SW1 is indicated as Coss.
  • the switching element SW1 is also referred to as a first switching element, and the switching element SW2 is also referred to as a second switching element.
  • Class E inverter 30 is connected between input node N1 and output node N3.
  • Switching element SW2 is connected between DC power supply 20 and input node N1.
  • Diode D is connected in a reverse bias direction between input node N1 and ground GND.
  • a load R is connected between the output node N3 and the ground GND.
  • the load R may be, for example, a motor that consumes power or a battery for storing electricity.
  • the high frequency power supply device 10 may be connected to a wireless power supply system as the load R.
  • the input inductor L1 is connected between the input node N1 and the intermediate node N2.
  • Switching element SW1 and parallel capacitor C1 are connected in parallel to each other between intermediate node N2 and ground GND.
  • Resonant capacitor C2 and resonant inductor L2 are connected in series in this order between intermediate node N2 and output node N3.
  • the switching element SW1 is switched in accordance with the resonant frequency of a resonant circuit constituted by a capacitor and an inductor. This makes it possible to turn on the switching element SW1 (ZVS: zero volt switching) when the voltage between the main electrodes of the switching element SW1 (corresponding to the voltage Vce1 between the collector and emitter of the bipolar transistor) is 0V. Become. As a result, power loss that occurs at the timing when switching element SW1 is turned on can be reduced.
  • the class E inverter 30 can also have a configuration other than that shown in FIG. A brief explanation will be given below with reference to FIGS. 2 to 4.
  • FIG. 2 is a configuration diagram showing a first modification of the E class inverter of FIG. 1.
  • the E class inverter 31 of the high frequency power supply device 11 in FIG. 2 differs from the E class inverter 30 in the high frequency power supply device 10 in FIG. 1 in that it further includes an output capacitor C3 connected in parallel with the load R.
  • the other points in FIG. 2 are the same as in FIG. 1, so the same or corresponding parts are given the same reference numerals and the description will not be repeated.
  • FIG. 3 is a configuration diagram showing a second modification of the E class inverter of FIG. 1.
  • the class E inverter 32 of the high frequency power supply device 12 of FIG. 3 differs from the class E inverter 30 of the high frequency power supply device 10 of FIG. 1 in that it includes switching elements SW1a and SW1b of a push-pull structure.
  • the class E inverter 32 includes input inductors L1a, L1b, switching elements SW1a, SW1b, parallel capacitors C1a, C1b, resonant capacitors C2a, C2b, and resonant inductors L2a, L2b.
  • Class E inverter 32 is connected between input node N1 and first output node N3a and second output node N3b.
  • the input inductor L1a is connected between the input node N1 and the first intermediate node N2a.
  • Input inductor L1b is connected between input node N1 and second intermediate node N2b.
  • Switching elements SW1a and SW1b are connected in series between intermediate nodes N2a and N2b. Both emitters of switching elements SW1a and SW1b are connected to a common connection node N4.
  • Connection node N4 is connected to ground GND.
  • Parallel capacitor C1a is connected in parallel with switching element SW1a
  • parallel capacitor C1b is connected in parallel with switching element SW1b.
  • Resonant capacitor C2a and resonant inductor L2a are connected in this order between first intermediate node N2a and first output node N3a.
  • Resonant capacitor C2b and resonant inductor L2b are connected in this order between second intermediate node N2b and second output node N3b.
  • a load R is connected between the first output node N3a and the second output node N3b.
  • FIG. 4 is a configuration diagram showing a third modification of the E class inverter of FIG. 1.
  • the class E inverter 33 of the high frequency power supply device 13 in FIG. 4 is a modification of the class E inverter 32 of the high frequency power supply device 12 in FIG. 3.
  • class E inverter 33 in FIG. 4 differs from class E inverter 32 in FIG. 3 in that it further includes output capacitors C3a and C3b.
  • Output capacitor C3a is connected between first output node N3a and ground GND.
  • Output capacitor C3b is connected between second output node N3b and ground GND.
  • the class E inverter may be a circuit that improves the basic circuit configuration of the class E amplifier circuit.
  • the DC power supply 20 is a circuit that outputs DC power.
  • the DC power supply 20 may include a switching circuit such as a DC/DC converter, or may be a circuit that rectifies AC power from a power system and outputs DC power.
  • the input inductor L1 functions as an input filter that allows only direct current to pass through. Thereby, the input inductor L1 suppresses the ripple current generated by the on/off operation of the switching element SW1.
  • the switching elements SW1 and SW2 may be MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) or IGBTs (Insulated Gate Bipolar Transistors).
  • MOSFETs Metal Oxide Semiconductor Field-Effect Transistors
  • IGBTs Insulated Gate Bipolar Transistors
  • the switching elements SW1 and SW2 are turned on and off based on a control signal supplied from the control unit 40.
  • the switching element SW2 is turned on and off in synchronization with the intermittent operation of the class E inverter 30, as will be described later.
  • diode D differs when switching element SW2 is on and off.
  • FIG. 5A is a diagram for explaining the flow of direct current when switching element SW2 is on. As shown in FIG. 5A, diode D prevents current from flowing from the collector of switching element SW2 to ground when switching element SW2 is on.
  • FIG. 5B is a diagram for explaining the flow of DC current immediately after switching element SW2 is turned off. Immediately after the switching element SW2 is turned off, the current that continues to flow through the input inductor L1 is caused to flow from the ground GND through the diode D.
  • a switching element SW3 (so-called synchronous rectifier) composed of a MOSFET, a bipolar transistor, an IGBT, or the like may be used.
  • the on/off timing of the switching element SW3 is the inversion of the on/off timing of the switching element SW2.
  • the diode D and the switching element SW3 for synchronous rectification are collectively referred to as a rectifying element.
  • FIG. 6 is a diagram showing the resonance section 35 of the class E inverter 30 of FIG. 1.
  • the output capacitance of the switching element SW1 is Coss
  • the capacitance of the parallel capacitor C1 is C1
  • the capacitance of the resonant capacitor C2 is C2
  • the inductance of the resonant inductor L2 is L2.
  • the resonant frequency f1 of the resonant section 35 is determined.
  • the parallel combined capacitance of the output capacitance Coss and the parallel capacitor C1 is C1+Coss.
  • the series combined capacitance of this parallel combined capacitance and the resonant capacitor C2 is 1/[1/(C1+Coss)+1/C2].
  • f1 is defined as the resonance frequency of this series combined capacitance and the resonant inductor L2.
  • the capacitance of the parallel capacitor C1, the capacitance of the resonant capacitor C2, and the inductance of the resonant inductor L2 are designed so that the resonant frequency f1 satisfies f1 ⁇ f0 with respect to the fundamental frequency f0.
  • FIG. 7 is a diagram showing the resonance section 36 of the class E inverter 31 shown in FIG. 2.
  • the parallel circuit of the output capacitor C3 and the load R in FIG. 2 is equivalently converted into a series circuit of the output capacitor C3' and the resistance value R' of the load in FIG.
  • R' R/(1+( ⁇ C3 ⁇ R) 2 ) ...(1)
  • the resonant frequency of the resonant section 36 is set to f1
  • the resonant frequency of the resonant capacitor C2, resonant inductor L2, and output capacitor C3' is set to f2.
  • current detector 41 detects input current Iin input from DC power supply 20 to switching element SW2.
  • the current detector 41 inputs a detection signal representing the value of the detected input current Iin to the control unit 40.
  • the current detector 41 may be a sensor that detects direct current, such as a Hall element or a Rogowski coil.
  • the current detector 41 may be configured as a detector that uses a shunt resistor inserted in the DC line to detect the voltage generated in the shunt resistor.
  • the voltage detector 42 detects the voltage at the intermediate node N2, that is, the voltage between the main electrodes of the switching element SW1 (collector-emitter voltage Vce1 in the case of a bipolar transistor).
  • the voltage detector 42 inputs a detection signal representing the value of the detected voltage to the control unit 40.
  • the control unit 40 may be configured based on a computer including a CPU (Central Processing Unit) and memory that operates on a program, may be configured using an FPGA (Field Programmable Gate Array), or may be configured using a dedicated circuit. It may be configured by Alternatively, the control unit 40 may be configured by a combination of these, and the hardware configuration is not particularly limited.
  • a computer including a CPU (Central Processing Unit) and memory that operates on a program, may be configured using an FPGA (Field Programmable Gate Array), or may be configured using a dedicated circuit. It may be configured by Alternatively, the control unit 40 may be configured by a combination of these, and the hardware configuration is not particularly limited.
  • control unit 40 receives a signal representing the value of the input current Iin detected by the current detector 41. Further, the control unit 40 outputs a control signal for controlling on/off of each of the switching elements SW1 and SW2.
  • FIG. 8 is a diagram conceptually showing an example of the on/off control signal of the switching element SW1 and the detection signal of the current detector 41.
  • control section 40 outputs an on/off signal of fundamental frequency f0 to switching element SW1. Further, the control unit 40 can set a period in which the switching element SW1 is turned on and off and a period in which the switching element SW1 is stopped in an on-off operation at a frequency fx (corresponding to the period Tx) that is 1/10 or less of the fundamental frequency f0, for example. Performs control to repeat.
  • the switching operation at this frequency fx is referred to as an intermittent operation.
  • time t1 to time t3 is the on/off operation period of the switching element SW1
  • time t3 to time t4 is the stop period of the on/off operation.
  • the period from time t1 to time t4 corresponds to the period Tx of intermittent operation.
  • control unit 40 acquires current detection values from the current detector 41 at regular time intervals, and integrates the acquired current detection values.
  • the control unit 40 obtains an average value of the input current by integrating the detected current value a plurality of times and then dividing the integrated value by the number of times of integration. Further, the control unit 40 changes the duty ratio d of the intermittent operation so that the obtained current average value approaches the target current value.
  • the duty ratio d is the ratio of the period during which the switching element SW1 operates on and off at the frequency f0 to the total period Tx of the intermittent operation.
  • the on-off operation period (also simply referred to as "operation period") is represented by the product (d ⁇ Tx) of the duty ratio d and the period Tx of intermittent operation.
  • the average current is expressed as I ⁇ d.
  • FIG. 9 is a diagram conceptually showing the on/off operation signal of the switching element SW2.
  • the on/off operation signal of the switching element SW1 is shown by a solid line
  • the on/off operation signal of the switching element SW2 is shown by a broken line.
  • control unit 40 outputs an on/off signal of frequency fx (period Tx) synchronized with the intermittent operation of switching element SW1 to switching element SW2.
  • the timing at which the switching element SW2 is turned on is made to coincide with the start timing of the on/off operation period of the switching element SW1.
  • the timing at which the switching element SW2 is turned off is earlier than the timing at which the on/off operation of the switching element SW1 stops by a time toff (hereinafter referred to as "preceding time toff").
  • preceding time toff The effect of providing the advance time toff will be described below with reference to FIGS. 10 and 11.
  • the transition period is a period during which the switching element SW2 is controlled to be in the off state during the on/off operation period of the switching element SW1, and is a period immediately before the period when the on/off operation of the switching element SW1 is stopped.
  • FIG. 10 is a timing diagram showing changes in the collector-emitter voltage Vce1 of the switching element SW1 in the case where no advance time is provided.
  • an on/off signal of switching element SW1 solid line
  • an on/off signal of switching element SW2 broken line
  • collector-emitter voltage Vce1 of switching element SW1 and input current Iin are shown.
  • FIG. 11 is a timing chart showing changes in the collector-emitter voltage Vce1 of the switching element SW1 when a lead time is provided.
  • FIG. 10 from the top, an on/off signal of switching element SW1 (solid line), an on/off signal of switching element SW2 (broken line), collector-emitter voltage Vce1 of switching element SW1, and input current Iin are shown.
  • the switching element SW2 is turned off at time t2, which is earlier by the preceding time toff than the time t3 at which the switching element SW1 switches from the on-off operation period to the on-off operation stop period.
  • the average value of the input current Iin is given by I ⁇ (d ⁇ Tx ⁇ toff)/Tx.
  • the value of the average current is I ⁇ d as shown in FIG.
  • the value of the advance time toff is set such that, for example, according to circuit analysis, the peak value of the collector-emitter voltage Vce1 does not exceed a predetermined upper limit value Vth at the timing when the switching element SW1 switches from an on-off operation period to an on-off operation stop period. It is determined as follows.
  • the upper limit value Vth is set, for example, to a voltage value of 80% or less of the element breakdown voltage of the switching element.
  • the following method may be used as another method for determining the advance time toff.
  • the control unit 40 sets the initial value of the preceding time toff to a value between 0 and d ⁇ Tx.
  • the control unit 40 drives the high frequency power supply device 10 and detects the value of the collector-emitter voltage Vce1 using the voltage detector 42. If the peak value of the collector-emitter voltage Vce1 exceeds the predetermined upper limit Vth after the switching element SW2 is switched from on to off, the control unit 40 changes the value of the preceding time toff by one cycle of the clock. increase.
  • the control unit 40 changes the value of the preceding time toff to 1 of the clock. Reduce by the period. However, if the preceding time toff becomes 0 or less, the preceding time toff is set to 0.
  • control related to changing the duty ratio d of intermittent operation and the control related to changing the leading time toff are such that the leading time toff is fixed and the duty ratio d of the intermittent action is first changed, and then the duty ratio d is fixed. Control may also be performed to change the preceding time toff. Alternatively, control may be performed in the reverse order, or control may be performed to change the duty ratio d and the preceding time toff at the same time. Even in the push-pull structure E class inverters 32 and 33 described with reference to FIGS. 3 and 4, the duty ratio d and lead time toff can be determined using the same design method as described above.
  • the switching element SW2 is turned off from the on state earlier by the preceding time toff than the timing of switching the switching element SW1 from the on-off operation period to the on-off operation stop period. state can be switched. This suppresses the collector-emitter voltage Vce1 from increasing at the timing when the switching element SW1 switches from the on-off operation period to the on-off operation stop period, and prevents an overvoltage higher than the element breakdown voltage from being applied to the switching element SW1. .
  • the preceding time toff is increased, and when the peak value of the collector-emitter voltage Vce1 does not exceed the upper limit value Vth, the preceding time toff is increased.
  • Embodiment 2 the preceding time toff is not set in advance. Instead, when the collector-emitter voltage Vce1 exceeding the predetermined upper limit value Vth is detected, the control unit 40 performs control ( In other words, transition to the transition period). Hereinafter, such control will be referred to as protection mode.
  • the protection mode prevents an overvoltage higher than the element breakdown voltage from being applied to the switching element SW1.
  • the basic configuration of the high frequency power supply device of the second embodiment is the same as that of the high frequency power supply devices 10 to 13 described in the first embodiment. Further, as in the first embodiment, the control unit 40 performs control to change the duty ratio d of the intermittent operation so that the average value of the input current Iin approaches the target current value.
  • FIG. 12 is a flowchart showing the control operation of the control section in the high frequency power supply device of the second embodiment.
  • the control unit 40 performs the control shown in FIG. 12 for each cycle of the clock signal.
  • the voltage detector 42 detects the collector-emitter voltage Vce1 of the switching element SW1, and the control unit 40 acquires the detected value of the collector-emitter voltage Vce1 from the voltage detector 42 at regular intervals.
  • the control unit 40 integrates the acquired voltage detection values, integrates them a plurality of times, and then divides the integrated value by the number of times of integration to obtain an average value of the collector-emitter voltage Vce1.
  • step ST10 time t is set to 0 and the protection mode is turned off.
  • the control unit 40 adds the time t by 1 every clock cycle (NO in step ST90).
  • the control unit 40 initializes the time t to 0, and if the protection mode is on, returns it to off.
  • step ST20 If the protection mode is off (NO in step ST20), the control unit 40 advances the process to step S30, and if the protection mode is on (YES in step ST20), the control unit 40 advances the process to step ST70.
  • step ST30 the control unit 40 determines whether the peak value of the collector-emitter voltage Vce1 of the switching element SW1 is larger than the upper limit value Vth. If the peak value of the collector-emitter voltage Vce1 of the switching element SW1 is larger than the upper limit value Vth (YES in step ST30), the control unit 40 switches on the protection mode and advances the process to step ST70 (i.e., transition period).
  • the control unit 40 determines in step ST70 whether the average value of the collector-emitter voltage Vce1 of the switching element SW1 is smaller than a reference value near 0V.
  • the reference value is set, for example, to 1/10 of the upper limit value Vth. If the average value of the collector-emitter voltage Vce1 of the switching element SW1 is equal to or higher than the reference value (NO in step ST70), the control unit 40 maintains the on/off operation of the switching element SW1 at the fundamental frequency f0, and switches the switching element SW2 is turned off (step ST80). That is, a transition period is pending.
  • the control unit 40 stops the on/off operation of the switching element SW1 and maintains it in the off state. Then, the switching element SW2 is kept off (step ST60). That is, the transition period switches to the stop period. This turns off protected mode. However, the control unit 40 controls the switching element SW1 to continue the on/off operation to maintain the protection mode (i.e., transition period) regardless of the average value of the collector-emitter voltage Vce1 of the switching element SW1. Good too.
  • the control unit 40 performs the implementation. The same control as in the case where the preceding time toff is 0 in the first embodiment is performed. Specifically, when the time t is less than d ⁇ Tx (NO in step ST40), that is, during the on/off operation period of the switching element SW1, the control unit 40 repeatedly turns the switching element SW1 on and off at the fundamental frequency f0, and switches The element SW2 is turned on (step ST50).
  • control unit 40 controls both switching elements SW1 and SW2 to be in the off state. is maintained (step ST60).
  • the switching element SW1 continues the on/off operation, and only the switching element SW2 is controlled to be in the off state. Then, after the average value of the collector-emitter voltage Vce1 of the switching element SW1 reaches a reference value near 0V, the on/off operation of the switching element SW1 is stopped.
  • the switching element SW2 can be controlled to the off state earlier than the timing at which the switching element SW1 switches from the on-off operation period to the on-off operation stop period.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

高周波電源装置（１０）において、Ｅ級インバータ（３０）は、第１のスイッチング素子（ＳＷ１）のオンオフ動作により直流電力を交流電力に変換する。第２のスイッチング素子（ＳＷ２）は、Ｅ級インバータへの直流電力の入力の有無を切り替える。整流素子（Ｄ）は、第２のスイッチング素子（ＳＷ２）がオフのときに、グラウンド（ＧＮＤ）からＥ級インバータ（３０）に電流を流す。制御部（４０）は、動作期間において、第１のスイッチング素子（ＳＷ１）を周期的にオンオフ動作させ、第２のスイッチング素子（ＳＷ２）をオン状態に維持し、停止期間において、第１および第２のスイッチング素子（ＳＷ１，ＳＷ２）を共にオフ状態に維持し、動作期間のうちで停止期間に至る直前の移行期間において、第１のスイッチング素子（ＳＷ１）を周期的にオンオフ動作させ、第２のスイッチング素子（ＳＷ２）をオフ状態に維持する。

Description

高周波電源装置およびその制御方法
　本開示は、高周波電源装置およびその制御方法に関する。
　ワイヤレス給電システムの送電機器には、直流電源から高周波の交流電力を生成するインバータ回路が設けられている。
　特許文献１（特許第５６７０８６９号公報）は、上記のインバータ回路をＥ級増幅器で構成したＥ級インバータを開示する。Ｅ級インバータは、回路内部の共振により、スイッチング時に発生する損失を低減できるため、ワイヤレス給電システム全体の高効率化および小型化が期待されている。
　ワイヤレス給電システムでは、給電先の負荷状態によって、インバータ回路の出力電力を制御する必要がある。インバータ回路の出力電力を制御する方法として、間欠動作を用いる方法が知られている。間欠動作によって電力を出力しない期間を設けることで、インバータ回路を構成するスイッチング素子のスイッチング周波数およびデューティ比を変えずに、インバータ回路の平均出力電力を調整できる。
特許第５６７０８６９号公報
　Ｅ級インバータに間欠動作を組み合わせると、Ｅ級インバータの動作期間から停止期間に移行するタイミングで、Ｅ級インバータを構成するスイッチング素子の主電極間に印加される電圧が耐電圧以上に増加するという問題がある。なお、この課題は、ワイヤレス給電システムの送電機器に限らず、Ｅ級インバータを備えた高周波電源装置に共通する課題である。
　本開示は、上記の問題点を考慮してなされたものであり、その目的の一つは、Ｅ級インバータを備えた高周波電源装置において間欠動作を行う場合に、Ｅ級インバータを構成するスイッチング素子の主電極間の過電圧を防止することである。
　一実施形態の高周波電源装置はＥ級インバータを備え、Ｅ級インバータは、第１のスイッチング素子を有し、第１のスイッチング素子のオンオフ動作により直流電力を交流電力に変換する。さらに高周波電源装置は、第２のスイッチング素子と整流素子とを備える。第２のスイッチング素子は、Ｅ級インバータへの直流電力の入力の有無を切り替える。整流素子は、第２のスイッチング素子がオフのときに、グラウンドからＥ級インバータに電流を流す。制御部は、第１のスイッチング素子および第２のスイッチング素子のオンオフを制御する。制御部は、Ｅ級インバータの動作期間において、第１のスイッチング素子を周期的にオンオフ動作させ、第２のスイッチング素子をオン状態に維持する。制御部は、Ｅ級インバータの停止期間において、第１のスイッチング素子および第２のスイッチング素子を共にオフ状態に維持する。制御部は、動作期間のうちで停止期間に至る直前の移行期間において、第１のスイッチング素子を周期的にオンオフ動作させ、第２のスイッチング素子をオフ状態に維持する。
　上記の実施形態によれば、Ｅ級インバータを備えた高周波電源装置において間欠動作を行う場合に、動作期間のうちで停止期間に至る直前の移行期間において、第１のスイッチング素子を周期的にオンオフ動作させ、第２のスイッチング素子をオフ状態に維持する。これにより、Ｅ級インバータを構成する第１のスイッチング素子の主電極間の過電圧を防止できる。
実施の形態１における高周波電源装置の構成図である。 図１のＥ級インバータの第１の変形例を示す構成図である。 図１のＥ級インバータの第２の変形例を示す構成図である。 図１のＥ級インバータの第３の変形例を示す構成図である。 スイッチング素子ＳＷ２がオンのときの直流電流の流れについて説明するための図である。 スイッチング素子ＳＷ２がオフに切り替わった直後における直流電流の流れについて説明するための図である。 図１のＥ級インバータ３０の共振部３５を取り出して示した図である。 図２のＥ級インバータ３１の共振部３６を取り出して示した図である。 スイッチング素子ＳＷ１のオンオフ制御信号および電流検出器４１の検出信号の一例を概念的に示す図である。 スイッチング素子ＳＷ２のオンオフ動作信号を概念的に示す図である。 先行時間を設けない場合において、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の変化を示すタイミング図である。 先行時間を設けた場合において、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の変化を示すタイミング図である。 実施の形態２の高周波電源装置において、制御部の制御動作を示すフローチャートである。
　以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない場合がある。
　実施の形態１．
　［高周波電源装置の構成］
　図１は、実施の形態１における高周波電源装置の構成図である。図１に示すように、高周波電源装置１０は、直流（ＤＣ）電源２０、電流検出器４１、スイッチング素子ＳＷ２、ダイオードＤ、Ｅ級インバータ３０、電圧検出器４２、および制御部４０を備える。Ｅ級インバータ３０は、入力インダクタＬ１、スイッチング素子ＳＷ１、並列キャパシタＣ１、共振インダクタＬ２、および共振キャパシタＣ２を備える。Ｅ級インバータ３０をＥ級増幅器とも称する。図１において、スイッチング素子ＳＷ１の出力容量をＣｏｓｓと記載している。スイッチング素子ＳＷ１を第１のスイッチング素子とも称し、スイッチング素子ＳＷ２を第２のスイッチング素子とも称する。
　以下では、まず、上記の構成要素の接続について簡単に説明する。Ｅ級インバータ３０は、入力ノードＮ１と出力ノードＮ３との間に接続される。スイッチング素子ＳＷ２は、直流電源２０と入力ノードＮ１との間に接続される。ダイオードＤは、入力ノードＮ１とグラウンドＧＮＤとの間に逆バイアス方向に接続される。出力ノードＮ３とグラウンドＧＮＤとの間に負荷Ｒが接続される。負荷Ｒは、たとえば電力消費を行うモータまたは蓄電用のバッテリなどでもよい。もしくは、高周波電源装置１０が、負荷Ｒとしてのワイヤレス給電システムに接続される構成であってもよい。
　Ｅ級インバータ３０の内部の接続について、入力インダクタＬ１は、入力ノードＮ１と中間ノードＮ２との間に接続される。スイッチング素子ＳＷ１および並列キャパシタＣ１は、中間ノードＮ２とグラウンドＧＮＤとの間に互いに並列に接続される。共振キャパシタＣ２および共振インダクタＬ２は、中間ノードＮ２と出力ノードＮ３との間にこの順で直列に接続される。
　Ｅ級インバータ３０では、キャパシタとインダクタとよって構成される共振回路の共振周波数に合わせてスイッチング素子ＳＷ１をスイッチングさせる。これにより、スイッチング素子ＳＷ１の主電極間の電圧（バイポーラトランジスタのコレクタ・エミッタ間の電圧Ｖｃｅ１に対応する）が０Ｖの状態で、スイッチング素子ＳＷ１をオンすること（ＺＶＳ：　zero　volt　switching）が可能になる。この結果、スイッチング素子ＳＷ１がオンに切り替わるタイミングで発生する電力損失を低減できる。
　Ｅ級インバータ３０は、図１以外の構成も可能である。以下、図２～図４を参照して簡単に説明する。
　図２は、図１のＥ級インバータの第１の変形例を示す構成図である。図２の高周波電源装置１１のＥ級インバータ３１は、負荷Ｒと並列に接続された出力キャパシタＣ３をさらに備える点で図１の高周波電源装置１０のＥ級インバータ３０と異なる。図２のその他の点は図１と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
　図３は、図１のＥ級インバータの第２の変形例を示す構成図である。図３の高周波電源装置１２のＥ級インバータ３２は、プッシュプル（push-pull）構造のスイッチング素子ＳＷ１ａ，ＳＷ１ｂを備える点で図１の高周波電源装置１０のＥ級インバータ３０と異なる。
　具体的に図３に示すように、Ｅ級インバータ３２は、入力インダクタＬ１ａ，Ｌ１ｂ、スイッチング素子ＳＷ１ａ，ＳＷ１ｂ、並列キャパシタＣ１ａ，Ｃ１ｂ、共振キャパシタＣ２ａ，Ｃ２ｂ、および共振インダクタＬ２ａ，Ｌ２ｂを備える。Ｅ級インバータ３２は、入力ノードＮ１と、第１の出力ノードＮ３ａおよび第２の出力ノードＮ３ｂとの間に接続される。
　Ｅ級インバータ３２の内部の接続について、入力インダクタＬ１ａは、入力ノードＮ１と第１の中間ノードＮ２ａとの間に接続される。入力インダクタＬ１ｂは、入力ノードＮ１と第２の中間ノードＮ２ｂとの間に接続される。スイッチング素子ＳＷ１ａ，ＳＷ１ｂは、中間ノードＮ２ａとＮ２ｂとの間に直列に接続される。スイッチング素子ＳＷ１ａ，ＳＷ１ｂの両エミッタが共通の接続ノードＮ４に接続される。接続ノードＮ４はグラウンドＧＮＤに接続される。並列キャパシタＣ１ａはスイッチング素子ＳＷ１ａと並列に接続され、並列キャパシタＣ１ｂはスイッチング素子ＳＷ１ｂ並列に接続される。共振キャパシタＣ２ａおよび共振インダクタＬ２ａは、この順で第１の中間ノードＮ２ａと第１の出力ノードＮ３ａとの間に接続される。共振キャパシタＣ２ｂおよび共振インダクタＬ２ｂは、この順で第２の中間ノードＮ２ｂと第２の出力ノードＮ３ｂとの間に接続される。負荷Ｒは、第１の出力ノードＮ３ａと第２の出力ノードＮ３ｂとの間に接続される。
　図４は、図１のＥ級インバータの第３の変形例を示す構成図である。図４の高周波電源装置１３のＥ級インバータ３３は、図３の高周波電源装置１２のＥ級インバータ３２を変形したものである。具体的に、図４のＥ級インバータ３３は、出力キャパシタＣ３ａ，Ｃ３ｂをさらに備える点で図３のＥ級インバータ３２と異なる。出力キャパシタＣ３ａは、第１の出力ノードＮ３ａとグラウンドＧＮＤとの間に接続される。出力キャパシタＣ３ｂは、第２の出力ノードＮ３ｂとグラウンドＧＮＤとの間に接続される。
　その他の変形例として、Ｅ級インバータは、Ｅ級増幅回路の基本回路構成を改良した回路でも良い。
　図１に戻って、直流電源２０は、直流電力を出力する回路である。直流電源２０は、たとえばＤＣ／ＤＣコンバータのようなスイッチング回路を含んでいてもよいし、電力系統からの交流電力を整流して直流電力を出力する回路であってもよい。
　入力インダクタＬ１は、直流の電流のみを通過させる入力フィルタとして機能する。これにより、入力インダクタＬ１は、スイッチング素子ＳＷ１のオンオフ動作によって生じるリプル電流を抑制する。
　スイッチング素子ＳＷ１，ＳＷ２として、図１ではＮＰＮ型のバイポーラトランジスタが示されているが、これに限定されない。たとえば、スイッチング素子ＳＷ１，ＳＷ２は、ＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field-Effect　Transistor）であってもよいし、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）であってもよい。
　スイッチング素子ＳＷ１，ＳＷ２は、制御部４０から供給される制御信号に基づいてオンオフを切り替える。スイッチング素子ＳＷ２は、後述するように、Ｅ級インバータ３０の間欠動作に同期してオンオフが切り替えられる。スイッチング素子ＳＷ１は、たとえば、基本周波数ｆ０で５０％の一定のデューティ比の制御信号に従って、オンオフ動作を繰り返す。共振インダクタＬ２のインダクタンスをＬ２とし、負荷Ｒの抵抗値をＲとすると、ω＝２π・ｆ０として、Ｑ値は、Ｑ＝ω・Ｌ２／Ｒで表される。インダクタンスＬ２および抵抗値Ｒは、Ｑ値がＥ級インバータ３０の基本周波数ｆ０で十分大きくなるように設計される。
　ダイオードＤの機能は、スイッチング素子ＳＷ２がオンのときとオフのときとで異なる。図５Ａは、スイッチング素子ＳＷ２がオンのときの直流電流の流れについて説明するための図である。図５Ａに示すように、ダイオードＤは、スイッチング素子ＳＷ２がオンのときにスイッチング素子ＳＷ２のコレクタからグラウンドへ電流が流れるのを防止する。
　一方、図５Ｂは、スイッチング素子ＳＷ２がオフに切り替わった直後における直流電流の流れについて説明するための図である。スイッチング素子ＳＷ２がオフに切り替わった直後に、入力インダクタＬ１を流れ続ける電流が、グラウンドＧＮＤからダイオードＤを介して流れるようにする。
　図１に戻って、ダイオードＤに代えて、ＭＯＳＦＥＴ、バイポーラトランジスタ、またはＩＧＢＴ等で構成されるスイッチング素子ＳＷ３（いわゆる、同期整流素子）を用いてもよい。スイッチング素子ＳＷ３を用いる場合には、スイッチング素子ＳＷ３のオンオフのタイミングは、スイッチング素子ＳＷ２のオンオフのタイミングを反転させたものとする。本開示では、ダイオードＤと同期整流用のスイッチング素子ＳＷ３とを総称して整流素子と称する。
　次に、図１のＥ級インバータ３０の共振部の各構成要素の設計法についてさらに詳しく説明する。
　図６は、図１のＥ級インバータ３０の共振部３５を取り出して示した図である。図６において、スイッチング素子ＳＷ１の出力容量をＣｏｓｓとし、並列キャパシタＣ１のキャパシタンスをＣ１とし、共振キャパシタＣ２のキャパシタンスをＣ２とし、共振インダクタＬ２のインダクタンスをＬ２とする。
　図６において、共振部３５の共振周波数ｆ１を求める。具体的に、出力容量Ｃｏｓｓと並列キャパシタＣ１との並列合成キャパシタンス容量はＣ１＋Ｃｏｓｓである。この並列合成キャパシタンスと共振キャパシタＣ２との直列合成キャパシタンスは、１／［１／（Ｃ１＋Ｃｏｓｓ）＋１／Ｃ２］である。この直列合成キャパシタンスと共振インダクタＬ２との共振周波数としてｆ１が定義される。この場合、共振周波数ｆ１が基本周波数ｆ０に対して、ｆ１≧ｆ０となるように、並列キャパシタＣ１のキャパシタンス、共振キャパシタＣ２のキャパシタンス、および共振インダクタＬ２のインダクタンスを設計する。
　また、共振キャパシタＣ２と共振インダクタＬ２との共振周波数をｆ２とすると、共振周波数ｆ２が基本周波数ｆ０に対して、ｆ２≦ｆ０となるように、共振キャパシタＣ２のキャパシタンスと共振インダクタＬ２のインダクタンスを設計する。さらに、前述のようにＱ値（＝ω・Ｌ２／Ｒ）が十分に大きくなるようにする。
　図７は、図２のＥ級インバータ３１の共振部３６を取り出して示した図である。図２の出力キャパシタＣ３と負荷Ｒの並列回路は、図７において、出力キャパシタＣ３’と負荷の抵抗値Ｒ’との直列回路に等価変換される。インピーダンス変換後の負荷の抵抗値Ｒ’および出力キャパシタＣ３’のキャパシタンスＣ３’は、ω＝２π・ｆ０として、
　Ｒ’＝Ｒ／（１＋（ω・Ｃ３・Ｒ）２）　　…(1)
　Ｃ３’＝Ｒ２／（１＋（ω・Ｃ３・Ｒ）２）　　…(2)
で与えられる。
　図６の場合と同様に、共振部３６の共振周波数をｆ１とし、共振キャパシタＣ２、共振インダクタＬ２、および出力キャパシタＣ３’の共振周波数をｆ２とする。ｆ０≦ｆ１かつｆ０≧ｆ２を満たし、Ｑ値（＝ω・Ｌ２／Ｒ’）が十分大きくなるように、並列キャパシタＣ１、共振キャパシタＣ２、および出力キャパシタＣ３の各キャパシタンス、ならびに共振インダクタＬ２のインダクタンスを設計する。
　図６および図７を参照して説明した上記の設計条件を満たすことで、スイッチング素子ＳＷ１の主電極間の電圧（バイポーラトランジスタの場合のコレクタ・エミッタ間電圧Ｖｃｅ１）は、スイッチング素子ＳＷ１がオン状態となる前に０Ｖになる。また、コレクタ・エミッタ間電圧Ｖｃｅ１が０Ｖから再び増加する前にスイッチング素子ＳＷ１がオン状態になる（ＺＶＳ）。これにより、スイッチング素子ＳＷ１がオン状態に切り替わるタイミングで発生する電力損失の低減効果が得られる。
　再び図１を参照して、電流検出器４１は、直流電源２０からスイッチング素子ＳＷ２に入力される入力電流Ｉｉｎを検出する。電流検出器４１は、検出した入力電流Ｉｉｎの値を表す検出信号を制御部４０に入力する。電流検出器４１は、たとえば、ホール素子またはロゴスキーコイルなど直流電流を検出するセンサであってもよい。もしくは、電流検出器４１は、直流線路に挿入されたシャント抵抗を用いて、シャント抵抗に生じる電圧を検出する検出器として構成されていてもよい。
　電圧検出器４２は、中間ノードＮ２の電圧、すなわち、スイッチング素子ＳＷ１の主電極間の電圧（バイポーラトランジスタの場合のコレクタ・エミッタ間電圧Ｖｃｅ１）を検出する。電圧検出器４２は、検出した電圧の値を表す検出信号を制御部４０に入力する。
　制御部４０は、プログラムで動作するＣＰＵ（Central　Processing　Unit）およびメモリを含むコンピュータに基づいて構成されていてもよいし、ＦＰＧＡ（Field　Programmable　Gate　Array）によって構成されていてもよいし、専用の回路によって構成されていてもよい。もしくは、制御部４０は、これらの組み合わせによって構成されていてもよく、そのハードウェア構成は特に限定されない。
　［制御部の制御動作］
　次に、制御部４０の制御動作について説明する。制御部４０は、電流検出器４１で検出した入力電流Ｉｉｎの値を表す信号が入力される。さらに、制御部４０は、スイッチング素子ＳＷ１およびＳＷ２の各々に対して、オンオフを制御するための制御信号を出力する。
　図８は、スイッチング素子ＳＷ１のオンオフ制御信号および電流検出器４１の検出信号の一例を概念的に示す図である。
　図８を参照して、制御部４０は、スイッチング素子ＳＷ１に対して、基本周波数ｆ０のオンオフ信号を出力する。さらに、制御部４０は、たとえば、基本周波数ｆ０の１／１０以下の周波数ｆｘ（周期Ｔｘに対応する）で、スイッチング素子ＳＷ１のオンオフ動作を行う期間とスイッチング素子ＳＷ１のオンオフ動作を停止する期間とを繰り返す制御を行う。本開示では、この周波数ｆｘでの切り替え動作を間欠動作と称する。
　図８に示す例において、時刻ｔ１から時刻ｔ３までがスイッチング素子ＳＷ１のオンオフ動作期間であり、時刻ｔ３から時刻ｔ４までがオンオフ動作の停止期間である。時刻ｔ１から時刻ｔ４までの期間が間欠動作の周期Ｔｘに対応する。
　また、制御部４０は、電流検出器４１から電流検出値を一定の時間間隔で取得し、取得した電流検出値を積算する。制御部４０は、電流検出値を複数回積算した後に、積算された値を積算した回数で割ることで入力電流の平均値を得る。さらに、制御部４０は、得られた電流平均値が目標電流値に近づくように、間欠動作のデューティ比ｄを変更する。
　ここで、デューティ比ｄは、間欠動作の全周期Ｔｘに対する、スイッチング素子ＳＷ１が周波数ｆ０でオンオフ動作する期間の割合である。図８に示すようにオンオフ動作期間（単に「動作期間」とも称する）は、デューティ比ｄと間欠動作の周期Ｔｘとの積（ｄ×Ｔｘ）で表される。また、スイッチング素子ＳＷ１のオンオフ動作期間における入力電流の値をＩとすると、平均電流はＩ×ｄで表される。
　図９は、スイッチング素子ＳＷ２のオンオフ動作信号を概念的に示す図である。図９では、スイッチング素子ＳＷ１のオンオフ動作信号が実線で示され、スイッチング素子ＳＷ２のオンオフ動作信号が破線で示されている。
　図９を参照して、制御部４０は、スイッチング素子ＳＷ２に対して、スイッチング素子ＳＷ１の間欠動作に同期した周波数ｆｘ（周期Ｔｘ）のオンオフ信号を出力する。ここで、スイッチング素子ＳＷ２がオンに切り替わるタイミングは、スイッチング素子ＳＷ１のオンオフ動作期間の開始のタイミングに一致させる。一方、スイッチング素子ＳＷ２がオフに切り替わるタイミングは、スイッチング素子ＳＷ１のオンオフ動作が停止するタイミングよりも時間ｔｏｆｆ（以下、「先行時間ｔｏｆｆ」と称する）だけ早い。以下、図１０および図１１を参照して、先行時間ｔｏｆｆを設けた効果について説明する。なお、以下の説明において、先行時間ｔｏｆｆに対応する期間を移行期間と称する。移行期間は、スイッチング素子ＳＷ１のオンオフ動作期間のうちで、スイッチング素子ＳＷ２がオフ状態に制御される期間であり、スイッチング素子ＳＷ１のオンオフ動作の停止期間の直前の期間である。
　図１０は、先行時間を設けない場合において、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の変化を示すタイミング図である。図１０では上から、スイッチング素子ＳＷ１のオンオフ信号（実線）、スイッチング素子ＳＷ２のオンオフ信号（破線）、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１、および入力電流Ｉｉｎが示されている。
　図１０に示すように、先行時間ｔｏｆｆ＝０としているので、スイッチング素子ＳＷ１がオンオフ動作期間（単に「動作期間」とも称する）からオンオフ動作停止期間（単に「停止期間」とも称する）に切り替わる時刻ｔ３において、スイッチング素子ＳＷ２もオンからオフに切り替わる。この場合、スイッチング素子ＳＷ１のオンオフ動作期間からオンオフ動作の停止期間に切り替わるタイミング（時刻ｔ３の直後）で、コレクタ・エミッタ間電圧Ｖｃｅ１が増大し、予め定めた許容限界である上限値Ｖｔｈを超えてしまう。この結果、スイッチング素子ＳＷ１に素子耐圧以上の電圧が印加される可能性がある。図１０において、入力電流Ｉｉｎの波形は図８の場合と同様であるので説明を繰り返さない。
　図１１は、先行時間を設けた場合において、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の変化を示すタイミング図である。図１０では上から、スイッチング素子ＳＷ１のオンオフ信号（実線）、スイッチング素子ＳＷ２のオンオフ信号（破線）、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１、および入力電流Ｉｉｎが示されている。
　図１１に示すようにスイッチング素子ＳＷ２は、スイッチング素子ＳＷ１がオンオフ動作期間からオンオフ動作の停止期間に切り替わる時刻ｔ３よりも先行時間ｔｏｆｆだけ早い時刻ｔ２にオフに切り替わる。これにより、先行時間ｔｏｆｆ＝０である図１０の場合と比較して、コレクタ・エミッタ間電圧Ｖｃｅ１のピーク値を上限値Ｖｔｈより低くすることが可能になる。
　図１１において、入力電流Ｉｉｎの平均値は、Ｉ×（ｄ×Ｔｘ－ｔｏｆｆ）／Ｔｘで与えられる。先行時間ｔｏｆｆ＝０の場合、平均電流の値は、図１０に示すようにＩ×ｄになる。
　先行時間ｔｏｆｆの値は、たとえば回路解析によって、スイッチング素子ＳＷ１がオンオフ動作期間からオンオフ動作の停止期間に切り替わるタイミングにおいて、コレクタ・エミッタ間電圧Ｖｃｅ１のピーク値が予め定められた上限値Ｖｔｈを超えないように決定される。上限値Ｖｔｈは、たとえばスイッチング素子の素子耐圧の８０％以下の電圧値に設定される。
　先行時間ｔｏｆｆを決定する他の方法として、以下の方法を用いてもよい。まず、制御部４０は、先行時間ｔｏｆｆの初期値を０からｄ×Ｔｘまでの間の値に設定する。次に、制御部４０は、高周波電源装置１０を駆動させ電圧検出器４２によってコレクタ・エミッタ間電圧Ｖｃｅ１の値を検出する。スイッチング素子ＳＷ２がオンからオフに切り替わった後にコレクタ・エミッタ間電圧Ｖｃｅ１のピーク値が予め定めた上限値Ｖｔｈを超える場合には、制御部４０は、先行時間ｔｏｆｆの値をクロックの１周期分だけ増やす。逆に、スイッチング素子ＳＷ２がオンからオフに切り替わった後にコレクタ・エミッタ間電圧Ｖｃｅ１のピーク値が上記の上限値Ｖｔｈを超えない場合には、制御部４０は、先行時間ｔｏｆｆの値をクロックの１周期分だけ減らす。ただし、先行時間ｔｏｆｆが０以下になる場合には先行時間ｔｏｆｆは０に設定される。
　間欠動作のデューティ比ｄの変更に関する制御と先行時間ｔｏｆｆの変更に関する制御とは、先行時間ｔｏｆｆを固定して先に間欠動作のデューティ比ｄを変更する制御を行い、その後、デューティ比ｄを固定して先行時間ｔｏｆｆを変更する制御を行ってもよい。もしくは、その逆の順番で制御を行ってもよいし、デューティ比ｄと先行時間ｔｏｆｆとを同時に変更する制御を行ってもよい。図３および図４を参照して説明したプッシュプル構造のＥ級インバータ３２，３３においても、上記の同様の設計方法を用いてデューティ比ｄおよび先行時間ｔｏｆｆを決定できる。
　［実施の形態１の効果］
　以上のように、実施の形態１の高周波電源装置１０～１３によれば、スイッチング素子ＳＷ１をオンオフ動作期間からオンオフ動作停止期間に切り替えるタイミングよりも先行時間ｔｏｆｆだけ早くスイッチング素子ＳＷ２がオン状態からオフ状態に切り替えられる。これにより、スイッチング素子ＳＷ１がオンオフ動作期間からオンオフ動作停止期間に切り替わるタイミングでコレクタ・エミッタ間電圧Ｖｃｅ１が増加するのを抑制し、スイッチング素子ＳＷ１に素子耐圧以上の過電圧が印加されることを防止できる。
　また、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１のピーク値が上限値Ｖｔｈを超える場合に先行時間ｔｏｆｆを増やし、コレクタ・エミッタ間電圧Ｖｃｅ１のピーク値が上限値Ｖｔｈを超えない場合に先行時間ｔｏｆｆを減らす制御を行うことによって、予め回路解析などによって適切な先行時間ｔｏｆｆを決定する必要がない。したがって、負荷変動または素子の故障などの理由で高周波電源装置１０～１３の動作が変化した場合に、スイッチング素子ＳＷ１に過電圧が印加されるのを防止できる。
　実施の形態２．
　実施の形態２では、上記の先行時間ｔｏｆｆが予め設定されない。これに代えて、制御部４０は、予め定めた上限値Ｖｔｈを超えるコレクタ・エミッタ間電圧Ｖｃｅ１が検出された場合に、スイッチング素子ＳＷ１はオンオフ動作を続け、スイッチング素子ＳＷ２のみをオフにする制御（すなわち、移行期間への移行）を行う。以下、このような制御を保護モードと称する。保護モードにより、スイッチング素子ＳＷ１に素子耐圧以上の過電圧が印加されることを防止する。
　実施の形態２の高周波電源装置の基本的構成は、実施の形態１で説明した高周波電源装置１０～１３の場合と同様である。また、実施の形態１の場合と同様に、制御部４０は、入力電流Ｉｉｎの平均値が目標とする電流値に近づくように、間欠動作のデューティ比ｄを変更する制御を行う。
　［制御部の制御動作］
　図１２は、実施の形態２の高周波電源装置において、制御部の制御動作を示すフローチャートである。
　制御部４０は、クロック信号の１周期ごとに図１２に示す制御を行う。電圧検出器４２は、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１を検出し、制御部４０は一定の間隔でコレクタ・エミッタ間電圧Ｖｃｅ１の検出値を電圧検出器４２から取得する。制御部４０は、取得した電圧検出値を積算し、複数回積算した後に積算された値を積算した回数で割ることによってコレクタ・エミッタ間電圧Ｖｃｅ１の平均値を得る。
　初期状態（ステップＳＴ１０）において、時間ｔを０とし、保護モードをオフとする。制御部４０は、１クロック周期ごとに時間ｔを１ずつ加算する（ステップＳＴ９０でＮＯ）。制御部４０は、時間ｔが間欠動作の周期Ｔｘに達すると（ステップＳＴ９０でＹＥＳ）、時間ｔを０に初期化するとともに、保護モードがオンの場合にはオフに戻す。
　制御部４０は、保護モードがオフの場合に（ステップＳＴ２０でＮＯ）、処理をステップＳ３０に進め、保護モードがオンの場合に（ステップＳＴ２０でＹＥＳ）、処理をステップＳＴ７０に進める。
　ステップＳＴ３０において、制御部４０は、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１のピーク値が上限値Ｖｔｈより大きいか否かを判定する。制御部４０は、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１のピーク値が上限値Ｖｔｈより大きい場合には（ステップＳＴ３０でＹＥＳ）、保護モードをオンに切り替えて処理をステップＳＴ７０に進める（すなわち、移行期間に移行する）。
　保護モードがオンの場合、制御部４０は、ステップＳＴ７０においてスイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の平均値が０Ｖ付近の基準値より小さいか否かを判定する。基準値は、たとえば、上限値Ｖｔｈの１／１０に設定される。スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の平均値が基準値以上の場合には（ステップＳＴ７０でＮＯ）、制御部４０は、スイッチング素子ＳＷ１の基本周波数ｆ０のオンオフ動作を維持し、スイッチング素子ＳＷ２をオフにする（ステップＳＴ８０）。すなわち、移行期間が係属される。一方、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の平均値が基準値よりも低い場合には（ステップＳＴ７０でＹＥＳ）、制御部４０は、スイッチング素子ＳＷ１のオンオフ動作を停止してオフ状態に維持し、スイッチング素子ＳＷ２をオフに維持する（ステップＳＴ６０）。すなわち、移行期間から停止期間に切り替わる。これによって、保護モードがオフになる。ただし、制御部４０は、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の平均値と関係なく、スイッチング素子ＳＷ１のオンオフ動作を継続して保護モード（すなわち、移行期間）を維持するように制御してもよい。
　保護モードがオフの場合（ステップＳＴ２０でＮＯ）であり、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１のピーク値が上限値Ｖｔｈより低い場合には（ステップＳＴ３０でＮＯ）、制御部４０は実施の形態１で先行時間ｔｏｆｆが０の場合と同様の制御を行う。具体的に、時刻ｔがｄ×Ｔｘ未満の場合（ステップＳＴ４０でＮＯ）、すなわち、スイッチング素子ＳＷ１のオンオフ動作期間中では、制御部４０は、スイッチング素子ＳＷ１を基本周波数ｆ０で繰り返しオンオフさせ、スイッチング素子ＳＷ２をオン状態にする（ステップＳＴ５０）。一方、時刻ｔがｄ×Ｔｘ以上かつＴｘ未満の場合（ステップＳＴ４０でＹＥＳ）、すなわち、スイッチング素子ＳＷ１のオンオフ動作の停止期間中では、制御部４０は、スイッチング素子ＳＷ１およびＳＷ２の両方ともオフ状態を維持させる（ステップＳＴ６０）。
　［実施の形態２の効果］
　以上のように実施の形態２の高周波電源装置によれば、予め定めた上限値Ｖｔｈを超えるスイッチング素子ＳＷ１の主電極間電圧（コレクタ・エミッタ間電圧Ｖｃｅ１）が検出された場合に、スイッチング素子ＳＷ１はオンオフ動作を続け、スイッチング素子ＳＷ２のみがオフ状態になるように制御される。これにより、スイッチング素子ＳＷ１に素子耐圧以上の過電圧が印加されることを防止できる。
　上記の制御では、間欠動作において本来スイッチング素子ＳＷ１のオンオフ動作が停止される期間においても、スイッチング素子ＳＷ１はオンオフ動作を続け、スイッチング素子ＳＷ２のみがオフ状態に制御される。そして、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の平均値が０Ｖ付近の基準値に達してから、スイッチング素子ＳＷ１のオンオフ動作が停止される。これにより、実施の形態１における先行時間ｔｏｆｆを予め設定していなくても、スイッチング素子ＳＷ１がオンオフ動作期間からオンオフ動作停止期間に切り替わるタイミングよりも早く、スイッチング素子ＳＷ２をオフ状態に制御できる。この結果、スイッチング素子ＳＷ１がオンオフ動作期間からオンオフ動作停止期間に切り替わるタイミングで、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の増加を抑制できるので、スイッチング素子ＳＷ１に素子耐圧以上の過電圧が印加されることを防止できる。
　スイッチング素子ＳＷ１をオンオフ動作させるには、主となる直流電源２０から入力される電力の他に、ゲートドライブ信号用の電力が必要である。本実施形態では、スイッチング素子ＳＷ２をオフ状態に制御した後、スイッチング素子ＳＷ１のコレクタ・エミッタ間電圧Ｖｃｅ１の平均値が０Ｖ付近に達してから、スイッチング素子ＳＷ１のオンオフ動作を停止させるので、スイッチング素子ＳＷ１のオンオフ動作を行う期間を削減できる。この結果、スイッチング素子ＳＷ１のオンオフ動作に必要なゲートドライブ信号の電力を低減できる。
　今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この出願の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０～１３　高周波電源装置、２０　直流電源、３０～３３　Ｅ級インバータ、３５，３６　共振部、４０　制御部、４１　電流検出器、４２　電圧検出器、Ｃ１　並列キャパシタ、Ｃ２　共振キャパシタ、Ｃ３　出力キャパシタ、Ｃｏｓｓ　スイッチング素子ＳＷ１の出力容量、Ｄ　ダイオード、ＧＮＤ　グラウンド、Ｌ１　入力インダクタ、Ｌ２　共振インダクタ、Ｎ１　入力ノード、Ｎ２　中間ノード、Ｎ３　出力ノード、Ｎ４　接続ノード、Ｒ　負荷、ＳＷ１，ＳＷ２　スイッチング素子、Ｔｘ　間欠制御の周期、Ｖｃｅ１　コレクタ・エミッタ間電圧、Ｖｔｈ　上限値、ｄ　デューティ比、ｆ０　基本周波数、ｆ１，ｆ２　共振周波数、ｔｏｆｆ　先行時間。

Claims (12)

  1. 　第１のスイッチング素子を有し、前記第１のスイッチング素子のオンオフ動作により直流電力を交流電力に変換するＥ級インバータと、
    　前記Ｅ級インバータへの前記直流電力の入力の有無を切り替える第２のスイッチング素子と、
    　前記第２のスイッチング素子がオフのときに、グラウンドから前記Ｅ級インバータに電流を流す整流素子と、
    　前記第１のスイッチング素子および前記第２のスイッチング素子のオンオフを制御する制御部とを備え、
    　前記制御部は、
    　　前記Ｅ級インバータの動作期間において、前記第１のスイッチング素子を周期的にオンオフ動作させ、前記第２のスイッチング素子をオン状態に維持し、
    　　前記Ｅ級インバータの停止期間において、前記第１のスイッチング素子および前記第２のスイッチング素子を共にオフ状態に維持し、
    　　前記動作期間のうちで前記停止期間に至る直前の移行期間において、前記第１のスイッチング素子を周期的にオンオフ動作させ、前記第２のスイッチング素子をオフ状態に維持する、高周波電源装置。
  2. 　前記第２のスイッチング素子を介して前記Ｅ級インバータに入力される直流の入力電流を検出する電流検出器をさらに備え、
    　前記制御部は、前記検出された入力電流の平均値が目標値に等しくなるように、前記動作期間の長さと、前記停止期間の長さとの比率を制御する、請求項１に記載の高周波電源装置。
  3. 　前記移行期間の長さは、前記動作期間から前記停止期間への切り替わりにおいて、前記第１のスイッチング素子の主電極間に印加される電圧のピーク値が、予め定める上限値を超えないように設定される、請求項１または２に記載の高周波電源装置。
  4. 　前記第１のスイッチング素子の前記主電極間に印加される電圧を検出する電圧検出器をさらに備え、
    　前記制御部は、前記移行期間の長さの初期値を設定し、前記検出された電圧のピーク値が前記上限値を超える場合に前記移行期間の長さを現在の設定値から増やし、前記検出された電圧のピーク値が前記上限値を超えない場合に前記移行期間の長さを現在の設定値から減らす、請求項３に記載の高周波電源装置。
  5. 　前記第１のスイッチング素子の主電極間に印加される電圧を検出する電圧検出器をさらに備え、
    　前記制御部は、前記検出された電圧のピーク値が予め定める上限値以上の場合に前記移行期間に移行する、請求項１または２に記載の高周波電源装置。
  6. 　前記制御部は、前記移行期間において、前記検出された電圧の平均値が基準値以下になるまで、前記第１のスイッチング素子の周期的なオンオフ動作を継続させ、前記検出された電圧の平均値が前記基準値以下になると、前記停止期間に移行する、請求項５に記載の高周波電源装置。
  7. 　高周波電源装置の制御方法であって、
    　前記高周波電源装置は、
    　第１のスイッチング素子を有し、前記第１のスイッチング素子のオンオフ動作により直流電力を交流電力に変換するＥ級インバータと、
    　前記Ｅ級インバータへの前記直流電力の入力の有無を切り替える第２のスイッチング素子と、
    　前記第２のスイッチング素子がオフのときに、グラウンドから前記Ｅ級インバータに電流を流す整流素子とを含み、
    　前記制御方法は、
    　前記Ｅ級インバータの動作期間において、前記第１のスイッチング素子を周期的にオンオフ動作させ、前記第２のスイッチング素子をオン状態に維持するステップと、
    　前記Ｅ級インバータの停止期間において、前記第１のスイッチング素子および前記第２のスイッチング素子を共にオフ状態に維持するステップと、
    　前記動作期間のうちで前記停止期間に至る直前の移行期間において、前記第１のスイッチング素子を周期的にオンオフ動作させ、前記第２のスイッチング素子をオフ状態に維持するステップとを備える、高周波電源装置の制御方法。
  8. 　前記第２のスイッチング素子を介して前記Ｅ級インバータに入力される直流の入力電流を検出するステップと、
    　前記検出された入力電流の平均値が目標値に等しくなるように、前記動作期間の長さと前記停止期間の長さとの比率を制御するステップとをさらに備える、請求項７に記載の高周波電源装置の制御方法。
  9. 　前記移行期間の長さは、前記動作期間から前記停止期間への切り替わりにおいて、前記第１のスイッチング素子の主電極間に印加される電圧のピーク値が、予め定める上限値を超えないように設定される、請求項７または８に記載の高周波電源装置の制御方法。
  10. 　前記第１のスイッチング素子の前記主電極間に印加される電圧を検出するステップと、
    　前記移行期間の長さの初期値を設定するステップと、
    　前記検出された電圧のピーク値が前記上限値を超える場合に前記移行期間の長さを現在の設定値から増やすステップと、
    　前記検出された電圧のピーク値が前記上限値を超えない場合に前記移行期間の長さを現在の設定値から減らすステップとをさらに備える、請求項９に記載の高周波電源装置の制御方法。
  11. 　前記第１のスイッチング素子の主電極間に印加される電圧を検出するステップと、
    　前記検出された電圧のピーク値が予め定める上限値以上の場合に前記移行期間に移行するステップとをさらに備える、請求項７または８に記載の高周波電源装置の制御方法。
  12. 　前記移行期間において、前記検出された電圧の平均値が基準値以下になるまで、前記第１のスイッチング素子の周期的なオンオフ動作を継続させるステップと、
    　前記検出された電圧の平均値が前記基準値以下になると、前記停止期間に移行するステップとをさらに備える、請求項１１に記載の高周波電源装置の制御方法。
PCT/JP2022/015598 2022-03-29 2022-03-29 高周波電源装置およびその制御方法 WO2023188021A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/015598 WO2023188021A1 (ja) 2022-03-29 2022-03-29 高周波電源装置およびその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/015598 WO2023188021A1 (ja) 2022-03-29 2022-03-29 高周波電源装置およびその制御方法

Publications (1)

Publication Number Publication Date
WO2023188021A1 true WO2023188021A1 (ja) 2023-10-05

Family

ID=88200148

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/015598 WO2023188021A1 (ja) 2022-03-29 2022-03-29 高周波電源装置およびその制御方法

Country Status (1)

Country Link
WO (1) WO2023188021A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017179203A1 (ja) * 2016-04-15 2017-10-19 三菱電機エンジニアリング株式会社 共振型電源装置及び共振型電力伝送システム
JP2018074720A (ja) * 2016-10-27 2018-05-10 住友電気工業株式会社 電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラム
JP2018125995A (ja) * 2017-02-02 2018-08-09 Tdk株式会社 スイッチング電源装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017179203A1 (ja) * 2016-04-15 2017-10-19 三菱電機エンジニアリング株式会社 共振型電源装置及び共振型電力伝送システム
JP2018074720A (ja) * 2016-10-27 2018-05-10 住友電気工業株式会社 電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラム
JP2018125995A (ja) * 2017-02-02 2018-08-09 Tdk株式会社 スイッチング電源装置

Similar Documents

Publication Publication Date Title
US10218256B2 (en) Primary side control of primary resonant flyback converters
US8665611B2 (en) Controller for a resonant switched-mode power converter
JP6528561B2 (ja) 高効率力率改善回路およびスイッチング電源装置
US9281753B2 (en) LLC converter with dynamic gain transformation for wide input and output range
JP6386549B2 (ja) 高効率共振変換器のための装置および方法
US10141868B2 (en) Method and apparatus for resonant power conversion
JP3531385B2 (ja) 電源装置
US8456868B2 (en) Controller for a resonant switched-mode power converter
KR101357070B1 (ko) 고효율 전력 변환기 시스템
JP6069957B2 (ja) スイッチング電源装置
US20090257258A1 (en) Power supply apparatus and semiconductor integrated circuit device
WO2016139745A1 (ja) 電力変換器
US20120014150A1 (en) Power factor correction efficiency improvement circuit, a converter employing the circuit and a method of manufacturing a converter
JP2011223800A (ja) スイッチング電源回路
JP2002539750A (ja) フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式
JP5278224B2 (ja) スイッチング電源装置、およびスイッチング電源制御回路
JP5549659B2 (ja) スイッチング電源装置
US8503195B1 (en) System and method for zero volt switching of half bridge converters during startup and short circuit conditions
US9577540B1 (en) Multi-stage flyback converter for wide input voltage range applications
JP2014180110A (ja) Ｄｃ−ｄｃコンバータ
US20180367042A1 (en) Resonant power converter comprising adaptive dead-time control
WO2019225262A1 (ja) トーテムポール型単相ｐｆｃコンバータ
US9118251B2 (en) Power supply device
WO2023188021A1 (ja) 高周波電源装置およびその制御方法
KR100387382B1 (ko) 고효율의 스위칭모드 전원공급기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22935169

Country of ref document: EP

Kind code of ref document: A1