WO2023178596A1 - 一种存算器件、计数器、移位累加器和存内乘加结构 - Google Patents

一种存算器件、计数器、移位累加器和存内乘加结构 Download PDF

Info

Publication number
WO2023178596A1
WO2023178596A1 PCT/CN2022/082726 CN2022082726W WO2023178596A1 WO 2023178596 A1 WO2023178596 A1 WO 2023178596A1 CN 2022082726 W CN2022082726 W CN 2022082726W WO 2023178596 A1 WO2023178596 A1 WO 2023178596A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
magnetic
skyrmions
storage
skyrmion
Prior art date
Application number
PCT/CN2022/082726
Other languages
English (en)
French (fr)
Inventor
石以诺
张文彪
迟克群
李州
孟皓
Original Assignee
中电海康集团有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中电海康集团有限公司 filed Critical 中电海康集团有限公司
Publication of WO2023178596A1 publication Critical patent/WO2023178596A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/383—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using magnetic or similar elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Definitions

  • Figure 7 is a top view of the counter provided in Figure 6;
  • the storage device includes a magnetic track layer 11 and a magnetic recording layer.
  • the magnetic orbital layer 11 is used to input and output skyrmions, and is also used to stabilize the existence and movement of skyrmions in it.
  • the magnetic recording layer includes a barrier layer 12 stacked on the surface of the magnetic track layer 11 and a reference layer 13 stacked on the barrier layer 12 .
  • the magnetic track layer 11 and the magnetic recording layer form a magnetic tunnel junction, and the area of the magnetic track layer 11 that overlaps the barrier layer 12 is the magnetic recording layer area 15 .
  • the magnetization directions of the magnetic track layer 11 and the reference layer 13 are opposite; when there are no skyrmions in the magnetic recording layer region 15, the resistance state of the magnetic tunnel junction is a high resistance state; the skyrmions input to the magnetic track layer 11 move to the magnetic When recording layer region 15, the magnetic recording layer will be pinned in magnetic recording layer region 15 to change the resistance state of the magnetic tunnel junction from a high resistance state to a low resistance state.
  • Two power-carrying ports can be provided on the magnetic track layer 11 , and current can be passed into the magnetic track layer 11 from the two power-carrying ports to drive the skyrmions to move within the magnetic track layer 11 .
  • the skyrmion input port and the skyrmion output port can be overlapped with the two energized ports on the magnetic orbit layer 11 respectively, so as to optimize the structure of the magnetic orbit layer 11 and the orbital motion route of the skyrmion.
  • a magnetic track layer 11 has a T-shaped cross-section.
  • a power-on port is distributed at both ends of the linear track of the T-shaped magnetic track layer 11, so that the skyrmion input port and the skyrmion output port overlap with the two power-on ports of the magnetic track layer 11 respectively.
  • the A port and the B port of the magnetic track layer 11 are each provided with a power port for passing current to the magnetic track layer 11 .
  • the A side is also provided with a skyrmion output port
  • the B side is also provided with a skyrmion input port.
  • skyrmions can be driven to move from terminal A to terminal B.
  • the arrangement manner of the magnetic track layer 11 is not limited to the manner shown above, and other arrangement manners may also be adopted.
  • a magnetic track layer 11 with a rectangular cross-sectional shape may also be used.
  • the magnetization direction in the magnetic track layer 11 can also be set to the perpendicular magnetization direction upward, while the magnetization direction in the reference layer 13 can be set to the perpendicular magnetization direction down, so that the perpendicular magnetization directions in the magnetic track layer 11 and the reference layer 13 are opposite to each other. set up.
  • the input skyrmions will stay in the magnetic recording layer area 15, and the resistance of the magnetic tunnel junction changes from a high resistance state.
  • the resistance of the magnetic tunnel junction changes from a high resistance state.
  • For low resistance state That is, whether skyrmions exist in the magnetic recording layer region 15 will affect the resistance at both ends of the magnetic tunnel junction.
  • the resistance of the magnetic tunnel junction is relatively large, showing a high resistance state; while when skyrmions are present in the magnetic recording layer region 15, the resistance of the magnetic tunnel junction is small. Shows low resistance state.
  • the resistance state information of the magnetic tunnel junction can be read through the top port of the magnetic recording layer and any port of the magnetic track layer 11 .
  • Storage is achieved by utilizing the characteristics of the magnetic tunnel junction resistance states composed of the magnetic track layer 11 and the magnetic recording layer being different due to the presence of skyrmions in the magnetic recording layer region 15 .
  • the storage and computing device disclosed in this application is based on a pure spintronic system of magnetic skyrmions and has the characteristics of high speed and low power consumption of spintronic devices.
  • the physical size of storage and computing devices is small and high storage density can be achieved.
  • the storage device can also include an erasure area 14 located on the side of the magnetic track layer 11.
  • the erasure area 14 is used to erase the skyrmions entering it, so that the storage device can Counting functionality is integrated into the device.
  • the specific performance is the binary addition rule of every two to one, which can directly realize the accumulation operation in the memory.
  • the calculation process is completely based on the physical characteristics of skyrmions. There is no need to convert digital signals and analog signals, and it can meet the requirements of high precision and low power consumption. Neural network computing needs can also achieve higher computing density.
  • the remaining third end of the T-shaped magnetic track layer 11 in addition to the two ends of the linear track can be distributed with erasing areas 14.
  • the orbital motion route of skyrmions is optimized.
  • a power-on port can also be provided in the erasing area 14 .
  • skyrmions in the magnetic recording layer area 15 can be output from the skyrmion output port. That is, by inputting current to the energizing port of the erasing area 14, the magnetic recording layer area can be The fixed skyrmions existing in 15 memories are output from the skyrmion output port for shifting operation.
  • the skyrmions in the magnetic recording layer area 15 can be erased, so that the skyrmions in the magnetic recording layer area 15 are directly reset. Referring to FIG.
  • the power-on port may be provided at the C port of the magnetic track layer 11 .
  • skyrmions in the magnetic recording layer region 15 can be output from the skyrmion output port of the magnetic track layer 11 .
  • current flows out of the C port skyrmions in the magnetic recording layer region 15 can be erased.
  • the embodiment of the present invention also provides a counter.
  • the counter includes: a plurality of any of the above storage and calculation devices including the erasure area 14 arranged in sequence. 10. Between any two adjacent storage and computing devices 10, the skyrmion input port of one storage and computing device 10 is connected to the skyrmion output port of the other storage and computing device 10, so that the skyrmion input port of one of the storage and computing devices 10 The skyrmions can move into another storage and computing device 10 .
  • a storage device 10 composed of a magnetic track layer 11 and a magnetic recording layer
  • whether there are skyrmions in the magnetic recording layer region 15 results in different sizes of the magnetic tunnel junction resistance states composed of the magnetic track layer 11 and the magnetic recording layer.
  • An erasure region 14 is also added on the side of the magnetic track layer 11. For the continuously input skyrmions, one skyrmion will be output for every two skyrmions input, and the resistance state of the magnetic tunnel junction will be reset, showing It is a binary addition rule that can directly implement in-memory calculation operations. The calculation process is completely based on the physical properties of skyrmions. There is no need to convert digital signals and analog signals, and it can meet the needs of high-precision, low-power neural networks.
  • the above solution is completely based on the pure spintronic system of magnetic skyrmions. It has the characteristics of high speed and low power consumption of spintronic devices. At the same time, it has a small physical size and can achieve high storage and computing density.
  • a plurality of storage devices 10 are arranged in sequence, and the skyrmion input ports and skyrmion output ports of two adjacent storage devices 10 are connected. Skyrmions can be input from one storage device 10 to another storage device 10 without conversion.
  • the end positions on both sides of the counter include two power-on ports A and B respectively.
  • the B terminal is also the skyrmion input port, and the A terminal is also the skyrmion output port. Passing current through ports A and B can cause skyrmions to move from terminal B to terminal A. Since the storage device 10 including the erasure area 14 has a two-to-one characteristic, the counter can count the number of input skyrmions.
  • a storage device 10 composed of a magnetic track layer 11 and a magnetic recording layer
  • whether there are skyrmions in the magnetic recording layer region 15 results in different sizes of the magnetic tunnel junction resistance states composed of the magnetic track layer 11 and the magnetic recording layer.
  • An erasure region 14 is also added on the side of the magnetic track layer 11. For the continuously input skyrmions, one skyrmion will be output for every two skyrmions input, and the resistance state of the magnetic tunnel junction will be reset, showing It is a binary addition rule that can directly implement in-memory accumulation operations. The calculation process is completely based on the physical properties of skyrmions. There is no need to convert digital signals and analog signals, and it can meet the needs of high-precision, low-power neural networks.
  • the additional input port 32 and the erasure area 14 can be arranged on two opposite sides of the magnetic track layer 11 to optimize the additional input port. 32 and the setting location of erase area 14.
  • the erasing area 14 is provided with power supply ports C 0 -C n-1 in sequence.
  • the skyrmions in the magnetic tunnel junction in the corresponding storage device 10 can be erased.
  • the skyrmion in the magnetic tunnel junction in the corresponding memory device 10 can be output to the next bit.
  • C 0 -C n-1 simultaneously flow out current, all skyrmions in the magnetic tunnel junctions in the memory device 10 will be erased, which can be regarded as a reset operation.
  • C 0 -C n-1 flows into current at the same time, all skyrmions in the magnetic tunnel junction in the storage device 10 will be shifted by one bit to the left, which can be regarded as a shift operation.
  • a shunt port 31 can also be provided at the top or bottom of the magnetic track layer 11 of each storage device 10 to keep the current in the magnetic track layer 11 constant at a set current value to perform reset. , shift, and accumulation operations, keep the current of the magnetic track layer 11 at the center unchanged to ensure normal operation of the device.
  • All cells in the same row are interconnected by the same wire 40 to apply the same voltage in all cells in the same row.
  • Each unit can decide whether to generate skyrmions based on the voltage applied to it and the resistance state of the magnetic tunnel junction within it. After generating skyrmions, the generated skyrmions flow into an additional input connected to the unit. Port 32.
  • the in-memory multiply-accumulate result includes the shift accumulator 30 as shown above, and also includes multiple units arranged in an array in rows and columns. Each of these cells includes the storage device 10 shown above. Referring to FIG. 10 , the storage device 10 may not have a T-shaped magnetic track layer 11 as shown in FIG. 1 , but may use a rectangular magnetic track layer 11 in a rectangular shape.
  • each unit decides whether to generate skyrmions based on the applied voltage and its resistance state
  • the truth table method as shown in Figure 11 can be used. Specifically, when the resistance state of the magnetic tunnel junction in the unit is a high resistance state, no skyrmions are generated in the magnetic track layer 11 no matter whether a high voltage or a low voltage is applied. When the resistance state of the magnetic tunnel junction in the unit is a low resistance state, if a low voltage is applied, skyrmions will not be generated in its magnetic orbital layer 11. However, if a high voltage is applied, skyrmions will be generated in its magnetic orbital layer 11. Akiko. It is convenient to implement the multiplication operation of each unit. It should be understood that the way in which each unit determines whether to generate skyrmions based on the magnitude of the applied voltage and its resistance state is not limited to the method shown above. In addition, other methods can also be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供了一种存算器件、计数器、移位累加器和存内乘加结构，该存算器件通过采用包含有磁性轨道层和磁性记录层组成存算器件，利用磁性记录层区域中是否存在斯格明子，而导致磁性轨道层与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。相比现有技术中通过翻转自由层的磁化方向方式，本申请所公开的存算器件，基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时存算器件的物理尺寸小，可以实现较高的存储密度。

Description

一种存算器件、计数器、移位累加器和存内乘加结构 技术领域
本发明涉及半导体技术领域，尤其涉及一种存算器件、计数器、移位累加器和存内乘加结构。
背景技术
当今的计算机系统主要基于冯诺依曼架构，其特征是存储单元和运算单元相互分离。近年来随着人工智能的快速发展，计算系统需要处理的数据量不断增长，冯诺依曼架构由于存储墙、功耗墙等问题，越来越难以满足不断增长的计算需求，已经成了计算智能化的主要瓶颈。存算一体技术是解决冯诺依曼瓶颈的一个重要方向，通过使存储单元同时具备存储和计算功能，可以有效缓解存储墙和功耗墙问题。目前的存算一体架构中，通过交叉排布的非易失存储器阵列，可以只使用一次操作就实现矩阵乘法和累加计算。但是这种计算主要基于电路的模拟特性，计算结果难以避免的存在噪声，影响整体的计算精度。且计算过程中需要不断进行数字信号和模拟信号的转换，能效比还有待提升。
发明内容
本发明提供了一种存算器件、计数器、移位累加器和存内乘加结构，计算过程完全基于斯格明子的物理特性进行，无需进行数字信号和模拟信号的转换，可以满足高精度、低功耗神经网络计算的需求；同时物理尺寸小，可以实现较高的存储和计算密度。
第一方面，本发明提供了一种存算器件，该存算器件包括磁性轨道层和磁性记录层。其中，磁性轨道层用于输入输出斯格明子，还用于使其内的斯格明子稳定存在和运动。磁性记录层包括层叠在磁性轨道层表面的势垒层、和层叠在势垒层上的参考层。磁性轨道层与磁性记录层组成磁性隧道结，且磁性轨道 层中与势垒层重叠的区域为磁性记录层区域。磁性轨道层与参考层的磁化方向相反；在磁性记录层区域不存在斯格明子时，磁性隧道结的阻态为高阻态；在输入磁性轨道层的斯格明子运动到磁性记录层区域时，会被磁性记录层钉扎在磁性记录层区域内，以将磁性隧道结的阻态由高阻态改变为低阻态。
在上述的方案中，通过采用包含有磁性轨道层和磁性记录层组成存算器件，利用磁性记录层区域中是否存在斯格明子，而导致磁性轨道层与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。相比现有技术中通过翻转自由层的磁化方向方式，本申请所公开的存算器件，基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时存算器件的物理尺寸小，可以实现较高的存储密度。
在一个具体的实施方式中，该存算器件还包括位于磁性轨道层侧面的擦除区域，擦除区域用于擦除进入其内的斯格明子。磁性轨道层具有斯格明子输入端口和斯格明子输出端口。在磁性记录层区域存在固定的斯格明子时，通过斯格明子输入端口输入的运动的斯格明子，能够将固定的斯格明子碰撞到擦除区域，且运动的斯格明子自身能够从斯格明子输出端口输出。通过在磁性轨道层的侧面增加擦除区域，对于不断输入的斯格明子，每输入两个斯格明子就会输出一个斯格明子，且磁性隧道结的阻态会被重置，表现为逢二进一的二进制加法规则，能够直接实现存内累加运算，计算过程完全基于斯格明子的物理特性进行，无需进行数字信号和模拟信号的转换，可以满足高精度、低功耗神经网络计算的需求，还能够实现较高的计算密度。
在一个具体的实施方式中，擦除区域设置有通电端口。当擦除区域的通电端口流入电流时，能够使磁性记录层区域的斯格明子从斯格明子输出端口输出；当擦除区域的通电端口流出电流时，能够擦除磁性记录层区域的斯格明子。 以便于输出或擦除该存算单元内的斯格明子。
在一个具体的实施方式中，磁性轨道层包括层叠的重金属层和磁性层，势垒层层叠在磁性层表面。其中，重金属层与磁性层的界面耦合产生DMI效应，能够使磁性轨道层内的斯格明子稳定存在；重金属层与磁性层的自旋轨道矩效应，驱动磁性轨道层内的斯格明子运动。便于使磁性轨道层内的斯格明子稳定存在和运动。
在一个具体的实施方式中，磁性轨道层的截面形状为T形。T形磁性轨道层的直线轨道两端分布设置有一个通电端口；斯格明子输入端口和斯格明子输出端口，分别与磁性轨道层的两个通电端口重合。T形磁性轨道层上剩余的第三端分布有擦除区域，以优化磁性轨道层的结构，优化斯格明子的轨道运动路线。
在一个具体的实施方式中，磁性轨道层与参考层的磁各向异性均为垂直磁各向异性，便于钉扎运动到磁性记录层区域的斯格明子。
第二方面，本发明还提供了一种计数器，该计数器包括：多个依次排开的上述任意一种包含有擦除区域的存算器件。任意相邻的两个存算器件之间，其中一个存算器件的斯格明子输入端口，与另一个存算器件的斯格明子输出端口相连，以使其中一个存算器件中的斯格明子能够运动到另一个存算器件内。
在上述的方案中，通过采用包含有磁性轨道层和磁性记录层组成存算器件，利用磁性记录层区域中是否存在斯格明子，而导致磁性轨道层与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。还在磁性轨道层的侧面增加擦除区域，对于不断输入的斯格明子，每输入两个斯格明子就会输出一个斯格明子，且磁性隧道结的阻态会被重置，表现为逢二进一的二进制加法规则，能够直接实现存内累加运算，计算过程完全基于斯格明子的物理特性进行，无 需进行数字信号和模拟信号的转换，可以满足高精度、低功耗神经网络计算的需求。上述方案完全基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时物理尺寸小，可以实现较高的存储和计算密度。
第三方面，本发明还提供了一种移位累加器，该移位累加器包括上述计数器、以及至少一个额外输入端口。每个额外输入端口连接在一个存算器件的磁性轨道层上，且一个存算器件的磁性轨道层上最多连接一个额外输入端口，每个额外输入端口用于向与其连接的磁性轨道层输入斯格明子。
在上述的方案中，通过采用包含有磁性轨道层和磁性记录层组成存算器件，利用磁性记录层区域中是否存在斯格明子，而导致磁性轨道层与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。还在磁性轨道层的侧面增加擦除区域，对于不断输入的斯格明子，每输入两个斯格明子就会输出一个斯格明子，且磁性隧道结的阻态会被重置，表现为逢二进一的二进制加法规则，能够直接实现存内累加运算，计算过程完全基于斯格明子的物理特性进行，无需进行数字信号和模拟信号的转换，可以满足高精度、低功耗神经网络计算的需求。上述方案完全基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时物理尺寸小，可以实现较高的存储和计算密度。
在一个具体的实施方式中，对于每个连接有额外输入端口的存算器件，额外输入端口与擦除区域分列在磁性轨道层相对的两个侧面，优化额外输入端口和擦除区域的设置位置。
在一个具体的实施方式中，每个存算器件的磁性轨道层的顶部或底部还均设置有分流端口，用于保持磁性轨道层内的电流恒定在设定电流值，以在进行复位、移位、累加操作时，保持中央的位置的磁性轨道层电流不变，确保器件正常工作。
第四方面，本发明还提供了一种存内乘加结构，该存内乘加结构包括：上述任意一种移位累加器、以及阵列分布的多个单元，每个存储单元为上述任意一种存算器件。同一列单元的任意相邻两个存算器件之间，其中一个存算器件的斯格明子输入端口，与另一个存算器件的斯格明子输出端口依次相连，以使其中一个存算器件中的斯格明子运动到另一个存算器件内；且位于端部位置的存算器件的斯格明子输出端口，连接移位累加器中的一个额外输入端口。同一行上的所有单元均通过同一根导线互连，以在同一行的所有单元中施加相同的电压。每个单元能够根据其被施加的电压大小和其内磁性隧道结的阻态，决定是否生成斯格明子，并在生成斯格明子之后，将生成的斯格明子流入与该单元连接的额外输入端口。
在上述的方案中，通过将上述移位累加器和多个存算单元集成在一起，能够完成二进制乘法、累加和移位操作，可以满足向量矩阵乘法的计算需求。且上述二进制乘法、累加和移位操作均是直接实现存内乘加运算，计算过程完全基于斯格明子的物理特性进行，无需进行数字信号和模拟信号的转换，可以满足高精度、低功耗神经网络计算的需求。上述方案完全基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时物理尺寸小，可以实现较高的存储和计算密度。
在一个具体的实施方式中，每个单元能够根据施加的电压大小和其阻态，决定是否生成斯格明子具体为：在单元内磁性隧道结的阻态为高阻态时，无论被施加高电压还是低电压，在其磁性轨道层均不生成斯格明子；在单元内磁性隧道结的阻态为低阻态时，如果被施加低电压，在其磁性轨道层均不生成斯格明子，如果被施加高电压，能够在其磁性轨道层生成斯格明子。便于实现每个单元的乘法运算。
附图说明
图1为本发明实施例提供的一种存算器件的立体结构示意图；
图2为图1示出的存算器件的俯视图；
图3为一种斯格明子的运动示意图；
图4为另一种斯格明子的运动示意图；
图5为本发明实施例提供的一种存算器件的结构剖视图；
图6为本发明实施例提供的一种计数器；
图7为图6提供的计数器的俯视图；
图8为本发明实施例提供的一种移位累加器的俯视图；
图9为本发明实施例提供的一种移位累加器的侧视图；
图10为本发明实施例提供的一种存内乘加结构的立体结构示意图；
图11为本发明实施例提供的一种存内乘加结构中阵列单元的二值乘法真值表。
附图标记：
10-存算器件 11-磁性轨道层 111-重金属层
112-磁性层 12-势垒层 13-参考层
14-擦除区域 15-磁性记录层区域 20-计数器
30-移位累加器 31-分流端口
32-额外输入端口 40-导线
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了方便理解本发明实施例提供的存算器件，下面首先说明一下本发明实施例提供的存算器件的应用场景，该存算器件应用于计算机领域的存储及运算过程中。下面结合附图对该存算器件进行详细的叙述。
参考图1、图2及图3，本发明实施例提供的存算器件包括磁性轨道层11和磁性记录层。其中，磁性轨道层11用于输入输出斯格明子，还用于使其内的斯格明子稳定存在和运动。磁性记录层包括层叠在磁性轨道层11表面的势垒层12、和层叠在势垒层12上的参考层13。磁性轨道层11与磁性记录层组成磁性隧道结，且磁性轨道层11中与势垒层12重叠的区域为磁性记录层区域15。磁性轨道层11与参考层13的磁化方向相反；在磁性记录层区域15不存在斯格明子时，磁性隧道结的阻态为高阻态；在输入磁性轨道层11的斯格明子运动到磁性记录层区域15时，会被磁性记录层钉扎在磁性记录层区域15内，以将磁性隧道结的阻态由高阻态改变为低阻态。
在上述的方案中，通过采用包含有磁性轨道层11和磁性记录层组成存算器件，利用磁性记录层区域15中是否存在斯格明子，而导致磁性轨道层11与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。相比现有技术中通过翻转自由层的磁化方向方式，本申请所公开的存算器件，基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时存算器件的物理尺寸小，可以实现较高的存储密度。下面结合附图对上述各个结构的设置方式进行详细的介绍。
如图1、图2及图3所示，磁性轨道层11用于输入输出斯格明子，还用于使其内的斯格明子稳定存在和运动。设置时，磁性轨道层11可以包含有斯格明子 输入端口和斯格明子输出端口，在需要向磁性轨道层11中输入斯格明子时，可以从斯格明子输入端口输入。
在具体实现将输入其内的斯格明子稳定存在时，参考图5，磁性轨道层11可以包括层叠的重金属层111和磁性层112，势垒层12层叠在磁性层112表面。重金属层111与磁性层112的界面耦合产生DMI效应，能够使磁性轨道层11内的斯格明子稳定存在。重金属层111与磁性层112的自旋轨道矩效应，驱动磁性轨道层11内的斯格明子运动，便于使磁性轨道层11内的斯格明子稳定存在和运动。可以在磁性轨道层11上还设置两个通电端口，从两个通电端口向磁性轨道层11内通入电流，从而驱动斯格明在在磁性轨道层11内运动。具体设置时，可以将斯格明子输入端口和斯格明子输出端口，分别与磁性轨道层11上的两个通电端口重合设置，优化磁性轨道层11的结构，优化斯格明子的轨道运动路线。如图1及图2所示出的一种磁性轨道层11，其截面形状为T形。T形磁性轨道层11的直线轨道两端分布设置有一个通电端口，使斯格明子输入端口和斯格明子输出端口，分别与磁性轨道层11的两个通电端口重合。具体的，如图2所示出的磁性轨道层11的A端口和B端口分别设置有一个通电端口，用来向磁性轨道层11通入电流。同时A端还设置有斯格明子输出端口，B端还设置有斯格明子输入端口。在A端和B端通入电流时，能够驱动斯格明子从A端运动到B端。应当理解的是，磁性轨道层11的设置方式并不限于上述示出的方式，除此之外，还可以采用其他的设置方式。例如，还可以采用截面形状为长方形的磁性轨道层11。
继续参考图1，在设置磁性记录层时，磁性记录层包括层叠在磁性轨道层11表面的势垒层12、和层叠在势垒层12上的参考层13，其中磁性轨道层11与磁性记录层组成磁性隧道结。且磁性轨道层11与参考层13的磁化方向相反，从而 在斯格明子运动到与势垒层12重叠的区域时，磁性轨道层11能够将该斯格明子钉扎固定在该区域。该区域定义为磁性记录层区域15，该区域位于磁性轨道层11中，且与势垒层12重叠。具体实现参考层13与磁性轨道层11的磁化方向相反时，参考图5，可以使磁性轨道层11与参考层13的磁各向异性均为垂直磁各向异性，便于钉扎运动到磁性记录层区域15的斯格明子。例如，可以使磁性轨道层11中的磁化方向为垂直磁化方向向下，而参考层13中的磁化方向为垂直磁化方向向上，从而使磁性轨道层11和参考层13中的垂直磁化方向相背设置。当然，还可以使磁性轨道层11中的磁化方向为垂直磁化方向向上，而参考层13中的磁化方向为垂直磁化方向向下，从而使磁性轨道层11和参考层13中的垂直磁化方向相向设置。
参考图3，在磁性记录层区域15不存在斯格明子时，磁性隧道结的阻态为高阻态，即表现为参考层13与磁性轨道层11的反平行的磁化方向所呈现的高阻态。而在输入磁性轨道层11的斯格明子运动到磁性记录层区域15时，会被磁性记录层钉扎在磁性记录层区域15内，以将磁性隧道结的阻态由高阻态改变为低阻态。可以从图3的B端口输入斯格明子，斯格明子运动到磁性记录层区域15时，输入的斯格明子会被停留在磁性记录层区域15，磁性隧道结的阻值从高阻态变为低阻态。即磁性记录层区域15是否存在斯格明子，会影响到磁性隧道结两端的阻值。在磁性记录层区域15不存在斯格明子时，磁性隧道结的阻值较大，表现为高阻态；而在磁性记录层区域15存在斯格明子时，磁性隧道结的阻值较小，表现为低阻态。可以通过磁性记录层的顶部端口和磁性轨道层11的任一端口可以读取磁性隧道结的阻态信息。利用磁性记录层区域15中是否存在斯格明子，而导致磁性轨道层11与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。相比现有技术中通过翻转自由层的磁化方向方式，本申请所公 开的存算器件，基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时存算器件的物理尺寸小，可以实现较高的存储密度。
另外，如图1及图2所示，该存算器件还可以包括位于磁性轨道层11侧面的擦除区域14，擦除区域14用于擦除进入其内的斯格明子，从而在存算器件中集成计数功能。具体的，参考图4，在磁性记录层区域15存在固定的斯格明子时，如果通过磁性轨道层11上的斯格明子继续向磁性轨道层11通入运行的斯格明子，则运动的斯格明子能够与磁性记录层区域15原来存在的固定的斯格明子碰撞，并使磁性记录层区域15原来存在的固定的斯格明子进入到擦除区域14，且该运动的斯格明子自身将会从斯格明子输出端口输出，从而使磁性记录层区域15中又不存在斯格明子了，从而将磁性隧道结的低阻态改变为高阻态。例如，参考图4，当从B端口输入斯格明子时，此时磁性记录层区域15存在斯格明子，则输入的运动的斯格明子会与被钉扎固定在磁性记录层区域15的斯格明子发生碰撞，并将原存在于磁性记录层区域15的斯格明子挤入到擦除区域14，且其自身会从A端口输出，磁性隧道结将从低阻态改变为高阻态。即在磁性轨道层11的侧面增加擦除区域14时，对于不断输入的斯格明子，每输入两个斯格明子就会输出一个斯格明子，且磁性隧道结的阻态会被重置，具体表现为逢二进一的二进制加法规则，能够直接实现存内累加运算，计算过程完全基于斯格明子的物理特性进行，无需进行数字信号和模拟信号的转换，可以满足高精度、低功耗神经网络计算的需求，还能够实现较高的计算密度。
参考图1及图2，在磁性隧道层的截面形状为T形时，T形的磁性轨道层11上除了上述直线轨道两端之外的剩余的第三端，可以分布有擦除区域14，以优化磁性轨道层11的结构，优化斯格明子的轨道运动路线。
再者，还可以在擦除区域14设置通电端口。当擦除区域14的通电端口 流入电流时，能够使磁性记录层区域15的斯格明子从斯格明子输出端口输出，即通过向擦除区域14的通电端口输入电流，能够将磁性记录层区域15内存在的固定的斯格明子从斯格明子输出端口输出，以进行移位操作。当擦除区域14的通电端口流出电流时，能够擦除磁性记录层区域15的斯格明子，使该磁性记录层区域15的斯格明子直接进行复位。参考图2，该通电端口可以设置在磁性轨道层11的C端口。当C端口流入电流时，可以使磁性记录层区域15的斯格明子从磁性轨道层11的斯格明子输出端口输出。当C端口流出电流时，可以擦除磁性记录层区域15的斯格明子。通过在擦除区域14设置通电端口，以便于输出或擦除该存算单元内的斯格明子。
另外，本发明实施例还提供了一种计数器，参考图1、图2、图6及图7，该计数器包括：多个依次排开的上述任意一种包含有擦除区域14的存算器件10。任意相邻的两个存算器件10之间，其中一个存算器件10的斯格明子输入端口，与另一个存算器件10的斯格明子输出端口相连，以使其中一个存算器件10中的斯格明子能够运动到另一个存算器件10内。通过采用包含有磁性轨道层11和磁性记录层组成存算器件10，利用磁性记录层区域15中是否存在斯格明子，而导致磁性轨道层11与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。还在磁性轨道层11的侧面增加擦除区域14，对于不断输入的斯格明子，每输入两个斯格明子就会输出一个斯格明子，且磁性隧道结的阻态会被重置，表现为逢二进一的二进制加法规则，能够直接实现存内计算运算，计算过程完全基于斯格明子的物理特性进行，无需进行数字信号和模拟信号的转换，可以满足高精度、低功耗神经网络计算的需求。上述方案完全基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时物理尺寸小，可以实现较高的存储和计算密度。
如图6及图7所示，多个存算器件10依次排开，且相邻的两个存算器件10的斯格明子输入端口和斯格明子输出端口相连。斯格明子可以不需转换地从一个存算器件10输入到另一个存算器件10。计数器的两侧的端部位置分别包含有两个通电端口A、B。其中B端同样也是斯格明子输入端口，A端也是斯格明子输出端口。在A、B端口通入电流，可以使斯格明子从B端向A端运动。由于包含有擦除区域14的存算器件10，具有逢二进一的特性，计数器可以对输入的斯格明子的数目进行计数。计数结果由不同位置的存算器件10中的磁性隧道结(MTJ)的阻态表示，低阻态可以表示二进制的1，高阻态可以表示二进制的0。位于不同位置的磁性隧道结的阻态表示二进制数不同的位。如图7所示，从B端到A端，磁性隧道结的阻态依次表示2 0，2 1,…，2 n-1位。
再者，本发明实施例还提供了一种移位累加器，参考图1、图2、图6、图7及图8，该移位累加器包括上述计数器20、以及至少一个额外输入端口32。每个额外输入端口32连接在一个存算器件10的磁性轨道层11上，且一个存算器件10的磁性轨道层11上最多连接一个额外输入端口32，每个额外输入端口32用于向与其连接的磁性轨道层11输入斯格明子。通过采用包含有磁性轨道层11和磁性记录层组成存算器件10，利用磁性记录层区域15中是否存在斯格明子，而导致磁性轨道层11与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。还在磁性轨道层11的侧面增加擦除区域14，对于不断输入的斯格明子，每输入两个斯格明子就会输出一个斯格明子，且磁性隧道结的阻态会被重置，表现为逢二进一的二进制加法规则，能够直接实现存内累加运算，计算过程完全基于斯格明子的物理特性进行，无需进行数字信号和模拟信号的转换，可以满足高精度、低功耗神经网络计算的需求。上述方案完全基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时物理尺寸小，可 以实现较高的存储和计算密度。
在设置额外输入端口32时，对于每个连接有额外输入端口32的存算器件10，额外输入端口32与擦除区域14可以分列在磁性轨道层11相对的两个侧面，优化额外输入端口32和擦除区域14的设置位置。
如图9所示出的一种移位累加器，该移位累加器包括上述提供的计数器20。且在计数器20的位于磁性轨道层11与擦除区域14相对侧面，还增加设置了n个额外输入端口32，该n个额外输入端口32依次为D 0-D n-1。移位累加器的两个端部位置分别设置有通电端口A和B，其中B端同样也是斯格明子输入端口，A端也是斯格明子输出端口。在A、B端通入电流，可以使斯格明子从B端向A端运动。端口D 0-D n-1是斯格明子的额外输入端口32，从额外输入端输入的电流可以使斯格明子从该额外输入端口32进入到中间位置的磁性轨道内。额外输入端口32D 0-D n-1的输入分别对应不同的权重，从B端向A端分别表示2 0，2 1,…，2 n-1位。累加结果由不同位置存算单元中的磁性隧道结的阻态表示，低阻态可以表示二进制的1，高阻态可以表示二进制的0。位于不同位置的磁性隧道结的阻态表示二进制数不同的位。如图9所示，从B端到A端，磁性隧道结的阻态依次表示2 0，2 1,…，2 n-1位。
参考图9，在擦除区域14依次设有通电端口C 0-C n-1。当擦除区域14的通电端口流出电流时，可以擦除对应存算器件10中磁性隧道结内的斯格明子。当擦除区域14的通电端口流入电流时，可以将对应存算器件10中磁性隧道结内的斯格明子向下一位输出。当C 0-C n-1同时流出电流时，所有存算器件10中磁性隧道结内的斯格明子都会被擦除，可以视为复位操作。当C 0-C n-1同时流入电流时，所有存算器件10中磁性隧道结内的斯格明子都会被左移一位，可以视为移位操作。
参考图9，还可以在每个存算器件10的磁性轨道层11的顶部或底部均设置有分流端口31，用于保持磁性轨道层11内的电流恒定在设定电流值，以在进行复位、移位、累加操作时，保持中央的位置的磁性轨道层11电流不变，确保器件正常工作。
此外，本发明实施例还提供了一种存内乘加结构，参考图1、图2、图6、图7、图8及图10，该存内乘加结构包括：上述任意一种移位累加器30、以及阵列分布的多个单元，每个存储单元为上述任意一种存算器件10。同一列单元的任意相邻两个存算器件10之间，其中一个存算器件10的斯格明子输入端口，与另一个存算器件10的斯格明子输出端口依次相连，以使其中一个存算器件10中的斯格明子运动到另一个存算器件10内；且位于端部位置的存算器件10的斯格明子输出端口，连接移位累加器30中的一个额外输入端口32。同一行上的所有单元均通过同一根导线40互连，以在同一行的所有单元中施加相同的电压。每个单元能够根据其被施加的电压大小和其内磁性隧道结的阻态，决定是否生成斯格明子，并在生成斯格明子之后，将生成的斯格明子流入与该单元连接的额外输入端口32。通过将上述移位累加器30和多个存算单元集成在一起，能够完成二进制乘法、累加和移位操作，可以满足向量矩阵乘法的计算需求。且上述二进制乘法、累加和移位操作均是直接实现存内乘加运算，计算过程完全基于斯格明子的物理特性进行，无需进行数字信号和模拟信号的转换，可以满足高精度、低功耗神经网络计算的需求。上述方案完全基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时物理尺寸小，可以实现较高的存储和计算密度。
如图10所示出的一种存内乘加结构，该存内乘加结果包括如上述所示出的移位累加器30，同时还包含行列分布以阵列排列的多个单元。其中的每个单元 包括上述示出的存算器件10。参考图10，该存算器件10可以并不像图1示出的T形的磁性轨道层11，而可以采用长方形的磁性轨道层11为长方形。同一列上的存算器件10之间，相邻两个存算器件10的斯格明子输入端口与斯格明子输出端口依次相连，且靠近移位累加器30的端部位置的斯格明子输出端口连接在移位累加器30的一个额外输入端口32上。同一行上的单元之间均通过相同的一根导线40相互连接，从而能够在同一行上的所有单元上施加相同的电压。每个单元可以通过改变参考层13的磁化方向存储权重信息。且每个单元能够根据被施加的电压大小和权重信息，决定是否在其内的磁性轨道层11上生成斯格明子。如果将施加的电压和存算器件10中磁性隧道结的阻态视为两个输入，这个操作可以视为被施加到导线40上的电压、和存算单元中磁性隧道结的阻值的二进制乘法计算。二进制乘法操作生成的斯格明子，可以通过流入移位累加器30实现移位和累加运算，从而使存内乘加结构可以完成二进制乘法、累加和移位操作，可以满足向量矩阵乘法的计算需求。另外，参考图10，可以使移位累加器30上所包含的存算器件10的个数多于额外输入端口32的个数，从而防止在累加过程中因数据位溢出而导致运算出现错误。
每个单元在具体根据施加的电压大小和其阻态，决定是否生成斯格明子时，可以采用如图11所示出的真值表方式。具体的，在单元内磁性隧道结的阻态为高阻态时，无论被施加高电压还是低电压，在其磁性轨道层11均不生成斯格明子。在单元内磁性隧道结的阻态为低阻态时，如果被施加低电压，在其磁性轨道层11均不生成斯格明子，如果被施加高电压，能够在其磁性轨道层11生成斯格明子。便于实现每个单元的乘法运算。应当理解的是，每个单元在具体根据施加的电压大小和其阻态决定是否生成斯格明子的方式，并不限于上述示出的方式，除此之外，还可以采用其他的方式。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (12)

  1. 一种存算器件，其特征在于，包括：
    磁性轨道层，用于输入输出斯格明子，还用于使其内的斯格明子稳定存在和运动；
    磁性记录层，包括层叠在所述磁性轨道层表面的势垒层、和层叠在所述势垒层上的参考层；所述磁性轨道层与所述磁性记录层组成磁性隧道结，且所述磁性轨道层中与所述势垒层重叠的区域为磁性记录层区域；
    所述磁性轨道层与所述参考层的磁化方向相反；在所述磁性记录层区域不存在斯格明子时，所述磁性隧道结的阻态为高阻态；在输入所述磁性轨道层的斯格明子运动到所述磁性记录层区域时，会被所述磁性记录层钉扎在所述磁性记录层区域内，以将所述磁性隧道结的阻态由所述高阻态改变为低阻态。
  2. 如权利要求1所述的存算器件，其特征在于，还包括：位于所述磁性轨道层侧面的擦除区域，用于擦除进入其内的斯格明子；
    所述磁性轨道层具有斯格明子输入端口和斯格明子输出端口；
    在所述磁性记录层区域存在固定的斯格明子时，通过所述斯格明子输入端口输入的运动的斯格明子，能够将所述固定的斯格明子碰撞到所述擦除区域，且所述运动的斯格明子自身能够从所述斯格明子输出端口输出。
  3. 如权利要求2所述的存算器件，其特征在于，所述擦除区域设置有通电端口；
    当所述擦除区域的通电端口流入电流时，能够使所述磁性记录层区域的斯格明子从所述斯格明子输出端口输出；
    当所述擦除区域的通电端口流出电流时，能够擦除所述磁性记录层区域的 斯格明子。
  4. 如权利要求2所述的存算器件，其特征在于，所述磁性轨道层包括层叠的重金属层和磁性层，所述势垒层层叠在所述磁性层表面；
    其中，所述重金属层与所述磁性层的界面耦合产生DMI效应，能够使所述磁性轨道层内的斯格明子稳定存在；
    所述重金属层与所述磁性层的自旋轨道矩效应，驱动所述磁性轨道层内的斯格明子运动。
  5. 如权利要求2所述的存算器件，其特征在于，所述磁性轨道层的截面形状为T形；
    T形磁性轨道层的直线轨道两端分布设置有一个通电端口；所述斯格明子输入端口和斯格明子输出端口，分别与所述磁性轨道层的两个通电端口重合；
    所述T形磁性轨道层上剩余的第三端分布有所述擦除区域。
  6. 如权利要求2所述的存算器件，其特征在于，所述磁性轨道层与所述参考层的磁各向异性均为垂直磁各向异性。
  7. 一种计数器，其特征在于，包括：多个依次排开的如权利要求2～6任一项所述的存算器件；
    任意相邻的两个存算器件之间，其中一个存算器件的斯格明子输入端口，与另一个存算器件的斯格明子输出端口相连，以使所述其中一个存算器件中的斯格明子能够运动到所述另一个存算器件内。
  8. 一种移位累加器，其特征在于，包括：
    如权利要求7所述的计数器；
    至少一个额外输入端口，每个额外输入端口连接在一个存算器件的磁性轨道层上，且一个存算器件的磁性轨道层上最多连接一个所述额外输入端口，每 个额外输入端口用于向与其连接的磁性轨道层输入斯格明子。
  9. 如权利要求8所述的移位累加器，其特征在于，对于每个连接有所述额外输入端口的存算器件，所述额外输入端口与所述擦除区域分列在所述磁性轨道层相对的两个侧面。
  10. 如权利要求9所述的移位累加器，其特征在于，每个存算器件的磁性轨道层的顶部或底部还均设置有分流端口，用于保持所述磁性轨道层内的电流恒定在设定电流值。
  11. 一种存内乘加结构，其特征在于，包括：
    如权利要求8～10任一项所述的移位累加器；
    阵列分布的多个单元，其中，每个存储单元为如权利要求1～6任一项所述的存算器件；
    其中，同一列单元的任意相邻两个存算器件之间，其中一个存算器件的斯格明子输入端口，与另一个存算器件的斯格明子输出端口依次相连，以使所述其中一个存算器件中的斯格明子运动到所述另一个存算器件内；且位于端部位置的存算器件的斯格明子输出端口，连接所述移位累加器中的一个额外输入端口；
    同一行上的所有单元均通过同一根导线互连，以在同一行的所有单元中施加相同的电压；
    每个单元能够根据其被施加的电压大小和其内磁性隧道结的阻态，决定是否生成斯格明子，并在生成斯格明子之后，能够将生成的斯格明子流入与该单元连接的额外输入端口。
  12. 如权利要求11所述的存内乘加结构，其特征在于，每个单元能够根据施加的电压大小和其阻态，决定是否生成斯格明子具体为：
    在所述单元内磁性隧道结的阻态为高阻态时，无论被施加高电压还是低电压，在其磁性轨道层均不生成斯格明子；
    在所述单元内磁性隧道结的阻态为低阻态时，如果被施加低电压，在其磁性轨道层均不生成斯格明子；如果被施加高电压，能够在其磁性轨道层生成斯格明子。
PCT/CN2022/082726 2022-03-21 2022-03-24 一种存算器件、计数器、移位累加器和存内乘加结构 WO2023178596A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210279290.2A CN116820390A (zh) 2022-03-21 2022-03-21 一种存算器件、计数器、移位累加器和存内乘加结构
CN202210279290.2 2022-03-21

Publications (1)

Publication Number Publication Date
WO2023178596A1 true WO2023178596A1 (zh) 2023-09-28

Family

ID=88099443

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/082726 WO2023178596A1 (zh) 2022-03-21 2022-03-24 一种存算器件、计数器、移位累加器和存内乘加结构

Country Status (2)

Country Link
CN (1) CN116820390A (zh)
WO (1) WO2023178596A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107846215A (zh) * 2017-10-31 2018-03-27 华中科技大学 一种基于磁性斯格明子的可重构逻辑器件
KR101924723B1 (ko) * 2017-06-07 2018-12-03 재단법인대구경북과학기술원 스커미온 메모리 소자
CN109902822A (zh) * 2019-03-07 2019-06-18 北京航空航天大学合肥创新研究院 基于斯格明子赛道存储器的内存计算系统及方法
US20190267427A1 (en) * 2016-11-18 2019-08-29 Riken Magnetic element, skyrmion memory, skyrmion memory-mounted central processing lsi, data recording apparatus, data processing apparatus, and data communication apparatus
CN111427539A (zh) * 2020-03-20 2020-07-17 北京航空航天大学 基于斯格明子的随机数据流计算系统和计算控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190267427A1 (en) * 2016-11-18 2019-08-29 Riken Magnetic element, skyrmion memory, skyrmion memory-mounted central processing lsi, data recording apparatus, data processing apparatus, and data communication apparatus
KR101924723B1 (ko) * 2017-06-07 2018-12-03 재단법인대구경북과학기술원 스커미온 메모리 소자
CN107846215A (zh) * 2017-10-31 2018-03-27 华中科技大学 一种基于磁性斯格明子的可重构逻辑器件
CN109902822A (zh) * 2019-03-07 2019-06-18 北京航空航天大学合肥创新研究院 基于斯格明子赛道存储器的内存计算系统及方法
CN111427539A (zh) * 2020-03-20 2020-07-17 北京航空航天大学 基于斯格明子的随机数据流计算系统和计算控制方法

Also Published As

Publication number Publication date
CN116820390A (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
US10643119B2 (en) Differential non-volatile memory cell for artificial neural network
CN104571949B (zh) 基于忆阻器实现计算与存储融合的处理器及其操作方法
CN104124960B (zh) 一种非易失性布尔逻辑运算电路及其操作方法
CN106158017B (zh) 阻变运算存储设备
CN109634557B (zh) 一种基于1t1r存储器的乘法器及运算方法
KR20180093687A (ko) 뉴로모픽 시스템, 및 기억 장치
US12029135B2 (en) Magnetic random-access memory cell, memory and device
US20220108158A1 (en) Ultralow power inference engine with external magnetic field programming assistance
WO2022073311A1 (zh) 一种自参考存储结构和存算一体电路
CN112767980A (zh) 自旋轨道矩磁随机存储单元、阵列及汉明距离计算方法
CN105264775B (zh) 基于阻变器件的多位全加器及其操作方法
WO2023178596A1 (zh) 一种存算器件、计数器、移位累加器和存内乘加结构
US7539045B2 (en) Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
US20230245698A1 (en) Three-dimensional structure of memories for in-memory computing
KR20030059236A (ko) 자기 저항성 메모리
WO2023015662A1 (zh) 一种磁阻存储器单元、写控制方法及存算模块
US7515462B2 (en) Writing method for magnetic memory cell and magnetic memory array structure
US11832530B2 (en) Multi-bit memory cell, analog-to-digital converter, device and method
CN113450850B (zh) 磁性存储单元、数据写入方法、存储器及设备
CN113451505B (zh) 磁性随机存储单元、存储器及设备
CN113658625A (zh) 基于1t1r阵列的可重构状态逻辑操作电路及方法
US20090316472A1 (en) Magnetic random access memory
WO2022155828A1 (zh) 三态自旋电子器件、存储单元、存储阵列及读写电路
US20230280978A1 (en) Spin orbit torque magnetic random access memory cell, spin orbit torque magnetic random access memory array, and method for calculating hamming distance
US10923188B2 (en) Macro storage cell composed of multiple storage devices each capable of storing more than two states