WO2023140057A1 - 単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法 - Google Patents

単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法 Download PDF

Info

Publication number
WO2023140057A1
WO2023140057A1 PCT/JP2022/047879 JP2022047879W WO2023140057A1 WO 2023140057 A1 WO2023140057 A1 WO 2023140057A1 JP 2022047879 W JP2022047879 W JP 2022047879W WO 2023140057 A1 WO2023140057 A1 WO 2023140057A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
aln
single crystal
substrate
aln substrate
Prior art date
Application number
PCT/JP2022/047879
Other languages
English (en)
French (fr)
Inventor
亨 木下
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Publication of WO2023140057A1 publication Critical patent/WO2023140057A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a single-crystal AlN substrate applicable to the production of semiconductor devices including light-emitting elements such as light-emitting diodes (LEDs) and semiconductor lasers (Laser Diodes (LD)), semiconductor wafers using single-crystal AlN substrates, and manufacturing methods thereof.
  • LEDs light-emitting diodes
  • LD Laser Diodes
  • an AlN substrate is suitable as a substrate for laminating AlGaN-based semiconductor layers when manufacturing semiconductor devices such as deep-ultraviolet light-emitting elements using AlGaN-based semiconductors.
  • Patent Document 1 discloses a Group III nitride laminate having an n-type Al X Ga 1-X N (0.5 ⁇ X ⁇ 1) layer lattice-matched with the AlN single crystal substrate on the AlN single crystal substrate.
  • the present invention has been made in view of the above points, and an object of the present invention is to provide a single-crystal AlN substrate, a semiconductor wafer using the single-crystal AlN substrate, and a method for manufacturing these, which can manufacture highly reliable semiconductor devices at a high yield.
  • a single-crystal AlN substrate according to the present invention is a single-crystal AlN substrate having a flat surface that is an Al-polar surface, a first surface having an inclined surface formed from the outer edge of the flat surface to a side surface, and a second surface that is an N-polar surface opposite to the first surface. and the distance from the flat surface in the direction perpendicular to the flat surface is 0.2 mm or more and 0.3 mm or less.
  • a single crystal AlN substrate according to the present invention is a single crystal AlN substrate having a flat surface that is an Al polar surface, a first surface that has an inclined surface formed from the outer edge of the flat surface to the side surface, and a second surface that is an N polar surface opposite to the first surface, the PVT-AlN layer formed by the PVT method, the lower surface being the second surface, and the PVT-AlN layer formed on the upper surface of the PVT-AlN layer by the HVPE method.
  • the layer thickness of the HVPE-AlN layer on the end surface of the single crystal AlN substrate is 1/5 or less of the layer thickness of the PVT-AlN layer.
  • the method for manufacturing a single-crystal AlN substrate according to the present invention comprises a step (A) of growing a HVPE-AlN layer by HVPE on a PVT-AlN layer formed by a PVT method to form a template substrate whose upper surface is an Al-polar surface, and a chamfering step (B) of chamfering the periphery of the upper surface of the HVPE-AlN layer to form an inclined surface that is inclined from the outer edge of the flat surface that is an Al-polar surface to the side surface of the single-crystal AlN substrate. and, after the chamfering step (B), the layer thickness of the HVPE-AlN layer on the side surface of the single crystal AlN substrate is 1 ⁇ 5 or less of the layer thickness of the PVT-AlN layer.
  • the method for manufacturing a semiconductor wafer according to the present invention is a method for manufacturing a semiconductor wafer in which a semiconductor layer is formed on a single crystal AlN substrate, and includes a step (A) of growing an HVPE-AlN layer by HVPE on a PVT-AlN layer formed by PVT to form a template substrate having an Al polar surface on the upper surface; A chamfering step (B) of forming an inclined surface inclined toward the side surface of the crystalline AlN substrate, an immersion treatment step (C) of immersing the upper surface of the HVPE-AlN layer in an acid solution after the chamfering step (B), and an AlN layer and an Al layer on the HVPE-AlN layer by MOCVD after the immersion treatment step (C).
  • the layer thickness of the HVPE-AlN layer is 1 ⁇ 5 or less of the layer thickness of the PVT-AlN layer.
  • FIG. 1 is a top view of a semiconductor wafer according to Example 1;
  • FIG. 3 is a cross-sectional view showing the structure of the edge of the semiconductor wafer according to Example 1;
  • FIG. 4 is a diagram showing a pretreatment step with an acid solution in the semiconductor wafer manufacturing process of Example 1.
  • FIG. FIG. 6 is a partially enlarged view of the drawing showing the pretreatment process of FIG. 5;
  • FIG. 10 is a cross-sectional view showing the structure of the edge of a semiconductor wafer according to Example 2;
  • FIG. 10 is a cross-sectional view showing the structure of the end portion of a single-crystal AlN substrate according to a modified example of Example 2;
  • FIG. 11 is a cross-sectional view showing the structure of the edge of a semiconductor wafer according to Example 3;
  • the semiconductor wafer 100 is formed on a single-crystal AlN substrate 11 with a semiconductor layer to be an ultraviolet light emitting diode (ultraviolet LED), which is an ultraviolet semiconductor light emitting element.
  • an ultraviolet light emitting diode ultraviolet LED
  • FIG. 1 is a top view of the semiconductor wafer 100 of this embodiment.
  • a semiconductor wafer 100 is configured by stacking a semiconductor layer 13 on a single-crystal AlN substrate 11 .
  • the semiconductor layer 13 is indicated by a virtual line (chain double-dashed line).
  • the outer edge of the semiconductor layer 13 is drawn inside the outer edge of the substrate 11 , but it should be understood that the semiconductor layer 13 is laminated over the entire upper surface of the substrate 11 .
  • the direction in which the semiconductor layer 13 exists when viewed from the substrate 11 will be described as being above the semiconductor wafer 100 .
  • the single-crystal AlN substrate 11 is a disk-shaped substrate having a substantially circular planar shape centered on a point C when viewed from above.
  • An orientation flat OF indicating the crystal orientation of the single-crystal AlN substrate 11 is formed at one place on the outer periphery of the single-crystal AlN substrate 11 .
  • the single-crystal AlN substrate 11 has a first surface S1 on which the semiconductor layer 13 is formed, a flat surface FS, and an inclined surface RP that is inclined from the outer edge of the flat surface FS to the end of the single-crystal AlN substrate 11, that is, to the outer edge when viewed from above.
  • the inclined surface RP is formed to have a constant width d1.
  • the inclined surface RP is formed in a region between the edge of the single-crystal AlN substrate 11 and a position spaced radially inward from the edge by the distance d1.
  • the inclined surface RP extends inward from the edge of the single-crystal AlN substrate 11 by a distance d1 when viewed from above.
  • FIG. 2 is a partially enlarged cross-sectional view showing the shape of the semiconductor wafer 100 in the vicinity of its edge in the cross section of the semiconductor wafer 100 taken along the line 2-2 passing through the center C shown in FIG.
  • the single-crystal AlN substrate 11 consists of a PVT-AlN layer 11A, which is an AlN seed substrate produced by a physical vapor transport (PVT) method, and a HVPE-AlN layer 11B, which is an AlN thick film grown on the PVT-AlN layer 11A by a hydride vapor phase epitaxy (HVPE) method. It has a two-layer structure.
  • PVT physical vapor transport
  • HVPE-AlN layer 11B which is an AlN thick film grown on the PVT-AlN layer 11A by a hydride vapor phase epitaxy (HVPE) method. It has a two-layer structure.
  • the single-crystal AlN substrate 11 has a first surface S1, which is an upper surface, a surface opposite to the first surface, that is, a second surface S2, which is a lower surface, and a side surface S3.
  • the first surface S1 has the flat surface FS and the inclined surface RP.
  • the flat surface FS is a surface planarized by polishing with a known polishing method such as chemical mechanical polishing (CMP).
  • CMP chemical mechanical polishing
  • the flat surface FS is a C surface and an Al polar surface. Therefore, it is resistant to an etchant such as a mixed solution of phosphoric acid and sulfuric acid or hydrofluoric acid, which etches the natural oxide film on the surface.
  • the flat surface FS may be a crystal plane slightly inclined from the C-plane, that is, having a so-called OFF angle. Although the OFF angle is not particularly limited, setting it in the range of 0.1 to 0.5° facilitates obtaining good smoothness when an AlGaN layer is laminated on the S1 surface.
  • the direction of slight inclination may also be determined as appropriate, but it is preferably the M-axis direction in which a linear step-terrace structure can be obtained.
  • the inclined surface RP is formed so as to be inclined downward from the outer edge of the flat surface FS toward the end of the single-crystal AlN substrate 11, that is, the side surface S3, in other words, in the direction toward the second surface S2. That is, the inclined surface RP is an inclined surface that slopes downward toward the outside of the substrate 11 .
  • the inclined surface RP is a chamfered portion obtained by chamfering the corner between the surface and the end surface of the single crystal AlN substrate 11 .
  • the inclined surface RP is a tapered portion having a tapered shape formed between the flat surface FS of the single crystal AlN substrate 11 and the side surface S3.
  • the inclined surface RP extends a distance d1 in the direction along the flat surface FS from the outer edge or terminal end of the flat surface FS. That is, the width of the inclined surface RP is d1. Width d1 is the distance measured from the outer edge or end of flat surface FS.
  • the inclined surface RP extends from the flat surface FS by a distance d2 in a direction perpendicular to the flat surface FS in a side view. That is, the depth or height of the inclined surface RP is d2.
  • the height d2 is a distance measured from the upper end of the side surface S3 of the side portion of the single-crystal AlN substrate 11 perpendicular to the flat surface FS in a side view.
  • the inclined surface RP may include a curved surface and may have a rounded (R) cross-sectional shape.
  • the width d1 of the sloping surface RP when it has a rounded cross-sectional shape is measured from the outer edge or end of the flat surface FS, as in the non-rounded case.
  • the height d2 of the inclined surface RP when it has a rounded cross-sectional shape is also measured from the upper end of the surface perpendicular to the flat surface FS, that is, the upper end of the side surface S3.
  • the distance d1 from the end of the single crystal AlN substrate 11 is 0.45 mm or more and 0.75 mm or less (0.45 ⁇ d1 ⁇ 0.75).
  • the width d1 of the inclined surface RP when viewed from above is 0.45 mm or more and 0.75 mm or less.
  • the inclined surface RP is formed to a position where the distance d2 from the flat surface FS in the direction perpendicular to the flat surface FS is 0.2 mm or more and 0.3 mm or less.
  • the height d2 of the inclined surface RP is 0.2 mm or more and 0.3 mm or less (0.2 ⁇ d2 ⁇ 0.3).
  • the inclined surface RP having the dimensions d1 and d2 described above is inclined at an angle of 23° or more and 29° or less with respect to the flat surface FS.
  • the angle between the inclined surface RP and the flat surface FS is 23° or more and 29° or less (23° ⁇ a ⁇ 29° in FIG. 2).
  • the single-crystal AlN substrate 11 in this embodiment is first produced by growing a disk-shaped single-crystal AlN substrate using a seed substrate as a seed, and is formed by grinding the outer edge of the first surface S1 of the single-crystal AlN substrate 11, that is, the element growth surface, out of the main surfaces of the produced disk-shaped substrate to form an inclined surface RP.
  • a disk-shaped substrate produced using a seed substrate is susceptible to slip dislocation due to residual stress at the peripheral edge of the growth surface when subject to temperature changes during the growth of the semiconductor layer.
  • the above-described inclined surface RP is a portion formed by removing the portion where slip dislocation is likely to occur.
  • the single-crystal AlN substrate 11 having the inclined surface RP in this embodiment is a substrate from which the above-described portion where slip dislocation is likely to occur has been removed.
  • the second surface S2 may be a flat surface planarized by polishing with a known polishing method such as chemical mechanical polishing, or may be a mechanically polished surface, a so-called lapped surface.
  • the second plane S2 is a ⁇ C plane and an N-polar plane. Therefore, it has a property of being etched by an etchant such as a mixed solution of phosphoric acid and sulfuric acid or hydrofluoric acid, which etches the natural oxide film on the surface. Therefore, from the viewpoint of slowing down the progress of etching, the surface is preferably flattened.
  • the side surface S3 is a side end surface of the single crystal AlN substrate 11, and is a surface perpendicular to the substrate surface and a surface perpendicular to the flat surface FS.
  • the side surface S3 may be rougher than the first surface S1 and the second surface S2.
  • the semiconductor layer 13 is formed by stacking a plurality of AlGaN-based semiconductor layers including an active layer on the first surface S1 of the single-crystal AlN substrate 11 by epitaxial growth.
  • FIG. 3 is an enlarged view of portion A surrounded by a dashed line in FIG.
  • the semiconductor layer 13 is formed by epitaxially growing an n-type AlGaN layer 14 (hereinafter also referred to as an n-type Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 14), an active layer 15, an AlGaN layer 16, a p-type AlGaN layer 17 and a p-type GaN layer 18 on a single-crystal AlN substrate 11 in this order.
  • an n-type AlGaN layer 14 hereinafter also referred to as an n-type Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 14
  • an active layer an AlGaN layer 16
  • a p-type AlGaN layer 17 and a p-type GaN layer 18 on a single-crystal AlN substrate 11 in this order.
  • the n-type AlGaN layer 14 is a Si (silicon)-doped n-type conductive layer.
  • the Al composition of the n-type AlGaN layer 14 can be appropriately determined so as to obtain sufficient transmittance for the desired emission wavelength of ultraviolet light. For example, in an ultraviolet semiconductor light emitting device using the semiconductor wafer 100, ultraviolet light emitted from the light emitting layer passes through the n-type AlGaN layer 14 and the single crystal AlN substrate 11 and is emitted to the outside.
  • the Al composition of the n-type AlGaN layer 14 increases, the bandgap of the n-type AlGaN layer increases, and accordingly, it becomes possible to transmit ultraviolet light having a shorter wavelength.
  • the n-type Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 14 may be formed of a plurality of layers with different Al compositions.
  • the n-type Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 14 may include a laminated film in which an AlN layer and an Al x Ga 1-x N (0.5 ⁇ x ⁇ 1) layer are laminated in this order.
  • an AlN buffer layer may be provided between the single-crystal AlN substrate 11 and the n-type AlGaN layer 14 .
  • the n-type Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 14 can be a composition gradient layer in which the Al composition is gradient in the stacking direction, that is, in the direction away from the single crystal AlN substrate 11 .
  • the n-type AlGaN layer 14 consists of a first n-type Al X1 Ga 1-X1 N layer 14A and a second n-type Al X2 Ga 1-X2 N layer 14B, as shown in FIG.
  • the first n-type Al X1 Ga 1-X1 N layer 14A can be a composition gradient layer in which the Al composition X1 decreases from 1.0 to 0.75 in the stacking direction
  • the second n-type Al X2 Ga 1-X2 N layer 14B can be a composition gradient layer in which the Al composition X2 decreases from 0.75 to 0.70.
  • the film thickness of the n-type AlGaN layer 14 is not particularly limited and is appropriately determined.
  • the thickness of the n-type AlGaN layer 14 is preferably 0.5 ⁇ m or more and 2 ⁇ m or less. From the viewpoint of reducing the resistance value of the n-type AlGaN layer, the thickness of the n-type AlGaN layer is preferably thick.
  • the n-type AlGaN layer is likely to undergo lattice relaxation and generate dislocations.
  • the n-type AlGaN layer 14 is formed as a laminated structure consisting of the above-described first n-type Al X1 Ga 1-X1 N layer 14A and the second n-type Al X2 Ga 1-X2 N layer 14B
  • the first n-type Al X1 Ga 1-X1 N layer 14A has a layer thickness of 200 nm
  • the second n-type Al X2 Ga 1-X2 N layer has a thickness of 200 nm.
  • Layer 14B may be 1000 nm thick.
  • the film thicknesses of the first n-type Al X1 Ga 1-X1 N layer 14A and the second n-type Al X2 Ga 1-X2 N layer 14B are not limited to the numbers given as examples, and can be appropriately determined so that the total film thickness is 2.0 ⁇ m or less.
  • the concentration of Si doped into the n-type AlGaN layer 14 may be appropriately determined so as to obtain the desired n-type conductivity, but from the viewpoint of reducing the resistance value of the n-type AlGaN layer 14, it is preferably 1 ⁇ 10 18 to 1 ⁇ 10 20 cm ⁇ 3 , more preferably 5 ⁇ 10 18 to 5 ⁇ 10 19 cm ⁇ 3 .
  • the Si doping concentration may be constant in the film thickness direction in the n-type AlGaN layer 14, or may be modulated doping with a different Si concentration in the film thickness direction.
  • the active layer (ACT) 15 has a quantum well structure composed of barrier layers made of Al A1 Ga 1-A1 N layers and well layers made of Al A2 Ga 1-A2 N layers.
  • the emission peak wavelength of the active layer 15 is in the range of 210-300 nm. Since the wavelength of light emitted from the active layer 15 is determined by the Al composition and film thickness of the well layer, the Al composition and film thickness can be appropriately determined so as to obtain a desired emission wavelength within the above wavelength range.
  • the film thickness of the well layer can be set in the range of 2 to 10 nm, and the Al composition can be determined so as to obtain the desired emission wavelength.
  • the Al composition and film thickness of the barrier layer are not particularly limited.
  • the well layer and the barrier layer may be n-type layers doped with Si.
  • Both the well layer and the barrier layer may be Si-doped layers, or a structure in which only the well layer or only the barrier layer is doped with Si may be used.
  • the doping Si concentration is not particularly limited, but is preferably in the range of 1 ⁇ 10 17 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the number of quantum well layers is not particularly limited, and may be a multiple quantum well (MQW: Multi Quantum Well) structure in which a plurality of well layers are formed, or a single quantum well (SQW: Single Quantum Well) structure.
  • MQW Multi Quantum Well
  • SQW Single Quantum Well
  • the number of well layers is preferably determined within the range of 1-5.
  • the Al Y1 Ga 1-Y1 N layer 16 is a layer provided adjacently on the active layer 15 .
  • the Al Y1 Ga 1-Y1 N layer 16 functions as an electron blocking layer (EBL) for suppressing overflow of electrons injected into the active layer 15 to the p-type Al Y2 Ga 1-Y2 N layer 17 . Therefore, the Al Y1 Ga 1-Y1 N layer 16 has a larger bandgap than the active layer 15 and the p-type Al Y2 Ga 1-Y2 N layer 17 described later, and the Al composition Y1 of the Al Y1 Ga 1-Y1 N layer 16 is determined within the range of 0.8 ⁇ Y1 ⁇ 1.0.
  • the Al composition of the AlGaN layer epitaxially grown on the substrate 11 becomes higher.
  • the Al composition Y1 is preferably 0.9 ⁇ Y1 ⁇ 1.0 in order to sufficiently exhibit the function as an electron blocking layer.
  • the Al Y1 Ga 1-Y1 N layer 16 may be an undoped layer or doped with a p-type dopant as long as it can function as an electron blocking layer.
  • a p-type dopant material for the Al Y1 Ga 1-Y1 N layer 16 Mg (magnesium), Zn (zinc), Be (beryllium), C (carbon), or the like can be used. In particular, it is preferable to use Mg, which is commonly used as a p-type dopant material for AlGaN layers.
  • the p-type dopant material may be uniformly doped in the stacking direction of the Al Y1 Ga 1-Y1 N layer 16, or the concentration of the dopant material may be varied in the stacking direction.
  • the p-type dopant concentration in the Al Y1 Ga 1-Y1 N layer 16 is not particularly limited, but is preferably 5 ⁇ 10 18 to 1 ⁇ 10 20 cm ⁇ 3 in order to obtain a function as an electron blocking layer, and particularly preferably 1 ⁇ 10 19 to 8 ⁇ 10 19 cm ⁇ 3 from the viewpoint of increasing the efficiency of carrier injection into the light emitting layer.
  • the Al Y1 Ga 1-Y1 N layer 16 of the present invention may contain no n-type dopant or may contain n-type dopant at a concentration less than the n-type dopant contained in the p-type Al Y2 Ga 1-Y2 N layer 17 described below.
  • the n-type impurity concentration in the Al Y1 Ga 1-Y1 N layer 16 is preferably 1 ⁇ 10 18 cm ⁇ 3 or less. According to the findings of the inventors, it is known that dopant diffusion occurs between the adjacent Al Y1 Ga 1-Y1 N layer 16 and the p-type Al Y2 Ga 1-Y2 N layer 17 during its growth.
  • the n-type dopant concentration in the Al Y1 Ga 1-Y1 N layer 16 is higher than that in the p-type Al Y2 Ga 1-Y2 N layer 17 , the n-type dopant diffuses from the Al Y1 Ga 1-Y1 N layer 16 into the p-type Al Y2 Ga 1-Y2 N layer 17 and the p-type Al Y2 Ga 1-Y2 N layer 1 Precise control of the n-type dopant concentration in 7 can be difficult.
  • At least the n-type dopant in the Al Y1 Ga 1-Y1 N layer 16 should be less than the n-type dopant contained in the p-type Al Y2 Ga 1-Y2 N layer 17.
  • the thickness of the Al Y1 Ga 1-Y1 N layer 16 may be appropriately determined so as to function as an electron blocking layer and to efficiently inject holes from the p-type Al Y2 Ga 1-Y2 N layer 17 into the active layer. If the film thickness is less than 1 nm, electrons tunnel and the function as an electron blocking layer is reduced. Considering these, the film thickness of the Al Y1 Ga 1-Y1 N layer 16 is preferably 2 to 20 nm, more preferably 5 to 15 nm.
  • the Mg doped in the Al Y1 Ga 1-Y1 N layer 16 can have a concentration difference in the stacking direction.
  • an undoped AlN layer 16A with a layer thickness of 1 to 5 nm may be laminated on the side in contact with the active layer 15, and a Mg-doped p-type AlN layer 16B may be laminated with a thickness of 5 to 15 nm.
  • the Mg doping concentration is preferably 5 ⁇ 10 18 to 1 ⁇ 10 20 cm ⁇ 3 , and particularly preferably 1 ⁇ 10 19 to 8 ⁇ 10 19 cm ⁇ 3 as described above.
  • the p-type Al Y2 Ga 1-Y2 N layer 17 of the present invention is formed on the Al Y1 Ga 1-Y1 N layer 16 and functions as a p-type clad layer.
  • the p-type Al Y2 Ga 1-Y2 N layer 17 is co-doped with a p-type impurity serving as an acceptor and an n-type impurity serving as a donor.
  • Mg magnesium, Zn (zinc), Be (beryllium), C (carbon), or the like can be used as the p-type impurity with which the p-type Al Y2 Ga 1-Y2 N layer 17 is doped.
  • Mg which is generally used as a p-type dopant material for AlGaN semiconductors.
  • Si, Ge (germanium), Se (selenium), S (sulfur), O (oxygen), and the like can be used as n-type impurities.
  • Si which is generally used as an n-type dopant material.
  • the p-type impurity amount with which the p-type Al Y2 Ga 1-Y2 N layer 17 is doped is preferably 1 ⁇ 10 17 to 1.2 ⁇ 10 20 cm ⁇ 3 . Also, J. Applmaru Physmaru, Volmaru 95, no. 8, 15 April (2004), it is believed that the amount of nitrogen defects, which is considered to be a cause of deterioration, increases as the amount of p-type impurities in the p-type Al Y2 Ga 1-Y2 N layer 17 increases. Therefore, when the p-type impurity amount exceeds 1.2 ⁇ 10 20 cm ⁇ 3 , the amount of nitrogen defects formed in the initial stage becomes too large, making it difficult to obtain a high power retention rate.
  • the p-type impurity concentration can be appropriately determined within the above range in consideration of such a trade-off, but in order to obtain a higher output retention rate and a higher output, it is preferably 1 ⁇ 10 19 to 5 ⁇ 10 19 cm ⁇ 3 , more preferably 1 ⁇ 10 19 to 4 ⁇ 10 19 cm ⁇ 3 .
  • the n-type impurity amount with which the p-type Al Y2 Ga 1-Y2 N layer 17 is doped is preferably 1.1 ⁇ 10 18 or more and 9.0 ⁇ 10 18 cm ⁇ 3 or less, more preferably 1.8 ⁇ 10 18 or more and 8.0 ⁇ 10 18 cm ⁇ 3 or less. With these n-type impurity amounts, a light-emitting device with high luminous efficiency can be obtained.
  • the p-type impurity and n-type impurity doped into the p-type Al Y2 Ga 1-Y2 N layer 17 may have a constant concentration within the layer or may have a concentration difference in the lamination direction.
  • the side in contact with the Al Y1 Ga 1-Y1 N layer 16 may be a co-doping layer, and the remaining p-type Al Y2 Ga 1-Y2 N layer 17 may be a layer not doped with n-type impurities.
  • the Al composition Y2 of the p-type Al Y2 Ga 1-Y2 N layer 17 is 0.5 or more and 1.0 or less, and the Al composition Y1 of the Al Y1 Ga 1-Y1 N layer 16 is less than or equal to Y1.
  • the Al composition Y2 of the p-type Al Y2 Ga 1-Y2 N layer 17 preferably exceeds the Al composition of the barrier layer of the active layer and is equal to or less than the Al composition Y1 of the Al Y1 Ga 1-Y1 N layer 16 in the case of a structure in which Y2 is constant in the stacking direction.
  • the difference between the Al composition of the barrier layer of the active layer and the Al composition Y2 of the p-type Al Y2 Ga 1-Y2 N layer 17 is preferably 0.5 or more.
  • the Al composition Y2 of the p-type Al Y2 Ga 1-Y2 N layer 17 is preferably larger than the Al composition of the n-type AlGaN layer 14, which enhances the effect of suppressing carrier overflow to the p-type layer and increases the luminous efficiency of the ultraviolet light emitting device.
  • the Al composition Y2 of the p-type Al Y2 Ga 1-Y2 N layer 17 is preferably 0.6 or more and 0.9 or less in the case of a structure in which Y2 is a constant value in the stacking direction.
  • the p-type Al Y2 Ga 1-Y2 N layer 17 may be a composition gradient layer in which the Al composition Y2 changes in the stacking direction.
  • a polarization doping effect is obtained in the p-type Al Y2 Ga 1-Y2 N layer 17, making it easier to obtain a higher hole concentration and, as a result, increasing the injection efficiency of holes into the active layer.
  • the Al composition on the side in contact with the Al Y1 Ga 1-Y1 N layer 16 is preferably 0.95 to 1.0, and the Al composition on the surface layer of the p-type Al Y2 Ga 1-Y2 N layer 17 on the opposite side is preferably 0.60 to 0.85.
  • the thickness of the p-type Al Y2 Ga 1-Y2 N layer 17 is not particularly limited, but may be appropriately determined within the range of 10 to 150 nm. When the thickness of the p-type Al Y2 Ga 1-Y2 N layer 17 is less than 10 nm, it becomes difficult to obtain the aforementioned effect of suppressing carrier overflow. From this point of view, the thickness of the p-type Al Y2 Ga 1-Y2 N layer 17 is preferably 40 to 120 nm, more preferably 50 to 100 nm.
  • a p-type GaN layer 18 doped with a p-type dopant may be formed on the p-type Al Y2 Ga 1-Y2 N layer 17 for the purpose of reducing the contact resistance with the electrode.
  • the p-type dopant material the known p-type dopant materials described above can be used, but Mg is preferably used for the same reason.
  • the Mg doping concentration in the p-type GaN layer 18 is not particularly limited, but is preferably 1 ⁇ 10 18 to 2 ⁇ 10 20 cm ⁇ 3 in order to lower the resistance value in the p-type GaN layer and the contact resistance with the electrode.
  • the thickness of the p-type GaN layer 18 is not particularly limited, and may be appropriately determined within the range of 5 to 500 nm.
  • All of the AlGaN layers 14 , 15 , 16 , 17 except for the p-type GaN layer 18 are crystal-grown in a lattice-matched state with the single-crystal AlN substrate 11 , and therefore have a low dislocation density equivalent to that of the single-crystal AlN substrate 11 .
  • the single-crystal AlN substrate 11 is not particularly limited, but in view of the quality of the semiconductor layer 13 grown on the single-crystal AlN substrate 11, it preferably has a low dislocation density.
  • the dislocation density of the single crystal AlN substrate 11 is preferably 10 6 cm ⁇ 2 or less, more preferably 10 4 cm ⁇ 2 or less.
  • the surface roughness (RMS) of the flat surface FS of the single-crystal AlN substrate 11 is preferably 5.0 nm or less, more preferably 1.0 nm or less, and still more preferably 0.5 nm or less.
  • the absorption coefficient of the single-crystal AlN substrate 11 is preferably 20 cm ⁇ 1 or less, more preferably 10 cm ⁇ 1 or less.
  • the absorption coefficient can be lowered and the light transmittance can be ensured.
  • the carbon concentration in the single crystal AlN substrate 11 is preferably 5 ⁇ 10 17 cm ⁇ 3 or less.
  • FIG. 4 is a flow chart showing an outline of the manufacturing process of the semiconductor wafer 100.
  • a template substrate for manufacturing the single crystal AlN substrate 11 is prepared (step S101).
  • the PVT-AlN layer 11A is produced by the PVT method, and using this as a seed substrate, the HVPE-AlN layer 11B is grown on the PVT-AlN layer 11A by the HVPE method to make a single-crystal AlN substrate with a two-layer structure a template substrate.
  • the upper surface of the PVT-AlN layer 11A is an Al polar surface
  • the HVPE-AlN layer 11B is laminated on the upper surface. Therefore, the upper surface of the HVPE-AlN layer 11B, which is the upper surface of the template substrate, is an Al-polar surface
  • a single crystal AlN is formed by HVPE on a single crystal AlN formed by PVT to form a single crystal AlN substrate 11 .
  • the portion of the single crystal AlN substrate 11 formed by the PVT method may be removed. By doing so, it is possible to ensure the light transmittance of the substrate after the formation of the light emitting element.
  • step S101 the upper surface of the HVPE-AlN layer 11B is the Al-polar surface, and the lower surface of the PVT-AlN layer 11A is the N-polar surface.
  • step S101 the single-crystal AlN substrate 11 prepared in step S101 is chamfered on the outer peripheral portion on the surface side to produce the single-crystal AlN substrate 11 (step S102).
  • step S102 chamfering is performed to form the inclined surface RP shown in FIG.
  • the inclined surface RP is formed to a position where the distance from the end of the single-crystal AlN substrate 11 is 0.45 mm or more and 0.75 mm or less in the direction along the flat surface FS, and is formed to a position where the distance from the flat surface FS is 0.2 mm or more and 0.3 mm or less in the direction perpendicular to the flat surface FS.
  • the inclined surface RP is formed such that the distance d1 from the end portion of the single-crystal AlN substrate 11 shown in FIG.
  • step S102 chamfering is performed by grinding using a known chamfering machine, for example.
  • the portions where orientation flats or notches are formed are similarly ground so as to have inclined surfaces RP.
  • step S103 chemical mechanical polishing is performed to form the flat surface FS and the second surface S2 (step S103).
  • the inclined surface RP may be rounded by chemical mechanical polishing in step S103 after chamfering.
  • a single crystal AlN substrate 11 is manufactured through steps S101 to S103.
  • step S104 only the flat surface FS of the single crystal AlN substrate 11 is brought into contact with the acid solution, and the back surface of the single crystal AlN substrate 11, that is, the second surface S2 in FIG. 2 is exposed from the acid solution and held for a predetermined processing time.
  • step S104 only the flat surface FS is processed while the second surface S2 of the single-crystal AlN substrate 11 is exposed from the acid solution in order to prevent the second surface S2 from being etched by the acid solution, which is the etchant for removing the native oxide film.
  • FIG. 5 is a cross-sectional view showing how only the flat surface FS of the single-crystal AlN substrate 11 is immersed in the acid solution AC using a Teflon (registered trademark) jig TL in step S104 of the above manufacturing process.
  • LL indicates the liquid level of the acid solution AC.
  • the jig TL has a container portion CT that contains liquid and a support portion SP that is fixed to the container portion and supports the wafer.
  • the support portion SP has a receiving portion TR having a substrate receiving surface TRS having a downwardly convex bottom shape.
  • the receiving portion TR supports the single-crystal AlN substrate 11 via a substrate-receiving surface TRS that contacts the boundary between the flat surface FS and the inclined surface RP of the single-crystal AlN substrate 11 .
  • the receiving part is made of, for example, a mesh-like member, and the acid solution AC in the container part CT passes through the mesh-like member to reach the flat surface FS of the single-crystal AlN substrate 11 .
  • the acid solution AC is injected into the jig TL so that the liquid surface LL of the acid solution AC is at a height that just contacts the flat surface FS.
  • FIG. 6 is an enlarged view of portion B surrounded by a dashed line in FIG. In FIG. 6, the jig TL is omitted.
  • the acid solution AC when the acid solution AC is injected so that the liquid surface LL of the acid solution AC is at a height that contacts the flat surface FS, the acid solution AC spreads over the entire flat surface FS. At that time, as shown in FIG. 6, the acid solution AC tries to crawl up toward the side surface S3 due to the influence of surface tension.
  • the angle ⁇ (contact angle ⁇ , not shown) formed by the tangent drawn to the liquid surface from the point where the acid solution AC and the side surface S3 are in contact with the side surface S3 is compared with the angle ⁇ b (the contact angle ⁇ b between the inclined surface RP and the acid solution AC) formed between the tangent line drawn from the point where the acid solution AC and the inclined surface RP contact the liquid surface and the inclined surface RP.
  • the distance d1 (width) from the end of the single-crystal AlN substrate 11 and the vertical distance d2 (height) from the flat surface FS are set sufficiently larger than in the conventional mere chamfering process.
  • the inclined surface RP serves to prevent the acid solution AC that has spread on the flat surface FS from reaching the side surface S3.
  • the acid solution AC reaches the side surface S3, climbs up the side surface S3, and reaches the second surface S2.
  • the portion of the second surface S2 reached by the acid solution AC is etched, and the thickness and surface roughness of the single-crystal AlN substrate 11 become uneven.
  • a region along the outer periphery of the second surface S2 is partially etched, resulting in a portion with large irregularities and surface roughness.
  • the second surface S2 is a surface that is in contact with a susceptor that heats the substrate 11 when the semiconductor layer 13 is grown on the substrate 11 . If the above-described irregularities and large surface roughness portions are formed on this surface, the crystal growth temperature becomes uneven when forming the AlGaN layer on the single crystal AlN substrate 11, and when semiconductor devices are formed from such a semiconductor wafer, the reliability of the formed semiconductor devices is lowered, and the yield of the semiconductor devices is lowered.
  • the inclined surface RP is provided to prevent the acid solution AC from entering the back surface.
  • the inclined surface RP is provided so that the distance d1 from the end of the single-crystal AlN substrate 11 is 0.45 mm or more and 0.75 mm or less (0.45 ⁇ d1 ⁇ 0.75), and the distance d2 from the flat surface FS in the direction perpendicular to the flat surface FS is 0.2 mm or more and 0.3 mm or less (0.2 ⁇ d2 ⁇ 0.3).
  • Such a dimension of the inclined surface RP is a dimension capable of preventing the acid solution AC from entering the second surface S2 of the single-crystal AlN substrate 11, while minimizing a portion that cannot be used as a device due to a reduction in the area of the flat surface FS of the single-crystal AlN substrate 11 due to the provision of the inclined surface RP when a semiconductor device is formed. Therefore, a highly reliable semiconductor device can be obtained without lowering the yield.
  • step S105 the semiconductor wafer 100 is obtained by growing the n-type AlGaN layer 14, the active layer 15, the AlGaN layer 16, the p-type AlGaN layer 17 and the p-type GaN layer 18 shown in FIG.
  • a group III raw material gas (Al, Ga) raw material gas and a group V (N) raw material gas are supplied onto the single crystal AlN substrate 11 together with a carrier gas such as hydrogen and/or nitrogen.
  • a carrier gas such as hydrogen and/or nitrogen.
  • Known raw material gases can be used without particular limitation for the group III (Al, Ga) raw material gas and the group V (N) raw material gas used here.
  • gases such as trimethylaluminum, triethylaluminum, trimethylgallium, and triethylgallium can be used as group III source gases.
  • Ammonia is usually used as the group V source gas.
  • known materials can be used without limitation as dopant source gases for Mg and Si, such as biscyclopentadienylmagnesium, monosilane, and tetraethylsilane.
  • the supply amount ratio (V/III ratio) of the Group III raw material gas and the Group V raw material gas may be appropriately determined so as to obtain desired characteristics, but is preferably set within the range of 500 to 10,000.
  • the growth temperature of each layer constituting the semiconductor layer 13 is not particularly limited and may be appropriately determined so as to obtain the desired characteristics of each layer and the characteristics of the ultraviolet LED.
  • the semiconductor layer 13 can be manufactured by a known crystal growth method such as a molecular beam epitaxy (MBE) method in addition to the MOCVD method.
  • MBE molecular beam epitaxy
  • the MOCVD method which has high productivity and is widely used industrially, is preferable.
  • the semiconductor layer 13 was formed on the single crystal AlN substrate 11, and the semiconductor wafer 100 was obtained.
  • a first example sample and a second example sample were manufactured in which the inclined surface RP of the semiconductor wafer 100 had the following dimensions.
  • a first comparative sample and a second comparative sample having a conventional chamfered structure having a chamfered portion located at a position corresponding to the inclined surface RP and smaller in height and width than the inclined surface RP, and otherwise similar to the semiconductor wafer 100 were fabricated.
  • the dimensions of the conventional chamfered portion are represented by a distance d1 measured from the outer edge or end of the flat surface FS in the direction along the flat surface FS, and a distance d2 measured from the upper end of the surface perpendicular to the flat surface FS on the side of the single crystal AlN substrate in side view.
  • the first comparative sample and the second comparative sample have the following dimensions.
  • the single crystal AlN substrate of the comparative example has strain caused during crystal growth and the like when manufacturing the single crystal AlN substrate. Therefore, when a semiconductor layer was grown on the semiconductor layer, the crystal partly moved mainly at the outer periphery of the substrate when the stress was released due to the influence of the temperature rise during growth, etc., and it is thought that the linear defect occurred due to the step on the substrate surface.
  • the dimension of the inclined surface RP of this embodiment is a dimension that can sufficiently relax the strain that causes the linear defect.
  • the single-crystal AlN substrate 11 in the semiconductor wafer 100 of this embodiment has a first surface S1, a second surface S2 opposite to the first surface, and a side surface S3.
  • the first surface S1 has a flat surface FS and an inclined surface RP formed so as to incline from the outer edge of the flat surface FS to the side surface S3 toward the second surface S2.
  • the flat surface FS is an Al-polar surface
  • the second surface S2 is an N-polar surface.
  • the inclined surface RP is formed to a position that is 0.45 mm or more and 0.75 mm or less from the end of the single crystal AlN substrate 11 in the direction along the flat surface FS.
  • the inclined surface RP is formed to a position that is 0.2 mm or more and 0.3 mm or less from the flat surface FS in the direction perpendicular to the flat surface FS.
  • a semiconductor wafer 100 of this embodiment has a semiconductor layer 13 formed on a first surface S1 of a single-crystal AlN substrate 11 .
  • the acid solution can be prevented from spreading to the side surface S3 and the second surface S2. It is possible to prevent a decrease in reliability of the device due to temperature unevenness or the like during the growth of the semiconductor layer 13 .
  • the above dimensions of the inclined surface RP of the present embodiment are sufficiently large to prevent wraparound. Moreover, it can be said that the above dimension of the inclined surface RP of the present embodiment is a dimension large enough to relax the strain of the single-crystal AlN substrate 11 and prevent linear defects.
  • the configuration of a semiconductor wafer 200 according to Example 2 will be described with reference to FIG.
  • the semiconductor wafer 200 is different from the semiconductor wafer 100 of the first embodiment in that it has an inclined surface RP2 instead of the inclined surface RP, and is configured similarly to the semiconductor wafer 100 in other respects.
  • the inclined surface RP2 is formed on the first surface S1 of the single crystal AlN substrate 11 so as to be inclined from the outer edge of the flat surface FS to the edge of the single crystal AlN substrate 11.
  • the inclined surface RP2 is formed so that the layer thickness d3 of the HVPE-AlN layer 11B is 1/5 (one-fifth) or less of the layer thickness d4 of the PVT-AlN layer 11A at the side surface S3, that is, the end of the single-crystal AlN substrate 11.
  • the layer thickness of the PVT-AlN layer 11A is, for example, 0.25 mm, may be 0.1 to 0.37 mm, or may be 0.23 mm on average.
  • the layer thickness of the HVPE-AlN layer 11B is, for example, 0.25 mm, may be 0.15 to 0.43 mm, and may be, for example, an average of 0.27 mm.
  • HVPE-AlN layer a single-crystal AlN layer
  • PVT-AlN layer a single-crystal AlN layer formed by PVT to form a two-layer structure
  • strain tends to remain in the HVPE-AlN layer.
  • the AlN thick film is grown on the PVT-AlN layer by the HVPE method, the crystal lattice plane warps in a state where the C plane is convex downward, and the HVPE-AlN layer is subjected to tensile strain.
  • the layer thickness of the HVPE-AlN layer 11B on the side surface S3 is reduced to 1/5 or less of the layer thickness of the PVT-AlN layer 11A, it is possible to remove portions where strain is particularly likely to remain, and to suppress the occurrence of linear defects.
  • the layer thickness of the HVPE-AlN layer 11B on the side surface S3 is 1/5 or less of the layer thickness of the PVT-AlN layer 11A
  • the layer thickness of the HVPE-AlN layer 11B on the side surface S3 is preferably 100 ⁇ m or less, and more preferably 50 ⁇ m or less, from the viewpoint of sufficiently reducing residual strain to suppress slip defects.
  • the inclined surface RP2 is preferably inclined at an angle of 23° or more and 29° or less with respect to the flat surface FS.
  • the angle between the inclined surface RP2 and the flat surface FS is 23° or more and 29° or less (23° ⁇ a ⁇ 29° in FIG. 7).
  • the width of the inclined surface RP2 is 0.5 mm to 0.6 mm and the height is 0.25 mm, 23° ⁇ a ⁇ 29°.
  • the inclined surface RP2 is preferably formed so that the distance d1 from the end of the single crystal AlN substrate 11 is 0.45 mm or more and 0.75 mm (0.45 ⁇ d1 ⁇ 0.75), and the distance d2 from the flat surface FS in the direction perpendicular to the flat surface FS is 0.2 mm or more and 0.3 mm or less (0.2 ⁇ d2 ⁇ 0.3).
  • the width and height of the inclined surface RP2 can be secured by forming the inclined surface RP2 at an angle of 23° or more and 29° or less with respect to the flat surface FS or satisfying 0.45 ⁇ d1 ⁇ 0.75 and 0.2 ⁇ d2 ⁇ 0.3.
  • the inclined surface RP2 can prevent the acid solution from creeping up the side surface S3 and reaching the second surface S2. As a result, it is possible to prevent the reliability of the device from deteriorating due to temperature unevenness or the like during the growth of the semiconductor layer 13 .
  • a third comparative example sample having a layer thickness d4 of the PVT-AlN layer 11A of 0.25 mm, a layer thickness of the HVPE-AlN layer 11B of 0.23 mm, d1 of 0.28 mm, d2 of 0.17 mm, and d3 of 0.06 mm (24% of the layer thickness of the PVT-AlN layer 11A) was prepared, pyramidal unevenness was formed on the edge of the second surface, and the acid solution It was confirmed that wraparound to the second surface S2 of was occurring. Also, a linear defect occurred in the semiconductor layer 13 .
  • Example 2 it is possible to provide a single-crystal AlN substrate, a semiconductor wafer using the single-crystal AlN substrate, and a method for manufacturing these, which can manufacture highly reliable semiconductor devices with a high yield.
  • FIG. 8 is a cross-sectional view showing the structure of the end portion of a semiconductor wafer 200A according to this modification.
  • the semiconductor wafer 200A is formed so that the inclined surface RP2 and the layer thickness d3 of the HVPE-AlN layer 11B on the side surface S3 of the single-crystal AlN substrate 11 are zero. In other words, the semiconductor wafer 200A has the HVPE-AlN layer 11B completely removed from the side surface S3 of the single-crystal AlN substrate 11, and the ground surface reaches the PVT-AlN layer 11A.
  • the semiconductor wafer 200A is configured similarly to the semiconductor wafer 200 in other respects.
  • strain is likely to occur in the outer peripheral portion. According to this embodiment, it is believed that the portion where the strain of the HVPE-AlN layer 11B is particularly likely to remain can be removed more reliably, and the occurrence of linear defects in the semiconductor wafer 200A can be suppressed.
  • the inclined surface RP2 is preferably inclined at an angle of 23° or more and 29° or less with respect to the flat surface FS.
  • the angle between the inclined surface RP2 and the flat surface FS is 23° or more and 29° or less (23° ⁇ a ⁇ 29° in FIG. 7).
  • the inclined surface RP2 is preferably formed so that the distance d1 from the end of the single-crystal AlN substrate 11 is 0.45 mm or more and 0.75 mm or less (0.45 ⁇ d1 ⁇ 0.75), and the distance d2 from the flat surface FS in the direction perpendicular to the flat surface FS is 0.2 mm or more and 0.3 mm or less (0.2 ⁇ d2 ⁇ 0.3).
  • the inclined surface RP2 can prevent the acid solution from reaching the second surface S2 during the pretreatment when the semiconductor layer 13 is grown, and it is possible to prevent the reliability of the device from deteriorating due to the temperature unevenness during the growth of the semiconductor layer 13.
  • FIG. 9 is a cross-sectional view showing the structure of the edge of the semiconductor wafer 300 according to the third embodiment.
  • the semiconductor wafer 300 is configured similarly to the semiconductor wafer 100 of Example 1 in that it has a single-crystal AlN substrate 21 having a single-layer structure instead of the single-crystal AlN substrate 11 having a multilayer structure.
  • the single-crystal AlN substrate 21 is, for example, a single-layer single-crystal AlN substrate formed by the PVT method.
  • the single-crystal AlN substrate 21 has the same structure as the single-crystal AlN substrate 21 of Example 1, except that it has a single-layer structure.
  • the single-crystal AlN substrate 21 has a first surface S1 that is an upper surface, a second surface S2 that is a lower surface, and a side surface S3.
  • the first surface S1 has a flat surface FS and an inclined surface RP.
  • the flat surface FS is an Al-polar surface
  • the second surface S2 is an N-polar surface.
  • the inclined surface RP is formed so as to be inclined downward from the outer edge of the flat surface FS toward the end of the single-crystal AlN substrate 11, that is, the side surface S3, in other words, in the direction toward the second surface S2.
  • the inclined surface RP is formed with dimensions similar to those of the first embodiment. Specifically, it is formed to a position of 0.45 mm or more and 0.75 mm or less from the end of the single crystal AlN substrate 11 .
  • the width d1 of the inclined surface RP in top view that is, the distance d1 from the end of the single-crystal AlN substrate 11 shown in FIG. 9 is 0.45 mm or more and 0.75 mm or less (0.45 ⁇ d1 ⁇ 0.75).
  • the inclined surface RP is formed to a position that is 0.2 mm or more and 0.3 mm or less from the flat surface FS in the direction perpendicular to the flat surface FS.
  • the height d2 of the inclined surface RP that is, the distance d2 from the flat surface FS in the direction perpendicular to the flat surface FS shown in FIG. 9 is 0.2 mm or more and 0.3 mm or less (0.2 ⁇ d2 ⁇ 0.3).
  • the inclined surface RP having the dimensions d1 and d2 described above is inclined at an angle of 23° or more and 29° or less with respect to the flat surface FS.
  • the angle between the inclined surface RP and the flat surface FS is 23° or more and 29° or less (23° ⁇ a ⁇ 29° in FIG. 9).
  • the semiconductor wafer 300 of the present embodiment when only the flat surface FS is immersed in an acid solution as a pretreatment for forming the semiconductor layer 13, the acid solution can be prevented from reaching the side surface S3 and the second surface S2 by the inclined surface RP. Therefore, it is possible to prevent the reliability of the device from deteriorating due to uneven temperature during the growth of the semiconductor layer 13 due to etching of a part of the second surface S2.
  • the single-crystal AlN substrate 21 has a single-layer structure.
  • a two-layer structure consisting of a PVT-AlN layer and an HVPE-AlN layer is more conspicuous. Therefore, by providing the inclined surface RP, it is possible to remove the portion where the distortion may occur. Also in this point, it is possible to prevent the reliability of the device from deteriorating.
  • the semiconductor wafer using the single-crystal AlN substrate according to the above embodiment is applicable to the manufacture of an ultraviolet light emitting diode (ultraviolet LED) as an ultraviolet semiconductor light emitting element, the present invention is not limited to this.
  • the semiconductor wafer according to the above embodiment may be configured as a semiconductor wafer for an ultraviolet semiconductor laser element (ultraviolet LD: Laser Diode).
  • the single-crystal AlN substrates and semiconductor wafers according to the above examples can be applied to electronic devices such as Schottky barrier diodes and HEMTs, in addition to light-emitting devices.
  • the diameter of the single-crystal AlN substrate can be, for example, about 45 to 100 mm, but is not limited to this.
  • the diameter may be larger than 100 mm, and a suitable thickness may be determined according to the diameter.
  • the metal organic chemical vapor phase deposition (MOCVD) method may be used when manufacturing the single crystal AlN substrate, but from the viewpoint of the growth rate, it is more realistic to use the PVT method or the HVPE method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

信頼性の高い半導体デバイスを高い歩留まりで製造し得る単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法を提供することを目的とする。　本発明の単結晶ＡｌＮ基板は、Ａｌ極性面である平坦面及び前記平坦面の外縁から側面にかけて形成されている傾斜面を有する第１の面と、前記第１の面の反対側の面でありかつＮ極性面である第２の面と、を有する単結晶ＡｌＮ基板であって、前記傾斜面は、前記平坦面に沿った方向において、前記単結晶ＡｌＮ基板の端部からの距離が０．４５ｍｍ以上でありかつ０．７５ｍｍ以下である位置にまで形成され、かつ、前記平坦面に垂直な方向において前記平坦面からの距離が０．２ｍｍ以上でありかつ０．３ｍｍ以下である位置にまで形成されていることを特徴とする。

Description

単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法
　本発明は、発光ダイオード（Light Emitting Diode(ＬＥＤ)）、半導体レーザ（Laser Diode(ＬＤ)）等の発光素子を含む半導体デバイスの作製に適用可能な単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法に関する。
　ＡｌＧａＮ系半導体を用いた深紫外発光素子等の半導体デバイスを製造する際の、ＡｌＧａＮ系半導体層を積層するための基板としては、格子整合のしやすさ等の観点から、ＡｌＮ基板が適している。
　例えば、特許文献１には、ＡｌＮ単結晶基板と格子整合したｎ型ＡｌＸＧａ１－ＸＮ（０．５≦Ｘ＜１）層を、ＡｌＮ単結晶基板上に有するＩＩＩ族窒化物積層体が開示されている。
国際公開第２０１８－０５１７７２号パンフレット
　上記のように、ＡｌＮ基板上にＡｌＧａＮ系半導体層を成長させる場合、結晶成長の前処理として自然酸化膜をエッチング液によって除去する際に、ＡｌＮ基板の表面のみをエッチング液に接触させようとしても、当該エッチング液が側面に這い上がり、裏面にまで回り込んでしまうという問題があった。このようなエッチング液の裏面への回り込みによってＡｌＮ基板の裏面側がエッチングされてしまうと、半導体デバイスを形成するためにＡｌＮ基板表面にＡｌＧａＮ系半導体層を積層する際に基板温度の面内均一性が低下し、半導体デバイスを形成した際の信頼性や歩留まりに影響することが問題となっていた。
　本発明は上記した点に鑑みてなされたものであり、信頼性の高い半導体デバイスを高い歩留まりで製造し得る単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法を提供することを目的としている。
　本発明による単結晶ＡｌＮ基板は、Ａｌ極性面である平坦面及び前記平坦面の外縁から側面にかけて形成されている傾斜面を有する第１の面と、前記第１の面の反対側の面でありかつＮ極性面である第２の面と、を有する単結晶ＡｌＮ基板であって、前記傾斜面は、前記平坦面に沿った方向において、前記単結晶ＡｌＮ基板の端部からの距離が０．４５ｍｍ以上でありかつ０．７５ｍｍ以下である位置にまで形成され、かつ、前記平坦面に垂直な方向において前記平坦面からの距離が０．２ｍｍ以上でありかつ０．３ｍｍ以下である位置にまで形成されていることを特徴とする。
　また、本発明による単結晶ＡｌＮ基板は、Ａｌ極性面である平坦面及び前記平坦面の外縁から側面にかけて形成されている傾斜面を有する第１の面と、前記第１の面の反対側の面でありかつＮ極性面である第２の面と、を有する単結晶ＡｌＮ基板であって、ＰＶＴ法により形成され、下面を前記第２の面とするＰＶＴ－ＡｌＮ層と、ＨＶＰＥ法により前記ＰＶＴ－ＡｌＮ層の上面上に形成され、上面を前記第１の面とするＨＶＰＥ－ＡｌＮ層と、を含み、前記単結晶ＡｌＮ基板の端面において、前記ＨＶＰＥ－ＡｌＮ層の層厚は、前記ＰＶＴ－ＡｌＮ層の層厚の１／５以下であることを特徴とする。
　本発明による単結晶ＡｌＮ基板の製造方法は、ＰＶＴ法により形成されたＰＶＴ－ＡｌＮ層上に、ＨＶＰＥ法によりＨＶＰＥ－ＡｌＮ層を成長し、上面がＡｌ極性面であるテンプレート基板を形成する工程（Ａ）と、前記ＨＶＰＥ－ＡｌＮ層の上面の周縁部に面取り加工を施して、Ａｌ極性面である平坦面の外縁から前記単結晶ＡｌＮ基板の側面にかけて傾斜する傾斜面を形成する面取り工程（Ｂ）と、を含み、前記面取り工程（Ｂ）の後、前記単結晶ＡｌＮ基板の側面において、前記ＨＶＰＥ－ＡｌＮ層の層厚は、前記ＰＶＴ－ＡｌＮ層の層厚の１／５以下であることを特徴とする。
　また、本発明による半導体ウェハの製造方法は、単結晶ＡｌＮ基板上に半導体層が形成された半導体ウェハの製造方法であって、ＰＶＴ法により形成されたＰＶＴ－ＡｌＮ層上に、ＨＶＰＥ法によりＨＶＰＥ－ＡｌＮ層を成長し、上面がＡｌ極性面であるテンプレート基板を形成する工程（Ａ）と、前記ＨＶＰＥ－ＡｌＮ層の上面の周縁部に面取り加工を施して、Ａｌ極性面である平坦面の外縁から前記単結晶ＡｌＮ基板の側面にかけて傾斜する傾斜面を形成する面取り工程（Ｂ）と、前記面取り工程（Ｂ）の後、前記ＨＶＰＥ－ＡｌＮ層の上面を酸溶液に浸漬する浸漬処理工程（Ｃ）と、前記浸漬処理工程（Ｃ）の後、ＭＯＣＶＤ法により前記ＨＶＰＥ－ＡｌＮ層上にＡｌＮ層と、ＡｌｘＧａ１－ｘＮ（０．５≦Ｘ≦１）層とがこの順で積層された積層膜を形成する工程（Ｄ）と、を含み、前記面取り工程（Ｂ）の後、前記単結晶ＡｌＮ基板の側面において、前記ＨＶＰＥ－ＡｌＮ層の層厚は、前記ＰＶＴ－ＡｌＮ層の層厚の１／５以下であることを特徴とする。
実施例１に係る半導体ウェハの上面図である。 実施例１に係る半導体ウェハ端部の構造を示す断面図である。 実施例１の半導体ウェハの積層構造を模式的に示す断面図である。 実施例１の単結晶ＡｌＮ基板を用いた半導体ウェハの製造工程の概要を示すフローチャートである。 実施例１の半導体ウェハの製造工程における酸溶液による前処理工程を示す図である。 図５の前処理工程を示す図の部分拡大図である。 実施例２に係る半導体ウェハ端部の構造を示す断面図である。 実施例２の変形例に係る単結晶ＡｌＮ基板端部の構造を示す断面図である。 実施例３に係る半導体ウェハ端部の構造を示す断面図である。
　以下においては、本発明の好適な実施例について説明するが、これらを適宜改変し、組合せてもよい。また、以下の説明及び添付図面において、実質的に同一又は等価な部分には同一の参照符を付して説明する。
　［単結晶ＡｌＮ基板を用いた半導体ウェハの構成］
　図１～図３を参照しつつ、本実施例の半導体ウェハ１００の構成について説明する。本実施例において、半導体ウェハ１００は、紫外半導体発光素子である紫外発光ダイオード（紫外ＬＥＤ）となる半導体層が単結晶ＡｌＮ基板１１上に形成されたものである。
　図１は、本実施例の半導体ウェハ１００の上面図である。半導体ウェハ１００は、単結晶ＡｌＮ基板１１上に半導体層１３が積層されて構成されている。図１では、単結晶ＡｌＮ基板１１の構造を明確にするため、半導体層１３を仮想線（二点鎖線）で示している。図示の都合上、半導体層１３の外縁が基板１１の外縁の内側に描かれているが、半導体層１３は基板１１の上面全体に亘って積層されていると理解されたい。以下、基板１１から見て半導体層１３が存在している方向を半導体ウェハ１００の上方として説明する。
　図１に示すように、単結晶ＡｌＮ基板１１は、上面視において点Ｃを中心とする略円形の平面形状を有している円盤状の基板である。単結晶ＡｌＮ基板１１の外周上の一か所には、単結晶ＡｌＮ基板１１の結晶方位を示すオリエンテーションフラットＯＦが形成されている。
　単結晶ＡｌＮ基板１１は、半導体層１３が形成されている面である第１の面Ｓ１に、平坦面ＦＳと、平坦面ＦＳの外縁から単結晶ＡｌＮ基板１１の端部にかけて、すなわち上面視においては外縁にかけて傾斜するように形成されている傾斜面ＲＰとを有している。
　図１に示すように、傾斜面ＲＰは、一定の幅ｄ１を有するように形成されている。言い換えれば、傾斜面ＲＰは、単結晶ＡｌＮ基板１１の端部と当該端部から半径方向内側に距離ｄ１離れた位置との間の領域に形成されている。さらに言い換えれば、傾斜面ＲＰは、上面視において、単結晶ＡｌＮ基板１１の端部から内側に距離ｄ１だけ延在している。
　図２は、半導体ウェハ１００を図１に示す中心Ｃを通る２－２線で切断した断面のうち、半導体ウェハ１００の端部付近の形状を示す部分拡大断面図である。
　図２に示すように、単結晶ＡｌＮ基板１１は、物理気相輸送（physical vapor transport, ＰＶＴ）法により作製されたＡｌＮ種基板であるＰＶＴ－ＡｌＮ層１１Ａと、ＰＶＴ－ＡｌＮ層１１Ａ上にハイドライド気相成長（hydride vapor phase epitaxy,ＨＶＰＥ）法で成長されたＡｌＮ厚膜であるＨＶＰＥ－ＡｌＮ層１１Ｂとからなる２層構造を有している。
　図２に示すように、単結晶ＡｌＮ基板１１は、上面である第１の面Ｓ１の他に、第１の面の反対側の面、すなわち下面である第２の面Ｓ２と、側面Ｓ３と、を有している。
　上記したように、第１の面Ｓ１は、平坦面ＦＳと傾斜面ＲＰを有している。
　平坦面ＦＳは、化学機械研磨（ＣＭＰ）などの公知の研磨手法で研磨されることで平坦化された面である。平坦面ＦＳは、Ｃ面であり、Ａｌ極性面である。従って、表面の自然酸化膜をエッチングする、例えばリン酸と硫酸との混合溶液やフッ化水素酸等のエッチング液に対して耐性がある。また、平坦面ＦＳは、Ｃ面から微傾斜した、いわゆるＯＦＦ角度を持った結晶面であってもよい。ＯＦＦ角度は、特に限定されるものではないが、０．１～０．５°の範囲に設定することで、Ｓ１面上にＡｌＧａＮ層を積層した場合、良好な平滑性が得られやすくなる。また、微傾斜させる方向も適宜決定すればよいが、直線的なステップ－テラス構造が得られるＭ軸方向であることが好ましい。
　傾斜面ＲＰは、平坦面ＦＳの外縁から単結晶ＡｌＮ基板１１の端部、すなわち側面Ｓ３に向かうにつれて下方に、言い換えれば第２の面Ｓ２に向かう方向に傾斜するように形成されている。すなわち、傾斜面ＲＰは、基板１１の外方に向かって下り傾斜の傾斜面である。
　傾斜面ＲＰは、単結晶ＡｌＮ基板１１の表面と端面との間の角部を面取りした面取り部であるともいえる。
　さらに、傾斜面ＲＰは、単結晶ＡｌＮ基板１１の平坦面ＦＳと側面Ｓ３との間に形成されたテーパー形状を有するテーパー部であるともいえる。
　上述のように、傾斜面ＲＰは、平坦面ＦＳの外縁又は終端から平坦面ＦＳに沿った方向において距離ｄ１だけ延在している。すなわち、傾斜面ＲＰの幅はｄ１である。幅ｄ１は、平坦面ＦＳの外縁又は終端から測定される距離である。
　また、傾斜面ＲＰは、側面視において平坦面ＦＳから平坦面ＦＳに垂直な方向において距離ｄ２だけ延在している。すなわち、傾斜面ＲＰの深さまたは高さはｄ２である。高さｄ２は、側面視において単結晶ＡｌＮ基板１１の側部における平坦面ＦＳに対して垂直な面の上端すなわち側面Ｓ３の上端から測定される距離である。
　なお、傾斜面ＲＰは、曲面を含んでいてもよく、丸みを帯びた（Ｒがついた）断面形状を有していてもよい。丸みを帯びた断面形状を有する場合の傾斜面ＲＰの幅ｄ１は、丸みを帯びていない場合と同様に、平坦面ＦＳの外縁又は終端から測定する。丸みを帯びた断面形状を有する場合の傾斜面ＲＰの高さｄ２についても、平坦面ＦＳに対して垂直な面の上端すなわち側面Ｓ３の上端から測定するものとする。
　本実施例において、単結晶ＡｌＮ基板１１の端部からの距離ｄ１が０．４５ｍｍ以上でありかつ０．７５ｍｍ以下である（０．４５≦ｄ１≦０．７５）位置にまで形成されている。言い換えれば、傾斜面ＲＰの上面視における幅ｄ１は、０．４５ｍｍ以上０．７５ｍｍ以下である。
　また、傾斜面ＲＰは、平坦面ＦＳに垂直な方向において平坦面ＦＳからの距離ｄ２が０．２ｍｍ以上でありかつ０．３ｍｍ以下である位置にまで形成されている。言い換えれば、傾斜面ＲＰの高さｄ２は、０．２ｍｍ以上０．３ｍｍ以下（０．２≦ｄ２≦０．３）である。
　上記した寸法ｄ１、ｄ２を有する傾斜面ＲＰは、平坦面ＦＳに対して２３°以上２９°以下の角度で傾斜することとなる。換言すれば、傾斜面ＲＰと、平坦面ＦＳとのなす角は、２３°以上でありかつ２９°以下である（図２中、２３°≦θａ≦２９°）。
　本実施例における単結晶ＡｌＮ基板１１は、まず種基板を種にして円盤状の単結晶ＡｌＮ基板を成長させることで生成し、当該生成された円盤状の基板の主面のうちの単結晶ＡｌＮ基板１１の第１の面Ｓ１、すなわち素子成長面の外縁を研削して傾斜面ＲＰを形成することで形成される。種基板を用いて生成した円盤状の基板は、半導体層の成長時の温度変化を受けると成長面の周縁部の残留応力に依るスリップ転位が生じ易い。上記した傾斜面ＲＰはこのスリップ転位が生じやすい部分を取り除くことで生ずる部分である。
　言い換えれば、本実施例における傾斜面ＲＰを有する単結晶ＡｌＮ基板１１は、上記スリップ転位が生じやすい部分を取り除いた基板となっている。
　第２の面Ｓ２は、化学機械研磨などの公知の研磨手法で研磨されることで平坦化された平坦面であってもいいし、機械研磨面、いわゆるラップ面であってもよい。第２の面Ｓ２は、－Ｃ面であり、Ｎ極性面である。従って、表面の自然酸化膜をエッチングする、例えばリン酸と硫酸との混合溶液やフッ化水素酸等のエッチング液に対して耐性がなく、当該エッチング液によってエッチングされる性質を有する。そのため、エッチングの進行を遅くするという観点からは、平坦化された面であることが好ましい。
　側面Ｓ３は、単結晶ＡｌＮ基板１１の側端面であり、基板面に対して垂直な面、平坦面ＦＳに対して垂直な面である。側面Ｓ３は、第１の面Ｓ１や第２の面Ｓ２と比較して粗面であってもよい。
　半導体層１３は、単結晶ＡｌＮ基板１１の第１の面Ｓ１上に、エピタキシャル成長によって活性層を含む複数のＡｌＧａＮ系半導体層が積層されて形成されている。
　ここで、図３を参照しつつ、半導体層１３の層構成について説明する。図３は、図２中の破線で囲まれた部分Ａの拡大図である。
　図３に示すように、半導体層１３は、単結晶ＡｌＮ基板１１上に、順次、ｎ型ＡｌＧａＮ層１４（以下、ｎ型ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）層１４とも記載する）、活性層１５、ＡｌＧａＮ層１６、ｐ型ＡｌＧａＮ層１７及びｐ型ＧａＮ層１８がエピタキシャル成長によって積層されて形成されている。
　ｎ型ＡｌＧａＮ層１４は、Ｓｉ（シリコン）ドープされたｎ型導電層である。ｎ型ＡｌＧａＮ層１４のＡｌ組成は、所望とする紫外光の発光波長に対して十分な透過性が得られるように適宜決定することができる。例えば、半導体ウェハ１００を用いた紫外半導体発光素子において、発光層から放出された紫外光は、ｎ型ＡｌＧａＮ層１４と単結晶ＡｌＮ基板１１を透過して外部に放出される。また、ｎ型ＡｌＧａＮ層１４のＡｌ組成が大きくなるにつれて、ｎ型ＡｌＧａＮ層のバンドギャップは大きくなり、それに応じて、より短波長の紫外光を透過することができるようになる。
　また、ｎ型ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）層１４は、Ａｌ組成の異なる複数の層から形成されていてもよい。例えば、ｎ型ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）層１４は、ＡｌＮ層と、ＡｌｘＧａ１－ｘＮ（０．５≦ｘ≦１）層とがこの順で積層された積層膜を含んでいてもよい。
　また、単結晶ＡｌＮ基板１１とｎ型ＡｌＧａＮ層１４との間に、ＡｌＮバッファ層を設けてもよい。
　さらに、ｎ型ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）層１４を積層方向に、すなわち単結晶ＡｌＮ基板１１から遠ざかる方向にＡｌ組成が傾斜する組成傾斜層とすることもできる。例えば、ｎ型ＡｌＧａＮ層１４は、図３に示すように、第１のｎ型ＡｌＸ１Ｇａ１－Ｘ１Ｎ層１４Ａ及び第２のｎ型ＡｌＸ２Ｇａ１－Ｘ２Ｎ層１４Ｂからなる。第１のｎ型ＡｌＸ１Ｇａ１－Ｘ１Ｎ層１４Ａは、積層方向にＡｌ組成Ｘ１が１．０から０．７５に減じる組成傾斜層であり、第２のｎ型ＡｌＸ２Ｇａ１－Ｘ２Ｎ層１４Ｂは、Ａｌ組成Ｘ２が０．７５から０．７０に減じる組成傾斜層とすることができる。
　また、ｎ型ＡｌＧａＮ層１４の膜厚は、特に限定されるものではなく適宜決定される。例えば、ｎ型ＡｌＧａＮ層１４の膜厚は、０．５μｍ以上２μｍ以下とすることが好ましい。ｎ型ＡｌＧａＮ層の抵抗値を下げる観点からは、ｎ型ＡｌＧａＮ層の膜厚が厚い方が好ましいが、単結晶ＡｌＮ基板１１を用いる場合、ｎ型ＡｌＧａＮ層の膜厚が厚くなりすぎると、ｎ型ＡｌＧａＮ層が格子緩和を起こして転位が発生しやすくなるためである。
　例えば、ｎ型ＡｌＧａＮ層１４を上記した第１のｎ型ＡｌＸ１Ｇａ１－Ｘ１Ｎ層１４Ａ及び第２のｎ型ＡｌＸ２Ｇａ１－Ｘ２Ｎ層１４Ｂからなる積層構造として形成した場合は、第１のｎ型ＡｌＸ１Ｇａ１－Ｘ１Ｎ層１４Ａは２００ｎｍの層厚を有し、第２のｎ型ＡｌＸ２Ｇａ１－Ｘ２Ｎ層１４Ｂは１０００ｎｍの層厚とすることができる。また、これら第１のｎ型ＡｌＸ１Ｇａ１－Ｘ１Ｎ層１４Ａ及び第２のｎ型ＡｌＸ２Ｇａ１－Ｘ２Ｎ層１４Ｂの膜厚は例示した数字に限定されるものではなく、総膜厚が２．０μｍ以下になるように適宜決定することができる。
　また、ｎ型ＡｌＧａＮ層１４にドーピングするＳｉ濃度は、所望のｎ型導電性が得られるように適宜決定すればよいが、ｎ型ＡｌＧａＮ層１４の抵抗値を下げる観点からは、１×１０１８～１×１０２０ｃｍ－３であることが好ましく、更には５×１０１８～５×１０１９ｃｍ－３であることが好ましい。またＳｉドーピング濃度は、ｎ型ＡｌＧａＮ層１４内の膜厚方向で一定であってもいいし、膜厚方向でＳｉ濃度の異なる変調ドーピングにすることもできる。
　活性層（ＡＣＴ）１５は、ＡｌＡ１Ｇａ１－Ａ１Ｎ層からなる障壁層とＡｌＡ２Ｇａ１－Ａ２Ｎ層からなる井戸層で構成される量子井戸構造である。活性層１５の発光ピーク波長は２１０～３００ｎｍの範囲内にある。活性層１５から放出される光の波長は井戸層のＡｌ組成と膜厚によって決まるため、Ａｌ組成と膜厚は、上記の波長範囲において所望の発光波長が得られるように適宜決定することができる。
　例えば、井戸層の膜厚は２～１０ｎｍの範囲で設定し、所望の発光波長が得られるようにＡｌ組成を決定することができる。また、障壁層のＡｌ組成と膜厚についても、特に限定されるものではないが、例えば、Ａｌ組成はＡ２＜Ａ１≦１．０、膜厚は２～１５ｎｍの範囲内で設定することができる。
　また、井戸層や障壁層は、Ｓｉがドープされたｎ型層とすることもできる。井戸層と障壁層ともにＳｉドーピング層であってもよいし、井戸層のみ、もしくは障壁層のみにＳｉがドーピングされた構造であってもよい。ドーピングされるＳｉ濃度は、特に限定されるものではないが、１×１０１７～５×１０１８ｃｍ－３の範囲が好ましい。
　また、量子井戸の層数も特に限定されるものではなく、複数の井戸層が形成された多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ）構造であってもよいし、単一量子井戸（ＳＱＷ：Ｓｉｎｇｌｅ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ）であってもよい。井戸層の数は、１～５の範囲で適宜決定することが好ましい。
　ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６は、活性層１５上に隣接して設けられた層である。ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６は、活性層１５に注入された電子がｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７へオーバーフローすることを抑制するための電子ブロック層（ＥＢＬ：Ｅｌｅｃｔｒｏｎ　Ｂｌｏｃｋｉｎｇ　Ｌａｙｅｒ）として機能する。そのため、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６は、活性層１５、および後述するｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７よりも大きなバンドギャップを有し、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６のＡｌ組成Ｙ１は０．８＜Ｙ１≦１．０の範囲で決定される。
　発光波長の短波長化に伴って、基板１１上にエピタキシャル成長するＡｌＧａＮ層のＡｌ組成は高くなり、発光波長が２７０ｎｍよりも短い場合では、電子ブロック層としての機能を十分に発現させるため、Ａｌ組成Ｙ１は０．９≦Ｙ１≦１．０であることが好ましい。なお本実施例においては、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６としてＡｌＮ（Ｙ１＝１）を用いている。
　また、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６は、電子ブロック層としての機能を発現できる限りは、アンドープ層であってもよく、またはｐ型ドーパントがドーピングされていてもよい。ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６におけるｐ型のドーパント材料としてはＭｇ（マグネシウム）、Ｚｎ（亜鉛），Ｂｅ（ベリリウム）、Ｃ（炭素）等を用いることができる。特に、ＡｌＧａＮ層のｐ型ドーパント材料として一般的に用いられているＭｇを用いることが好ましい。
　ｐ型ドーパント材料は、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６の積層方向において、一様にドーピングされていてもよいし、積層方向でドーパント材料の濃度を変えることもできる。例えば、活性層と接する側から、アンドープのＡｌＮ層１６Ａ（Ｙ１＝１）及びＭｇ（マグネシウム）ドープされたｐ型ＡｌＮ層１６Ｂからなる積層構造などとすることもできる。
　ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６におけるｐ型ドーパント濃度は、特に限定されるものではないが、電子ブロック層としての機能を得るためには、５×１０１８～１×１０２０ｃｍ－３であることが好ましく、発光層へのキャリアの注入効率を高められるという観点から、１×１０１９～８×１０１９ｃｍ－３であることが特に好ましい。
　本発明のＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６は、ｎ型ドーパントを含まないか、もしくは後述するｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７に含まれるｎ型ドーパント未満の濃度でｎ型ドーパントを含むことができる。具体的には、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６中のｎ型の不純物濃度は、１×１０１８ｃｍ－３以下であることが好ましい。本発明者らの知見によれば、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７の成長中には、隣接するＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６との間でドーパントの拡散が起こることが分かっている。そのため、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６中のｎ型ドーパント濃度が、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７のそれよりも高い場合、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６中からｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７へｎ型ドーパントが拡散し、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７中のｎ型ドーパント濃度の精密な制御が困難になる場合がある。この拡散によるｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７中のｎ型ドーパントの濃度変化を防ぐためには、少なくとも、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６中のｎ型ドーパントは、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７に含まれるｎ型ドーパント以下の濃度未満である必要がある。
　また、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６の膜厚は、電子ブロック層としての機能、およびｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７からホールを活性層に効率よく注入できるように適宜決定すればよいが、１～３０ｎｍの範囲が好ましい。膜厚が１ｎｍを下回ると電子がトンネリングしてしまうため電子ブロック層としての機能が低下し、一方で膜厚が３０ｎｍを上回ると、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７からホールが活性層に注入されにくくなる。これらを勘案すると、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６の膜厚は２～２０ｎｍであることが好ましく、さらに好ましくは５～１５ｎｍである。
　また、上述したように、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６中にドーピングされるＭｇは積層方向で濃度差を設けることもできる。例えば、活性層１５に接する側にアンドープのＡｌＮ層１６Ａを１～５ｎｍの層厚で積層し、さらにＭｇドープのｐ型ＡｌＮ層１６Ｂを５～１５ｎｍ積層した構造とすることもできる。この際のＭｇドーピング濃度は、上述と同様に、５×１０１８～１×１０２０ｃｍ－３であることが好ましく、１×１０１９～８×１０１９ｃｍ－３であることが特に好ましい。
　本発明のｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７は、前記ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６上に形成され、ｐ型クラッド層として機能する。ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７にはアクセプタとなるｐ型不純物とドナーとなるｎ型不純物がコドーピングされている。
　ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７にドーピングされるｐ型不純物には、Ｍｇ（マグネシウム）、Ｚｎ（亜鉛），Ｂｅ（ベリリウム）、Ｃ（炭素）等が使用され得る。中でも、ＡｌＧａＮ半導体のｐ型ドーパント材料として一般的に用いられているＭｇを用いることが好ましい。またｎ型不純物には、Ｓｉ、Ｇｅ（ゲルマニウム）、Ｓｅ（セレン）、Ｓ（硫黄）、Ｏ（酸素）等を使用することができる。中でも、ｎ型ドーパント材料として一般的に用いられているＳｉを用いることが好ましい。
　また、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７にドーピングされるｐ型不純物量は、１×１０１７～１．２×１０２０ｃｍ－３であることが好ましい。また、Ｊ．　Ａｐｐｌｍａｒｕ　Ｐｈｙｓｍａｒｕ，　Ｖｏｌｍａｒｕ　９５，　Ｎｏ．　８，　１５　Ａｐｒｉｌ　（２００４）において理論的に示されているように、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７中のｐ型不純物量に伴って、劣化の要因と考えられる窒素欠陥量も増加すると考えられる。そのため、ｐ型不純物量が１．２×１０２０ｃｍ－３を超える場合、初期に形成される窒素欠陥量が多くなりすぎて、高い出力維持率を得ることが困難になる。
　また、ｐ型不純物濃度が低くなると、特にＡｌ組成Ｙ２が一定であるときは、ホール濃度の低下と少数キャリア（電子）移動度増加により、Ａｌ組成Ｙ２が傾斜している場合には少数キャリア（電子）移動度増加により、出力が低下して高い発光効率を得ることが困難となる。従って、ｐ型不純物濃度は、このようなトレードオフを勘案して、上記の範囲内で適宜決定することができるが、より高い出力維持率と高出力を得るためには、１×１０１９～５×１０１９ｃｍ－３であることが好ましく、さらに好ましくは、１×１０１９～４×１０１９ｃｍ－３である。
　ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７にドーピングされるｎ型不純物量は、１．１×１０１８以上９．０×１０１８ｃｍ－３以下であることが好ましく、さらに好ましくは、１．８×１０１８以上８．０×１０１８ｃｍ－３以下である。これらｎ型不純物量において、高い発光効率の発光素子を得ることができる。
　また、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７にドーピングされるｐ型不純物とｎ型不純物は、それらの濃度が層内で一定であってもよいし積層方向で濃度差を設けてもよい。例えば、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６に接する側をコドーピング層として、残りのｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７層は、ｎ型不純物をドーピングしない層にすることもできる。
　ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７のＡｌ組成Ｙ２は、０．５以上１．０以下で、かつＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６のＡｌ組成Ｙ１以下である。
　ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７のＡｌ組成Ｙ２は、積層方向でＹ２が一定の値である構造の場合、活性層の障壁層のＡｌ組成を超え、かつＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６のＡｌ組成Ｙ１以下であることが好ましい。ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７のＡｌ組成Ｙ２を上記の範囲にすることにより、紫外発光素子の注入電流量が多い場合においても、高いキャリアオーバーフローの抑制効果が得られる。より高い効果を得るためには、活性層の障壁層のＡｌ組成とｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７のＡｌ組成Ｙ２の差が、０．５以上であることが好ましい。また、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７のＡｌ組成Ｙ２は、ｎ型ＡｌＧａＮ層１４のＡｌ組成よりも大きいことが好ましく、これによってｐ型層へのキャリアオーバーフローの抑制効果が高まり、紫外発光素子の発光効率を高めることができる。以上のことより、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７のＡｌ組成Ｙ２は、積層方向でＹ２が一定の値である構造の場合は、０．６以上０．９以下であることが好ましい。
　また、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７は、Ａｌ組成Ｙ２が積層方向で変化する組成傾斜層であってもよい。特に、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６に接する側から、Ａｌ組成Ｙ２が積層方向に小さくなる構造であることが好ましい。これによって、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７内で分極ドーピング効果が得られるため、より高いホール濃度が得られやすくなり、その結果、活性層へのホールの注入効率が高くなる。例えば、発光波長が２７０ｎｍ以下の場合、ＡｌＹ１Ｇａ１－Ｙ１Ｎ層１６に接する側のＡｌ組成は０．９５～１．０であることが好ましく、反対側のｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７の表層におけるＡｌ組成は０．６０～０．８５であることが好ましい。このような構造を採用することで、上述した分極ドーピング効果を高め、かつ発光波長に対して透明性を維持できるため、高い発光効率が得られやすくなる。
　また、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７の膜厚は、特に制限されるものではないが、１０～１５０ｎｍの範囲で適宜決定すればよい。ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７の膜厚が１０ｎｍ未満になると、上述したキャリアオーバーフローの抑制効果が得られにくくなり、一方で、膜厚が厚くなり、１５０ｎｍを超える場合、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７の抵抗値が大きくなり、結果として紫外発光素子の動作電圧の上昇を招いてしまう。このような観点から、ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７の膜厚は、４０～１２０ｎｍであることが好ましく、特に好ましくは５０～１００ｎｍである。
　ｐ型ＡｌＹ２Ｇａ１－Ｙ２Ｎ層１７上には、電極との接触抵抗を下げる目的で、ｐ型ドーパントがドーピングされたｐ型ＧａＮ層１８が形成されていてもよい。ｐ型ドーパント材料としては上述した公知のｐ型ドーパント材料を用いることができるが、同様の理由によりＭｇを用いることが好ましい。ｐ型ＧａＮ層１８中のＭｇドーピング濃度は、特に制限されるものではないが、ｐ型ＧａＮ層中の抵抗値を下げ、かつ電極との接触抵抗を下げるためには、１×１０１８～２×１０２０ｃｍ－３であることが好ましい。また、ｐ型ＧａＮ層１８の膜厚も特に制限されるものではなく、５～５００ｎｍの範囲で適宜決定すればよい。
　なお、ｐ型ＧａＮ層１８を除き、ＡｌＧａＮ層１４，１５，１６，１７の全層は単結晶ＡｌＮ基板１１と格子整合した状態で結晶成長されているため、単結晶ＡｌＮ基板１１と同等の低い転位密度を有している。
　本発明において、単結晶ＡｌＮ基板１１は、特に制限されるものではないが、単結晶ＡｌＮ基板１１上に成長させられる半導体層１３の品質に鑑みて、低転位密度であることが好ましい。具体的には、単結晶ＡｌＮ基板１１の転位密度は、１０６ｃｍ－２以下であることが好ましく、さらに好ましくは１０４ｃｍ－２以下である。単結晶ＡｌＮ基板１１を低転位密度とすることによって、単結晶ＡｌＮ基板１１上に形成されるＡｌＧａＮ層中の転位密度も低くできる。それによって、例えば単結晶ＡｌＮ基板１１を用いた紫外発光素子の特性を向上できる。
　なお、上記の平坦面ＦＳの表面粗さが大きいと、平坦面ＦＳ上に成長するＡｌＧａＮ層での異常成長などの要因となる。そのため、単結晶ＡｌＮ基板１１の平坦面ＦＳの表面粗さ（ＲＭＳ）は５．０ｎｍ以下であることが好ましく、さらに好ましくは１．０ｎｍ以下であり、さらに好ましくは０．５ｎｍ以下である。
　また、単結晶ＡｌＮ基板１１を用いた紫外発光素子において、活性層から放射される紫外光に対する基板の吸収係数が大きいと、外部へ取り出せる紫外光の総量が減少して発光効率の低下を招く懸念がある。そのため、単結晶ＡｌＮ基板１１の吸収係数は、好ましくは２０ｃｍ－１以下であり、さらに好ましくは１０ｃｍ－１以下である。単結晶ＡｌＮ基板１１の吸収係数を１０ｃｍ－１以下にすることで、例えば単結晶ＡｌＮ基板１１の板厚が１００μｍであっても、９０％以上の直線透過率を確保することができる。
　例えば、単結晶ＡｌＮ基板１１中の炭素等の不純物の含有量を低く抑えることで、吸収係数を下げて光透過性を確保することができる。例えば、吸収係数を十分に下げるためには、単結晶ＡｌＮ基板１１中の炭素濃度は、５×１０１７ｃｍ－３以下であることが好ましい。
　［製造方法］
　図４～図６を参照しつつ、単結晶ＡｌＮ基板１１及びこれを用いた半導体ウェハ１００の製造工程について説明する。
　図４は、半導体ウェハ１００の製造工程の概要を示すフローチャートである。
　まず、単結晶ＡｌＮ基板１１を作製するためのテンプレート基板を準備する（ステップＳ１０１）。ステップＳ１０１において、ＰＶＴ法によってＰＶＴ－ＡｌＮ層１１Ａを作製し、これを種基板として、ＰＶＴ－ＡｌＮ層１１Ａ上に、ＨＶＰＥ法によってＨＶＰＥ－ＡｌＮ層１１Ｂを成長させて２層構造の単結晶ＡｌＮ基板をテンプレート基板とする。
　ＰＶＴ－ＡｌＮ層１１Ａの上面はＡｌ極性面であり、当該上面上にＨＶＰＥ－ＡｌＮ層１１Ｂが積層されている。従って、テンプレート基板の上面であるＨＶＰＥ－ＡｌＮ層１１Ｂの上面はＡｌ極性面であり、テンプレート基板の下面であるＰＶＴ－ＡｌＮ層１１Ａの下面はＮ極性面である。
　例えば、ＰＶＴ法によって単結晶ＡｌＮを成長すると、不純物に起因する着色が生じやすく、所望の光透過性が得られない場合がある。一方、ＨＶＰＥ法によって単結晶ＡｌＮを成長すると、不純物が混入し難く、光
透過性を確保しやすい。そこで、本実施例においては、ＰＶＴ法によって形成した単結晶ＡｌＮ上に、ＨＶＰＥ法によって単結晶ＡｌＮを形成して単結晶ＡｌＮ基板１１を作製するための基板とする。例えば、発光素子を形成した後に、単結晶ＡｌＮ基板１１のうちＰＶＴ法によって形成された部分を除去してもよい。このようにすることで、発光素子の形成後における基板の光透過性を確保することができる。
　ステップＳ１０１において、ＨＶＰＥ－ＡｌＮ層１１Ｂの上面がＡｌ極性面であり、ＰＶＴ－ＡｌＮ層１１Ａの下面がＮ極性面となる。
　次に、ステップＳ１０１で準備した単結晶ＡｌＮ基板に対して、表面側の外周部に面取り加工を施して、単結晶ＡｌＮ基板１１を作製する（ステップＳ１０２）。ステップＳ１０２において、図２に示した傾斜面ＲＰを形成するように面取り加工が施される。
　具体的には、上述したように、傾斜面ＲＰは、平坦面ＦＳに沿った方向において、単結晶ＡｌＮ基板１１の端部からの距離が０．４５ｍｍ以上でありかつ０．７５ｍｍ以下である位置にまで形成され、かつ、平坦面ＦＳに垂直な方向において平坦面ＦＳからの距離が０．２ｍｍ以上でありかつ０．３ｍｍ以下である位置にまで形成される。
　言い換えれば、傾斜面ＲＰは、図２中に示した単結晶ＡｌＮ基板１１の端部からの距離ｄ１が０．４５ｍｍ以上０．７５ｍｍ以下（０．４５≦ｄ１≦０．７５）となり、かつ、平坦面ＦＳに垂直な方向における平坦面ＦＳからの距離ｄ２が０．２ｍｍ以上０．３ｍｍ以下（０．２≦ｄ２≦０．３）となるように形成される。
　ステップＳ１０２において、面取り加工は、例えば公知の面取り機による研削加工により行う。例えば、オリエンテーションフラット又はノッチが形成されている部分も同様に傾斜面ＲＰを有するように研削する。
　その後、化学機械研磨を行って、平坦面ＦＳ及び第２の面Ｓ２を形成する（ステップＳ１０３）。例えば、面取り加工後のステップＳ１０３における化学機械研磨によって、傾斜面ＲＰが丸みを帯びた面となってもよい。
　ステップＳ１０１～ステップＳ１０３によって、単結晶ＡｌＮ基板１１が作製される。
　その後、単結晶ＡｌＮ基板１１上に、紫外発光素子を形成するための結晶成長の前処理として、単結晶ＡｌＮ基板１１の表面に形成された自然酸化膜を除去するため、単結晶ＡｌＮ基板１１の平坦面ＦＳを酸溶液に浸漬する（ステップＳ１０４）。ステップＳ１０４において、例えば、酸溶液としてリン酸:硫酸＝１：３の混合溶液を用いて、処理温度７０℃で１０分間処理する。
　ステップＳ１０４において、単結晶ＡｌＮ基板１１の平坦面ＦＳのみを酸溶液に接触させ、単結晶ＡｌＮ基板１１の裏面、すなわち図２中の第２の面Ｓ２は酸溶液から露出させた状態で所定の処理時間保持する。
　平坦面ＦＳは、上記したように、Ａｌ極性面であるため、自然酸化膜のみが酸溶液によってエッチングされ、ＡｌＮの表面はエッチングされにくい。これに対して、第２の面Ｓ２はＮ極性面であるため、酸溶液によってエッチングされ易い。そこで、ステップＳ１０４において、第２の面Ｓ２が自然酸化膜を除去するエッチング液である酸溶液によってエッチングされないようにするため、単結晶ＡｌＮ基板１１の第２の面Ｓ２を酸溶液から露出させた状態で、平坦面ＦＳのみを処理する。
　図５は、上記の製造工程のステップＳ１０４において、単結晶ＡｌＮ基板１１の平坦面ＦＳのみをテフロン（登録商標）製の治具ＴＬを用いて酸溶液ＡＣに浸漬している様子を示す断面図である。図５中、ＬＬは、酸溶液ＡＣの液面の高さを示している。
　図５に示すように、治具ＴＬは、液体を収容する容器部分ＣＴと、当該容器部分に固定されてウェハを支える支持部分ＳＰとを有している。当該支持部分ＳＰは、下に凸の底面形状を有する基板受け面ＴＲＳを備える受け部ＴＲを有する。受け部ＴＲは、単結晶ＡｌＮ基板１１の平坦面ＦＳと傾斜面ＲＰとの境界部分と接触する基板受け面ＴＲＳを介して単結晶ＡｌＮ基板１１を支持している。当該受け部は、例えば、メッシュ状の部材からなっており、容器部分ＣＴ内の酸溶液ＡＣは当該メッシュ状の部材を通過して単結晶ＡｌＮ基板１１の平坦面ＦＳに到達する。
　酸溶液ＡＣは、酸溶液ＡＣの液面ＬＬが、ちょうど平坦面ＦＳに接する高さとなるように、治具ＴＬ内に注入されている。
　図６は、図５中の破線で囲まれた部分Ｂを拡大して示す図である。図６において、治具ＴＬを省略している。
　上記したように、酸溶液ＡＣの液面ＬＬが平坦面ＦＳに接する高さとなるように酸溶液ＡＣを注入すると、酸溶液ＡＣは、平坦面ＦＳ全体に濡れ広がる。その際に、図６に示すように、表面張力の影響により、酸溶液ＡＣが側面Ｓ３に向かって這い上がろうとする。
　仮に、側面Ｓ３に酸溶液ＡＣが這い上がる場合の、酸溶液ＡＣと側面Ｓ３が接する点から液面に引いた接線と側面Ｓ３とのなす角度θ（図示せず、接触角θ）と比較すると、酸溶液ＡＣと傾斜面ＲＰが接する点から液面に引いた接線と、傾斜面ＲＰとのなす角度θｂ（傾斜面ＲＰと酸溶液ＡＣとの接触角θｂ）の方が大きくなる。
　ここで、液体が固体表面を這い上がろうとする力がcosθに比例することを考慮すると、cosθ＞cosθｂとなり、酸溶液ＡＣが傾斜面ＲＰを這い上がろうとする力は、側面Ｓ３のような垂直面を這い上がろうとする力よりも小さくなる。つまり、酸溶液ＡＣは、側面Ｓ３よりも傾斜面ＲＰにおいて這い上がり難いといえる。この点に鑑みて、ＲＰが形成されていることで、基板１１の側面を介して第２の面Ｓ２に酸溶液ＡＣが回り込みにくくなっているといえる。
　本実施例では、傾斜面ＲＰの寸法に関して、単結晶ＡｌＮ基板１１の端部からの距離ｄ１（幅）や平坦面ＦＳからの垂直方向の距離ｄ２（高さ）を、従来なされていた単なる面取り加工の場合よりも十分に大きく設定しているため、酸溶液ＡＣの這い上がりは、傾斜面ＲＰの範囲内で停止し、側面Ｓ３には到達しない。このように、傾斜面ＲＰは、平坦面ＦＳに濡れ広がった酸溶液ＡＣが側面Ｓ３に到達することを防止する役割を果たしている。
　例えば、傾斜面ＲＰの幅や高さが足りなければ、酸溶液ＡＣは、側面Ｓ３に到達し、さらに、側面Ｓ３を這い上がって第２の面Ｓ２まで到達してしまう。その場合、第２の面Ｓ２の酸溶液ＡＣが到達した部分だけがエッチングされ、単結晶ＡｌＮ基板１１基の厚みや表面粗さが不均一となる。具体的には、第２の面Ｓ２の外周に沿った領域が部分的にエッチングされ、凹凸や表面粗さの大きい部分が出来てしまう。
　第２の面Ｓ２は、基板１１上に半導体層１３を成長する際に基板１１を加熱するサセプタが接する面である。この面に上記したような凹凸や表面粗さの大きい部分が出来てしまうと、単結晶ＡｌＮ基板１１上にＡｌＧａＮ層を形成する際の結晶成長温度が不均一となり、このような半導体ウェハから半導体デバイスを形成した際には、当該形成された半導体デバイスの信頼性が低下し、半導体デバイスの歩留まりが低下する。
　本実施例においては、傾斜面ＲＰを設けることで、酸溶液ＡＣの裏面への回り込みを防止している。具体的には、図２に示したように、単結晶ＡｌＮ基板１１の端部からの距離ｄ１を０．４５ｍｍ以上でありかつ０．７５ｍｍ以下（０．４５≦ｄ１≦０．７５）とし、かつ、平坦面ＦＳに垂直な方向における平坦面ＦＳからの距離ｄ２を０．２ｍｍ以上でありかつ０．３ｍｍ以下（０．２≦ｄ２≦０．３）とした傾斜面ＲＰ設けている。
　このような傾斜面ＲＰの寸法は、単結晶ＡｌＮ基板１１の第２の面Ｓ２への酸溶液ＡＣの回り込みを防止することができる寸法でありながら、半導体デバイスを形成した際に、傾斜面ＲＰを設けることによる単結晶ＡｌＮ基板１１の平坦面ＦＳの面積が小さくなり、デバイスとして採用できなくなる部分を最小限に抑えた寸法である。従って、歩留まりを低下させることなく信頼性の高い半導体デバイスが得られる。
　図４の説明に戻ると、ステップＳ１０４の後、純水リンス及び乾燥後の単結晶ＡｌＮ基板１１をＭＯＣＶＤ装置に導入し、半導体層１３の結晶成長を行う（ステップＳ１０５）。ステップＳ１０５において、図３に示したｎ型ＡｌＧａＮ層１４、活性層１５、ＡｌＧａＮ層１６、ｐ型ＡｌＧａＮ層１７及びｐ型ＧａＮ層１８を成長させて、半導体ウェハ１００を得る。
　ステップＳ１０５の半導体層１３の結晶成長においてはIII属原料ガス（Ａｌ、Ｇａ）原料ガス、Ｖ族（Ｎ）原料ガスを、水素および／又は窒素などのキャリアガスと共に単結晶ＡｌＮ基板１１上に供給する。ここで使用するＩＩＩ族（Ａｌ、Ｇａ）原料ガス、Ｖ族（Ｎ）原料ガスには、特に制限なく公知の原料ガスを使用できる。
　例えば、ＩＩＩ族原料ガスとしては、トリメチルアルミニウム、トリエチルアルミニウム、トリメチルガリウム、トリエチルガリウム等のガスを使用できる。またＶ族原料ガスとしては、通常アンモニアが用いられる。
　また、Ｍｇ、Ｓｉのドーパント原料ガスも、公知の材料が制限なく使用でき、例えばビスシクロペンタジエニルマグネシウム、モノシラン、テトラエチルシランなどを使用できる。
　ＩＩＩ族原料ガスとＶ族原料ガスの供給量比（Ｖ／ＩＩＩ比）は、所望の特性が得られるように適宜決定すればよいが、５００～１００００の範囲内で設定することが好ましい。
　また、半導体層１３を構成する各層の成長温度については、特に制限されるものではなく所望とする、各層の特性、および紫外ＬＥＤの特性が得られるように適宜決定すればよいが、１０００～１２００℃で成長することが好ましく、より好ましくは１０００～１１５０℃である。
　なお、半導体層１３は、ＭＯＣＶＤ法の他、分子線エピタキシー（ＭＢＥ）法などの公知の結晶成長法によって製造することができる。中でも、生産性が高く、工業的に広く採用されているＭＯＣＶＤ法が好ましい。
　以上の製造工程により、単結晶ＡｌＮ基板１１上に半導体層１３を形成し、半導体ウェハ１００を得た。
　ウェハ１００の製造における酸溶液ＡＣの回り込み防止効果及びウェハ１００の半導体層１３におけるスリップ欠陥発生の防止効果を検証した。
　具体的には、半導体ウェハ１００の傾斜面ＲＰを以下の寸法とした第１の実施例サンプル及び第２の実施例サンプルを作製した。
第１の実施例サンプル：ｄ１＝０．４７ｍｍ, ｄ２＝０．２０ｍｍ
第２の実施例サンプル：ｄ１＝０．６９ｍｍ, ｄ２＝０．３１ｍｍ
　また、比較例として、傾斜面ＲＰに対応する位置にありかつ傾斜面ＲＰよりも高さ及び幅が小さい面取り部を備えた従来の面取り構造を有し、その他の点においては半導体ウェハ１００と同様の第１の比較例サンプル及び第２の比較例サンプルを作製した。
　従来の面取り部の寸法は、平坦面ＦＳに沿った方向において平坦面ＦＳの外縁又は終端から測定される距離ｄ１と、側面視において単結晶ＡｌＮ基板の側部における平坦面ＦＳに対して垂直な面の上端から測定される距離ｄ２と、によって表される。
　第１の比較例サンプル及び第２の比較例サンプルは、以下の寸法を有する。
第１の比較例サンプル：ｄ１＝０．３４ｍｍ, ｄ２＝０．１７ｍｍ
第２の比較例サンプル：ｄ１＝０．２８ｍｍ, ｄ２＝０．１７ｍｍ
　従って、第１の比較例サンプル及び第２の比較例サンプルは、０．４５≦ｄ１≦０．７５かつ０．２≦ｄ２≦０．３という傾斜面ＲＰとしての要件を満たしておらず、ｄ１＜０.４５、ｄ２＜０．２である。従って、比較例は、実施例の傾斜面ＲＰよりも小さい寸法の面取り部を有している。
　第１の実施例サンプル及び第２の実施例サンプルには、酸溶液ＡＣの第２の面Ｓ２すなわち裏面への回り込みによる痕はみられなかった。
　一方、第１の比較例サンプル及び第２の比較例サンプルの半導体ウェハの裏面には、外周から内側に向かって液体が移動した痕跡が観察される場合があった。第１の比較例サンプル及び第２の比較例サンプルの場合、半導体層の成長前の酸溶液ＡＣによる前処理の際に、酸溶液ＡＣが側面に到達することを防止することができず、酸溶液ＡＣは、従来の面取り構造を有する基板の側面に到達し、さらに裏面まで到達したものと考えられる。
　また、傾斜面ＲＰを有さず、従来の面取り部を備えた第１の比較例サンプル及び第２の比較例サンプルにおいては、半導体層１３の外周部付近を起点とした直線状の線状欠陥（スリップ欠陥）が発生し易かった。
　比較例の単結晶ＡｌＮ基板は、当該単結晶ＡｌＮ基板を製造する際の結晶成長時等に生じた歪を有している。従って、その上に半導体層を成長させると、成長時の昇温等の影響で応力が解放される際に主に基板外周部で結晶が一部移動し、基板表面に段差が生じることで線状欠陥が生じたと考えられる。
　さらに、本実施例のように、ＰＶＴ法によって形成した単結晶ＡｌＮ層上にＨＶＰＥ法によって単結晶ＡｌＮ層を形成して２層構造とすると、ＨＶＰＥ－ＡｌＮ層に歪が残留し易い傾向がみられ、それによってＭ面に沿ったスリップが発生しやすい。
　線状欠陥が素子内に含まれる場合、当該素子の信頼性が低下するため、線状欠陥を含む素子は不良として取り扱われる。そのため、線状欠陥の発生は、歩留まりの低下に繋がる。
　本実施例の傾斜面ＲＰを有する半導体ウェハ１００には、外周部を起点とする線状欠陥は、見られなかった。具体的には、上記の第１の実施例サンプル及び第２の実施例サンプルのいずれにも、線状欠陥は発生しなかった。
　本実施例では、傾斜面ＲＰを設けていることにより、歪がある部分が除去されているか、歪が残っていたとしても緩和されやすくなり、線状欠陥が生じにくくなったものと推測される。
　以上のことから、本実施例の傾斜面ＲＰの寸法は、上記線状欠陥を生ずる原因となる歪を十分に緩和できる寸法であるといえる。
　以上、詳細に説明したように、本実施例の半導体ウェハ１００における単結晶ＡｌＮ基板１１は、第１の面Ｓ１と、第１の面の反対側の面である第２の面Ｓ２と、側面Ｓ３と、を有している。第１の面Ｓ１は、平坦面ＦＳと、平坦面ＦＳの外縁から側面Ｓ３にかけて第２の面Ｓ２に向かって傾斜するように形成されている傾斜面ＲＰと、を有している。平坦面ＦＳはＡｌ極性面であり、第２の面Ｓ２はＮ極性面である。
　傾斜面ＲＰは、平坦面ＦＳに沿った方向において、単結晶ＡｌＮ基板１１の端部から０．４５ｍｍ以上でありかつ０．７５ｍｍ以下ｍｍの位置にまで形成されている。また、傾斜面ＲＰは、平坦面ＦＳに垂直な方向において平坦面ＦＳから０．２ｍｍ以上でありかつ０．３ｍｍ以下の位置にまで形成されている。
　本実施例の半導体ウェハ１００は、単結晶ＡｌＮ基板１１の第１の面Ｓ１上に、半導体層１３が形成されている。
　このような構成により、本実施例によれば、半導体層１３を形成する際の前処理として平坦面ＦＳのみを酸溶液に浸漬した際に、当該酸溶液が側面Ｓ３及び第２の面Ｓ２まで広がることを防止することができる。半導体層１３の成長時の温度ムラ等に起因するデバイスの信頼性低下を防止することができる。
　また、本実施例によれば、単結晶ＡｌＮ基板１１上に半導体層１３を形成した半導体ウェハ１００に線状欠陥が生じることを防止できる。この点においても、デバイスの信頼性低下を防止することができる。
　本実施例の傾斜面ＲＰの上記寸法は、回り込みの防止のために十分に大きい寸法であるといえる。また、本実施例の傾斜面ＲＰの上記寸法は、単結晶ＡｌＮ基板１１の歪を緩和して線状欠陥を防止するために十分に大きい寸法であるといえる。
　従って、本実施例によれば、信頼性の高い半導体デバイスを高い歩留まりで形成し得るＡｌＮ単結晶基板、ＡｌＮ単結晶基板を用いた半導体ウェハ、及びこれらの製造方法を提供することができる。
　図７を参照しつつ、実施例２に係る半導体ウェハ２００の構成について説明する。半導体ウェハ２００は、傾斜面ＲＰの代わりに傾斜面ＲＰ２を有している点において実施例１の半導体ウェハ１００と異なり、その他の点においては半導体ウェハ１００と同様に構成されている。
　傾斜面ＲＰ２は、単結晶ＡｌＮ基板１１の第１の面Ｓ１に、平坦面ＦＳの外縁から単結晶ＡｌＮ基板１１の端部にかけて傾斜するように形成されている。
　傾斜面ＲＰ２は、側面Ｓ３、すなわち単結晶ＡｌＮ基板１１の端部において、ＨＶＰＥ－ＡｌＮ層１１Ｂの層厚ｄ３が、ＰＶＴ－ＡｌＮ層１１Ａの層厚ｄ４の１／５（五分の一）以下となるように形成されている。
　本実施例において、ＰＶＴ－ＡｌＮ層１１Ａの層厚は、例えば、０．２５ｍｍであり、０．１～０．３７ｍｍであってもよく、平均０．２３ｍｍであってもよい。ＨＶＰＥ－ＡｌＮ層１１Ｂの層厚は、例えば、０．２５ｍｍであり、０．１５～０．４３ｍｍであってもよく、例えば平均０．２７ｍｍであってもよい。
　本実施例の半導体ウェハ２００についても、実施例１の場合と同様に、酸溶液ＡＣの第２の面Ｓ２すなわち裏面への回り込みの痕はみられなかった。
　また、半導体ウェハ２００には、実施例１において説明したような線状欠陥は、見られなかった。
　上記したように、ＰＶＴ法によって形成した単結晶ＡｌＮ層（以下、ＰＶＴ－ＡｌＮ層とも称する）上にＨＶＰＥ法によって単結晶ＡｌＮ層（以下、ＨＶＰＥ－ＡｌＮとも称する）を形成して２層構造とすると、ＨＶＰＥ－ＡｌＮ層に歪が残留し易い。より詳細には、ＰＶＴ－ＡｌＮ層上にＨＶＰＥ法でＡｌＮ厚膜を成長すると、Ｃ面が下に凸の状態で結晶格子面の反りが発生し、ＨＶＰＥ－ＡｌＮ層に引っ張り歪がかかる。このように残留歪を持ったＨＶＰＥ－ＡｌＮ層上に、ＭＯＣＶＤ法によって半導体層１３を成長すると、成長時の昇降温過程でＨＶＰＥ－ＡｌＮ層中の歪を解消するためにスリップ欠陥が生じると考えられる。また、比較例の基板の外周部付近において、ＨＶＰＥ－ＡｌＮ層の層厚が大きい程歪が解消されにくく、スリップ欠陥が発生しやすいと考えられる。
　本実施例においては、側面Ｓ３におけるＨＶＰＥ－ＡｌＮ層１１Ｂの層厚をＰＶＴ－ＡｌＮ層１１Ａの層厚の１／５以下まで薄くすることによって、歪が特に残留し易い箇所を除去することができ、線状欠陥の発生を抑制できると考えられる。
　なお、側面Ｓ３におけるＨＶＰＥ－ＡｌＮ層１１Ｂの層厚をＰＶＴ－ＡｌＮ層１１Ａの層厚の１／５以下とするという上記条件にかかわらず、側面Ｓ３におけるＨＶＰＥ－ＡｌＮ層１１Ｂの層厚は、スリップ欠陥を抑制すべく歪の残留を十分に少なくする観点から、１００μｍ以下であることが好ましく、より好ましくは５０μｍ以下である。
　また、傾斜面ＲＰ２は、平坦面ＦＳに対して２３°以上２９°以下の角度で傾斜していることが好ましい。換言すれば、傾斜面ＲＰ２と、平坦面ＦＳとのなす角は、２３°以上でありかつ２９°以下である（図７中、２３°≦θa≦２９°）。例えば、傾斜面ＲＰ２の幅を０．５ｍｍ～０．６ｍｍとし、高さを０．２５ｍｍとした場合に、２３°≦θa≦２９°となる。
　また、傾斜面ＲＰ２は、単結晶ＡｌＮ基板１１の端部からの距離ｄ１を０．４５ｍｍ以上でありかつ０．７５ｍｍ（０．４５≦ｄ１≦０．７５）とし、かつ、平坦面ＦＳに垂直な方向における平坦面ＦＳからの距離ｄ２を０．２ｍｍ以上でありかつ０．３ｍｍ以下（０．２≦ｄ２≦０．３）とするように形成されていることが好ましい。
　このように、傾斜面ＲＰ２を、平坦面ＦＳに対して２３°以上２９°以下傾斜するか又は０．４５≦ｄ１≦０．７５かつ０．２≦ｄ２≦０．３となるように形成することで、傾斜面ＲＰ２の幅及び高さを確保することができる。それによって、半導体ウェハ２００の半導体層１３を成長する際の前処理として単結晶ＡｌＮ基板１１の平坦面ＦＳのみを酸溶液に浸漬した際に、当該酸溶液が側面Ｓ３を這い上がり第２の面Ｓ２まで回り込むことを傾斜面ＲＰ２によって防止することができると考えられる。それによって、半導体層１３の成長時の温度ムラ等に起因するデバイスの信頼性低下を防止することができる。
　具体的には、ＰＶＴ－ＡｌＮ層１１Ａの層厚ｄ４＝０．３３ｍｍ、ＨＶＰＥ－ＡｌＮ層１１Ｂの層厚０．２２ｍｍ、ｄ１＝０．４７ｍｍ、ｄ２=０．２０ｍｍ、ｄ３＝０．０２ｍｍ（ＰＶＴ－ＡｌＮ層１１Ａの層厚の６％）の第３の実施例サンプルを作成したところ、第２の面Ｓ２には凹凸が形成されておらず酸溶液の第２の面Ｓ２への回り込みを抑制することができたことが確認できた。また、半導体層１３における線状欠陥の発生も見られなかった。
　一方、ＰＶＴ－ＡｌＮ層１１Ａの層厚ｄ４＝０．２５ｍｍ、ＨＶＰＥ－ＡｌＮ層１１Ｂの層厚０．２３ｍｍ、ｄ１＝０．２８ｍｍ、ｄ２=０．１７ｍｍ、ｄ３＝０．０６ｍｍ（ＰＶＴ－ＡｌＮ層１１Ａの層厚の２４％）の第３の比較例サンプルを作成したところ、第２の面の縁部にはピラミッド状の凹凸が形成されており、酸溶液の第２の面Ｓ２への回り込みが生じていることが確認された。また、半導体層１３における線状欠陥が発生した。
　以上、説明したように、本実施例によれば、傾斜面ＲＰ２を有する半導体ウェハ２００に線状欠陥が生じることを防止できる。従って、デバイスの信頼性低下を防止することができる。
　従って、実施例２によれば、信頼性の高い半導体デバイスを高い歩留まりで製造し得る単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法を提供することができる。
　［変形例］
　図８を参照しつつ、実施例２の変形例に係る半導体ウェハ２００Ａの構成について説明する。図８は、本変形例に係る半導体ウェハ２００Ａの端部の構造を示す断面図である。
　半導体ウェハ２００Ａは、傾斜面ＲＰ２が、単結晶ＡｌＮ基板１１の側面Ｓ３においてＨＶＰＥ－ＡｌＮ層１１Ｂの層厚ｄ３がゼロとなるように形成されている。言い換えれば、半導体ウェハ２００Ａは、単結晶ＡｌＮ基板１１の側面Ｓ３において、ＨＶＰＥ－ＡｌＮ層１１Ｂが完全に除去されており、研削面がＰＶＴ－ＡｌＮ層１１Ａまで到達している。その他の点において、半導体ウェハ２００Ａは、半導体ウェハ２００と同様に構成されている。
　上記したように、ＨＶＰＥ－ＡｌＮ層１１Ｂの成長時に、外周部に歪が生じ易い。本実施例によれば、ＨＶＰＥ－ＡｌＮ層１１Ｂの歪が特に残留している可能性が高い箇所をより確実に除去することができ、半導体ウェハ２００Ａにおける線状欠陥の発生を抑制できると考えられる。
　さらに、本変形例においても、傾斜面ＲＰ２は、平坦面ＦＳに対して２３°以上２９°以下の角度で傾斜していることが好ましい。換言すれば、傾斜面ＲＰ２と、平坦面ＦＳとのなす角は、２３°以上でありかつ２９°以下である（図７中、２３°≦θa≦２９°）。
　また、本変形例においても、傾斜面ＲＰ２は、単結晶ＡｌＮ基板１１の端部からの距離ｄ１を０．４５ｍｍ以上でありかつ０．７５ｍｍ以下（０．４５≦ｄ１≦０．７５）とし、かつ、平坦面ＦＳに垂直な方向における平坦面ＦＳからの距離ｄ２を０．２ｍｍ以上でありかつ０．３ｍｍ以下（０．２≦ｄ２≦０．３）とするように形成されていることが好ましい。
　それによって、半導体ウェハ２００Ａについても、半導体層１３を成長する際の前処理時に酸溶液が第２の面Ｓ２まで回り込むことを傾斜面ＲＰ２によって防止することができ、半導体層１３の成長時の温度ムラ等に起因するデバイスの信頼性低下を防止することができる。
　具体的には、ＰＶＴ－ＡｌＮ層１１Ａの中心部層厚０．２６ｍｍ、端部層厚ｄ４＝０．２０ｍｍ、ＨＶＰＥ－ＡｌＮ層１１Ｂの層厚０．２５ｍｍ、ｄ１＝０．６９ｍｍ、ｄ２=０．３１ｍｍ、ｄ３=０ｍｍの第４の実施例サンプルを作成したところ、酸溶液の第２の面Ｓ２への回り込みを抑制することができるとともに、半導体層１３における線状欠陥の発生も抑制することができた。
　図９を参照しつつ、実施例３に係る半導体ウェハ３００の構成について説明する。図９は、実施例３に係る半導体ウェハ３００の端部の構造を示す断面図である。
　半導体ウェハ３００は、複層構造を有する単結晶ＡｌＮ基板１１の代わりに、単層構造を有する単結晶ＡｌＮ基板２１を有している点で実施例１の半導体ウェハ１００と同様に構成されている。
　単結晶ＡｌＮ基板２１は、例えばＰＶＴ法によって形成された単層の単結晶ＡｌＮ基板である。単結晶ＡｌＮ基板２１は、単層構造である点を除いては、実施例１の単結晶ＡｌＮ基板２１と同様に構成されている。
　従って、単結晶ＡｌＮ基板２１は、上面である第１の面Ｓ１と、下面である第２の面Ｓ２と、側面Ｓ３と、を有している。第１の面Ｓ１は、平坦面ＦＳと傾斜面ＲＰを有している。平坦面ＦＳはＡｌ極性面であり、第２の面Ｓ２はＮ極性面である。
　傾斜面ＲＰは、平坦面ＦＳの外縁から単結晶ＡｌＮ基板１１の端部、すなわち側面Ｓ３に向かうにつれて下方に、言い換えれば第２の面Ｓ２に向かう方向に傾斜するように形成されている。
　本実施例において、傾斜面ＲＰは、実施例１と同様の寸法で形成されている。具体的には、単結晶ＡｌＮ基板１１の端部から０．４５ｍｍ以上でありかつ０．７５ｍｍ以下の位置にまで形成されている。言い換えれば、傾斜面ＲＰの上面視における幅ｄ１、すなわち図９中に示す単結晶ＡｌＮ基板１１の端部からの距離ｄ１は、０．４５ｍｍ以上０．７５ｍｍ以下（０．４５≦ｄ１≦０．７５）である。
　また、傾斜面ＲＰは、平坦面ＦＳに垂直な方向において平坦面ＦＳから０．２ｍｍ以上でありかつ０．３ｍｍ以下の位置にまで形成されている。言い換えれば、傾斜面ＲＰの高さｄ２、すなわち、図９中に示す平坦面ＦＳに垂直な方向における平坦面ＦＳからの距離ｄ２は、０．２ｍｍ以上０．３ｍｍ以下（０．２≦ｄ２≦０．３）である。
　上記した寸法ｄ１、ｄ２を有する傾斜面ＲＰは、平坦面ＦＳに対して２３°以上２９°以下の角度で傾斜することとなる。換言すれば、傾斜面ＲＰと、平坦面ＦＳとのなす角は、２３°以上でありかつ２９°以下である（図９中、２３°≦θa≦２９°）。
　このような構成により、本実施例の半導体ウェハ３００によれば、半導体層１３を形成する際の前処理として平坦面ＦＳのみを酸溶液に浸漬した際に、当該酸溶液が側面Ｓ３及び第２の面Ｓ２まで回り込むことを傾斜面ＲＰによって防止することができる。従って、第２の面Ｓ２の一部がエッチングされて半導体層１３の成長時の温度ムラ等に起因するデバイスの信頼性低下を防止することができる。
　また、本実施例によれば、単結晶ＡｌＮ基板２１上に半導体層１３を形成した半導体ウェハ３００に線状欠陥が生じることを防止できる。単結晶ＡｌＮ基板２１は単層構造であり、例えばＰＶＴ－ＡｌＮ層とＨＶＰＥ－ＡｌＮ層からなる２層構造の方が顕著ではあるものの、単結晶ＡｌＮ基板２１の製造時に生じた歪が外周部に残留する場合がある。従って、傾斜面ＲＰを設けることによって、歪の生じている可能性のある部分を除去することができる。この点においても、デバイスの信頼性低下を防止することができる。
　従って、本実施例によれば、信頼性の高い半導体デバイスを高い歩留まりで形成し得るＡｌＮ単結晶基板、ＡｌＮ単結晶基板を用いた半導体ウェハ、及びこれらの製造方法を提供することができる。
　上述した実施例及び製造方法における構成は例示に過ぎず、用途等に応じて適宜変更可能である。
　例えば、上記の実施例による単結晶ＡｌＮ基板を用いた半導体ウェハは、紫外半導体発光素子として、紫外発光ダイオード（紫外ＬＥＤ）の製造に適用可能である場合について説明したが、これに限られない。上記の実施例による半導体ウェハは、紫外半導体レーザ素子（紫外ＬＤ：Ｌａｓｅｒ　Ｄｉｏｄｅ）向けの半導体ウェハとして構成されていてもよい。また、上記の実施例による単結晶ＡｌＮ基板及び半導体ウェハは、発光素子の他に、ショットキーバリアダイオードやＨＥＭＴなどの電子デバイスにも適用可能である。
　また、上記の実施例において、単結晶ＡｌＮ基板の直径は、一例として、４５～１００ｍｍ程度とすることができるが、これに限られない。例えば、１００ｍｍよりも大きい直径としてもよく、直径に合わせて適した厚みを決定すればよい。
　なお、上記の実施例において、単結晶ＡｌＮ基板を作製する際に有機金属気相成長法（metal organic chemical vapor phase deposition, ＭＯＣＶＤ法）を用いてもよいが、成長速度の観点からは、ＰＶＴ法やＨＶＰＥ法を用いることが現実的である。
１１、２１　単結晶ＡｌＮ基板
１３　半導体層
Ｓ１　第１の面
Ｓ２　第２の面
Ｓ３　側面
ＦＳ　平坦面
ＲＰ、ＲＰ２　傾斜面
１００、２００、３００　半導体ウェハ 

Claims (14)

  1. 　Ａｌ極性面である平坦面及び前記平坦面の外縁から側面にかけて形成されている傾斜面を有する第１の面と、前記第１の面の反対側の面でありかつＮ極性面である第２の面と、
    を有する単結晶ＡｌＮ基板であって、
    　前記傾斜面は、前記平坦面に沿った方向において、前記単結晶ＡｌＮ基板の端部からの距離が０．４５ｍｍ以上でありかつ０．７５ｍｍ以下である位置にまで形成され、かつ、前記平坦面に垂直な方向において前記平坦面からの距離が０．２ｍｍ以上でありかつ０．３ｍｍ以下である位置にまで形成されていることを特徴とする単結晶ＡｌＮ基板。
  2. 　炭素濃度が５×１０１７ｃｍ－３以下であることを特徴とする請求項１に記載の単結晶ＡｌＮ基板。
  3. 　請求項１又は２に記載の前記単結晶ＡｌＮ基板上に、ＡｌＮ層と、ＡｌｘＧａ１－ｘＮ（０．５≦Ｘ≦１）層とがこの順で積層された積層膜を含むことを特徴とする半導体ウェハ。
  4. 　前記ＡｌｘＧａ１－ｘＮ（０．５≦Ｘ≦１）層は、前記単結晶ＡｌＮ基板から遠ざかる方向に、Ａｌ組成Ｘの値が小さくなる組成傾斜層であることを特徴とする請求項３に記載の半導体ウェハ。
  5. 　Ａｌ極性面である平坦面及び前記平坦面の外縁から側面にかけて形成されている傾斜面を有する第１の面と、前記第１の面の反対側の面でありかつＮ極性面である第２の面と、
    を有する単結晶ＡｌＮ基板であって、
    　ＰＶＴ法により形成され、下面を前記第２の面とするＰＶＴ－ＡｌＮ層と、
    　ＨＶＰＥ法により前記ＰＶＴ－ＡｌＮ層の上面上に形成され、上面を前記第１の面とするＨＶＰＥ－ＡｌＮ層と、を含み、
    　前記単結晶ＡｌＮ基板の端面において、前記ＨＶＰＥ－ＡｌＮ層の層厚は、前記ＰＶＴ－ＡｌＮ層の層厚の１／５以下であることを特徴とする単結晶ＡｌＮ基板。
  6. 　前記傾斜面と、前記平坦面とのなす角は、２３°以上でありかつ２９°以下であることを特徴とする請求項５に記載の単結晶ＡｌＮ基板。
  7. 　前記傾斜面は、前記平坦面に沿った方向において、前記単結晶ＡｌＮ基板の端部からの距離が０．４５ｍｍ以上でありかつ０．７５ｍｍ以下である位置にまで形成され、かつ、前記平坦面に垂直な方向において前記平坦面からの距離が０．２ｍｍ以上でありかつ０．３ｍｍ以下である位置にまで形成されていることを特徴とする請求項５又は６に記載の単結晶ＡｌＮ基板。
  8. 　前記単結晶ＡｌＮ基板の端部における前記ＨＶＰＥ－ＡｌＮ層の層厚は、１００μｍ以下であることを特徴とする請求項５乃至７のいずれか１つに記載の単結晶ＡｌＮ基板。
  9. 　前記単結晶ＡｌＮ基板の端部における前記ＨＶＰＥ－ＡｌＮ層の層厚は５０μｍ以下であることを特徴とする請求項５乃至８のいずれか１つに記載の単結晶ＡｌＮ基板。
  10. 　請求項５乃至９に記載の前記単結晶ＡｌＮ基板上に、ＡｌＮ層と、ＡｌｘＧａ１－ｘＮ（０．５≦Ｘ≦１）層がこの順で積層された積層膜を含むことを特徴とする半導体ウェハ。
  11. 　前記ＡｌｘＧａ１－ｘＮ（０．５≦Ｘ≦１）層は、前記単結晶ＡｌＮ基板から遠ざかる方向に、Ａｌ組成Ｘの値が小さくなる組成傾斜層であることを特徴とする請求項１０に記載の半導体ウェハ。
  12. 　単結晶ＡｌＮ基板の製造方法であって、
    　ＰＶＴ法により形成されたＰＶＴ－ＡｌＮ層上に、ＨＶＰＥ法によりＨＶＰＥ－ＡｌＮ層を成長し、上面がＡｌ極性面であるテンプレート基板を形成する工程（Ａ）と、
    　前記ＨＶＰＥ－ＡｌＮ層の上面の周縁部に面取り加工を施して、Ａｌ極性面である平坦面の外縁から前記単結晶ＡｌＮ基板の側面にかけて傾斜する傾斜面を形成する面取り工程（Ｂ）と、を含み、
    　前記面取り工程（Ｂ）の後、前記単結晶ＡｌＮ基板の側面において、前記ＨＶＰＥ－ＡｌＮ層の層厚は、前記ＰＶＴ－ＡｌＮ層の層厚の１／５以下であることを特徴とする単結晶ＡｌＮ基板の製造方法。
  13. 　単結晶ＡｌＮ基板上に半導体層が形成された半導体ウェハの製造方法であって、
    　ＰＶＴ法により形成されたＰＶＴ－ＡｌＮ層上に、ＨＶＰＥ法によりＨＶＰＥ－ＡｌＮ層を成長し、上面がＡｌ極性面であるテンプレート基板を形成する工程（Ａ）と、
    　前記ＨＶＰＥ－ＡｌＮ層の上面の周縁部に面取り加工を施して、Ａｌ極性面である平坦面の外縁から前記単結晶ＡｌＮ基板の側面にかけて傾斜する傾斜面を形成する面取り工程（Ｂ）と、
    　前記面取り工程（Ｂ）の後、前記ＨＶＰＥ－ＡｌＮ層の上面を酸溶液に浸漬する浸漬処理工程（Ｃ）と、
    　前記浸漬処理工程（Ｃ）の後、ＭＯＣＶＤ法により前記ＨＶＰＥ－ＡｌＮ層上にＡｌＮ層と、ＡｌｘＧａ１－ｘＮ（０．５≦Ｘ≦１）層とがこの順で積層された積層膜を形成する工程（Ｄ）と、を含み、
    　前記面取り工程（Ｂ）の後、前記単結晶ＡｌＮ基板の側面において、前記ＨＶＰＥ－ＡｌＮ層の層厚は、前記ＰＶＴ－ＡｌＮ層の層厚の１／５以下であることを特徴とする半導体ウェハの製造方法。
  14. 　前記浸漬処理工程（Ｃ）において、前記ＰＶＴ－ＡｌＮ層の下面は、前記酸溶液から露出していることを特徴とする請求項１３に記載の半導体ウェハの製造方法。
PCT/JP2022/047879 2022-01-20 2022-12-26 単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法 WO2023140057A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022007010A JP2023105952A (ja) 2022-01-20 2022-01-20 単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法
JP2022-007010 2022-01-20

Publications (1)

Publication Number Publication Date
WO2023140057A1 true WO2023140057A1 (ja) 2023-07-27

Family

ID=87348231

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/047879 WO2023140057A1 (ja) 2022-01-20 2022-12-26 単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法

Country Status (2)

Country Link
JP (1) JP2023105952A (ja)
WO (1) WO2023140057A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055774A1 (ja) * 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
WO2019059381A1 (ja) * 2017-09-22 2019-03-28 株式会社トクヤマ Ｉｉｉ族窒化物単結晶基板
WO2022004046A1 (ja) * 2020-06-29 2022-01-06 日本碍子株式会社 エピタキシャル結晶成長用自立基板および機能素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055774A1 (ja) * 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
WO2019059381A1 (ja) * 2017-09-22 2019-03-28 株式会社トクヤマ Ｉｉｉ族窒化物単結晶基板
WO2022004046A1 (ja) * 2020-06-29 2022-01-06 日本碍子株式会社 エピタキシャル結晶成長用自立基板および機能素子

Also Published As

Publication number Publication date
JP2023105952A (ja) 2023-08-01

Similar Documents

Publication Publication Date Title
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
KR100497890B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP3909811B2 (ja) 窒化物半導体素子及びその製造方法
EP2472605A1 (en) Nitride semiconductor element and process for production thereof
JP4767020B2 (ja) 窒化物系化合物半導体素子の製造方法
EP2525407B1 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US8030680B2 (en) Nitride semiconductor light-emitting device and method for manufacturing the same
JP7169613B2 (ja) 窒化物半導体発光素子の製造方法
KR20140123410A (ko) 자외선 발광 소자
US20190067523A1 (en) Vertical-Type Ultraviolet Light-Emitting Diode
US7759219B2 (en) Method of manufacturing nitride semiconductor device
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
JP2015149342A (ja) 半導体発光素子及びその製造方法
KR100714629B1 (ko) 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
US9954138B2 (en) Light emitting element
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
US8987026B2 (en) Semiconductor light emitting device
WO2023140057A1 (ja) 単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法
TW201528441A (zh) 氮化物半導體元件之製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2022167231A (ja) 紫外半導体発光素子
KR102553985B1 (ko) Ⅲ족 질화물 반도체
JP2008227103A (ja) ＧａＮ系半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22922207

Country of ref document: EP

Kind code of ref document: A1