WO2023135931A1 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
WO2023135931A1
WO2023135931A1 PCT/JP2022/042723 JP2022042723W WO2023135931A1 WO 2023135931 A1 WO2023135931 A1 WO 2023135931A1 JP 2022042723 W JP2022042723 W JP 2022042723W WO 2023135931 A1 WO2023135931 A1 WO 2023135931A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator layer
conductor
interlayer connection
region
layer
Prior art date
Application number
PCT/JP2022/042723
Other languages
English (en)
French (fr)
Inventor
恒亮 西尾
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023135931A1 publication Critical patent/WO2023135931A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a multilayer substrate provided with interlayer connection conductors.
  • the flex board described in Patent Document 1 As an invention related to conventional multilayer boards, for example, the flex board described in Patent Document 1 is known.
  • the flex board has a rigid portion and a flex portion.
  • the number of laminations of the rigid portion is greater than the number of laminations of the flex portion.
  • the thickness of the rigid portion is greater than the thickness of the flex.
  • the rigid section is less likely to deform than the flex section.
  • an object of the present invention is to provide a multilayer substrate that can suppress the occurrence of disconnection in the laminate.
  • a multilayer substrate according to one aspect of the present invention comprises One of the vertical directions is the first direction, the other of the vertical directions is the second direction, and the first insulator layer, the second insulator layer, and the third insulator layer are laminated in this order in the second direction.
  • a laminate having a structure which includes a first region in which the first insulator layer, the second insulator layer, and the third insulator layer are present when viewed in the vertical direction, and a laminate having a second region in which the first insulator layer and the third insulator layer are present and the second insulator layer is not present, each of the first insulator layer to the third insulator layer has a first main surface positioned in the first direction and a second main surface positioned in the second direction; a plurality of interlayer connection conductors provided in the laminate; a conductor provided on the first insulator layer; a second conductor layer located on the second main surface of the third insulator layer; and The plurality of interlayer connection conductors are located in the first region and have at least one conductor vertically penetrating through any one of the first insulator layer, the second insulator layer, and the third insulator layer.
  • first interlayer connection conductor and a second interlayer connection conductor positioned in the second region and vertically penetrating the third insulator layer, the second interlayer connection conductor is joined to the conductor and joined to the second conductor layer,
  • the area of the second interlayer connection conductor viewed in the vertical direction is larger than the minimum value among the areas of the one or more first interlayer connection conductors viewed in the vertical direction.
  • the multilayer substrate of the present invention it is possible to suppress the occurrence of disconnection in the laminate.
  • FIG. 1 is a cross-sectional view of a multilayer substrate 10.
  • FIG. FIG. 2 is a cross-sectional view of the multilayer substrate 10 before thermocompression bonding.
  • FIG. 3 is a cross-sectional view of the multilayer substrate 10a.
  • FIG. 4 is a cross-sectional view of the multilayer substrate 10a before thermocompression bonding.
  • FIG. 5 is a cross-sectional view of the multilayer substrate 10b.
  • FIG. 6 is a cross-sectional view of the multilayer substrate 10b before thermocompression bonding.
  • FIG. 7 is a cross-sectional view of the multilayer substrate 10c.
  • FIG. 8 is a cross-sectional view of the multilayer substrate 10c before thermocompression bonding.
  • FIG. 1 is a cross-sectional view of a multilayer substrate 10.
  • FIG. 2 is a cross-sectional view of the multilayer substrate 10 before thermocompression bonding.
  • FIG. 3 is a cross-sectional view of the multilayer substrate
  • FIG. 9 is a sectional view when the multilayer substrate 10c is folded.
  • FIG. 10 is a cross-sectional view of the multilayer substrate 10d.
  • FIG. 11 is a cross-sectional view of the multilayer substrate 10e and a top view of the insulator layer 16e and the conductor layer 18e.
  • FIG. 1 is a cross-sectional view of a multilayer substrate 10.
  • FIG. 2 is a cross-sectional view of the multilayer substrate 10 before thermocompression bonding.
  • the stacking direction of the laminate 12 of the multilayer substrate 10 is the vertical direction.
  • One of the vertical directions (upward direction) is the first direction.
  • the other of the vertical directions (downward direction) is the second direction.
  • the direction in which the first area A1 and the second area A2 are arranged is defined as the horizontal direction.
  • a direction orthogonal to the up-down direction and the left-right direction is defined as the front-rear direction.
  • the up-down direction, the front-rear direction, and the left-right direction are orthogonal to each other.
  • the vertical direction, the front-rear direction, and the left-right direction in this specification do not have to correspond to the vertical direction, the front-rear direction, and the left-right direction when the multilayer substrate 10 is actually used.
  • the multilayer board 10 is a flexible board used for electrically connecting two circuit boards in an electronic device such as a smart phone.
  • the multilayer substrate 10 includes a laminate 12, conductor layers 18a to 18e, and a plurality of interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, ve2.
  • the laminate 12 has a plate shape, as shown in FIG. Therefore, the laminated body 12 has an upper principal surface and a lower principal surface which are aligned in the vertical direction.
  • the laminate 12 has flexibility.
  • the laminate 12 includes insulator layers 16a to 16e (insulator layer 16c is the first insulator layer, insulator layer 16d is the second insulator layer, insulator layer 16e is the third insulator layer). Insulator layers) are laminated in this order downward (second direction).
  • Each of the insulator layers 16a to 16e (the insulator layer 16c is the first insulator layer, the insulator layer 16d is the second insulator layer, and the insulator layer 16e is the third insulator layer) extends upward (first direction). ) and a lower main surface (second main surface) positioned downward (second direction).
  • the laminate 12 has a first area A1 and a second area A2.
  • the first region A1 includes an insulator layer 16c (first insulator layer), an insulator layer 16d (second insulator layer), and an insulator layer 16e (third insulator layer) when viewed in the vertical direction. It is an area where The second region A2 includes an insulator layer 16c (first insulator layer) and an insulator layer 16e (third insulator layer) when viewed in the vertical direction, and an insulator layer 16d (second insulator layer). Insulator layer) is not present.
  • the first area A1 is positioned to the left of the second area A2.
  • the first area A1 and the second area A2 are in contact with each other.
  • the insulator layer 16d exists in the first area A1, and the insulator layer 16d does not exist in the second area A2. Therefore, the vertical thickness T1 of the laminate 12 in the first area A1 is greater than the vertical thickness T2 of the laminate 12 in the second area A2. Furthermore, the laminate 12 has a boundary area B1 including a boundary B between the first area A1 and the second area A2. The vertical thickness of the laminate 12 in the boundary region B1 decreases in the direction (rightward direction) from the first region A1 toward the second region A2. The vertical thickness of the laminate 12 in the boundary region B1 varies continuously.
  • the insulator layers 16a to 16e are dielectric sheets having flexibility.
  • the material of the insulator layers 16a to 16e is resin.
  • the material of the insulator layers 16a to 16e is thermoplastic resin. Therefore, the material of the insulator layer 16c (first insulator layer), the material of the insulator layer 16d (second insulator layer), and the material of the insulator layer 16e (third insulator layer) are the same thermoplastic resin. is.
  • the thermoplastic resin is, for example, liquid crystal polymer, PTFE (polytetrafluoroethylene), or the like.
  • the material of the insulator layers 16a to 16e may be polyimide.
  • the insulator layers 16a to 16e are welded together vertically adjacent to each other.
  • the conductor layers 18 a to 18 e are provided (in/on) on the laminate 12 .
  • the conductor layers 18a to 18e (first conductor layer and second conductor layer) have an upper major surface (third major surface) located upward (first direction) and located downward (second direction). It has a lower main surface (fourth main surface). More specifically, the conductor layer 18a is located on the upper major surface of the insulator layer 16a. The surface roughness of the lower main surface of the conductor layer 18a is greater than the surface roughness of the upper main surface of the conductor layer 18a. Thereby, the conductor layer 18a is fixed to the insulator layer 16a.
  • the conductor layer 18b is located on the lower main surface of the insulator layer 16b.
  • the surface roughness of the upper main surface of the conductor layer 18b is greater than the surface roughness of the lower main surface of the conductor layer 18b. Thereby, the conductor layer 18b is fixed to the insulator layer 16b. The conductor layer 18b is also adhered to the insulator layer 16c. However, the strength with which the conductor layer 18b adheres to the insulator layer 16b is greater than the strength with which the conductor layer 18b adheres to the insulator layer 16c.
  • the conductor layer 18c (conductor) is provided on the insulator layer 16c (first insulator layer). More specifically, the conductor layer 18c (second conductor layer) is located on the lower main surface (second main surface) of the insulator layer 16c (first insulator layer).
  • the surface roughness of the upper main surface (third main surface) of the conductor layer 18c (second conductor layer) is greater than the surface roughness of the lower main surface (fourth main surface) of the conductor layer 18c (second conductor layer).
  • the conductor layer 18c is fixed to the insulator layer 16c.
  • the conductor layer 18c also adheres to the insulator layers 16d and 16e.
  • the strength with which the conductor layer 18c adheres to the insulator layer 16c is greater than the strength with which the conductor layer 18c adheres to the insulator layers 16d and 16e.
  • the conductor layer 18d is located on the lower main surface of the insulator layer 16d.
  • the surface roughness of the upper main surface of the conductor layer 18d is greater than the surface roughness of the lower main surface of the conductor layer 18d. Thereby, the conductor layer 18d is fixed to the insulator layer 16d. The conductor layer 18d also adheres to the insulator layer 16e. However, the strength with which the conductor layer 18d adheres to the insulator layer 16d is greater than the strength with which the conductor layer 18d adheres to the insulator layer 16e.
  • the conductor layer 18e (first conductor layer) is located on the lower main surface (fourth main surface) of the insulator layer 16e (third insulator layer).
  • the surface roughness of the upper main surface (third main surface) of the conductor layer 18e (first conductor layer) is greater than the surface roughness of the lower main surface (fourth main surface) of the conductor layer 18e (first conductor layer). Thereby, the conductor layer 18e is fixed to the insulator layer 16e.
  • the conductor layers 18a to 18c, 18e as described above are located in both the first area A1 and the second area A2.
  • the conductor layer 18d is located in the first area A1 and not located in the second area A2.
  • the conductor layers 18a to 18e are signal lines, ground lines, ground conductors, power lines, floating conductors, signal electrodes, ground electrodes, and the like.
  • the material of the conductor layers 18a to 18e as described above is metal.
  • the material of the conductor layers 18a-18e is, for example, copper.
  • a plurality of interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, ve2 are provided in the laminate 12.
  • the interlayer connection conductor va1 is located in the first region A1 and vertically penetrates the insulator layer 16a.
  • the two interlayer connection conductors va2 are located in the second region A2 and penetrate the insulator layer 16a in the vertical direction.
  • the interlayer connection conductor vb1 is located in the first region A1 and vertically penetrates the insulator layer 16b.
  • the two interlayer connection conductors vb2 are located in the second region A2 and penetrate the insulator layer 16b in the vertical direction.
  • the interlayer connection conductor vc1 (first interlayer connection conductor) is located in the first region A1 and vertically penetrates the insulator layer 16c (first insulator layer).
  • the two interlayer connection conductors vc2 (fourth interlayer connection conductors) are located in the second region A2 and vertically penetrate the insulator layer 16c (first insulator layer).
  • the two interlayer connection conductors vd1 (first interlayer connection conductors) are located in the first region A1 and vertically penetrate the insulator layer 16d (second insulator layer).
  • the interlayer connection conductor ve1 (first interlayer connection conductor/third interlayer connection conductor) is located in the first region A1 and vertically penetrates the insulator layer 16e (third insulator layer).
  • the interlayer connection conductor ve2 (second interlayer connection conductor) is located in the second region A2 and vertically penetrates the insulator layer 16e (third insulator layer).
  • the interlayer connection conductor va1 is joined to the conductor layer 18a and the interlayer connection conductor vb1.
  • the interlayer connection conductor va2 is joined to the conductor layer 18a and the interlayer connection conductor vb2.
  • the interlayer connection conductor vb1 is joined to the conductor layer 18b and the interlayer connection conductor va1.
  • the interlayer connection conductor vb2 is joined to the conductor layer 18b and the interlayer connection conductor va2.
  • the interlayer connection conductor vc1 is joined to the conductor layers 18b and 18c.
  • the interlayer connection conductor vc2 (fourth interlayer connection conductor) is joined to the conductor layer 18b and the conductor layer 18c (second conductor layer).
  • the interlayer connection conductor vd1 is joined to the conductor layers 18c and 18d.
  • the interlayer connection conductor ve1 (third interlayer connection conductor) is joined to the conductor layers 18d and 18e.
  • the interlayer connection conductor ve2 (second interlayer connection conductor) is joined to the conductor layer 18c (conductor/second conductor layer) and the conductor layer 18e (first conductor layer).
  • the through holes penetrating vertically through the insulating layers 16a to 16e are filled with a conductive paste. It is formed by solidifying the conductive paste by heating and pressurizing.
  • a conductive paste is a mixture of resin and metal.
  • metal is contained in the plurality of interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, and ve2 after solidification, and resin remains.
  • the plurality of interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, ve2 are made of the same material. Therefore, the material of the interlayer connection conductor ve2 (second interlayer connection conductor) is the same as the material of the interlayer connection conductors va1, vb1, vc1, vd1, ve1 (first interlayer connection conductor).
  • the plurality of interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, ve2 have a truncated cone shape.
  • the plurality of interlayer connection conductors va1 and va2 become thicker from top to bottom.
  • a plurality of interlayer connection conductors vb1, vb2, vc1, vc2, vd1, ve1, and ve2 become thicker from bottom to top.
  • the thicker interlayer connection conductor means that the cross-sectional area of the interlayer connection conductor in the direction perpendicular to the vertical direction is increased.
  • the area of the interlayer connection conductor ve2 (second interlayer connection conductor) viewed in the vertical direction is the area of the interlayer connection conductors va1, vb1, vc1, vd1, and ve1 (first interlayer connection conductor) viewed in the vertical direction. greater than the minimum value in The interlayer connection conductors va1, vb1, vc1, vd1 and ve1 are interlayer connection conductors located in the first region A1.
  • the area of the interlayer connection conductor in this specification will be described below.
  • the interlayer connection conductor ve2 will be taken as an example below. As described above, the interlayer connection conductor ve2 has a truncated cone shape.
  • the area of the interlayer connection conductor ve2 viewed in the vertical direction means the area of the thinner end t between the upper end and the lower end of the interlayer connection conductor ve2 viewed in the vertical direction.
  • the thin end t of the upper end and the lower end of the interlayer connection conductor ve2 is in contact with the conductor layer 18e.
  • the material of the interlayer connection conductor ve2 is different from the material of the conductor layer 18e. Therefore, it is relatively easy to identify the boundary between the interlayer connection conductor ve2 and the conductor layer 18e.
  • the boundary between the interlayer connection conductor ve2 and the conductor layer 18e corresponds to the thinner end t between the upper end and the lower end of the interlayer connection conductor ve2.
  • an alloy layer G of the material of the conductor layer 18e and the interlayer connection conductor ve2 is formed at the boundary between the conductor layer 18e and the interlayer connection conductor ve2. Therefore, the end t is a portion of the alloy layer G that is flush with the upper main surface of the conductor layer 18e.
  • the area of the interlayer connection conductor ve2 (second interlayer connection conductor) viewed in the vertical direction is larger than the area of the interlayer connection conductor ve1 (third interlayer connection conductor) viewed in the vertical direction.
  • the interlayer connection conductor ve1 is an interlayer connection conductor provided on the same insulator layer 16e as the insulator layer on which the interlayer connection conductor ve2 is provided.
  • the area of the interlayer connection conductor ve2 (second interlayer connection conductor) seen in the vertical direction is ) is larger than the maximum area. Furthermore, in the multilayer substrate 10, the area of the interlayer connection conductor ve2 (second interlayer connection conductor) viewed in the vertical direction is larger than the area of the interlayer connection conductor vc2 (fourth interlayer connection conductor) viewed in the vertical direction.
  • the multilayer substrate 10 it is possible to suppress the occurrence of disconnection in the laminate 12 . More specifically, as shown in FIG. 2, the insulator layer 16d exists in the first area A1 and the insulator layer 16d does not exist in the second area A2. As a result, before the step of thermally compressing the laminated body 12, a cavity Sp1 is formed between the insulator layer 16c and the insulator layer 16e in the first region A1. The upper end of the interlayer connection conductor ve2 is exposed to the cavity Sp1. Then, in the thermocompression bonding process of the laminate 12, the insulator layer 16c and the insulator layer 16e are welded together in the first region A1, and the cavity Sp1 disappears.
  • the interlayer connection conductor ve2 (second interlayer connection conductor) is joined to the conductor layer 18c (conductor/second conductor layer). Since the cavity Sp1 exists before the thermocompression bonding step, disconnection may occur between the interlayer connection conductor ve2 (second interlayer connection conductor) and the conductor layer 18c (conductor/second conductor layer). .
  • the area of the interlayer connection conductor ve2 (second interlayer connection conductor) seen in the vertical direction is the area of the interlayer connection conductors va1, vb1, vc1, vd1, and ve1 (first interlayer connection conductor) seen in the vertical direction. greater than the minimum value of For example, when the area of the interlayer connection conductor va1 seen in the vertical direction is the smallest among the areas of the interlayer connection conductors va1, vb1, vc1, vd1, and ve1 seen in the vertical direction, the interlayer connection conductor The area of ve2 (second interlayer connection conductor) is larger than the area of interlayer connection conductor va1 when viewed in the vertical direction.
  • the area of the interlayer connection conductor ve2 (second interlayer connection conductor) when viewed in the vertical direction is increased, so that the interlayer connection conductor ve2 (second interlayer connection conductor) and the conductor layer 18c (conductor/second conductor layer ) are in contact with each other.
  • the possibility of disconnection occurring between the interlayer connection conductor ve2 (second interlayer connection conductor) and the conductor layer 18c (conductor/second conductor layer) is reduced.
  • the multilayer substrate 10 it is possible to suppress the occurrence of disconnection in the laminate 12 .
  • the area of the interlayer connection conductor ve2 (second interlayer connection conductor) viewed in the vertical direction is larger than the area of the interlayer connection conductor ve1 (third interlayer connection conductor) viewed in the vertical direction.
  • This further increases the contact area between the interlayer connection conductor ve2 (second interlayer connection conductor) and the conductor layer 18c (second conductor layer).
  • the possibility of disconnection occurring between the interlayer connection conductor ve2 (second interlayer connection conductor) and the conductor layer 18c (second conductor layer) is further reduced.
  • the interlayer connection conductors can be formed at required locations with a narrow pitch, the degree of freedom in designing the multilayer substrate 10 is enhanced.
  • the area of the interlayer connection conductor ve2 (second interlayer connection conductor) viewed in the vertical direction is equal to that of the interlayer connection conductors va1, vb1, vc1, vd1, ve1 (first interlayer connection conductor) viewed in the vertical direction. Greater than the largest of the areas. For example, when the area of the interlayer connection conductor vb1 seen in the vertical direction is the largest among the areas of the interlayer connection conductors va1, vb1, vc1, vd1, and ve1 seen in the vertical direction, the interlayer connection conductor The area of ve2 (second interlayer connection conductor) is larger than the area of interlayer connection conductor vb1 when viewed in the vertical direction.
  • each area of the interlayer connection conductor ve2 (second interlayer connection conductor) seen in the vertical direction is larger than the area of the interlayer connection conductor vc2 (fourth interlayer connection conductor) seen in the vertical direction.
  • This further increases the contact area between the interlayer connection conductor ve2 (second interlayer connection conductor) and the conductor layer 18c (second conductor layer).
  • the possibility of disconnection occurring between the interlayer connection conductor ve2 (second interlayer connection conductor) and the conductor layer 18c (second conductor layer) is further reduced.
  • the interlayer connection conductor ve2 is joined to the conductor layer 18c.
  • the interlayer connection conductor ve2 is joined to the planar conductor layer 18c.
  • occurrence of disconnection in the multilayer substrate 10 is suppressed.
  • the interlayer connection conductor vc2 is joined to the conductor layer 18c. Also, the area of the interlayer connection conductor ve2 seen in the vertical direction is larger than the area of the interlayer connection conductor vc2 seen in the vertical direction. As a result, the interlayer connection conductors can be arranged at a narrow pitch even in the second area A2 as required.
  • FIG. 3 is a cross-sectional view of the multilayer substrate 10a.
  • FIG. 4 is a cross-sectional view of the multilayer substrate 10a before thermocompression bonding.
  • the multilayer substrate 10a has the structure of the present invention at two locations. Specifically, in the lower half of the multilayer substrate 10a, the interlayer connection conductor ve2 is the second interlayer connection conductor. In the upper half of the multilayer substrate 10a, the interlayer connection conductor va2 is the second interlayer connection conductor. It is explained below.
  • the multilayer substrate 10a differs from the multilayer substrate 10 in the following first difference.
  • a first difference relates to the structure of the lower half of the multilayer substrate 10a.
  • Insulator layers 16a to 16e (insulator layer 16c is the first insulator layer, insulator layer 16d is the second insulator layer, insulator layer 16e is the third insulator layer, insulator layer 16b is the fourth insulator layer) It has a structure in which layers, the insulator layer 16a and the fifth insulator layer) are stacked downward (second direction) in this order.
  • the insulator layer 16a (fifth insulator layer) is provided in the first region A1 and the second region A2.
  • the insulator layer 16b (fourth insulator layer) is provided in the first region A1 and is not in contact with the boundary B between the first region A1 and the second region A2. That is, the insulator layer 16b is not provided in the second region A2.
  • the distance between the insulator layer 16b and the boundary B is, for example, equal to or greater than the vertical thickness of the insulator layer 16b.
  • the insulator layer 16a and the insulator layer 16c are welded together in part of the first region A1 and in the second region A2.
  • the multilayer substrate 10a differs from the multilayer substrate 10 in the following second difference.
  • a second difference relates to the structure of the upper half of the multilayer substrate 10a.
  • the laminated body 12 has 1st area
  • the first region A11 includes an insulator layer 16c (first insulator layer), an insulator layer 16b (second insulator layer), and an insulator layer 16a (third insulator layer) when viewed in the vertical direction. It is an area where
  • the second region A12 includes an insulator layer 16c (first insulator layer) and an insulator layer 16a (third insulator layer) when viewed in the vertical direction, and an insulator layer 16b (second insulator layer).
  • the two interlayer connection conductors va2 (second interlayer connection conductors) are located in the second region A12 and penetrate the insulator layer 16a (third insulator layer) in the vertical direction.
  • the two interlayer connection conductors vc2 (fourth interlayer connection conductor/conductor) are provided on the insulator layer 16c (first insulator layer). More specifically, the two interlayer connection conductors vc2 (fourth interlayer connection conductors) are located in the second region A12 and vertically penetrate the insulator layer 16c (first insulator layer).
  • the interlayer connection conductor va2 (second interlayer connection conductor) is joined to the interlayer connection conductor vc2 (conductor/fourth interlayer connection conductor). -
  • the area of the two interlayer connection conductors va2 (second interlayer connection conductor) seen in the vertical direction is larger than the area of the interlayer connection conductor vc2 (fourth interlayer connection conductor) seen in the vertical direction.
  • the multilayer substrate 10a satisfies the following conditions.
  • the vertical thickness b2 of the insulator layer 16e (third insulator layer) at the boundary B between the first area A1 and the second area A2 is equal to the thickness b2 of the insulator layer 16e (third insulator layer) in the first area A1 is greater than the thickness b1 in the vertical direction.
  • the vertical thickness of the insulator layer 16d (second insulator layer) decreases as it approaches the boundary B between the first area A1 and the second area A2.
  • the multilayer substrate 10a satisfies the following conditions.
  • the vertical thickness a12 of the insulator layer 16a at the boundary BB between the first area A11 and the second area A12 is greater than the vertical thickness a11 of the insulator layer 16a in the first area A11.
  • the vertical thickness b12 of the insulator layer 16c at the boundary BB between the first area A11 and the second area A12 is greater than the vertical thickness b11 of the insulator layer 16c in the first area A11.
  • the thickness of the insulator layer 16b in the vertical direction decreases as it approaches the boundary BB between the first area A11 and the second area A12.
  • Other structures of the multilayer substrate 10 a are the same as those of the multilayer substrate 10 .
  • the insulator layer 16b (fourth insulator layer) is provided in the first area A1 and is not in contact with the boundary B between the first area A1 and the second area A2. Therefore, the right end of the insulator layer 16b is not vertically aligned with the right end of the insulator layer 16d. This suppresses a large change in the vertical thickness of the laminate 12 in the vicinity of the boundary B between the first area A1 and the second area A2. As a result, separation of the insulator layer 16a from the insulator layer 16b is suppressed.
  • the area of the two interlayer connection conductors va2 (second interlayer connection conductors) seen in the vertical direction is ) and larger than the area of the interlayer connection conductor vc2 (fourth interlayer connection conductor) when viewed in the vertical direction.
  • the area of the two interlayer connection conductors va2 (second interlayer connection conductor) when viewed in the vertical direction is increased, and the interlayer connection conductor va2 (second interlayer connection conductor) and the interlayer connection conductor vc2 (fourth interlayer connection conductor) are increased. ) are in contact with each other.
  • the possibility of disconnection occurring between the interlayer connection conductor ve2 (second interlayer connection conductor) and the interlayer connection conductor vc2 (fourth interlayer connection conductor) is reduced.
  • the area of the interlayer connection conductor vc2 (second interlayer connection conductor) seen in the vertical direction is the area of the interlayer connection conductors va1, vb1, vc1, vd1, and ve1 (first interlayer connection conductor) seen in the vertical direction. and larger than the area of the interlayer connection conductor vc2 (fourth interlayer connection conductor) when viewed in the vertical direction.
  • the structure of the multilayer substrate 10 may be applied to the multilayer substrate 10a.
  • FIG. 5 is a cross-sectional view of the multilayer substrate 10b.
  • FIG. 6 is a cross-sectional view of the multilayer substrate 10b before thermocompression bonding.
  • the area of the two interlayer connection conductors va2 (second interlayer connection conductors) viewed in the vertical direction is the same as the area of the two interlayer connection conductors vc2 (fourth interlayer connection conductors) viewed in the vertical direction. It differs from the multilayer substrate 10a in the same respect.
  • the rest of the structure of the multilayer substrate 10b is the same as that of the multilayer substrate 10a, so the description is omitted.
  • the contact area between the interlayer connection conductor va2 (second interlayer connection conductor) and the interlayer connection conductor vc2 (fourth interlayer connection conductor) is further increased. As a result, the possibility of disconnection occurring between the interlayer connection conductor ve2 (second interlayer connection conductor) and the interlayer connection conductor vc2 (fourth interlayer connection conductor) is further reduced.
  • FIG. 7 is a cross-sectional view of the multilayer substrate 10c.
  • FIG. 8 is a cross-sectional view of the multilayer substrate 10c before thermocompression bonding.
  • FIG. 9 is a sectional view when the multilayer substrate 10c is folded.
  • the multilayer substrate 10c differs from the multilayer substrate 10 in the following points.
  • Insulator layers 16a to 16e (insulator layer 16c is the first insulator layer, insulator layer 16d is the second insulator layer, insulator layer 16e is the third insulator layer, insulator layer 16a is the fourth insulator layer) layers) are laminated in this order downward (second direction).
  • the insulator layer 16a (fourth insulator layer) is provided in the first region A1 and is not in contact with the boundary B between the first region A1 and the second region A2. That is, the insulator layer 16a is not provided in the second region A2.
  • the distance between the insulator layer 16a and the boundary B is, for example, equal to or greater than the vertical thickness of the insulator layer 16a.
  • the insulator layer 16a (fourth insulator layer) is provided in the first area A1 and is not in contact with the boundary B between the first area A1 and the second area A2. Accordingly, the right end of the insulator layer 16a is not vertically aligned with the right end of the insulator layer 16d. A large change in the vertical thickness of the laminate 12 in the vicinity of the boundary B between the first area A1 and the second area A2 is suppressed. As a result, separation of the insulator layer 16a from the insulator layer 16b is suppressed.
  • the insulator layer 16a (fourth insulator layer) is provided in the first area A1 and does not touch the boundary B between the first area A1 and the second area A2. Even if the multilayer substrate 10b is bent as shown in FIG. 9, the insulator layer 16a is less likely to deform. Therefore, the insulator layer 16a is less likely to separate from the insulator layer 16b.
  • FIG. 10 is a cross-sectional view of the multilayer substrate 10d.
  • the multilayer substrate 10d differs from the multilayer substrate 10 in that the conductor layer 18c does not exist near the boundary B.
  • FIG. Moreover, the multilayer substrate 10d may satisfy the following conditions.
  • the vertical thickness a2 of the insulator layer 16c (first insulator layer) at the boundary B between the first area A1 and the second area A2 is equal to the insulator layer 16c (first insulator layer) in the first area A1 is greater than the thickness a1 in the vertical direction.
  • the vertical thickness b2 of the insulator layer 16e (third insulator layer) at the boundary B between the first area A1 and the second area A2 is equal to the thickness b2 of the insulator layer 16e (third insulator layer) in the first area A1 is greater than the thickness b1 in the vertical direction.
  • the vertical thickness of the insulator layer 16d (second insulator layer) decreases as it approaches the boundary B between the first area A1 and the second area A2.
  • Other structures of the multilayer substrate 10 d are the same as those of the multilayer substrate 10 .
  • the multilayer substrate 10d has the insulator layer 16c and the insulator layer 16e strongly welded together at the boundary B between the first area A1 and the second area A2. As a result, the insulating layers 16c, 16d, and 16e are prevented from being peeled off.
  • FIG. 11 is a cross-sectional view of the multilayer substrate 10e and a top view of the insulator layer 16e and the conductor layer 18e.
  • the multilayer substrate 10e differs from the multilayer substrate 10a in the following points.
  • the conductor layer 18e (first conductor layer) has a linear shape when viewed in the vertical direction. That is, the conductor layer 18e is a signal conductor layer used for transmitting high frequency signals.
  • the laminate 12 further includes an insulator layer 16f laminated below the insulator layer 16e.
  • the multilayer substrate 10e further includes a conductor layer 18f located on the lower main surface of the insulator layer 16f.
  • the multilayer substrate 10e further includes a conductor layer 18g positioned on the lower main surface of the insulator layer 16c.
  • the multilayer substrate 10e does not include the conductor layer 18d.
  • the conductor layers 18c and 18f are ground conductor layers connected to a ground potential.
  • the conductor layer 18g is a signal conductor layer.
  • the interlayer connection conductor ve2 is joined to the conductor layer 18e and the conductor layer 18g.
  • the line width w1 of the conductor layer 18e (first conductor layer) in the first region A1 viewed in the vertical direction is greater than the line width w2 of the conductor layer 18e (first conductor layer) in the second region A2 viewed in the vertical direction. thick.
  • the conductor layer 18e (first conductor layer) in the boundary area B1 seen in the vertical direction is tapered in the direction (rightward) from the first area A1 toward the second area A2.
  • the rest of the structure of the multilayer substrate 10e is the same as that of the multilayer substrate 10a, so the description is omitted.
  • the multilayer substrate 10e it is possible to suppress deviation of the characteristic impedance generated in the conductor layer 18e from a predetermined characteristic impedance (for example, 50 ⁇ ). More specifically, the distance between the conductor layer 18c, which is the ground conductor layer, and the conductor layer 18e, which is the signal conductor layer, in the first area A1 is the distance between the conductor layer 18c, which is the ground conductor layer in the second area A2, and the signal conductor layer. It is larger than the distance to a certain conductor layer 18e.
  • the capacitance generated between the conductor layers 18c and 18e in the first region A1 tends to be smaller than the capacitance generated between the conductor layers 18c and 18e in the second region A2. Therefore, the characteristic impedance generated in the conductor layer 18e in the first area A1 tends to be larger than the characteristic impedance generated in the conductor layer 18e in the second area A2.
  • the line width w1 of the conductor layer 18e (first conductor layer) in the first region A1 viewed in the vertical direction is equal to the line width w1 of the conductor layer 18e (first conductor layer) in the second region A2 viewed in the vertical direction. ) is thicker than the line width w2. Accordingly, the magnitude of the capacitance generated between the conductor layer 18c and the conductor layer 18e in the first region A1 is the magnitude of the capacitance generated between the conductor layer 18c and the conductor layer 18e in the second region A2. get closer to Therefore, the characteristic impedance generated in the conductor layer 18e in the first area A1 approaches the characteristic impedance generated in the conductor layer 18e in the second area A2. As described above, according to the multilayer substrate 10e, it is possible to suppress deviation of the characteristic impedance generated in the conductor layer 18e from a predetermined characteristic impedance (for example, 50 ⁇ ).
  • a predetermined characteristic impedance for example, 50 ⁇
  • the distance between the conductor layer 18c and the conductor layer 18e decreases in the direction (rightward direction) from the first area A1 toward the second area A2. Therefore, the conductor layer 18e (first conductor layer) in the boundary area B1 seen in the vertical direction becomes thinner in the direction (rightward) from the first area A1 toward the second area A2. This suppresses a change in the characteristic impedance generated in the conductor layer 18e in the boundary region B1.
  • a predetermined characteristic impedance for example, 50 ⁇ .
  • the multilayer substrate according to the present invention is not limited to the multilayer substrates 10, 10a to 10e, and can be modified within the scope of the gist thereof. Also, the structures of the multilayer substrates 10, 10a to 10e may be combined arbitrarily.
  • the number of each of the interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, vd2, ve1, and ve2 should be 1 or more.
  • the area of the interlayer connection conductor ve2 (second interlayer connection conductor) viewed in the vertical direction may be less than or equal to the area of the interlayer connection conductor ve1 (third interlayer connection conductor) viewed in the vertical direction.
  • the area of the interlayer connection conductor ve2 (second interlayer connection conductor) seen in the vertical direction is the maximum area of the interlayer connection conductors va1, vb1, vc1, vd1, ve1 (first interlayer connection conductor) seen in the vertical direction. value or less.
  • the areas of the interlayer connection conductors va1, vb1, vc1, vd1, and ve1 (first interlayer connection conductors) when viewed in the vertical direction may not be uniform.
  • conductor layer 18c is not an essential component.
  • insulator layers 16a and 16b are not essential constituent elements.
  • the laminate 12 may further include new interlayer connection conductors.
  • the material of the new interlayer connection conductors may not be the same as the material of the interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, ve2.
  • the new interlayer connection conductor may be formed, for example, by metal plating the inner peripheral surface of the through hole provided in the insulator layer.
  • interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, and ve2 have, for example, metal-plated portions on the inner peripheral surfaces of through holes provided in the insulator layer. may be
  • the shapes of the plurality of interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, and ve2 are not limited to truncated cone shapes.
  • the shape of the interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, ve2 may be a truncated pyramid shape or a plate shape.
  • the vertical size of the plurality of interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2, vd1, ve1, ve2 is, for example, the plurality of interlayer connection conductors va1, va2, vb1, vb2, vc1, vc2 , vd1, ve1, and ve2.
  • the laminated body 12 is a protective layer that covers the conductor layer positioned on the upper main surface of the uppermost insulator layer, or covers the conductor layer positioned on the lower main surface of the lowermost insulator layer. At least one of the protective layers may be included.
  • the protective layer prevents the conductor layers from being exposed from the laminate 12 . However, part of the conductor may be exposed from the protective layer.
  • the material of the protective layer is an insulating material different from the material of the insulator layers 16a-16f.
  • the other of the vertical directions (downward direction) may be the first direction, and one of the vertical directions (upward direction) may be the second direction.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

複数の層間接続導体は、第１領域に位置し、かつ、第１絶縁体層、第２絶縁体層又は第３絶縁体層のいずれかを上下方向に貫通する１以上の第１層間接続導体、及び、第２領域に位置し、かつ、第３絶縁体層を上下方向に貫通する第２層間接続導体を含んでいる。第２層間接続導体は、導体と接合されており、かつ、第２導体層と接合されている。上下方向に見た第２層間接続導体の面積は、上下方向に見た１以上の第１層間接続導体の面積の内の最小値より大きい。

Description

多層基板
　本発明は、層間接続導体を備える多層基板に関する。
　従来の多層基板に関する発明としては、例えば、特許文献１に記載のフレックス基板が知られている。このフレックス基板、リジッド部及びフレックス部を有している。リジッド部の積層数は、フレックス部の積層数より多い。これにより、リジッド部の厚みは、フレックスの厚みより大きい。その結果、リジッド部は、フレックス部より変形しにくい。
特開２００２－１５８４４５号公報
　ところで、特許文献１に記載のフレックス基板の分野において、フレックス基板内部における断線を抑制したいという要望がある。
　そこで、本発明の目的は、積層体内において断線が発生することを抑制できる多層基板を提供することである。
　本発明の一形態に係る多層基板は、
　上下方向の一方が第１方向であり、上下方向の他方が第２方向であり、第１絶縁体層、第２絶縁体層及び第３絶縁体層が前記第２方向にこの順に積層された構造を有する積層体であって、上下方向に見て、前記第１絶縁体層、前記第２絶縁体層及び前記第３絶縁体層が存在している第１領域、及び、上下方向に見て、前記第１絶縁体層及び前記第３絶縁体層が存在しており、かつ、前記第２絶縁体層が存在していない第２領域を有している積層体であって、前記第１絶縁体層ないし前記第３絶縁体層のそれぞれは、前記第１方向に位置する第１主面、及び、前記第２方向に位置する第２主面を有している、積層体と、
　前記積層体に設けられている複数の層間接続導体と、
　前記第１絶縁体層に設けられている導体と、
　前記第３絶縁体層の前記第２主面に位置している第２導体層と、
　を備えており、
　前記複数の層間接続導体は、前記第１領域に位置し、かつ、前記第１絶縁体層、前記第２絶縁体層又は前記第３絶縁体層のいずれかを上下方向に貫通する１以上の第１層間接続導体、及び、前記第２領域に位置し、かつ、前記第３絶縁体層を上下方向に貫通する第２層間接続導体を含んでおり、
　前記第２層間接続導体は、前記導体と接合されており、かつ、前記第２導体層と接合されており、
　上下方向に見た前記第２層間接続導体の面積は、上下方向に見た前記１以上の第１層間接続導体の面積の内の最小値より大きい。
　本発明に係る多層基板によれば、積層体内において断線が発生することを抑制できる。
図１は、多層基板１０の断面図である。 図２は、多層基板１０の熱圧着前の断面図である。 図３は、多層基板１０ａの断面図である。 図４は、多層基板１０ａの熱圧着前の断面図である。 図５は、多層基板１０ｂの断面図である。 図６は、多層基板１０ｂの熱圧着前の断面図である。 図７は、多層基板１０ｃの断面図である。 図８は、多層基板１０ｃの熱圧着前の断面図である。 図９は、多層基板１０ｃを折り曲げたときの断面図である。 図１０は、多層基板１０ｄの断面図である。 図１１は、多層基板１０ｅの断面図及び絶縁体層１６ｅ及び導体層１８ｅの上面図である。
（実施形態）
［多層基板１０の構造］
　以下に、本発明の実施形態に係る多層基板１０の構造について図面を参照しながら説明する。図１は、多層基板１０の断面図である。図２は、多層基板１０の熱圧着前の断面図である。
　本明細書において、方向を以下のように定義する。多層基板１０の積層体１２の積層方向が上下方向である。上下方向の一方（上方向）が第１方向である。上下方向の他方（下方向）が第２方向である。また、図１及び図２において第１領域Ａ１と第２領域Ａ２とが並ぶ方向を左右方向と定義する。上下方向及び左右方向に直交する方向を前後方向と定義する。上下方向、前後方向及び左右方向は、互いに直交している。なお、本明細書の上下方向、前後方向及び左右方向は、多層基板１０の実使用時の上下方向、前後方向及び左右方向と一致していなくてもよい。
　まず、図１を参照しながら、多層基板１０の構造について説明する。多層基板１０は、スマートフォン等の電子機器において、２つの回路基板を電気的に接続するために用いられるフレキシブル基板である。
　多層基板１０は、図１に示すように、積層体１２、導体層１８ａ～１８ｅ及び複数の層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２を備えている。
　積層体１２は、図１に示すように、板形状を有している。従って、積層体１２は、上下方向に並ぶ上主面及び下主面を有している。積層体１２は、可撓性を有する。また、積層体１２は、図１に示すように、絶縁体層１６ａ～１６ｅ（絶縁体層１６ｃが第１絶縁体層、絶縁体層１６ｄが第２絶縁体層、絶縁体層１６ｅが第３絶縁体層）が下方向（第２方向）にこの順に積層された構造を有している。絶縁体層１６ａ～１６ｅ（絶縁体層１６ｃが第１絶縁体層、絶縁体層１６ｄが第２絶縁体層、絶縁体層１６ｅが第３絶縁体層）のそれぞれは、上方向（第１方向）に位置する上主面（第１主面）、及び、下方向（第２方向）に位置する下主面（第２主面）を有している。
　また、積層体１２は、第１領域Ａ１及び第２領域Ａ２を有している。第１領域Ａ１は、上下方向に見て、絶縁体層１６ｃ（第１絶縁体層）、絶縁体層１６ｄ（第２絶縁体層）及び絶縁体層１６ｅ（第３絶縁体層）が存在している領域である。第２領域Ａ２は、上下方向に見て、絶縁体層１６ｃ（第１絶縁体層）及び絶縁体層１６ｅ（第３絶縁体層）が存在しており、かつ、絶縁体層１６ｄ（第２絶縁体層）が存在していない領域である。図１では、第１領域Ａ１は、第２領域Ａ２の左に位置している。第１領域Ａ１と第２領域Ａ２とは接している。
　以上のように、第１領域Ａ１には、絶縁体層１６ｄが存在し、第２領域Ａ２には、絶縁体層１６ｄが存在しない。そのため、第１領域Ａ１における積層体１２の上下方向の厚みＴ１は、第２領域Ａ２における積層体１２の上下方向の厚みＴ２より大きい。更に、積層体１２は、第１領域Ａ１と第２領域Ａ２との境界Ｂを含む境界領域Ｂ１を有している。境界領域Ｂ１における積層体１２の上下方向の厚みは、第１領域Ａ１から第２領域Ａ２に向かう方向（右方向）に行くにしたがって、小さくなっている。境界領域Ｂ１における積層体１２の上下方向の厚みは、連続的に変化している。
　絶縁体層１６ａ～１６ｅは、可撓性を有する誘電体シートである。絶縁体層１６ａ～１６ｅの材料は、樹脂である。本実施形態では、絶縁体層１６ａ～１６ｅの材料は、熱可塑性樹脂である。従って、絶縁体層１６ｃ（第１絶縁体層）の材料、絶縁体層１６ｄ（第２絶縁体層）の材料及び絶縁体層１６ｅ（第３絶縁体層）の材料は、互いに同じ熱可塑性樹脂である。熱可塑性樹脂は、例えば、液晶ポリマー、ＰＴＦＥ（ポリテトラフロオロエチレン）等である。また、絶縁体層１６ａ～１６ｅの材料は、ポリイミドであってもよい。絶縁体層１６ａ～１６ｅは、上下方向に隣り合うもの同士で溶着している。
　導体層１８ａ～１８ｅは、積層体１２に（ｉｎ／ｏｎ）設けられている。導体層１８ａ～１８ｅ（第１導体層及び第２導体層）は、上方向（第１方向）に位置する上主面（第３主面）、及び、下方向（第２方向）に位置する下主面（第４主面）を有している。より詳細には、導体層１８ａは、絶縁体層１６ａの上主面に位置している。導体層１８ａの下主面の表面粗さは、導体層１８ａの上主面の表面粗さより大きい。これにより、導体層１８ａは、絶縁体層１６ａに固着している。導体層１８ｂは、絶縁体層１６ｂの下主面に位置している。導体層１８ｂの上主面の表面粗さは、導体層１８ｂの下主面の表面粗さより大きい。これにより、導体層１８ｂは、絶縁体層１６ｂに固着している。導体層１８ｂは、絶縁体層１６ｃにも固着している。ただし、導体層１８ｂが絶縁体層１６ｂに固着している強さは、導体層１８ｂが絶縁体層１６ｃに固着している強さより大きい。導体層１８ｃ（導体）は、絶縁体層１６ｃ（第１絶縁体層）に設けられている。より詳細には、導体層１８ｃ（第２導体層）は、絶縁体層１６ｃ（第１絶縁体層）の下主面（第２主面）に位置している。導体層１８ｃ（第２導体層）の上主面（第３主面）の表面粗さは、導体層１８ｃ（第２導体層）の下主面（第４主面）の表面粗さより大きい。これにより、導体層１８ｃは、絶縁体層１６ｃに固着している。導体層１８ｃは、絶縁体層１６ｄ，１６ｅにも固着している。ただし、導体層１８ｃが絶縁体層１６ｃに固着している強さは、導体層１８ｃが絶縁体層１６ｄ，１６ｅに固着している強さより大きい。導体層１８ｄは、絶縁体層１６ｄの下主面に位置している。導体層１８ｄの上主面の表面粗さは、導体層１８ｄの下主面の表面粗さより大きい。これにより、導体層１８ｄは、絶縁体層１６ｄに固着している。導体層１８ｄは、絶縁体層１６ｅにも固着している。ただし、導体層１８ｄが絶縁体層１６ｄに固着している強さは、導体層１８ｄが絶縁体層１６ｅに固着している強さより大きい。導体層１８ｅ（第１導体層）は、絶縁体層１６ｅ（第３絶縁体層）の下主面（第４主面）に位置している。導体層１８ｅ（第１導体層）の上主面（第３主面）の表面粗さは、導体層１８ｅ（第１導体層）の下主面（第４主面）の表面粗さより大きい。これにより、導体層１８ｅは、絶縁体層１６ｅに固着している。
　以上のような導体層１８ａ～１８ｃ，１８ｅは、第１領域Ａ１及び第２領域Ａ２の両方に位置している。導体層１８ｄは、第１領域Ａ１に位置し、かつ、第２領域Ａ２に位置していない。導体層１８ａ～１８ｅは、信号線、グランド線、グランド導体、電源線、浮遊導体、信号電極、グランド電極等である。以上のような導体層１８ａ～１８ｅの材料は、金属である。導体層１８ａ～１８ｅの材料は、例えば、銅である。
　複数の層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２は、積層体１２に設けられている。層間接続導体ｖａ１は、第１領域Ａ１に位置し、かつ、絶縁体層１６ａを上下方向に貫通している。２つの層間接続導体ｖａ２は、第２領域Ａ２に位置し、かつ、絶縁体層１６ａを上下方向に貫通している。層間接続導体ｖｂ１は、第１領域Ａ１に位置し、かつ、絶縁体層１６ｂを上下方向に貫通している。２つの層間接続導体ｖｂ２は、第２領域Ａ２に位置し、かつ、絶縁体層１６ｂを上下方向に貫通している。層間接続導体ｖｃ１（第１層間接続導体）は、第１領域Ａ１に位置し、かつ、絶縁体層１６ｃ（第１絶縁体層）を上下方向に貫通している。２つの層間接続導体ｖｃ２（第４層間接続導体）は、第２領域Ａ２に位置し、かつ、絶縁体層１６ｃ（第１絶縁体層）を上下方向に貫通している。２つの層間接続導体ｖｄ１（第１層間接続導体）は、第１領域Ａ１に位置し、かつ、絶縁体層１６ｄ（第２絶縁体層）を上下方向に貫通している。層間接続導体ｖｅ１（第１層間接続導体・第３層間接続導体）は、第１領域Ａ１に位置し、かつ、絶縁体層１６ｅ（第３絶縁体層）を上下方向に貫通している。層間接続導体ｖｅ２（第２層間接続導体）は、第２領域Ａ２に位置し、かつ、絶縁体層１６ｅ（第３絶縁体層）を上下方向に貫通している。
　層間接続導体ｖａ１は、導体層１８ａ及び層間接続導体ｖｂ１と接合されている。層間接続導体ｖａ２は、導体層１８ａ及び層間接続導体ｖｂ２と接合されている。層間接続導体ｖｂ１は、導体層１８ｂ及び層間接続導体ｖａ１と接合されている。層間接続導体ｖｂ２は、導体層１８ｂ及び層間接続導体ｖａ２と接合されている。層間接続導体ｖｃ１は、導体層１８ｂ及び導体層１８ｃと接合されている。層間接続導体ｖｃ２（第４層間接続導体）は、導体層１８ｂ及び導体層１８ｃ（第２導体層）と接合されている。層間接続導体ｖｄ１は、導体層１８ｃ及び導体層１８ｄと接合されている。層間接続導体ｖｅ１（第３層間接続導体）は、導体層１８ｄ及び導体層１８ｅと接合されている。層間接続導体ｖｅ２（第２層間接続導体）は、導体層１８ｃ（導体・第２導体層）及び導体層１８ｅ（第１導体層）と接合されている。
　以上のような複数の層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２は、絶縁体層１６ａ～１６ｅを上下方向に貫通する貫通孔に導電性ペーストが充填され、導電性ペーストが加熱加圧処理により固化することにより形成される。導電性ペーストは、樹脂と金属との混合物である。また、固化後の複数の層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２には、金属が含まれていると共に、樹脂が残留している。このように、複数の層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２は、同種の材料により作製されている。従って、層間接続導体ｖｅ２（第２層間接続導体）の材料は、層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１（第１層間接続導体）の材料と同種である。
　複数の層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２は、円錐台形状を有している。複数の層間接続導体ｖａ１，ｖａ２は、上から下へと行くにしたがって太くなっている。複数の層間接続導体ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２は、下から上へと行くにしたがって太くなっている。本明細書での層間接続導体が太くなるとは、上下方向に直交する方向における層間接続導体の断面積が大きくなることを意味する。
　ここで、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１（第１層間接続導体）の面積の内の最小値より大きい。層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１は、第１領域Ａ１に位置する層間接続導体である。以下に、本明細書における層間接続導体の面積について説明する。以下では、層間接続導体ｖｅ２を例に挙げる。上記のように、層間接続導体ｖｅ２は、円錐台形状を有している。そこで、上下方向に見た層間接続導体ｖｅ２の面積は、層間接続導体ｖｅ２の上端と下端との内の細い方の端ｔを上下方向に見た面積を意味する。層間接続導体ｖｅ２の上端と下端との内の細い方の端ｔは、導体層１８ｅと接している。層間接続導体ｖｅ２の材料は、導体層１８ｅの材料と異なる。従って、層間接続導体ｖｅ２と導体層１８ｅとの境界を特定することは比較的に容易である。そして、層間接続導体ｖｅ２と導体層１８ｅとの境界は、層間接続導体ｖｅ２の上端と下端との内の細い方の端ｔに相当する。ただし、導体層１８ｅと層間接続導体ｖｅ２との境界には導体層１８ｅの材料と層間接続導体ｖｅ２との合金層Ｇが形成される。そこで、端ｔは、合金層Ｇにおいて、導体層１８ｅの上主面と面一になる部分である。
　特に、多層基板１０では、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖｅ１（第３層間接続導体）の面積より大きい。層間接続導体ｖｅ１は、層間接続導体ｖｅ２が設けられている絶縁体層と同じ絶縁体層１６ｅに設けられている層間接続導体である。
　更に、多層基板１０では、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１（第１層間接続導体）の面積の内の最大値より大きい。更に、多層基板１０では、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖｃ２（第４層間接続導体）の面積より大きい。
［効果］
　多層基板１０によれば、積層体１２内において断線が発生することを抑制できる。より詳細には、図２に示すように、第１領域Ａ１には、絶縁体層１６ｄが存在し、第２領域Ａ２には、絶縁体層１６ｄが存在しない。これにより、積層体１２の熱圧着工程前では、第１領域Ａ１において、絶縁体層１６ｃと絶縁体層１６ｅとの間に空洞Ｓｐ１が形成されている。層間接続導体ｖｅ２の上端は、空洞Ｓｐ１に露出している。そして、積層体１２の熱圧着工程において、第１領域Ａ１において、絶縁体層１６ｃと絶縁体層１６ｅとが溶着し、空洞Ｓｐ１が消失する。このとき、層間接続導体ｖｅ２（第２層間接続導体）は、導体層１８ｃ（導体・第２導体層）と接合される。このように、熱圧着工程前に空洞Ｓｐ１が存在するため、層間接続導体ｖｅ２（第２層間接続導体）と導体層１８ｃ（導体・第２導体層）との間に断線が発生する場合がある。
　そこで、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１（第１層間接続導体）の面積の内の最小値より大きい。例えば、上下方向に見た層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１の面積の内で上下方向に見た層間接続導体ｖａ１の面積が最も小さい場合には、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖａ１の面積より大きい。このように、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積が大きくなることにより、層間接続導体ｖｅ２（第２層間接続導体）と導体層１８ｃ（導体・第２導体層）とが接触する面積が大きくなる。その結果、層間接続導体ｖｅ２（第２層間接続導体）と導体層１８ｃ（導体・第２導体層）との間に断線が発生する可能性が低減される。以上より、多層基板１０によれば、積層体１２内において断線が発生することを抑制できる。
　多層基板１０では、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖｅ１（第３層間接続導体）の面積より大きい。これにより、層間接続導体ｖｅ２（第２層間接続導体）と導体層１８ｃ（第２導体層）とが接触する面積が更に大きくなる。その結果、層間接続導体ｖｅ２（第２層間接続導体）と導体層１８ｃ（第２導体層）との間に断線が発生する可能性が更に低減される。また、必要な箇所を狭ピッチで層間接続導体を形成できるので、多層基板１０の設計自由度が高められる。
　多層基板１０では、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１（第１層間接続導体）の面積の内の最大値より大きい。例えば、上下方向に見た層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１の面積の内で上下方向に見た層間接続導体ｖｂ１の面積が最も大きい場合には、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖｂ１の面積より大きい。これにより、層間接続導体ｖｅ２（第２層間接続導体）と導体層１８ｃ（第２導体層）とが接触する面積が更に大きくなる。その結果、層間接続導体ｖｅ２（第２層間接続導体）と導体層１８ｃ（第２導体層）との間に断線が発生する可能性が更に低減される。
　多層基板１０では、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積のそれぞれは、上下方向に見た層間接続導体ｖｃ２（第４層間接続導体）の面積より大きい。これにより、層間接続導体ｖｅ２（第２層間接続導体）と導体層１８ｃ（第２導体層）とが接触する面積が更に大きくなる。その結果、層間接続導体ｖｅ２（第２層間接続導体）と導体層１８ｃ（第２導体層）との間に断線が発生する可能性が更に低減される。
　多層基板１０では、層間接続導体ｖｅ２は、導体層１８ｃと接合されている。これにより、層間接続導体ｖｅ２が平面形状の導体層１８ｃと接合される。その結果、多層基板１０内において、断線が発生することが抑制される。
　多層基板１０では、層間接続導体ｖｃ２は、導体層１８ｃと接合されている。また、上下方向に見た層間接続導体ｖｅ２の面積は、上下方向に見た層間接続導体ｖｃ２の面積より大きい。これにより、第２領域Ａ２でも必要に応じ狭ピッチに層間接続導体を配置できる。
（第１変形例）
　以下に、第１変形例に係る多層基板１０ａについて図面を参照しながら説明する。図３は、多層基板１０ａの断面図である。図４は、多層基板１０ａの熱圧着前の断面図である。
　ところで、多層基板１０ａは、本願発明の構造を２カ所において備えている。具体的には、多層基板１０ａの下半分では、層間接続導体ｖｅ２が第２層間接続導体である。多層基板１０ａの上半分では、層間接続導体ｖａ２が第２層間接続導体である。以下に説明する。
　多層基板１０ａは、以下の第１相違点において多層基板１０と相違する。第１相違点は、多層基板１０ａの下半分の構造に関する。　
・絶縁体層１６ａ～１６ｅ（絶縁体層１６ｃが第１絶縁体層、絶縁体層１６ｄが第２絶縁体層、絶縁体層１６ｅが第３絶縁体層、絶縁体層１６ｂが第４絶縁体層、絶縁体層１６ａが第５絶縁体層）が下方向（第２方向）にこの順に積層された構造を有している。　
・絶縁体層１６ａ（第５絶縁体層）は、第１領域Ａ１及び第２領域Ａ２に設けられている。　
・絶縁体層１６ｂ（第４絶縁体層）は、第１領域Ａ１に設けられていると共に、第１領域Ａ１と第２領域Ａ２との境界Ｂに接していない。すなわち、絶縁体層１６ｂは、第２領域Ａ２に設けられていない。絶縁体層１６ｂと境界Ｂとの距離は、例えば、絶縁体層１６ｂの上下方向の厚み以上である。
　上記第１相違点により、絶縁体層１６ａと絶縁体層１６ｃとは、第１領域Ａ１の一部分及び第２領域Ａ２において溶着されている。
　また、多層基板１０ａは、以下の第２相違点において多層基板１０と相違する。第２相違点は、多層基板１０ａの上半分の構造に関する。　
・積層体１２は、第１領域Ａ１１及び第２領域Ａ１２を有している。第１領域Ａ１１は、上下方向に見て、絶縁体層１６ｃ（第１絶縁体層）、絶縁体層１６ｂ（第２絶縁体層）及び絶縁体層１６ａ（第３絶縁体層）が存在している領域である。第２領域Ａ１２は、上下方向に見て、絶縁体層１６ｃ（第１絶縁体層）及び絶縁体層１６ａ（第３絶縁体層）が存在しており、かつ、絶縁体層１６ｂ（第２絶縁体層）が存在していない領域である。　
・２つの層間接続導体ｖａ２（第２層間接続導体）は、第２領域Ａ１２に位置し、かつ、絶縁体層１６ａ（第３絶縁体層）を上下方向に貫通している。　
・２つの層間接続導体ｖｃ２（第４層間接続導体・導体）は、絶縁体層１６ｃ（第１絶縁体層）に設けられている。より詳細には、２つの層間接続導体ｖｃ２（第４層間接続導体）は、第２領域Ａ１２に位置し、かつ、絶縁体層１６ｃ（第１絶縁体層）を上下方向に貫通している。　
・層間接続導体ｖａ２（第２層間接続導体）は、層間接続導体ｖｃ２（導体・第４層間接続導体）と接合されている。　
・上下方向に見た２つの層間接続導体ｖａ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖｃ２（第４層間接続導体）の面積より大きい。
　また、多層基板１０ａは、以下の条件を満たしている。　
・第１領域Ａ１と第２領域Ａ２との境界Ｂにおける絶縁体層１６ｅ（第３絶縁体層）の上下方向の厚みｂ２は、第１領域Ａ１における絶縁体層１６ｅ（第３絶縁体層）の上下方向の厚みｂ１より大きい。　
・絶縁体層１６ｄ（第２絶縁体層）の上下方向の厚みは、第１領域Ａ１と第２領域Ａ２との境界Ｂに近づくにしたがって小さくなっている。ｃ１＞ｃ２
　更に、多層基板１０ａは、以下の条件を満たしている。　
・第１領域Ａ１１と第２領域Ａ１２との境界ＢＢにおける絶縁体層１６ａの上下方向の厚みａ１２は、第１領域Ａ１１における絶縁体層１６ａの上下方向の厚みａ１１より大きい。　
・第１領域Ａ１１と第２領域Ａ１２との境界ＢＢにおける絶縁体層１６ｃの上下方向の厚みｂ１２は、第１領域Ａ１１における絶縁体層１６ｃの上下方向の厚みｂ１１より大きい。　
・絶縁体層１６ｂの上下方向の厚みは、第１領域Ａ１１と第２領域Ａ１２との境界ＢＢに近づくにしたがって小さくなっている。ｃ１１＞ｃ１２
　多層基板１０ａのその他の構造は、多層基板１０のその他の構造と同じである。多層基板１０ａでは、絶縁体層１６ｂ（第４絶縁体層）は、第１領域Ａ１に設けられていると共に、第１領域Ａ１と第２領域Ａ２との境界Ｂに接していない。従って、絶縁体層１６ｂの右端は、絶縁体層１６ｄの右端と上下方向に並ばない。これにより、第１領域Ａ１と第２領域Ａ２との境界Ｂ近傍において積層体１２の上下方向の厚みが大きく変化することが抑制される。その結果、絶縁体層１６ａが絶縁体層１６ｂから剥離することが抑制される。
　多層基板１０ａでは、上下方向に見た２つの層間接続導体ｖａ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１（第１層間接続導体）の面積の内の最小値より大きく、かつ、上下方向に見た層間接続導体ｖｃ２（第４層間接続導体）の面積より大きい。これにより、上下方向に見た２つの層間接続導体ｖａ２（第２層間接続導体）の面積が大きくなると共に、層間接続導体ｖａ２（第２層間接続導体）と層間接続導体ｖｃ２（第４層間接続導体）とが接触する面積が大きくなる。その結果、層間接続導体ｖｅ２（第２層間接続導体）と層間接続導体ｖｃ２（第４層間接続導体）との間に断線が発生する可能性が低減される。
　なお、上下方向に見た層間接続導体ｖｃ２（第２層間接続導体）の面積が、上下方向に見た層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１（第１層間接続導体）の面積の内の最小値より大きく、かつ、上下方向に見た層間接続導体ｖｃ２（第４層間接続導体）の面積より大きくてもよい。更に、多層基板１０ａにおいて、多層基板１０の構造を適用してもよい。
（第２変形例）
　以下に、第２変形例に係る多層基板１０ｂについて図面を参照しながら説明する。図５は、多層基板１０ｂの断面図である。図６は、多層基板１０ｂの熱圧着前の断面図である。
　多層基板１０ｂは、上下方向に見た２つの層間接続導体ｖａ２（第２層間接続導体）の面積のそれぞれは、上下方向に見た２つの層間接続導体ｖｃ２（第４層間接続導体）の面積と等しい点において多層基板１０ａと相違する。多層基板１０ｂのその他の構造は、多層基板１０ａと同じであるので説明を省略する。多層基板１０ｂによれば、層間接続導体ｖａ２（第２層間接続導体）と層間接続導体ｖｃ２（第４層間接続導体）とが接触する面積が更に大きくなる。その結果、層間接続導体ｖｅ２（第２層間接続導体）と層間接続導体ｖｃ２（第４層間接続導体）との間に断線が発生する可能性が更に低減される。
（第３変形例）
　以下に、第３変形例に係る多層基板１０ｃについて図面を参照しながら説明する。図７は、多層基板１０ｃの断面図である。図８は、多層基板１０ｃの熱圧着前の断面図である。図９は、多層基板１０ｃを折り曲げたときの断面図である。
　多層基板１０ｃは、以下の点において多層基板１０と相違する。　
・絶縁体層１６ａ～１６ｅ（絶縁体層１６ｃが第１絶縁体層、絶縁体層１６ｄが第２絶縁体層、絶縁体層１６ｅが第３絶縁体層、絶縁体層１６ａが第４絶縁体層）が下方向（第２方向）にこの順に積層された構造を有している。　
・絶縁体層１６ａ（第４絶縁体層）は、第１領域Ａ１に設けられていると共に、第１領域Ａ１と第２領域Ａ２との境界Ｂに接していない。すなわち、絶縁体層１６ａは、第２領域Ａ２に設けられていない。絶縁体層１６ａと境界Ｂとの距離は、例えば、絶縁体層１６ａの上下方向の厚み以上である。
　多層基板１０ｃのその他の構造は、多層基板１０と同じであるので説明を省略する。多層基板では、絶縁体層１６ａ（第４絶縁体層）は、第１領域Ａ１に設けられていると共に、第１領域Ａ１と第２領域Ａ２との境界Ｂに接していない。これにより、従って、絶縁体層１６ａの右端は、絶縁体層１６ｄの右端と上下方向に並ばない。第１領域Ａ１と第２領域Ａ２との境界Ｂ近傍において積層体１２の上下方向の厚みが大きく変化することが抑制される。その結果、絶縁体層１６ａが絶縁体層１６ｂから剥離することが抑制される。
　また、多層基板１０ｂでは、絶縁体層１６ａ（第４絶縁体層）は、第１領域Ａ１に設けられていると共に、第１領域Ａ１と第２領域Ａ２との境界Ｂに接していない。図９に示すように多層基板１０ｂが折り曲げられても、絶縁体層１６ａが変形しにくい。そのため、絶縁体層１６ａが絶縁体層１６ｂから剥離しにくくなる。
（第４変形例）
　以下に、第４変形例に係る多層基板１０ｄについて図面を参照しながら説明する。図１０は、多層基板１０ｄの断面図である。
　多層基板１０ｄは、境界Ｂ近傍に導体層１８ｃが存在しない点において多層基板１０と相違する。また、多層基板１０ｄは、以下の条件を満たしてもよい。　
・第１領域Ａ１と第２領域Ａ２との境界Ｂにおける絶縁体層１６ｃ（第１絶縁体層）の上下方向の厚みａ２は、第１領域Ａ１における絶縁体層１６ｃ（第１絶縁体層）の上下方向の厚みａ１より大きい。　
・第１領域Ａ１と第２領域Ａ２との境界Ｂにおける絶縁体層１６ｅ（第３絶縁体層）の上下方向の厚みｂ２は、第１領域Ａ１における絶縁体層１６ｅ（第３絶縁体層）の上下方向の厚みｂ１より大きい。　
・絶縁体層１６ｄ（第２絶縁体層）の上下方向の厚みは、第１領域Ａ１と第２領域Ａ２との境界Ｂに近づくにしたがって小さくなっている。ｃ１＞ｃ２
　多層基板１０ｄのその他の構造は、多層基板１０と同じである。多層基板１０ｄは、上記構造を有することにより、第１領域Ａ１と第２領域Ａ２との境界Ｂにおいて絶縁体層１６ｃと絶縁体層１６ｅとが強固に溶着するようになる。その結果、絶縁体層１６ｃ，１６ｄ，１６ｅにおいて剥離が発生することが抑制される。
（第５変形例）
　以下に、第５変形例に係る多層基板１０ｅについて図面を参照しながら説明する。図１１は、多層基板１０ｅの断面図及び絶縁体層１６ｅ及び導体層１８ｅの上面図である。
　多層基板１０ｅは、以下の点において多層基板１０ａと相違する。　
・導体層１８ｅ（第１導体層）は、上下方向に見て、線状を有している。すなわち、導体層１８ｅは、高周波信号の伝送に用いられる信号導体層である。　
・積層体１２は、絶縁体層１６ｅの下に積層された絶縁体層１６ｆを更に含んでいる。　
・多層基板１０ｅは、絶縁体層１６ｆの下主面に位置する導体層１８ｆを更に備えている。　
・多層基板１０ｅは、絶縁体層１６ｃの下主面に位置する導体層１８ｇを更に備えている。　
・多層基板１０ｅは、導体層１８ｄを備えていない。　
・導体層１８ｃ，１８ｆは、グランド電位に接続されるグランド導体層である。　
・導体層１８ｇは、信号導体層である。　
・層間接続導体ｖｅ２は、導体層１８ｅ及び導体層１８ｇに接合されている。　
・上下方向に見た第１領域Ａ１における導体層１８ｅ（第１導体層）の線幅ｗ１は、上下方向に見た第２領域Ａ２における導体層１８ｅ（第１導体層）の線幅ｗ２より太い。　
・上下方向に見た境界領域Ｂ１における導体層１８ｅ（第１導体層）は、第１領域Ａ１から第２領域Ａ２に向かう方向（右方向）に行くにしたがって、細くなっている。
　多層基板１０ｅのその他の構造は、多層基板１０ａと同じであるので説明を省略する。多層基板１０ｅによれば、導体層１８ｅに発生する特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）からずれることを抑制できる。より詳細には、第１領域Ａ１におけるグランド導体層である導体層１８ｃと信号導体層である導体層１８ｅとの距離は、第２領域Ａ２におけるグランド導体層である導体層１８ｃと信号導体層である導体層１８ｅとの距離より大きい。従って、第１領域Ａ１において導体層１８ｃと導体層１８ｅとの間に発生する容量は、第２領域Ａ２おいて導体層１８ｃと導体層１８ｅとの間に発生する容量より小さくなりやすい。そのため、第１領域Ａ１において導体層１８ｅに発生する特性インピーダンスは、第２領域Ａ２において導体層１８ｅに発生する特性インピーダンスより大きくなりやすい。
　そこで、多層基板１０ｅでは、上下方向に見た第１領域Ａ１における導体層１８ｅ（第１導体層）の線幅ｗ１は、上下方向に見た第２領域Ａ２における導体層１８ｅ（第１導体層）の線幅ｗ２より太い。これにより、第１領域Ａ１において導体層１８ｃと導体層１８ｅとの間に発生する容量の大きさは、第２領域Ａ２おいて導体層１８ｃと導体層１８ｅとの間に発生する容量の大きさに近づく。そのため、第１領域Ａ１において導体層１８ｅに発生する特性インピーダンスは、第２領域Ａ２において導体層１８ｅに発生する特性インピーダンスに近づく。以上より、多層基板１０ｅによれば、導体層１８ｅに発生する特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）からずれることを抑制できる。
　また、境界領域Ｂ１では、導体層１８ｃと導体層１８ｅとの距離は、第１領域Ａ１から第２領域Ａ２に向かう方向（右方向）に行くにしたがって、小さくなっている。そこで、上下方向に見た境界領域Ｂ１における導体層１８ｅ（第１導体層）は、第１領域Ａ１から第２領域Ａ２に向かう方向（右方向）に行くにしたがって、細くなっている。これにより、境界領域Ｂ１において導体層１８ｅに発生する特性インピーダンスが変化することが抑制される。以上より、多層基板１０ｅによれば、導体層１８ｅに発生する特性インピーダンスが所定の特性インピーダンス（例えば、５０Ω）からずれることを抑制できる。
（その他の実施形態）
　本発明に係る多層基板は、多層基板１０，１０ａ～１０ｅに限らず、その要旨の範囲内において変更可能である。また、多層基板１０，１０ａ～１０ｅの構造を任意に組み合わせてもよい。
　なお、層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｄ２，ｖｅ１，ｖｅ２のそれぞれの数は、１以上であればよい。
　なお、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖｅ１（第３層間接続導体）の面積以下でもよい。
　なお、上下方向に見た層間接続導体ｖｅ２（第２層間接続導体）の面積は、上下方向に見た層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１（第１層間接続導体）の面積の最大値以下でもよい。
　なお、層間接続導体ｖａ１，ｖｂ１，ｖｃ１，ｖｄ１，ｖｅ１（第１層間接続導体）の上下方向に見た面積は、均一でなくてもよい。
　なお、導体層１８ｃは、必須の構成要件ではない。
　なお、絶縁体層１６ａ，１６ｂは、必須の構成要件ではない。
　なお、積層体１２には、層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２以外に新たな層間接続導体が更に設けられていてもよい。新たな層間接続導体の材料は、層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２の材料と同種でなくてもよい。この場合、新たな層間接続導体は、例えば、絶縁体層に設けられた貫通孔の内周面に金属メッキが施されることにより形成されてもよい。
　なお、層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２は、例えば、絶縁体層に設けられた貫通孔の内周面に金属メッキが施される部分を有していてもよい。
　なお、複数の層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２の形状は、円錐台形状に限らない。層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２の形状は、角錘台形状であってもよいし、板状であってもよい。ただし、複数の層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２の上下方向の大きさは、例えば、複数の層間接続導体ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２の最大径の０．１倍以上２倍以下である。
　なお、積層体１２は、最も上に位置する絶縁体層の上主面に位置する導体層を覆う保護層、又は、最も下に位置する絶縁体層の下主面に位置する導体層を覆う保護層の少なくともいずれか一方を含んでいてもよい。保護層は、導体層が積層体１２から露出することを防止する。ただし、導体の一部分が保護層から露出してもよい。保護層の材料は、絶縁体層１６ａ～１６ｆの材料と異なる絶縁材料である。
　なお、上下方向の他方（下方向）が第１方向であり、上下方向の一方（上方向）が第２方向であってもよい。
１０，１０ａ～１０ｅ：多層基板
１２：積層体
１６ａ～１６ｆ：絶縁体層
１８ａ～１８ｆ：導体層
Ａ１，Ａ１１：第１領域
Ａ２，Ａ１２：第２領域
Ｂ，ＢＢ：境界
Ｂ１：境界領域
Ｓｐ１：空洞
ｖａ１，ｖａ２，ｖｂ１，ｖｂ２，ｖｃ１，ｖｃ２，ｖｄ１，ｖｅ１，ｖｅ２：層間接続導体

Claims (17)

  1. 　上下方向の一方が第１方向であり、上下方向の他方が第２方向であり、第１絶縁体層、第２絶縁体層及び第３絶縁体層が前記第２方向にこの順に積層された構造を有する積層体であって、上下方向に見て、前記第１絶縁体層、前記第２絶縁体層及び前記第３絶縁体層が存在している第１領域、及び、上下方向に見て、前記第１絶縁体層及び前記第３絶縁体層が存在しており、かつ、前記第２絶縁体層が存在していない第２領域を有している積層体であって、前記第１絶縁体層ないし前記第３絶縁体層のそれぞれは、前記第１方向に位置する第１主面、及び、前記第２方向に位置する第２主面を有している、積層体と、
    　前記積層体に設けられている複数の層間接続導体と、
    　前記第１絶縁体層に設けられている導体と、
    　前記第３絶縁体層の前記第２主面に位置している第１導体層と、
    　を備えており、
    　前記複数の層間接続導体は、前記第１領域に位置し、かつ、前記第１絶縁体層、前記第２絶縁体層又は前記第３絶縁体層のいずれかを上下方向に貫通する１以上の第１層間接続導体、及び、前記第２領域に位置し、かつ、前記第３絶縁体層を上下方向に貫通する第２層間接続導体を含んでおり、
    　前記第２層間接続導体は、前記導体と接合されており、かつ、前記第１導体層と接合されており、
    　上下方向に見た前記第２層間接続導体の面積は、上下方向に見た前記１以上の第１層間接続導体の面積の内の最小値より大きい、
    　多層基板。
  2. 　前記１以上の第１層間接続導体は、前記第３絶縁体層を上下方向に貫通する１以上の第３層間接続導体を含んでおり、
    　上下方向に見た前記第２層間接続導体の面積は、上下方向に見た前記１以上の第３層間接続導体の面積より大きい、
    　請求項１に記載の多層基板。
  3. 　上下方向に見た前記第２層間接続導体の面積は、上下方向に見た前記１以上の第１層間接続導体の面積の内の最大値より大きい、
    　請求項１に記載の多層基板。
  4. 　前記導体は、前記第１絶縁体層の第２主面に位置している第２導体層である、
    　請求項１ないし請求項３のいずれかに記載の多層基板。
  5. 　前記第２導体層は、前記第１方向に位置する第３主面、及び、前記第２方向に位置する第４主面を有しており、
    　前記第２導体層の前記第３主面の表面粗さは、前記第２導体層の前記第４主面の表面粗さより大きい、
    　請求項４に記載の多層基板。
  6. 　前記複数の層間接続導体は、前記第２領域に位置し、かつ、前記第１絶縁体層を上下方向に貫通する第４層間接続導体を含んでおり、
    　前記第４層間接続導体は、前記第２導体層と接合されており、
    　上下方向に見た前記第２層間接続導体の面積は、上下方向に見た前記第４層間接続導体の面積より大きい、
    　請求項４又は請求項５に記載の多層基板。
  7. 　前記第１導体層は、上下方向に見て、線状を有しており、
    　上下方向に見た前記第１領域における前記第１導体層の線幅は、上下方向に見た前記第２領域における前記第１導体層の線幅より太い、
    　請求項１ないし請求項６のいずれかに記載の多層基板。
  8. 　前記積層体は、前記第１領域と前記第２領域との境界を含む境界領域を有しており、
    　前記第１領域における前記積層体の上下方向の厚みは、前記第２領域における前記積層体の上下方向の厚みより大きく、
    　前記境界領域における前記積層体の上下方向の厚みは、前記第１領域から前記第２領域に向かう方向に行くにしたがって、小さくなっており、
    　上下方向に見た前記境界領域における前記第１導体層の線幅は、前記第１領域から前記第２領域に向かう方向に行くにしたがって、細くなっている、
    　請求項７に記載の多層基板。
  9. 　前記導体は、前記第２領域に位置し、かつ、前記第１絶縁体層を上下方向に貫通する第４層間接続導体である、
    　請求項１ないし請求項３のいずれかに記載の多層基板。
  10. 　上下方向に見た前記第２層間接続導体の面積は、上下方向に見た前記第４層間接続導体の面積より大きい、
    　請求項９に記載の多層基板。
  11. 　前記第１導体層は、前記第１方向に位置する第３主面、及び、前記第２方向に位置する第４主面を有しており、
    　前記第１導体層の前記第３主面の表面粗さは、前記第１導体層の前記第４主面の表面粗さより大きい、
    　請求項１ないし請求項１０のいずれかに記載の多層基板。
  12. 　前記積層体は、第４絶縁体層、前記第１絶縁体層、前記第２絶縁体層及び前記第３絶縁体層が前記第２方向にこの順に積層された構造を有しており、
    　前記第４絶縁体層は、前記第１領域に設けられていると共に、前記第１領域と前記第２領域との境界に接していない、
    　請求項１ないし請求項１１のいずれかに記載の多層基板。
  13. 　前記積層体は、第５絶縁体層、第４絶縁体層、前記第１絶縁体層、前記第２絶縁体層及び前記第３絶縁体層が前記第２方向にこの順に積層された構造を有しており、
    　前記第５絶縁体層は、前記第１領域及び前記第２領域に設けられており、
    　前記第４絶縁体層は、前記第１領域に設けられていると共に、前記第１領域と前記第２領域との境界に接していない、
    　請求項１ないし請求項１１のいずれかに記載の多層基板。
  14. 　前記第２絶縁体層の上下方向の厚みは、前記第１領域と前記第２領域との境界に近づくにしたがって小さくなっている、
    　請求項１ないし請求項１３のいずれかに記載の多層基板。
  15. 　前記第１領域と前記第２領域との境界における前記第１絶縁体層の上下方向の厚みは、前記第１領域における前記第１絶縁体層の上下方向の厚みより大きく、
    　前記第１領域と前記第２領域との境界における前記第３絶縁体層の上下方向の厚みは、前記第１領域における前記第３絶縁体層の上下方向の厚みより大きい、
    　請求項１４に記載の多層基板。
  16. 　前記１以上の第１層間接続導体の材料は、前記第２層間接続導体の材料と同種である、
    　請求項１ないし請求項１５のいずれかに記載の多層基板。
  17. 　前記第１絶縁体層の材料、前記第２絶縁体層の材料及び前記第３絶縁体層の材料は、互いに同じ熱可塑性樹脂である、
    　請求項１ないし請求項１６のいずれかに記載の多層基板。
PCT/JP2022/042723 2022-01-13 2022-11-17 多層基板 WO2023135931A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022003656 2022-01-13
JP2022-003656 2022-01-13

Publications (1)

Publication Number Publication Date
WO2023135931A1 true WO2023135931A1 (ja) 2023-07-20

Family

ID=87278911

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/042723 WO2023135931A1 (ja) 2022-01-13 2022-11-17 多層基板

Country Status (1)

Country Link
WO (1) WO2023135931A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058938A1 (ja) * 2009-11-10 2011-05-19 株式会社村田製作所 多層基板およびその製造方法
WO2015015975A1 (ja) * 2013-07-30 2015-02-05 株式会社村田製作所 多層基板および多層基板の製造方法
JP2016054313A (ja) * 2011-04-26 2016-04-14 株式会社村田製作所 リジッドフレキシブル基板およびその製造方法
WO2017199824A1 (ja) * 2016-05-18 2017-11-23 株式会社村田製作所 多層基板、および、電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058938A1 (ja) * 2009-11-10 2011-05-19 株式会社村田製作所 多層基板およびその製造方法
JP2016054313A (ja) * 2011-04-26 2016-04-14 株式会社村田製作所 リジッドフレキシブル基板およびその製造方法
WO2015015975A1 (ja) * 2013-07-30 2015-02-05 株式会社村田製作所 多層基板および多層基板の製造方法
WO2017199824A1 (ja) * 2016-05-18 2017-11-23 株式会社村田製作所 多層基板、および、電子機器

Similar Documents

Publication Publication Date Title
JP6149920B2 (ja) リジッドフレキシブル基板およびその製造方法
KR101573959B1 (ko) 다층 배선 기판
US20220394859A1 (en) Method of manufacturing circuit board
WO2011040393A1 (ja) 回路基板及びその製造方法
JP4414365B2 (ja) 高速伝送用基板
US11558958B2 (en) Laminated body and method for manufacturing the same
US20230019563A1 (en) High-frequency circuit
JP2011159879A (ja) シールド付フレキシブルプリント配線板、その製造方法、および電子機器
JP7151784B2 (ja) 樹脂多層基板および電子機器
US8227699B2 (en) Printed circuit board
WO2023135931A1 (ja) 多層基板
KR102095068B1 (ko) 평탄화 커버층 구조를 가진 연성회로기판
US20220028578A1 (en) Multilayered substrate
CN211828497U (zh) 树脂多层基板以及电子设备
JP6897890B2 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
JP6048719B2 (ja) プリント配線板及び該プリント配線板の製造方法
US12004290B2 (en) Multilayer board
US20230217596A1 (en) Flexible circuit board
US20220053632A1 (en) Multilayer board
WO2022113889A1 (ja) 伝送線路及び電子機器
CN219395130U (zh) 传输线结构
JP7315102B2 (ja) 樹脂多層基板
JP7147885B2 (ja) 樹脂多層基板および樹脂多層基板の製造方法
WO2022270294A1 (ja) 多層基板、多層基板モジュール及び電子機器
WO2021235263A1 (ja) 信号伝送線路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22920451

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023573870

Country of ref document: JP

Kind code of ref document: A