WO2023128371A1 - 적층 세라믹 커패시터 - Google Patents

적층 세라믹 커패시터 Download PDF

Info

Publication number
WO2023128371A1
WO2023128371A1 PCT/KR2022/019911 KR2022019911W WO2023128371A1 WO 2023128371 A1 WO2023128371 A1 WO 2023128371A1 KR 2022019911 W KR2022019911 W KR 2022019911W WO 2023128371 A1 WO2023128371 A1 WO 2023128371A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
ceramic body
lower electrode
hollow groove
pillar
Prior art date
Application number
PCT/KR2022/019911
Other languages
English (en)
French (fr)
Inventor
임병국
송재용
최윤석
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210190663A external-priority patent/KR20230100961A/ko
Priority claimed from KR1020210191919A external-priority patent/KR20230102074A/ko
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Publication of WO2023128371A1 publication Critical patent/WO2023128371A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor, and more particularly, to a multilayer ceramic capacitor having a precise low capacitance value and having enhanced bonding strength between a lower electrode and a dielectric.
  • MLCCs multi-layer ceramic capacitors
  • a multilayer ceramic capacitor is a component that stores electricity and stably supplies as much electricity as required by active components such as semiconductors so that semiconductors operate smoothly.
  • Multilayer ceramic capacitors are installed in most products with electronic circuits because they prevent damage to parts such as semiconductors by constantly supplying current.
  • Multilayer ceramic capacitors are the smallest of electronic components, but inside, 500 to 700 layers of dielectrics and electrodes are overlapped. The more dielectrics are piled up, the more electricity can be stored. Therefore, stacking a lot of dielectrics in a small space is a key technology in the manufacturing method.
  • the multilayer ceramic capacitor is composed of a dielectric, internal electrodes, external electrodes, etc., and charges are accumulated between facing internal electrodes.
  • a low-capacity multilayer ceramic capacitor with a small number of stacked internal electrodes or no internal electrodes is used.
  • conventional multilayer ceramic capacitors do not have internal electrodes inside the ceramic capacitors in order to be manufactured with a low capacitance of 100 nF or less.
  • a low capacitance ceramic capacitor without internal electrodes it is necessary to have a particularly precise capacitance value, but a conventional low capacitance ceramic capacitor has a problem in that it is difficult to satisfy such a precise capacitance value.
  • multilayer ceramic capacitors require a high level of durability, and in particular, must be able to withstand high temperatures and high voltages, and require microstructure design techniques such as enhancing vibration characteristics.
  • a technical problem to be solved by the present invention is to provide a sophisticated multilayer ceramic capacitor having a low capacitance and a small capacitance error.
  • Another technical problem to be solved by the present invention is to provide a multilayer ceramic capacitor capable of preventing strength from being weakened, since external electrodes are formed by forming holes through which the structure is weak and the strength is weakened.
  • Another technical problem to be solved by the present invention is to provide a multilayer ceramic capacitor in which bonding force between a dielectric and an external electrode (lower electrode) is enhanced.
  • Another technical problem to be solved by the present invention is to provide a multilayer ceramic capacitor capable of preventing cracking with enhanced durability.
  • a multilayer ceramic capacitor of the present invention for solving the above technical problems includes a ceramic body in which a plurality of dielectric layers are stacked; a lower electrode formed on a lower surface of the ceramic body; and a hollow groove recessed from the lower surface of the ceramic body toward the inside of the ceramic body.
  • the multilayer ceramic capacitor further includes an electrode pillar formed in the hollow groove, and the electrode pillar includes a first electrode pillar formed on one side of the lower surface of the ceramic body and a second electrode pillar formed on the other side of the lower surface of the ceramic body. Including, the first electrode pillar and the second electrode pillar may form an electrode.
  • the lower electrode may include a first lower electrode and a second lower electrode formed on both sides of the lower surface of the ceramic body, and the first electrode pillar and the second electrode pillar may be formed to face each other at positions symmetrical to the lower surface of the ceramic body. there is.
  • the electrode pillar may be formed in a shape in which a length direction is parallel to a height direction of the ceramic body and a diameter of a cross section perpendicular to the length direction of the electrode pillar gradually decreases toward the inner center of the ceramic body.
  • a plurality of first electrode pillars are disposed along the longitudinal direction of the first lower electrode, and a plurality of second electrode pillars are disposed along the longitudinal direction of the second lower electrode. 1 The same distance as the electrode column can be maintained.
  • a metal layer may be provided on the surface of the electrode pillar.
  • the length of the electrode pillar may be formed to be less than half of the height of the ceramic body.
  • the multilayer ceramic capacitor includes a plurality of internal electrodes disposed to face each other inside a ceramic body, a lower electrode includes a through hole formed therethrough in a height direction, and the ceramic body communicates with the through hole to form an interior of the ceramic body. It may include a hollow groove formed in.
  • the lower electrode includes a first lower electrode and a second lower electrode formed on both sides of a lower surface of the ceramic body, and the through hole is a first through hole formed in the first lower electrode and a second through hole formed in the second lower electrode.
  • the hollow groove includes a first hollow groove formed to correspond to the first through hole and a second hollow groove formed to correspond to the second through hole, wherein the first hollow groove and the second hollow groove have a length may be different from each other.
  • the internal electrode includes a first internal electrode connected to the first hollow groove and a second internal electrode connected to the second hollow groove, the first internal electrode being biased on one side of the inside of the ceramic body, and the second internal electrode
  • the internal electrodes may be disposed to be biased on the other side surface of the inside of the ceramic body.
  • An overlapping region may be formed between the first internal electrode and the second internal electrode.
  • the through hole may have a diameter of 2/3 or more of the thickness of the lower electrode and less than or equal to the thickness of the lower electrode.
  • the hollow groove may have a diameter of at least two-thirds of the thickness of the lower electrode and less than or equal to the thickness of the lower electrode.
  • a plurality of through holes may be disposed at predetermined intervals along the longitudinal direction of the lower electrode, and a plurality of hollow grooves may be disposed to communicate with each through hole.
  • the length of the hollow groove may be formed to be 1/5 or more to 1/3 or less of the height of the ceramic body.
  • a first metal layer may be formed on an inner surface of the through hole, and a second metal layer may be formed on an inner surface of the hollow groove.
  • the lower electrode may include a through-hole and a coupling hole that does not overlap with a through-hole while penetrating in a height direction, and the ceramic body is recessed on the lower surface of the ceramic body and includes a coupling groove that corresponds to the outer circumference of the coupling hole and does not overlap with the hollow groove. can do.
  • the ceramic body may include a discharge hole formed to pass through the side surface of the ceramic body and the hollow groove.
  • the ceramic body includes a via disposed on a lower surface of the ceramic body at a distance from the hollow groove and electrically connected to the lower electrode, and the via is electrically connected to the first via electrically connected to the first lower electrode and the second lower electrode.
  • a second via connected thereto may be included.
  • the electrode pillar can be formed at an exact position as intended by the user without error. Therefore, since the distance between the first electrode pillar and the second electrode pillar is maintained constant, the capacitance is maintained constant without error, and a plurality of electrode pillars may be formed. Thus, an accurate capacitor value can be provided.
  • the electrode pillar is formed by laser after the ceramic body is sintered, the length of the electrode pillar can be accurately maintained. Accordingly, the capacitance formed by the first electrode pillar and the second electrode pillar may be constantly maintained without an error.
  • the depth of the electrode pillar can be formed to be less than half of the height of the ceramic body, no penetrating hole is formed in the ceramic body, so the strength of the present invention is not weakened.
  • the current path is relatively short compared to the case where the via is formed through penetration, ESL can be lowered and the function of the capacitor can be improved.
  • the diameter of the cross section perpendicular to the longitudinal direction of the electrode pillar decreases toward the center of the ceramic body, it is possible to prevent cracks from occurring on the inner surface of the ceramic body in contact with the electrode pillar.
  • the structural stability of the present invention can be maintained.
  • the electrode pillar is directly electrically connected to the lower electrode. Therefore, since the equivalent series resistance is formed smaller than when it is not directly connected, heat generation can be reduced and durability can be improved.
  • vias are formed by filling through holes and hollow grooves through a soldering process.
  • the present invention separately includes a coupling hole and a coupling groove.
  • the coupling hole and the coupling groove are provided separately without overlapping the through hole and the hollow groove, respectively. Accordingly, since solder is filled in the coupling hole and the coupling groove through a soldering process, the coupling force between the lower electrode and the ceramic body may be further strengthened.
  • the recessed length of the hollow groove is formed to be 1/5 or more to 1/3 or less of the height of the ceramic body. Due to this, cracks such as cracks may be prevented from occurring in the ceramic body, and durability of the present invention may be enhanced.
  • the recessed length of the hollow groove is limited as described above, the length of the via is formed short. Therefore, since the current path is shortened, the equivalent series resistance is reduced, and the function of the capacitor can be improved.
  • FIG. 1 is a perspective view illustrating a multilayer ceramic capacitor according to an exemplary embodiment of the present invention.
  • FIG. 2 is a cross-sectional view along the line A-A' in FIG. 1;
  • Figure 3 is a bottom view of Figure 1;
  • FIG. 4 is a bottom view illustrating another embodiment of FIG. 3 .
  • C capacitance
  • FIG. 6 is a cross-sectional view taken along the line BB′ of FIG. 4 .
  • 7A is a cross-sectional view illustrating a state in which cracks occur in the inside of a ceramic body adjacent to an end of an electrode pillar.
  • FIG. 7B is a cross-sectional view illustrating another embodiment of FIG. 6 .
  • FIG. 8 is a cross-sectional view illustrating another embodiment of FIG. 2 .
  • FIG. 9 is a flowchart illustrating a method of manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention.
  • FIG. 10 is a perspective view of a multilayer ceramic capacitor according to still another embodiment of the present invention.
  • FIG. 11 is a cross-sectional view taken along line A-A' in FIG. 10 .
  • Fig. 12 is a bottom view of Fig. 10;
  • FIG. 13 is a cross-sectional view of an embodiment in which internal electrodes are added to FIG. 11 .
  • FIG. 14 is a cross-sectional view of FIG. 13 viewed from the BB′ direction of FIG. 12 .
  • FIG. 15 is a cross-sectional view of another embodiment in which an outlet is added to FIG. 13 .
  • FIG. 16 is a cross-sectional view of another embodiment in which coupling holes and coupling grooves are added to FIG. 13 .
  • Fig. 17 is a bottom view of Fig. 16;
  • FIG. 18 is a cross-sectional view of another embodiment of FIG. 13 .
  • Fig. 19 is a bottom view of Fig. 18;
  • FIG. 20 is a flowchart illustrating a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention.
  • FIG. 21 is a perspective view illustrating a stacked state of ceramic bodies in step S100′ of FIG. 20 .
  • horizontal direction used in the following description means the front side, rear side, left or right direction in a state where the position of the upper or lower direction does not change
  • vertical direction used in the following description The term refers to an upward or downward direction in which the position of the front side, rear side, left or right direction does not change.
  • each layer (film), region, pattern or structure is formed “on” or “under” the substrate, each layer (film), region, pad, or pattern.
  • "on” and “under” include both “directly” and “indirectly” formation.
  • the standard for the top or bottom of each floor is based on the drawing.
  • FIG. 1 is a perspective view illustrating a multilayer ceramic capacitor 10 according to an exemplary embodiment of the present invention.
  • a multilayer ceramic capacitor 10 includes a ceramic body 100 and a lower electrode 300 .
  • the ceramic body 100 is formed by stacking a plurality of dielectric layers.
  • the dielectric layer includes a material capable of obtaining capacitance. For example, ceramic powder, ceramic additives, and the like may be included.
  • the dielectric layer may also be composed of a ceramic green sheet, and the thickness of the dielectric layer may be arbitrarily changed according to the capacitance design of the embodiment of the present invention.
  • the shape of the ceramic body 100 is not particularly limited, but may be formed in a hexahedral shape as shown. Although the edges are not completely straight due to high temperatures during the manufacturing process, they may have a substantially hexahedral shape.
  • the lower electrode 300 is formed on the lower surface of the ceramic body 100 .
  • the material forming the lower electrode 300 is not particularly limited, and may be formed using, for example, a conductive material including silver, copper, lead, platinum, or nickel.
  • the lower electrode 300 may be formed of a three-layer structure of copper, silver-epoxy, and nickel. Tin can also be used instead of nickel. In this case, the silver-epoxy can absorb an external force applied to the lower electrode 300 to prevent cracks from occurring in the ceramic body 100 .
  • the lower electrode 300 includes a first lower electrode 310 and a second lower electrode 320 formed on both sides of the lower surface of the ceramic body 100 .
  • the first lower electrode 310 and the second lower electrode 320 may be formed by printing or coating lower electrode materials on both sides of the lower surface of the ceramic body 100 .
  • capacitance may be formed between the first lower electrode 310 and the second lower electrode 320 . A detailed description thereof will be described later.
  • FIG. 2 is a cross-sectional view along the line A-A' in FIG. 1, and FIG. 3 is a bottom view of FIG.
  • the multilayer ceramic capacitor 10 includes electrode pillars 200 .
  • the electrode pillar 200 is formed from the lower surface of the ceramic body 100 toward the center of the ceramic body 100 .
  • the length direction of the electrode pillar 200 is formed parallel to the height direction of the ceramic body 100 . This means that a cross section perpendicular to the central axis of the length direction of the electrode pillar 200 is disposed perpendicular to the height direction of the ceramic body 100 .
  • the length direction of the electrode column 200 is defined as the vertical direction of the coordinate system shown in FIG. 1, and the height direction of the ceramic body 100 is also defined as the vertical direction of the coordinate system shown in FIG.
  • the electrode pillar 200 may be formed by irradiating a laser or the like on the lower surface of the ceramic body 100 to form a hollow groove (not shown) and filling the formed hollow groove with metal.
  • a metal layer (not shown) may be formed on an inner surface of the hollow groove so that the metal filled in the hollow groove can be filled to the inner end of the hollow groove.
  • the metal layer may be formed by sputtering the inner surface of the hollow groove.
  • the material constituting the metal layer may be the same as or different from the material of the electrode pillar 200 .
  • the electrode column 200 may have a hollow pipe shape, and metal may be filled inside the pipe-shaped electrode column 200 . At this time, in order to easily fill the inside of the electrode pillar 200 with metal, the metal layer 400 may be formed on the inner surface of the electrode pillar 200 .
  • the electrode pillar 200 includes a first electrode pillar 210 and a second electrode pillar 220 .
  • the first electrode pillar 210 is formed on one side of the lower surface of the ceramic body 100
  • the second electrode pillar 220 is formed on the other side of the lower surface of the ceramic body 100 .
  • first electrode pillar 210 and the second electrode pillar 220 are spaced apart from each other in a longitudinal direction (vertical direction) parallel to each other. Due to this, an electrode may be formed between the first electrode pillar 210 and the second electrode pillar 220 . Accordingly, capacitance may be formed between the first electrode pillar 210 and the second electrode pillar 220 .
  • capacitance may be formed between the first lower electrode 310 and the second lower electrode 320 .
  • capacitance can be adjusted by adjusting the distance D1 between the first lower electrode 310 and the second lower electrode 320 .
  • the capacitance formed by the first lower electrode 310 and the second lower electrode 320 has a low capacitance, which is suitable for use at high frequencies requiring a fast response.
  • the capacitance formed between the first electrode pillar 210 and the second electrode pillar 220 may also form a low capacitance.
  • the first electrode pillar 210 may be disposed adjacent to one end of the first lower electrode 310, and the second electrode pillar 220 may be disposed adjacent to one end of the second lower electrode 320. can be placed.
  • first electrode pillar 210 and the second electrode pillar 220 are disposed at opposite end positions of the first lower electrode 310 and the second lower electrode 320, the first electrode pillar 220 faces each other.
  • the distance between the pillar 210 and the second electrode pillar 220 may be close. Therefore, relatively more charges can be accumulated than when the distance between the two electrode pillars is far.
  • the electrode pillar 200 is electrically connected to the lower electrode 300 .
  • the size of equivalent series resistance (ESR) is smaller than that of the case where it is not directly connected. If the equivalent series resistance is small, the amount of heat generated can be reduced, so the effect of improving durability (lifetime) of the embodiment is exhibited.
  • the metal layer 400 may be provided on the inner surface of the electrode pillar 200.
  • the metal layer 400 may be formed by depositing a metal on the inner surface of the electrode pillar 200 using a deposition method such as sputtering. In this way, when the metal layer 400 is formed on the inner surface of the electrode pillar 200, filling the inside of the electrode pillar 200 with metal can be facilitated.
  • the material constituting the metal layer 400 may be different from the material of the metal filled in the electrode pillar 200, but it is not necessarily different, and may be the same material as the metal forming the electrode pillar 200.
  • FIG. 4 is a cross-sectional view showing another embodiment of FIG. 3
  • FIG. 5 is a conceptual diagram for explaining the formation of capacitance between the first electrode pillar 210 and the second electrode pillar 220
  • FIG. It is a cross-sectional view of the line B-B' in Fig. 4.
  • the first electrode pillar 210 is located on one side (right side of the coordinate system shown in FIG. 1) of the lower surface of the ceramic body 100 in the longitudinal direction of the ceramic body 100 (FIG. 1 A plurality may be formed at intervals along the forward and backward directions of the coordinate system shown in .
  • the longitudinal direction is also the longitudinal direction of the first lower electrode 310 . At this time, the distance between the first electrode pillars 210 may be changed according to the capacitance required by the user.
  • the second electrode pillar 220 is located on the other side of the lower surface of the ceramic body 100 (the left side of the coordinate system shown in FIG. 1) in the longitudinal direction of the ceramic body 100 (front and rear direction of the coordinate system shown in FIG. 1). A plurality of dogs may be formed along.
  • the longitudinal direction is also the longitudinal direction of the second lower electrode 320 .
  • each of the first electrode pillar 210 and the second electrode pillar 220 are provided at positions corresponding to each other, which means that each of the first electrode pillar 210 and the second electrode pillar 220 is a ceramic body ( 100) means that it is provided on the imaginary line L1 parallel to the left and right edges.
  • the first electrode pillar 210 and the second electrode pillar 220 formed on the virtual line may form the above-described capacitance.
  • the distance between the first electrode pillars 210 of the plurality of first electrode pillars 210 and the distance between the second electrode pillars 220 of the plurality of second electrode pillars 220 are formed to be the same. That is, since the first electrode pillar 210 and the second electrode pillar 220 corresponding to each other are formed at the same time, the same effect as having several capacitors is provided.
  • the length of the electrode pillar 200 may be less than half (1/2) of the height of the ceramic body 100 . If the electrode pillar 200 is formed in the form of a hole penetrating the ceramic body 100, the ceramic body 100 may be structurally weak and strength may be weakened. Accordingly, when the length (height) of the electrode pillar 200 is formed to be less than half of the height of the ceramic body 100, structural stability of the ceramic body 100 may be maintained.
  • the length of the electrode pillar 200 is formed to be less than half of the height of the ceramic body 100, the current path compared to the case where the electrode pillar 200 is formed through the ceramic body 100 in the height direction It is the same as being formed short, which can lower the Equivalent Series Inductance (ESL) and improve the function of the capacitor.
  • ESL Equivalent Series Inductance
  • FIG. 7A is a cross-sectional view showing a state in which cracks are generated in the inside of the ceramic body adjacent to the end of the electrode column 200
  • FIG. 7B is a cross-sectional view showing another embodiment of FIG. 6 .
  • the diameter of a cross section perpendicular to the longitudinal direction of the electrode pillar 200 may gradually decrease toward the center of the ceramic body 100 . That is, the electrode pillar 200 may be provided in a tapered shape as shown in FIG. 7B.
  • the electrode pillar 200 is formed on the ceramic body 100. During the process, cracks C may occur in the ceramic body 100 adjacent to the end of the electrode column 200 (the portion closest to the center of the ceramic body 100).
  • FIG. 8 is a cross-sectional view illustrating another embodiment of FIG. 2 .
  • the first lower electrode 310 is configured such that the center of the cross section is closer to the center of the ceramic body 100 than one side (right side) of the ceramic body 100
  • the second lower electrode 320 is configured such that the center of the cross section is closer to the center of the ceramic body 100 than the other side surface (left side) of the ceramic body 100 . That is, in the embodiment shown in FIG. 8 , the distance D2 between the first lower electrode 310 and the second lower electrode 320 is shorter than the distance D1 in the embodiment shown in FIG. 2 .
  • the distance between the first electrode column 210 and the second electrode column 220 electrically connected to each of the lower electrodes 310 and 320 can be changed. And based on this, the intended capacitance can be stored.
  • FIG. 9 is a flowchart illustrating a method of manufacturing a multilayer ceramic capacitor 10 according to an embodiment of the present invention.
  • the method of manufacturing the multilayer ceramic capacitor 10 includes manufacturing a ceramic body 100 (S100); Forming the electrode pillar 200, forming the first electrode pillar 210 and the second electrode pillar 220 disposed from the lower surface of the ceramic body 100 toward the inner center of the ceramic body 100 (S200) ); and forming a lower electrode 300 on the lower surface of the ceramic body (S300).
  • the ceramic body 100 may be formed by stacking a plurality of dielectrics, compressing them with heat, and then sintering them. Internal electrodes may be formed inside the ceramic body 100 without disposing them.
  • the electrode pillar 200 may be formed by irradiating the lower surface of the ceramic body 100 with a laser to form a hollow groove and filling the hollow groove with metal.
  • the first electrode pillar 210 and the second electrode pillar 220 may be formed by irradiating laser beams on both sides of the lower surface of the ceramic body 100 at predetermined intervals.
  • the laser is irradiated after sintering the ceramic body 100, even if the distance between the first electrode pillar 210 and the second electrode pillar 200 is narrowed, it can be accurately formed at the intended position, and at the same time, the ceramic body ( 100) may not be cracked.
  • the electrode pillars 200 are formed by irradiating laser after the ceramic body 100 is hardened by firing, the diameter and length of each electrode pillar 200 are constant even when a plurality of electrode pillars 200 are formed. and the distance between the electrode pillars 200 can also be maintained constant. Due to this, the capacitance of the capacitor can be reduced in error from the expected value before the user produces the embodiment of the present invention.
  • the hollow hole is hollow to easily fill the metal.
  • a metal layer (not shown) may be formed on the inner surface of the groove.
  • the metal layer 400 may be formed on the inner surface of the electrode pillar 200 so that the metal can be easily filled even when the inside of the electrode pillar 200 is filled with metal.
  • the material constituting the metal layer inside the hollow groove or the metal layer 400 inside the electrode column 200 may be different from the metal filled in the hollow groove or the electrode column 200, but it does not have to be different, and the electrode column It may be the same material as the metal forming 200.
  • the metal layer formed on the inner surface of the hollow groove formed by irradiating a laser or the inner surface of the electrode pillar 200 may be formed by depositing a metal using a deposition method such as sputtering.
  • Sputtering is a type of vacuum deposition method that generates plasma at a relatively low degree of vacuum to accelerate ionized gas such as argon to collide with a target to eject target atoms to form a film on a nearby substrate.
  • the metal layer when the metal layer is provided on the inner surface of the hollow groove or the inner surface of the electrode pillar 200, it may be easier to fill the hollow groove or the electrode pillar 200 with metal. Due to this, when the electrode pillars are formed by filling each electrode pillar 200 with metal, the lengths of the electrode pillars may be maintained constant.
  • the lower electrode 300 may be formed by coating or printing a conductive material on the lower surface of the ceramic body 100 .
  • the material forming the lower electrode 300 is as described above.
  • the first lower electrode 310 and the second lower electrode 320 may be formed on both sides of the lower surface of the ceramic body 100 .
  • the first lower electrode 310 may be formed such that the first electrode pillar 210 is disposed adjacent to the end, and the second lower electrode 320 has the second electrode pillar 220 adjacent to the end. It can be formed to be placed.
  • the first lower electrode 310 may be configured so that the center of the cross section of the first lower electrode 310 is closer to the center of the ceramic body 100 than one side of the ceramic body 100 .
  • the second lower electrode 320 may be configured such that the center of the cross section of the second lower electrode 320 is closer to the center of the ceramic body 100 than the other side surface of the ceramic body 100 . That is, when the gap between the first electrode pillar 210 and the second electrode pillar 220 is formed narrowly, the gap between the first lower electrode 310 and the second lower electrode 320 is also formed to be narrow correspondingly. It can.
  • FIG. 10 is a perspective view illustrating a state in which a multilayer ceramic capacitor 10A according to another embodiment of the present invention is mounted on a circuit board 600 .
  • a multilayer ceramic capacitor 10A according to another embodiment of the present invention includes a ceramic body 100 and a lower electrode 300 .
  • the ceramic body 100 is formed by stacking a plurality of dielectric layers.
  • the dielectric layer includes a material capable of obtaining capacitance. For example, ceramic powder, ceramic additives, and the like may be included.
  • the dielectric layer may also be composed of a ceramic green sheet, and the thickness of the dielectric layer may be arbitrarily changed according to the capacitance design of the embodiment of the present invention.
  • the shape of the ceramic body 100 is not particularly limited, but may be formed in a hexahedral shape as shown. Although the edges are not completely straight due to high temperatures during the manufacturing process, they may have a substantially hexahedral shape.
  • the lower electrode 300 is formed on the lower surface of the ceramic body 100 .
  • the material forming the lower electrode 300 is not particularly limited, and may be formed using, for example, a conductive material including silver, copper, lead, platinum, or nickel.
  • the lower electrode 300 may be formed of a three-layer structure of copper, silver-epoxy, and nickel. Tin can also be used instead of nickel. In this case, the silver-epoxy can absorb an external force applied to the lower electrode 300 to prevent cracks from occurring in the ceramic body 100 .
  • the lower electrode 300 may be seated on the circuit pattern 610 of the circuit board 600 and bonded with solder 500 .
  • a process of bonding the lower electrode 300 to the circuit pattern 610 is called soldering.
  • the solder 500 may ride up on the outer surface of the lower electrode 300 and may also partially cover the outer surface of the ceramic body 100 .
  • the solder 500 is made of a material having excellent mechanical properties and electrical conductivity.
  • it may be composed of a lead-tin alloy or the like.
  • FIG. 11 is a cross-sectional view taken along line A-A' of FIG. 10, and FIG. 12 is a bottom view of FIG.
  • the lower electrode 300 is disposed on the lower surface of the ceramic body 100 as described above.
  • the lower electrode 300 may be formed by printing or coating a lower electrode material on the lower surface of the ceramic body 100 made of a dielectric material.
  • the lower electrode 300 includes a first lower electrode 310 and a second lower electrode 320.
  • the first lower electrode 310 and the second lower electrode 320 are formed on both sides of the lower surface of the ceramic body 100 .
  • the lower electrode 300 includes through holes 311 and 312 formed therethrough in a height direction.
  • a plurality of through holes 311 and 312 may be provided.
  • hollow grooves 111 and 112 are provided in the ceramic body 100 .
  • the hollow grooves 111 and 112 correspond to the hollow grooves (not shown) formed on the lower surface of the ceramic body 100 to form the electrode pillar 200 in the above-described embodiment of FIG. 2 .
  • the hollow grooves 111 and 112 are recessed on the lower surface of the ceramic body 100, and the outer circumferences of the hollow grooves 111 and 112 are formed at positions corresponding to the outer circumferences of the through holes 311 and 312. . That is, the through holes 311 and 312 and the hollow grooves 111 and 112 communicate with each other. Therefore, in a soldering process to be described later, the solder 500 may flow into the hollow grooves 111 and 112 through the through holes 311 and 312 .
  • the depression length (depth) of the hollow grooves 111 and 112 is formed to be 1/5 or more to 1/3 or less of the height of the ceramic body 100 . If the depression length of the hollow grooves 111 and 112 is one-third or more of the height of the ceramic body 100 or is provided in the form of a hole completely penetrating the ceramic body 100, the ceramic body 100 ) may cause cracks, which may cause durability problems.
  • Such a durability problem is to prevent cracks from occurring in the ceramic body 100 by limiting the recessed length of the hollow grooves 111 and 112 to 1/5 or more to 1/3 or less of the height of the ceramic body 100. can do.
  • the inside of the hollow grooves 111 and 112 is filled with the solder 500 through the through holes 311 and 312 during the soldering process, and the lower electrode 300 and electrically connected It is also electrically connected to internal electrodes 200 to be described later.
  • the metal layer 130 may be formed on inner surfaces of the hollow grooves 111 and 112 and the through holes 311 and 312 so that the solder 500 can be filled to the inner ends of the hollow grooves 111 and 112.
  • the molten solder 500 can be easily introduced to the inner ends of the hollow grooves 111 and 112 by capillarity.
  • a plurality of through holes 311 and 312 may be provided, and specifically, a plurality of through holes 310 and 320 may be disposed at predetermined intervals along the longitudinal direction of the lower electrodes 310 and 320 .
  • a plurality of hollow grooves 111 and 112 are disposed to communicate with each of the plurality of through holes 311 and 312 disposed at predetermined intervals along the longitudinal direction of the lower electrodes 310 and 320 .
  • the solder 500 can flow into the plurality of through holes 311 and 312 and the hollow grooves 111 and 112, the gap between the first and second lower electrodes 310 and 320 and the ceramic body 100 bonding strength can be further strengthened.
  • the through holes 311 and 312 include a first through hole 311 and a second through hole 312 .
  • the first through hole 311 is formed in the first lower electrode 310 and the second through hole 312 is formed in the second lower electrode 320 .
  • the hollow grooves 111 and 112 include a first hollow groove 111 and a second hollow groove 112 .
  • the first hollow groove 111 is formed at a position corresponding to the first through hole 311, that is, at a position overlapping the first through hole 311 in the vertical direction, and communicates with it. It is formed at a position corresponding to the two through holes 312, that is, at a position overlapping the second through hole 312 in the vertical direction, and communicates therewith.
  • the hollow groove 111, 112 is referred to as a second metal layer.
  • FIG. 13 is a cross-sectional view illustrating an embodiment in which an internal electrode 200A is added to FIG. 11 .
  • the multilayer ceramic capacitor 10A may further include internal electrodes 200A.
  • the internal electrode 200A is disposed inside the ceramic body 100 and is electrically connected to the lower electrode 300 through a via.
  • the material of the internal electrode 200A is not particularly limited as long as it is made of a conductive material capable of storing and discharging electric charges.
  • a conductive material capable of storing and discharging electric charges.
  • it may be composed of silver, lead, platinum, nickel, copper, or a combination thereof, but is not limited to the examples listed therein.
  • the internal electrode 200A includes a first internal electrode 210A and a second internal electrode 220A.
  • the first internal electrode 210A and the second internal electrode 220A are a pair of electrodes having different polarities, and a dielectric layer is disposed between the first internal electrode 210A and the second internal electrode 220A.
  • the first internal electrode 210A and the second internal electrode 220A are filled in the metal layer 130 formed on the inner surface of the hollow grooves 111 and 112 and the through holes 311 and 312, respectively, and the metal layer 130.
  • Each of the first lower electrode 310 and the second lower electrode 320 are electrically connected through the solder 500 .
  • first internal electrode 210A may be electrically connected through the end of the first hollow groove 111
  • second internal electrode 220A may be electrically connected through the end of the second hollow groove 112. there is.
  • the first internal electrode 210A and the second internal electrode of the multilayer ceramic capacitor 10A according to the illustrated embodiment (220A) should be spaced apart.
  • the first hollow groove 111 and the second hollow groove 112 have different recessed lengths (depths) from each other. Accordingly, the first internal electrode 210A and the second internal electrode 220A may be formed in different positions inside the ceramic body 100, and the first internal electrode 210A and the second internal electrode 220A may be formed at different positions. ) can be configured to be spaced apart.
  • the first internal electrode 210A is biasedly disposed on one side of the inside of the ceramic body 100
  • the second internal electrode ( 220A) is disposed biased on the other side of the inside of the ceramic body 100.
  • an overlap region in which the first internal electrode 210A and the second internal electrode 220A overlap each other is formed in the central region of the ceramic body 100 .
  • the overlap region in which the first internal electrode 210A and the second internal electrode 220A vertically overlap constitutes an active region and may serve as a capacitor (capacitor or condenser).
  • Multilayer ceramic capacitors have components of Equivalent Series Resistance (ESR) and Equivalent Series Inductance (ESL) in addition to the capacitance component. Since it is a factor, its value needs to be low.
  • ESR Equivalent Series Resistance
  • ESL Equivalent Series Inductance
  • the function of the capacitor can be improved by shortening the current path by forming the depression length of the hollow grooves 111 and 112 to be 1/5 or more to 1/3 of the height of the ceramic body 100.
  • FIG. 14 is a cross-sectional view of FIG. 13 viewed from the BB′ direction of FIG. 12 .
  • a plurality of hollow grooves 101 and through holes 301 are arranged at predetermined intervals.
  • the hollow groove 101 collectively refers to the first hollow groove 111 and the second hollow groove 112
  • the through hole 301 collectively refers to the first through hole 311 and the second through hole 312.
  • the through hole 301 may have a diameter of 2/3 or more of the thickness of the lower electrode 300 and less than or equal to the thickness of the lower electrode 300 .
  • the hollow groove 101 may also have a diameter corresponding to that of the through hole 311 and may be formed to be 2/3 or more of the thickness of the lower electrode 300 to less than or equal to the thickness of the lower electrode 300 .
  • FIG. 15 is a cross-sectional view showing another embodiment of a form in which a discharge port is added to FIG. 13 .
  • a discharge port 120 is formed on both sides of the ceramic body 100 .
  • the outlet 130 may be formed to communicate with the hollow grooves 111 and 112 by penetrating the side surface of the ceramic body 100 so as to be perpendicular to the hollow grooves 111 and 112 .
  • the outlet 120 forms a path through which air generated during a process in which the molten solder 500 flows into the hollow grooves 111 and 112 and the temperature is lowered during the soldering process is discharged.
  • a plurality of outlets 120 may be formed at predetermined intervals as needed. Also, although not shown, the location of the outlet 120 is not limited to the side surface of the ceramic body 100, and is connected to the hollow grooves 111 and 112 to form a penetration toward the outer surface of the ceramic body 100. It could be.
  • the first hollow groove 111 may have a recessed length (depth) longer than that described in FIG. 11 . Therefore, the height of the end of the first hollow groove 111 is higher than the height at which the first internal electrode 210A is formed inside the ceramic body 100 . Due to this, the first hollow groove 111 may be formed through the first internal electrode 210A. That is, the end of the first hollow groove 111 may be positioned higher than the first internal electrode 210A inside the ceramic body 100 .
  • the second hollow groove 112 may have a recessed length longer than that described in FIG. 11 . Therefore, the height of the end of the second hollow groove 312 is higher than the height at which the second internal electrode 220A is formed inside the ceramic body 100 . Due to this, the second hollow groove 112 may be formed through the second internal electrode 220A. That is, the end of the second hollow groove 112 may be positioned higher than the second internal electrode 220A inside the ceramic body 100 .
  • the solder 500 flowing into the hollow grooves 111 and 112 during the soldering process stably electrically connects the lower electrode 300 and the internal electrode 200A.
  • FIG. 16 is another embodiment of FIG. 13, and FIG. 17 is a bottom view of FIG.
  • the multilayer ceramic capacitor 10A may further include coupling holes 302 and coupling grooves 102 .
  • the coupling hole 302 is formed through the lower electrode 300 along the height direction. At this time, the coupling hole 302 is formed at a position that does not overlap with the above-described through holes 311 and 312 .
  • the coupling groove 102 is recessed on the lower surface of the ceramic body 100 .
  • the outer circumference of the coupling groove 102 corresponds to the outer circumference of the coupling hole 302 and is formed at a position overlapping the coupling hole 302 in the vertical direction. At this time, the coupling groove 102 is formed in a position that does not overlap with the hollow grooves 111 and 112.
  • the via is formed by filling the through holes 311 and 312 and the hollow grooves 111 and 112 with the solder 500 during the soldering process.
  • the coupling groove 102 is filled.
  • the inner surface of the coupling groove 102 and the solder 500 are coupled. This means that the dielectric layer of the ceramic body 100 and the solder 500 are bonded. This may impart additional rigidity to the ceramic body 100 .
  • FIG. 18 is a cross-sectional view of another embodiment of FIG. 13, and FIG. 19 is a bottom view of FIG.
  • the illustrated embodiment includes vias 410A and 420A disposed apart from the hollow grooves 111 and 112 formed in the ceramic body 100, unlike the above-described embodiments.
  • the vias 410A and 420A electrically connect the lower electrodes 310 and 320 and the internal electrodes 210A and 220A to each other. Specifically, the first via 410A electrically connects the first lower electrode 310 and the first internal electrode 210A, and the second via 420A electrically connects the second lower electrode 320 and the second internal electrode. (220A) electrically connected.
  • the vias 410A and 420A in the illustrated embodiment have a higher current than the electrical connection structure between the lower electrodes 310 and 320 and the inner electrodes 210 and 220 through the hollow grooves 111 and 112 described in the previous embodiment.
  • the flow is stable.
  • FIG. 20 is a flowchart illustrating a method of manufacturing a multilayer ceramic capacitor according to the present invention
  • FIG. 21 is a perspective view illustrating a laminated state of ceramic bodies in step S100′ of FIG. 20 .
  • the method of manufacturing a multilayer ceramic capacitor according to the present invention includes forming a ceramic body 100 by stacking a plurality of dielectric layers having internal electrodes 200A (S100'), the ceramic body Forming the lower electrode 300 on the lower surface of the (100) (S200'), through-holes 311 and 312 in the lower electrode 300 and hollow grooves 111 and 112 in the ceramic body 100 to communicate with each other It includes the step of forming (S300').
  • forming the ceramic body (S100′) is performed by stacking a plurality of dielectric layers in the height direction of the ceramic body 100 and thermally compressing the plurality of dielectric layers.
  • the internal electrode 200A may be formed by printing a pattern in advance between the plurality of dielectric layers.
  • first internal electrode 210A and the second internal electrode 220A may be formed, and the first internal electrode 210A and the second internal electrode 220A are spaced apart from each other and formed to face each other.
  • the lower electrode 300 is formed on the lower surface of the ceramic body 100.
  • a lower electrode may be formed in a three-layer structure by sequentially coating copper, silver-epoxy, and nickel on the lower surface of the ceramic body 100 .
  • tin may be used instead of nickel.
  • heat treatment may be performed at a high temperature so that the lower electrode 300 can exhibit electrical characteristics.
  • the first lower electrode 310 and the second lower electrode 320 may be formed on both sides of the lower surface of the ceramic body 100, respectively, for the first lower electrode 310 and the second lower electrode 320. Detailed descriptions are the same as those described above, and thus will be omitted.
  • a through hole 301 is formed by radiating a laser to the fired lower electrode 300.
  • a plurality of through holes 301 may be formed at predetermined intervals along the longitudinal direction of the lower electrode 300 .
  • the hollow groove 101 is formed by irradiating a laser more deeply into the through hole 301 formed in the lower electrode 300. Similarly at this time, a plurality of hollow grooves 101 are formed at predetermined intervals. The hollow groove 101 communicates with the through hole 301 . At this time, the depression length (depth) of the hollow groove 101 is formed to be 1/5 or more to 1/3 or less of the height of the ceramic body 100 .
  • first hollow groove 111 is formed in the first lower electrode 310 and the second hollow groove 112 is formed in the second lower electrode 320. At this time, the first hollow groove 111 is depressed. The length and the recessed length of the second hollow groove 112 are formed differently.
  • the multilayer ceramic capacitor 10A of the present invention is mounted on the circuit board 600 through a soldering process.
  • the molten solder 500 flows into the through hole 301 of the lower electrode 300, flows into the hollow groove 101 through the through hole 301, and forms the lower electrode 300 and the internal electrode 200A. electrically connected
  • step S200′ includes a step of forming a coupling hole 302 that penetrates in the height direction of the lower electrode 300 and does not overlap with the through hole 301 at the same time in the lower electrode.
  • step S200' includes a step of forming a coupling groove 102 that is recessed on the lower surface of the ceramic body 100 to correspond to the outer circumference of the coupling hole 302 and does not overlap with the hollow groove 101. .
  • a metal layer may be formed by sputtering the inner surface of the through hole 301 in step S200′.
  • a metal layer may be formed by sputtering the inner surface of the hollow groove 101 .
  • the ceramic body 100 is not a conductive material, the molten solder 500 can easily flow into the hollow groove 101 by the through hole 301 and the metal layer 130 formed on the inner surface of the hollow groove 101. can
  • the metal layer 130 formed on the inner surface of the through hole 301 of the lower electrode 300 is defined as a first metal layer. Since the lower electrode 300 may be formed not in a single layer structure but in a two- or three-layer structure made of various materials, the molten solder 500 can easily pass through the through hole 301 due to the first metal layer. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명에 따른 적층 세라믹 커패시터는, 복수의 유전체층이 적층된 세라믹 본체; 상기 세라믹 본체의 하면에 형성되는 하부전극; 및 상기 세라믹 본체의 하면으로부터 상기 세라믹 본체의 내부 중심을 향하여 형성되는 전극기둥을 포함하고, 상기 전극기둥은, 상기 세라믹 본체의 하면의 일 측에 형성되는 제1 전극기둥; 및 상기 세라믹 본체의 하면의 타 측에 형성되는 제2 전극기둥을 포함하고, 상기 제1 전극기둥 및 상기 제2 전극기둥이 전극을 형성할 수 있다.

Description

적층 세라믹 커패시터
본 발명은 적층 세라믹 커패시터에 관한 것으로, 더욱 상세하게는 정밀한 저용량 값을 가지며, 하부전극과 유전체 사이 결합력이 강화된 적층 세라믹 커패시터에 관한 것이다.
최근 IT 기술의 발달로 적층 세라믹 커패시터(MLCC: Multi-Layer Ceramic Capacitor)의 수요가 크게 늘고 있다.
적층 세라믹 커패시터는 전기를 저장했다가 반도체 등 능동부품이 필요로 하는 만큼 전기를 안정적으로 공급하여 반도체가 원활하게 동작하도록 하는 부품이다. 적층 세라믹 커패시터는 전류를 일정하게 공급하여 반도체 등 부품이 망가지는 것을 막기 때문에 전자회로가 있는 제품 대부분에 탑재된다.
적층 세라믹 커패시터는 전자부품 중 가장 작은 크기지만 내부는 500~700층의 유전체와 전극이 겹쳐 있는데, 유전체가 많이 쌓일수록 전기를 많이 저장할 수 있다. 따라서 작은 공간에 유전체를 많이 쌓는 것이 제조방법에서 핵심 기술이다.
한편, 적층 세라믹 커패시터는 유전체, 내부전극, 외부 전극 등으로 구성되며, 마주보는 내부전극 사이에 전하가 축적된다. 그런데 빠른 응답이 요구되는 고주파의 경우에는 내부전극의 적층 수가 적거나 내부 전극이 없는 저용량 적층 세라믹 커패시터가 사용된다.
그런데 내부전극 적층 수가 적으면 인장강도가 약하므로, 외부전극과 회로기판의 전기적 연결을 위한 솔더링(납땜)과정에서 크랙이 발생하기 쉽다. 높은 수준의 내구성이 요구되는 적층 세라믹 커패시터에 크랙이 발생하는 경우 적층 세라믹 커패시터의 성능이 떨어지는 문제점이 있다.
또한, 종래의 적층 세라믹 커패시터는 100nF 이하의 저용량으로 제작하기 위하여 세라믹 커패시터 내부에 내부전극을 구비하지 않기도 한다. 그러나, 내부전극을 구비하지 않은 저용량 세라믹 커패시터의 경우 그 정전 용량 값이 특히 정교해야 할 필요성이 있지만, 종래의 저용량 세라믹 커패시터는 이러한 정교한 정전 용량 값을 만족시키기가 어려운 문제점이 있다.
한편, 적층 세라믹 커패시터는 높은 수준의 내구성이 요구되며, 특히 고온 고전압에 견딜 수 있어야하고, 진동 특성을 강화하는 등의 미세구조 설계 기술이 수반된다.
종래의 적층 세라믹 커패시터의 경우에는 등가 직렬 인덕턴스를 감소시키고, 실장 공간의 절약이 가능한 구조를 개시하고 있는 반면, 회로기판과 적층 세라믹 커패시터 간의 결합력을 강화할 수 있는 해결책은 언급하고 있지 않으며, 제조과정에서 세라믹 본체의 균열을 방지할 수 있는 해결기술에 대해서도 언급하고 있지 않은 문제점이 있다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된　종래 기술이 아닌 사항을 포함할 수 있다.
본 발명에서 해결하고자 하는 기술적 과제는 정전용량이 저용량이며, 정전용량의 오차가 작고 정교한 적층 세라믹 커패시터를 제공하는데 있다.
본 발명에서 해결하고자 하는 또 다른 기술적 과제는, 구멍을 관통 형성하여 외부전극을 형성하면 구조적으로 취약하고 강도가 약해지므로, 강도의 약화를 방지할 수 있는 적층 세라믹 커패시터를 제공하는데 있다.
본 발명에서 해결하고자 하는 또 다른 기술적 과제는, 유전체와 외부전극(하부전극) 간의 결합력이 강화된 적층 세라믹 커패시터를 제공하는데 있다.
본 발명에서 해결하고자 하는 또 다른 기술적 과제는, 내구성이 강화되어 균열을 방지할 수 있는 적층 세라믹 커패시터를 제공하는데 있다.
본 발명에서 해결하고자 하는 또 다른 기술적 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기한 기술적 과제를 해결하기 위한 본 발명의 적층 세라믹 커패시터는, 복수의 유전체층이 적층된 세라믹 본체와; 세라믹 본체의 하면에 형성되는 하부전극과; 세라믹 본체의 하면으로부터 세라믹 본체의 내부를 향하여 함몰 형성되는 중공홈을 포함한다.
적층 세라믹 커패시터는 중공홈에 형성되는 전극기둥을 더 포함하고, 전극기둥은 세라믹 본체의 하면의 일 측에 형성되는 제1 전극기둥과, 세라믹 본체의 하면의 타 측에 형성되는 제2 전극기둥을 포함하며, 제1 전극기둥 및 상기 제2 전극기둥이 전극을 형성할 수 있다.
하부전극은 세라믹 본체의 하면의 양측에 형성되는 제1 하부전극 및 제2 하부전극을 포함하고, 제1 전극기둥 및 제2 전극기둥은 세라믹 본체의 하면에 대칭되는 위치에서 서로 마주보도록 형성될 수 있다.
전극기둥은 길이 방향이 세라믹 본체의 높이 방향과 평행하고, 전극기둥의 길이 방향에 수직한 단면의 직경이 세라믹 본체의 내부 중심을 향할수록 점차 줄어드는 형태로 형성될 수 있다.
제1 전극기둥은 제1 하부전극의 길이 방향을 따라 복수 개가 배치되고, 제2 전극기둥은 제2 하부전극의 길이 방향을 따라 복수 개가 배치되며, 각각의 제2 전극기둥은 대응되는 각각의 제1 전극기둥과 같은 간격을 유지할 수 있다.
전극기둥은 표면에 금속층이 구비될 수 있다.
전극기둥은 길이가 세라믹 본체의 높이의 절반 이하로 형성될 수 있다.
적층 세라믹 커패시터는, 세라믹 본체의 내부에 서로 대향하도록 배치되는 복수의 내부전극을 포함하고, 하부전극은 높이 방향으로 관통 형성되는 관통홀을 포함하며, 세라믹 본체는 관통홀에 연통되어 세라믹 본체의 내부에 형성되는 중공홈을 포함할 수 있다.
하부전극은 세라믹 본체의 하면의 양측에 형성되는 제1 하부전극 및 제2 하부전극을 포함하며, 관통홀은 제1 하부전극에 형성되는 제1 관통홀과 제2 하부전극에 형성되는 제2 관통홀을 포함하고, 중공홈은 제1 관통홀에 대응되도록 형성되는 제1 중공홈과 제2 관통홀에 대응되도록 형성되는 제2 중공홈을 포함하되, 제1 중공홈과 제2 중공홈은 길이가 서로 다를 수 있다.
내부전극은 제1 중공홈과 연결되는 제1 내부전극 및 제2 중공홈과 연결되는 제2 내부전극을 포함하며, 제1 내부전극은 세라믹 본체의 내부의 일측면에 편향되어 배치되고, 제2 내부전극은 세라믹 본체의 내부의 타측면에 편향되어 배치될 수 있다.
제1 내부전극과 제2 내부전극은 오버랩 영역이 형성될 수 있다.
관통홀은 직경이 하부전극의 두께의 3분의 2이상 내지 하부전극의 두께 이하로 형성될 수 있다.
중공홈은 직경이 하부전극의 두께의 3분의 2 이상 내지 하부전극의 두께 이하로 형성될 수 있다.
관통홀은 하부전극의 길이 방향을 따라 소정 간격으로 복수 개가 배치되고, 중공홈은 각각의 관통홀과 연통되도록 복수 개가 배치될 수 있다.
중공홈은 길이가 세라믹 본체의 높이의 5분의 1 이상 내지 3분의 1 이하로 형성될 수 있다.
관통홀은 내면에 제1 금속층이 형성되고, 중공홈은 내면에 제2 금속층이 형성될 수 있다.
하부전극은 높이 방향으로 관통 형성되면서 관통홀과 오버랩되지 않는 결합홀을 포함할 수 있고, 세라믹 본체는 세라믹 본체의 하면에 함몰 형성되며 결합홀의 외주에 대응되고 중공홈과 오버랩되지 않는 결합홈을 포함할 수 있다.
세라믹 본체는 세라믹 본체의 측면과 중공홈을 관통하도록 형성되는 배출구를 포함할 수 있다.
세라믹 본체는 세라믹 본체의 하면에 중공홈과 이격되어 배치되며 하부전극과 전기적으로 연결되는 비아를 포함하고, 비아는 제1 하부전극과 전기적으로 연결되는 제1 비아와 및 제2 하부전극과 전기적으로 연결되는 제2 비아를 포함할 수 있다.
본 발명에 따르면, 다음과 같은 효과가 발생할 수 있다.
먼저, 세라믹 본체를 소결하고 나서 레이저 등을 이용하여 하면에 전극기둥을 형성하므로, 전극기둥은 오차 없이 사용자가 의도한대로 정확한 위치에 형성될 수 있다. 따라서 제1 전극기둥과 제2 전극기둥과의 간격이 일정하게 유지되어 정전용량이 오차 없이 일정하게 유지되어 복수 개가 형성될 수 있다. 따라서 정확한 커패시터 값이 제공될 수 있다.
또한, 세라믹 본체를 소결한 후 레이저로 전극기둥을 형성하므로 전극기둥의 길이를 정확하게 유지할 수 있다. 따라서 제1 전극기둥과 제2 전극기둥이 형성하는 정전용량이 오차 없이 일정하게 유지될 수 있다.
또한, 전극기둥의 깊이가 세라믹 본체의 높이의 절반 이하로 형성될 수 있어, 세라믹 본체에 관통되는 홀이 형성되지 않으므로, 본 발명의 강도가 약화되지 않는다. 그리고 관통되어 비아가 형성되는 경우에 비하여 상대적으로 전류 경로가 짧으므로 ESL을 낮출 수 있어 커패시터의 기능이 향상될 수 있다.
또한, 전극기둥의 길이 방향에 수직한 단면의 직경이 세라믹 본체의 중심을 향할수록 감소하므로, 전극기둥과 맞닿는 세라믹 본체의 내면에 균열이 생기는 것을 방지할 수 있다. 따라서 본 발명의 구조적 안정성이 유지될 수 있다.
또한, 전극기둥은 하부전극과 직접적으로 통전 연결된다. 따라서 등가 직렬 저항이 직접적으로 연결되지 않는 경우에 비하여 작게 형성되므로, 발열이 줄어 내구성이 향상될 수 있다.
또한, 본 발명은 관통홀과 중공홈을 솔더링 과정을 통하여 채움으로써 비아가 형성된다. 이로 인해 솔더와 세라믹 본체 사이에 배치되는 하부전극이 고정되므로, 전기적으로 연결되는 것과 동시에 하부전극과 세라믹 본체의 결합력이 강화될 수 있다.
또한, 본 발명은 결합홀과 결합홈을 별도로 구비한다. 결합홀과 결합홈은 각각 관통홀과 중공홈에 오버랩되지 않고 별도로 구비된다. 이로 인해, 결합홀과 결합홈에도 솔더링 과정을 통하여 솔더가 채워짐으로써 하부전극과 세라믹 본체 사이 결합력이 더욱 강화될 수 있다.
또한, 본 발명은 중공홈의 함몰 길이가 세라믹 본체의 높이의 5분의 1 이상 내지 3분의 1 이하로 형성된다. 이로 인해, 세라믹 본체에 크랙 등 균열이 생기는 것을 방지할 수 있어 본 발명의 내구성이 강화될 수 있다.
또한, 중공홈의 함몰 길이가 상술한 바와 같이 제한되면, 비아의 길이가 짧게 형성된다. 따라서, 전류 경로가 짧아지므로 등가직렬저항이 작아져 커패시터의 기능이 개선될 수 있다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예에 의한 적층 세라믹 커패시터를 도시한 사시도이다.
도 2는 도 1의 선 A-A'에 대한 단면도이다.
도 3은 도 1의 저면도이다.
도 4는 도 3의 다른 실시 예를 도시한 저면도이다.
도 5는 제1 전극기둥과 제2 전극기둥 간에 정전 용량(C)을 형성하는 것을 설명하기 위한 개념도이다.
도 6은 도 4의 선 B-B'에 대한 단면도이다.
도 7a는 전극기둥의 끝 단과 인접한 세라믹 본체의 내부에 균열이 발생한 상태를 나타내는 단면도이다.
도 7b는 도 6의 다른 실시 예를 도시한 단면도이다.
도 8은 도 2의 다른 실시 예를 도시한 단면도이다.
도 9는 본 발명의 실시 예에 의한 적층 세라믹 커패시터의 제조방법을 도시한 순서도이다.
도 10은 본 발명의 또 다른 실시 예에 따른 적층 세라믹 커패시터의 사시도이다.
도 11은 도 10의 A-A'에 대한 단면도이다.
도 12는 도 10의 저면도이다.
도 13은 도 11에 내부전극을 부가한 실시 예의 단면도이다.
도 14는 도 13을 도 12의 B-B' 방향에서 바라본 단면도이다.
도 15는 도 13에 배출구를 부가한 다른 실시 예의 단면도이다.
도 16은 도 13에 결합홀 및 결합홈를 부가한 다른 실시 예의 단면도이다.
도 17은 도 16의 저면도이다.
도 18은 도 13의 또 다른 실시 예의 단면도이다.
도 19는 도 18의 저면도이다.
도 20은 본 발명의 또 다른 실시 예에 따른 적층 세라믹 커패시터의 제조방법을 나타내는 순서도이다.
도 21은 도 20의 S100'단계에서 세라믹 본체의 적층 상태를 나타내는 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시 예들에 제한되는 것이 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야의 통상의 기술자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 특정 실시 예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
본 명세서에서 사용되는 "포함한다" 및/또는 "포함하는"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2"등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하의 설명에서 사용되는 “수평 방향”이라는 용어는 상측 또는 하측 방향의 위치가 변화되지 않는 상태의 전방 측, 후방 측, 좌측 또는 우측 방향을 의미하고, 이하의 설명에서 사용되는 “수직 방향”이라는 용어는 전방 측, 후방 측, 좌측 또는 우측 방향의 위치가 변화되지 않는 상태의 상측 또는 하측 방향을 의미한다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있으며, 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예를 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 적층 세라믹 커패시터(10)를 도시한 사시도이다.
도 1을 참조하면, 적층 세라믹 커패시터(10)는 세라믹 본체(100) 및 하부전극(300)을 포함한다.
세라믹 본체(100)는 복수의 유전체층이 적층되어 구성된다. 상기 유전체층은 정전용량을 얻을 수 있는 물질을 포함한다. 예를 들어, 세라믹 분말, 세라믹 첨가제 등을 포함할 수 있다. 상기 유전체층은 또한 세라믹 그린 시트로 구성될 수 있고, 상기 유전체층의 두께는 본 발명의 실시 예의 용량 설계에 맞추어 임의로 변경할 수 있다.
세라믹 본체(100)는 형상에 있어 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상으로 이루어질 수 있다. 제조 과정에서 고온 등에 의하여 모서리가 완전한 직선은 아니지만 실질적으로 육면체의 형상을 가질 수 있다.
하부전극(300)은 세라믹 본체(100)의 하면에 형성된다. 하부전극(300)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은, 구리, 납, 백금, 니켈 등을 포함하는 도전성 물질을 사용하여 형성될 수 있다.
또한 하부전극(300)은 도시된 바는 없으나 구리, 은-에폭시, 니켈의 3층 구조로 형성될 수 있다. 니켈 대신 주석을 사용할 수도 있다. 이때, 은-에폭시는 하부전극(300)에 가해지는 외부 힘을 흡수하여 세라믹 본체(100)에 균열이 생기는 것을 방지할 수 있다.
하부전극(300)은 세라믹 본체(100)의 하면의 양측에 형성되는 제1 하부전극(310) 및 제2 하부전극(320)을 포함한다. 제1 하부전극(310)과 제2 하부전극(320)은 세라믹 본체(100)의 하면의 양측에 하부전극 재료를 인쇄 또는 도포하여 형성할 수 있다.
이때 제1 하부전극(310)과 제2 하부전극(320) 간에 정전용량(Capacitance)을 형성할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
도 2는 도 1의 선 A-A'에 대한 단면도이며, 도 3은 도 1의 저면도이다.
도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 적층 세라믹 커패시터(10)는 전극기둥(200)을 포함한다.
전극기둥(200)은 세라믹 본체(100)의 하면으로부터 세라믹 본체(100)의 중심을 향하여 형성된다. 구체적으로 전극기둥(200)의 길이 방향이 세라믹 본체(100)의 높이 방향과 평행하도록 형성된다. 이는 전극기둥(200)의 길이 방향의 중심축에 수직한 단면이 세라믹 본체(100)의 높이 방향과 수직하도록 배치됨을 의미한다. 이 때 전극기둥(200)의 길이 방향은 도 1에 도시된 좌표계의 상하 방향으로 정의하며, 세라믹 본체(100)의 높이 방향 또한 도 1에 도시된 좌표계의 상하방향으로 정의한다.
전극기둥(200)은 세라믹 본체(100)의 하면에 레이저 등을 조사하여 중공홈(미도시)을 형성하고, 상기 형성된 중공홈에 금속을 채워서 형성할 수 있다. 이때, 중공홈에 채워지는 금속이 중공홈의 내부 끝까지 채워질 수 있도록, 중공홈의 내면에 금속층(미도시)이 형성될 수 있다. 상기 금속층은 중공홈의 내면을 스퍼터링하여 형성할 수 있다.
이와 같이 중공홈 내부에 금속층이 형성되면 용융된 금속이 모세관 현상에 의해 중공홈 내부로 수월하게 유입될 수 있다. 이때, 상기 금속층을 구성하는 재료는 전극기둥(200)의 재료와 같거나 다를 수 있다.
전극기둥(200)은 내부가 빈 파이프 형상일 수 있으며, 파이프 형상의 전극기둥(200) 내부에 금속이 채워질 수 있다. 이때 전극기둥(200) 내부에 금속을 수월하게 채우기 위하여 전극기둥(200)의 내면에 금속층(400)을 형성할 수 있다.
전극기둥(200)은 제1 전극기둥(210) 및 제2 전극기둥(220)을 포함한다. 제1 전극기둥(210)은 세라믹 본체(100)의 하면의 일 측에 형성되며, 제2 전극기둥(220)은 세라믹 본체(100)의 하면의 타 측에 형성된다.
즉, 제1 전극기둥(210)과 제2 전극기둥(220)은 각각의 길이 방향(상하방향)이 서로 평행하도록 이격 배치된다. 이로 인해, 제1 전극기둥(210)과 제2 전극기둥(220) 간에 전극이 형성될 수 있다. 따라서, 제1 전극기둥(210)과 제2 전극기둥(220) 간에 정전용량이 형성될 수 있다.
한편, 정전용량과 관련하여 앞서 설명한 바와 같이 제1 하부전극(310)과 제2 하부전극(320) 간에 정전용량(Capacitance)을 형성할 수 있다. 이때 제1 하부전극(310)과 제2 하부전극(320) 사이 간격 D1을 조절하면 정전용량을 조절할 수 있다. 이 경우, 제1 하부전극(310)과 제2 하부전극(320)이 형성하는 정전용량은 저용량인데, 이는 빠른 응답이 요구되는 고주파에 사용되기 적합하다. 제1 전극기둥(210)과 제2 전극기둥(220) 간에 형성되는 정전용량 또한 저용량의 정전용량을 형성할 수 있다.
제1 전극기둥(210)은 제1 하부전극(310)의 일측 끝 단에 인접하게 배치될 수 있고, 제2 전극기둥(220)은, 제2 하부전극(320)의 일측 끝 단에 인접하게 배치될 수 있다.
즉, 제1 전극기둥(210)과 제2 전극기둥(220)은 제1 하부전극(310)과 제2 하부전극(320)의 서로 대향하는 두 끝단 위치에 배치되므로, 서로 마주보는 제1 전극기둥(210)과 제2 전극기둥(220)의 간격이 가깝게 형성될 수 있다. 따라서, 두 전극기둥 간의 간격이 멀 때 보다 상대적으로 더 많은 전하를 축적할 수 있다.
전극기둥(200)은 하부전극(300)과 전기적으로 연결된다. 이때 전극기둥(200)이 하부전극(300)으로부터 바로 연결되기 때문에 등가 직렬 저항(ESR: Equivalent Series Resistance)의 크기가 바로 연결되지 않는 경우보다 저항의 크기가 작다. 등가 직렬 저항이 작으면 발열량이 감소할 수 있으므로 실시 예의 내구성(수명)이 향상되는 효과가 발휘된다.
전극기둥(200)과 하부전극(300)의 원활한 전기적 연결을 위하여, 전극기둥(200)은 내면에 금속층(400)이 구비될 수 있다. 이때, 금속층(400)은 스퍼터링 등의 증착법을 활용하여 전극기둥(200)의 내면에 금속을 증착시켜 형성할 수 있다. 이와 같이 전극기둥(200) 내면에 금속층(400)을 형성하면 전극기둥(200) 내부에 금속을 채우는 것이 용이해질 수 있다.
이때, 금속층(400)을 구성하는 재료는, 전극기둥(200)에 채워지는 금속의 재료와 다를 수 있으나, 반드시 달라야하는 것은 아니며, 전극기둥(200)을 형성하는 금속과 동일한 재료일 수도 있다.
도 4는 도 3의 다른 실시 예를 도시한 단면도이며, 도 5는 제1 전극기둥(210)과 제2 전극기둥(220) 간에 정전 용량을 형성하는 것을 설명하기 위한 개념도이고, 도 6은 도 4의 선 B-B'에 대한 단면도이다.
도 4 내지 도 6을 참조하면, 제1 전극기둥(210)은 세라믹 본체(100)의 하면의 일 측(도 1에 도시된 좌표계의 우측)에, 세라믹 본체(100)의 길이 방향(도 1에 도시된 좌표계의 전후방향)을 따라 간격으로 복수 개가 형성될 수 있다. 상기 길이 방향은 제1 하부전극(310)의 길이 방향이기도 하다. 이때 제1 전극기둥(210)간의 간격은 사용자가 요구하는 정전용량에 따라 변경될 수 있다.
제2 전극기둥(220)은, 세라믹 본체(100)의 하면의 타 측(도 1에 도시된 좌표계의 좌측)에, 세라믹 본체(100)의 길이 방향(도 1에 도시된 좌표계의 전후방향)을 따라 복수 개가 형성될 수 있다. 상기 길이 방향은 제2 하부전극(320)의 길이 방향이기도 하다.
이때 각각의 제1 전극기둥(210)과 제2 전극기둥(220)은 서로 대응되는 위치에 구비되는 바, 이는 각각의 제1 전극기둥(210)과 제2 전극기둥(220)이 세라믹 본체(100)의 좌우 방향 모서리와 평행한 가상선(L1) 위에 구비되는 것을 의미한다. 상기 가상선 위에 형성되는 제1 전극기둥(210)과 제2 전극기둥(220)은 상술한 정전 용량을 형성할 수 있다.
한편 복수 개의 제1 전극기둥(210)들의 제1 전극기둥(210) 사이 간격과 복수 개의 제2 전극기둥(220)들의 제2 전극기둥(220) 사이의 간격은 동일하게 형성된다. 즉, 서로 대응되는 제1 전극기둥(210)과 제2 전극기둥(220)이 동시에 생기므로, 여러 개의 커패시터가 구비되는 것과 동일한 효과를 발휘한다.
전극기둥(200)은 그 길이가 세라믹 본체(100)의 높이의 절반(1/2) 이하로 형성될 수 있다. 만약 전극기둥(200)이 세라믹 본체(100)를 관통하는 홀의 형태로 형성된다면, 세라믹 본체(100)가 구조적으로 취약해져 강도가 약해질 수 있다. 따라서 전극기둥(200)의 길이(높이)를 세라믹 본체(100)의 높이의 절반 이하로 형성하면 세라믹 본체(100)의 구조적 안정성을 유지할 수 있다.
또한, 전극기둥(200)의 길이가 세라믹 본체(100)의 높이의 절반 이하로 형성되는 경우에는, 전극기둥(200)이 세라믹 본체(100)의 높이 방향으로 관통 형성되는 경우에 비하여의 전류 경로가 짧게 형성되는 것과 마찬가지이며, 이는 등가 직렬 인덕턴스(ESL: Equivalent Series Inductance)를 낮출 수 있어 커패시터의 기능을 향상시킬 수 있다.
도 7a는 전극기둥(200)의 끝 단과 인접한 세라믹 본체의 내부에 균열이 발생한 상태를 나타내는 단면도이며, 도 7b는 도 6의 다른 실시 예를 도시한 단면도이다.
도 7a 및 도 7b 참조하면, 전극기둥(200)의 길이 방향에 수직한 단면의 직경은 세라믹 본체(100)의 중심을 향할수록 점차 줄어들 수 있다. 즉, 전극기둥(200)은 도 7b와 같이 테이퍼진 형상으로 구비될 수 있다.
만약 전극기둥(200)의 길이 방향에 수직한 단면의 직경이 전극기둥(200)의 길이에 관계없이 일정하다면, 도 7a에 도시된 바와 같이, 세라믹 본체(100)에 전극기둥(200)을 형성하는 과정에서, 전극기둥(200)의 끝 단(세라믹 본체(100)의 중심에 가장 가까운 부분)에 인접한 세라믹 본체(100)의 내부에 균열(C)이 발생할 수 있다.
따라서 도 7b에 도시된 것처럼, 전극기둥(200)의 길이 방향에 수직한 단면의 직경이 세라믹 본체(100)의 내부 중심을 향할수록 점차 줄어드는 테이퍼진 형상으로 형성하면, 전극기둥(200)과 맞닿는 세라믹 본체(100)의 내부에 균열이 생기는 것을 방지할 수 있어 커패시터의 구조적인 안정성이 유지될 수 있다.
도 8은 도 2의 다른 실시 예를 도시한 단면도이다.
도 8을 참조하면, 도시된 실시 예에서 제1 하부전극(310)은, 단면의 중심이 세라믹 본체(100)의 일 측면(우측)보다 세라믹 본체(100)의 중심에 더 가깝도록 구성되며, 제2 하부전극(320)은, 단면의 중심이 세라믹 본체(100)의 타 측면(좌측)보다 세라믹 본체(100)의 중심에 더 가깝도록 구성된다. 즉, 도 8에서 도시된 실시 예에서 제1 하부전극(310)과 제2 하부전극(320) 사이의 간격 D2는 도 2의 실시 예의 간격 D1보다 짧은 것을 의미한다.
이에 따라 제1 전극기둥(210)과 제2 전극기둥(220)에 구비된 비아 기둥 간의 간격도 짧아지므로 정전용량이 향상될 수 있다.
즉 제1 하부전극(310)과 제2 하부전극(320) 간의 길이를 조절하여 각각의 하부전극(310,320)과 통전 연결된 제1 전극기둥(210) 및 제2 전극기둥(220) 간의 간격을 변경할 수 있고, 이를 토대로 의도하는 정전용량을 저장시킬 수 있다.
도 9는 본 발명의 실시 예에 의한 적층 세라믹 커패시터(10)의 제조방법을 도시한 순서도이다.
도 9를 참조하면, 적층 세라믹 커패시터(10)의 제조방법은, 세라믹 본체(100)를 제조하는 단계(S100); 세라믹 본체(100)의 하면으로부터 세라믹 본체(100)의 내부 중심을 향하여 배치되는 제1 전극기둥(210) 및 제2 전극기둥(220)을 형성하는, 전극기둥(200)을 형성하는 단계(S200); 및 상기 세라믹 본체의 하면에 하부전극(300)을 형성하는 단계(S300)를 포함한다.
세라믹 본체를 제조하는 단계(S100)는 복수의 유전체를 적층하고 이를 열로 압착 후 소결하여 세라믹 본체(100)를 형성할 수 있다. 세라믹 본체(100)의 내부에 내부전극을 배치하지 않고 형성할 수 있다.
전극기둥을 형성하는 단계(S200)는, 세라믹 본체(100)의 하면에 레이저 등을 조사하여 중공홈을 형성하고 상기 중공홈에 금속을 채워서 전극기둥(200)을 형성할 수 있다.
세라믹 본체(100)의 하면의 양측에 레이저를 소정 간격으로 조사하여 제1 전극기둥(210) 및 제2 전극기둥(220)을 형성할 수 있다.
특히, 세라믹 본체(100)의 소결 후 레이저를 조사하기 때문에, 제1 전극기둥(210)과 제2 전극기둥(200)의 간격을 좁게 하더라도 정확하게 의도한 위치에 형성할 수 있으며, 동시에 세라믹 본체(100)에 균열이 생기지 않을 수 있다.
제1 전극기둥(210)과 제2 전극기둥(220)이 형성되는 위치, 길이, 개수 등과 이로 인한 효과들은 앞서 설명한 물건의 실시 예에 해당하는 적층 세라믹 커패시터(10)와 동일하므로 생략하기로 한다.
이때 세라믹 본체(100)를 소성하여 단단하게 만든 후에 레이저를 조사하여 전극기둥(200)을 형성하므로, 복수 개의 전극기둥(200)을 형성하더라도 각각의 전극기둥(200)의 직경과 길이는 일정하게 유지할 수 있고, 전극기둥(200) 사이의 간격 또한 일정하게 유지할 수 있다. 이로 인해, 커패시터의 정전용량은 사용자가 본 발명의 실시 예를 생산하기 전의 예상 값과 오차가 줄어들 수 있다.
한편, 전극기둥을 형성하는 단계(S200)에서는, 세라믹 본체(100)의 하면에 레이저를 조사하여 형성한 중공홈에 금속을 채워 전극기둥(200)을 형성할 때, 금속을 수월하게 채우기 위하여 중공홈의 내면에 금속층(미도시)을 형성할 수 있다.
또한, 전극기둥(200) 내부에 금속을 채울 경우에도 금속이 용이하게 채워질 수 있도록 전극기둥(200)의 내면에 금속층(400)을 형성할 수 있다. 이때 중공홈 내부의 금속층이나 전극기둥(200) 내부의 금속층(400)을 구성하는 재료는, 상기 중공홈이나 전극기둥(200)에 채워지는 금속과 다를 수도 있으나, 반드시 달라야하는 것은 아니며, 전극기둥(200)을 형성하는 금속과 동일한 재료일 수도 있다.
아울러, 레이저를 조사하여 형성한 상기 중공홈의 내면이나 전극기둥(200)의 내면에 형성되는 금속층은 스퍼터링 등의 증착법을 활용하여 금속을 증착시켜 형성할 수 있다. 스퍼터링이란 진공증착법의 일종으로 비교적 낮은　진공도에서　플라스마를 발생시켜　이온화한 아르곤 등의 가스를 가속하여 타깃에 충돌시켜 목적의원자를 분출하여, 그 근방에 있는 기판상에 막을 만드는 방법을 말한다.
이와 같이 중공홈의 내면이나 전극기둥(200)의 내면에 금속층이 구비되면 중공홈이나 전극기둥(200)에 금속을 채우는 것이 용이해질 수 있다. 이로 인해, 전극기둥(200)마다 금속을 채워 전극 기둥을 형성하는 경우 전극 기둥의 길이들이 일정하게 유지될 수 있을 것이다.
하부전극(300)을 형성하는 단계(S300)에서, 하부전극(300)은 세라믹 본체(100)의 하면에 도전성 물질을 도포 또는 인쇄하여 형성될 수 있다. 이때 하부전극(300)을 형성하는 재료는 앞서 설명한 바와 같다.
한편, 하부전극(300)을 형성하는 단계(S300)에서, 제1 하부전극(310) 및 제2 하부전극(320)이 세라믹 본체(100)의 하면의 양측에 형성될 수 있다.
이때 제1 하부전극(310)은 끝 단에 제1 전극기둥(210)이 인접하여 배치되도록 형성될 수 있고, 제2 하부전극(320)은 끝 단에 제2 전극기둥(220)이 인접하여 배치되도록 형성될 수 있다.
또한, 제1 하부전극(310)은, 제1 하부전극(310)의 단면의 중심이, 세라믹 본체(100)의 일 측면보다 세라믹 본체(100)의 중심에 더 가깝도록 구성될 수 있다. 그리고 제2 하부전극(320)은, 제2 하부전극(320)의 단면의 중심이, 세라믹 본체(100)의 타 측면보다 세라믹 본체(100)의 중심에 더 가깝도록 구성될 수 있다. 즉, 제1 전극기둥(210)과 제2 전극기둥(220) 사이 간격이 좁게 형성되는 경우에 이에 대응하여 제1 하부전극(310)과 제2 하부전극(320) 사이의 간격도 좁게 형성될 수 있는 것이다.
한편, 도 10은 본 발명의 또 다른 실시 예에 따른 적층 세라믹 커패시터(10A)가 회로기판(600)에 실장된 상태를 도시한 사시도이다.
도 10을 참조하면, 본 발명의 또 다른 실시 예에 따른 적층 세라믹 커패시터(10A)는 세라믹 본체(100)와, 하부전극(300)을 포함한다.
세라믹 본체(100)는 복수의 유전체층이 적층되어 구성된다. 상기 유전체층은 정전용량을 얻을 수 있는 물질을 포함한다. 예를 들어, 세라믹 분말, 세라믹 첨가제 등을 포함할 수 있다. 상기 유전체층은 또한 세라믹 그린 시트로 구성될 수 있고, 상기 유전체층의 두께는 본 발명의 실시 예의 용량 설계에 맞추어 임의로 변경할 수 있다.
세라믹 본체(100)는 형상에 있어 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상으로 이루어질 수 있다. 제조 과정에서 고온 등에 의하여 모서리가 완전한 직선은 아니지만 실질적으로 육면체의 형상을 가질 수 있다.
하부전극(300)은 세라믹 본체(100)의 하면에 형성된다. 하부전극(300)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은, 구리, 납, 백금, 니켈 등을 포함하는 도전성 물질을 사용하여 형성될 수 있다.
또한 하부전극(300)은 도시된 바는 없으나 구리, 은-에폭시, 니켈의 3층 구조로 형성될 수 있다. 니켈 대신 주석을 사용할 수도 있다. 이때, 은-에폭시는 하부전극(300)에 가해지는 외부 힘을 흡수하여 세라믹 본체(100)에 균열이 생기는 것을 방지할 수 있다.
하부전극(300)에 전압이 인가되면, 후술할 내부전극에 전하가 축적된다. 이에 관한 상세한 설명은 후술하기로 한다.
하부전극(300)은 회로기판(600)의 회로패턴(610)에 안착되어 솔더(500)로 접합될 수 있다. 회로패턴(610)에 하부전극(300)을 접합하는 과정을 솔더링(Soldering)이라고 한다.
도시된 바는 없으나, 솔더링 과정에서 솔더(500)가 하부전극(300)의 외측면을 타고 올라갈 수 있고, 또한 세라믹 본체(100)의 외측면을 일부 덮을 수도 있다.
솔더(500)는 기계적 성질과 전기 전도성이 우수한 물질로 이루어진다. 예를 들어 납-주석의 합금 등으로 구성될 수 있다.
도 11은 도 10의 A-A'단면도이며, 도 12는 도 10의 저면도이다.
도 11 및 도 12를 참조하면, 하부전극(300)은 상술한 바와 같이 세라믹 본체(100)의 하면에 배치된다. 하부전극(300)은 유전체 재료로 제작한 세라믹 본체(100)의 하면에 하부전극 재료를 인쇄 또는 도포하여 형성할 수 있다.
하부전극(300)은 제1 하부전극(310) 및 제2 하부전극(320)을 포함한다..
제1 하부전극(310) 및 제2 하부전극(320)은 세라믹 본체(100)의 하면의 양측에 형성된다.
하부전극(300)은 높이 방향으로 관통 형성되는 관통홀(311, 312)을 포함한다. 관통홀(311, 312)은 복수 개가 구비될 수 있다. 그리고 이에 대응하여 세라믹 본체(100)에는 중공홈(111, 112)이 구비된다.
중공홈(111, 112)은 전술된 도 2의 실시 예에서 전극기둥(200)를 형성하기 위해 세라믹 본체(100)의 하면에 형성되는 중공홈(미도시)과 대응하는 구성이다.
도 11의 실시 예에서 중공홈(111,112)은 세라믹 본체(100)의 하면에 함몰 형성되는데, 중공홈(111, 112)의 외주가 관통홀(311, 312)의 외주에 대응되는 위치에 형성된다. 즉 관통홀(311, 312)와 중공홈(111, 112)은 서로 연통된다. 따라서, 후술할 솔더링 과정에서 솔더(500)가 관통홀(311, 312)을 통하여 중공홈(111, 112)에 유입될 수 있다.
이때, 중공홈(111, 112)의 함몰 길이(깊이)는 세라믹 본체(100)의 높이의 5분의 1 이상 내지 3분의 1 이하로 형성된다. 만약, 중공홈(111, 112)의 함몰 길이가 세라믹 본체(100)의 높이의 3분의 1 이상이거나 세라믹 본체(100)를 완전히 관통하는 홀(hole) 형태로 구비되는 경우에는 세라믹 본체(100)에 균열이 생길 수 있어 내구성에 문제가 발생할 수 있다.
이와 같은 내구성의 문제는 중공홈(111, 112)의 함몰 길이를 세라믹 본체(100)의 높이의 5분의 1 이상 내지 3분의 1 이하로 한정하면 세라믹 본체(100)에 균열이 생기는 것을 방지할 수 있다.
세라믹 본체(100)를 회로 기판(600)에 실장시키는 경우, 솔더링 과정에서 솔더(500)가 관통홀(311, 312)을 거쳐 중공홈(111, 112) 내부에 채워지며 하부전극(300)과 전기적으로 연결된다. 또한 후술할 내부전극(200)과도 전기적으로 연결된다.
이때, 솔더(500)가 중공홈(111, 112)의 내부 끝까지 채워질 수 있도록, 중공홈(111, 112)과 관통홀(311, 312)은 내면에 금속층(130)이 형성될 수 있다. 이와 같은 금속층(130)을 형성하게 되면 용융된 솔더(500)가 모세관 현상에 의해 중공홈(111, 112) 내부 끝까지 수월하게 유입될 수 있다.
또한, 솔더(500)가 관통홀(311, 312)을 거쳐 중공홈(111, 112)에 유입되는 경우, 하부전극(310, 320)과 세라믹 본체(100)의 결합력이 향상된다.
그리고 앞서 설명한 바와 같이 관통홀(311, 312)은 복수 개가 구비될 수 있는데, 구체적으로 하부전극(310, 320)의 길이 방향을 따라 소정 간격으로 복수 개가 배치될 수 있다. 그리고 중공홈(111, 112)은 하부전극(310, 320)의 길이 방향을 따라 소정 간격으로 복수 개 배치되는 각각의 관통홀(311, 312)과 서로 연통되도록 복수 개가 배치된다.
이로 인해, 솔더(500)가 복수의 관통홀(311, 312)과 중공홈(111, 112)에 유입될 수 있으므로, 제1 및 제2 하부전극(310, 320)과 세라믹 본체(100) 사이의 결합력이 보다 강화될 수 있다.
한편, 관통홀(311, 312)은 제1 관통홀(311) 및 제2 관통홀(312)을 포함한다. 제1 관통홀(311)은 제1 하부전극(310)에 형성되며, 제2 관통홀(312)은 제2 하부전극(320)에 형성된다.
중공홈(111, 112)은 제1 중공홈(111) 및 제2 중공홈(112)를 포함한다.
제1 중공홈(111)은 제1 관통홀(311)에 대응되는 위치, 즉 제1 관통홀(311)에 상하방향으로 오버랩되는 위치에 형성되어 연통되며, 제2 중공홈(112)은 제2 관통홀(312)에 대응되는 위치, 즉 제2 관통홀(312)에 상하방향으로 오버랩되는 위치에 형성되어 연통된다.
한편, 중공홈(111, 112)와 관통홀(311, 312)의 내면에 형성되는 금속층(130) 중 관통홀(311, 312)의 내면에 형성되는 부분을 제1 금속층, 중공홈(111, 112)의 내면에 형성되는 부분을 제2 금속층이라고 한다.
도 13은 도 11에 내부전극(200A)이 부가된 형태의 실시 예를 도시한 단면도이다.
도 13을 참조하면, 적층 세라믹 커패시터(10A)는 내부전극(200A)을 더 포함할 수 있다.
내부전극(200A)은 세라믹 본체(100)의 내부에 배치되며, 하부전극(300)과 비아(via)를 통해 전기적으로 연결된다.
내부전극(200A)은 전하를 저장하고 방출할 수 있는 전도성의 물질로 구성되면 그 재질은 특별히 제한되지 않는다. 예를 들어 은, 납, 백금, 니켈, 구리 또는 이들의 조합으로 구성될 수 있으나, 이에 열거된 예시들에 한정되는 것은 아니다.
내부전극(200A)은 제1 내부전극(210A) 및 제2 내부전극(220A)을 포함한다. 제1 내부전극(210A)과 제2 내부전극(220A)은 서로 다른 극성을 갖는 한 쌍의 전극이며, 제1 내부전극(210A)과 제2 내부전극(220A) 사이에 유전층이 배치된다.
제1 내부전극(210A) 및 제2 내부전극(220A)은 중공홈(111, 112)과 관통홀(311, 312)의 내면에 각각 형성되는 금속층(130) 및 금속층(130) 내부에 채워지는 솔더(500)를 통해 제1 하부전극(310) 및 제2 하부전극(320)과 각각 전기적으로 연결된다.
이때, 제1 내부전극(210A)은 제1 중공홈(111)의 끝단을 통하여 전기적으로 연결될 수 있고, 제2 내부전극(220A)은 제2 중공홈(112)의 끝단을 통하여 전기적으로 연결될 수 있다.
한편, 일반적인 적층 세라믹 커패시터의 경우 한 쌍의 이격된 내부 전극들에 전하가 충전되는 것인 바, 도시된 실시 예에 따른 적층 세라믹 커패시터(10A)의 제1 내부전극(210A)과 제2 내부전극(220A)이 이격되어 배치되어야 한다.
따라서, 도시된 실시 예에 따른 적층 세라믹 커패시터(10A)는 제1 중공홈(111)과 제2 중공홈(112)의 함몰 길이(깊이)를 서로 다르게 형성한다. 이로 인해, 제1 내부전극(210A)과 제2 내부전극(220A)이 세라믹 본체(100)의 내부에 형성되는 위치를 다르게 할 수 있고, 제1 내부전극(210A)과 제2 내부전극(220A)이 이격되어 배치되도록 구성할 수 있다.
제1 하부전극(310) 및 제2 하부전극(320)의 위치를 고려하면, 제1 내부전극(210A)은 세라믹 본체(100)의 내부의 일측면에 편향되어 배치되고, 제2 내부전극(220A)은 세라믹 본체(100)의 내부의 타측면에 편향되어 배치된다.
따라서, 도시된 실시 예에서 알 수 있듯이, 제1 내부전극(210A)과 제2 내부전극(220A)은 세라믹 본체(100)의 중심 영역에서 서로 중첩되는 오버랩 영역이 형성된다.
제1 내부전극(210A)과 제2 내부전극(220A)이 상하로 겹치는 상기 오버랩 영역이 액티브(active) 영역을 구성하여 커패시터(축전기, 콘덴서)의 역할을 수행할 수 있다.
적층 세라믹 커패시터는 커패시턴스 성분 외에 등가직렬저항(ESR: Equivalent Series Resistance), 등가직렬인덕턴스(ESL: Equivalent Series Inductance)의 성분을 함께 가지는데, 등가직렬저항과 등가직렬인덕턴스 성분은 커패시터의 기능을 저해하는 요소이므로 그 값이 낮을 필요성이 있다.
이는 전자가 흐르는 경로의 길이를 짧게 하여 해결할 수 있다. 따라서 비아의 길이가 짧게 형성되는 것이 바람직하다. 그러므로 상술한 바와 같이, 중공홈(111, 112)의 함몰 길이를 세라믹 본체(100)의 높이의 5분의 1 이상 내지 3분의 1 이하로 형성하여 전류 경로를 짧게 만들어 커패시터의 기능을 향상시킬 수 있다.
도 14는 도 13을 도 12의 B-B' 방향에서 바라본 단면도이다.
도 14를 참조하면, 중공홈(101) 및 관통홀(301)은 복수 개가 소정 간격을 이루며 배치된다. 중공홈(101)은 제1 중공홈(111) 및 제2 중공홈(112)을 통칭하며, 관통홀(301)은 제1 관통홀(311) 및 제2 관통홀(312)을 통칭한다.
관통홀(301)은 그 직경이 하부전극(300)의 두께의 3분의 2 이상 내지 하부전극(300)의 두께 이하로 형성될 수 있다.
마찬가지로, 중공홈(101) 또한 그 직경이 관통홀(311)과 대응하여 하부전극(300)의 두께의 3분의 2 이상 내지 하부전극(300)의 두께 이하로 형성될 수 있다.
도 15는 도 13에 배출구가 부가된 형태의 다른 실시 예를 도시한 단면도이다.
도 15를 참조하면, 세라믹 본체(100)는 양측면에 배출구(120)가 형성된다. 구체적으로, 배출구(130)는 중공홈(111, 112)과 수직을 이루도록 세라믹 본체(100)의 측면을 관통하여 중공홈(111, 112)과 연통하도록 형성될 수 있다.
배출구(120)는 솔더링 과정에서 용융된 솔더(500)가 중공홈(111, 112)으로 유입되고 온도가 낮아지는 과정에서 발생하는 공기가 배출되는 경로를 형성한다.
배출구(120)가 구비되지 않는 경우, 중공홈(111, 112)의 내부로 유입된 용융 상태의 솔더(500)의 온도가 낮아지는 과정에서 발생된 공기로 인하여 솔더(500)에 기포(빈 공간)이 형성될 수 있다. 이로 인해 커패시터는 전기 전도성이 감소할 수 있고, 강성이 약화될 수 있다.
배출구(120)가 구비된 본 발명의 실시 예 형태에서는 이와 같은 문제를 해결할 수 있다. 도시된 실시 예와 관련하여, 솔더링 과정에서 용융된 솔더(500)의 온도가 낮아지면서 중공홈(111, 112)의 내부에 발생하는 공기가 배출구(120)를 통하여 배출될 수 있다. 이로 인해, 중공홈(111, 112)의 내부에 빈 공간이 없이 솔더(500)가 밀착되어 응집된 형태로 배치될 수 있다. 따라서, 중공홈(111, 112)의 내부에 유입되어 배치되는 솔더(500)는 전기 전도성이 우수하고, 강성이 개선되어 하부전극(300)과 세라믹 본체(100)의 결합력을 개선할 수 있다.
배출구(120)는 필요에 따라 복수 개가 소정 간격으로 형성될 수 있다. 또한 도시된 바는 없으나, 배출구(120)의 위치는 세라믹 본체(100)의 측면에 한정되어 형성되는 것은 아니며, 중공홈(111, 112)과 연결되어 세라믹 본체(100)의 외면을 향하여 관통 형성될 수도 있다.
또한, 도시된 실시 예에서 제1 중공홈(111)은 함몰된 길이(깊이)가 도 11에서 도시된 것에서 설명한 것보다 더 길게 형성될 수 있다. 따라서, 세라믹 본체(100)의 내부에서 제1 내부전극(210A)이 형성되는 높이보다 제1 중공홈(111)의 끝 단의 높이가 더 높게 형성된다. 이로 인해, 제1 중공홈(111)은 제1 내부전극(210A)을 관통하여 형성될 수 있다. 즉 제1 중공홈(111)의 끝 단은, 세라믹 본체(100)의 내부에서 제1 내부전극(210A)보다 높은 위치에 위치할 수 있다.
마찬가지로, 도시된 실시 예에서 제2 중공홈(112)은 함몰된 길이가 도 11에서 도시된 것에서 설명한 것보다 더 길게 형성될 수 있다. 따라서 세라믹 본체(100)의 내부에서 제2 내부전극(220A)이 형성되는 높이보다 제2 중공홈(312)의 끝 단의 높이가 더 높게 형성된다. 이로 인해, 제2 중공홈(112)는 제2 내부전극(220A)을 관통하여 형성될 수 있다. 즉 제2 중공홈(112)의 끝 단은, 세라믹 본체(100)의 내부에서 제2 내부전극(220A)보다 높은 위치에 위치할 수 있다.
결국, 솔더링 과정에서 중공홈(111, 112)에 유입된 솔더(500)는 하부전극(300)과 내부전극(200A)을 안정적으로 통전 연결시킨다.
도 16은 도 13의 다른 실시 예이며, 도 17은 도 16의 저면도이다.
도 16 및 도 17을 참조하면, 본 발명의 또 다른 실시 예인 적층 세라믹 커패시터(10A)에서는 결합홀(302) 및 결합홈(102)을 더 포함할 수 있다.
결합홀(302)은 하부전극(300)의 높이 방향을 따라 관통 형성된다. 이때 결합홀(302)은 상술한 관통홀(311, 312)과 오버랩되지 않는 위치에 형성된다.
결합홈(102)은 세라믹 본체(100)의 하면에 함몰 형성된다. 결합홈(102)의 외주는 결합홀(302)의 외주에 대응되어 결합홀(302)과 상하방향으로 오버랩되는 위치에 형성된다. 이때 결합홈(102)은 중공홈(111, 112)과는 오버랩되지 않는 위치에 형성된다.
앞서 설명한 바와 같이, 비아(via)는 솔더링 과정에서 솔더(500)가 관통홀(311, 312) 및 중공홈(111, 112)에 채워지면서 형성되는데, 이때 솔더링 과정에서 솔더(500)는 결합홀(302)을 거쳐 결합홈(102)을 채우게 된다.
이로 인해, 결합홈(102)의 내면과 솔더(500)가 결합하게 된다. 이는 세라믹 본체(100)의 유전층과 솔더(500)가 결합하는 것을 의미한다. 이는 세라믹 본체(100)에 추가 강성을 부여할 수 있다.
즉, 솔더(500)와 세라믹 본체(100) 사이에 하부전극(300)이 위치하는 바, 하부전극(300)과 세라믹 본체(100)의 결합력이 강화될 수 있다.
도 18은 도 13의 또 다른 실시 예의 단면도이며, 도 19는 도 18의 저면도이다.
도 18 및 도 19를 참조하면, 도시된 실시 예는 앞서 설명한 실시 예들과 달리 세라믹 본체(100)에 형성된 중공홈(111, 112)과 이격되어 배치되는 비아(410A, 420A)를 포함한다.
비아(410A, 420A)는 하부전극(310,320)과 내부전극(210A,220A)을 서로 전기적으로 연결한다. 구체적으로, 제1 비아(410A)는 제1 하부전극(310) 및 제1 내부전극(210A)을 전기적으로 연결하며, 제2 비아(420A)는 제2 하부전극(320) 및 제2 내부전극(220A)을 전기적으로 연결한다.
도시된 실시 예에서의 비아(410A, 420A)는, 앞서 다른 실시 예에서 설명한 중공홈(111, 112)을 통한 하부전극(310, 320) 및 내부전극(210, 220)의 전기적 연결 구조보다 전류 흐름이 안정적이다.
이하에서는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 제조방법에 대해 설명하나, 이에 제한되는 것은 아니다.
도 20은 본 발명에 따른 적층 세라믹 커패시터의 제조방법을 나타내는 순서도이고, 도 21은 도 20의 S100'단계에서 세라믹 본체의 적층 상태를 나타내는 사시도이다.
도 20 내지 도 21을 참조하면, 본 발명에 따른 적층 세라믹 커패시터의 제조방법은, 내부전극(200A)이 형성된 복수의 유전체층을 적층하여 세라믹 본체(100)를 형성하는 단계(S100'), 세라믹 본체(100)의 하면에 하부전극(300)을 형성하는 단계(S200'), 상호 연통되도록 하부전극(300)에 관통홀(311, 312) 및 세라믹 본체(100)에 중공홈(111, 112)을 형성하는 단계(S300')을 포함한다.
먼저, 세라믹 본체를 형성하는 단계(S100')는 복수의 유전체층을 세라믹 본체(100)의 높이 방향으로 적층하고, 열압착하는 방식으로 진행된다. 이때 복수의 유전체층 사이에 미리 패턴을 인쇄하여 내부전극(200A)을 형성할 수 있다.
이때, 제1 내부전극(210A)과 제2 내부전극(220A)을 형성할 수 있고, 제1 내부전극(210A)과 제2 내부전극(220A)이 서로 이격되어 배치되고, 서로 대향되도록 형성할 수 있다.
다음으로, S200'단계에서는 세라믹 본체(100)의 하면에 하부전극(300)을 형성한다. 세라믹 본체(100)의 하면에 구리, 은-에폭시, 니켈을 순서대로 도포하여 3층 구조로 하부전극을 형성할 수 있다. 이 경우 니켈 대신 주석을 사용할 수도 있다. 이때 구리, 은-에폭시, 니켈을 도포하는 과정에서 하부전극(300)이 전기적 특성을 띌 수 있도록 고온으로 열처리할 수 있다.
이때 세라믹 본체(100)의 하면의 양측에 각각 제1 하부전극(310) 및 제2 하부전극(320)을 형성할 수 있으며, 제1 하부전극(310) 및 제2 하부전극(320)에 대한 상세한 설명은 앞서 설명한 바와 동일하므로 생략한다.
다음으로, S300'단계에서는 소성된 하부전극(300)에 레이저를 조사하여 관통홀(301)을 형성한다. 이때 하부전극(300)의 길이 방향을 따라 복수 개의 관통홀(301)을 소정 간격으로 형성할 수 있다.
그리고 S300'단계에서는 하부전극(300)에 형성된 관통홀(301)에 레이저를 더 깊이 조사하여 중공홈(101)을 형성한다. 이때도 마찬가지로 소정 간격으로 복수 개의 중공홈(101)을 형성한다. 중공홈(101)은 관통홀(301)과 상호 연통된다. 이때 형성되는 중공홈(101)의 함몰 길이(깊이)는 세라믹 본체(100)의 높이의 5분의 1 이상 내지 3분의 1 이하로 형성한다.
그리고, 제1 하부전극(310)에 제1 중공홈(111)을 형성하고, 제2 하부전극(320)에 제2 중공홈(112)을 형성하는데, 이때 제1 중공홈(111)의 함몰 길이와 제2 중공홈(112)의 함몰 길이를 서로 다르게 형성한다.
이 외의 중공홈(101)의 함몰 길이나 직경에 대한 상세한 설명은 앞서 설명한 적층 세라믹 커패시터(10A)의 실시 예들과 동일하므로 생략한다.
한편, 본 발명의 적층 세라믹 커패시터(10A)는 솔더링 과정을 통하여 회로기판(600)에 실장된다. 이때 용융된 솔더(500)가 하부전극(300)의 관통홀(301)에 흘러 들어가고, 관통홀(301)을 통하여 중공홈(101)에 유입되어 하부전극(300)과 내부전극(200A)이 전기적으로 연결된다.
한편, 다른 실시 예에서 S200'단계는, 하부전극(300)의 높이 방향으로 관통 형성되고 동시에 관통홀(301)과 오버랩되지 않는 결합홀(302)이 하부전극에 형성되는 단계를 포함한다.
또한, S200'단계는, 결합홀(302)의 외주에 대응되도록 세라믹 본체(100)의 하면에 함몰 형성되며, 중공홈(101)과 오버랩되지 않는 결합홈(102)이 형성되는 단계를 포함한다.
그리고 또 다른 실시 예는, S200'단계에서 관통홀(301)의 내면을 스퍼터링하여 금속층을 형성할 수도 있다. 또한, 중공홈(101)의 내면을 스퍼터링하여 금속층을 형성할 수도 있다.
세라믹 본체(100)는 도전성 물질이 아니므로, 용융된 솔더(500)는 관통홀(301)과 중공홈(101)의 내면에 형성된 금속층(130)에 의하여 중공홈(101)에 수월하게 유입될 수 있다.
한편, 앞서 설명한 바와 같이, 하부전극(300)의 관통홀(301)의 내면에 형성되는 금속층(130)을 제1 금속층이라고 정의했다. 하부전극(300)은 단층구조가 아니라 다양한 소재로 구성된 2층 또는 3층 구조로 형성될 수도 있으므로, 제1 금속층으로 인하여 용융된 솔더(500)가 관통홀(301)을 수월하게 통과할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 복수의 유전체층이 적층된 세라믹 본체;
    상기 세라믹 본체의 하면에 형성되는 하부전극; 및
    상기 세라믹 본체의 하면으로부터 상기 세라믹 본체의 내부를 향하여 함몰 형성되는 중공홈을 포함하는,
    적층 세라믹 커패시터.
  2. 제1항에 있어서, 상기 중공홈에 형성되는 전극기둥을 포함하고,
    상기 전극기둥은,
    상기 세라믹 본체의 하면의 일 측에 형성되는 제1 전극기둥; 및
    상기 세라믹 본체의 하면의 타 측에 형성되는 제2 전극기둥을 포함하고,
    상기 제1 전극기둥 및 상기 제2 전극기둥이 전극을 형성하는,
    적층 세라믹 커패시터.
  3. 제2항에 있어서,
    상기 하부전극은,
    상기 세라믹 본체의 상기 하면의 양측에 형성되는 제1 하부전극 및 제2 하부전극을 포함하며,
    상기 제1 전극기둥 및 제2 전극기둥은,
    세라믹 본체의 하면에 대칭되는 위치에서 서로 마주보도록 형성되는,
    적층 세라믹 커패시터.
  4. 제2항에 있어서,
    상기 전극기둥은,
    길이 방향이 세라믹 본체의 높이 방향과 평행하도록 형성되고,
    상기 전극기둥의 길이 방향에 수직한 단면의 직경은 상기 세라믹 본체의 내부 중심을 향할수록 줄어드는,
    적층 세라믹 커패시터.
  5. 제3항에 있어서,
    상기 제1 전극기둥은,
    상기 제1 하부전극의 길이 방향을 따라 복수 개가 배치되고,
    상기 제2 전극기둥은,
    상기 제2 하부전극의 길이 방향을 따라 복수 개가 배치되며, 각각의 상기 제2 전극기둥은 대응되는 각각의 제1 전극기둥과 같은 간격을 유지하는,
    적층 세라믹 커패시터.
  6. 제2항에 있어서,
    상기 전극기둥은, 표면에 금속층이 구비된,
    적층 세라믹 커패시터.
  7. 제2항에 있어서,
    상기 전극기둥은,
    길이가 상기 세라믹 본체의 높이의 절반 이하로 형성되는,
    적층 세라믹 커패시터.
  8. 제1항에 있어서,
    상기 세라믹 본체의 내부에 서로 대향하도록 배치되는 복수의 내부전극을 포함하고,
    상기 하부전극은,
    높이 방향으로 관통 형성되는 관통홀을 포함하며,
    상기 세라믹 본체는,
    상기 관통홀에 연통되어 상기 세라믹 본체의 내부에 형성되는 중공홈을 포함하는,
    적층 세라믹 커패시터.
  9. 제8항에 있어서,
    상기 하부전극은,
    상기 세라믹 본체의 상기 하면의 양측에 형성되는 제1 하부전극 및 제2 하부전극을 포함하며,
    상기 관통홀은,
    상기 제1 하부전극에 형성되는 제1 관통홀; 및
    상기 제2 하부전극에 형성되는 제2 관통홀을 포함하고,
    상기 중공홈은,
    상기 제1 관통홀에 대응되도록 형성되는 제1 중공홈; 및
    상기 제2 관통홀에 대응되도록 형성되는 제2 중공홈을 포함하고,
    상기 제1 중공홈과 제2 중공홈은 길이가 상이한,
    적층 세라믹 커패시터.
  10. 제9항에 있어서,
    상기 내부전극은,
    상기 제1 중공홈과 연결되는 제1 내부전극; 및
    상기 제2 중공홈과 연결되는 제2 내부전극을 포함하며,
    상기 제1 내부전극은,
    상기 세라믹 본체의 내부의 일측면에 편향되어 배치되고,
    상기 제2 내부전극은,
    상기 세라믹 본체의 내부의 타측면에 편향되어 배치되는,
    적층 세라믹 커패시터.
  11. 제10항에 있어서,
    상기 제1 내부전극과 상기 제2 내부전극은 오버랩 영역이 형성되는,
    적층 세라믹 커패시터.
  12. 제8항에 있어서,
    상기 관통홀은,
    직경이 상기 하부전극의 두께의 3분의 2이상 내지 상기 하부전극의 두께 이하로 형성되는,
    적층 세라믹 커패시터.
  13. 제8항에 있어서,
    상기 중공홈은,
    직경이 상기 하부전극의 두께의 3분의 2 이상 내지 상기 하부전극의 두께 이하로 형성되는,
    적층 세라믹 커패시터.
  14. 제8항에 있어서,
    상기 관통홀은,
    상기 하부전극의 길이 방향을 따라 소정 간격으로 복수 개가 배치되고,
    상기 중공홈은,
    상기 관통홀과 연통되도록 복수 개가 배치되는,
    적층 세라믹 커패시터.
  15. 제8항에 있어서,
    상기 중공홈은,
    상기 길이가 상기 세라믹 본체의 높이의 5분의 1 이상 내지 3분의 1 이하로 형성되는,
    적층 세라믹 커패시터.
  16. 제8항에 있어서,
    상기 관통홀은 내면에 제1 금속층이 형성되며,
    상기 중공홈은 내면에 제2 금속층이 형성되는,
    적층 세라믹 커패시터.
  17. 제8항에 있어서,
    상기 하부전극은,
    높이 방향으로 관통 형성되고, 상기 관통홀과 오버랩되지 않는 결합홀을 포함하고,
    상기 세라믹 본체는,
    상기 세라믹 본체의 하면에 함몰 형성되며, 상기 결합홀의 외주에 대응되고, 상기 중공홈과 오버랩되지 않는 결합홈을 포함하는,
    적층 세라믹 커패시터.
  18. 제8항에 있어서,
    상기 세라믹 본체는,
    상기 세라믹 본체의 측면과 상기 중공홈을 관통하여 형성되는 배출구를 포함하는,
    적층 세라믹 커패시터.
  19. 제8항에 있어서,
    상기 세라믹 본체는,
    상기 세라믹 본체의 하면에 상기 중공홈과 이격되어 배치되며, 상기 하부전극과 전기적으로 연결되는 비아를 포함하며,
    상기 비아는
    제1 하부전극과 전기적으로 연결되는 제1 비아; 및
    제2 하부전극과 전기적으로 연결되는 제2 비아를 포함하는,
    적층 세라믹 커패시터.
PCT/KR2022/019911 2021-12-29 2022-12-08 적층 세라믹 커패시터 WO2023128371A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020210190663A KR20230100961A (ko) 2021-12-29 2021-12-29 적층 세라믹 커패시터 및 그 제조방법
KR10-2021-0190663 2021-12-29
KR1020210191919A KR20230102074A (ko) 2021-12-30 2021-12-30 적층 세라믹 커패시터 및 그 제조방법
KR10-2021-0191919 2021-12-30

Publications (1)

Publication Number Publication Date
WO2023128371A1 true WO2023128371A1 (ko) 2023-07-06

Family

ID=86999532

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/019911 WO2023128371A1 (ko) 2021-12-29 2022-12-08 적층 세라믹 커패시터

Country Status (1)

Country Link
WO (1) WO2023128371A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180130299A (ko) * 2017-05-29 2018-12-07 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
KR20190024084A (ko) * 2017-08-31 2019-03-08 삼성전기주식회사 커패시터 부품
KR20190027136A (ko) * 2017-09-06 2019-03-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2019192747A (ja) * 2018-04-24 2019-10-31 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びに回路基板
KR20210075669A (ko) * 2019-12-13 2021-06-23 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180130299A (ko) * 2017-05-29 2018-12-07 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
KR20190024084A (ko) * 2017-08-31 2019-03-08 삼성전기주식회사 커패시터 부품
KR20190027136A (ko) * 2017-09-06 2019-03-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2019192747A (ja) * 2018-04-24 2019-10-31 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びに回路基板
KR20210075669A (ko) * 2019-12-13 2021-06-23 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Similar Documents

Publication Publication Date Title
WO2013005897A1 (ko) 박막 전지 패키징 방법 및 박막 전지 패키지 제조 장치
WO2011034259A1 (ko) 광소자 기판, 광소자 디바이스 및 그 제조 방법
WO2012087058A2 (en) Printed circuit board and method for manufacturing the same
WO2012087059A2 (en) Printed circuit board and method for manufacturing the same
WO2023128371A1 (ko) 적층 세라믹 커패시터
WO2013176520A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2020076040A1 (ko) 리셉터클 커넥터
WO2021187789A1 (ko) 기판 커넥터
WO2015012608A1 (ko) 연성인쇄회로기판의 구조체
WO2017135571A1 (en) Linear plasma generator for selective surface treatment
WO2017164508A1 (ko) 높은 공간 선택성을 가지는 선형 플라즈마 발생 장치
WO2022191674A1 (ko) 전해액 함침성이 우수한 전극 조립체 및 이를 포함하는 배터리, 배터리 팩 및 자동차
WO2019013585A1 (ko) 복합기능소자 및 이를 구비한 전자장치
WO2019050255A1 (ko) 인쇄 회로 기판 어셈블리
WO2020185021A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2023100164A1 (en) Battery module having a laminated busbar assembly
WO2017196116A1 (ko) 기능성 컨택터
WO2019132155A1 (ko) 전지 모듈
WO2020055139A1 (ko) 복합소자 제조방법 및 이로 구현된 복합소자
WO2023234706A1 (ko) 전극조립체 제조장치 및 제조방법
WO2015012610A1 (ko) 유기 발광 소자
WO2020204493A1 (ko) 인터포저 및 그 제조방법
WO2024117823A1 (ko) 전극 조립체 합착 장치, 이를 포함하는 전극 조립체의 제조장치, 전극 조립체 합착 방법 및 전극 조립체 제조방법
WO2023128344A1 (ko) 세라믹 커패시터
WO2018080183A1 (ko) 전지시스템 및 이를 포함하는 전기자동차

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22916517

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE