WO2023061982A1 - Prüfvorrichtung für vereinzelte chips - Google Patents

Prüfvorrichtung für vereinzelte chips Download PDF

Info

Publication number
WO2023061982A1
WO2023061982A1 PCT/EP2022/078194 EP2022078194W WO2023061982A1 WO 2023061982 A1 WO2023061982 A1 WO 2023061982A1 EP 2022078194 W EP2022078194 W EP 2022078194W WO 2023061982 A1 WO2023061982 A1 WO 2023061982A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
contacts
holder
needles
test device
Prior art date
Application number
PCT/EP2022/078194
Other languages
English (en)
French (fr)
Inventor
Rainer Gaggl
Original Assignee
Rainer Gaggl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rainer Gaggl filed Critical Rainer Gaggl
Publication of WO2023061982A1 publication Critical patent/WO2023061982A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Definitions

  • test card with the features of the introductory part of claim 1 and an arrangement comprising the test device.
  • Chips that have been singulated (sawed out) from wafers must be checked to see whether they are able to fulfill the function assigned to them. This is also important because damage to chips cannot be ruled out when chips are separated.
  • Testing devices are known for testing isolated chips.
  • the known testing devices include a holder (chuck) to which the chip to be tested is held, in particular by vacuum.
  • the known testing devices also include a device for contacting the front side of the chip, which can be a probe card, for example.
  • the back of the chip is electrically connected to the chuck.
  • Test needles and the chuck forwarded to the chip.
  • Lines are provided for this purpose, which lead on the one hand from the power source of the test device to the (test) needles and on the other hand to the chuck.
  • test devices The problem with these known test devices is that the lines, the (test) needles and the chuck form a conductor loop, which represents an inductance in relation to its electrical properties. This is particularly troublesome since the described fen through the conductor loops counteract given, parasitic inductances of a desired rapid current change.
  • the invention is based on the object of further developing the known test devices in such a way that parasitic inductances are kept at least small.
  • the invention is also based on the object of providing an arrangement comprising the testing device according to the invention.
  • test device Since the test device according to the invention is not connected to the power source via the chuck, but via separate contacts that are applied to the top of the chuck when the test process is carried out, and which are arranged next to the (test) needles of the probe card, are small Conductor loops are achieved so that parasitic inductances are so small that they no longer interfere with the testing process.
  • the additional contacts on the probe card can be arranged in such a way that they are placed on the chuck as close as possible to the (test) needles of the probe card. Additional contacts can be arranged on one or both sides or around the (test) needles of the probe card.
  • the additional contacts and the (test) needles of the probe card are resilient. It is preferred that the spring stroke of the contacts is greater than the spring stroke of the (test) needles.
  • the spring deflection of the (test) needles contacting the top side of the chip is in the range between 50 and 100 ⁇ m, the spring deflection of the contacts placed on the chuck surface is, for example, of the order of 0.5 mm.
  • the advantage of the arrangement according to the invention is that, because of the smaller conductor loops, the parasitic inductances are so low that the testing device does not significantly impede the performance of rapid switching processes in the chip to be tested.
  • FIG. 1 schematic of a known test arrangement
  • Fig. 2 shows a schematic of a test arrangement with a test device designed according to the invention
  • Fig. 3 an exemplary embodiment of a test device according to the invention
  • Fig. 4 an arrangement with a test device and a holder
  • FIG. 5 the arrangement from FIG. 4 with marked conductor loops.
  • An insert plate 9 is inserted in a recess 11 in the top of a holder 5 ("Chuck").
  • the insert plate 9 is electrically and thermally conductively connected to the base body of the holder 5.
  • the chip 4 is on the insert plate 9.
  • In the insert plate 9 are bores subjected to negative pressure 12 provided, so that a chip 4 is held on the insert plate 9 by vacuum.
  • the rear side of the chip 4 is in an electrically conductive connection via the insert plate 9 to the electrically conductive upper side of the holder 5 .
  • a known test arrangement 1 shown in simplified form comprises a probe card 2 with a plurality of (test) probes 3.
  • the (test) needles 3 are placed on the front side of a chip 4 .
  • the insert plate 9 and the chip 4 are held on the holder (chuck) 5 in its recess 11, for example by vacuum.
  • the (test) needles 3 of the needle card 2 are supplied with current via lines 7 from a current source 6 which supplies, for example, square-wave pulses.
  • the power source 6 is in an electrically conductive connection via a further line 8 to the chuck 5 , and thus to the rear side of the chip 4 .
  • Test needles 3 of the probe card 2 form large conductor loops, so that the associated parasitic inductances unfavorably impede fast switching processes during a test process or slow it down .
  • FIG. 2 shows a schematic and greatly simplified test arrangement 1 according to the invention
  • additional contacts 10 are provided in addition to the (test) needles 3 in the probe card 2 .
  • the contacts 10 are connected to the power source 6 via lines 8 .
  • the lines 7 which apply current to the (test) needles 3 are also connected to the power source 6 .
  • the contacts 10 can be arranged on one side of the (test) needles 3 of the probe card 2 , on opposite sides of the (test) needles 3 or around the (test) needles 3 of the probe card 2 .
  • the (test) needles 3 of the probe card 2 are designed to be resilient, with the spring deflection being on the order of 50 to 100 ⁇ m.
  • the contacts 10 are in the form of spring contacts, with the spring stroke of the contacts 10 being in the range of 0.5 mm, for example. Because the spring stroke of the contacts 10 is greater than the spring stroke of the (test) needles 3, reliable contacting of the front of the chuck 5 is achieved.
  • the conductor loops formed by the lines 7 and 8, the (test) needles 3 and the contacts 10 are significantly smaller (see FIG. 5) than the above-mentioned conductor loops of a known one Test arrangement 1 (see Fig. 1).
  • a test arrangement 1 according to the invention for testing individual chips 4 even fast switching operations are no longer disadvantageously impeded or slowed down during testing by the now significantly reduced parasitic inductance.
  • each (test) needle 3 is connected to the power source 6 independently of the other (test) needles 3 .
  • each (test) needle 3 can be connected to the power source independently of the other (test) needles, but groups of (test) needles 3 can also be combined or all of them (Test) needles 3 be connected together to the power source 6.
  • Test all of them
  • the number of lines 7 is thus adapted to the number of channels in a connected test system. Therefore, the test flow can be monitored channel by channel and may be limited. Damage to the (test) needles 3 due to high test currents (e.g. caused by a defective chip 4) can be avoided. The same applies to the lines 8 which connect the contacts 10 to the power source 6 .
  • a test device 1 according to the invention (“probe card”) shown in FIG. 3 comprises a supporting body 15 (“stiffener”), on the lower side of which, in the position of use, a printed circuit board 16 is arranged.
  • a test head 17 equipped with (test) needles 3.
  • the test head 17 is equipped with a pressure chamber 18 (cf. AT 14 209 Ul, AT 14 210 Ul, AT 412 175 B, AT 511 058 Bl ) to which channels 19 that can be acted upon with compressed air lead.
  • the contacts 10 which are designed as spring contact pins, are provided.
  • the contacts 10 which are designed as spring contact pins, are provided in the area of the right-hand edge of the circuit board 16 in FIG. 3 (plug-in) contacts are provided for connecting the test device 1 to a test system.
  • test device 1 is provided with a test head 17 designed as a vertical test head (“vertical needle card”)
  • test heads 17 fitted with (test) needles for example needle cards of the type of cantilever needle spiders, are also possible within the scope of the invention. taken into consideration.
  • the arrangement according to the invention shown in FIG. 4 comprises a test device 1 according to the invention according to FIG.
  • the holder 5 has a base body 21 in which channels 22 that can be subjected to negative pressure are provided. in the in
  • a depression 11 Position of use upper side of the base body 21 of the holder 5 is a depression 11 is provided.
  • the depression 11 accommodates an exchangeable insert plate 9 .
  • a depression 12 is provided in its upper side in the position of use, into which a chip 4 to be tested is inserted.
  • the insert plate 9 and the chip 4 are held on the holder 5 by negative pressure applied via the channels 22 .
  • a sense contact 23 is accommodated in the base body 21 of the holder 5 and rests against the chip 4 from below.
  • the sense contact 23 is electrically conductive via a bridge 24 with contact fingers 25, which are accommodated in the base body 21 and where - see. Fig. 4 - individual contacts 10 of the test device 1 applied, connected.
  • the sense contact 23 and the contact finger 25 have the following task:
  • the voltage drop across the chip 4 is an important parameter for monitoring and evaluating test processes.
  • the voltage measurement with current-carrying contacts would result in a falsification of the measurement results, since line and connection resistances (depending on the current) themselves produce a voltage drop. For this reason, contact is made directly on the top and bottom of the chip with separately routed sense lines, which allow currentless voltage measurement.
  • the sense contacts on the top of the chip are made with specially provided sense contacts (similar to the current-carrying test needles 3).
  • the sense (spring) contact 23 which is designed to be electrically isolated from the rest of the chuck 5, is located on the underside.
  • the contacts 10 of the test device 1 arranged next to the (test) needles rest against the base body 21 of the holder 5 and are in electrically conductive contact with the base body 21 of the holder 5 stand .
  • the multi number of contacts 10 on the test device 1 has the purpose of limiting the amperage of electrical test currents in the contacts 10 .
  • the described configuration of the testing device 1 according to the invention has the advantage that the conductor loops are small.
  • This is in Fig. 5 using the example of the arrangement of FIG. 4 symbolized shown.
  • the one in Fig. 5 shown area 26 corresponds to a conductor loop fe a known arrangement according to FIG. 1 .
  • the area 27 shown in FIG. 5 corresponds to a conductor loop of an arrangement according to the invention made up of a holder 5 and a test device 1 according to the invention. Since the size of the parasitic inductance, which is disadvantageous for testing chips 4, is determined by the size of the area spanned by the conductor loop, a small parasitic inductance results when the testing device 1 according to the invention is used. Smaller magnetic fields that impede (oppositely directed) the locating current are also created as a result.
  • a testing device 1 for isolated chips 4 with a test head 17 fitted with (test) needles 3 has contacts 10 which are arranged next to the test head 17 .
  • An arrangement for testing isolated chips 4 comprises a testing device 1 and a holder 5 for the chip 4 on which the contacts 10 rest.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Eine Prüfvorrichtung (1) für vereinzelte Chips (4) mit einem mit (Prüf-)Nadeln (3) bestückten Prüfkopf (17) weist Kontakte (10) auf, die neben dem Prüfkopf (17) angeordnet sind. Eine Anordnung zum Prüfen vereinzelter Chips (4) umfasst eine Prüfvorrichtung (1) und einen Halter (5) für den Chip (4), auf welchem die Kontakte (10) anliegen.

Description

PRÜFVORRICHTUNG FÜR VEREINZELTE CHIPS
Die Erfindung betri f ft eine Prüfvorrichtung ( „Prüf karte" ) mit den Merkmalen des einleitenden Teils von Anspruch 1 und eine Anordnung umfassend die Prüfvorrichtung .
Aus Wafern vereinzelte (herausgesägte ) Chips müssen dahingehend geprüft werden, ob sie in der Lage sind, die ihnen zugeordnete Funktion zu erfüllen . Dies ist auch deswegen wichtig, weil beim Vereinzeln von Chips Beschädigungen von Chips nicht ausgeschlossen werden können .
Für das Prüfen von vereinzelten Chips sind Prüfvorrichtungen bekannt .
Die bekannten Prüfvorrichtungen umfassen einen Halter ( Chuck) , an dem der zu prüfende Chip, insbesondere durch Unterdrück, festgehalten wird . Die bekannten Prüfvorrichtungen umfassen weiters eine Einrichtung zum Kontaktieren der Vorderseite des Chips , die beispielsweise eine Nadelkarte sein kann . Die Rückseite des Chips steht mit dem Chuck in elektrisch leitender Verbindung . Beim Aus führen eines Prüfvorganges werden an einem Chip unter anderem Schaltvorgänge mit sich sehr schnell ändernden Strömen durchgeführt . Diese werden über die
( Prüf- ) Nadeln und den Chuck an den Chip weitergeleitet . Hiezu sind Leitungen vorgesehen, die einerseits von der Stromquelle der Prüfvorrichtung zu den ( Prüf- ) Nadeln und anderseits zum Chuck führen .
Problematisch bei diesen bekannten Prüfvorrichtungen ist es , dass die Leitungen, die ( Prüf- ) Nadeln und der Chuck eine Leiterschlei fe bilden, die in Bezug auf ihre elektrischen Eigenschaften eine Induktivität darstellt . Dies ist insbesondere störend, da die beschriebenen, durch die Leiterschlei fen gegebenen, parasitären Induktivitäten einer gewünschten schnellen Stromänderung entgegenwirken .
Der Erfindung liegt die Aufgabe zugrunde , die bekannten Prüfvorrichtungen so weiterzubilden, dass parasitäre Induktivitäten wenigstens klein gehalten werden .
Gelöst wird diese Aufgabe erfindungsgemäß mit einer Prüfvorrichtung, die die Merkmale von Anspruch 1 aufweist .
Der Erfindung liegt weiters die Aufgabe zugrunde , eine die erfindungsgemäße Prüfvorrichtung umfassende Anordnung zur Verfügung zu stellen .
Diese Aufgabe wird mit einer Anordnung gemäß Anspruch 7 gelöst .
Bevorzugte und vorteilhafte Ausgestaltungen der erfindungsgemäßen Anordnung sind Gegenstand der Unteransprüche .
Da bei der erfindungsgemäßen Prüfvorrichtung der Anschluss der Stromquelle nicht über den Chuck, sondern über gesonderte Kontakte erfolgt , die beim Aus führen des Prüfvorganges an die Oberseite des Chuck angelegt werden, und die neben den ( Prüf- ) Nadeln der Nadelkarte angeordnet sind, werden kleine Leiterschlei fen erreicht , sodass parasitäre Induktivitäten so klein sind, dass sie den Prüfvorgang nicht mehr stören .
Bei der erfindungsgemäßen Prüfvorrichtung können die zusätzlichen Kontakte an der Nadelkarte so angeordnet sein, dass sie möglichst knapp neben den ( Prüf- ) Nadeln der Nadelkarte an den Chuck angelegt werden . Dabei können zusätzliche Kontakte auf einer oder auf beiden Seiten oder rings um die ( Prüf- ) Nadeln der Nadelkarte herum angeordnet sein . Für die praktische Verwendung der erfindungsgemäßen Prüfvorrichtung ist es vorteilhaft , wenn die zusätzlichen Kontakte so wie die ( Prüf- ) Nadeln der Nadelkarte federnd ausgebildet sind . Bevorzugt ist dabei , dass der Federhub der Kontakte größer ist als der Federhub der ( Prüf- ) Nadeln . Beispielsweise liegt der Federhub der die Chip-Oberseite kontaktierenden ( Prüf- ) Nadeln im Bereich zwischen 50 und 100 pm, der Federhub der auf der Chuckoberf läche aufsetzenden Kontakte liegt beispielsweise in der Größenordnung von 0 , 5 mm .
Vorteilhaft bei der erfindungsgemäßen Anordnung ist es , dass wegen der kleiner ausgebildeten Leiterschlei fen so geringe parasitäre Induktivitäten auftreten, dass das Durchführen schneller Schaltvorgänge in dem zu prüfenden Chip durch die Prüfvorrichtung nicht wesentlich behindert wird .
Weitere Einzelheiten und Merkmale der Erfindung ergeben sich aus der nachstehenden Beschreibung bevorzugter Aus führungsbeispiele anhand der Zeichnungen . Es zeigt :
Fig . 1 schematisch eine bekannte Prüf anordnung,
Fig . 2 schematisch eine Prüf anordnung mit einer erfindungsgemäß ausgebildete Prüfvorrichtung,
Fig . 3 ein Aus führungsbeispiel einer erfindungsgemäßen Prüfvorrichtung,
Fig . 4 eine Anordnung mit einer Prüfvorrichtung und einem Halter, und
Fig . 5 die Anordnung aus Fig . 4 mit eingezeichneten Leiterschlei fen .
In einer Vertiefung 11 der Oberseite eines Halters 5 ( „Chuck" ) ist eine Einlegeplatte 9 eingelegt . Die Einlegeplatte 9 ist mit dem Grundkörper des Halters 5 elektrisch und thermisch leitend verbunden . Auf der Einlegeplatte 9 liegt der Chip 4 . In der Einlegeplatte 9 sind mit Unterdrück beaufschlagte Bohrungen 12 vorgesehen, so dass ein Chip 4 durch Unterdrück auf der Einlegeplatte 9 gehalten ist . So steht die Rückseite des Chips 4 über die Einlegeplatte 9 mit der elektrisch leitenden Oberseite des Halters 5 in elektrisch leitender Verbindung .
Eine in Fig . 1 vereinfacht gezeigte , bekannte Prüf anordnung 1 umfasst eine Nadelkarte 2 mit mehreren ( Prüf- ) Nadeln 3 . Die ( Prüf- ) Nadeln 3 werden auf die Vorderseite eines Chips 4 angelegt . Die Einlegeplatte 9 und der Chip 4 werden auf dem Halter ( Chuck) 5 in dessen Vertiefung 11 , beispielsweise durch Unterdrück, festgehalten .
Von einer Stromquelle 6 , die beispielsweise Rechteckimpulse liefert , werden die ( Prüf- ) Nadeln 3 der Nadelkarte 2 über Leitungen 7 mit Strom beaufschlagt .
Die Stromquelle 6 steht über eine weitere Leitung 8 mit dem Chuck 5 , und damit mit der Rückseite des Chips 4 , in elektrisch leitender Verbindung . Die Leitungen 7 und 8 sowie die
( Prüf- ) Nadeln 3 der Nadelkarte 2 bilden große Leiterschlei fen, sodass die damit verbundenen parasitären Induktivitäten schnelle Schaltvorgänge bei einem Prüfvorgang ungünstig behindern bzw . verlangsamen .
Bei der in Fig . 2 schematisch und stark vereinfacht dargestellten, erfindungsgemäßen Prüf anordnung 1 sind neben den ( Prüf- ) Nadeln 3 in der Nadelkarte 2 zusätzliche Kontakte 10 vorgesehen . Die Kontakte 10 stehen über Leitungen 8 mit der Stromquelle 6 in Verbindung . An die Stromquelle 6 sind auch die Leitungen 7 , welche die ( Prüf- ) Nadeln 3 mit Strom beaufschlagen, angeschlossen . Die Kontakte 10 können auf einer Seite der ( Prüf- ) Nadeln 3 der Nadelkarte 2 , auf einander gegenüberliegenden Seiten der ( Prüf- ) Nadeln 3 oder rings um die ( Prüf- ) Nadeln 3 der Nadelkarte 2 angeordnet sein . Die ( Prüf- ) Nadeln 3 der Nadelkarte 2 sind federnd ausgebildet , wobei der Federhub in einer Größenordnung von 50 bis 100 pm liegt . Die Kontakte 10 sind als Federkontakte ausgebildet , wobei der Federhub der Kontakte 10 beispielsweise im Bereich von 0 , 5 mm liegt . Dadurch, dass der Federhub der Kontakte 10 größer ist als der Federhub der ( Prüf- ) Nadeln 3 wird ein sicheres Kontaktieren der Vorderseite des Chuck 5 erreicht .
Es ist erkennbar, dass bei der erfindungsgemäßen Prüf anordnung 1 die von den Leitungen 7 und 8 , den ( Prüf- ) Nadeln 3 und den Kontakten 10 gebildeten Leiterschlei fen wesentlich kleiner sind ( siehe Fig . 5 ) als die oben erwähnten Leiterschlei fen einer bekannten Prüf anordnung 1 ( siehe Fig . 1 ) . Bei Verwendung einer erfindungsgemäßen Prüf anordnung 1 zum Prüfen vereinzelter Chips 4 werden beim Prüfen auch schnelle Schaltvorgänge durch die nun wesentlich verringerte parasitäre Induktivität nicht mehr nachteilig behindert oder verlangsamt .
Es ist darauf hinzuweisen, dass bei der Darstellung der Fig . 2 der Übersichtlichkeit wegen nur eine Leitung 7 zu einer der ( Prüf- ) Nadeln 3 dargestellt ist . Ebenso ist der Übersichtlichkeit wegen nur eine Leitung 8 zu einem der zusätzlichen Kontakte 10 dargestellt . Es ist an sich wünschenswert , dass bei der erfindungsgemäßen Prüf anordnung 1 j ede ( Prüf- ) Nadel 3 unabhängig von den anderen ( Prüf- ) Nadeln 3 an die Stromquelle 6 angeschlossen ist . In der Praxis kann bei der erfindungsgemäßen Prüf anordnung 1 entweder j ede ( Prüf- ) Nadel 3 unabhängig von den anderen ( Prüf- ) Nadeln an die Stromquelle angeschlossen sein, es können j edoch auch Gruppen von ( Prüf- ) Nadeln 3 zusammengefasst oder alle ( Prüf- ) Nadeln 3 gemeinsam an der Stromquelle 6 angeschlossen sein . In der Praxis können mehrere Gruppen von ( Prüf- ) Nadeln 3 an eine gemeinsame Leitung 7 angeschlossen werden . So wird die Zahl der Leitungen 7 an die Anzahl der Kanäle in einem angeschlossenen Testsystem angepasst . Daher kann der Prüf ström kanalweise überwacht und gegebenenfalls begrenzt werden. Beschädigungen der ( Prüf- ) Nadeln 3 durch hohen Prüf ström (z.B. bedingt durch einen defekten Chip 4) können vermieden werden. Sinngemäßes gilt für die Leitungen 8, welche die Kontakte 10 mit der Stromquelle 6 verbinden.
Eine in Fig. 3 gezeigte, erfindungsgemäße Prüfvorrichtung 1 („Nadelkarte") umfasst einen Tragekörper 15 („Stiffener") , an dessen in Gebrauchslage unterer Seite eine Leiterplatte 16 angeordnet ist. Unterhalb der Leiterplatte 16 befindet sich ein mit ( Prüf- ) Nadeln 3 bestückter Prüfkopf 17. Der Prüfkopf 17 ist im Ausführungsbeispiel mit einer Druckkammer 18 (vgl. AT 14 209 Ul, AT 14 210 Ul, AT 412 175 B, AT 511 058 Bl) , zu der mit Druckluft beaufschlagbare Kanäle 19 führen, ausgestattet. Neben dem Prüfkopf 17 und somit auch neben den ( Prüf- ) Nadeln 3 sind die Kontakte 10, die als Federkontaktstifte ausgebildet sind, vorgesehen. Im Bereich des in Fig. 3 rechten Randes der Leiterplatte 16 sind ( Steck- ) Kontakte für die Verbindung der Prüfvorrichtung 1 mit einem Testsystem vorgesehen.
Wenngleich in Fig. 3 die Prüfvorrichtung 1 mit einem als Vertikalprüfkopf ausgebildeten Prüfkopf 17 („Vertikalnadelkarte") versehen ist, sind im Rahmen der Erfindung auch andere mit ( Prüf- ) Nadeln 3 bestückte Prüfköpfe 17, beispielsweise Nadelkarten nach Art von Cantilever- Nadelspinnen, in Betracht gezogen.
Die in Fig. 4 gezeigte erfindungsgemäße Anordnung umfasst eine erfindungsgemäße Prüfvorrichtung 1 gemäß Fig. 3 zusammen mit einem Halter (Chuck) 5, wobei die Prüfvorrichtung 1 an den Halter 5 und den auf dem Halter 5 festgelegten Chip 4 angelegt ist .
Der Halter 5 besitzt einen Grundkörper 21, in dem mit Unterdrück beaufschlagbare Kanäle 22 vorgesehen sind. In der in
Gebrauchslage oberen Seite des Grundkörpers 21 des Halters 5 ist eine Vertiefung 11 vorgesehen . Die Vertiefung 11 nimmt eine auswechselbare Einlegeplatte 9 auf . In der Einlegeplatte 9 ist in ihrer in Gebrauchslage oberen Seite eine Vertiefung 12 vorgesehen, in die ein zu prüfender Chip 4 eingelegt wird . Die Einlegeplatte 9 und der Chip 4 werden an dem Halter 5 durch über die Kanäle 22 angelegten Unterdrück gehalten .
Im Grundkörper 21 des Halters 5 ist ein Sense-Kontakt 23 auf genommen, der von unten her an dem Chip 4 anliegt . Der Sense- Kontakt 23 ist über eine Brücke 24 elektrisch leitend mit Kontakt fingern 25 , die in dem Grundkörper 21 aufgenommen sind und an denen - vgl . Fig . 4 - einzelne Kontakte 10 der Prüfvorrichtung 1 anliegen, verbunden . Der Sense-Kontakt 23 und die Kontakt finger 25 haben folgende Aufgabe :
Der Spannungsabfall über den Chip 4 ist ein wichtiger Parameter zum Überwachen und Bewerten von Prüf Vorgängen . Die Spannungsmessung mit stromführenden Kontakten hätte eine Verfälschung der Messergebnisse zur Folge , da Leitungs- und Anschlusswiderstände ( in Abhängigkeit des Stroms ) selbst einen Spannungsabfall erzeugen . Aus diesem Grund erfolgt direkt an der Chip-Ober- und Unterseite eine Kontaktierung mit separat herangeführten Sense-Leitungen, die eine stromlose Spannungsmessung erlauben . Die Sense-Kontaktierung an der Chip- Oberseite erfolgt mit eigens dafür vorgesehenen Sense-Kontakten ( analog zu den stromführenden Prüf-Nadeln 3 ) . An der Chip-
Unterseite liegt der Sense- ( Feder- ) Kontakt 23 , der zum Rest des Chucks 5 elektrisch isoliert ausgeführt ist , an . Die
Kontakt finger 25 liegen an ausgewählten ( Feder- ) Kontakten 10 der Prüfvorrichtung 1 an .
Aus der Darstellung in Fig . 4 ist ersichtlich, dass die neben den ( Prüf- ) Nadeln angeordneten Kontakte 10 der Prüfvorrichtung 1 an dem Grundkörper 21 des Halters 5 anliegen und mit den Grundkörper 21 des Halters 5 in elektrisch leitendem Kontakt stehen . Die Viel zahl von Kontakten 10 an der Prüfvorrichtung 1 hat den Zweck, die Stromstärke von elektrischen Prüfströmen in den Kontakten 10 zu begrenzen .
Die beschriebene Ausgestaltung der erfindungsgemäßen Prüfvorrichtung 1 hat den Vorteil , dass die Leiterschlei fen klein sind . Dies ist in Fig . 5 am Beispiel der Anordnung von Fig . 4 symbolisiert dargestellt . Der in Fig . 5 dargestellte Bereich 26 entspricht einer Leiterschlei fe einer bekannten Anordnung gemäß Fig . 1 . Der in Fig . 5 dargestellte Bereich 27 entspricht einer Leiterschlei fe einer erfindungsgemäßen Anordnung aus Halter 5 und erfindungsgemäßer Prüfvorrichtung 1 . Da die Größe der für eine Prüfung von Chips 4 nachteiligen, parasitären Induktivität durch die Größe der von der Leiterschlei fe auf gespannten Fläche bestimmt ist , ergibt sich beim Verwenden der erfindungsgemäßen Prüfvorrichtung 1 eine kleine parasitäre Induktivität . Damit entstehen auch kleinere , den Prüfstrom behindernde ( entgegengerichtete ) , Magnetfelder .
Zusammenfassend kann ein Aus führungsbeispiel der Erfindung wie folgt beschrieben werden :
Eine Prüfvorrichtung 1 für vereinzelte Chips 4 mit einem mit ( Prüf- ) Nadeln 3 bestückten Prüfkopf 17 weist Kontakte 10 auf , die neben dem Prüfkopf 17 angeordnet sind . Eine Anordnung zum Prüfen vereinzelter Chips 4 umfasst eine Prüfvorrichtung 1 und einen Halter 5 für den Chip 4 , auf welchem die Kontakte 10 anliegen .

Claims

9
Ansprüche : Prüfvorrichtung (1) für vereinzelte Chips (4) mit einem mit ( Prüf- ) Nadeln (3) bestückten Prüfkopf (17) , dadurch gekennzeichnet, dass die Prüfvorrichtung (1) Kontakte (10) aufweist, die neben dem Prüf köpf (17) angeordnet sind. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die ( Prüf- ) Nadeln (3) und die Kontakte (10) auf derselben Seite der Prüfvorrichtung (1) angeordnet sind. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kontakte (10) in der Prüfvorrichtung (1) federnd aufgenommen sind. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der Federhub der Kontakte (10) größer ist als der Federhub der ( Prüf- ) Nadeln (3) des Prüfkopfes (17) . Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Kontakte (10) wenigstens auf einer Seite neben den ( Prüf- ) Nadeln (3) angeordnet sind. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Prüfkopf (17) als Vertikalnadelkarte oder als Cantilever-Nadelkarte ausgebildet ist. Anordnung zum Prüfen vereinzelter Chips (4) , umfassend eine Prüfvorrichtung (1) nach einem der Ansprüche 1 bis 6 und einen Halter (5) für den Chip (4) , wobei an dem Grundkörper (21) des Halters (5) eine Einlegeplatte (9) , in der der Chip (4) gehalten ist, vorgesehen ist, dadurch gekennzeichnet, dass die Kontakte (10) der Prüfvorrichtung (1) in Gebrauchslage an dem Grundkörper (21) des Halters (5) direkt anliegen. Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Kontakte (10) an dem Halter (5) neben der Einlegeplatte (9) anliegen. Anordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Kontakt finger (25) mit einem Sense-Kontakt (23) , der an der Rückseite eines an dem Halter (5) festgelegten Chips (4) elektrisch leitend angelegt ist, und dass in dem Grundkörper (21) des Halters (5) Kontakt finger (25) aufgenommen sind, und dass ausgewählte Kontakte (10) der Prüfvorrichtung (1) an Kontakt fingern (25) anliegen. Anordnung nach Anspruch 9, dadurch gekennzeichnet, dass die Kontakt finger (25) im Grundkörper (21) des Halters (5) in einem Bereich, der außerhalb des Prüfkopfes (17) der Prüfvorrichtung (1) liegt, angeordnet sind. Anordnung nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die freien Enden der Kontakt finger (25) in der der Prüfvorrichtung (1) zugewandten Fläche des Grundkörpers (21) des Halters (5) liegen.
PCT/EP2022/078194 2021-10-13 2022-10-11 Prüfvorrichtung für vereinzelte chips WO2023061982A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ATA50817/2021A AT525517A1 (de) 2021-10-13 2021-10-13 Prüfvorrichtung und Anordnung mit dieser
ATA50817/2021 2021-10-13

Publications (1)

Publication Number Publication Date
WO2023061982A1 true WO2023061982A1 (de) 2023-04-20

Family

ID=83689504

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/078194 WO2023061982A1 (de) 2021-10-13 2022-10-11 Prüfvorrichtung für vereinzelte chips

Country Status (2)

Country Link
AT (1) AT525517A1 (de)
WO (1) WO2023061982A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046599A (en) * 1996-05-20 2000-04-04 Microconnect, Inc. Method and device for making connection
US20030237061A1 (en) * 2002-06-19 2003-12-25 Formfactor, Inc. Test method for yielding a known good die
US20060139045A1 (en) * 2004-12-29 2006-06-29 Wesley Gallagher Device and method for testing unpackaged semiconductor die
JP2007040926A (ja) * 2005-08-05 2007-02-15 Tokyo Seimitsu Co Ltd プローバ
US20140176173A1 (en) * 2011-08-01 2014-06-26 Tokyo Electron Limited Probe card for power device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549932B1 (ko) * 1998-09-08 2006-04-21 삼성전자주식회사 에폭시형 프로브 카드
US6912778B2 (en) * 2001-07-19 2005-07-05 Micron Technology, Inc. Methods of fabricating full-wafer silicon probe cards for burn-in and testing of semiconductor devices
CN108766900A (zh) * 2018-04-12 2018-11-06 中国电子科技集团公司第五十五研究所 一种在片测试直流探针卡
CN110412321B (zh) * 2019-07-17 2021-08-13 上海华力微电子有限公司 触点单元结构及其构成的矩阵探针卡

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046599A (en) * 1996-05-20 2000-04-04 Microconnect, Inc. Method and device for making connection
US20030237061A1 (en) * 2002-06-19 2003-12-25 Formfactor, Inc. Test method for yielding a known good die
US20060139045A1 (en) * 2004-12-29 2006-06-29 Wesley Gallagher Device and method for testing unpackaged semiconductor die
JP2007040926A (ja) * 2005-08-05 2007-02-15 Tokyo Seimitsu Co Ltd プローバ
US20140176173A1 (en) * 2011-08-01 2014-06-26 Tokyo Electron Limited Probe card for power device

Also Published As

Publication number Publication date
AT525517A1 (de) 2023-04-15

Similar Documents

Publication Publication Date Title
EP0470118B1 (de) Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen
EP0285799B1 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
AT511226B1 (de) Vorrichtung zum hochspannungsprüfen von halbleiterbauelementen
DE19928524B4 (de) IC-Prüfgerät
DE19823140A1 (de) Abtast-Feldeffekttransistor
DE102007039728B4 (de) Tastkopfanordnung
DE2319011A1 (de) Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat
DE2028910A1 (de) Einrichtung zur Prüfung und Sor tierung von elektrischen Schaltungsele menten
DE102014115204B4 (de) Testen von Vorrichtungen
DE102016124704A1 (de) Prüfstiftkonfiguration für eine Prüfvorrichtung zum Prüfen von Prüflingen
DE2559004B1 (de) Anordnung zur Pruefung von elektrischen Prueflingen mit einer Vielzahl von Pruefkontakten
DE112015001192T5 (de) Begutachtungssystem für zu prüfende Vorrichtung und Verfahren zum Betreiben eines Begutachtungssystems für zu prüfende Vorrichtung
EP1111397B1 (de) Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte
DE102009049848A1 (de) Elektrische Verbindungsvorrichtung
DE202012104416U1 (de) Testsockel mit hakenartiger Pinkontaktkante
DE10039928A1 (de) Vorrichtung zum automatisierten Testen, Kalibrieren und Charakterisieren von Testadaptern
EP1915230A1 (de) Thermodenvorrichtung für eine vielzahl von halbleiterbauelementen
DE9004562U1 (de) Prüfvorrichtung zum Prüfen von elektrischen oder elektronischen Prüflingen
WO2023061982A1 (de) Prüfvorrichtung für vereinzelte chips
DE102009016181A1 (de) Kontaktierungseinheit für eine Testvorrichtung zum Testen von Leiterplatten
DE10202904B4 (de) Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen
EP1577676A1 (de) Verfahren und Schaltung zum Schutz von Prüfkontakten bei der Hochstrom-Messung von Halbleiter-Bauelementen
DE68915781T2 (de) Elektrische testsonde.
DE112016007382T5 (de) Inspektionsvorrichtung und Inspektionsverfahren
DE112021001124T5 (de) Einbrenn-Platine Einschliesslich Streifenfassung Mit Integrierter Heizung Zum Einbrennen Von Halbleiterbauelementen In Grossem Umfang

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22786826

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2022786826

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022786826

Country of ref document: EP

Effective date: 20240513