DE2028910A1 - Einrichtung zur Prüfung und Sor tierung von elektrischen Schaltungsele menten - Google Patents
Einrichtung zur Prüfung und Sor tierung von elektrischen Schaltungsele mentenInfo
- Publication number
- DE2028910A1 DE2028910A1 DE19702028910 DE2028910A DE2028910A1 DE 2028910 A1 DE2028910 A1 DE 2028910A1 DE 19702028910 DE19702028910 DE 19702028910 DE 2028910 A DE2028910 A DE 2028910A DE 2028910 A1 DE2028910 A1 DE 2028910A1
- Authority
- DE
- Germany
- Prior art keywords
- chips
- elements
- test
- chip
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
- B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
- B07C5/34—Sorting according to other particular properties
- B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S209/00—Classifying, separating, and assorting solids
- Y10S209/936—Plural items tested as group
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
Böblingen, 9. Juni 1970 Wi/du
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: Docket BU 969 003
Einrichtung zur Prüfung und Sortierung von elektrischen Schaltungselementen. ;
Die Erfindung betrifft eine Einrichtung zur Prüfung von elektrischen
Schaltungselementen und zur Sortierung in Abhängigkeit vom Prüfergebnis unter Beibehaltung der Ausrichtung.
Bei der Herstellung von bestimmten Schaltungselementen, insbesondere
von Halbleiterelementen, wie sogenannten Chips, für integrierte Schaltungen ist eine anschließende Prüfung der einzelnen
Chips unentbehrlich, da in Anbetracht der hohen Anforderungen, die an solche Elemente gestellt werden, nicht selten nur ein
Bruchteil der Chips einer Halbleiterscheibe, Wafer genannt, als fehlerfrei anerkannt wird. Die geforderte Präzision wird deutlich,
wenn man berücksichtigt, daß es monolithische Speicher-Chips von 2,7 mm gibt, auf denen 664 Schaltungskomponenten zusammengefaßt
sind(B. Agusta in 1969 IEEE International Solid State Circuits Conference Digest of Technical Papers). Die Herstellung dieser
009882/1448
2073310
Chips ist daher äußerst kompliziert und ©ine nachfolgende Einzelprüfung unerläßlich? bevor diejnur einwandfreien Chips durch Aufbringen auf Schaltungsplatten zu Moduln zusarameagefaßt werden.
Aus den sogenannten Wafer, aus denen man <$i@ einzelnen Chips heraussägt,
werden gewöhnlich IQO und mehr Chips hergestellt. Zum
Aufteilen in die einzelnen Chips werden die Wafer auf eine Trägerplatte aufgeklebt und dann getrennt, und die Prüfung der einzelnen
Chips erfolgt entweder noch während die Cb&ps sich in der Formation
des Wafers finden oder erst nach der
Nach einem in der USA-Patentschrift 3 437 929 beschriebenen Verfahren
werden die Chips in ihrer Wafer-Formation entsprechend dem
Prüfergebnis mit einem stift markiert cad sodann manuell sortiert.
Zur Anpassung an die Äüforderaagesi eiaer Massenproduktion von integrierten
Schaltragen ist es aber auch. hekazintff die einzelnen
Chips nach ihrer Vereinzelung vmä Ablössag tob. der Wafer-Formation
mittels Vibratoren ausziariclateis. und eimer Psüfeinridh-bung
führen, wie z.B. in der USÄ-PataBtscferift 3 392 §30 beseü'rieb'eh.
Aber auch hier ist noch eis* aesclilieSeiides maauelles Sortieren der
Chips notwendig, da die CMp-Tsiie to» Read der (runden) Waf@E
ausgesondert werden müssen. Zn beiden Fällen 1st Sie notwendige
manuelle Sortierimg aufwendig β zeitraubend w&ä auBerdeia sieht
fehlerfrei möglich.
Eine Anordnung, bei der elza aaaroelles Sortieren der CMps nicht
mehr nötig ist, !bei -der jsd@efe die Jtes
verloren geht, ist la llM-fecIiiaieal Disol^osrare Ballet!®,? Febnaar
1964, Seiten 53 und 54 bemchmleban* E£a saetsfolgessides Ausrichten
von einfachen Chips9 U. fisr °£xa&sä.Bfc@g®ms w&u ^@a relativ eiafaeihan
Chips für iBtegrieirt© Stglisltisssg©©^ As1^Si ¥lfor@t©r@a fü£ '
hohe Stückzahlen ist swar relativ elisfaeli Ezisflitsfep j@ä©sl& b©i
Chips für komplexe Fai&tiosaem iai der ©isagamcp
sentlicn schwierigerff ja bisw@il©a nmsS
009882/144t
Docket BU 9®9 GO3
Der Erfindung liegt die Aufgabe zugrunde, eine Prüf- und Sortiereinrichtung für vorzugsweise solche komplexen Schaltungselemente
zu schaffen, bei der unter Beibehaltung der Ausrichtung große
Stückzahlen von Chips geprüft und anschließend ohne manuelle
Mithilfe sortiert werden können. Diese Aufgabe ist erfindungsgeraäß
gelöst worden durch eine Grundplatte zur Aufnahme einer Anzahl der zu prüfenden Elemente und ein dazu senkrecht bewegliches Oberteil
mit einer entsprechenden Anzahl mit den Elementen auf der Grundplatte ausgerichteten, fiber eine Vakuumsteuerung einzeln steuerbaren Vakuummündungen zur Entnahme nur der als fehlerfrei bzw.
brauchbar erkannten Elemente. Die erfindungsgemäße Einrichtung macht eine nachfolgende Neuausrichtung der Schaltungselemente überflüssig. Außerdem erübrigt sich die gesonderte Identifizierung
der als fehlerfrei bzw. fehlerhaft erkannten Schaltungselemente. Die erfindungsgemäfie Einrichtung eignet sich daher in besonderem
Maße für solche Chips, die durch Vlbrationseinrichtungen nicht
ausgerichtet werden können.
Vorzugsweise ist dem Prüfgerät ein Rechner zugeordnet, der das
Prüfergebnis speichert und. in Abhängigkeit vom Prüfergebnis steuernd auf die Vakuumsteuerung für die einzelnen Vakuummündungen
wirksam ist. Eine weitere vorteilhafte Ausführungsform der erfindungsgemäßen Einrichtung besteht darin, daß dem Oberteil eine
Mehrzahl von Behältern zur gruppenweisen Aufnahme der nach unterschiedlichen Kriterien geprüften Elemente zugeordnet ist. Diese
Aus führungs fontr ermöglicht es, in mehreren aufeinanderfolgenden
Entnahmevorgängen gesondert solche Schaltungselemente zu entnehmen,
die besonders hohen und die weniger hohen Anforderungen genügen. So erhält man eine Sortierung nach unterschiedlichen Klassifizierungen, und die entsprechenden Gruppen von Schaltungselementen
stehen in den zugeordneten Behältern ausgerichtet zur weiteren
Verarbeitung zur Verfügung.
Qie Erfindung wird im folgenden in Ausführungsbeispielen erläutert. Es zeigen:
009882/1U6
Docket Bü 969 003
Mc --
QüaQ
2©ε CMjpo iiä
Äaaiekt ©lads Fs1S
fosüS fifo 1 w©a uatQsa
fig-
isa üqs Ma
I al
t orais Giiag !»
ά&ΐ? Mat^lss isa
CdKlG CmkQSG &WߣWa££Wii<e!Og©%B. ÜQS Ete
ffe
fQE2ä§
Pig. S
oit
Die lsi öea
eilte ©rimdpiatte 2© alt e&
Klebe toffee 2S5. ss„Be
2§
2Q> ia Qi
isto Das
9882/1144
Docket BD S>§9 003
Prüfanordnung 19 enthält eine Anzahl Ia einer Matrix 30 verteilter ■
Positionen 32...MIt den Leitkanten 26 wirken vom Oberteil 28 beiderseits
der Matrix 30 nach unten ragende Stützen 34 zusaaiuren,
durch die die Positionen 32. der Matrix 30 genau zur Halbleiter-, scheibe 24 ausgerichtet sind, die ihrerseits, wie erwähnt? zu den
Leitkanten 26* eine* ganz bestimmte Lage hat«, Demssfoigs 1st jeöe
der Positionen 32 der Matrix 30 einem Chip 38 zugepsäsaet, wobei
die Chips 38 durch das. Aufsägen der Hälfeleiteraefeeifee 24 entstanden
sind.
Es ist darauf hinzuweisen, daß in Abbildung 1 die Spalte zwischen
den einzelnen Chips 38 sowie die Grude dm: Chips 38 sur.Yerdeutlichung
wesentlich vergrößert dargestellt sind. Tatsächlich wird die Halbleiterscheibe 24 in etwa 100 oder mehr Chips 38 aufgeteilt.
Jede einzelne Position 32 der Matrix 30 ist mit einer einzeln
anschaltbaren Saugmündung 40 zum Aufnehmen des zugeordneten Chips
38 ausgestattet. Zum Betrieb der dargestellten Anordntmg wird eine
Halbleiterscheibe (Wafer) über einem Ausschnitt 41 In der Grundplatte 20 der Prüfanordnung 19 auf die Trägerplatte 22 aufgelegt.
Dabei gelangen mit Hilfe visueller Ausrichtmittel die *Chips 38 der
Halbleiterplatte 24 in genaue Ausrichtung 3» den Leitkanten 26 der
Grundplatte 20. Sodann wird, dem Ausschnitt 41, der ηυ® von oben
durch die Trägerplatte 22 abgedeckt ist, über eine Vakuumleitung
42 Vakuum zugeführt, wodurch die Trägerplatte 22 vorübergehend
festgehalten wird. Mittels Stellschrauben 46 wird sodann die Trägerplatte 22 mit der entsprechenden Ausrichtung der CMps 38 mittels
Klammern 44 an der Grundplatte 20 angeklammert» Sie gleichzeitige Wirkung des Vakuums auf die Trägerplatte 22 verhindert
hierbei eine Bewegung der Trägerplatte 22 relativ zur Grundplatte
20.
Nach der beschriebenen Ausrichtung der Chips 38 der Halbleiterscheibe 24 relativ zur Grundplatte 20 kann diese selbst zur Prüfung
der Chips 38 in Bezug auf einen, elektrischen oder optischen Tester
ausgerichtet werden. Eine solche Ausrichtvorrichtung unterhalb der
0098 82/ 1U6
Docket BU 969 003
G„: ■;:; .iltple^äe 39 ist M a if
Oberteil-5© mss ©iacsa Omt
*lf ' ι ν ^u eine lie
Snm
iS rand «ass Psat@s-fe3i3.i3
f "li
ea iss Iqs·
t. aas <eiaen
i SO oia©
ias Umt©3?t©ii
kms& mit ä®%
Eiefettsil©
öse
Kac» DiireshfliSsrimg fids PrSfworfciag©© fte Si© ©sips 3S
Oberteil 28 des Pröfamorifeiisig Ii i3© abgesssists, 4®S jj<Kä© des Pos
tioacöJT. 32 der Matrix 3© ansä; da© s3ixf©@ff£M©'&3 €Saäp 3S sa Ii@g©a
kernte "&uz FisiQrimg d©s Cäostciil® 2i imö das· Graaäpiatt© 20 ia
dieses· Lage MerciBa o®ässia diä© IstsMsa FsstfDtelisAEaabiBa SO aage
zogen«
Trägerplatte 22 kam» araa di© g©sast® Fs€£s©@®l2OTi»g If is ©ia ©at·=
sprs'SiiSMles L-Ssiaagsiilttelp 2,1» K&Btoae eisaf@ta©eiat tyssttesu 1©
dles^Ei S"'jeck ist da© ObQ^teil 28 des1 firlfes©ri(isiiMf If auf s^@i
mittels Stifte» S3 mad Fialt©si2ag©a δ4 g'ßesEZ>iiig@liait@sa@a 1@£l©a
xmd 62 gsiasasgE-eageset^t CFigso I^ 3) „ Ia Sail §2 ümm Oberteil©
beflnäeffi sieli Kaaäle i@ff asa dil©
sind» Die Kaasäls €6 iia fall
spleläweise aiss PolytetraflrasslthylQBp isad 05.®
rungem 68 ia der SAeibe S? siad geaa© ssit fem. Saisgaliadössif©
an den Fosltioneaa 32 der Matrix 30 ia teil Sl
Die Ausbildung der Position©» 32 ά®κ ISsfesriLs 3©
den Pign. 4 «Ed 5
P g
009882/1U6
wi© ia
sesag sia j@
Dockst M
zelnen Chip 38«. Am Umfang der Chipe sind Eon taktflächen 71 s£«skt°=
.Bar, und die SaugmiiaduBf 40. für jede Position 32 ist mit elsaea
Rand 72 versehen, der fiber die Matrixfläche 73 hinausragt .und jeweils
.innerhalb der Kontaktflächen 71 liegt. Zur Sicherung clsr
Ausrichtung der Chips 38 in stan Positionen 32 muß der Rand 72 der
S&agisüiiduitgen 40 Ober die Kos takt flächen 71 hinaus auf die Chip»
Oberfläche 74 ragen. Dadurch 3«ain das Chip nicht wegfewaschen
werden, wenn die Itösunf aim Klebeverbindung zur Trägerplatte 22
auflöst. Wie in 'Fig. S dargestellt, kann der Rand- 72 der Saug- .'
raündtajig 40 in unmittelbei*« Isrilirung mit der Chip-Ober^,. j§Sie 74
des Chips 38 gelangen, wlteenö das Klebemittel 25 gelöst wird,
jedoch 1st dies nicht unbeäi> notwendig.
Die in den Fign. € und 1 dargestellte Alternativ-Aus führung der
llatrlxanordnung 75 ist spssiell für solche Chips 76 vorgesehen,
«de an ihrem öaf»sg keine hmrcr-isst&h&näen Kontaktflächen haben.
Bei dieser Ausfüliriiügsferss tiat die Matrixanordnung 75 eine Anzahl
Stifte 77 um das Chip 76 h®s?w:f die eine Bewegung des Chips in
MatrixanordnuLiig 75 n&eii. M-sea des Klebemittels verhindern.
Bei bedde&'Ausfuhrungsfojnwa.'wird nach der .Lösung des Klebemitteln
»wischen den Chip« 38 bsw, 7ß and der Trägerplatte 22 die Prüfen»
Ordnung aus dem Lösemittel entnommen und der Teil 61 des Oberteils
28 mit dem Teil 62 wieder verbimdeiie Nun können die als fehlerfrei
erkannten Chips entnommen werden, und zwar durch Anschalten der den entsprechenden Positionen 32 der Matrix 30 zugeordneten'
leltungen 65. Alle anderen Chips, nämlich die als fehlerhaf
gestellten Chips sowie, die Chip-Teile 78 am Umfang üms
scheibe (vergl. Flg. 1), bleiben auf der Trägerplatte 22 können sodann weggespült werden.
Die als fehlerfrei erkannten und mittels der SaugmUaöiaagea 40
den Positionen 32 der Matrix 30 entnommenen Chips 38 werden in einen entsprechenden Behälter, wie er z«B. in Fig. 8
stellt ist, abgelegt, wobei ihre Ausrichtung sowie ihre
009882/UA6
Docket BU 969 003
79 gemäß Fig, © vs?@±gt ©isa© Äasstil l@l&©a SO auf „ dsssaa Breit® ei©»
Chips 38 aaeppait ist. ifeitesMsa ist a®s
flieh tflSefeess ©S siar Mfaala»® dQE" Stütg@ja 34 ä®@ ©Sbes-teil® 2
sehen r die 'Xm ögs1 fl©ieSa©a ü©£sq idt
wie die Lai^icasfeosa 2S as>
€©£■ ©sesaäplatte 20 der Pröfsfflorönüäag 19
so daß dies 3äsc©lsa©sä Hsife@ja äcarc ESatsiss 30 geaa© gia d©a ©iffls
Reihern SG -Sao CMp-SofelltdS'© ?§ aiaiifesldhifeet siado Dai Eia®
der Clsigs 33 ia SiQ leiiäQB i© am® CM,p-E<ätältmrm TB erfolgt
während.
c^Msq mms
eireteres iss eissB ©safeea fSMp-loIhlltiBS1 TB afegoüGtet
öle des fjefflafQ^oa ^afoMQSfiJafQsa fQsalgeMQsa CShipü
7©
« e Wolo© Ia doss CMp-lolaSlfe©!? 7S Qing@©@t3t<sa Cfeips
atsf ©iiafaefe© w@i@©
™ den i^
tere 79
tere 79
35ur Entaatwis aoa dem Chip-BshSltef 79 werden die Chips 38 einfach
durch au£ die ©!»seine» Reifeea JO wirksau&es Vakuum st» Ende des
Chip-Behälters 79 verschobest wd auf eine entsprechend® Transport-
-vorrichtung oder ±n @in@ weitere Bearbeitungsstation übertragen.
Hierbei bleibt die Äuüriehtrag «äer Chips ©otrie ±Me Aufeinanderfolge
aufrecht-erhaltenfr so äaßff wenn sie beispielsweise unmittel«
bar auf eis Modul aufgebracht werden ? ~ ©la® neuerIiAe Ausrichtung
nicht mmiii' erforderlich
009882/U46
Docket BU 969 003
2028310
Bei dem in Fig. 9 dargestellten Prüfsystem steht die Grundplatte
20 unter der Steuerung eines x-y-Stelltriebes 86 zur aufeinanderfolgenden
schrittweisen Einstellung der einzelnen Chips 38 der Halbleiterscheibe 24 zu Prüfsonden 88. Für jeden-Prüfvorgang werden
die Prüfsonden 88 in Berührung mit dem'Chip 38 gebracht, vom
elektrischen Prüfgerät 90 über eine Leitung 92 entsprechende Prüfimpulse
zugeführt und das Ergebnis registriert, isj&a das Prüfgerät
90 die einzelnen Chips jeweils entweder als fehler£r@l öder"
als fehlerhaft erkennt. Diese Information gelangtf zusammen mit
der Position des betreffenden Chips 38 ? ober eine Leitung 95 su
einem Rechner 94. Nachdem alle Chips de-.. Halbleiterscheibe 24 dieser Prüfung unterzogen worden sind* wird das Oberteil 28 auf
die Grundplatte 20 abgesenkt, wobei die einzelnen Positionen'. 32
der Matrix 30 genau auf die einzelnen Chips zn liegen kommen» Anschließend
wird die Klebeverbindung der Chips 38 mit der Trägerplatte
22 durch eine Lösung aufgehoben. Der Rechner 94 ist über
eine Leitung 98 mit der Vakuumsteuerung 36 verbunden und bewirkt
die Anschaltung aller derjenigen Vakuumleitungen 65, die den als
fehlerfrei erkannten Chips 38 zugeordneten Positionen 32 entsprechen.
Diese Chips werden nun von der Trägerplatte 22 abgehoben und mittels des Oberteils 28 der Prüfanordnung 19 in einen Chip-Behälter
79 eingesetzt. Der Rechner 94 kann auch eine Entnahme der Chips in mehreren Stufen steuern, wobei zunächst die bei der
Prüfung als den höchsten Anforderungen genügenden Chips entnommen werden und in einem weiteren Entnahmevorgang die bei der Prüfung
den geringeren Anforderungen entsprechenden Chips. Dementsprechend
werden aufeinanderfolgend zwei verschiedene Chip-Behälter 79 beladen.
Gemäß Fig. 9 kann auch ein weiteres Prüfgerät, wie z.B. das optische
Prüfgerät 100, über eine Leitung 102 mit dem Rechner 94 verbunden werden. Nach der Prüfung mittels des elektrischen Prüfgerätes
90 wird sodann das optische Prüfgerät 100 bezüglich der
Chips 38 auf der Grundplatte 20 ausgerichtet, uad der Rechner 94
steuert einen x-y-Stelltrieb 104, der so mit dem optischen Prüf»
009802 η UU6
Dockfit IiU -969 003
028910
gerlt IQQ verfoöiÄB isfe? da©
nur diejesaigeaa Cbipe 3® ia el@a Strd!»l©a§a5if am® PsSfgeslfcgs 100 gel«iifeaff die zwor to V©j?latsf der eleIsfeslsAsa PrIfraag als fehler frei festgestellt w©räea SiKiL !&©γ e£i@ ILtsltiassg 102 k5aa@ja sodana die im Eecfeßsr 94 gespeicliertea
korrigiert
nur diejesaigeaa Cbipe 3® ia el@a Strd!»l©a§a5if am® PsSfgeslfcgs 100 gel«iifeaff die zwor to V©j?latsf der eleIsfeslsAsa PrIfraag als fehler frei festgestellt w©räea SiKiL !&©γ e£i@ ILtsltiassg 102 k5aa@ja sodana die im Eecfeßsr 94 gespeicliertea
korrigiert
Das Senfes; feeseiai?l©fc)Giia@ Sfstea gdeil Flfc
^ ntihiaej^p im Seelhia@E §4 fespeielifsrfe uerdosao hu£ dies© Wels«
dsr Reeasies 94 auch sin? Eatsrntais \F©a Claig© 3 S
Klassif isis.s?rasf. &w
wei'deia-3 lsi einer ©afea.^.
wei'deia-3 lsi einer ©afea.^.
plattea sex husnahms ä©r Chip© sm®. deaa @isig©lai@a CM^^Bshälte^n
ε sewoiil dl© bestliektesa M©äsla eiag©i5taft ©1s amdfo wie aas
fe s±M swel I4SgliAk@ite® g@g®b@®s lira©r©<sits Ist
fache Priföng wad SsgiistsieEmaf des· PElftiafi3@rg@b5aiss©
aus yaterscliiedlicfe©© e&ssf©® ©Ex^ld&fearp «so sade^sssgits k©sm©a
Moduln mit Chips uBtersÄisdlleliisr giaalltlfessklas
den Äjweadungsis mit dem eatsprecheaäiesi ÄBf®r<ä©röBg
werdea»
0098 8 2/1446
docket BU 969 003
Claims (1)
- PATENTANSPRÜCHEEinrichtung zur Prüfung von elektrischen Schaltungselementsn und zur Sortierung in Abhängigkeit vom Prüfergebnis unter Beibehaltung der Ausrichtung, gekennzeichnet durch eine Grundplatte (20) zur Aufnahme einer Anzahl der zu prüfenden Elemente (38) und ein dazu senkrecht beweglich geführtes Oberteil (28) mit einer entsprechenden Anzahl mit den Elementen (38) auf ü©r Grundplatte (20) ausgerichteten. Über eine Vakuumsteuerung (96) einzeln steuerbaren Vakuummündungen (40) zur Entnähme nur der als fehlerfrei bzw. brauchbar erkannten Eienente (33).Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß dem Prüfgerät (19) ein Rechner (94) zugeordnet ist, der in Abhängigkeit ve· Prüfergebnis steuernd auf die Vakuumsteuerung (96) wirksam ist.Einrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dafl des Oberteil (28) eine Mehrzahl von Behältern (79) zur gruppenweisen Aufnahme der nach unterschiedlichen Kriterien geprüften Elemente (38) zügeordnet ist.009882/U46Docket BU 969 003
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US83759569A | 1969-06-30 | 1969-06-30 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2028910A1 true DE2028910A1 (de) | 1971-01-07 |
| DE2028910B2 DE2028910B2 (de) | 1979-01-11 |
| DE2028910C3 DE2028910C3 (de) | 1979-09-06 |
Family
ID=25274909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2028910A Expired DE2028910C3 (de) | 1969-06-30 | 1970-06-12 | Einrichtung zum Sortieren von elektrischen Schaltungselementen |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3584741A (de) |
| JP (1) | JPS4827501B1 (de) |
| DE (1) | DE2028910C3 (de) |
| FR (1) | FR2052380A5 (de) |
| GB (1) | GB1305593A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2315402A1 (de) * | 1972-03-31 | 1973-10-04 | Ibm | Verfahren zum automatischen zerschneiden von halbleiterplaettchen in chips und zum orientierten aufloeten von chips auf modulsubstrate |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539508B2 (de) * | 1971-06-25 | 1978-04-06 | ||
| US3915784A (en) * | 1972-04-26 | 1975-10-28 | Ibm | Method of semiconductor chip separation |
| US3762426A (en) * | 1972-04-26 | 1973-10-02 | Ibm | Semiconductor chip separation apparatus |
| US3847284A (en) * | 1973-05-11 | 1974-11-12 | Teledyne Inc | Magnetic tape die sorting system |
| US3915850A (en) * | 1973-11-14 | 1975-10-28 | Gti Corp | Component handler and method and apparatus utilizing same |
| US3894633A (en) * | 1974-10-24 | 1975-07-15 | Western Electric Co | Method and apparatus for sorting articles |
| CA1044379A (en) * | 1974-12-28 | 1978-12-12 | Sony Corporation | Wafer transfer device |
| US4406373A (en) * | 1981-08-03 | 1983-09-27 | Palomar Systems & Machines, Inc. | Means and method for testing and sorting miniature electronic units |
| JPS59110758U (ja) * | 1983-01-18 | 1984-07-26 | 大谷 均 | ダブルタイヤの石取器 |
| EP0468153B1 (de) * | 1990-07-25 | 1995-10-11 | atg test systems GmbH | Kontaktierungsvorrichtung für Prüfzwecke |
| US6078188A (en) * | 1995-09-04 | 2000-06-20 | Advantest Corporation | Semiconductor device transporting and handling apparatus |
| US6024526A (en) * | 1995-10-20 | 2000-02-15 | Aesop, Inc. | Integrated prober, handler and tester for semiconductor components |
| US6246251B1 (en) * | 1998-04-24 | 2001-06-12 | International Rectifier Corp. | Test process and apparatus for testing singulated semiconductor die |
| US6505665B1 (en) * | 1998-09-17 | 2003-01-14 | Intermedics, Inc. | Method and apparatus for use in assembling electronic devices |
| US6222145B1 (en) | 1998-10-29 | 2001-04-24 | International Business Machines Corporation | Mechanical strength die sorting |
| US6521853B1 (en) * | 2000-05-08 | 2003-02-18 | Micro Component Technology, Inc. | Method and apparatus for sorting semiconductor devices |
| US6570374B1 (en) * | 2000-06-23 | 2003-05-27 | Honeywell International Inc. | Vacuum chuck with integrated electrical testing points |
| US7851721B2 (en) * | 2009-02-17 | 2010-12-14 | Asm Assembly Automation Ltd | Electronic device sorter comprising dual buffers |
| CN103708713A (zh) * | 2013-12-26 | 2014-04-09 | 深圳市华星光电技术有限公司 | 夹持机构、液晶面板切割机以及液晶面板切割工艺 |
| US10173246B1 (en) * | 2018-05-30 | 2019-01-08 | Nanotronics Imaging, Inc. | Systems, apparatus, and methods for sorting components using illumination |
| CN109454023A (zh) * | 2018-12-21 | 2019-03-12 | 义乌臻格科技有限公司 | 一种用于拾取微型芯片的吸嘴装置及分选装置 |
| CN113426682B (zh) * | 2021-06-04 | 2023-06-30 | 江苏暖阳半导体科技有限公司 | 一种MiniLED的检测分选工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1153008A (en) * | 1965-09-18 | 1969-05-21 | Telefunken Patent | Method of and apparatus for Measuring and Sorting the Individual Elements in a Semiconductor Wafer |
-
1969
- 1969-06-30 US US837595A patent/US3584741A/en not_active Expired - Lifetime
-
1970
- 1970-05-12 FR FR7017097A patent/FR2052380A5/fr not_active Expired
- 1970-06-11 JP JP45049959A patent/JPS4827501B1/ja active Pending
- 1970-06-12 DE DE2028910A patent/DE2028910C3/de not_active Expired
- 1970-06-15 GB GB2877870A patent/GB1305593A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2315402A1 (de) * | 1972-03-31 | 1973-10-04 | Ibm | Verfahren zum automatischen zerschneiden von halbleiterplaettchen in chips und zum orientierten aufloeten von chips auf modulsubstrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4827501B1 (de) | 1973-08-23 |
| DE2028910B2 (de) | 1979-01-11 |
| DE2028910C3 (de) | 1979-09-06 |
| GB1305593A (de) | 1973-02-07 |
| US3584741A (en) | 1971-06-15 |
| FR2052380A5 (de) | 1971-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2028910A1 (de) | Einrichtung zur Prüfung und Sor tierung von elektrischen Schaltungsele menten | |
| DE2315402C2 (de) | ||
| DE102006042026B4 (de) | Vorrichtung zum Halten eines Substrats und Verfahren zur Behandlung eines Substrats | |
| DE10349847B3 (de) | Positionierungsvorrichtung und -Verfahren für die Übertragung elektronischer Bauteile | |
| DE102013103100B4 (de) | Verfahren zum Ablösen eines Halbleiterchips von einer Folie | |
| DE19928524B4 (de) | IC-Prüfgerät | |
| DE102010025760B4 (de) | Vorrichtung zum Testen einer integrierten Schaltung | |
| DE19616809B4 (de) | Prüfmanipulator mit Drehtisch | |
| EP2612156B1 (de) | Modularer prober und verfahren zu dessen betrieb | |
| DE112007000389T5 (de) | Abstandswandler, Herstellungsverfahren des Abstandswandlers und Prüfkarte, die den Abstandswandler enthält | |
| DE19947015B4 (de) | Verfahren zum Schneiden und Trennen einer gebogenen CSP-Platte mit erheblicher Biegung in einzelne kleine Teile | |
| DE10146936B4 (de) | Herstellverfahren für eine Chipkomponenten-Baugruppe | |
| DE102012110604A1 (de) | Einrichtung für die Montage von Halbleiterchips | |
| DE102020200724A1 (de) | Trägerplattenentfernungsverfahren | |
| DE19626611C2 (de) | Transportvorrichtung für Halbleitervorrichtungen | |
| DE2738989A1 (de) | Vorrichtung zum bedrucken gruener keramischer folien | |
| DE102019119134A1 (de) | Testvorrichtung | |
| DE19826314A1 (de) | Halbleiterbauelement-Testgerät | |
| EP3234992A1 (de) | Verfahren und vorrichtung zum herauslösen eines mikro-chips aus einem wafer und aufbringen des mikro-chips auf ein substrat | |
| EP0005727B1 (de) | Abfühlvorrichtung zum Feststellen des Ortes von elektrisch leitenden Punkten | |
| DE102013113580B4 (de) | Verfahren zum Positionieren eines Trägers mit einer Vielzahl elektronischer Bauteile in einer Einrichtung zum Prüfen der elektronischen Bauteile | |
| DE10354020A1 (de) | Verfahren zum Testen einer Halbleitervorrichtung | |
| DE102004033645B4 (de) | Herstellungswerkzeug für eine Waferebene-Packung und Verfahren zum Anordnen von Chips | |
| DE4441347C2 (de) | Verfahren zum Prüfen von elektronischen Schaltungen auf Leiterplatten und Vorrichtung zum Durchführen des Verfahrens | |
| DE4410179C1 (de) | Verfahren zum Aufnehmen eines elektrischen Bauelements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |