WO2023024133A1 - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
WO2023024133A1
WO2023024133A1 PCT/CN2021/115982 CN2021115982W WO2023024133A1 WO 2023024133 A1 WO2023024133 A1 WO 2023024133A1 CN 2021115982 W CN2021115982 W CN 2021115982W WO 2023024133 A1 WO2023024133 A1 WO 2023024133A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
odd
sub
electrically connected
Prior art date
Application number
PCT/CN2021/115982
Other languages
English (en)
French (fr)
Inventor
张军
向松坡
陈涛
Original Assignee
武汉华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 武汉华星光电半导体显示技术有限公司 filed Critical 武汉华星光电半导体显示技术有限公司
Priority to US17/607,434 priority Critical patent/US20230066643A1/en
Publication of WO2023024133A1 publication Critical patent/WO2023024133A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Definitions

  • the present application relates to the field of display technology, in particular to a display panel and a display device.
  • cascade multiplexing circuits are mostly used in traditional technical solutions to save fan-out wiring.
  • this cascade multiplexing circuit transmits the data signal X1 and data signal X2 to the corresponding pixels, at least The high transmission impedance of the two thin film transistors causes a large delay in the data signal, which affects the display effect.
  • the present application provides a display panel and a display device, so as to alleviate the technical problem of transmission delay caused by a large number of thin film transistors when transmitting data signals to the plane on the basis of saving data wires.
  • the present application provides a display panel, which includes a sub-pixel array, a plurality of data lines, a multiplexing circuit, and a driving circuit, and the sub-pixels in the first column to the N-th column in the sub-pixel array are arranged sequentially along the first direction , the sub-pixels in the first row to the M-th row in the sub-pixel array are arranged in sequence along the second direction, and each column of sub-pixels includes first sub-pixels in odd-numbered rows and second sub-pixels in even-numbered rows, M, N All are positive integers; a plurality of data lines are arranged in sequence along the first direction, and the 2N-1th data line located on the side of the sub-pixel in the Nth column is electrically connected to the sub-pixels in the odd-numbered rows of the sub-pixel in the N-th column, and is located in the sub-pixel in the N-th column The 2Nth data line on the other side is electrically connected to the subpixels in the even rows of the
  • the output end of the odd thin film transistor is electrically connected to an odd number of data lines, and the output end of an even thin film transistor is electrically connected to an even number of data lines; an output end of the drive circuit is connected to the odd thin film in the same multiplexing module
  • the input terminals of the transistors are electrically connected to the input terminals of the even thin film transistors; wherein, the display panel sequentially turns on at least one odd thin film transistor before the charging of sub-pixels in any odd row ends; At least one even thin film transistor is turned on.
  • At least one odd thin film transistor and at least one even thin film transistor are arranged alternately along the first direction; the display panel sequentially turns on at least one odd thin film transistor along the first direction before the charging of sub-pixels in any odd row is completed; The display panel sequentially turns on at least one even thin film transistor along the first direction before the charging of sub-pixels in any even row ends.
  • the display panel further includes a plurality of scanning lines, the plurality of scanning lines are arranged in sequence along the second direction, and the Mth scanning line is electrically connected to the Mth row of sub-pixels for transmitting corresponding scanning signals,
  • M is a positive integer; before the charging start time of any odd-numbered row of sub-pixels, turn on at least one odd thin film transistor in order to precharge the data signal to the corresponding odd-numbered row Data lines: Before the charging start time of any even-numbered row of sub-pixels, at least one even-numbered thin film transistor is sequentially turned on to precharge data signals to corresponding even-numbered data lines.
  • the charging data signal is sent to the corresponding odd-numbered row sub-pixel; at the charging start time of any even-numbered row sub-pixel, the charging data signal is sent to the corresponding even-numbered row sub-pixel.
  • At least one even thin film transistor is sequentially turned on after the charging start time of the sub-pixels in the 2M-1 row and before the charging start time of the sub-pixels in the 2M row to precharge the data signal to the corresponding even-numbered data strips. Lines; after the charging start time of the sub-pixels in the 2M row and before the charging start time of the sub-pixels in the 2M+1 row, at least one odd thin film transistor is turned on sequentially to precharge the data signal to the corresponding odd data lines.
  • the display panel further includes a plurality of first wirings and a plurality of second wirings, one first wiring is electrically connected to the gate of an odd thin film transistor, and is used to transmit a plurality of phases that change sequentially.
  • the first strobe signal; a second wiring is electrically connected to the gate of an even thin film transistor, and is used to transmit a plurality of second strobe signals whose phases change sequentially; wherein, the pulse of the 2M-1-level scan signal
  • the pulse of at least one second strobe signal is located in the same time period; and the pulse start time of the 2M-1st level scan signal is between the pulses of one of the first strobe signals, and the 2M-1st level scan signal is the first Scan signals transmitted by 2M-1 scan lines.
  • the multiplexing module includes a first odd thin film transistor, a second odd thin film transistor, a first even thin film transistor, and a second even thin film transistor, and one of the source/drain of the first odd thin film transistor is connected to The first data line is electrically connected; one of the source/drain of the second odd thin film transistor is electrically connected to the third data line; one of the source/drain of the first even thin film transistor is connected to the second One of the source/drain electrodes of the second even thin film transistor is electrically connected to the fourth data line; the driving circuit includes a first output terminal, and the first output terminal is connected to the first odd thin film transistor.
  • the other of the source/drain, the other of the source/drain of the second odd thin film transistor, the other of the source/drain of the first even thin film transistor, and the source of the second even thin film transistor / Another electrical connection in the drain.
  • the multiplexing module further includes a third odd thin film transistor and a third even thin film transistor, one of the source/drain of the third odd thin film transistor is electrically connected to the fifth data line, and the third The other of the source/drain of the odd thin film transistor is electrically connected to the first output terminal; one of the source/drain of the third even thin film transistor is electrically connected to the sixth data line, and the third even thin film The other one of the source/drain of the transistor is electrically connected with the first output terminal.
  • the multiplexing module further includes a fourth odd thin film transistor and a fourth even thin film transistor, one of the source/drain of the fourth odd thin film transistor is electrically connected to the seventh data line, and the fourth The other of the source/drain of the odd thin film transistor is electrically connected to the first output terminal; one of the source/drain of the fourth even thin film transistor is electrically connected to the eighth data line, and the fourth even thin film The other one of the source/drain of the transistor is electrically connected with the first output terminal.
  • the display panel further includes a display area and a non-display area, and a plurality of data lines are located in the display area;
  • the non-display area includes a first non-display sub-area, and the first non-display sub-area includes a The circuit setting area, the first fan-out area, the bending area and the second fan-out area, the multiplexing circuit is constructed in the circuit setting area.
  • the present application provides a display device, which includes the display panel in any one of the above implementation manners.
  • the display panel and the display device provided by this application are electrically connected to the input end of the odd thin film transistor and the input end of the even thin film transistor in the same multiplexing module through an output end of the driving circuit, and the output end of an odd thin film transistor is connected to an output end of an odd thin film transistor.
  • the odd data lines are electrically connected, the output terminal of an even thin film transistor is electrically connected to an even data line, the 2N-1th data line is electrically connected to the odd row subpixels in the Nth column of subpixels, and the first The 2N data lines are electrically connected to the even-numbered sub-pixels in the N-th column of sub-pixels, and at least one odd-numbered thin-film transistor can be turned on sequentially to charge the corresponding odd-numbered sub-pixels before any odd-numbered row sub-pixels are charged.
  • At least one even thin-film transistor is sequentially turned on to charge the corresponding even-numbered row of sub-pixels, which not only saves the number of data lines and thin-film transistors used, but also improves the timeliness of data signal transmission.
  • FIG. 1 is a schematic structural diagram of a display panel in a conventional technical solution.
  • FIG. 2 is a schematic diagram of a first structure of a display panel provided by an embodiment of the present application.
  • FIG. 3 is a schematic timing diagram of the display panel in FIG. 2 .
  • FIG. 4 is a schematic diagram of a second structure of a display panel provided by an embodiment of the present application.
  • FIG. 5 is a schematic timing diagram of the display panel in FIG. 4 .
  • FIG. 6 is a schematic diagram of a third structure of a display panel provided by an embodiment of the present application.
  • FIG. 7 is a timing diagram of the display panel in FIG. 6 .
  • FIG. 8 is a schematic diagram of a fourth structure of a display panel provided by an embodiment of the present application.
  • This embodiment provides a display panel, which includes a sub-pixel array, a plurality of data lines DL, a multiplexing circuit 200, and a driving circuit 300.
  • N columns of sub-pixels are arranged in sequence along the first direction DR1, sub-pixels in the first row to the Mth row of sub-pixels in the sub-pixel array are arranged in sequence along the second direction, M and N are both positive integers;
  • multiple data lines DL are arranged along the first The direction DR1 is arranged in sequence, the 2N-1th data line on one side of the Nth column of subpixels is electrically connected to the odd-numbered row of subpixels in the Nth column of subpixels, and the 2Nth data line on the other side of the Nth column of subpixels is connected to The sub-pixels in the even-numbered rows in the Nth column of sub-pixels are electrically connected;
  • the multiplexing circuit 200 includes at least one multiplexing module 210, and the multiplexing module 210 includes at
  • the display panel provided in this embodiment is electrically connected to the input end of the odd thin film transistor and the input end of the even thin film transistor in the same multiplexing module 210 through an output end of the driving circuit 300, and an odd thin film transistor
  • the output end of an even thin film transistor is electrically connected to an odd number of data lines
  • the output end of an even thin film transistor is electrically connected to an even number of data lines.
  • the 2Nth data line is electrically connected to the even-numbered sub-pixels in the N-th column of sub-pixels, and at least one odd-numbered thin-film transistor can be turned on sequentially to charge the corresponding odd-numbered sub-pixels before the charging of any odd-numbered sub-pixel is completed.
  • At least one even-numbered thin-film transistor is turned on sequentially to charge the corresponding even-numbered-row sub-pixel, which not only saves the number of data wires and thin-film transistors used, but also improves the timeliness of data signal transmission.
  • any column of sub-pixels 100 may include a plurality of sub-pixels 10 .
  • Any row of sub-pixels may also include a plurality of sub-pixels 10 .
  • the display panel further includes a plurality of scanning lines, the plurality of scanning lines are arranged in sequence along the second direction DR2, and the Mth scanning line is electrically connected to the Mth row of sub-pixels for transmitting corresponding scanning signals , to control the charging start time and charging end time of the corresponding row of sub-pixels, M is a positive integer; before the charging start time of any odd-numbered row of sub-pixels, turn on at least one odd thin-film transistor in turn to precharge the data signal to the corresponding odd-numbered before the charging start time of sub-pixels in any even-numbered row, turn on at least one even thin-film transistor sequentially to precharge data signals to the corresponding even-numbered data lines.
  • one pulse of the scanning signal corresponds to a charging start time and a charging end time.
  • the rising edge corresponds to a charging start time
  • the falling edge corresponds to a charging start time.
  • the rising edge corresponds to a charging end time.
  • the corresponding data line DL can be pre-charged before the charging start time, making preparations for further charging to the corresponding sub-pixel 10 , which is beneficial to improve the charging efficiency.
  • the charging data signal is sent to the corresponding odd-row sub-pixel; at the charging start time of any even-numbered sub-pixel, the charging data signal is sent to the corresponding even-numbered row sub-pixel.
  • At least one even thin film transistor is sequentially turned on after the charging start time of the sub-pixels in the 2M-1 row and before the charging start time of the sub-pixels in the 2M-th row to precharge the data signal to the corresponding even-numbered data bar. Lines; after the charging start time of the sub-pixels in the 2M row and before the charging start time of the sub-pixels in the 2M+1 row, at least one odd thin film transistor is turned on sequentially to precharge the data signal to the corresponding odd data lines.
  • the sub-pixels in the 2M-th row can be pre-charged simultaneously during the charging time of the sub-pixels in the 2M-1 row, which can improve the charging efficiency of the display panel as a whole, and is beneficial to improve the high refresh rate.
  • the high refresh rate may be a refresh rate of 120 Hz or above.
  • the display panel when the display panel is in low-frequency display, due to the pre-charge voltage on the data line DL, it can effectively prevent the sub-pixel 10 from leaking electricity through the writing transistor, thereby improving the low-frequency display effect.
  • the display panel further includes a plurality of first wirings and a plurality of second wirings, one first wiring is electrically connected to the gate of an odd thin film transistor, and is used to transmit a plurality of phase changes sequentially.
  • the first strobe signal; a second wiring is electrically connected to the gate of an even thin film transistor, and is used to transmit a plurality of second strobe signals whose phases change sequentially; wherein, the pulse of the 2M-1-level scan signal
  • the pulse of at least one second strobe signal is located in the same time period; and the pulse start time of the 2M-1st level scan signal is between the pulses of one of the first strobe signals, and the 2M-1st level scan signal is the first Scan signals transmitted by 2M-1 scan lines.
  • the multiplexing module 210 includes a first odd thin film transistor, a second odd thin film transistor, a first even thin film transistor and a second even thin film transistor, and the source of the first odd thin film transistor One of the /drains is electrically connected to the first data line; one of the source/drains of the second odd thin film transistor is electrically connected to the third data line; the source/drain of the first even thin film transistor One of the poles is electrically connected to the second data line; one of the source/drain electrodes of the second even thin film transistor is electrically connected to the fourth data line; the driving circuit 300 includes a first output terminal, the first output terminal and the other of the source/drain of the first odd thin film transistor, the other of the source/drain of the second odd thin film transistor, the other of the source/drain of the first even thin film transistor, and The other one of the source/drain of the second double TFT is electrically connected.
  • the first odd thin film transistor may be thin film transistor T1
  • the second odd thin film transistor may be thin film transistor T2
  • the first even thin film transistor may be thin film transistor T5
  • the second even thin film transistor may be thin film transistor T5.
  • Transistor T6 the first odd thin film transistor can also be a thin film transistor T3
  • the second odd thin film transistor can also be a thin film transistor T4
  • the first even thin film transistor can also be a thin film transistor T7
  • the second even thin film transistor can also be a thin film transistor T8 .
  • the gate signal M1 and the gate signal M2 control the thin film transistor T1 and the thin film transistor T2 to turn on sequentially, and the source driving signal S1 is precharged to The corresponding odd-numbered data lines; before the charging start time of the second-level scanning signal SCAN2, the strobe signal M3 and the strobe signal M4 control the thin film transistor T5 and the thin film transistor T6 to turn on in sequence, and the source drive signal S1 is precharged to the corresponding Even number of data lines.
  • the strobe signal M1 and the strobe signal M2 control the thin film transistor T3 and the thin film transistor T4 to turn on sequentially, and precharge the source drive signal S2 to the corresponding odd-numbered data lines ;
  • the strobe signal M3 and the strobe signal M4 control the thin film transistor T7 and the thin film transistor T8 to turn on sequentially, and precharge the source driving signal S2 to the corresponding even-numbered data lines.
  • the multiplexing module 210 also includes a third odd thin film transistor and a third even thin film transistor, one of the source/drain of the third odd thin film transistor is connected to the fifth data
  • the line DL is electrically connected, the other of the source/drain of the third odd thin film transistor is electrically connected to the first output terminal; one of the source/drain of the third even thin film transistor is connected to the sixth data line DL is electrically connected, and the other one of the source/drain of the third double thin film transistor is electrically connected with the first output terminal.
  • the first odd thin film transistor may be a thin film transistor T1
  • the second odd thin film transistor may be a thin film transistor T2
  • the third odd thin film transistor may be a thin film transistor T3
  • the first even thin film transistor may be a thin film transistor T5
  • the second even thin film transistor may be the thin film transistor T6
  • the third even thin film transistor may be the thin film transistor T7.
  • the strobe signal M1, the strobe signal M2, and the strobe signal M3 control the thin film transistor T1, the thin film transistor T2, and the thin film transistor T3 to turn on sequentially.
  • the strobe signal M4, the strobe signal M5, and the strobe signal M6 control the thin film transistor T5 and the thin film transistor T6 and T7 are sequentially turned on to precharge the source driving signal S1 to the corresponding even-numbered data lines.
  • the multiplexing module 210 further includes a fourth odd thin film transistor and a fourth even thin film transistor, one of the source/drain of the fourth odd thin film transistor is connected to the seventh data
  • the line DL is electrically connected, the other of the source/drain of the fourth odd thin film transistor is electrically connected to the first output terminal; one of the source/drain of the fourth even thin film transistor is connected to the eighth data line
  • the DL is electrically connected, and the other of the source/drain of the fourth even thin film transistor is electrically connected to the first output terminal.
  • the first odd thin film transistor may be thin film transistor T1
  • the second odd thin film transistor may be thin film transistor T2
  • the third odd thin film transistor may be thin film transistor T3
  • the fourth odd thin film transistor may be thin film transistor T4
  • the first even thin film transistor can be the thin film transistor T5
  • the second even thin film transistor can be the thin film transistor T6
  • the third even thin film transistor can be the thin film transistor T7
  • the fourth even thin film transistor can be the thin film transistor T8.
  • the gate signal M1, the gate signal M2, the gate signal M3, and the gate signal M4 control the thin film transistor T1, thin film transistor T2,
  • the thin film transistor T3 and the thin film transistor T4 are turned on sequentially to precharge the source drive signal S1 to the corresponding odd-numbered data lines;
  • the signal M7 and the strobe signal M8 control the thin film transistors T5, T6, T7 and T8 to turn on sequentially, and precharge the source driving signal S1 to the corresponding even-numbered data lines.
  • the thin film transistors in the multiplexing circuit 200 may be, but not limited to, P-channel thin film transistors, or N-channel thin film transistors. If the thin film transistors in the multiplexing circuit 200 are N-channel thin film transistors, it is enough to set each gate signal as a positive pulse or a positive pulse correspondingly.
  • the display panel further includes a display area AA and a non-display area NA, and a plurality of data lines DL are located in the display area AA;
  • the non-display area NA includes a first non-display sub-area NA1
  • a non-display sub-area NA1 includes a circuit setting area NA11 gradually away from the display area AA, a first fan-out area NA12 , a bending area NA13 and a second fan-out area NA14 , and the multiplexing circuit 200 is constructed in the circuit setting area NA11 .
  • constructing the multiplexing circuit 200 at a position closest to the display area AA can shorten the routing length of the data line DL and further reduce the transmission delay of the data signal.
  • the circuit setting area NA11 may be located between the first fan-out area NA12 and the display area AA
  • the first fan-out area NA12 may be located between the circuit setting area NA11 and the bending area NA13
  • the bending area NA13 may be located in the first fan-out area NA12.
  • the out area NA12 and the second fan out area NA14 may be located between the out area NA12 and the second fan out area NA14.
  • the data lines DL and the sub-pixels 10 distributed in an array may be located in the display area AA.
  • the driving circuit 300 may be a driving chip, and an output terminal of the driving circuit 300 may be an output pin of the driving chip.
  • the display panel further includes a test circuit 400 , which is electrically connected to the multiplexing circuit 200 and can be used for lighting tests of the display panel and the like.
  • the test circuit 400 may be located in the second fan-out area NA14 and between the driving circuit 300 and the bending area NA13 .
  • this embodiment provides a display device, which includes the display panel in any one of the above embodiments.
  • the display device provided in this embodiment is electrically connected to the input end of the odd thin film transistor and the input end of the even thin film transistor in the same multiplexing module 210 through an output end of the driving circuit 300, and an odd thin film transistor
  • the output end of an even thin film transistor is electrically connected to an odd number of data lines
  • the output end of an even thin film transistor is electrically connected to an even number of data lines.
  • the 2Nth data line is electrically connected to the even-numbered sub-pixels in the N-th column of sub-pixels, and at least one odd-numbered thin-film transistor can be turned on sequentially to charge the corresponding odd-numbered sub-pixels before the charging of any odd-numbered sub-pixel is completed.
  • At least one even-numbered thin-film transistor is turned on sequentially to charge the corresponding even-numbered-row sub-pixel, which not only saves the number of data wires and thin-film transistors used, but also improves the timeliness of data signal transmission.
  • the display panel provided by the present application may be, but not limited to, a self-luminous display panel, for example, an active matrix organic light-emitting display panel, an inorganic light-emitting display panel, or a liquid crystal display panel.
  • the phosphorescent display panel may be a Mini-LED display panel or a Micro-LED display panel.
  • the organic light emitting display panel may be an OLED display panel.

Abstract

一种显示面板及显示装置，显示面板通过在任一奇数行子像素充电结束之前，依次打开至少一个奇薄膜晶体管以充电对应的奇数行子像素，在任一偶数行子像素充电结束之前，依次打开至少一个偶薄膜晶体管以充电对应的偶数行子像素，既节省了数据走线和薄膜晶体管的使用数量，也提高了数据信号传输的及时性。

Description

显示面板及显示装置 技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及显示装置。
 背景技术
如图1所示，传统技术方案中大多采用级联复用电路以节省扇出走线，但是，这种级联复用电路在传输数据信号X1、数据信号X2至对应的像素时，至少需要经过两个薄膜晶体管，传输阻抗高致使数据信号出现较大延迟，影响了显示效果。
需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。
 技术问题
本申请提供一种显示面板及显示装置，以缓解在节省数据走线的基础上传输数据信号至面内需要经过较多薄膜晶体管导致传输延迟的技术问题。
 技术解决方案
第一方面，本申请提供一种显示面板，其包括子像素阵列、多条数据线、复用电路以及驱动电路，子像素阵列中的第一列子像素至第N列子像素沿第一方向依次排列，子像素阵列中的第一行子像素至第M行子像素沿第二方向依次排列，每一列子像素包括位于奇数行的第一子像素和位于偶数行的第二子像素，M、N均为正整数；多条数据线沿第一方向依次排列，位于第N列子像素一侧的第2N-1条数据线与第N列子像素的奇数行子像素电性连接，位于第N列子像素另一侧的第2N条数据线与第N列子像素的偶数行子像素电性连接；复用电路包括至少一个复用模块，复用模块包括至少一个奇薄膜晶体管和至少一个偶薄膜晶体管，一奇薄膜晶体管的输出端与一奇数条数据线对应电性连接，一偶薄膜晶体管的输出端与一偶数条数据线对应电性连接；驱动电路的一输出端与同一复用模块中的奇薄膜晶体管的输入端和偶薄膜晶体管的输入端电性连接；其中，显示面板在任一奇数行子像素充电结束之前，依次打开至少一个奇薄膜晶体管；显示面板在任一偶数行子像素充电结束之前，依次打开至少一个偶薄膜晶体管。
在其中一些实施方式中，至少一个奇薄膜晶体管、至少一个偶薄膜晶体管依次沿第一方向交替排列；显示面板在任一奇数行子像素充电结束之前，沿第一方向依次打开至少一个奇薄膜晶体管；显示面板在任一偶数行子像素充电结束之前，沿第一方向依次打开至少一个偶薄膜晶体管。
在其中一些实施方式中，显示面板还包括多条扫描线，多条扫描线沿第二方向依次排列，第M条扫描线与第M行子像素电性连接，用于传输对应的扫描信号，以控制对应行子像素的充电开始时间和充电结束时间，M为正整数；在任一奇数行子像素的充电开始时间之前，依次打开至少一个奇薄膜晶体管，以预充电数据信号至对应的奇数条数据线；在任一偶数行子像素的充电开始时间之前，依次打开至少一个偶薄膜晶体管，以预充电数据信号至对应的偶数条数据线。
在其中一些实施方式中，在任一奇数行子像素的充电开始时间时，充电数据信号至对应的奇数行子像素；在任一偶数行子像素的充电开始时间时，充电数据信号至对应的偶数行子像素。
在其中一些实施方式中，第2M-1行子像素的充电开始时间之后至第2M行子像素的充电开始时间之前，依次打开至少一个偶薄膜晶体管，以预充电数据信号至对应的偶数条数据线；第2M行子像素的充电开始时间之后至第2M+1行子像素的充电开始时间之前，依次打开至少一个奇薄膜晶体管，以预充电数据信号至对应的奇数条数据线。
在其中一些实施方式中，显示面板还包括多条第一走线和多条第二走线，一第一走线与一奇薄膜晶体管的栅极电性连接，用于传输多个相位依次变化的第一选通信号；一第二走线与一偶薄膜晶体管的栅极电性连接，用于传输多个相位依次变化的第二选通信号；其中，第2M-1级扫描信号的脉冲与至少一个第二选通信号的脉冲位于同一时间段中；且第2M-1级扫描信号的脉冲开始时间位于其中一个第一选通信号的脉冲之间，第2M-1级扫描信号为第2M-1条扫描线传输的扫描信号。
在其中一些实施方式中，复用模块包括第一奇薄膜晶体管、第二奇薄膜晶体管、第一偶薄膜晶体管以及第二偶薄膜晶体管，第一奇薄膜晶体管的源极/漏极中的一个与第一条数据线电性连接；第二奇薄膜晶体管的源极/漏极中的一个与第三条数据线电性连接；第一偶薄膜晶体管的源极/漏极中的一个与第二条数据线电性连接；第二偶薄膜晶体管的源极/漏极中的一个与第四条数据线电性连接；驱动电路包括第一输出端，第一输出端与第一奇薄膜晶体管的源极/漏极中的另一个、第二奇薄膜晶体管的源极/漏极中的另一个、第一偶薄膜晶体管的源极/漏极中的另一个以及第二偶薄膜晶体管的源极/漏极中的另一个电性连接。
在其中一些实施方式中，复用模块还包括第三奇薄膜晶体管和第三偶薄膜晶体管，第三奇薄膜晶体管的源极/漏极中的一个与第五条数据线电性连接，第三奇薄膜晶体管的源极/漏极中的另一个与第一输出端电性连接；第三偶薄膜晶体管的源极/漏极中的一个与第六条数据线电性连接，第三偶薄膜晶体管的源极/漏极中的另一个与第一输出端电性连接。
在其中一些实施方式中，复用模块还包括第四奇薄膜晶体管和第四偶薄膜晶体管，第四奇薄膜晶体管的源极/漏极中的一个与第七条数据线电性连接，第四奇薄膜晶体管的源极/漏极中的另一个与第一输出端电性连接；第四偶薄膜晶体管的源极/漏极中的一个与第八条数据线电性连接，第四偶薄膜晶体管的源极/漏极中的另一个与第一输出端电性连接。
在其中一些实施方式中，显示面板还包括显示区和非显示区，多条数据线位于显示区；非显示区包括第一非显示子区，第一非显示子区包括距离显示区渐远的电路设置区、第一扇出区、弯折区以及第二扇出区，复用电路构造于电路设置区。
第二方面，本申请提供一种显示装置，其包括上述任一实施方式中的显示面板。
 有益效果
本申请提供的显示面板及显示装置，通过驱动电路的一输出端与同一复用模块中的奇薄膜晶体管的输入端和偶薄膜晶体管的输入端电性连接，一奇薄膜晶体管的输出端与一奇数条数据线对应电性连接，一偶薄膜晶体管的输出端与一偶数条数据线对应电性连接，第2N-1条数据线与第N列子像素中的奇数行子像素电性连接，第2N条数据线与第N列子像素中的偶数行子像素电性连接，可以在任一奇数行子像素充电结束之前，依次打开至少一个奇薄膜晶体管以充电对应的奇数行子像素，在任一偶数行子像素充电结束之前，依次打开至少一个偶薄膜晶体管以充电对应的偶数行子像素，既节省了数据走线和薄膜晶体管的使用数量，也提高了数据信号传输的及时性。
 附图说明
图1为传统技术方案中显示面板的结构示意图。
图2为本申请实施例提供的显示面板的第一种结构示意图。
图3为图2中显示面板的时序示意图。
图4为本申请实施例提供的显示面板的第二种结构示意图。
图5为图4中显示面板的时序示意图。
图6为本申请实施例提供的显示面板的第三种结构示意图。
图7为图6中显示面板的时序示意图。
图8为本申请实施例提供的显示面板的第四种结构示意图。
 本发明的实施方式
为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
请参阅图2至图8，本实施例提供了一种显示面板，其包括子像素阵列、多条数据线DL、复用电路200以及驱动电路300，子像素阵列中的第一列子像素至第N列子像素沿第一方向DR1依次排列，子像素阵列中的第一行子像素至第M行子像素沿第二方向依次排列，M、N均为正整数；多条数据线DL沿第一方向DR1依次排列，位于第N列子像素一侧的第2N-1条数据线与第N列子像素中的奇数行子像素电性连接，位于第N列子像素另一侧的第2N条数据线与第N列子像素中的偶数行子像素电性连接；复用电路200包括至少一个复用模块210，复用模块210包括至少一个奇薄膜晶体管和至少一个偶薄膜晶体管，一奇薄膜晶体管的输出端与一奇数条数据线对应电性连接，一偶薄膜晶体管的输出端与一偶数条数据线对应电性连接；驱动电路300的一输出端与同一复用模块210中的奇薄膜晶体管的输入端和偶薄膜晶体管的输入端电性连接；其中，显示面板在任一奇数行子像素充电结束之前，依次打开至少一个奇薄膜晶体管；显示面板在任一偶数行子像素充电结束之前，依次打开至少一个偶薄膜晶体管。
可以理解的是，本实施例提供的显示面板，通过驱动电路300的一输出端与同一复用模块210中的奇薄膜晶体管的输入端和偶薄膜晶体管的输入端电性连接，一奇薄膜晶体管的输出端与一奇数条数据线对应电性连接，一偶薄膜晶体管的输出端与一偶数条数据线对应电性连接，第2N-1条数据线与第N列子像素中的奇数行子像素电性连接，第2N条数据线与第N列子像素中的偶数行子像素电性连接，可以在任一奇数行子像素充电结束之前，依次打开至少一个奇薄膜晶体管以充电对应的奇数行子像素，在任一偶数行子像素充电结束之前，依次打开至少一个偶薄膜晶体管以充电对应的偶数行子像素，既节省了数据走线和薄膜晶体管的使用数量，也提高了数据信号传输的及时性。
需要进行说明的是，本实施例中，任一列子像素100可以包括多个子像素10。任一行子像素也可以包括多个子像素10。
在其中一个实施例中，显示面板还包括多条扫描线，多条扫描线沿第二方向DR2依次排列，第M条扫描线与第M行子像素电性连接，用于传输对应的扫描信号，以控制对应行子像素的充电开始时间和充电结束时间，M为正整数；在任一奇数行子像素的充电开始时间之前，依次打开至少一个奇薄膜晶体管，以预充电数据信号至对应的奇数条数据线；在任一偶数行子像素的充电开始时间之前，依次打开至少一个偶薄膜晶体管，以预充电数据信号至对应的偶数条数据线。
需要进行说明的是，扫描信号的一个脉冲对应一个充电开始时间和一个充电结束时间，例如，对应的子像素10需要正向脉冲打开时，则上升沿对应一个充电开始时间，下降沿对应一个充电结束时间；反之，对应的子像素10需要负向脉冲打开时，则下降沿对应一个充电开始时间，上升沿对应一个充电结束时间。本实施例可以在充电开始时间之前预充电至对应的数据线DL，为进一步充电至对应的子像素10作出了提前准备工作，有利于提高充电效率。
在其中一个实施例中，在任一奇数行子像素的充电开始时间时，充电数据信号至对应的奇数行子像素；在任一偶数行子像素的充电开始时间时，充电数据信号至对应的偶数行子像素。
可以理解的是，本实施例在充电开始时间时，同时写入数据线DL上的预充电电量至对应的一行子像素，可以有效提高该行子像素的充电均匀性，进而提高显示面板的亮度均一性。
在其中一个实施例中，第2M-1行子像素的充电开始时间之后至第2M行子像素的充电开始时间之前，依次打开至少一个偶薄膜晶体管，以预充电数据信号至对应的偶数条数据线；第2M行子像素的充电开始时间之后至第2M+1行子像素的充电开始时间之前，依次打开至少一个奇薄膜晶体管，以预充电数据信号至对应的奇数条数据线。
需要进行说明的是，本实施例可以在第2M-1行子像素的充电时间中同时进行第2M行子像素的预充电，可以从整体上提高显示面板的充电效率，有利于改善高刷新频率对应的充电不足问题，例如，高刷新频率可以为120Hz及其以上的刷新频率。
同时，在显示面板处于低频显示时，由于数据线DL上存在预充电电压，可以有效防止子像素10通过写入晶体管漏电，进而可以提高低频显示效果。
在其中一个实施例中，显示面板还包括多条第一走线和多条第二走线，一第一走线与一奇薄膜晶体管的栅极电性连接，用于传输多个相位依次变化的第一选通信号；一第二走线与一偶薄膜晶体管的栅极电性连接，用于传输多个相位依次变化的第二选通信号；其中，第2M-1级扫描信号的脉冲与至少一个第二选通信号的脉冲位于同一时间段中；且第2M-1级扫描信号的脉冲开始时间位于其中一个第一选通信号的脉冲之间，第2M-1级扫描信号为第2M-1条扫描线传输的扫描信号。
如图2所示，在其中一个实施例中，复用模块210包括第一奇薄膜晶体管、第二奇薄膜晶体管、第一偶薄膜晶体管以及第二偶薄膜晶体管，第一奇薄膜晶体管的源极/漏极中的一个与第一条数据线电性连接；第二奇薄膜晶体管的源极/漏极中的一个与第三条数据线电性连接；第一偶薄膜晶体管的源极/漏极中的一个与第二条数据线电性连接；第二偶薄膜晶体管的源极/漏极中的一个与第四条数据线电性连接；驱动电路300包括第一输出端，第一输出端与第一奇薄膜晶体管的源极/漏极中的另一个、第二奇薄膜晶体管的源极/漏极中的另一个、第一偶薄膜晶体管的源极/漏极中的另一个以及第二偶薄膜晶体管的源极/漏极中的另一个电性连接。
例如，在本实施例中，第一奇薄膜晶体管可以为薄膜晶体管T1，第二奇薄膜晶体管可以为薄膜晶体管T2，第一偶薄膜晶体管可以为薄膜晶体管T5，以及第二偶薄膜晶体管可以为薄膜晶体管T6。或者，第一奇薄膜晶体管也可以为薄膜晶体管T3，第二奇薄膜晶体管也可以为薄膜晶体管T4，第一偶薄膜晶体管也可以为薄膜晶体管T7，以及第二偶薄膜晶体管也可以为薄膜晶体管T8。
如图2和图3所示，在第一级扫描信号SCAN1的充电开始时间之前，选通信号M1、选通信号M2控制薄膜晶体管T1、薄膜晶体管T2依次打开，将源驱动信号S1预充电至对应的奇数条数据线；在第二级扫描信号SCAN2的充电开始时间之前，选通信号M3、选通信号M4控制薄膜晶体管T5、薄膜晶体管T6依次打开，将源驱动信号S1预充电至对应的偶数条数据线。同理，在第一级扫描信号SCAN1的充电开始时间之前，选通信号M1、选通信号M2控制薄膜晶体管T3、薄膜晶体管T4依次打开，将源驱动信号S2预充电至对应的奇数条数据线；在第二级扫描信号SCAN2的充电开始时间之前，选通信号M3、选通信号M4控制薄膜晶体管T7、薄膜晶体管T8依次打开，将源驱动信号S2预充电至对应的偶数条数据线。
如图4所示，在其中一个实施例中，复用模块210还包括第三奇薄膜晶体管和第三偶薄膜晶体管，第三奇薄膜晶体管的源极/漏极中的一个与第五条数据线DL电性连接，第三奇薄膜晶体管的源极/漏极中的另一个与第一输出端电性连接；第三偶薄膜晶体管的源极/漏极中的一个与第六条数据线DL电性连接，第三偶薄膜晶体管的源极/漏极中的另一个与第一输出端电性连接。
例如，在本实施例中，第一奇薄膜晶体管可以为薄膜晶体管T1，第二奇薄膜晶体管可以为薄膜晶体管T2，第三奇薄膜晶体管可以为薄膜晶体管T3，第一偶薄膜晶体管可以为薄膜晶体管T5，第二偶薄膜晶体管可以为薄膜晶体管T6，第三偶薄膜晶体管可以为薄膜晶体管T7。
如图4和图5所示，在第一级扫描信号SCAN1的充电开始时间之前，选通信号M1、选通信号M2、选通信号M3控制薄膜晶体管T1、薄膜晶体管T2、薄膜晶体管T3依次打开，将源驱动信号S1预充电至对应的奇数条数据线；在第二级扫描信号SCAN2的充电开始时间之前，选通信号M4、选通信号M5、选通信号M6控制薄膜晶体管T5、薄膜晶体管T6、薄膜晶体管T7依次打开，将源驱动信号S1预充电至对应的偶数条数据线。
如图6所示，在其中一个实施例中，复用模块210还包括第四奇薄膜晶体管和第四偶薄膜晶体管，第四奇薄膜晶体管的源极/漏极中的一个与第七条数据线DL电性连接，第四奇薄膜晶体管的源极/漏极中的另一个与第一输出端电性连接；第四偶薄膜晶体管的源极/漏极中的一个与第八条数据线DL电性连接，第四偶薄膜晶体管的源极/漏极中的另一个与第一输出端电性连接。
例如，在本实施例中，第一奇薄膜晶体管可以为薄膜晶体管T1，第二奇薄膜晶体管可以为薄膜晶体管T2，第三奇薄膜晶体管可以为薄膜晶体管T3，第四奇薄膜晶体管可以为薄膜晶体管T4，第一偶薄膜晶体管可以为薄膜晶体管T5，第二偶薄膜晶体管可以为薄膜晶体管T6，第三偶薄膜晶体管可以为薄膜晶体管T7，第四偶薄膜晶体管可以为薄膜晶体管T8。
如图6和图7所示，在第一级扫描信号SCAN1的充电开始时间之前，选通信号M1、选通信号M2、选通信号M3、选通信号M4控制薄膜晶体管T1、薄膜晶体管T2、薄膜晶体管T3、薄膜晶体管T4依次打开，将源驱动信号S1预充电至对应的奇数条数据线；在第二级扫描信号SCAN2的充电开始时间之前，选通信号M5、选通信号M6、选通信号M7、选通信号M8控制薄膜晶体管T5、薄膜晶体管T6、薄膜晶体管T7、薄膜晶体管T8依次打开，将源驱动信号S1预充电至对应的偶数条数据线。
在其中一个实施例中，复用电路200中的薄膜晶体管可以但不限于为P沟道型薄膜晶体管，也可以为N沟道型薄膜晶体管。如果复用电路200中的薄膜晶体管为N沟道型薄膜晶体管，对应地设置各选通信号为正脉冲或者正向脉冲即可。
如图8所示，在其中一个实施例中，显示面板还包括显示区AA和非显示区NA，多条数据线DL位于显示区AA；非显示区NA包括第一非显示子区NA1，第一非显示子区NA1包括距离显示区AA渐远的电路设置区NA11、第一扇出区NA12、弯折区NA13以及第二扇出区NA14，复用电路200构造于电路设置区NA11。
可以理解的是，在本实施例中，构造复用电路200于最接近显示区AA的位置，可以缩短数据线DL的走线长度，能够进一步降低数据信号的传输延时。
其中，电路设置区NA11可以位于第一扇出区NA12与显示区AA之间，第一扇出区NA12可以位于电路设置区NA11与弯折区NA13之间，弯折区NA13可以位于第一扇出区NA12与第二扇出区NA14之间。
数据线DL、阵列分布的子像素10可以位于显示区AA中。驱动电路300可以为驱动芯片，驱动电路300的一输出端可以为驱动芯片的一输出管脚。
在其中一个实施例中，显示面板还包括测试电路400，测试电路400与复用电路200电性连接，可以用于显示面板的点灯测试等。该测试电路400可以位于第二扇出区NA14，且位于驱动电路300与弯折区NA13之间。
在其中一个实施例中，本实施例提供一种显示装置，其包括上述任一实施例中的显示面板。
可以理解的是，本实施例提供的显示装置，通过驱动电路300的一输出端与同一复用模块210中的奇薄膜晶体管的输入端和偶薄膜晶体管的输入端电性连接，一奇薄膜晶体管的输出端与一奇数条数据线对应电性连接，一偶薄膜晶体管的输出端与一偶数条数据线对应电性连接，第2N-1条数据线与第N列子像素中的奇数行子像素电性连接，第2N条数据线与第N列子像素中的偶数行子像素电性连接，可以在任一奇数行子像素充电结束之前，依次打开至少一个奇薄膜晶体管以充电对应的奇数行子像素，在任一偶数行子像素充电结束之前，依次打开至少一个偶薄膜晶体管以充电对应的偶数行子像素，既节省了数据走线和薄膜晶体管的使用数量，也提高了数据信号传输的及时性。
在其中一个实施例中，本申请提供的显示面板可以但不限于为自发光型显示面板，例如，主动矩阵式有机发光显示面板，或者无机发光显示面板，也可以为液晶显示面板。其中，无机发光显示面板可以为Mini-LED显示面板或者Micro-LED显示面板。有机发光显示面板可以为OLED显示面板。
可以理解的是，对本领域普通技术人员来说，可以根据本申请的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本申请所附的权利要求的保护范围。

Claims (20)

  1. 一种显示面板，包括：
    子像素阵列，所述子像素阵列中的第一列子像素至第N列子像素沿第一方向依次排列，所述子像素阵列中的第一行子像素至第M行子像素沿第二方向依次排列，M、N均为正整数；
    多条数据线，所述多条数据线沿所述第一方向依次排列，位于所述第N列子像素一侧的第2N-1条数据线与所述第N列子像素的奇数行子像素电性连接，位于所述第N列子像素另一侧的第2N条数据线与所述第N列子像素的偶数行子像素电性连接；
    复用电路，所述复用电路包括至少一个复用模块，所述复用模块包括至少一个奇薄膜晶体管和至少一个偶薄膜晶体管，一所述奇薄膜晶体管的输出端与一奇数条数据线对应电性连接，一所述偶薄膜晶体管的输出端与一偶数条数据线对应电性连接；以及
    驱动电路，所述驱动电路的一输出端与同一复用模块中的所述奇薄膜晶体管的输入端、所述偶薄膜晶体管的输入端电性连接；
    其中，所述显示面板在任一奇数行子像素充电结束之前，依次打开所述至少一个奇薄膜晶体管；所述显示面板在任一偶数行子像素充电结束之前，依次打开所述至少一个偶薄膜晶体管。
  2. 根据权利要求1所述的显示面板，其中，所述至少一个奇薄膜晶体管、所述至少一个偶薄膜晶体管依次沿所述第一方向交替排列；所述显示面板在任一奇数行子像素充电结束之前，沿所述第一方向依次打开所述至少一个奇薄膜晶体管；所述显示面板在任一偶数行子像素充电结束之前，沿所述第一方向依次打开所述至少一个偶薄膜晶体管。
  3. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    多条扫描线，所述多条扫描线沿所述第二方向依次排列，第M条扫描线与第M行子像素电性连接，用于传输对应的扫描信号，以控制对应行子像素的充电开始时间和充电结束时间；
    在任一奇数行子像素的充电开始时间之前，依次打开所述至少一个奇薄膜晶体管，以预充电数据信号至对应的奇数条数据线；在任一偶数行子像素的充电开始时间之前，依次打开所述至少一个偶薄膜晶体管，以预充电数据信号至对应的偶数条数据线。
  4. 根据权利要求3所述的显示面板，其中，在任一奇数行子像素的充电开始时间时，充电所述数据信号至对应的奇数行子像素；在任一偶数行子像素的充电开始时间时，充电所述数据信号至对应的偶数行子像素。
  5. 根据权利要求4所述的显示面板，其中，第2M-1行子像素的充电开始时间之后至第2M行子像素的充电开始时间之前，依次打开所述至少一个偶薄膜晶体管，以预充电所述数据信号至对应的偶数条数据线；
    第2M行子像素的充电开始时间之后至第2M+1行子像素的充电开始时间之前，依次打开所述至少一个奇薄膜晶体管，以预充电所述数据信号至对应的奇数条数据线。
  6. 根据权利要求5所述的显示面板，其中，所述显示面板还包括：
    多条第一走线，一所述第一走线与一所述奇薄膜晶体管的栅极电性连接，用于传输多个相位依次变化的第一选通信号；和
    多条第二走线，一所述第二走线与一所述偶薄膜晶体管的栅极电性连接，用于传输多个相位依次变化的第二选通信号；
    其中，第2M-1级扫描信号的脉冲与至少一个所述第二选通信号的脉冲位于同一时间段中；且所述第2M-1级扫描信号的脉冲开始时间位于其中一个第一选通信号的脉冲之间，所述第2M-1级扫描信号为第2M-1条扫描线传输的扫描信号。
  7. 根据权利要求1所述的显示面板，其中，所述复用模块包括：
    第一奇薄膜晶体管，所述第一奇薄膜晶体管的源极/漏极中的一个与第一条数据线电性连接；
    第二奇薄膜晶体管，所述第二奇薄膜晶体管的源极/漏极中的一个与第三条数据线电性连接；
    第一偶薄膜晶体管，所述第一偶薄膜晶体管的源极/漏极中的一个与第二条数据线电性连接；以及
    第二偶薄膜晶体管，所述第二偶薄膜晶体管的源极/漏极中的一个与第四条数据线电性连接；
    所述驱动电路包括第一输出端，所述第一输出端与所述第一奇薄膜晶体管的源极/漏极中的另一个、所述第二奇薄膜晶体管的源极/漏极中的另一个、所述第一偶薄膜晶体管的源极/漏极中的另一个以及所述第二偶薄膜晶体管的源极/漏极中的另一个电性连接。
  8. 根据权利要求7所述的显示面板，其中，所述复用模块还包括：
    第三奇薄膜晶体管，所述第三奇薄膜晶体管的源极/漏极中的一个与第五条数据线电性连接，所述第三奇薄膜晶体管的源极/漏极中的另一个与所述第一输出端电性连接；和
    第三偶薄膜晶体管，所述第三偶薄膜晶体管的源极/漏极中的一个与第六条数据线电性连接，所述第三偶薄膜晶体管的源极/漏极中的另一个与所述第一输出端电性连接。
  9. 根据权利要求8所述的显示面板，其中，所述复用模块还包括：
    第四奇薄膜晶体管，所述第四奇薄膜晶体管的源极/漏极中的一个与第七条数据线电性连接，所述第四奇薄膜晶体管的源极/漏极中的另一个与所述第一输出端电性连接；和
    第四偶薄膜晶体管，所述第四偶薄膜晶体管的源极/漏极中的一个与第八条数据线电性连接，所述第四偶薄膜晶体管的源极/漏极中的另一个与所述第一输出端电性连接。
  10. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    显示区，所述多条数据线位于所述显示区；和
    非显示区，所述非显示区包括第一非显示子区，所述第一非显示子区包括距离所述显示区渐远的电路设置区、第一扇出区、弯折区以及第二扇出区，所述复用电路构造于所述电路设置区。
  11. 一种显示装置，包括如权利要求1所述的显示面板，所述显示面板为自发光型显示面板或者液晶显示面板。
  12. 根据权利要求11所述的显示装置，其中，所述至少一个奇薄膜晶体管、所述至少一个偶薄膜晶体管依次沿所述第一方向交替排列；所述显示面板在任一奇数行子像素充电结束之前，沿所述第一方向依次打开所述至少一个奇薄膜晶体管；所述显示面板在任一偶数行子像素充电结束之前，沿所述第一方向依次打开所述至少一个偶薄膜晶体管。
  13. 根据权利要求11所述的显示装置，其中，所述显示面板还包括：
    多条扫描线，所述多条扫描线沿所述第二方向依次排列，第M条扫描线与第M行子像素电性连接，用于传输对应的扫描信号，以控制对应行子像素的充电开始时间和充电结束时间；
    在任一奇数行子像素的充电开始时间之前，依次打开所述至少一个奇薄膜晶体管，以预充电数据信号至对应的奇数条数据线；在任一偶数行子像素的充电开始时间之前，依次打开所述至少一个偶薄膜晶体管，以预充电数据信号至对应的偶数条数据线。
  14. 根据权利要求13所述的显示装置，其中，在任一奇数行子像素的充电开始时间时，充电所述数据信号至对应的奇数行子像素；在任一偶数行子像素的充电开始时间时，充电所述数据信号至对应的偶数行子像素。
  15. 根据权利要求14所述的显示装置，其中，第2M-1行子像素的充电开始时间之后至第2M行子像素的充电开始时间之前，依次打开所述至少一个偶薄膜晶体管，以预充电所述数据信号至对应的偶数条数据线；
    第2M行子像素的充电开始时间之后至第2M+1行子像素的充电开始时间之前，依次打开所述至少一个奇薄膜晶体管，以预充电所述数据信号至对应的奇数条数据线。
  16. 根据权利要求15所述的显示装置，其中，所述显示面板还包括：
    多条第一走线，一所述第一走线与一所述奇薄膜晶体管的栅极电性连接，用于传输多个相位依次变化的第一选通信号；和
    多条第二走线，一所述第二走线与一所述偶薄膜晶体管的栅极电性连接，用于传输多个相位依次变化的第二选通信号；
    其中，第2M-1级扫描信号的脉冲与至少一个所述第二选通信号的脉冲位于同一时间段中；且所述第2M-1级扫描信号的脉冲开始时间位于其中一个第一选通信号的脉冲之间，所述第2M-1级扫描信号为第2M-1条扫描线传输的扫描信号。
  17. 根据权利要求11所述的显示装置，其中，所述复用模块包括：
    第一奇薄膜晶体管，所述第一奇薄膜晶体管的源极/漏极中的一个与第一条数据线电性连接；
    第二奇薄膜晶体管，所述第二奇薄膜晶体管的源极/漏极中的一个与第三条数据线电性连接；
    第一偶薄膜晶体管，所述第一偶薄膜晶体管的源极/漏极中的一个与第二条数据线电性连接；以及
    第二偶薄膜晶体管，所述第二偶薄膜晶体管的源极/漏极中的一个与第四条数据线电性连接；
    所述驱动电路包括第一输出端，所述第一输出端与所述第一奇薄膜晶体管的源极/漏极中的另一个、所述第二奇薄膜晶体管的源极/漏极中的另一个、所述第一偶薄膜晶体管的源极/漏极中的另一个以及所述第二偶薄膜晶体管的源极/漏极中的另一个电性连接。
  18. 根据权利要求17所述的显示装置，其中，所述复用模块还包括：
    第三奇薄膜晶体管，所述第三奇薄膜晶体管的源极/漏极中的一个与第五条数据线电性连接，所述第三奇薄膜晶体管的源极/漏极中的另一个与所述第一输出端电性连接；和
    第三偶薄膜晶体管，所述第三偶薄膜晶体管的源极/漏极中的一个与第六条数据线电性连接，所述第三偶薄膜晶体管的源极/漏极中的另一个与所述第一输出端电性连接。
  19. 根据权利要求18所述的显示装置，其中，所述复用模块还包括：
    第四奇薄膜晶体管，所述第四奇薄膜晶体管的源极/漏极中的一个与第七条数据线电性连接，所述第四奇薄膜晶体管的源极/漏极中的另一个与所述第一输出端电性连接；和
    第四偶薄膜晶体管，所述第四偶薄膜晶体管的源极/漏极中的一个与第八条数据线电性连接，所述第四偶薄膜晶体管的源极/漏极中的另一个与所述第一输出端电性连接。
  20. 根据权利要求11所述的显示装置，其中，所述显示面板还包括：
    显示区，所述多条数据线位于所述显示区；和
    非显示区，所述非显示区包括第一非显示子区，所述第一非显示子区包括距离所述显示区渐远的电路设置区、第一扇出区、弯折区以及第二扇出区，所述复用电路构造于所述电路设置区。
PCT/CN2021/115982 2021-08-24 2021-09-01 显示面板及显示装置 WO2023024133A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/607,434 US20230066643A1 (en) 2021-08-24 2021-09-01 Display panel and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110972132.0 2021-08-24
CN202110972132.0A CN113658540A (zh) 2021-08-24 2021-08-24 显示面板及显示装置

Publications (1)

Publication Number Publication Date
WO2023024133A1 true WO2023024133A1 (zh) 2023-03-02

Family

ID=78481735

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/115982 WO2023024133A1 (zh) 2021-08-24 2021-09-01 显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN113658540A (zh)
WO (1) WO2023024133A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023220890A1 (zh) * 2022-05-16 2023-11-23 北京小米移动软件有限公司 显示驱动电路、显示驱动方法、显示设备和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110025936A1 (en) * 2009-07-31 2011-02-03 Lun-Ming Chang Display Panel, Liquid Crystal Display Module, and Method for Reducing Data Lines Used on a Display Panel
CN105913791A (zh) * 2016-06-24 2016-08-31 厦门天马微电子有限公司 显示装置、阵列基板及其驱动方法
CN108181770A (zh) * 2018-02-11 2018-06-19 厦门天马微电子有限公司 一种显示面板及显示装置
CN108594554A (zh) * 2018-05-09 2018-09-28 京东方科技集团股份有限公司 一种阵列基板，其驱动方法及显示装置
CN109904214A (zh) * 2019-03-29 2019-06-18 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN112071253A (zh) * 2020-09-15 2020-12-11 武汉华星光电半导体显示技术有限公司 显示面板及其驱动方法、显示装置
CN113257130A (zh) * 2021-05-17 2021-08-13 武汉华星光电技术有限公司 一种显示区集成栅极驱动电路的显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211039A (ja) * 2008-03-04 2009-09-17 Samsung Mobile Display Co Ltd 有機電界発光表示装置
KR102482846B1 (ko) * 2015-09-10 2023-01-02 삼성디스플레이 주식회사 표시장치
CN106019115B (zh) * 2016-07-13 2018-09-04 武汉华星光电技术有限公司 测试电路
CN106847145B (zh) * 2017-04-13 2020-10-09 武汉华星光电技术有限公司 阵列基板测试电路和阵列基板
CN107180594B (zh) * 2017-06-30 2021-11-30 厦门天马微电子有限公司 一种显示面板和显示装置
CN109637414B (zh) * 2018-12-28 2022-07-22 厦门天马微电子有限公司 一种显示面板驱动电路及其驱动方法、显示装置
US11132963B2 (en) * 2019-04-08 2021-09-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, method of driving display panel, and display device
CN110808005A (zh) * 2019-04-25 2020-02-18 华为技术有限公司 一种显示屏、移动终端及其控制方法
CN110517636B (zh) * 2019-08-30 2021-03-26 武汉天马微电子有限公司 有机发光显示面板、显示装置和驱动方法
CN110931543B (zh) * 2019-12-26 2022-07-29 厦门天马微电子有限公司 显示面板、其驱动方法及显示装置
CN111025793A (zh) * 2019-12-27 2020-04-17 厦门天马微电子有限公司 一种显示面板及显示装置
CN111161667B (zh) * 2020-03-10 2022-12-27 昆山国显光电有限公司 显示面板的驱动方法和显示装置
CN112687237B (zh) * 2020-12-28 2022-03-29 武汉天马微电子有限公司 显示面板及其显示控制方法、显示装置
CN112925448B (zh) * 2021-03-22 2023-12-29 厦门天马微电子有限公司 一种触控显示面板及其检测方法、触控显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110025936A1 (en) * 2009-07-31 2011-02-03 Lun-Ming Chang Display Panel, Liquid Crystal Display Module, and Method for Reducing Data Lines Used on a Display Panel
CN105913791A (zh) * 2016-06-24 2016-08-31 厦门天马微电子有限公司 显示装置、阵列基板及其驱动方法
CN108181770A (zh) * 2018-02-11 2018-06-19 厦门天马微电子有限公司 一种显示面板及显示装置
CN108594554A (zh) * 2018-05-09 2018-09-28 京东方科技集团股份有限公司 一种阵列基板，其驱动方法及显示装置
CN109904214A (zh) * 2019-03-29 2019-06-18 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN112071253A (zh) * 2020-09-15 2020-12-11 武汉华星光电半导体显示技术有限公司 显示面板及其驱动方法、显示装置
CN113257130A (zh) * 2021-05-17 2021-08-13 武汉华星光电技术有限公司 一种显示区集成栅极驱动电路的显示面板

Also Published As

Publication number Publication date
CN113658540A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN108399895B (zh) 显示面板及其驱动方法、显示装置
CN105304021B (zh) 移位寄存器电路、栅极驱动电路及显示面板
US11232846B2 (en) Gate drive unit and driving method thereof and gate drive circuit
US20070262929A1 (en) Organic light emitting display device and testing method thereof
WO2021208729A1 (zh) 显示驱动模组、显示驱动方法和显示装置
KR102208397B1 (ko) 디스플레이 장치의 게이트 드라이버
KR102420236B1 (ko) 표시장치
WO2015058553A1 (zh) 移位寄存器单元、goa电路、阵列基板以及显示装置
US10446070B2 (en) Display device, scan driver, and method of manufacturing the same
WO2022007147A1 (zh) Goa电路以及显示面板
TW201411598A (zh) 一種包含有檢測電路的液晶顯示裝置及其檢測方法
US9779683B2 (en) Display panel and GOA circuit
US11854466B2 (en) Display panel and display device
US20150161958A1 (en) Gate driver
WO2022011836A1 (zh) Goa电路以及显示面板
WO2023024133A1 (zh) 显示面板及显示装置
US11386847B2 (en) Organic light emitting diode display device
CN101339809B (zh) 移位寄存器以及使用该移位寄存器的液晶显示器
US20230066643A1 (en) Display panel and display device
KR102453948B1 (ko) 박막트랜지스터 기판 및 그를 구비한 표시장치
US10789893B1 (en) Scan driving circuit
CN108806636A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备
CN113506534B (zh) 显示面板
KR102581724B1 (ko) 표시장치
WO2023240708A1 (zh) 栅极驱动电路、显示面板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21954656

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE