WO2022269857A1 - 電力変換装置 - Google Patents

Abstract

電力変換装置（６）は、電力変換器（１１０）と制御装置（１００）とを備える。電力変換器（１１０）は、蓄電要素（１２０）から出力される直流電力を交流電力に変換して、当該交流電力を電力系統に出力する。制御装置（１００）は、連系点の交流電圧の位相に同期した電力変換器の出力電圧の基準位相を推定する位相同期部（１１）と、基準位相と連系点の交流電圧の位相との位相差に基づいて同期発電機の特性を模擬することにより有効電力指令値を生成する特性模擬部（１２）と、直流電圧指令値を生成する直流電圧指令生成部（１３）と、電力変換器の出力電流が閾値未満となるように交流電圧指令値を生成する電圧指令生成部（１５）と、交流電圧指令値に基づいて制御信号を生成する信号生成部（１０３）とを含む。

Description

電力変換装置

　本開示は、電力変換装置に関する。

　近年、電力系統に対して、太陽光発電設備等の再生可能エネルギーを用いた多くの分散型電源が導入されている。分散型電源は、電力変換器を介して電力系統に接続される場合が多い。そのため、電力系統に接続される分散型電源が増加すると電力系統に接続される同期発電機の割合が減少し、電力系統内の慣性エネルギーが減少するため、負荷急変時の周波数の変化が大きくなる。そこで、電力変換器に同期発電機と同様な挙動をさせることによって減少した慣性エネルギーを補う仮想同期機制御が提案されている。仮想同期機制御を備える電力変換器は、模擬対象となる同期発電機が電力系統に接続される場合の挙動を模擬するように制御される。

　例えば、特開２０１９－８０４７６号公報（特許文献１）に係る交直変換器制御装置は、蓄電池から出力される電力が同期発電機の特性と同等な特性となるように同期発電機特性を演算する発電機特性演算部と、電力系統に短絡事故が発生したとき交直変換器の出力電流が電流制限値を超えないように仮想同期発電機の内部インピーダンスを変化させる出力電流抑制部とを含む。

特開２０１９－８０４７６号公報

　特許文献１では、電力変換器の出力電流が電流制限値を超えないように仮想同期発電機の内部インピーダンスを変化させることを検討しているが、電力変換器の出力電流を間接的に制御しているため過電流を抑制するという点においては改善の余地がある。

　本開示のある局面における目的は、同期発電機を模擬した制御を実行しつつ、より精度よく過電流を抑制することが可能な電力変換装置を提供することである。

　ある実施の形態に従う電力変換装置は、蓄電要素と電力系統との間で電力変換を行なう電力変換器と、電力変換器を制御する制御装置とを備える。電力変換器は、蓄電要素から出力される直流電力を交流電力に変換して、当該交流電力を電力系統に出力する。制御装置は、電力系統と電力変換器との連系点の交流電圧に基づいて、連系点の交流電圧の位相に同期した電力変換器の出力電圧の基準位相を推定する位相同期部と、位相同期部により推定された基準位相と連系点の交流電圧の位相との位相差に基づいて同期発電機の特性を模擬することにより、電力変換器に対する有効電力指令値を生成する特性模擬部と、有効電力指令値と蓄電要素の直流電圧とに基づいて、電力変換器に対する直流電圧指令値を生成する直流電圧指令生成部と、直流電圧指令値と、連系点の交流電圧の目標値を示す系統電圧指令値と、基準位相とに基づいて、電力変換器の出力電流が閾値未満となるように、電力変換器に対する交流電圧指令値を生成する電圧指令生成部と、交流電圧指令値に基づいて、電力変換器に対する制御信号を生成する信号生成部とを含む。

　本開示によれば、同期発電機を模擬した制御を実行しつつ、より精度よく過電流を抑制することが可能な電力変換装置を提供することである。

実施の形態１に従う電力変換システムの全体構成を示す図である。 制御装置のハードウェア構成例を示す図である。 位相同期部、特性模擬部、および直流電圧指令生成部の具体的な機能構成を示すブロック図である。 電圧指令生成部の機能構成の一例を示すブロック図である。 交流電流制御部の具体的な機能構成を示すブロック図である。 電圧指令生成部の機能構成の変形例を示すブロック図である。 実施の形態２に従う電力変換システムの全体構成を示す図である。

　以下、図面を参照しつつ、本実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

　実施の形態１．
　＜全体構成＞
　図１は、実施の形態１に従う電力変換システムの全体構成を示す図である。電力変換システムは、電力系統２と、変圧器３と、直流電圧検出器５と、電力変換装置６と、電流検出器７と、電圧検出器８と、蓄電要素１２０とを含む。電力系統２は、例えば、三相の交流電源である。電力変換装置６は、制御装置１００と、電力変換器１１０とを含む。電力変換器１１０は、変圧器３を介して、電力系統２の連系点４に接続される。なお、変圧器３の代わりに連系リアクトルが電力変換器１１０に接続される構成であってもよい。

　電力変換器１１０は、蓄電要素１２０に接続されており、蓄電要素１２０と電力系統２との間で電力変換を行なう電力変換器である。具体的には、電力変換器１１０は、蓄電要素１２０から出力される直流電力を交流電力に変換して、当該交流電力を変圧器３を介して電力系統２に出力する。また、電力変換器１１０は、電力系統２からの交流電力を直流電力に変換して、当該直流電力を蓄電要素１２０に出力する。これにより、電力変換器１１０は、蓄電要素１２０の電力を充放電する。電力変換器１１０は、例えば、２レベル変換器、３レベル変換器、あるいはモジュラーマルチレベル変換器等の自励式変換器である。蓄電要素１２０は、例えば、電気二重層キャパシタ、二次電池等のエネルギー蓄積要素である。

　電流検出器７は、電力系統２と電力変換器１１０との連系点４における三相の交流電流を検出する。具体的には、電流検出器７は、連系点４と電力変換器１１０との間に流れるａ相の交流電流Ｉａ、ｂ相の交流電流Ｉｂ、およびｃ相の交流電流Ｉｃを検出する。交流電流Ｉａ，Ｉｂ，Ｉｃは、制御装置１００へ入力される。以下、交流電流Ｉａ，Ｉｂ，Ｉｃを交流電流Ｉｓｙｓとも総称する。

　電圧検出器８は、電力系統２の連系点４における三相の交流電圧を検出する。具体的には、電圧検出器８は、連系点４のａ相の交流電圧Ｖｓｙｓａ、ｂ相の交流電圧Ｖｓｙｓｂ、およびｃ相の交流電圧Ｖｓｙｓｃを検出する。交流電圧Ｖｓｙｓａ，Ｖｓｙｓｂ，Ｖｓｙｓｃは、制御装置１００へ入力される。以下、交流電圧Ｖｓｙｓａ，Ｖｓｙｓｂ，Ｖｓｙｓｃを交流電圧Ｖｓｙｓとも総称する。

　直流電圧検出器５は、蓄電要素１２０から出力される直流電圧Ｖｄｃを検出する。直流電圧Ｖｄｃは、制御装置１００へ入力される。なお、直流電圧Ｖｄｃは、電力変換器１１０から出力される直流電圧ともいえる。

　制御装置１００は、電力変換器１１０の動作を制御する装置である。具体的には、制御装置１００は、主な機能構成として、発電機模擬部１０１と、信号生成部１０３とを含む。発電機模擬部１０１および信号生成部１０３の各機能は、処理回路により実現される。処理回路は、専用のハードウェアであってもよいし、制御装置１００の内部メモリに格納されるプログラムを実行するＣＰＵであってもよい。処理回路が専用のハードウェアである場合、処理回路は、例えば、ＦＰＧＡ、ＡＳＩＣ、またはこれらを組み合わせたもの等で構成される。

　発電機模擬部１０１は、連系点４における交流電圧Ｖｓｙｓおよび交流電流Ｉｓｙｓに基づいて同期発電機の特性を模擬することにより、電力変換器１１０に対する電圧指令値を生成する。具体的には、発電機模擬部１０１は、位相同期部１１と、特性模擬部１２と、直流電圧指令生成部１３と、電圧指令生成部１５とを含む。

　位相同期部１１は、ＰＬＬ（Phase　Locked　Loop）により構成される。位相同期部１１は、電圧検出器８により検出された連系点４の交流電圧Ｖｓｙｓに基づいて、交流電圧Ｖｓｙｓの位相θｓｙｓに同期した電力変換器１１０の出力電圧の基準位相θｏを推定する。基準位相θｏは、電力変換器１１０の制御に用いられる基準となる位相である。位相同期部１１は、交流電圧Ｖｓｙｓの位相θｓｙｓと基準位相θｏとの位相差Δθｏを特性模擬部１２に出力する。また、位相同期部１１は、基準位相θｏを電圧指令生成部１５に出力する。

　特性模擬部１２は、交流電圧Ｖｓｙｓの位相θｓｙｓと基準位相θｏとの位相差Δθｏに基づいて同期発電機の特性を模擬することにより、当該特性を模擬するために出力すべき有効電力の目標値を示す有効電力指令値Ｐｒｅｆを出力する。

　直流電圧指令生成部１３は、有効電力指令値Ｐｒｅｆと、直流電圧検出器５により検出された蓄電要素１２０の直流電圧とに基づいて、電力変換器１１０に対する直流電圧指令値Ｖｄｃｒｅｆを生成する。

　電圧指令生成部１５は、直流電圧指令値Ｖｄｃｒｅｆと、交流電圧Ｖｓｙｓの目標値を示す系統電圧指令値Ｖｓｙｓｒｅｆと、基準位相θｏとに基づいて、電力変換器１１０の出力電流が閾値Ｔｈ未満となるように、電力変換器１１０の交流電圧指令値を生成する。交流電圧指令値は、有効電圧指令値Ｖｑｒｅｆと、無効電圧指令値Ｖｄｒｅｆとを含む。

　信号生成部１０３は、発電機模擬部１０１により生成された交流電圧指令値に基づいて、電力変換器１１０に対する制御信号を生成し、電力変換器１１０に出力する。具体的には、信号生成部１０３は、３相電圧生成部１７と、ＰＷＭ（Pulse　Width　Modulation）制御部１９とを含む。

　３相電圧生成部１７は、有効電圧指令値Ｖｑｒｅｆ、無効電圧指令値Ｖｄｒｅｆおよび基準位相θｏに基づいて、２相／３相変換により三相の正弦波電圧Ｖａ＊，Ｖｂ＊，Ｖｃ＊を生成する。

　ＰＷＭ制御部１９は、三相の正弦波電圧Ｖａ＊，Ｖｂ＊，Ｖｃ＊のそれぞれに対してパルス幅変調を行ない、ＰＷＭ信号としての制御信号を生成する。ＰＷＭ制御部１９は、当該制御信号を電力変換器１１０に出力する。典型的には、制御信号は、電力変換器１１０に含まれる各スイッチング素子のオンおよびオフを制御するためのゲート制御信号である。

　＜ハードウェア構成＞
　図２は、制御装置のハードウェア構成例を示す図である。図２には、コンピュータによって制御装置１００を構成する例が示される。

　図２を参照して、制御装置１００は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路７１と、マルチプレクサ（ＭＵＸ）７２と、Ａ／Ｄ変換器７３と、１つ以上のＣＰＵ（Central　Processing　Unit）７４と、ＲＡＭ（Random　Access　Memory）７５と、ＲＯＭ（Read　Only　Memory）７６と、１つ以上の入出力インターフェイス７７と、補助記憶装置７８とを含む。また、制御装置１００は、構成要素間を相互に接続するバス７９を含む。

　入力変換器７０は、入力チャンネルごとに補助変成器を有する。各補助変成器は、図１の電流検出器７および電圧検出器８による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。

　サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

　マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

　ＣＰＵ７４は、制御装置１００の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５及び不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラム及び信号処理用の設定値などを収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラム及び電気量検出値のデータなどを格納する。

　入出力インターフェイス７７は、ＣＰＵ７４及び外部装置の間で通信する際のインターフェイス回路である。

　なお、図２の例とは異なり、制御装置１００の少なくとも一部をＦＰＧＡ（Field　Programmable　Gate　Array）および、ＡＳＩＣ（Application　Specific　Integrated　Circuit）等の回路を用いて構成することも可能である。

　＜具体的な機能構成＞
　図３は、位相同期部、特性模擬部、および直流電圧指令生成部の具体的な機能構成を示すブロック図である。図３を参照して、位相同期部１１は、位相比較器２２と、ループフィルタ２３と、積分器２４とを含む。

　位相比較器２２は、交流電圧Ｖｓｙｓと基準位相θｏとに基づいて位相差Δθｏを算出する。具体的には、位相比較器２２は、基準位相θｏを用いて交流電圧Ｖｓｙｓａ，Ｖｓｙｓｂ，Ｖｓｙｓｃを３相／２相変換することによりｄ軸電圧Ｖｄおよびｑ軸電圧Ｖｑを算出する。位相比較器２２は、ｄ軸電圧Ｖｄおよびｑ軸電圧Ｖｑに基づいて、交流電圧Ｖｓｙｓの位相θｓｙｓと位相θとの位相差Δθｏを算出する。典型的には、Δθｏ＝ａｒｃｔａｎ（Ｖｄ／Ｖｑ）で表される。ループフィルタ２３は、位相差Δθｏと予め定められた伝達関数Ｇとに基づいて角周波数ωａを算出する。積分器２４は、角周波数ωａを時間積分することにより基準位相θｏを算出する。

　特性模擬部１２は、除算器３０と、減算器３１と、比例器３２，３４と、積分器３３，３６と、加算器３５，３７と、演算器３８とを含む。

　除算器３０は、有効電力指令値Ｐｒｅｆを角周波数ωで除算してトルク出力値Ｔｅ（＝Ｐｒｅｆ／ω）を算出する。減算器３１は、トルク出力値Ｔｅと制動トルクＴｄとの差分ΔＴ（＝Ｔｅ－Ｔｄ）を算出する。これにより、電力変換器１１０の制御において同期発電機が有する制動力が模擬される。比例器３２は、差分ΔＴに“１／Ｍ”を乗算する。“Ｍ”は、特性模擬部１２が模擬対象とする同期発電機（以下、「仮想同期発電機」とも称する。）の回転子の慣性モーメント（慣性定数とも称される）である。有効電力指令値Ｐｒｅｆは、同期発電機と同等の特性を模擬するために電力変換器１１０から出力すべき有効電力の目標値に相当する。

　積分器３３は、比例器３２の乗算値（すなわち、ΔＴ／Ｍ）を時間積分して角周波数偏差Δωを出力する。角周波数偏差Δωは、仮想同期発電機の回転子の角周波数ωと電力系統２の基準角周波数ω０との差分に相当する。基準角周波数ω０は、電力系統２における電力の基準周波数（例えば、５０Ｈｚまたは６０Ｈｚ）の角周波数である。比例器３４は、角周波数偏差Δωに“Ｄ”を乗算して制動トルクＴｄを算出する。“Ｄ”は、仮想同期発電機の制動係数である。加算器３５は、角周波数偏差Δωと基準角周波数ω０とを加算して角周波数ωを算出する。

　積分器３６は、角周波数偏差Δωを時間積分して位相偏差Δθｍを出力する。位相偏差Δθｍは、連系点４の交流電圧Ｖｓｙｓの位相と、仮想同期発電機の回転子の位相との差分に相当する。加算器３７は、位相偏差Δθｍと、位相同期部１１から出力された位相差Δθｏとを加算して位相偏差Δθ（＝Δθｍ＋Δθｏ）を算出する。位相偏差Δθは、連系点４の交流電圧Ｖｓｙｓの位相と、電力変換器１１０から出力されるべき交流電圧の位相との差分に相当する。

　演算器３８は、電力系統２の電源電圧Ｖｓと、連系点４の交流電圧Ｖｓｙｓと、位相偏差Δθと、電力変換器１１０のインダクタンスＸｇとに基づいて、有効電力指令値Ｐｒｅｆを算出する。なお、電源電圧Ｖｓは定格電圧であるとする。演算器３８は、電源電圧Ｖｓと、交流電圧Ｖｓｙｓと、位相偏差Δθとの乗算値（すなわち、Ｖｓ×Ｖｓｙｓ×Δθ）を、インダクタンスＸｇで除算することにより、有効電力指令値Ｐｒｅｆを算出する。

　上記のように、特性模擬部１２は、位相同期部１１から出力された位相差Δθｏと慣性モーメントＭと制動係数Ｄとを用いて同期発電機の特性を模擬するための有効電力指令値Ｐｒｅｆを生成する。

　直流電圧指令生成部１３は、除算器４１と、比例器４２と、積分器４３とを含む。除算器４１は、有効電力指令値Ｐｒｅｆを直流電圧検出器５により検出された直流電圧Ｖｄｃで除算して直流電流指令値Ｉｄｃｒｅｆ（＝Ｐｒｅｆ／Ｖｄｃ）を算出する。比例器４２は、除算器４１により算出された直流電流指令値Ｉｄｃｒｅｆに、“１／Ｃ”を乗算する。“Ｃ”は、蓄電要素１２０の静電容量を示している。

　蓄電要素１２０の直流電流および直流電圧をそれぞれＩおよびＶとすると、Ｉ＝Ｃ×（ｄＶ／ｄｔ）が成立する。そのため、積分器４３は、比例器４２の乗算値（すなわち、Ｉｄｃｒｅｆ／Ｃ）を時間積分することにより直流電圧指令値Ｖｄｃｒｅｆを生成する。

　図４は、電圧指令生成部の機能構成の一例を示すブロック図である。図４を参照して、電圧指令生成部１５は、直流電圧制御部５１と、系統電圧制御部５２と、交流電流制御部５３とを含む。

　直流電圧制御部５１は、直流電圧Ｖｄｃを直流電圧指令値Ｖｄｃｒｅｆに追従させるための有効電流指令値Ｉｑｒｅｆを生成する。具体的には、直流電圧制御部５１は、直流電圧指令値Ｖｄｃｒｅｆと直流電圧Ｖｄｃとの偏差を０にするためのフィードバック制御により、電力変換器１１０から出力される有効電流の指令値である有効電流指令値Ｉｑｒｅｆを生成する。直流電圧制御部５１は、電力変換器１１０から出力される交流電圧のうち有効電流に関する成分を制御する。直流電圧制御部５１は、ＰＩ制御器、ＰＩＤ制御器等で構成される。

　系統電圧制御部５２は、交流電圧Ｖｓｙｓを系統電圧指令値Ｖｓｙｓｒｅｆに追従させるための無効電流指令値Ｉｄｒｅｆを生成する。具体的には、系統電圧制御部５２は、系統電圧指令値Ｖｓｙｓｒｅｆと交流電圧Ｖｓｙｓとの偏差を予め定められた値よりも小さくするためのフィードバック制御により、電力変換器１１０から出力される無効電流の指令値である無効電流指令値Ｉｄｒｅｆを生成する。系統電圧制御部５２は、電力変換器１１０から出力される交流電圧のうち無効電流に関する成分を制御する。系統電圧制御部５２は、スロープ付きＰＩ制御器、一次遅れ要素等で構成される。

　交流電流制御部５３は、有効電流指令値Ｉｑｒｅｆおよび無効電流指令値Ｉｄｒｅｆと、位相同期部１１から出力された基準位相θｏとに基づいて、有効電圧指令値Ｖｑｒｅｆおよび無効電圧指令値Ｖｄｒｅｆを生成する。

　図５は、交流電流制御部の具体的な機能構成を示すブロック図である。図５を参照して、交流電流制御部５３は、３相／２相変換部９２と、Iｑリミッタ９３と、Ｉｄリミッタ９４と、減算器９５，９６と、制御器９７，９８とを含む。

　３相／２相変換部９２は、基準位相θｏを用いて３相の交流電流Ｉｓｙｓを正相座標系で３相／２相変換することにより有効電流Ｉｑ（すなわち、交流電流Ｉｓｙｓの有効成分）および無効電流Ｉｄ（すなわち、交流電流Ｉｓｙｓの無効成分）を算出する。

　Ｉｑリミッタ９３は、有効電流指令値Ｉｑｒｅｆを、有効電流リミット値Ｉｑｍａｘに従う範囲内（すなわち、下限値：－Ｉｑｍａｘ、上限値：＋Ｉｑｍａｘ）に制限する。減算器９５は、Ｉｑリミッタ９３により制限された有効電流指令値Ｉｑｒｅｆと有効電流Ｉｑとの偏差ΔＩｑ（＝Ｉｑｒｅｆ－Ｉｑ）を算出する。

　制御器９７は、偏差ΔＩｑを０にするためのフィードバック制御により、電力変換器１１０から出力される有効電圧の指令値である有効電圧指令値Ｖｑｒｅｆを生成する。すなわち、制御器９７は、有効電流Ｉｑを有効電流指令値Ｉｑｒｅｆに追従させるための有効電圧指令値Ｖｑｒｅｆを生成する。制御器９７は、ＰＩ制御器、ＰＩＤ制御器等で構成される。

　Ｉｄリミッタ９４は、無効電流指令値Ｉｄｒｅｆを、無効電流リミット値Ｉｄｍａｘに従う範囲内（すなわち、下限値：－Ｉｄｍａｘ、上限値：＋Ｉｄｍａｘ）に制限する。減算器９６は、Ｉｄリミッタ９４により制限された無効電流指令値Ｉｄｒｅｆと無効電流Ｉｄとの偏差ΔＩｄ（＝Ｉｄｒｅｆ－Ｉｄ）を算出する。

　制御器９８は、偏差ΔＩｄを０にするためのフィードバック制御により、電力変換器１１０から出力される無効電圧の指令値である無効電圧指令値Ｖｄｒｅｆを生成する。すなわち、制御器９８は、無効電流Ｉｄを無効電流指令値Ｉｄｒｅｆに追従させるための無効電圧指令値Ｖｄｒｅｆを生成する。制御器９８は、ＰＩ制御器、ＰＩＤ制御器等で構成される。

　上記のように、交流電流制御部５３は、有効電流指令値Ｉｑｒｅｆを有効電流リミット値Ｉｑｍａｘに従う範囲内に制限することにより、有効電流Ｉｑの大きさを制限する。また、交流電流制御部５３は、無効電流指令値Ｉｄｒｅｆを無効電流リミット値Ｉｄｍａｘに従う範囲内に制限することにより、無効電流Ｉｄの大きさを制限する。その結果、電力変換器１１０の出力電流は、閾値Ｔｈ未満となるように制御される。

　上記構成により、電力変換器１１０から出力される交流電流の大きさが制限される。そのため、電力系統２において短絡事故等が発生した場合に、過電流による電力変換器１１０の保護停止を防止できる。また、交流電流の有効成分および無効成分を独立して制限できるため、電力系統の運用に応じて、有効成分および無効成分の出力制限の優先度を変更することもできる。

　＜電圧指令生成部の変形例＞
　図６は、電圧指令生成部の機能構成の変形例を示すブロック図である。図６を参照して、電圧指令生成部１５Ａは、図４の電圧指令生成部１５に演算器５５を追加した構成である。電圧指令生成部１５と同様の構成については詳細な説明は繰り返さない。なお、図６の説明では、直流電圧制御部５１により生成される有効電流指令値を便宜上「有効電流指令値Ｉｑｒｅｆ１」と称する。

　図６を参照して、演算器５５は、除算器５６と、加算器５７とを含む。除算器５６は、特性模擬部１２により生成される有効電力指令値Ｐｒｅｆを交流電圧Ｖｓｙｓで除算することにより、有効電流指令値Ｉｑｒｅｆ２を算出する。加算器５７は、有効電流指令値Ｉｑｒｅｆ１と有効電流指令値Ｉｑｒｅｆ２とを加算した有効電流指令値Ｉｑｒｅｆ（＝Ｉｑｒｅｆ１＋Ｉｑｒｅｆ２）を算出する。交流電流制御部５３は、当該有効電流指令値Ｉｑｒｅｆに基づいて、図４と同様の処理を実行する。

　ここで、図４の電圧指令生成部１５の構成では、直流電圧制御部５１のみにより最終的な有効電流指令値Ｉｑｒｅｆが生成される。一方、図６の電圧指令生成部１５Ａの構成では、有効電力指令値Ｐｒｅｆをフィードフォワードすることにより、直流電圧制御部５１で生成された有効電流指令値Ｉｑｒｅｆ１に有効電流指令値Ｉｑｒｅｆ２が加算されて、最終的な有効電流指令値Ｉｑｒｅｆが生成されている。

　図４の構成の場合、有効電流指令値Ｉｑｒｅｆは、直流電圧制御部５１による直流電圧制御により算出された有効電流指令値のみに依存するため、蓄電要素１２０の出力直流電圧を電池残量（ＳＯＣ：State　Of　Charge）に応じて自由に変化させることが可能である必要がある。したがって、蓄電要素１２０の出力直流電圧とＳＯＣとの関係が線形性を有することが好ましい。

　一方、図６の構成の場合、有効電流指令値Ｉｑｒｅｆは、直流電圧制御部５１による直流電圧制御により算出された有効電流指令値だけでなく、特性模擬部１２により生成される有効電力指令値に基づいて換算された有効電流指令値にも依存する。そのため、蓄電要素１２０の出力直流電圧をＳＯＣに応じて自由に変化させることが難しい場合であっても、比較的適切な有効電流指令値Ｉｑｒｅｆを得ることができる。したがって、蓄電要素１２０は、出力直流電圧とＳＯＣとの関係が線形性を有さない蓄電要素であってもよい。

　＜利点＞
　実施の形態１によると、同期発電機を模擬した制御を実行しつつ、過電流を抑制することが可能となる。そのため、電力系統２において負荷の急変あるいは短絡事故等が発生した場合であっても、電力系統２の周波数変動を抑制しつつ過電流による電力変換器１１０の保護停止を防止できる。

　実施の形態２．
　＜全体構成＞
　図７は、実施の形態２に従う電力変換システムの全体構成を示す図である。図７の電力変換システムは、図１の電力変換システムの制御装置１００を、制御装置１００Ａに置き換えたものである。制御装置１００Ａは、制御装置１００の発電機模擬部１０１を、発電機模擬部１０１Ａに置き換えたものである。発電機模擬部１０１Ａ以外の構成については、図１の当該構成と同様であるための、その詳細な説明は繰り返さない。

　発電機模擬部１０１Ａは、図１の発電機模擬部１０１の位相同期部１１を、位相同期部１１Ａに置き換えた構成に相当する。位相同期部１１Ａは、位相出力部８１と、位相出力部８２とを含む。位相出力部８１および位相出力部８２の各々は、図３の位相同期部１１と同様の機能構成を有する。

　具体的には、位相出力部８１は、連系点４の交流電圧Ｖｓｙｓに基づいて、交流電圧Ｖｓｙｓの位相θｓｙｓに同期した電力変換器１１０の出力電圧の基準位相θｏを推定する。位相出力部８１は、位相θｓｙｓと基準位相θｏとの位相差Δθｏを特性模擬部１２に出力する。位相出力部８２は、連系点４の交流電圧Ｖｓｙｓに基づいて基準位相θｏを推定し、基準位相θｏを電圧指令生成部１５に出力する。

　このように、実施の形態２では、図１の位相同期部１１における位相差Δθｏを出力する機能が位相出力部８１に割り当てられ、位相同期部１１における基準位相θｏを出力する機能が位相出力部８２に割り当てられる。

　ここで、位相出力部８２において算出される基準位相θｏは、電圧指令生成部１５の交流電流制御部５３において、連系点４に供給される有効電流および無効電流を算出するために用いられる。そのため、基準位相θｏは、連系点４の交流電圧Ｖｓｙｓの実際の位相θｓｙｓにできるだけ近づけておくことが好ましい。したがって、位相出力部８２は、制御応答が比較的早くなるように設定される。

　一方、位相出力部８１において算出される位相差Δθｏは、特性模擬部１２において同期発電機を模擬するために用いられる。特性模擬部１２においては、電力系統２での故障あるいは負荷等の急変により周波数が変動した場合に、同期発電機の特性と同様に周波数変動が抑制されるような有効電力指令値Ｐｒｅｆを出力することが求められる。したがって、位相出力部８１は、制御応答が比較的遅くなるように設定される。

　以上より、位相出力部８１の応答は、位相出力部８２の応答よりも遅くなるように設定される。具体的には、位相出力部８１のループフィルタ２３の制御定数は、位相出力部８２のループフィルタ２３の制御定数よりも応答が遅くなるように設定される。

　＜利点＞
　実施の形態２によると、実施の形態１の利点に加えて、同期発電機の特性を精度よく再現できるため、電力系統２の故障時等における周波数変化をより抑制することができる。

　その他の実施の形態．
　上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　２　電力系統、３　変圧器、４　連系点、５　直流電圧検出器、６　電力変換装置、７　電流検出器、８　電圧検出器、１１，１１Ａ　位相同期部、１２　特性模擬部、１３　直流電圧指令生成部、１５，１５Ａ　電圧指令生成部、１７　３相電圧生成部、１９　ＰＷＭ制御部、２１　位相検出器、２２　位相比較器、２３　ループフィルタ、５１　直流電圧制御部、５２　系統電圧制御部、５３　交流電流制御部、７０　入力変換器、７１　サンプルホールド回路、７２　マルチプレクサ、７３　Ａ／Ｄ変換器、７４　ＣＰＵ、７５　ＲＡＭ、７６　ＲＯＭ、７７　入出力インターフェイス、７８　補助記憶装置、７９　バス、８１，８２　位相出力部、１００，１００Ａ　制御装置、１０１，１０１Ａ　発電機模擬部、１０３　信号生成部、１１０　電力変換器、１２０　蓄電要素。

Claims (7)

1. 　蓄電要素と電力系統との間で電力変換を行なう電力変換器と、
   　前記電力変換器を制御する制御装置とを備え、
   　前記電力変換器は、前記蓄電要素から出力される直流電力を交流電力に変換して、当該交流電力を前記電力系統に出力し、
   　前記制御装置は、
   　　前記電力系統と前記電力変換器との連系点の交流電圧に基づいて、前記連系点の交流電圧の位相に同期した前記電力変換器の出力電圧の基準位相を推定する位相同期部と、
   　　前記位相同期部により推定された前記基準位相と前記連系点の交流電圧の位相との位相差に基づいて同期発電機の特性を模擬することにより、前記電力変換器に対する有効電力指令値を生成する特性模擬部と、
   　　前記有効電力指令値と前記蓄電要素の直流電圧とに基づいて、前記電力変換器に対する直流電圧指令値を生成する直流電圧指令生成部と、
   　　前記直流電圧指令値と、前記連系点の交流電圧の目標値を示す系統電圧指令値と、前記基準位相とに基づいて、前記電力変換器の出力電流が閾値未満となるように、前記電力変換器に対する交流電圧指令値を生成する電圧指令生成部と、
   　　前記交流電圧指令値に基づいて、前記電力変換器に対する制御信号を生成する信号生成部とを含む、電力変換装置。
2. 　前記電圧指令生成部は、
   　　前記直流電圧を、前記直流電圧指令値に追従させるための有効電流指令値を生成する直流電圧制御部と、
   　　前記連系点の交流電圧を、前記系統電圧指令値に追従させるための無効電流指令値を生成する系統電圧制御部と、
   　　前記基準位相、および前記連系点と前記電力変換器との間を流れる交流電流に基づいて、前記交流電流の有効成分および無効成分を算出し、前記有効成分を前記有効電流指令値に追従させるための有効電圧指令値と、前記無効成分を前記無効電流指令値に追従させるための無効電圧指令値とを生成する交流電流制御部とを含み、
   　前記交流電圧指令値は、前記有効電圧指令値および前記無効電圧指令値を含む、請求項１に記載の電力変換装置。
3. 　前記有効電流指令値は有効電流リミット値に従う範囲内に制限され、前記無効電流指令値は無効電流リミット値に従う範囲内に制限される、請求項２に記載の電力変換装置。
4. 　前記電圧指令生成部は、
   　　前記直流電圧を、前記直流電圧指令値に追従させるための第１有効電流指令値を生成する直流電圧制御部と、
   　　前記連系点の交流電圧を、前記系統電圧指令値に追従させるための無効電流指令値を生成する系統電圧制御部と、
   　　前記有効電力指令値を前記連系点の交流電圧で除算することにより第２有効電流指令値を算出し、前記第１有効電流指令値と前記第２有効電流指令値とを加算した第３有効電流指令値を算出する演算器と、
   　　前記基準位相、および前記連系点と前記電力変換器との間を流れる交流電流に基づいて、前記交流電流の有効成分および無効成分を算出し、前記有効成分を前記第３有効電流指令値に追従させるための有効電圧指令値と、前記無効成分を前記無効電流指令値に追従させるための無効電圧指令値とを生成する交流電流制御部とを含み、
   　前記交流電圧指令値は、前記有効電圧指令値および前記無効電圧指令値を含む、請求項１に記載の電力変換装置。
5. 　前記第３有効電流指令値は有効電流リミット値に従う範囲内に制限され、前記無効電流指令値は無効電流リミット値に従う範囲内に制限される、請求項４に記載の電力変換装置。
6. 　前記位相同期部は、前記基準位相を前記電圧指令生成部に出力し、前記位相差を前記特性模擬部に出力する、請求項１～請求項５のいずれか１項に記載の電力変換装置。
7. 　前記位相同期部は、
   　　前記位相差を前記特性模擬部に出力する第１位相出力部と、
   　　前記基準位相を前記電圧指令生成部に出力する第２位相出力部とを含み、
   　前記第１位相出力部の応答は、前記第２位相出力部の応答よりも遅くなるように設定される、請求項１～請求項５のいずれか１項に記載の電力変換装置。

Images