JP7183486B1 - 電力変換装置、および制御装置 - Google Patents

電力変換装置、および制御装置 Download PDF

Info

Publication number
JP7183486B1
JP7183486B1 JP2022550807A JP2022550807A JP7183486B1 JP 7183486 B1 JP7183486 B1 JP 7183486B1 JP 2022550807 A JP2022550807 A JP 2022550807A JP 2022550807 A JP2022550807 A JP 2022550807A JP 7183486 B1 JP7183486 B1 JP 7183486B1
Authority
JP
Japan
Prior art keywords
power
voltage
constant
power converter
setting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022550807A
Other languages
English (en)
Other versions
JPWO2023233454A5 (ja
JPWO2023233454A1 (ja
Inventor
幸太 ▲浜▼中
涼介 宇田
香帆 椋木
俊行 藤井
孝途 東井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7183486B1 publication Critical patent/JP7183486B1/ja
Publication of JPWO2023233454A1 publication Critical patent/JPWO2023233454A1/ja
Publication of JPWO2023233454A5 publication Critical patent/JPWO2023233454A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

電力変換装置(200)は、蓄電要素(40)と、電力変換器(20)と、制御装置(100)とを備える。制御装置(100)は、有効電力指令値と電力系統の有効電力とに基づいて同期発電機の特性を模擬することにより、角周波数偏差を生成する発電機模擬部(60)と、電力系統の交流電圧に基づいて、同期発電機の慣性定数およびダンピング定数の少なくとも一方を設定する定数設定部(54)と、角周波数偏差と、基準角周波数とに基づいて、電力変換器の出力電圧の基準位相を生成する位相生成部(85)と、基準位相と、電力変換器の出力電圧の基準電圧指令値とに基づいて、電力変換器に対する制御信号を生成する信号生成部(103)とを含む。電力系統の交流電圧が変動した場合、定数設定部(54)は、電力系統と電力変換器との間で入出力される有効電力が小さくなるように慣性定数およびダンピング定数の少なくとも一方を設定する。

Description

本開示は、電力変換装置、および制御装置に関する。
近年、電力系統に対して、太陽光発電設備等の再生可能エネルギーを用いた多くの分散型電源が導入されている。分散型電源は、電力変換器を介して電力系統に接続される場合が多い。そのため、電力系統に接続される分散型電源が増加すると電力系統に接続される同期機の割合が減少し、電力系統内の慣性エネルギーが減少する。そこで、電力変換器に同期機と同様な挙動をさせることによって減少した慣性エネルギーを補う仮想同期機制御が提案されている。
仮想同期機制御を備える電力変換器は、模擬対象となる同期発電機が電力系統に接続される場合の挙動を模擬するように制御される。例えば、特開2019-176584号公報(特許文献1)に係る制御装置は、分散電源の仕様および動作状態に基づいて仮想慣性値を算出し、算出される仮想慣性値と、系統運用者から要求される要求慣性値とのいずれか一方に基づいて、電力変換装置に仮想慣性を設定する。
特開2019-176584号公報
仮想同期機制御を備える電圧制御型の電力変換器は、系統電圧とは異なる電圧位相および電圧振幅を有する交流電圧を出力可能な電圧源として動作する。このような電力変換器においては、系統事故等が発生した場合には、電力変換器の交流電圧と系統電圧との間で位相差が生じ、当該交流電圧が低下して、電力変換器において有効電力の入出力が発生する。このとき、例えば、電力変換器に接続されている電力源(例えば、蓄電池等)の容量が比較的小さい場合には、有効電力の入出力が大きくなると、電力変換器の直流電圧が変動して過電圧となり、その結果、電力変換器が保護停止してしまうという課題があった。
本開示のある局面における目的は、同期発電機を模擬した制御を実行する電力変換器において、安定して運転を継続することが可能な電力変換装置、および制御装置を提供することである。
ある実施の形態に従う電力変換装置は、蓄電要素と、蓄電要素と電力系統との間で電力変換を行なう電力変換器と、電力変換器を電圧源として動作させる制御装置とを備える。電力変換器は、蓄電要素から出力される直流電力を交流電力に変換して、当該交流電力を電力系統に出力する。制御装置は、有効電力指令値と電力系統の有効電力とに基づいて同期発電機の特性を模擬することにより、角周波数偏差を生成する発電機模擬部と、電力系統の交流電圧に基づいて、同期発電機の慣性定数およびダンピング定数の少なくとも一方を設定する定数設定部と、角周波数偏差と、基準角周波数とに基づいて、電力変換器の出力電圧の基準位相を生成する位相生成部と、基準位相と、電力変換器の出力電圧の基準電圧指令値とに基づいて、電力変換器に対する制御信号を生成する信号生成部とを含む。電力系統の交流電圧が変動した場合、定数設定部は、電力系統と電力変換器との間で入出力される有効電力が小さくなるように慣性定数およびダンピング定数の少なくとも一方を設定する。
他の実施の形態に従うと、蓄電要素と電力系統との間で電力変換を行なう電力変換器を電圧源として動作させる制御装置が提供される。電力変換器は、蓄電要素から出力される直流電力を交流電力に変換して、当該交流電力を電力系統に出力する。制御装置は、有効電力指令値と電力系統の有効電力とに基づいて同期発電機の特性を模擬することにより、角周波数偏差を生成する発電機模擬部と、電力系統の交流電圧に基づいて、同期発電機の慣性定数およびダンピング定数の少なくとも一方を設定する定数設定部と、角周波数偏差と、基準角周波数とに基づいて、電力変換器の出力電圧の基準位相を生成する位相生成部と、基準位相と、電力変換器の出力電圧の基準電圧指令値とに基づいて、電力変換器に対する制御信号を生成する信号生成部とを備える。電力系統の交流電圧が変動した場合、定数設定部は、電力系統と電力変換器との間で入出力される有効電力が小さくなるように慣性定数およびダンピング定数の少なくとも一方を設定する。
本開示によれば、同期発電機を模擬した制御を実行する電力変換器において、安定して運転を継続することができる。
電力変換システムの全体構成の一例を説明するための図である。 電力変換器20の構成の一例を示す図である。 電力変換器20の構成の他の例を示す図である。 制御装置100のハードウェア構成例を示す図である。 指令生成部の機能構成の一例を示すブロック図である。 定数設定部の構成の一例を示すブロック図である。
以下、図面を参照しつつ、本実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
<全体構成>
図1は、電力変換システムの全体構成の一例を説明するための図である。電力変換システム1000は、電力系統2と、変圧器3と、交流電流検出器6と、交流電圧検出器7と、直流電圧検出器9と、電力変換装置200とを含む。電力変換装置200は、制御装置100と、電力変換器20と、蓄電要素40とを含む。電力変換器20は、変圧器3を介して、電力系統2の連系点4に接続される。典型的には、電力系統2は三相の交流電源である。
電力変換器20は、蓄電要素40に接続されており、蓄電要素40と電力系統2との間で電力変換を行なう電力変換器である。具体的には、電力変換器20は、蓄電要素40から出力される直流電力を交流電力に変換して、当該交流電力を変圧器3を介して電力系統2に出力する。また、電力変換器20は、電力系統2からの交流電力を直流電力に変換して、当該直流電力を蓄電要素40に出力する。これにより、電力変換器20は、蓄電要素40の電力を充放電する。電力変換器20は、制御装置100によって系統電圧とは異なる電圧位相および電圧振幅の交流電圧を出力可能な電圧源として制御される。
図2は、電力変換器20の構成の一例を示す図である。図2を参照して、蓄電要素40は、直列接続されたキャパシタ41,42を含む。蓄電要素40は直流電力源の一実施例に対応する。例えば、蓄電要素40は、電気二重層キャパシタで構成されており、一般的なコンデンサで構成された蓄電要素の容量よりも大きく、二次電池で構成された蓄電要素の容量よりも小さい容量を有する。この場合、電力変換器20は、定格電力の連続出力が数秒(例えば、3秒程度)で蓄電要素40の放電を完了するように構成される。
電力変換器20は、3レベル変換器としてのインバータ21u,21v,21wを有する。インバータ21u,21v,21wの各々は、トライアックで構成された4個のスイッチング素子を有する公知の構成であり、蓄電要素40と並列接続されたキャパシタの直流電圧を、4個のスイッチング素子のPWM(Pulse Width Modulation)制御によって、正弦波状の交流電圧に変換する。変圧器3のU相の二次巻線にインバータ21uが接続され、V相の二次巻線にインバータ21vが接続され、W相の二次巻線にインバータ21wが接続される。
図2中に示された、インバータ21u,21v,21wのそれぞれに入力される制御信号Sgu,Sgv,Sgwは、上記PWM制御によって生成された、各インバータにおける4個のスイッチング素子のオンオフ制御信号(4個分)を包括して示すものである。
インバータ21u,21v,21wは、三相の送電線にそれぞれ120度ずつ位相が異なる正弦波状の交流電圧を出力する。これにより、電力変換器20は、三相の3レベル変換器として動作する。
図3は、電力変換器20の構成の他の例を示す図である。図3に示す電力変換器20は、図2に示すインバータ21u,21v,21wに加えて、インバータ21x,21y,21zをさらに含む。変圧器3の二次巻線は、オープン巻線で構成される。変圧器3のU相の二次巻線の正極側および負極側にそれぞれインバータ21uおよび21xが接続される。V相の二次巻線の正極側および負極側にそれぞれインバータ21vおよび21yが接続される。W相の二次巻線の正極側および負極側にそれぞれインバータ21wおよび21zが接続される。
図3中に示された、インバータ21u,21v,21w,21x,21y,21zのそれぞれに入力される制御信号Sgu,Sgv,Sgw,Sgx,Sgy,Sgzは、上記PWM制御によって生成された、各インバータにおける4個のスイッチング素子のオンオフ制御信号を包括して示すものである。
なお、電力変換器20については、DC/AC電力変換機能を有するものであれば、2レベル変換器、または、モジュラーマルチレベル変換器等の自励式変換器によって構成することが可能である。
再び、図1を参照して、交流電流検出器6は、電力系統2と電力変換器20との連系点4における三相の交流電流を検出する。具体的には、交流電流検出器6は、変圧器3と連系点4との間に流れるU相の交流電流Isysu、V相の交流電流Isysv、およびW相の交流電流Isyswを検出する。交流電流Isysu,Isysv,Isysw(以下、「交流電流Isys」とも総称する。)は、制御装置100へ入力される。
交流電圧検出器7は、電力系統2の連系点4における三相の交流電圧を検出する。具体的には、交流電圧検出器7は、連系点4のU相の交流電圧Vsysu、V相の交流電圧Vsysv、およびW相の交流電圧Vsyswを検出する。交流電圧Vsysu,Vsysv,Vsysw(以下、「交流電圧Vsys」とも総称する。)は、制御装置100へ入力される。
直流電圧検出器9は、蓄電要素40から出力される直流電圧Vdcを検出する。直流電圧Vdcは、制御装置100へ入力される。なお、直流電圧Vdcは、電力変換器20から出力される直流電圧ともいえる。
制御装置100は、電力変換器20を電圧源として動作させる装置である。具体的には、制御装置100は、主な機能構成として、指令生成部101と、信号生成部103とを含む。指令生成部101および信号生成部103の各機能は、処理回路により実現される。処理回路は、専用のハードウェアであってもよいし、制御装置100の内部メモリに格納されるプログラムを実行するCPU(Central Processing Unit)であってもよい。処理回路が専用のハードウェアである場合、処理回路は、例えば、FPGA(Field Programmable Gate Array)、ASIC(Application Specific Integrated Circuit)、またはこれらを組み合わせたもの等で構成される。
指令生成部101は、主に、同期発電機の特性を模擬する機能を有しており、電力変換器20から出力される電圧の基準位相θと、当該電圧の電圧指令値(すなわち、電圧振幅指令値)Vdref,Vqrefとを生成する。基準位相θは、電力変換器20の制御に用いられる基準となる位相である。Vdrefは、2軸(すなわち、d軸およびq軸)の回転座標系でのd軸の電圧指令値であり、Vqrefはq軸の電圧指令値である。指令生成部101の詳細については後述する。本実施の形態では、回転座標系におけるd軸電圧は無効電圧成分に対応し、q軸電圧は有効電圧成分に対応するものとする。電流についても同様である。
信号生成部103は、指令生成部101により生成された基準位相θ、d軸電圧指令値Vdrefおよびq軸電圧指令値Vqref(以下、「電圧指令値Vref」とも総称する。)に基づいて、電力変換器20に対する制御信号を生成し、電力変換器20に出力する。具体的には、信号生成部103は、三相電圧生成部105と、PWM制御部107とを含む。
三相電圧生成部105は、基準位相θ、d軸電圧指令値Vdref、およびq軸電圧指令値Vqrefに基づいて、二相/三相変換により三相の正弦波電圧Vu*,Vv*,Vw*を生成する。
PWM制御部107は、三相の正弦波電圧Vu*,Vv*,Vw*のそれぞれに対してパルス幅変調を行ない、PWM信号としての制御信号を生成する。例えば、図2に示されたインバータ21u,21v,21wの各々の4個のスイッチング素子の制御信号Sgu,Sgv,Sgwを生成する。PWM制御部107は、当該制御信号を電力変換器20に出力する。典型的には、制御信号は、電力変換器20に含まれる各スイッチング素子のオンおよびオフを制御するためのゲート制御信号である。
<ハードウェア構成>
図4は、制御装置100のハードウェア構成例を示す図である。図4には、コンピュータによって制御装置100を構成する例が示される。
図4を参照して、制御装置100は、1つ以上の入力変換器70と、1つ以上のサンプルホールド(S/H)回路71と、マルチプレクサ72と、A/D変換器73と、1つ以上のCPU74と、RAM(Random Access Memory)75と、ROM(Read Only Memory)76と、1つ以上の入出力インターフェイス77と、補助記憶装置78とを含む。また、制御装置100は、構成要素間を相互に接続するバス79を含む。
入力変換器70は、入力チャンネルごとに補助変成器を有する。各補助変成器は、図1の各検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。
S/H回路71は、入力変換器70ごとに設けられる。S/H回路71は、対応の入力変換器70から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。
マルチプレクサ72は、複数のサンプルホールド回路71に保持された信号を順次選択する。A/D変換器73は、マルチプレクサ72によって選択された信号をデジタル値に変換する。なお、複数のA/D変換器73を設けることによって、複数の入力チャンネルの検出信号に対して並列的にA/D変換を実行するようにしてもよい。
CPU74は、制御装置100の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのRAM75および不揮発性メモリとしてのROM76は、CPU74の主記憶として用いられる。ROM76は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置78は、ROM76に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。
入出力インターフェイス77は、CPU74および外部装置の間で通信する際のインターフェイス回路である。
なお、図2の例とは異なり、制御装置100の少なくとも一部をFPGAおよび、ASIC等の回路を用いて構成することも可能である。
<指令生成部の構成>
図5は、指令生成部の機能構成の一例を示すブロック図である。図5を参照して、指令生成部101は、PLL(Phase Locked Loop)回路52と、定数設定部54と、発電機模擬部60と、位相生成部85と、電圧指令生成部90とを含む。指令生成部101は、さらに、座標変換部31,32と、交流電力算出部35とを含む。以下の説明では、制御装置100(具体的には、指令生成部101)の内部では各信号がPU(Per Unit)化されているものとする。
(出力電圧の基準位相)
電力変換器20の出力電圧の基準位相θの生成に関する機能構成について説明する。
PLL回路52は、交流電圧検出器7により検出された交流電圧Vsysの電圧位相θpllを検出する。具体的には、PLL回路52は、フィードバックループを用いて、交流電圧Vsysを入力信号とし、この入力信号に位相が同期した信号を、交流電圧Vsysの電圧位相の検出値(すなわち、θpll)として出力する。
定数設定部54は、電力系統2の交流電圧Vsysに基づいて、電力変換器20(例えば、発電機模擬部60)が模擬対象とする同期発電機(すなわち、仮想同期発電機)の回転子の慣性モーメント(すなわち、慣性定数)Mおよびダンピング定数Dを設定する。具体的には、電力系統2の交流電圧Vsysが変動した場合、定数設定部54は、電力系統2と電力変換器20との間で入出力される有効電力が小さくなるように慣性定数Mおよびダンピング定数Dを設定する。定数設定部54の詳細については後述する。
減算器56は、交流電力算出部35により算出された有効電力Psと、有効電力指令値Prefとの偏差ΔP(=Pref-Ps)を出力する。
有効電力指令値Prefは、例えば、上位装置からの要求に応じた有効電力指令値P1である。また、有効電力指令値Prefは、電力系統2の周波数が変動したときに同期発電機のガバナフリー運転に相当する周波数調整量としての有効電力指令値P2であってもよい。さらに、有効電力指令値Prefは、蓄電要素40の直流電圧Vdcを直流電圧指令値に追従させるための有効電力指令値P3であってもよい。あるいは、有効電力指令値Prefは、有効電力指令値P1~P3の少なくとも2つを加算した加算値であってもよい。
発電機模擬部60は、有効電力指令値Prefと電力変換器から出力される有効電力Psとに基づいて同期発電機の特性を模擬することにより、角周波数偏差Δωを生成する。具体的には、発電機模擬部60は、減算器62と、積分器63と、ハイパスフィルタ64と、比例器65とを含む。
積分器63は、減算器62の出力値を時間積分して角周波数偏差Δωを出力する。図5において、積分器63の“M”は、同期発電機の慣性定数である。積分器63により出力される角周波数偏差Δωは、仮想同期発電機における回転子の角周波数と基準角周波数ω0との差分に相当する。基準角周波数ω0は、電力系統2における電力の基準周波数(例えば、50Hzまたは60Hz)の角周波数である。
ハイパスフィルタ64は、角周波数偏差Δωをハイパスフィルタ処理して比例器65に出力する。比例器65は、ハイパスフィルタ処理後の角周波数偏差Δωとダンピング定数Dとの乗算値“D×Δω”を出力する。
減算器62は、偏差ΔPから乗算値“D×Δω”を減算した値を積分器63に出力する。積分器63は、減算器62の出力値を時間積分することにより、電力変換器20の制御において同期発電機が有する制動力が模擬される。
位相生成部85は、角周波数偏差Δωと、基準角周波数ω0とに基づいて、電力変換器20の出力電圧の基準位相θを生成する。具体的には、位相生成部85は、加算器86と、積分器87とを含む。
加算器86は、積分器63から出力される角周波数偏差Δωおよび基準角周波数ω0の加算演算を実行する。具体的には、加算器86は、角周波数偏差Δωと基準角周波数ω0とを加算して角周波数ω(=Δω+ω0)を出力する。積分器87は、角周波数ωを時間積分して基準位相θを生成する。
(出力電圧の電圧指令値)
電力変換器20の出力電圧の電圧指令値(すなわち、電圧振幅指令値)の生成に関する機能構成について説明する。
座標変換部31は、基準位相θを用いて交流電流Isysu,Isysv,Isyswを三相/二相変換して、d軸電流Idおよびq軸電流Iqを算出する。座標変換部32は、基準位相θを用いて交流電圧Vsysu,Vsysv,Vsyswを三相/二相変換して、d軸電圧Vdおよびq軸電圧Vqを算出する。典型的には、d軸電流Idおよびq軸電流Iqは、移動平均フィルタ等により高調波成分が除去される。同様に、d軸電圧Vdおよびq軸電圧Vqは、移動平均フィルタ等により高調波成分が除去される。
交流電力算出部35は、d軸電圧Vd、q軸電圧Vq、d軸電流Id、およびq軸電流Iqに基づいて、連系点4における有効電力Ps(例えば、Ps=Vd×Id+Vq×Iq)および無効電力Qs(例えば、Qs=Vq×Id-Vd×Iq)を算出する。有効電力Psは減算器56に入力され、無効電力Qsは減算器37に入力される。
電圧指令生成部90は、電力変換器20の出力電圧の電圧指令値Vrefを生成する。電圧指令値Vrefは、d軸電圧指令値Vdrefと、q軸電圧指令値Vqrefとを含む。以下の説明では、電圧指令生成部90により生成される電圧指令値を「基準電圧指令値」と称する場合がある。電圧指令生成部90は、正相電圧算出部36と、減算器37,38と、電圧調整部91と、座標変換部92,94と、加算器93とを含む。
正相電圧算出部36は、d軸電圧Vdおよびq軸電圧Vqに基づいて、正相電圧Vposを算出する。減算器37は、無効電力指令値Qrefと無効電力Qsとの偏差ΔQ(=Qref-Qs)を算出する。減算器38は、系統電圧指令値Vacrefと正相電圧Vposとの偏差ΔVpos(=Vacref-Vpos)を算出する。
電圧調整部91は、自動無効電力調整モードまたは自動電圧調整モードのいずれかを選択し、選択したモードに基づいて、電圧振幅調整量ΔVacrefを生成する。具体的には、電圧調整部91は、自動無効電力調整モードを選択した場合、偏差ΔQを規定値以下(例えば、0)にするためのフィードバック制御により電圧振幅調整量ΔVacrefを生成する。電圧調整部91は、自動電圧調整モードを選択した場合、偏差ΔVposを規定値以下(例えば、0)にするためのフィードバック制御により電圧振幅調整量ΔVacrefを生成する。電圧調整部91は、PI制御器、一次遅れ要素等で構成される。
座標変換部92は、規定電圧指令値のd軸成分(すなわち、規定d軸電圧指令値Vdxおよびq軸成分(すなわち、規定q軸電圧指令値Vqx)を、振幅|V|および位相φvに変換する。規定d軸電圧指令値Vdxおよび規定q軸電圧指令値Vqxは、系統運用者等により予め設定される値である。加算器93は、振幅|V|と電圧振幅調整量ΔVacrefとを加算する。座標変換部94は、振幅|V|および位相φvを、dq軸変換して、d軸電圧指令値Vdref(すなわち、基準電圧指令値Vrefのd軸成分)およびq軸電圧指令値Vqref(すなわち、基準電圧指令値Vrefのq軸成分)を生成する。
図1の信号生成部103は、上述した指令生成部101により生成された基準位相θおよび基準電圧指令値Vrefに基づいて、電力変換器20に対する制御信号を生成する。
<定数設定部の構成>
図6は、定数設定部の構成の一例を示すブロック図である。図6を参照して、定数設定部54は、第1設定部201と、第2設定部202とを含む。
第1設定部201は、電力系統2の交流電圧Vsysの位相θpllと電力変換器20の出力電圧の基準位相θとの位相差Δθに基づいて、慣性定数Mを設定する。位相差Δθが閾値θth以上である場合、第1設定部201は慣性定数Mを小さくする。一方、位相差Δθが閾値θth未満となった場合、第1設定部201は慣性定数Mを初期値に戻す。詳細には、第1設定部201は、減算器111と、絶対値演算器112と、比較器113と、切替器114とを含む。
減算器111は、位相θpllと基準位相θとの差分を算出する。絶対値演算器112は、当該差分の絶対値としての位相差Δθを演算する。比較器113は、位相差Δθと閾値θthとを比較し、比較結果に応じた定数Cr1を出力する。位相差Δθが閾値θth以上である場合、比較器113は、値“1”の定数Cr1を出力する。位相差Δθが閾値θth未満である場合、比較器113は、値“0”の定数Cr1を出力する。
切替器114は、値“0”の定数Cr1を受け付けた場合には、慣性定数Mの値をM0に設定する。切替器114は、値“1”の定数Cr1を受け付けた場合には、慣性定数Mの値をM1(ただし、M1<M0)に設定する。
具体的には、系統事故等が発生しておらず、位相差Δθが閾値Δθth未満である通常状態においては、慣性定数Mの値は初期値M0に設定されている。初期値M0は、例えば、蓄電要素40の放電時定数である。放電時定数は、定格電圧まで充電した蓄電要素40を定格電流で放電した場合に当該放電が完了するまでに要する時間である。そして、系統事故等が発生して、位相差Δθが閾値Δθth以上になった場合、切替器114は、慣性定数Mの値を初期値M0よりも小さいM1に切り替える。次に、系統事故等が除去されて通常状態に戻ると、切替器114は、慣性定数Mの値をM1から初期値M0に戻す(すなわち、切り替える)。
なお、図6の例では、位相差Δθと閾値Δθthとの比較結果に応じて、慣性定数MをM0またはM1に切り替える例について説明したが、当該構成に限られない。第1設定部201は、位相差Δθの大きさに比例して慣性定数Mを設定してもよい。例えば、第1設定部201は、位相差Δθが大きいほど慣性定数Mを小さくする構成であってもよい。
上記の第1設定部201の構成によると、交流電圧Vsysの位相が変動した場合(すなわち、位相差Δθが大きくなった場合)に、慣性定数Mが小さく設定される。これにより、位相差Δθの増大に伴う有効電力の入出力の増大(すなわち、有効電力の変動)を抑制できる。したがって、有効電力の入出力が大きい場合に発生し得る電力変換器20の直流電圧における過電圧を防止でき、結果として、電力変換器20は保護停止することなく運転を継続できる。
次に、第2設定部202は、電力系統2の交流電圧Vsysの有効電圧Vq(すなわち、q軸電圧Vqに対応)に基づいて、ダンピング定数Dを設定する。具体的には、有効電圧Vqが閾値Vqth未満である場合、第2設定部202は、ダンピング定数Dを大きくする。一方、有効電圧Vqが閾値Vqth以上となった場合、第2設定部202はダンピング定数Dを初期値に戻す。詳細には、第2設定部202は、絶対値演算器115と、比較器116と、切替器117とを含む。
絶対値演算器115は、有効電圧Vqの絶対値(以下、有効電圧|Vq|とも称する。)を演算する。比較器116は、有効電圧|Vq|と閾値Vqthとを比較し、比較結果に応じた定数Cr2を出力する。有効電圧|Vq|が閾値Vqth以上である場合、比較器116は、値“1”の定数Cr2を出力する。有効電圧|Vq|が閾値Vqth未満である場合、比較器116は、値“0”の定数Cr2を出力する。
切替器117は、値“0”の定数Cr2を受け付けた場合には、ダンピング定数Dの値をD0に設定する。切替器117は、値“1”の定数Cr2を受け付けた場合には、ダンピング定数Dの値をD1(ただし、D1>D0)に設定する。
具体的には、系統事故等が発生しておらず、有効電圧|Vq|が閾値Vqth以上である通常状態においては、ダンピング定数Dの値は初期値D0に設定されている。初期値D0は、例えば、電力変換器20の容量と同じ容量を有する同期発電機のダンピング定数に設定される。そして、系統事故等が発生して、有効電圧|Vq|が閾値Vqth未満になった場合、切替器117は、ダンピング定数Dの値を初期値D0よりも大きいD1に切り替える。次に、系統事故等が除去されて通常状態に戻ると、切替器117は、ダンピング定数Dの値をD1から初期値D0に戻す(切り替える)。
なお、図6の例では、有効電圧|Vq|と閾値Vqthとの比較結果に応じて、ダンピング定数DをD0またはD1に切り替える例について説明したが、当該構成に限られない。第2設定部202は、有効電圧|Vq|の大きさに比例してダンピング定数Dを設定してもよい。例えば、第2設定部202は、有効電圧|Vq|が小さいほどダンピング定数Dを大きくする構成であってもよい。
上記の第2設定部202の構成によると、交流電圧Vsysの有効電圧が変動した場合(すなわち、有効電圧|Vq|が小さくなった場合)に、ダンピング定数Dが大きく設定される。これにより、有効電圧|Vq|の低下に伴う有効電力の入出力の増大(すなわち、有効電力の変動)を抑制できる。したがって、有効電力の入出力が大きい場合に発生し得る電力変換器20の直流電圧における過電圧を防止できる。そのため、電力変換器20は、保護停止することなく運転を継続できる。
<利点>
本実施の形態に係る電力変換装置200は、仮想同期機制御を有する電圧制御型の電力変換器であるため、電力系統2が短絡容量比(SCR:Short Circuit Ratio)が1以下となるような弱小系統であっても、安定した動作が可能となる。一方、電圧制御型の電力変換器の場合には、系統事故等によって、電力変換器20の出力電圧と系統電圧との間で位相差が生じ、出力電圧が低下すると、電力変換器20の有効電力の入出力が増大する。しかし、電力変換装置200では、位相差Δθおよび有効電圧|Vq|の変動に応じて、有効電力の入出力が小さくなるように慣性定数Mおよびダンピング定数Dが設定される。したがって、蓄電要素40の容量が小さい場合(例えば、蓄電要素40が有効電力の入出力に十分な容量を有さない場合)に発生し易い電力変換器20における過電圧を防止できる。そのため、電力変換器20は保護停止することなく運転を継続できる。
その他の実施の形態.
(1)上述した実施の形態では、定数設定部54は、電力系統2の交流電圧Vsysに基づいて、慣性定数Mおよびダンピング定数Dを設定する構成について説明したが、当該構成に限られない。例えば、定数設定部54は、位相差Δθに基づいて慣性定数Mのみを設定してもよい。この場合、ダンピング定数Dは初期値D0に固定される。あるいは、定数設定部54は、有効電圧Vqに基づいてダンピング定数Dのみを設定してもよい。この場合、慣性定数Mは初期値M0に固定される。このように、定数設定部54は、第1設定部201のみを有していてもよいし、第2設定部202のみを有していてもよい。そのため、定数設定部54は、電力系統2の交流電圧Vsysに基づいて、慣性定数Mおよびダンピング定数Dの少なくとも一方を設定するように構成されていればよい。
(2)上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、その他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
2 電力系統、3 変圧器、4 連系点、6 交流電流検出器、7 交流電圧検出器、9 直流電圧検出器、20 電力変換器、21u~21z インバータ、31,32,92,94 座標変換部、35 交流電力算出部、36 正相電圧算出部、40 蓄電要素、41,42 キャパシタ、52 PLL回路、54 定数設定部、60 発電機模擬部、63,87 積分器、64 ハイパスフィルタ、65 比例器、70 入力変換器、71 サンプルホールド回路、72 マルチプレクサ、73 A/D変換器、74 CPU、75 RAM、76 ROM、77 入出力インターフェイス、78 補助記憶装置、79 バス、85 位相生成部、90 電圧指令生成部、91 電圧調整部、100 制御装置、101 指令生成部、103 信号生成部、105 二相/三相電圧生成部、107 PWM制御部、112,115 絶対値演算器、113,116 比較器、114,117 切替器、200 電力変換装置、201 第1設定部、202 第2設定部、1000 電力変換システム。

Claims (11)

  1. 蓄電要素と、
    前記蓄電要素と電力系統との間で電力変換を行なう電力変換器と、
    前記電力変換器を電圧源として動作させる制御装置とを備え、
    前記電力変換器は、前記蓄電要素から出力される直流電力を交流電力に変換して、当該交流電力を前記電力系統に出力し、
    前記制御装置は、
    有効電力指令値と前記電力系統の有効電力とに基づいて同期発電機の特性を模擬することにより、角周波数偏差を生成する発電機模擬部と、
    前記電力系統の交流電圧に基づいて、前記同期発電機の慣性定数およびダンピング定数の少なくとも一方を設定する定数設定部と、
    前記角周波数偏差と、基準角周波数とに基づいて、前記電力変換器の出力電圧の基準位相を生成する位相生成部と、
    前記基準位相と、前記電力変換器の出力電圧の基準電圧指令値とに基づいて、前記電力変換器に対する制御信号を生成する信号生成部とを含み、
    前記電力系統の交流電圧が変動した場合、前記定数設定部は、前記電力系統と前記電力変換器との間で入出力される有効電力が小さくなるように前記慣性定数および前記ダンピング定数の少なくとも一方を設定する、電力変換装置。
  2. 前記定数設定部は、前記電力系統の交流電圧の位相と前記電力変換器の出力電圧の基準位相との位相差に基づいて、前記慣性定数を設定する第1設定部を含み、
    前記位相差が第1閾値以上である場合、前記第1設定部は、前記慣性定数を小さくする、請求項1に記載の電力変換装置。
  3. 前記位相差が前記第1閾値未満となった場合、前記第1設定部は、前記慣性定数を初期値に戻す、請求項2に記載の電力変換装置。
  4. 前記定数設定部は、前記電力系統の交流電圧の位相と前記電力変換器の出力電圧の基準位相との位相差に基づいて、前記慣性定数を設定する第1設定部を含み、
    前記第1設定部は、前記位相差が大きいほど前記慣性定数を小さくする、請求項1に記載の電力変換装置。
  5. 前記慣性定数の初期値は、前記蓄電要素の放電時定数に設定される、請求項1~請求項4のいずれか1項に記載の電力変換装置。
  6. 前記定数設定部は、前記電力系統の有効電圧に基づいて、前記ダンピング定数を設定する第2設定部をさらに含み、
    前記有効電圧が第2閾値未満である場合、前記第2設定部は、前記ダンピング定数を大きくする、請求項1~請求項のいずれか1項に記載の電力変換装置。
  7. 前記有効電圧が前記第2閾値以上となった場合、前記第2設定部は、前記ダンピング定数を初期値に戻す、請求項6に記載の電力変換装置。
  8. 前記定数設定部は、前記電力系統の有効電圧に基づいて、前記ダンピング定数を設定する第2設定部をさらに含み、
    前記第2設定部は、前記有効電圧が小さいほど前記ダンピング定数を大きくする、請求項1~請求項のいずれか1項に記載の電力変換装置。
  9. 前記ダンピング定数の初期値は、前記電力変換器の容量と同じ容量を有する前記同期発電機のダンピング定数に設定される、請求項1~請求項のいずれか1項に記載の電力変換装置。
  10. 前記蓄電要素は、電気二重層キャパシタで構成されている、請求項1~請求項のいずれか1項に記載の電力変換装置。
  11. 蓄電要素と電力系統との間で電力変換を行なう電力変換器を電圧源として動作させる制御装置であって、
    前記電力変換器は、前記蓄電要素から出力される直流電力を交流電力に変換して、当該交流電力を前記電力系統に出力し、
    前記制御装置は、
    有効電力指令値と前記電力系統の有効電力とに基づいて同期発電機の特性を模擬することにより、角周波数偏差を生成する発電機模擬部と、
    前記電力系統の交流電圧に基づいて、前記同期発電機の慣性定数およびダンピング定数の少なくとも一方を設定する定数設定部と、
    前記角周波数偏差と、基準角周波数とに基づいて、前記電力変換器の出力電圧の基準位相を生成する位相生成部と、
    前記基準位相と、前記電力変換器の出力電圧の基準電圧指令値とに基づいて、前記電力変換器に対する制御信号を生成する信号生成部とを備え、
    前記電力系統の交流電圧が変動した場合、前記定数設定部は、前記電力系統と前記電力変換器との間で入出力される有効電力が小さくなるように前記慣性定数および前記ダンピング定数の少なくとも一方を設定する、制御装置。
JP2022550807A 2022-05-30 2022-05-30 電力変換装置、および制御装置 Active JP7183486B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/021899 WO2023233454A1 (ja) 2022-05-30 2022-05-30 電力変換装置、および制御装置

Publications (3)

Publication Number Publication Date
JP7183486B1 true JP7183486B1 (ja) 2022-12-05
JPWO2023233454A1 JPWO2023233454A1 (ja) 2023-12-07
JPWO2023233454A5 JPWO2023233454A5 (ja) 2024-05-13

Family

ID=84321873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022550807A Active JP7183486B1 (ja) 2022-05-30 2022-05-30 電力変換装置、および制御装置

Country Status (2)

Country Link
JP (1) JP7183486B1 (ja)
WO (1) WO2023233454A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225599A (ja) * 2008-03-18 2009-10-01 Kawasaki Heavy Ind Ltd 電力変換装置
US20140067138A1 (en) * 2011-02-28 2014-03-06 Abengoa Solar New Technologies, S.A. Virtual controller of electromechanical characteristics for static power converters
JP2019004571A (ja) * 2017-06-13 2019-01-10 株式会社日立製作所 新エネルギー源統合電力変換装置
JP2019154219A (ja) * 2018-03-01 2019-09-12 富士電機株式会社 制御装置及び制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225599A (ja) * 2008-03-18 2009-10-01 Kawasaki Heavy Ind Ltd 電力変換装置
US20140067138A1 (en) * 2011-02-28 2014-03-06 Abengoa Solar New Technologies, S.A. Virtual controller of electromechanical characteristics for static power converters
JP2019004571A (ja) * 2017-06-13 2019-01-10 株式会社日立製作所 新エネルギー源統合電力変換装置
JP2019154219A (ja) * 2018-03-01 2019-09-12 富士電機株式会社 制御装置及び制御方法

Also Published As

Publication number Publication date
WO2023233454A1 (ja) 2023-12-07
JPWO2023233454A1 (ja) 2023-12-07

Similar Documents

Publication Publication Date Title
Chaves et al. New approach in back-to-back m-level diode-clamped multilevel converter modelling and direct current bus voltages balancing
JP5580147B2 (ja) 安定化制御方法
KR101735749B1 (ko) 3상 4선식 계통 연계형-독립형 겸용 인버터
US20130328398A1 (en) Distributed power supply system
KR101804469B1 (ko) 각 상 개별제어 기술을 탑재한 3 레그 3상 4선식 인버터를 구비하는 무정전 전원 장치
JP6681476B2 (ja) 電力変換装置および電力変換装置の制御方法
JP5984916B2 (ja) 電力変換器
WO2022269811A1 (ja) 制御装置、および電力変換装置
JP7023430B1 (ja) 電力変換装置
KR20160050546A (ko) 인버터 제어장치
Qiu et al. Explore the capability of power electronic converters in providing power system virtual inertia
Jabbarnejad et al. Combined control of grid connected converters based on a flexible switching table for fast dynamic and reduced harmonics
Younis et al. Single-phase self-synchronized synchronverter with current-limiting capability
Guazzelli et al. Dual predictive current control of grid connected nine-switch converter applied to induction generator
WO2022070269A1 (ja) 電力変換装置
KR102343813B1 (ko) 4-Leg 기반 각 상 개별 전력제어가 가능한 3상 4선식 전력 변환 장치
JP7183486B1 (ja) 電力変換装置、および制御装置
JP7051033B1 (ja) 電力変換装置及び制御装置
JP2021166421A (ja) 電力変換装置
JP7224565B1 (ja) 電力変換装置、および制御装置
KR101732028B1 (ko) 풍력 발전기 및 그의 계통연계점 불평형 전압 보상 제어 방법
Behera et al. DC microgrid management using power electronics converters
Chandran et al. Power quality improvement for PMSG based isolated small hydro system feeding three-phase 4-wire unbalanced nonlinear loads
Guo et al. A double-voltage vector based model predictive control method for three phase four-switch fault-tolerant converter
JP7209908B1 (ja) 電力変換装置、および制御装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220823

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221122

R150 Certificate of patent or registration of utility model

Ref document number: 7183486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150