WO2022259456A1 - 光多重通信装置、作業機、及び通信方法 - Google Patents

光多重通信装置、作業機、及び通信方法 Download PDF

Info

Publication number
WO2022259456A1
WO2022259456A1 PCT/JP2021/022092 JP2021022092W WO2022259456A1 WO 2022259456 A1 WO2022259456 A1 WO 2022259456A1 JP 2021022092 W JP2021022092 W JP 2021022092W WO 2022259456 A1 WO2022259456 A1 WO 2022259456A1
Authority
WO
WIPO (PCT)
Prior art keywords
communication
optical
data
multiplex communication
multiplex
Prior art date
Application number
PCT/JP2021/022092
Other languages
English (en)
French (fr)
Inventor
伸夫 長坂
Original Assignee
株式会社Fuji
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Fuji filed Critical 株式会社Fuji
Priority to PCT/JP2021/022092 priority Critical patent/WO2022259456A1/ja
Priority to JP2023526750A priority patent/JPWO2022259456A1/ja
Publication of WO2022259456A1 publication Critical patent/WO2022259456A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems

Definitions

  • the present disclosure relates to an optical multiplex communication device that performs multiplex communication using optical signals, a work machine equipped with the optical multiplex communication device, and a communication method.
  • the electronic component mounting apparatus of Patent Document 1 performs multiplex communication using optical signals between an optical multiplexing device provided in a mounting head and an optical multiplexing device provided in a controller that controls the operation of the mounting head.
  • the optical multiplexing device of Patent Document 1 is connected to an opposing optical multiplexing device via a plurality of transmission lines.
  • the optical multiplexing apparatus performs communication according to the sum of the communication speeds of the remaining normal transmission lines when a communication abnormality occurs in any of the plurality of transmission lines.
  • the present disclosure has been made in view of the above problems, and is an optical multiplex communication device capable of transmitting abnormal data related to the communication abnormality to a communication partner device when a communication abnormality occurs in a communication path using an optical signal. , a working machine, and a communication method.
  • the present specification provides a transmission module for transmitting transmission data by multiplex communication using optical signals, a reception module for receiving reception data by the multiplex communication, and a module for receiving data by multiplex communication.
  • the optical signal output from the transmission module is on/off controlled so that the abnormal data related to the communication abnormality is transmitted from the transmission module as data represented by the on/off state of the optical signal.
  • a communication control unit that causes the transmission module to perform communication.
  • the contents of the present disclosure are not limited to the implementation of the optical multiplex communication device, and are useful even if implemented as a working machine and a communication method provided with the optical multiplex communication device.
  • abnormal data related to the communication abnormality can be transmitted to the device of the communication partner.
  • FIG. 1 is a block diagram of a multiplex communication system
  • FIG. 4 is a block diagram showing a connection configuration between a fixed part substrate and a head substrate
  • FIG. It is a figure which shows the connection structure of FPGA of a head board
  • FIG. It is a figure which shows the data structure of log data. It is a flowchart which shows the process after starting a component mounting machine.
  • FIG. 1 is a perspective view showing a schematic configuration of the component mounting machine 20 and the loader 13. As shown in FIG. In the following description, the direction in which the component mounting machine 20 shown in FIG. direction), and the direction perpendicular to the X and Y directions is referred to as the Z direction (vertical direction).
  • the component mounting machine 20 is provided, for example, in a production line (not shown) in which a plurality of component mounting machines 20 are connected in the X direction, and conveys the board 17 from left to right.
  • a plurality of component mounting machines 20 mount electronic components on substrates 17 to be conveyed.
  • the component mounting machine 20 has a base 21 and a module 22 .
  • the base 21 is fixed to the base of the adjacent component mounting machine (not shown).
  • the module 22 is a device that mounts electronic components on the substrate 17 and is placed on the base 21 .
  • the module 22 includes a substrate transfer device 23 , a feeder table 24 , a mounting head 25 and a head moving mechanism 27 .
  • a substrate transport device 23 is provided in the module 22 and transports the substrate 17 in the X direction on each of the two lanes.
  • the feeder table 24 is provided on the front surface of the module 22 and has a plurality of slots (not shown) arranged in the X direction.
  • a feeder 29 (for example, a tape feeder) for supplying electronic components is attached to each slot of the feeder table 24 .
  • a touch panel 26 see FIG. 2) and a device lamp 28 (see FIG. 2) are provided on an upper cover (not shown) of the module 22 for inputting operations to the component mounting machine 20 .
  • FIG. 1 shows a state in which the upper cover, touch panel 26 and device lamp 28 are removed.
  • the mounting head 25 has a holding member 25A that holds electronic components supplied from the feeder 29 .
  • the holding member 25A for example, a suction nozzle that receives negative pressure to hold an electronic component, a chuck that grips and holds an electronic component, or the like can be used.
  • the mounting head 25 has, for example, a plurality of servomotors 75 (see FIG. 2) as drive sources for changing the overall position of the plurality of holding members 25A and the positions of the individual holding members 25A.
  • the mounting head 25 rotates a holder holding the plurality of holding members 25A based on the drive of the servo motor 75, rotates each of the plurality of holding members 25A around an axis along the Z direction, or , the holding member 25A moves up and down.
  • the mounting head 25 mounts the electronic component held by the holding member 25 ⁇ /b>A on the substrate 17 .
  • the head moving mechanism 27 moves the mounting head 25 to any position in the X direction and the Y direction in the upper portion of the module 22 .
  • the head moving mechanism 27 includes an X-axis slide mechanism 27A that moves the mounting head 25 in the X direction, and a Y-axis slide mechanism 27B that moves the mounting head 25 in the Y direction.
  • the X-axis slide mechanism 27A is attached to the Y-axis slide mechanism 27B.
  • the X-axis slide mechanism 27A also includes, for example, a slave 61 (see FIG. 2) connected to an industrial network.
  • the industrial network here is, for example, EtherCAT (registered trademark).
  • the industrial network of the present disclosure is not limited to EtherCAT (registered trademark), and other networks (communication standards) such as MECHATROLINK (registered trademark)-III and Profinet (registered trademark) can be employed.
  • the slave 61 is connected to various elements such as relays and sensors provided in the X-axis slide mechanism 27A, and performs various operations based on control data received from the device main body 41 (see FIG. 2) via multiplex communication, which will be described later. It processes the input/output signals of the device.
  • the Y-axis slide mechanism 27B has a linear motor (not shown) as a drive source.
  • the X-axis slide mechanism 27A moves to any position in the Y direction based on the drive of the linear motor of the Y-axis slide mechanism 27B.
  • the X-axis slide mechanism 27A also has a linear motor 77 (see FIG. 2) as a drive source.
  • the mounting head 25 is attached to the X-axis slide mechanism 27A and moves to any position in the X direction based on the drive of the linear motor 77 of the X-axis slide mechanism 27A. Accordingly, the mounting head 25 moves to any position in the X and Y directions within the module 22 as the X-axis slide mechanism 27A and the Y-axis slide mechanism 27B are driven.
  • the mounting head 25 is attached to the X-axis slide mechanism 27A via a connector, and can be attached and detached with one touch, and can be changed to a mounting head 25 with different performance and functions. Accordingly, the mounting head 25 is detachable from the component mounting machine 20 .
  • a mark camera 69 (see FIG. 2) for photographing the substrate 17 is fixed to the X-axis slide mechanism 27A while facing downward.
  • the mark camera 69 can take an image of an arbitrary position on the substrate 17 from above as the head moving mechanism 27 moves.
  • the image data captured by the mark camera 69 is transmitted from the X-axis slide mechanism 27A to the device main body 41 by multiplex communication, which will be described later, and image-processed in the image processing board 87 (see FIG. 2) of the device main body 41.
  • FIG. The image processing board 87 acquires information (marks, etc.) on the board 17, mounting position errors, etc. by image processing.
  • the mounting head 25 also includes a slave 62 (see FIG. 2) connected to the industrial network described above. Various elements such as relays and sensors provided in the mounting head 25 are connected to the slave 62 .
  • the slave 62 processes input/output signals of various elements based on control data received from the apparatus main body 41 (see FIG. 2) via multiplex communication, which will be described later.
  • the mounting head 25 is provided with an IPS camera 71 that captures an image of the electronic component held by the holding member 25A.
  • the IPS camera 71 is a side camera that takes an image of the electronic component held by the holding member 25A of the mounting head 25 from the side.
  • Image data captured by the IPS camera 71 is transmitted from the mounting head 25 to the apparatus main body 41 by multiplex communication, and image-processed in the image processing board 87 (see FIG. 2) of the apparatus main body 41 .
  • the image processing board 87 acquires the error of the holding position of the electronic component on the holding member 25A by image processing.
  • the IPS camera 71 may be a bottom camera that captures an image of the electronic component held by the holding member 25A from below.
  • the mounting head 25 is provided with a headlamp 25B.
  • the headlamp 25B is, for example, an LED, and is provided at a position visible from the outside of the component mounting machine 20 when the mounting head 25 is mounted on the X-axis slide mechanism 27A.
  • the headlamp 25B blinks according to the operation state of the mounting head 25.
  • FIG. the headlamp 25B of the present embodiment is lit or extinguished in conjunction with on/off of an optical signal in optical communication in an abnormal state, which will be described later.
  • the headlamp 25B is not limited to the LED, and may be another light emitting device such as a halogen lamp.
  • the feeder 29 is automatically replaced by the loader 13 that moves on the production line.
  • an upper guide rail 31 and a lower guide rail 33 extending in the X-axis direction, a rack gear 35, and a contactless power feeding coil 37 are provided on the front surface of the base 21 .
  • Each of the upper guide rail 31, the lower guide rail 33, and the rack gear 35 is connected to the upper guide rail 31 and the like of the adjacent component mounting machine (not shown).
  • the contactless power supply coil 37 supplies power to the loader 13 .
  • the loader 13 includes a gripping portion (not shown) that clamps the feeder 29 and rollers that are inserted into the upper guide rail 31 and the lower guide rail 33, respectively. Move in the X-axis direction.
  • the loader 13 receives power from the contactless power supply coil 37 to drive the motor.
  • the device main unit 41 of the component mounting machine 20 is connected to a host computer that manages the production line in an integrated manner. Under the control of the host computer, the loader 13 replenishes and collects the feeders 29 for the multiple component mounting machines 20 lined up on the production line. Note that the component mounting machine 20 may be configured such that the user manually replaces the feeder 29 .
  • FIG. 2 is a block diagram showing the configuration of a multiplex communication system applied to the component mounting machine 20.
  • FIG. 3 is a block diagram showing a connection configuration between a fixing portion substrate 45 and a head substrate 97, which will be described later.
  • FIG. etc. In order to facilitate understanding of the description of the optical multiplex communication device of the present application, FIG. etc.), and the illustration of the servo amplifier 83 of the apparatus main body 41 is omitted.
  • the component mounting machine 20 includes an apparatus body 41 and a fixing board 45 inside the module 22 .
  • the device main body 41 and the fixed substrate 45 are provided inside the module 22 below the substrate transfer device 23 .
  • a fixed part substrate 45 fixed inside the module 22 and a movable part (X-axis slide mechanism 27A and mounting head 25) that moves inside the module 22 are arranged.
  • Data transmission between is performed by optical communication (multiplex communication) via optical fiber cables 81 and 82 .
  • the device main body 41 has a servo amplifier 83 , a device control main board 85 and an image processing board 87 .
  • the fixed part board 45 also has an FPGA (Field Programmable Gate Array) 91, a storage device 92, transmission modules 93A and 94A, and reception modules 93B and 94B.
  • the X-axis slide mechanism 27A also has an X-axis substrate 95, a slave 61, a mark camera 69, a linear motor 77, and a linear scale 78.
  • the mounting head 25 also has a head substrate 97 , a slave 62 , an IPS camera 71 , a servomotor 75 and an encoder 76 .
  • various data of the device possessed by the mounting head 25 and the X-axis slide mechanism 27A are transmitted and received by multiplex communication using optical signals.
  • the various data here are, for example, linear scale signals (control signals and scale values) of the linear scale 78 of the X-axis slide mechanism 27A, and encoder signals (control signals and encoder values) of the encoder 76 of the mounting head 25. be.
  • Various data are image data of the mark camera 69 and the IPS camera 71, for example.
  • the various data are control data for the slave 61 of the X-axis slide mechanism 27A and the slave 62 of the mounting head 25.
  • FIG. Note that data to be multiplexed is not limited to these data, and various data transmitted and received by the component mounting machine 20 can be employed.
  • the FPGA 91 of the fixed part board 45 multiplexes the data input from the servo amplifier 83 of the device body part 41, the device control main board 85, and the image processing board 87.
  • the FPGA 91 constructs a logic circuit that reads the configuration information CF1 from the storage device 92 and performs multiplexing processing, for example, at startup.
  • the storage device 105 of the X-axis substrate 95 of the X-axis slide mechanism 27A stores configuration information CF2.
  • the storage device 115 of the head substrate 97 of the mounting head 25 stores configuration information CF3.
  • the FPGA 91 multiplexes input data by, for example, a time division multiplexing method (TDM: Time Division Multiplexing).
  • TDM Time Division Multiplexing
  • the FPGA 91 for example, multiplexes various data input from the servo amplifier 83 or the like according to a certain time (time slot) assigned to the input port, and transmits the multiplexed data via the transmission modules 93A and 94A. , to the X-axis slide mechanism 27 A and the mounting head 25 .
  • the FPGA 91 also separates multiplexed data received from the X-axis slide mechanism 27A and the like.
  • the storage device 92 stores log data DT1.
  • the log data DT1 stores data for investigating the cause and process of occurrence of a communication abnormality related to multiplex communication. For example, when the FPGA 91 is supplied with power and builds a logic circuit for storing logs, it starts processing to store the log data DT1 in the storage device 92 . Details of the log data DT1 will be described later.
  • the X-axis board 95 of the X-axis slide mechanism 27A has a transmission module 101A, a reception module 101B, an FPGA 103, and a storage device 105.
  • the X-axis substrate 95 of the X-axis slide mechanism 27A and the head substrate 97 of the mounting head 25 have the same configuration as that of the fixing portion substrate 45 . Therefore, in the description of the X-axis substrate 95 and the head substrate 97, the description of the same configuration as that of the fixed portion substrate 45 will be omitted as appropriate.
  • the transmission module 93A and the reception module 93B of the fixed part board 45 are connected via the optical fiber cable 81 to the transmission module 101A and the reception module 101B of the X-axis slide mechanism 27A.
  • the FPGA 103 multiplexes image data from the mark camera 69, linear scale signals from the linear scale 78, control data from the slave 61, and the like.
  • the storage device 105 of the X-axis board 95 stores the configuration information CF2 and the log data DT2 in the same way as the storage device 92 of the fixed part board 45 described above.
  • the FPGA 103 constructs a logic circuit based on the configuration information CF2 in the storage device 92.
  • the FPGA 103 also executes processing for storing the log data DT2 in the storage device 105 .
  • the head substrate 97 of the mounting head 25 has a transmission module 111A, a reception module 111B, an FPGA 113, and a storage device 115.
  • the transmission module 94A and the reception module 94B of the fixed part board 45 are connected to the transmission module 111A and the reception module 111B of the mounting head 25 via the optical fiber cable 82, respectively.
  • the FPGA 113 multiplexes image data from the IPS camera 71 of the mounting head 25, encoder signals from the encoder 76, control data from the slave 62, and the like. Also, the FPGA 113 constructs a logic circuit based on the configuration information CF3 stored in the storage device 115 . Also, the FPGA 113 executes processing for storing the log data DT3 in the storage device 115 .
  • the FPGAs 91, 103, and 113 are examples of the communication control unit of the present disclosure.
  • the communication control unit of the present disclosure is not limited to FPGAs, and may be other programmable logic devices such as programmable logic devices (PLDs) and complex programmable logic devices (CPLDs).
  • the communication control unit is not limited to a programmable logic device, and may be an application specific integrated circuit (ASIC) specialized for processing communication data, for example.
  • ASIC application specific integrated circuit
  • the communication control unit may be configured such that a CPU executes a program and multiplexing processing or the like is executed by software processing.
  • the communication control unit may be configured by combining a programmable logic device, an ASIC, and software processing.
  • the storage devices 92, 105, and 115 are, for example, non-volatile memories such as EEPROMs. Note that the storage devices 92, 105, and 115 are not limited to non-volatile memories, but may be volatile memories such as SRAMs, or may be configured to include both non-volatile memories and volatile memories. Moreover, the storage device is not limited to the memory, and may be configured by combining other storage devices such as a hard disk, or a combination of a RAM, a ROM, and a hard disk.
  • connection configuration of the optical fiber cables 81 and 82 will be described.
  • the connection configuration of the optical fiber cable 81 is the same as that of the optical fiber cable 82 .
  • the optical fiber cable 82 will be mainly described, and the description of the optical fiber cable 81 will be omitted as appropriate.
  • the optical fiber cable 82 has, for example, an optical fiber line 82A for transmitting from the mounting head 25 to the fixed part board 45 and an optical fiber line 82B for transmitting in the opposite direction. directional communication.
  • the optical fiber cable 82 has enhanced flexibility by adjusting the arrangement and thickness of the optical fiber lines 82A and 82B, for example.
  • the multiplex communication lines of the optical fiber cables 81 and 82 are, for example, 5 Gbps or 10 Gbps full-duplex communication.
  • the communication connecting the fixed part board 45, the mounting head 25, and the X-axis slide mechanism 27A is not limited to optical communication using the optical fiber cables 81 and 82, and may be optical wireless communication using a laser or the like, for example.
  • the fixed part substrate 45 and the head substrate 97 may perform two-way communication (single-core communication) using one optical fiber line.
  • the fixed part substrate 45 and the head substrate 97 may perform two-way communication with one optical fiber line by switching different wavelengths or transmission timings.
  • the fixed part board 45 is connected to two optical relay connectors 125 and 126 for connecting the optical fiber lines 82A and 82B, respectively.
  • the head substrate 97 is connected to two optical relay connectors 127, 128 for connecting the optical fiber lines 82A, 82B, respectively.
  • the optical fiber line 82A is connected to the receiving module 94B via the optical relay connector 125 and is connected to the transmitting module 111A via the optical relay connector 127.
  • FIG. Optical fiber line 82A transmits optical signals from transmitter module 111A to receiver module 94B.
  • optical fiber line 82B is connected via optical relay connector 126 to transmission module 94A and via optical relay connector 128 to reception module 111B.
  • Fiber optic line 82B transmits optical signals from transmitter module 94A to receiver module 111B.
  • FIG. 4 shows the connection configuration of the FPGA 113 of the head substrate 97, the transmission module 111A, and the reception module 111B.
  • the FPGA 113 multiplexes the image data acquired from the IPS camera 71 and the encoder signal acquired from the encoder 76, and the multiplexed data is transmitted as transmission data TXDATA by the transmission module 111A.
  • output to The transmission module 111A converts the transmission data TXDATA from an electrical signal to an optical signal, and outputs the optical signal via the optical relay connector 127 to the optical fiber line 82A.
  • the receiving module 94B of the fixed part substrate 45 converts the optical signal input from the optical fiber line 82A through the optical relay connector 125 into an electrical signal and outputs the electrical signal to the FPGA 91 .
  • the FPGA 91 executes processing (non-multiplexing processing) for separating multiplexed data based on the input electrical signal, and extracts the above-described image data and the like from the multiplexed data.
  • the FPGA 91 outputs various data separated from the multiplexed data to the image processing board 87 of the device main body 41 or the like.
  • the FPGA 91 of the fixed part board 45 multiplexes data such as an imaging instruction signal for the IPS camera 71 and an encoder signal acquisition instruction (control signal) for the encoder 76, and sends the multiplexed data to the transmission module 94A.
  • the transmission module 94A converts the multiplexed data from an electrical signal to an optical signal and outputs the signal via the optical relay connector 126 to the optical fiber line 82B.
  • the receiving module 111B of the head substrate 97 converts the optical signal input from the optical fiber line 82B via the optical relay connector 128 into an electrical signal, and outputs it to the FPGA 113 as reception data RXDTATA (see FIG. 4).
  • the FPGA 113 executes a process of separating the input reception data RXDTATA (multiplexed data), and extracts the above instruction signal and the like from the multiplexed data.
  • the FPGA 113 outputs the extracted various data to the IPS camera 71 or the like.
  • multiplex communication optical communication in which various data are multiplexed is performed between the fixed part substrate 45 and the mounting head 25 .
  • the fixed part board 45 performs multiplex communication using optical signals with the X-axis slide mechanism 27A in the same way as the mounting head 25 does.
  • the transmission module 93A and the reception module 93B of the fixed part board 45 are connected to the transmission module 101A and the reception module 101B of the X-axis slide mechanism 27A via the optical fiber cable 81 (2 cores).
  • the FPGA 91 of the fixed part board 45 performs multiplex communication with the FPGA 103 of the X-axis board 95 via the optical fiber cable 81 .
  • the device main body 41 controls the X-axis slide mechanism 27A and the mounting head 25 by the above-described multiplex communication.
  • the servo amplifier 83 of the apparatus main body 41 executes initialization processing for the linear scale 78 of the X-axis slide mechanism 27A, linear scale signal acquisition processing, and the like.
  • the linear scale 78 transmits a scale value indicating the slide position of the X-axis slide mechanism 27A to the servo amplifier 83 via multiplex communication.
  • the servo amplifier 83 is connected to the linear motor 77 of the X-axis slide mechanism 27A via a power line (not shown), and can change the power supplied to the linear motor 77 based on the scale value of the linear scale 78. , performs feedback control for the linear motor 77 .
  • the device control main board 85 controls the servo amplifier 83 based on the production program received from the host computer. As a result, the X-axis slide mechanism 27A moves to the X-direction position based on the production
  • the servo amplifier 83 executes a process of acquiring encoder values for the encoder 76 of the mounting head 25, and the like.
  • the encoder 76 transmits an encoder value indicating the rotational position of the servo motor 75 to the servo amplifier 83 via multiplex communication.
  • the servomotor 75 functions as a driving source or the like for driving the holding member 25A of the mounting head 25, as described above.
  • the servo amplifier 83 is connected to the servo motor 75 of the mounting head 25 via a power line (not shown), and performs feedback control of the servo motor 75 based on the encoder value. Accordingly, the mounting head 25 rotates and vertically moves the holding member 25A based on the production program.
  • the device control main board 85 can control the X-axis slide mechanism 27A and the relays, sensors, and the like provided in the mounting head 25 via the industrial network described above.
  • the device control main board 85 functions as a master in the industrial network, and transmits control data to the slave 61 of the X-axis slide mechanism 27A and the slave 62 of the mounting head 25 via multiplex communication.
  • the device control main board 85 of the device main body 41 is connected to the fixed part board 45 via the LAN cable 131 .
  • EtherCAT registered trademark
  • the device control main board 85 uses the frame data FD (see FIG. 3) in which the data area of each slave is set as the control data described above, and the LAN cable 131 is used. to the fixed part substrate 45 via the The frame data FD is transferred so as to circulate through the FPGA 91 and the slaves 61 and 62 via multiplex communication, for example.
  • the slaves 61 and 62 drive relays and sensors based on the data contained in the area assigned to their own device in the frame data FD. Also, the slaves 61 and 62 write the signal values obtained from the relays and sensors in the area assigned to the own device of the frame data FD, and transfer them via multiplex communication.
  • the frame data FD is transferred to, for example, the device control main board 85 , FPGA 91 , slave 61 , FPGA 91 , slave 62 , FPGA 91 in order, and returns to the device control main board 85 .
  • the device control main board 85 can control the relays and the like of each device.
  • Image data captured by the mark camera 69 and the IPS camera 71 are also transmitted by multiplex communication.
  • image data captured by the mark camera 69 is transmitted from the X-axis slide mechanism 27A to the device main body 41 by multiplex communication, and image-processed in the image processing board 87 (see FIG. 2) of the device main body 41.
  • FIG. 1 image data captured by the mark camera 69 is transmitted from the X-axis slide mechanism 27A to the device main body 41 by multiplex communication, and image-processed in the image processing board 87 (see FIG. 2) of the device main body 41.
  • the configuration of the multiplex communication system shown in FIG. 2 is an example and can be changed as appropriate.
  • a linear scale signal attached to a linear motor (not shown) of the Y-axis slide mechanism 27B may be transmitted by multiplex communication.
  • the signals of the relays of the Y-axis slide mechanism 27B may be transmitted by multiplex communication.
  • data sent and received between the host computer and the loader 13 may be transmitted by multiplex communication.
  • the fixed part board 45 may include slaves controlled by the device control main board 85 .
  • the slave 61 may be a circuit block (IP core, etc.) of the FPGA 103 , that is, a part of the FPGA 103 .
  • the component mounting machine 20 does not have to be equipped with equipment related to the industrial network (a circuit functioning as a master of the device control main board 85, the slaves 61 and 62, etc.).
  • the device main body 41 is connected to the touch panel 26.
  • the touch panel 26 outputs, for example, a signal corresponding to a user's operation input to the device control main board 85 . Further, the touch panel 26 changes the display content based on the control of the apparatus body section 41 . In particular, the touch panel 26 of this embodiment displays information related to an abnormality in multiplex communication, which will be described later.
  • the device main body 41 is connected to the device lamp 28 .
  • the device lamp 28 is, for example, an LED, and is attached to an outer wall (such as an upper cover) of the device that is visible to a user working on the production line.
  • the device lamp 28 blinks according to the operating state of the component mounting machine 20 .
  • the device lamp 28 of the present embodiment is lit or extinguished in conjunction with on/off of an optical signal in optical communication in an abnormal state, which will be described later.
  • the device lamp 28 is not limited to the LED, and may be another light emitting device such as a halogen lamp.
  • the device control main board 85 controls the component mounting machine 20 based on the production program received from the host computer.
  • the device control main board 85 is, for example, a processing circuit mainly composed of a CPU, and executes processing based on a production program.
  • the device control main board 85 receives the data collected by the industrial network, the linear scale signal of the linear scale 78, the encoder signal of the encoder 76, etc. via multiplex communication. Further, the device control main board 85 inputs the result (error of holding position, etc.) of the image data captured by the mark camera 69 or the IPS camera 71 processed by the image processing board 87 .
  • the device control main board 85 determines the next control contents (the type of electronic component to be mounted, the mounting position, etc.) based on these data.
  • the device control main board 85 controls various devices according to the determined control contents.
  • FIG. 5 shows an example of the data configuration of log data DT3.
  • the FPGA 113 constructs a logic circuit for storing a log when the component mounting machine 20 is powered on, it secures a storage area for storing the log data DT3 in the storage device 92, and stores a ring buffer area in the secured storage area. 121 and the essential data area 122 are set.
  • the log data DT1, DT2, and DT3 store data for investigating the causes and circumstances of communication anomalies related to multiplex communication.
  • the FPGA 113 stores data related to commands, errors, operation data, etc. in the ring buffer area 121, for example, as shown in FIG.
  • the data related to commands are, for example, data of commands (imaging instructions, etc.) transmitted from the fixed part board 45 to the mounting head 25 by multiplex communication, and data of commands generated within the mounting head 25 (commands to operate relays, etc.). be.
  • the data related to commands are data such as command types, arguments, and execution times.
  • the error data is, for example, information indicating a failure to establish multiplex communication, information about an internal error that occurred within the mounting head 25, information about an error acquired from a device connected to the mounting head 25, and the like.
  • the operation data is, for example, a trace log when the relays, sensors, etc. of the mounting head 25 are operated during the mounting operation of the component mounting machine 20 .
  • the FPGA 113 updates the oldest data among the data stored in the ring buffer area 121 with the new data each time new data is generated. That is, the FPGA 113 constructs a ring buffer in the ring buffer area 121 and updates data as needed.
  • the ring buffer area 121 stores data such as commands and errors that occurred immediately before stopping updating of the ring buffer.
  • the FPGA 91 of the fixed part board 45 stores, for example, commands, errors, operation data, etc. generated in the control of the fixed part board 45 in the ring buffer area 121 (see FIG. 5) of the log data DT1.
  • the FPGA 103 of the X-axis substrate 95 stores, for example, commands, errors, operation data, etc. generated in the control of the X-axis slide mechanism 27A in the ring buffer area 121 of the log data DT2.
  • the FPGA 113 stores data based on predetermined conditions in the essential data area 122 .
  • the conditions for the data stored in the essential data area 122 are set in the configuration information CF1 or the setting data of the storage device 92 by the vendor of the component mounting machine 20, for example.
  • the data to be stored in the essential data area 122 may be data other than the data to be stored in the ring buffer area 121, or may be data overlapping the data in the ring buffer area 121 (temporarily stored data).
  • the essential data area 122 stores an error code.
  • This error code is identification information indicating the cause of the communication error.
  • There are various causes of communication abnormality but for example, a decrease in the optical output of the transmission module 111A due to deterioration over time, a decrease in the light receiving sensitivity of the reception module 111B, a communication interruption due to external noise, an abnormal substrate power supply, and an abnormal substrate temperature. and so on.
  • the error code is information that can identify the cause described above and various causes shown below the essential data area 122 in FIG.
  • the essential data area 122 stores the current value of the received photocurrent.
  • the FPGA 113 inputs the received photocurrent Io from the receiver module 111B to an analog/digital port (A/D port).
  • the FPGA 113 converts the analog received photocurrent Io into a digital signal using an AD conversion circuit or the like, and detects the current value of the received photocurrent Io.
  • the FPGA 113 gives identification numbers (trace TR01 to TR100) to data stored as log data DT3, for example.
  • the above-mentioned TRACE is information indicating the number of this identification number.
  • TR91 to TR100 of TR0 to TR100 are used as the essential data area 122.
  • FIG. also, the above OPT indicates that it relates to an optical signal.
  • START indicates the current value of the received photocurrent Io at the start of multiplex communication.
  • ERR indicates the current value of the received photocurrent Io at the time of communication abnormality. In the above example, the received photocurrent Io was 25 mA at the start of communication, but decreased to 10 mA when communication was abnormal.
  • the essential data area 122 in addition to the received photocurrent Io, information such as substrate power supply voltage, number of error corrections, number of times of disconnection of multiplex communication, disconnection time, presence/absence of fan stop, substrate temperature, cumulative power-on time, etc. is stored. For example, when the power supplied to the head substrate 97 is cut off or the voltage drops, a communication error occurs.
  • the FPGA 113 detects the voltage and current values supplied to the head substrate 97 in the same manner as the received photocurrent Io described above, and stores them in the essential data area 122 .
  • communication errors occur when multiplexed data errors occur frequently due to external noise, logic circuit abnormalities, failures, etc.
  • the FPGA 113 uses, for example, a Reed-Solomon code to determine errors in the multiplexed data, and appropriately stores the number of times errors are detected and corrected in the essential data area 122 .
  • the FPGA 113 detects disconnection of multiplex communication due to a decrease in the received photocurrent Io or the like, the FPGA 113 detects the accumulated number of disconnections (disconnection count), the number of disconnections per unit time, the duration of disconnection from disconnection to recovery (disconnection time) and the like are stored in the essential data area 122 .
  • the FPGA 113 monitors, for example, a cooling fan and a temperature sensor provided on the head substrate 97 .
  • the FPGA 113 stores, for example, the operating time of the cooling fan in the essential data area 122 .
  • the FPGA 113 may store in the essential data area 122 information such as whether or not the cooling fan is operating, the rotation speed, and the like when a communication abnormality is detected or a temperature abnormality is detected by a temperature sensor.
  • the FPGA 113 also stores the substrate temperature of the head substrate 97 detected by the temperature sensor at the start of communication or at the time of communication failure in the essential data area 122 .
  • the FPGA 113 stores in the essential data area 122 the accumulated energization time during which the transmission module 111A was energized until the communication abnormality was detected.
  • a changeover switch 133 is connected between the transmission module 111A and a power supply voltage Vcc that supplies power to the transmission module 111A.
  • the changeover switch 133 is turned on/off based on a changeover signal SW output from the FPGA 113 .
  • the changeover switch 133 is, for example, a field effect transistor (MOSFET), and the changeover signal SW is, for example, a gate voltage.
  • the changeover switch 133 is not limited to a MOSFET, and may be another transistor such as a bipolar transistor.
  • the changeover switch 133 may be a switching device other than a transistor, such as a relay switch.
  • the transmission module 111A outputs an optical signal with a predetermined intensity when the switch 133 is turned on. In addition, when the changeover switch 133 is turned off, the transmission module 111A stops outputting the optical signal.
  • the FPGA 113 measures, for example, the accumulated time during which the switching signal SW is turned on as the accumulated energization time. Alternatively, the FPGA 113 may measure, as the accumulated energization time, the accumulated time during which the switching signal SW is turned on after the communication abnormality was detected last time.
  • the FPGA 113 stores, in the essential data area 122, an error code indicating the type of error, such as a drop in the received photocurrent, a drop in the power supply voltage, an increase in the number of error corrections, a communication disconnection, an abnormal stoppage of the fan, and an increase in substrate temperature.
  • the other FPGAs 91 and 103 also store the log data DT1 and DT2 of the fixed part board 45 and the X-axis slide mechanism 27A, like the FPGA 113.
  • FIG. 6 shows processing after the component mounting machine 20 is activated.
  • processing of the FPGA 113 when a communication error occurs in the optical fiber line 82A that transmits multiplexed data from the head substrate 97 to the fixed portion substrate 45 will be mainly described. It should be noted that the other FPGAs 91 and 103 can also perform similar processing.
  • step 11 the system of the component mounting machine 20 is activated, and processing at the time of activation is executed.
  • Power is supplied from the power supply device of the component mounting machine 20 to each device such as the device main body 41, the fixed part substrate 45, the X-axis slide mechanism 27A, the mounting head 25, and the like.
  • the FPGA 113 of the mounting head 25 reads out the configuration information CF3 from the storage device 115, and executes configuration for constructing a logic circuit for executing multiplexing processing, separation processing, log storage processing, etc. ( S13).
  • the FPGA 113 starts processing to store the log data DT3 in the storage device 115 (S13).
  • the FPGA 113 starts the process of establishing multiplex communication with the opposing FPGA 91 of the fixed part board 45 (S15).
  • the FPGA 113 for example, transmits/receives data defined by a communication protocol for multiplex communication to/from the FPGA 91 using the transmission module 111A or the like to establish communication.
  • the FPGA 113 determines whether the communication establishment process executed in S15 was successful (S17). For example, if the FPGA 113 receives response data from the FPGA 91 within a predetermined period of time in response to the confirmation data transmitted from its own device, the FPGA 113 determines that communication has been successfully established (S17: YES). When the communication is successfully established, the FPGA 113 transmits and receives multiplexed data by multiplex communication via the optical fiber cable 82, and starts communication related to the mounting work (S19).
  • the FPGA 113 multiplexes the image data of the IPS camera 71 , the frame data FD of the slave 62 , the encoder signal of the encoder 76 , etc., and transmits/receives them to/from the FPGA 91 . Similarly, multiplex communication between the X-axis board 95 and the fixed part board 45 is initiated. Thus, the mounting work by the component mounting machine 20 is started.
  • the FPGA 113 When the FPGA 113 starts the process of S19, it determines whether or not a communication abnormality such as a communication interruption has occurred during communication in multiplex communication via the optical fiber cable 82 (S21). The FPGA 113 determines whether or not to continue the mounting operation (S23) if, for example, no communication disconnection abnormality has occurred in the multiplex communication of the optical fiber cable 82 (S21: NO). The FPGA 113 determines in S23 whether or not the conditions for terminating the mounting work have been met.
  • the conditions for terminating the mounting work include, for example, conditions under which an operation to turn off the component mounter 20 is executed, conditions under which an operation to replace the mounting head 25 is executed, conditions under which an error occurs in the mounting work, etc. It is a condition that it is difficult to continue the mounting work.
  • the FPGA 113 executes the processing from S19 until the conditions for terminating the mounting work are satisfied (S23: NO).
  • the FPGA 113 executes work based on the control of the device main unit 41 using multiplexed data through multiplex communication. Further, when the condition for terminating the mounting work is established (S23: YES), the FPGA 113 terminates the processing shown in FIG. For example, when the power supply stop condition is satisfied in S23 and the process of FIG. 6 is terminated, the FPGA 113 executes the process from S11 of FIG. 6 again when the power is turned on again.
  • the FPGA 113 executes the processing from S13 when power is supplied after the replacement. That is, even when the replacement of the mounting head 25 is executed and the power supply to the FPGA 113 is restarted, the FPGA 113 determines whether communication is established (S17) in the same manner as when the component mounting machine 20 is powered on. , an abnormality determination (S21) of communication disconnection is executed. Also, for example, if an error occurs in the mounting work in S23, the FPGA 113 detects recovery of the error and then executes the processing from S15 again.
  • S17 for example, if the FPGA 113 fails to acquire response data from the FPGA 91 within a predetermined time for the confirmation data transmitted from its own device, it determines that communication cannot be established (S17: NO), and S25. to run. Alternatively, if the FPGA 113 fails to process the multiplexed data for some reason (such as the above-described increase in substrate temperature, decrease in the power supply voltage of the substrate, etc.) and fails to establish communication (S17: NO), S25 is executed. Run. Also, in S21, the FPGA 113 detects a communication disconnection abnormality (exogenous noise, processing error, etc.) during communication, and when it is difficult to continue communication (S21: NO), S25 is executed.
  • a communication disconnection abnormality exogenous noise, processing error, etc.
  • the output of the transmission module 111A may decrease due to deterioration over time, and may decrease to such an extent that normal communication cannot be secured. If communication fails to be established due to such a drop in output (S17: NO), or if communication is disconnected (S21: NO), the FPGA 113 executes S25.
  • the FPGA 113 performs optical communication in an abnormal state, in which one-sided communication is performed by on/off control of optical signals.
  • the transmission module 111A outputs an optical signal with a predetermined intensity when the switch 133 (see FIG. 4) is turned on and the power supply voltage Vcc is supplied.
  • the changeover switch 133 is turned off and the power supply voltage Vcc is stopped, the transmission module 111A stops outputting the optical signal. Therefore, the FPGA 113 can turn on/off the optical signal output from the transmission module 111A by turning on/off the changeover switch 133 based on the changeover signal SW.
  • the FPGA 113 turns on/off the optical signal of the transmission module 111A based on the log data DT3 stored in the storage device 115, thereby transmitting the log data DT3 to the FPGA 91 via the optical fiber line 82A (S25).
  • the FPGA 113 performs on/off so that the intermittently output optical signal has the information of the log data DT3. For example, the FPGA 113 assigns ON to "1" and “OFF” to "0", and transmits a pulse signal (ON/OFF optical signal) indicating the log data DT3 by a data string consisting of "1, 0". .
  • the FPGA 103 of the X-axis slide mechanism 27A changes the changeover signal (not shown) of the changeover switch according to the case where multiplex communication of the optical fiber cable 81 cannot be established, and turns on the optical signal output from the transmission module 101A. / off, and transmits the log data DT2 to the fixed part substrate 45.
  • the FPGA 91 of the fixed part board 45 changes the switching signal (not shown) according to the case where communication cannot be established, turns on/off the outputs of the transmission modules 93A and 94A, and transfers the log data DT1 to the X-axis slide mechanism. 27A or the mounting head 25 may be transmitted.
  • the receiving module 111B outputs to the FPGA 113 a detection signal OD indicating whether or not an optical signal is input.
  • the reception module 111B outputs a high-level detection signal OD (bit is "1") to the FPGA 113 when an optical signal is input from the opposing transmission module 94A, and outputs a low-level detection signal OD (bit is “1") to the FPGA 113 when the input of the optical signal is stopped.
  • a detection signal OD (bit is “0”) is output to the FPGA 113 .
  • the receiving module 94B of the fixed part substrate 45 has the same configuration as the receiving module 111B.
  • the reception module 94B When performing optical communication in an abnormal state, the reception module 94B outputs to the FPGA 91 a detection signal indicating whether or not an optical signal is input from the transmission module 111A. As a result, the log data DT3 can be transmitted from the mounting head 25 to the fixed part substrate 45 by turning on/off the optical signal.
  • the receiving module 93B of the fixed part board 45 outputs a detection signal indicating whether or not an optical signal is input to the FPGA 91 when performing optical communication in an abnormal state with the transmitting module 101A.
  • the reception module 101B of the X-axis substrate 95 outputs a detection signal indicating whether or not an optical signal is input to the FPGA 103 when performing optical communication in an abnormal state with the transmission module 93A.
  • the component mounting machine 20 transmits log data DT2 and DT3 only from the movable part side (X-axis slide mechanism 27A and mounting head 25) in the event of a communication error, and from the fixed part side (fixed part substrate 45), log data A configuration in which DT1 is not transmitted may also be used.
  • the fixed part board 45 does not have to have a changeover switch for switching power supply to the transmission modules 93A and 94A.
  • the receiving module 101B of the X-axis slide mechanism 27A and the receiving module 111B of the mounting head 25 may be configured not to output the detection signal OD.
  • the FPGA 113 controls the switching signal SW so that, for example, the ON/OFF data string of the optical signal output from the transmission module 111A becomes serial communication such as the UART standard or the RS-232C standard.
  • the FPGA 113 starts abnormal optical communication, it first transmits a start bit, then log data DT3, then a parity bit, and a stop bit, and executes asynchronous serial communication.
  • the information of the communication protocol used for the optical communication in the event of an abnormality is stored in the storage devices 92, 115, etc., for example.
  • the FPGA 113 uses this communication protocol information when starting optical communication in an abnormal state.
  • information of a logic circuit for processing optical communication in an abnormal state may be set in the configuration information CF3, and the logic circuit may be constructed in the FPGA 113.
  • the FPGA 113 transmits the log data DT3 to the FPGA 91 (fixed part board 45 side) by executing the above-described abnormal optical communication.
  • the ring buffer area 121 of the log data DT3 stores data such as commands and errors that occurred immediately before stopping the storage processing.
  • the essential data area 122 includes the value of the received photocurrent Io of the receiving module 111B in multiplex communication when the communication abnormality is detected, and the cumulative energization time during which the transmission module 111A is energized until the communication abnormality is detected.
  • the transmission module 94A can be exchanged, etc., and the recovery from the communication abnormality can be quickly performed.
  • the FPGA 113 executes S25 until the power supply to the head substrate 97 is stopped.
  • the FPGA 113 repeats and unilaterally transmits the same log data DT3 via the optical fiber line 82A without confirming a response from the communication counterpart FPGA 91 via the optical fiber line 82B. Therefore, the FPGA 113 continues to transmit the log data DT3 until the component mounting machine 20 is powered off or the mounting head 25 is removed from the component mounting machine 20, for example. Accordingly, by repeatedly transmitting the log data DT3, the log data DT3 can be transmitted to the FPGA 91 more reliably. For example, when a temporary communication abnormality such as a communication abnormality due to external noise occurs, the log data DT3 can be transmitted after the abnormality disappears.
  • the FPGA 113 may stop sending the log data DT3 based on a predetermined condition. For example, the FPGA 113 may repeatedly transmit the log data DT3 up to a predetermined upper limit number of times or upper limit time. Also, the FPGA 113 may be configured to transmit the log data DT3 only once. Also, the FPGA 113 may transmit data other than the log data DT3 by optical communication in the event of an abnormality.
  • the time required for the transmitting side device to start transmitting the log data DT1 to DT3 is longer than the time required for the receiving side device to start receiving processing.
  • the time from when the FPGA 113 detects the communication abnormality in S17 to when the transmission of the log data DT3 is started in S25 is defined as the first time.
  • the time from when the FPGA 91 detects the communication abnormality of the optical fiber cable 82 to when the reception processing of the log data DT3 in the abnormal optical communication is started based on the detection signal of the receiving module 94B is defined as a second time.
  • the first time is set to be longer than the second time.
  • the above-described first time and second time are set in the logic circuit for processing the optical communication in the event of an abnormality in the configuration information CF1 and CF3.
  • the first time from when the communication abnormality is detected until the sending side starts transmission is made longer than the second time during which the receiving side can start the reception process.
  • the data DT3 can be received by the receiving side more reliably.
  • the component mounting machine 20 may start transmission and reception processing the same time after the transmission side and the reception side have detected a communication error. You can start receiving. That is, even if the receiving process is started first as a result, the log data DT3 and the like may be transmitted by repeatedly transmitting as described above.
  • the component mounting machine 20 also includes a fixed part board 45 and an apparatus main body part 41 for executing multiplex communication and optical communication in an emergency with the X-axis board 95 and the head board 97 .
  • the device main body 41 is connected to the fixing board 45 and performs multiplex communication with the head board 97 and the like of the mounting head 25 via the fixing board 45 .
  • the device main unit 41 transmits and receives data for controlling the operations of the mounting head 25 and the X-axis slide mechanism 27A as transmission data TXDATA and reception data RXDTATA by multiplex communication, and controls the operations of the mounting head 25 and the like.
  • the optical fiber line 82A or the like may be broken by operating the mounting head 25 or the like.
  • the mounting head 25 is detached from the component mounting machine 20 and the log data DT3 is read from the mounting head 25 without executing the above-described abnormal optical communication. If a work such as investigating the optical fiber cable 82 (communication path) using a light source is performed, the burden of the user's research work increases.
  • the log data DT3 by transmitting the log data DT3 to the fixed part substrate 45 side by the above-described abnormal optical communication, the user can relatively easily investigate the cause of the communication abnormality.
  • the device main unit 41 acquires the log data DT2 and DT3 received by the FPGA 91 and the log data DT1 of the storage device 92 from the fixed unit substrate 45, and displays the information of the acquired log data DT1 to DT3 on the touch panel 26.
  • the device main unit 41 may display, for example, information indicating that a communication abnormality has been detected together with the log data DT1 to DT3. Accordingly, the user can check the value of the received photocurrent Io displayed on the touch panel 26 to investigate the cause of the communication error while wearing the mounting head 25 .
  • the apparatus main body 41 acquires only log data related to the communication path in which the communication error has occurred (log data DT1 and DT2 for the optical fiber cable 81, and log data DT1 and DT3 for the optical fiber cable 82). may be displayed as Further, the device main unit 41 may transmit the information of the log data DT1 to DT3 to another device such as a host computer.
  • the head substrate 97 transmits the log data DT3 from the mounting head 25 to the device including the stationary substrate 45 when a communication error occurs with the stationary substrate 45 .
  • the log data DT3 and the like of the movable portion such as the mounting head 25 can be transmitted to the device main body portion 41 side.
  • the device control main board 85 of the device main body 41 executes communication with the slave 62 connected to the head board 97 via the industrial network as described above.
  • the fixed part board 45 acquires the log data DT3 from the head board 97
  • the fixed part board 45 transmits the log data DT3 to the device control main board 85 via the industrial network.
  • the FPGA 91 writes the log data DT3 in the area assigned to the slave 62 of the mounting head 25 in the frame data FD, and transmits the log data DT3 to the device control main board 85 which is the master via the LAN cable 131 .
  • the log data DT3 can be transferred to the device main unit 41 by effectively using the storage area assigned to the slave 62 that cannot communicate due to a communication error.
  • the FPGA 91 may write the log data DT3 in a storage area assigned to a slave of its own device (such as a slave for the fixed part substrate 45) or the storage area of the slave 61 and transfer it.
  • the FPGA 113 controls the switching signal SW so that the communication speed of the bit string represented by the ON/OFF of the optical signal described above becomes a low communication speed of 9600 bps, for example. Therefore, the communication speed (for example, 9600 bps) for transmitting the log data DT3 in the abnormal optical communication is lower than the communication speed (for example, 5 Gbps) for transmitting the multiplexed data (transmission data TXDATA) in the multiplex communication. According to this, even if a communication abnormality occurs and the processing capacity of the FPGA 113 is reduced due to a temperature rise of the substrate or the like, the processing load of the FPGA 113 can be reduced by executing the low-speed abnormal optical communication, and the log data can be obtained. DT3 can be sent. That is, the log data DT3 can be transmitted more reliably by executing communication with a low processing load when the communication is abnormal.
  • the transmission module 111A receives transmission data TXDATA from the FPGA 113 and transmits the input transmission data TXDATA by multiplex communication.
  • the reception module 111B also outputs the reception data RXDTATA received by multiplex communication to the FPGA 113 .
  • the multiplexed data (transmission data TXDATA and reception data RXDTATA) transmitted in multiplex communication can be processed and managed by the FPGA 113 .
  • the FPGA 113 transmits the log data DT3 by optical communication at the time of abnormality.
  • the transmission module 111A is made to transmit (S25).
  • the log data DT3 can be transmitted in accordance with failure to establish communication or disconnection of once-established communication.
  • the component mounting machine 20 flashes the light-emitting device in conjunction with the on/off of the optical signal in the above-described abnormal optical communication in S25. More specifically, for example, when the FPGA 113 of the head substrate 97 starts abnormal optical communication in response to a communication abnormality of the optical fiber cable 82, the headlamp 25B is turned on in step S25 in conjunction with turning on the optical signal of the transmission module 111A. light up. Moreover, the FPGA 113 turns off the headlamp 25B in accordance with turning off the optical signal of the transmission module 111A. As a result, the headlamp 25B can be turned on in accordance with the ON/OFF control of the optical communication in the event of an abnormality of the optical fiber cable 82 (in conjunction with the bit string).
  • the apparatus main body 41 starts abnormal optical communication in response to a communication abnormality of the optical fiber cable 82
  • the apparatus lamp 28 blinks in conjunction with the on/off of the optical signal of the transmission module 111A.
  • the device main unit 41 may blink the device lamp 28 in accordance with the bit string indicating the on/off state of the optical signal detected from the frame data FD. Thereby, it is possible to notify the user who is present near the component mounting machine 20 that the abnormal optical communication has been started.
  • the X-axis substrate 95 may cause the lamp of the X-axis substrate 95 to blink in accordance with the ON/OFF of the optical communication in the event of an abnormality of the optical fiber cable 81 .
  • the FPGA 113 and the apparatus main body 41 do not have to blink the headlamp 25B or the like in complete agreement with the ON/OFF of the optical signal.
  • the FPGA 113 may cause the headlamp 25B to blink at a predetermined cycle in accordance with the start of optical communication in abnormal conditions.
  • the component mounting machine 20 may be provided with a device lamp 28 which is turned on only when the optical communication is in an abnormal condition.
  • the device main unit 41 may keep the device lamp 28 lit until the optical communication in an abnormal state ends without blinking the device lamp 28 during the optical communication in an abnormal state. Thereby, it is possible to notify the user that the optical communication in an abnormal state has been started and continues. Further, the device main unit 41 may transmit the log data DT1 or the like to the host management device or the like by an optical signal by blinking the device lamp 28 in accordance with the bit string.
  • the component mounting machine 20 is an example of a work machine.
  • the headlamp 25B and the device lamp 28 are examples of light emitting devices.
  • the touch panel 26 is an example of a display section.
  • 27 A of X-axis slide mechanisms and the mounting head 25 are examples of a movable part.
  • the apparatus body section 41 is an example of a body control section.
  • the fixed part substrate 45 is an example of a main body side optical multiplex communication device.
  • FPGAs 91, 103, and 113 are examples of communication control units.
  • the fixed part substrate 45 is an example of an optical multiplex communication device and a main body side optical multiplex communication device.
  • the X-axis substrate 95 and the head substrate 97 are an example of an optical multiplex communication device.
  • Log data DT1, DT2, and DT3 are examples of abnormal data.
  • the FPGA 113 performs on/off control of the optical signal output from the transmission module 111A when a communication error occurs in multiplex communication using optical signals, and the log data DT3 is used as the on/off state of the optical signal.
  • the transmission module 111A is caused to execute the optical communication in an abnormal state, which is transmitted from the transmission module 111A as data represented by (S25).
  • the log data DT3 that can be used for investigation of the cause of the communication abnormality is transmitted to the device main unit 41 using only the optical fiber line 82A of the transmission path in the two-way communication. It can be transmitted to the fixed part board 45 . As a result, it is possible to acquire information for confirming what kind of abnormality has occurred in the head substrate 97 or the like of the communication partner in the fixed portion substrate 45, the device main body portion 41, or the like.
  • the FPGA 113 transmitted the log data DT3 in response to occurrence of communication abnormality.
  • the FPGA 113 may execute the transmission process of the log data DT3 only when a communication abnormality occurs in the receiving path (optical fiber line 82B) of the multiplex communication.
  • the log data DT3 may be transmitted only when it is detected.
  • the communication speed of the optical communication in the event of an abnormality may be equal to or higher than the communication speed of the multiplex communication.
  • the transmission module 111A or the like may receive the transmission data TXDATA from a device other than the FPGA 113 .
  • the receiving module 111B or the like may output the received data to a device other than the FPGA 113.
  • the device main unit 41 does not have to display the log data DT1 to DT3 on the touch panel . Further, the device main unit 41 may display only a part of the log data DT1 to DT3 based on the setting information. Further, the fixed part board 45 may transmit the information of the log data DT2 and DT3 to the device main body part 41 without using the frame data FD of the industrial network. Further, the fixed part substrate 45 does not have to transmit the log data DT1 to DT3 to the apparatus main body part 41.
  • FIG. The contents and order of the flowchart shown in FIG. 6 are examples.
  • the FPGA 113 may cause the log data DT3 to be transmitted only at one of S17 or S21, that is, when communication is established or when communication is abnormal during communication.
  • the FPGA 113 or the like executes the storage processing of the log data DT3, but another device such as a CPU mounted on the head substrate 97 may execute the storage processing of the log data DT3. That is, the communication control unit of the present application does not have to execute the abnormal data storage process.
  • the FPGA 113 controls the changeover switch 133 connected to the transmission module 111A. Also good. After detecting the communication abnormality, the FPGA 113 may acquire the substrate temperature and the like and transmit them as the log data DT3. That is, after detecting a communication abnormality, a part or all of the log data DT3 may be collected and transmitted.
  • the technique of the present disclosure is applied to the multiplex communication system in the component mounting machine 20, but the invention is not limited to this.
  • the host computer may perform communication for controlling the loader 13 by multiplex communication, and when a communication abnormality occurs in the multiplex communication, the above-described abnormal optical communication may be executed.
  • the component mounting machine 20 does not have to be equipped with the headlamp 25B or the device lamp 28, and does not have to blink in conjunction with the optical communication at the time of abnormality.
  • the component mounting machine 20 that mounts electronic components on the substrate 17 is used as the working machine of the present disclosure, but the present invention is not limited to this.
  • the work machine various work machines such as a solder application device that applies solder to the substrate 17, a machine tool, and a care robot can be employed.
  • the work machine of the present application may be a die bonder that bonds a die having an electronic circuit to a lead frame, substrate, or the like.

Abstract

光信号を用いた通信経路に通信異常が発生した場合に、通信相手の装置へ通信異常に係わる異常データを送信できる光多重通信装置、作業機、及び通信方法を提供すること。　光多重通信装置は、光信号による多重通信により送信データを送信する送信モジュールと、多重通信により受信データを受信する受信モジュールと、多重通信における通信異常が発生した場合に、送信モジュールから出力する光信号をオン／オフ制御することで、通信異常に係わる異常データを光信号のオンとオフで表されるデータとして送信モジュールから送信させる異常時光通信を、送信モジュールに実行させる通信制御部と、を備える。

Description

光多重通信装置、作業機、及び通信方法
　本開示は、光信号による多重通信を実行する光多重通信装置、その光多重通信装置を備える作業機、及び通信方法に関するものである。
　従来、光信号による多重通信を実行する作業機が提案されている。例えば、特許文献１の電子部品装着装置は、装着ヘッドに設けられた光多重化装置と、装着ヘッドの動作を制御するコントローラに設けられた光多重化装置の間で、光信号による多重通信を実行している。特許文献１の光多重化装置は、複数の伝送路を介して対向する光多重化装置と接続されている。光多重化装置は、複数の伝送路の何れかに通信異常が生じた場合に、残りの正常な伝送路の通信速度の合計速度に応じた通信を実行している。
国際公開第ＷＯ２０１５／０１９３９３号
　しかしながら、例えば、２つの光多重化装置を接続する伝送路が１つである場合、その伝送路に通信異常が発生すると、他の伝送路でデータを送信するなどの代替え処理が困難となる。また、通信相手の光多重化装置においてどのような異常が発生したのかを確認するための情報を取得することが困難となる。
　本開示は、上記の課題に鑑みてなされたものであり、光信号を用いた通信経路に通信異常が発生した場合に、通信相手の装置へ通信異常に係わる異常データを送信できる光多重通信装置、作業機、及び通信方法を提供することを目的とする。
　上記課題を解決するために、本明細書は、光信号による多重通信により送信データを送信する送信モジュールと、前記多重通信により受信データを受信する受信モジュールと、前記多重通信における通信異常が発生した場合に、前記送信モジュールから出力する前記光信号をオン／オフ制御することで、前記通信異常に係わる異常データを前記光信号のオンとオフで表されるデータとして前記送信モジュールから送信させる異常時光通信を、前記送信モジュールに実行させる通信制御部と、を備える光多重通信装置を開示する。
　また、本開示の内容は、光多重通信装置の実施に限定されることなく、光多重通信装置を備える作業機、通信方法として実施しても有益である。
　本開示の光多重通信装置、作業機、通信方法によれば、光信号を用いた通信経路に通信異常が発生した場合に、通信相手の装置へ通信異常に係わる異常データを送信できる。
本実施形態の部品装着機及びローダの概略構成を示す斜視図である。 多重通信システムのブロック図である。 固定部基板とヘッド基板の接続構成を示すブロック図である。 ヘッド基板のＦＰＧＡ、送信モジュール、及び受信モジュールの接続構成を示す図である。 ログデータのデータ構成を示す図である。 部品装着機の起動後の処理を示すフローチャートである。
　以下、本開示の光多重通信装置を備える作業機を具体化した一実施形態である部品装着機２０について図面を参照しながら説明する。図１は、部品装着機２０及びローダ１３の概略構成を示す斜視図である。尚、以下の説明では、図１の部品装着機２０が基板１７を搬送する方向をＸ方向（左右方向）と称し、Ｘ方向に垂直で基板１７の基板平面に平行な方向をＹ方向（前後方向）と称し、Ｘ方向及びＹ方向に垂直な方向をＺ方向（上下方向）と称して説明する。
　部品装着機２０は、例えば、複数の部品装着機２０がＸ方向に連結された生産ライン（図示略）に設けられ、基板１７を左から右へと搬送する。この生産ラインは、例えば、搬送する基板１７に対して複数の部品装着機２０によって電子部品の装着等を実行する。図１に示すように、部品装着機２０は、ベース２１と、モジュール２２とを備えている。ベース２１は、隣の部品装着機（図示略）のベースと互いに固定されている。
　モジュール２２は、基板１７に対する電子部品の装着等を行う装置であり、ベース２１の上に載置されている。モジュール２２は、基板搬送装置２３と、フィーダ台２４と、装着ヘッド２５と、ヘッド移動機構２７とを備える。基板搬送装置２３は、モジュール２２内に設けられ、２つのレーンの各々で基板１７をＸ方向に搬送する。フィーダ台２４は、モジュール２２の前面に設けられ、Ｘ方向に複数配列されたスロット（図示略）を備える。フィーダ台２４の各スロットには、電子部品を供給するフィーダ２９（例えば、テープフィーダ）が装着される。尚、モジュール２２の上部カバー（図示略）の上には、部品装着機２０に対する操作入力を行うタッチパネル２６（図２参照）や装置ランプ２８（図２参照）が設けられている。図１は、上部カバー、タッチパネル２６や装置ランプ２８を取り外した状態を示している。
　装着ヘッド２５は、フィーダ２９から供給された電子部品を保持する保持部材２５Ａを有する。保持部材２５Ａとしては、例えば、負圧を供給されて電子部品を保持する吸着ノズルや、電子部品を把持して保持するチャックなどを採用できる。装着ヘッド２５は、例えば、複数の保持部材２５Ａの全体の位置や、個々の保持部材２５Ａの位置を変更する駆動源として複数のサーボモータ７５（図２参照）を有する。例えば、装着ヘッド２５は、サーボモータ７５の駆動に基づいて、複数の保持部材２５Ａを保持するホルダーが回転する、複数の保持部材２５Ａの各々がＺ方向に沿った軸を中心に回転する、あるいは、保持部材２５Ａが上下方向へ昇降する。装着ヘッド２５は、保持部材２５Ａで保持した電子部品を基板１７に装着する。
　また、ヘッド移動機構２７は、モジュール２２の上部部分において、Ｘ方向及びＹ方向の任意の位置に装着ヘッド２５を移動させる。詳述すると、ヘッド移動機構２７は、装着ヘッド２５をＸ方向に移動させるＸ軸スライド機構２７Ａと、装着ヘッド２５をＹ方向に移動させるＹ軸スライド機構２７Ｂとを備える。Ｘ軸スライド機構２７Ａは、Ｙ軸スライド機構２７Ｂに取り付けられている。
　また、Ｘ軸スライド機構２７Ａは、例えば、産業用ネットワークに接続されるスレーブ６１（図２参照）を備える。ここでいう産業用ネットワークとは、例えば、ＥｔｈｅｒＣＡＴ（登録商標）である。尚、本開示の産業用ネットワークとしては、ＥｔｈｅｒＣＡＴ（登録商標）に限らず、例えば、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）－ＩＩＩやＰｒｏｆｉｎｅｔ（登録商標）等の他のネットワーク（通信規格）を採用できる。スレーブ６１は、Ｘ軸スライド機構２７Ａに設けられたリレーやセンサなどの各種素子と接続され、後述する多重通信を介して装置本体部４１（図２参照）から受信した制御データに基づいて、各種素子の入出力する信号を処理する。
　Ｙ軸スライド機構２７Ｂは、駆動源としてリニアモータ（図示略）を有している。Ｘ軸スライド機構２７Ａは、Ｙ軸スライド機構２７Ｂのリニアモータの駆動に基づいてＹ方向の任意の位置に移動する。また、Ｘ軸スライド機構２７Ａは、駆動源としてリニアモータ７７（図２参照）を有している。装着ヘッド２５は、Ｘ軸スライド機構２７Ａに取り付けられ、Ｘ軸スライド機構２７Ａのリニアモータ７７の駆動に基づいてＸ方向の任意の位置に移動する。従って、装着ヘッド２５は、Ｘ軸スライド機構２７Ａ及びＹ軸スライド機構２７Ｂの駆動にともなってモジュール２２内でＸ方向及びＹ方向の任意の位置に移動する。
　また、装着ヘッド２５は、Ｘ軸スライド機構２７Ａにコネクタを介して取り付けられ、ワンタッチで着脱可能であり、性能や機能の異なる装着ヘッド２５に変更できる。従って、装着ヘッド２５は、部品装着機２０に対して着脱可能となっている。また、Ｘ軸スライド機構２７Ａには、基板１７を撮影するためのマークカメラ６９（図２参照）が下方を向いた状態で固定されている。マークカメラ６９は、ヘッド移動機構２７の移動に伴って、基板１７の任意の位置を上方から撮像可能となっている。マークカメラ６９が撮像した画像データは、後述する多重通信によってＸ軸スライド機構２７Ａから装置本体部４１へ送信され、装置本体部４１の画像処理基板８７（図２参照）において画像処理される。画像処理基板８７は、画像処理によって、基板１７に関する情報（マークなど）、装着位置の誤差等を取得する。
　また、装着ヘッド２５は、上記した産業用ネットワークに接続されるスレーブ６２（図２参照）を備える。スレーブ６２には、装着ヘッド２５に設けられたリレーやセンサなどの各種素子が接続されている。スレーブ６２は、後述する多重通信を介して装置本体部４１（図２参照）から受信した制御データに基づいて、各種素子の入出力する信号を処理する。また、装着ヘッド２５には、保持部材２５Ａに保持された電子部品を撮像するＩＰＳカメラ７１が設けられている。ＩＰＳカメラ７１は、装着ヘッド２５の保持部材２５Ａで保持した電子部品を側方から撮像する側方カメラである。ＩＰＳカメラ７１が撮像した画像データは、多重通信によって装着ヘッド２５から装置本体部４１へ送信され、装置本体部４１の画像処理基板８７（図２参照）において画像処理される。画像処理基板８７は、画像処理によって、保持部材２５Ａにおける電子部品の保持位置の誤差等を取得する。尚、ＩＰＳカメラ７１は、保持部材２５Ａで保持した電子部品を下方から撮像する下方カメラであっても良い。
　また、装着ヘッド２５には、ヘッドランプ２５Ｂが設けられている。ヘッドランプ２５Ｂは、例えば、ＬＥＤであり、Ｘ軸スライド機構２７Ａに装着ヘッド２５を装着した状態において、部品装着機２０の外部から視認可能な位置に設けられている。ヘッドランプ２５Ｂは、装着ヘッド２５の動作状態に応じて点滅する。特に、本実施形態のヘッドランプ２５Ｂは、後述する異常時光通信における光信号のオン／オフに連動して点灯又は消灯する。尚、ヘッドランプ２５Ｂは、ＬＥＤに限らず、ハロゲンランプ等の他の発光装置でも良い。
　また、本実施形態の部品装着機２０は、生産ラインを移動するローダ１３によってフィーダ２９を自動で交換される。図１に示すように、ベース２１の前面には、Ｘ軸方向に延びる上部ガイドレール３１及び下部ガイドレール３３、ラックギヤ３５、非接触給電コイル３７が設けられている。上部ガイドレール３１、下部ガイドレール３３及びラックギヤ３５の各々は、隣接する部品装着機（図示略）の上部ガイドレール３１等と連結される。非接触給電コイル３７は、ローダ１３への電力の供給を行う。
　ローダ１３は、フィーダ２９をクランプする把持部（図示略）と、上部ガイドレール３１及び下部ガイドレール３３の各々に挿入されるローラを備え、モータの駆動に基づいてラックギヤ３５と噛み合うギヤを回転させＸ軸方向へ移動する。ローダ１３は、非接触給電コイル３７から電力の供給を受けてモータを駆動する。図２に示すように、部品装着機２０の装置本体部４１は、生産ラインを統括的に管理するホストコンピュータに接続されている。ローダ１３は、このホストコンピュータの制御に基づいて、生産ラインに並ぶ複数の部品装着機２０に対するフィーダ２９の補充及び回収を実行する。尚、部品装着機２０は、ユーザが手動でフィーダ２９を交換する構成でも良い。
　次に、部品装着機２０が備える多重通信システムについて説明する。図２は、部品装着機２０に適用される多重通信システムの構成を示すブロック図である。図３は、後述する固定部基板４５とヘッド基板９７の接続構成を示すブロック図である。尚、図３は、本願の光多重通信装置の説明を分かり易くするため、後述するＸ軸スライド機構２７Ａ、Ｘ軸スライド機構２７Ａと多重通信を実行する固定部基板４５側の装置（受信モジュール９３Ｂなど）、装置本体部４１のサーボアンプ８３などの図示を省略している。
　図１に示すように、部品装着機２０は、装置本体部４１と、固定部基板４５をモジュール２２内に備えている。装置本体部４１及び固定部基板４５は、基板搬送装置２３の下方におけるモジュール２２内に設けられている。図２に示すように、本実施形態の部品装着機２０では、モジュール２２内に固定された固定部基板４５と、モジュール２２内で移動する可動部（Ｘ軸スライド機構２７Ａ及び装着ヘッド２５）との間のデータ伝送を、光ファイバケーブル８１，８２を介した光通信（多重通信）により実行する。
　装置本体部４１は、サーボアンプ８３、装置制御メイン基板８５、及び画像処理基板８７を有している。また、固定部基板４５は、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）９１、記憶装置９２、送信モジュール９３Ａ，９４Ａ、受信モジュール９３Ｂ，９４Ｂを有している。また、Ｘ軸スライド機構２７Ａは、Ｘ軸基板９５、スレーブ６１、マークカメラ６９、リニアモータ７７、リニアスケール７８を有している。また、装着ヘッド２５は、ヘッド基板９７、スレーブ６２、ＩＰＳカメラ７１、サーボモータ７５、エンコーダ７６を有している。
　本実施形態の部品装着機２０では、装着ヘッド２５やＸ軸スライド機構２７Ａが有する装置の各種データを、光信号を用いた多重通信により送受信する。ここでいう各種データとは、例えば、Ｘ軸スライド機構２７Ａが有するリニアスケール７８のリニアスケール信号（制御信号やスケール値）、装着ヘッド２５が有するエンコーダ７６のエンコーダ信号（制御信号やエンコーダ値）である。また、各種データとは、例えば、マークカメラ６９やＩＰＳカメラ７１の画像データである。また、各種データとは、Ｘ軸スライド機構２７Ａのスレーブ６１や装着ヘッド２５のスレーブ６２の制御データである。尚、多重化するデータについては、これらのデータに限らず、部品装着機２０で送受信される様々なデータを採用できる。
　固定部基板４５のＦＰＧＡ９１は、装置本体部４１のサーボアンプ８３、装置制御メイン基板８５、画像処理基板８７から入力したデータを多重化する。ＦＰＧＡ９１は、例えば、起動時において、記憶装置９２からコンフィグレーション情報ＣＦ１を読み込んで多重化処理を行う論理回路を構築する。同様に、Ｘ軸スライド機構２７ＡのＸ軸基板９５の記憶装置１０５には、コンフィグレーション情報ＣＦ２が記憶されている。装着ヘッド２５のヘッド基板９７の記憶装置１１５には、コンフィグレーション情報ＣＦ３が記憶されている。
　ＦＰＧＡ９１は、例えば、時分割多重化方式（ＴＤＭ：Ｔｉｍｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ）により、入力したデータの多重化を行う。ＦＰＧＡ９１は、例えば、サーボアンプ８３等から入力した各種データを、入力ポートに対して割り当てた一定時間（タイムスロット）に応じて多重化し、多重化した多重化データを送信モジュール９３Ａ，９４Ａを介して、Ｘ軸スライド機構２７Ａや装着ヘッド２５へ送信する。また、ＦＰＧＡ９１は、Ｘ軸スライド機構２７Ａ等から受信した多重化データの分離等を実行する。
　また、記憶装置９２には、ログデータＤＴ１が記憶される。ログデータＤＴ１は、多重通信に係わる通信異常の発生原因や経緯を調査するためのデータが記憶される。例えば、ＦＰＧＡ９１は、電源を供給され、ログを記憶する論理回路を構築すると、記憶装置９２にログデータＤＴ１を記憶する処理を開始する。ログデータＤＴ１の詳細については、後述する。
　また、Ｘ軸スライド機構２７ＡのＸ軸基板９５は、送信モジュール１０１Ａ、受信モジュール１０１Ｂ、ＦＰＧＡ１０３、記憶装置１０５を有している。Ｘ軸スライド機構２７ＡのＸ軸基板９５及び装着ヘッド２５のヘッド基板９７は、固定部基板４５と同様の構成となっている。このため、Ｘ軸基板９５及びヘッド基板９７の説明において、固定部基板４５と同様の構成については、その説明を適宜省略する。固定部基板４５の送信モジュール９３Ａ及び受信モジュール９３Ｂは、光ファイバケーブル８１を介してＸ軸スライド機構２７Ａの送信モジュール１０１Ａ及び受信モジュール１０１Ｂに接続されている。ＦＰＧＡ１０３は、マークカメラ６９の画像データ、リニアスケール７８のリニアスケール信号、スレーブ６１の制御データなどを多重化する。Ｘ軸基板９５の記憶装置１０５には、上記した固定部基板４５の記憶装置９２と同様に、コンフィグレーション情報ＣＦ２及びログデータＤＴ２が記憶される。ＦＰＧＡ１０３は、記憶装置９２のコンフィグレーション情報ＣＦ２に基づいて論理回路を構築する。また、ＦＰＧＡ１０３は、ログデータＤＴ２を記憶装置１０５に記憶する処理を実行する。
　同様に、装着ヘッド２５のヘッド基板９７は、送信モジュール１１１Ａ、受信モジュール１１１Ｂ、ＦＰＧＡ１１３、記憶装置１１５を有している。固定部基板４５の送信モジュール９４Ａ及び受信モジュール９４Ｂは、光ファイバケーブル８２を介して装着ヘッド２５の送信モジュール１１１Ａ及び受信モジュール１１１Ｂに接続されている。ＦＰＧＡ１１３は、装着ヘッド２５のＩＰＳカメラ７１の画像データ、エンコーダ７６のエンコーダ信号、スレーブ６２の制御データなどを多重化する。また、ＦＰＧＡ１１３は、記憶装置１１５に記憶されたコンフィグレーション情報ＣＦ３に基づいて論理回路を構築する。また、ＦＰＧＡ１１３は、ログデータＤＴ３を記憶装置１１５に記憶する処理を実行する。
　尚、ＦＰＧＡ９１，１０３，１１３は、本開示の通信制御部の一例である。本開示の通信制御部は、ＦＰＧＡに限らず、例えば、プログラマブルロジックデバイス（ＰＬＤ）、複合プログラマブルロジックデバイス（ＣＰＬＤ）といった他のプログラマブル論理デバイスでも良い。また、通信制御部は、プログラマブル論理デバイスに限らず、例えば、通信データの処理に特化した特定用途向け集積回路（ＡＳＩＣ）でも良い。また、通信制御部は、ＣＰＵでプログラムを実行しソフトウェア処理により多重化処理等を実行する構成でも良い。また、通信制御部は、プログラマブル論理デバイス、ＡＳＩＣ、ソフトウェア処理を組み合わせた構成でもよい。
　また、記憶装置９２，１０５，１１５は、例えば、ＥＥＰＲＯＭなどの不揮発性メモリである。尚、記憶装置９２，１０５，１１５は、不揮発性メモリに限らず、ＳＲＡＭなどの揮発性メモリでも良く、不揮発性メモリと揮発性メモリの両方を備える構成でも良い。また、記憶装置は、メモリに限らず、ハードディスクなどの他の記憶装置、あるいは、ＲＡＭ、ＲＯＭ、ハードディスクを組み合わせた構成でも良い。
　次に、光ファイバケーブル８１，８２の接続構成について説明する。尚、光ファイバケーブル８１の接続構成は、光ファイバケーブル８２と同様となっている。以下の説明では、光ファイバケーブル８２について主に説明し、光ファイバケーブル８１についての説明を適宜省略する。図３に示すように、光ファイバケーブル８２は、例えば、装着ヘッド２５から固定部基板４５へ送信するための光ファイバ線８２Ａと、逆方向へ送信するための光ファイバ線８２Ｂを有し、双方向通信を行う。光ファイバケーブル８２は、例えば、光ファイバ線８２Ａ，８２Ｂの配置や太さを調整して、耐屈曲性を高めたものである。これにより、装着ヘッド２５やＸ軸スライド機構２７Ａの移動にともなって光ファイバケーブル８１，８２が屈曲した場合であっても、光ファイバ線８２Ａ，８２Ｂなどを損傷させることなく、安定してデータを伝送できる。光ファイバケーブル８１，８２の多重通信回線は、例えば、５Ｇｂｐｓや１０Ｇｂｐｓの全２重通信である。
　尚、固定部基板４５、装着ヘッド２５、Ｘ軸スライド機構２７Ａを接続する通信は、光ファイバケーブル８１，８２を用いた光通信に限らず、例えば、レーザ等を用いた光無線通信でも良い。また、固定部基板４５とヘッド基板９７とは、１つの光ファイバ線を用いた双方向通信（１芯通信）を実行しても良い。例えば、固定部基板４５及びヘッド基板９７は、異なる波長や送信タイミングの切り替えなどを行って、１つの光ファイバ線で双方向通信を実行しても良い。
　また、固定部基板４５は、光ファイバ線８２Ａ，８２Ｂの各々を接続するための２つの光中継コネクタ１２５，１２６に接続されている。同様に、ヘッド基板９７は、光ファイバ線８２Ａ，８２Ｂの各々を接続するための２つの光中継コネクタ１２７，１２８に接続されている。光ファイバ線８２Ａは、光中継コネクタ１２５を介して受信モジュール９４Ｂに接続され、光中継コネクタ１２７を介して送信モジュール１１１Ａに接続されている。光ファイバ線８２Ａは、送信モジュール１１１Ａから受信モジュール９４Ｂへ光信号を送信する。同様に、光ファイバ線８２Ｂは、光中継コネクタ１２６を介して送信モジュール９４Ａに接続され、光中継コネクタ１２８を介して受信モジュール１１１Ｂに接続されている。光ファイバ線８２Ｂは、送信モジュール９４Ａから受信モジュール１１１Ｂへ光信号を送信する。
　図４は、ヘッド基板９７のＦＰＧＡ１１３、送信モジュール１１１Ａ、及び受信モジュール１１１Ｂの接続構成を示している。図２～図３に示すように、例えば、ＦＰＧＡ１１３は、ＩＰＳカメラ７１から取得した画像データやエンコーダ７６から取得したエンコーダ信号などを多重化し、多重化した多重化データを送信データＴＸＤＡＴＡとして送信モジュール１１１Ａに出力する。送信モジュール１１１Ａは、送信データＴＸＤＡＴＡを電気信号から光信号に変換し、光中継コネクタ１２７を介して光ファイバ線８２Ａへ出力する。固定部基板４５の受信モジュール９４Ｂは、光ファイバ線８２Ａから光中継コネクタ１２５を介して入力した光信号を電気信号に変換してＦＰＧＡ９１へ出力する。ＦＰＧＡ９１は、入力した電気信号に基づいて多重化データを分離する処理（非多重化処理）を実行し、多重化データから上記した画像データ等を抽出する。ＦＰＧＡ９１は、多重化データから分離した各種のデータを、装置本体部４１の画像処理基板８７などへ出力する。
　同様に、固定部基板４５のＦＰＧＡ９１は、ＩＰＳカメラ７１に対する撮像の指示信号やエンコーダ７６のエンコーダ信号の取得指示（制御信号）などのデータを多重化し、多重化した多重化データを送信モジュール９４Ａへ出力する。送信モジュール９４Ａは、多重化データを電気信号から光信号に変換し、光中継コネクタ１２６を介して光ファイバ線８２Ｂへ出力する。ヘッド基板９７の受信モジュール１１１Ｂは、光ファイバ線８２Ｂから光中継コネクタ１２８を介して入力した光信号を電気信号に変換し、受信データＲＸＤＴＡＴＡ（図４参照）としてＦＰＧＡ１１３へ出力する。ＦＰＧＡ１１３は、入力した受信データＲＸＤＴＡＴＡ（多重化データ）を分離する処理を実行し、多重化データから上記した指示信号等を抽出する。ＦＰＧＡ１１３は、抽出した各種データをＩＰＳカメラ７１等に出力する。これにより、固定部基板４５と装着ヘッド２５との間において、各種のデータを多重化した多重通信（光通信）が実行される。
　また、固定部基板４５は、装着ヘッド２５と同様に、Ｘ軸スライド機構２７Ａとの間でも光信号による多重通信を実行する。固定部基板４５の送信モジュール９３Ａ及び受信モジュール９３Ｂは、光ファイバケーブル８１（２芯）を介してＸ軸スライド機構２７Ａの送信モジュール１０１Ａ及び受信モジュール１０１Ｂと接続されている。固定部基板４５のＦＰＧＡ９１は、光ファイバケーブル８１を介して、Ｘ軸基板９５のＦＰＧＡ１０３と多重通信を実行する。
　装置本体部４１は、上記した多重通信により、Ｘ軸スライド機構２７Ａと装着ヘッド２５に対する制御を実行する。装置本体部４１のサーボアンプ８３は、Ｘ軸スライド機構２７Ａのリニアスケール７８に対する初期化処理、リニアスケール信号の取得処理などを実行する。リニアスケール７８は、Ｘ軸スライド機構２７Ａのスライド位置を示すスケール値を、多重通信を介してサーボアンプ８３へ送信する。サーボアンプ８３は、Ｘ軸スライド機構２７Ａのリニアモータ７７と電源線（図示略）を介して接続されており、リニアスケール７８のスケール値に基づいてリニアモータ７７へ供給する電力を変更することで、リニアモータ７７に対するフィードバック制御を実行する。装置制御メイン基板８５は、ホストコンピュータから受信した生産プログラムなどに基づいてサーボアンプ８３を制御する。これにより、Ｘ軸スライド機構２７Ａは、生産プログラムに基づいたＸ方向の位置へ移動する。
　同様に、サーボアンプ８３は、装着ヘッド２５のエンコーダ７６に対するエンコーダ値の取得処理などを実行する。エンコーダ７６は、サーボモータ７５の回転位置などを示すエンコーダ値を、多重通信を介してサーボアンプ８３へ送信する。サーボモータ７５は、上記したように、装着ヘッド２５が有する保持部材２５Ａを駆動する駆動源等として機能する。サーボアンプ８３は、装着ヘッド２５のサーボモータ７５と電源線（図示略）を介して接続されており、エンコーダ値に基づいて、サーボモータ７５に対するフィードバック制御を実行する。これにより、装着ヘッド２５は、生産プログラムに基づいて、保持部材２５Ａを回転や上下動させる。
　また、装置制御メイン基板８５は、上記した産業用ネットワークを介してＸ軸スライド機構２７Ａや装着ヘッド２５が備えるリレーやセンサ等を制御可能となっている。装置制御メイン基板８５は、産業用ネットワークにおけるマスターとして機能し、多重通信を介してＸ軸スライド機構２７Ａのスレーブ６１や装着ヘッド２５のスレーブ６２へ制御データを送信する。
　例えば、図３に示すように、装置本体部４１の装置制御メイン基板８５は、ＬＡＮケーブル１３１を介して固定部基板４５に接続さている。産業用ネットワークの規格としてＥｔｈｅｒＣＡＴ（登録商標）を用いた場合、装置制御メイン基板８５は、各スレーブのデータ領域を設定したフレームデータＦＤ（図３参照）を上記した制御データとして、ＬＡＮケーブル１３１を介して固定部基板４５へ送信する。フレームデータＦＤは、例えば、多重通信を介してＦＰＧＡ９１、スレーブ６１，６２を循環する様に転送される。
　スレーブ６１，６２は、フレームデータＦＤの自装置に割り当てられた領域に含まれるデータに基づいて、リレーやセンサを駆動する。また、スレーブ６１，６２は、リレーやセンサから取得した信号値をフレームデータＦＤの自装置に割り当てられた領域に書き込んで、多重通信を介して転送する。フレームデータＦＤは、例えば、装置制御メイン基板８５、ＦＰＧＡ９１、スレーブ６１、ＦＰＧＡ９１、スレーブ６２、ＦＰＧＡ９１の順番に転送され、装置制御メイン基板８５に戻ってくる。これにより、装置制御メイン基板８５は、各装置のリレー等を制御することができる。
　また、マークカメラ６９やＩＰＳカメラ７１で撮像された画像データについても多重通信によって送信される。例えば、マークカメラ６９が撮像した画像データは、多重通信によってＸ軸スライド機構２７Ａから装置本体部４１へ送信され、装置本体部４１の画像処理基板８７（図２参照）において画像処理される。
　尚、図２に示す多重通信システムの構成は、一例であり適宜変更可能である。例えば、Ｙ軸スライド機構２７Ｂ（図１参照）のリニアモータ（図示略）に取り付けたリニアスケール信号を、多重通信により伝送しても良い。また、Ｙ軸スライド機構２７Ｂのリレー等の信号を、多重通信により伝送しても良い。また、ホストコンピュータとローダ１３との間で送受信するデータを多重通信により伝送しても良い。また、固定部基板４５は、装置制御メイン基板８５によって制御されるスレーブを備えても良い。また、スレーブ６１は、ＦＰＧＡ１０３の回路ブロック（ＩＰコアなど）、即ち、ＦＰＧＡ１０３の一部でも良い。また、部品装着機２０は、産業用ネットワークに関わる機器（装置制御メイン基板８５のマスターとして機能する回路、スレーブ６１，６２など）を備えなくとも良い。
　また、図２に示すように、装置本体部４１は、タッチパネル２６に接続されている。タッチパネル２６は、例えば、ユーザの操作入力に応じた信号を装置制御メイン基板８５に出力する。また、タッチパネル２６は、装置本体部４１の制御に基づいて表示内容を変更する。特に、本実施形態のタッチパネル２６は、後述する多重通信の異常に係わる情報を表示する。
　また、装置本体部４１は、装置ランプ２８に接続されている。装置ランプ２８は、例えば、ＬＥＤであり、生産ラインで作業するユーザから視認可能な装置の外壁（上部カバーなど）に取り付けられている。装置ランプ２８は、部品装着機２０の動作状態に応じて点滅する。特に、本実施形態の装置ランプ２８は、後述する異常時光通信における光信号のオン／オフに連動して点灯又は消灯する。尚、装置ランプ２８は、ＬＥＤに限らず、ハロゲンランプ等の他の発光装置でも良い。
　上記した構成により、装置制御メイン基板８５は、ホストコンピュータから受信した生産プログラムに基づいて部品装着機２０を制御する。装置制御メイン基板８５は、例えば、ＣＰＵを主体として構成される処理回路であり、生産プログラムに基づいた処理を実行する。装置制御メイン基板８５は、産業用ネットワークによって収集したデータ、リニアスケール７８のリニアスケール信号、エンコーダ７６のエンコーダ信号等を、多重通信を介して受信する。また、装置制御メイン基板８５は、マークカメラ６９やＩＰＳカメラ７１で撮像した画像データを画像処理基板８７で処理した結果（保持位置の誤差など）を入力する。装置制御メイン基板８５は、これらのデータ等に基づいて、次の制御内容（装着する電子部品の種類や装着位置など）を決定する。装置制御メイン基板８５は、決定した制御内容に応じて各種装置を制御する。
　次に、ログデータＤＴ１，ＤＴ２，ＤＴ３について説明する。以下の説明では主に装着ヘッド２５のログデータＤＴ３について説明し、他のログデータＤＴ１，ＤＴ２について、ログデータＤＴ３と同様の内容は説明を適宜省略する。図５は、ログデータＤＴ３のデータ構成の一例を示している。ＦＰＧＡ１１３は、例えば、部品装着機２０の電源投入に伴ってログを記憶する論理回路を構築すると、ログデータＤＴ３を記憶する記憶領域を記憶装置９２に確保し、確保した記憶領域内にリングバッファ領域１２１と、必須データ領域１２２を設定する。
　上記したように、ログデータＤＴ１，ＤＴ２，ＤＴ３は、多重通信に係わる通信異常の発生原因や経緯を調査するためのデータが記憶される。具体的には、ＦＰＧＡ１１３は、例えば、図５に示すように、コマンド、エラー、動作データなどに係わるデータをリングバッファ領域１２１に記憶する。コマンドに係わるデータとは、例えば、固定部基板４５から装着ヘッド２５へ多重通信で送信したコマンド（撮像指示など）や、装着ヘッド２５内で発生したコマンド（リレー等を動作させるコマンド）のデータである。コマンドに係わるデータは、コマンドの種類、引数、実行時間などのデータである。エラーのデータは、例えば、多重通信の確立の失敗を示す情報、装着ヘッド２５内で発生した内部エラーの情報、装着ヘッド２５に接続された装置から取得したエラーの情報などである。動作データは、例えば、部品装着機２０の装着作業中において、装着ヘッド２５のリレーやセンサ等を動作させた際のトレースログである。ＦＰＧＡ１１３は、新しいデータが発生するごとに、リングバッファ領域１２１に記憶されたデータのうち、最も古いデータを、その新しいデータで更新する。即ち、ＦＰＧＡ１１３は、リングバッファ領域１２１にリングバッファを構築し、データを随時更新する。リングバッファ領域１２１には、リングバッファの更新を停止する直近に発生したコマンド、エラー等のデータが記憶される。
　同様に、固定部基板４５のＦＰＧＡ９１は、例えば、固定部基板４５の制御において発生したコマンド、エラー、動作データなどをログデータＤＴ１のリングバッファ領域１２１（図５参照）に記憶する。また、Ｘ軸基板９５のＦＰＧＡ１０３は、例えば、Ｘ軸スライド機構２７Ａの制御において発生したコマンド、エラー、動作データなどをログデータＤＴ２のリングバッファ領域１２１に記憶する。
　また、ＦＰＧＡ１１３は、所定の条件に基づいたデータを必須データ領域１２２に記憶する。この必須データ領域１２２に記憶するデータの条件は、例えば、部品装着機２０のベンダー等によってコンフィグレーション情報ＣＦ１や記憶装置９２の設定データに設定される。必須データ領域１２２に記憶するデータは、リングバッファ領域１２１に記憶するデータ以外のデータでも良く、リングバッファ領域１２１のデータ（一時的に記憶されるデータ）と重複するデータでも良い。
　図５に示すように、必須データ領域１２２には、異常コードが記憶される。この異常コードは、通信異常の原因を示す識別情報である。通信異常の原因としては、様々な原因があるが、例えば、経年劣化による送信モジュール１１１Ａの光出力の低下、受信モジュール１１１Ｂの受光感度の低下、外来ノイズによる通信断、基板電源異常、基板温度異常などがある。異常コードとは、上記した原因や図５の必須データ領域１２２の下に示す各種の原因を識別可能な情報である。
　また、必須データ領域１２２には、受信光電流の電流値が記憶される。図４に示すように、例えば、ＦＰＧＡ１１３は、受信モジュール１１１Ｂから受信光電流Ｉｏをアナログ／デジタルポート（Ａ／Ｄポート）に入力する。ＦＰＧＡ１１３は、アナログの受信光電流ＩｏをＡＤ変換回路等でデジタル信号に変換し、受信光電流Ｉｏの電流値を検出する。例えば、ＦＰＧＡ１１３は、下記のデータ形式で、受信光電流Ｉｏを必須データ領域１２２に記憶する。
　ＴＲＡＣＥ９１，ＯＰＴ，ＳＴＡＲＴ＝２５ｍＡ，ＥＲＲ＝１０ｍＡ
　図５に示すように、ＦＰＧＡ１１３は、例えば、ログデータＤＴ３として記憶するデータに識別番号（トレースＴＲ０１～ＴＲ１００）を付与する。上記したＴＲＡＣＥは、この識別番号の何番目であるのかを示す情報である。図５に示す例では、ＴＲ０～ＴＲ１００のうち、ＴＲ９１～ＴＲ１００が必須データ領域１２２として使用される。また、上記したＯＰＴは、光信号に関するものであることを示している。ＳＴＡＲＴは、多重通信の開始時における受信光電流Ｉｏの電流値であることを示している。ＥＲＲは、通信異常時における受信光電流Ｉｏの電流値であることを示している。上記した例では、通信開始時には、受信光電流Ｉｏが２５ｍＡであったが、通信異常時には１０ｍＡまで低下していたことを示している。
　また、必須データ領域１２２には、上記した受信光電流Ｉｏの他に、基板電源電圧、誤り訂正回数、多重通信の切断回数、切断時間、ファン停止の有無、基板温度、累積通電時間などの情報が記憶される。例えば、ヘッド基板９７に供給される電源の切断や電圧の低下が発生すると通信異常が発生する。ＦＰＧＡ１１３は、ヘッド基板９７に供給される電圧や電流の値を、上記した受信光電流Ｉｏと同様に検出し、必須データ領域１２２に記憶する。また、外来ノイズ、論理回路の異常、故障等によって多重化データのエラーが頻発すると通信異常となる。ＦＰＧＡ１１３は、例えば、リード・ソロモン符号などを用いて多重化データのエラーを判断し、エラーを検出して訂正した訂正回数を必須データ領域１２２に適宜記憶する。また、ＦＰＧＡ１１３は、受信光電流Ｉｏの低下等によって多重通信の切断を検出すると、切断が発生した累積回数（切断回数）・単位時間当たりの切断回数、切断から復旧までの切断の継続時間（切断時間）などを必須データ領域１２２に記憶する。
　また、ヘッド基板９７の基板温度が上昇するとＦＰＧＡ１１３の処理エラーなどが発生し、通信異常が発生する可能性がある。ＦＰＧＡ１１３は、例えば、ヘッド基板９７に設けられた冷却ファンや温度センサを監視する。ＦＰＧＡ１１３は、例えば、冷却ファンの動作していた時間を必須データ領域１２２に記憶する。あるいは、ＦＰＧＡ１１３は、通信異常を検出した際や、温度センサによって温度異常を検出した際の冷却ファンの動作の有無、回転速度等を必須データ領域１２２に記憶しても良い。また、ＦＰＧＡ１１３は、通信開始時や通信異常時に温度センサで検出したヘッド基板９７の基板温度を必須データ領域１２２に記憶する。
　また、ＦＰＧＡ１１３は、通信異常を検出するまでに送信モジュール１１１Ａに対する通電を実行した累積通電時間を必須データ領域１２２に記憶する。図４に示すように、送信モジュール１１１Ａは、例えば、送信モジュール１１１Ａに電力を供給する電源電圧Ｖｃｃと、送信モジュール１１１Ａとの間に切替えスイッチ１３３が接続されている。切替えスイッチ１３３は、ＦＰＧＡ１１３から出力される切替信号ＳＷに基づいてオン／オフする。切替えスイッチ１３３は、例えば、電界効果トランジスタ（ＭＯＳＦＥＴ）であり、切替信号ＳＷは例えば、ゲート電圧である。尚、切替えスイッチ１３３は、ＭＯＳＦＥＴに限らず、バイポーラトランジスタなどの他のトランジスタでも良い。あるいは、切替えスイッチ１３３は、リレースイッチなどのトランジスタ以外の切替装置でも良い。
　送信モジュール１１１Ａは、切替えスイッチ１３３をオン状態にされると、所定の強度の光信号を出力する。また、送信モジュール１１１Ａは、切替えスイッチ１３３をオフ状態にされると、光信号の出力を停止する。ＦＰＧＡ１１３は、例えば、切替信号ＳＷをオン状態とした累積時間を累積通電時間として計測する。あるいは、ＦＰＧＡ１１３は、前回通信異常を検出してから切替信号ＳＷをオン状態とした累積時間を累積通電時間として計測しても良い。
　ＦＰＧＡ１１３は、上記した受信光電流の低下、電源電圧の低下、誤り訂正回数の上昇、通信切断、ファンの異常停止、基板温度上昇などの異常の種類を示す異常コードを必須データ領域１２２に記憶する。他のＦＰＧＡ９１，１０３も、ＦＰＧＡ１１３と同様に、固定部基板４５やＸ軸スライド機構２７ＡのログデータＤＴ１，ＤＴ２を記憶する。尚、上記したログデータＤＴ３の内容や種類は一例である。
　次に、ＦＰＧＡ９１，１０３，１１３の多重通信の通信異常時における処理について説明する。図６は、部品装着機２０の起動後の処理を示している。以下の説明では、一例として、ヘッド基板９７から固定部基板４５へ多重化データを送信する光ファイバ線８２Ａに通信異常が発生した場合のＦＰＧＡ１１３の処理について主に説明する。尚、他のＦＰＧＡ９１，１０３においても、同様に処理を実行することができる。
　まず、図６のステップ（以下、単にＳと記載する）１１において、部品装着機２０のシステムが起動され、起動時の処理が実行される。部品装着機２０の電源装置から装置本体部４１、固定部基板４５、Ｘ軸スライド機構２７Ａ、装着ヘッド２５等の各装置へ電力が供給される。装着ヘッド２５のＦＰＧＡ１１３は、電力を供給されると記憶装置１１５からコンフィグレーション情報ＣＦ３を読み出し、多重化処理、分離処理、ログの記憶処理等を実行する論理回路を構築するコンフィグレーションを実行する（Ｓ１３）。ＦＰＧＡ１１３は、ログデータＤＴ３を記憶装置１１５へ記憶する処理を開始する（Ｓ１３）。
　ＦＰＧＡ１１３は、対向する固定部基板４５のＦＰＧＡ９１との間で多重通信の確立処理を開始する（Ｓ１５）。ＦＰＧＡ１１３は、例えば、多重通信の通信プロトコルで規定されたデータを、送信モジュール１１１Ａ等を用いてＦＰＧＡ９１との間で送受信して通信の確立を実行する。
　次に、ＦＰＧＡ１１３は、Ｓ１５で実行した通信の確立処理に成功したか否かを判断する（Ｓ１７）。例えば、ＦＰＧＡ１１３は、自装置から送信した確認データに対して所定の時間内にＦＰＧＡ９１から応答データを受信すると、通信の確立に成功したと判断する（Ｓ１７：ＹＥＳ）。ＦＰＧＡ１１３は、通信の確立に成功すると、光ファイバケーブル８２を介した多重通信により多重化データを送受信し、装着作業に係わる通信を開始する（Ｓ１９）。ＦＰＧＡ１１３は、上記したＩＰＳカメラ７１の画像データ、スレーブ６２のフレームデータＦＤ、エンコーダ７６のエンコーダ信号等を多重化してＦＰＧＡ９１との間で送受信する。同様に、Ｘ軸基板９５と固定部基板４５との間の多重通信が開始される。これにより、部品装着機２０による装着作業が開始される。
　ＦＰＧＡ１１３は、Ｓ１９の処理を開始すると、光ファイバケーブル８２を介した多重通信において通信中に通信断の通信異常が発生していないか否かを判断する（Ｓ２１）。ＦＰＧＡ１１３は、例えば、光ファイバケーブル８２の多重通信において通信断の異常が発生していない場合（Ｓ２１：ＮＯ）、装着作業を継続するか否かを判断する（Ｓ２３）。ＦＰＧＡ１１３は、Ｓ２３において装着作業を終了する条件が成立したか否かを判断する。装着作業を終了する条件とは、例えば、部品装着機２０の電源をオフする操作が実行される条件、装着ヘッド２５を交換する操作が実行される条件、装着作業においてエラーが発生する条件など、装着作業を継続することが困難な条件である。
　ＦＰＧＡ１１３は、装着作業を終了する条件が成立するまでの間（Ｓ２３：ＮＯ）、Ｓ１９からの処理を実行する。ＦＰＧＡ１１３は、多重通信を介した多重化データにより、装置本体部４１の制御に基づいて作業を実行する。また、ＦＰＧＡ１１３は、装着作業を終了する条件が成立した場合（Ｓ２３：ＹＥＳ）、図６に示す処理を終了する。例えば、Ｓ２３で電源停止の条件が成立し図６の処理を終了した場合、電源が再投入されれば、ＦＰＧＡ１１３は、図６のＳ１１からの処理を再度実行する。
　また、例えば、Ｓ２３で装着ヘッド２５を交換する操作が行なわれた場合、ＦＰＧＡ１１３は、交換後に電力を供給されると、Ｓ１３からの処理を実行する。即ち、装着ヘッド２５の交換が実行され、ＦＰＧＡ１１３に電力の供給が再開された場合にも、ＦＰＧＡ１１３は、部品装着機２０の電源が投入された場合と同様に、通信の確立の判断（Ｓ１７）、通信断の異常判断（Ｓ２１）を実行する。また、例えば、Ｓ２３で装着作業のエラーが発生した場合、ＦＰＧＡ１１３は、エラーの復旧を検出した後、Ｓ１５からの処理を再度実行する。
　一方、Ｓ１７において、例えば、ＦＰＧＡ１１３は、自装置から送信した確認データに対して所定の時間内にＦＰＧＡ９１から応答データを取得できなかった場合、通信を確立できないと判断し（Ｓ１７：ＮＯ）、Ｓ２５を実行する。あるいは、ＦＰＧＡ１１３は、例えば、何らかの原因（上記した基板温度の上昇、基板の電源電圧の低下など）で多重化データを処理できず、通信の確立に失敗した場合など（Ｓ１７：ＮＯ）、Ｓ２５を実行する。また、Ｓ２１において、ＦＰＧＡ１１３は、通信中に通信断異常（外来ノイズや処理エラーなど）を検出し、通信を継続することが困難である場合（Ｓ２１：ＮＯ）、Ｓ２５を実行する。例えば、送信モジュール１１１Ａの出力は、経年劣化により低下し、正常に通信を確保できないほど、低下する可能性がある。このような出力の低下により通信の確立に失敗した場合（Ｓ１７：ＮＯ）、あるいは、通信中に切断された場合（Ｓ２１：ＮＯ）、ＦＰＧＡ１１３は、Ｓ２５を実行する。
　Ｓ２５において、ＦＰＧＡ１１３は、光信号のオン／オフ制御による片側通信を実行する異常時光通信を実行する。上記したように、送信モジュール１１１Ａは、切替えスイッチ１３３（図４参照）をオン状態にされ電源電圧Ｖｃｃを供給されると、所定の強度の光信号を出力する。また、送信モジュール１１１Ａは、切替えスイッチ１３３をオフ状態にされ電源電圧Ｖｃｃを停止されると、光信号の出力を停止する。このため、ＦＰＧＡ１１３は、切替信号ＳＷに基づいて切替えスイッチ１３３をオン／オフ制御することで、送信モジュール１１１Ａから出力する光信号をオン／オフできる。ＦＰＧＡ１１３は、記憶装置１１５に記憶されたログデータＤＴ３に基づいて送信モジュール１１１Ａの光信号をオン／オフすることで、ログデータＤＴ３を光ファイバ線８２ＡでＦＰＧＡ９１へ送信する（Ｓ２５）。
　ＦＰＧＡ１１３は、断続的に出力させる光信号にログデータＤＴ３の情報を持たせるようにオン／オフを実行する。例えば、ＦＰＧＡ１１３は、オンを“１”、“オフ”を“０”に割り当てて、“１，０”からなるデータ列によりログデータＤＴ３を示すパルス信号（オン／オフの光信号）を送信する。同様に、Ｘ軸スライド機構２７ＡのＦＰＧＡ１０３は、光ファイバケーブル８１の多重通信を確立できない場合等に応じて切替えスイッチの切替信号（図示略）を変更し、送信モジュール１０１Ａから出力する光信号をオン／オフし、ログデータＤＴ２を固定部基板４５へ送信する。尚、固定部基板４５のＦＰＧＡ９１は、通信を確立できない場合等に応じて切替信号（図示略）を変更し、送信モジュール９３Ａ、９４Ａの出力をオン／オフし、ログデータＤＴ１をＸ軸スライド機構２７Ａや装着ヘッド２５へ送信しても良い。
　一方、図４に示すように、受信モジュール１１１Ｂは、光信号の入力の有無を示す検出信号ＯＤをＦＰＧＡ１１３へ出力する。例えば、受信モジュール１１１Ｂは、対向する送信モジュール９４Ａから光信号を入力するとハイレベルの検出信号ＯＤ（ビットが“１”）をＦＰＧＡ１１３に出力し、光信号の入力が停止されると、ローレベルの検出信号ＯＤ（ビットが“０”）をＦＰＧＡ１１３へ出力する。また、固定部基板４５の受信モジュール９４Ｂも、受信モジュール１１１Ｂと同様の構成となっている。異常時光通信を実行する場合、受信モジュール９４Ｂは、送信モジュール１１１Ａからの光信号の入力の有無を示す検出信号をＦＰＧＡ９１へ出力する。これにより、光信号のオン／オフによりログデータＤＴ３を装着ヘッド２５から固定部基板４５へ送信することができる。
　同様に、固定部基板４５の受信モジュール９３Ｂは、送信モジュール１０１Ａとの間で異常時光通信を実行する場合、光信号の入力の有無を示す検出信号をＦＰＧＡ９１へ出力する。また、Ｘ軸基板９５の受信モジュール１０１Ｂは、送信モジュール９３Ａとの間で異常時光通信を実行する場合、光信号の入力の有無を示す検出信号をＦＰＧＡ１０３へ出力する。
　尚、部品装着機２０は、可動部側（Ｘ軸スライド機構２７Ａや装着ヘッド２５）からのみ、通信異常時にログデータＤＴ２，ＤＴ３を送信し、固定部側（固定部基板４５）からはログデータＤＴ１を送信しない構成でも良い。この場合、固定部基板４５は、送信モジュール９３Ａ，９４Ａへの電力供給を切替える切替えスイッチを備えなくとも良い。また、Ｘ軸スライド機構２７Ａの受信モジュール１０１Ｂや装着ヘッド２５の受信モジュール１１１Ｂは、検出信号ＯＤを出力しない構成でも良い。
　ＦＰＧＡ１１３は、例えば、送信モジュール１１１Ａから出力する光信号のオン／オフのデータ列が、ＵＡＲＴ規格やＲＳ―２３２Ｃ規格のようなシリアル通信となるように切替信号ＳＷを制御する。例えば、ＦＰＧＡ１１３は、異常時光通信を開始すると、最初にスタートビット、次にログデータＤＴ３、その次にパリティビット、ストップビットを送信し、非同期式のシリアル通信を実行する。この異常時光通信に用いる通信プロトコルの情報は、例えば、記憶装置９２，１１５等に記憶されている。ＦＰＧＡ１１３は、異常時光通信を開始する際に、この通信プロトコルの情報を使用する。あるいは、コンフィグレーション情報ＣＦ３に異常時光通信を処理する論理回路の情報を設定しておき、ＦＰＧＡ１１３にその論理回路を構築しても良い。
　ＦＰＧＡ１１３は、上記した異常時光通信を実行することで、ログデータＤＴ３をＦＰＧＡ９１（固定部基板４５側）に送信する。上記したように、ログデータＤＴ３のリングバッファ領域１２１には、記憶処理を停止する直近に発生したコマンド、エラー等のデータが記憶される。また、必須データ領域１２２には、通信異常を検出した際の多重通信における受信モジュール１１１Ｂの受信光電流Ｉｏの値、通信異常を検出するまでに送信モジュール１１１Ａに対する通電を実行した累積通電時間が含まれている。また、必須データ領域１２２には、通信異常が発生した際にヘッド基板９７等で発生していた異常の種類を示す異常コード、及び通信異常を検出した際のヘッド基板９７の基板温度の情報などが含まれている。尚、ＦＰＧＡ１１３は、上記した必須データ領域１２２のうち、少なくとも１つを送信モジュール１１１Ａに送信させても良い。
　これによれば、受信光電流Ｉｏや累積通電時間などの通信異常の原因を調査するのに参考となる情報を固定部基板４５側へ送信できる。例えば、経年劣化によって送信モジュール９４Ａの出力が低下し、光ファイバ線８２Ｂの通信経路が断線したとしても、残りの光ファイバ線８２Ａによって受信光電流Ｉｏの情報等を送信できる。ユーザは、ＦＰＧＡ９１が異常時光通信で受信したログデータＤＴ３の受信光電流Ｉｏを確認することで、送信モジュール９４Ａの出力の低下が通信異常の原因であることを確認できる。その結果、送信モジュール９４Ａの交換などを実行し、通信異常の復旧を迅速に行なうことができる。
　また、図６に示すように、ＦＰＧＡ１１３は、一度Ｓ２５を実行すると、ヘッド基板９７への電源供給が停止されるまでの間、Ｓ２５を繰り返し実行する。ＦＰＧＡ１１３は、例えば、光ファイバ線８２Ｂを介した通信相手のＦＰＧＡ９１からの応答を確認せずに、光ファイバ線８２Ａを介して同一のログデータＤＴ３を繰り返し一方的に送信する。従って、ＦＰＧＡ１１３は、例えば、部品装着機２０の電源がオフされる、あるいは、装着ヘッド２５が部品装着機２０から取り外されるまで、ログデータＤＴ３を継続して送信する。これにより、ログデータＤＴ３を繰り返し送信することで、より確実にログデータＤＴ３をＦＰＧＡ９１へ送信することができる。例えば、外来ノイズによる通信異常など、一時的な通信異常が発生した場合に、その異常がなくなった後にログデータＤＴ３を送信できる。
　尚、ＦＰＧＡ１１３は、所定の条件に基づいて、ログデータＤＴ３の送信を停止しても良い。例えば、ＦＰＧＡ１１３は、所定の上限回数や上限時間までログデータＤＴ３を繰り返し送信しても良い。また、ＦＰＧＡ１１３は、１回だけログデータＤＴ３を送信する構成でも良い。また、ＦＰＧＡ１１３は、ログデータＤＴ３以外のデータを異常時光通信で送信しても良い。
　また、本実施形態では、異常時光通信において、送信側の装置がログデータＤＴ１～ＤＴ３の送信を開始するまでの時間が、受信側の装置が受信処理を開始するまでの時間に比べて長くなっている。具体的には、例えば、ＦＰＧＡ１１３が、通信異常をＳ１７で検出した時点からＳ２５でログデータＤＴ３の送信を開始するまでの時間を第１時間とする。また、ＦＰＧＡ９１が、光ファイバケーブル８２の通信異常を検出した時点から受信モジュール９４Ｂの検出信号に基づいて異常時光通信におけるログデータＤＴ３の受信処理を開始するまでの時間を第２時間とする。この場合、第１時間が、第２時間に比べて長い時間となるように、設定されている。例えば、コンフィグレーション情報ＣＦ１，ＣＦ３の異常時光通信を処理する論理回路に、上記した第１時間及び第２時間が設定されている。
　これによれば、通信異常を検出してから送信側が送信を開始するまでの第１時間を、受信側が受信処理を開始することができる第２時間よりも長くすることで、最初に送信するログデータＤＴ３をより確実に受信側に受信させることができる。尚、部品装着機２０は、送信側及び受信側が、通信異常を検出してから同一時間後に送信と受信処理を開始しても良く、時間を設定せずに準備を開始できた段階で送信又は受信を開始しても良い。即ち、結果的に受信処理が先に開始されても、上記したように、繰り返し送信することで、ログデータＤＴ３等を送信しても良い。
　また、部品装着機２０は、Ｘ軸基板９５やヘッド基板９７との間で多重通信及び異常時光通信を実行する固定部基板４５と、装置本体部４１とを備えている。装置本体部４１は、固定部基板４５と接続され、固定部基板４５を介して装着ヘッド２５のヘッド基板９７等と多重通信を実行する。装置本体部４１は、装着ヘッド２５やＸ軸スライド機構２７Ａの動作を制御するデータを送信データＴＸＤＡＴＡ及び受信データＲＸＤＴＡＴＡとして多重通信で送受信し、装着ヘッド２５等の動作を制御する。このような装着ヘッド２５等の可動部を備える部品装着機２０では、装着ヘッド２５等を動作させることで、光ファイバ線８２Ａ等が断線する虞がある。一方で、通信異常が発生した場合に、上記した異常時光通信を実行せずに、例えば、装着ヘッド２５を部品装着機２０から取り外してログデータＤＴ３を装着ヘッド２５から読み出す作業や、テスト用の光源を用いて光ファイバケーブル８２（通信経路）を調査する作業等を行なうと、ユーザの調査作業の負荷が増大する。これに対し、上記した異常時光通信により固定部基板４５側へログデータＤＴ３を送信することで、ユーザが、通信異常の原因調査を比較的容易に実行することができる。
　例えば、装置本体部４１は、ＦＰＧＡ９１が受信したログデータＤＴ２，ＤＴ３や記憶装置９２のログデータＤＴ１を固定部基板４５から取得し、取得したログデータＤＴ１～ＤＴ３の情報をタッチパネル２６に表示させる。装置本体部４１は、例えば、通信異常を検出したことを示す情報と、ログデータＤＴ１～ＤＴ３とを併せて表示しても良い。これにより、ユーザは、タッチパネル２６に表示された受信光電流Ｉｏの値などを確認することで、装着ヘッド２５を装着したまま通信異常の原因を調査できる。尚、装置本体部４１は、通信異常が発生した通信経路に関係するログデータ（光ファイバケーブル８１であればログデータＤＴ１，ＤＴ２、光ファイバケーブル８２であればログデータＤＴ１，ＤＴ３）のみを取得して表示しても良い。また、装置本体部４１は、ホストコンピュータなどの他の装置にログデータＤＴ１～ＤＴ３の情報を送信しても良い。
　また、ヘッド基板９７は、固定部基板４５との間の通信異常が発生した場合、ログデータＤＴ３を装着ヘッド２５から固定部基板４５を備える装置側へ送信する。これにより、装着ヘッド２５等の可動部のログデータＤＴ３等を装置本体部４１側へ送信することができる。
　また、装置本体部４１の装置制御メイン基板８５は、上記したように、ヘッド基板９７に接続されたスレーブ６２との間で産業用ネットワークによる通信を実行する。そして、固定部基板４５は、ログデータＤＴ３をヘッド基板９７から取得した場合に、産業用ネットワークによりログデータＤＴ３を装置制御メイン基板８５へ送信する。例えば、ＦＰＧＡ９１は、フレームデータＦＤのうち、装着ヘッド２５のスレーブ６２に割り当てられた領域にログデータＤＴ３を書き込んで、マスターである装置制御メイン基板８５へＬＡＮケーブル１３１を介して送信する。これにより、通信異常により通信ができないスレーブ６２に割り当てられた記憶領域を有効に使ってログデータＤＴ３を装置本体部４１へ転送できる。あるいは、ＦＰＧＡ９１は、自装置のスレーブ（固定部基板４５用のスレーブなど）に割り当てられた記憶領域や、スレーブ６１の記憶領域にログデータＤＴ３を書き込んで転送しても良い。
　また、ＦＰＧＡ１１３は、上記した光信号のオン／オフによって表されるビット列の通信速度を、例えば、９６００ｂｐｓの低速な通信速度となるように、切替信号ＳＷを制御する。従って、異常時光通信においてログデータＤＴ３を送信する通信速度（例えば、９６００ｂｐｓ）が、多重通信において多重化データ（送信データＴＸＤＡＴＡ）を送信する通信速度（例えば、５Ｇｂｐｓ）に比べて低速である。これによれば、通信異常が発生し、基板の温度上昇などでＦＰＧＡ１１３の処理能力が低下していたとしても、低速な異常時光通信を実行することで、ＦＰＧＡ１１３の処理負荷を軽減し、ログデータＤＴ３を送信できる。即ち、通信異常時に処理負荷の低い通信を実行することで、ログデータＤＴ３をより確実に送信できる。
　また、図４に示すように、送信モジュール１１１Ａは、ＦＰＧＡ１１３から送信データＴＸＤＡＴＡを入力し、入力した送信データＴＸＤＡＴＡを多重通信により送信する。また、受信モジュール１１１Ｂは、多重通信により受信した受信データＲＸＤＴＡＴＡをＦＰＧＡ１１３に出力する。このような構成では、多重通信で送信する多重化データ（送信データＴＸＤＡＴＡ及び受信データＲＸＤＴＡＴＡ）をＦＰＧＡ１１３で処理・管理できる。
　また、ＦＰＧＡ１１３は、図６の処理において、多重通信の通信を確立できない場合（Ｓ１７：ＮＯ）、又は実行中の多重通信が切断された場合（Ｓ２１：ＹＥＳ）、ログデータＤＴ３を異常時光通信により送信モジュール１１１Ａに送信させる（Ｓ２５）。これにより、通信の確立の失敗時や一度確立した通信の切断時に合わせて、ログデータＤＴ３を送信することができる。
　また、部品装着機２０は、上記したＳ２５の異常時光通信において、光信号のオン／オフに連動して発光装置を点滅させる。詳述すると、例えば、ヘッド基板９７のＦＰＧＡ１１３は、光ファイバケーブル８２の通信異常に応じて異常時光通信を開始した場合、Ｓ２５において送信モジュール１１１Ａの光信号をオンさせるのに合わせてヘッドランプ２５Ｂを点灯させる。また、ＦＰＧＡ１１３は、送信モジュール１１１Ａの光信号をオフさせるのに合わせてヘッドランプ２５Ｂを消灯させる。これにより、ヘッドランプ２５Ｂを、光ファイバケーブル８２の異常時光通信のオン／オフ制御に合わせて（ビット列に連動して）点灯させることができる。
　また、装置本体部４１は、例えば、光ファイバケーブル８２の通信異常に応じて異常時光通信を開始した場合、送信モジュール１１１Ａの光信号のオン／オフに連動させて装置ランプ２８を点滅させる。装置本体部４１は、フレームデータＦＤから検出した光信号のオン／オフを示すビット列に合わせて装置ランプ２８を点滅させても良い。これにより、部品装着機２０の近くに存在するユーザへ異常時光通信が開始されたことを報知できる。
　尚、上記した発光制御は、一例である。例えば、Ｘ軸基板９５が、光ファイバケーブル８１の異常時光通信のオン／オフに合わせてＸ軸基板９５のランプを点滅させても良い。また、ＦＰＧＡ１１３や装置本体部４１は、光信号のオン／オフに完全に一致させてヘッドランプ２５Ｂ等を点滅させなくとも良い。例えば、ＦＰＧＡ１１３は、異常時光通信の開始に合わせて、所定の周期でヘッドランプ２５Ｂを点滅させても良い。また、部品装着機２０は、異常時光通信の時のみ点灯させる装置ランプ２８を備えても良い。そして、装置本体部４１は、異常時光通信時に装置ランプ２８を点滅させずに、異常時光通信が終了するまで装置ランプ２８を点灯させても良い。これにより、異常時光通信が開始されている及び継続していることをユーザに通知することができる。また、装置本体部４１は、ビット列に合わせて装置ランプ２８の点滅により、上位の管理装置等へ光信号によりログデータＤＴ１等を送信しても良い。
　因みに、部品装着機２０は、作業機の一例である。ヘッドランプ２５Ｂ及び装置ランプ２８は、発光装置の一例である。タッチパネル２６は、表示部の一例である。Ｘ軸スライド機構２７Ａ、装着ヘッド２５は、可動部の一例である。装置本体部４１は、本体制御部の一例である。固定部基板４５は、本体側光多重通信装置の一例である。ＦＰＧＡ９１，１０３，１１３は、通信制御部の一例である。固定部基板４５は、光多重通信装置、本体側光多重通信装置の一例である。Ｘ軸基板９５、ヘッド基板９７は、光多重通信装置の一例である。ログデータＤＴ１，ＤＴ２，ＤＴ３は、異常データの一例である。
　以上、上記した本実施例によれば以下の効果を奏する。
　本実施例の一態様では、ＦＰＧＡ１１３は、光信号による多重通信の通信異常が発生した場合に、送信モジュール１１１Ａから出力する光信号をオン／オフ制御し、ログデータＤＴ３を光信号のオンとオフで表されるデータとして送信モジュール１１１Ａから送信させる異常時光通信を、送信モジュール１１１Ａに実行させる（Ｓ２５）。
　これにより、多重通信の異常が発生した場合に、双方向通信のうち、送信経路の光ファイバ線８２Ａのみを用いて、通信異常の原因調査等に活用できるログデータＤＴ３を装置本体部４１側の固定部基板４５へ送信できる。その結果、固定部基板４５や装置本体部４１等において、通信相手のヘッド基板９７等でどのような異常が発生したのかを確認するための情報を取得することができる。
　尚、本開示は上記の実施例に限定されるものではなく、本開示の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
　例えば、上記実施形態では、ＦＰＧＡ１１３は、通信異常の発生に応じてログデータＤＴ３を送信した。しかしながら、ＦＰＧＡ１１３は、多重通信の受信経路（光ファイバ線８２Ｂ）に通信異常が発生した場合のみ、ログデータＤＴ３の送信処理を実行しても良く、送信経路（光ファイバ線８２Ａ）の通信異常を検出した場合のみ、ログデータＤＴ３を送信しても良い。
　また、異常時光通信の通信速度が、多重通信の通信速度以上でも良い。
　送信モジュール１１１Ａ等は、ＦＰＧＡ１１３以外の装置から送信データＴＸＤＡＴＡを入力しても良い。
　受信モジュール１１１Ｂ等は、ＦＰＧＡ１１３以外の装置へ受信データを出力しても良い。
　装置本体部４１は、ログデータＤＴ１～ＤＴ３をタッチパネル２６に表示させなくとも良い。また、装置本体部４１は、設定情報に基づいて、ログデータＤＴ１～ＤＴ３の一部のみを表示させても良い。
　また、固定部基板４５は、産業用ネットワークのフレームデータＦＤを用いずに、ログデータＤＴ２，ＤＴ３の情報を装置本体部４１へ送信しても良い。また、固定部基板４５は、装置本体部４１へログデータＤＴ１～ＤＴ３を送信しなくとも良い。
　図６に示すフローチャートの内容や順番は一例である。例えば、ＦＰＧＡ１１３は、Ｓ１７又はＳ２１の一方、即ち、通信確立時又は通信中の一方の通信異常時のみ、ログデータＤＴ３を送信させても良い。
　上記実施形態では、ＦＰＧＡ１１３等が、ログデータＤＴ３の記憶処理を実行したが、他の装置、例えば、ヘッド基板９７に実装されたＣＰＵがログデータＤＴ３の記憶処理を実行しても良い。即ち、本願の通信制御部は、異常データの記憶処理を実行しなくとも良い。
　上記実施形態ではＦＰＧＡ１１３が、送信モジュール１１１Ａに接続された切替えスイッチ１３３を制御したが、他の装置、例えば、ヘッド基板９７のＣＰＵなどが切替えスイッチ１３３を制御して、ログデータＤＴ３を送信させても良い。
　ＦＰＧＡ１１３は、通信異常を検出した後に、基板温度等を取得してログデータＤＴ３として送信しても良い。即ち、通信異常を検出してからログデータＤＴ３の一部又は全部を集めて送信しても良い。
　上記実施形態では、部品装着機２０内の多重通信システムにおいて、本開示の技術を適用したが、これに限らない。例えば、ホストコンピュータがローダ１３を制御する通信を多重通信で行い、その多重通信において通信異常が発生した場合に、上記した異常時光通信を実行しても良い。
　部品装着機２０は、ヘッドランプ２５Ｂや装置ランプ２８を備えなくとも良く、異常時光通信に連動させて点滅させなくとも良い。
　また、上記実施形態では、本開示の作業機として、基板１７に電子部品を装着する部品装着機２０を採用したが、これに限らない。例えば、作業機としては、基板１７にはんだを塗布するはんだ塗布装置、工作機械、介護用ロボットなど様々な作業機を採用することができる。あるいは、本願の作業機としては、電子回路を有するダイをリードフレームや基板等に接着するダイボンダでも良い。
　２０　部品装着機（作業機）、２５　装着ヘッド（可動部）、２５Ｂ　ヘッドランプ（発光装置）、２６　タッチパネル（表示部）、２７Ａ　Ｘ軸スライド機構（可動部）、２８　装置ランプ（発光装置）、４１　装置本体部（本体制御部）、４５　固定部基板（光多重通信装置、本体側光多重通信装置）、９１，１０３，１１３　ＦＰＧＡ（通信制御部）、９３Ａ，９４Ａ，１０１Ａ，１１１Ａ　送信モジュール、９３Ｂ，９４Ｂ，１０１Ｂ，１１１Ｂ　受信モジュール、９５　Ｘ軸基板（光多重通信装置）、９７　ヘッド基板（光多重通信装置）、ＤＴ１，ＤＴ２，ＤＴ３　ログデータ（異常データ）、ＴＸＤＡＴＡ　送信データ、ＲＸＤＴＡＴＡ　受信データ。

Claims (13)

  1. 　光信号による多重通信により送信データを送信する送信モジュールと、
    　前記多重通信により受信データを受信する受信モジュールと、
    　前記多重通信における通信異常が発生した場合に、前記送信モジュールから出力する前記光信号をオン／オフ制御することで、前記通信異常に係わる異常データを前記光信号のオンとオフで表されるデータとして前記送信モジュールから送信させる異常時光通信を、前記送信モジュールに実行させる通信制御部と、
    　を備える光多重通信装置。
  2. 　前記異常時光通信において前記異常データを送信する通信速度が、
    　前記多重通信において前記送信データを送信する通信速度に比べて低速である、請求項１に記載の光多重通信装置。
  3. 　前記通信制御部から前記送信データを入力し、入力した前記送信データを前記多重通信により送信する前記送信モジュールと、
    　前記多重通信により受信した前記受信データを前記通信制御部に出力する前記受信モジュールと、
    　を備える請求項１又は請求項２に記載の光多重通信装置。
  4. 　前記多重通信の通信を確立できない前記通信異常、又は実行中の前記多重通信が切断される前記通信異常が発生した場合に、前記異常データを前記異常時光通信により前記送信モジュールに送信させる前記通信制御部を備える、請求項１から請求項３の何れか１項に記載の光多重通信装置。
  5. 　前記異常時光通信において、前記異常データを送信する通信相手からの応答を確認せずに、同一の前記異常データを繰り返し前記送信モジュールに送信させる前記通信制御部を備える、請求項１から請求項４の何れか１項に記載の光多重通信装置。
  6. 　前記通信異常を検出した時点から前記異常時光通信において前記異常データの送信を開始するまでの第１時間が、前記送信モジュールから前記異常データを送信する通信相手の装置が、前記通信異常を検出した時点から前記異常時光通信における前記異常データの受信処理を開始するまでの第２時間に比べて長い時間となるように前記送信モジュールを制御する前記通信制御部を備える、請求項１から請求項５の何れか１項に記載の光多重通信装置。
  7. 　前記通信異常を検出した際の前記多重通信における前記受信モジュールの受信光電流の値、前記通信異常を検出するまでに前記送信モジュールに対する通電を実行した累積通電時間、前記通信異常が発生した際に前記光多重通信装置で発生していた異常の種類を示す異常コード、及び前記通信異常を検出した際の前記通信制御部が実装された基板の温度のうち、少なくとも１つの情報を前記異常データとして前記送信モジュールに送信させる前記通信制御部を備える、請求項１から請求項６の何れか１項に記載の光多重通信装置。
  8. 　請求項1から請求項７の何れか１項に記載の前記光多重通信装置を備える可動部と、
    　前記光多重通信装置との間で前記多重通信及び前記異常時光通信を実行する本体側光多重通信装置と、
    　前記本体側光多重通信装置と接続され、前記本体側光多重通信装置を介して前記可動部の前記光多重通信装置と前記多重通信を実行し、前記可動部の動作を制御するデータを前記送信データ及び前記受信データとして前記多重通信で送受信し、前記可動部の動作を制御する本体制御部と、
    　を備える作業機。
  9. 　前記本体側光多重通信装置との間の前記多重通信における前記通信異常が発生した場合に、前記光信号をオン／オフ制御することで前記異常データを前記可動部から前記本体側光多重通信装置を備える装置側へ送信する前記光多重通信装置を備える、請求項８に記載の作業機。
  10. 　前記異常データを前記光多重通信装置から取得し、取得した前記異常データの情報を表示部に表示させる前記本体制御部を備える請求項８又は請求項９に記載の作業機。
  11. 　前記光多重通信装置に接続されたスレーブとの間で産業用ネットワークによる通信を実行する前記本体制御部と、
    　前記異常データを前記光多重通信装置から取得した場合に、前記産業用ネットワークにより前記異常データを前記本体制御部へ送信する前記本体側光多重通信装置と、
    　を備える請求項８から請求項１０の何れか１項に記載の作業機。
  12. 　前記異常時光通信において前記光信号のオン／オフに連動して点灯及び消灯する発光装置を備える請求項８から請求項１０の何れか１項に記載の作業機。
  13. 　光信号による多重通信により送信データを送信する送信モジュールと、
    　前記多重通信により受信データを受信する受信モジュールと、
    　を備える光多重通信装置における通信方法であって、
    　前記多重通信における通信異常が発生した場合に、前記送信モジュールから出力する前記光信号をオン／オフ制御することで、前記通信異常に係わる異常データを前記光信号のオンとオフで表されるデータとして前記送信モジュールから送信させる異常時光通信を、前記送信モジュールに実行させる、通信方法。
PCT/JP2021/022092 2021-06-10 2021-06-10 光多重通信装置、作業機、及び通信方法 WO2022259456A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/022092 WO2022259456A1 (ja) 2021-06-10 2021-06-10 光多重通信装置、作業機、及び通信方法
JP2023526750A JPWO2022259456A1 (ja) 2021-06-10 2021-06-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/022092 WO2022259456A1 (ja) 2021-06-10 2021-06-10 光多重通信装置、作業機、及び通信方法

Publications (1)

Publication Number Publication Date
WO2022259456A1 true WO2022259456A1 (ja) 2022-12-15

Family

ID=84426021

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/022092 WO2022259456A1 (ja) 2021-06-10 2021-06-10 光多重通信装置、作業機、及び通信方法

Country Status (2)

Country Link
JP (1) JPWO2022259456A1 (ja)
WO (1) WO2022259456A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502776A (ja) * 2009-09-28 2013-01-24 ゼットティーイー コーポレーション ダウンリンクの物理リンク故障診断の方法、システム及び装置
JP2015012598A (ja) * 2013-07-02 2015-01-19 ミハル通信株式会社 光ノード装置および光通信システム
WO2015052843A1 (ja) * 2013-10-11 2015-04-16 富士機械製造株式会社 多重化通信システム及び対基板作業機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502776A (ja) * 2009-09-28 2013-01-24 ゼットティーイー コーポレーション ダウンリンクの物理リンク故障診断の方法、システム及び装置
JP2015012598A (ja) * 2013-07-02 2015-01-19 ミハル通信株式会社 光ノード装置および光通信システム
WO2015052843A1 (ja) * 2013-10-11 2015-04-16 富士機械製造株式会社 多重化通信システム及び対基板作業機

Also Published As

Publication number Publication date
JPWO2022259456A1 (ja) 2022-12-15

Similar Documents

Publication Publication Date Title
EP3779707B1 (en) Slave, work machine, and log information storage method
EP3057254A1 (en) Multiplexing communication system and substrate processing machine
JP6461998B2 (ja) 作業機
JP6738696B2 (ja) 多重通信装置及び作業機
EP2964007B1 (en) Communication system and electronic component mounting device
CN107409151B (zh) 多路复用通信系统及作业机
WO2022259456A1 (ja) 光多重通信装置、作業機、及び通信方法
CN111602371B (zh) 多路复用装置、作业机及通信的切断方法
WO2020136705A1 (ja) 多重通信装置、及び作業機
JP6779386B2 (ja) 多重装置、ロボット、及び多重装置の接続を切り替える方法
JPWO2020100254A1 (ja) 作業機、及び作業システム
JP7305024B2 (ja) 作業機
JP7149342B2 (ja) 光通信装置及び作業機
JP6905976B2 (ja) 対基板作業機
JP7199566B2 (ja) 搭載装置、及び作業機
JP7222115B2 (ja) 多重通信装置、及び作業機
JP5989787B2 (ja) 通信システム、電子部品装着装置及び通信システムの誤り処理方法
JP6744795B2 (ja) 画像処理システム及び作業機

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21945132

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023526750

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE