WO2022241892A1 - 视频播放系统、组件及方法 - Google Patents

视频播放系统、组件及方法 Download PDF

Info

Publication number
WO2022241892A1
WO2022241892A1 PCT/CN2021/100818 CN2021100818W WO2022241892A1 WO 2022241892 A1 WO2022241892 A1 WO 2022241892A1 CN 2021100818 W CN2021100818 W CN 2021100818W WO 2022241892 A1 WO2022241892 A1 WO 2022241892A1
Authority
WO
WIPO (PCT)
Prior art keywords
video
video data
playback
resolution
module
Prior art date
Application number
PCT/CN2021/100818
Other languages
English (en)
French (fr)
Inventor
刘金风
Original Assignee
Tcl华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tcl华星光电技术有限公司 filed Critical Tcl华星光电技术有限公司
Priority to US17/599,527 priority Critical patent/US11694655B2/en
Publication of WO2022241892A1 publication Critical patent/WO2022241892A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4053—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding

Definitions

  • This application relates to the technical field of video playback, in particular to a video playback system, component and method supporting 16K resolution.
  • the image quality of the image output by the display device is mainly affected by the display resolution of the display device and the screen resolution of the video source.
  • the display resolution determines the number of pixels that the display device can display on its visual interface. The larger the value of the display resolution, the higher the accuracy of the image output by the display device.
  • the video source should also have a corresponding value of screen resolution.
  • the display device also needs to be equipped with a playback system capable of processing the video source.
  • a display device with a display resolution of 7680 ⁇ 4320 (8K) (hereinafter referred to as: 8K display device) has been launched on the market today, and the playback system mounted on the 8K display device is capable of displaying images with a resolution of 7680 ⁇ 4320.
  • 4320 video source (hereinafter referred to as: 8K video source) to decode and output.
  • 8K video source 4320 video source
  • the current players can only decode and transcode video sources with picture resolutions of 8K and below.
  • the obtained video data is then amplified or copied to convert the 8K resolution into a 16K resolution, and finally the 16K resolution video data is output to a 16K display device for display. It is understandable that the picture quality at this time cannot represent the picture quality corresponding to the real 16K video source, nor can it represent the real display effect of the 16K display device.
  • the present application provides a video playback system, component and method to solve the current problem that 16K display devices cannot play complete videos with true 16K resolution due to the lack of 16K video sources and players capable of processing 16K video sources. Graphical technical issues.
  • the present application provides a video playing system, comprising: a plurality of playing modules and a display module, wherein each of the playing modules is electrically connected to the display module.
  • the plurality of playback modules synchronously receive a video source with a first resolution, decode and transcode the received video source to generate target video data, and output the target video data generated by each to the display synchronously mod.
  • the display module plays video images with a second resolution according to the multi-channel target video data received from the plurality of playing modules.
  • the present application provides a video playback method, including: decoding and transcoding a plurality of video sources with a first resolution respectively to generate multiple channels of target video data; according to the multiple channels of target video data Play the video image with the second resolution.
  • the present application provides a video playback component, including: a plurality of playback modules, each of which is electrically connected to an external display module; wherein, the plurality of playback modules synchronously receive rate video sources and respectively decode and transcode the received video sources to generate target video data, and synchronously output the generated target video data to the display module so that the display module can
  • the multi-channel target video data is used to play video images with the second resolution.
  • the first resolution is 8K resolution
  • the second resolution is 16K resolution
  • the video playback system, component and method provided by this application synchronously output four channels of video data with a screen resolution of 8K to a display module with a display resolution of 16K through four playback modules, so that the display module can play a complete and It has a real 16K resolution video screen, thereby ensuring the user's viewing experience.
  • Fig. 1 is a schematic structural diagram of a video playback system provided by an embodiment of the present application
  • Fig. 2 is a schematic structural diagram of a playback module provided by an embodiment of the present application.
  • FIG. 3 is a schematic structural diagram of a video playback system provided in Embodiment 1 of the present application.
  • FIG. 4 is a schematic structural diagram of an 8K player provided in Embodiment 1 of the present application.
  • FIG. 5 is a schematic diagram of data transmission between four 8K players and a 16K display module provided in Embodiment 1 of the present application;
  • FIG. 6 is a schematic structural diagram of a video playback system provided in Embodiment 2 of the present application.
  • FIG. 7 is a schematic structural diagram of a playback module provided in Embodiment 2 of the present application.
  • FIG. 8 is a schematic diagram of data transmission between the four playback modules and the display module provided in Embodiment 2 of the present application;
  • FIG. 9 is a schematic diagram of the steps of the video playing method provided in Embodiment 3 of the present application.
  • FIG. 10 is a schematic diagram of steps of a video playing method provided in Embodiment 4 of the present application.
  • the application provides a video playback system, the structure of which is shown in Figure 1, including a display module 1 and a plurality of playback modules 2, wherein each playback module 2 is connected to the display module 1 electrical connection.
  • a plurality of playback modules 2 synchronously receive a video source with a first resolution and decode and transcode the received video source to generate target video data respectively, and then, a plurality of playback modules 2 synchronize the target video data generated respectively Output to display module 1.
  • the display module 1 plays video images with a second resolution according to multiple channels of target video data received from multiple playback modules 2 .
  • each playback module 2 includes a first processing unit 21 and a second processing unit 22 as shown in FIG. 2 .
  • the first processing unit 21 is used to decode the video source with the first resolution, and output the video data in the first format to the second processing unit 22;
  • the second processing unit 22 is used to decode the video data in the first format The video data is transcoded, and the target video data in the second format is output to the display module 1 .
  • the multiple playback modules 2 include four playback modules; the first resolution refers to 8K resolution, and the second resolution refers to 16K resolution.
  • the display resolution of the display module is 16K (represented by a 16K display module 3 in this embodiment), and the four playback modules are all 8K players 4 shown in FIG. A video source with a resolution of 8K.
  • the display area 311 of the 16K display module 3 is divided into four areas as shown in FIG. 3 : the first display area, the second display area, the third display area and the fourth display area.
  • 8K players 4 synchronously receive a video source with a picture resolution of 8K, decode and transcode the received video source to generate target video data, and output the target video data generated by each to a 16K display module synchronously.
  • the first 8K player receives the first video source with a picture resolution of 8K, and decodes and transcodes the first video source to generate the first channel of target video data;
  • the second 8K player receives the picture resolution A second video source with a rate of 8K, and decode and transcode the second video source to generate the second target video data;
  • the third 8K player receives a third video source with a picture resolution of 8K, and The third video source is decoded and transcoded to generate a third channel of target video data;
  • the fourth 8K player receives a fourth video source with a picture resolution of 8K, and decodes and transcodes the fourth video source to generate the fourth target video data.
  • the four 8K players 4 then synchronously output the generated target video data to the 16K display module 3 .
  • each 8K player 4 has a structure as shown in FIG. 4 , including a first processing unit 41 and a second processing unit 42 .
  • the first processing unit 41 specifically includes a decoding module 411 , a first control module 412 and a DVI (Digital Visual Interface) interface 413 .
  • the decoding module 411 is an 8K decoding chip, which can decode a video source with a picture resolution of 8K;
  • the first control module 412 is a SOC (System On Chip) chip, which can decode the video data obtained through The DVI interface 413 outputs to the second processing unit 42 .
  • the second processing unit 42 transcodes the received video data in the DVI format (the first format), and passes the transcoded target video data through the VBO (V-By-One) interface 425 Output to 16K display module 3.
  • VBO V-By-One
  • the second processing unit 42 includes an input processing module 421 , a temporary data storage module 422 , a second control module 423 , an output processing module 424 , a VBO interface 425 and the like.
  • the input processing module 421 receives the video data of the DVI format, writes the corresponding video data into the data temporary storage module 422;
  • the second control module 423 reads the video data in the data temporary storage module 422, and writes the video data into Output processing module 424;
  • the output processing module 424 transcodes the received video data into video data that can be received by the 16K display module 1, and outputs the target video data in VBO format (second format) to the 16K display module through the VBO interface 425 Group 3.
  • the 16K display module 3 includes a display panel 31 and a timing control module 32 as shown in FIG. 3 .
  • the display panel 31 includes a display area 311 , a peripheral area 312 and a terminal area 313 .
  • the timing control module 32 is electrically connected to the display panel 31 through crimping and bonding with the conductive terminals in the terminal area 313 .
  • the timing control module 32 includes four timing control units 321, and the four timing control units 321 are timing control chips (Timming Control Integrated Circuit, English abbreviation: TCON IC) integrated on the timing control module 32. ), are respectively used to receive the target video data of the four-way VBO format input by the four 8K players 3, and convert the format of the target video data into a format acceptable to the display panel 31, and according to each shown in FIG. 5 According to the corresponding relationship between the target video data and each display partition, the target video data is output to the driving integrated circuit of the display panel 31 .
  • TCON IC Timing Control Integrated Circuit
  • the driving integrated circuits are arranged in the peripheral region 312 of the display panel 31 through an array process, and specifically include gate driving integrated circuits and source driving integrated circuits.
  • the gate driving integrated circuit is mainly used for controlling the turn-on of the thin film transistors of the pixel units in each display area.
  • the source driver integrated circuit is mainly used to write the received target video data into the pixel unit when the thin film transistor of the pixel unit is in the on state, so as to drive the display panel 31 to play four channels of target video data for a complete, with 16K resolution video screen.
  • the above-mentioned pixel unit array is distributed in the display area 311 , and, for the 16K display module 1 , the display area 311 includes 15360 columns of pixels, and each column includes 8640 pixel units.
  • the video playback system provided by this embodiment ( Figure 3) decodes and transcodes four 8K video sources through four 8K players 4, and simultaneously outputs four channels of target video data to 16K
  • the display module 3 enables the 16K display module 3 to play a complete video image with a real 16K resolution, ensuring the user's viewing experience.
  • the plurality of playback modules 2 are four playback modules 7; the first resolution is 8K resolution, and the second resolution is 16K resolution.
  • the display resolution of the display module 6 provided in this embodiment is 16K, and the playback module 7 can process a video source with a screen resolution of 8K.
  • each playback module 7 includes a first processing unit 71 and a second processing unit 72 as shown in FIG. 7 .
  • the first processing units 71 in the four playback modules 7 synchronously receive video sources with a picture resolution of 8K and decode the received video sources respectively. Moreover, when the first processing unit 71 in each playback module 7 outputs the decoded video data to the second processing unit 72, it can distinguish odd-numbered column data and even-numbered column data in the video data for output.
  • the second processing unit 72 can transcode and integrate multiple channels of odd-numbered column data or multiple channels of even-numbered column data received to output one channel of target video data.
  • the four playback modules 7 synchronously output the generated target video data to the 16K display module 6 .
  • the first processing unit of the first playback module receives a first video source and a second video source whose screen resolutions are both 8K, and processes the first video source and the second video source. Decoding to obtain the first video data and the second video data, and then output the odd column data in the first video data and the second video data to the second processing unit of the first playing module.
  • the first processing unit of the second playback module receives the third video source and the fourth video source with a picture resolution of 8K, and decodes the third video source and the fourth video source to obtain the third video data and the fourth video data, and then output the odd column data in the third video data and the fourth video data to the second processing unit of the second playing module.
  • the first processing unit of the third playback module receives the first video source and the second video source with a picture resolution of 8K, and decodes the first video source and the second video source to obtain the first video data and the second video data.
  • second video data and then output the even-numbered column data of the first video data and the second video data to the second processing unit of the third playing module.
  • the first processing unit of the fourth playback module receives the third video source and the fourth video source with a picture resolution of 8K, and decodes the third video source and the fourth video source to obtain the third video data and the fourth video data.
  • Four video data and then output the even column data in the third video data and the fourth video data to the second processing unit of the fourth playing module.
  • the second processing unit of the first playback module transcodes the received two-way odd-numbered column video data, and integrates the two-way odd-numbered column video data into the first-way target video data;
  • the second processing unit transcodes the received two-way odd-numbered video data, and integrates the two-way odd-numbered video data into the second-way target video data;
  • the second processing unit of the third playback module converts the received two-way video data Transcoding the even-numbered column video data of the road, and integrating the two-way even-numbered video data into a third-way target video data;
  • the second processing unit of the fourth playback module transcodes the received two-way even-numbered video data , and integrate the two channels of even-numbered column video data into a fourth channel of target video data;
  • the second processing units of the four playback modules then synchronously output the target video data generated by each to the display module 6 .
  • the first path of target video data corresponds to the odd-numbered columns of pixels in the first and second display partitions of the display module 6
  • the second path of target video data corresponds to the third and fourth columns of the display module 6. Odd column pixels in the display subregion
  • the third target video data corresponds to the even column pixels in the first and second display subregions of the display module 6
  • the fourth target video data corresponds to the display module 6 Even-numbered columns of pixels within the third and fourth display partitions.
  • the cross-driving of the pixels in the odd and even columns of the display panel 61 is realized through the above-mentioned output method of distinguishing the odd and even columns.
  • the timing control unit 721 in the timing control module 72 receives the four channels of target video data, and outputs the target video data to the display panel 61 according to preset format requirements and timing requirements.
  • the gate driving integrated circuit in the display panel 61 scans the pixel unit arrays in each display partition column by column according to the preset timing requirements, and the source driving integrated circuit writes the corresponding target video data into each pixel unit to drive the display panel 61 to play a complete video image with a picture resolution of 16K.
  • the video playback system provided by this embodiment has high flexibility in terms of video source processing and video data transmission.
  • the output form of video data can be based on the structure of the driving integrated circuit in the display module and the requirements of driving timing. Adjust accordingly.
  • the present application provides a video playing method, the method comprising: respectively decoding and transcoding a plurality of video sources with a first resolution to generate multiple channels of target video data; according to the multiple channels The target video data plays a video image having a second resolution.
  • the video playback method provided by this embodiment includes the following steps:
  • S910 Decoding and transcoding four video sources with the first resolution respectively, so as to generate four channels of target video data;
  • S920 Play video images with a second resolution according to the four channels of target video data.
  • the first resolution is 8K
  • the second resolution is 16K
  • S910 specifically includes the following steps as shown in FIG. 9:
  • a fourth video source with the first resolution is received, and the fourth video source is decoded and transcoded to generate a fourth channel of target video data.
  • the video playback method decodes and transcodes four video sources with a picture resolution of 8K respectively, and synchronously outputs four channels of target video data with a picture resolution of 8K.
  • the video playing method can guarantee the user's viewing experience.
  • the video playback method provided by this embodiment includes the following steps:
  • S1010 Decode and transcode four channels of video sources with the first resolution respectively, so as to generate four channels of target video data;
  • S1020 Play video images with a second resolution according to the four channels of target video data.
  • the four video sources input synchronously are respectively recorded as: the first video source, the second video source, the third video source and the fourth video source.
  • the picture resolution of each video source is 8K (ie, the first resolution)
  • a video with a picture resolution of 16K ie, the second resolution
  • S1010 includes the following steps as shown in Figure 10:
  • Receive the first video source and the second video source and decode the first video source and the second video source to obtain the first video data and the second video data, and obtain the odd number in the first video data and the second video data column data;
  • Receive the third video source and the fourth video source and decode the third video source and the fourth video source to obtain the third video data and the fourth video data, and obtain the odd number in the third video data and the fourth video data column data;
  • Receive the first video source and the second video source and decode the first video source and the second video source to obtain the first video data and the second video data, and obtain the even number in the first video data and the second video data column data;
  • Receive the third video source and the fourth video source and decode the third video source and the fourth video source to obtain the third video data and the fourth video data, and obtain the even number in the third video data and the fourth video data column data.
  • the video playback method provided by this embodiment can distinguish odd-numbered column data and even-numbered column data in the video data during the process of outputting target video data, and can also integrate multiple channels of odd-numbered or even-numbered column data to obtain only
  • the target video data including odd column data or even column data is used to drive an external display module to achieve cross-drive between odd and even columns.
  • Nonvolatile memory can include read only memory (ROM), programmable ROM (PROM), electrically programmable ROM (EPROM), electrically erasable programmable ROM (EEPROM), or flash memory.
  • Volatile memory can include random access memory (RAM) or external cache memory.
  • RAM random access memory
  • RAM is available in many forms such as Static RAM (SRAM), Dynamic RAM (DRAM), Synchronous DRAM (SDRAM), Enhanced SDRAM (ESDRAM), Memory Bus (Rambus) Direct RAM (RDRAM) , Direct Memory Bus Dynamic RAM (DRDRAM) and Memory Bus Dynamic RAM (RDRAM), etc.
  • the present application also provides a video playing component, which includes a plurality of playing modules, each of which is electrically connected to an external display module.
  • the plurality of playback modules synchronously receive video sources with the first resolution and respectively decode and transcode the received video sources to generate target video data, and synchronously output the target video data generated respectively to the
  • the display module is configured so that the display module plays video images with a second resolution according to the multi-channel target video data.
  • each playing module includes a first processing unit and a second processing unit.
  • the first processing unit is used to decode the video source with the first resolution, and output the video data in the first format to the second processing unit
  • the second processing unit is used to decode the video source with the first resolution. transcoding the video data in the first format, and outputting the target video data in the second format to the display module.
  • the descriptions about component structures, signal output relationships, and division of display areas in the above embodiments are only examples, and should not be construed as limitations on the technical solutions provided by the present application.
  • the position of the driver integrated circuit in the display panel needs to be properly adjusted according to the category, size, performance requirements and other specifications of the display product.
  • the video data transmission mode between the player and the display module should also be adjusted according to the preset driving requirements of the display module.
  • the number and size of the display partitions are not limited to the above-mentioned embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本申请提供了一种视频播放系统、组件及方法，其中，视频播放系统包括：一个显示模组和与其电连接的多个播放模块。多个播放模块各自对具有第一分辨率的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至显示模组。显示模组根据多路目标视频数据播放具有第二分辨率的视频图像。

Description

视频播放系统、组件及方法 技术领域
本申请涉及视频播放技术领域，具体涉及支持16K分辨率的视频播放系统、组件及方法。
 背景技术
随着互联网技术和移动通信技术的飞速发展，世界进入全新的“信息时代”，信息内容日益丰富多彩，作为信息产业的重要构成部分，显示技术在信息技术的发展过程中一直起着十分重要的作用。如今，各式各样的显示设备出现在人们日常生活和工作的多个领域中，液晶显示技术作为已经成熟的第二代显示技术，在新一代显示技术日趋完善的过程中，也在精益求精，以将画质更加优良并且性能更加稳定可靠的液晶显示设备提供给用户。
显示设备所输出影像的画质主要受到显示设备的显示分辨率和视频源的画面分辨率的影响。一方面，显示分辨率决定显示设备在其可视界面上能够显示的像素的个数，显示分辨率的数值越大，显示设备所输出的影像的精确度越高。另一方面，对于高显示分辨率数值的显示设备，若要保证输出相应清晰度的影像，视频源也应当具备相应数值的画面分辨率。同时，显示设备还需要搭载能够处理该视频源的播放系统。
例如，现今市场上已经推出显示分辨率为7680×4320（8K）的显示设备（后文简称为：8K显示设备），并且，该8K显示设备所搭载的播放系统能够对画面分辨率为7680×4320的视频源（后文简称为：8K视频源）进行解码并输出。但对于16K显示设备而言，由于缺少16K视频源和能够对16K视频源进行处理的播放器，因此，目前的播放器只能对8K及以下画面分辨率的视频源进行解码和转码处理，再将得到的视频数据进行放大或复制处理，以将8K分辨率转换成16K分辨率，最终将这种16K分辨率的视频数据输出至16K显示设备予以显示。可以理解的是，此时的画面质量既无法代表真实16K视频源所对应的画面质量，也无法代表16K显示设备的真实显示效果。
 技术问题
本申请提供了一种视频播放系统、组件及方法，以解决当前由于缺少16K视频源和能够处理16K视频源的播放器所造成的16K显示设备无法播放完整的并且具有真实的16K分辨率的视频画面的技术问题。
 技术解决方案
为解决上述问题，本申请提供的技术方案如下：
一方面，本申请提供了一种视频播放系统，包括：多个播放模块和一个显示模组，其中，每个所述播放模块均与所述显示模组电连接。所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组。所述显示模组根据从所述多个播放模块接收到的多路目标视频数据播放具有第二分辨率的视频图像。
另一方面，本申请提供了一种视频播放方法，包括：分别对多个具有第一分辨率的视频源进行解码和转码，以生成多路目标视频数据；根据所述多路目标视频数据播放具有第二分辨率的视频图像。
又一方面，本申请提供了一种视频播放组件，包括：多个播放模块，每个所述播放模块均与外部显示模组电连接；其中，所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组，以使所述显示模组根据所述多路目标视频数据播放具有第二分辨率的视频图像。
示例性地，在上面所提供的方案中，所述第一分辨率是8K分辨率，所述第二分辨率是16K分辨率。
 有益效果
本申请提供的视频播放系统、组件及方法，通过四个播放模块同步输出四路画面分辨率为8K的视频数据至显示分辨率为16K的显示模组，从而使得显示模组能够播放完整的并且具有真实的16K分辨率的视频画面，进而保证了用户的观看体验。
 附图说明
图1是本申请实施例提供的视频播放系统的结构示意图；
图2是本申请实施例提供的播放模块的结构示意图；
图3是本申请实施例一提供的视频播放系统的结构示意图；
图4是本申请实施例一提供的8K播放器的结构示意图；
图5为本申请实施例一提供的四个8K播放器与16K显示模组之间的数据传输示意图；
图6为本申请实施例二提供的视频播放系统的结构示意图；
图7为本申请实施例二提供的播放模块的结构示意图；
图8为本申请实施例二提供的四个播放模块与显示模组之间的数据传输示意图；
图9为本申请实施例三提供的视频播放方法的步骤示意图；
图10为本申请实施例四提供的视频播放方法的步骤示意图。
 本发明的实施方式
为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
一方面，本申请提供了一种视频播放系统，该视频播放系统的结构如图1所示，包括一个显示模组1和多个播放模块2，其中，每个播放模块2均与显示模组1电连接。多个播放模块2同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，随后，多个播放模块2将各自生成的目标视频数据同步输出至显示模组1。显示模组1根据从多个播放模块2接收到的多路目标视频数据播放具有第二分辨率的视频图像。
在本申请的一些实施例中，每个播放模块2包括如图2所示的第一处理单元21和第二处理单元22。其中，第一处理单元21用于对具有第一分辨率的视频源进行解码，并输出第一格式的视频数据至第二处理单元22；第二处理单元22用于对所述第一格式的视频数据进行转码，并输出第二格式的所述目标视频数据至显示模组1。
以下结合实施例一和实施例二对本申请提供的视频播放系统进行示例性说明。
实施例一、
在本实施例中，示例性地，所述多个播放模块2包括四个播放模块；所述第一分辨率是指8K分辨率，所述第二分辨率是指16K分辨率。
并且，所述显示模组的显示分辨率为16K（本实施例用16K显示模组3表示），所述四个播放模块均为图3中所示的8K播放器4，其最高能够处理画面分辨率为8K的视频源。具体地，16K显示模组3的显示区311被划分为如图3所示的四个区域：第一显示分区、第二显示分区、第三显示分区和第四显示分区。
四个8K播放器4同步接收画面分辨率为8K的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至16K显示模组3。
如图5所示，所述四路目标视频数据与16K显示模组3的四个显示分区之间为一一对应的关系，16K显示模组3根据该四路目标视频数据播放完整的、具有16K分辨率的视频图像。
具体地，第一8K播放器接收画面分辨率为8K的第一视频源，并对所述第一视频源进行解码和转码以生成第一路目标视频数据；第二8K播放器接收画面分辨率为8K的第二视频源，并对所述第二视频源进行解码和转码以生成第二路目标视频数据；第三8K播放器接收画面分辨率为8K的第三视频源，并对所述第三视频源进行解码和转码以生成第三路目标视频数据；第四8K播放器接收画面分辨率为8K的第四视频源，并对所述第四视频源进行解码和转码以生成第四路目标视频数据。四个8K播放器4随后将各自生成的目标视频数据同步输出至16K显示模组3。
在本实施例中，每个8K播放器4具有如图4所示的结构，包括第一处理单元41和第二处理单元42。
其中，第一处理单元41具体包括解码模块411、第一控制模块412和DVI（Digital Visual Interface）接口413。在本实施例中，解码模块411为8K解码芯片，其能够对画面分辨率为8K的视频源进行解码；第一控制模块412为SOC（System On Chip）芯片，能够将解码得到的视频数据通过DVI接口413输出至第二处理单元42。
在本实施例中，第二处理单元42对接收到的DVI格式（第一格式）的视频数据进行转码处理，并将转码得到的目标视频数据通过VBO（V-By-One）接口425输出至16K显示模组3。
具体地，第二处理单元42包括输入处理模块421、数据暂存模块422、第二控制模块423、输出处理模块424、VBO接口425等。其中，输入处理模块421接收DVI格式的视频数据后，将相应的视频数据写入数据暂存模块422；第二控制模块423读取数据暂存模块422中的视频数据，并将视频数据写入输出处理模块424；输出处理模块424将接收到的视频数据转码成16K显示模组1能够接收的视频数据，并通过VBO接口425输出VBO格式（第二格式）的目标视频数据至16K显示模组3。
在本实施例中，16K显示模组3包括如图3所示的显示面板31和时序控制模组32。其中，显示面板31包括显示区311、外围区312和端子区313。时序控制模组32通过与端子区313中的导电端子的压接邦定（Bonding）作用与显示面板31形成电连接。
在本实施例中，时序控制模组32包括四个时序控制单元321，该四个时序控制单元321为集成在时序控制模组32上的时序控制芯片（Timming Control Integrated Circuit，英文缩写：TCON IC），分别用来接收四个8K播放器3输入的四路VBO格式的目标视频数据，并将所述目标视频数据的格式转换成显示面板31能够接受的格式，并根据图5所示的各路目标视频数据与各显示分区之间的对应关系，将目标视频数据输出至显示面板31的驱动集成电路。
驱动集成电路通过阵列工艺设置在显示面板31的外围区312，并且，具体包括栅极驱动集成电路和源极驱动集成电路。其中，栅极驱动集成电路主要用于控制各显示分区内像素单元的薄膜晶体管的开启。源极驱动集成电路主要用于当像素单元的薄膜晶体管为开启状态时，将接收到的目标视频数据写入像素单元中，以驱动显示面板31播放四路目标视频数据所对一个完整的、具有16K分辨率的视频画面。
上文所述的像素单元阵列分布在显示区311内，并且，对于16K显示模组1而言，显示区311包含15360列像素，并且，每一列包含8640个像素单元。
相较于现有技术，本实施例提供的视频播放系统（图3）通过四个8K播放器4分别对四份8K视频源进行解码和转码处理，并同步输出四路目标视频数据至16K显示模组3，使得16K显示模组3能够播放完整的并且具有真实的16K分辨率的视频图像，保证了用户的观看体验。
实施例二、
在本实施例中，示例性地，所述多个播放模块2为四个播放模块7；所述第一分辨率是8K分辨率，所述第二分辨率是16K分辨率。并且，本实施例提供的显示模组6的显示分辨率为16K，播放模块7能够处理画面分辨率为8K的视频源。
具体地，显示模组6的显示区611被划分为如图6所示的四个区域：第一显示分区、第二显示分区、第三显示分区和第四显示分区。每个播放模块7包括如图7所示的第一处理单元71和第二处理单元72。
四个播放模块7中的第一处理单元71同步接收画面分辨率为8K的视频源并各自对所接收到的视频源进行解码。并且，每个播放模块7中的第一处理单元71在向第二处理单元72输出解码得到的视频数据时，能够区分视频数据中的奇数列数据和偶数列数据进行输出。第二处理单元72能够对接收到的多路奇数列数据或多路偶数列数据进行转码和整合，以输出一路目标视频数据。四个播放模块7将各自生成的目标视频数据同步输出至16K显示模组6。
具体地，如图8所示，第一播放模块的第一处理单元接收画面分辨率均为8K的第一视频源和第二视频源，并对所述第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，随之将第一视频数据和第二视频数据中的奇数列数据输出至第一播放模块的第二处理单元。第二播放模块的第一处理单元接收画面分辨率均为8K的第三视频源和第四视频源，并对第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，随之将所述第三视频数据和第四视频数据中的奇数列数据输出至第二播放模块的第二处理单元。第三播放模块的第一处理单元接收画面分辨率均为8K的第一视频源和第二视频源，并对所述第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，随之将所述第一视频数据和第二视频数据中的偶数列数据输出至所述第三播放模块的第二处理单元。第四播放模块的第一处理单元接收画面分辨率均为8K的第三视频源和第四视频源，并对所述第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，随之将所述第三视频数据和第四视频数据中的偶数列数据输出至所述第四播放模块的第二处理单元。
随后，第一播放模块的第二处理单元将接收到的两路奇数列视频数据进行转码，并将所述两路奇数列视频数据整合成第一路目标视频数据；第二播放模块的第二处理单元将接收到的两路奇数列视频数据进行转码，并将所述两路奇数列视频数据整合成第二路目标视频数据；第三播放模块的第二处理单元将接收到的两路偶数列视频数据进行转码，并将所述两路偶数列视频数据整合成第三路目标视频数据；第四播放模块的第二处理单元将接收到的两路偶数列视频数据进行转码，并将所述两路偶数列视频数据整合成第四路目标视频数据；四个播放模块的第二处理单元随后将各自生成的目标视频数据同步输出至显示模组6。
并且，所述第一路目标视频数据对应于显示模组6的第一和第二显示分区内的奇数列像素，所述第二路目标视频数据对应于显示模组6的第三和第四显示分区内的奇数列像素，所述第三路目标视频数据对应于显示模组6的第一和第二显示分区内的偶数列像素，所述第四路目标视频数据对应于显示模组6的第三和第四显示分区内的偶数列像素。
本申请实施例提供的视频播放系统，在输出目标视频数据的过程中，通过上述区分奇偶列的输出方式来实现显示面板61的奇数列像素和偶数列像素的交叉驱动。
具体地，时序控制模组72中的时序控制单元721接收该四路目标视频数据，并按照预设的格式要求和时序要求将目标视频数据输出至显示面板61。显示面板61中的栅极驱动集成电路根据预设的时序要求逐列扫描各显示分区内的像素单元阵列，源极驱动集成电路将相应的目标视频数据写入各个像素单元中，以驱动显示面板61播放完整的、画面分辨率为16K的视频图像。
由上可见，本实施例提供的视频播放系统在视频源处理与视频数据传输方面具有较高的灵活性，如视频数据的输出形式可以根据显示模组中驱动集成电路的结构以及驱动时序的要求进行相应的调整。
另一方面，本申请提供了一种视频播放方法，所述方法包括：分别对多个具有第一分辨率的视频源进行解码和转码，以生成多路目标视频数据；根据所述多路目标视频数据播放具有第二分辨率的视频图像。
以下结合实施例三和实施例四对该视频播放方法进行详细说明。
实施例三、
如图9所示，本实施例提供的视频播放方法包括以下步骤：
S910：分别对四个具有第一分辨率的视频源进行解码和转码，以生成四路目标视频数据；
S920：根据所述四路目标视频数据播放具有第二分辨率的视频图像。
在本实施例中，第一分辨率为8K，第二分辨率为16K，并且，S910具体包括如图9所示的如下步骤：
S911：
接收具有第一分辨率的第一视频源，并对第一视频源进行解码和转码以生成第一路目标视频数据；
接收具有第一分辨率的第二视频源，并对第二视频源进行解码和转码以生成第二路目标视频数据；
接收具有第一分辨率的第三视频源，并对第三视频源进行解码和转码以生成第三路目标视频数据；
接收具有第一分辨率的第四视频源，并对第四视频源进行解码和转码以生成第四路目标视频数据。
根据S911中生成的第一、第二、第三和第四路目标视频数据继续执行S920，以播放完整的并且画面分辨率为16K的视频图像。
相较于现有技术，本实施例提供的视频播放方法通过分别对四份画面分辨率为8K的视频源进行解码和转码处理，并同步输出四路画面分辨率为8K的目标视频数据，以驱动外部显示模组播放完整的并且具有真实的16K分辨率的视频图像。采用该视频播放方法可以保障用户的观看体验。
实施例四、
如图10所示，本实施例提供的视频播放方法包括以下步骤：
S1010：分别对四路具有第一分辨率的视频源进行解码和转码，以生成四路目标视频数据；
S1020：根据所述四路目标视频数据播放具有第二分辨率的视频图像。
在本实施例中，将同步输入的四份的视频源，分别记为：第一视频源、第二视频源、第三视频源和第四视频源。并且，每个视频源的画面分辨率均为8K（即第一分辨率），根据这四组视频源所对应的目标视频数据，可以实现画面分辨率为16K（即第二分辨率）的视频图像的播放。
具体地，S1010包括如图10所示的如下步骤：
S1011：
接收第一视频源和第二视频源，并对第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，并获取第一视频数据和第二视频数据中的奇数列数据；
接收第三视频源和第四视频源，并对第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，并获取第三视频数据和第四视频数据中的奇数列数据；
接收第一视频源和第二视频源，并对第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，并获取第一视频数据和第二视频数据中的偶数列数据；
接收第三视频源和第四视频源，并对第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，并获取第三视频数据和第四视频数据中的偶数列数据。
S1012：
对所述第一视频数据和第二视频数据中的奇数列数据进行转码和整合，以得到第一路目标视频数据；
对所述第三视频数据和第四视频数据中的奇数列数据进行转码和整合，以得到第二路目标视频数据；
对所述第一视频数据和第二视频数据中的偶数列数据进行转码和整合，以得到第三路目标视频数据；
对所述第三视频数据和第四视频数据中的偶数列数据进行转码和整合，以得到第四路目标视频数据。
根据S1012中生成的第一、第二、第三和第四路目标视频数据继续执行S1020，以播放完整的并且画面分辨率为16K的视频图像。
本实施例提供的视频播放方法，在输出目标视频数据的过程，能够区分视频数据中的奇数列数据和偶数列数据，还能够对多路的奇数列数据或偶数列数据进行整合，以获得只包含奇数列数据或偶数列数据的目标视频数据，用以驱动外部显示模组实现奇数列和偶数列的交叉驱动。
本领域普通技术人员应当理解，上述视频播放方法实施例中的全部或部分流程，可以通过计算机程序指令相关的硬件和/或软件来实现。所述计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序被执行时，可执行上述各方法实施例中的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、增强型SDRAM(ESDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)以及存储器总线动态RAM(RDRAM)等。
又一方面，本申请还提供了一种视频播放组件，所述视频播放组件包括多个播放模块，每个所述播放模块均与外部显示模组电连接。其中，所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组，以使所述显示模组根据所述多路目标视频数据播放具有第二分辨率的视频图像。
示例性地，在本申请所公开的视频播放组件中，每个播放模块包括第一处理单元和第二处理单元。其中，所述第一处理单元用于对所述具有第一分辨率的视频源进行解码，并输出第一格式的视频数据至所述第二处理单元，所述第二处理单元用于对所述第一格式的视频数据进行转码，并输出第二格式的所述目标视频数据至所述显示模组。本申请所公开的视频播放组件中的播放模块的功能和工作原理与前面结合实施例一及实施例二所描述的播放模块的功能和工作原理相同或相似，在此不再赘述。
需要说明的是，上述实施例中关于部件结构、信号输出关系、显示区的划分方式等的描述仅作为示例，并不应构成对本申请所提供的技术方案的限制。例如，驱动集成电路在显示面板中的位置需要根据显示产品的类别、尺寸、性能要求等规格进行适当的调整。又如，播放器与显示模组之间的视频数据的传输方式也应该根据显示模组预设的驱动要求等进行调整。再如，显示分区的数量、尺寸并不限于上述实施例，当播放器对视频源的处理能力、显示区尺寸或外形轮廓等发生变化时，显示分区的划分方式以及各显示分区所对应的视频源的内容应当作出相应的调整。
可以理解的是，对本领域普通技术人员来说，可以根据本申请的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本申请所附的权利要求的保护范围

Claims (20)

  1. 一种视频播放系统，其中，包括：多个播放模块和一个显示模组，其中，每个所述播放模块均与所述显示模组电连接；
    所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组；
    所述显示模组根据从所述多个播放模块接收到的多路目标视频数据播放具有第二分辨率的视频图像。
  2. 根据权利要求1所述的视频播放系统，其中，所述多个播放模块包括四个播放模块，并且所述显示模组根据从所述四个播放模块接收到的四路目标视频数据播放所述具有第二分辨率的视频图像。
  3. 根据权利要求2所述的视频播放系统，其中，每个所述播放模块包括第一处理单元和第二处理单元；其中，
    所述第一处理单元用于对所述具有第一分辨率的视频源进行解码，并输出第一格式的视频数据至所述第二处理单元；
    所述第二处理单元用于对所述第一格式的视频数据进行转码，并输出第二格式的所述目标视频数据至所述显示模组。
  4. 根据权利要求3所述的视频播放系统，其中，所述四路目标视频数据分别对应所述显示模组的四个显示分区。
  5. 根据权利要求4所述的视频播放系统，其中，
    所述四个播放模块中的第一播放模块接收具有第一分辨率的第一视频源，并对所述第一视频源进行解码和转码以生成第一路目标视频数据；
    所述四个播放模块中的第二播放模块接收具有第一分辨率的第二视频源，并对所述第二视频源进行解码和转码以生成第二路目标视频数据；
    所述四个播放模块中的第三播放模块接收具有第一分辨率的第三视频源，并对所述第三视频源进行解码和转码以生成第三路目标视频数据；
    所述四个播放模块中的第四播放模块接收具有第一分辨率的第四视频源，并对所述第四视频源进行解码和转码以生成第四路目标视频数据；
    所述四个播放模块随后将各自生成的目标视频数据同步输出至所述显示模组。
  6. 根据权利要求3所述的视频播放系统，其中，
    所述四个播放模块中的第一播放模块的第一处理单元接收具有第一分辨率的第一视频源和第二视频源，并对所述第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，随之将所述第一视频数据和第二视频数据中的奇数列数据输出至所述第一播放模块的第二处理单元；
    所述四个播放模块中的第二播放模块的第一处理单元接收具有第一分辨率的第三视频源和第四视频源，并对所述第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，随之将所述第三视频数据和第四视频数据中的奇数列数据输出至所述第二播放模块的第二处理单元；
    所述四个播放模块中的第三播放模块的第一处理单元接收具有第一分辨率的第一视频源和第二视频源，并对所述第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，随之将所述第一视频数据和第二视频数据中的偶数列数据输出至所述第三播放模块的第二处理单元；
    所述四个播放模块中的第四播放模块的第一处理单元接收具有第一分辨率的第三视频源和第四视频源，并对所述第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，随之将所述第三视频数据和第四视频数据中的偶数列数据输出至所述第四播放模块的第二处理单元。
  7. 根据权利要求6所述的视频播放系统，其中，
    所述四个播放模块中的第一播放模块的第二处理单元将接收到的两路奇数列视频数据进行转码，并将所述两路奇数列视频数据整合成第一路目标视频数据；
    所述四个播放模块中的第二播放模块的第二处理单元将接收到的两路奇数列视频数据进行转码，并将所述两路奇数列视频数据整合成第二路目标视频数据；
    所述四个播放模块中的第三播放模块的第二处理单元将接收到的两路偶数列视频数据进行转码，并将所述两路偶数列视频数据整合成第三路目标视频数据；
    所述四个播放模块中的第四播放模块的第二处理单元将接收到的两路偶数列视频数据进行转码，并将所述两路偶数列视频数据整合成第四路目标视频数据；
    所述四个播放模块的第二处理单元随后将各自生成的目标视频数据同步输出至所述显示模组。
  8. 根据权利要求7所述的视频播放系统，其中，
    所述第一路目标视频数据对应于所述显示模组的第一和第二显示分区内的奇数列像素，所述第二路目标视频数据对应于所述显示模组的第三和第四显示分区内的奇数列像素，所述第三路目标视频数据对应于所述显示模组的第一和第二显示分区内的偶数列像素，所述第四路目标视频数据对应于所述显示模组的第三和第四显示分区内的偶数列像素。
  9. 根据权利要求1所述的视频播放系统，其中，所述显示模组包括显示面板和时序控制模组；其中，
    所述显示面板包括端子区，所述端子区内设置有导电端子，所述时序控制模组通过所述导电端子电连接至所述显示面板。
  10. 根据权利要求9所述的视频播放系统，其中，所述时序控制模组至少包括一个时序控制单元，用于接收所述四个播放模块输出的目标视频数据，并将所述目标视频数据按照预设的时序输出至所述显示面板。
  11. 根据权利要求10所述的视频播放系统，其中，所述显示面板还包括显示区和外围区；其中，
    所述外围区设置有驱动电路，用于将所述时序控制单元输入的目标视频数据写入以阵列方式分布在所述显示区内的像素单元中，以驱动所述显示面板播放所述具有第二分辨率的视频图像。
  12. 根据权利要求11所述的视频播放系统，其中，所述驱动集成电路包括栅极驱动集成电路，用于控制所述像素单元的薄膜晶体管的开启。
  13. 根据权利要求11所述的视频播放系统，其中，所述驱动集成电路还包括源极驱动集成电路；当所述像素单元的薄膜晶体管为开启状态时，所述源极驱动集成电路用于将所述目标视频数据写入所述像素单元中。
  14. 根据权利要求1所述的视频播放系统，其中，所述第一分辨率是8K分辨率，所述第二分辨率是16K分辨率。
  15. 根据权利要求3所述视频播放系统，其中，所述第一格式为DVI格式，所述第二格式为VBO格式。
  16. 一种视频播放方法，其中，包括：
    分别对多个具有第一分辨率的视频源进行解码和转码，以生成多路目标视频数据；
    根据所述多路目标视频数据播放具有第二分辨率的视频图像。
  17. 根据权利要求16所述的视频播放方法，其中，所述多个具有第一分辨率的视频源包括四个具有第一分辨率的视频源，并且所述多路目标视频数据包括四路目标视频数据。
  18. 根据权利要求16所述的视频播放方法，其中，所述第一分辨率是8K分辨率，所述第二分辨率是16K分辨率。
  19. 一种视频播放组件，其中，所述视频播放组件包括多个播放模块，每个所述播放模块均与外部显示模组电连接；
    其中，所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组，以使所述显示模组根据所述多路目标视频数据播放具有第二分辨率的视频图像。
  20. 根据权利要求19所述的视频播放组件，其中，每个所述播放模块包括第一处理单元和第二处理单元；其中，
    所述第一处理单元用于对所述具有第一分辨率的视频源进行解码，并输出第一格式的视频数据至所述第二处理单元；
    所述第二处理单元用于对所述第一格式的视频数据进行转码，并输出第二格式的所述目标视频数据至所述显示模组。
PCT/CN2021/100818 2021-05-20 2021-06-18 视频播放系统、组件及方法 WO2022241892A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/599,527 US11694655B2 (en) 2021-05-20 2021-06-18 Video play system, video play device, and video play method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110554006.3A CN113344781B (zh) 2021-05-20 2021-05-20 视频播放系统、组件及方法
CN202110554006.3 2021-05-20

Publications (1)

Publication Number Publication Date
WO2022241892A1 true WO2022241892A1 (zh) 2022-11-24

Family

ID=77470265

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/100818 WO2022241892A1 (zh) 2021-05-20 2021-06-18 视频播放系统、组件及方法

Country Status (2)

Country Link
CN (1) CN113344781B (zh)
WO (1) WO2022241892A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349820A (zh) * 2007-07-20 2009-01-21 胜华科技股份有限公司 数据驱动器及应用其的液晶显示器
CN104219527A (zh) * 2014-09-19 2014-12-17 广州盈可视电子科技有限公司 面向嵌入式设备的4k超高清视频的编码方法和系统
CN110493626A (zh) * 2019-09-10 2019-11-22 海信集团有限公司 视频数据处理方法及装置
CN111447394A (zh) * 2020-03-05 2020-07-24 视联动力信息技术股份有限公司 一种视频数据的处理方法、电子设备和存储介质
WO2020189817A1 (ko) * 2019-03-19 2020-09-24 전자부품연구원 타일 기반 스트리밍을 위한 분할영상 분산 디코딩 방법 및 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104836974B (zh) * 2015-05-06 2019-09-06 京东方科技集团股份有限公司 视频播放器、显示装置、视频播放系统和视频播放方法
CN204906556U (zh) * 2015-09-24 2015-12-23 京东方科技集团股份有限公司 视频信号转换装置以及显示系统
CN105681720B (zh) * 2016-03-18 2019-04-16 青岛海信电器股份有限公司 视频播放的处理方法及装置
CN108924621B (zh) * 2018-07-12 2019-10-29 深圳创维－Rgb电子有限公司 显示方法、装置以及电视机、存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349820A (zh) * 2007-07-20 2009-01-21 胜华科技股份有限公司 数据驱动器及应用其的液晶显示器
CN104219527A (zh) * 2014-09-19 2014-12-17 广州盈可视电子科技有限公司 面向嵌入式设备的4k超高清视频的编码方法和系统
WO2020189817A1 (ko) * 2019-03-19 2020-09-24 전자부품연구원 타일 기반 스트리밍을 위한 분할영상 분산 디코딩 방법 및 시스템
CN110493626A (zh) * 2019-09-10 2019-11-22 海信集团有限公司 视频数据处理方法及装置
CN111447394A (zh) * 2020-03-05 2020-07-24 视联动力信息技术股份有限公司 一种视频数据的处理方法、电子设备和存储介质

Also Published As

Publication number Publication date
CN113344781B (zh) 2023-12-05
CN113344781A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
US7030852B2 (en) Liquid crystal display unit having incoming pixel data rearrangement circuit
US8421791B2 (en) Liquid crystal display device
CN111510773A (zh) 一种分辨率调整方法、显示屏、计算机存储介质和设备
US11972711B2 (en) Display panel, drive method thereof and display apparatus
US20060212612A1 (en) I/O controller, signal processing system, and method of transferring data
TWI277050B (en) Drive circuit of electrooptical panel and electrooptical device and electronic device having the same
TWI415475B (zh) 圖像處理裝置及圖像處理方法
CN100446084C (zh) 画面数据传送方法、影像数据传送方法以及时序控制模块
WO2022241892A1 (zh) 视频播放系统、组件及方法
CN101252618B (zh) 一种实现画中画在手机流媒体中应用的方法
US20130321500A1 (en) Image processing method and image display system utilizing the same
US11694655B2 (en) Video play system, video play device, and video play method
KR20050050884A (ko) 신호 처리 장치 및 방법
WO2023092815A1 (zh) 一种多源输入的多屏幕拼接系统、方法及显示装置
US10672359B2 (en) Display driver, electro-optical device, and electronic apparatus
JPH11282437A (ja) 液晶表示パネルのインタフェース装置
CN114495855B (zh) 视频数据转换电路、方法及显示设备
WO2020022101A1 (ja) 画像処理装置および画像処理方法
US20090092376A1 (en) Video reproduction apparatus
CN100440951C (zh) 子母画面处理装置及其处理方法
US11490141B2 (en) Control signal transmission circuit and control signal receiving circuit for audio/video interface
CN1265262C (zh) 可降低计算机系统播放多媒体数据所消耗功率的方法
CN101882411A (zh) 带数字多媒体播放功能的液晶显示器
CN115550618A (zh) 控制传输电路、激光投影方法和装置
CN105376551A (zh) 一种基于立体影视播放装置的视频流实时翻转方法及系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21940341

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21940341

Country of ref document: EP

Kind code of ref document: A1