CN113344781B - 视频播放系统、组件及方法 - Google Patents

Abstract

本公开提供了一种视频播放系统、组件及方法，其中，所述视频播放系统包括：多个播放模块和一个显示模组，其中，每个所述播放模块均与所述显示模组电连接。所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组。所述显示模组根据从所述多个播放模块接收到的多路目标视频数据播放具有第二分辨率的视频图像。采用本公开提供的视频播放系统，可以使显示分辨率为16K的显示模组播放完整的并且具有真实的16K分辨率的视频图像，进而保证用户的观看体验。

Description

视频播放系统、组件及方法

技术领域

本公开涉及视频播放技术领域，具体涉及支持16K分辨率的视频播放系统、组件及方法。

背景技术

随着互联网技术和移动通信技术的飞速发展，世界进入全新的“信息时代”，信息内容日益丰富多彩，作为信息产业的重要构成部分，显示技术在信息技术的发展过程中一直起着十分重要的作用。如今，各式各样的显示设备出现在人们日常生活和工作的多个领域中，液晶显示技术作为已经成熟的第二代显示技术，在新一代显示技术日趋完善的过程中，也在精益求精，以将画质更加优良并且性能更加稳定可靠的液晶显示设备提供给用户。

显示设备所输出影像的画质主要受到显示设备的显示分辨率和视频源的画面分辨率的影响。一方面，显示分辨率决定显示设备在其可视界面上能够显示的像素的个数，显示分辨率的数值越大，显示设备所输出的影像的精确度越高。另一方面，对于高显示分辨率数值的显示设备，若要保证输出相应清晰度的影像，视频源也应当具备相应数值的画面分辨率。同时，显示设备还需要搭载能够处理该视频源的播放系统。

例如，现今市场上已经推出显示分辨率为7680×4320(8K)的显示设备(后文简称为：8K显示设备)，并且，该8K显示设备所搭载的播放系统能够对画面分辨率为7680×4320的视频源(后文简称为：8K视频源)进行解码并输出。但对于16K显示设备而言，由于缺少16K视频源和能够对16K视频源进行处理的播放器，因此，目前的播放器只能对8K及以下画面分辨率的视频源进行解码和转码处理，再将得到的视频数据进行放大或复制处理，以将8K分辨率转换成16K分辨率，最终将这种16K分辨率的视频数据输出至16K显示设备予以显示。可以理解的是，此时的画面质量既无法代表真实16K视频源所对应的画面质量，也无法代表16K显示设备的真实显示效果。

发明内容

本公开提供了一种视频播放系统、组件及方法，可以播放的并且画面分辨率为16K的视频图像，进而保证用户的观看体验。

一方面，本公开提供了一种视频播放系统，包括：多个播放模块和一个显示模组，其中，每个所述播放模块均与所述显示模组电连接。所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组。所述显示模组根据从所述多个播放模块接收到的多路目标视频数据播放具有第二分辨率的视频图像。

另一方面，本公开提供了一种视频播放方法，包括：分别对多个具有第一分辨率的视频源进行解码和转码，以生成多路目标视频数据；根据所述多路目标视频数据播放具有第二分辨率的视频图像。

又一方面，本公开提供了一种视频播放组件，包括：多个播放模块，每个所述播放模块均与外部显示模组电连接；其中，所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组，以使所述显示模组根据所述多路目标视频数据播放具有第二分辨率的视频图像。

示例性地，在上面所提供的方案中，所述第一分辨率是8K分辨率，所述第二分辨率是16K分辨率。

相较于现有技术中，本实施例提供的视频播放系统通过四个播放模块同步输出四路画面分辨率为8K的视频数据至显示分辨率为16K的显示模组，从而使得显示模组能够播放完整的并且具有真实的16K分辨率的视频画面，进而保证了用户的观看体验。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开实施例提供的视频播放系统的结构示意图；

图2是本公开实施例提供的播放模块的结构示意图；

图3是本公开实施例一提供的视频播放系统的结构示意图；

图4是本公开实施例一提供的8K播放器的结构示意图；

图5为本公开实施例一提供的四个8K播放器与16K显示模组之间的数据传输示意图；

图6为本公开实施例二提供的视频播放系统的结构示意图；

图7为本公开实施例二提供的播放模块的结构示意图；

图8为本公开实施例二提供的四个播放模块与显示模组之间的数据传输示意图；

图9为本公开实施例三提供的视频播放方法的步骤示意图；

图10为本公开实施例四提供的视频播放方法的步骤示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。在本公开中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

一方面，本公开提供了一种视频播放系统，该视频播放系统的结构如图1所示，包括一个显示模组1和多个播放模块2，其中，每个播放模块2均与显示模组1电连接。多个播放模块2同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，随后，多个播放模块2将各自生成的目标视频数据同步输出至显示模组1。显示模组1根据从多个播放模块2接收到的多路目标视频数据播放具有第二分辨率的视频图像。

在本公开的一些实施例中，每个播放模块2包括如图2所示的第一处理单元21和第二处理单元22。其中，第一处理单元21用于对具有第一分辨率的视频源进行解码，并输出第一格式的视频数据至第二处理单元22；第二处理单元22用于对所述第一格式的视频数据进行转码，并输出第二格式的所述目标视频数据至显示模组1。

以下结合实施例一和实施例二对本公开提供的视频播放系统进行示例性说明。

实施例一、

在本实施例中，示例性地，所述多个播放模块2包括四个播放模块；所述第一分辨率是指8K分辨率，所述第二分辨率是指16K分辨率。

并且，所述显示模组的显示分辨率为16K(本实施例用16K显示模组3表示)，所述四个播放模块均为图3中所示的8K播放器4，其最高能够处理画面分辨率为8K的视频源。具体地，16K显示模组3的显示区311被划分为如图3所示的四个区域：第一显示分区、第二显示分区、第三显示分区和第四显示分区。

四个8K播放器4同步接收画面分辨率为8K的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至16K显示模组3。

如图5所示，所述四路目标视频数据与16K显示模组3的四个显示分区之间为一一对应的关系，16K显示模组3根据该四路目标视频数据播放播放完整的、具有16K分辨率的视频图像。

具体地，第一8K播放器接收画面分辨率为8K的第一视频源，并对所述第一视频源进行解码和转码以生成第一路目标视频数据；第二8K播放器接收画面分辨率为8K的第二视频源，并对所述第二视频源进行解码和转码以生成第二路目标视频数据；第三8K播放器接收画面分辨率为8K的第三视频源，并对所述第三视频源进行解码和转码以生成第三路目标视频数据；第四8K播放器接收画面分辨率为8K的第四视频源，并对所述第四视频源进行解码和转码以生成第四路目标视频数据。四个8K播放器4随后将各自生成的目标视频数据同步输出至16K显示模组3。

在本实施例中，每个8K播放器4具有如图4所示的结构，包括第一处理单元41和第二处理单元42。

其中，第一处理单元41具体包括解码模块411、第一控制模块412和DVI(DigitalVisual Interface)接口413。在本实施例中，解码模块411为8K解码芯片，其能够对画面分辨率为8K的视频源进行解码；第一控制模块412为SOC(SystemOnChip)芯片，能够将解码得到的视频数据通过DVI接口413输出至第二处理单元42。

在本实施例中，第二处理单元42对接收到的DVI格式(第一格式)的视频数据进行转码处理，并将转码得到的目标视频数据通过VBO(V-By-One)接口425输出至16K显示模组3。

具体地，第二处理单元42包括输入处理模块421、数据暂存模块422、第二控制模块423、输出处理模块424、VBO接口425等。其中，输入处理模块421接收DVI格式的视频数据后，将相应的视频数据写入数据暂存模块422；第二控制模块423读取数据暂存模块422中的视频数据，并将视频数据写入输出处理模块424；输出处理模块424将接收到的视频数据转码成16K显示模组1能够接收的视频数据，并通过VBO接口425输出VBO格式(第二格式)的目标视频数据至16K显示模组3。

在本实施例中，16K显示模组3包括如图3所示的显示面板31和时序控制模组32。其中，显示面板31包括显示区311、外围区312和端子区313。时序控制模组32通过与端子区313中的导电端子的压接邦定(Bonding)作用与显示面板31形成电连接。

在本实施例中，时序控制模组32包括四个时序控制单元321，该四个时序控制单元321为集成在时序控制模组32上的时序控制芯片(TimmingControlIntegratedCircuit，英文缩写：TCONIC)，分别用来接收四个8K播放器4输入的四路VBO格式的目标视频数据，并将所述目标视频数据的格式转换成显示面板31能够接受的格式，并根据图5所示的各路目标视频数据与各显示分区之间的对应关系，将目标视频数据输出至显示面板31的驱动集成电路。

驱动集成电路通过阵列工艺设置在显示面板31的外围区312，并且，具体包括栅极驱动集成电路和源极驱动集成电路。其中，栅极驱动集成电路主要用于控制各显示分区内像素单元的薄膜晶体管的开启。源极驱动集成电路主要用于当像素单元的薄膜晶体管为开启状态时，将接收到的目标视频数据写入像素单元中，以驱动显示面板31播放四路目标视频数据所对一个完整的、具有16K分辨率的视频画面。

上文所述的像素单元阵列分布在显示区311内，并且，对于16K显示模组1而言，显示区311包含15360列像素，并且，每一列包含8640个像素单元。

相较于现有技术，本实施例提供的视频播放系统(图3)通过四个8K播放器4分别对四份8K视频源进行解码和转码处理，并同步输出四路目标视频数据至16K显示模组3，使得16K显示模组3能够播放完整的并且具有真实的16K分辨率的视频图像，保证了用户的观看体验。

实施例二、

在本实施例中，示例性地，所述多个播放模块2为四个播放模块7；所述第一分辨率是8K分辨率，所述第二分辨率是16K分辨率。并且，本实施例提供的显示模组6的显示分辨率为16K，播放模块7能够处理画面分辨率为8K的视频源。

具体地，显示模组6的显示区611被划分为如图6所示的四个区域：第一显示分区、第二显示分区、第三显示分区和第四显示分区。每个播放模块7包括如图7所示的第一处理单元71和第二处理单元72。

四个播放模块7中的第一处理单元71同步接收画面分辨率为8K的视频源并各自对所接收到的视频源进行解码。并且，每个播放模块7中的第一处理单元71在向第二处理单元72输出解码得到的视频数据时，能够区分视频数据中的奇数列数据和偶数列数据进行输出。第二处理单元72能够对接收到的多路奇数列数据或多路偶数列数据进行转码和整合，以输出一路目标视频数据。四个播放模块7将各自生成的目标视频数据同步输出至16K显示模组6。

具体地，如图8所示，第一播放模块的第一处理单元接收画面分辨率均为8K的第一视频源和第二视频源，并对所述第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，随之将第一视频数据和第二视频数据中的奇数列数据输出至第一播放模块的第二处理单元。第二播放模块的第一处理单元接收画面分辨率均为8K的第三视频源和第四视频源，并对第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，随之将所述第三视频数据和第四视频数据中的奇数列数据输出至第二播放模块的第二处理单元。第三播放模块的第一处理单元接收画面分辨率均为8K的第一视频源和第二视频源，并对所述第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，随之将所述第一视频数据和第二视频数据中的偶数列数据输出至所述第三播放模块的第二处理单元。第四播放模块的第一处理单元接收画面分辨率均为8K的第三视频源和第四视频源，并对所述第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，随之将所述第三视频数据和第四视频数据中的偶数列数据输出至所述第四播放模块的第二处理单元。

随后，第一播放模块的第二处理单元将接收到的两路奇数列视频数据进行转码，并将所述两路奇数列视频数据整合成第一路目标视频数据；第二播放模块的第二处理单元将接收到的两路奇数列视频数据进行转码，并将所述两路奇数列视频数据整合成第二路目标视频数据；第三播放模块的第二处理单元将接收到的两路偶数列视频数据进行转码，并将所述两路偶数列视频数据整合成第三路目标视频数据；第四播放模块的第二处理单元将接收到的两路偶数列视频数据进行转码，并将所述两路偶数列视频数据整合成第四路目标视频数据；四个播放模块的第二处理单元随后将各自生成的目标视频数据同步输出至显示模组6。

并且，所述第一路目标视频数据对应于显示模组6的第一和第二显示分区内的奇数列像素，所述第二路目标视频数据对应于显示模组6的第三和第四显示分区内的奇数列像素，所述第三路目标视频数据对应于显示模组6的第一和第二显示分区内的偶数列像素，所述第四路目标视频数据对应于显示模组6的第三和第四显示分区内的偶数列像素。

本公开实施例提供的视频播放系统，在输出目标视频数据的过程中，通过上述区分奇偶列的输出方式来实现显示面板61的奇数列像素和偶数列像素的交叉驱动。

具体地，时序控制模组72中的时序控制单元721接收该四路目标视频数据，并按照预设的格式要求和时序要求将目标视频数据输出至显示面板61。显示面板61中的栅极驱动集成电路根据预设的时序要求逐列扫描各显示分区内的像素单元阵列，源极驱动集成电路将相应的目标视频数据写入各个像素单元中，以驱动显示面板61播放完整的、画面分辨率为16K的视频图像。

由上可见，本实施例提供的视频播放系统在视频源处理与视频数据传输方面具有较高的灵活性，如视频数据的输出形式可以根据显示模组中驱动集成电路的结构以及驱动时序的要求进行相应的调整。

另一方面，本公开提供了一种视频播放方法，所述方法包括：分别对多个具有第一分辨率的视频源进行解码和转码，以生成多路目标视频数据；根据所述多路目标视频数据播放具有第二分辨率的视频图像。

以下结合实施例三和实施例四对该视频播放方法进行详细说明。

实施例三、

如图9所示，本实施例提供的视频播放方法包括以下步骤：

S910：分别对四个具有第一分辨率的视频源进行解码和转码，以生成四路目标视频数据；

S920：根据所述四路目标视频数据播放具有第二分辨率的视频图像。

在本实施例中，第一分辨率为8K，第二分辨率为16K，并且，S910具体包括如下步骤：

S911：

接收具有第一分辨率的第一视频源，并对第一视频源进行解码和转码以生成第一路目标视频数据；

接收具有第一分辨率的第二视频源，并对第二视频源进行解码和转码以生成第二路目标视频数据；

接收具有第一分辨率的第三视频源，并对第三视频源进行解码和转码以生成第三路目标视频数据；

接收具有第一分辨率的第四视频源，并对第四视频源进行解码和转码以生成第四路目标视频数据。

根据S911中生成的第一、第二、第三和第四路目标视频数据继续执行S920，以播放完整的并且画面分辨率为16K的视频图像。

相较于现有技术，本实施例提供的视频播放方法通过分别对四份画面分辨率为8K的视频源进行解码和转码处理，并同步输出四路画面分辨率为8K的目标视频数据，以驱动外部显示模组播放完整的并且具有真实的16K分辨率的视频图像。采用该视频播放方法可以保障用户的观看体验。

实施例四、

如图10所示，本实施例提供的视频播放方法包括以下步骤：

S1010：分别对四路具有第一分辨率的视频源进行解码和转码，以生成四路目标视频数据；

S1020：根据所述四路目标视频数据播放具有第二分辨率的视频图像。

在本实施例中，将同步输入的四份的视频源，分别记为：第一视频源、第二视频源、第三视频源和第四视频源。并且，每个视频源的画面分辨率均为8K(即第一分辨率)，根据这四组视频源所对应的目标视频数据，可以实现画面分辨率为16K(即第二分辨率)的视频图像的播放。

具体地，S1010包括如下步骤：

S1011：

接收第一视频源和第二视频源，并对第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，并获取第一视频数据和第二视频数据中的奇数列数据；

接收第三视频源和第四视频源，并对第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，并获取第三视频数据和第四视频数据中的奇数列数据；

接收第一视频源和第二视频源，并对第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，并获取第一视频数据和第二视频数据中的偶数列数据；

接收第三视频源和第四视频源，并对第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，并获取第三视频数据和第四视频数据中的偶数列数据。

S1012：

对所述第一视频数据和第二视频数据中的奇数列数据进行转码和整合，以得到第一路目标视频数据；

对所述第三视频数据和第四视频数据中的奇数列数据进行转码和整合，以得到第二路目标视频数据；

对所述第一视频数据和第二视频数据中的偶数列数据进行转码和整合，以得到第三路目标视频数据；

对所述第三视频数据和第四视频数据中的偶数列数据进行转码和整合，以得到第四路目标视频数据。

根据S1012中生成的第一、第二、第三和第四路目标视频数据继续执行S1020，以播放完整的并且画面分辨率为16K的视频图像。

本实施例提供的视频播放方法，在输出目标视频数据的过程，能够区分视频数据中的奇数列数据和偶数列数据，还能够对多路的奇数列数据或偶数列数据进行整合，以获得只包含奇数列数据或偶数列数据的目标视频数据，用以驱动外部显示模组实现奇数列和偶数列的交叉驱动。

本领域普通技术人员应当理解，上述视频播放方法实施例中的全部或部分流程，可以通过计算机程序指令相关的硬件和/或软件来实现。所述计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序被执行时，可执行上述各方法实施例中的流程。其中，本公开所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、增强型SDRAM(ESDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)以及存储器总线动态RAM(RDRAM)等。

又一方面，本申请还提供了一种视频播放组件，所述视频播放组件包括多个播放模块，每个所述播放模块均与外部显示模组电连接。其中，所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组，以使所述显示模组根据所述多路目标视频数据播放具有第二分辨率的视频图像。

示例性地，在本申请所公开的视频播放组件中，每个播放模块包括第一处理单元和第二处理单元。其中，所述第一处理单元用于对所述具有第一分辨率的视频源进行解码，并输出第一格式的视频数据至所述第二处理单元，所述第二处理单元用于对所述第一格式的视频数据进行转码，并输出第二格式的所述目标视频数据至所述显示模组。本申请所公开的视频播放组件中的播放模块的功能和工作原理与前面结合实施例一及实施例二所描述的播放模块的功能和工作原理相同或相似，在此不再赘述。

需要说明的是，上述实施例中关于部件结构、信号输出关系、显示区的划分方式等的描述仅作为示例，并不应构成对本公开所提供的技术方案的限制。例如，驱动集成电路在显示面板中的位置需要根据显示产品的类别、尺寸、性能要求等规格进行适当的调整。又如，播放器与显示模组之间的视频数据的传输方式也应该根据显示模组预设的驱动要求等进行调整。再如，显示分区的数量、尺寸并不限于上述实施例，当播放器对视频源的处理能力、显示区尺寸或外形轮廓等发生变化时，显示分区的划分方式以及各显示分区所对应的视频源的内容应当作出相应的调整。

以上对本公开实施例所提供的视频播放系统、组件及方法进行了详细介绍，本文中应用了具体个例对本公开的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本公开的方法及其核心思想；同时，对于本领域的技术人员，依据本公开的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本公开的限制。

Claims (18)

1.一种视频播放系统，其特征在于，包括：多个播放模块和一个显示模组，其中，每个所述播放模块均与所述显示模组电连接；

所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组；

所述显示模组根据从所述多个播放模块接收到的多路目标视频数据播放具有第二分辨率的视频图像；

其中，每个所述播放模块包括第一处理单元和第二处理单元；所述第一处理单元和所述第二处理单元通过DVI接口连接，所述第二处理单元通过VBO接口与所述显示模组连接。

2.根据权利要求1所述的视频播放系统，其特征在于，所述多个播放模块包括四个播放模块，并且所述显示模组根据从四个所述播放模块接收到的四路目标视频数据播放所述具有第二分辨率的视频图像。

3.根据权利要求2所述的视频播放系统，其特征在于，

所述第一处理单元用于对所述具有第一分辨率的视频源进行解码，并输出第一格式的视频数据至所述第二处理单元；

所述第二处理单元用于对所述第一格式的视频数据进行转码，并输出第二格式的所述目标视频数据至所述显示模组。

4.根据权利要求3所述的视频播放系统，其特征在于，所述四路目标视频数据分别对应所述显示模组的四个显示分区。

5.根据权利要求4所述的视频播放系统，其特征在于，

四个所述播放模块中的第一播放模块接收具有第一分辨率的第一视频源，并对所述第一视频源进行解码和转码以生成第一路目标视频数据；

四个所述播放模块中的第二播放模块接收具有第一分辨率的第二视频源，并对所述第二视频源进行解码和转码以生成第二路目标视频数据；

四个所述播放模块中的第三播放模块接收具有第一分辨率的第三视频源，并对所述第三视频源进行解码和转码以生成第三路目标视频数据；

四个所述播放模块中的第四播放模块接收具有第一分辨率的第四视频源，并对所述第四视频源进行解码和转码以生成第四路目标视频数据；

四个所述播放模块随后将各自生成的目标视频数据同步输出至所述显示模组。

6.根据权利要求3所述的视频播放系统，其特征在于，

四个所述播放模块中的第一播放模块的第一处理单元接收具有第一分辨率的第一视频源和第二视频源，并对所述第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，随之将所述第一视频数据和第二视频数据中的奇数列数据输出至所述第一播放模块的第二处理单元；

四个所述播放模块中的第二播放模块的第一处理单元接收具有第一分辨率的第三视频源和第四视频源，并对所述第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，随之将所述第三视频数据和第四视频数据中的奇数列数据输出至所述第二播放模块的第二处理单元；

四个所述播放模块中的第三播放模块的第一处理单元接收具有第一分辨率的第一视频源和第二视频源，并对所述第一视频源和第二视频源进行解码以得到第一视频数据和第二视频数据，随之将所述第一视频数据和第二视频数据中的偶数列数据输出至所述第三播放模块的第二处理单元；

四个所述播放模块中的第四播放模块的第一处理单元接收具有第一分辨率的第三视频源和第四视频源，并对所述第三视频源和第四视频源进行解码以得到第三视频数据和第四视频数据，随之将所述第三视频数据和第四视频数据中的偶数列数据输出至所述第四播放模块的第二处理单元。

7.根据权利要求6所述的视频播放系统，其特征在于，

四个所述播放模块中的第一播放模块的第二处理单元将接收到的两路奇数列视频数据进行转码，并将所述两路奇数列视频数据整合成第一路目标视频数据；

四个所述播放模块中的第二播放模块的第二处理单元将接收到的两路奇数列视频数据进行转码，并将所述两路奇数列视频数据整合成第二路目标视频数据；

四个所述播放模块中的第三播放模块的第二处理单元将接收到的两路偶数列视频数据进行转码，并将所述两路偶数列视频数据整合成第三路目标视频数据；

四个所述播放模块中的第四播放模块的第二处理单元将接收到的两路偶数列视频数据进行转码，并将所述两路偶数列视频数据整合成第四路目标视频数据；

四个所述播放模块的第二处理单元随后将各自生成的目标视频数据同步输出至所述显示模组。

8.根据权利要求7所述的视频播放系统，其特征在于，

所述第一路目标视频数据对应于所述显示模组的第一和第二显示分区内的奇数列像素，所述第二路目标视频数据对应于所述显示模组的第三和第四显示分区内的奇数列像素，所述第三路目标视频数据对应于所述显示模组的第一和第二显示分区内的偶数列像素，所述第四路目标视频数据对应于所述显示模组的第三和第四显示分区内的偶数列像素。

9.根据权利要求1所述的视频播放系统，其特征在于，所述显示模组包括显示面板和时序控制模组；其中，

所述显示面板包括端子区，所述端子区内设置有导电端子，所述时序控制模组通过所述导电端子电连接至所述显示面板。

10.根据权利要求9所述的视频播放系统，其特征在于，所述时序控制模组至少包括一个时序控制单元，用于接收四个所述播放模块输出的目标视频数据，并将所述目标视频数据按照预设的时序输出至所述显示面板。

11.根据权利要求10所述的视频播放系统，其特征在于，所述显示面板还包括显示区和外围区；其中，

所述外围区设置有驱动电路，用于将所述时序控制单元输入的目标视频数据写入以阵列方式分布在所述显示区内的像素单元中，以驱动所述显示面板播放所述具有第二分辨率的视频图像。

12.根据权利要求1所述的视频播放系统，其特征在于，所述第一分辨率是8K分辨率，所述第二分辨率是16K分辨率。

13.根据权利要求3所述视频播放系统，其特征在于，所述第一格式为DVI格式，所述第二格式为VBO格式。

14.一种视频播放方法，其特征在于，包括：

分别对多个具有第一分辨率的视频源进行解码，并输出的多个DVI格式的视频数据；分别对各所述DVI格式的视频数据进行转码，以生成VBO格式的多路目标视频数据；

根据所述多路目标视频数据播放具有第二分辨率的视频图像。

15.根据权利要求14所述的视频播放方法，其特征在于，所述多个具有第一分辨率的视频源包括四个具有第一分辨率的视频源，并且所述多路目标视频数据包括四路目标视频数据。

16.根据权利要求14所述的视频播放方法，其特征在于，所述第一分辨率是8K分辨率，所述第二分辨率是16K分辨率。

17.一种视频播放组件，其特征在于，所述视频播放组件包括多个播放模块，每个所述播放模块均与外部显示模组电连接；

其中，所述多个播放模块同步接收具有第一分辨率的视频源并各自对所接收到的视频源进行解码和转码以生成目标视频数据，并将各自生成的目标视频数据同步输出至所述显示模组，以使所述显示模组根据多路所述目标视频数据播放具有第二分辨率的视频图像；

每个所述播放模块包括第一处理单元和第二处理单元，所述第一处理单元和所述第二处理单元通过DVI接口连接，所述第二处理单元通过VBO接口与所述显示模组连接。

18.根据权利要求17所述的视频播放组件，其特征在于，

所述第一处理单元用于对所述具有第一分辨率的视频源进行解码，并输出第一格式的视频数据至所述第二处理单元；

所述第二处理单元用于对所述第一格式的视频数据进行转码，并输出第二格式的所述目标视频数据至所述显示模组。