WO2022225279A1 - 발광 소자 및 이를 포함하는 디스플레이 장치 - Google Patents

발광 소자 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2022225279A1
WO2022225279A1 PCT/KR2022/005542 KR2022005542W WO2022225279A1 WO 2022225279 A1 WO2022225279 A1 WO 2022225279A1 KR 2022005542 W KR2022005542 W KR 2022005542W WO 2022225279 A1 WO2022225279 A1 WO 2022225279A1
Authority
WO
WIPO (PCT)
Prior art keywords
led stack
led
light emitting
stacks
stack
Prior art date
Application number
PCT/KR2022/005542
Other languages
English (en)
French (fr)
Inventor
장성규
류용우
이섬근
김차이
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Publication of WO2022225279A1 publication Critical patent/WO2022225279A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0512—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08153—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/08155—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H01L2224/83931—Reshaping by chemical means, e.g. etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Definitions

  • the present disclosure relates to a light emitting device and a display device including the same.
  • a light emitting device is a semiconductor device using a light emitting diode, which is an inorganic light source, and is used in various fields such as display devices, vehicle lamps, and general lighting.
  • Light emitting diodes have long lifespan, low power consumption, and fast response speed, so they are rapidly replacing existing light sources.
  • a conventional light emitting diode has been mainly used as a backlight light source in a display device.
  • a display device that directly implements an image using a light emitting diode has been developed. Such displays are also referred to as micro LED displays.
  • a display device generally implements various colors using a mixed color of blue, green, and red.
  • a display device includes a plurality of pixels to implement various images, and each pixel includes blue, green, and red sub-pixels. A color of a specific pixel is determined through the color of these sub-pixels, and an image is implemented by a combination of these pixels.
  • micro LEDs are arranged on a plane corresponding to each sub-pixel, and a large number of micro LEDs are mounted on one substrate.
  • the micro LED is very small at 200 ⁇ m or less and further 100 ⁇ m or less, so that the effective light emitting area is limited.
  • electrodes for electrical connection are essential to a light emitting device having a small size, thereby reducing a light emitting area, thereby causing loss of luminance.
  • An object of the present disclosure is to provide a light emitting device having a novel structure capable of alleviating a reduction in a light emitting area generated for electrical connection, and a display device including the same.
  • Another problem to be solved by the present disclosure is to provide a light emitting device capable of increasing light extraction efficiency and a display device including the same.
  • a light emitting device includes a first LED stack, a second LED stack disposed on the first LED stack, a third LED stack disposed on the second LED stack, and the first , a common electrode electrically connected to the first conductivity type semiconductor layer of each of the second and third LED stacks, wherein the common electrode is a step difference in at least one of the first, second and third LED stacks may include.
  • the first, second and third LED stacks may emit light of different wavelengths.
  • the first, second and third LED stacks may emit blue light, green light, and red light, respectively.
  • An effective emission area of the first LED stack may be greater than an effective emission area of the second and third LED stacks, and an effective emission area of the second LED stack may be greater than an effective emission area of the third LED stack.
  • Each of the first, second and third LED stacks may have texturing on one surface thereof.
  • the light emitting device may further include a first connection electrode, a second connection electrode, and a third connection electrode in electrical contact with each of the second conductivity-type semiconductor layers of the first, second, and third LED stacks.
  • the width of the first and second connection electrodes may decrease from the first LED stack toward the third LED stack.
  • the minimum widths of the first, second, and third connection electrodes may all have the same width.
  • the common electrode may include a plurality of sub-electrodes, and the plurality of sub-electrodes may be positioned on the same axis.
  • An outer surface from the first LED stack to the third LED stack may be located on the same line.
  • a light emitting device includes a first LED stack, a second LED stack disposed on the first LED stack, a third LED stack disposed on the second LED stack, and the first , a common electrode electrically connected to the first conductivity-type semiconductor layer of each of the second and third LED stacks, wherein the second and third LED stacks are recessed inward than the outer periphery of the first LED stack, An insulating layer in which the second LED stack is recessed and exposed may include an upper surface of the first LED stack around the second LED stack.
  • the light emitting device may further include material layers disposed on each side and exposed top surface of the first, second, and third LED stacks, and the material layers may be formed by different processes.
  • It may further include a reflective layer disposed on each side of the first, second and third LED stacks.
  • the light emitting device may further include an insulating layer interposed between each side of the first, second, and third LED stacks and the reflective layer.
  • the width of the LED stack may become narrower toward the third LED stack from the first LED stack.
  • a width of the first LED stack may be greater than a width of the second and third LED stacks, and a width of the second LED stack may be greater than a width of the third LED stack.
  • An effective emission area of the first LED stack may be greater than an effective emission area of the second and third LED stacks, and an effective emission area of the second LED stack may be greater than an effective emission area of the third LED stack.
  • the common electrode may pass through at least one of the first, second, and third LED stacks.
  • the common electrode may include a step in at least one of the first, second, and third LED stacks.
  • the minimum width of the common electrode may be 1/3 times the maximum width.
  • FIG. 1 is a schematic plan view for explaining a display device according to an embodiment of the present disclosure.
  • FIG. 2A is a schematic plan view for explaining a light emitting device according to an embodiment of the present disclosure.
  • Fig. 2B is a schematic cross-sectional view taken along line A-A' of Fig. 2A;
  • 3A, 3B, 3C, 4A, 4B, 4C, 4D, 4E, 4F, 5A, and 5B are a process of manufacturing the light emitting device of FIG. 2A according to an embodiment of the present disclosure; are cross-sectional views showing
  • 6A is a schematic cross-sectional view for explaining a light emitting device according to another embodiment of the present disclosure.
  • 6B is a schematic plan view for explaining a light emitting device according to another embodiment of the present disclosure.
  • Fig. 6C is a schematic cross-sectional view taken along line B-B' in Fig. 6B;
  • FIG. 7 is a schematic cross-sectional view for explaining a light emitting device according to another embodiment of the present disclosure.
  • FIG. 1 is a schematic plan view of a display device according to an embodiment of the present disclosure
  • a display device may include a panel substrate 101 and a plurality of light emitting devices 100 .
  • the panel substrate 101 may be formed of a material such as polyimide (PI), FR-4 glass epoxy (FR4), glass, or the like, and may include a circuit for passive matrix driving or active matrix driving.
  • the panel substrate 101 may include wirings and resistors therein, and in another embodiment, the panel substrate 101 may include wirings, transistors, and capacitors.
  • the panel substrate 101 may have pads on its upper surface that can be electrically connected to an arranged circuit.
  • a plurality of light emitting devices 100 may be arranged on the panel substrate 101 . Each of the light emitting devices 100 may constitute one pixel.
  • the light emitting device 100 may have first, second, third and fourth bump pads 20 , 30 , 40 , and 50 electrically connected to the panel substrate 101 , and the light emitting devices 100 ) may be spaced apart from each other.
  • FIG. 2A is a schematic plan view of a light emitting device 100 according to an embodiment of the present disclosure
  • FIG. 2B is a cross-sectional view taken along line AA′ of FIG. 2A .
  • the light emitting device 100 includes first, second, third and fourth bump pads 20, 30, 40, 50, first, second and third LED stacks ( 21, 31, 41), first, second and third transparent electrodes 23, 33, 43, first, second and third protective layers 25, 35, 45, first, second and second 3 insulating layers 27 , 37 , 47 , first bonding layer 29 , second bonding layer 39 , connection electrodes 61a , 61b , 61c , 63a , 63b , 65a , and common electrodes 67a and 67b , 67c).
  • the first, second, third, and fourth bump pads 20 , 30 , 40 , and 50 are illustrated as being arranged on the upper surface of the light emitting device 100 , but the present invention is not limited thereto.
  • the first, second, third, and fourth bump pads 20 , 30 , 40 , and 50 are connection pads for supplying power to the light emitting device 100 from the outside, and their positions are not particularly limited.
  • the first, second, third, and fourth bump pads 20 , 30 , 40 , and 50 may be disposed on a lower surface or a side surface of the light emitting device 100 .
  • the first, second, third and fourth bump pads 20 , 30 , 40 , and 50 may be disposed on the third LED stack 41 , and the light emitting device 100 is formed on the panel substrate ( When disposed on the substrate 101 , the first, second, third, and fourth bump pads 20 , 30 , 40 , and 50 may be flip-bonded so as to be in contact with the pad positioned on the panel substrate 101 . Accordingly, light is emitted through the first, second, and third LED stacks 21, 31, and 41, and the first, second, third and fourth bump pads 20, 30, 40, 50 ) may support the first, second and third LED stacks 21 , 31 , 41 .
  • the first, second, third, and fourth bump pads 20 , 30 , 40 , and 50 may include a metal such as Cu, Ti, Ni, Ta, Pt, Pd, and Cr.
  • a multilayer solder barrier layer may be formed on the upper surfaces of the first, second, third, and fourth bump pads 20 , 30 , 40 , and 50 , for example, the first, second, third and fourth bump pads 20 , 30 , 40 , and 50 .
  • 4 Surface layers such as Au and Ag may be additionally formed on the surfaces of the bump pads 20 , 30 , 40 , and 50 .
  • the LED stacks 21 , 31 , 41 are arranged under the first, second, third and fourth bump pads 20 , 30 , 40 , 50 and the third, second and first LED stacks 41 , 31, 21) may be arranged in the order.
  • the second LED stack 31 may be bonded to the first LED stack 21
  • the third LED stack 41 may be bonded to the second LED stack 31 . Accordingly, the light emitting device 100 may have a single chip structure of a single pixel.
  • the LED stacks 21 , 31 , and 41 may emit light having a shorter wavelength as they are further disposed from the bump pads 20 , 30 , 40 , and 50 .
  • the first LED stack 21 may be a light emitting device emitting blue light
  • the second LED stack 31 may be a light emitting device emitting green light.
  • the third LED stack 41 may be a light emitting device emitting red light.
  • the first LED stack 21 and the second LED stack 31 may include a GaInN-based well layer
  • the third LED stack 41 may include a GaInP-based well layer.
  • the present disclosure is not limited thereto.
  • the first LED stack 21 may emit any one of red, green, and blue light
  • the second and third LED stacks 31 and 41 may emit different lights from the first LED stack 21 among red, green, and blue lights, respectively.
  • the second LED stack 31 may be disposed on the first LED stack 21
  • the third LED stack 41 may be disposed on the second LED stack 31 .
  • the third LED stack 41 since the third LED stack 41 emits light having a longer wavelength than the first and second LED stacks 21 and 31 , the third LED stack 41 generates The generated light may be emitted to the outside through the first and second LED stacks 21 and 31 .
  • the second LED stack 31 since the second LED stack 31 emits light having a longer wavelength than that of the first LED stack 21 , the light generated from the second LED stack 31 illuminates the first LED stack 21 . can be released to the outside.
  • the first LED stack 21 and the second LED stack 31 may be interchanged with each other. That is, the first LED stack 21 may be disposed on the second LED stack 31 , and the third LED stack 41 may be disposed on the first LED stack 21 . Accordingly, the light generated from the third LED stack 41 may be emitted to the outside through the first and second LED stacks 21 and 31 , and the light generated from the first LED stack 21 . may be emitted to the outside through the second LED stack 31 . Since the first LED stack 21 emits light of a shorter wavelength than the second LED stack 31 , a portion of the light generated by the second LED stack 31 may be absorbed by the second LED stack 31 . .
  • the luminance of the light emitted from the first LED stack 21 may be reduced.
  • the luminance of the light emitted from the second LED stack 31 may be increased.
  • the first LED stack 21 , the second LED stack 31 , and the third LED stack 41 include first conductive semiconductor layers 21a , 31a and 41a , second conductive semiconductor layers 21b and 31b , 41b), and an active layer (not shown) interposed between the first conductivity-type semiconductor layers 21a, 31a, and 41a and the second conductivity-type semiconductor layers 21b, 31b, and 41b, respectively.
  • the active layer may have a multi-quantum well structure.
  • the first conductivity type semiconductor layer 21a , 31a , 41a of each of the LED stacks 21 , 31 , 41 may be an n-type semiconductor layer, and the second conductivity type of each LED stack 21 , 31 , 41 .
  • the semiconductor layers 21b, 31b, and 41b may be p-type semiconductor layers.
  • the present embodiment is not limited thereto, and the first conductivity-type semiconductor layers 21a, 31a, and 41a of the LED stacks 21, 31 and 41 may be p-type semiconductor layers, and each LED stack 21,
  • the second conductivity-type semiconductor layers 21b, 31b, and 41b of 31 and 41 may be n-type semiconductor layers.
  • the first, second and third LED stacks 21 , 31 , 41 have respective first conductivity-type semiconductor layers 21a with surface texturing to improve light extraction efficiency. , 31a, 41a).
  • the surface texturing may be formed in a direction in which light generated from the first, second, and third LED stacks 21 , 31 , and 41 is extracted, but the present disclosure is not limited thereto.
  • the first LED stack 21 emits blue light
  • the blue light may have higher visibility than the red light or green light
  • the first LED stack 21 may include the second LED stack 31 and the third It may be formed to have higher luminous efficiency than the LED stack 41 .
  • the present disclosure is not limited thereto, and the first LED stack 21 may have a flat surface without surface texturing.
  • Each of the first, second, and third transparent electrodes 23 , 33 , 43 is formed of second conductivity-type semiconductor layers 21b , 31b , and 41b of each LED stack 21 , 31 , 41 to help current diffusion. and ohmic contact.
  • the conductive oxide layer for the first, second, and third transparent electrodes 23 , 33 , and 43 may include, for example, SnO 2 , InO 2 , ITO, ZnO, and IZO.
  • the first transparent electrode 23 may be disposed between the first LED stack 21 and the second LED stack 31 .
  • the first transparent electrode 23 may be disposed between the first LED stack 21 and the first protective layer 25 .
  • the first transparent electrode 23 may be in ohmic contact with the second conductivity-type semiconductor layer 21b of the first LED stack 21 .
  • the first transparent electrode 23 may include a metal layer or a conductive oxide layer that transmits red light and green light. In addition, the first transparent electrode 23 may transmit blue light.
  • the first transparent electrode 23 may include a metal layer or a conductive oxide layer such as an indium tin oxide (ITO) layer.
  • ITO indium tin oxide
  • the second transparent electrode 33 may be disposed between the second LED stack 31 and the third LED stack 41 .
  • the second transparent electrode 33 may be disposed between the second LED stack 31 and the second protective layer 35 .
  • the second transparent electrode 33 may be in ohmic contact with the second conductivity-type semiconductor layer 31b of the second LED stack 31 .
  • the second transparent electrode 33 may include a metal layer or a conductive oxide layer that transmits red light and green light.
  • the third transparent electrode 43 may be disposed on the third LED stack 41 .
  • the third transparent electrode 43 may be disposed between the third LED stack 41 and the third protective layer 45 .
  • the third transparent electrode 43 may be in ohmic contact with the second conductivity-type semiconductor layer 41b of the third LED stack 41 .
  • the third transparent electrode 43 may include a conductive oxide layer such as an indium tin oxide (ITO) layer, but may further include a reflective metal that reflects light generated from the third LED stack 41 . have.
  • the first protective layer 25 may be disposed on the first LED stack 21 , and in more detail, may be interposed between the first transparent electrode 23 and the first insulating layer 27 . .
  • the first protective layer 25 may have a plurality of openings. The openings may be formed to electrically connect to the first conductivity-type semiconductor layer 21a and the second conductivity-type semiconductor layer 21b of the first LED stack 21 , and specifically, the first transparent electrode ( 23) and at least a partial region of the first conductivity type semiconductor layer 21a may be exposed.
  • the first protective layer 25 may be a transparent insulating layer having a lower refractive index than that of the first LED stack 21 .
  • the first protective layer 25 When the first protective layer 25 is etched to expose the first conductivity-type semiconductor layer 21a of the first LED stack 21 , it may serve as a hard mask for etching in a vertical shape.
  • the second protective layer 35 may be disposed on the second LED stack 31 , and in more detail, may be interposed between the second transparent electrode 33 and the second insulating layer 37 .
  • the second passivation layer 35 may have a plurality of openings. The openings may be formed to electrically connect to the first conductivity-type semiconductor layers 21a and 31a and the second conductivity-type semiconductor layers 21b and 31b of the first and second LED stacks 21 and 31, , specifically, the first conductivity-type semiconductor layer 31a and the second transparent electrode 33 of the second LED stack 31 are exposed, and located on the same axis as the opening position of the first protective layer 25 . can do.
  • the second protective layer 35 may be a transparent insulating layer having a lower refractive index than that of the second LED stack 31 .
  • the second passivation layer 35 may be made of the same material as the first passivation layer 25 , but the present disclosure is not limited thereto.
  • the third protective layer 45 may be disposed on the third LED stack 41 , and in more detail, may be interposed between the third transparent electrode 43 and the third insulating layer 47 .
  • the third protective layer 45 may have a plurality of openings. The openings are formed in the first, second and third LED stacks 21, 31 and 41 with the first conductivity-type semiconductor layers 21a, 31a, and 41a and the second conductivity-type semiconductor layers 21b, 31b, and 41b; It may be formed for electrical connection, exposing at least a portion of the third transparent electrode 43 and the first conductivity-type semiconductor layer 41a of the third LED stack 41, and the first and second 2 It may be located on the same axis as the position of the opening of the protective layers (25, 35).
  • the third protective layer 45 may be a transparent insulating layer having a lower refractive index than that of the third LED stack 41 .
  • the third passivation layer 45 may be formed of a distributed Bragg reflector (DBR) in which insulating layers having different refractive indices are stacked, and the distributed Bragg reflector (DBR) is SiO 2 , TiO 2 , Nb 2 O 5 . , Si 3 N 4 , SiON, Ta 2 O 5 and the like may be formed by alternately stacking at least two kinds of insulating layers selected from each other.
  • the third passivation layer 45 may be made of the same material as the first and second passivation layers 25 and 35 , but the present disclosure is not limited thereto.
  • the third protective layer 45 has holes for electrical connection with the second conductivity-type semiconductor layers 21b, 31b, and 41b of the first, second, and third LED stacks 21, 31, and 41. When etching to form, it can serve as a hard mask for etching into a vertical shape.
  • the first, second, and third protective layers 25 , 35 , 45 may be, for example, an insulating material such as SiO 2 , SiNx, etc., and may be SiO 2 in this embodiment, but is limited thereto not.
  • the first, second, and third protective layers 25 , 35 , and 45 may be formed of substantially the same material, but are not limited thereto, and may be formed of different materials.
  • the first insulating layer 27 is a side surface of the first LED stack 21 exposed due to the first and fourth holes h1 and h4 formed by the opening of the first protective layer 25 and the first transparent By covering the side surface of the electrode 23, it is possible to protect the current from leakage. However, the first insulating layer 27 may expose at least a portion of the first conductivity-type semiconductor layer 21a of the first LED stack 21 in order to arrange connection electrodes to be described later.
  • the second insulating layer 37 is a portion of the second LED stack 31 exposed due to the first, second, and fourth holes h1 , h2 and h4 formed by the opening of the second protective layer 35 .
  • the second insulating layer 37 may expose at least a portion of the first conductivity type semiconductor layer 31a of the second LED stack 31 in order to arrange connection electrodes to be described later.
  • the third insulating layer 47 is the third LED exposed due to the first, second, third, and fourth holes h1 , h2 , h3 and h4 formed by the opening of the third protective layer 45 .
  • the third insulating layer 47 may expose at least a portion of the first conductivity-type semiconductor layer 41a of the third LED stack 41 in order to arrange connection electrodes to be described later.
  • the first, second, and third insulating layers 27 , 37 , and 47 may be, for example, an insulating material such as SiO 2 , SiNx, etc., and may be SiN in the present embodiment, but is not limited thereto. .
  • the first, second, and third insulating layers 27 , 37 , and 47 may be formed of substantially the same material, but are not limited thereto, and may be formed of different materials.
  • the first bonding layer 29 may be positioned between the second LED stack 31 and the first LED stack 21 , and connects the second LED stack 31 and the first LED stack 21 . can be combined.
  • the first bonding layer 29 may be formed on the first insulating layer 27 .
  • the second bonding layer 39 may be positioned between the third LED stack 41 and the second LED stack 31 , and connect the third LED stack 41 and the second LED stack 31 . can be combined.
  • the second bonding layer 39 may be disposed on the second insulating layer 37 .
  • the second bonding layer 39 may be formed in contact with the second LED stack 31 , but the present disclosure is not limited thereto.
  • the first and second bonding layers 29 and 39 may be transparent organic layers or transparent inorganic layers.
  • the organic layer includes, for example, SU8, poly(methyl methacrylate) (PMMA), polyimide, parylene and benzocyclobutene (BCB), and the inorganic layer is, for example, Al 2 O 3 , SiO 2 and SiNx.
  • the second bonding layer 39 may be formed of, for example, spin-on-glass (SOG). Also, in the present embodiment, the first and second bonding layers 29 and 39 may be formed of substantially the same material, but the present invention is not limited thereto.
  • the first, second and third transparent electrodes 23 , 33 , 43 , the first, second and third protective layers 25 , 35 , 45 , and the first, second and third insulating layers 27 . , 37 and 47 through openings of the first, second and third LED stacks 21, 31 and 41 at least in part through the first, second, third and fourth holes h1, h2, h3, h4) can be formed.
  • the first, second, third, and fourth holes h1 , h2 , h3 , and h4 may be formed through the third insulating layer 47 .
  • the first hole h1 is formed in the third insulating layer 47 , the third protective layer 45 , the third transparent electrode 43 , the third LED stack 41 , the second bonding layer 39 , and 2 insulating layer 37 , second protective layer 35 , second transparent electrode 33 , second LED stack 31 , first bonding layer 29 , first insulating layer 27 and first protection It is formed through the layer 25 and may be electrically contacted through the first transparent electrode 23 .
  • the second hole h2 includes the third insulating layer 47 , the third protective layer 45 , the third transparent electrode 43 , the third LED stack 41 , the second bonding layer 39 , and the second hole h2 . It may be formed through the second insulating layer 37 and the second protective layer 35 to make electrical contact through the second transparent electrode 33 .
  • the third hole h3 may be formed through the third insulating layer 47 and the third passivation layer 45 to make electrical contact through the third transparent electrode 43 .
  • the fourth hole h4 is formed in the third insulating layer 47 , the third protective layer 45 , the third transparent electrode 43 , the third LED stack 41 , the second bonding layer 39 , and 2 insulating layer 37 , second protective layer 35 , second transparent electrode 33 , second LED stack 31 , first bonding layer 29 , first insulating layer 27 , first protection Layer 25 and the second conductivity type semiconductor layer 21b of the first LED stack 21 and at least a portion of the first conductivity type semiconductor layer 21a may be formed through the first, second and A region in electrical contact with the first conductivity-type semiconductor layers 21a, 31a, and 41a of the third LED stacks 21, 31, and 41 may be provided.
  • the fourth hole h4 may be formed to include a step S as shown in FIG. 2B .
  • the step S is a first width ( The width W1) is narrower than the second width W2, which is a region in which the second LED stack 31, the second transparent electrode 33, the second insulating layer 35, and the second protective layer 37 are disposed. can be formed with
  • the width of the region disposed on the second bonding layer 39 of the fourth hole h4 and the first conductivity-type semiconductor layer 41a of the third LED stack 41 is equal to the width of the third LED stack ( 41 ), the third transparent electrode 43 , the third insulating layer 45 , and the third passivation layer 47 may be formed to have a narrower width than the widths of the regions.
  • the first, second and third holes h1 , h2 , and h3 are separated from each other so that the second conductivity type semiconductor layers 21b and 31b of the first, second and third LED stacks 21 , 31 and 41 are separated from each other. , 41b), but the present disclosure is not limited thereto, and may be connected through a single hole.
  • the first, second, and third connection electrodes 61a, 61b, 61c, 63a, 63b, and 65a and the common electrodes 67a, 67b, and 67c may be disposed on the respective holes h1, h2, h3, and h4. have.
  • the first connection electrodes 61a, 61b, and 61c may include a 1-1 connection electrode 61a, a 1-2 connection electrode 61b, and a 1-3 connection electrode 61c. It may be disposed in the first hole h1.
  • the width of the 1-1 connection electrode 61a may be wider than the width of the 1-2 and 1-3 connection electrodes 61b and 61c.
  • the width of the 1-2 connection electrode 61b may be wider than the width of the 1-3 connection electrode 61c. Accordingly, the widths of the first connection electrodes 61a, 61b, and 61c may gradually decrease from the first LED stack 21 toward the third LED stack 41 .
  • the first connection electrodes 61a , 61b , and 61c may be electrically connected to the second conductivity-type semiconductor layer 21b of the first LED stack 21 through the first transparent electrode 23 .
  • the second connection electrodes 63a and 63b may include a 2-1 connection electrode 63a and a 2-2 connection electrode 63b, and may be disposed in the second hole h2.
  • a width of the second-first connection electrode 63a may be wider than a width of the second-second connection electrode 63b. Accordingly, the widths of the second connection electrodes 63a and 63b may gradually become narrower from the second LED stack 31 toward the third LED stack 41 .
  • the second connection electrodes 63a and 63b may be electrically connected to the second conductivity-type semiconductor layer 31b of the second LED stack 31 through the second transparent electrode 33 .
  • the third connection electrode 65a may be disposed in the third hole h3.
  • the third connection electrode 65a may be electrically connected to the second conductivity type semiconductor layer 41b of the third LED stack 41 through the third transparent electrode 43 .
  • the first, second, and third connection electrodes 61a, 61b, 61c, 63a, 63b, and 65a may be formed of a plurality of metal layers, for example, Cu, Ni, Ti, Sb, Mo, Co , Sn, Ag, or alloys thereof, but the present disclosure is not limited thereto.
  • the first, second, and third connection electrodes 61a, 61b, 61c, 63a, 63b, and 65a are formed of the same material, but are not limited thereto.
  • the common electrodes 67a, 67b, and 67c may include a 1-1 common electrode 67a, a 1-2 common electrode 67b, and a 1-3 common electrode 67c, and the fourth hole. It can be placed in (h4).
  • the 1-2 and 1-3 common electrodes 67b and 67c of the fourth hole h4 may be formed to have a step S.
  • the 1-2 common electrode 67b of the fourth hole h4 is formed on the first bonding layer 29 and the first conductivity type semiconductor layer 31a of the second LED stack 31 .
  • the first width W1, which is a region disposed on It may be formed to be narrower than the second width W2.
  • the first width W1 may be formed to have a width of at least 1/3 of the second width W2.
  • the first width W1 may be about 5 ⁇ m to about 7 ⁇ m
  • the second width W2 may be about 1 ⁇ m to about 3 ⁇ m.
  • the 1-3 th common electrode 67c may have the same structure as the 1-2 th common electrode 67b, and thus the 1-3 th common electrode 67c also has a step S. may include Meanwhile, the maximum width of each of the common electrodes 67a, 67b, and 67c may be formed to have the same width as each other.
  • the steps S may form a region exposing the first conductivity type semiconductor layer 31a of the second LED stack 31 and the first conductivity type semiconductor layer 41a of the third LED stack 41 . and may be substantially bonded to and electrically connected to the 1-2 and 1-3 common electrodes 67b and 67c.
  • the areas of the common electrodes 67a, 67b, and 67c may be minimized to further secure the light emitting areas of the second and third LED stacks 31 and 41 . Accordingly, the second and third LED stacks 31 and 41 may have the largest possible light emitting area, and thus light extraction efficiency may be improved.
  • the common electrodes 67a, 67b, and 67c may be formed of a plurality of metal layers, and may include, for example, a metal such as Cu, Ni, Ti, Sb, Mo, Co, Sn, Ag, or an alloy thereof. However, the present disclosure is not limited thereto. In the present disclosure, the common electrodes 67a, 67b, and 67c are formed of substantially the same material as the first, second, and third connection electrodes 61a, 61b, 61c, 63a, 63b, and 65a. may be, but is not limited thereto.
  • the first, second, and third connection electrodes 61a, 61b, 61c, 63a, 63b, and 65a and the common electrodes 67a, 67b, and 67c are seed layers 71a for forming a metal layer during a plating process.
  • 71b, 71c, 73a, 73b, 75a, 77a, 77b, 77c) may be further included.
  • the seed layers 71a, 71b, 71c, 73a, 73b, 75a, 77a, 77b, and 77c may be formed of a plurality of metal layers, for example, may have a Ti/Cu structure. Matters are not limited thereto.
  • the seed layers 71a, 71b, 71c, 73a, 73b, 75a, 77a, 77b, and 77c may reflect light extracted from the first, second, and third LED stacks 20 , 30 and 40 . Thereby, it is possible to improve the light extraction efficiency.
  • the first, second, third, and fourth bump pads 20, 30, 40, and 50 are formed on the upper surfaces of the 1-3, 2-2, and 3-1 connection electrodes 61c, 63b, and 65a;
  • the first, second, and third LED stacks 21 , 31 and 41 may be disposed in contact with the top surface of the 1-3 th common electrode 67c and the top surface of at least a portion of the third insulating layer 47 . can be electrically connected to
  • the 1-1 connection electrode 61a, the 1-2 connection electrode 61b, and the 1-3 connection electrode may be disposed on a straight line to overlap each other.
  • the second-first connection electrode 63a and the second-second connection electrode 63b may be disposed on a straight line to overlap each other.
  • the 1-1 th common electrode 67a, the 1-2 th common electrode 67b, and the 1-3 th common electrode 67c may also be disposed on a straight line to overlap each other. Accordingly, it is possible to minimize loss of light generated by the first LED stacking 21 , the second LED stacking 31 , and the third LED stacking 41 being absorbed or blocked by the connecting electrodes and the common electrode. have.
  • the first bump pad 20 may be disposed in the first hole h1 , and the 1-3 first connection electrode 61c and the 1-2 connection electrode 61b are formed from the first bump pad 20 . ), the 1-1 connection electrode 61a, and the first transparent electrode 23 may be sequentially connected to the second conductivity type semiconductor layer 21b of the first LED stack 21 .
  • the second bump pad 30 may be disposed in the second hole h2 , and the 2-2 connection electrode 63b and the 2-1 connection electrode 63a are formed from the second bump pad 30 . ) and the second transparent electrode 33 may be sequentially connected to the second conductivity-type semiconductor layer 31b of the second LED stack 31 .
  • the third bump pad 40 may be disposed in the third hole h3 , and the 3-1 connection electrode 65a and the third transparent electrode 43 are connected from the third bump pad 40 . It may be electrically connected to the second conductivity type semiconductor layer 41b of the third LED stack 41 through sequentially.
  • the fourth bump pad 50 may be disposed in the fourth hole h4 , and the 1-3 th common electrode 67c, the 1-2 th common electrode 67b, and the 1-1 common electrode ( 67a) may be electrically connected to the first conductivity-type semiconductor layers 21a, 31a, and 41a of the first, second, and third LED stacks 21, 31, and 41 in common.
  • the first LED stack 21 may be electrically connected to the first and fourth bump pads 20 and 50
  • the second LED stack 31 may be electrically connected to the second and fourth bump pads 30 , 50 .
  • the third LED stack 41 may be electrically connected to the third and fourth bump pads 40 and 50 . Accordingly, the cathodes of the first, second, and third LED stacks 41 may be electrically connected to the fourth bump pad 50 , and the anodes of the first, second and third bump pads 20 , 30 and 40) may be electrically connected to each other. Accordingly, the first, second and third LED stacks 21 , 31 , 41 can be driven independently.
  • the first, second, third, and fourth bump pads 20 , 30 , 40 , and 50 may be formed at various positions.
  • the first, second, third, and fourth bump pads 20, 30, 40, and 50 are formed around each corner of the quadrangle. can be placed in
  • the present disclosure is not limited thereto, and the light emitting device 100 may be formed in various shapes, and the first, second, third, and fourth bump pads 20 , 30 , 40 , and 50 . may be formed at different positions depending on the shape of the light emitting device.
  • the first, second, third and fourth bump pads 20 , 30 , 40 , and 50 may include a metal such as Cu, Ni, Ti, Sb, Mo, Co, Sn, Ag, or an alloy thereof. However, the present disclosure is not limited thereto.
  • 3A, 3B, 3C, 4A, 4B, 4C, 4D, 4E, 4F, 5A, and 5B are schematic diagrams illustrating a method of manufacturing a light emitting device according to an embodiment of the present disclosure; It is a cross section.
  • a first LED stack 21 may be grown on a substrate 11 , and a first transparent electrode 23 may be formed on the first LED stack 21 .
  • the first LED stack 21 may include an AlGaInN-based semiconductor layer, and may include a first conductivity-type semiconductor layer 21a, an active layer, and a second conductivity-type semiconductor layer 21b.
  • the first conductivity-type semiconductor layer 21a may be n-type
  • the second conductivity-type semiconductor layer 21b may be p-type, but is not limited thereto.
  • the substrate 11 may be a substrate capable of growing a GaN-based semiconductor layer, and the composition ratio of AlGaInN for the first LED stack 21 is that the first LED stack 21 emits blue light, for example. may be decided to
  • the first transparent electrode 23 may be in ohmic contact with the second conductivity-type semiconductor layer 21b.
  • the first transparent electrode 23 may be formed of a conductive oxide layer such as SnO 2 , InO 2 , ITO, ZnO, and IZO.
  • a second LED stack 31 may be grown on a growth substrate (not shown), and a second transparent electrode 33 may be formed on the second LED stack 31 . Thereafter, a first temporary substrate 13 may be disposed on the second transparent electrode 33 .
  • a temporary bonding de-bonding (TBDB) process using the first temporary substrate 13 as a temporary adhesive substrate is performed to separate the second LED stack 31 from the growth substrate (not shown) and proceed with the subsequent process. can be applied.
  • the first temporary substrate 13 may be bonded onto the second transparent electrode 33 , and then the growth substrate of the second LED stack 31 may be separated. Also, the first temporary substrate 13 may be removed after the second LED stack 31 is bonded onto the first LED stack 21 .
  • the second LED stack 31 may include an AlGaInP-based or AlGaInN-based semiconductor layer, and may include a first conductivity-type semiconductor layer 31a, an active layer, and a second conductivity-type semiconductor layer 31b.
  • the first conductivity-type semiconductor layer 31a may be an n-type
  • the second conductivity-type semiconductor layer 31b may be a p-type, but is not limited thereto.
  • a composition ratio of Al, Ga, and In for the second LED stack 31 may enable the second LED stack 31 to emit green light, for example.
  • the second transparent electrode 33 may be in ohmic contact with the second conductivity-type semiconductor layer 31b of the second LED stack 31 .
  • the second transparent electrode 33 may be formed of a metal layer such as SnO 2 , InO 2 , ITO, ZnO and IZO, or a conductive oxide layer.
  • a third LED stack 41 may be grown on a growth substrate (not shown), a third transparent electrode 43 may be formed on the third LED stack 41 , and the first 3 A second temporary substrate 15 may be disposed on the transparent electrode 43 .
  • a temporary bonding de-bonding (TBDB) process using the second temporary substrate 15 as a temporary adhesive substrate is performed to separate the third LED stack 41 from the growth substrate (not shown) and proceed with the subsequent process. can be applied.
  • the second temporary substrate 15 may be bonded onto the third transparent electrode 43 , and then the growth substrate of the third LED stack 41 may be separated. Also, the second temporary substrate 15 may be removed after the second LED stack 31 is bonded to the third LED stack 41 .
  • the third LED stack 41 may include an AlGaInP-based semiconductor layer, and may include a first conductivity-type semiconductor layer 41a, an active layer, and a second conductivity-type semiconductor layer 41b.
  • the first conductivity-type semiconductor layer 41a may be an n-type
  • the second conductivity-type semiconductor layer 41b may be a p-type, but is not limited thereto.
  • the third LED stack 41 may emit, for example, red light.
  • the third transparent electrode 43 may be in ohmic contact with the second conductivity-type semiconductor layer 41b of the third LED stack 41 .
  • the third transparent electrode 43 may be formed of a metal layer such as SnO 2 , InO 2 , ITO, ZnO and IZO, or a conductive oxide layer.
  • the first protective layer 25 and the first insulating layer 27 may be formed to have openings for exposing the first transparent electrode 23 .
  • the fourth hole h4 may be formed by etching at least a portion of the first LED stack 21 , the first transparent electrode 23 , and the first protective layer 25 .
  • the first insulating layer 27 is covered with the side surfaces of the first LED stack 21 , the first transparent electrode 23 , and the side and top surfaces of the first protective layer 25 , and the first protection At least a portion of the layer 25 and the first insulating layer 27 may be etched to form the first hole h1 .
  • the opening may include at least a portion of the first hole h1 , and a first-first connection electrode 61a may be formed therein.
  • the first-first connection electrode 61a may be in electrical contact with the second conductivity-type semiconductor layer 21b of the first LED stack 21 through the first transparent electrode 23 .
  • the first LED stack 21 , the first transparent electrode 23 , the first protective layer 25 , and the first insulating layer 27 are openings for exposing the first conductivity-type semiconductor layer 21b. It can be formed to have The opening may include at least a portion of the fourth hole h4 , and a first-first common electrode 67a may be formed therein. The 1-1 common electrode 67a may be in electrical contact with the first conductivity-type semiconductor layer 21a of the first LED stack 21 .
  • the openings may be patterned by photolithography and etching techniques, and may define regions in which the first-first connection electrode 61a and the first-first common electrode 67a can be formed. Also, the 1-1 connection electrode 61a and the 1-1 common electrode 67a may be simultaneously formed, but the present disclosure is not limited thereto.
  • the second LED stack 31 may be bonded to the first LED stack 21 .
  • a first bonding layer 29 may be disposed between the first LED stack 21 and the second LED stack 31 to bond the first LED stack 21 and the second LED stack 31 .
  • heat and pressure can be added and joined.
  • the first bonding layer 29 and the first conductivity-type semiconductor layer 31a of the second LED stack 31 may be in contact with and bonded to each other.
  • the first temporary substrate 13 may be removed by a laser lift-off process, a chemical process, a mechanical process, or the like. Accordingly, the second transparent electrode 33 may be exposed on the upper surface.
  • a second protective layer 35 and a second insulating layer 37 may be sequentially disposed on the second transparent electrode 33 .
  • the first bonding layer 29 , the second LED stack 31 , the second transparent electrode 33 , the second protective layer 35 , and the second insulating layer 37 are of the first LED stack 21 . It may be formed to have an opening for electrically connecting to the second conductivity type semiconductor layer 21b.
  • the opening may include at least a portion of the first hole h1 , and a 1-2 first connection electrode 61b may be formed therein.
  • the 1-2 connection electrode 61b is connected to the second conductivity type semiconductor layer 21b of the first LED stack 21 sequentially through the 1-1 connection electrode 61a and the first transparent electrode 23 . ) can be in electrical contact with
  • the second protective layer 35 and the second insulating layer 37 may be formed to have openings for exposing the second transparent electrode 33 .
  • the opening may include at least a portion of the second hole h2 , and a 2-1 th connection electrode 63a may be formed therein.
  • the second-first connection electrode 63a may be in electrical contact with the second conductivity-type semiconductor layer 31b of the second LED stack 31 through the second transparent electrode 33 .
  • first bonding layer 29 , the second LED stack 31 , the second transparent electrode 33 , the second protective layer 35 , and the second insulating layer 37 are the second LED stacks 31 .
  • the opening may be formed to have an opening for exposing the first conductivity type semiconductor layer 31b.
  • the opening may include at least a portion of the fourth hole h4 , and a 1-2 th common electrode 67b may be formed therein.
  • the first-second common electrode 67b may be in electrical contact with the first conductivity-type semiconductor layer 31a of the third LED stack 31 .
  • the openings may be patterned by photolithography and etching techniques.
  • the openings may be patterned by photolithography and etching techniques, and define regions in which the first-second and second-first connection electrodes 61b and 63a and the first-second common electrode 67b can be formed. can do. Also, the 1-2-th and 2-1-th connection electrodes 61b and 63a and the 1-2-th common electrode 67b may be simultaneously formed, but the present disclosure is not limited thereto.
  • the first LED stack 21 may be bonded to the second LED stack 31 .
  • a first bonding layer 29 may be disposed between the second LED stack 31 and the first LED stack 21 to bond the second LED stack 31 and the first LED stack 21 .
  • the first bonding layer 29 is disposed on the second LED stack 31
  • the first LED stack 21 is disposed on the first bonding layer 29 to reduce heat and pressure. and can be joined.
  • the first bonding layer 29 and the first conductivity-type semiconductor layer 21a of the first LED stack 21 may be bonded to each other in contact with each other.
  • the first temporary substrate 13 may be removed by a laser lift-off process, a chemical process, a mechanical process, or the like. Accordingly, the first transparent electrode 23 may be exposed on the upper surface.
  • a third protective layer 45 and a third insulating layer 47 may be sequentially formed on the third transparent electrode 43 .
  • the second bonding layer 39 , the third LED stack 41 , the third transparent electrode 43 , the third protective layer 45 , and the third insulating layer 47 are formed of the first LED stack 21 . It may be formed to have an opening for electrically connecting to the second conductivity type semiconductor layer 21b.
  • the opening may include at least a portion of the first hole h1 , and the 1-3 th connection electrode 61c may be formed.
  • the 1-3 connection electrode 61c sequentially passes through the 1-2 connection electrode 61b, the 1-1 connection electrode 61a, and the first transparent electrode 23 in the first LED stack ( 21) may be electrically connected to the second conductivity type semiconductor layer 21b.
  • the second bonding layer 39 , the third LED stack 41 , the third transparent electrode 43 , the third protective layer 45 and the third insulating layer 47 are the second LED stack 31 .
  • the opening may include at least a portion of the second hole h2 , and a 2-2 second connection electrode 63b may be formed therein.
  • the 2-2 connection electrode 63b is connected to the second conductivity type semiconductor layer 31b of the second LED stack 31 through the 2-1 connection electrode 63a and the second transparent electrode 33 . It can be electrically connected.
  • the third protective layer 45 and the third insulating layer 47 may be formed to have an opening for electrically connecting to the second conductivity-type semiconductor layer 41b of the third LED stack 41 .
  • the opening may include at least a portion of the third hole h3 , and a 3-1 th connection electrode 65a may be formed therein.
  • the 3-1 th connection electrode 65a may be electrically connected to the second conductivity type semiconductor layer 41b of the third LED stack 41 through the third transparent electrode 43 .
  • the second bonding layer 39 , the third LED stack 41 , the third transparent electrode 43 , the third protective layer 45 , and the third insulating layer 47 are formed by the third LED stack 41 .
  • ) may be formed to have an opening for exposing the first conductivity type semiconductor layer 41a.
  • the opening may include at least a portion of the fourth hole h4 , and a 1-3 th common electrode 67c may be formed.
  • the 1-3 common electrode 67c may be in electrical contact with the first conductivity-type semiconductor layer 41a of the third LED stack 41 .
  • the openings may be patterned by photolithography and etching, and the 1-3, 2-2, and 3-1 connection electrodes 61c, 63b, and 65a and the 1-3 common electrode 67c are Regions that can be formed can be defined. Also, the 1-3, 2-2, and 3-1 connection electrodes 61c, 63b, and 65a and the 1-3 common electrode 67c may be simultaneously formed, but the present disclosure is not limited thereto. it is not
  • At least a portion of the outer surfaces of the first, second, and third LED stacks 21 , 31 , and 41 may be etched to expose the unevenness of the substrate 11 .
  • a plurality of light emitting devices 100 may be formed together on the substrate 11 , and an isolation process for separating them may be performed to separate the light emitting devices 100 from each other on the substrate 11 . have.
  • first, second, third, and fourth bump pads 20 , 30 , 40 , and 50 may be formed on the third insulating layer 47 .
  • the first, second, third and fourth bump pads 20, 30, 40 50 may include the 1-3, 2-2, and 3-1 connection electrodes 61c, 63b, 65a) and the 1-3 th common electrode 67c.
  • the first bump pad 20 may be connected to the first connection electrodes 61a , 61b , and 61c through the opening of the third insulating layer 47
  • the second bump pad 30 may be connected to the third insulating layer 47
  • the second connection electrodes 63a and 63b may be connected
  • the third bump pad 40 may be connected to the third connection electrode 65a.
  • the fourth bump pad 50 may be commonly connected to the common electrodes 67a , 67b , and 67c through the opening of the third insulating layer 47 .
  • each of the first, second, and third LED stacks 21 , 31 , and 41 includes two bump pads They can be electrically connected to and driven independently.
  • the bump pads 20 , 30 , 40 , and 50 may be formed after the separation process, but are not limited thereto.
  • the light emitting devices 100 may be disposed on a third temporary substrate 17 . As illustrated, the light emitting devices 100 may be disposed on the third temporary substrate 17 so that the bump pads 20 , 30 , 40 , and 50 come into contact with the third temporary substrate 17 . . In addition, although not shown, an adhesive layer may be further included between the third temporary substrate 17 and the light emitting device 100 . In an embodiment of the present disclosure, the substrate 11 may be removed, and accordingly, the light emitting devices 100 may be separated from each other, but the present disclosure is not limited thereto. Thereafter, the light emitting device 100 may be transferred to the panel substrate 101 through various transfer methods such as a transfer method using the stamp 110 .
  • the light emitting devices 100 may be transferred onto a panel substrate ( 101 of FIG. 1 ) using a stamp 110 .
  • a stamp bonding the light emitting devices 100 at the same interval as the electrode 103 interval on the panel substrate 101 (110) can be used.
  • the light emitting devices 100 separated from each other on the third temporary substrate 17 the light emitting devices 100 arranged at the same interval as the electrode 103 on the panel substrate 101 are applied to the stamp 110 . It may be bonded and transferred onto the panel substrate 101 .
  • the light emitting device 100 may have a surface texturing on the surface in contact with the stamp 110 , and thus, when the light emitting device 100 is picked up, the bonding strength between the light emitting device 100 and the stamp 110 is reduced. can be strengthened
  • each component may be variously modified.
  • the differences from the above-described embodiments will be mainly described, and the same components will be briefly described or omitted.
  • 6A, 6B, and 6C are schematic plan and cross-sectional views for explaining the light emitting device 200 according to another embodiment.
  • the light emitting device 200 has the same configuration as those of FIGS. 2A and 2B except for the outer surface of the light emitting device 200 .
  • 100 is added to the reference number and detailed description is omitted.
  • the step S is denoted as the step Sa
  • the first, second, third, and fourth holes h1, h2, h3, and h4 shown in Figs. 2A and 2B are denoted here. It is represented by the 5th, 6th, 7th and 8th holes h5, h6, h7, and h8.
  • the outer surface of the light emitting device 200 may include steps Sb.
  • the steps Sb of the outer surface may be simultaneously formed when etching to form the fifth, sixth, seventh, and eighth holes h5, h6, h7, and h8, but the present disclosure is limited thereto This is not the case, and it can be formed by a separate process.
  • the width of the first LED stack 121 may be wider than the widths of the second and third LED stacks 131 and 141 , and the width of the second LED stack 131 is The width may be wider than the width of the third LED stack 141 . Accordingly, the emission area of the first LED stack 121 may be larger than the emission area of the second and third LED stacks 131 and 141 , and the emission area of the second LED stack 131 . may have a larger area than the light emitting area of the third LED stack 141 . Also, at least a portion of the upper surfaces of the first and second insulating layers 127 and 137 may be exposed.
  • the step Sb may be simultaneously formed when etching to form the fifth, sixth, seventh, and eighth holes h5, h6, h7, and h8. Accordingly, a separate etching process for separating the light emitting device 200 can be omitted, thereby simplifying the process.
  • the light emitting device 200 may further include a reflective layer 180 disposed on the outer surface.
  • the reflective layer 180 covering the side surface of the first LED stack 21 , the reflective layer 180 covering the side surface of the second LED stack 31 , and the reflective layer 180 covering the side surface of the third LED stack 41 are spaced apart from each other.
  • the reflective layer 180 may not be disposed on the upper surface of at least a portion of the first, second, and third insulating layers 127 , 137 , and 147 near the outer surface of the light emitting device 200 . Accordingly, top surfaces of at least a portion of the first, second, and third insulating layers 127 , 137 , and 147 may be exposed.
  • the reflective layer 180 may include a metal layer, for example, may include Ti.
  • the reflective layer 180 may be simultaneously formed when the seed layers 171a, 171b, 171c, 173a, 173b, 175a, 177a, 177b, and 177c are formed, and the seed layers 171a, 171b, 171c, 173a, 173b, 175a, 177a, 177b, and 177c) may be at least partially the same material, but the present disclosure is not limited thereto.
  • the reflective layer 180 covers the side surface of the light emitting device 200 to reflect light extracted from the first, second and third LED stacks 120 , 130 , and 140 , and the light emitting device 200 . can improve the light extraction efficiency of
  • FIG. 7 is a schematic cross-sectional view for explaining a light emitting device according to another embodiment of the present disclosure.
  • the light emitting device is substantially similar to the bladder device 200 described with reference to FIGS. 6A, FIG, 6B, and 6C, but includes the reflective layers 179a, 179b and 179c and the first There is a difference in that the insulating layers 127 , 137 , and 147 are interposed between the to third LED stacks 121 , 131 , and 141 .
  • an omnidirectional reflector may be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 개시 사항의 일 실시예에 따른 발광 소자는 제1 LED 스택; 상기 제1 LED 스택 상에 배치된 제2 LED 스택, 상기 제2 LED 스택 상에 배치된 제3 LED 스택, 및 상기 제1, 제2 및 제3 LED 스택 각각의 제1 도전형 반도체층과 전기적으로 연결하는 공통 전극을 포함하고, 상기 공통 전극은 상기 제1, 제2 및 제3 LED 스택 중 적어도 하나의 LED 스택 내 단차를 포함할 수 있다.

Description

발광 소자 및 이를 포함하는 디스플레이 장치
본 개시 사항은 발광 소자 및 이를 포함하는 디스플레이 장치에 관한 것이다.
발광 소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이는 마이크로 LED 디스플레이로 지칭되기도 한다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
마이크로 LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로 LED가 평면상에 배열되고, 하나의 기판 상에 수많은 개수의 마이크로 LED가 실장 된다. 그런데 마이크로 LED는 200㎛ 이하 나아가 100㎛ 이하로 매우 작아, 유효 발광 면적이 제한적이다. 또한, 작은 크기의 발광 소자에 전기적 연결을 위한 전극들이 필수로 배치되어 발광 영역을 감소시켜, 휘도의 손실을 가져올 수 있다.
본 개시 사항이 해결하고자 하는 과제는, 전기적 연결을 위해 발생되는 발광 면적 감소를 완화할 수 있는 새로운 구조의 발광 소자 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.
본 개시 사항이 해결하고자 하는 또 다른 과제는, 광 추출 효율을 증가시킬 수 있는 발광 소자 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.
본 개시 사항의 일 실시예에 따른 발광 소자는, 제1 LED 스택, 상기 제1 LED 스택 상에 배치된 제2 LED 스택, 상기 제2 LED 스택 상에 배치된 제3 LED 스택, 및 상기 제1, 제2 및 제3 LED 스택 각각의 제1 도전형 반도체층과 전기적으로 연결하는 공통 전극을 포함하고, 상기 공통 전극은 상기 제1, 제2 및 제3 LED 스택 중 적어도 하나의 LED 스택 내 단차를 포함할 수 있다.
상기 제1, 제2 및 제3 LED 스택은 서로 다른 파장의 광을 방출할 수 있다.
상기 제1, 제2 및 제3 LED 스택은 각각 청색광, 녹색광 및 적색광을 방출할 수 있다.
상기 제1 LED 스택의 유효 발광 면적은 상기 제2 및 제3 LED 스택의 유효 발광 면적보다 크고, 상기 제2 LED 스택의 유효 발광 면적은 상기 제3 LED 스택의 유효 발광 면적보다 클 수 있다.
상기 제1, 제2 및 제3 LED 스택은 각각의 일면에 텍스쳐링을 가질 수 있다.
상기 발광 소자는 상기 제1, 제2 및 제3 LED 스택의 각 제2 도전형 반도체층에 전기적으로 접하는 제1 연결 전극, 제2 연결 전극 및 제3 연결 전극을 더 포함할 수 있다.
상기 제1 및 제2 연결 전극은 상기 제1 LED 스택으로부터 상기 제3 LED 스택 방향으로 갈수록 폭이 작아질 수 있다.
상기 제1, 제2 및 제3 연결 전극의 최소 폭은 모두 동일한 폭을 가질 수 있다.
상기 공통 전극은 복수개의 서브 전극들을 포함할 수 있으며, 상기 복수개의 서브 전극들은 동일 축 상에 위치할 수 있다.
상기 제1 LED 스택으로부터 상기 제3 LED 스택으로의 외측면은 동일 선상에 위치할 수 있다.
본 개시 사항의 실시예들에 따른 발광 소자는, 제1 LED 스택, 상기 제1 LED 스택 상에 배치된 제2 LED 스택, 상기 제2 LED 스택 상에 배치된 제3 LED 스택, 및 상기 제1, 제2 및 제3 LED 스택 각각의 제1 도전형 반도체층과 전기적으로 연결하는 공통 전극을 포함하고, 상기 제2 및 제3 LED 스택은 상기 제1 LED 스택의 외곽보다 안쪽으로 리세스되며, 상기 제2 LED 스택 주위의 상기 제1 LED 스택의 상면에 상기 제2 LED 스택이 리세스되어 노출된 절연층을 포함할 수 있다.
상기 발광 소자는 상기 제1, 제2 및 제3 LED 스택의 각 측면 및 노출된 상면에 배치된 물질층들을 더 포함하되, 상기 물질층들은 서로 다른 공정에서 형성된 것일 수 있다.
상기 제1, 제2 및 제3 LED 스택의 각 측면에 배치된 반사층을 더 포함할 수 있다.
상기 발광 소자는 상기 제1, 제2 및 제3 LED 스택의 각 측면과 상기 반사층 사이에 개재된 절연층을 더 포함할 수 있다.
상기 제1 LED 스택으로부터 상기 제3 LED 스택으로 갈수록 LED 스택의 폭이 좁아질 수 있다.
상기 제1 LED 스택의 폭은 상기 제2 및 제3 LED 스택의 폭 보다 크고, 상기 제2 LED 스택의 폭은 상기 제3 LED 스택의 폭 보다 클 수 있다.
상기 제1 LED 스택의 유효 발광 면적은 상기 제2 및 제3 LED 스택의 유효 발광 면적보다 크고, 상기 제2 LED 스택의 유효 발광 면적은 상기 제3 LED 스택의 유효 발광 면적보다 클 수 있다.
상기 공통 전극은 상기 제1, 제2 및 제3 LED 스택 중 적어도 하나의 LED 스택을 관통할 수 있다.
상기 공통 전극은 상기 제1, 제2 및 제3 LED 스택 중 적어도 하나의 LED 스택 내 단차를 포함할 수 있다.
상기 공통 전극의 최소 폭은 최대 폭 대비 1/3배의 폭을 가질 수 있다.
도 1은 본 개시 사항의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 2A는 본 개시 사항의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 2B는 도 2A의 절취선 A-A'에 따른 개략적인 단면도이다.
도 3A, 도 3B, 도 3C, 도 4A, 도 4B, 도 4C, 도 4D, 도 4E, 도 4F, 도 5A 및 도 5B는 본 개시 사항의 실시예에 따른 도 2A의 발광 소자를 제조하는 과정을 나타내는 단면도들이다.
도 6A는 본 개시 사항의 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 단면도이다.
도 6B는 본 개시 사항의 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 6C는 도 6B의 절취선 B-B'에 따른 개략적인 단면도이다.
도 7은 본 개시 사항의 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 개시 사항의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 본 개시 사항이 속하는 기술분야의 통상의 기술자에게 본 개시 사항의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 개시 사항은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 개시 사항의 실시예에 따른 디스플레이 장치의 개략적 평면도이다.
도 1을 참조하면, 디스플레이 장치는 패널 기판(101) 및 복수의 발광 소자(100)를 포함할 수 있다.
상기 패널 기판(101)은 PI(Polyimide), FR4(FR-4 glass epoxy), 유리(glass) 등의 재질로 형성될 수 있으며, 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 본 발명의 실시예에 있어서, 상기 패널 기판(101)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시예에 있어서, 상기 패널 기판(101)은 배선, 트랜지스터 및 캐패시터들을 포함할 수 있다. 또한, 상기 패널 기판(101)은 배치된 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
상기 패널 기판(101)상에는 복수의 발광 소자(100)가 배열될 수 있다. 각각의 상기 발광 소자(100)는 하나의 픽셀을 구성할 수 있다. 상기 발광 소자(100)는 상기 패널 기판(101)에 전기적으로 연결된 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)를 가질 수 있고, 상기 발광 소자들(100)은 서로 이격되어 배치될 수 있다.
도 2A는 본 개시 사항의 실시예에 따른 발광 소자(100)의 개략적인 평면도이고, 도 2B는 도 2A의 절취선 A-A'에 따른 단면도이다.
도 2A 및 도 2B를 참조하면, 상기 발광 소자(100)는 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50), 제1, 제2 및 제3 LED 스택(21, 31, 41), 제1, 제2 및 제3 투명 전극(23, 33, 43), 제1, 제2 및 제3 보호층(25, 35, 45), 제1, 제2 및 제3 절연층(27, 37, 47), 제1 본딩층(29), 제2 본딩층(39), 연결 전극들(61a, 61b, 61c, 63a, 63b, 65a) 및 공통 전극(67a, 67b, 67c)을 포함할 수 있다.
상기 제1, 제2, 제3 및 제4 범프 패드들(20, 30, 40, 50)은 상기 발광 소자(100)의 상면에 배열된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 제1, 제2, 제3 및 제4 범프 패드들(20, 30, 40, 50)은 외부로부터 발광 소자(100)에 전력을 공급하기 위한 접속 패드들로서 그 위치에 특별히 제한되지 않는다. 예를 들어, 상기 제1, 제2, 제3 및 제4 범프 패드들(20, 30, 40, 50)은 상기 발광 소자(100)의 하면 또는 측면에 배치될 수도 있다.
상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)는 상기 제3 LED 스택(41) 상에 배치될 수 있고, 상기 발광 소자(100)가 상기 패널 기판(101) 상에 배치될 때, 상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)는 패널 기판(101) 상에 위치한 패드와 접하도록 플립 본딩될 수 있다. 이에 따라, 상기 제1, 제2, 제3 LED 스택(21, 31, 41)을 통해 빛이 방출되며, 상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)는 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)을 지지할 수 있다. 상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)는 Cu, Ti, Ni, Ta, Pt, Pd 및 Cr 등과 같은 금속을 포함할 수 있다. 상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)의 상면에는 다층 솔더 배리어층이 형성될 수 있고, 예를 들어, 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)의 표면에는 Au 및 Ag과 같은 표면층이 추가로 형성될 수 있다.
상기 LED 스택들(21, 31, 41)은 상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50) 하에 상기 제3, 제2 및 제1 LED 스택(41, 31, 21)의 순서로 배치될 수 있다. 상기 제1 LED 스택(21) 상에 상기 제2 LED 스택(31)이 접합되고, 이 후, 상기 제2 LED 스택(31) 상에 상기 제3 LED 스택(41)이 접합될 수 있다. 이에 따라, 상기 발광 소자(100)는 단일 픽셀의 단일 칩 구조를 가질 수 있다.
일 실시예에 있어서, 상기 LED 스택들(21, 31, 41)은 상기 범프 패드들(20, 30, 40, 50)과 더 멀리 배치될수록 더 짧은 파장을 갖는 광을 방출할 수 있다. 예를 들어, 상기 제1 LED 스택(21)은 청색광을 방출하는 발광 소자일 수 있고, 상기 제2 LED 스택(31)은 녹색광을 방출하는 발광 소자일 수 있다. 상기 제3 LED 스택(41)은 적색광을 방출하는 발광 소자일 수 있다. 상기 제1 LED 스택(21) 및 제2 LED 스택(31)은 GaInN계 우물층을 포함할 수 있고, 상기 제3 LED 스택(41)은 GaInP계 우물층을 포함할 수 있다. 그러나, 본 개시 사항이 이에 한정되는 것은 아니다. 상기 발광 소자(100)가 약 4,000㎛2 또는 2,500㎛2 미만의 표면적을 갖는 마이크로 LED를 포함하는 경우, 상기 제1 LED 스택(21)은 적색, 녹색 및 청색광 중 어느 하나를 방출할 수 있고, 상기 제2 및 제3 LED 스택(31, 41)은 적색, 녹색 및 청색광 중 상기 제1 LED 스택(21)과는 다른 광을 각각 방출할 수 있다.
상기 제2 LED 스택(31)은 상기 제1 LED 스택(21) 상에 배치될 수 있고, 상기 제3 LED 스택(41)은 상기 제2 LED 스택(31) 상에 배치될 수 있다. 본 개시 사항의 실시예에 있어서, 상기 제3 LED 스택(41)은 상기 제1 및 제2 LED 스택(21, 31)보다 파장이 긴 광을 방출하므로, 상기 제3 LED 스택(41)에서 발생된 광은 상기 제1 및 제2 LED 스택(21, 31)을 통해 외부로 방출될 수 있다. 또한, 상기 제2 LED 스택(31)은 상기 제1 LED 스택(21)보다 파장이 긴 광을 방출하므로, 상기 제2 LED 스택(31)에서 발생된 광은 상기 제1 LED 스택(21)을 통해 외부로 방출될 수 있다.
다른 실시예에 있어서, 상기 제1 LED 스택(21)과 제2 LED 스택(31)은 서로 뒤바뀔 수 있다. 즉, 상기 제1 LED 스택(21)은 상기 제2 LED 스택(31) 상에 배치될 수 있고, 상기 제3 LED 스택(41)은 상기 제1 LED 스택(21) 상에 배치될 수 있다. 이에 따라, 상기 제3 LED 스택(41)에서 발생된 광은 상기 제1 및 제2 LED 스택(21, 31)을 통해 외부로 방출될 수 있고, 상기 제1 LED 스택(21)에서 발생된 광은 상기 제2 LED 스택(31)을 통해 외부로 방출될 수 있다. 제1 LED 스택(21)은 제2 LED 스택(31)에 비해 단파장의 광을 방출하므로, 제2 LED 스택(31)에서 생성된 광의 일부는 제2 LED 스택(31)에 의해 흡수될 수 있다. 이에 따라, 제1 LED 스택(21)에서 방출된 광의 휘도를 감소시킬 수 있다. 또한, 제2 LED 스택(31)을 광 방출면에 가깝게 배치함으로써 제2 LED 스택(31)에서 방출된 광의 휘도를 증가시킬 수 있다. 제1 LED 스택(21)과 제2 LED 스택(31)의 위치를 바꿈으로써, 제1 LED 스택(21), 제2 LED 스택(31), 및 제3 LED 스택(41)에서 방출되는 광의 광도비를 조절할 수 있다.
상기 제1 LED 스택(21), 제2 LED 스택(31) 및 제3 LED 스택(41)은 제1 도전형 반도체층(21a, 31a, 41a), 제2 도전형 반도체층(21b, 31b, 41b), 및 제1 도전형 반도체층(21a, 31a, 41a)과 제2 도전형 반도체층(21b, 31b, 41b)의 사이에 각각 개재된 활성층(미도시)을 포함할 수 있다. 상기 활성층은 다중 양자 우물 구조를 가질 수 있다.
각각의 상기 LED 스택(21, 31, 41)의 제1 도전형 반도체층(21a, 31a, 41a)은 n형 반도체층일 수 있고, 각각의 LED 스택(21, 31, 41)의 제2 도전형 반도체층(21b, 31b, 41b)은 p형 반도체층일 수 있다. 하지만, 본 실시예가 이에 한정되는 것은 아니며, 상기 LED 스택(21, 31, 41)의 제1 도전형 반도체층(21a, 31a, 41a)은 p형 반도체층일 수 있고, 각각의 LED 스택(21, 31, 41)의 제2 도전형 반도체층(21b, 31b, 41b)은 n형 반도체층일 수도 있다.
도 2B에 도시된 바와 같이, 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)은 광 추출 효율을 향상시키기 위해 표면 텍스처링을 구비한 각각의 제1 도전형 반도체층들(21a, 31a, 41a)을 가질 수 있다. 상기 표면 텍스처링은 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)에서 생성된 광이 추출되는 방향으로 형성될 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다. 상기 제1 LED 스택(21)이 청색광을 방출하는 경우, 상기 청색광은 적색광 또는 녹색광 보다 가시성이 더 높을 수 있고, 상기 제1 LED 스택(21)은 상기 제2 LED 스택(31) 및 상기 제3 LED 스택(41)보다 더 높은 발광 효율을 갖도록 형성될 수 있다. 따라서, 상기 제1 LED 스택(21)보다 상기 제2 LED 스택(31) 및 상기 제3 LED 스택(41)에 표면 텍스처링을 더 많이 적용함으로써 적색광, 녹색광 및 청색광의 광도를 서로 실질적으로 균일하게 조절될 수 있다. 하지만, 본 개시 사항이 이에 한정되는 것은 아니며, 상기 제1 LED 스택(21)은 표면 텍스처링이 없이 평평한 면을 가질 수도 있다.
제1, 제2 및 제3 투명 전극(23, 33, 43) 각각은 전류 확산을 돕기 위해 각각의 LED 스택(21, 31, 41)의 제2 도전형 반도체층(21b, 31b, 41b)들과 오믹 접촉할 수 있다. 상기 제1, 제2 및 제3 투명 전극(23, 33, 43)을 위한 도전성 산화물층은 예를 들어, SnO2, InO2, ITO, ZnO 및 IZO 등을 포함할 수 있다.
상기 제1 투명 전극(23)은 상기 제1 LED 스택(21) 및 상기 제2 LED 스택(31) 사이에 배치될 수 있다. 보다 상세하게는, 상기 제1 투명 전극(23)은 상기 제1 LED 스택(21) 및 제1 보호층(25) 사이에 개재되어 배치될 수 있다. 상기 제1 투명 전극(23)은 상기 제1 LED 스택(21)의 제2 도전형 반도체층(21b)과 오믹 접촉할 수 있다. 상기 제1 투명 전극(23)은 적색광 및 녹색광을 투과하는 금속층 또는 도전성 산화물층을 포함할 수 있다. 또한, 상기 제1 투명 전극(23)은 청색광을 투과할 수 있다. 상기 제1 투명 전극(23)은 금속층 또는 인듐 주석 산화물(ITO)층 등과 같은 도전성 산화물층을 포함할 수 있다.
상기 제2 투명 전극(33)은 상기 제2 LED 스택(31) 및 상기 제3 LED 스택(41)의 사이에 배치될 수 있다. 보다 상세하게는, 상기 제2 투명 전극(33)은 상기 제2 LED 스택(31) 및 제2 보호층(35) 사이에 개재되어 배치될 수 있다. 상기 제2 투명 전극(33)은 상기 제2 LED 스택(31)의 제2 도전형 반도체층(31b)과 오믹 접촉할 수 있다. 상기 제2 투명 전극(33)은 적색광 및 녹색광을 투과하는 금속층 또는 도전성 산화물층을 포함할 수 있다.
상기 제3 투명 전극(43)은 상기 제3 LED 스택(41) 상에 배치될 수 있다. 보다 상세하게는, 상기 제3 투명 전극(43)은 상기 제3 LED 스택(41) 및 제3 보호층(45) 사이에 개재되어 배치될 수 있다. 상기 제3 투명 전극(43)은 상기 제3 LED 스택(41)의 제2 도전형 반도체층(41b)과 오믹 접촉할 수 있다. 상기 제3 투명 전극(43)은 인듐 주석 산화물(ITO)층 등과 같은 도전성 산화물층을 포함할 수 있지만, 추가로 상기 제3 LED 스택(41)으로부터 발생된 광을 반사시키는 반사 금속을 포함 할 수 있다.
상기 제1 보호층(25)은 상기 제1 LED 스택(21) 상에 배치될 수 있고, 보다 상세하게는 상기 제1 투명 전극(23) 및 제1 절연층(27) 사이에 개재될 수 있다. 상기 제1 보호층(25)은 복수의 개구부를 가질 수 있다. 상기 개구부들은 상기 제1 LED 스택(21)의 제1 도전형 반도체층(21a) 및 제2 도전형 반도체층(21b)과 전기적으로 접속하기 위해 형성될 수 있으며, 구체적으로 상기 제1 투명 전극(23)과 상기 제1 도전형 반도체층(21a)의 적어도 일부 영역을 노출시킬 수 있다.
상기 제1 보호층(25)은 상기 제1 LED 스택(21)보다 낮은 굴절률을 갖는 투명 절연층일 수 있다. 상기 제1 보호층(25)은 상기 제1 LED 스택(21)의 제1 도전형 반도체층(21a)을 노출하기 위해 식각할 때, 수직하는 형상으로 식각하기 위한 하드 마스크 역할을 할 수 있다.
제2 보호층(35)은 상기 제2 LED 스택(31) 상에 배치될 수 있고, 보다 상세하게는 상기 제2 투명 전극(33) 및 제2 절연층(37) 사이에 개재될 수 있다. 상기 제2 보호층(35)은 복수의 개구부를 가질 수 있다. 상기 개구부들은 상기 제1 및 제2 LED 스택(21, 31)의 제1 도전형 반도체층(21a, 31a) 및 제2 도전형 반도체층(21b, 31b)과 전기적으로 접속하기 위해 형성될 수 있으며, 구체적으로 상기 제2 LED 스택(31)의 제1 도전형 반도체층(31a)과 상기 제2 투명 전극(33)을 노출하고, 상기 제1 보호층(25)의 개구부 위치와 동일 축상에 위치 할 수 있다.
상기 제2 보호층(35)은 상기 제2 LED 스택(31)보다 낮은 굴절률을 갖는 투명 절연층일 수 있다. 상기 제2 보호층(35)은 상기 제1 보호층(25)과 동일한 물질일 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다. 상기 제1 및 제2 LED 스택(21, 31)의 제2 도전형 반도체층(21b, 31b)과 전기적 접속을 위한 홀을 형성하기 위해 식각할 때, 수직하는 형상으로 식각하기 위한 하드 마스크 역할을 할 수 있다.
제3 보호층(45)은 상기 제3 LED 스택(41) 상에 배치될 수 있고, 보다 상세하게는 상기 제3 투명 전극(43) 및 제3 절연층(47) 사이에 개재될 수 있다. 상기 제3 보호층(45)은 복수의 개구부를 가질 수 있다. 상기 개구부들은 상기 제1, 제2 및 제 3 LED 스택(21, 31, 41)의 제1 도전형 반도체층(21a, 31a, 41a) 및 제2 도전형 반도체층(21b, 31b, 41b)과 전기적으로 접속하기 위해 형성될 수 있으며, 상기 제3 투명 전극(43)과 상기 제3 LED 스택(41)의 제1 도전형 반도체층(41a)의 적어도 일부 영역을 노출하고, 상기 제1 및 제2 보호층(25, 35)의 개구부 위치와 동일 축상에 위치 할 수 있다.
상기 제3 보호층(45)은 상기 제3 LED 스택(41)보다 낮은 굴절률을 갖는 투명 절연층일 수 있다. 또한, 상기 제3 보호층(45)은 굴절률이 서로 다른 절연층들을 적층한 분산 브래그 반사기(DBR)로 형성할 수 있으며, 상기 분산 브래그 반사기(DBR)는 SiO2, TiO2, Nb2O5, Si3N4, SiON, Ta2O5 등에서 선택한 적어도 2 종류의 절연층이 서로 교대로 적층하며 형성될 수 있다. 상기 제3 보호층(45)은 상기 제1 및 제2 보호층(25, 35)과 동일한 물질일 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다.
또한, 상기 제3 보호층(45)은 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)의 제2 도전형 반도체층(21b, 31b, 41b)과 전기적 접속을 위한 홀을 형성하기 위해 식각할 때, 수직하는 형상으로 식각하기 위한 하드 마스크 역할을 할 수 있다.
상기 제1, 제2 및 제3 보호층(25, 35, 45)은 예를 들어, SiO2, SiNx 등과 같은 절연 물질일 수 있고, 본 실시예에 있어서 SiO2일 수 있으나, 이에 한정되는 것은 아니다. 본 개시 사항에 있어서, 상기 제1, 제2 및 제3 보호층(25, 35, 45)은 실질적으로 동일한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니며 서로 다른 물질로 형성될 수도 있다.
제1 절연층(27)은 상기 제1 보호층(25)의 개구부에 의해 형성된 제1 및 제4 홀들(h1, h4)로 인해 노출된 상기 제1 LED 스택(21)의 측면 및 제1 투명 전극(23)의 측면을 덮음으로써 전류가 누설되지 않도록 보호할 수 있다. 하지만, 상기 제1 절연층(27)은 후술되는 연결 전극들을 배치하기 위해, 상기 제1 LED 스택(21)의 제1 도전형 반도체층(21a)을 적어도 일부분 노출시킬 수 있다.
제2 절연층(37)은 상기 제2 보호층(35)의 개구부에 의해 형성된 제1, 제2 및 제4 홀들(h1, h2, h4)로 인해 노출된 상기 제2 LED 스택(31)의 측면 및 제2 투명 전극(33)의 측면을 덮음으로써 전류가 누설되지 않도록 보호할 수 있다. 하지만, 상기 제2 절연층(37)은 후술되는 연결 전극들을 배치하기 위해, 상기 제2 LED 스택(31)의 제1 도전형 반도체층(31a)을 적어도 일부분 노출시킬 수 있다.
제3 절연층(47)은 상기 제3 보호층(45)의 개구부에 의해 형성된 제1, 제2, 제3 및 제4 홀들(h1, h2, h3, h4)로 인해 노출된 상기 제3 LED 스택(41)의 측면 및 제3 투명 전극(43)의 측면을 덮음으로써 전류가 누설되지 않도록 보호할 수 있다. 하지만, 상기 제3 절연층(47)은 후술되는 연결 전극들을 배치하기 위해, 상기 제3 LED 스택(41)의 제1 도전형 반도체층(41a)을 적어도 일부분 노출시킬 수 있다.
상기 제1, 제2 및 제3 절연층(27, 37, 47)은 예를 들어, SiO2, SiNx 등과 같은 절연 물질일 수 있고, 본 실시예에 있어서 SiN일 수 있으나, 이에 한정되는 것은 아니다. 본 개시 사항에 있어서, 상기 제1, 제2 및 제3 절연층(27, 37, 47)은 실질적으로 둥일 물질로 형성될 수 있으나, 이에 한정되는 것은 아니며 서로 다른 물질로 형성될 수도 있다.
제1 본딩층(29)은 상기 제2 LED 스택(31)과 상기 제1 LED 스택(21)사이에 위치 할 수 있으며, 상기 제2 LED 스택(31)과 상기 제1 LED 스택(21)을 결합시킬 수 있다. 상기 제1 본딩층(29)은 상기 제1 절연층(27) 상에 형성될 수 있다.
제2 본딩층(39)은 상기 제3 LED 스택(41)과 상기 제2 LED 스택(31) 사이에 위치 할 수 있으며, 상기 제3 LED 스택(41)과 상기 제2 LED 스택(31)을 결합시킬 수 있다. 상기 제2 본딩층(39)은 상기 제2 절연층(37) 상에 배치될 수 있다. 상기 제2 본딩층(39)은 상기 제2 LED 스택(31)과 접하며 형성될 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다.
상기 제1 및 제2 본딩층(29, 39)은 투명한 유기층 또는 투명한 무기층일 수 있다. 상기 유기층은 예를 들어, SU8, 폴리(메틸 메타크릴레이트)(PMMA), 폴리이미드, 파릴렌 및 벤조시클로부텐(BCB) 등이 있고, 상기 무기층은 예를 들어, Al2O3, SiO2 및 SiNx 등이 있다. 상기 제2 본딩층(39)은 예를 들어, 스핀-온-글래스(SOG)로 형성될 수 있다. 또한, 본 실시예에 있어서, 상기 제1 및 제2 본딩층(29, 39)은 실질적으로 동일한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1, 제2 및 제3 투명 전극(23, 33, 43), 제1, 제2 및 제3 보호층(25, 35, 45)과 상기 제1, 제2 및 제3 절연층(27, 37, 47)의 개구부들에 의해 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)을 적어도 일부분 관통하는 제1, 제2, 제3 및 제4 홀(h1, h2, h3, h4)을 형성할 수 있다.
상기 제1, 제2, 제3 및 제4 홀(h1, h2, h3, h4)은 상기 제3 절연층(47)을 통해 형성될 수 있다. 상기 제1 홀(h1)은 상기 제3 절연층(47), 제3 보호층(45), 제3 투명전극(43), 제3 LED 스택(41), 제2 본딩층(39), 제2 절연층(37), 제2 보호층(35), 제2 투명 전극(33), 제2 LED 스택(31), 제1 본딩층(29), 제1 절연층(27) 및 제1 보호층(25)을 통해 형성되어 상기 제1 투명 전극(23)을 통해 전기적으로 접촉할 수 있다.
상기 제2 홀(h2)은 상기 제3 절연층(47), 제3 보호층(45), 제3 투명전극(43), 제3 LED 스택(41), 제2 본딩층(39), 제2 절연층(37) 및 제2 보호층(35)을 통해 형성되어 상기 제2 투명 전극(33)을 통해 전기적으로 접촉할 수 있다.
상기 제3 홀(h3)은 상기 제3 절연층(47) 및 제3 보호층(45)을 통해 형성되어 제3 투명 전극(43)을 통해 전기적으로 접촉할 수 있다.
상기 제4 홀(h4)은 상기 제3 절연층(47), 제3 보호층(45), 제3 투명 전극(43), 제3 LED 스택(41), 제2 본딩층(39), 제2 절연층(37), 제2 보호층(35), 제2 투명 전극(33), 제2 LED 스택(31), 제1 본딩층(29), 제1 절연층(27), 제1 보호층(25) 및 상기 제1 LED 스택(21)의 제2 도전형 반도체층(21b) 및 적어도 일부의 제1 도전형 반도체층(21a)을 통해 형성될 수 있으며, 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)의 제1 도전형 반도체층(21a, 31a, 41a)과 전기적으로 접촉하는 영역을 가질 수 있다.
한편, 상기 제4 홀(h4)은 도 2B에 도시된 바와 같이 단차(S)를 포함하며 형성될 수 있다. 상기 단차(S)는 상기 제4 홀(h4)의 상기 제1 본딩층(29) 및 제2 LED 스택(31)의 제1 도전형 반도체층(31a) 상에 배치되는 영역인 제1 폭(W1)이 상기 제2 LED 스택(31), 제2 투명 전극(33), 제2 절연층(35) 및 제2 보호층(37) 상에 배치되는 영역인 제2 폭(W2)보다 좁은 폭으로 형성될 수 있다. 또한, 상기 제4 홀(h4)의 상기 제2 본딩층(39) 및 제3 LED 스택(41)의 제1 도전형 반도체층(41a) 상에 배치되는 영역의 폭이 상기 제3 LED 스택(41), 제3 투명 전극(43), 제3 절연층(45) 및 제3 보호층(47) 상에 배치되는 영역의 폭보다 좁은 폭으로 형성될 수 있다.
상기 제1, 제2 및 제3 홀(h1, h2, h3)은 서로 분리되어 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)의 제2 도전형 반도체층(21b, 31b, 41b)에 전기적으로 접속되는 것으로 되어 있으나, 본 개시 사항이 이에 한정되는 것은 아니며, 단일 홀을 통해 접속될 수 있다.
제1, 제2, 제3 연결 전극(61a, 61b, 61c, 63a, 63b, 65a) 및 공통 전극(67a, 67b, 67c)은 각 홀들(h1, h2, h3, h4) 상에 배치될 수 있다.
상기 제1 연결 전극들(61a, 61b, 61c)은 제1-1 연결 전극(61a), 제1-2 연결 전극(61b) 및 제1-3 연결 전극(61c)을 포함할 수 있고, 상기 제1 홀(h1)에 배치될 수 있다. 상기 제1-1 연결 전극(61a)의 폭은 상기 제1-2 및 1-3 연결 전극(61b, 61c)의 폭보다 넓은 폭으로 형성될 수 있다. 또한, 상기 제1-2 연결 전극(61b)의 폭은 상기 제1-3 연결 전극(61c)의 폭보다 넓은 폭으로 형성될 수 있다. 이에 따라, 상기 제1 연결 전극들(61a, 61b, 61c)은 상기 제1 LED 스택(21)으로부터 상기 제3 LED 스택(41)방향으로 갈수록 점차 폭이 좁아질 수 있다. 상기 제1 연결 전극들(61a, 61b, 61c)은 상기 제1 투명 전극(23)을 통해 상기 제1 LED 스택(21)의 제2 도전형 반도체층(21b)에 전기적으로 연결될 수 있다.
상기 제2 연결 전극들(63a, 63b)은 제2-1 연결 전극(63a) 및 제2-2 연결 전극 (63b)를 포함할 수 있고, 상기 제2 홀(h2)에 배치될 수 있다. 상기 제2-1 연결 전극(63a)의 폭은 상기 제2-2 연결 전극(63b)의 폭보다 넓은 폭으로 형성될 수 있다. 이에 따라, 상기 제2 연결 전극들(63a, 63b)은 상기 제2 LED 스택(31)으로부터 상기 제3 LED 스택(41)방향으로 갈수록 점차 폭이 좁아질 수 있다. 상기 제2 연결 전극들(63a, 63b)은 상기 제2 투명 전극(33)을 통해 상기 제2 LED 스택(31)의 제2 도전형 반도체층(31b)에 전기적으로 연결될 수 있다.
상기 제3 연결 전극(65a)는 상기 제3 홀(h3)에 배치될 수 있다. 상기 제3 연결 전극(65a)는 상기 제3 투명 전극(43)을 통해 상기 제3 LED 스택(41)의 제2 도전형 반도체층(41b)에 전기적으로 연결될 수 있다.
상기 제1, 제2 및 제3 연결 전극들(61a, 61b, 61c, 63a, 63b, 65a)은 복수의 금속층으로 형성될 수 있고, 예를 들어, Cu, Ni, Ti, Sb, Mo, Co, Sn, Ag 또는 이들의 합금과 같은 금속을 포함할 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다. 본 개시 사항에 있어서, 상기 제1, 제2 및 제3 연결 전극들(61a, 61b, 61c, 63a, 63b, 65a)은 동일 물질로 형성되었으나, 이에 한정되는 것은 아니다.
상기 공통 전극(67a, 67b, 67c)은 제1-1 공통 전극(67a), 제1-2 공통 전극 (67b) 및 제1-3 공통 전극(67c)을 포함할 수 있고, 상기 제4 홀(h4)에 배치될 수 있다. 특히, 상기 제4 홀(h4)의 상기 제1-2 및 제1-3 공통 전극(67b, 67c)은 단차(S)를 가지고 형성될 수 있다. 예를 들어, 상기 제4 홀(h4)의 상기 제1-2 공통 전극(67b)은 상기 제1 본딩층(29) 및 제2 LED 스택(31)의 제1 도전형 반도체층(31a) 상에 배치되는 영역인 제1 폭(W1)이 상기 제2 LED 스택(31), 제2 투명 전극(33), 제2 절연층(35) 및 제2 보호층(37) 상에 배치되는 영역인 제2 폭(W2)보다 좁은 폭으로 형성될 수 있다. 상세하게는, 상기 제1 폭(W1)은 상기 제2 폭(W2)의 적어도 1/3 크기의 폭으로 형성될 수 있다. 보다 상세하게는, 상기 제1 폭(W1)은 약 5㎛ 내지 약 7㎛일 수 있고, 상기 제2 폭(W2)은 약 1㎛ 내지 약 3㎛일 수 있다. 본 개시 사항이 이에 한정되는 것은 아니다. 또한, 상기 제1-3 공통 전극(67c)은 상기 제1-2 공통 전극(67b)과 동일한 구조로 형성될 수 있고, 따라서, 상기 제1-3 공통 전극(67c)도 단차(S)를 포함할 수 있다. 한편, 상기 공통 전극들(67a, 67b, 67c)의 각각의 최대폭은 서로 동일한 크기의 폭으로 형성될 수 있다.
상기 단차(S)들은 상기 제2 LED 스택(31)의 제1 도전형 반도체층(31a) 및 제3 LED 스택(41)의 제1 도전형 반도체층(41a)을 노출시키는 영역을 형성할 수 있고, 상기 제1-2 및 제1-3 공통 전극(67b, 67c)과 실질적으로 접합하며 전기적으로 연결될 수 있다. 또한, 상기 단차(S)들을 형성함으로써, 상기 공통 전극(67a, 67b, 67c)의 면적을 최소화하여 상기 제2 및 제3 LED 스택(31, 41)의 발광 영역을 더 확보할 수 있다. 이에 따라, 상기 제2 및 제3 LED 스택(31, 41)은 가능한 최대의 발광 면적을 가질 수 있어, 광 추출 효율이 향상될 수 있다.
상기 공통 전극(67a, 67b, 67c)은 복수의 금속층으로 형성될 수 있고, 예를 들어, Cu, Ni, Ti, Sb, Mo, Co, Sn, Ag 또는 이들의 합금과 같은 금속을 포함할 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다. 본 개시 사항에 있어서, 상기 공통 전극들(67a, 67b, 67c)은 상기 제1, 제2 및 제3 연결 전극들(61a, 61b, 61c, 63a, 63b, 65a)과 실질적으로 동일 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1, 제2 및 제3 연결 전극들(61a, 61b, 61c, 63a, 63b, 65a) 및 상기 공통 전극(67a, 67b, 67c)은 도금 과정에서 금속층을 형성하기 위한 시드층들(71a, 71b, 71c, 73a, 73b, 75a, 77a, 77b, 77c)을 더 포함할 수 있다. 상기 시드층들(71a, 71b, 71c, 73a, 73b, 75a, 77a, 77b, 77c)은 복수의 금속층으로 형성될 수 있고, 예를 들어, Ti/Cu의 구조로 형성될 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다. 상기 시드층들(71a, 71b, 71c, 73a, 73b, 75a, 77a, 77b, 77c)은 상기 제1, 제2 및 제3 LED 스택(20, 30, 40)으로부터 추출되는 광을 반사시킬 수 있고 이에 따라, 광 추출 효율을 향상시킬 수 있다.
제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)들은 상기 제1-3, 제2-2 및 제3-1 연결 전극(61c, 63b, 65a)의 상면, 제1-3 공통 전극(67c)의 상면과 상기 제3 절연층(47)의 적어도 일부의 상면에 접하며 배치될 수 있고, 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)에 전기적으로 연결되도록 할 수 있다.
도 2B에 도시한 바와 같이, 제1-1 연결 전극(61a), 제1-2 연결 전극(61b) 및 제1-3 연결 전극은 서로 중첩하도록 일직선 상에 배치될 수 있다. 또한, 제2-1 연결 전극(63a) 및 제2-2 연결 전극 (63b)은 서로 중첩하도록 일직선 상에 배치될 수 있다. 나아가, 제1-1 공통 전극(67a), 제1-2 공통 전극 (67b) 및 제1-3 공통 전극(67c)도 서로 중첩하도록 일직선 상에 배치될 수 있다. 이에 따라, 제1 LED 적층(21), 제2 LED 적층(31), 및 제3 LED 적층(41)에서 생성된 광이 연결 전극들 및 공통 전극에 의해 흡수 또는 차단되어 손실되는 것을 최소화할 수 있다.
상기 제1 범프 패드(20)는 상기 제1 홀(h1)에 배치될 수 있고, 상기 제1 범프 패드(20)로부터 상기 제1-3 연결 전극(61c), 제1-2 연결 전극(61b), 제1-1 연결 전극(61a), 및 제1 투명 전극(23)을 순차적으로 통해 상기 제1 LED 스택(21)의 제2 도전형 반도체층(21b)에 전기적으로 연결될 수 있다.
상기 제2 범프 패드(30)는 상기 제2 홀(h2)에 배치될 수 있고, 상기 제2 범프 패드(30)로부터 상기 제2-2 연결 전극(63b), 제2-1 연결 전극(63a) 및 제2 투명 전극(33)을 순차적으로 통해 상기 제2 LED 스택(31)의 제2 도전형 반도체층(31b)에 전기적으로 연결될 수 있다.
상기 제3 범프 패드(40)는 상기 제3 홀(h3)에 배치될 수 있고, 상기 제3 범프 패드(40)로부터 상기 제3-1 연결 전극(65a) 및 제3 투명 전극(43)을 순차적으로 통해 상기 제3 LED 스택(41)의 제2 도전형 반도체층(41b)에 전기적으로 연결될 수 있다.
상기 제4 범프 패드(50)는 상기 제4 홀(h4)에 배치될 수 있고, 상기 제1-3 공통 전극(67c), 제1-2 공통 전극(67b) 및 제1-1 공통 전극(67a)을 통해 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)의 제1 도전형 반도체층(21a, 31a, 41a)에 공통으로 전기적으로 연결될 수 있다.
상기 제1 LED 스택(21)은 상기 제1 및 제4 범프 패드(20, 50)에 전기적으로 연결될 수 있고, 상기 제2 LED 스택(31)은 상기 제2 및 제4 범프 패드(30, 50)에 전기적으로 연결될 수 있고, 제3 LED 스택(41)은 제3 및 제4 범프 패드(40, 50)에 전기적으로 연결될 수 있다. 따라서, 상기 제1, 제2 및 제3 LED 스택(41)의 캐소드는 제4 범프 패드(50)에 공통으로 전기적으로 연결될 수 있고, 애노드는 제1, 제2 및 제3 범프 패드(20, 30, 40)에 각각 전기적으로 연결될 수 있다. 따라서, 제1, 제2 및 제3 LED 스택(21, 31, 41)은 독립적으로 구동될 수 있다.
본 개시 사항의 일 실시예에 따르면, 상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)는 다양한 위치에 형성될 수 있다. 예를 들어, 도 2A와 같이, 상기 발광 소자(100)가 사각형일 경우, 상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)는 상기 사각형의 각 모서리 주위에 배치될 수 있다. 하지만, 본 개시 사항이 이에 한정되는 것은 아니며, 상기 발광 소자(100)는 다양한 형상으로 형성될 수 있으며, 상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)는 발광 장치의 형상에 따라 다른 위치에 형성될 수 있다.
상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)는 Cu, Ni, Ti, Sb, Mo, Co, Sn, Ag 또는 이들의 합금과 같은 금속을 포함할 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다.
도 3A, 도 3B, 도 3C, 도 4A, 도 4B, 도 4C, 도 4D, 도 4E, 도 4F, 도 5A 및 도 5B는 본 개시 사항의 실시예에 따른 발광 소자의 제조 방법을 도시하는 개략적인 단면도이다.
도 3A를 참조하면, 기판(11) 상에 제1 LED 스택(21)을 성장시키고, 상기 제1 LED 스택(21) 상에 제1 투명 전극(23)을 형성할 수 있다. 상기 제1 LED 스택(21)은 AlGaInN계 반도체층을 포함할 수 있고, 제1 도전형 반도체층(21a), 활성층 및 제2 도전형 반도체층(21b)을 포함할 수 있다. 상기 제1 도전형 반도체층(21a)은 n형일 수 있고, 제2 도전형 반도체층(21b)은 p형일 수 있으나, 이에 한정되는 것은 아니다.
상기 기판(11)은 GaN계 반도체층을 성장시킬 수 있는 기판일 수 있고, 상기 제1 LED 스택(21)을 위한 AlGaInN의 조성비는 상기 제1 LED 스택(21)이 예를 들어, 청색광을 방출하도록 결정될 수 있다. 상기 제1 투명 전극(23)은 상기 제2 도전형 반도체층(21b)과 오믹 접촉할 수 있다. 상기 제1 투명 전극(23)은 SnO2, InO2, ITO, ZnO 및 IZO 등과 같은 도전성 산화물층으로 형성될 수 있다.
도 3B를 참조하면, 성장 기판(미도시) 상에 제2 LED 스택(31)을 성장시키고, 상기 제2 LED 스택(31) 상에 제2 투명 전극(33)을 형성할 수 있다. 그후, 상기 제2 투명 전극(33) 상으로 제1 임시 기판(13)이 배치될 수 있다. 상기 제2 LED 스택(31)을 성장 기판(미도시)으로부터 분리하고, 이후 공정을 진행하기 위해 임시접착기판인 상기 제1 임시 기판(13)을 사용하는 TBDB(temporary bonding de-bonding) 공정을 적용할 수 있다. 보다 상세하게는, 상기 제2 투명 전극(33) 상으로 상기 제1 임시 기판(13)이 접합될 수 있고, 이후 상기 제2 LED 스택(31)의 성장 기판을 분리할 수 있다. 또한, 상기 제1 임시 기판(13)은 상기 제1 LED 스택(21) 상으로 상기 제2 LED 스택(31)이 접합된 후 제거될 수 있다.
상기 제2 LED 스택(31)은 AlGaInP계 또는 AlGaInN계 반도체층을 포함할 수 있고, 제1 도전형 반도체층(31a), 활성층 및 제2 도전형 반도체층(31b)을 포함할 수 있다. 상기 제1 도전형 반도체층(31a)은 n형일 수 있고, 상기 제2 도전형 반도체층(31b)은 p형일 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 LED 스택(31)을 위한 Al, Ga 및 In의 조성비는 상기 제2 LED 스택(31)이 예를 들어, 녹색광을 방출할 수 있도록 할 수 있다.
상기 제2 투명 전극(33)은 상기 제2 LED 스택(31)의 제2 도전형 반도체층(31b)과 오믹 접촉할 수 있다. 상기 제2 투명 전극(33)은 SnO2, InO2, ITO, ZnO 및 IZO 등과 같은 금속층 또는 도전성 산화물층으로 형성될 수 있다.
도 3C를 참조하면, 성장 기판(미도시) 상에 제3 LED 스택(41)을 성장시키고, 상기 제3 LED 스택(41) 상에 제3 투명 전극(43)을 형성할 수 있고, 상기 제3 투명 전극(43) 상으로 제2 임시 기판(15)이 배치될 수 있다. 상기 제3 LED 스택(41)을 성장 기판(미도시)으로부터 분리하고, 이후 공정을 진행하기 위해 임시접착기판인 상기 제2 임시 기판(15)을 사용하는 TBDB(temporary bonding de-bonding) 공정을 적용할 수 있다. 보다 상세하게는, 상기 제3 투명 전극(43) 상으로 상기 제2 임시 기판(15)이 접합될 수 있고, 이후 상기 제3 LED 스택(41)의 성장 기판을 분리할 수 있다. 또한, 상기 제2 임시 기판(15)은 상기 제3 LED 스택(41) 상에 상기 제2 LED 스택(31)이 접합된 후에 제거될 수 있다.
상기 제3 LED 스택(41)은 AlGaInP계 반도체층을 포함할 수 있고, 제1 도전형 반도체층(41a), 활성층 및 제2 도전형 반도체층(41b)을 포함할 수 있다. 상기 제1 도전형 반도체층(41a)은 n형일 수 있고, 상기 제2 도전형 반도체층(41b)은 p형일 수 있으나, 이에 한정되는 것은 아니다. 상기 제3 LED 스택(41)은 예를 들어, 적색광을 방출할 수 있다.
상기 제3 투명 전극(43)은 상기 제3 LED 스택(41)의 제2 도전형 반도체층(41b)과 오믹 접촉할 수 있다. 상기 제3 투명 전극(43)은 SnO2, InO2, ITO, ZnO 및 IZO 등과 같은 금속층 또는 도전성 산화물층으로 형성될 수 있다.
도 4A를 참조하면, 상기 제1 보호층(25) 및 상기 제1 절연층(27)은 상기 제1 투명 전극(23)을 노출시키기 위한 개구부를 갖도록 형성될 수 있다. 보다 상세하게는, 상기 제1 LED 스택(21), 제1 투명 전극(23) 및 제1 보호층(25)의 적어도 일부분을 식각하여, 상기 제4 홀(h4)을 형성할 수 있다. 이 후, 상기 제1 LED 스택(21), 제1 투명 전극(23)의 측면 및 상기 제1 보호층(25)의 측면 및 상면으로 상기 제1 절연층(27)을 덮고, 상기 제1 보호층(25) 및 제1 절연층(27)의 적어도 일부분을 식각하여, 상기 제1 홀(h1)을 형성할 수 있다.
상기 개구부는 상기 제1 홀(h1)의 적어도 일부를 포함할 수 있고, 제1-1 연결 전극(61a)이 형성될 수 있다. 상기 제1-1 연결 전극(61a)는 상기 제1 투명 전극(23)을 통해 상기 제1 LED 스택(21)의 제2 도전형 반도체층(21b)과 전기적으로 접촉할 수 있다.
또한, 상기 제1 LED 스택(21), 제1 투명 전극(23), 제1 보호층(25) 및 제1 절연층(27)은 상기 제1 도전형 반도체층(21b)을 노출시키기 위한 개구부를 갖도록 형성될 수 있다. 상기 개구부는 상기 제4 홀(h4)의 적어도 일부를 포함할 수 있고, 제1-1 공통 전극(67a)이 형성될 수 있다. 상기 제1-1 공통 전극(67a)은 상기 제1 LED 스택(21)의 제1 도전형 반도체층(21a)과 전기적으로 접촉할 수 있다.
상기 개구부들은 포토리소그래피 및 식각 기술에 의해 패터닝될 수 있고, 상기 제1-1 연결 전극(61a) 및 제1-1 공통 전극(67a)이 형성될 수 있는 영역을 정의할 수 있다. 또한, 상기 제1-1 연결 전극(61a) 및 상기 제1-1 공통 전극(67a)은 동시에 형성될 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다.
도 4B를 참조하면, 상기 제1 LED 스택(21) 상에 상기 제2 LED 스택(31)을 접합할 수 있다. 상기 제1 LED 스택(21)과 상기 제2 LED 스택(31)을 접합하기 위해 상기 제1 LED 스택(21)과 상기 제2 LED 스택(31) 사이에 제1 본딩층(29)을 배치할 수 있다. 상세하게는, 상기 제1 LED 스택(21) 상으로 상기 제2 본딩층(39)을 배치하고, 상기 제1 본딩층(29) 상으로 상기 제2 LED 스택(31)을 배치하여 열 및 압력을 가하며 접합할 수 있다. 보다 상세하게는, 상기 제1 본딩층(29) 및 상기 제2 LED 스택(31)의 제1 도전형 반도체층(31a)은 서로 접촉하며 접합될 수 있다. 이후, 상기 제1 임시 기판(13)을 레이저 리프트 오프 공정, 화학 공정 및 기계적 공정 등에 의해 제거할 수 있다. 이에 따라, 상기 제2 투명 전극(33)이 상면에 노출될 수 있다.
도 4C를 참조하면, 상기 제2 투명 전극(33) 상으로 제2 보호층(35) 및 제2 절연층(37)이 순차적으로 배치될 수 있다.
상기 제1 본딩층(29), 제2 LED 스택(31), 제2 투명 전극(33), 제2 보호층(35) 및 제2 절연층(37)은 상기 제1 LED 스택(21)의 제2 도전형 반도체층(21b)과 전기적으로 연결하기 위한 개구부를 갖도록 형성될 수 있다. 상기 개구부는 상기 제1 홀(h1)의 적어도 일부를 포함할 수 있고, 제1-2 연결 전극(61b)이 형성될 수 있다. 상기 제1-2 연결 전극(61b)는 상기 제1-1 연결 전극(61a) 및 제1 투명 전극(23)을 순차적으로 통해 상기 제1 LED 스택(21)의 제2 도전형 반도체층(21b)과 전기적으로 접촉할 수 있다.
또한, 상기 제2 보호층(35) 및 제2 절연층(37)은 상기 제2 투명 전극(33)을 노출시키기 위한 개구부를 갖도록 형성될 수 있다. 상기 개구부는 상기 제2 홀(h2)의 적어도 일부를 포함할 수 있고, 제2-1 연결 전극(63a)이 형성될 수 있다. 상기 제2-1 연결 전극(63a)은 상기 제2 투명 전극(33)을 통해 상기 제2 LED 스택(31)의 제2 도전형 반도체층(31b)과 전기적으로 접촉할 수 있다.
또한, 상기 제1 본딩층(29), 제2 LED 스택(31), 제2 투명 전극(33), 제2 보호층(35) 및 제2 절연층(37)은 상기 제2 LED 스택(31)의 제1 도전형 반도체층(31b)을 노출시키기 위한 개구부를 갖도록 형성될 수 있다. 상기 개구부는 상기 제4 홀(h4)의 적어도 일부를 포함할 수 있고, 제1-2 공통 전극(67b)이 형성될 수 있다. 상기 제1-2 공통 전극(67b)은 상기 제3 LED 스택(31)의 제1 도전형 반도체층(31a)과 전기적으로 접촉할 수 있다. 상기 개구부들은 포토리소그래피 및 식각 기술에 의해 패터닝될 수 있다.
상기 개구부들은 포토리소그래피 및 식각 기술에 의해 패터닝될 수 있고, 상기 제1-2, 제2-1 연결 전극(61b, 63a) 및 제1-2 공통 전극(67b)이 형성될 수 있는 영역을 정의할 수 있다. 또한, 상기 제1-2, 제2-1 연결 전극(61b, 63a) 및 제1-2 공통 전극(67b)은 동시에 형성될 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다.
도 4D를 참조하면, 상기 제2 LED 스택(31) 상에 상기 제1 LED 스택(21)을 접합할 수 있다. 상기 제2 LED 스택(31)과 상기 제1 LED 스택(21)을 접합하기 위해 상기 제2 LED 스택(31)과 상기 제1 LED 스택(21) 사이에 제1 본딩층(29)을 배치할 수 있다. 상세하게는, 상기 제2 LED 스택(31) 상으로 상기 제1 본딩층(29)을 배치하고, 상기 제1 본딩층(29) 상으로 상기 제1 LED 스택(21)배치하여 열 및 압력을 가하며 접합할 수 있다. 보다 상세하게는, 상기 제1 본딩층(29) 및 상기 제1 LED 스택(21)의 제1 도전형 반도체층(21a)은 서로 접촉하며 접합될 수 있다. 이후, 상기 제1 임시 기판(13)을 레이저 리프트 오프 공정, 화학 공정 및 기계적 공정 등에 의해 제거할 수 있다. 이에 따라, 상기 제1 투명 전극(23)이 상면에 노출될 수 있다.
도 4E를 참조하면, 상기 제3 투명 전극(43) 상으로 제3 보호층(45) 및 제3 절연층(47)이 순차적으로 형성될 수 있다.
상기 제2 본딩층(39), 제3 LED 스택(41), 제3 투명 전극(43), 제3 보호층(45) 및 제3 절연층(47)은 상기 제1 LED 스택(21)의 제2 도전형 반도체층(21b)과 전기적으로 연결하기 위한 개구부를 갖도록 형성될 수 있다. 상기 개구부는 상기 제1 홀(h1)의 적어도 일부를 포함할 수 있고, 제1-3 연결 전극(61c)이 형성될 수 있다. 상기 제1-3 연결 전극(61c)은 상기 제1-2 연결 전극(61b), 제1-1 연결 전극(61a) 및 상기 제1 투명 전극(23)을 순차적으로 통해 상기 제1 LED 스택(21)의 제2 도전형 반도체층(21b)과 전기적으로 연결할 수 있다.
또한, 상기 제2 본딩층(39), 제3 LED 스택(41), 제3 투명 전극(43), 제3 보호층(45) 및 제3 절연층(47)은 상기 제2 LED 스택(31)의 제2 도전형 반도체층(31b)과 전기적으로 연결하기 위한 개구부를 갖도록 형성될 수 있다. 상기 개구부는 상기 제2 홀(h2)의 적어도 일부를 포함할 수 있고, 제2-2 연결 전극(63b)이 형성될 수 있다. 상기 제2-2 연결 전극(63b)은 상기 제2-1 연결 전극(63a) 및 제2 투명 전극(33)을 통해 상기 제2 LED 스택(31)의 제2 도전형 반도체층(31b)과 전기적으로 연결할 수 있다.
또한, 상기 제3 보호층(45) 및 제3 절연층(47)은 상기 제3 LED 스택(41)의 제2 도전형 반도체층(41b)과 전기적으로 연결하기 위한 개구부를 갖도록 형성될 수 있다. 상기 개구부는 상기 제3 홀(h3)의 적어도 일부를 포함할 수 있고, 제3-1 연결 전극(65a)이 형성될 수 있다. 상기 제3-1 연결 전극(65a)은 상기 제3 투명 전극(43)을 통해 상기 제3 LED 스택(41)의 제2 도전형 반도체층(41b)과 전기적으로 연결할 수 있다.
또한, 상기 제2 본딩층(39), 제3 LED 스택(41), 제3 투명 전극(43), 제3 보호층(45) 및 제3 절연층(47)은 상기 제3 LED 스택(41)의 제1 도전형 반도체층(41a)을 노출시키기 위한 개구부를 갖도록 형성될 수 있다. 상기 개구부는 상기 제4 홀(h4)의 적어도 일부를 포함할 수 있고, 제1-3 공통 전극(67c)이 형성될 수 있다. 상기 제1-3 공통 전극(67c)은 상기 제3 LED 스택(41)의 제1 도전형 반도체층(41a)과 전기적으로 접촉할 수 있다.
상기 개구부들은 포토리소그래피 및 식각 기술에 의해 패터닝될 수 있고, 상기 제1-3, 제2-2, 제3-1 연결 전극(61c, 63b, 65a) 및 제1-3 공통 전극(67c)이 형성될 수 있는 영역을 정의할 수 있다. 또한, 상기 제1-3, 제2-2, 제3-1 연결 전극(61c, 63b, 65a) 및 제1-3 공통 전극(67c)은 동시에 형성될 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다.
도 4F를 참조하면, 상기 제1, 제2 및 제3 LED 스택(21, 31, 41)의 외측면의 적어도 일부를 식각하여 상기 기판(11)의 요철이 노출될 수 있다. 기판(11) 상에 복수의 발광 소자들(100)이 함께 형성될 수 있으며, 이들을 서로 분리하는 분리 공정(isolation process)이 수행되어 발광 소자들(100)이 기판(11) 상에서 서로 분리될 수 있다.
또한, 상기 제3 절연층(47) 상에 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40, 50)를 형성할 수 있다. 보다 상세하게는, 상기 제1, 제2, 제3 및 제4 범프 패드(20, 30, 40 50)는 상기 제1-3, 제2-2, 제3-1 연결 전극(61c, 63b, 65a) 및 제1-3 공통 전극(67c) 상에 형성될 수 있다.
상기 제1 범프 패드(20)는 상기 제3 절연층(47)의 개구부를 통해 상기 제1 연결 전극들(61a, 61b, 61c)에 연결될 수 있고, 상기 제2 범프 패드(30)는 상기 제2 연결 전극들(63a, 63b)에 연결될 수 있고, 상기 제3 범프 패드(40)는 상기 제3 연결 전극(65a)에 연결될 수 있다. 상기 제4 범프 패드(50)는 상기 제3 절연층(47)의 개구부를 통해 상기 공통 전극(67a, 67b, 67c)에 공통으로 연결될 수 있다.
상기 제1, 제2 및 제3 연결 전극(61, 63, 65)들은 서로 전기적으로 분리되어 있으므로, 상기 제1, 제2 및 제3 LED 스택(21, 31, 41) 각각은 2개의 범프 패드들에 전기적으로 연결되어 독립적으로 구동될 수 있다. 범프 패드들(20, 30, 40, 50)은 분리 공정 후에 형성될 수도 있으나, 이에 한정되는 것은 아니다.
도 5A를 참조하면, 상기 발광 소자(100)들은 제3 임시 기판(17) 상에 배치될 수 있다. 도시한 바와 같이, 상기 범프 패드들(20, 30, 40, 50)이 제3 임시 기판(17)과 접하도록 상기 발광 소자들(100)이 제3 임시 기판(17) 상에 배치될 수 있다. 또한, 도시하지는 않았으나, 상기 제3 임시 기판(17) 및 상기 발광 소자(100) 사이에 접착층을 더 포함할 수 있다. 본 개시 사항의 실시예에 있어서, 상기 기판(11)은 제거할 수 있고, 이에 따라, 발광 소자(100)들은 서로 분리될 수 있으나, 이에 한정되는 것은 아니다. 이 후, 상기 발광 소자(100)를 스탬프(110)를 이용한 전사 방법 등 다양한 전사 방법을 통해을 통해 상기 패널 기판(101)으로 전사할 수 있다.
도 5B를 참조하면, 상기 발광 소자들(100)은 스탬프(110)를 이용하여 패널 기판(도 1의 101) 상으로 전사될 수 있다. 상기 발광 소자(100)들을 상기 패널 기판(101) 상의 전극 간격과 동일한 간격으로 전사하기 위해, 상기 패널 기판(101) 상의 전극(103) 간격과 동일한 간격으로 발광 소자들(100)을 접합하는 스탬프(110)가 이용될 수 있다. 상기 제3 임시 기판(17) 상에서 서로 분리된 발광 소자(100)들 중 상기 패널 기판(101) 상의 전극(103) 간격과 동일한 간격으로 배치된 발광 소자들(100)이 상기 스탬프(110)에 접합되어 상기 패널 기판(101) 상으로 전사될 수 있다. 이 때, 상기 발광 소자(100)는 상기 스탬프(110)와 접하는 면에 표면 텍스처링을 가질 수 있으며, 이로 인해, 상기 발광 소자(100) 픽업시 발광 소자(100)와 스탬프(110)의 접합력이 강화될 수 있다.
본 발명의 일 실시예에 따른 발광 소자에 있어서, 각 구성 요소는 다양하게 변형될 수 있다. 이하의 다른 실시예에서는 설명의 중복을 피하기 위해 상술한 실시예와 다른 점을 위주로 설명하며, 동일한 구성부에 대해서는 간략하게 설명하거나 생략하기로 한다.
도 6A, 도 6B 및 도 6C는 다른 실시예에 따른 발광 소자(200)를 설명하기 위한 개략적인 평면도 및 단면도이다.
도 6A, 도 6B 및 도 6C를 참조하면, 상기 발광 소자(200)는 상기 발광 소자(200)의 외측면을 제외하고, 도 2A 및 도 2B의 구성과 동일하다. 도 2A 및 도 2B의 구성 요소와 동일한 구성요소에 대해서는 지시 번호에 100을 추가하고 상세한 설명은 생략한다. 한편, 도 2B에서 단차(S)를 여기서는 단차(Sa)로 표시하며, 도 2A 및 도 2B에 표시된 제1, 제2, 제3, 및 제4 홀들(h1, h2, h3, h4)을 여기서는 제5, 제6, 제7 및 제8 홀(h5, h6, h7, h8)로 표현한다.
도 6A 및 도 6C에 도시한 바와 같이, 상기 발광 소자(200)의 외측면은 단차(Sb)들을 포함할 수 있다. 상기 외측면의 단차(Sb)들은 제5, 제6, 제7 및 제8 홀(h5, h6, h7, h8)을 형성하기 위해 식각할 때, 동시에 형성될 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니며, 별도의 공정으로 형성할 수 있다.
상기 단차(Sb)들로 인해 제1 LED 스택(121)의 폭은 제2 및 제3 LED 스택(131, 141)의 폭보다 넓은 폭으로 형성될 수 있고, 상기 제2 LED 스택(131)의 폭은 상기 제3 LED 스택(141)의 폭보다 넓은 폭으로 형성될 수 있다. 이에 따라, 상기 제1 LED 스택(121)의 발광 면적은 상기 제2 및 제3 LED 스택(131, 141)의 발광 면적보다 넓은 면적을 가질 수 있고, 상기 제2 LED 스택(131)의 발광 면적은 상기 제3 LED 스택(141)의 발광 면적보다 넓은 면적을 가질 수 있다. 또한, 제1 및 제2 절연층(127, 137)의 상면이 적어도 일부분 노출될 수 있다. 상기 단차(Sb)는 제5, 제6, 제7 및 제8 홀(h5, h6, h7, h8)을 형성하기 위해 식각할 때, 동시에 형성할 수 있다. 따라서, 상기 발광 소자(200)를 분리하기 위한 별도의 식각 공정을 생략할 수 있어 공정을 간소화 할 수 있다.
상기 발광 소자(200)는 외측면에 배치된 반사층(180)을 더 포함할 수 있다. 제1 LED 스택(21)의 측면을 덮는 반사층(180), 제2 LED 스택(31)의 측면을 덮는 반사층(180) 및 제3 LED 스택(41)의 측면을 덮는 반사층(180)은 서로 이격될 수 있다. 보다 상세하게는, 상기 반사층(180)은 상기 발광 소자(200) 외측면 근처의 제1, 제2 및 제3 절연층(127, 137, 147)의 적어도 일부의 상면에는 배치되지 않을 수 있다. 이에 따라, 상기 제1, 제2 및 제3 절연층(127, 137, 147)의 적어도 일부의 상면은 노출될 수 있다.
상기 반사층(180)은 금속층을 포함할 수 있고, 예를 들어, Ti를 포함할 수 있다. 상기 반사층(180)은 시드층들(171a, 171b, 171c, 173a, 173b, 175a, 177a, 177b, 177c)을 형성할 때, 동시에 형성할 수 있으며, 상기 시드층들(171a, 171b, 171c, 173a, 173b, 175a, 177a, 177b, 177c)의 재료와 적어도 일부 동일 재료일 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다. 상기 반사층(180)이 상기 발광 소자(200)의 측면을 덮음으로써, 상기 제1, 제2 및 제3 LED 스택(120, 130, 140)으로부터 추출되는 광을 반사시켜, 상기 발광 소자(200)의 광 추출 효율을 향상시킬 수 있다.
도 7은 본 개시 사항의 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 단면도이다.
도 7을 참조하면, 본 실시예에 따른 발광 소자는 도 6A, FIG, 6B, 및 도 6C를 참조하여 설명한 방광 소자(200)와 대체로 유사하나, 반사층들(179a, 179b, 179c)과 제1 내지 제3 LED 적층들(121, 131, 141) 사이에 절연층들(127, 137, 147)이 개재된 것에 차이가 있다.
제1 내지 제3 LED 적층들(121, 131, 141)과 절연층들(127, 137, 147) 및 반사층들(179a, 179b, 179c)이 차례로 배치됨에 따라 전방향 반사기가 제공될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 상기 실시예에만 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 발광 소자에 있어서,
    제1 LED 스택;
    상기 제1 LED 스택 상에 배치된 제2 LED 스택;
    상기 제2 LED 스택 상에 배치된 제3 LED 스택; 및
    상기 제1, 제2 및 제3 LED 스택 각각의 제1 도전형 반도체층과 전기적으로 연결하는 공통 전극을 포함하고,
    상기 공통 전극은 상기 제1, 제2 및 제3 LED 스택 중 적어도 하나의 LED 스택 내 단차를 포함하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 제1, 제2 및 제3 LED 스택은 서로 다른 파장을 방출하는 발광 소자.
  3. 청구항 2에 있어서,
    상기 제1, 제2 및 제3 LED 스택은 각각 청색광, 녹색광 및 적색광을 방출하는 발광 소자.
  4. 청구항 1에 있어서,
    상기 제1 LED 스택의 유효 발광 면적은 상기 제2 및 제3 LED 스택의 유효 발광 면적보다 크고,
    상기 제2 LED 스택의 유효 발광 면적은 상기 제3 LED 스택의 유효 발광 면적보다 큰 발광 소자.
  5. 청구항 1에 있어서,
    상기 제1, 제2 및 제3 LED 스택은 각각의 일면에 텍스쳐링을 갖는 발광 소자.
  6. 청구항 1에 있어서,
    상기 제1, 제2 및 제3 LED 스택의 각 제2 도전형 반도체층에 전기적으로 접하는 제1 연결 전극, 제2 연결 전극 및 제3 연결 전극을 더 포함하는 발광 소자.
  7. 청구항 6에 있어서,
    상기 제1 및 제2 연결 전극은 상기 제1 LED 스택으로부터 상기 제3 LED 스택 방향으로 갈수록 폭이 작아지는 발광 소자.
  8. 청구항 6에 있어서,
    상기 제1, 제2 및 제3 연결 전극의 최소 폭은 모두 동일한 폭을 갖는 발광 소자.
  9. 청구항 1에 있어서,
    상기 공통 전극은 복수개의 서브 전극들을 포함하며, 상기 복수개의 서브 전극들은 동일 축 상에 배치된 발광 소자.
  10. 청구항 1에 있어서,
    상기 제1 LED 스택으로부터 상기 제3 LED 스택으로의 외측면은 동일 선상에 위치하는 발광 소자.
  11. 발광 소자에 있어서,
    제1 LED 스택;
    상기 제1 LED 스택 상에 배치된 제2 LED 스택;
    상기 제2 LED 스택 상에 배치된 제3 LED 스택; 및
    상기 제1, 제2 및 제3 LED 스택 각각의 제1 도전형 반도체층과 전기적으로 연결하는 공통 전극을 포함하고,
    상기 제2 및 제3 LED 스택은 상기 제1 LED 스택의 외곽보다 안쪽으로 리세스되며,
    상기 제2 LED 스택 주위의 상기 제1 LED 스택의 상면에 상기 제2 LED 스택이 리세스되어 노출된 절연층을 포함하는 발광 소자.
  12. 청구항 11에 있어서,
    상기 제1, 제2 및 제3 LED 스택의 각 측면 및 노출된 상면에 배치된 물질층들을 더 포함하되, 상기 물질층들은 서로 다른 공정에서 형성된 발광 소자.
  13. 청구항 11에 있어서,
    상기 제1, 제2 및 제3 LED 스택의 각 측면에 배치된 반사층을 더 포함하는 발광 소자.
  14. 청구항 13에 있어서,
    상기 제1, 제2 및 제3 LED 스택의 각 측면과 상기 반사층 사이에 배치된 절연층을 더 포함하는 발광 소자.
  15. 청구항 11에 있어서,
    상기 제1 LED 스택으로부터 상기 제3 LED 스택으로 갈수록 LED 스택의 폭이 좁아지는 발광 소자.
  16. 청구항 15에 있어서,
    상기 제1 LED 스택의 폭은 상기 제2 및 제3 LED 스택의 폭 보다 크고,
    상기 제2 LED 스택의 폭은 상기 제3 LED 스택의 폭 보다 큰 발광 소자.
  17. 청구항 16에 있어서,
    상기 제1 LED 스택의 유효 발광 면적은 상기 제2 및 제3 LED 스택의 유효 발광 면적보다 크고,
    상기 제2 LED 스택의 유효 발광 면적은 상기 제3 LED 스택의 유효 발광 면적보다 큰 발광 소자
  18. 청구항 11에 있어서,
    상기 공통 전극은 상기 제1, 제2 및 제3 LED 스택 중 적어도 하나의 LED 스택을 관통하는 발광 소자.
  19. 청구항 18에 있어서,
    상기 공통 전극은 상기 제1, 제2 및 제3 LED 스택 중 적어도 하나의 LED 스택 내 단차를 포함하는 발광 소자.
  20. 청구항 19에 있어서,
    상기 공통 전극의 최소 폭은 최대 폭 대비 1/3배의 폭을 갖는 발광 소자.
PCT/KR2022/005542 2021-04-19 2022-04-18 발광 소자 및 이를 포함하는 디스플레이 장치 WO2022225279A1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163176598P 2021-04-19 2021-04-19
US63/176,598 2021-04-19
US202263325110P 2022-03-29 2022-03-29
US63/325,110 2022-03-29
US17/722,369 2022-04-17
US17/722,369 US20220336428A1 (en) 2021-04-19 2022-04-17 Light emitting diode and display apparatus having the same

Publications (1)

Publication Number Publication Date
WO2022225279A1 true WO2022225279A1 (ko) 2022-10-27

Family

ID=83601666

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/005542 WO2022225279A1 (ko) 2021-04-19 2022-04-18 발광 소자 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US20220336428A1 (ko)
WO (1) WO2022225279A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
KR20180060704A (ko) * 2016-11-29 2018-06-07 광주과학기술원 수직 적층형 마이크로 디스플레이
KR102049384B1 (ko) * 2013-06-28 2019-11-28 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치
KR20200085788A (ko) * 2017-12-05 2020-07-15 서울바이오시스 주식회사 디스플레이용 led 스택을 구비한 발광 소자 및 이를 구비한 디스플레이 장치
KR20200090841A (ko) * 2017-12-20 2020-07-29 서울바이오시스 주식회사 디스플레이용 led 유닛 및 이를 갖는 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
KR102049384B1 (ko) * 2013-06-28 2019-11-28 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치
KR20180060704A (ko) * 2016-11-29 2018-06-07 광주과학기술원 수직 적층형 마이크로 디스플레이
KR20200085788A (ko) * 2017-12-05 2020-07-15 서울바이오시스 주식회사 디스플레이용 led 스택을 구비한 발광 소자 및 이를 구비한 디스플레이 장치
KR20200090841A (ko) * 2017-12-20 2020-07-29 서울바이오시스 주식회사 디스플레이용 led 유닛 및 이를 갖는 디스플레이 장치

Also Published As

Publication number Publication date
US20220336428A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020036423A1 (ko) 발광 소자
WO2020162687A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021086026A1 (ko) Led 디스플레이 장치
WO2019093533A1 (ko) 복수의 픽셀들을 포함하는 디스플레이용 발광 다이오드 유닛 및 그것을 갖는 디스플레이 장치
WO2020036421A1 (ko) 발광 소자
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2017116136A1 (ko) 디스플레이 장치
WO2020231131A1 (en) Light emitting package
WO2021054702A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 발광 패키지
WO2021060878A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020235857A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021125780A1 (ko) 발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021080311A1 (ko) Led 디스플레이 장치
WO2020185006A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020055143A1 (ko) 발광 소자
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021112555A1 (ko) 표시 장치
WO2021137404A1 (ko) 표시장치
WO2018174425A1 (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
WO2021172909A1 (ko) 다중 파장 발광 소자 및 그것을 제조하는 방법
WO2021133140A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020080603A1 (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22791979

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22791979

Country of ref document: EP

Kind code of ref document: A1