WO2022220009A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022220009A1
WO2022220009A1 PCT/JP2022/012285 JP2022012285W WO2022220009A1 WO 2022220009 A1 WO2022220009 A1 WO 2022220009A1 JP 2022012285 W JP2022012285 W JP 2022012285W WO 2022220009 A1 WO2022220009 A1 WO 2022220009A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor device
layer
semiconductor
covering
Prior art date
Application number
PCT/JP2022/012285
Other languages
English (en)
French (fr)
Inventor
羊水 二村
瞬也 三上
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to DE112022001300.1T priority Critical patent/DE112022001300T5/de
Priority to JP2023514533A priority patent/JPWO2022220009A1/ja
Priority to CN202280027901.2A priority patent/CN117157751A/zh
Publication of WO2022220009A1 publication Critical patent/WO2022220009A1/ja
Priority to US18/480,978 priority patent/US20240030106A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08113—Disposition the whole bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0905—Shape
    • H01L2224/09051—Bonding areas having different shapes
    • H01L2224/09055—Bonding areas having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0915—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/09154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/09155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Definitions

  • the present disclosure relates to semiconductor devices.
  • Patent Document 1 discloses an example of a conventional switching element.
  • a switching element generates energy due to an electromotive force that is generated when a current is interrupted. This energy is absorbed in the switching element by a function called active clamping.
  • the present disclosure has been conceived under the circumstances described above, and one object thereof is to provide a semiconductor device capable of increasing the energy that can be absorbed by active clamping.
  • a semiconductor device provided by the present disclosure includes: a semiconductor element having an element body including a semiconductor; a first electrode disposed on the element body; a sealing resin covering the semiconductor element; a covering portion interposed between the first electrode and the sealing resin and containing a material having a higher thermal conductivity than the sealing resin, wherein the first electrode has a groove portion in contact with the covering portion.
  • FIG. 1 is a plan view showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. FIG. 2 is a fragmentary plan view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. FIG. 3 is a main part plan view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. FIG. 4 is a front view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. FIG. 5 is a side view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 6 is a cross-sectional view taken along line VI-VI of FIG. 3.
  • FIG. FIG. 7 is a cross-sectional view along line VII-VII of FIG. FIG.
  • FIG. 8 is an enlarged cross-sectional view of the main part showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 9 is an enlarged cross-sectional view of a main part showing one step of the method for manufacturing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 10 is a cross-sectional view showing a first modification of the semiconductor device according to the first embodiment of the present disclosure;
  • FIG. 11 is a main part plan view showing a second modification of the semiconductor device according to the first embodiment of the present disclosure;
  • FIG. 12 is a main part plan view showing a third modification of the semiconductor device according to the first embodiment of the present disclosure;
  • FIG. 13 is an enlarged cross-sectional view of main parts showing a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 14 is a main part plan view showing a semiconductor device according to a third embodiment of the present disclosure;
  • FIG. 15 is a fragmentary plan view showing a semiconductor device according to a third embodiment of the present disclosure;
  • the semiconductor device A1 of the present embodiment includes a first lead 1, a plurality of second leads 2, a plurality of third leads 3, a semiconductor element 4, a plurality of first wires 51, a plurality of second wires 52, a covering portion 7 and A sealing resin 8 is provided.
  • the shape and size of the semiconductor device A1 are not particularly limited.
  • An example of the size of the semiconductor device A1 is about 4 mm to 7 mm in the x direction, about 4 mm to 8 mm in the y direction, and about 0.7 mm to 2.0 mm in the z direction. be.
  • FIG. 1 is a plan view showing the semiconductor device A1.
  • 2 and 3 are plan views of essential parts showing the semiconductor device A1.
  • FIG. 4 is a front view showing the semiconductor device A1.
  • FIG. 5 is a side view showing the semiconductor device A1.
  • 6 is a cross-sectional view taken along line VI-VI of FIG. 3.
  • FIG. 7 is a cross-sectional view along line VII-VII of FIG.
  • FIG. 8 is an enlarged cross-sectional view of a main part showing the semiconductor device A1. 2 and 3, the sealing resin 8 is indicated by imaginary lines for convenience of understanding.
  • the covering portion 7 is hatched with a plurality of dots. omits the covering portion 7 for convenience of understanding.
  • the first lead 1 is a member that supports the semiconductor element 4 and constitutes a conduction path to the semiconductor element 4 .
  • the material of first lead 1 is not particularly limited, and is made of, for example, metals represented by Cu (copper), Ni (nickel), Fe (iron), and alloys thereof.
  • the first lead 1 may be formed with a plated layer made of a metal represented by Ag (silver), Ni, Pd (palladium), Au (gold), etc., at appropriate locations.
  • the thickness of first lead 1 is not particularly limited, and is, for example, about 0.12 mm to 0.2 mm.
  • the first lead 1 of this embodiment has a die pad portion 11 and two extension portions 12 .
  • the die pad portion 11 is a portion that supports the semiconductor element 4 .
  • the shape of the die pad portion 11 is not particularly limited, and is rectangular when viewed in the z direction in this embodiment.
  • the die pad portion 11 has a die pad main surface 111 and a die pad back surface 112 .
  • the die pad main surface 111 is a surface facing the z direction.
  • the die pad back surface 112 is a surface facing away from the die pad main surface 111 in the thickness direction. In the illustrated example, die pad main surface 111 and die pad back surface 112 are planar.
  • each extending portion 12 is portions extending from the die pad portion 11 to opposite sides in the x direction.
  • each extending portion 12 includes a portion extending from the die pad portion 11 along the x direction, a portion extending obliquely in the z direction toward the die pad main surface 111 with respect to the portion, and the portion extending along the x direction. , and has a curved shape as a whole (see FIG. 6).
  • the plurality of second leads 2 are separated from the first leads 1 and constitute a conductive path to the semiconductor element 4 .
  • the plurality of second leads 2 constitute conduction paths for currents switched by the semiconductor element 4 .
  • a plurality of second leads 2 are arranged on one side of the first leads 1 in the y direction. Also, the plurality of second leads 2 are arranged apart from each other in the x direction.
  • the material of the second lead 2 is not particularly limited, and is made of, for example, metals represented by Cu, Ni, Fe, etc., and alloys thereof. Moreover, the second lead 2 may be formed with a plated layer made of a metal represented by Ag, Ni, Pd, Au, etc., at an appropriate position. The thickness of second lead 2 is not particularly limited, and is, for example, about 0.12 mm to 0.2 mm.
  • Each second lead 2 of this embodiment has a pad portion 21 and a terminal portion 22 .
  • the pad portion 21 is a portion to which the first wire 51 is connected.
  • the pad section 21 is located on the side of the die pad main surface 111 facing the die pad section 11 in the z direction (see FIG. 7).
  • the terminal portion 22 is a strip-shaped portion extending outward in the y direction from the pad portion 21 .
  • the terminal portion 22 has a bent shape when viewed in the x direction, and the tip portion thereof is located at the same (or substantially the same) position as the die pad portion 11 in the z direction.
  • the plurality of third leads 3 are separated from the first leads 1 and constitute a conductive path to the semiconductor element 4 .
  • the plurality of third leads 3 constitute conduction paths for control signal currents for controlling the semiconductor element 4 .
  • a plurality of third leads 3 are arranged on the other side in the y direction with respect to the first leads 1 . Also, the plurality of third leads 3 are arranged apart from each other in the x direction.
  • the material of the third lead 3 is not particularly limited, and is made of, for example, metals represented by Cu, Ni, Fe, etc., and alloys thereof. Also, the third lead 3 may be formed with a plated layer made of a metal represented by Ag, Ni, Pd, Au, etc., at an appropriate position. The thickness of the third lead 3 is not particularly limited, and is, for example, approximately 0.12 mm to 0.2 mm.
  • Each third lead 3 of this embodiment has a pad portion 31 and a terminal portion 32 .
  • the pad portion 31 is a portion to which the second wire 52 is connected.
  • the pad section 31 is located on the side of the die pad main surface 111 facing the die pad section 11 in the z direction (see FIG. 7).
  • the terminal portion 32 is a belt-like portion extending outward in the y direction from the pad portion 31 .
  • the terminal portion 32 has a bent shape when viewed in the x direction, and the tip portion thereof is located at the same (or substantially the same) position as the die pad portion 11 in the z direction.
  • the semiconductor element 4 is an element that exhibits the electrical functions of the semiconductor device A1. In this embodiment, the semiconductor element 4 performs a switching function.
  • the semiconductor element 4 has an element body 40 , first electrodes 401 , second electrodes 402 and a plurality of third electrodes 403 .
  • the semiconductor device 4 also has a control section 48 .
  • the semiconductor element 4 has a portion that constitutes a transistor that performs a switching function, and a portion that controls, monitors, protects, etc. the transistor.
  • the specific configuration of the semiconductor element 4 is not particularly limited.
  • the semiconductor element 4 may have a functional layer 408 or the like as a portion that constitutes a transistor, and may have a configuration without the control section 48 .
  • the number and presence/absence of the second electrodes 402 and the third electrodes 403 are appropriately selected.
  • other semiconductor elements may be mounted on the die pad portion 11 in addition to the semiconductor element 4 .
  • the functions of the semiconductor elements other than the semiconductor element 4 are not particularly limited.
  • the element main body 40 has an element main surface 40a and an element back surface 40b.
  • the element main surface 40a faces the same side as the die pad main surface 111 in the z direction.
  • the element back surface 40b is a surface that faces the side opposite to the element main surface 40a in the z direction.
  • the material of the element main body 40 is not particularly limited. Examples of materials for the element body 40 include semiconductor materials such as Si, SiC, and GaN.
  • the element body 40 has a functional layer 408, for example, as shown in FIG.
  • the functional layer 408 has a transistor structure typified by, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a MISFET (Metal Insulator Semiconductor Field Effect Transistor), and the like.
  • the functional layer 408 is arranged side by side with the control unit 48 in the y direction when viewed in the z direction.
  • the specific arrangement of the functional layer 408 and the controller 48 is not particularly limited.
  • the first electrode 401 is arranged on the element main surface 40 a of the element body 40 .
  • the shape, size and position of the first electrode 401 are not particularly limited.
  • the first electrode 401 is arranged on a portion of the element main surface 40a on the side of the plurality of second leads 2 in the y direction.
  • the first electrode 401 overlaps the functional layer 408 when viewed in the z direction.
  • the first electrode 401 is separated from the control section 48 when viewed in the z direction.
  • the first electrode 401 is the source electrode.
  • the material of the first electrode 401 is not particularly limited, and examples thereof include metals represented by Al (aluminum), Al—Si (silicon), Cu, and alloys containing these.
  • the first electrode 401 may have a structure in which layers made of a plurality of materials selected from these metals are laminated.
  • the first electrode 401 of this embodiment has grooves 405.
  • the groove portion 405 is a portion recessed toward the semiconductor element 4 in the z direction.
  • a specific configuration of the groove portion 405 is not particularly limited.
  • the first electrode 401 has a first layer 4011 .
  • the first layer 4011 is a layer containing a metal such as Al, Al--Si, Cu, or an alloy thereof.
  • the groove 405 is a portion of the first layer 4011 recessed in the z direction. A method for forming such grooves 405 is not particularly limited, and etching, laser trimming, or the like can be appropriately used, for example.
  • the groove portion 405 of this embodiment has an outer peripheral portion 4051 and an inner portion 4052 .
  • the outer peripheral portion 4051 is a portion along the outer peripheral edge of the first electrode 401 .
  • the shape of outer peripheral portion 4051 is not particularly limited, and is, for example, rectangular.
  • the outer peripheral portion 4051 may be a single line that is connected in a ring as a whole, or may be a dotted line formed by a plurality of line segments.
  • the inner portion 4052 is a portion located inside the outer peripheral portion 4051 .
  • the inner portion 4052 is connected to the outer peripheral portion 4051 but may be separated from the outer peripheral portion 4051 .
  • the shape and size of the inner portion 4052 are not particularly limited. In the illustrated example, the inner portion 4052 is gridded along the x and y directions.
  • the second electrode 402 is arranged on the element back surface 40 b of the element body 40 .
  • the second electrode 402 overlaps the functional layer 408 and the control section 48 when viewed in the z-direction, and covers the entire back surface 40b of the element in this embodiment.
  • the second electrode 402 is the drain electrode.
  • the material of the second electrode 402 is not particularly limited, and examples thereof include metals represented by Al, Al--Si, Cu, etc., and alloys containing these.
  • the second electrode 402 may have a structure in which layers made of a plurality of materials selected from these metals are laminated.
  • Control unit 48 includes, for example, a current sensor circuit, a temperature sensor circuit, an overcurrent protection circuit, an overheating protection circuit, a low voltage malfunction prevention circuit, and the like.
  • the plurality of third electrodes 403 are arranged on the element main surface 40a.
  • the plurality of third electrodes 403 are arranged on the portion of the element main surface 40a on the side of the plurality of third leads 3 in the y direction.
  • the plurality of third electrodes 403 overlap the control section 48 when viewed in the z direction.
  • the plurality of third electrodes 403 are mainly electrically connected to the controller 48 .
  • the number of the multiple third electrodes 403 is not particularly limited. Also, the number of third electrodes 403 may be one.
  • the semiconductor element 4 has four third electrodes 403 .
  • the plurality of first wires 51 electrically connect the first electrodes 401 of the semiconductor element 4 and the plurality of second leads 2 .
  • the material of first wire 51 is not particularly limited, and is made of metal represented by Au, Cu, Al, or the like, for example.
  • the first wire 51 of this embodiment has a bonding portion 511, a bonding portion 512, a loop portion 513, a first portion 514 and a second portion 515.
  • a specific configuration of the first wire 51 is not particularly limited.
  • first wire 51 is made of a material containing Cu, and is formed by a capillary, for example.
  • a current switched by the semiconductor element 4 flows through the plurality of first wires 51 .
  • the semiconductor device is not limited to the configuration in which the first wire 51 is joined to the first electrode 401 .
  • a conductive member made of a metal plate material other than the first wire 51 may be joined to the first electrode 401 .
  • another electrode may be provided that is electrically connected to the first electrode 401 via a conductive path formed in the semiconductor element 4, and the conductive member such as the first wire 51 is in contact with this electrode.
  • the bonding portion 511 is electrically connected to the first electrode 401 of the semiconductor element 4, and is arranged at a position overlapping the first electrode 401 when viewed in the z direction. In this embodiment, the bonding portion 511 is joined to the first electrode 401 and is a so-called first bonding portion.
  • the arrangement of the bonding portion 511 is not particularly limited.
  • the bonding portion 511 is arranged in the first electrode 401 at a position avoiding the groove portion 405 .
  • the bonding portion 511 is arranged inside the outer peripheral portion 4051 .
  • the bonding portions 511 of the plurality of first wires 51 are dispersedly arranged in a plurality of regions of the first electrode 401 partitioned by the groove portions 405 .
  • the bonding portion 512 is a portion that is bonded to the pad portion 21 of the second lead 2 .
  • the bonding portion 512 is a so-called second bonding portion.
  • the first portion 514 is a portion extending from the inside of the first electrode 401 toward the outside of the first electrode 401 when viewed in the z direction. In the illustrated example, the first portion 514 extends from the inside of the first electrode 401 beyond the outer edge of the first electrode 401 to the outside of the first electrode 401 when viewed in the z-direction. The first portion 514 is parallel (or substantially parallel) to the xy plane.
  • the first part 514 of this embodiment is integrally connected to the bonding part 511 . That is, the first portion 514 is a portion formed continuously with the bonding portion 511 in the formation of the first wire 51 without discontinuity.
  • the second portion 515 is connected to the first portion 514 on the side opposite to the first electrode 401 (bonding portion 511).
  • the second portion 515 stands on the side (upper side in the drawing) away from the semiconductor element 4 along the z direction.
  • the loop portion 513 is connected to the bonding portion 512 and the second portion 515 and has a curved shape.
  • the plurality of bonding portions 511 are arranged along the outer edge of the first electrode 401 . More specifically, they are arranged along three sides included in the outer edge of the element body 40 . Also, the bonding portions 511 are arranged in a row along the outer edge of the first electrode 401 .
  • the plurality of second wires 52 electrically connect the third electrodes 403 of the semiconductor element 4 and the plurality of third leads 3 .
  • the material of the second wire 52 is not particularly limited, and is made of metal represented by Au, Cu, Al, or the like, for example.
  • the second wire 52 has a bonding portion 521 , a bonding portion 522 and a loop portion 523 .
  • a specific configuration of the second wire 52 is not particularly limited.
  • the second wire 52 is formed by a capillary, for example.
  • a control signal current for controlling the semiconductor element 4 flows through the plurality of second wires 52 .
  • the bonding portion 521 is joined to the second electrode 402 of the semiconductor element 4 .
  • the bonding portion 521 is a so-called first bonding portion.
  • the bonding portion 522 is a portion that is bonded to the pad portion 31 of the third lead 3 .
  • the bonding portion 522 is a so-called second bonding portion.
  • the loop portion 523 is connected to the bonding portion 521 and the bonding portion 522 and has a curved shape.
  • the covering portion 7 is interposed between the first electrode 401 and the sealing resin 8 .
  • the covering portion 7 contains a material having higher thermal conductivity than the sealing resin 8 .
  • the material of the covering portion 7 is not particularly limited, and when the sealing resin 8 is made of an insulating resin, the covering portion 7 contains metal.
  • the metal contained in coating portion 7 includes, for example, Ag or Cu.
  • the covering portion 7 contains sintered Ag or sintered Cu.
  • sintered Ag of a type that can be formed without pressure.
  • the covering portion 7 is made of pressureless sintered Ag, it can be formed, for example, by discharging a material paste to be sintered Ag from a nozzle, applying the material paste, and then heating the material paste appropriately.
  • the covering portion 7 is not limited to a structure containing metal, and may contain a resin having a higher thermal conductivity than the insulating resin forming the sealing resin 8, for example.
  • the sealing resin 8 is made of an epoxy resin
  • examples of the resin forming the covering portion 7 include an epoxy resin and an acrylic resin mixed with a filler for improving thermal conductivity.
  • the resin forming the covering portion 7 may be a resin having a higher filler content than the encapsulating resin 8 .
  • the covering part 7 contains sintered Ag and is in contact with both the first electrode 401 and the sealing resin 8 .
  • the covering portion 7 is arranged inside the outer edge of the first electrode 401 when viewed in the z direction.
  • the covering portion 7 is in contact with the groove portion 405 . Also, the covering portion 7 is in contact with the outer peripheral portion 4051 of the groove portion 405, or is arranged inside the outer peripheral portion 4051 when viewed in the z-direction. The covering portion 7 covers the inner portion 4052 .
  • the covering portion 7 is in contact with the first portions 514 of the multiple first wires 51 . Also, the covering portion 7 is in contact with the bonding portion 511 . As shown in FIG. 8, in the illustrated example, the height H0, which is the distance from the first electrode 401 in the covering portion 7 to the farthest portion in the z-direction, is the first height of the first portion 514. It is larger than the height H1, which is the distance from the electrode 401 to the farthest part. In the illustrated example, the covering portion 7 covers the bonding portion 511 . In addition, the covering portion 7 covers at least a portion of the first portion 514 from above in the z direction (the side opposite to the semiconductor element 4). In other words, the first portion 514 protrudes from the covering portion 7 in a direction perpendicular to the z-direction (the y-direction in the illustrated example).
  • the encapsulating resin 8 contains parts of the first leads 1, the plurality of second leads 2, and the plurality of third leads 3, the semiconductor element 4, the plurality of first wires 51, the plurality of second wires 52, and the covering portion. It covers 7.
  • the encapsulating resin 8 is made of an insulating resin, and includes, for example, an epoxy resin mixed with a filler.
  • the shape of the sealing resin 8 is not particularly limited.
  • the sealing resin 8 has a resin main surface 81 , a resin back surface 82 , two first resin side surfaces 83 and two second resin side surfaces 84 .
  • the resin main surface 81 faces the same side as the die pad main surface 111 in the z direction, and is flat, for example.
  • the resin back surface 82 is a surface facing the opposite side of the resin main surface 81 in the z-direction, and is, for example, a flat surface.
  • the two first resin side surfaces 83 are located between the resin main surface 81 and the resin back surface 82 in the z direction, and face opposite sides in the x direction.
  • the two second resin side surfaces 84 are positioned between the resin main surface 81 and the resin back surface 82 in the z direction, and face opposite sides in the y direction.
  • FIG. 9 shows one step in an example of the method of manufacturing the semiconductor device A1.
  • a material paste 70 is applied to the first electrode 401 to form the covering portion 7 .
  • Material paste 70 is not particularly limited.
  • the coating 7 contains sintered Ag
  • the material paste 70 is a paste containing Ag.
  • sintered Ag can be formed by a pressureless sintering process.
  • the nozzle Nz is moved along the xy plane while discharging the material paste 70 from the tip of the nozzle Nz (lower end in the figure).
  • the height H0 of the tip of the nozzle Nz from the first electrode 401 is higher than the height H1 of the first portion 514 . Therefore, the nozzle Nz can be positioned directly above the bonding portion 511 and the first portion 514 .
  • the height H0 is lower than the height of the portion of the loop portion 513 that is farthest from the first electrode 401 in the z direction.
  • the first electrode 401 has grooves 405 .
  • the material paste 70 or the like for forming the covering portion 7 tends to spread along the groove portion 405 due to surface tension. Thereby, it is possible to more reliably form the covering portion 7 in the region where the groove portion 405 is provided. At least part of the energy generated by the electromotive force due to the interruption of the current during the operation of the semiconductor device 4 is converted into heat. If this heat remains in the semiconductor element 4, the temperature of the semiconductor element 4 becomes excessively high.
  • the covering portion 7 is interposed between the first electrode 401 and the sealing resin 8 and contains a material having higher thermal conductivity than the sealing resin 8 . As a result, heat transfer from the first electrode 401 to the covering portion 7 is promoted, and an excessive temperature rise of the semiconductor element 4 can be suppressed. Therefore, according to the semiconductor device A1, the energy that can be absorbed by active clamping can be increased.
  • the groove portion 405 has an outer peripheral portion 4051 .
  • the outer peripheral portion 4051 By providing the outer peripheral portion 4051 , it is possible to prevent the material paste 70 from spreading to an unintended region of the first electrode 401 and leaking to the outside of the first electrode 401 .
  • the groove portion 405 has an inner portion 4052 .
  • By spreading the material paste 70 along the inner portion 4052 it is possible to spread the material paste 70 over the desired area. Therefore, it is possible to prevent a portion of the covering portion 7 from becoming significantly thick, and to make the thickness of the covering portion 7 more uniform.
  • the first wire 51 has a first portion 514 .
  • the first portion 514 extends from the inside of the first electrode 401 toward the outside.
  • the covering portion 7 is in contact with the first portion 514 . That is, when forming the covering portion 7 , the nozzle Nz that supplies the material paste 70 passes through the vicinity of the first portion 514 .
  • the first portion 514 extends in a direction intersecting the z-direction, and the height H1 can be set low. This makes it possible to prevent the nozzle Nz from interfering with the first wire 51 and form the covering portion 7 over a wider area. Therefore, according to the semiconductor device A1, the energy that can be absorbed by active clamping can be increased.
  • the height H0 of the covering portion 7 is higher than the height H1 of the first portion 514. Thereby, it is possible to adopt a configuration in which the covering portion 7 is in contact with more portions. For example, first portion 514 can be protected by covering portion 7 . On the other hand, peeling of the covering portion 7 can be suppressed by the first portion 514 .
  • the covering portion 7 covers the first portion 514 from above (the side opposite to the semiconductor element 4) in the z direction. Thereby, the first portion 514 can be more reliably protected by the covering portion 7 .
  • the first part 514 is integrally connected with the bonding part 511 . Therefore, the portion where the first portion 514 and the bonding portion 511 are connected is likely to have a sharply bent shape. By covering this portion with the covering portion 7, the effect of protecting the first wire 51 can be further enhanced.
  • the first wire 51 has a second portion 515 connected to the first portion 514 .
  • the first wire 51 has a shape that rises sharply upward in the z-direction from the first portion 514 .
  • the loop portion 513 can be connected to the bonding portion 512 while maintaining an appropriate loop shape.
  • the bonding portions 511 of the plurality of first wires 51 are arranged along the outer peripheral edge of the first electrode 401 . As a result, it is possible to prevent the bonding portion 511 from interfering with the application of the material paste 70 .
  • the covering portion 7 contains metal
  • heat transfer from the first electrode 401 can be further enhanced.
  • Ag or Cu is selected as the metal contained in the covering portion 7, the thermal conductivity of the covering portion 7 can be further increased.
  • the coating portion 7 contains sintered Ag or sintered Cu, the coating portion 7 having a desired shape can be formed more reliably by applying a material paste and sintering the material paste.
  • the covering portion 7 contains metal
  • the covering portion 7 constitutes a conductive member in contact with the first electrode 401 .
  • the contact of the covering portion 7 with the bonding portion 511 of the first wire 51 constitutes a heat transfer path that allows mutual heat transfer between the covering portion 7 and the first wire 51 . Therefore, for example, the heat transmitted to the covering portion 7 can be radiated to the second lead 2 via the first wire 51 .
  • the bonding strength between the first electrode 401 and the covering portion 7 may be insufficient.
  • the bonding strength between the first electrode 401 and the first wire 51 and the bonding strength between the first wire 51 and the covering portion 7 are both It is higher than the bonding strength with 7. As a result, it is possible to prevent the covering portion 7 from peeling off from the first electrode 401 and the like.
  • FIG. 10 is a cross-sectional view showing a first modified example of the semiconductor device A1.
  • the configuration of the first wire 51 is different from the first wire 51 of the semiconductor device A1 described above.
  • the first wire 51 of this embodiment does not have the first portion 514 and the second portion 515 described above.
  • the loop portion 513 is connected to the bonding portion 511 and the bonding portion 512 . Further, the loop portion 513 protrudes upward in the figure in the z direction from the covering portion 7 .
  • This embodiment can also increase the energy that can be absorbed by the active clamp.
  • the specific configuration of the first wire 51 is not particularly limited.
  • FIG. 11 is a plan view of essential parts showing a second modification of the semiconductor device A1.
  • the covering portion 7 is omitted in FIG.
  • the semiconductor device A12 of this modified example differs from the above-described semiconductor device A1 in the configuration of the groove portion 405 .
  • the groove portion 405 of this embodiment has an outer peripheral portion 4051 and does not have an inner portion 4052 .
  • a region of the first electrode 401 surrounded by the outer peripheral portion 4051 has a flat shape.
  • the covering portion 7 is in contact with the outer peripheral portion 4051 of the groove portion 405, or is arranged inside the outer peripheral portion 4051 when viewed in the z-direction.
  • This embodiment can also increase the energy that can be absorbed by the active clamp.
  • the specific configuration of the groove portion 405 is not particularly limited.
  • FIG. 12 is a plan view of essential parts showing a third modification of the semiconductor device A1.
  • the covering portion 7 is omitted in FIG.
  • the semiconductor device A13 of this modified example differs from the example described above in the configuration of the groove portion 405 .
  • the groove portion 405 of this embodiment has the grid portion 4053 and does not have the outer peripheral portion 4051 described above.
  • the lattice portion 4053 has a lattice shape along the x-direction and the y-direction, and has the same shape as the inner portion 4052 described above. Also in this embodiment, the grid portion 4053 is covered with the covering portion 7 .
  • This embodiment can also increase the energy that can be absorbed by the active clamp.
  • the specific configuration of the groove portion 405 is not particularly limited.
  • FIG. 13 is an enlarged cross-sectional view of main parts showing a semiconductor device according to the second embodiment of the present disclosure.
  • the semiconductor device A2 of this embodiment differs from the above embodiments mainly in the configuration of the first electrode 401 .
  • the first electrode 401 of this embodiment includes a first layer 4011 and a second layer 4012 .
  • the second layer 4012 is interposed between the element body 40 (element main surface 40a) and the first layer 4011.
  • the second layer 4012 is in contact with the first layer 4011 .
  • another layer may be interposed between the second layer 4012 and the element main body 40 (element main surface 40a).
  • the second layer 4012 is a layer containing a metal such as Al, Al--Si, Cu, or an alloy thereof.
  • the first layer 4011 is laminated on the second layer 4012.
  • the first layer 4011 has slits 4013 .
  • the slit 4013 penetrates the first layer 4011 in the z-direction.
  • the slit 4013 of the first layer 4011 and the portion of the second layer 4012 overlapping the slit 4013 in the z-direction form the groove 405 .
  • This embodiment can also increase the energy that can be absorbed by the active clamp.
  • the specific configuration of the groove portion 405 is not particularly limited.
  • FIG. 14 and 15 are a main part plan view and a main part enlarged cross-sectional view showing a semiconductor device according to a third embodiment of the present disclosure.
  • the covering portion 7 is omitted for convenience of understanding.
  • the semiconductor device A3 of this embodiment differs from the above-described embodiment mainly in the configuration of the first electrode 401 .
  • the first electrode 401 of this embodiment has a first layer 4011 , an oxide layer 406 and a plating layer 407 .
  • the oxide layer 406 is a layer in which the metal contained in the first layer 4011 is oxidized on the surface.
  • the oxide layer 406 is arranged outside the outer peripheral portion 4051 of the groove portion 405 when viewed in the z-direction.
  • the oxide layer 406 has a lower wettability than the first layer 4011 to the material paste 70 for forming the coating 7 containing, for example, sintered Ag.
  • the plated layer 407 is a layer formed on the first layer 4011 by plating.
  • the plated layer 407 contains a material that has higher wettability than the material of the first layer 4011 with respect to the material paste 70 for forming the covering portion 7 containing, for example, sintered Ag.
  • the plating layer 407 contains Ni, Pd, Au, or the like.
  • the plating layer 407 is arranged inside the outer peripheral portion 4051 when viewed in the z direction.
  • the plating layer 407 may cover the inner portion 4052 or may be arranged at a position avoiding the inner portion 4052 .
  • This embodiment can also increase the energy that can be absorbed by the active clamp.
  • the oxide layer 406 it is possible to prevent the material paste 70 for forming the covering portion 7 from spreading beyond the outer peripheral portion 4051 to the outer region.
  • the material paste 70 for forming the covering portion 7 can be spread more widely in the region inside the outer peripheral portion 4051 .
  • the semiconductor device according to the present disclosure is not limited to the above-described embodiments.
  • the specific configuration of each part of the semiconductor device according to the present disclosure can be changed in various ways.
  • the present disclosure includes embodiments described in the appendices below.
  • Appendix 1 a semiconductor element having a device body containing a semiconductor and a first electrode disposed on the device body; a sealing resin covering the semiconductor element; a covering portion interposed between the first electrode and the sealing resin and containing a material having a higher thermal conductivity than the sealing resin; The semiconductor device, wherein the first electrode has a groove contacting the cover.
  • Appendix 2. The first electrode has a first layer, The semiconductor device according to appendix 1, wherein the groove is a recessed portion of the first layer. Appendix 3.
  • the first electrode includes a first layer and a second layer interposed between the element body and the first layer and in contact with the first layer;
  • the semiconductor device according to appendix 1 wherein the groove portion is configured by a slit formed in the first layer and the second layer exposed from the slit.
  • Appendix 4. 4. The semiconductor device according to any one of appendices 1 to 3, wherein the groove has an outer peripheral portion along the outer peripheral edge of the first electrode. Appendix 5.
  • the semiconductor device according to any one of Appendixes 4 to 6, wherein the first electrode includes an oxide layer arranged outside the outer peripheral portion. Appendix 8. 8. The semiconductor device according to any one of Appendixes 4 to 7, wherein the first electrode includes a plated layer arranged inside the outer peripheral portion. Appendix 9. 9. The semiconductor device according to any one of Appendixes 1 to 8, wherein the covering portion contains metal. Appendix 10. 10. The semiconductor device according to appendix 9, wherein the covering portion contains Ag or Cu. Appendix 11. 11. The semiconductor device according to appendix 10, wherein the coating includes sintered Ag or sintered Cu. Appendix 12. 12. 12. The semiconductor device according to any one of Appendixes 9 to 11, wherein the first electrode contains Al. Appendix 13.
  • the first wire includes a first portion extending from the inside of the first electrode toward the outside of the first electrode when viewed in the thickness direction of the semiconductor element; 13.
  • Appendix 14. 13 According to appendix 13, wherein a distance from the first electrode of the covering portion to a portion farthest from the first electrode in the thickness direction is greater than a distance to a portion of the first portion farthest from the first electrode. semiconductor device.
  • Appendix 15. 15.
  • the semiconductor device according to appendix 14, wherein the covering portion covers at least part of the first portion from a side opposite to the semiconductor element in the thickness direction. Appendix 16.
  • the first wire is connected to the first part on the side opposite to the first electrode and has a second part standing on the side away from the semiconductor element along the thickness direction. 16.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、半導体素子と、封止樹脂と、被覆部とを備える。前記半導体素子は、半導体を含む素子本体および前記素子本体上に配置された第１電極を有する。前記封止樹脂は、前記半導体素子を覆う構成とされている。前記被覆部は、前記半導体素子の前記第１電極と前記封止樹脂との間に介在する。また、前記被覆部は、前記封止樹脂よりも熱伝導率が高い材質を含む構成とされている。前記半導体素子の前記第１電極は、前記被覆部に接する溝部を有している。

Description

半導体装置
　本開示は、半導体装置に関する。
　様々な産業機器や自動車における電流制御に、スイッチング素子が用いられている。特許文献１には、従来のスイッチング素子の一例が開示されている。スイッチング素子は、電流を遮断する際に生じる起電力により、エネルギーが生じる。このエネルギーは、アクティブクランプという機能により、スイッチング素子で吸収される。
特開２０１９－２１２９３０号公報
　スイッチング動作の高速化や大容量化を図るには、アクティブクランプによって吸収可能なエネルギーを増大させることが好ましい。
　本開示は、上記した事情のもとで考え出されたものであって、アクティブクランプによって吸収可能なエネルギーを増大させることが可能な半導体装置を提供することを一の課題とする。
　本開示によって提供される半導体装置は、半導体を含む素子本体および前記素子本体上に配置された第１電極を有する半導体素子と、前記半導体素子を覆う封止樹脂と、前記第１電極と前記封止樹脂との間に介在し、且つ前記封止樹脂よりも熱伝導率が高い材質を含む被覆部と、を備え、前記第１電極は、前記被覆部に接する溝部を有する。
　本開示の上記構成によれば、半導体装置において、アクティブクランプによって吸収可能なエネルギーを増大させることができる。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置を示す平面図である。 図２は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図３は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図４は、本開示の第１実施形態に係る半導体装置を示す正面図である。 図５は、本開示の第１実施形態に係る半導体装置を示す側面図である。 図６は、図３のＶＩ－ＶＩ線に沿う断面図である。 図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、本開示の第１実施形態に係る半導体装置を示す要部拡大断面図である。 図９は、本開示の第１実施形態に係る半導体装置の製造方法の一工程を示す要部拡大断面図である。 図１０は、本開示の第１実施形態に係る半導体装置の第１変形例を示す断面図である。 図１１は、本開示の第１実施形態に係る半導体装置の第２変形例を示す要部平面図である。 図１２は、本開示の第１実施形態に係る半導体装置の第３変形例を示す要部平面図である。 図１３は、本開示の第２実施形態に係る半導体装置を示す要部拡大断面図である。 図１４は、本開示の第３実施形態に係る半導体装置を示す要部平面図である。 図１５は、本開示の第３実施形態に係る半導体装置を示す要部平面図である。
　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
　図１～図８は、本開示の第１実施形態に係る半導体装置Ａ１を示している。本実施形態の半導体装置Ａ１は、第１リード１、複数の第２リード２、複数の第３リード３、半導体素子４、複数の第１ワイヤ５１、複数の第２ワイヤ５２、被覆部７および封止樹脂８を備えている。半導体装置Ａ１の形状および大きさは、特に限定されない。半導体装置Ａ１の大きさの一例を挙げると、ｘ方向の大きさが４ｍｍ～７ｍｍ程度、ｙ方向の大きさが４ｍｍ～８ｍｍ程度、ｚ方向の大きさが、０．７ｍｍ～２．０ｍｍ程度である。
　図１は、半導体装置Ａ１を示す平面図である。図２および図３は、半導体装置Ａ１を示す要部平面図である。図４は、半導体装置Ａ１を示す正面図である。図５は、半導体装置Ａ１を示す側面図である。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、半導体装置Ａ１を示す要部拡大断面図である。なお、図２および図３においては、理解の便宜上、封止樹脂８を想像線で示しており、図２においては、被覆部７に複数のドットからなるハッチングを付しており、図３においては、理解の便宜上、被覆部７を省略している。
　第１リード１は、半導体素子４を支持し、且つ半導体素子４への導通経路を構成する部材である。第１リード１の材質は特に限定されず、たとえばＣｕ（銅）、Ｎｉ（ニッケル）、Ｆｅ（鉄）等に代表される金属およびこれらの合金からなる。また、第１リード１は、Ａｇ（銀）、Ｎｉ、Ｐｄ（パラジウム）、Ａｕ（金）等に代表される金属からなるめっき層を、適所に形成されていてもよい。第１リード１の厚さは特に限定されず、たとえば０．１２ｍｍ～０．２ｍｍ程度である。
　本実施形態の第１リード１は、ダイパッド部１１および２つの延出部１２を有する。
　ダイパッド部１１は、半導体素子４を支持する部位である。ダイパッド部１１の形状は特に限定されず、本実施形態においては、ｚ方向に視て矩形状である。ダイパッド部１１は、ダイパッド主面１１１およびダイパッド裏面１１２を有する。ダイパッド主面１１１は、ｚ方向を向く面である。ダイパッド裏面１１２は、厚さ方向においてダイパッド主面１１１とは反対側を向く面である。図示された例においては、ダイパッド主面１１１およびダイパッド裏面１１２は、平面である。
　２つの延出部１２は、ダイパッド部１１からｘ方向において互いに反対側に延出した部位である。本実施形態においては、各延出部１２は、ダイパッド部１１からｘ方向に沿って延びる部位、当該部位に対してｚ方向においてダイパッド主面１１１が向く側に傾斜して延びる部位、および当該部位からｘ方向に沿って延びる部位、を有しており、全体として屈曲した形状である（図６参照）。
　複数の第２リード２は、第１リード１から離れており、半導体素子４への導通経路を構成する部位である。本実施形態においては、複数の第２リード２は、半導体素子４によってスイッチングされる電流の導通経路を構成する。複数の第２リード２は、第１リード１に対してｙ方向の一方側に配置されている。また、複数の第２リード２は、ｘ方向に互いに離間して配置されている。
　第２リード２の材質は特に限定されず、たとえばＣｕ、Ｎｉ、Ｆｅ等に代表される金属およびこれらの合金からなる。また、第２リード２は、Ａｇ、Ｎｉ、Ｐｄ、Ａｕ等に代表される金属からなるめっき層を、適所に形成されていてもよい。第２リード２の厚さは特に限定されず、たとえば０．１２ｍｍ～０．２ｍｍ程度である。
　本実施形態の各第２リード２は、パッド部２１および端子部２２を有する。
　パッド部２１は、第１ワイヤ５１が接続される部位である。本実施形態においては、パッド部２１は、ｚ方向においてダイパッド部１１よりもダイパッド主面１１１が向く側に位置している（図７参照）。
　端子部２２は、パッド部２１からｙ方向の外方に延びた帯状の部位である。端子部２２は、ｘ方向に視て屈曲形状であり、先端部分がｚ方向においてダイパッド部１１と同じ（あるいは略同じ）位置にある。
　複数の第３リード３は、第１リード１から離れており、半導体素子４への導通経路を構成する部位である。本実施形態においては、複数の第３リード３は、半導体素子４を制御するための制御信号電流の導通経路を構成する。複数の第３リード３は、第１リード１に対してｙ方向の他方側に配置されている。また、複数の第３リード３は、ｘ方向に互いに離間して配置されている。
　第３リード３の材質は特に限定されず、たとえばＣｕ、Ｎｉ、Ｆｅ等に代表される金属およびこれらの合金からなる。また、第３リード３は、Ａｇ、Ｎｉ、Ｐｄ、Ａｕ等に代表される金属からなるめっき層を、適所に形成されていてもよい。第３リード３の厚さは特に限定されず、たとえば０．１２ｍｍ～０．２ｍｍ程度である。
　本実施形態の各第３リード３は、パッド部３１および端子部３２を有する。
　パッド部３１は、第２ワイヤ５２が接続される部位である。本実施形態においては、パッド部３１は、ｚ方向においてダイパッド部１１よりもダイパッド主面１１１が向く側に位置している（図７参照）。
　端子部３２は、パッド部３１からｙ方向の外方に延びた帯状の部位である。端子部３２は、ｘ方向に視て屈曲形状であり、先端部分がｚ方向においてダイパッド部１１と同じ（あるいは略同じ）位置にある。
　半導体素子４は、半導体装置Ａ１の電気的機能を発揮する要素である。本実施形態では、半導体素子４は、スイッチング機能を果たす。半導体素子４は、素子本体４０、第１電極４０１、第２電極４０２および複数の第３電極４０３を有する。また、半導体素子４は、制御部４８を有する。これにより、半導体素子４は、スイッチング機能を果たすトランジスタを構成する部位と、トランジスタを制御、監視および保護等する部位と、を有する。
　半導体素子４の具体的構成は、特に限定されない。たとえば、半導体素子４は、トランジスタを構成する部位としての機能層４０８等を有し、制御部４８を備えない構成であってもよい。この場合、第２電極４０２および第３電極４０３の個数および有無は、適宜選択される。また、ダイパッド部１１には、半導体素子４だけでなく、半導体素子４に加えて他の半導体素子が搭載されていてもよい。また、半導体素子４以外の半導体素子の機能は、特に限定されない。
　素子本体４０は、素子主面４０ａおよび素子裏面４０ｂを有する。素子主面４０ａは、ｚ方向においてダイパッド主面１１１と同じ側を向く面である。素子裏面４０ｂは、ｚ方向において素子主面４０ａとは反対側を向く面である。素子本体４０の材質は特に限定されない。素子本体４０の材質としては、たとえばＳｉ、ＳｉＣ、ＧａＮ等の半導体材料が挙げられる。
　素子本体４０は、たとえば、図８に示すように、機能層４０８を有する。機能層４０８は、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）等に代表されるトランジスタ構造が作り込まれている。機能層４０８は、ｚ方向に視て、制御部４８とｙ方向に並んで配置されている。ただし、機能層４０８および制御部４８の具体的な配置等は特に限定されない。
　第１電極４０１は、素子本体４０の素子主面４０ａに配置されている。第１電極４０１の形状、大きさおよび位置は、特に限定されない。図示された例においては、第１電極４０１は、素子主面４０ａのうちｙ方向において複数の第２リード２側の部分に配置されている。第１電極４０１は、ｚ方向に視て、機能層４０８と重なる。また、本実施形態においては、第１電極４０１は、ｚ方向に視て、制御部４８から離れている。本実施形態においては、第１電極４０１は、ソース電極である。第１電極４０１の材質は特に限定されず、たとえば、Ａｌ（アルミニウム）、Ａｌ－Ｓｉ（ケイ素）、Ｃｕ等に代表される金属またはこれらを含む合金が挙げられる。また、第１電極４０１は、これらの金属から選択された複数の材質からなる層が積層された構造であってもよい。
　図２、図３および図６～図８に示すように、本実施形態の第１電極４０１は、溝部４０５を有する。溝部４０５は、ｚ方向において半導体素子４側に凹んだ部位である。溝部４０５の具体的構成は特に限定されない。
　本実施形態においては、第１電極４０１は、第１層４０１１を有する。第１層４０１１は、Ａｌ、Ａｌ－Ｓｉ、Ｃｕ等に代表される金属またはこれらの合金等を含む層である。溝部４０５は、第１層４０１１の適所がｚ方向に凹んだ部位である。このような溝部４０５の形成手法は特に限定されず、たとえばエッチング、レーザートリミング等を適宜用いることができる。
　本実施形態の溝部４０５は、外周部４０５１および内方部４０５２を有する。外周部４０５１は、第１電極４０１の外周端縁に沿った部位である。外周部４０５１の形状は特に限定されず、たとえば矩形状である。また、外周部４０５１は、全体が環状に繋がった１つの線であってもよいし、複数の線分によって構成された点線状であってもよい。
　内方部４０５２は、外周部４０５１の内方に位置する部位である。内方部４０５２は、外周部４０５１に繋がっているが、外周部４０５１から離れていてもよい。内方部４０５２の形状および大きさは特に限定されない。図示された例においては、内方部４０５２は、ｘ方向およびｙ方向に沿った格子状である。
　第２電極４０２は、素子本体４０の素子裏面４０ｂに配置されている。第２電極４０２は、ｚ方向に視て、機能層４０８および制御部４８と重なり、本実施形態においては、素子裏面４０ｂの全面を覆っている。本実施形態においては、第２電極４０２は、ドレイン電極である。第２電極４０２の材質は特に限定されず、たとえば、Ａｌ、Ａｌ－Ｓｉ、Ｃｕ等に代表される金属またはこれらを含む合金が挙げられる。また、第２電極４０２は、これらの金属から選択された複数の材質からなる層が積層された構造であってもよい。
　制御部４８の具体的構成は特に限定されない。制御部４８は、たとえば電流センサ回路、温度センサ回路、過電流保護回路、加熱保護回路、低電圧誤動作防止回路等を含む。
　複数の第３電極４０３は、素子主面４０ａに配置されている。図示された例においては、複数の第３電極４０３は、素子主面４０ａのうちｙ方向において複数の第３リード３側の部分に配置されている。複数の第３電極４０３は、ｚ方向に視て、制御部４８と重なる。本実施形態においては、複数の第３電極４０３は、主に制御部４８に導通する。複数の第３電極４０３の個数は、特に限定されない。また、第３電極４０３の個数は、１であってもよい。図示された例においては、半導体素子４は、４つの第３電極４０３を有する。
　複数の第１ワイヤ５１は、半導体素子４の第１電極４０１と複数の第２リード２とを導通させるものである。第１ワイヤ５１の材質は特に限定されず、たとえばＡｕ、Ｃｕ、Ａｌ等に代表される金属からなる。図２、図３および図６～図８に示すように、本実施形態の第１ワイヤ５１は、ボンディング部５１１、ボンディング部５１２、ループ部５１３、第１部５１４および第２部５１５を有する。第１ワイヤ５１の具体的な構成は、特に限定されない。図示された例においては、第１ワイヤ５１は、Ｃｕを含む材質からなり、たとえばキャピラリによって形成される。本実施形態においては、複数の第１ワイヤ５１には、半導体素子４によってスイッチングされる電流が流れる。
　なお、本開示に係る半導体装置は、第１電極４０１に第１ワイヤ５１が接合された構成に限定されない。たとえば、第１ワイヤ５１以外の金属板材料からなる導通部材が第１電極４０１に接合された構成であってもよい。あるいは、半導体素子４内に形成された導通経路を介して第１電極４０１に導通する他の電極を備え、この電極に第１ワイヤ５１をはじめとする導通部材が接する構成であってもよい。
　ボンディング部５１１は、半導体素子４の第１電極４０１に導通しており、ｚ方向に視て第１電極４０１と重なる位置に配置されている。本実施形態においては、ボンディング部５１１は、第１電極４０１に接合されており、いわゆるファーストボンディング部である。
　ボンディング部５１１の配置は、特に限定されない。本実施形態においては、ボンディング部５１１は、第１電極４０１のうち、溝部４０５を避けた位置に配置されている。また、ボンディング部５１１は、外周部４０５１の内側に配置されている。また、複数の第１ワイヤ５１のボンディング部５１１は、第１電極４０１のうち溝部４０５によって区画された複数の領域に、分散して配置されている。
　ボンディング部５１２は、第２リード２のパッド部２１に接合される部位である。ボンディング部５１２は、いわゆるセカンドボンディング部である。
　第１部５１４は、ｚ方向に視て、第１電極４０１の内部から第１電極４０１の外部に向かって延びている部位である。図示された例においては、第１部５１４は、ｚ方向に視て、第１電極４０１の内部から第１電極４０１の外端縁を超えて第１電極４０１の外部に延びている。第１部５１４は、ｘｙ平面に平行（あるいは略平行）である。
　本実施形態の第１部５１４は、ボンディング部５１１に一体的に繋がっている。すなわち、第１部５１４は、第１ワイヤ５１の形成においてボンディング部５１１と連続して途切れることなく形成された部位である。
　第２部５１５は、第１部５１４に対して第１電極４０１（ボンディング部５１１）とは反対側に繋がっている。第２部５１５は、ｚ方向に沿って半導体素子４から離れる側（図中上側）に起立している。
　ループ部５１３は、本実施形態においては、ボンディング部５１２と第２部５１５とに繋がっており、湾曲状の形状部分である。
　図示された例においては、複数のボンディング部５１１は、第１電極４０１の外端縁に沿って配置されている。より具体的には、素子本体４０の外端縁に含まれる３辺に沿って配置されている。また、ボンディング部５１１は、第１電極４０１の外端縁に沿って一列に配置されている。
　複数の第２ワイヤ５２は、半導体素子４の第３電極４０３と複数の第３リード３とを導通させるものである。第２ワイヤ５２の材質は特に限定されず、たとえばＡｕ、Ｃｕ、Ａｌ等に代表される金属からなる。第２ワイヤ５２は、ボンディング部５２１、ボンディング部５２２およびループ部５２３を有する。第２ワイヤ５２の具体的な構成は、特に限定されない。図示された例においては、第２ワイヤ５２は、たとえばキャピラリによって形成される。本実施形態においては、複数の第２ワイヤ５２には、半導体素子４を制御するための制御信号電流が流れる。
　ボンディング部５２１は、半導体素子４の第２電極４０２に接合されている。ボンディング部５２１は、いわゆるファーストボンディング部である。
　ボンディング部５２２は、第３リード３のパッド部３１に接合される部位である。ボンディング部５２２は、いわゆるセカンドボンディング部である。
　ループ部５２３は、ボンディング部５２１とボンディング部５２２とに繋がっており、湾曲状の形状部分である。
　被覆部７は、第１電極４０１と封止樹脂８との間に介在している。被覆部７は、封止樹脂８よりも熱伝導率が高い材質を含む。被覆部７の材質は特に限定されず、封止樹脂８が絶縁性樹脂からなる場合、被覆部７は、金属を含む。被覆部７に含まれる金属としては、たとえば、ＡｇまたはＣｕを含む。また、被覆部７は、焼結Ａｇまたは焼結Ｃｕを含む。たとえば、被覆部７が焼結Ａｇを含む場合、無加圧で形成可能なタイプの焼結Ａｇを用いることが好ましい。被覆部７が無加圧の焼結Ａｇからなる場合、たとえば焼結Ａｇとなる材料ペーストをノズルから吐出し、材料ペーストを塗布した後に材料ペーストを適宜加熱することによって形成することができる。
　被覆部７は、金属を含む構造に限定されず、たとえば封止樹脂８を構成する絶縁性樹脂よりも熱伝導率が高い樹脂を含んでいてもよい。封止樹脂８がエポキシ樹脂からなる場合、被覆部７を構成する樹脂としては、たとえば熱伝導率を向上させるためのフィラーが混入されたエポキシ樹脂およびアクリル樹脂等が挙げられる。封止樹脂８がフィラーを含む場合、被覆部７を構成する樹脂としては、フィラーの含有率が封止樹脂８のフィラーの含有率よりも高い樹脂が挙げられる。
　本例においては、被覆部７は、焼結Ａｇを含み、第１電極４０１および封止樹脂８の双方に接している。また、被覆部７は、ｚ方向に視て、第１電極４０１の外端縁の内方に配置されている。
　被覆部７は、溝部４０５に接している。また、被覆部７は、溝部４０５の外周部４０５１に接し、あるいはｚ方向に視て外周部４０５１よりも内方に配置されている。被覆部７は、内方部４０５２を覆っている。
　被覆部７は、複数の第１ワイヤ５１の第１部５１４に接している。また、被覆部７は、ボンディング部５１１に接している。図８に示すように、図示された例においては、ｚ方向において、被覆部７のうち第１電極４０１から最も離れた部位までの距離である高さＨ０は、第１部５１４のうち第１電極４０１から最も離れた部位までの距離である高さＨ１よりも大きい。図示された例においては、被覆部７は、ボンディング部５１１を覆っている。また、被覆部７は、第１部５１４の少なくとも一部をｚ方向の上側（半導体素子４とは反対側）から覆っている。言い換えると、第１部５１４は、被覆部７からｚ方向と直角である方向（図示された例においては、ｙ方向）に突出している。
　封止樹脂８は、第１リード１、複数の第２リード２および複数の第３リード３の一部ずつと、半導体素子４、複数の第１ワイヤ５１、複数の第２ワイヤ５２および被覆部７を覆っている。封止樹脂８は、絶縁性の樹脂からなり、たとえばフィラーが混入されたエポキシ樹脂を含む。
　封止樹脂８の形状は特に限定されない。図示された例においては、封止樹脂８は、樹脂主面８１、樹脂裏面８２、２つの第１樹脂側面８３および２つの第２樹脂側面８４を有する。
　樹脂主面８１は、ｚ方向においてダイパッド主面１１１と同じ側を向いており、たとえば平面である。樹脂裏面８２は、ｚ方向において樹脂主面８１とは反対側を向く面であり、たとえば平面である。
　２つの第１樹脂側面８３は、ｚ方向において樹脂主面８１と樹脂裏面８２との間に位置しており、ｘ方向において互いに反対側を向いている。２つの第２樹脂側面８４は、ｚ方向において樹脂主面８１と樹脂裏面８２との間に位置しており、ｙ方向において互いに反対側を向いている。
　図９は、半導体装置Ａ１の製造方法の一例における一工程を示している。図示された工程においては、被覆部７を形成するために、材料ペースト７０を第１電極４０１に塗布している。材料ペースト７０は特に限定されない。たとえば、被覆部７が焼結Ａｇを含む場合、材料ペースト７０は、Ａｇを含有するペーストである。これにより、無加圧の焼結処理によって焼結Ａｇを形成可能である。
　ノズルＮｚの先端（図中における下端）から、材料ペースト７０を吐出しつつ、ノズルＮｚをｘｙ平面に沿って移動させる。この際、ノズルＮｚの先端の第１電極４０１からの高さＨ０は、第１部５１４の高さＨ１よりも高い。このため、ノズルＮｚは、ボンディング部５１１および第１部５１４の直上に位置することが可能である。図示された例においては、高さＨ０は、ループ部５１３のうち第１電極４０１からｚ方向に最も離間する部位の高さよりも低い。
　次に、半導体装置Ａ１の作用効果について説明する。
　第１電極４０１は、溝部４０５を有する。被覆部７を形成するための材料ペースト７０等は、表面張力によって溝部４０５に沿って広がりやすい。これにより、溝部４０５を設けた領域に被覆部７をより確実に形成することが可能である。半導体素子４の動作時に、電流の遮断による起電力によって生じたエネルギーは、少なくとも一部が熱に変換される。この熱が半導体素子４にとどまると、半導体素子４の温度が過度に高くなってしまう。被覆部７は、第１電極４０１と封止樹脂８との間に介在し、封止樹脂８よりも熱伝導率が高い材質を含む。これにより、第１電極４０１から被覆部７への伝熱が促進され、半導体素子４の過度な温度上昇を抑制することが可能である。したがって、半導体装置Ａ１によれば、アクティブクランプによって吸収可能なエネルギーを増大させることができる。
　溝部４０５は、外周部４０５１を有する。外周部４０５１を設けることにより、材料ペースト７０が、第１電極４０１の意図しない領域に広がり、第１電極４０１の外部へと漏れてしまうこと等を抑制することができる。
　溝部４０５は、内方部４０５２を有する。材料ペースト７０を内方部４０５２に沿って広げることにより、所望の領域に材料ペースト７０を広げることが可能である。したがって、被覆部７の一部が顕著に厚い構造となることを抑制し、被覆部７の厚さをより均一化することができる。
　第１ワイヤ５１は、第１部５１４を有する。第１部５１４は、第１電極４０１の内部から外部に向かって延びている。被覆部７は、第１部５１４に接している。すなわち、被覆部７を形成する際には、材料ペースト７０を供給するノズルＮｚは、第１部５１４の近傍を通過する。第１部５１４がｚ方向と交差する方向に延びており、高さＨ１を低く設定可能である。これにより、ノズルＮｚが第１ワイヤ５１と干渉することを抑制可能であり、より広い領域に被覆部７を形成することが可能である。したがって、半導体装置Ａ１によれば、アクティブクランプによって吸収可能なエネルギーを増大させることができる。
　被覆部７の高さＨ０は、第１部５１４の高さＨ１よりも高い。これにより、被覆部７がより多くの部分に接する形態とすることが可能である。たとえば、第１部５１４を被覆部７によって保護することができる。一方で、被覆部７の剥離を第１部５１４によって抑制することができる。
　また、被覆部７は、第１部５１４をｚ方向において上側（半導体素子４とは反対側）から覆っている。これにより、被覆部７によって第１部５１４をより確実に保護することができる。
　第１部５１４は、ボンディング部５１１と一体的に繋がっている。このため、第１部５１４とボンディング部５１１とが繋がっている部分は、急峻な屈曲形状となりやすい。この部分を被覆部７によって覆うことにより、第１ワイヤ５１の保護効果をより高めることができる。
　第１ワイヤ５１は、第１部５１４に繋がる第２部５１５を有する。第２部５１５を有することにより、第１ワイヤ５１は、第１部５１４から急峻にｚ方向の上方に起立した形状となっている。これにより、ループ部５１３の形状を適切なループ形状に維持しつつ、ボンディング部５１２に繋げることができる。
　複数の第１ワイヤ５１のボンディング部５１１は、第１電極４０１の外周端縁に沿って配置されている。これにより、ボンディング部５１１によって材料ペースト７０の塗布が妨げられることを抑制することができる。
　被覆部７が金属を含む場合、第１電極４０１からの伝熱をさらに高めることができる。被覆部７に含まれる金属として、ＡｇまたはＣｕが選択された場合、被覆部７の熱伝導率をより高めることが可能である。被覆部７が、焼結Ａｇまたは焼結Ｃｕを含む場合、材料ペーストを塗布し、この材料ペーストを焼結することにより、所望の形状の被覆部７をより確実に形成することができる。
　被覆部７が金属を含む場合、被覆部７は、第１電極４０１に接した導電部材を構成する。これにより、機能層４０８のある部分から、いずれかの第１ワイヤ５１に至る導通経路を、第１電極４０１に加えて被覆部７によって構成することが可能である。したがって、半導体素子４の低抵抗化を図ることができる。
　被覆部７が第１ワイヤ５１のボンディング部５１１に接することにより、被覆部７と第１ワイヤ５１とを相互に伝熱可能な伝熱経路が構成される。このため、たとえば、被覆部７に伝わった熱を第１ワイヤ５１を介して第２リード２へと放熱することが可能である。
　また、第１電極４０１がＡｌを含み、被覆部７が焼結Ａｇを含む場合、第１電極４０１と被覆部７との接合強度が不十分である場合がある。しかし、第１ワイヤ５１がＣｕを含む場合、第１電極４０１と第１ワイヤ５１との接合強度、並びに第１ワイヤ５１と被覆部７との接合強度は、いずれも第１電極４０１と被覆部７との接合強度よりも高い。これにより、被覆部７が第１電極４０１から剥離してしまうこと等を抑制することができる。
　図１０～図１５は、本開示の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。また、各変形例および各実施形態における各部の構成は、相互に組合わせ可能である。
　図１０は、半導体装置Ａ１の第１変形例を示す断面図である。本変形例の半導体装置Ａ１１は、第１ワイヤ５１の構成が、上述した半導体装置Ａ１の第１ワイヤ５１と異なっている。
　本実施形態の第１ワイヤ５１は、上述の第１部５１４および第２部５１５を有していない。ループ部５１３は、ボンディング部５１１とボンディング部５１２とに繋がっている。また、ループ部５１３は、被覆部７からｚ方向の図中上方に突出している。
　本実施形態によっても、アクティブクランプによって吸収可能なエネルギーを増大させることができる。また、本実施形態から理解されるように、第１ワイヤ５１の具体的な構成は、特に限定されない。
　図１１は、半導体装置Ａ１の第２変形例を示す要部平面図である。なお、同図においては、理解の便宜上、被覆部７を省略している。本変形例の半導体装置Ａ１２は、溝部４０５の構成が、上述した半導体装置Ａ１と異なっている。
　本実施形態の溝部４０５は、外周部４０５１を有しており、内方部４０５２を有していない。第１電極４０１のうち外周部４０５１に囲まれた領域は、平坦な形状である。本実施形態においても、被覆部７は、溝部４０５の外周部４０５１に接し、あるいはｚ方向に視て外周部４０５１よりも内方に配置されている。
　本実施形態によっても、アクティブクランプによって吸収可能なエネルギーを増大させることができる。また、本実施形態から理解されるように、溝部４０５の具体的な構成は、特に限定されない。
　図１２は、半導体装置Ａ１の第３変形例を示す要部平面図である。なお、同図においては、理解の便宜上、被覆部７を省略している。本変形例の半導体装置Ａ１３は、溝部４０５の構成が、上述した例と異なっている。
　本実施形態の溝部４０５は、格子部４０５３を有しており、上述の外周部４０５１を有していない。格子部４０５３は、ｘ方向およびｙ方向に沿った格子状であり、上述の内方部４０５２と同様の形状である。本実施形態においても、格子部４０５３は、被覆部７によって覆われている。
　本実施形態によっても、アクティブクランプによって吸収可能なエネルギーを増大させることができる。また、本実施形態から理解されるように、溝部４０５の具体的な構成は、特に限定されない。
　図１３は、本開示の第２実施形態に係る半導体装置を示す要部拡大断面図である。本実施形態の半導体装置Ａ２は、主に第１電極４０１の構成が上述した実施形態と異なっている。
　本実施形態の第１電極４０１は、第１層４０１１および第２層４０１２を含む。
　第２層４０１２は、素子本体４０（素子主面４０ａ）と第１層４０１１との間に介在している。第２層４０１２は、第１層４０１１に接している。なお、第２層４０１２と素子本体４０（素子主面４０ａ）との間に、さらに他の層が介在していてもよい。第２層４０１２は、Ａｌ、Ａｌ－Ｓｉ、Ｃｕ等に代表される金属またはこれらの合金等を含む層である。
　第１層４０１１は、第２層４０１２上に積層されている。第１層４０１１は、スリット４０１３を有する。スリット４０１３は、第１層４０１１をｚ方向に貫通している。本実施形態においては、第１層４０１１のスリット４０１３と第２層４０１２のうちｚ方向にみてスリット４０１３と重なる部分とによって、溝部４０５が構成されている。
　本実施形態によっても、アクティブクランプによって吸収可能なエネルギーを増大させることができる。また、本実施形態から理解されるように、溝部４０５の具体的な構成は、特に限定されない。
　図１４および図１５は、本開示の第３実施形態に係る半導体装置を示す要部平面図および要部拡大断面図である。図１４においては、理解の便宜上、被覆部７を省略している。本実施形態の半導体装置Ａ３は、主に第１電極４０１の構成が、上述した実施形態と異なっている。
　本実施形態の第１電極４０１は、第１層４０１１と、酸化層４０６およびめっき層４０７を有する。
　酸化層４０６は、第１層４０１１に含まれる金属が、表層において酸化された層である。酸化層４０６は、ｚ方向に視て、溝部４０５の外周部４０５１よりも外側に配置されている。酸化層４０６は、たとえば焼結Ａｇを含む被覆部７を形成するための材料ペースト７０に対する濡れ性が、第１層４０１１よりも低い。
　めっき層４０７は、第１層４０１１上にめっきによって形成された層である。めっき層４０７は、たとえば焼結Ａｇを含む被覆部７を形成するための材料ペースト７０に対する濡れ性が、第１層４０１１の材料よりも高い材質を含む。たとえば、第１層４０１１がＣｕを含む場合、めっき層４０７は、Ｎｉ、Ｐｄ、Ａｕ等を含む。めっき層４０７は、ｚ方向に視て、外周部４０５１の内方に配置されている。めっき層４０７は、内方部４０５２を覆っていてもよいし、内方部４０５２を避けた位置に配置されていてもよい。
　本実施形態によっても、アクティブクランプによって吸収可能なエネルギーを増大させることができる。また、酸化層４０６を備えることにより、被覆部７を形成するための材料ペースト７０が、外周部４０５１を超えてさらに外側の領域に広がってしまうことを抑制することができる。また、めっき層４０７を備えることにより、被覆部７を形成するための材料ペースト７０を、外周部４０５１の内方の領域において、より広く拡げることができる。
　本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　半導体を含む素子本体および前記素子本体上に配置された第１電極を有する半導体素子と、
　前記半導体素子を覆う封止樹脂と、
　前記第１電極と前記封止樹脂との間に介在し、且つ前記封止樹脂よりも熱伝導率が高い材質を含む被覆部と、を備え、
　前記第１電極は、前記被覆部に接する溝部を有する、半導体装置。
　付記２．
　前記第１電極は、第１層を有し、
　前記溝部は、前記第１層が凹んだ部位である、付記１に記載の半導体装置。
　付記３．
　前記第１電極は、第１層と、前記素子本体と前記第１層との間に介在し且つ前記第１層に接する第２層と、を含み、
　前記溝部は、前記第１層に形成されたスリットと、当該スリットから露出する前記第２層と、によって構成されている、付記１に記載の半導体装置。
　付記４．
　前記溝部は、前記第１電極の外周端縁に沿った外周部を有する、付記１ないし３のいずれかに記載の半導体装置。
　付記５．
　前記溝部は、前記外周部の内方に位置する内方部を有する、付記４に記載の半導体装置。
　付記６．
　前記内方部は、格子状である、付記５に記載の半導体装置。
　付記７．
　前記第１電極は、前記外周部の外側に配置された酸化層を含む、付記４ないし６のいずれかに記載の半導体装置。
　付記８．
　前記第１電極は、前記外周部の内方に配置されためっき層を含む、付記４ないし７のいずれかに記載の半導体装置。
　付記９．
　前記被覆部は、金属を含む、付記１ないし８のいずれかに記載の半導体装置。
　付記１０．
　前記被覆部は、ＡｇまたはＣｕを含む、付記９に記載の半導体装置。
　付記１１．
　前記被覆部は、焼結Ａｇまたは焼結Ｃｕを含む、付記１０に記載の半導体装置。
　付記１２．
　前記第１電極は、Ａｌを含む、付記９ないし１１のいずれかに記載の半導体装置。
　付記１３．
　前記第１電極に接合された第１ワイヤをさらに備え、
　前記第１ワイヤは、前記半導体素子の厚さ方向に視て、前記第１電極の内部から前記第１電極の外部に向かって延びる第１部を含み、
　前記被覆部は、前記第１ワイヤの前記第１部に接する、付記１ないし１２のいずれかに記載の半導体装置。
　付記１４．
　前記厚さ方向において、前記被覆部の前記第１電極から最も離れた部位までの距離は、前記第１部の前記第１電極から最も離れた部位までの距離よりも大きい、付記１３に記載の半導体装置。
　付記１５．
　前記被覆部は、前記第１部の少なくとも一部を、前記厚さ方向における前記半導体素子とは反対側から覆っている、付記１４に記載の半導体装置。
　付記１６．
　前記第１ワイヤは、前記第１部に対して前記第１電極とは反対側に繋がり、且つ前記厚さ方向に沿って前記半導体素子から離れる側に起立した第２部を有する、付記１３ないし１５のいずれかに記載の半導体装置。
　付記１７．
　前記第１ワイヤは、Ｃｕを含む、付記１３ないし１６のいずれかに記載の半導体装置。
Ａ１，Ａ１１，Ａ１２，Ａ１３，Ａ２，Ａ３：半導体装置
１：第１リード　　　２：第２リード　　　３：第３リード
４：半導体素子　　　７：被覆部　　　８：封止樹脂
１１：ダイパッド部　　　１２：延出部　　　２１：パッド部
２２：端子部　　　３１：パッド部　　　３２：端子部
４０：素子本体　　　４０ａ：素子主面　　　４０ｂ：素子裏面
４８：制御部　　　５１：第１ワイヤ　　　５２：第２ワイヤ
７０：材料ペースト　　　８１：樹脂主面　　　８２：樹脂裏面
８３：第１樹脂側面　　　８４：第２樹脂側面
１１１：ダイパッド主面　　　１１２：ダイパッド裏面
４０１：第１電極　　　４０２：第２電極　　　４０３：第３電極
４０５：溝部　　　４０６：酸化層　　　４０７：めっき層
４０８：機能層　　　５１１，５１２：ボンディング部
５１３：ループ部　　　５１４：第１部　　　５１５：第２部
５２１，５２２：ボンディング部　　　５２３：ループ部
４０１１：第１層　　　４０１２：第２層
４０１３：スリット　　　４０５１：外周部
４０５２：内方部　　　４０５３：格子部
Ｈ０，Ｈ１：高さ　　　Ｎｚ：ノズル

Claims (17)

  1. 　半導体を含む素子本体および前記素子本体上に配置された第１電極を有する半導体素子と、
    　前記半導体素子を覆う封止樹脂と、
    　前記第１電極と前記封止樹脂との間に介在し、且つ前記封止樹脂よりも熱伝導率が高い材質を含む被覆部と、を備え、
    　前記第１電極は、前記被覆部に接する溝部を有する、半導体装置。
  2. 　前記第１電極は、第１層を有し、
    　前記溝部は、前記第１層が凹んだ部位である、請求項１に記載の半導体装置。
  3. 　前記第１電極は、第１層と、前記素子本体と前記第１層との間に介在し且つ前記第１層に接する第２層と、を含み、
    　前記溝部は、前記第１層に形成されたスリットと、当該スリットから露出する前記第２層と、によって構成されている、請求項１に記載の半導体装置。
  4. 　前記溝部は、前記第１電極の外周端縁に沿った外周部を有する、請求項１ないし３のいずれかに記載の半導体装置。
  5. 　前記溝部は、前記外周部の内方に位置する内方部を有する、請求項４に記載の半導体装置。
  6. 　前記内方部は、格子状である、請求項５に記載の半導体装置。
  7. 　前記第１電極は、前記外周部の外側に配置された酸化層を含む、請求項４ないし６のいずれかに記載の半導体装置。
  8. 　前記第１電極は、前記外周部の内方に配置されためっき層を含む、請求項４ないし７のいずれかに記載の半導体装置。
  9. 　前記被覆部は、金属を含む、請求項１ないし８のいずれかに記載の半導体装置。
  10. 　前記被覆部は、ＡｇまたはＣｕを含む、請求項９に記載の半導体装置。
  11. 　前記被覆部は、焼結Ａｇまたは焼結Ｃｕを含む、請求項１０に記載の半導体装置。
  12. 　前記第１電極は、Ａｌを含む、請求項９ないし１１のいずれかに記載の半導体装置。
  13. 　前記第１電極に接合された第１ワイヤをさらに備え、
    　前記第１ワイヤは、前記半導体素子の厚さ方向に視て、前記第１電極の内部から前記第１電極の外部に向かって延びる第１部を含み、
    　前記被覆部は、前記第１ワイヤの前記第１部に接する、請求項１ないし１２のいずれかに記載の半導体装置。
  14. 　前記厚さ方向において、前記被覆部の前記第１電極から最も離れた部位までの距離は、前記第１部の前記第１電極から最も離れた部位までの距離よりも大きい、請求項１３に記載の半導体装置。
  15. 　前記被覆部は、前記第１部の少なくとも一部を、前記厚さ方向における前記半導体素子とは反対側から覆っている、請求項１４に記載の半導体装置。
  16. 　前記第１ワイヤは、前記第１部に対して前記第１電極とは反対側に繋がり、且つ前記厚さ方向に沿って前記半導体素子から離れる側に起立した第２部を有する、請求項１３ないし１５のいずれかに記載の半導体装置。
  17. 　前記第１ワイヤは、Ｃｕを含む、請求項１３ないし１６のいずれかに記載の半導体装置。
PCT/JP2022/012285 2021-04-12 2022-03-17 半導体装置 WO2022220009A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112022001300.1T DE112022001300T5 (de) 2021-04-12 2022-03-17 Halbleiterbauteil
JP2023514533A JPWO2022220009A1 (ja) 2021-04-12 2022-03-17
CN202280027901.2A CN117157751A (zh) 2021-04-12 2022-03-17 半导体器件
US18/480,978 US20240030106A1 (en) 2021-04-12 2023-10-04 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021067284 2021-04-12
JP2021-067284 2021-04-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/480,978 Continuation US20240030106A1 (en) 2021-04-12 2023-10-04 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022220009A1 true WO2022220009A1 (ja) 2022-10-20

Family

ID=83640565

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/012285 WO2022220009A1 (ja) 2021-04-12 2022-03-17 半導体装置

Country Status (5)

Country Link
US (1) US20240030106A1 (ja)
JP (1) JPWO2022220009A1 (ja)
CN (1) CN117157751A (ja)
DE (1) DE112022001300T5 (ja)
WO (1) WO2022220009A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252351A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 半導体装置
JP2009302261A (ja) * 2008-06-12 2009-12-24 Toyota Central R&D Labs Inc 半導体装置
JP2014179541A (ja) * 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016163024A (ja) * 2015-03-05 2016-09-05 三菱電機株式会社 パワーモジュール
WO2017145667A1 (ja) * 2016-02-24 2017-08-31 三菱電機株式会社 半導体モジュールおよびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6592099B2 (ja) 2015-10-01 2019-10-16 ローム株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252351A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 半導体装置
JP2009302261A (ja) * 2008-06-12 2009-12-24 Toyota Central R&D Labs Inc 半導体装置
JP2014179541A (ja) * 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016163024A (ja) * 2015-03-05 2016-09-05 三菱電機株式会社 パワーモジュール
WO2017145667A1 (ja) * 2016-02-24 2017-08-31 三菱電機株式会社 半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
CN117157751A (zh) 2023-12-01
JPWO2022220009A1 (ja) 2022-10-20
US20240030106A1 (en) 2024-01-25
DE112022001300T5 (de) 2024-01-18

Similar Documents

Publication Publication Date Title
TWI378543B (en) Semiconductor package having dimpled plate interconnections
US9716054B2 (en) Semiconductor device
JP3750680B2 (ja) パッケージ型半導体装置
US11362012B2 (en) Semiconductor device
CN111052353A (zh) 半导体装置
WO2022220009A1 (ja) 半導体装置
JP6638620B2 (ja) 半導体装置
WO2022219995A1 (ja) 半導体装置
JP3744431B2 (ja) 半導体装置およびその製造方法
WO2022244629A1 (ja) 半導体装置
WO2023282013A1 (ja) 半導体装置
CN115398608A (zh) 半导体器件
TW201712840A (zh) 半導體封裝結構
WO2022209819A1 (ja) 半導体装置および半導体装置の製造方法
CN216698339U (zh) 一种芯片封装组件
US20230215840A1 (en) Semiconductor device
TWI823480B (zh) 半導體裝置
JP7034121B2 (ja) 回路基板および電子装置
WO2022255053A1 (ja) 半導体装置
US20230132056A1 (en) Semiconductor device and method for manufacturing the same
US11894280B2 (en) Semiconductor module
WO2022070768A1 (ja) 半導体装置
JP2018067623A (ja) 半導体装置
JP2023127285A (ja) 半導体装置
JP2023072579A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22787935

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023514533

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 112022001300

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22787935

Country of ref document: EP

Kind code of ref document: A1