WO2022205852A1 - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
WO2022205852A1
WO2022205852A1 PCT/CN2021/125618 CN2021125618W WO2022205852A1 WO 2022205852 A1 WO2022205852 A1 WO 2022205852A1 CN 2021125618 W CN2021125618 W CN 2021125618W WO 2022205852 A1 WO2022205852 A1 WO 2022205852A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive pattern
display panel
insulating layer
layer
substrate
Prior art date
Application number
PCT/CN2021/125618
Other languages
English (en)
French (fr)
Inventor
何帆
王蓉
董向丹
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Publication of WO2022205852A1 publication Critical patent/WO2022205852A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Definitions

  • the present disclosure relates to the field of display technology, and in particular, to a display panel and a display device.
  • AMOLED active-matrix organic light-emitting diode
  • FMLOC flexible multi-layer on cell, flexible multi-layer on cell
  • the present disclosure provides a display panel and a display device. By reducing the step difference of the first insulating layer in the bonding area, the risk of peeling of the first insulating layer is reduced.
  • a display panel includes: a functional circuit area and a binding area on one side of the functional circuit area; wherein, the binding area includes a substrate, a first conductive pattern on a first surface of the substrate, and a first insulating layer; wherein the first conductive pattern includes a first part and a second part; the distance between the top surface of the first part and the first surface is greater than the distance between the top surface of the second part and the first surface the distance between the first surfaces; the first insulating layer exposes the first portion and a boundary of the first insulating layer passes through the second portion.
  • the first insulating layer at least partially exposes the second portion.
  • the second portion is located between the first portion and the functional circuit area.
  • the display panel further comprises: a second conductive pattern located between the substrate and the first conductive pattern; the orthographic projection of the first portion on the substrate is the same as the Orthographic projections of the second conductive patterns on the substrate overlap.
  • the bottom of the first portion is electrically connected to the top of the second conductive pattern.
  • the second conductive pattern includes a plurality of stacked conductive layers.
  • the first conductive pattern is a pad.
  • the display panel further includes: a wire extending from the functional circuit area to the binding area; one end of the wire is electrically connected to the second part.
  • the functional circuit area includes a touch electrode pattern; the touch electrode pattern and the first conductive pattern are located in the same layer; the other end of the trace is connected to the touch electrode pattern.
  • the control electrode patterns are electrically connected.
  • the touch electrode pattern includes a first electrode layer and a second electrode layer, the second electrode layer is located on a side of the first electrode layer away from the substrate, so The first conductive pattern is disposed in the same layer as at least one of the first electrode layer and the second electrode layer.
  • the first insulating layer is located on a side of the second electrode layer away from the substrate, and the first insulating layer is connected to the touch electrode pattern and the Lines overlap.
  • the display panel further includes a second insulating layer between the first conductive pattern and the second conductive pattern.
  • the second insulating layer includes a through hole, and the first conductive pattern is electrically connected to the second conductive pattern through the through hole.
  • a display device includes: the display panel and the flexible circuit board according to any one of the above embodiments; wherein, the flexible circuit board includes pins, and the pins are electrically connected to the first conductive pattern.
  • FIG. 1 shows a top view of a display panel according to an embodiment of the present disclosure
  • FIG. 2 shows a cross-sectional view of the display panel shown in FIG. 1 along the line A-A';
  • FIG. 3 shows a cross-sectional view of the display panel shown in FIG. 1 along the line B-B';
  • FIG. 4 shows a cross-sectional view of a display panel according to another embodiment of the present disclosure
  • FIG. 5 shows a cross-sectional view of a display panel according to yet another embodiment of the present disclosure
  • FIG. 6 shows a schematic diagram of a display device according to an embodiment of the present disclosure
  • FIG. 7 shows a flowchart of a method for fabricating a display panel according to an embodiment of the present disclosure.
  • FIGS. 8-10 respectively show structural schematic diagrams corresponding to various steps of the manufacturing method of the display panel of FIG. 7 .
  • the FMLOC technology makes metal mesh lines between the openings of the PDL (pixel defining layer) to form the Tx and Rx channels of the FMLOC technology to realize the touch function.
  • the top OC flat layer of the FMLOC product is an organic material.
  • the position where the FMLOC product is bound to the FPC (flexible printed circuit board) needs to be removed from the OC flat layer, because the metal pad at that location needs to be exposed for binding the FPC. In an actual process, if a large break occurs at the boundary of the OC flat layer, it will cause peeling at the boundary of the OC flat layer, resulting in disconnection of the touch panel and touch failure.
  • FIG. 1 shows a top view of a display panel according to an embodiment of the present disclosure
  • FIG. 2 shows a cross-sectional view of the display panel shown in FIG. 1 along the line A-A'.
  • the shape, size and thickness of each film layer in the drawings do not reflect the actual scale of each film layer, and are only intended to illustrate the present disclosure. As shown in FIG. 1 and FIG.
  • the display panel 1 includes: a functional circuit area 10 and a binding area 20 located on one side of the functional circuit area 10 ; wherein, the binding area 20 includes a substrate 201 and is located in The first conductive pattern 203 and the first insulating layer 204 on the first surface 202 of the substrate 201; wherein, the first conductive pattern 203 includes a first part 205 and a second part 206; The distance a between the top surface 207 and the first surface 202 is greater than the distance b between the top surface 208 of the second portion 206 and the first surface 202; the first insulating layer 204 exposes the first A portion 205 and a boundary 209 of the first insulating layer 204 pass through the second portion 206 .
  • FIG. 3 shows a cross-sectional view of the display panel shown in FIG. 1 along the line B-B′, that is, a cross-sectional view taken along a portion of the boundary 209 of the first insulating layer 204 . It can be seen from FIG. 3 that the level difference of the first insulating layer 204 in the bonding region 20 is the thickness of the second portion 206 .
  • the distance between the top surface of the first portion and the first surface refers to a direction perpendicular to the first surface (or, in a direction parallel to the first surface) in the direction of the normal to the surface), the distance between the top surface of the first part and the first surface; similarly, “the distance between the top surface of the second part and the first surface” Refers to the distance between the top surface of the second part and the first surface in a direction perpendicular to the first surface (or, in a direction parallel to the normal to the first surface) distance.
  • the first conductive pattern 203 located in the bonding area 20 includes a first portion 205 and a second portion 206 ;
  • the distance a is greater than the distance b between the top surface 208 of the second portion 206 and the first surface 202 ;
  • the first insulating layer 204 exposes the first portion 205 and the boundary 209 of the first insulating layer 204 through the second portion 206 .
  • the end of the first conductive pattern 203 ie, the end of the second part 206 facing away from the first part 205 is also effectively protected). one end), reducing the risk of corrosion of the first conductive pattern 203.
  • the first insulating layer 204 may be an organic insulating layer, such as an optical glue layer.
  • the first insulating layer 204 at least partially exposes the second portion 206 .
  • the first insulating layer 204 covers at least a part of the second part 206, and can effectively protect the end of the first conductive pattern 203 (ie, the end of the second part 206 away from the first part 205), reducing The risk of corrosion of the first conductive pattern 203 is reduced.
  • the second part 206 is located between the first part 205 and the functional circuit area 10 .
  • the second part 206 may be arranged between the first part 205 and the functional circuit area 10 .
  • the first portion 205 can be used as a pad of the display panel to connect the display panel to an external circuit.
  • the display panel 1 further includes: a second conductive pattern 210 located between the substrate 201 and the first conductive pattern 203 ; the The orthographic projection of the first portion 205 on the substrate 201 overlaps the orthographic projection of the second conductive pattern 210 on the substrate 201 .
  • the display panel 1 may further include a second conductive pattern 210 located between the substrate 201 and the first conductive pattern 203 .
  • the second conductive pattern 210 may be a conductive film layer used to fabricate the functional circuit region 10 of the display panel.
  • the functional circuit area 10 may, for example, include circuit structures such as touch circuits, display circuits, and the like.
  • the second conductive pattern 210 may be a metal pattern and/or a conductive metal oxide pattern. Therefore, the film layer of the second conductive pattern 210 can not only be used to fabricate the circuit structure of the functional circuit region 10 , but also can form the second conductive pattern 210 , thereby further reducing the circuit structure and external circuits of the functional circuit region 10 . impedance between.
  • the bottom of the first portion 205 is electrically connected to the top of the second conductive pattern 210 .
  • the first portion 205 may cover the top surface of the second conductive pattern 210 and be in direct contact with the top surface of the second conductive pattern 210 .
  • the first part 205 may also be electrically connected to the second conductive pattern 210 via a through hole (as shown in FIG. 4 ), but the present disclosure is not limited thereto.
  • the impedance between the pad and the external circuit is further reduced.
  • the second conductive pattern 210 includes a plurality of stacked conductive layers.
  • each conductive layer corresponding to the second conductive pattern 210 can be retained during the manufacturing process, thereby obtaining good electrical contact of the bonding region.
  • the first conductive pattern 203 is a pad.
  • the first conductive pattern 203 may be used as a pad to connect the display panel 1 to an external circuit.
  • the display panel 1 further includes: a wiring 211 extending from the functional circuit area 10 to the binding area 20 ; One end is electrically connected to the second portion 206 .
  • a signal can be input to the display panel 1 via the first conductive pattern 203 and the traces 211, and the display panel 1 can also pass through the first conductive pattern 203 and the traces Line 211 outputs a signal to an external circuit.
  • the traces 211 and the second conductive pattern 210 may also be arranged in the same layer, that is, the traces 211 and the traces 211 and the second conductive pattern 210 .
  • the same material may also be used in the same patterning process (eg, photolithography process) to fabricate the traces 211 and the first conductive pattern 203 , and the present disclosure is not limited thereto.
  • the functional circuit area 10 includes a touch electrode pattern 212; the touch electrode pattern 212 and the first conductive pattern 203 are located in the same layer; The other end of the trace 211 is electrically connected to the touch electrode pattern 212 .
  • the touch electrode pattern 212 includes a first electrode layer 2121 and a second electrode layer 2122, and the second electrode layer 2122 is located on the first electrode layer On the side of 2121 away from the substrate 201 , the first conductive pattern 203 is disposed in the same layer as at least one of the first electrode layer 2121 and the second electrode layer 2122 .
  • the first conductive pattern 203 and the second electrode layer 2122 are disposed in the same layer.
  • the second electrode layer 2122 is located on the side of the first electrode layer 2121 away from the substrate 201 , so the first electrode layer 2121 is indicated by a dotted line pattern.
  • the first insulating layer 204 is located on the side of the second electrode layer 2122 away from the substrate, and the first insulating layer 204 is connected to the The touch electrode patterns 212 overlap with the traces 211 .
  • the display panel 1 includes an FMLOC touch module 501 , an encapsulation layer 502 , a light-emitting element 503 , a driving TFT 504 , and a substrate 201 .
  • the FMLOC touch module 501 includes an optical adhesive (OCA) layer 5011 , a metal grid 5012 , a SiNx layer 5013 , a bridge layer 5014 , and a buffer layer 5015 .
  • the light emitting element 503 may be an organic light emitting diode.
  • the light-emitting element 503 may include a cathode 5031 , a light-emitting layer 5032 , and an anode 5033 .
  • the driving TFT 504 may include a source pattern 2101 and a drain pattern 2102 .
  • the second conductive pattern 210 is in the same layer as the source/drain pattern. That is, the conductive layer where the source pattern 2101 is located and the conductive layer where the drain pattern 2102 is located can be patterned respectively to obtain the source pattern 2101 , the drain pattern 2102 , and the second conductive pattern 210 .
  • the second conductive pattern 210 includes a part of the conductive layer where the source pattern 2101 is located and a part of the conductive layer where the drain pattern 2102 is located.
  • the display panel further includes a second insulating layer 213 located between the first conductive pattern 203 and the second conductive pattern 210 .
  • a second insulating layer 213 may be arranged between the first conductive pattern 203 and the second conductive pattern 210, so that the second conductive pattern 210 is covered with the second insulating layer 213 to prevent the second conductive pattern
  • the sides of the pattern 210 are etched.
  • the second insulating layer 213 includes a through hole 214 , and the first conductive pattern 203 is electrically connected to the second conductive pattern 210 through the through hole 214 connect.
  • the first conductive pattern 203 may be electrically connected to the second conductive pattern 210 via the through hole 214 by using the through hole 214 . In this way, not only can the sides of the second conductive pattern 210 be prevented from being corroded, but also good electrical contact of the bonding area can be ensured.
  • a display device includes: the display panel 1 and the flexible circuit board 6 as described in any of the above embodiments; wherein, the flexible circuit board 6 includes pins 601 , and the pins 601 is electrically connected to the first conductive pattern 203 .
  • the display device can be any product or component with display function, such as a mobile phone, a tablet computer, a TV, a monitor, a notebook computer, a digital photo frame, and a navigator.
  • display device reference may be made to the above-mentioned embodiments of the display panel, and repeated descriptions will not be repeated.
  • the first conductive pattern 203 located in the bonding area 20 includes a first portion 205 and a second portion 206 ;
  • the distance a is greater than the distance b between the top surface 208 of the second portion 206 and the first surface 202 ;
  • the first insulating layer 204 exposes the first portion 205 and the boundary 209 of the first insulating layer 204 through the second portion 206 .
  • the end of the first conductive pattern 203 ie, the end of the second part 206 facing away from the first part 205 is also effectively protected). one end), reducing the risk of corrosion of the first conductive pattern 203.
  • FIG. 7 shows a flowchart of a method for fabricating a display panel according to an embodiment of the present disclosure.
  • FIGS. 8-10 respectively show structural schematic diagrams corresponding to various steps of the manufacturing method of the display panel of FIG. 7 . As shown in FIG.
  • the method includes: S701 , forming a functional circuit area 10 on a substrate 201 and a binding area 20 located on one side of the functional circuit area 10 ; the binding area 20 includes a functional circuit area 20 located on the substrate
  • S702 forms a first insulating layer 204 covering the bonding region 20 (as shown in FIG. 9 ) and S703 pattern the first insulating layer 204 such that the first insulating layer 204 exposes the first portion 205 and the boundary 209 of the first insulating layer 204 passes through the second portion 206 ( as shown in Figure 10).
  • the process of patterning the first insulating layer 204 may be a photolithography process.
  • a layer of photoresist may be coated on the first insulating layer 204 as shown in FIG. 9 , and the photoresist may be exposed by using a mask. After developing and etching the photoresist, the first insulating layer 204 as shown in FIG. 10 is obtained.
  • the step difference of the first insulating layer 204 in the bonding region 20 is reduced, thus reducing the risk of peeling off of the first insulating layer 204.
  • the first insulating layer 204 covers a local area of the second part 206 , the end of the first conductive pattern 203 (ie, the end of the second part 206 facing away from the first part 205 is also effectively protected). one end), reducing the risk of corrosion of the first conductive pattern 203.

Abstract

本公开提供了一种显示面板和显示装置。所述显示面板包括：功能电路区和位于所述功能电路区一侧的绑定区；其中，所述绑定区包括衬底、位于所述衬底的第一表面上的第一导电图案、以及第一绝缘层；其中，所述第一导电图案包括第一部分和第二部分；所述第一部分的顶部表面与所述第一表面之间的距离大于所述第二部分的顶部表面与所述第一表面之间的距离；所述第一绝缘层暴露所述第一部分并且所述第一绝缘层的边界穿过所述第二部分。

Description

显示面板和显示装置
相关申请
本申请要求保护在2021年3月31日提交的申请号为202110347557.2的中国专利申请的优先权，该申请的全部内容以引用的方式结合到本文中。
技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
随着AMOLED(有源矩阵有机发光二极管，active-matrix organic light-emitting diode)的迅速发展，手机的发展进入了全面屏以及窄边框时代，为了给用户带来更优的使用体验，全面屏、窄边框、高分辨率、卷曲穿戴、折叠等必将成为未来AMOLED的重要发展方向。为了实现更轻更薄的显示面板以及集成度更高的产品，FMLOC(柔性多层on cell，flexible multi-layer on cell)技术孕育而生。
发明内容
本公开提供了一种显示面板和显示装置。通过减小第一绝缘层在绑定区内的段差，降低了第一绝缘层剥离的风险。
根据本公开的一个方面，提供了一种显示面板。所述显示面板包括：功能电路区和位于所述功能电路区一侧的绑定区；其中，所述绑定区包括衬底、位于所述衬底的第一表面上的第一导电图案、以及第一绝缘层；其中，所述第一导电图案包括第一部分和第二部分；所述第一部分的顶部表面与所述第一表面之间的距离大于所述第二部分的顶部表面与所述第一表面之间的距离；所述第一绝缘层暴露所述第一部分并且所述第一绝缘层的边界穿过所述第二部分。
可选地，在一些实施例中，所述第一绝缘层至少部分地暴露所述第二部分。
可选地，在一些实施例中，所述第二部分位于所述第一部分和所述功能电路区之间。
可选地，在一些实施例中，所述显示面板还包括：位于所述衬底和所述第一导电图案之间第二导电图案；所述第一部分在所述衬底上的正投影与所述第二导电图案在所述衬底上的正投影重叠。
可选地，在一些实施例中，所述第一部分的底部与所述第二导电图案的顶部电连接。
可选地，在一些实施例中，所述第二导电图案包括叠置的多个导电层。
可选地，在一些实施例中，所述第一导电图案是焊盘。
可选地，在一些实施例中，所述显示面板还包括：从所述功能电路区向所述绑定区延伸的走线；所述走线的一端与所述第二部分电连接。
可选地，在一些实施例中，所述功能电路区包括触控电极图案；所述触控电极图案和所述第一导电图案位于同一层中；所述走线的另一端与所述触控电极图案电连接。
可选地，在一些实施例中，所述触控电极图案包括第一电极层和第二电极层，所述第二电极层位于所述第一电极层远离所述衬底的一侧，所述第一导电图案与所述第一电极层和所述第二电极层的至少之一者同层设置。
可选地，在一些实施例中，所述第一绝缘层位于所述第二电极层远离所述衬底的一侧，并且所述第一绝缘层与所述触控电极图案和所述走线重叠。
可选地，在一些实施例中，所述显示面板还包括位于所述第一导电图案和所述第二导电图案之间的第二绝缘层。
可选地，在一些实施例中，所述第二绝缘层包括通孔，所述第一导电图案经由所述通孔与所述第二导电图案电连接。
根据本公开的另一方面，提供了一种显示装置。所述显示装置包括：如以上任一实施例所述的显示面板和柔性电路板；其中，所述柔性电路板包括引脚，所述引脚与所述第一导电图案电连接。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而 易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本公开实施例的显示面板的俯视图；
图2示出了如图1所示的显示面板沿着A-A′线的剖面图；
图3示出了如图1所示的显示面板沿着B-B′线的剖面图；
图4示出了根据本公开另一实施例的显示面板的剖面图；
图5示出了根据本公开又一实施例的显示面板的剖面图；
图6示出了根据本公开实施例的显示装置的示意图；
图7示出了根据本公开实施例的显示面板的制作方法的流程图；以及
图8-10分别示出了对应于图7的显示面板的制作方法的各个步骤的结构示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
发明人注意到，FMLOC技术在PDL(像素定义层，pixel defining layer)的开口之间制作金属网格(metal mesh)走线，构成FMLOC技术的Tx和Rx通道以实现触控功能。利用同一金属层形成Tx和Rx信号通道，然后在Tx和Rx通道交叠处采用另一金属层形成桥接，实现Tx和Rx信号通道的连通，最后在触控阵列单元上覆盖OC平坦层(即，光学胶层optically clear adhesive layer)。FMLOC产品的顶部OC平坦层是一种有机材料。FMLOC产品的与FPC(柔性印刷电路板，flexible printed circuit board)绑定的位置需要挖除OC平坦层，因为需要露出该处的金属衬垫用于绑定FPC。在实际工艺中，OC平坦层的边界处如果出现较大的断差，会导致OC平坦层的边界处发生剥离，从而造成触控面板的断线，造成触控失效。
根据本公开的一个方面，提供了一种显示面板。图1示出了根据 本公开实施例的显示面板的俯视图；图2示出了如图1所示的显示面板沿着A-A′线的剖面图。附图中各膜层的形状、尺寸和厚度不反映各膜层的真实比例，目的只是示意说明本公开内容。如图1和图2所示，所述显示面板1包括：功能电路区10和位于所述功能电路区10一侧的绑定区20；其中，所述绑定区20包括衬底201、位于所述衬底201的第一表面上202的第一导电图案203、以及第一绝缘层204；其中，所述第一导电图案203包括第一部分205和第二部分206；所述第一部分205的顶部表面207与所述第一表面202之间的距离a大于所述第二部分206的顶部表面208与所述第一表面202之间的距离b；所述第一绝缘层204暴露所述第一部分205并且所述第一绝缘层204的边界209穿过所述第二部分206。
图3示出了如图1所示的显示面板沿着B-B′线的剖面图，即，沿着所述第一绝缘层204的边界209的一部分所获得的截面图。从图3能够看出，第一绝缘层204在绑定区20内的段差就是所述第二部分206的厚度。
在本公开的上下文中，“所述第一部分的顶部表面与所述第一表面之间的距离”指的是在垂直于所述第一表面的方向上(或，在平行于所述第一表面的法线的方向上)，所述第一部分的顶部表面和所述第一表面之间的距离；类似地，“所述第二部分的顶部表面与所述第一表面之间的距离”指的是在垂直于所述第一表面的方向上(或，在平行于所述第一表面的法线的方向上)，所述第二部分的顶部表面和所述第一表面之间的距离。
在本公开的实施例中，位于绑定区20的所述第一导电图案203包括第一部分205和第二部分206；所述第一部分205的顶部表面207与所述第一表面202之间的距离a大于所述第二部分206的顶部表面208与所述第一表面202之间的距离b；所述第一绝缘层204暴露所述第一部分205并且所述第一绝缘层204的边界209穿过所述第二部分206。利用上述布置，减小了第一绝缘层204在绑定区20内的段差，因此降低了第一绝缘层204剥离的风险。此外，由于第一绝缘层204覆盖所述第二部分206的局部区域，还有效地保护了所述第一导电图案203的端部(即，所述第二部分206背离所述第一部分205的一端)，减小了所述第一导电图案203被腐蚀的风险。
所述第一绝缘层204可以是有机绝缘层，例如光学胶层。
可选地，在一些实施例中，如图1和图2所示，所述第一绝缘层204至少部分地暴露所述第二部分206。
第一绝缘层204覆盖所述第二部分206的至少一部分，能够有效地保护所述第一导电图案203的端部(即，所述第二部分206背离所述第一部分205的一端)，减小了所述第一导电图案203被腐蚀的风险。
可选地，在一些实施例中，如图1和图2所示，所述第二部分206位于所述第一部分205和所述功能电路区10之间。
所述第二部分206可以布置在所述第一部分205和所述功能电路区10之间。由此，可以将所述第一部分205用作所述显示面板的焊盘(pad)，从而将所述显示面板连接至外部电路。
可选地，在一些实施例中，如图1和图2所示，所述显示面板1还包括：位于所述衬底201和所述第一导电图案203之间第二导电图案210；所述第一部分205在所述衬底201上的正投影与所述第二导电图案210在所述衬底201上的正投影重叠。
在一些实施例中，所述显示面板1还可以包括位于所述衬底201和所述第一导电图案203之间第二导电图案210。所述第二导电图案210可以是用于制作显示面板的功能电路区10的导电膜层。所述功能电路区10可以例如包括触控电路、显示电路等电路结构。所述第二导电图案210可以是金属图案和/或是导电金属氧化物图案。因此，所述第二导电图案210的膜层不仅可以用于制作功能电路区10的电路结构，还能够形成所述第二导电图案210，从而进一步减小功能电路区10的电路结构和外部电路之间的阻抗。
可选地，在一些实施例中，如图2所示，所述第一部分205的底部与所述第二导电图案210的顶部电连接。
所述第一部分205可以覆盖在所述第二导电图案210的顶部表面，并与所述第二导电图案210的顶部表面直接接触。可替换地，所述第一部分205还可以经由通孔(如图4所示)与所述第二导电图案210电连接，本公开不限于此。由此，当使用所述第一部分205作为所述显示面板1的焊盘时，进一步减小了所述焊盘和外部电路之间的阻抗。
可选地，在一些实施例中，如图2所示，所述第二导电图案210 包括叠置的多个导电层。
在制作显示面板的功能电路区10的时候，一般会使用多个导电层来形成电路的多种结构。因此，可以在制作过程中保留每个导电层对应于所述第二导电图案210的部分，由此获得绑定区的良好的电接触。
可选地，在一些实施例中，所述第一导电图案203是焊盘。
所述第一导电图案203可以用作焊盘，从而将所述显示面板1连接至外部电路。
可选地，在一些实施例中，如图1所示，所述显示面板1还包括：从所述功能电路区10向所述绑定区20延伸的走线211；所述走线211的一端与所述第二部分206电连接。
利用所述走线211，可以经由所述第一导电图案203和所述走线211向所述显示面板1输入信号，所述显示面板1也可以经由所述第一导电图案203和所述走线211向外部电路输出信号。此外，所述走线211还可以和所述第二导电图案210布置在同一层中，即，可以在同一构图工艺(例如，光刻工艺)中使用相同的材料来制作所述走线211和所述第二导电图案210。可替换地，也可以在同一构图工艺(例如，光刻工艺)中使用相同的材料来制作所述走线211和所述第一导电图案203，本公开不限于此。
可选地，在一些实施例中，如图1所示，所述功能电路区10包括触控电极图案212；所述触控电极图案212和所述第一导电图案203位于同一层中；所述走线211的另一端与所述触控电极图案212电连接。
利用上述布置，可以获得具有FMLOC结构的触控显示面板。
可选地，在一些实施例中，如图1所示，所述触控电极图案212包括第一电极层2121和第二电极层2122，所述第二电极层2122位于所述第一电极层2121远离所述衬底201的一侧，所述第一导电图案203与所述第一电极层2121和所述第二电极层2122的至少之一者同层设置。
在一些实施例中，如图1所示，所述第一导电图案203与所述第二电极层2122同层设置。在图1所示的实施例中，所述第二电极层2122位于所述第一电极层2121远离所述衬底201的一侧，因此由虚线图案来指示所述第一电极层2121。
可选地，在一些实施例中，如图1所示，所述第一绝缘层204位 于所述第二电极层2122远离所述衬底的一侧，并且所述第一绝缘层204与所述触控电极图案212和所述走线211重叠。
在一些实施例中，如图5所示，所述显示面板1包括FMLOC触控模块501、封装层502、发光元件503、驱动TFT504、以及衬底201。所述所述FMLOC触控模块501包括光学胶(OCA)层5011、金属网格5012、SiNx层5013、桥接层5014、以及缓冲层5015。所述发光元件503可以是有机发光二极管。所述发光元件503可以包括阴极5031、发光层5032、以及阳极5033。所述驱动TFT504可以包括源极图案2101和漏极图案2102。所述第二导电图案210与源/漏极图案同层。也就是说，可以将源极图案2101所在的导电层和漏极图案2102所在的导电层分别进行图案化，从而获得源极图案2101、漏极图案2102、以及所述第二导电图案210。在该实施例中，所述第二导电图案210包括源极图案2101所在的导电层的一部分和漏极图案2102所在的导电层的一部分。
可选地，在一些实施例中，如图4所示，所述显示面板还包括位于所述第一导电图案203和所述第二导电图案210之间的第二绝缘层213。
可以在所述第一导电图案203和所述第二导电图案210之间布置第二绝缘层213，从而利用所述第二绝缘层213覆盖所述第二导电图案210，防止所述第二导电图案210的侧边被腐蚀。
可选地，在一些实施例中，如图4所示，所述第二绝缘层213包括通孔214，所述第一导电图案203经由所述通孔214与所述第二导电图案210电连接。
在本公开的实施例中，可以利用所述通孔214将所述第一导电图案203经由所述通孔214电连接至所述第二导电图案210。由此，不仅能够防止所述第二导电图案210的侧边被腐蚀，还能够确保绑定区的良好的电接触。
根据本公开的另一方面，提供了一种显示装置。如图6所示，所述显示装置包括：如以上任一实施例所述的显示面板1和柔性电路板6；其中，所述柔性电路板6包括引脚(pin)601，所述引脚601与所述第一导电图案203电连接。利用所述引脚601和所述第一导电图案203，可以在所述显示面板1和所述柔性电路板5之间实现信号传输。该显 示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
在本公开的实施例中，位于绑定区20的所述第一导电图案203包括第一部分205和第二部分206；所述第一部分205的顶部表面207与所述第一表面202之间的距离a大于所述第二部分206的顶部表面208与所述第一表面202之间的距离b；所述第一绝缘层204暴露所述第一部分205并且所述第一绝缘层204的边界209穿过所述第二部分206。利用上述布置，减小了第一绝缘层204在绑定区20内的段差，因此降低了第一绝缘层204剥离的风险。此外，由于第一绝缘层204覆盖所述第二部分206的局部区域，还有效地保护了所述第一导电图案203的端部(即，所述第二部分206背离所述第一部分205的一端)，减小了所述第一导电图案203被腐蚀的风险。
根据本公开的又一方面，提供了一种显示面板的制作方法。图7示出了根据本公开实施例的显示面板的制作方法的流程图。图8-10分别示出了对应于图7的显示面板的制作方法的各个步骤的结构示意图。如图7所示，所述方法包括：S701在衬底201上形成功能电路区10和位于所述功能电路区10一侧的绑定区20；所述绑定区20包括位于所述衬底201的第一表面202上的第一导电图案203；所述第一导电图案203包括第一部分205和第二部分206；所述第一部分205的顶部表面与所述第一表面202之间的距离a大于所述第二部分206的顶部表面与所述第一表面202之间的距离b(如图8所示)；S702形成覆盖所述绑定区20的第一绝缘层204(如图9所示)；以及S703图案化所述第一绝缘层204，使得所述第一绝缘层204暴露所述第一部分205并且所述第一绝缘层204的边界209穿过所述第二部分206(如图10所示)。
在本公开的实施例中，图案化所述第一绝缘层204的工艺可以是光刻工艺。例如，在完成了步骤S702之后，可以在如图9所示的第一绝缘层204上涂覆一层光刻胶，并利用掩模对所述光刻胶进行曝光。在对所述光刻胶进行显影和蚀刻之后，就获得了如图10所示的第一绝缘层204。
根据本公开实施例提供的显示面板的制作方法，减小了第一绝缘 层204在绑定区20内的段差，因此降低了第一绝缘层204剥离的风险。此外，由于第一绝缘层204覆盖所述第二部分206的局部区域，还有效地保护了所述第一导电图案203的端部(即，所述第二部分206背离所述第一部分205的一端)，减小了所述第一导电图案203被腐蚀的风险。
在本公开的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开而不是要求本公开必须以特定的方位构造和操作，因此不能理解为对本公开的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此。任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (14)

  1. 一种显示面板，包括：
    功能电路区和位于所述功能电路区一侧的绑定区；
    其中，所述绑定区包括衬底、位于所述衬底的第一表面上的第一导电图案、以及第一绝缘层；
    其中，所述第一导电图案包括第一部分和第二部分；所述第一部分的顶部表面与所述第一表面之间的距离大于所述第二部分的顶部表面与所述第一表面之间的距离；所述第一绝缘层暴露所述第一部分并且所述第一绝缘层的边界穿过所述第二部分。
  2. 如权利要求1所述的显示面板，其中，所述第一绝缘层至少部分地暴露所述第二部分。
  3. 如权利要求1所述的显示面板，其中，所述第二部分位于所述第一部分和所述功能电路区之间。
  4. 如权利要求1所述的显示面板，还包括：位于所述衬底和所述第一导电图案之间第二导电图案；所述第一部分在所述衬底上的正投影与所述第二导电图案在所述衬底上的正投影重叠。
  5. 如权利要求4所述的显示面板，其中，所述第一部分的底部与所述第二导电图案的顶部电连接。
  6. 如权利要求4所述的显示面板，其中，所述第二导电图案包括叠置的多个导电层。
  7. 如权利要求1-6任一项所述的显示面板，其中，所述第一导电图案是焊盘。
  8. 如权利要求1-6任一项所述的显示面板，还包括：从所述功能电路区向所述绑定区延伸的走线；所述走线的一端与所述第二部分电连接。
  9. 如权利要求8所述的显示面板，其中，所述功能电路区包括触控电极图案；所述触控电极图案和所述第一导电图案位于同一层中；所述走线的另一端与所述触控电极图案电连接。
  10. 如权利要求9所述的显示面板，其中，所述触控电极图案包括第一电极层和第二电极层，所述第二电极层位于所述第一电极层远离所述衬底的一侧，所述第一导电图案与所述第一电极层和所述第二电 极层的至少之一者同层设置。
  11. 如权利要求10所述的显示面板，其中，所述第一绝缘层位于所述第二电极层远离所述衬底的一侧，并且所述第一绝缘层与所述触控电极图案和所述走线重叠。
  12. 如权利要求1-6任一项所述的显示面板，还包括位于所述第一导电图案和所述第二导电图案之间的第二绝缘层。
  13. 如权利要求12所述的显示面板，其中，所述第二绝缘层包括通孔，所述第一导电图案经由所述通孔与所述第二导电图案电连接。
  14. 一种显示装置，包括如权利要求1-13之任一项所述的显示面板和柔性电路板；
    其中，所述柔性电路板包括引脚，所述引脚与所述第一导电图案电连接。
PCT/CN2021/125618 2021-03-31 2021-10-22 显示面板和显示装置 WO2022205852A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110347557.2 2021-03-31
CN202110347557.2A CN113066849B (zh) 2021-03-31 2021-03-31 显示面板和显示装置

Publications (1)

Publication Number Publication Date
WO2022205852A1 true WO2022205852A1 (zh) 2022-10-06

Family

ID=76565253

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/125618 WO2022205852A1 (zh) 2021-03-31 2021-10-22 显示面板和显示装置

Country Status (2)

Country Link
CN (1) CN113066849B (zh)
WO (1) WO2022205852A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066849B (zh) * 2021-03-31 2023-05-02 京东方科技集团股份有限公司 显示面板和显示装置
CN117730637A (zh) * 2022-06-02 2024-03-19 京东方科技集团股份有限公司 布线基板及其制造方法、发光基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203910800U (zh) * 2014-06-30 2014-10-29 信利半导体有限公司 一种薄膜晶体管阵列基板以及显示器
CN106201145A (zh) * 2016-07-21 2016-12-07 京东方科技集团股份有限公司 一种触摸屏、其制作方法及显示装置
CN109949703A (zh) * 2019-03-26 2019-06-28 京东方科技集团股份有限公司 柔性显示基板、显示面板、显示装置及制作方法
US20200081568A1 (en) * 2018-09-10 2020-03-12 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display device
CN113066849A (zh) * 2021-03-31 2021-07-02 京东方科技集团股份有限公司 显示面板和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101837625B1 (ko) * 2011-11-10 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN111952323B (zh) * 2020-08-19 2022-07-22 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203910800U (zh) * 2014-06-30 2014-10-29 信利半导体有限公司 一种薄膜晶体管阵列基板以及显示器
CN106201145A (zh) * 2016-07-21 2016-12-07 京东方科技集团股份有限公司 一种触摸屏、其制作方法及显示装置
US20200081568A1 (en) * 2018-09-10 2020-03-12 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display device
CN109949703A (zh) * 2019-03-26 2019-06-28 京东方科技集团股份有限公司 柔性显示基板、显示面板、显示装置及制作方法
CN113066849A (zh) * 2021-03-31 2021-07-02 京东方科技集团股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN113066849A (zh) 2021-07-02
CN113066849B (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
JP6479175B2 (ja) フレキシブル基板の信号トレースパターン
CN107634086B (zh) 一种柔性阵列基板及制备方法、显示装置
US9939699B2 (en) Displays with bent signal lines
CN107799550B (zh) 柔性显示器
CN109375405B (zh) 显示面板及其制作方法、显示装置
US9504124B2 (en) Narrow border displays for electronic devices
US10007367B2 (en) Bezel structure of touch screen and method for manufacturing the same, touch screen and display device
EP4220361A2 (en) Touch substrate and manufacturing method therefor, touch display substrate, and touch display device
WO2017045341A1 (zh) 触控结构及其制作方法、触控基板和显示装置
WO2022205852A1 (zh) 显示面板和显示装置
CN106468972B (zh) 一种触控基板及其制造方法、触控装置
WO2022134896A1 (zh) 柔性电路板和显示装置
KR102649257B1 (ko) 유기발광 표시장치 및 그 제조방법
CN108509081B (zh) 一种触控显示面板、其制作方法及显示装置
US20200150804A1 (en) Touch substrate and method of fabracating the same, touch display device
CN111354774A (zh) 显示基板、其制备方法及显示装置
CN112987957A (zh) 电子装置
US11086460B2 (en) Touch substrate, method for manufacturing same, and touch device
KR20200115757A (ko) 회로기판 및 이의 제조방법
KR20220099614A (ko) 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
WO2023184244A1 (zh) 显示基板及显示装置
WO2023070389A1 (zh) 发光基板及其制造方法、显示装置
WO2022205212A1 (zh) 触控基板及显示装置
KR20230010128A (ko) 표시 장치
KR20210062292A (ko) 플렉서블 표시장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17906101

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21934488

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 17.01.2024)