WO2022196294A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022196294A1
WO2022196294A1 PCT/JP2022/007924 JP2022007924W WO2022196294A1 WO 2022196294 A1 WO2022196294 A1 WO 2022196294A1 JP 2022007924 W JP2022007924 W JP 2022007924W WO 2022196294 A1 WO2022196294 A1 WO 2022196294A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
semiconductor device
semiconductor
sealing resin
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/007924
Other languages
English (en)
French (fr)
Inventor
遼平 梅野
弘招 松原
嘉蔵 大角
登茂平 菊地
萌 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to DE112022000972.1T priority Critical patent/DE112022000972T5/de
Priority to JP2023506914A priority patent/JP7791168B2/ja
Priority to CN202280022315.9A priority patent/CN116998006A/zh
Publication of WO2022196294A1 publication Critical patent/WO2022196294A1/ja
Priority to US18/465,558 priority patent/US20240006274A1/en
Anticipated expiration legal-status Critical
Priority to JP2025245462A priority patent/JP2026041996A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H10W70/429—Bent parts being the outer leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/80—Arrangements for protection of devices protecting against overcurrent or overload, e.g. fuses or shunts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H10W74/473—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins containing a filler
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • the present disclosure relates to a semiconductor device mounted with a plurality of semiconductor elements to which voltages applied are relatively different.
  • the inverter device includes, for example, a semiconductor device and switching elements such as IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal Oxide Semiconductor Field Effect Transistors).
  • the semiconductor device includes a controller and a gate driver.
  • a control signal output from the outside is input to the controller of the semiconductor device.
  • the controller converts the control signal into a PWM (Pulse Width Modulation) control signal and transmits it to the gate driver.
  • the gate driver drives, for example, six switching elements at desired timing based on the PWM control signal.
  • the three-phase AC power for driving the motor is generated from the DC power.
  • Patent Literature 1 discloses an example of a semiconductor device (drive circuit) used in a motor drive device.
  • the power supply voltage supplied to the controller and the power supply voltage supplied to the gate driver may differ.
  • a power supply is applied between two conductive paths, one to the controller and the other to the gate driver.
  • a difference occurs in the voltage. Therefore, by providing a considerable space between the conductive path to the controller and the conductive path to the gate driver and filling the space between the two conductive paths with a sealing resin, the dielectric strength of the semiconductor device can be reduced. is being improved.
  • the difference between the power supply voltages applied to each of the two conductive paths is significantly different, it is necessary to further improve the withstand voltage.
  • one object of the present disclosure is to provide a semiconductor device capable of further improving the withstand voltage.
  • a semiconductor device provided by the present disclosure includes a plurality of conductive members including a first member and a second member, a first semiconductor element electrically connected to any one of the plurality of conductive members, and any one of the plurality of conductive members.
  • a second semiconductor element to which a voltage relatively different from the voltage applied to the first semiconductor element is applied a portion of each of the plurality of conductive members; the first semiconductor element and the first semiconductor element; 2 a sealing resin covering the semiconductor element, wherein the voltage applied to the second member is relatively different from the voltage applied to the first member, and the sealing resin has electrical insulating properties.
  • the sealing resin has a square cross section having a side length equal to 2/3 of the minimum distance between two adjacent conductive members among the plurality of conductive members, the above The square cross section contains at least 8 pieces of at least a portion of the filler, each of which has a particle size of 1/8 or more of the minimum spacing.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present disclosure
  • FIG. FIG. 2 is a plan view corresponding to FIG. 1 and seen through the sealing resin
  • 3 is a front view of the semiconductor device shown in FIG. 1.
  • FIG. 4 is a left side view of the semiconductor device shown in FIG. 1.
  • FIG. 5 is a right side view of the semiconductor device shown in FIG. 1.
  • FIG. 6 is a cross-sectional view taken along line VI-VI of FIG.
  • FIG. 7 is a cross-sectional view along line VII-VII of FIG. 8 is a partially enlarged view of FIG. 2.
  • FIG. 9 is a cross-sectional view along line IX-IX in FIG. 8.
  • FIG. 10 is a partially enlarged view of FIG. 6.
  • FIG. 11 is a plan view of the semiconductor device according to the second embodiment of the present disclosure, which is transparent through the sealing resin.
  • 12 is a cross-sectional view taken along line XII-XII
  • the semiconductor device A1 includes a first semiconductor element 11, a second semiconductor element 12, an insulating element 13, a plurality of conductive members 20, a plurality of first wires 41, a plurality of second wires 42, a plurality of third wires 43, a plurality of A fourth wire 44 , a plurality of fifth wires 45 , a plurality of sixth wires 46 and a sealing resin 50 are provided.
  • the multiple conductive members 20 include a first member 21 , a second member 22 , multiple first terminals 31 , and multiple second terminals 32 .
  • the semiconductor device A1 is surface-mounted, for example, on a wiring board of an inverter device such as an electric vehicle or a hybrid vehicle.
  • the package format of the semiconductor device A1 is SOP (Small Outline Package).
  • SOP Small Outline Package
  • the package format of the semiconductor device A1 is not limited to SOP.
  • FIG. 2 is transparent through the sealing resin 50 for convenience of understanding.
  • the permeated sealing resin 50 is indicated by an imaginary line (chain double-dashed line).
  • the thickness direction of each of the first semiconductor element 11 and the second semiconductor element 12 is called “thickness direction z”.
  • a direction perpendicular to the thickness direction z is called a “first direction x”.
  • a direction orthogonal to both the thickness direction z and the first direction x is called a "second direction y”.
  • the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 are elements that serve as functional centers of the semiconductor device A1.
  • the first semiconductor element 11, the second semiconductor element 12 and the insulating element 13 are composed of individual elements.
  • the second semiconductor element 12 is located on the opposite side of the insulating element 13 from the first semiconductor element 11 .
  • the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 have a rectangular shape with long sides in the second direction y.
  • the first semiconductor element 11 is a gate driver controller (control element) that drives switching elements such as IGBTs and MOSFETs.
  • the first semiconductor element 11 includes a circuit for converting a control signal input from an ECU or the like into a PWM control signal, a transmission circuit for transmitting the PWM control signal to the second semiconductor element 12, and a signal from the second semiconductor element 12. a receiving circuit for receiving an electrical signal of
  • the second semiconductor element 12 is a gate driver (driving element) for driving the switching element.
  • the second semiconductor element 12 includes a receiving circuit for receiving a PWM control signal, a circuit for driving the switching element based on the PWM control signal, and a transmitting circuit for transmitting an electrical signal to the first semiconductor element 11.
  • the electric signal is, for example, an output signal from a temperature sensor arranged near the motor.
  • the isolation element 13 is an element for transmitting the PWM control signal and other electrical signals in an isolated state.
  • the insulating element 13 is of the inductive type.
  • An example of the inductive insulating element 13 is an insulating transformer.
  • An isolation transformer performs electrical signal transmission in an insulated state by inductively coupling two inductors (coils).
  • the insulating element 13 has a substrate made of silicon.
  • An inductor made of copper (Cu) is formed on the substrate.
  • the inductor includes a transmitting inductor and a receiving inductor, which are stacked in the thickness direction z.
  • a dielectric layer made of silicon dioxide (SiO 2 ) or the like is interposed between the transmitting side inductor and the receiving side inductor.
  • the dielectric layer electrically insulates the transmitting inductor from the receiving inductor.
  • the insulating element 13 may be of the capacitive type.
  • a capacitor is an example of the capacitive insulating element 13 .
  • the isolation element 13 may be a photocoupler.
  • the voltage applied to the first semiconductor element 11 and the voltage applied to the second semiconductor element 12 are relatively different. Therefore, a potential difference is generated between the first semiconductor element 11 and the second semiconductor element 12 . Furthermore, in the semiconductor device A1, the power supply voltage supplied to the second semiconductor element 12 is higher than the power supply voltage supplied to the first semiconductor element 11. FIG.
  • the first circuit including the first semiconductor element 11 as a component and the second circuit including the second semiconductor element 12 as a component are insulated from each other by the insulating element 13.
  • Components of the first circuit include, in addition to the first semiconductor element 11, a first member 21, a plurality of first terminals 31, a plurality of first wires 41, a plurality of third wires 43, and a plurality of fifth wires 45.
  • Components of the second circuit include, in addition to the second semiconductor element 12, a second member 22, a plurality of second terminals 32, a plurality of second wires 42, a plurality of fourth wires 44, and a plurality of sixth wires 46. including.
  • the potentials of the first circuit and the second circuit are relatively different.
  • the potential of the second circuit is higher than the potential of the first circuit.
  • the isolation element 13 then relays mutual signals in the first and second circuits.
  • the voltage applied to the ground of the first semiconductor element 11 is approximately 0 V
  • the voltage applied to the ground of the second semiconductor element 12 is transiently 600 V. It may be more than that.
  • the first semiconductor element 11 has a plurality of first electrodes 111.
  • the plurality of first electrodes 111 are provided on the upper surface of the first semiconductor element 11 (the surface facing the same direction as the first mounting surface 211A of the first island portion 211 of the first member 21 described below).
  • a composition of the plurality of first electrodes 111 includes, for example, aluminum (Al). In other words, each first electrode 111 contains aluminum.
  • the multiple first electrodes 111 are electrically connected to the circuit configured in the first semiconductor element 11 .
  • the insulating element 13 is positioned between the first semiconductor element 11 and the second semiconductor element 12 in the first direction x.
  • a plurality of first relay electrodes 131 and a plurality of second relay electrodes 132 are provided on the upper surface of the insulating element 13 (the surface facing the same direction as the above-described first mounting surface 211A).
  • Each of the plurality of first relay electrodes 131 and the plurality of second relay electrodes 132 is electrically connected to either the transmitting side inductor or the receiving side inductor.
  • the plurality of first relay electrodes 131 are arranged along the second direction y and positioned closer to the first semiconductor element 11 than the second semiconductor element 12 in the first direction x.
  • the plurality of second relay electrodes 132 are arranged along the second direction y and positioned closer to the second semiconductor element 12 than to the first semiconductor element 11 in the first direction x.
  • the second semiconductor element 12 has multiple second electrodes 121 .
  • the plurality of second electrodes 121 are provided on the upper surface of the second semiconductor element 12 (the surface facing the same direction as the second mounting surface 221A of the second island portion 221 of the second member 22 described below).
  • the composition of the plurality of second electrodes 121 includes, for example, aluminum.
  • the multiple second electrodes 121 are electrically connected to the circuit configured in the second semiconductor element 12 .
  • the plurality of conductive members 20 form conductive paths between the first semiconductor element 11, the insulating element 13, the second semiconductor element 12, and the wiring board on which the semiconductor device A1 is mounted.
  • a plurality of conductive members 20 are obtained from the same lead frame.
  • the leadframe includes copper in its composition.
  • the multiple conductive members 20 include the first member 21 , the second member 22 , the multiple first terminals 31 , and the multiple second terminals 32 .
  • the first member 21 and the second member 22 are positioned apart from each other in the first direction x, as shown in FIGS.
  • semiconductor device A1 first semiconductor element 11 and insulating element 13 are mounted on first member 21, and second semiconductor element 12 is mounted on second member 22.
  • the voltage applied to the second member 22 is relatively different from the voltage applied to the first member 21 .
  • the voltage applied to the second member 22 is higher than the voltage applied to the first member 21 .
  • the first member 21 has a first island portion 211 and two first suspension lead portions 212 .
  • the first island portion 211 has a first mounting surface 211A facing the thickness direction z.
  • the semiconductor device A1 the first semiconductor element 11 and the insulating element 13 are mounted on the first mounting surface 211A.
  • the first semiconductor element 11 and the insulating element 13 are bonded to the first mounting surface 211A via a conductive bonding material (solder, metal paste, etc.) (not shown).
  • the first island portion 211 is covered with the sealing resin 50 .
  • the thickness of first island portion 211 is, for example, 100 ⁇ m or more and 300 ⁇ m or less.
  • the first island portion 211 has a plurality of through holes 213 formed therein.
  • Each of the plurality of through holes 213 penetrates the first island portion 211 in the thickness direction z and extends along the second direction y.
  • At least one of the plurality of through holes 213 is positioned between the first semiconductor element 11 and the insulating element 13 when viewed in the thickness direction z.
  • the plurality of through holes 213 are arranged along the second direction y.
  • the two first suspension lead portions 212 extend from both sides of the first island portion 211 in the second direction y.
  • the two first suspension lead portions 212 are positioned apart from each other in the second direction y. At least one of the two first suspension lead portions 212 is electrically connected to the ground of the first semiconductor element 11 via the fifth wire 45 .
  • Each of the two first hanging lead portions 212 has a covered portion 212A and an exposed portion 212B.
  • the covering portion 212A is connected to the first island portion 211 and covered with the sealing resin 50 .
  • the exposed portion 212B is connected to the covered portion 212A and exposed from the sealing resin 50 .
  • the exposed portion 212B extends along the first direction x when viewed in the thickness direction z. As shown in FIG. 3, the exposed portion 212B is bent in a gull-wing shape when viewed in the second direction y.
  • the surface of exposed portion 212B may be plated with tin (Sn), for example.
  • the second member 22 has a second island portion 221 and two second suspension lead portions 222 .
  • the second island portion 221 has a second mounting surface 221A facing the thickness direction z.
  • the semiconductor device A1 the second semiconductor element 12 is mounted on the second mounting surface 221A.
  • the second semiconductor element 12 is bonded to the second mounting surface 221A via a conductive bonding material (solder, metal paste, etc.) not shown.
  • the second island portion 221 is covered with the sealing resin 50 .
  • the thickness of second island portion 221 is, for example, 100 ⁇ m or more and 300 ⁇ m or less.
  • the second island portion 221 overlaps the first island portion 211 of the first member 21 when viewed in the first direction x.
  • the two second suspension lead portions 222 extend from both sides of the second island portion 221 in the second direction y.
  • the two second suspension lead portions 222 are positioned apart from each other in the second direction y. At least one of the two second suspension lead portions 222 is electrically connected to the ground of the second semiconductor element 12 via the sixth wire 46 .
  • Each of the two second suspension lead portions 222 has a covered portion 222A and an exposed portion 222B.
  • the cover portion 222A is connected to the second island portion 221 and covered with the sealing resin 50 .
  • the exposed portion 222B is connected to the covered portion 222A and is exposed from the sealing resin 50 .
  • the exposed portion 222B extends along the first direction x when viewed in the thickness direction z. As shown in FIG. 3, the exposed portion 222B is bent in a gull-wing shape when viewed in the second direction y.
  • the surface of the exposed portion 222B may be plated with tin, for example.
  • the first island portion 211 of the first member 21 and the second island portion 221 of the second member 22 are separated from each other by a distance P in the first direction x.
  • the spacing P is the minimum distance between the first island portion 211 and the second island portion 221 .
  • the plurality of first terminals 31 are positioned on one side in the first direction x, as shown in FIGS. More specifically, the plurality of first terminals 31 are located on the side opposite to the second island portion 221 of the second member 22 with respect to the first island portion 211 of the first member 21 in the first direction x. .
  • the multiple first terminals 31 are arranged along the second direction y. At least one of the plurality of first terminals 31 is electrically connected to the first semiconductor element 11 via the third wire 43 .
  • the multiple first terminals 31 include multiple first intermediate terminals 31A and two first side terminals 31B.
  • the two first side terminals 31B are located on both sides of the plurality of first intermediate terminals 31A in the second direction y. Each of the two first side terminals 31B is connected to either of the two first suspension lead portions 212 of the first member 21 in the second direction y and the first intermediate terminal located closest to the first suspension lead portion 212. 31A.
  • the plurality of first terminals 31 have covered portions 311 and exposed portions 312 .
  • the covering portion 311 is covered with the sealing resin 50 .
  • the dimension of the covering portion 311 of each of the two first side terminals 31B in the first direction x is larger than the dimension of the covering portion 311 of each of the plurality of first intermediate terminals 31A in the first direction x.
  • the covering portion 311 has a metal layer 33 .
  • the metal layer 33 is positioned on one side of the covering portion 311 in the thickness direction z (the side facing the first mounting surface 211A of the first island portion 211 of the first member 21).
  • the metal layer 33 is in contact with the sealing resin 50 .
  • the composition of the metal layer 33 contains silver.
  • the exposed portion 312 is connected to the covering portion 311 and exposed from the sealing resin 50 .
  • the exposed portion 312 extends along the first direction x when viewed in the thickness direction z.
  • the exposed portion 312 is bent in a gull-wing shape when viewed in the second direction y.
  • the shape of the exposed portion 312 is equal to the shape of the exposed portion 212B of each of the two first hanging lead portions 212 of the first member 21 .
  • the surface of the exposed portion 312 may be plated with tin, for example.
  • the plurality of second terminals 32 are positioned on the other side in the first direction x, as shown in FIGS. More specifically, the plurality of second terminals 32 are located on the side opposite to the plurality of first terminals 31 with respect to the first island portion 211 of the first member 21 in the first direction x.
  • the multiple second terminals 32 are arranged along the second direction y. At least one of the plurality of second terminals 32 is electrically connected to the second semiconductor element 12 via the fourth wire 44 .
  • the multiple second terminals 32 include multiple second intermediate terminals 32A and two second side terminals 32B.
  • the two second side terminals 32B are located on both sides of the plurality of second intermediate terminals 32A in the second direction y.
  • Two second suspensions of the second member 22 are provided between one of the two second side terminals 32B and the second intermediate terminal 32A located closest to the second side terminal 32B in the second direction y. Any of the leads 222 is located.
  • the plurality of second terminals 32 have covered portions 321 and exposed portions 322 .
  • the covering portion 321 is covered with the sealing resin 50 .
  • the dimension of the covering portion 321 of each of the two second side terminals 32B in the first direction x is larger than the dimension of the covering portion 321 of each of the plurality of second intermediate terminals 32A in the first direction x.
  • the covering portion 321 has the metal layer 33 shown in FIG.
  • the metal layer 33 is located on one side of the covering portion 321 in the thickness direction z (the side facing the second mounting surface 221A of the second island portion 221 of the second member 22).
  • the metal layer 33 is in contact with the sealing resin 50 .
  • the exposed portion 322 is connected to the covering portion 321 and exposed from the sealing resin 50 .
  • the exposed portion 322 extends along the first direction x when viewed in the thickness direction z.
  • the exposed portion 322 is bent in a gull-wing shape when viewed in the second direction y.
  • the shape of the exposed portion 322 is equal to the shape of the exposed portion 222B of each of the two second suspension lead portions 222 of the second member 22 .
  • the surface of the exposed portion 322 may be plated with tin, for example.
  • each of the plurality of first wires 41 is connected to one of the plurality of first relay electrodes 131 of the insulating element 13 and one of the plurality of first electrodes 111 of the first semiconductor element 11. is joined to Thereby, the first semiconductor element 11 and the insulating element 13 are electrically connected to each other.
  • the multiple first wires 41 are arranged along the second direction y.
  • the composition of the plurality of first wires 41 contains gold (Au).
  • each of the plurality of second wires 42 is connected to one of the plurality of second relay electrodes 132 of the insulating element 13 and one of the plurality of second electrodes 121 of the second semiconductor element 12. is joined to Thereby, the second semiconductor element 12 and the insulating element 13 are electrically connected to each other.
  • the multiple second wires 42 are arranged along the second direction y. In the semiconductor device A ⁇ b>1 , the plurality of second wires 42 straddle between the first island portion 211 of the first member 21 and the second island portion 221 of the second member 22 .
  • the composition of the plurality of second wires 42 includes gold.
  • each of the plurality of third wires 43 is connected to one of the plurality of first electrodes 111 of the first semiconductor element 11 and one of the covering portions 311 of the plurality of first terminals 31. is joined to Accordingly, at least one of the plurality of first terminals 31 is electrically connected to the first semiconductor element 11 .
  • the composition of the plurality of third wires 43 contains gold.
  • the composition of the plurality of third wires 43 may contain copper.
  • each of the plurality of fourth wires 44 is connected to one of the plurality of second electrodes 121 of the second semiconductor element 12 and the covering portion 321 of one of the plurality of second terminals 32. is joined to As a result, at least one of the plurality of second terminals 32 is electrically connected to the second semiconductor element 12 .
  • the composition of the plurality of fourth wires 44 includes gold. Alternatively, the composition of the plurality of fourth wires 44 may contain copper.
  • Each of the plurality of fifth wires 45 as shown in FIG. It is joined to the covering portion 212A. Thereby, the first semiconductor element 11 is electrically connected to the first member 21 .
  • the composition of the plurality of fifth wires 45 includes gold.
  • the composition of the plurality of fifth wires 45 may contain copper.
  • Each of the plurality of sixth wires 46 is joined to the covering portion 222A. Thereby, the second semiconductor element 12 is electrically connected to the second member 22 .
  • the composition of the plurality of sixth wires 46 includes gold. Alternatively, the composition of the plurality of sixth wires 46 may contain copper.
  • the sealing resin 50 covers the first semiconductor element 11, the second semiconductor element 12, the insulating element 13, and a portion of each of the plurality of conductive members 20.
  • the sealing resin 50 includes a plurality of first wires 41, a plurality of second wires 42, a plurality of third wires 43, a plurality of fourth wires 44, a plurality of fifth wires 45, and a plurality of sixth wires 46. covering.
  • the sealing resin 50 has electrical insulation.
  • the sealing resin 50 insulates the first member 21 and the second member 22 from each other.
  • the sealing resin 50 contains a filler 50B.
  • the filler 50B has electrical insulation.
  • the sealing resin 50 has a rectangular shape when viewed in the thickness direction z.
  • the sealing resin 50 has a top surface 51, a bottom surface 52, a pair of first side surfaces 53, and a pair of second side surfaces .
  • top surface 51 and the bottom surface 52 are positioned apart from each other in the thickness direction z.
  • the top surface 51 and the bottom surface 52 face opposite sides in the thickness direction z.
  • Each of top surface 51 and bottom surface 52 is flat (or substantially flat).
  • the pair of first side surfaces 53 are connected to the top surface 51 and the bottom surface 52 and are separated from each other in the first direction x.
  • the exposed portions 212B of the two first hanging lead portions 212 of the first member 21, the plurality of first terminals 31 and the exposed portion 312 of are exposed.
  • the exposed portions 222B of the two second suspension lead portions 222 of the second member 22, the plurality of second terminals 32 and the exposed portion 322 of are exposed.
  • Each of the pair of first side surfaces 53 includes a first upper portion 531, a first lower portion 532 and a first intermediate portion 533, as shown in FIGS.
  • One side of the first upper portion 531 in the thickness direction z is connected to the top surface 51 , and the other side in the thickness direction z is connected to the first intermediate portion 533 .
  • the first upper portion 531 is inclined with respect to the top surface 51 .
  • One side of the first lower portion 532 in the thickness direction z is connected to the bottom surface 52 , and the other side in the thickness direction z is connected to the first intermediate portion 533 .
  • the first lower portion 532 is inclined with respect to the bottom surface 52 .
  • first intermediate portion 533 in the thickness direction z is connected to the first upper portion 531 , and the other side in the thickness direction z is connected to the first lower portion 532 .
  • the in-plane directions of the first intermediate portion 533 are the thickness direction z and the second direction y.
  • the first intermediate portion 533 is located outside the top surface 51 and the bottom surface 52 when viewed in the thickness direction z. From the first intermediate portions 533 of the pair of first side surfaces 53, the exposed portions 212B of the two first suspension lead portions 212 of the first member 21 and the exposed portions 222B of the two second suspension lead portions 222 of the second member 22 are exposed. , the exposed portions 312 of the plurality of first terminals 31 and the exposed portions 322 of the plurality of second terminals 32 are exposed.
  • the pair of second side surfaces 54 are connected to the top surface 51 and the bottom surface 52 and are separated from each other in the second direction y. As shown in FIG. 1 , the first member 21 , the second member 22 , the plurality of first terminals 31 , and the plurality of second terminals 32 are positioned away from the pair of second side surfaces 54 .
  • each of the pair of second side surfaces 54 includes a second upper portion 541, a second lower portion 542 and a second intermediate portion 543.
  • One side of the second upper portion 541 in the thickness direction z is connected to the top surface 51 , and the other side in the thickness direction z is connected to the second intermediate portion 543 .
  • the second upper portion 541 is inclined with respect to the top surface 51 .
  • One side of the second lower portion 542 in the thickness direction z is connected to the bottom surface 52 , and the other side in the thickness direction z is connected to the second intermediate portion 543 .
  • the second lower portion 542 is inclined with respect to the bottom surface 52 .
  • the second intermediate portion 543 has one side in the thickness direction z connected to the second upper portion 541 and the other side in the thickness direction z connected to the second lower portion 542 .
  • the in-plane directions of the second intermediate portion 543 are the thickness direction z and the second direction y.
  • the second intermediate portion 543 is located outside the top surface 51 and the bottom surface 52 when viewed in the thickness direction z.
  • the sealing resin 50 includes a base material 50A and a filler 50B.
  • Base material 50A mainly contains an epoxy resin and a curing agent.
  • the composition of filler 50B includes silicon dioxide.
  • the weight percentage of the filler 50B is about 90% of the sealing resin 50.
  • a square cross section S assumed in the sealing resin 50 shown in FIG. 9 contains at least eight or more fillers 50B each having a particle size D equal to or larger than a reference value.
  • the particle diameter D is the maximum diameter of each filler 50B in the square section S.
  • the filler 50B whose particle size D is equal to or greater than the reference value is indicated by oblique lines.
  • the square section S traverses only the sealing resin 50 .
  • the position of the square section S in the sealing resin 50 is not limited.
  • the length of one side of the square section S and the reference value of the particle diameter D of the filler 50B are defined by the minimum spacing Pmin shown in FIG.
  • the minimum distance Pmin is the minimum distance between two adjacent conductive members 20 among the plurality of conductive members 20 .
  • the minimum spacing Pmin is the minimum spacing between two adjacent first terminals 31 in the second direction y and the minimum spacing between two adjacent second terminals 32 in the second direction y. whichever is smaller. In the semiconductor device A1, the minimum spacing Pmin is 150 ⁇ m.
  • the length of one side of the assumed square cross section S in the sealing resin 50 is equal to 2 ⁇ 3 of the minimum interval Pmin. In the semiconductor device A1, the length of one side of the square section S is 100 ⁇ m.
  • a reference value for the particle size D of the filler 50B is equal to 1 ⁇ 8 of the minimum spacing Pmin. In the semiconductor device A1, the reference value of the grain size D is 18.75 ⁇ m. Therefore, in the semiconductor device A1, it can be said that at least eight or more fillers 50B each having a particle size D of 18.75 ⁇ m or more are included in the square section S having a side length of 100 ⁇ m. Furthermore, the maximum value of the particle diameter D of the filler 50B is 1/2 of the minimum spacing Pmin. Therefore, in the semiconductor device A1, the maximum value of the particle size D of the filler 50B is 75 ⁇ m.
  • the particle size distribution of the filler 50B contained in the square cross section S is uniform in the sealing resin 50 as shown in FIG. Further, the distance P between the first member 21 (first island portion 211) and the second member 22 (second island portion 221) shown in FIG. 10 is 1.0 times or more and 3.0 times or less of the minimum distance Pmin. .
  • a half-bridge circuit including a low-side (low-potential side) switching element and a high-side (high-potential side) switching element.
  • these switching elements are MOSFETs.
  • the low-side switching element both the source of the switching element and the reference potential of the gate driver that drives the switching element are grounded.
  • both the reference potential of the source of the switching element and the reference potential of the gate driver that drives the switching element correspond to the potential at the output node of the half bridge circuit.
  • the reference potential of the gate driver that drives the high-side switching element changes.
  • the reference potential is equivalent to the voltage applied to the drain of the high-side switching element (for example, 600V or higher).
  • the semiconductor device A1 the ground of the first semiconductor element 11 and the ground of the second semiconductor element 12 are separated. Therefore, when the semiconductor device A1 is used as a gate driver for driving the high-side switching element, a transient voltage equivalent to the voltage applied to the drain of the high-side switching element is applied to the ground of the second semiconductor element 12. applied
  • the semiconductor device A1 includes a plurality of conductive members 20 including first members 21 and second members 22, and a sealing resin 50 covering a portion of each of the plurality of conductive members 20.
  • the voltage applied to the second member 22 is relatively different from the voltage applied to the first member 21 .
  • the sealing resin 50 contains a filler 50B having electrical insulation.
  • a square cross section S of the sealing resin 50 having a side length of 2/3 of the minimum interval Pmin between two adjacent conductive members 20 among the plurality of conductive members 20 has a particle diameter D of each of the minimum intervals Pmin.
  • the semiconductor device A1 breaks down, it is confirmed that the breakdown occurs at the interface 50C between the base material 50A of the sealing resin 50 shown in FIG. 9 and the filler 50B. Furthermore, when the semiconductor device A1 breaks down, the probability of breakdown in the sealing resin 50 filling the gap P between the first member 21 and the second member 22 to which the voltages applied are relatively different is extremely high. Dielectric breakdown occurs when charged carriers move from one conductive member 20 to the other conductive member 20 via the sealing resin 50 embedded between two adjacent conductive members 20 . The carrier moves in the sealing resin 50 along the interface 50C between the base material 50A and the filler 50B. Therefore, by adopting the above-described configuration of the semiconductor device A1, as shown in FIG. ), the moving distance L of the carrier to reach the first mounting surface 211A becomes longer. As a result, the time required for dielectric breakdown of the semiconductor device A1 increases. Therefore, according to the semiconductor device A1, it is possible to further improve the withstand voltage.
  • the length of one side of the square section S of the sealing resin 50 and the reference value of the particle size D of the filler 50B of the sealing resin 50 are determined by the minimum distance Pmin between two adjacent conductive members 20 among the plurality of conductive members 20. Defined. As a result, the fillers 50B that do not contribute to the improvement of the withstand voltage of the semiconductor device A1 are excluded from the fillers 50B having the particle size D equal to or larger than the reference value. can be excluded. Furthermore, the maximum value of the particle diameter D of the filler 50B is 1/2 of the minimum spacing Pmin. As a result, in the manufacture of the semiconductor device A1, the fluidized sealing resin 50 smoothly passes between the two adjacent conductive members 20, so that the filling failure of the sealing resin 50 can be prevented.
  • the distance P between the first member 21 and the second member 22 is important in further improving the withstand voltage of the semiconductor device A1.
  • the interval P is preferably 1.0 to 3.0 times the minimum interval Pmin between two adjacent conductive members 20 among the plurality of conductive members 20 . If the interval P exceeds 3.0 times the minimum interval Pmin, although this contributes to the further improvement of the dielectric strength of the semiconductor device A1, it causes an increase in the size of the semiconductor device A1, which is not preferable.
  • each of the plurality of conductive members 20 is exposed from one of the pair of first side surfaces 53 of the sealing resin 50 .
  • the two first suspension lead portions 212 of the first member 21 are exposed from one side of the sealing resin 50 in the first direction x, and the two second suspension lead portions 222 of the second member 22 are sealed. It is obtained by exposing the stopper resin 50 from the other side in the first direction x.
  • the plurality of conductive members 20 are positioned apart from the pair of second side surfaces 54 of the sealing resin 50 . Accordingly, in the semiconductor device A1, metal members such as island supports are not exposed from the pair of second side surfaces 54. As shown in FIG. Therefore, it is possible to improve the withstand voltage of the semiconductor device A1.
  • a plurality of through holes 213 are formed in the first island portion 211 of the first member 21, which has a larger area than the second island portion 221 of the second member 22.
  • the fluidized sealing resin 50 passes through the plurality of through-holes 213 in the manufacture of the semiconductor device A1, so that filling defects of the sealing resin 50 can be prevented. Therefore, it is possible to effectively suppress the formation of voids in the sealing resin 50 . This contributes to suppressing a decrease in the breakdown voltage of the semiconductor device A1.
  • the semiconductor device A1 further includes a first wire 41 and a second wire 42.
  • the first wire 41 is joined to the insulating element 13 and the first semiconductor element 11 .
  • a second wire 42 is joined to the insulating element 13 and the second semiconductor element 12 .
  • the composition of the first wire 41 and the second wire 42 contains gold.
  • the first junction of the first wire 41 is formed on the first relay electrode 131 of the insulating element 13 , and the plurality of first terminals 31 and the first member Form the final joint of the first wire 41 on either of the two first suspension leads 212 of 21 .
  • the first wire 41 has a shape in which the distance between the top portion of the first wire 41 closest to the top surface 51 of the sealing resin 50 and the insulating element 13 in the thickness direction z is ensured as long as possible. be able to.
  • the first joint of the second wire 42 is formed on the second relay electrode 132 of the insulating element 13 , and the plurality of second terminals 32 and the second member 22 are formed. form the final joint on either of the two second suspension leads 222 of the .
  • the second wire 42 can have a shape in which the distance between the top portion of the second wire 42 located closest to the top surface 51 and the insulating element 13 is ensured as long as possible in the thickness direction z. . This contributes to further improvement of the withstand voltage of the semiconductor device A1.
  • FIG. 11 is transparent through the sealing resin 50 for convenience of understanding.
  • the permeated sealing resin 50 is indicated by imaginary lines.
  • the mounting form of the insulating element 13 is different from the above-described configuration of the semiconductor device A1.
  • the insulating element 13 is mounted on the second mounting surface 221A of the second island portion 221 of the second member 22. As shown in FIGS. Therefore, in the semiconductor device A ⁇ b>2 , the plurality of first wires 41 straddle the first island portion 211 of the first member 21 and the second island portion 221 of the second member 22 . Thus, even if the potential of the second island portion 221 is higher than the potential of the first island portion 211 , the insulating element 13 can be mounted on the second island portion 221 .
  • the semiconductor device A2 includes a plurality of conductive members 20 including a first member 21 and a second member 22, and a sealing resin 50 covering a portion of each of the plurality of conductive members 20.
  • the voltage applied to the second member 22 is relatively different from the voltage applied to the first member 21 .
  • the sealing resin 50 contains a filler 50B having electrical insulation.
  • a square cross section S of the sealing resin 50 having a side length of 2/3 of the minimum interval Pmin between two adjacent conductive members 20 among the plurality of conductive members 20 has a particle diameter D of each of the minimum intervals Pmin.
  • the semiconductor device A2 has the same effect as the semiconductor device A1 by adopting a configuration common to the semiconductor device A1.
  • Appendix 1 a plurality of conductive members including a first member and a second member; a first semiconductor element electrically connected to one of the plurality of conductive members; a second semiconductor element that is electrically connected to any one of the plurality of conductive members and to which a voltage relatively different from the voltage applied to the first semiconductor element is applied; a sealing resin covering a part of each of the plurality of conductive members, the first semiconductor element and the second semiconductor element; the voltage applied to the second member is relatively different from the voltage applied to the first member;
  • the sealing resin contains an electrically insulating filler, Assuming that the sealing resin has a square cross section with a side length equal to 2/3 of the minimum distance between two adjacent conductive members among the plurality of conductive members,
  • the semiconductor device wherein the square cross section contains at least 8 pieces of at least a portion of the filler, each of which has a grain size of 1/8 or more of the minimum spacing.
  • Appendix 2 The semiconductor device according to appendix 1, wherein the maximum particle size of the filler is 1/2 of the minimum spacing.
  • Appendix 3. the first member and the second member are separated from each other in a first direction perpendicular to the thickness direction of each of the first semiconductor element and the second semiconductor element; The first semiconductor element is mounted on the first member, The second semiconductor element is mounted on the second member, The semiconductor device according to appendix 2, wherein the distance between the first member and the second member is 1.0 to 3.0 times the minimum distance.
  • Appendix 4. The semiconductor device according to appendix 3, wherein the first semiconductor element is electrically connected to the first member.
  • Appendix 5. The semiconductor device according to appendix 4, wherein the second semiconductor element is electrically connected to the second member.
  • the plurality of conductive members includes a plurality of first terminals positioned on one side in the first direction and a plurality of second terminals positioned on the other side in the first direction,
  • the first semiconductor element is electrically connected to the plurality of first terminals, 6.
  • Appendix 7. The semiconductor device according to appendix 6, wherein the plurality of first terminals and the plurality of second terminals are arranged along a second direction orthogonal to the first direction. Appendix 8.
  • the first member has a first island portion on which the first semiconductor element is mounted, and two first hanging lead portions connected to both sides of the first island portion in the second direction, The semiconductor device according to appendix 7, wherein the two first suspension lead portions are exposed from one side of the sealing resin in the first direction.
  • the second member has a second island portion on which the second semiconductor element is mounted, and two second hanging lead portions connected to both sides of the second island portion in the second direction, The semiconductor device according to appendix 8, wherein the two second suspension lead portions are exposed from the other side of the sealing resin in the first direction.
  • Appendix 10 The semiconductor device according to appendix 9, wherein the second island portion overlaps the first island portion when viewed in the first direction. Appendix 11. 11.

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、第１部材および第２部材を含む複数の導電部材と、前記複数の導電部材のいずれかに導通する第１半導体素子と、前記複数の導電部材のいずれかに導通するとともに、前記第１半導体素子に印加される電圧と相対的に異なる電圧が印加される第２半導体素子と、前記複数の導電部材の各々の一部、前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、を備える。前記第２部材に印加される電圧は、前記第１部材に印加される電圧と相対的に異なる。前記封止樹脂には、電気絶縁性を有するフィラーが含有されている。前記複数の導電部材のうち隣り合う２つの導電部材の最小間隔の２／３に等しい一辺の長さを有する正方形断面を前記封止樹脂において仮定した場合、前記正方形断面には、各々の粒径が前記最小間隔の１／８以上である前記フィラーの少なくとも一部が８個以上含まれている。

Description

半導体装置
　本開示は、印加される電圧が相対的に異なる複数の半導体素子が搭載された半導体装置に関する。
　電気自動車（ハイブリッド自動車を含む）または家電機器などに使用されているインバータ装置には、半導体装置が使用されている。インバータ装置は、たとえば半導体装置と、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング素子とを備える。当該半導体装置は、コントローラおよびゲートドライバを備える。当該インバータ装置においては、外部から出力された制御信号が当該半導体装置のコントローラに入力される。コントローラは、制御信号をＰＷＭ（Pulse Width Modulation）制御信号に変換し、ゲートドライバに伝送する。ゲートドライバは、ＰＷＭ制御信号に基づき、たとえば６つのスイッチング素子を所望のタイミングで駆動させる。これにより、直流電力からモータ駆動用の三相交流電力が生成される。たとえば、特許文献１には、モータ駆動装置に利用される半導体装置（駆動回路）の一例が開示されている。
　ただし、コントローラに供給される電源電圧と、ゲートドライバに供給される電源電圧とが異なることがある。このような場合、複数の半導体素子を１つのパッケージ内に搭載した半導体装置では、コントローラへの導電経路と、ゲートドライバへの導電経路との２つの導電経路の間において、各々に印加される電源電圧に差異が生じる。したがって、コントローラへの導電経路と、ゲートドライバへの導電経路との間に相当の間隔を設けた上、２つの導電経路との間を封止樹脂により充填することによって、当該半導体装置の絶縁耐圧の向上が図られている。しかし、２つの導電経路の各々に印加される電源電圧の差異が著しく異なる場合は、さらなる絶縁耐圧の向上を図ることが必要となる。
特開２０１４－３００４９号公報
　本開示は上述の事情に鑑み、絶縁耐圧のさらなる向上を図ることが可能な半導体装置を提供することをその一の課題とする。
　本開示によって提供される半導体装置は、第１部材および第２部材を含む複数の導電部材と、前記複数の導電部材のいずれかに導通する第１半導体素子と、前記複数の導電部材のいずれかに導通するとともに、前記第１半導体素子に印加される電圧と相対的に異なる電圧が印加される第２半導体素子と、前記複数の導電部材の各々の一部、前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、を備え、前記第２部材に印加される電圧は、前記第１部材に印加される電圧と相対的に異なり、前記封止樹脂には、電気絶縁性を有するフィラーが含有されており、前記複数の導電部材のうち隣り合う２つの前記導電部材の最小間隔の２／３に等しい一辺の長さを有する正方形断面を前記封止樹脂において仮定した場合、前記正方形断面には、各々の粒径が前記最小間隔の１／８以上である前記フィラーの少なくとも一部が８個以上含まれている。
　本開示にかかる上述の構成によれば、半導体装置において、絶縁耐圧のさらなる向上を図ることが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の平面図である。 図２は、図１に対応する平面図であり、封止樹脂を透過している。 図３は、図１に示す半導体装置の正面図である。 図４は、図１に示す半導体装置の左側面図である。 図５は、図１に示す半導体装置の右側面図である。 図６は、図２のＶＩ－ＶＩ線に沿う断面図である。 図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図２の部分拡大図である。 図９は、図８のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図６の部分拡大図である。 図１１は、本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１２は、図１１のＸＩＩ－ＸＩＩ線に沿う断面図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　図１～図１０に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、第１半導体素子１１、第２半導体素子１２、絶縁素子１３、複数の導電部材２０、複数の第１ワイヤ４１、複数の第２ワイヤ４２、複数の第３ワイヤ４３、複数の第４ワイヤ４４、複数の第５ワイヤ４５、複数の第６ワイヤ４６、および封止樹脂５０を備える。複数の導電部材２０は、第１部材２１、第２部材２２、複数の第１端子３１、および複数の第２端子３２を含む。半導体装置Ａ１は、たとえば電気自動車またはハイブリッド自動車などのインバータ装置の配線基板に表面実装されるものである。半導体装置Ａ１のパッケージ形式は、ＳＯＰ（Small Outline Package）である。ただし、半導体装置Ａ１のパッケージ形式は、ＳＯＰに限定されない。ここで、図２は、理解の便宜上、封止樹脂５０を透過している。図２においては、透過した封止樹脂５０を想像線（二点鎖線）で示している。
　半導体装置Ａ１の説明においては、第１半導体素子１１および第２半導体素子１２の各々の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。
　第１半導体素子１１、第２半導体素子１２および絶縁素子１３は、半導体装置Ａ１の機能中枢となる素子である。半導体装置Ａ１においては、第１半導体素子１１、第２半導体素子１２および絶縁素子１３は、個々の素子で構成されている。第１方向ｘにおいて、第２半導体素子１２は、絶縁素子１３に対して第１半導体素子１１とは反対側に位置する。厚さ方向ｚに視て、第１半導体素子１１、第２半導体素子１２および絶縁素子１３は、第２方向ｙを長辺とする矩形状である。
　第１半導体素子１１は、ＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子を駆動するゲートドライバのコントローラ（制御素子）である。第１半導体素子１１は、ＥＣＵなどから入力された制御信号をＰＷＭ制御信号に変換する回路と、当該ＰＷＭ制御信号を第２半導体素子１２へ伝送するための送信回路と、第２半導体素子１２からの電気信号を受ける受信回路とを有する。
　第２半導体素子１２は、スイッチング素子を駆動するためのゲートドライバ（駆動素子）である。第２半導体素子１２は、ＰＷＭ制御信号を受信する受信回路と、当該ＰＷＭ制御信号に基づきスイッチング素子を駆動するための回路と、電気信号を第１半導体素子１１へ伝送するための送信回路とを有する。当該電気信号は、たとえばモータ近傍に配置された温度センサからの出力信号が挙げられる。
　絶縁素子１３は、ＰＷＭ制御信号や他の電気信号を、絶縁状態で伝送するための素子である。半導体装置Ａ１においては、絶縁素子１３は、インダクティブ型である。インダクティブ型の絶縁素子１３の一例として、絶縁型トランスが挙げられる。絶縁型トランスは、２つのインダクタ（コイル）を誘導結合させることで、絶縁状態による電気信号の伝送を行う。絶縁素子１３は、シリコンからなる基板を有する。当該基板上に銅（Ｃｕ）からなるインダクタが形成されている。当該インダクタは、送信側インダクタおよび受信側インダクタを含み、これらのインダクタは厚さ方向ｚにおいて積層されている。送信側インダクタと受信側インダクタとの間には、二酸化ケイ素（ＳｉＯ2）などからなる誘電体層が介装されている。当該誘電体層により、送信側インダクタと受信側インダクタとは、電気絶縁されている。この他、絶縁素子１３は、キャパシティブ型でもよい。キャパシティブ型の絶縁素子１３の一例として、コンデンサが挙げられる。さらに絶縁素子１３は、フォトカプラでもよい。
　半導体装置Ａ１においては、第１半導体素子１１に印加される電圧と、第２半導体素子１２に印加される電圧とは、相対的に異なる。このため、第１半導体素子１１と第２半導体素子１２との間に電位差が生じる。さらに半導体装置Ａ１においては、第２半導体素子１２に供給される電源電圧は、第１半導体素子１１に供給される電源電圧よりも高い。
　そこで、半導体装置Ａ１においては、第１半導体素子１１を構成要素に含む第１回路と、第２半導体素子１２を構成要素に含む第２回路とが、絶縁素子１３により互いに絶縁されている。第１回路の構成要素は、第１半導体素子１１の他に、第１部材２１、複数の第１端子３１、複数の第１ワイヤ４１、複数の第３ワイヤ４３、および複数の第５ワイヤ４５を含む。第２回路の構成要素は、第２半導体素子１２の他に、第２部材２２、複数の第２端子３２、複数の第２ワイヤ４２、複数の第４ワイヤ４４、および複数の第６ワイヤ４６を含む。第１回路と第２回路とは、相対的に電位が異なる。半導体装置Ａ１においては、第２回路の電位は、第１回路の電位よりも高い。その上で絶縁素子１３は、第１回路および第２回路における相互信号を中継する。たとえば、電気自動車やハイブリッド自動車のインバータ装置においては、第１半導体素子１１のグランドに印加させる電圧が０Ｖ程度であることに対し、第２半導体素子１２のグランドに印加される電圧が過渡的に６００Ｖ以上となることがある。
　図２および図６に示すように、第１半導体素子１１は、複数の第１電極１１１を有する。複数の第１電極１１１は、第１半導体素子１１の上面（後述する第１部材２１の第１アイランド部２１１の第１搭載面２１１Ａと同じ方向を向く面）に設けられている。複数の第１電極１１１の組成は、たとえばアルミニウム（Ａｌ）を含む。換言すれば、各第１電極１１１は、アルミニウムを含有している。複数の第１電極１１１は、第１半導体素子１１に構成された回路に導通している。
　図２および図６示すように、絶縁素子１３は、第１方向ｘにおいて、第１半導体素子１１と第２半導体素子１２との間に位置する。絶縁素子１３の上面（先述の第１搭載面２１１Ａと同じ方向を向く面）には、複数の第１中継電極１３１、および複数の第２中継電極１３２が設けられている。複数の第１中継電極１３１、および複数の第２中継電極１３２の各々は、送信側インダクタおよび受信側インダクタのいずれかに導通している。複数の第１中継電極１３１は、第２方向ｙに沿って配列され、かつ第１方向ｘにおいて第２半導体素子１２よりも第１半導体素子１１の近くに位置する。複数の第２中継電極１３２は、第２方向ｙに沿って配列され、かつ第１方向ｘにおいて第１半導体素子１１よりも第２半導体素子１２の近くに位置する。
　図２および図６に示すように、第２半導体素子１２は、複数の第２電極１２１を有する。複数の第２電極１２１は、第２半導体素子１２の上面（後述する第２部材２２の第２アイランド部２２１の第２搭載面２２１Ａと同じ方向を向く面）に設けられている。複数の第２電極１２１の組成は、たとえばアルミニウムを含む。複数の第２電極１２１は、第２半導体素子１２に構成された回路に導通している。
　複数の導電部材２０は、第１半導体素子１１、絶縁素子１３および第２半導体素子１２と、半導体装置Ａ１が実装される配線基板との導通経路を構成する。複数の導電部材２０は、同一のリードフレームから得られる。当該リードフレームは、銅を組成に含む。先述のとおり複数の導電部材２０は、第１部材２１、第２部材２２、複数の第１端子３１、および複数の第２端子３２を含む。
　第１部材２１および第２部材２２は、図１および図２に示すように、第１方向ｘにおいて互いに離れて位置する。半導体装置Ａ１においては、第１半導体素子１１および絶縁素子１３が第１部材２１に搭載され、かつ第２半導体素子１２が第２部材２２に搭載されている。第２部材２２に印加される電圧は、第１部材２１に印加される電圧と相対的に異なる。半導体装置Ａ１においては、第２部材２２に印加される電圧は、第１部材２１に印加される電圧よりも高い。
　図２に示すように、第１部材２１は、第１アイランド部２１１、および２つの第１吊リード部２１２を有する。図６および図７に示すように、第１アイランド部２１１は、厚さ方向ｚを向く第１搭載面２１１Ａを有する。半導体装置Ａ１においては、第１半導体素子１１および絶縁素子１３が第１搭載面２１１Ａに搭載されている。第１半導体素子１１および絶縁素子１３は、図示しない導電性接合材（ハンダ、または金属ペーストなど）を介して第１搭載面２１１Ａに接合されている。第１アイランド部２１１は、封止樹脂５０に覆われている。第１アイランド部２１１の厚さは、たとえば１００μｍ以上３００μｍ以下である。
　図２および図６に示すように、第１アイランド部２１１には、複数の貫通孔２１３が形成されている。複数の貫通孔２１３の各々は、第１アイランド部２１１を厚さ方向ｚに貫通し、かつ第２方向ｙに沿って延びている。厚さ方向ｚに視て、複数の貫通孔２１３の少なくともいずれかは、第１半導体素子１１と絶縁素子１３との間に位置する。複数の貫通孔２１３は、第２方向ｙに沿って配列されている。
　図２に示すように、２つの第１吊リード部２１２は、第１アイランド部２１１の第２方向ｙの両側から延出している。２つの第１吊リード部２１２は、第２方向ｙにおいて互いに離れて位置する。２つの第１吊リード部２１２の少なくともいずれかは、第５ワイヤ４５を介して第１半導体素子１１のグランドに導通している。２つの第１吊リード部２１２の各々は、被覆部２１２Ａおよび露出部２１２Ｂを有する。被覆部２１２Ａは、第１アイランド部２１１につながり、かつ封止樹脂５０に覆われている。露出部２１２Ｂは、被覆部２１２Ａにつながり、かつ封止樹脂５０から露出している。厚さ方向ｚに視て、露出部２１２Ｂは、第１方向ｘに沿って延びている。図３に示すように、第２方向ｙに視て、露出部２１２Ｂはガルウィング状に屈曲している。露出部２１２Ｂの表面には、たとえば錫（Ｓｎ）めっきを施してもよい。
　図２に示すように、第２部材２２は、第２アイランド部２２１、および２つの第２吊リード部２２２を有する。図６に示すように、第２アイランド部２２１は、厚さ方向ｚを向く第２搭載面２２１Ａを有する。半導体装置Ａ１においては、第２半導体素子１２が第２搭載面２２１Ａに搭載されている。第２半導体素子１２は、図示しない導電性接合材（ハンダ、または金属ペーストなど）を介して第２搭載面２２１Ａに接合されている。第２アイランド部２２１は、封止樹脂５０に覆われている。第２アイランド部２２１の厚さは、たとえば１００μｍ以上３００μｍ以下である。第１方向ｘに視て、第２アイランド部２２１は、第１部材２１の第１アイランド部２１１に重なっている。
　図２に示すように、２つの第２吊リード部２２２は、第２アイランド部２２１の第２方向ｙの両側から延出している。２つの第２吊リード部２２２は、第２方向ｙにおいて互いに離れて位置する。２つの第２吊リード部２２２の少なくともいずれかは、第６ワイヤ４６を介して第２半導体素子１２のグランドに導通している。２つの第２吊リード部２２２の各々は、被覆部２２２Ａおよび露出部２２２Ｂを有する。被覆部２２２Ａは、第２アイランド部２２１につながり、かつ封止樹脂５０に覆われている。露出部２２２Ｂは、被覆部２２２Ａにつながり、かつ封止樹脂５０から露出している。厚さ方向ｚに視て、露出部２２２Ｂは、第１方向ｘに沿って延びている。図３に示すように、第２方向ｙに視て、露出部２２２Ｂはガルウィング状に屈曲している。露出部２２２Ｂの表面には、たとえば錫めっきを施してもよい。
　図２および図６に示すように、第１部材２１の第１アイランド部２１１と、第２部材２２の第２アイランド部２２１とは、間隔Ｐで第１方向ｘにおいて互いに離れて位置する。図１０に示すように、間隔Ｐは、第１アイランド部２１１と第２アイランド部２２１との間の最小距離である。
　複数の第１端子３１は、図１および図２に示すように、第１方向ｘの一方側に位置する。より具体的には、複数の第１端子３１は、第１方向ｘにおいて第１部材２１の第１アイランド部２１１に対して、第２部材２２の第２アイランド部２２１とは反対側に位置する。複数の第１端子３１は、第２方向ｙに沿って配列されている。複数の第１端子３１の少なくともいずれかは、第３ワイヤ４３を介して第１半導体素子１１に導通している。複数の第１端子３１は、複数の第１中間端子３１Ａ、および２つの第１側端子３１Ｂを含む。２つの第１側端子３１Ｂは、複数の第１中間端子３１Ａの第２方向ｙの両側に位置する。２つの第１側端子３１Ｂの各々は、第２方向ｙにおいて第１部材２１の２つの第１吊リード部２１２のいずれかと、当該第１吊リード部２１２から最も近くに位置する第１中間端子３１Ａとの間に位置する。
　図２および図６に示すように、複数の第１端子３１は、被覆部３１１および露出部３１２を有する。被覆部３１１は、封止樹脂５０に覆われている。２つの第１側端子３１Ｂの各々の被覆部３１１の第１方向ｘの寸法は、複数の第１中間端子３１Ａの各々の被覆部３１１の第１方向ｘの寸法よりも大である。図９に示すように、被覆部３１１は、金属層３３を有する。金属層３３は、被覆部３１１の厚さ方向ｚの一方側（第１部材２１の第１アイランド部２１１の第１搭載面２１１Ａが向く側）に位置する。金属層３３は、封止樹脂５０に接している。金属層３３の組成は、銀を含む。
　図２および図６に示すように、露出部３１２は、被覆部３１１につながり、かつ封止樹脂５０から露出している。厚さ方向ｚに視て、露出部３１２は、第１方向ｘに沿って延びている。第２方向ｙに視て、露出部３１２はガルウィング状に屈曲している。露出部３１２の形状は、第１部材２１の２つの第１吊リード部２１２の各々の露出部２１２Ｂの形状に等しい。露出部３１２の表面には、たとえば錫めっきを施してもよい。
　複数の第２端子３２は、図１および図２に示すように、第１方向ｘの他方側に位置する。より具体的には、複数の第２端子３２は、第１方向ｘにおいて第１部材２１の第１アイランド部２１１に対して、複数の第１端子３１とは反対側に位置する。複数の第２端子３２は、第２方向ｙに沿って配列されている。複数の第２端子３２の少なくともいずれかは、第４ワイヤ４４を介して第２半導体素子１２に導通している。複数の第２端子３２は、複数の第２中間端子３２Ａ、および２つの第２側端子３２Ｂを含む。２つの第２側端子３２Ｂは、複数の第２中間端子３２Ａの第２方向ｙの両側に位置する。第２方向ｙにおいて、２つの第２側端子３２Ｂのいずれかと、当該第２側端子３２Ｂから最も近くに位置する第２中間端子３２Ａとの間には、第２部材２２の２つの第２吊リード部２２２のいずれかが位置する。
　図２および図６に示すように、複数の第２端子３２は、被覆部３２１および露出部３２２を有する。被覆部３２１は、封止樹脂５０に覆われている。２つの第２側端子３２Ｂの各々の被覆部３２１の第１方向ｘの寸法は、複数の第２中間端子３２Ａの各々の被覆部３２１の第１方向ｘの寸法よりも大である。複数の第１端子３１の被覆部３１１と同様に、被覆部３２１は、図９に示す金属層３３を有する。金属層３３は、被覆部３２１の厚さ方向ｚの一方側（第２部材２２の第２アイランド部２２１の第２搭載面２２１Ａが向く側）に位置する。金属層３３は、封止樹脂５０に接している。
　図２および図６に示すように、露出部３２２は、被覆部３２１につながり、かつ封止樹脂５０から露出している。厚さ方向ｚに視て、露出部３２２は、第１方向ｘに沿って延びている。図３に示すように、第２方向ｙに視て、露出部３２２はガルウィング状に屈曲している。露出部３２２の形状は、第２部材２２の２つの第２吊リード部２２２の各々の露出部２２２Ｂの形状に等しい。露出部３２２の表面には、たとえば錫めっきを施してもよい。
　複数の第１ワイヤ４１、複数の第２ワイヤ４２、複数の第３ワイヤ４３、複数の第４ワイヤ４４、複数の第５ワイヤ４５、および複数の第６ワイヤ４６は、複数の導電部材２０とともに、第１半導体素子１１、第２半導体素子１２および絶縁素子１３が所定の機能を果たすための導通経路を構成している。
　複数の第１ワイヤ４１の各々は、図２および図６に示すように、絶縁素子１３の複数の第１中継電極１３１のいずれかと、第１半導体素子１１の複数の第１電極１１１のいずれかとに接合されている。これにより、第１半導体素子１１と絶縁素子１３とが相互に導通している。複数の第１ワイヤ４１は、第２方向ｙに沿って配列されている。複数の第１ワイヤ４１の組成は、金（Ａｕ）を含む。
　複数の第２ワイヤ４２の各々は、図２および図６に示すように、絶縁素子１３の複数の第２中継電極１３２のいずれかと、第２半導体素子１２の複数の第２電極１２１のいずれかとに接合されている。これにより、第２半導体素子１２と絶縁素子１３とが相互に導通している。複数の第２ワイヤ４２は、第２方向ｙに沿って配列されている。半導体装置Ａ１においては、複数の第２ワイヤ４２は、第１部材２１の第１アイランド部２１１と、第２部材２２の第２アイランド部２２１との間を跨いでいる。複数の第２ワイヤ４２の組成は、金を含む。
　複数の第３ワイヤ４３の各々は、図２および図６に示すように、第１半導体素子１１の複数の第１電極１１１のいずれかと、複数の第１端子３１のいずれかの被覆部３１１とに接合されている。これにより、複数の第１端子３１の少なくともいずれかは、第１半導体素子１１に導通している。複数の第３ワイヤ４３の組成は、金を含む。この他、複数の第３ワイヤ４３の組成は、銅を含むものでもよい。
　複数の第４ワイヤ４４の各々は、図２および図６に示すように、第２半導体素子１２の複数の第２電極１２１のいずれかと、複数の第２端子３２のいずれかの被覆部３２１とに接合されている。これにより、複数の第２端子３２の少なくともいずれかは、第２半導体素子１２に導通している。複数の第４ワイヤ４４の組成は、金を含む。この他、複数の第４ワイヤ４４の組成は、銅を含むものでもよい。
　複数の第５ワイヤ４５の各々は、図２に示すように、第１半導体素子１１の複数の第１電極１１１のいずれかと、第１部材２１の２つの第１吊リード部２１２のいずれかの被覆部２１２Ａとに接合されている。これにより、第１半導体素子１１は、第１部材２１に導通している。複数の第５ワイヤ４５の組成は、金を含む。この他、複数の第５ワイヤ４５の組成は、銅を含むものでもよい。
　複数の第６ワイヤ４６の各々は、図２に示すように、第２半導体素子１２の複数の第２電極１２１のいずれかと、第２部材２２の２つの第２吊リード部２２２のいずれかの被覆部２２２Ａとに接合されている。これにより、第２半導体素子１２は、第２部材２２に導通している。複数の第６ワイヤ４６の組成は、金を含む。この他、複数の第６ワイヤ４６の組成は、銅を含むものでもよい。
　封止樹脂５０は、図１に示すように、第１半導体素子１１、第２半導体素子１２および絶縁素子１３と、複数の導電部材２０の各々の一部ずつとを覆っている。さらに封止樹脂５０は、複数の第１ワイヤ４１、複数の第２ワイヤ４２、複数の第３ワイヤ４３、複数の第４ワイヤ４４、複数の第５ワイヤ４５、および複数の第６ワイヤ４６を覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、第１部材２１および第２部材２２を互いに絶縁している。図９に示すように、封止樹脂５０には、フィラー５０Ｂが含有されている。フィラー５０Ｂは、電気絶縁性を有する。厚さ方向ｚに視て、封止樹脂５０は、矩形状である。
　図３～図５に示すように、封止樹脂５０は、頂面５１、底面５２、一対の第１側面５３、および一対の第２側面５４を有する。
　図３～図５に示すように、頂面５１および底面５２は、厚さ方向ｚにおいて互いに離れて位置する。頂面５１および底面５２は、厚さ方向ｚにおいて互いに反対側を向く。頂面５１および底面５２の各々は、平坦（あるいは略平坦）である。
　図３～図５に示すように、一対の第１側面５３は、頂面５１および底面５２につながるとともに、第１方向ｘにおいて互いに離れて位置する。一対の第１側面５３のうち、第１方向ｘの一方側に位置する第１側面５３から、第１部材２１の２つの第１吊リード部２１２の露出部２１２Ｂと、複数の第１端子３１の露出部３１２とが露出している。一対の第１側面５３のうち、第１方向ｘの他方側に位置する第１側面５３から、第２部材２２の２つの第２吊リード部２２２の露出部２２２Ｂと、複数の第２端子３２の露出部３２２とが露出している。
　図３～図５に示すように、一対の第１側面５３の各々は、第１上部５３１、第１下部５３２および第１中間部５３３を含む。第１上部５３１は、厚さ方向ｚの一方側が頂面５１につながり、かつ厚さ方向ｚの他方側が第１中間部５３３につながっている。第１上部５３１は、頂面５１に対して傾斜している。第１下部５３２は、厚さ方向ｚの一方側が底面５２につながり、かつ厚さ方向ｚの他方側が第１中間部５３３につながっている。第１下部５３２は、底面５２に対して傾斜している。第１中間部５３３は、厚さ方向ｚの一方側が第１上部５３１につながり、かつ厚さ方向ｚの他方側が第１下部５３２につながっている。第１中間部５３３の面内方向は、厚さ方向ｚおよび第２方向ｙである。厚さ方向ｚに視て、第１中間部５３３は、頂面５１および底面５２よりも外方に位置する。一対の第１側面５３の第１中間部５３３から、第１部材２１の２つの第１吊リード部２１２の露出部２１２Ｂと、第２部材２２の２つの第２吊リード部２２２の露出部２２２Ｂと、複数の第１端子３１の露出部３１２と、複数の第２端子３２の露出部３２２とが露出している。
　図３～図５に示すように、一対の第２側面５４は、頂面５１および底面５２につながるとともに、第２方向ｙにおいて互いに離れて位置する。図１に示すように、第１部材２１、第２部材２２、複数の第１端子３１、および複数の第２端子３２は、一対の第２側面５４から離れて位置する。
　図３～図５に示すように、一対の第２側面５４の各々は、第２上部５４１、第２下部５４２および第２中間部５４３を含む。第２上部５４１は、厚さ方向ｚの一方側が頂面５１につながり、かつ厚さ方向ｚの他方側が第２中間部５４３につながっている。第２上部５４１は、頂面５１に対して傾斜している。第２下部５４２は、厚さ方向ｚの一方側が底面５２につながり、かつ厚さ方向ｚの他方側が第２中間部５４３につながっている。第２下部５４２は、底面５２に対して傾斜している。第２中間部５４３は、厚さ方向ｚの一方側が第２上部５４１につながり、かつ厚さ方向ｚの他方側が第２下部５４２につながっている。第２中間部５４３の面内方向は、厚さ方向ｚおよび第２方向ｙである。厚さ方向ｚに視て、第２中間部５４３は、頂面５１および底面５２よりも外方に位置する。
　図９および図１０に示すように、封止樹脂５０は、基材５０Ａおよびフィラー５０Ｂを含む。基材５０Ａは、エポキシ樹脂および硬化剤を主に含む。フィラー５０Ｂの組成は、二酸化ケイ素を含む。半導体装置Ａ１においては、フィラー５０Ｂの重量パーセントは、封止樹脂５０の約９０％である。
　図９に示す封止樹脂５０において仮定した正方形断面Ｓには、各々の粒径Ｄが基準値以上であるフィラー５０Ｂの少なくとも一部が８個以上含まれている。粒径Ｄは、正方形断面Ｓにおける各々のフィラー５０Ｂの最大径である。図９および図１０において粒径Ｄが基準値以上であるフィラー５０Ｂを斜線で示している。正方形断面Ｓは、封止樹脂５０のみを横断する。封止樹脂５０における正方形断面Ｓの位置は限定されない。正方形断面Ｓの一辺の長さと、フィラー５０Ｂの粒径Ｄの基準値とは、図８に示す最小間隔Ｐｍｉｎにより規定される。最小間隔Ｐｍｉｎは、複数の導電部材２０のうち隣り合う２つの導電部材２０の間隔の最小値である。半導体装置Ａ１においては、最小間隔Ｐｍｉｎは、隣り合う２つの第１端子３１の第２方向ｙの間隔の最小値と、隣り合う２つの第２端子３２の第２方向ｙの間隔の最小値とのいずれか小さい方である。半導体装置Ａ１においては、最小間隔Ｐｍｉｎは１５０μｍである。
　封止樹脂５０において仮定した正方形断面Ｓの一辺の長さは、最小間隔Ｐｍｉｎの２／３に等しい。半導体装置Ａ１においては、正方形断面Ｓの一辺の長さは１００μｍである。フィラー５０Ｂの粒径Ｄの基準値は、最小間隔Ｐｍｉｎの１／８に等しい。半導体装置Ａ１においては、粒径Ｄの基準値は１８．７５μｍである。したがって、半導体装置Ａ１においては、一辺の長さ１００μｍの正方形断面Ｓには、各々の粒径Ｄが１８．７５μｍ以上であるフィラー５０Ｂの少なくとも一部が８個以上含まれていることがいえる。さらにフィラー５０Ｂの粒径Ｄの最大値は、最小間隔Ｐｍｉｎの１／２である。したがって、半導体装置Ａ１においては、フィラー５０Ｂの粒径Ｄの最大値は７５μｍである。
　封止樹脂５０における正方形断面Ｓの位置は限定されないため、図９に示すように、正方形断面Ｓに含まれるフィラー５０Ｂの粒度分布は、封止樹脂５０において一様となっている。さらに、図１０に示す第１部材２１（第１アイランド部２１１）と第２部材２２（第２アイランド部２２１）との間隔Ｐは、最小間隔Ｐｍｉｎの１．０倍以上３．０以下である。
　インバータ装置におけるモータドライバ回路においては、ローサイド（低電位側）スイッチング素子と、ハイサイド（高電位側）スイッチング素子とを含むハーフブリッジ回路が構成されることが一般的である。以下の説明においては、これらのスイッチング素子がＭＯＳＦＥＴである場合を対象とする。ここで、ローサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにグランドとなっている。一方、ハイサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにハーフブリッジ回路の出力ノードにおける電位に相当する。ハイサイドスイッチング素子およびローサイドスイッチング素子の駆動に応じて出力ノードにおける電位は変化するため、ハイサイドスイッチング素子を駆動するゲートドライバの基準電位は変化する。ハイサイドスイッチング素子がオンの場合は、当該基準電位は、ハイサイドスイッチング素子のドレインに印加される電圧と等価（たとえば６００Ｖ以上）となる。半導体装置Ａ１においては、第１半導体素子１１のグランドと、第２半導体素子１２のグランドとは、分離された構成となっている。したがって、ハイサイドスイッチング素子を駆動するためのゲートドライバとして半導体装置Ａ１が使用される場合、第２半導体素子１２のグランドには、ハイサイドスイッチング素子のドレインに印加される電圧と等価な電圧が過渡的に印加される。
　次に、半導体装置Ａ１の作用効果について説明する。
　半導体装置Ａ１は、第１部材２１および第２部材２２を含む複数の導電部材２０と、複数の導電部材２０の各々の一部を覆う封止樹脂５０とを備える。第２部材２２に印加される電圧は、第１部材２１に印加される電圧と相対的に異なる。封止樹脂５０には、電気絶縁性を有するフィラー５０Ｂが含有されている。複数の導電部材２０のうち隣り合う２つの導電部材２０の最小間隔Ｐｍｉｎの２／３の長さを一辺の長さとする封止樹脂５０の正方形断面Ｓは、各々の粒径Ｄが最小間隔Ｐｍｉｎの１／８以上である８個以上のフィラー５０Ｂの少なくとも一部ずつを含む。
　ここで、半導体装置Ａ１が絶縁破壊する場合、図９に示す封止樹脂５０の基材５０Ａとフィラー５０Ｂとの界面５０Ｃにおいて破壊することが確認されている。さらに半導体装置Ａ１が絶縁破壊する場合、印加される電圧が相対的に異なる第１部材２１と第２部材２２との間隔Ｐを埋める封止樹脂５０において破壊する確率が極めて高い。隣り合う２つの導電部材２０の間に埋められた封止樹脂５０を介して、一方の導電部材２０から他方の導電部材２０に帯電したキャリアが移動することによって絶縁破壊が発生する。当該キャリアは、封止樹脂５０において基材５０Ａとフィラー５０Ｂとの界面５０Ｃに沿って移動する。そこで、半導体装置Ａ１が先述の構成をとることによって、図１０に示すように、第２アイランド部２２１（第２部材２２）の第２搭載面２２１Ａから、第１アイランド部２１１（第１部材２１）の第１搭載面２１１Ａに至る当該キャリアの移動距離Ｌがより長くなる。これにより、半導体装置Ａ１が絶縁破壊に至る時間が増加する。したがって、半導体装置Ａ１によれば、絶縁耐圧のさらなる向上を図ることが可能となる。
　封止樹脂５０の正方形断面Ｓの一辺の長さと、封止樹脂５０のフィラー５０Ｂの粒径Ｄの基準値とは、複数の導電部材２０のうち隣り合う２つの導電部材２０の最小間隔Ｐｍｉｎにより規定される。これにより、粒径Ｄが基準値以上であるフィラー５０Ｂにおいて、半導体装置Ａ１の絶縁耐圧の向上に寄与しないフィラー５０Ｂが除外されたものとなる。除外できる。さらにフィラー５０Ｂの粒径Ｄの最大値は、最小間隔Ｐｍｉｎの１／２である。これにより、半導体装置Ａ１の製造において、流動化した封止樹脂５０が隣り合う２つの導電部材２０の間を円滑に通過するため、封止樹脂５０の充填不良を防止することができる。
　半導体装置Ａ１において、第１部材２１と第２部材２２との間隔Ｐは、半導体装置Ａ１の絶縁耐圧のさらなる向上において重要である。間隔Ｐは、複数の導電部材２０のうち隣り合う２つの導電部材２０の最小間隔Ｐｍｉｎの１．０倍以上３．０倍以下であることが好ましい。仮に、間隔Ｐが最小間隔Ｐｍｉｎの３．０倍を超えると、半導体装置Ａ１の絶縁耐圧のさらなる向上には寄与するものの、半導体装置Ａ１の大型化を招くこととなるため、好ましくない。
　半導体装置Ａ１においては、複数の導電部材２０の各々の一部が、封止樹脂５０の一対の第１側面５３のいずれかから露出している。本構成は、第１部材２１の２つの第１吊リード部２１２が封止樹脂５０の第１方向ｘの一方側から露出し、かつ第２部材２２の２つの第２吊リード部２２２が封止樹脂５０の第１方向ｘの他方側から露出することにより得られる。この場合において、複数の導電部材２０は、封止樹脂５０の一対の第２側面５４から離れて位置する。これにより、半導体装置Ａ１においては、一対の第２側面５４から、アイランドサポートなどの金属部材が露出していない。したがって、半導体装置Ａ１の絶縁耐圧の向上を図ることができる。
　半導体装置Ａ１においては、第２部材２２の第２アイランド部２２１よりも面積が大である第１部材２１の第１アイランド部２１１には、複数の貫通孔２１３が形成されている。これにより、半導体装置Ａ１の製造において、流動化した封止樹脂５０が複数の貫通孔２１３を通過するため、封止樹脂５０の充填不良を防止できる。したがって、封止樹脂５０に空隙が発生することを効果的に抑制できる。このことは、半導体装置Ａ１の絶縁耐圧の低下抑制に寄与する。
　半導体装置Ａ１は、第１ワイヤ４１および第２ワイヤ４２をさらに備える。第１ワイヤ４１は、絶縁素子１３および第１半導体素子１１に接合されている。第２ワイヤ４２は、絶縁素子１３および第２半導体素子１２に接合されている。第１ワイヤ４１および第２ワイヤ４２の組成は、金を含む。この場合において、第１ワイヤ４１の形成の際、絶縁素子１３の第１中継電極１３１の上に第１ワイヤ４１の最初の接合部を形成し、かつ複数の第１端子３１、および第１部材２１の２つの第１吊リード部２１２のいずれかの上に第１ワイヤ４１の最後の接合部を形成する。これにより、封止樹脂５０の頂面５１から最も近くに位置する第１ワイヤ４１の頂部と、絶縁素子１３との厚さ方向ｚの距離ができるだけ長く確保された第１ワイヤ４１の形状をとることができる。同様に、第２ワイヤ４２の形成の際、絶縁素子１３の第２中継電極１３２の上に第２ワイヤ４２の最初の接合部を形成し、かつ複数の第２端子３２、および第２部材２２の２つの第２吊リード部２２２のいずれかの上に最後の接合部を形成する。これにより、頂面５１から最も近くに位置する第２ワイヤ４２の頂部と、絶縁素子１３との距離が厚さ方向ｚの距離ができるだけ長く確保された第２ワイヤ４２の形状をとることができる。このことは、半導体装置Ａ１の絶縁耐圧のさらなる向上に寄与する。
　図１１および図１２に基づき、本開示の第２実施形態にかかる半導体装置Ａ２について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１１は、理解の便宜上、封止樹脂５０を透過している。図１１においては、透過した封止樹脂５０を想像線で示している。
　半導体装置Ａ２においては、絶縁素子１３の搭載形態が、先述した半導体装置Ａ１の当該構成と異なる。
　図１１および図１２に示すように、絶縁素子１３は、第２部材２２の第２アイランド部２２１の第２搭載面２２１Ａに搭載されている。したがって、半導体装置Ａ２においては、第１部材２１の第１アイランド部２１１と、第２部材２２の第２アイランド部２２１との間を複数の第１ワイヤ４１が跨いでいる。このように、第２アイランド部２２１の電位が第１アイランド部２１１の電位よりも高い場合であっても、絶縁素子１３を第２アイランド部２２１に搭載することができる。
　次に、半導体装置Ａ２の作用効果について説明する。
　半導体装置Ａ２は、第１部材２１および第２部材２２を含む複数の導電部材２０と、複数の導電部材２０の各々の一部を覆う封止樹脂５０とを備える。第２部材２２に印加される電圧は、第１部材２１に印加される電圧と相対的に異なる。封止樹脂５０には、電気絶縁性を有するフィラー５０Ｂが含有されている。複数の導電部材２０のうち隣り合う２つの導電部材２０の最小間隔Ｐｍｉｎの２／３の長さを一辺の長さとする封止樹脂５０の正方形断面Ｓは、各々の粒径Ｄが最小間隔Ｐｍｉｎの１／８以上である８個以上のフィラー５０Ｂの少なくとも一部ずつを含む。したがって、半導体装置Ａ２によっても、絶縁耐圧のさらなる向上を図ることが可能となる。さらに半導体装置Ａ２は、半導体装置Ａ１と共通する構成をとることにより、半導体装置Ａ１と同等の効果を奏する。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　第１部材および第２部材を含む複数の導電部材と、
　前記複数の導電部材のいずれかに導通する第１半導体素子と、
　前記複数の導電部材のいずれかに導通するとともに、前記第１半導体素子に印加される電圧と相対的に異なる電圧が印加される第２半導体素子と、
　前記複数の導電部材の各々の一部、前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、を備え、
　前記第２部材に印加される電圧は、前記第１部材に印加される電圧と相対的に異なり、
　前記封止樹脂には、電気絶縁性を有するフィラーが含有されており、
　前記複数の導電部材のうち隣り合う２つの前記導電部材の最小間隔の２／３に等しい一辺の長さを有する正方形断面を前記封止樹脂において仮定した場合、
　前記正方形断面には、各々の粒径が前記最小間隔の１／８以上である前記フィラーの少なくとも一部が８個以上含まれている、半導体装置。
　付記２．
　前記フィラーの粒径の最大値は、前記最小間隔の１／２である、付記１に記載の半導体装置。
　付記３．
　前記第１部材および前記第２部材は、前記第１半導体素子および前記第２半導体素子の各々の厚さ方向に対して直交する第１方向において互いに離れて位置しており、
　前記第１半導体素子は、前記第１部材に搭載されており、
　前記第２半導体素子は、前記第２部材に搭載されており、
　前記第１部材と前記第２部材の間隔は、前記最小間隔の１．０倍以上３．０倍以下である、付記２に記載の半導体装置。
　付記４．
　前記第１半導体素子は、前記第１部材に導通している、付記３に記載の半導体装置。
　付記５．
　前記第２半導体素子は、前記第２部材に導通している、付記４に記載の半導体装置。
　付記６．
　前記複数の導電部材は、前記第１方向の一方側に位置する複数の第１端子と、前記第１方向の他方側に位置する複数の第２端子と、を含み、
　前記第１半導体素子は、前記複数の第１端子に導通しており、
　前記第２半導体素子は、前記複数の第２端子に導通している、付記３ないし５のいずれかに記載の半導体装置。
　付記７．
　前記複数の第１端子と、前記複数の第２端子と、は、それぞれ前記第１方向に対して直交する第２方向に沿って配列されている、付記６に記載の半導体装置。
　付記８．
　前記第１部材は、前記第１半導体素子が搭載された第１アイランド部と、前記第１アイランド部の前記第２方向の両側につながる２つの第１吊リード部と、を有し、
　前記２つの第１吊リード部は、前記封止樹脂の前記第１方向の一方側から露出している、付記７に記載の半導体装置。
　付記９．
　前記第２部材は、前記第２半導体素子が搭載された第２アイランド部と、前記第２アイランド部の前記第２方向の両側につながる２つの第２吊リード部と、を有し、
　前記２つの第２吊リード部は、前記封止樹脂の前記第１方向の他方側から露出している、付記８に記載の半導体装置。
　付記１０．
　前記第１方向に視て、前記第２アイランド部は、前記第１アイランド部に重なっている、付記９に記載の半導体装置。
　付記１１．
　前記第２部材に印加される電圧は、前記第１部材に印加される電圧よりも高い、付記３ないし１０のいずれかに記載の半導体装置。
　付記１２．
　前記第１半導体素子と前記第２半導体素子との相互信号を中継し、かつ前記第１半導体素子および前記第２半導体素子を互いに絶縁する絶縁素子をさらに備え、
　前記絶縁素子は、インダクティブ型である、付記３ないし１１のいずれかに記載の半導体装置。
　付記１３．
　前記絶縁素子は、前記第１部材に搭載されている、付記１２に記載の半導体装置。
　付記１４．
　前記絶縁素子は、前記第２部材に搭載されている、付記１２に記載の半導体装置。
　付記１５．
　第１ワイヤおよび第２ワイヤをさらに備え、
　前記第１ワイヤは、前記絶縁素子および前記第１半導体素子に接合されており、
　前記第２ワイヤは、前記絶縁素子および前記第２半導体素子に接合されており、
　前記第１ワイヤおよび前記第２ワイヤの組成は、金を含む、付記１２ないし１４のいずれかに記載の半導体装置。
　付記１６．
　前記フィラーの組成は、二酸化ケイ素を含む、付記１ないし１５のいずれかに記載の半導体装置。
Ａ１，Ａ２：半導体装置　　　１１：第１半導体素子
１１１：第１電極　　　１２：第２半導体素子
１２１：第２電極　　　１３：絶縁素子
１３１：第１中継電極　　　１３２：第２中継電極
２０：導電部材　　　２１：第１部材
２１１：第１アイランド部　　　２１１Ａ：第１搭載面
２１２：第１吊リード部　　　２１２Ａ：被覆部
２１２Ｂ：露出部　　　２１３：貫通孔
２２：第２部材　　　２２１：第２アイランド部
２２１Ａ：第２搭載面　　　２２２：第２吊リード部
２２２Ａ：被覆部　　　２２２Ｂ：露出部
３１：第１端子　　　３１Ａ：第１中間端子
３１Ｂ：第１側端子　　　３１１：被覆部
３１２：露出部　　　３２：第２端子
３２Ａ：第２中間端子　　　３２Ｂ：第２側端子
３２１：被覆部　　　３２２：露出部
３３：金属層　　　４１：第１ワイヤ
４２：第２ワイヤ　　　４３：第３ワイヤ
４４：第４ワイヤ　　　４５：第５ワイヤ
４６：第６ワイヤ　　　５０：封止樹脂
５０Ａ：基材　　　５０Ｂ：フィラー
５０Ｃ：界面　　　５１：頂面
５２：底面　　　５３：第１側面
５３１：第１上部　　　５３２：第１下部
５３３：第１中間部　　　５４：第２側面
５４１：第２上部　　　５４２：第２下部
５４３：第２中間部　　　Ｐｍｉｎ：最小間隔
Ｄ：粒径　　　Ｓ：正方形断面
Ｐ：間隔　　　ｚ：厚さ方向
ｘ：第１方向　　　ｙ：第２方向

Claims (16)

  1. 　第１部材および第２部材を含む複数の導電部材と、
    　前記複数の導電部材のいずれかに導通する第１半導体素子と、
    　前記複数の導電部材のいずれかに導通するとともに、前記第１半導体素子に印加される電圧と相対的に異なる電圧が印加される第２半導体素子と、
    　前記複数の導電部材の各々の一部、前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、を備え、
    　前記第２部材に印加される電圧は、前記第１部材に印加される電圧と相対的に異なり、
    　前記封止樹脂には、電気絶縁性を有するフィラーが含有されており、
    　前記複数の導電部材のうち隣り合う２つの前記導電部材の最小間隔の２／３に等しい一辺の長さを有する正方形断面を前記封止樹脂において仮定した場合、
    　前記正方形断面には、各々の粒径が前記最小間隔の１／８以上である前記フィラーの少なくとも一部が８個以上含まれている、半導体装置。
  2. 　前記フィラーの粒径の最大値は、前記最小間隔の１／２である、請求項１に記載の半導体装置。
  3. 　前記第１部材および前記第２部材は、前記第１半導体素子および前記第２半導体素子の各々の厚さ方向に対して直交する第１方向において互いに離れて位置しており、
    　前記第１半導体素子は、前記第１部材に搭載されており、
    　前記第２半導体素子は、前記第２部材に搭載されており、
    　前記第１部材と前記第２部材の間隔は、前記最小間隔の１．０倍以上３．０倍以下である、請求項２に記載の半導体装置。
  4. 　前記第１半導体素子は、前記第１部材に導通している、請求項３に記載の半導体装置。
  5. 　前記第２半導体素子は、前記第２部材に導通している、請求項４に記載の半導体装置。
  6. 　前記複数の導電部材は、前記第１方向の一方側に位置する複数の第１端子と、前記第１方向の他方側に位置する複数の第２端子と、を含み、
    　前記第１半導体素子は、前記複数の第１端子に導通しており、
    　前記第２半導体素子は、前記複数の第２端子に導通している、請求項３ないし５のいずれかに記載の半導体装置。
  7. 　前記複数の第１端子と、前記複数の第２端子と、は、それぞれ前記第１方向に対して直交する第２方向に沿って配列されている、請求項６に記載の半導体装置。
  8. 　前記第１部材は、前記第１半導体素子が搭載された第１アイランド部と、前記第１アイランド部の前記第２方向の両側につながる２つの第１吊リード部と、を有し、
    　前記２つの第１吊リード部は、前記封止樹脂の前記第１方向の一方側から露出している、請求項７に記載の半導体装置。
  9. 　前記第２部材は、前記第２半導体素子が搭載された第２アイランド部と、前記第２アイランド部の前記第２方向の両側につながる２つの第２吊リード部と、を有し、
    　前記２つの第２吊リード部は、前記封止樹脂の前記第１方向の他方側から露出している、請求項８に記載の半導体装置。
  10. 　前記第１方向に視て、前記第２アイランド部は、前記第１アイランド部に重なっている、請求項９に記載の半導体装置。
  11. 　前記第２部材に印加される電圧は、前記第１部材に印加される電圧よりも高い、請求項３ないし１０のいずれかに記載の半導体装置。
  12. 　前記第１半導体素子と前記第２半導体素子との相互信号を中継し、かつ前記第１半導体素子および前記第２半導体素子を互いに絶縁する絶縁素子をさらに備え、
    　前記絶縁素子は、インダクティブ型である、請求項３ないし１１のいずれかに記載の半導体装置。
  13. 　前記絶縁素子は、前記第１部材に搭載されている、請求項１２に記載の半導体装置。
  14. 　前記絶縁素子は、前記第２部材に搭載されている、請求項１２に記載の半導体装置。
  15. 　第１ワイヤおよび第２ワイヤをさらに備え、
    　前記第１ワイヤは、前記絶縁素子および前記第１半導体素子に接合されており、
    　前記第２ワイヤは、前記絶縁素子および前記第２半導体素子に接合されており、
    　前記第１ワイヤおよび前記第２ワイヤの組成は、金を含む、請求項１２ないし１４のいずれかに記載の半導体装置。
  16. 　前記フィラーの組成は、二酸化ケイ素を含む、請求項１ないし１５のいずれかに記載の半導体装置。
PCT/JP2022/007924 2021-03-19 2022-02-25 半導体装置 Ceased WO2022196294A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112022000972.1T DE112022000972T5 (de) 2021-03-19 2022-02-25 Halbleiterbauelement
JP2023506914A JP7791168B2 (ja) 2021-03-19 2022-02-25 半導体装置
CN202280022315.9A CN116998006A (zh) 2021-03-19 2022-02-25 半导体器件
US18/465,558 US20240006274A1 (en) 2021-03-19 2023-09-12 Semiconductor device
JP2025245462A JP2026041996A (ja) 2021-03-19 2025-12-11 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021045491 2021-03-19
JP2021-045491 2021-03-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/465,558 Continuation US20240006274A1 (en) 2021-03-19 2023-09-12 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022196294A1 true WO2022196294A1 (ja) 2022-09-22

Family

ID=83322272

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/007924 Ceased WO2022196294A1 (ja) 2021-03-19 2022-02-25 半導体装置

Country Status (5)

Country Link
US (1) US20240006274A1 (ja)
JP (2) JP7791168B2 (ja)
CN (1) CN116998006A (ja)
DE (1) DE112022000972T5 (ja)
WO (1) WO2022196294A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140239472A1 (en) * 2013-02-28 2014-08-28 Frank Tim Jones Dual-flag stacked die package
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5767294B2 (ja) 2013-10-07 2015-08-19 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140239472A1 (en) * 2013-02-28 2014-08-28 Frank Tim Jones Dual-flag stacked die package
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE112022000972T5 (de) 2023-11-23
CN116998006A (zh) 2023-11-03
JPWO2022196294A1 (ja) 2022-09-22
JP2026041996A (ja) 2026-03-10
JP7791168B2 (ja) 2025-12-23
US20240006274A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
US20240014107A1 (en) Semiconductor device
NL2021292B1 (en) Electronic module
US20240312877A1 (en) Semiconductor device
US20240047438A1 (en) Semiconductor equipment
JP7791168B2 (ja) 半導体装置
US12616040B2 (en) Metal layer plated to inner leads of a leadframe
WO2022220013A1 (ja) 半導体装置
US20240030109A1 (en) Semiconductor device
US20250070076A1 (en) Semiconductor device
US20250006775A1 (en) Semiconductor element and semiconductor device
US20250309068A1 (en) Semiconductor device
US20260096448A1 (en) Semiconductor device
WO2023095745A1 (ja) 半導体装置
US20260018562A1 (en) Semiconductor device
US20260018498A1 (en) Semiconductor device
WO2022176690A1 (ja) 半導体装置、半導体装置の設計方法および半導体装置の製造方法
US20230402353A1 (en) Semiconductor device
WO2022168606A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22771050

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023506914

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280022315.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022000972

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22771050

Country of ref document: EP

Kind code of ref document: A1