WO2022190817A1 - 強誘電性薄膜の形成方法、それを備える半導体装置 - Google Patents

強誘電性薄膜の形成方法、それを備える半導体装置 Download PDF

Info

Publication number
WO2022190817A1
WO2022190817A1 PCT/JP2022/006613 JP2022006613W WO2022190817A1 WO 2022190817 A1 WO2022190817 A1 WO 2022190817A1 JP 2022006613 W JP2022006613 W JP 2022006613W WO 2022190817 A1 WO2022190817 A1 WO 2022190817A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
thin film
substrate
ferroelectric thin
hfn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/006613
Other languages
English (en)
French (fr)
Inventor
俊一郎 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2023505257A priority Critical patent/JP7759126B2/ja
Priority to KR1020237028514A priority patent/KR102960269B1/ko
Priority to US18/281,445 priority patent/US20240154035A1/en
Publication of WO2022190817A1 publication Critical patent/WO2022190817A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/033—Manufacture or treatment of data-storage electrodes comprising ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/70—Tunnel-effect diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6544—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials to change the morphology of the insulating materials, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69392—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing hafnium, e.g. HfO2

Definitions

  • the present invention relates to ferroelectric thin films.
  • non-volatile memories such as flash memory used in integrated circuits have increased in capacity, increased in speed, and reduced in power consumption. is an important issue.
  • Ferroelectric hafnium oxide (Fe — HfO 2 ) is an orthorhombic crystal, which is a metastable phase.
  • MFSFET Metal-Ferroelectric-Semiconductor Field-Effect Transistors Research on integrated circuits that use MFSFETs as analog memories and imitate the operation of the human brain is active (Non-Patent Document 2).
  • Vth control is important for analog memory applications.
  • HfO2 is doped with Zr (zirconium) or Si ( silicon) to form ferroelectric HfO2. It has become a challenge.
  • Non-Patent Document 3 non-doped HfO 2 having a film thickness of 10 nm exhibiting ferroelectricity on a Si substrate and realized operation of an MFSFET at a power supply voltage of 2.5 V.
  • a low dielectric constant SiO2 layer is formed at the interface between the Si substrate and HfO2 because it needs to be heat - treated at a high temperature.
  • the SiO 2 layer generates an electric field (depolarization electric field) in the opposite direction to the electric field generated by the HfO 2 layer, which causes deterioration of memory characteristics.
  • the present disclosure has been made in such a situation, and one of the exemplary purposes of certain aspects thereof is to develop a ferroelectric thin film having no low dielectric constant layer at the interface with a Si substrate and a semiconductor device using the same. on offer.
  • a semiconductor device includes a Si substrate and a ferroelectric thin film formed on the Si substrate and containing HfN x (1 ⁇ x) having a rhombohedral crystal structure.
  • Another aspect of the present disclosure is a method of forming a ferroelectric thin film.
  • This method comprises depositing Hf on a Si substrate in a gas atmosphere containing N2 and Ar by an ECR (Electron Cyclotron Resonance) sputtering method to form an HfNx layer, and heat-treating after the forming step, and C. crystallizing HfN x (1 ⁇ x) in a rhombohedral system.
  • ECR Electrotron Resonance
  • a semiconductor device includes a transistor.
  • a transistor includes a Si substrate, a ferroelectric thin film formed in a gate region on the Si substrate and containing HfN x (1 ⁇ x) having a rhombohedral crystal structure, and a drain adjacent to the gate region of the Si substrate. and an n + layer formed in the region and the source region.
  • a ferroelectric thin film can be formed without a low dielectric constant layer at the interface with the Si substrate.
  • FIG. 1 is a cross-sectional view showing the basic structure of a semiconductor device according to an embodiment
  • FIG. FIG. 2 shows the crystal structure of HfNx
  • 1 is a cross-sectional view of a semiconductor device according to an example
  • FIG. 1 is a cross-sectional view of a semiconductor device according to an example
  • FIG. 5A to 5F are diagrams for explaining the manufacturing method of the semiconductor device of FIG.
  • FIG. 5 is a diagram showing the relationship between the gas flow ratio during deposition of HfNx and the composition ratio of Hf and N; It is a figure which shows the measurement result of the X-ray-diffraction method (XRD) of the produced sample.
  • FIG. 4 shows PV (polarization-voltage) characteristics of MFS diode samples;
  • FIG. 4 shows PV (polarization-voltage) characteristics of MFS diode samples
  • FIG. 3 shows CV (capacitance-voltage) characteristics of MFS diode samples
  • 10(a) and 10(b) are diagrams showing measurement results of fatigue characteristics of MFS diode samples.
  • 1 is a cross-sectional view of a semiconductor device according to an example
  • FIG. 1 is a cross-sectional view of a semiconductor device according to an example
  • HfN hafnium nitride
  • Non-Patent Document 5 reports that HfN x has different crystal structures depending on the composition ratio x of Hf and N. Specifically, it is reported to have a rhombohedral crystal structure when HfN is 1.165 . However, there have been no reports that HfN exhibits ferroelectricity.
  • the present inventor paid attention to the asymmetric structure of the rhombohedral system of HfNx , and got the idea that this asymmetric structure could realize an NfNx thin film having ferroelectricity.
  • a semiconductor device includes a Si substrate and a ferroelectric thin film formed on the Si substrate and containing HfN x (1 ⁇ x) having a rhombohedral crystal structure.
  • x when x is close to 1, it tends to have a metallic crystal structure, and when x approaches 1.33, it tends to have a crystal structure that is an insulating stable phase.
  • the semiconductor device may further comprise a SiO2 layer formed on the Si substrate and outside the active area in which the semiconductor device is formed.
  • the SiO 2 layer can suppress leakage from the sides of the device and improve device characteristics.
  • a semiconductor device may comprise a contact layer comprising HfN y (y ⁇ 1) formed over a ferroelectric thin film, and a metal electrode formed over the contact layer.
  • HfN y HfN y
  • metal electrode formed over the contact layer.
  • the ferroelectric thin film may have a thickness of 3 nm to 20 nm.
  • a method for forming a ferroelectric thin film comprising depositing Hf on a Si substrate by ECR sputtering in a gas atmosphere containing N 2 and Ar to form a HfN x (1 ⁇ x) layer. and heat-treating after the forming to crystallize the HfN x layer into a rhombohedral system.
  • a semiconductor device includes a transistor.
  • a transistor includes a Si substrate, a ferroelectric thin film formed in a gate region on the Si substrate and containing HfN x (1 ⁇ x) having a rhombohedral crystal structure, and a drain adjacent to the gate region of the Si substrate. and an n + layer formed in the region and the source region.
  • the semiconductor device may further comprise a SiO2 layer formed on the Si substrate and outside the active area including the gate, source and drain regions. This can suppress leakage from the sides of the device and improve performance.
  • a state in which member A is connected to member B refers to a case in which member A and member B are physically directly connected, or a case in which member A and member B are electrically connected to each other. It also includes the case of being indirectly connected via other members that do not substantially affect the connected state or impair the functions and effects achieved by their combination.
  • the state in which member C is provided between member A and member B refers to the case where member A and member C or member B and member C are directly connected, as well as the case where they are electrically connected. It also includes the case of being indirectly connected through other members that do not substantially affect the physical connection state or impair the functions and effects achieved by their combination.
  • FIG. 1 is a cross-sectional view showing the basic structure of a semiconductor device 100 according to an embodiment.
  • a semiconductor device 100A includes a Si substrate 110 and a ferroelectric thin film 120.
  • the Si substrate 110 can be a p + -Si (100) substrate or a p-Si (100) substrate.
  • a ferroelectric thin film 120 is formed on the Si substrate 110 and includes HfN x (1 ⁇ x).
  • the composition ratio x is in the range of 1.1 ⁇ x ⁇ 1.3, preferably 1.15 ⁇ x ⁇ 1.2.
  • the ferroelectric thin film 120 may have a thickness of 3 nm to 20 nm, for example 10 nm.
  • FIG. 2 is a diagram showing the crystal structure of HfNx .
  • HfN x has a cubic crystal structure, but as the composition ratio x increases, it has an inclined crystal structure, and eventually has a rhombohedral crystal structure.
  • the crystal structure of the ferroelectric thin film 120 is determined not only by the composition ratio x, but also by the combination with the heat treatment conditions.
  • the ferroelectric thin film 120 has a rhombohedral crystal structure, so the composition ratio x and the heat treatment conditions in the manufacturing process should be determined so as to have a rhombohedral asymmetric structure. Just do it.
  • the above is the basic configuration of the semiconductor device 100 .
  • the lamination structure of the ferroelectric thin films 110 and 120 is a ferroelectric-semiconductor lamination structure, and if a metal electrode is formed thereon, it becomes an MFS structure.
  • various semiconductor devices such as diodes and transistors can be constructed based on the basic structure of FIG.
  • FIG. 3 is a cross-sectional view of a semiconductor device 100A according to one embodiment.
  • This semiconductor device 100A has an MFS structure and includes a Si substrate 110, a ferroelectric thin film 120, a contact layer 130 and a metal electrode 140.
  • FIG. 1 is a cross-sectional view of a semiconductor device 100A according to one embodiment.
  • This semiconductor device 100A has an MFS structure and includes a Si substrate 110, a ferroelectric thin film 120, a contact layer 130 and a metal electrode 140.
  • a contact layer 130 comprising HfN y (y ⁇ 1) is formed over the ferroelectric thin film 120 .
  • a metal electrode 140 is a metal such as Al and is formed on the contact layer 130 . Polycrystalline Si, TiN, W, Pt, etc. can be used for the metal electrode 140 in addition to Al.
  • the ferroelectric thin film 120 may have a thickness of 3 nm to 20 nm, eg 10 nm, and the contact layer 130 may have a thickness of 10 nm to 30 nm, eg 20 nm.
  • an electrode is added to the Si substrate 110 side of this MFS structure, it becomes an MFS diode. Also, by forming a drain and a source on the Si substrate 110, a transistor having a metal electrode 140 as a gate can be formed.
  • FIG. 4 is a cross-sectional view of a semiconductor device 100B according to one embodiment.
  • This semiconductor device 100B is an MFS diode, and has a back surface electrode 150 in addition to the MFS structure of FIG.
  • the back electrode 150 can be made of a metal material such as Al.
  • 5A to 5F are diagrams for explaining the manufacturing method of the semiconductor device 100B of FIG.
  • the Si substrate 110 is chemically cleaned.
  • SPM sulfuric acid/hydrogen peroxide
  • DHF dilute hydrofluoric acid
  • a ferroelectric thin film 120 of HfN x (x>1) is formed on the Si substrate 110 .
  • a contact layer 130 of HfN x (x ⁇ 1) is formed on the ferroelectric thin film 120 .
  • the ferroelectric thin film 120 and contact layer 130 in FIGS. 5(b) and 5(c) can be formed in-situ by sputtering at room temperature.
  • An ECR sputtering method can be used for the sputtering, and HfNx and HfNy can be formed by switching the atmosphere gas (the concentration of N 2 ).
  • heat treatment is performed to crystallize the HfNx of the ferroelectric thin film 120 into a rhombohedral system.
  • the heat treatment may be a PMA (Post-Metallization-Anneal) treatment or a PDA (Post-Deposition Anneal) treatment.
  • a metal electrode 140 is formed on the contact layer 130 by thermal evaporation or the like, and if necessary, patterning is performed by dry etching. Then, as shown in FIG. 5( f ), a back surface electrode 150 is formed on the back surface of the Si substrate 110 . Like the metal electrode 140, Al is suitable for the material of the back electrode 150, but polycrystalline Si, TiN, W, Pt, etc. can also be used.
  • the above is an example of the manufacturing method of the semiconductor device 100B.
  • the lamination structure of the ferroelectric thin film 120 and the contact layer 130 can be formed by switching the atmosphere gas by the in-situ process. Therefore, it is advantageous in terms of manufacturing cost and manufacturing time.
  • a sample of the semiconductor device 100B actually manufactured (referred to as a diode sample) and its evaluation will be described.
  • each layer of the fabricated diode sample is as follows. Ferroelectric thin film 120 10 nm Contact layer 130 20 nm Also, the upper electrode 140 is 50 ⁇ 50 ⁇ m 2 .
  • each layer The conditions for forming each layer are as follows.
  • the substrate cleaning in FIG. 5(a) was performed by two cycles of SPM and DHF.
  • the ferroelectric thin film 120 and the contact layer 130 shown in FIGS. 5(b) and 5(c) were deposited at room temperature by the ECR sputtering method.
  • the heat treatment shown in FIG. 5(d) was performed with PMA or PDA for each sample. Both PMA and PDA are conducted at 400° C./5 minutes to 500° C./5 minutes in N 2 (1SLM) atmosphere for each sample.
  • FIG. 6 is a diagram showing the relationship between the gas flow ratio during deposition of HfNx and the composition ratio of Hf and N.
  • N 2 /(Ar+N 2 ) 50%, so the composition ratio x is 1. .15.
  • the composition ratio y is 0.5. presumed to be. Since the relationship in FIG.
  • composition ratios x and y estimated based on the gas flow rate ratio contain an error, and the error is considered to be about 20% at maximum. Therefore, the composition ratio x in the actual crystal is at least within the range of 0.9 ⁇ x ⁇ 1.4, and the composition ratio y is within the range of 0.4 ⁇ y ⁇ 0.6. ing.
  • FIG. 7 is a diagram showing the results of X-ray diffraction (XRD) measurement of the produced sample.
  • FIG. 7 shows measurement results of a sample treated with PDA under conditions of 500° C./5 minutes and measurement results of a sample treated with PDA under conditions of 400° C./5 minutes. The measurement was performed after the heat treatment in FIG. 5(d) and before forming the electrodes.
  • XRD X-ray diffraction
  • FIG. 8 shows PV (polarization-voltage) characteristics of MFS diode samples.
  • the horizontal axis indicates the applied voltage, and the vertical axis indicates polarization. From this result, it can be seen that the HfN x thin film having a rhombohedral crystal structure has ferroelectricity. This is a new finding that has not been known in the past.
  • the coercive voltage 2V c that is, the voltage hysteresis width was 7.6 V
  • the residual polarization amount 2P r was 24.0 ⁇ C/cm 2 .
  • This value is significantly larger than the conventionally reported remanent polarization 2P r of HfO 2 to which no other element is added, which is 2.5 ⁇ C/cm 2 (Non-Patent Document 6).
  • One of the reasons for this large amount of residual polarization is that the amount of displacement of nitrogen (N) atoms due to an electric field is larger than that of oxygen atoms.
  • FIG. 9 shows the CV (capacitance-voltage) characteristics of the MFS diode sample.
  • the dielectric constant ⁇ r of HfNx exhibiting ferroelectricity described in this embodiment is estimated to be 23.
  • Amorphous HfNx which is a high-dielectric-constant insulator, has a relative dielectric constant ⁇ r of about 14 to 18 (Non-Patent Document 4).
  • 10(a) and 10(b) are diagrams showing measurement results of fatigue characteristics of MFS diode samples. From FIG. 10(a), it can be seen that when the number of cycles exceeds 10 10 , the characteristic deteriorates due to an increase in leakage, but it can be seen that it has a resistance to switching of 10 9 cycles, which is sufficient for practical use. value. Further, as shown in FIG. 10B, no imprint phenomenon is observed.
  • FIG. 11 is a cross-sectional view of a semiconductor device 100C according to one embodiment.
  • This semiconductor device 100C is an MFS diode as in FIG. 4, and has a SiO 2 layer in addition to the MFS diode in FIG.
  • this SiO 2 layer is formed outside the active region of the diode. Since the SiO 2 layer 160 is not inserted at the interface between the ferroelectric thin film 120 and the Si substrate 110 in the active region, the effect of the depolarizing electric field due to the SiO 2 layer 160 is not a problem.
  • FIG. 12 is a cross-sectional view of a semiconductor device 100D according to one example.
  • This semiconductor device 100 ⁇ /b>D includes an MFS transistor 200 .
  • Transistor 200 is formed on Si substrate 110 .
  • the ferroelectric thin film 120 is a gate insulating film formed in the gate region on the Si substrate 110 and contains HfN x (1 ⁇ x) having a rhombohedral crystal structure.
  • a SiO 2 layer 160 is formed on the Si substrate 110 to surround the active region 202 including the drain (D), gate (G) and source (S) of the transistor 200 .
  • n + layers 112 and 114 are formed in the source region and drain region of the Si substrate 110 .
  • a contact layer 130 is formed on the ferroelectric thin film 120. In FIG. 11, the ferroelectric thin film 120 and the contact layer 130 are shown integrally without showing the boundary between them.
  • a metal electrode 140 serving as a gate electrode is formed on the ferroelectric thin film 120 (contact layer 130).
  • a source electrode 170 and a drain electrode 172 are led out from the n + layers 112 and 114, respectively.
  • the SiO 2 layer 160 may be omitted when forming the MFS transistor 200 as shown in FIG.
  • the MFS device described above can be used as a cell of a non-volatile memory by utilizing changes in capacitance and threshold voltage.
  • the application of the MFS device is not limited to non-volatile memory (digital storage element), but can be used as an analog storage element that utilizes continuous capacitance change and threshold change according to the gate voltage. Alternatively, it can be used as a D/A converter. Also, by using the floating gate device as a neural computing element in a neural network, it is expected to be applied to a neural device that mimics the human brain that performs weighting operations on input signals.
  • the present invention relates to ferroelectric thin films.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体装置１００は、Ｓｉ基板１１０および強誘電性薄膜１２０を備える。強誘電性薄膜１２０は、Ｓｉ基板１１０上に形成される。強誘電性薄膜１２０は、菱面体晶系の結晶構造を有するＨｆＮｘ（１＜ｘ）を含む。

Description

強誘電性薄膜の形成方法、それを備える半導体装置
　本発明は、強誘電性薄膜に関する。
　近年、ポータブルな情報通信機器の高性能化・低消費電力化に伴い、集積回路に用いられる半導体メモリとしてフラッシュメモリに代表される不揮発性メモリの、大容量化、高速化、低消費電力化が重要な課題となっている。
　強誘電体性酸化ハフニウム（Ｆｅ－ＨｆＯ２）は準安定相である斜方晶の結晶であり、１０ｎｍ級の極薄膜においても強誘電性が得られるため、強誘電性ＨｆＯ２を用いた強誘電体ゲートトランジスタ（ＭＦＳＦＥＴMetal-Ferroelectric-Semiconductor Field-Effect Transistor）の微細化および高集積化に関する研究が進められている（非特許文献１）。ＭＦＳＦＥＴをアナログメモリとして用い、人間の脳の動作を模倣した集積回路に関する研究が活発化している（非特許文献２）。
　アナログメモリ応用には、高精度なしきい値電圧（Ｖｔｈ）制御が重要となる。現状では、ほとんどの報告例において、Ｚｒ（ジルコニウム）やＳｉ（シリコン）などをＨｆＯ２中にドープし、強誘電性ＨｆＯ２を形成しているため、ドーパントの分布によるしきい値電圧のばらつきが課題となっている。
　本発明者は、強誘電性を示す膜厚１０ｎｍのノンドープＨｆＯ２をＳｉ基板上に形成し、電源電圧２．５ＶでのＭＦＳＦＥＴの動作を実現している（非特許文献３）。
S. B. scke et al., IEDM Tech. Dig., 547 (2011). S. Dutta et al., VLSI Symp. Tech.Dig., T-38 (2019). S. Ohmi et al., Device Research Conference, 96 (2020). S. Ohmi et at., Device Research Conference, 181 (2019). C. Hu et. al., Scripta Materialia 108, pp. 141-146 (2015) S. Ohmi et at., IEEE Trans. Electron Devices (2021) [in press]
　Ｓｉ基板上にＨｆＯ２を形成した場合、高温で熱処理する必要があるため、Ｓｉ基板とＨｆＯ２の界面に低誘電率のＳｉＯ２層が形成される。ＳｉＯ２層は、ＨｆＯ２層が発生する電界と逆向きの電界（減分極電界）を発生し、これがメモリ特性を劣化させる要因となる。
　本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、Ｓｉ基板との界面に低誘電率の層が存在しない強誘電性薄膜およびそれを用いた半導体装置の提供にある。
　本開示のある態様の半導体装置は、Ｓｉ基板と、Ｓｉ基板上に形成され、菱面体晶系の結晶構造を有するＨｆＮｘ（１＜ｘ）を含む強誘電性薄膜と、を備える。
　本開示の別の態様は、強誘電性薄膜の形成方法である。この方法は、Ｓｉ基板上に、Ｎ２およびＡｒを含むガス雰囲気中でＨｆをＥＣＲ（Electron Cyclotron Resonance）スパッタ法により堆積し、ＨｆＮｘ層を形成するステップと、形成するステップの後に熱処理し、ＨｆＮｘ（１＜ｘ）を菱面体晶系に結晶化するステップと、を備える。
　本開示のさらに別の態様は、半導体装置である。この半導体装置は、トランジスタを備える。トランジスタは、Ｓｉ基板と、Ｓｉ基板上のゲート領域に形成され、菱面体晶系の結晶構造を有するＨｆＮｘ（１＜ｘ）を含む強誘電性薄膜と、Ｓｉ基板のゲート領域と隣接するドレイン領域およびソース領域に形成されるｎ＋層と、を備える。
　本開示のある態様によれば、Ｓｉ基板との界面に低誘電率の層が存在しない強誘電性薄膜を形成できる。
実施形態に係る半導体装置の基本構造を示す断面図である。 ＨｆＮｘの結晶構造を示す図である。 一実施例に係る半導体装置の断面図である。 一実施例に係る半導体装置の断面図である。 図５（ａ）～（ｆ）は、図４の半導体装置の製造方法を説明する図である。 ＨｆＮｘの堆積中におけるガス流量比と、ＨｆとＮの組成比の関係を示す図である。 作製したサンプルのＸ線回折法（ＸＲＤ）の測定結果を示す図である。 ＭＦＳダイオードサンプルのＰ－Ｖ（分極－電圧）特性を示す図である。 ＭＦＳダイオードサンプルのＣ－Ｖ（容量－電圧）特性を示す図である。 図１０（ａ）、（ｂ）は、ＭＦＳダイオードサンプルの疲労特性の測定結果を示す図である。 一実施例に係る半導体装置の断面図である。 一実施例に係る半導体装置の断面図である。
（実施形態の概要）
　本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
　この概要は、考えられるすべての実施形態の広範な概要ではなく、すべての実施形態の重要な要素または重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。その唯一の目的は、後で提示するより詳細な説明の前置きとして、１つまたは複数の実施形態のいくつかの概念を簡略化した形で提示することである。
　従来より、ＨｆＮ（窒化ハフニウム）については、そのＨｉｇｈ－ｋ絶縁体としての特性に着目して研究がされていたが、主として非晶質（アモルファス）を対象としたものであった（非特許文献４）。
　また非特許文献５には、ＨｆＮｘが、ＨｆとＮの組成比ｘに応じて異なる結晶構造を有することが報告されている。具体的には、ＨｆＮ１．１６５のときに、菱面体晶系の結晶構造を有することが報告されている。しかしながらＨｆＮが強誘電性を示すことが報告された例はなかった。
　本発明者は、ＨｆＮｘの菱面体晶系の非対称構造に着目し、この非対称構造によって、強誘電性を有するＮｆＮｘ薄膜を実現できるのではないかという着想を得た。
　一実施形態に係る半導体装置は、Ｓｉ基板と、Ｓｉ基板上に形成され、菱面体晶系の結晶構造を有するＨｆＮｘ（１＜ｘ）を含む強誘電性薄膜と、を備える。
　この構成によると、ＨｆＮｘのＮの比率ｘを１より大きくすることで、ＨｆＮｘの結晶構造に非対称性を導入することができ、これにより強誘電性を実現できる。この半導体装置の製造工程では、ＨｆＯ２を形成するときのようなＯ（酸素）が不要であり、その代わりにＮが使用されるため、強誘電性薄膜とＳｉ基板の界面にＳｉＯ２層が形成されない。またＳｉの窒化レートは、酸化レートに比べて小さく、また反応に要するエネルギーもＮの方がＯよりも大きいため、半導体装置を熱処理しても、ＨｆＮｘとＳｉの界面には低誘電率のＳｉＮ層が形成されにくいため、良質な強誘電性薄膜を得ることができる。
　ここで、ｘが１に近くなると金属性の結晶構造になりやすく、ｘが１．３３に近づくと絶縁性の安定相である結晶構造になりやすい。そこで一実施形態において、１．１≦ｘ≦１．３であってもよい。より好ましくは１．１５≦ｘ≦１．２であってもよい。
　一実施形態において、半導体装置は、Ｓｉ基板上であって、半導体デバイスが形成されるアクティブ領域の外側に形成されるＳｉＯ２層をさらに備えてもよい。ＳｉＯ２層により、デバイスの側面からのリークを抑制でき、デバイスの特性を改善できる。
　一実施形態において、半導体装置は、強誘電性薄膜の上に形成される、ＨｆＮｙ（ｙ＜１）を含むコンタクト層と、コンタクト層上に形成される金属電極と、を備えてもよい。ここで、ｙが０に近くなると酸化されやすく、ｙが１に近づくと抵抗が増加するため、０．３≦ｙ≦０．８とすることが好ましい。
　一実施形態において、強誘電性薄膜の厚さは３ｎｍ～２０ｎｍであってもよい。
　一実施形態に係る強誘電性薄膜の形成方法であって、Ｓｉ基板上に、Ｎ２およびＡｒを含むガス雰囲気中でＨｆをＥＣＲスパッタ法により堆積し、ＨｆＮｘ（１＜ｘ）層を形成するステップと、形成するステップの後に熱処理し、ＨｆＮｘ層を菱面体晶系に結晶化するステップと、を備える。
　一実施形態に係る半導体装置は、トランジスタを備える。トランジスタは、Ｓｉ基板と、Ｓｉ基板上のゲート領域に形成され、菱面体晶系の結晶構造を有するＨｆＮｘ（１＜ｘ）を含む強誘電性薄膜と、Ｓｉ基板のゲート領域と隣接するドレイン領域およびソース領域に形成されるｎ＋層と、を備える。
　この構成によると、ＨｆＮｘのＮの比率を１より大きくすることで、ＨｆＮｘの結晶構造に非対称性を導入することができ、これにより強誘電性を実現できる。このＨｆＮｘの絶縁層を、ゲート絶縁膜として利用することにより、Ｓｉ基板との界面に低誘電率な層が形成されないため、高性能な強誘電体ゲートトランジスタ（ＭＦＳＦＥＴ：Metal-Ferroelectric-Semicanductor Field-Effect Transistor）を実現できる。このＭＦＳＦＥＴをメモリの記憶素子として用いる場合、ＨｆＯ２強誘電性薄膜をゲート絶縁膜とするＭＦＳＦＥＴに比べて、減分極電界の影響が低減されるため、メモリ特性を改善できる。
　一実施形態において、１．１≦ｘ≦１．３であってもよい。より好ましくは１．１５≦ｘ≦１．２であってもよい。
　一実施形態において、半導体装置は、Ｓｉ基板上であって、ゲート領域、ソース領域、ドレイン領域を含むアクティブ領域の外側に形成されるＳｉＯ２層をさらに備えてもよい。これによりデバイスの側面からのリークを抑制し、性能を高めることができる。
（実施形態）
　以下、本開示を、好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
　本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
　同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
　また、各図面における部材の寸法は、理解を容易にするために適宜拡大、縮小して示される。
　図１は、実施形態に係る半導体装置１００の基本構造を示す断面図である。半導体装置１００Ａは、Ｓｉ基板１１０および強誘電性薄膜１２０を備える。たとえばＳｉ基板１１０は、ｐ＋－Ｓｉ（１００）基板、あるいはｐ－Ｓｉ（１００）基板を用いることができる。
　強誘電性薄膜１２０は、Ｓｉ基板１１０上に形成され、ＨｆＮｘ（１＜ｘ）を含む。組成比ｘは、１．１≦ｘ≦１．３、好ましくは１．１５≦ｘ≦１．２の範囲である。強誘電性薄膜１２０の厚さは３ｎｍ～２０ｎｍ、たとえば１０ｎｍとすることができる。
　図２は、ＨｆＮｘの結晶構造を示す図である。ｘ＝１のときＨｆＮｘは立方晶構造を有するが、組成比ｘを大きくするにしたがって傾いた結晶構造を持つようになり、やがて菱面体晶系の結晶構造をもつ。なお、強誘電性薄膜１２０の結晶構造は、組成比ｘのみで決まるのではなく、熱処理の条件との組み合わせで決まる。本実施形態において、強誘電性薄膜１２０は菱面体晶系の結晶構造を有しており、したがって組成比ｘと製造プロセスにおける熱処理の条件は、菱面体晶系の非対称構造を有するように決定すればよい。
　以上が半導体装置１００の基本構成である。強誘電性薄膜１１０と強誘電性薄膜１２０の積層構造は、強誘電体－半導体の積層構造であり、その上に金属電極を形成すれば、ＭＦＳ構造となる。当業者であれば、図１の基本構造にもとづいて、ダイオードやトランジスタをはじめとするさまざまな半導体デバイスが構成できることが理解される。
　図３は、一実施例に係る半導体装置１００Ａの断面図である。この半導体装置１００Ａは、ＭＦＳ構造を有しており、Ｓｉ基板１１０、強誘電性薄膜１２０、コンタクト層１３０、金属電極１４０を備える。
　コンタクト層１３０はＨｆＮｙ（ｙ＜１）を含み、強誘電性薄膜１２０の上に形成される。金属電極１４０はＡｌなどの金属であり、コンタクト層１３０の上に形成される。金属電極１４０は、Ａｌのほか、多結晶Ｓｉ，ＴｉＮ，Ｗ，Ｐｔなどを用いることができる。強誘電性薄膜１２０の厚さは３ｎｍ～２０ｎｍ、たとえば１０ｎｍとすることができ、またコンタクト層１３０の厚さは、１０ｎｍ～３０ｎｍ、たとえば２０ｎｍとすることができる。
　このＭＦＳ構造のＳｉ基板１１０側に電極を追加すればＭＦＳダイオードとなる。またＳｉ基板１１０にドレインおよびソースを形成すれば、金属電極１４０をゲートとするトランジスタを構成できる。
　図４は、一実施例に係る半導体装置１００Ｂの断面図である。この半導体装置１００ＢはＭＦＳダイオードであり、図３のＭＦＳ構造に加えて、裏面電極１５０を備える。裏面電極１５０は、金属電極１４０と同様にＡｌなどの金属材料で構成できる。
　続いて、強誘電性薄膜１２０の形成方法ならびに半導体装置１００の製造方法を説明する。図５（ａ）～（ｆ）は、図４の半導体装置１００Ｂの製造方法を説明する図である。図５（ａ）に示すように、Ｓｉ基板１１０を化学的に洗浄する。洗浄は、ＳＰＭ(硫酸/過酸化水素)洗浄と、ＤＨＦ（希フッ酸）洗浄の組み合わせを用いてもよい。
　続いて、図５（ｂ）に示すように、Ｓｉ基板１１０の上に、ＨｆＮｘ（ｘ＞１）の強誘電性薄膜１２０を形成する。
　続いて、図５（ｃ）に示すように、強誘電性薄膜１２０の上に、ＨｆＮｘ（ｘ＜１）のコンタクト層１３０を形成する。
　図５（ｂ）および図５（ｃ）における強誘電性薄膜１２０およびコンタクト層１３０は、室温でのスパッタリングによって、ｉｎ－ｓｉｔｕ（その場）形成することができる。スパッタリングには、ＥＣＲスパッタ法を用いることができ、雰囲気ガス（Ｎ２の濃度）を切り替えることで、ＨｆＮｘと、ＨｆＮｙを形成できる。
　続いて図５（ｄ）に示すように、熱処理を行い、強誘電性薄膜１２０のＨｆＮｘを菱面体晶系に結晶化する。熱処理は、ＰＭＡ（Post-Metallization-Anneal）処理であってもよいし、ＰＤＡ（Post-Deposition Anneal）であってもよい。
　続いて、図５（ｅ）に示すように、コンタクト層１３０の上に、熱蒸着などにより金属電極１４０を形成し、必要に応じてドライエッチングによるパターニングを行う。そして図５（ｆ）に示すように、Ｓｉ基板１１０の裏面に裏面電極１５０を形成する。裏面電極１５０の材料は、金属電極１４０と同様にＡｌが好適であるが、多結晶Ｓｉ，ＴｉＮ，Ｗ，Ｐｔなどを用いることもできる。
　以上が半導体装置１００Ｂの製造方法の一例である。当業者によれば、各プロセスに変形例が存在すること、またいくつかのプロセスの順序が入れ替え可能であることが理解される。この製造方法によれば、ｉｎ－ｓｉｔｕプロセスによって、雰囲気ガスを切りかえることで、強誘電性薄膜１２０とコンタクト層１３０の積層構造を形成することができる。したがって製造コストおよび製造時間の観点で有利である。
　続いて、実際に作製した半導体装置１００Ｂのサンプル（ダイオードサンプルという）およびその評価について説明する。
　作製したダイオードのサンプルの各層のサイズは以下の通りである。
　強誘電性薄膜１２０　１０ｎｍ
　コンタクト層１３０　２０ｎｍ
　また、上部電極１４０は、５０×５０μｍ２とした。
　各層の形成条件は以下の通りである。
　図５（ａ）における基板洗浄は、ＳＰＭおよびＤＨＦを２サイクル行った。
　図５（ｂ）、（ｃ）に示した強誘電性薄膜１２０およびコンタクト層１３０は、ＥＣＲスパッタ法で室温で堆積した。強誘電性薄膜１２０のＨｆＮｘは、Ａｒ／Ｎ２（＝８／８ｓｃｃｍ）雰囲気、マイクロ波の電力は５００Ｗ、ＲＦ（高周波）の電力は４００Ｗの条件で堆積した。コンタクト層１３０のＮｆＮｙはＡｒ／Ｎ２（＝１０／０．２ｓｃｃｍ）雰囲気、マイクロ波の電力は５００Ｗ、ＲＦ（高周波）の電力は４００Ｗの条件で堆積した。
　図５（ｄ）に示した熱処理は、サンプルごとに、ＰＭＡまたはＰＤＡで行った。ＰＭＡ、ＰＤＡはいずれもＮ２（１ＳＬＭ）雰囲気中で、サンプルごとに４００℃／５分ないしで５００℃／５分で行っている。
　図６は、ＨｆＮｘの堆積中におけるガス流量比と、ＨｆとＮの組成比の関係を示す図である。上述のように、Ａｒ／Ｎ２（＝８／８ｓｃｃｍ）雰囲気でＨｆＮｘの強誘電性薄膜１２０を成膜するとき、Ｎ２／（Ａｒ＋Ｎ２）＝５０％であるから、組成比ｘは１．１５であると推定される。また、Ａｒ／Ｎ２（＝１０／０．２ｓｃｃｍ）雰囲気でＨｆＮｙのコンタクト層１３０を成膜するとき、Ｎ２／（Ａｒ＋Ｎ２）＝２％であるから、組成比ｙは０．５であると推定される。なお、図６の関係は誤差を含んでいるから、ガス流量比にもとづいて推定される組成比ｘ、ｙは、誤差を含んでおり、その誤差は最大で２０％程度と考えられる。したがって、実際の結晶中の組成比ｘは、少なくとも０．９≦ｘ≦１．４の範囲に含まれており、また組成比ｙは、０．４≦ｙ≦０．６の範囲に含まれている。
　以上の条件で作製したダイオードのサンプルの評価結果を以下で説明する。
　図７は、作製したサンプルのＸ線回折法（ＸＲＤ）の測定結果を示す図である。図７には、５００℃／５分の条件でＰＤＡ処理したサンプルの測定結果と、４００℃／５分の条件でＰＤＡ処理したサンプルの測定結果が示される。測定は、図５（ｄ）の熱処理後、電極の形成前の状態で行った。
　いずれのサンプルも、その測定結果から、ｃ－Ｈｆ３Ｎ４（２００）の結晶構造と、δ－ＨｆＮｘ（１１１）の結晶構造の両方が混在した形態で形成されていることが分かるが４００℃／５分のサンプルの方が、δ－ＨｆＮｘ（１１１）の結晶構造の方が支配的であり、菱面体晶系の結晶構造を有していることがわかる。
　つまり、今回測定したサンプルの堆積条件では、４００℃／５分の熱処理によって作製したサンプルが、菱面体晶系の結晶構造をうまく形成できることが分かる。以下では、この条件で作製したＨｆＮ１．１５薄膜をサンプル（以下、ＭＦＳダイオードサンプルという）の電気的特性／磁気的特性の評価結果を説明する。
　図８は、ＭＦＳダイオードサンプルのＰ－Ｖ（分極－電圧）特性を示す図である。横軸は印加した電圧を、縦軸は分極を示す。この結果から、菱面体晶系の結晶構造を有するＨｆＮｘ薄膜が、強誘電性を有していることがわかる。これは、従来知られていなかった新しい知見である。
　また抗電圧２Ｖｃ、つまり電圧のヒステリシス幅は７．６Ｖであり、残留分極量２Ｐｒは２４．０μＣ／ｃｍ２であった。これは、従来報告されている他元素を添加していないＨｆＯ２の残留分極量２Ｐｒである２．５μＣ／ｃｍ２（非特許文献６）よりも格段に大きな値である。この大きな残留分極量の原因のひとつは、窒素（Ｎ）原子の電界による変位量が酸素原子よりも大きいことである。
　図９は、ＭＦＳダイオードサンプルのＣ－Ｖ（容量－電圧）特性を示す図である。本実施形態で説明した強誘電性を示すＨｆＮｘの比誘電率εｒは２３と見積もられる。高誘電率絶縁体の非晶質のＨｆＮｘの比誘電率εｒは１４～１８程度であり（非特許文献４）、それに比べて大きくなっていることが分かる。
　図１０（ａ）、（ｂ）は、ＭＦＳダイオードサンプルの疲労特性の測定結果を示す図である。図１０（ａ）から、１０１０回を超えると、リークの増大にともなう特性の劣化が見られるが、１０９回のスイッチングの耐性を有していることが分かり、これは実用的に十分な値である。また、図１０（ｂ）に示すように、インプリント現象もみられない。
　図１１は、一実施例に係る半導体装置１００Ｃの断面図である。この半導体装置１００Ｃは図４と同様にＭＦＳダイオードであり、図４のＭＦＳダイオードに加えて、ＳｉＯ２層を備える。金属電極１４０の形成範囲をダイオードのアクティブ領域とするとき、このＳｉＯ２層は、ダイオードのアクティブ領域外に形成される。アクティブ領域内では、強誘電性薄膜１２０とＳｉ基板１１０の界面にはＳｉＯ２層１６０は挿入されないため、ＳｉＯ２層１６０による減分極電界の影響は問題にならない。
　ＳｉＯ２層１６０を設けることにより、ダイオードの強誘電性薄膜１２０の側面からＳｉ基板１１０へのリークを減らすことができ、特性をさらに改善できる。
　図１２は、一実施例に係る半導体装置１００Ｄの断面図である。この半導体装置１００ＤはＭＦＳトランジスタ２００を備える。
　トランジスタ２００は、Ｓｉ基板１１０上に形成される。強誘電性薄膜１２０は、Ｓｉ基板１１０上のゲート領域に形成されるゲート絶縁膜であり、菱面体晶系の結晶構造を有するＨｆＮｘ（１＜ｘ）を含む。
　本実施形態では、Ｓｉ基板１１０の上には、トランジスタ２００のドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）を含むアクティブ領域２０２を取り囲むように、ＳｉＯ２層１６０が形成される。
　Ｓｉ基板１１０のソース領域、ドレイン領域にはｎ＋層１１２，１１４が形成される。強誘電性薄膜１２０の上には、コンタクト層１３０が形成されるが、図１１では強誘電性薄膜１２０とコンタクト層１３０の境界を示さずに一体に示している。
　ゲート領域（Ｇ）において、強誘電性薄膜１２０（コンタクト層１３０）の上にはゲート電極となる金属電極１４０が形成される。また、ｎ＋層１１２，１１４からは、ソース電極１７０およびドレイン電極１７２が引き出される。
　以上が半導体装置１００Ｄの構成である。なお、図１１のようにＭＦＳトランジスタ２００を形成する際に、ＳｉＯ２層１６０は省略してもよい。
（用途）
　上述したＭＦＳデバイスは、容量変化やしきい値電圧の変化を利用して、不揮発性メモリのセルとして利用することができる。
　またＭＦＳデバイスの用途は不揮発性メモリ（デジタル記憶素子）には限定されず、ゲート電圧に応じた連続的な容量変化やしきい値変化を利用したアナログ記憶素子として利用することが可能であり、あるいはＤ／Ａコンバータとして利用することも可能である。また、浮遊ゲートデバイスをニューラルネットワークでのニューラル計算素子として用いることで、入力信号の重み付け演算を行う人間の脳を模倣したニューロデバイスなどへの応用が期待される。
　実施形態は、本発明の原理、応用を示しているにすぎず、実施形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
　実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
　本発明は、強誘電性薄膜に関する。
　１００　半導体装置
　１１０　Ｓｉ基板
　１２０　強誘電性薄膜
　１３０　コンタクト層
　１４０　金属電極
　１５０　裏面電極
　１６０　ＳｉＯ２層
　２００　トランジスタ

Claims (11)

  1. 　Ｓｉ基板と、
    　前記Ｓｉ基板上に形成され、菱面体晶系の結晶構造を有するＨｆＮｘ（１＜ｘ）を含む強誘電性薄膜と、
    　を備えることを特徴とする半導体装置。
  2. 　１．１≦ｘ≦１．３であることを特徴とする請求項１に記載の半導体装置。
  3. 　１．１５≦ｘ≦１．２であることを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記Ｓｉ基板上であって、半導体デバイスが形成されるアクティブ領域の外側に形成されるＳｉＯ２層をさらに備えることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 　前記強誘電性薄膜の上に形成される、ＨｆＮｙ（ｙ＜１）を含むコンタクト層と、
    　前記コンタクト層上に形成される金属電極と、
    　を備えることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 　前記強誘電性薄膜の厚さは３ｎｍ～２０ｎｍであることを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 　強誘電性薄膜の形成方法であって、
    　Ｓｉ基板上に、Ｎ２およびＡｒを含むガス雰囲気中でＨｆをＥＣＲ（Electron Cyclotron Resonance）スパッタ法により堆積し、ＨｆＮｘ（１＜ｘ）層を形成するステップと、
    　前記形成するステップの後に熱処理し、前記ＨｆＮｘ層を菱面体晶系に結晶化するステップと、
    　を備えることを特徴とする形成方法。
  8. 　トランジスタを備え、
    　前記トランジスタは、
    　Ｓｉ基板と、
    　前記Ｓｉ基板上のゲート領域に形成され、菱面体晶系の結晶構造を有するＨｆＮｘ（１＜ｘ）を含む強誘電性薄膜と、
    　前記Ｓｉ基板の前記ゲート領域と隣接するドレイン領域およびソース領域に形成されるｎ＋層と、
    　を備えることを特徴とする半導体装置。
  9. 　１．１≦ｘ≦１．３であることを特徴とする請求項８に記載の半導体装置。
  10. 　１．１５≦ｘ≦１．２であることを特徴とする請求項８または９に記載の半導体装置。
  11. 　前記Ｓｉ基板上であって、前記ゲート領域、前記ソース領域、前記ドレイン領域を含むアクティブ領域の外側に形成されるＳｉＯ２層をさらに備えることを特徴とする請求項８から１０のいずれかに記載の半導体装置。
PCT/JP2022/006613 2021-03-11 2022-02-18 強誘電性薄膜の形成方法、それを備える半導体装置 Ceased WO2022190817A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023505257A JP7759126B2 (ja) 2021-03-11 2022-02-18 強誘電性薄膜の形成方法、それを備える半導体装置
KR1020237028514A KR102960269B1 (ko) 2021-03-11 2022-02-18 강유전성 박막의 형성 방법, 이를 구비하는 반도체 장치
US18/281,445 US20240154035A1 (en) 2021-03-11 2022-02-18 Semiconductor apparatus and forming method for ferroelectric thin film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-039611 2021-03-11
JP2021039611 2021-03-11

Publications (1)

Publication Number Publication Date
WO2022190817A1 true WO2022190817A1 (ja) 2022-09-15

Family

ID=83227677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/006613 Ceased WO2022190817A1 (ja) 2021-03-11 2022-02-18 強誘電性薄膜の形成方法、それを備える半導体装置

Country Status (3)

Country Link
US (1) US20240154035A1 (ja)
JP (1) JP7759126B2 (ja)
WO (1) WO2022190817A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240355895A1 (en) * 2023-04-18 2024-10-24 Zinite Corporation Hafnium nitride adhesion layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340721A (ja) * 2004-05-31 2005-12-08 Anelva Corp 高誘電率誘電体膜を堆積する方法
JP2021009893A (ja) * 2019-06-28 2021-01-28 国立大学法人東京工業大学 トランジスタおよび不揮発性メモリ、トランジスタの製造方法
CN112349792A (zh) * 2020-11-06 2021-02-09 浙江师范大学 一种单晶硅钝化接触结构及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768050B2 (en) * 2006-07-07 2010-08-03 The Trustees Of The University Of Pennsylvania Ferroelectric thin films
JP2014103226A (ja) * 2012-11-20 2014-06-05 Mitsubishi Materials Corp 強誘電体薄膜の製造方法
EP3276689B1 (en) * 2015-03-24 2021-05-05 Sumitomo Chemical Company, Limited Manufacturing method of niobate ferroelectric thin-film element
JP6566682B2 (ja) * 2015-03-30 2019-08-28 住友化学株式会社 強誘電体薄膜素子の製造方法
DE102017200678B4 (de) * 2016-01-19 2019-06-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
JP6751866B2 (ja) * 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
TWI656625B (zh) * 2017-11-14 2019-04-11 長庚大學 Floating gate memory
US11532640B2 (en) * 2020-05-29 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a three-dimensional memory
US12051749B2 (en) * 2020-06-23 2024-07-30 Taiwan Semiconductor Manufacturing Company Limited Interfacial dual passivation layer for a ferroelectric device and methods of forming the same
US11495618B2 (en) * 2020-07-30 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US20220328651A1 (en) * 2021-04-09 2022-10-13 Cerfe Labs, Inc. Semiconducting Ferroelectric Device with Silicon Doped Electrode
US20220352379A1 (en) * 2021-04-29 2022-11-03 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric memory devices having improved ferroelectric properties and methods of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340721A (ja) * 2004-05-31 2005-12-08 Anelva Corp 高誘電率誘電体膜を堆積する方法
JP2021009893A (ja) * 2019-06-28 2021-01-28 国立大学法人東京工業大学 トランジスタおよび不揮発性メモリ、トランジスタの製造方法
CN112349792A (zh) * 2020-11-06 2021-02-09 浙江师范大学 一种单晶硅钝化接触结构及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
OHMI, SHUN-ICHIRO ET AL. : "In-Situ N2-Plasma Nitridation for High-k HfN Gate Insulator Formed by Electron Cyclotoron Resonance Plasma Sputtering.", IEICE TRANSACTIONS ON ELECTRONICS, INSTITUTE OF ELECTRONICS, TOKYO, JP., vol. e103C, no. 6, 1 June 2020 (2020-06-01), Tokyo, JP. , pages 299 - 302, XP009539574, ISSN: 0916-8524 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240355895A1 (en) * 2023-04-18 2024-10-24 Zinite Corporation Hafnium nitride adhesion layer

Also Published As

Publication number Publication date
KR20230156031A (ko) 2023-11-13
JPWO2022190817A1 (ja) 2022-09-15
US20240154035A1 (en) 2024-05-09
JP7759126B2 (ja) 2025-10-23

Similar Documents

Publication Publication Date Title
JP7566397B2 (ja) ロジックスイッチング素子及びその製造方法
KR20250036793A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
Lomenzo et al. Ferroelectric Si-doped HfO 2 device properties on highly doped germanium
US9853150B1 (en) Method of fabricating epitaxial gate dielectrics and semiconductor device of the same
CN107452742B (zh) 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管
CN114975617A (zh) 铁电场效晶体管装置
US20220367665A1 (en) Method for forming semiconductor structure
TW202236272A (zh) 記憶體元件、形成其的方法及包括記憶單元的記憶體元件
KR102778194B1 (ko) 로직 스위칭 소자 및 그 제조방법
Lee et al. Hysteresis-free gate-all-around stacked poly-Si nanosheet channel ferroelectric Hf x Zr 1-x O 2 negative capacitance FETs with internal metal gate and NH 3 plasma nitridation
Li et al. Understanding the effect of oxygen content on ferroelectric properties of Al-doped HfO thin films
Lo et al. Fabrication of bilayer stacked antiferroelectric/ferroelectric Hf x Zr 1-x O 2 FeRAM and FeFET with improved leakage current and robust reliability by modifying atomic layer deposition temperatures
Hsieh et al. In Situ O₂ Plasma-Treated HfO₂–ZrO₂ Superlattice HZO FeRAMs Exhibiting Enhanced Remnant Polarization and Improved Endurance Performance
JP7759126B2 (ja) 強誘電性薄膜の形成方法、それを備える半導体装置
CN116344345A (zh) 铁电场效应晶体管及其制备方法和铁电存储器
CN115275006A (zh) 基于ZrO2插层的多比特铁电场效应晶体管及其制备方法
JP7357901B2 (ja) トランジスタおよび不揮発性メモリ
JP2010062221A (ja) 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法
KR102960269B1 (ko) 강유전성 박막의 형성 방법, 이를 구비하는 반도체 장치
Zhang et al. Leakage Study of Ferroelectric AlScN Capacitors Prepared on Different Bottom Electrodes
TWI866096B (zh) 鐵電結構、積體電路與其形成方法
KR102861788B1 (ko) 상부 게이트 구조의 강유전체 전계효과 트랜지스터, 이의 제조방법 및 이를 포함하는 메모리 소자
JP2008053554A (ja) 電子デバイスとその製造方法
US20260135034A1 (en) Capacitor and method for manufacturing same
KR20040079884A (ko) 갈륨나이트라이드를 기판으로한 페로브스카이트 구조의강유전체 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22766780

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023505257

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18281445

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22766780

Country of ref document: EP

Kind code of ref document: A1