WO2022168514A1 - 半導体装置、撮像装置 - Google Patents

半導体装置、撮像装置 Download PDF

Info

Publication number
WO2022168514A1
WO2022168514A1 PCT/JP2022/000076 JP2022000076W WO2022168514A1 WO 2022168514 A1 WO2022168514 A1 WO 2022168514A1 JP 2022000076 W JP2022000076 W JP 2022000076W WO 2022168514 A1 WO2022168514 A1 WO 2022168514A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
terminal
semiconductor device
distance
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/000076
Other languages
English (en)
French (fr)
Inventor
慎吾 浜口
豪 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/262,932 priority Critical patent/US20240088010A1/en
Priority to KR1020237024769A priority patent/KR20230141770A/ko
Publication of WO2022168514A1 publication Critical patent/WO2022168514A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present technology relates to a semiconductor device and an imaging device, and for example, to a semiconductor device and an imaging device suitable for miniaturizing a semiconductor device including a chip and a wiring board.
  • Patent Document 1 proposes miniaturization of a semiconductor device by arranging electrode pads in a zigzag pattern.
  • terminals with a potential difference and to arrange many terminals in a semiconductor device. It is also desired that the size can be reduced even if the number of terminals increases.
  • This technology has been developed in view of this situation, and enables the arrangement of many terminals, including terminals with potential differences, and enables miniaturization.
  • a semiconductor device includes a chip, a wiring board, and wires connecting the chip and the wiring board, and is a surface of the wiring board on which an insulating film is formed.
  • a first opening and a second opening to which the wire is connected are formed on at least one side.
  • An imaging device includes an image sensor chip, a wiring board, and wires connecting the chip and the wiring board, and is a surface of the wiring board on which an insulating film is formed.
  • the imaging device at least two openings to which the wires are connected are formed on at least one side of the wiring substrate.
  • a chip, a wiring substrate, and wires connecting the chip and the wiring substrate are provided, and the surface of the wiring substrate on which an insulating film is formed; A first opening and a second opening to which the wires are connected are formed in at least one side of the substrate.
  • an image sensor chip, a wiring board, and wires connecting the chip and the wiring board are provided, and an insulating film of the wiring board is formed on the surface of the wiring board. , at least two openings to which the wires are connected are formed in at least one side of the wiring substrate.
  • FIG. 1 is a diagram showing a configuration of an embodiment of a semiconductor device to which the present technology is applied;
  • FIG. It is a figure which shows the structural example of a semiconductor device. It is a figure for demonstrating 1st Embodiment regarding an opening. It is a figure for demonstrating 2nd Embodiment regarding an opening.
  • FIG. 11 is a diagram for explaining a third embodiment regarding openings; It is a figure for demonstrating 4th Embodiment regarding an opening. It is a figure for explaining 5th Embodiment about an opening. It is a figure for demonstrating 6th Embodiment regarding an opening. It is a figure which shows the structural example of a semiconductor package. It is a figure which shows the other structural example of a semiconductor package.
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. 4 is an explanatory diagram showing an example of installation positions of an outside information detection unit and an imaging unit;
  • FIG. 1 and 2 are diagrams showing configuration examples of an embodiment of a semiconductor device to which the present technology is applied.
  • 1 is a diagram of the semiconductor device 11 viewed from above
  • FIG. 2 is a diagram of the semiconductor device 11 viewed obliquely from above.
  • the semiconductor device 11 is composed of a wiring board 21 and a chip 22 .
  • a chip 22 is arranged on a wiring board 21 that constitutes the semiconductor device 11 .
  • a plurality of wirings are connected to the wiring board 21 and the chip 22 .
  • the wiring is a bonding wire.
  • Chip 22 is electrically connected to wiring board 21 by a plurality of bonding wires 31 .
  • the bonding wires 31 include bonding wires for outputting signals and the like processed by the chip 22 to a subsequent control unit provided on the wiring board 21, bonding wires for supplying power supply voltage, and bonding wires for grounding. Including wires.
  • the bonding wires 31 are provided on four sides of the chip 22 .
  • a solder resist film 34 functioning as an insulating film is formed on the surface of the wiring board 21 .
  • Bonding wires 31 are connected to openings 32 - 1 to 32 - 4 and opening 33 provided in a part of the solder resist film 34 .
  • the opening 32-1 is formed on the right side of the chip 22 in the drawing
  • the opening 32-2 is formed on the lower side of the chip 22 in the drawing
  • the opening 32-3 is: It is formed on the left side of the chip 22 in the drawing
  • the opening 32-4 is formed on the upper side of the chip 22 in the drawing.
  • An opening 33 is also formed on the right side of the chip 22 in the drawing so as to be aligned with the opening 32-1.
  • openings 32-1 to 32-4 are simply referred to as openings 32 when there is no need to distinguish them individually. Other parts are similarly described.
  • An opening 32 and an opening 33 are formed on the right side of the chip 22, and bonding wires 31 are connected to the respective openings.
  • the bonding wire 31 connected to the opening 32 is a low-potential terminal
  • the bonding wire 31 connected to the opening 33 is a high-potential terminal. can be allocated.
  • low-potential terminal and high-potential terminal are described, but it means a terminal with a high potential difference with respect to a low-potential terminal, and is a relative potential.
  • low-potential terminal when one side is set to a low potential, if the potential is high with respect to the low potential, it is described as a high potential. Described as low potential.
  • the opening 33 is formed only on the right side of the chip 22, but it can also be formed on other sides. That is, the opening 33 may be formed on at least one side of the right side, the bottom side, the left side, and the top side, and may be formed on two sides, three sides, and four sides, respectively.
  • FIG. 3 is a diagram showing a configuration example of the openings 32a and 33a in the first embodiment. 3 and subsequent drawings will be described with reference to enlarged views of the regions where the openings 32a and 33a of the wiring board 21a are arranged.
  • the opening 32a is provided in an open state from the position P1 to the position P2 of the solder resist film 34 applied on the wiring board 21a.
  • the opening 32a is a region where the solder resist film 34 is not formed.
  • the opening 33a is provided in an open state from position P3 to position P5. Positions P1 to P5 are assumed to be in order of position P1, position P2, position P3, position P4, and position P5 from the side closer to the center of the wiring board 21a.
  • Terminals 42a-1 to 42a-7 are arranged in the opening 32a.
  • Each of the terminals 42a-1 to 42a-7 has a shape in which a lead wire is formed in a rectangular portion.
  • the terminals 42a-1 to 42a-7 arranged in the opening 32a are arranged so that the positions of the lead wires (the direction of the lead wires) are staggered.
  • the terminal 42a-1 has a lead wire on the position P1 side, and the terminal 42a-2 next to the terminal 42a-1 has a lead wire on the position P2 side.
  • the lead wire of the terminal 42a-3 next to the terminal 42a-2 is on the position P1 side. In this way, the terminals 42a are arranged such that the lead wires of the terminals 42a are oriented in different directions between adjacent terminals.
  • Terminals 43a-1 to 43a-3 are arranged in the opening 33a.
  • the terminals 43a-1 to 43a-3 are also shaped to have lead wires.
  • a lead wire of the terminal 43a is provided on the position P5 side.
  • a bonding wire 31 set to a low potential is connected to the terminal 42a arranged in the opening 32a, and a bonding wire 31 set to a high potential is connected to the terminal 43a arranged in the opening 33a.
  • a terminal to which the low-potential bonding wire 31 is connected and a terminal to which the high-potential bonding wire 31 is connected are located close to each other, they may adversely affect each other. Therefore, normally, a low potential terminal and a high potential terminal (a low potential terminal and a terminal having a high potential difference with respect to the low potential terminal) are arranged apart from each other by a predetermined distance so as not to be affected. However, it is necessary to separate terminals having a potential difference from each other by a predetermined distance, that is, to keep the distance between the terminals long. Downsizing could be difficult.
  • the size will likely increase. If the number of terminals increases and the distance between terminals is increased, the size will likely increase. If the size is not increased, there is a possibility that the required terminals cannot be arranged.
  • the openings 32a and 33a are provided to separate the low-potential terminals from the high-potential terminals, thereby increasing the distance between the terminals that is not affected by the potential difference. can be secured. Therefore, the wiring board 21a and the chip 22 can be miniaturized, and the semiconductor device 11 can be miniaturized. Even if the number of terminals increases, the size can be reduced while the terminals are arranged so as not to be affected by the potential difference.
  • the configuration shown in FIG. 3 is a configuration that can reduce the risk of ion migration.
  • Ion migration is, for example, when a wiring board is installed in an environment with a lot of water (humidity), when a voltage is applied, the metal of the anode of the wiring pattern is ionized and moves to the opposite cathode, and then again to the cathode. It is a phenomenon that is generated as a metal in If the metal generated at the cathode grows, it may cause poor insulation and short circuit between the wiring patterns.
  • the terminals 42a and 43a respectively arranged in the openings 32a and 33a Since there is a potential difference between the terminals 42a and 43a respectively arranged in the openings 32a and 33a, the terminals correspond to the above-described anode and cathode, and ion migration may occur.
  • a distance L is provided from the position P3 of the opening 33a to the position P4 of the tip of the terminal 43a.
  • a terminal 42a-2 and a terminal 43a-1 are arranged on the straight line A shown in FIG.
  • the tip of the lead wire of terminal 42a-2 is positioned at position P2.
  • a solder resist film 34 is formed from position P2 to position P3.
  • a distance L is the distance from the position P3 to the position P4 of the tip of the terminal 43a-1.
  • the terminals 42a-2 and 43a-1 are not arranged directly across the solder-resist film 34 at a straight line distance, but in the middle of the opening of the solder-resist film 34, in this case, the position of the opening 33a. It is configured to provide an opening from P3 to position P4.
  • the unit of distance L is [um]
  • the unit of potential difference V is [V].
  • the potential difference V is the difference between the potential applied to the terminal 42a-2 and the potential applied to the terminal 43a-1.
  • the coefficient a can take a value of 15 to 20 as an example.
  • the distance L may be a value larger than the value obtained by multiplying the potential difference V to the power of (1/2) by the coefficient a, as shown in equation (1).
  • the wiring board 21a of the first embodiment it is possible to prevent the occurrence of ion migration by preventing an influence between a low potential terminal and a high potential difference terminal. Also, the wiring substrate 21a and the chip 22 can be miniaturized, and the semiconductor device 11 including them can also be miniaturized.
  • FIG. 4 is a diagram showing a configuration example of the openings 32 and 33 in the second embodiment.
  • the opening 32b and the terminals 42b-1 to 42b-7 formed in the opening 32b are identical to the opening 32a and the terminal 42a-1 formed in the opening 32a in the first embodiment shown in FIG. 42a-7 have the same configuration.
  • the terminals 42b-1 to 42b-7 are arranged in the opening 32b so that the lead lines are staggered.
  • the opening 32b shown in FIG. 4 is composed of an opening 32b-1, an opening 32b-2, and an opening 32b-3. 43b-3 are arranged. In the configuration example shown in FIG. 4, one opening 32b is formed for one terminal 43b.
  • the terminals 42b-2 and 43b-1 are arranged at positions separated by the distance L, for example. That is, instead of arranging the solder resist film 34 directly with a straight line distance, an opening in the solder resist film 34, in this case, an opening from the position P3 to the position P4 of the opening 33b is provided in the middle. ing.
  • the terminals 42b-4 and 43b-2, and the terminals 42b-6 and 43b-3 are also arranged at positions separated by a distance L, respectively.
  • the terminals that are close to each other in the linear distance are not directly arranged via the solder resist film 34 in the linear distance, but are arranged in the middle.
  • An opening of the solder resist film 34 is provided in the .
  • the wiring substrate 21b in the second embodiment it is possible to prevent an influence between a low potential terminal and a terminal having a high potential difference with respect to the low potential terminal, and suppress the occurrence of ion migration.
  • the wiring substrate 21b and the chip 22 can be miniaturized, and the semiconductor device 11 including them can also be miniaturized.
  • FIG. 5 is a diagram showing a configuration example of the openings 32 and 33 in the third embodiment.
  • the opening 32c and the terminals 42c-1 to 42c-7 formed in the opening 32c are different from the terminal 42a in the first embodiment and the terminal 42a in the second embodiment in that the lead wires are arranged in the same direction. terminal 42b in the form of .
  • the lead wire is arranged at the position P12 on the side where the opening 33c is formed in the opening 32c opened from the position P11 to the position P12.
  • the direction of arrangement of the lead wires of the plurality of terminals 42c arranged in the opening 32c may be the same direction.
  • Terminals 43c may be provided by the number of bonding wires 31 set to a high potential. As shown in FIG. 5, if one bonding wire 31 is set to a high potential, one terminal 43c and an opening 33c may be formed.
  • a large opening 32c is formed and a plurality of terminals 43c are arranged as shown in FIG. It can also be configured as By combining the third embodiment shown in FIG. 5 and the second embodiment shown in FIG. 4, as shown in FIG. may be arranged.
  • the terminals 42c-2 and 43c are arranged at positions separated by the distance L.
  • the distance L is the distance from the position P13 to the position P14 of the opening 33c.
  • the opening of the solder-resist film 34 in this case, the opening 33c from the position P13 to the position P14 is not arranged directly through the solder-resist film 34 at a straight line distance. It is configured to have an opening.
  • the wiring board 21c In the wiring board 21c according to the third embodiment as well, it is possible to prevent an influence between a low potential terminal and a terminal having a high potential difference with respect to the low potential terminal, thereby suppressing the occurrence of ion migration. . Also, the wiring substrate 21c and the chip 22 can be miniaturized, and the semiconductor device 11 including them can also be miniaturized.
  • FIG. 6 is a diagram showing a configuration example of the openings 32 and 33 in the fourth embodiment.
  • the opening 32d and the terminals 42d-1 to 42d-7 formed in the opening 32d are similar to the terminal 42c in the third embodiment in that the lead wires are arranged in the same direction. , the orientation is different.
  • the terminal 42d in the fourth embodiment has an opening 32d that extends from position P21 to position P23. there is
  • the lead wires of the plurality of terminals 42d arranged in the opening 32d may be arranged in the same direction.
  • terminals 42d-2 and 43d are arranged at positions separated by the distance L.
  • a terminal 42d-2 and a terminal 43d are arranged on the straight line A shown in FIG.
  • the tip of the lead wire of the terminal 42d-2 is located at position P21, and the tip opposite to the lead wire is located at position P22.
  • a distance L is defined as the distance from the position P22 of the tip of the terminal 43d-1 to the position P23.
  • a solder resist film 34 is formed from position P22 to position P23.
  • the opening 33d is opened from the position P24 to the position P25, and the terminal 43d is arranged in the opened area.
  • the tip of the terminal 43d is positioned at the position P24, and the tip of the lead wire of the terminal 43d is positioned at the position P25.
  • the opening 33d and the terminal 43d are formed to have sizes that match the width of the opening 33d and the length of the terminal 43d.
  • the distance L is provided on the opening 32d side.
  • the terminals 42d-2 and 43d are separated by a distance It is located at a distance of L.
  • the terminal 42d-2 and the terminal 43d are not arranged directly across the solder-resist film 34 at a straight line distance, but are separated from the opening of the solder-resist film 34, in this case, from the position P22 of the opening 32d. It is configured such that an opening is provided up to the position P23.
  • the wiring substrate 21d in the fourth embodiment it is possible to prevent an influence between a low potential terminal and a high potential difference terminal, and suppress ion migration.
  • the wiring board 21d and the chip 22 can be miniaturized, and the semiconductor device 11 including them can also be miniaturized.
  • FIG. 7 is a diagram showing a configuration example of the openings 32 and 33 in the fifth embodiment.
  • the openings 32e and the terminals 42e-1 to 42e-7 formed in the openings 32e are arranged so that the lead wires are staggered.
  • the terminals 42e-2 and 43e are arranged at positions separated by the distance L, for example.
  • a terminal 42e-2 and a terminal 43e are arranged on the straight line A shown in FIG.
  • the tip of the lead wire of the terminal 42e-2 is positioned at position P31, and the tip opposite to the lead wire is positioned at position P32.
  • the distance from the position P32 of the tip of the terminal 42e-2 to the position P33 is the distance L1.
  • a solder resist film 34 is formed from position P33 to position P34.
  • the opening 33e is open from position P34 to position P36.
  • the tip of the terminal 43e is positioned at a position P35, and the tip of the lead wire of the terminal 43e is positioned at a position P36.
  • the distance from the position P35 of the tip of the terminal 43e to the position P34 is the distance L2.
  • the distance L1 is provided on the side of the opening 32e, and the distance L2 is provided on the side of the opening 33e.
  • the distance L is also provided in the example shown in FIG.
  • the terminals 42e-2 and 43d are They are arranged at positions separated by a distance L.
  • the terminals 42e-2 and 43e are not arranged directly across the solder-resist film 34 at a straight line distance, but are separated from the opening of the solder-resist film 34, in this case, from the position P32 of the opening 32e. It is configured to have an opening that is the sum of the opening up to the position P33 and the opening from the position P34 to the position P35 of the opening 33e.
  • the wiring board 21e In the wiring board 21e according to the fifth embodiment as well, it is possible to prevent an influence between a low potential terminal and a terminal having a high potential difference with respect to the low potential terminal, thereby suppressing the occurrence of ion migration. . Also, the wiring board 21e and the chip 22 can be miniaturized, and the semiconductor device 11 including them can also be miniaturized.
  • FIG. 8 is a diagram showing a configuration example of the openings 32 and 33 in the sixth embodiment.
  • terminals 42 and 43 in the first to fifth embodiments have been described as examples of terminals with lead wires, terminals without lead wires are applied to the present embodiment. You can also In the example shown in FIG. 8, the terminal 43f is a terminal without a lead wire.
  • the terminal 43f is formed in a rectangular shape in the central portion of the opening 33f.
  • the terminal 43f has no portion in contact with the solder-resist film 34, and the solder-resist film 34 is entirely open around the terminal 43f.
  • Such terminals 43f can be applied to the terminals 43 in the first to fifth embodiments.
  • terminals 42f-1 to 42f-7 arranged in the opening 32f are illustrated as terminals in which lead wires are formed. 42f-7 may also have a configuration similar to that of terminal 43f. Also, the terminal 42 in the first to fifth embodiments may have a shape without a lead-out line, like the terminal 43f.
  • the semiconductor device 11 having any one of the wiring substrates 21 in the first to eighth embodiments can be applied to an imaging element.
  • the semiconductor device 11 is composed of a wiring board 21 and a chip 22 .
  • a chip 22 is arranged on a wiring board 21 that constitutes the semiconductor device 11 .
  • the semiconductor device 11 can be used as an imaging device.
  • the image sensor 22 can be a CMOS (Complementary Metal Oxide Semiconductor) image sensor or a CCD (Charge Coupled Device) image sensor.
  • the semiconductor device 11 including the image sensor 22 can also be configured as a semiconductor package (PKG).
  • FIG. 9 is a cross-sectional view showing a configuration example of a semiconductor package 101 having a hollow structure.
  • the image sensor 22 arranged on the wiring board 21 is positioned to be included in the spacer 111 .
  • a semiconductor device 11 including a wiring board 21 and an image sensor 22 is a semiconductor device 11 to which any one of the first to eighth embodiments is applied.
  • the spacer 111 is arranged on the wiring board 21 .
  • a cover glass 113 is fixed onto the spacer 111 via an adhesive 112 .
  • Image sensor 22 is arranged in a space surrounded by wiring board 21 , spacer 111 , and cover glass 113 .
  • a solder ball 114 is formed on the lower portion of the wiring board 21 .
  • the solder balls 114 are connected to the image sensor 22 via bonding wires 31 .
  • the solder balls 114 are used when connecting to a substrate (not shown) or the like.
  • the present technology can be applied to an imaging device, and can also be applied to cases where the imaging device is configured as a semiconductor package.
  • Organic substrates are sometimes used in semiconductor packages, but organic substrates can cause ion migration, and if no countermeasures are taken, ion migration may occur and malfunction may occur. .
  • FIG. 9 shows the case where this technology is applied to a semiconductor package having a hollow structure
  • this technology can also be applied to a resin-sealed semiconductor package.
  • FIG. 10 is a diagram showing a configuration example when the present technology is applied to a resin-sealed semiconductor package.
  • the semiconductor package 131 shown in FIG. 10 differs from the semiconductor package 101 shown in FIG. Other points are configured similarly.
  • a semiconductor package using an organic substrate on which a chip with a high potential difference is mounted can satisfy the required quality.
  • a semiconductor package mounted on a vehicle tends to have a large number of terminals arranged with terminals with a high potential difference, and the environment in which the semiconductor package is used may become hot and humid.
  • a semiconductor package including the semiconductor device 11 to which the present technology is applied can satisfy the quality required for such a semiconductor package mounted on a vehicle.
  • the size of the semiconductor device 11 can be reduced.
  • the size of the semiconductor package including the semiconductor device 11 can also be reduced.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is implemented as a device mounted on any type of moving object such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 11 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an exterior information detection unit 12030, an interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging unit 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061 a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 12 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 has imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 12 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the collision is possible via the audio speaker 12061 and the display unit 12062. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the present technology can also take the following configuration.
  • a chip a wiring board; a wire connecting the chip and the wiring substrate, A semiconductor device, wherein a first opening and a second opening to which the wire is connected are formed in at least one side of the wiring substrate, which is a surface of the wiring substrate on which an insulating film is formed.
  • a first terminal formed in the first opening and a second terminal formed in the second opening are arranged at positions separated by a predetermined distance in the opening.
  • the semiconductor device according to (1) On a straight line on which the first terminal and the second terminal are arranged, the distance between the first terminal and the second terminal is the distance between the first terminal and the second terminal.
  • the semiconductor device according to (2) which is separated by the predetermined distance except for the distance of the insulating film therebetween.
  • the wire set to a low potential is connected to the first terminal, and the wire set to a high potential with respect to the low potential is connected to the second terminal.
  • the semiconductor device according to (5), wherein the coefficient is 15 to 20.
  • the semiconductor device according to any one of (2) to (6), wherein the predetermined distance is provided within the first opening.
  • the predetermined distance is a distance obtained by adding a first distance provided in the first opening and a second distance provided in the second opening.
  • the semiconductor device according to any one of 6).
  • the first terminal has a lead wire, and is arranged in the first opening so that the lead wire is oriented in the direction in which the second opening is positioned.
  • the semiconductor device according to any one of 9).
  • the first terminal has a lead wire, and is arranged in the first opening such that the direction of the lead wire is opposite to the direction of the second opening.
  • (13) The semiconductor device according to any one of (2) to (12), wherein one second terminal is formed in the second opening.
  • (15) The semiconductor device according to any one of (1) to (14), wherein the chip is an image sensor.
  • the imaging device according to (16) above which is a semiconductor package with a hollow structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Wire Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本技術は、電位差のある端子を含む端子を複数配置しても、小型化を妨げない構成とすることができるようにする半導体装置、撮像装置に関する。 チップと、配線基板と、チップと配線基板を接続するワイヤとを備え、配線基板の絶縁膜が形成されている面であり、配線基板の少なくとも一辺に、ワイヤが接続される第１の開口部と第２の開口部が形成されている。第１の開口部に形成されている第１の端子と、第２の開口部に形成されている第２の端子は、開口部において所定の距離だけ離れた位置に配置されている。本技術は、配線基板とチップをボンディングワイヤで接続する、例えば撮像装置に適用できる。

Description

半導体装置、撮像装置
　本技術は、半導体装置、撮像装置に関し、例えば、チップと配線基板とを含む半導体装置を小型化するのに用いて好適な半導体装置、撮像装置に関する。
　所定のチップを含む半導体装置を小型化することが望まれている。例えば特許文献１には、電極パッドを千鳥状に配列することで半導体装置を小型化することが提案されている。
特開平5-308137号公報
　半導体装置に対して、電位差がある端子を配置し、かつ多くの端子を配置できるようにすることが望まれている。端子数が多くなっても小型化できるようにすることも望まれている。
　本技術は、このような状況に鑑みてなされたものであり、電位差のある端子を含む多くの端子を配置でき、小型化することができるようにするものである。
　本技術の一側面の半導体装置は、チップと、配線基板と、前記チップと前記配線基板を接続するワイヤとを備え、前記配線基板の絶縁膜が形成されている面であり、前記配線基板の少なくとも一辺に、前記ワイヤが接続される第１の開口部と第２の開口部が形成されている半導体装置である。
　本技術の一側面の撮像装置は、イメージセンサのチップと、配線基板と、前記チップと前記配線基板を接続するワイヤとを備え、前記配線基板の絶縁膜が形成されている面であり、前記配線基板の少なくとも一辺に、前記ワイヤが接続される開口部が少なくとも２箇所形成されている撮像装置である。
　本技術の一側面の半導体装置においては、チップと、配線基板と、前記チップと前記配線基板を接続するワイヤとが備えられ、前記配線基板の絶縁膜が形成されている面であり、前記配線基板の少なくとも一辺に、前記ワイヤが接続される第１の開口部と第２の開口部が形成されている。
　本技術の一側面の撮像装置においては、イメージセンサのチップと、配線基板と、前記チップと前記配線基板を接続するワイヤとが備えられ、前記配線基板の絶縁膜が形成されている面であり、前記配線基板の少なくとも一辺に、前記ワイヤが接続される開口部が少なくとも２箇所形成されている。
本技術を適用した半導体装置の一実施の形態の構成を示す図である。 半導体装置の構成例を示す図である。 開口部に関する第１の実施の形態について説明するための図である。 開口部に関する第２の実施の形態について説明するための図である。 開口部に関する第３の実施の形態について説明するための図である。 開口部に関する第４の実施の形態について説明するための図である。 開口部に関する第５の実施の形態について説明するための図である。 開口部に関する第６の実施の形態について説明するための図である。 半導体パッケージの構成例を示す図である。 半導体パッケージの他の構成例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
　＜半導体基板の構成例＞
　図１、図２は、本技術を適用した半導体装置の一実施の形態の構成例を示す図である。図１は、半導体装置１１を上側からみたときの図であり、図２は、半導体装置１１を斜め上側から見たときの図である。
　半導体装置１１は、配線基板２１とチップ２２から構成される。半導体装置１１を構成する配線基板２１上には、チップ２２が配置されている。
　配線基板２１とチップ２２には、複数の配線が接続されている。ここでは配線をボンディングワイヤであるとして説明を続ける。チップ２２は、複数のボンディングワイヤ３１により配線基板２１と電気的に接続されている。ボンディングワイヤ３１には、チップ２２で処理された信号等を、配線基板２１に設けられた後段の制御部などに出力するためボンディングワイヤや、電源電圧を供給するボンディングワイヤや、接地されているボンディングワイヤなどが含まれる。
　ボンディングワイヤ３１は、チップ２２の４辺に設けられている。配線基板２１の表面には、絶縁膜として機能するソルダーレジスト膜３４が形成されている。そのソルダーレジスト膜３４の一部に設けられている開口部３２－１乃至３２－４、開口部３３に、ボンディングワイヤ３１が接続されている。
　図１を参照するに、開口部３２－１は、チップ２２の図中右辺側に形成され、開口部３２－２は、チップ２２の図中下辺側に形成され、開口部３２－３は、チップ２２の図中左辺側に形成され、開口部３２－４は、チップ２２の図中上辺側に形成されている。チップ２２の図中右側には、開口部３２－１と並ぶように開口部３３も形成されている。
　以下の説明において、開口部３２－１乃至３２－４を、個々に区別する必要が無い場合、単に、開口部３２と記述する。他の部分も同様に記載する。
　チップ２２の右辺側には、開口部３２と開口部３３が形成され、それぞれの開口部に、ボンディングワイヤ３１が接続されている。例えば、開口部３２に接続されるボンディングワイヤ３１は、低電位の端子とし、開口部３３に接続されるボンディングワイヤ３１は、高電位の端子とするといったように、電位によりボンディングワイヤ３１の接続先を割り振ることができる構造とすることができる。
　ここで、低電位の端子、高電位の端子といった記載を行うが、低電位の端子に対して、高電位差の端子という言う意味であり、相対的な電位であるとする。例えば、一方を低電位としたとき、その低電位に対して高電位であれば、高電位と記載し、一方の電位を高電位としたとき、その高電位に対して低電位であれば、低電位と記載する。
　図１、図２では、開口部３３は、チップ２２の右辺側にのみ形成されている例を示したが他の辺にも形成される構成とすることもできる。すなわち、開口部３３は、右辺側、下辺側、左辺側、上辺側の少なくとも１辺側に形成され、２辺、３辺、４辺にそれぞれ形成されている構成としても良い。
　＜開口部の第１の実施の形態＞
　以下に、開口部３２と開口部３３の構成について説明を加える。図３は、第１の実施の形態における開口部３２ａ、開口部３３ａの構成例を示す図である。図３以降の説明においては、配線基板２１ａの開口部３２ａと開口部３３ａが配置されている領域を拡大した図を示し、説明を行う。
　開口部３２ａは、配線基板２１ａ上に塗布されているソルダーレジスト膜３４の位置Ｐ１から位置Ｐ２まで開口された状態で設けられている。開口部３２ａは、ソルダーレジスト膜３４が形成されていない領域である。開口部３３ａは、位置Ｐ３から位置Ｐ５まで開口された状態で設けられている。位置Ｐ１乃至Ｐ５は、配線基板２１ａの中心に近い側から順に位置Ｐ１、位置Ｐ２、位置Ｐ３、位置Ｐ４、位置Ｐ５の順であるとする。
　開口部３２ａには、端子４２ａ－１乃至４２ａ－７が配置されている。端子４２ａ－１乃至４２ａ－７のそれぞれは、四角形状の部分に引き出し線が形成されている形状とされている。開口部３２ａに配置されている端子４２ａ－１乃至４２ａ－７は、引き出し線の位置（引き出し線の方向）が互い違いになるように配置されている。
　端子４２ａ－１は、引き出し線が、位置Ｐ１側にあり、端子４２ａ－１の隣にある端子４２ａ－２は、引き出し線が、位置Ｐ２側にある。端子４２ａ－２の隣にある端子４２ａ－３は、引き出し線が、位置Ｐ１側にある。このように、端子４２ａの引き出し線が、隣り合う端子同士で、互いに異なる方向に向くように端子４２ａは配置されている。
　開口部３３ａには、端子４３ａ－１乃至４３ａ―３が配置されている。端子４３ａ－１乃至４３ａ―３も、引き出し線を備える形状とされている。端子４３ａの引き出し線は、位置Ｐ５側に設けられている。
　開口部３２ａに配置されている端子４２ａには、低電位に設定されているボンディングワイヤ３１が接続され、開口部３３ａに配置されている端子４３ａには、高電位に設定されているボンディングワイヤ３１が接続されるように構成することができる。
　仮に、低電位のボンディングワイヤ３１が接続される端子と、高電位のボンディングワイヤ３１が接続される端子が、近い位置に配置されている場合、互いに悪影響を及ぼす可能性がある。よって、通常、低電位の端子と高電位の端子（低電位の端子とそれに対して高電位差の端子）は、所定の距離だけ離して配置され、影響が及ばないように構成される。しかしながら、電位差がある端子同士を所定の距離だけ離して配置する必要がある、すなわち、端子間の距離を長く取る必要があるため、配線基板２１ａやチップ２２のサイズが大きくなり、半導体装置１１を小型化することが難しくなる可能性があった。
　端子数が多くなり、さらに端子間の距離を長く取る構成とすると、サイズがより大きくなってしまう可能性が高くなる。サイズが大きくならないようにすると、必要とされる端子を配置仕切れない可能性がある。
　図３に示した配線基板２１ａのように、開口部３２ａと開口部３３ａを設け、低電位の端子とそれに対して高電位差の端子を分けることで、電位差による影響を及ぼさない端子間の距離を確保することができる。よって、配線基板２１ａやチップ２２を小型化することができ、半導体装置１１を小型化することができる。端子数が多くなっても、電位差による影響を受けない端子の配置を実現した状態で、小型化することができる。
　図３に示した構成は、イオンマイグレーションによるリスクを下げることができる構成となっている。イオンマイグレーションとは、例えば、水分(湿度)が多い環境下に配線基板が設置されている状態において、電圧を印加すると、配線パターンの陽極の金属がイオン化して対向する陰極に移動し、再び陰極で金属として生成される現象である。陰極で生成された金属が成長すると、絶縁不良となり、配線パターン間が短絡してしまう可能性があるため、イオンマイグレーションが起きないように構成されているのが好ましい。
　開口部３２ａと開口部３３ａにそれぞれ配置される端子４２ａと端子４３ａとの間には、電位差があるため、上記した陽極と陰極に相当する端子となり、イオンマイグレーションが発生する可能性がある。
　図３に示した配線基板２１ａにおいては、開口部３３ａの位置Ｐ３から端子４３ａの先端の位置Ｐ４まで距離Ｌだけあるように構成されている。この距離Ｌだけ開口部を設けることで、イオンマイグレーションの発生を抑制することができる。
　図３に示した直線Ａ上には、端子４２ａ－２と端子４３ａ－１が配置されている。端子４２ａ－２の引き出し線の先端は、位置Ｐ２に位置する。位置Ｐ２から位置Ｐ３まではソルダーレジスト膜３４が形成されている。位置Ｐ３から、端子４３ａ－１の先端の位置Ｐ４までの距離は距離Ｌである。このような関係は、ソルダーレジスト膜３４が形成されている位置Ｐ２から位置Ｐ３を除外して考えた場合、換言すれば、開口部の領域だけで考えた場合、端子４２ａ－２と端子４３ａ－１は、距離Ｌだけ離れた位置にあるといえる。
　換言すれば、端子４２ａ－２と端子４３ａ－１は、直線距離でダイレクトにソルダーレジスト膜３４を介した配置とせずに、途中にソルダーレジスト膜３４の開口部、この場合、開口部３３ａの位置Ｐ３から位置Ｐ４までの開口部を設ける構成とされている。
　このように端子４２ａと端子４３ａとの間に、距離Ｌとなるソルダーレジスト膜３４の開口部を設けることでイオンマイグレーションの発生を防ぐことができる。
　本出願人は、この距離Ｌを、以下の条件式（１）を満たす距離とすることで、イオンマイグレーションの発生を抑制することができることを確認している。
　距離Ｌ≧係数ａ×電位差Ｖ＾（１／２）　・・・（１）
　式（１）において、距離Ｌの単位は［ｕｍ］であり、電位差Ｖの単位は［Ｖ］である。電位差Ｖは、上記した例では、端子４２ａ－２にかかる電位と端子４３ａ－１にかかる電位との差となる。係数ａは一例として１５乃至２０の値とすることができる。距離Ｌは、式（１）に示したように、係数ａに、電位差Ｖを（１／２）乗した値を乗算した値よりも大きい値であれば良い。
　第１の実施の形態における配線基板２１ａによれば、低電位の端子とそれに対して高電位差の端子間で、影響を及ぼすようなことを防ぎ、イオンマイグレーションの発生を抑制することができる。また、配線基板２１ａやチップ２２を小型化することもでき、それらを含む半導体装置１１を小型化することもできる。
　＜開口部の第２の実施の形態＞
　図４は、開口部３２、開口部３３の第２の実施の形態における構成例を示す図である。
　開口部３２ｂと開口部３２ｂに形成されている端子４２ｂ－１乃至４２ｂ－７は、図３に示した第１の実施の形態における開口部３２ａと開口部３２ａに形成されている端子４２ａ－１乃至４２ａ－７と同じ構成とされている。すなわち、開口部３２ｂには、引き出し線が互い違いになるように、端子４２ｂ－１乃至４２ｂ－７が配置されている。
　図４に示した開口部３２ｂは、開口部３２ｂ－１、開口部３２ｂ－２、開口部３２ｂ－３から構成され、それぞれの開口部３２ｂには、端子４３ｂ－１、端子４３ｂ－２、端子４３ｂ－３が配置されている。図４に示した構成例では、１つの端子４３ｂに対して１つの開口部３２ｂが形成されている。
　図４に示した構成においても、例えば、端子４２ｂ－２と端子４３ｂ－１は、距離Ｌだけ離れた位置に配置されている。すなわち、直線距離でダイレクトにソルダーレジスト膜３４を介した配置とせずに、途中にソルダーレジスト膜３４の開口部、この場合、開口部３３ｂの位置Ｐ３から位置Ｐ４までの開口部を設ける構成とされている。
　端子４２ｂ－４と端子４３ｂ－２、端子４２ｂ－６と端子４３ｂ－３もそれぞれ距離Ｌだけ離れた位置に配置されている。開口部３２ｂに配置されている端子４２ｂと開口部３３ｂに配置されている端子４３ｂのうち、直線距離で近い端子同士は、直線距離でダイレクトにソルダーレジスト膜３４を介した配置とせずに、途中にソルダーレジスト膜３４の開口部が設けられた構成とされている。
　第２の実施の形態における配線基板２１ｂおいても、低電位の端子とそれに対して高電位差の端子との間で、影響を及ぼすようなことを防ぎ、イオンマイグレーションの発生を抑制することができる。また、配線基板２１ｂやチップ２２を小型化することもでき、それらを含む半導体装置１１を小型化することもできる。
　＜開口部の第３の実施の形態＞
　図５は、開口部３２、開口部３３の第３の実施の形態における構成例を示す図である。
　開口部３２ｃと、開口部３２ｃに形成されている端子４２ｃ－１乃至４２ｃ－７は、引き出し線が同一方向に配置されている点が、第１の実施の形態における端子４２ａや第２の実施の形態における端子４２ｂと異なる。第３の実施の形態における端子４２ｃは、位置Ｐ１１から位置Ｐ１２まで開口されている開口部３２ｃにおいて、開口部３３ｃが形成されている側の位置Ｐ１２に、引き出し線が配置されている。
　このように、開口部３２ｃに配置される複数の端子４２ｃの引き出し線の配置方向は、同一方向であっても良い。
　図５に示した配線基板２１ｃには、開口部３２ｃが１つ形成され、１つの端子４３ｃが配置されている例を示した。端子４３ｃは、高電位に設定されるボンディングワイヤ３１の数だけ設けられていれば良い。図５に示したように、仮に高電位に設定されるボンディングワイヤ３１が１つである場合、１つの端子４３ｃが形成され、開口部３３ｃが形成されている構成とすることもできる。
　図５に示した第３の実施の形態と図３に示した第１の実施の形態を組み合わせ、図３に示したように開口部３２ｃを大きく形成し、複数の端子４３ｃが配置されているように構成することもできる。図５に示した第３の実施の形態と図４に示した第２の実施の形態を組み合わせ、図４に示したように複数の開口部３２ｃと、その開口部３２ｃ内に１つの端子４３ｃが配置されているようにしても良い。
　以下の説明においても、１つの開口部３３内に１つの端子４３が形成されている場合を示して説明を行うが、第１の実施の形態や第２の実施の形態と組み合わせた構成とすることができる。
　図５に示した構成においても、端子４２ｃ－２と端子４３ｃは、距離Ｌだけ離れた位置に配置されている。距離Ｌは、開口部３３ｃの位置Ｐ１３から位置Ｐ１４までの距離である。
　図５に示した構成においても、直線距離でダイレクトにソルダーレジスト膜３４を介した配置とせずに、途中にソルダーレジスト膜３４の開口部、この場合、開口部３３ｃの位置Ｐ１３から位置Ｐ１４までの開口部が設けられた構成とされている。
　第３の実施の形態における配線基板２１ｃおいても、低電位の端子とそれに対して高電位差の端子との間で、影響を及ぼすようなことを防ぎ、イオンマイグレーションの発生を抑制することができる。また、配線基板２１ｃやチップ２２を小型化することもでき、それらを含む半導体装置１１を小型化することもできる。
　＜開口部の第４の実施の形態＞
　図６は、開口部３２、開口部３３の第４の実施の形態における構成例を示す図である。
　開口部３２ｄと、開口部３２ｄに形成されている端子４２ｄ－１乃至４２ｄ－７は、引き出し線が同一方向に配置されている点は、第３の実施の形態における端子４２ｃと同様であるが、その向きが異なる。
　第４の実施の形態における端子４２ｄは、位置Ｐ２１から位置Ｐ２３まで開口されている開口部３２ｄにおいて、開口部３３ｄが形成されている側とは逆側の位置Ｐ２１に、引き出し線が配置されている。
　このように、開口部３２ｄに配置される複数の端子４２ｄの引き出し線の配置方向は、同一方向であっても良い。
　図６に示した配線基板２１ｄには、開口部３２ｄが１つ形成され、１つの端子４３ｄが配置されている例を示している。
　図６に示した構成においても、端子４２ｄ－２と端子４３ｄは、距離Ｌだけ離れた位置に配置されている。図６に示した直線Ａ上には、端子４２ｄ－２と端子４３ｄが配置されている。
　端子４２ｄ－２の引き出し線の先端は、位置Ｐ２１に位置し、引き出し線と反対側の先端は、位置Ｐ２２に位置する。端子４３ｄ－１の先端の位置Ｐ２２から、位置Ｐ２３までの距離が、距離Ｌとされている。位置Ｐ２２から位置Ｐ２３まではソルダーレジスト膜３４が形成されている。
　一方で、開口部３３ｄは、位置Ｐ２４から位置Ｐ２５まで開口され、その開口されている領域に端子４３ｄが配置されている。端子４３ｄの先端は、位置Ｐ２４に位置し、端子４３ｄの引き出し線の先端は位置Ｐ２５に位置している。図６に示した例では、開口部３３ｄの幅と端子４３ｄの長さが一致する大きさで開口部３３ｄと端子４３ｄがそれぞれ形成されている。
　図６に示した例では、開口部３２ｄ側に、距離Ｌが設けられてる。ソルダーレジスト膜３４が形成されている位置Ｐ２３から位置Ｐ２４を除外して考えた場合、換言すれば開口部３２ｄと開口部３３ｄの領域のみで考えた場合、端子４２ｄ－２と端子４３ｄは、距離Ｌだけ離れた位置にある。
　換言すれば、端子４２ｄ－２と端子４３ｄは、直線距離でダイレクトにソルダーレジスト膜３４を介した配置とせずに、途中にソルダーレジスト膜３４の開口部、この場合、開口部３２ｄの位置Ｐ２２から位置Ｐ２３までの開口部が設けられた構成とされている。
　第４の実施の形態における配線基板２１ｄおいても、低電位の端子とそれに対して高電位差の端子との間で、影響を及ぼすようなことを防ぎ、イオンマイグレーションの発生を抑制することができる。また、配線基板２１ｄやチップ２２を小型化することもでき、それらを含む半導体装置１１を小型化することもできる。
　＜開口部の第５の実施の形態＞
　図７は、開口部３２、開口部３３の第５の実施の形態における構成例を示す図である。
　開口部３２ｅと、開口部３２ｅに形成されている端子４２ｅ－１乃至４２ｅ－７は、引き出し線が互い違いになるように配置されている。
　図７に示した構成においても、例えば、端子４２ｅ－２と端子４３ｅは、距離Ｌだけ離れた位置に配置されている。図７に示した直線Ａ上には、端子４２ｅ－２と端子４３ｅが配置されている。端子４２ｅ－２の引き出し線の先端は、位置Ｐ３１に位置し、引き出し線と反対側の先端は、位置Ｐ３２に位置する。端子４２ｅ－２の先端の位置Ｐ３２から位置Ｐ３３までの距離は距離Ｌ１とされている。位置Ｐ３３から位置Ｐ３４まではソルダーレジスト膜３４が形成されている。
　一方で、開口部３３ｅは、位置Ｐ３４から位置Ｐ３６まで開口されている。端子４３ｅの先端は、位置Ｐ３５に位置し、端子４３ｅの引き出し線の先端は位置Ｐ３６に位置している。端子４３ｅの先端の位置Ｐ３５から位置Ｐ３４までの距離は距離Ｌ２とされている。
　図７に示した例では、開口部３２ｅ側に、距離Ｌ１が設けられ、開口部３３ｅ側に、距離Ｌ２が設けられている。上述した実施の形態における距離Ｌに該当する距離Ｌは、距離Ｌ１と距離Ｌ２を加算した距離となる。すなわち、距離Ｌ＝距離Ｌ１＋距離Ｌ２である。
　図７に示した例でも、距離Ｌが設けられてる。ソルダーレジスト膜３４が形成されている位置Ｐ３３から位置Ｐ３４を除外して考えた場合、換言すれば、開口部３２ｅと開口部３３ｅの領域だけで考えた場合、端子４２ｅ－２と端子４３ｄは、距離Ｌだけ離れた位置に配置されている。
　換言すれば、端子４２ｅ－２と端子４３ｅは、直線距離でダイレクトにソルダーレジスト膜３４を介した配置とせずに、途中にソルダーレジスト膜３４の開口部、この場合、開口部３２ｅの位置Ｐ３２から位置Ｐ３３までの開口部と、開口部３３ｅの位置Ｐ３４から位置Ｐ３５までの開口部を加算した開口部が設けられている構成とされている。
　第５の実施の形態における配線基板２１ｅおいても、低電位の端子とそれに対して高電位差の端子との間で、影響を及ぼすようなことを防ぎ、イオンマイグレーションの発生を抑制することができる。また、配線基板２１ｅやチップ２２を小型化することもでき、それらを含む半導体装置１１を小型化することもできる。
　＜開口部の第６の実施の形態＞
　図８は、開口部３２、開口部３３の第６の実施の形態における構成例を示す図である。
　第１乃至第５の実施の形態における端子４２や端子４３は、引き出し線が形成されている端子を例に挙げて説明したが、引き出し線が形成されていない端子を、本実施の形態に適用することもできる。図８に示した例では、端子４３ｆは引き出し線を有しない端子とされている。
　端子４３ｆは、開口部３３ｆの中央部分に四角形状で形成されている。端子４３ｆは、ソルダーレジスト膜３４と接する部分がなく、端子４３ｆの周りは全てソルダーレジスト膜３４が開口されている領域とされている。このような端子４３ｆは、第１乃至第５の実施の形態における端子４３に対して適用することができる。
　図８に示した例では、開口部３２ｆに配置されている端子４２ｆ－１乃至４２ｆ－７は、引き出し線が形成されている端子を例に挙げて図示しているが、端子４２ｆ－１乃至４２ｆ－７も、端子４３ｆと同様の構成としても良い。また第１乃至第５の実施の形態における端子４２に対して、端子４３ｆと同じく引き出し線がない形状を適用することもできる。
　＜撮像素子の構成＞
　第１乃至第８の実施の形態における配線基板２１のいずれかを有する半導体装置１１は、撮像素子に適用できる。
　図１を再度参照する。半導体装置１１は、配線基板２１、チップ２２から構成される。半導体装置１１を構成する配線基板２１上には、チップ２２が配置されている。このチップ２２を、イメージセンサ（以下、イメージセンサ２２と記述する）とすることで、半導体装置１１を撮像素子として用いることができる。
　イメージセンサ２２は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサやCCD（Charge Coupled Device）イメージセンサとすることができる。イメージセンサ２２を備える半導体装置１１を半導体パッケージ（ＰＫＧ）として構成することもできる。図９は、中空構造の半導体パッケージ１０１の構成例を示す断面図である。
　配線基板２１上に配置されたイメージセンサ２２は、スペーサ１１１に内包される位置にある。配線基板２１とイメージセンサ２２を含む半導体装置１１は、第１乃至第８の実施の形態のいずれかの実施の形態が適用された半導体装置１１である。
　スペーサ１１１は、配線基板２１上に配置されている。スペーサ１１１上には、接着剤１１２を介してカバーガラス１１３が固定されている。イメージセンサ２２は、配線基板２１、スペーサ１１１、およびカバーガラス１１３で囲まれた空間に配置されている。
　配線基板２１の下部にハンダボール１１４が形成されている。このハンダボール１１４は、ボンディングワイヤ３１を介して、イメージセンサ２２と接続されている。ハンダボール１１４は、図示していない基板などと接続されるときに用いられる。
　このように本技術は、撮像装置に適用でき、撮像装置を半導体パッケージとして構成したような場合にも適用できる。半導体パッケージには、有機基板が用いられることがあるが、有機基板はイオンマイグレーションが発生する可能性があり、何らかの対策がされていないとイオンマイグレーションが発生し、動作不良が発生する可能性がある。
　しかしながら、上記したように、本実施の形態によれば、イオンマイグレーションの発生を抑制できる構造のため、有機基板を用いた場合であっても、イオンマイグレーションの発生を抑制できる。
　図９では、中空構造を有する半導体パッケージに対して本技術を適用した場合を示したが、樹脂封止された半導体パッケージに対して本技術を適用することもできる。図１０は、樹脂封止された半導体パッケージに本技術を適用した場合の構成例を示す図である。
　図１０に示した半導体パッケージ１３１は、配線基板２１上に配置されたイメージセンサ２２の周囲に、樹脂１２１が充填された構成とされている点が、図９に示した半導体パッケージ１０１と異なり、他の点は同様に構成されている。
　樹脂封止された半導体パッケージ１３１においても本技術を適用することで、イオンマイグレーションの発生を抑制した撮像装置を実現することができる。
　本技術によれば、高い電位差を有するチップを搭載した有機基板を用いた半導体パッケージにおいても、所定の品質を満たすことができる。例えば、車載に搭載される半導体パッケージは、高い電位差の端子が配置され、端子数も多くなる傾向にあり、また使用される環境も高温、高湿になる可能性がある。本技術を適用した半導体装置１１を含む半導体パッケージによれば、そのような車載搭載される半導体パッケージに求められる品質を満たすことができる。
　本技術によれば、半導体装置１１のサイズを小型化することができる。半導体装置１１を含む半導体パッケージのサイズも小型化することができる。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１２は、撮像部１２０３１の設置位置の例を示す図である。
　図１２では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本技術は以下のような構成も取ることができる。
（１）
　チップと、
　配線基板と、
　前記チップと前記配線基板を接続するワイヤと
　を備え、
　前記配線基板の絶縁膜が形成されている面であり、前記配線基板の少なくとも一辺に、前記ワイヤが接続される第１の開口部と第２の開口部が形成されている
　半導体装置。
（２）
　前記第１の開口部に形成されている第１の端子と、前記第２の開口部に形成されている第２の端子は、開口部において所定の距離だけ離れた位置に配置されている
　前記（１）に記載の半導体装置。
（３）
　前記第１の端子と前記第２の端子が配置されている直線上において、前記第１の端子と前記第２の端子の間の距離は、前記第１の端子と前記第２の端子との間にある前記絶縁膜の距離を除いて、前記所定の距離だけ離れている
　前記（２）に記載の半導体装置。
（４）
　前記第１の端子には、低電位に設定されている前記ワイヤが接続され、前記第２の端子には、前記低電位に対して高電位に設定されている前記ワイヤが接続されている
　前記（２）または（３）に記載の半導体装置。
（５）
　前記所定の距離は、前記低電位と前記高電位の電位差を用いて次式により表される
　距離＝係数×電位差＾（１／２）
　前記（４）に記載の半導体装置。
（６）
　前記係数は、１５乃至２０である
　前記（５）に記載の半導体装置。
（７）
　前記所定の距離は、前記第２の開口部内に設けられている
　前記（２）乃至（６）のいずれかに記載の半導体装置。
（８）
　前記所定の距離は、前記第１の開口部内に設けられている
　前記（２）乃至（６）のいずれかに記載の半導体装置。
（９）
　前記所定の距離は、前記第１の開口部に設けられている第１の距離と、前記第２の開口部内に設けられている第２の距離を加算した距離である
　前記（２）乃至（６）のいずれかに記載の半導体装置。
（１０）
　前記第１の端子は、引き出し線を有し、前記引き出し線の向きが互い違いになるように前記第１の開口部内に配置されている
　前記（２）乃至（９）のいずれかに記載の半導体装置。
（１１）
　前記第１の端子は、引き出し線を有し、前記引き出し線の向きが前記第２の開口部が位置する方向になるように前記第１の開口部内に配置されている
　前記（２）乃至（９）のいずれかに記載の半導体装置。
（１２）
　前記第１の端子は、引き出し線を有し、前記引き出し線の向きが前記第２の開口部がある方向と逆側になるように前記第１の開口部内に配置されている
　前記（２）乃至（９）のいずれかに記載の半導体装置。
（１３）
　前記第２の端子は、前記第２の開口部内に１つ形成されている
　前記（２）乃至（１２）のいずれかに記載の半導体装置。
（１４）
　前記第２の端子は、前記第２の開口部内に複数形成されている
　前記（２）乃至（１２）のいずれかに記載の半導体装置。
（１５）
　前記チップは、イメージセンサである
　前記（１）乃至（１４）のいずれかに記載の半導体装置。
（１６）
　イメージセンサのチップと、
　配線基板と、
　前記チップと前記配線基板を接続するワイヤと
　を備え、
　前記配線基板の絶縁膜が形成されている面であり、前記配線基板の少なくとも一辺に、前記ワイヤが接続される開口部が少なくとも２箇所形成されている
　撮像装置。
（１７）
　中空構造の半導体パッケージである
　前記（１６）に記載の撮像装置。
（１８）
　前記チップが樹脂封止されている半導体パッケージである
　前記（１６）に記載の撮像装置。
　１１　半導体装置，　２１　配線基板，　２２　チップ，　３１　ボンディングワイヤ，　３２　開口部，　３３　開口部，　３４　ソルダーレジスト膜，　４２　端子，　４３　端子，　１０１　半導体パッケージ，　１１１　スペーサ，　１１２　接着剤，　１１３　カバーガラス，　１１４　ハンダボール，　１３１　半導体パッケージ

Claims (18)

  1. 　チップと、
    　配線基板と、
    　前記チップと前記配線基板を接続するワイヤと
    　を備え、
    　前記配線基板の絶縁膜が形成されている面であり、前記配線基板の少なくとも一辺に、前記ワイヤが接続される第１の開口部と第２の開口部が形成されている
    　半導体装置。
  2. 　前記第１の開口部に形成されている第１の端子と、前記第２の開口部に形成されている第２の端子は、開口部において所定の距離だけ離れた位置に配置されている
    　請求項１に記載の半導体装置。
  3. 　前記第１の端子と前記第２の端子が配置されている直線上において、前記第１の端子と前記第２の端子の間の距離は、前記第１の端子と前記第２の端子との間にある前記絶縁膜の距離を除いて、前記所定の距離だけ離れている
    　請求項２に記載の半導体装置。
  4. 　前記第１の端子には、低電位に設定されている前記ワイヤが接続され、前記第２の端子には、前記低電位に対して高電位に設定されている前記ワイヤが接続されている
    　請求項２に記載の半導体装置。
  5. 　前記所定の距離は、前記低電位と前記高電位の電位差を用いて次式により表される
    　距離＝係数×電位差＾（１／２）
    　請求項４に記載の半導体装置。
  6. 　前記係数は、１５乃至２０である
    　請求項５に記載の半導体装置。
  7. 　前記所定の距離は、前記第２の開口部内に設けられている
    　請求項２に記載の半導体装置。
  8. 　前記所定の距離は、前記第１の開口部内に設けられている
    　請求項２に記載の半導体装置。
  9. 　前記所定の距離は、前記第１の開口部に設けられている第１の距離と、前記第２の開口部内に設けられている第２の距離を加算した距離である
    　請求項２に記載の半導体装置。
  10. 　前記第１の端子は、引き出し線を有し、前記引き出し線の向きが互い違いになるように前記第１の開口部内に配置されている
    　請求項２に記載の半導体装置。
  11. 　前記第１の端子は、引き出し線を有し、前記引き出し線の向きが前記第２の開口部が位置する方向になるように前記第１の開口部内に配置されている
    　請求項２に記載の半導体装置。
  12. 　前記第１の端子は、引き出し線を有し、前記引き出し線の向きが前記第２の開口部がある方向と逆側になるように前記第１の開口部内に配置されている
    　請求項２に記載の半導体装置。
  13. 　前記第２の端子は、前記第２の開口部内に１つ形成されている
    　請求項２に記載の半導体装置。
  14. 　前記第２の端子は、前記第２の開口部内に複数形成されている
    　請求項２に記載の半導体装置。
  15. 　前記チップは、イメージセンサである
    　請求項１に記載の半導体装置。
  16. 　イメージセンサのチップと、
    　配線基板と、
    　前記チップと前記配線基板を接続するワイヤと
    　を備え、
    　前記配線基板の絶縁膜が形成されている面であり、前記配線基板の少なくとも一辺に、前記ワイヤが接続される開口部が少なくとも２箇所形成されている
    　撮像装置。
  17. 　中空構造の半導体パッケージである
    　請求項１６に記載の撮像装置。
  18. 　前記チップが樹脂封止されている半導体パッケージである
    　請求項１６に記載の撮像装置。
PCT/JP2022/000076 2021-02-05 2022-01-05 半導体装置、撮像装置 Ceased WO2022168514A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/262,932 US20240088010A1 (en) 2021-02-05 2022-01-05 Semiconductor device and imaging device
KR1020237024769A KR20230141770A (ko) 2021-02-05 2022-01-05 반도체 장치, 촬상 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-017083 2021-02-05
JP2021017083 2021-02-05

Publications (1)

Publication Number Publication Date
WO2022168514A1 true WO2022168514A1 (ja) 2022-08-11

Family

ID=82742206

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/000076 Ceased WO2022168514A1 (ja) 2021-02-05 2022-01-05 半導体装置、撮像装置

Country Status (3)

Country Link
US (1) US20240088010A1 (ja)
KR (1) KR20230141770A (ja)
WO (1) WO2022168514A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220755A (ja) * 1990-01-26 1991-09-27 Olympus Optical Co Ltd 半導体装置
JP2007501537A (ja) * 2003-06-09 2007-01-25 フリースケール セミコンダクター インコーポレイテッド ワイヤ・ボンドの位置付けを最適化した半導体パッケージ
JP2010027856A (ja) * 2008-07-18 2010-02-04 Panasonic Corp 半導体装置
JP2011155184A (ja) * 2010-01-28 2011-08-11 Renesas Electronics Corp 配線構造
JP2015023159A (ja) * 2013-07-19 2015-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308137A (ja) 1992-04-30 1993-11-19 Sony Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220755A (ja) * 1990-01-26 1991-09-27 Olympus Optical Co Ltd 半導体装置
JP2007501537A (ja) * 2003-06-09 2007-01-25 フリースケール セミコンダクター インコーポレイテッド ワイヤ・ボンドの位置付けを最適化した半導体パッケージ
JP2010027856A (ja) * 2008-07-18 2010-02-04 Panasonic Corp 半導体装置
JP2011155184A (ja) * 2010-01-28 2011-08-11 Renesas Electronics Corp 配線構造
JP2015023159A (ja) * 2013-07-19 2015-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20240088010A1 (en) 2024-03-14
KR20230141770A (ko) 2023-10-10

Similar Documents

Publication Publication Date Title
US12272714B2 (en) Solid-state imaging device
JP7499242B2 (ja) 半導体パッケージ、および、電子装置
WO2018030139A1 (ja) 撮像素子パッケージおよびカメラモジュール
US11152726B2 (en) Connector device and connector system
WO2022158278A1 (ja) 撮像素子、撮像装置
US11670625B2 (en) Imaging unit having a stacked structure and electronic apparatus including the imaging unit
JP7462620B2 (ja) 半導体パッケージ、半導体パッケージの製造方法、および、電子装置
WO2022168514A1 (ja) 半導体装置、撮像装置
WO2019176454A1 (ja) 半導体装置、撮像装置、および電子機器
WO2023007797A1 (ja) 固体撮像素子、撮像装置、および電子機器
CN113661700B (zh) 成像装置与成像方法
WO2022259971A1 (ja) 駆動回路、および、固体撮像素子
US11722804B2 (en) Imaging device and imaging system having a stacked structure for pixel portion and signal processing circuit portion
US20250251238A1 (en) Semiconductor package and module
JP7561733B2 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2024224807A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
JP7624393B2 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
WO2024075398A1 (ja) カメラモジュール、および、撮像装置
WO2024185282A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法
WO2025004532A1 (ja) 異常検出回路、異常検出方法、および撮像システム
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
WO2026083724A1 (ja) 光検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22749393

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18262932

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22749393

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Ref document number: 1020237024769

Country of ref document: KR