KR20230141770A - 반도체 장치, 촬상 장치 - Google Patents

반도체 장치, 촬상 장치 Download PDF

Info

Publication number
KR20230141770A
KR20230141770A KR1020237024769A KR20237024769A KR20230141770A KR 20230141770 A KR20230141770 A KR 20230141770A KR 1020237024769 A KR1020237024769 A KR 1020237024769A KR 20237024769 A KR20237024769 A KR 20237024769A KR 20230141770 A KR20230141770 A KR 20230141770A
Authority
KR
South Korea
Prior art keywords
opening
terminal
semiconductor device
wiring board
distance
Prior art date
Application number
KR1020237024769A
Other languages
English (en)
Inventor
신고 하마구치
타케시 안도우
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20230141770A publication Critical patent/KR20230141770A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 기술은, 전위차가 있는 단자를 포함하는 단자를 복수 배치해도, 소형화를 방해하지 않는 구성으로 할 수 있도록 하는 반도체 장치, 촬상 장치에 관한 것이다. 칩과, 배선 기판과, 칩과 배선 기판을 접속하는 와이어를 구비하고, 배선 기판의 절연막이 형성되어 있는 면으로, 배선 기판의 적어도 일변에, 와이어가 접속되는 제1 개구부와 제2 개구부가 형성되어 있다. 제1 개구부에 형성되어 있는 제1 단자와, 제2 개구부에 형성되어 있는 제2 단자는, 개구부에서 소정의 거리만큼 떨어진 위치에 배치되어 있다. 본 기술은, 배선 기판과 칩을 본딩 와이어로 접속하는, 예를 들면 촬상 장치에 적용할 수 있다.

Description

반도체 장치, 촬상 장치
본 기술은, 반도체 장치, 촬상 장치에 관한 것으로, 예를 들면, 칩과 배선 기판을 포함하는 반도체 장치를 소형화하는데 이용하기 알맞은 반도체 장치, 촬상 장치에 관한 것이다.
소정의 칩을 포함하는 반도체 장치를 소형화하는 것이 바람직하다. 예를 들면 특허 문헌 1에는, 전극 패드를 지그재그형상으로 배열함으로써 반도체 장치를 소형화하는 것이 제안되어 있다.
특허 문헌 1: 특개평 5-308137호 공보
반도체 장치에 대해, 전위차가 있는 단자를 배치하고, 또한 많은 단자를 배치할 수 있도록 하는 것이 요망되고 있다. 단자수가 많아져도 소형화할 수 있도록 하는 것도 요망되고 있다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것으로, 전위차가 있는 단자를 포함하는 많은 단자를 배치할 수 있고, 소형화할 수 있도록 하는 것이다.
본 기술의 한 측면의 반도체 장치는, 칩과, 배선 기판과, 상기 칩과 상기 배선 기판을 접속하는 와이어를 구비하고, 상기 배선 기판의 절연막이 형성되어 있는 면으로, 상기 배선 기판의 적어도 일변에, 상기 와이어가 접속되는 제1 개구부와 제2 개구부가 형성되어 있는 반도체 장치이다.
본 기술의 한 측면의 촬상 장치는, 이미지 센서의 칩과, 배선 기판과, 상기 칩과 상기 배선 기판을 접속하는 와이어를 구비하고, 상기 배선 기판의 절연막이 형성되어 있는 면으로, 상기 배선 기판의 적어도 일변에, 상기 와이어가 접속되는 개구부가 적어도 2개소 형성되어 있는 촬상 장치이다.
본 기술의 한 측면의 반도체 장치에서는, 칩과, 배선 기판과, 상기 칩과 상기 배선 기판을 접속하는 와이어가 구비되고, 상기 배선 기판의 절연막이 형성되어 있는 면으로, 상기 배선 기판의 적어도 일변에, 상기 와이어가 접속되는 제1 개구부와 제2 개구부가 형성되어 있다.
본 기술의 한 측면의 촬상 장치에서는, 이미지 센서의 칩과, 배선 기판과, 상기 칩과 상기 배선 기판을 접속하는 와이어가 구비되고, 상기 배선 기판의 절연막이 형성되어 있는 면으로, 상기 배선 기판의 적어도 일변에, 상기 와이어가 접속되는 개구부가 적어도 2개소 형성되어 있다.
도 1은 본 기술을 적용한 반도체 장치의 한 실시의 형태의 구성을 도시하는 도면.
도 2는 반도체 장치의 구성례를 도시하는 도면.
도 3은 개구부에 관한 제1 실시의 형태에 관해 설명하기 위한 도면.
도 4는 개구부에 관한 제2 실시의 형태에 관해 설명하기 위한 도면.
도 5는 개구부에 관한 제3 실시의 형태에 관해 설명하기 위한 도면.
도 6은 개구부에 관한 제4 실시의 형태에 관해 설명하기 위한 도면.
도 7은 개구부에 관한 제5 실시의 형태에 관해 설명하기 위한 도면.
도 8은 개구부에 관한 제6 실시의 형태에 관해 설명하기 위한 도면.
도 9는 반도체 패키지의 구성례를 도시하는 도면.
도 10은 반도체 패키지의 다른 구성례를 도시하는 도면.
도 11은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 12는 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
이하에, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 한다)에 관해 설명한다.
<반도체 기판의 구성례>
도 1, 도 2는, 본 기술을 적용한 반도체 장치의 한 실시의 형태의 구성례를 도시하는 도면이다. 도 1은, 반도체 장치(11)를 상측에서 본 때의 도면이고, 도 2는, 반도체 장치(11)를 비스듬히 상측에서 본 때의 도면이다.
반도체 장치(11)는, 배선 기판(21)과 칩(22)으로 구성된다. 반도체 장치(11)를 구성하는 배선 기판(21)상에는, 칩(22)이 배치되어 있다.
배선 기판(21)과 칩(22)에는, 복수의 배선이 접속되어 있다. 여기서는 배선을 본딩 와이어라고 하여 설명을 계속한다. 칩(22)은, 복수의 본딩 와이어(31)에 의해 배선 기판(21)과 전기적으로 접속되어 있다. 본딩 와이어(31)로는, 칩(22)에서 처리된 신호 등을, 배선 기판(21)에 마련된 후단의 제어부 등에 출력하기 위해 본딩 와이어나, 전원 전압을 공급하는 본딩 와이어나, 접지되어 있는 본딩 와이어 등이 포함된다.
본딩 와이어(31)는, 칩(22)의 4변에 마련되어 있다. 배선 기판(21)의 표면에는, 절연막으로서 기능하는 솔더 레지스트막(34)이 형성되어 있다. 그 솔더 레지스트막(34)의 일부에 마련되어 있는 개구부(32-1 내지 32-4), 개구부(33)에, 본딩 와이어(31)가 접속되어 있다.
도 1을 참조하면, 개구부(32-1)는, 칩(22)의 도면 중 우변측에 형성되고, 개구부(32-2)는, 칩(22)의 도면 중 하변측에 형성되고, 개구부(32-3)는, 칩(22)의 도면 중 좌변측에 형성되고, 개구부(32-4)는, 칩(22)의 도면 중 상변측에 형성되어 있다. 칩(22)의 도면 중 우측에는, 개구부(32-1)와 나란하게 개구부(33)도 형성되어 있다.
이하의 설명에서, 개구부(32-1 내지 32-4)를, 개별적으로 구별할 필요가 없는 경우, 단지, 개구부(32)라고 기술한다. 다른 부분도 마찬가지로 기재한다.
칩(22)의 우변측에는, 개구부(32)와 개구부(33)가 형성되고, 각각의 개구부에, 본딩 와이어(31)가 접속되어 있다. 예를 들면, 개구부(32)에 접속된 본딩 와이어(31)는, 저전위의 단자로 하고, 개구부(33)에 접속된 본딩 와이어(31)는, 고전위의 단자로 한다는 바와 같이, 전위에 의해 본딩 와이어(31)의 접속처(接續先)를 할당할 수 있는 구조로 할 수 있다.
여기서, 저전위의 단자, 고전위의 단자라는 기재를 행하는데, 저전위의 단자에 대해, 고전위차의 단자라 하는 의미이고, 상대적인 전위라고 한다. 예를 들면, 일방을 저전위로 했을 때, 그 저전위에 대해 고전위라면, 고전위라고 기재하고, 일방의 전위를 고전위로 했을 때, 그 고전위에 대해 저전위라면, 저전위라고 기재한다.
도 1, 도 2에서는, 개구부(33)는, 칩(22)의 우변측에만 형성되어 있는 예를 나타냈지만 다른 변에도 형성되는 구성으로 할 수도 있다. 즉, 개구부(33)는, 우변측, 하변측, 좌변측, 상변측의 적어도 1변측에 형성되고, 2변, 3변, 4변에 각각 형성되어 있는 구성으로 해도 좋다.
<개구부의 제1 실시의 형태>
이하에, 개구부(32)와 개구부(33)의 구성에 관해 설명을 가한다. 도 3은, 제1 실시의 형태에서의 개구부(32a), 개구부(33a)의 구성례를 도시하는 도면이다. 도 3 이후의 설명에서는, 배선 기판(21a)의 개구부(32a)와 개구부(33a)가 배치되어 있는 영역을 확대한 도면을 나타내어, 설명을 행한다.
개구부(32a)는, 배선 기판(21a)상에 도포되어 있는 솔더 레지스트막(34)의 위치(P1)부터 위치(P2)까지 개구된 상태로 마련되어 있다. 개구부(32a)는, 솔더 레지스트막(34)이 형성되지 않은 영역이다. 개구부(33a)는, 위치(P3)부터 위치(P5)까지 개구된 상태로 마련되어 있다. 위치(P1 내지 P5)는, 배선 기판(21a)의 중심에 가까운 측부터 차례로 위치(P1), 위치(P2), 위치(P3), 위치(P4), 위치(P5)의 순서로 한다.
개구부(32a)에는, 단자(42a-1 내지 42a-7)가 배치되어 있다. 단자(42a-1 내지 42a-7)의 각각은, 4각형상의 부분에 인출선이 형성되어 있는 형상으로 되어 있다. 개구부(32a)에 배치되어 있는 단자(42a-1 내지 42a-7)는, 인출선의 위치(인출선의 방향)가 엇갈리게 되도록 배치되어 있다.
단자(42a-1)는, 인출선이, 위치(P1)측에 있고, 단자(42a-1)의 옆에 있는 단자(42a-2)는, 인출선이, 위치(P2)측에 있다. 단자(42a-2)의 옆에 있는 단자(42a-3)는, 인출선이, 위치(P1)측에 있다. 이와 같이, 단자(42a)의 인출선이, 이웃하는 단자끼리에서, 서로 다른 방향을 향하도록 단자(42a)는 배치되어 있다.
개구부(33a)에는, 단자(43a-1 내지 43a―3)가 배치되어 있다. 단자(43a-1 내지 43a―3)도, 인출선을 구비하는 형상으로 되어 있다. 단자(43a)의 인출선은, 위치(P5)측에 마련되어 있다.
개구부(32a)에 배치되어 있는 단자(42a)에는, 저전위로 설정되어 있는 본딩 와이어(31)가 접속되고, 개구부(33a)에 배치되어 있는 단자(43a)에는, 고전위로 설정되어 있는 본딩 와이어(31)가 접속되도록 구성할 수 있다.
가령, 저전위의 본딩 와이어(31)가 접속되는 단자와, 고전위의 본딩 와이어(31)가 접속되는 단자가, 가까운 위치에 배치되어 있는 경우, 서로 악영향을 미칠 가능성이 있다. 따라서, 통상, 저전위의 단자와 고전위의 단자(저전위의 단자와 그것에 대해 고전위차의 단자)는, 소정의 거리만큼 떼어 배치되어, 영향이 미치지 않도록 구성된다. 그렇지만, 전위차가 있는 단자끼리를 소정의 거리만큼 떼어 배치할 필요가 있다, 즉, 단자 사이의 거리를 길게 취할 필요가 있기 때문에, 배선 기판(21a)이나 칩(22)의 사이즈가 커지고, 반도체 장치(11)를 소형화하는 것이 어려워질 가능성이 있다.
단자수가 많아지고, 또한 단자 사이의 거리를 길게 취하는 구성으로 하면, 사이즈가 보다 커져 버릴 가능성이 높아진다. 사이즈가 커지지 않도록 하면, 필요하게 되는 단자를 모두 배치할 수 없을 가능성이 있다.
도 3에 도시한 배선 기판(21a)과 같이, 개구부(32a)와 개구부(33a)를 마련하고, 저전위의 단자와 그에 대해 고전위차의 단자를 나눔으로써, 전위차에 의한 영향이 미치지 않는 단자 사이의 거리를 확보할 수 있다. 따라서, 배선 기판(21a)이나 칩(22)을 소형화할 수 있고, 반도체 장치(11)를 소형화할 수 있다. 단자수가 많아져도, 전위차에 의한 영향을 받지 않는 단자의 배치를 실현한 상태로, 소형화할 수 있다.
도 3에 도시한 구성은, 이온 마이그레이션에 의한 리스크를 내릴 수 있는 구성으로 되어 있다. 이온 마이그레이션이란, 예를 들면, 수분(습도)이 많은 환경하에 배선 기판이 설치되어 있는 상태에서, 전압을 인가하면, 배선 패턴의 양극의 금속이 이온화하여 대향하는 음극에 이동하고, 재차 음극에서 금속으로서 생성되는 현상이다. 음극에서 생성된 금속이 성장하면, 절연 불량이 되고, 배선 패턴 사이가 단락해 버릴 가능성이 있기 때문에, 이온 마이그레이션이 일어나지 않도록 구성되어 있는 것이 바람직하다.
개구부(32a)와 개구부(33a)에 각각 배치되는 단자(42a)와 단자(43a) 사이에는, 전위차가 있기 때문에, 상기한 양극과 음극에 상당하는 단자가 되어, 이온 마이그레이션이 발생할 가능성이 있다.
도 3에 도시한 배선 기판(21a)에서는, 개구부(33a)의 위치(P3)부터 단자(43a)의 선단의 위치(P4)까지 거리(L)만큼 있도록 구성되어 있다. 이 거리(L)만큼 개구부를 마련함으로써, 이온 마이그레이션의 발생을 억제할 수 있다.
도 3에 도시한 직선(A)상에는, 단자(42a-2)와 단자(43a-1)가 배치되어 있다. 단자(42a-2)의 인출선의 선단은, 위치(P2)에 위치한다. 위치(P2)부터 위치(P3)까지는 솔더 레지스트막(34)이 형성되어 있다. 위치(P3)부터, 단자(43a-1)의 선단의 위치(P4)까지의 거리는 거리(L)이다. 이와 같은 관계는, 솔더 레지스트막(34)이 형성되어 있는 위치(P2)부터 위치(P3)를 제외하고 생각하는 경우, 환언하면, 개구부의 영역만으로 생각하는 경우, 단자(42a-2)와 단자(43a-1)는, 거리(L)만큼 떨어진 위치에 있다고 말할 수 있다.
환언하면, 단자(42a-2)와 단자(43a-1)는, 직선 거리로 다이렉트로 솔더 레지스트막(34)을 통한 배치로 하지 않고, 도중에 솔더 레지스트막(34)의 개구부, 이 경우, 개구부(33a)의 위치(P3)부터 위치(P4)까지의 개구부를 마련하는 구성으로 되어 있다.
이와 같이 단자(42a)와 단자(43a) 사이에, 거리(L)가 되는 솔더 레지스트막(34)의 개구부를 마련함으로써 이온 마이그레이션의 발생을 막을 수 있다.
본 출원인은, 이 거리(L)을, 이하의 조건식(1)을 충족시키는 거리로 함으로써, 이온 마이그레이션의 발생을 억제할 수 있는 것을 확인하고 있다.
거리(L)≥계수(a)×전위차(V)^(1/2) …(1)
식(1)에서, 거리(L)의 단위는 [㎛]이고, 전위차(V)의 단위는 [V]이다. 전위차(V)는, 상기한 예에서는, 단자(42a-2)에 걸리는 전위와 단자(43a-1)에 걸리는 전위와의 차(差)가 된다. 계수(a)는 한 예로써 15 내지 20의 값으로 할 수 있다. 거리(L)는, 식(1)에 표시한 바와 같이, 계수(a)에, 전위차(V)를 (1/2)곱(乘)한 값을 승산한 값보다도 큰 값이면 좋다.
제1 실시의 형태에서의 배선 기판(21a)에 의하면, 저전위의 단자와 그것에 대해 고전위차의 단자 사이에서, 영향을 미치는 것을 막고, 이온 마이그레이션의 발생을 억제할 수 있다. 또한, 배선 기판(21a)이나 칩(22)을 소형화할 수도 있고, 그들을 포함하는 반도체 장치(11)를 소형화할 수도 있다.
<개구부의 제2 실시의 형태>
도 4는, 개구부(32), 개구부(33)의 제2 실시의 형태에서의 구성례를 도시하는 도면이다.
개구부(32b)와 개구부(32b)에 형성되어 있는 단자(42b-1 내지 42b-7)는, 도 3에 도시한 제1 실시의 형태에서의 개구부(32a)와 개구부(32a)에 형성되어 있는 단자(42a-1 내지 42a-7)와 같은 구성으로 되어 있다. 즉, 개구부(32b)에는, 인출선이 엇갈리게 되도록, 단자(42b-1 내지 42b-7)가 배치되어 있다.
도 4에 도시한 개구부(32b)는, 개구부(32b-1), 개구부(32b-2), 개구부(32b-3)로 구성되고, 각각의 개구부(32b)에는, 단자(43b-1), 단자(43b-2), 단자(43b-3)가 배치되어 있다. 도 4에 도시한 구성례에서는, 하나의 단자(43b)에 대해 하나의 개구부(32b)가 형성되어 있다.
도 4에 도시한 구성에서도, 예를 들면, 단자(42b-2)와 단자(43b-1)는, 거리(L)만큼 떨어진 위치에 배치되어 있다. 즉, 직선 거리로 다이렉트로 솔더 레지스트막(34)을 통한 배치로 하지 않고, 도중에 솔더 레지스트막(34)의 개구부, 이 경우, 개구부(33b)의 위치(P3)부터 위치(P4)까지의 개구부를 마련하는 구성으로 되어 있다.
단자(42b-4)와 단자(43b-2), 단자(42b-6)와 단자(43b-3)도 각각 거리(L)만큼 떨어진 위치에 배치되어 있다. 개구부(32b)에 배치되어 있는 단자(42b)와 개구부(33b)에 배치되어 있는 단자(43b) 중, 직선 거리로 가까운 단자끼리는, 직선 거리로 다이렉트로 솔더 레지스트막(34)을 통한 배치로 하지 않고, 도중에 솔더 레지스트막(34)의 개구부가 마련된 구성으로 되어 있다.
제2 실시의 형태에서의 배선 기판(21b)에서도, 저전위의 단자와 그것에 대해 고전위차의 단자와의 사이에서, 영향이 미치는 것을 막고, 이온 마이그레이션의 발생을 억제할 수 있다. 또한, 배선 기판(21b)이나 칩(22)을 소형화할 수도 있고, 그것들을 포함하는 반도체 장치(11)를 소형화할 수도 있다.
<개구부의 제3 실시의 형태>
도 5는, 개구부(32), 개구부(33)의 제3 실시의 형태에서의 구성례를 도시하는 도면이다.
개구부(32c)와, 개구부(32c)에 형성되어 있는 단자(42c-1 내지 42c-7)는, 인출선이 동일 방향으로 배치되어 있는 점이, 제1 실시의 형태에서의 단자(42a)나 제2 실시의 형태에서의 단자(42b)와 다르다. 제3 실시의 형태에서의 단자(42c)는, 위치(P11)부터 위치(P12)까지 개구되어 있는 개구부(32c)에서, 개구부(33c)가 형성되어 있는 측의 위치(P12)에, 인출선이 배치되어 있다.
이와 같이, 개구부(32c)에 배치된 복수의 단자(42c)의 인출선의 배치 방향은, 동일 방향이라도 좋다.
도 5에 도시한 배선 기판(21c)에는, 개구부(32c)가 하나 형성되고, 하나의 단자(43c)가 배치되어 있는 예를 나타냈다. 단자(43c)는, 고전위로 설정되는 본딩 와이어(31)의 수만큼 마련되어 있으면 좋다. 도 5에 도시한 바와 같이, 가령 고전위로 설정되는 본딩 와이어(31)가 하나인 경우, 하나의 단자(43c)가 형성되고, 개구부(33c)가 형성되어 있는 구성으로 할 수도 있다.
도 5에 도시한 제3 실시의 형태와 도 3에 도시한 제1 실시의 형태를 조합시켜, 도 3에 도시한 바와 같이 개구부(32c)를 크게 형성하고, 복수의 단자(43c)가 배치되어 있도록 구성할 수도 있다. 도 5에 도시한 제3 실시의 형태와 도 4에 도시한 제2 실시의 형태를 조합시켜서, 도 4에 도시한 바와 같이 복수의 개구부(32c)와, 그 개구부(32c) 내에 하나의 단자(43c)가 배치되어 있도록 하여도 좋다.
이하의 설명에서도, 하나의 개구부(33) 내에 하나의 단자(43)가 형성되어 있는 경우를 나타내어 설명을 행하지만, 제1 실시의 형태나 제2 실시의 형태와 조합시킨 구성으로 할 수 있다.
도 5에 도시한 구성에서도, 단자(42c-2)와 단자(43c)는, 거리(L)만큼 떨어진 위치에 배치되어 있다. 거리(L)는, 개구부(33c)의 위치(P13)부터 위치(P14)까지의 거리이다.
도 5에 도시한 구성에서도, 직선 거리로 다이렉트로 솔더 레지스트막(34)을 통한 배치로 하지 않고, 도중에 솔더 레지스트막(34)의 개구부, 이 경우, 개구부(33c)의 위치(P13)부터 위치(P14)까지의 개구부가 마련된 구성으로 되어 있다.
제3 실시의 형태에서의 배선 기판(21c)에서도, 저전위의 단자와 그것에 대해 고전위차의 단자와의 사이에서, 영향이 미치는 것을 막고, 이온 마이그레이션의 발생을 억제할 수 있다. 또한, 배선 기판(21c)이나 칩(22)을 소형화할 수도 있고, 그것들을 포함하는 반도체 장치(11)를 소형화할 수도 있다.
<개구부의 제4 실시의 형태>
도 6은, 개구부(32), 개구부(33)의 제4 실시의 형태에서의 구성례를 도시하는 도면이다.
개구부(32d)와, 개구부(32d)에 형성되어 있는 단자(42d-1 내지 42d-7)는, 인출선이 동일 방향으로 배치되어 있는 점은, 제3 실시의 형태에서의 단자(42c)와 마찬가지이지만, 그 방향이 다르다.
제4 실시의 형태에서의 단자(42d)는, 위치(P21)부터 위치(P23)까지 개구되어 있는 개구부(32d)에서, 개구부(33d)가 형성되어 있는 측과는 역측의 위치(P21)에, 인출선이 배치되어 있다.
이와 같이, 개구부(32d)에 배치되는 복수의 단자(42d)의 인출선의 배치 방향은, 동일 방향이라도 좋다.
도 6에 도시한 배선 기판(21d)에는, 개구부(32d)가 하나 형성되고, 하나의 단자(43d)가 배치되어 있는 예를 나타내고 있다.
도 6에 도시한 구성에서도, 단자(42d-2)와 단자(43d)는, 거리(L)만큼 떨어진 위치에 배치되어 있다. 도 6에 도시한 직선(A)상에는, 단자(42d-2)와 단자(43d)가 배치되어 있다.
단자(42d-2)의 인출선의 선단은, 위치(P21)에 위치하고, 인출선과 반대측의 선단은, 위치(P22)에 위치한다. 단자(43d-1)의 선단의 위치(P22)부터, 위치(P23)까지의 거리가, 거리(L)로 되어 있다. 위치(P22)부터 위치(P23)까지는 솔더 레지스트막(34)이 형성되어 있다.
한편으로, 개구부(33d)는, 위치(P24)부터 위치(P25)까지 개구되고, 그 개구되어 있는 영역에 단자(43d)가 배치되어 있다. 단자(43d)의 선단은, 위치(P24)에 위치하고, 단자(43d)의 인출선의 선단은 위치(P25)에 위치하고 있다. 도 6에 도시한 예에서는, 개구부(33d)의 폭과 단자(43d)의 길이가 일치한 크기로 개구부(33d)와 단자(43d)가 각각 형성되어 있다.
도 6에 도시한 예에서는, 개구부(32d)측에, 거리(L)가 마련되어 있다. 솔더 레지스트막(34)이 형성되어 있는 위치(P23)부터 위치(P24)를 제외하고 생각한 경우, 환언하면 개구부(32d)와 개구부(33d)의 영역만으로 생각한 경우, 단자(42d-2)와 단자(43d)는, 거리(L)만큼 떨어진 위치에 있다.
환언하면, 단자(42d-2)와 단자(43d)는, 직선 거리로 다이렉트로 솔더 레지스트막(34)을 통한 배치로 하지 않고, 도중에 솔더 레지스트막(34)의 개구부, 이 경우, 개구부(32d)의 위치(P22)부터 위치(P23)까지의 개구부가 마련된 구성으로 되어 있다.
제4 실시의 형태에서의 배선 기판(21d)에서도, 저전위의 단자와 그것에 대해 고전위차의 단자와의 사이에서, 영향이 미치는 것을 막고, 이온 마이그레이션의 발생을 억제할 수 있다. 또한, 배선 기판(21d)이나 칩(22)을 소형화할 수도 있고, 그것들을 포함하는 반도체 장치(11)를 소형화할 수도 있다.
<개구부의 제5 실시의 형태>
도 7은, 개구부(32), 개구부(33)의 제5 실시의 형태에서의 구성례를 도시하는 도면이다.
개구부(32e)와, 개구부(32e)에 형성되어 있는 단자(42e-1 내지 42e-7)는, 인출선이 엇갈리게 되도록 배치되어 있다.
도 7에 도시한 구성에서도, 예를 들면, 단자(42e-2)와 단자(43e)는, 거리(L)만큼 떨어진 위치에 배치되어 있다. 도 7에 도시한 직선(A)상에는, 단자(42e-2)와 단자(43e)가 배치되어 있다. 단자(42e-2)의 인출선의 선단은, 위치(P31)에 위치하고, 인출선과 반대측의 선단은, 위치(P32)에 위치한다. 단자(42e-2)의 선단의 위치(P32)부터 위치(P33)까지의 거리는 거리(L1)로 되어 있다. 위치(P33)부터 위치(P34)까지는 솔더 레지스트막(34)이 형성되어 있다.
한편으로, 개구부(33e)는, 위치(P34)부터 위치(P36)까지 개구되어 있다. 단자(43e)의 선단은, 위치(P35)에 위치하고, 단자(43e)의 인출선의 선단은 위치(P36)에 위치하고 있다. 단자(43e)의 선단의 위치(P35)부터 위치(P34)까지의 거리는 거리(L2)로 되어 있다.
도 7에 도시한 예에서는, 개구부(32e)측에, 거리(L1)가 마련되고, 개구부(33e)측에, 거리(L2)가 마련되어 있다. 상술한 실시의 형태에서의 거리(L)에 해당하는 거리(L)는, 거리(L1)와 거리(L2)를 가산한 거리가 된다. 즉, 거리(L)=거리(L1)+거리(L2)이다.
도 7에 도시한 예에서도, 거리(L)가 마련되어 있다. 솔더 레지스트막(34)이 형성되어 있는 위치(P33)부터 위치(P34)를 제외하고 생각한 경우, 환언하면, 개구부(32e)와 개구부(33e)의 영역만으로 생각한 경우, 단자(42e-2)와 단자(43d)는, 거리(L)만큼 떨어진 위치에 배치되어 있다.
환언하면, 단자(42e-2)와 단자(43e)는, 직선 거리로 다이렉트로 솔더 레지스트막(34)을 통한 배치로 하지 않고, 도중에 솔더 레지스트막(34)의 개구부, 이 경우, 개구부(32e)의 위치(P32)부터 위치(P33)까지의 개구부와, 개구부(33e)의 위치(P34)부터 위치(P35)까지의 개구부를 가산한 개구부가 마련되어 있는 구성으로 되어 있다.
제5 실시의 형태에서의 배선 기판(21e)에서도, 저전위의 단자와 그것에 대해 고전위차의 단자와의 사이에서, 영향이 미치는 것을 막고, 이온 마이그레이션의 발생을 억제할 수 있다. 또한, 배선 기판(21e)이나 칩(22)을 소형화할 수도 있고, 그것들을 포함하는 반도체 장치(11)를 소형화할 수도 있다.
<개구부의 제6 실시의 형태>
도 8은, 개구부(32), 개구부(33)의 제6 실시의 형태에서의 구성례를 도시하는 도면이다.
제1 내지 제5 실시의 형태에서의 단자(42)나 단자(43)는, 인출선이 형성되어 있는 단자를 예로 들어 설명했지만, 인출선이 형성되지 않은 단자를, 본 실시의 형태에 적용할 수도 있다. 도 8에 도시한 예에서는, 단자(43f)는 인출선을 갖지 않는 단자로 되어 있다.
단자(43f)는, 개구부(33f)의 중앙 부분에 4각형상으로 형성되어 있다. 단자(43f)는, 솔더 레지스트막(34)과 접하는 부분이 없고, 단자(43f)의 주위는 전부 솔더 레지스트막(34)이 개구되어 있는 영역으로 되어 있다. 이와 같은 단자(43f)는, 제1 내지 제5 실시의 형태에서의 단자(43)에 대해 적용할 수 있다.
도 8에 도시한 예에서는, 개구부(32f)에 배치되어 있는 단자(42f-1 내지 42f-7)는, 인출선이 형성되어 있는 단자를 예로 들어 도시하고 있는데, 단자(42f-1 내지 42f-7)도, 단자(43f)와 같은 구성으로 해도 좋다. 또한 제1 내지 제5 실시의 형태에서의 단자(42)에 대해, 단자(43f)와 같이 인출선이 없는 형상을 적용할 수도 있다.
<촬상 소자의 구성>
제1 내지 제8 실시의 형태에서의 배선 기판(21)의 어느 하나를 가지는 반도체 장치(11)는, 촬상 소자에 적용할 수 있다.
도 1을 재차 참조한다. 반도체 장치(11)는, 배선 기판(21), 칩(22)으로 구성된다. 반도체 장치(11)를 구성하는 배선 기판(21)상에는, 칩(22)이 배치되어 있다. 이 칩(22)을, 이미지 센서(이하, 이미지 센서(22)라고 기술한다)로 함으로써, 반도체 장치(11)를 촬상 소자로서 이용할 수 있다.
이미지 센서(22)는, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서나 CCD(Charge Coupled Device) 이미지 센서로 할 수 있다. 이미지 센서(22)를 구비하는 반도체 장치(11)를 반도체 패키지(PKG)로서 구성할 수도 있다. 도 9는, 중공 구조의 반도체 패키지(101)의 구성례를 도시하는 단면도이다.
배선 기판(21)상에 배치된 이미지 센서(22)는, 스페이서(111)에 내포되는 위치에 있다. 배선 기판(21)과 이미지 센서(22)를 포함하는 반도체 장치(11)는, 제1 내지 제8 실시의 형태의 어느 하나의 실시의 형태가 적용된 반도체 장치(11)이다.
스페이서(111)는, 배선 기판(21)상에 배치되어 있다. 스페이서(111)상에는, 접착제(112)를 통하여 커버 글라스(113)가 고정되어 있다. 이미지 센서(22)는, 배선 기판(21), 스페이서(111), 및 커버 글라스(113)로 둘러싸인 공간에 배치되어 있다.
배선 기판(21)의 하부에 솔더볼(114)이 형성되어 있다. 이 솔더볼(114)은, 본딩 와이어(31)를 통하여, 이미지 센서(22)와 접속되어 있다. 솔더볼(114)은, 도시하지 않은 기판 등과 접속될 때에 이용된다.
이와 같이 본 기술은, 촬상 장치에 적용할 수 있고, 촬상 장치를 반도체 패키지로서 구성한 경우에도 적용할 수 있다. 반도체 패키지로는, 유기 기판이 이용되는 일이 있는데, 유기 기판은 이온 마이그레이션이 발생할 가능성이 있어, 어느 하나의 대책이 되어 있지 않으면 이온 마이그레이션이 발생하고, 동작 불량이 발생할 가능성이 있다.
그렇지만, 상기한 바와 같이, 본 실시의 형태에 의하면, 이온 마이그레이션의 발생을 억제할 수 있는 구조이기 때문에, 유기 기판을 이용한 경우라도, 이온 마이그레이션의 발생을 억제할 수 있다.
도 9에서는, 중공 구조를 갖는 반도체 패키지에 대해 본 기술을 적용한 경우를 나타냈는데, 수지 봉지된 반도체 패키지에 대해 본 기술을 적용할 수도 있다. 도 10은, 수지 봉지된 반도체 패키지에 본 기술을 적용한 경우의 구성례를 도시하는 도면이다.
도 10에 도시한 반도체 패키지(131)는, 배선 기판(21)상에 배치된 이미지 센서(22)의 주위에, 수지(121)가 충전된 구성으로 되어 있는 점이, 도 9에 도시한 반도체 패키지(101)와 다르고, 다른 점은 마찬가지로 구성되어 있다.
수지 봉지된 반도체 패키지(131)에서도 본 기술을 적용함으로써, 이온 마이그레이션의 발생을 억제한 촬상 장치를 실현할 수 있다.
본 기술에 의하면, 높은 전위차를 갖는 칩을 탑재한 유기 기판을 이용한 반도체 패키지에서도, 소정의 품질을 충족시킬 수 있다. 예를 들면, 차량탑재로 탑재되는 반도체 패키지는, 높은 전위차의 단자가 배치되고, 단자수도 많아지는 경향에 있고, 또한 사용되는 환경도 고온, 고습이 될 가능성이 있다. 본 기술을 적용한 반도체 장치(11)를 포함하는 반도체 패키지에 의하면, 그와 같은 차량탑재로 탑재되는 반도체 패키지에 요구되는 품질을 충족시킬 수 있다.
본 기술에 의하면, 반도체 장치(11)의 사이즈를 소형화할 수 있다. 반도체 장치(11)를 포함하는 반도체 패키지의 사이즈도 소형화할 수 있다.
<이동체에의 응용례>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 11은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 11에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차량탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 받아들이고, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별해도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 의거하여, 바디계 제어 유닛(12030)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 11의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 12는, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 12에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프런트글라스의 상부 등의 위치에 마련되어진다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실내의 프런트글라스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프런트글라스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 12에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 맞겹쳐짐에 의해, 차량(12100)을 상방에서 본 부감(副監) 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와 내차와의 사이에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황인 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행해진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어해도 좋다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 또 다른 효과가 있어도 좋다.
또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
칩과,
배선 기판과,
상기 칩과 상기 배선 기판을 접속하는 와이어를 구비하고,
상기 배선 기판의 절연막이 형성되어 있는 면으로, 상기 배선 기판의 적어도 일변에, 상기 와이어가 접속되는 제1 개구부와 제2 개구부가 형성되어 있는 반도체 장치.
(2)
상기 제1 개구부에 형성되어 있는 제1 단자와, 상기 제2 개구부에 형성되어 있는 제2 단자는, 개구부에서 소정의 거리만큼 떨어진 위치에 배치되어 있는 상기 (1)에 기재된 반도체 장치.
(3)
상기 제1 단자와 상기 제2 단자가 배치되어 있는 직선상에 있어서, 상기 제1 단자와 상기 제2 단자 사이의 거리는, 상기 제1 단자와 상기 제2 단자 사이에 있는 상기 절연막의 거리를 제외하고, 상기 소정의 거리만큼 떨어져 있는 상기 (2)에 기재된 반도체 장치.
(4)
상기 제1 단자에는, 저전위로 설정되어 있는 상기 와이어가 접속되고, 상기 제2 단자에는, 상기 저전위에 대해 고전위로 설정되어 있는 상기 와이어가 접속되어 있는 상기 (2) 또는 (3)에 기재된 반도체 장치.
(5)
상기 소정의 거리는, 상기 저전위와 상기 고전위의 전위차를 이용하여 다음 식에 의해 표시되는 거리=계수×전위차^(1/2)
상기 (4)에 기재된 반도체 장치.
(6)
상기 계수는, 15 내지 20인 상기 (5)에 기재된 반도체 장치.
(7)
상기 소정의 거리는, 상기 제2 개구부 내에 마련되어 있는 상기 (2) 내지 (6)의 어느 하나에 기재된 반도체 장치.
(8)
상기 소정의 거리는, 상기 제1 개구부 내에 마련되어 있는 상기 (2) 내지 (6)의 어느 하나에 기재된 반도체 장치.
(9)
상기 소정의 거리는, 상기 제1 개구부에 마련되어 있는 제1 거리와, 상기 제2 개구부 내에 마련되어 있는 제2 거리를 가산한 거리인 상기 (2) 내지 (6)의 어느 하나에 기재된 반도체 장치.
(10)
상기 제1 단자는, 인출선을 가지고, 상기 인출선 방향이 엇갈리게 되도록 상기 제1 개구부 내에 배치되어 있는 상기 (2) 내지 (9)의 어느 하나에 기재된 반도체 장치.
(11)
상기 제1 단자는, 인출선을 가지고, 상기 인출선 방향이 상기 제2 개구부가 위치하는 방향이 되도록 상기 제1 개구부 내에 배치되어 있는 상기 (2) 내지 (9)의 어느 하나에 기재된 반도체 장치.
(12)
상기 제1 단자는, 인출선을 가지고, 상기 인출선 방향이 상기 제2 개구부가 있는 방향과 역측이 되도록 상기 제1 개구부 내에 배치되어 있는 상기 (2) 내지 (9)의 어느 하나에 기재된 반도체 장치.
(13)
상기 제2 단자는, 상기 제2 개구부 내에 하나 형성되어 있는 상기 (2) 내지 (12)의 어느 하나에 기재된 반도체 장치.
(14)
상기 제2 단자는, 상기 제2 개구부 내에 복수 형성되어 있는 상기 (2) 내지 (12)의 어느 하나에 기재된 반도체 장치.
(15)
상기 칩은, 이미지 센서인 상기 (1) 내지 (14)의 어느 하나에 기재된 반도체 장치.
(16)
이미지 센서의 칩과,
배선 기판과,
상기 칩과 상기 배선 기판을 접속하는 와이어를 구비하고,
상기 배선 기판의 절연막이 형성되어 있는 면으로, 상기 배선 기판의 적어도 일변에, 상기 와이어가 접속되는 개구부가 적어도 2개소 형성되어 있는 촬상 장치.
(17)
중공 구조의 반도체 패키지인 상기 (16)에 기재된 촬상 장치.
(18)
상기 칩이 수지 봉지되어 있는 반도체 패키지인 상기 (16)에 기재된 촬상 장치.
11: 반도체 장치
21: 배선 기판
22: 칩
31: 본딩 와이어
32: 개구부
33: 개구부
34: 솔더 레지스트막
42: 단자
43: 단자
101: 반도체 패키지
111: 스페이서
112: 접착제
113: 커버 글라스
114: 솔더볼
131: 반도체 패키지

Claims (18)

  1. 칩과,
    배선 기판과,
    상기 칩과 상기 배선 기판을 접속하는 와이어를 구비하고,
    상기 배선 기판의 절연막이 형성되어 있는 면으로, 상기 배선 기판의 적어도 일변에, 상기 와이어가 접속되는 제1 개구부와 제2 개구부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 개구부에 형성되어 있는 제1 단자와, 상기 제2 개구부에 형성되어 있는 제2 단자는 개구부에서 소정의 거리만큼 떨어진 위치에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 제1 단자와 상기 제2 단자가 배치되어 있는 직선상에 있어서, 상기 제1 단자와 상기 제2 단자 사이의 거리는 상기 제1 단자와 상기 제2 단자 사이에 있는 상기 절연막의 거리를 제외하고, 상기 소정의 거리만큼 떨어져 있는 것을 특징으로 하는 반도체 장치.
  4. 제2항에 있어서,
    상기 제1 단자에는 저전위로 설정되어 있는 상기 와이어가 접속되고, 상기 제2 단자에는 상기 저전위에 대해 고전위로 설정되어 있는 상기 와이어가 접속되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 소정의 거리는 상기 저전위와 상기 고전위의 전위차를 이용하여 다음 식에 의해 표시되는
    거리=계수×전위차^(1/2)인 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 계수는 15 내지 20인 것을 특징으로 하는 반도체 장치.
  7. 제2항에 있어서,
    상기 소정의 거리는 상기 제2 개구부 내에 마련되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제2항에 있어서,
    상기 소정의 거리는 상기 제1 개구부 내에 마련되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제2항에 있어서,
    상기 소정의 거리는 상기 제1 개구부에 마련되어 있는 제1 거리와, 상기 제2 개구부 내에 마련되어 있는 제2 거리를 가산한 거리인 것을 특징으로 하는 반도체 장치.
  10. 제2항에 있어서,
    상기 제1 단자는 인출선을 가지고, 상기 인출선 방향이 엇갈리게 되도록 상기 제1 개구부 내에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제2항에 있어서,
    상기 제1 단자는 인출선을 가지고, 상기 인출선 방향이 상기 제2 개구부가 위치하는 방향이 되도록 상기 제1 개구부 내에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제2항에 있어서,
    상기 제1 단자는 인출선을 가지고, 상기 인출선 방향이 상기 제2 개구부가 있는 방향과 역측이 되도록 상기 제1 개구부 내에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  13. 제2항에 있어서,
    상기 제2 단자는 상기 제2 개구부 내에 하나 형성되어 있는 것을 특징으로 하는 반도체 장치.
  14. 제2항에 있어서,
    상기 제2 단자는 상기 제2 개구부 내에 복수 형성되어 있는 것을 특징으로 하는 반도체 장치.
  15. 제1항에 있어서,
    상기 칩은 이미지 센서인 것을 특징으로 하는 반도체 장치.
  16. 이미지 센서의 칩과,
    배선 기판과,
    상기 칩과 상기 배선 기판을 접속하는 와이어를 구비하고,
    상기 배선 기판의 절연막이 형성되어 있는 면으로, 상기 배선 기판의 적어도 일변에, 상기 와이어가 접속되는 개구부가 적어도 2개소 형성되어 있는 것을 특징으로 하는 촬상 장치.
  17. 제16항에 있어서,
    중공 구조의 반도체 패키지인 것을 특징으로 하는 촬상 장치.
  18. 제16항에 있어서,
    상기 칩이 수지 봉지되어 있는 반도체 패키지인 것을 특징으로 하는 촬상 장치.
KR1020237024769A 2021-02-05 2022-01-05 반도체 장치, 촬상 장치 KR20230141770A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021017083 2021-02-05
JPJP-P-2021-017083 2021-02-05
PCT/JP2022/000076 WO2022168514A1 (ja) 2021-02-05 2022-01-05 半導体装置、撮像装置

Publications (1)

Publication Number Publication Date
KR20230141770A true KR20230141770A (ko) 2023-10-10

Family

ID=82742206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237024769A KR20230141770A (ko) 2021-02-05 2022-01-05 반도체 장치, 촬상 장치

Country Status (3)

Country Link
US (1) US20240088010A1 (ko)
KR (1) KR20230141770A (ko)
WO (1) WO2022168514A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308137A (ja) 1992-04-30 1993-11-19 Sony Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220755A (ja) * 1990-01-26 1991-09-27 Olympus Optical Co Ltd 半導体装置
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP2010027856A (ja) * 2008-07-18 2010-02-04 Panasonic Corp 半導体装置
JP2011155184A (ja) * 2010-01-28 2011-08-11 Renesas Electronics Corp 配線構造
JP6129671B2 (ja) * 2013-07-19 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308137A (ja) 1992-04-30 1993-11-19 Sony Corp 半導体装置

Also Published As

Publication number Publication date
WO2022168514A1 (ja) 2022-08-11
US20240088010A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US11222916B2 (en) Solid-state imaging device
EP3806451B1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
US11670625B2 (en) Imaging unit having a stacked structure and electronic apparatus including the imaging unit
KR20230141770A (ko) 반도체 장치, 촬상 장치
WO2023007797A1 (ja) 固体撮像素子、撮像装置、および電子機器
US20240064433A1 (en) Imaging element and imaging device
US11152726B2 (en) Connector device and connector system
CN113661700B (zh) 成像装置与成像方法
EP3971947A1 (en) Semiconductor package, semiconductor package manufacturing method, and electronic device
KR20230154181A (ko) 촬상 장치, 전자 기기 및 신호 처리 방법
CN115362671A (zh) 成像电路、成像装置和成像方法
US11722804B2 (en) Imaging device and imaging system having a stacked structure for pixel portion and signal processing circuit portion
WO2024185282A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法
WO2024075398A1 (ja) カメラモジュール、および、撮像装置
JP7499242B2 (ja) 半導体パッケージ、および、電子装置
WO2024095610A1 (ja) 電子デバイス
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
WO2023026524A1 (ja) 光検出デバイスおよび光検出装置
US20210356569A1 (en) Distance measurement apparatus and detection method
CN118103977A (zh) 半导体封装件和模块