WO2022149371A1

WO2022149371A1 - 電子部品

Info

Publication number: WO2022149371A1
Application number: PCT/JP2021/043701
Authority: WO
Inventors: 文悟田中; 和真西尾
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2021-01-08
Filing date: 2021-11-29
Publication date: 2022-07-14
Anticipated expiration: 2023-07-08
Also published as: JPWO2022149371A1; DE112021006302T5; US20230343702A1

Abstract

電子部品は、主面を有するチップと、前記主面の上に２２００ｎｍを超える厚さで積層され、前記チップ側の第１端、および、前記チップとは反対側の第２端を有する絶縁層と、前記第１端を基準に２２００ｎｍ未満の厚さ範囲に位置しないように前記絶縁層内に配置され、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜と、を含む。

Description

電子部品

　この出願は、２０２１年１月８日に日本国特許庁に提出された特願２０２１－００２２６３号および２０２１年４月２３日に日本国特許庁に提出された特願２０２１－０７３５９６号に対応しており、これらの出願の全開示はここに引用により組み込まれる。本発明は、電子部品に関する。

　特許文献１は、誘電体基板、および、誘電体基板の上に形成されたＳｉＣｒ膜を含む集積型ＳｉＣｒ金属薄膜抵抗を開示している。

国際公開第２００６／０３５３７７号

　一実施形態は、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜の信頼性を向上できる電子部品を提供する。

　一実施形態は、主面を有するチップと、前記主面の上に積層された絶縁層と、前記絶縁層内に配置され、金属元素および非金属元素によって構成された合金結晶を含み、一方側の第１端部および他方側の第２端部を有する抵抗膜と、前記絶縁層内で前記主面および前記第１端部の間に介在された第１配線と、前記絶縁層内で前記第１配線から離間して前記主面および前記第２端部の間に介在された第２配線と、前記絶縁層内において前記第１配線および前記第２配線の間の領域に区画され、前記絶縁層において前記主面および前記抵抗膜の間の厚さ範囲に位置する絶縁体部分のみによって形成された絶縁領域と、を含む、電子部品を提供する。

　一実施形態は、主面を有するチップと、前記主面の上に積層された絶縁層と、前記絶縁層内に配置され、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜と、平面視において前記抵抗膜に重ならないように前記抵抗膜の周縁から前記抵抗膜外の領域に間隔を空けて前記絶縁層の上に配置された複数のトップ配線と、含む、電子部品を提供する。

　一実施形態は、主面を有するチップと、前記主面の上に２２００ｎｍを超える厚さで積層され、前記チップ側の第１端、および、前記チップとは反対側の第２端を有する絶縁層と、前記第１端を基準に２２００ｎｍ未満の厚さ範囲に位置しないように前記絶縁層内に配置され、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜と、を含む、電子部品を提供する。

　一実施形態は、主面を有するチップと、前記主面の上に２２００ｎｍを超える厚さで積層され、前記チップ側の第１端、および、前記チップとは反対側の第２端を有する絶縁層と、前記絶縁層の厚さ方向に絶縁体のみを有し、前記絶縁層内に２２００ｎｍ以上の厚さで形成された絶縁領域と、前記絶縁領域を直接被覆するように前記絶縁層内において前記第２端および前記絶縁領域の間の領域に配置され、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜と、を含む、電子部品を提供する。

　本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面の参照によって説明される実施形態により明らかにされる。

図１は、第１実施形態に係る電子部品を示す模式的な平面図である。図２は、図１に示すII-II線に沿う断面構造を第１形態例に係る抵抗膜と共に示す断面図である。図３は、図２に示す領域IIIの拡大図である。図４は、図１に示すII-II線に沿う断面構造を第２形態例に係る抵抗膜と共に示す断面図である。図５は、図１に示すII-II線に沿う断面構造を第３形態例に係る抵抗膜と共に示す断面図である。図６は、図１に示すII-II線に沿う断面構造を第４形態例に係る抵抗膜と共に示す断面図である。図７は、抵抗膜のシート抵抗を示すグラフである。図８は、抵抗膜の抵抗温度係数の１次係数を示すグラフである。図９は、抵抗膜の抵抗温度係数の２次係数を示すグラフである。図１０は、図２に対応し、第２実施形態に係る電子部品（＝第１実施形態に係る電子部品において抵抗膜の配置箇所および接続態様を変更した形態）を示す断面図である。図１１は、図２に対応し、第３実施形態に係る電子部品（＝第１実施形態に係る電子部品において抵抗膜の接続態様を変更した形態）を示す断面図である。図１２は、図２に対応し、第４実施形態に係る電子部品（＝第３実施形態に係る電子部品において抵抗膜の配置箇所および接続態様を変更した形態）を示す断面図である。図１３は、図２に対応し、第５実施形態に係る電子部品（＝第１実施形態に係る電子部品において絶縁領域の形態を変更した形態）を示す断面図である。図１４は、第６実施形態に係る電子部品を示す模式的な平面図である。図１５は、図１４に示す領域XVを第１パターンに係る抵抗膜と共に示す拡大図である。図１６は、図１５に示すXVI-XVI線に沿う断面図である。図１７は、図１５に示すXVII-XVII線に沿う断面図である。図１８Ａは、図１４に示す領域XVを第２パターンに係る抵抗膜と共に示す拡大図である。図１８Ｂは、図１４に示す領域XVを第３パターンに係る抵抗膜と共に示す拡大図である。図１８Ｃは、図１４に示す領域XVを第４パターンに係る抵抗膜と共に示す拡大図である。図１９は、図１５に示す抵抗膜のシート抵抗を示すグラフである。図２０は、図１５に示す抵抗膜の抵抗温度係数の１次係数を示すグラフである。図２１は、図１５に示す抵抗膜の抵抗温度係数の２次係数を示すグラフである。

　添付図面は、模式図であり、厳密に図示されたものではなく、縮尺等は必ずしも一致しない。図１は、第１実施形態に係る電子部品１を示す模式的な平面図である。図２は、図１に示すII-II線に沿う断面構造を第１形態例に係る抵抗膜８と共に示す断面図である。図３は、図２に示す領域IIIの拡大図である。

　図１～図３を参照して、電子部品１は、この形態では、半導体の性質を利用した種々の機能デバイスを含む半導体装置である。電子部品１は、直方体形状に形成された半導体チップ２（チップ）を含む。半導体チップ２は、比較的高い第１熱伝導率Ｋ１を有している。半導体チップ２は、Ｓｉ（シリコン）チップ、または、ＷＢＧ（wide band gap）半導体チップからなっていてもよい。ＷＢＧ半導体は、Ｓｉのバンドギャップを超えるバンドギャップを有する半導体である。

　ＷＢＧ半導体チップは、ＳｉＣチップ、ＧａＮチップまたはＧａＡｓチップからなっていてもよい。半導体チップ２は、この形態では、Ｓｉチップからなり、Ｓｉに起因した第１熱伝導率Ｋ１（≒１６０Ｗｍ・Ｋ）を有している。半導体チップ２は、一方側の第１主面２ａ、他方側の第２主面２ｂ、ならびに、第１主面２ａおよび第２主面２ｂを接続する側面２ｃを含む。第１主面２ａおよび第２主面２ｂは、それらの法線方向から見た平面視において四角形状に形成されている。

　電子部品１は、第１主面２ａに設けられたデバイス領域３を含む。デバイス領域３は、平面視において側面２ｃから間隔を空けて第１主面２ａの内方部に区画されている。デバイス領域３の個数、配置および形状は任意であり、特定の個数、配置および形状に限定されない。電子部品１は、デバイス領域３に形成された機能デバイスを含む。機能デバイスは、半導体スイッチングデバイス、半導体整流デバイスおよび受動デバイスのうちの少なくとも１つを含んでいてもよい。

　半導体スイッチングデバイスは、ＪＦＥＴ（Junction Field Effect Transistor：接合型トランジスタ）、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：絶縁ゲート型の電界効果トランジスタ）、ＢＪＴ（Bipolar Junction Transistor：バイポーラトランジスタ）、および、ＩＧＢＴ（Insulated Gate Bipolar Junction Transistor：絶縁ゲート型バイポーラトランジスタ）のうちの少なくとも１つを含んでいてもよい。

　半導体整流デバイスは、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、ツェナーダイオード、ショットキーバリアダイオードおよびファストリカバリーダイオードのうちの少なくとも１つを含んでいてもよい。受動デバイスは、抵抗、コンデンサ、インダクタおよびヒューズのうちの少なくとも１つを含んでいてもよい。機能デバイスは、半導体スイッチングデバイス、半導体整流デバイスおよび受動デバイスのうちの少なくとも２つのデバイスが選択的に組み合わされた回路網（たとえばＬＳＩ等の集積回路）を含んでいてもよい。

　電子部品１は、第１主面２ａに設けられた外側領域４を含む。外側領域４は、デバイス領域３の外側の領域である。外側領域４は、第１主面２ａに機能デバイスを含まない領域であり、第１主面２ａの任意の位置に任意の形状および任意の個数で区画される。外側領域４は、この形態では、第１主面２ａにおいて側面２ｃおよびデバイス領域３の間の領域に区画されている。複数のデバイス領域３が第１主面２ａに区画されている場合、外側領域４は複数のデバイス領域３の間の領域に区画されていてもよい。

　電子部品１は、第１主面２ａの上に積層された絶縁層５を含む。絶縁層５は、デバイス領域３および外側領域４を被覆している。つまり、絶縁層５は、機能デバイスを被覆する領域、および、機能デバイスを被覆しない領域を有している。絶縁層５は、半導体チップ２の第１熱伝導率Ｋ１未満の第２熱伝導率Ｋ２（Ｋ１＜Ｋ２）を有している。つまり、絶縁層５は、半導体チップ２と比較して高い蓄熱性を有している。

　絶縁層５は、酸化シリコンおよび窒化シリコンのうちの少なくとも１つを含む。つまり、絶縁層５は、酸化シリコンに起因した熱伝導率（≒１．３Ｗｍ・Ｋ）および窒化シリコンに起因した熱伝導率（≒２９．３Ｗｍ・Ｋ）のうちの少なくとも１つに起因した第２熱伝導率Ｋ２を有している。絶縁層５は、この形態では、酸化シリコンからなり、酸化シリコンに起因した第２熱伝導率Ｋ２（≒１．３Ｗｍ・Ｋ）を有している。

　絶縁層５は、厚さ方向一方側（半導体チップ２側）の第１端５ａ、厚さ方向他方側（半導体チップ２とは反対側）の第２端５ｂ、ならびに、第１端５ａおよび第２端５ｂを接続する絶縁側面５ｃを有している。第１端５ａは、半導体チップ２（第１主面２ａ）に接続されている。第２端５ｂは、第１主面２ａに対してほぼ平行に延びるように平坦に形成され、平面視において第１主面２ａに整合する四角形状に形成されている。絶縁側面５ｃは、第２端５ｂの周縁から半導体チップ２側に向けて延び、半導体チップ２の側面２ｃに連なっている。

　絶縁層５は、所定の厚さＴＡを有している。厚さＴＡは、第１端５ａおよび第２端５ｂの間の距離である。厚さＴＡは、２２００ｎｍを超えている。厚さＴＡの上限値は機能デバイスの仕様に応じて調整され、絶縁層５の形成工程時間に支障の出ない値に設定される。厚さＴＡは、３００００ｎｍ以下、２５０００ｎｍ以下、２００００ｎｍ以下、１５０００ｎｍ以下、１００００ｎｍ以下および５０００ｎｍ以下のいずれか１つの上限値を有していてもよい。厚さＴＡは、３０００ｎｍ以上１００００ｎｍ以下に設定されていることが好ましい。厚さＴＡは、この形態では、４５００ｎｍに設定されている。

　絶縁層５は、第１主面２ａの上に積層された複数の層間絶縁膜６を含む積層構造を有している。複数の層間絶縁膜６は、ＣＶＤ（chemical vapor deposition）法によって第１主面２ａの上に積層されている。絶縁層５が前記厚さＴＡ（２２００ｎｍ＜ＴＡ）を有する限り、層間絶縁膜６の積層数は任意であり、特定の積層数に限定されない。層間絶縁膜６の積層数は、絶縁層５の形成工程時間に支障の出ない一般的な値に設定される。層間絶縁膜６の積層数は、一例として２以上２５以下であってもよい。層間絶縁膜６の積層数は、２以上１０以下であることが好ましい。

　絶縁層５は、３層以上の層間絶縁膜６を含む積層構造を有していることが好ましい。絶縁層５は、４層以上の層間絶縁膜６を含む積層構造を有していることが特に好ましい。絶縁層５は、この形態では、６層の層間絶縁膜６を含む積層構造を有している。６層の層間絶縁膜６は、第１主面２ａ側から順に第１層間絶縁膜６Ａ、第２層間絶縁膜６Ｂ、第３層間絶縁膜６Ｃ、第４層間絶縁膜６Ｄ、第５層間絶縁膜６Ｅおよび第６層間絶縁膜６Ｆを含む。

　複数の層間絶縁膜６は、酸化シリコン膜および窒化シリコン膜のうちの少なくとも１つをそれぞれ含んでいてもよい。複数の層間絶縁膜６は、この形態では、酸化シリコン膜からなる単層構造をそれぞれ有している。これにより、酸化シリコンからなる絶縁層５が構成されている。複数の層間絶縁膜６は、１００ｎｍ以上３０００ｎｍ以下の厚さをそれぞれ有していてもよい。複数の層間絶縁膜６は、３００ｎｍ以上１５００ｎｍ以下の厚さをそれぞれ有していることが好ましい。複数の層間絶縁膜６は、互いに異なる厚さを有していてもよいし、互いに等しい厚さを有していてもよい。

　電子部品１は、絶縁層５内の任意の領域に形成された絶縁領域７を含む。絶縁領域７は、絶縁層５の厚さ方向に導体膜（金属膜等）を有さず、絶縁体のみを有する領域である。絶縁領域７は、この形態では、絶縁層５において外側領域４を被覆する部分に形成されている。つまり、絶縁領域７は、デバイス領域３外の外側領域４を被覆し、機能デバイスを被覆していない。換言すると、機能デバイスは絶縁領域７の下方に形成されていない。

　絶縁領域７は、この形態では、第１端５ａ（第１主面２ａ）を基準（零地点）として第２端５ｂに向けて絶縁層５の厚さ方向途中部まで形成されている。絶縁領域７は、この形態では、複数の層間絶縁膜６（この形態では第１～第５層間絶縁膜６Ａ～６Ｅ）の一部分によって構成された積層構造を有している。

　絶縁領域７は、絶縁層５の厚さ方向に関して所定の絶縁厚さＴＢを有している。絶縁厚さＴＢは、２２００ｎｍ以上に設定されている。絶縁厚さＴＢの上限値は、絶縁層５の厚さＴＡ未満（ＴＢ＜ＴＡ）である。絶縁厚さＴＢは、３００００ｎｍ未満、２５０００ｎｍ以下、２００００ｎｍ以下、１５０００ｎｍ以下、１００００ｎｍ以下および５０００ｎｍ以下のいずれか１つの上限値を有していてもよい。絶縁層５の厚さＴＡが３１００ｎｍを超えている場合、絶縁厚さＴＢは３１００ｎｍ以上に設定されていることが好ましい。絶縁厚さＴＢは、この形態では、３９００ｎｍに設定されている。

　電子部品１は、絶縁層５内に配置された抵抗膜８を含む。抵抗膜８は、いわゆる薄膜抵抗である。抵抗膜８は、金属元素および非金属元素によって構成された合金結晶を含む。抵抗膜８は、スパッタリング工程、および、結晶化工程を経て形成されている。スパッタリング工程では、金属元素および非金属元素を含む合金が、スパッタ法によって成膜対象となる層間絶縁膜６の上に散布される。これにより、抵抗膜８のベースとなるベース合金膜が成膜対象の層間絶縁膜６の上に形成される。成膜直後のベース合金膜は、アモルファス状態である。

　結晶化工程では、ベース合金膜が結晶化する温度（たとえば３００℃以上５００℃以下の温度）および時間でベース合金膜が加熱される。これにより、合金結晶膜からなる抵抗膜８が形成される。ベース合金膜の結晶化温度および結晶化時間は、機能デバイスの電気的特性に支障の出ない温度および時間に設定される。抵抗膜８のシート抵抗Ｒｓは、結晶化工程を経て生成された合金結晶膜のシート抵抗Ｒｓによって確定される。

　抵抗膜８を構成する合金結晶の種類は、結晶化工程が実施される限り任意である。抵抗膜８は、一例として、ＣｒＳｉ膜、ＣｒＳｉＮ膜、ＣｒＳｉＯ膜、ＴａＮ膜およびＴｉＮ膜のうちの少なくとも１つを含んでいてもよい。抵抗膜８は、この形態では、ＣｒＳｉ膜からなる単層構造を有している。抵抗膜８は、「ＣｒＳｉ抵抗膜」と称されてもよい。抵抗膜８（ＣｒＳｉ膜）の総重量に対する金属（Ｃｒ）の含有量は、５ｗｔ％以上５０ｗｔ％以下であってもよい。

　抵抗膜８は、０．１ｎｍ以上１００ｎｍ以下の厚さを有していてもよい。抵抗膜８の厚さの下限値は、０．５ｎｍ以上であることが好ましい。抵抗膜８の厚さの下限値は、１ｎｍ以上であることが最も好ましい。抵抗膜８の厚さの上限値は、１０ｎｍ以下であることが好ましい。抵抗膜８の厚さの上限値は、５ｎｍ以下であることが最も好ましい。抵抗膜８のシート抵抗Ｒｓは、１００Ω／□以上５００００Ω／□以下であってもよい。シート抵抗Ｒｓは、１０００Ω／□以上１００００Ω／□以下であることが好ましい。シート抵抗Ｒｓは、抵抗膜８の厚さ、抵抗膜８の平面積、金属の含有量等を調節することによって調整される。

　抵抗膜８は、３層目以上の層間絶縁膜６（第３～第５層間絶縁膜６Ｃ～６Ｅのいずれか）の上に配置され、３層目未満に位置する層間絶縁膜６（第１～第２層間絶縁膜６Ａ～６Ｂ）の上に配置されていないことが好ましい。抵抗膜８は、４層目以上の層間絶縁膜６（第４～第５層間絶縁膜６Ｄ～６Ｅのいずれか）の上に配置され、４層目未満に位置する層間絶縁膜６（第１～第３層間絶縁膜６Ａ～６Ｃ）の上に配置されていないことが特に好ましい。

　抵抗膜８は、この形態では、第５層間絶縁膜６Ｅの上に配置され、第６層間絶縁膜６Ｆによって被覆されている。抵抗膜８は、成膜対象の層間絶縁膜６（この形態では第５層間絶縁膜６Ｅ）を専有していることが好ましい。つまり、抵抗膜８以外の導体膜（金属膜）は、抵抗膜８と同一の層に配置されていないことが好ましい。

　抵抗膜８は、絶縁層５内において第２端５ｂおよび絶縁領域７の間の領域に配置され、絶縁領域７を被覆している。抵抗膜８は、絶縁領域７を直接被覆していることが好ましい。つまり、抵抗膜８は、第１端５ａ（第１主面２ａ）を基準に２２００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されていることが好ましい。抵抗膜８は、第１端５ａ（第１主面２ａ）を基準に３１００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されていることが特に好ましい。

　抵抗膜８は、この形態では、第１端５ａ（第１主面２ａ）を基準に３９００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されている。絶縁層５内において第１端５ａ（第１主面２ａ）および抵抗膜８の間の厚さ（絶縁厚さＴＢ）は、絶縁層５内において第２端５ｂおよび抵抗膜８の間の厚さ以上であることが好ましい。絶縁厚さＴＢは、この形態では、第２端５ｂおよび抵抗膜８の間の厚さを超えている。

　抵抗膜８は、絶縁領域７を挟んで第１主面２ａに対向している。つまり、抵抗膜８は、絶縁層５内において導体膜（金属膜）が配置されていない領域を挟んで第１主面２ａに対向する部分を含む。また、抵抗膜８は、絶縁領域７を挟んで外側領域４に対向し、機能デバイスには対向していない部分を含む。抵抗膜８は、この形態では、絶縁層５の厚さ方向に関して機能デバイスに対向していない。抵抗膜８の平面形状は任意である。抵抗膜８は、平面視において四角形状、長方形状（帯状）、多角形状、葛折り状（ジグザグ状）、または、これらが選択的に組み合わされた形状を有していてもよい。

　電子部品１は、絶縁層５内において抵抗膜８を被覆する無機絶縁膜９を含む。無機絶縁膜９は、抵抗膜８および層間絶縁膜６（この形態では第６層間絶縁膜６Ｆ）の間の領域に介在し、抵抗膜８を挟んで絶縁領域７に対向している。無機絶縁膜９は、抵抗膜８の全域を被覆していることが好ましい。無機絶縁膜９は、この形態では、抵抗膜８の平面形状に整合する平面形状を有している。無機絶縁膜９は、酸化シリコン膜および窒化シリコン膜のうちの少なくとも１つを含んでいてもよい。無機絶縁膜９は、この形態では、酸化シリコン膜からなる単層構造を有している。

　電子部品１は、絶縁層５内において第１端５ａおよび第２端５ｂの厚さ範囲に積層配置された複数の層間配線１０を含む。複数の層間配線１０は、対応する機能デバイスおよび／または抵抗膜８にそれぞれ電気的に接続されている。複数の層間配線１０は、複数の機能デバイス同士を電気的に接続させていてもよい。複数の層間配線１０は、抵抗膜８を任意の機能デバイスに電気的に接続させていてもよい。複数の層間配線１０の配置箇所および引き回し態様は任意である。

　複数の層間配線１０は、この形態では、絶縁層５内において第１端５ａおよび抵抗膜８の厚さ範囲内に積層配置され、絶縁層５内において第２端５ｂおよび抵抗膜８の間の厚さ範囲には配置されていない。複数の層間配線１０は、対応する層間絶縁膜６の上にそれぞれ配置されている。つまり、複数の層間配線１０は、複数の層間絶縁膜６および抵抗膜８と多層配線構造を形成している。複数の層間配線１０の積層数は、層間絶縁膜６の積層数に応じて調節される。複数の層間配線１０は、この形態では、少なくとも１つの第１層間配線１０Ａ、少なくとも１つの第２層間配線１０Ｂ、少なくとも１つの第３層間配線１０Ｃおよび少なくとも１つの第４層間配線１０Ｄを含む。

　第１層間配線１０Ａは、第１層間絶縁膜６Ａの上に配置され、第２層間絶縁膜６Ｂによって被覆されている。第２層間配線１０Ｂは、第２層間絶縁膜６Ｂの上に配置され、第３層間絶縁膜６Ｃによって被覆されている。第３層間配線１０Ｃは、第３層間絶縁膜６Ｃの上に配置され、第４層間絶縁膜６Ｄによって被覆されている。第４層間配線１０Ｄは、第４層間絶縁膜６Ｄの上に配置され、第５層間絶縁膜６Ｅによって被覆されている。複数の層間配線１０は、抵抗膜８が配置された層間絶縁膜６（この形態では第５層間絶縁膜６Ｅ）の上には配置されていない。

　複数の層間配線１０は、抵抗膜８用の第１下配線１１および第２下配線１２を含む。第１下配線１１は、抵抗膜８の一端の直下に配置されている。抵抗膜８の一端は、電気的な接続端を意味する。第１下配線１１は、この形態では、第４層間配線１０Ｄの１つからなる。第１下配線１１は、平面視において絶縁領域７を区画するように絶縁領域７に沿って配置されている。

　第２下配線１２は、抵抗膜８の他端の直下に配置されている。抵抗膜８の他端は、電気的な接続端を意味する。第２下配線１２は、第１下配線１１から間隔を空けて第１下配線１１と同一層に配置されている。第２下配線１２は、この形態では、第４層間配線１０Ｄの１つからなる。第２下配線１２は、平面視において絶縁領域７を区画するように絶縁領域７に沿って配置されている。第２下配線１２は、平面視において絶縁領域７を挟んで第１下配線１１に対向している。このような構造において、抵抗膜８は、絶縁領域７を被覆し、かつ、平面視において第１下配線１１および第２下配線１２に重なるように絶縁層５内に配置されている。

　複数の層間配線１０は、抵抗膜８の厚さを超える厚さをそれぞれ有している。複数の層間配線１０は、半導体チップ２側からこの順に積層された第１バリア膜１３、本体膜１４および第２バリア膜１５を含む積層構造をそれぞれ有している。第１バリア膜１３は、Ｔｉ系金属膜からなる。第１バリア膜１３は、半導体チップ２側からこの順に積層されたＴｉ膜１６およびＴｉＮ膜１７を含む積層構造を有していてもよい。

　本体膜１４は、Ａｌ系金属膜またはＣｕ系金属膜からなり、第１バリア膜１３の厚さを超える厚さを有している。本体膜１４は、純Ａｌ膜（純度が９９％以上のＡｌ膜）、純Ｃｕ膜（純度が９９％以上のＡｌ膜）、ＡｌＣｕ合金膜、ＡｌＳｉ合金膜およびＡｌＳｉＣｕ合金膜のうちの少なくとも１つを含んでいてもよい。第２バリア膜１５は、Ｔｉ系金属膜からなり、本体膜１４の厚さ未満の厚さを有している。第２バリア膜１５は、本体膜１４側からこの順に積層されたＴｉ膜１８およびＴｉＮ膜１９を含む積層構造を有していてもよい。

　電子部品１は、絶縁層５内に配置された複数のビア電極２０を含む。複数のビア電極２０は、厚さ方向に対向する任意の２つの層間配線１０に電気的にそれぞれ接続されている。複数のビア電極２０は、抵抗膜８用の第１ビア電極２１および第２ビア電極２２を含む。第１ビア電極２１は、抵抗膜８の一端および第１下配線１１の間に介在され、抵抗膜８の一端および第１下配線１１に電気的に接続されている。第２ビア電極２２は、抵抗膜８の他端および第２下配線１２の間に介在され、抵抗膜８の他端および第２下配線１２に電気的に接続されている。

　第１ビア電極２１の上端部および第２ビア電極２２の上端部は、対応する層間絶縁膜６の主面（この形態では第５層間絶縁膜６Ｅの主面）から突出していてもよい。この場合、抵抗膜８は、第１ビア電極２１の上端部（主面および側壁の一部）および第２ビア電極２２の上端部（主面および側壁の一部）に沿って膜状に形成され、第１ビア電極２１の上端部および第２ビア電極２２の上端部に起因した隆起部を有していてもよい。

　複数のビア電極２０は、対応する層間絶縁膜６に形成されたビアホール２３の内壁からこの順に積層されたビアバリア膜２４およびビア本体２５を含む積層構造をそれぞれ有している。ビアバリア膜２４は、ビアホール２３の内壁に沿う膜状に形成され、ビアホール２３内においてリセスを区画している。ビアバリア膜２４は、Ｔｉ系金属膜からなる。ビアバリア膜２４は、ビアホール２３の内壁からこの順に積層されたＴｉ膜２６およびＴｉＮ膜２７を含む積層構造を有していてもよい。ビア本体２５は、ビアバリア膜２４を挟んでビアホール２３に埋設されている。ビア本体２５は、ビアホール２３に一体物（integrated member）として埋設されたＷ（タングステン）またはＣｕ（銅）を含む。

　電子部品１は、絶縁層５の第２端５ｂの上に配置された複数のトップ配線３０を含む。複数のトップ配線３０は、対応する機能デバイスおよび／または抵抗膜８にそれぞれ電気的に接続されている。複数のトップ配線３０は、導線（たとえばボンディングワイヤ）に接続されるターミナル電極である。複数のトップ配線３０は、外部からの入力信号を各機能デバイスに伝達するか、または、各機能デバイスからの出力信号を外部に伝達する。

　複数のトップ配線３０は、抵抗膜８用の第１上配線３１および第２上配線３２を含む。第１上配線３１は、第１下配線１１の直上に配置されている。第２上配線３２は、第２下配線１２の直上に配置されている。複数のトップ配線３０は、複数の層間配線１０の厚さを超える厚さを有している。複数のトップ配線３０は、複数の層間配線１０と同様に、半導体チップ２側（絶縁層５側）からこの順に積層された第１バリア膜１３、本体膜１４および第２バリア膜１５を含む積層構造をそれぞれ有している。

　電子部品１は、絶縁層５内に配置された複数のロングビア電極４０を含む。複数のロングビア電極４０は、厚さ方向に対向する任意の層間配線１０および任意のトップ配線３０に電気的に接続されている。ロングビア電極４０は、ビア電極２０のうち少なくとも２つの層間絶縁膜６に跨るビア電極２０である。

　複数のロングビア電極４０は、抵抗膜８用の第１ロングビア電極４１および第２ロングビア電極４２を含む。第１ロングビア電極４１は、第１下配線１１および第１上配線３１の間の領域に介在され、第１下配線１１および第１上配線３１に電気的に接続されている。第１ロングビア電極４１は、抵抗膜８から間隔を空けて配置され、抵抗膜８を横切るように第２端５ｂから第１端５ａ側に向けて延びている。

　第２ロングビア電極４２は、第２下配線１２および第２上配線３２の間の領域に介在され、第２下配線１２および第２上配線３２に電気的に接続されている。第２ロングビア電極４２は、抵抗膜８から間隔を空けて配置され、抵抗膜８を横切るように第２端５ｂ側から第１端５ａ側に向けて延びている。複数のロングビア電極４０は、複数のビア電極２０と同様に、対応する層間絶縁膜６に形成されたビアホール２３の内壁からこの順に積層されたビアバリア膜２４およびビア本体２５を含む積層構造をそれぞれ有している。

　電子部品１は、絶縁層５の第２端５ｂの上において複数のトップ配線３０を部分的に被覆するトップ絶縁層５０を含む。トップ絶縁層５０は、「パッシベーション層」と称されてもよい。トップ絶縁層５０は、複数のトップ配線３０の内方部を部分的に露出させる複数のパッド開口５０ａを有し、複数のトップ配線３０の周縁部を被覆している。

　トップ絶縁層５０は、この形態では、絶縁層５側からこの順に積層された第１絶縁膜５１および第２絶縁膜５２を含む積層構造を有している。第１絶縁膜５１は、酸化シリコン膜を含んでいてもよい。第２絶縁膜５２は、第１絶縁膜５１とは異なる絶縁体を含む。第２絶縁膜５２は、窒化シリコン膜を含んでいてもよい。トップ絶縁層５０は、第１絶縁膜５１または第２絶縁膜５２からなる単層構造を有していてもよい。

　図４は、図１に示すII-II線に沿う断面構造を第２形態例に係る抵抗膜８と共に示す断面図である。以下、図１～図３に示された構造に対応する構造については同一の参照が付され、それらの説明は省略される。

　図４を参照して、絶縁層５は、この形態では、第１主面２ａ側からこの順に積層された第１～第５層間絶縁膜６Ａ～６Ｅを含み、３６００ｎｍの厚さＴＡを有している。絶縁領域７は、第１～第４層間絶縁膜６Ａ～６Ｄの一部分によって構成された積層構造を含み、３１００ｎｍの絶縁厚さＴＢを有している。抵抗膜８は、第１端５ａ（第１主面２ａ）を基準に３１００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されている。複数の層間配線１０は、第１～第３層間配線１０Ａ～１０Ｃを含む。複数の層間配線１０は、抵抗膜８用の第１下配線１１および第２下配線１２は、この形態では、第３層間配線１０Ｃの１つからそれぞれなる。

　図５は、図１に示すII-II線に沿う断面構造を第３形態例に係る抵抗膜８と共に示す断面図である。以下、図１～図３に示された構造に対応する構造については同一の参照が付され、それらの説明は省略される。

　図５を参照して、絶縁層５は、この形態では、第１主面２ａ側からこの順に積層された第１～第４層間絶縁膜６Ａ～６Ｄを含み、２７００ｎｍの厚さＴＡを有している。絶縁領域７は、第１～第３層間絶縁膜６Ａ～６Ｃの一部分によって構成された積層構造を含み、２２００ｎｍの絶縁厚さＴＢを有している。抵抗膜８は、第１端５ａ（第１主面２ａ）を基準に２２００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されている。複数の層間配線１０は、第１～第２層間配線１０Ａ～１０Ｂを含む。抵抗膜８用の第１下配線１１および第２下配線１２は、この形態では、第２層間配線１０Ｂの１つからそれぞれなる。

　図６は、図１に示すII-II線に沿う断面構造を第４形態例に係る抵抗膜８と共に示す断面図である。以下、図１～図３に示された構造に対応する構造については同一の参照が付され、それらの説明は省略される。

　図６を参照して、絶縁層５は、この形態では、第１主面２ａ側からこの順に積層された第１～第３層間絶縁膜６Ａ～６Ｃを含み、１９００ｎｍの厚さＴＡを有している。絶縁領域７は、第１～第２層間絶縁膜６Ａ～６Ｂの一部分によって構成された積層構造を含み、１４００ｎｍの絶縁厚さＴＢを有している。抵抗膜８は、第１端５ａ（第１主面２ａ）を基準に１４００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されている。複数の層間配線１０は、第１層間配線１０Ａを含む。抵抗膜８用の第１下配線１１および第２下配線１２は、第１層間配線１０Ａの１つからそれぞれなる。

　以下、図７～図９を参照して、第１～第４形態例に係る抵抗膜８の電気的特性が説明される。以下では、抵抗膜８の電気的特性として、シート抵抗Ｒｓ、抵抗温度係数（ＴＣＲ：Temperature Coefficient Resistance）の１次係数ＴＣＲ１、および、ＴＣＲの２次係数ＴＣＲ２について述べられる。図７～図９のグラフを取得する上で使用された第１～第４形態例に係る抵抗膜８のサンプル数は、それぞれ６８個である。

　図７は、抵抗膜８のシート抵抗Ｒｓを示すグラフである。図７において、縦軸は累積確率［％］を示し、横軸は抵抗膜８のシート抵抗Ｒｓ［Ω／□］を示している。図７には、第１特性Ｓ１、第２特性Ｓ２、第３特性Ｓ３および第４特性Ｓ４が示されている。

　第１特性Ｓ１は、第１形態例に係る抵抗膜８（絶縁厚さＴＢ＝３９００ｎｍ）の特性を示している。第２特性Ｓ２は、第２形態例に係る抵抗膜８（絶縁厚さＴＢ＝３１００ｎｍ）の特性を示している。第３特性Ｓ３は、第３形態例に係る抵抗膜８（絶縁厚さＴＢ＝２２００ｎｍ）の特性を示している。第４特性Ｓ４は、第４形態例に係る抵抗膜８（絶縁厚さＴＢ＝１４００ｎｍ）の特性を示している。シート抵抗Ｒｓの設計値は、いずれも１７００Ω／□以上２３００Ω／□以下である。

　第１特性Ｓ１を参照して、第１形態例に係る抵抗膜８の場合、シート抵抗Ｒｓは１９７０Ω／□以上２１１０Ω／□以下の範囲に収まり、シート抵抗Ｒｓの中央値Ｍ１（５０％）は２０５０Ω／□程度である。第２特性Ｓ２を参照して、第２形態例に係る抵抗膜８の場合、シート抵抗Ｒｓは１９３０Ω／□以上２１２０Ω／□以下の範囲に収まり、シート抵抗Ｒｓの中央値Ｍ１（５０％）は２０５０Ω／□程度である。

　第３特性Ｓ３を参照して、第３形態例に係る抵抗膜８の場合、シート抵抗Ｒｓは２１４０Ω／□以上２２３０Ω／□以下の範囲に収まり、シート抵抗Ｒｓの中央値Ｍ１（５０％）は２１５０Ω／□程度である。第４特性Ｓ４を参照して、第４形態例に係る抵抗膜８の場合、シート抵抗Ｒｓは２１３０Ω／□以上２３９０Ω／□以下の範囲に収まり、シート抵抗Ｒｓの中央値Ｍ１（５０％）は２２７０Ω／□程度である。

　シート抵抗Ｒｓは抵抗膜８の配置に依存し、設計値に対するシート抵抗Ｒｓの精度は絶縁層５の第１端５ａおよび抵抗膜８の間の距離を増加させるほど向上する。設計値に対するシート抵抗Ｒｓの精度は、具体的には、第４形態例、第３形態例、第２形態例および第１形態例の順に向上している。第１特性Ｓ１および第２特性Ｓ２がほぼ一致していることから、シート抵抗Ｒｓは第１端５ａおよび抵抗膜８の間の距離の増加に起因して発散せずに設計値に向けて収束する傾向を有している。

　以上の結果から、抵抗膜８は、絶縁層５の第１端５ａを基準に２２００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されていることが好ましい。この構造によれば、設計値に対するシート抵抗Ｒｓの精度を向上できる。この場合、抵抗膜８は、２２００ｎｍ以上の絶縁厚さＴＢを有する絶縁領域７を被覆していることが好ましい。

　抵抗膜８は、３１００ｎｍ以上の厚さを有する絶縁領域７を被覆していることが特に好ましい。この構造によれば、設計値に対するシート抵抗Ｒｓの精度をさらに向上できる。この場合、抵抗膜８は、絶縁層５の第１端５ａを基準に３１００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されていることが好ましい。

　図８は、抵抗膜８のＴＣＲの１次係数ＴＣＲ１を示すグラフである。図８において、縦軸は累積確率［％］を示し、横軸はＴＣＲの１次係数ＴＣＲ１［ｐｐｍ／℃］を示している。図８には、第１特性Ｓ１１、第２特性Ｓ１２、第３特性Ｓ１３および第４特性Ｓ１４が示されている。

　第１特性Ｓ１１は、第１形態例に係る抵抗膜８の特性を示している。第２特性Ｓ１２は、第２形態例に係る抵抗膜８の特性を示している。第３特性Ｓ１３は、第３形態例に係る抵抗膜８の特性を示している。第４特性Ｓ１４は、第４形態例に係る抵抗膜８の特性を示している。１次係数ＴＣＲ１の設計値は、いずれも－１００ｐｐｍ／℃以上＋１００ｐｐｍ／℃以下である。１次係数ＴＣＲ１の最適値は、０ｐｐｍ／℃である。

　第１特性Ｓ１１を参照して、第１形態例に係る抵抗膜８の場合、１次係数ＴＣＲ１は－２０ｐｐｍ／℃以上＋２５ｐｐｍ／℃以下の範囲に収まり、中央値Ｍ２（５０％）はほぼ０ｐｐｍ／℃である。第１特性Ｓ１１に係る１次係数ＴＣＲ１は、中央値Ｍ１（５０％）を基準とする±２０％の範囲において－１０ｐｐｍ／℃以上＋１０ｐｐｍ／℃以下の範囲に収まっている。

　第２特性Ｓ１２を参照して、第２形態例に係る抵抗膜８の場合、１次係数ＴＣＲ１は－２０ｐｐｍ／℃以上＋２５ｐｐｍ／℃以下の範囲に収まり、中央値Ｍ２（５０％）はほぼ０ｐｐｍ／℃である。第２特性Ｓ１２に係る１次係数ＴＣＲ１は、中央値Ｍ１（５０％）を基準とする±２０％の範囲において－１０ｐｐｍ／℃以上＋１０ｐｐｍ／℃以下の範囲に収まっている。

　第３特性Ｓ１３を参照して、第３形態例に係る抵抗膜８の場合、１次係数ＴＣＲ１は＋５ｐｐｍ／℃以上＋６０ｐｐｍ／℃以下の範囲に収まり、中央値Ｍ２（５０％）は＋２１ｐｐｍ／℃程度である。第４特性Ｓ１４を参照して、第４形態例に係る抵抗膜８の場合、１次係数ＴＣＲ１は＋３４ｐｐｍ／℃以上＋８４ｐｐｍ／℃以下の範囲に収まり、中央値Ｍ２（５０％）は＋５２ｐｐｍ／℃程度である。

　１次係数ＴＣＲ１は抵抗膜８の配置に依存し、絶縁層５の第１端５ａおよび抵抗膜８の間の距離を増加させるほど向上する。１次係数ＴＣＲ１は、具体的には、第４形態例、第３形態例、第２形態例および第１形態例の順に向上している。第１特性Ｓ１１および第２特性Ｓ１２がほぼ一致していることから、１次係数ＴＣＲ１は第１端５ａおよび抵抗膜８の間の距離の増加に起因して発散せずに設計値に向けて収束する傾向を有している。

　以上の結果から、抵抗膜８は、絶縁層５の第１端５ａを基準に２２００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されていることが好ましい。この構造によれば、－２０ｐｐｍ／℃以上＋６０ｐｐｍ／℃以下の範囲に１次係数ＴＣＲ１を有する抵抗膜８を形成できる。この場合、抵抗膜８は、２２００ｎｍ以上の絶縁厚さＴＢを有する絶縁領域７を被覆していることが好ましい。

　抵抗膜８は、絶縁層５の第１端５ａを基準に３１００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されていることが特に好ましい。この場合、－２０ｐｐｍ／℃以上＋２５ｐｐｍ／℃以下の範囲に１次係数ＴＣＲ１を有する抵抗膜８を形成できる。この場合、抵抗膜８は、３１００ｎｍ以上の厚さを有する絶縁領域７を被覆していることが特に好ましい。

　図９は、抵抗膜８のＴＣＲの２次係数ＴＣＲ２を示すグラフである。図９において、縦軸は累積確率［％］を示し、横軸は抵抗膜８のＴＣＲの２次係数ＴＣＲ２［ｐｐｍ／℃^２］を示している。図９には、第１特性Ｓ２１、第２特性Ｓ２２、第３特性Ｓ２３および第４特性Ｓ２４が示されている。

　第１特性Ｓ２１は、第１形態例に係る抵抗膜８の特性を示している。第２特性Ｓ２２は、第２形態例に係る抵抗膜８の特性を示している。第３特性Ｓ２３は、第３形態例に係る抵抗膜８の特性を示している。第４特性Ｓ２４は、第４形態例に係る抵抗膜８の特性を示している。２次係数ＴＣＲ２の設計値は、いずれも－０．５ｐｐｍ／℃^２以上０．５ｐｐｍ／℃^２以下である。２次係数ＴＣＲ２の最適値は、０ｐｐｍ／℃^２である。

　第１特性Ｓ２１を参照して、第１形態例に係る抵抗膜８の場合、２次係数ＴＣＲ２は－０．１６ｐｐｍ／℃^２以上－０．０８ｐｐｍ／℃^２以下の範囲に収まり、中央値Ｍ３（５０％）は０．１３ｐｐｍ／℃^２程度である。第１特性Ｓ２１に係る２次係数ＴＣＲ２は、中央値Ｍ３（５０％）を基準とする±２０％の範囲において－０．１５ｐｐｍ／℃^２以上－０．１ｐｐｍ／℃^２以下の範囲に収まっている。

　第２特性Ｓ２２を参照して、第２形態例に係る抵抗膜８の場合、２次係数ＴＣＲ２は－０．１６ｐｐｍ／℃^２以上－０．１０ｐｐｍ／℃^２以下の範囲に収まり、中央値Ｍ３（５０％）は０．１３ｐｐｍ／℃^２程度である。第２特性Ｓ２２に係る２次係数ＴＣＲ２は、中央値Ｍ３（５０％）を基準とする±２０％の範囲において－０．１５ｐｐｍ／℃^２以上－０．１ｐｐｍ／℃^２以下の範囲に収まっている。

　第３特性Ｓ２３を参照して、第３形態例に係る抵抗膜８の場合、２次係数ＴＣＲ２は－０．２３ｐｐｍ／℃^２以上－０．１４ｐｐｍ／℃^２以下の範囲に収まり、中央値Ｍ３（５０％）は０．１７ｐｐｍ／℃^２程度である。第４特性Ｓ２４を参照して、第４形態例に係る抵抗膜８の場合、２次係数ＴＣＲ２は－０．３２ｐｐｍ／℃^２以上－０．１９ｐｐｍ／℃^２以下の範囲に収まり、中央値Ｍ３（５０％）は０．２２ｐｐｍ／℃^２程度である。

　２次係数ＴＣＲ２は抵抗膜８の配置に依存し、絶縁層５の第１端５ａおよび抵抗膜８の間の距離を増加させるほど向上する。２次係数ＴＣＲ２は、具体的には、第４形態例、第３形態例、第２形態例および第１形態例の順に向上している。第１特性Ｓ２１および第２特性Ｓ２２がほぼ一致していることから、２次係数ＴＣＲ２は第１端５ａおよび抵抗膜８の間の距離の増加に起因して発散せずに設計値に向けて収束する傾向を有している。

　以上の結果から、抵抗膜８は、絶縁層５の第１端５ａを基準に２２００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されていることが好ましい。この構造によれば、－０．２３ｐｐｍ／℃^２以上－０．０８ｐｐｍ／℃^２以下の範囲に２次係数ＴＣＲ２を有する抵抗膜８を形成できる。この場合、抵抗膜８は、２２００ｎｍ以上の絶縁厚さＴＢを有する絶縁領域７を被覆していることが好ましい。

　抵抗膜８は、３１００ｎｍ以上の厚さを有する絶縁領域７を被覆していることが特に好ましい。この構造によれば、－０．１６ｐｐｍ／℃^２以上－０．０８ｐｐｍ／℃^２以下の範囲に２次係数ＴＣＲ２を有する抵抗膜８を形成できる。この場合、抵抗膜８は、絶縁層５の第１端５ａを基準に３１００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されていることが好ましい。

　図７～図９の結果から、抵抗膜８の電気的特性は、絶縁層５の第１端５ａ（半導体チップ２）および抵抗膜８の間の距離に依存していることが理解される。これは、抵抗膜８の電気的特性が、抵抗膜８の形成工程時に実施される結晶化工程においてほぼ確定するためである。すなわち、結晶化工程では、抵抗膜８のベースとなるベース合金膜が結晶化温度で加熱される。この時、絶縁層５内において第１端５ａおよびベース合金膜の間の距離が大きいほど、第１端５ａおよびベース合金膜の間の領域における蓄熱効果が大きくなる。

　これにより、ベース合金膜に加えられる熱量が増加し、ベース合金膜の結晶化が促進される。その結果、精度のよい抵抗膜８が形成される。この効果は、絶縁層５の蓄熱効果に起因しているため、チャンバー内の結晶化温度を高めたり、ベース合金膜の結晶化時間を延長したりする必要がない。したがって、半導体チップ２に機能デバイスが形成されている場合には、機能デバイスに余分な熱負荷が生じることを回避できる。

　また、絶縁層５内に絶縁領域７を設け、当該絶縁領域７を直接被覆するベース合金膜を形成することによって、当該絶縁領域７の温度上昇を利用して抵抗膜８を効率よく結晶化させることができる。つまり、絶縁領域７は、製造工程中に蓄熱領域となる。絶縁領域７は、デバイス領域３外の外側領域４側に設けられていることが好ましい。この構造によれば、機能デバイスに対する絶縁領域７の熱干渉を抑制できる。また、抵抗膜８が機能デバイスとの間で電気的に干渉することも抑制できる。

　絶縁層５は、半導体チップ２の第１熱伝導率Ｋ１未満の第２熱伝導率Ｋ２を有していることが好ましい。この構造によれば、絶縁層５内においてベース合金膜および半導体チップ２（具体的には半導体チップ２のベースとなる半導体ウエハ）の間の領域の蓄熱効果を向上できる。換言すると、半導体チップ２および抵抗膜８の間の距離が小さくなると、半導体チップ２を介する熱の放散に起因してベース合金膜および絶縁層５の温度上昇が妨げられ、ベース合金膜の結晶化が抑制される。したがって、絶縁層５内における第１端５ａおよび抵抗膜８の間の距離は、所定の距離以上に設定される必要がある。

　抵抗膜８の電気的特性は、第１端５ａおよび抵抗膜８の間の距離の増加に起因して発散せずに設計値に向けて収束する傾向を有している。これは、前記蓄熱効果に起因してベース合金膜が結晶化限界に近づくためと考えられる。図７～図９に示された第１形態例の評価結果および第２形態例の評価結果を参照すると、第１端５ａおよびベース合金膜の間の距離が少なくとも３１００ｎｍ以上になると、精度のよい電気的特性を有する抵抗膜８を安定して形成できることが理解される。したがって、第１端５ａおよび抵抗膜８の間の距離は、２２００ｎｍ以上であることが好ましく、３１００ｎｍ以上であることが特に好ましいといえる。

　抵抗膜８の電気的特性は、抵抗膜８を被覆する絶縁体の厚さ（つまり、抵抗膜８よりも上層に位置する層間絶縁膜６の積層数や厚さ）に起因してほとんど変動しない。これは、抵抗膜８の形成工程後に、当該抵抗膜８を被覆する絶縁体が積層されるためである。したがって、抵抗膜８（ベース合金膜）を配置すべき厚さ位置が定まれば、絶縁層５の厚さＴＡの上限値は任意となる。

　以上、電子部品１は、半導体チップ２（チップ）、絶縁層５および抵抗膜８を含む。半導体チップ２は、第１主面２ａ（主面）を有している。絶縁層５は、第１主面２ａの上に２２００ｎｍを超える厚さで積層されている。絶縁層５は、半導体チップ２側の第１端５ａ、および、半導体チップ２とは反対側の第２端５ｂを有している。抵抗膜８は、金属元素および非金属元素によって構成された合金結晶を含む。抵抗膜８は、第１端５ａを基準に２２００ｎｍ未満の厚さ範囲に位置しないように絶縁層５内に配置されている。この構造によれば、抵抗膜８の信頼性を向上できる。

　図１０は、図２に対応し、第２実施形態に係る電子部品６１（＝第１実施形態に係る電子部品１において抵抗膜８の配置箇所および接続態様を変更した形態）を示す断面図である。以下、電子部品１に対して述べられた構造に対応する構造に同一の参照符号が付され、それらの説明は省略される。

　図１０を参照して、電子部品６１は、電子部品１と同様に、半導体チップ２、デバイス領域３、外側領域４、絶縁層５、絶縁領域７、抵抗膜８、無機絶縁膜９、複数の層間配線１０、複数のビア電極２０、複数のトップ配線３０、複数のロングビア電極４０およびトップ絶縁層５０を含む。絶縁層５は、第１実施形態の場合と同様に、第１主面２ａ側からこの順に積層された第１～第６層間絶縁膜６Ａ～６Ｆを含む。絶縁領域７は、この形態では、第１～第４層間絶縁膜６Ａ～６Ｄの一部分によって構成された積層構造を含み、２２００ｎｍ以上の絶縁厚さＴＢを有している。絶縁厚さＴＢは、好ましくは、３１００ｎｍ以上である。

　抵抗膜８は、この形態では、２層以上の層間絶縁膜６の積層膜によって被覆されるように絶縁層５内に配置されている。抵抗膜８は、この形態では、第４層間絶縁膜６Ｄの上に配置され、第５～第６層間絶縁膜６Ｅ～６Ｆによって被覆されている。抵抗膜８は、第４層間絶縁膜６Ｄを専有している。抵抗膜８を被覆する層間絶縁膜６の積層数は任意であり、３層以上であってもよい。

　複数の層間配線１０は、この形態では、絶縁層５内において第１端５ａおよび抵抗膜８の厚さ範囲内に加えて、絶縁層５内において第２端５ｂおよび抵抗膜８の間の厚さ範囲内に配置されている。複数の層間配線１０は、この形態では、第１～第３層間配線１０Ａ～１０Ｃに加えて複数のアッパー層間配線６２を含む。第１～第３層間配線１０Ａ～１０Ｃは、絶縁層５内において第１端５ａおよび抵抗膜８の厚さ範囲内にそれぞれ積層配置されている。第１～第３層間配線１０Ａ～１０Ｃは、具体的には、第１～第３層間絶縁膜６Ａ～６Ｃの上にそれぞれ積層配置されている。

　複数のアッパー層間配線６２は、絶縁層５内において第２端５ｂおよび抵抗膜８の間の厚さ範囲内に配置されている。アッパー層間配線６２は、この形態では、第５層間絶縁膜６Ｅの上に配置され、第６層間絶縁膜６Ｆによって被覆されている。抵抗膜８の上に３層以上の層間絶縁膜６が積層されている場合、複数のアッパー層間配線６２が絶縁層５内において第２端５ｂおよび抵抗膜８の間の厚さ範囲内に積層配置されていてもよい。

　複数の層間配線１０は、抵抗膜８用の第１下配線１１、第２下配線１２、第１上配線３１および第２上配線３２を含む。第１下配線１１および第２下配線１２は、この形態では、第３層間配線１０Ｃの１つからそれぞれなる。第１上配線３１および第２上配線３２は、アッパー層間配線６２の１つからそれぞれなる。つまり、電子部品６１では、第１上配線３１および第２上配線３２がトップ配線３０に代えて層間配線１０によって構成されている。

　複数のビア電極２０は、抵抗膜８用の第１ビア電極２１および第２ビア電極２２を含む。第１ビア電極２１は、抵抗膜８の一端および第１下配線１１の間の領域に介在され、抵抗膜８の一端および第１下配線１１に電気的に接続されている。第２ビア電極２２は、抵抗膜８の一端および第２下配線１２の間の領域に介在され、抵抗膜８の他端および第２下配線１２に電気的に接続されている。

　複数のロングビア電極４０は、この形態では、厚さ方向に対向する任意の層間配線１０および任意のアッパー層間配線６２に電気的に接続されている。抵抗膜８用の第１ロングビア電極４１および第２ロングビア電極４２を含む。第１ロングビア電極４１は、第１下配線１１および第１上配線３１（アッパー層間配線６２）の間の領域に介在され、第１下配線１１および第１上配線３１に電気的に接続されている。第２ロングビア電極４２は、第１下配線１１および第２上配線３２（アッパー層間配線６２）の間の領域に介在され、第２下配線１２および第２上配線３２に電気的に接続されている。

　電子部品６１は、複数のトップビア電極６３を含む。複数のトップビア電極６３は、厚さ方向に対向する任意の層間配線１０（アッパー層間配線６２）および任意のトップ配線３０に電気的に接続されている。複数のトップビア電極６３は、複数のビア電極２０と同様に、対応する層間絶縁膜６に形成されたビアホール２３の内壁からこの順に積層されたビアバリア膜２４およびビア本体２５を含む積層構造をそれぞれ有している。

　以上、電子部品６１によっても、電子部品１に対して述べられた効果と同様の効果が奏される。

　図１１は、図２に対応し、第３実施形態に係る電子部品７１（＝第１実施形態に係る電子部品１において抵抗膜８の接続態様を変更した形態）を示す断面図である。以下、電子部品１に対して述べられた構造に対応する構造に同一の参照符号が付され、それらの説明は省略される。

　図１１を参照して、電子部品７１は、電子部品１と同様に、半導体チップ２、デバイス領域３、外側領域４、絶縁層５、絶縁領域７、抵抗膜８、無機絶縁膜９、複数の層間配線１０、複数のビア電極２０、複数のトップ配線３０、複数のロングビア電極４０およびトップ絶縁層５０を含む。絶縁層５は、第１実施形態の場合と同様に、第１主面２ａ側からこの順に積層された第１～第６層間絶縁膜６Ａ～６Ｆを含む。絶縁領域７は、この形態では、第１～第５層間絶縁膜６Ａ～６Ｅの一部分によって構成された積層構造を含み、２２００ｎｍ以上の絶縁厚さＴＢを有している。絶縁厚さＴＢは、好ましくは、３１００ｎｍ以上である。

　抵抗膜８は、第１実施形態の場合と同様に、第５層間絶縁膜６Ｅの上に配置され、第６層間絶縁膜６Ｆによって被覆されている。抵抗膜８は、絶縁層５内において第２端５ｂおよび絶縁領域７の間の領域に配置され、絶縁領域７を直接被覆している。抵抗膜８は、この形態では、絶縁層５内において絶縁領域７のみを挟んで半導体チップ２（第１主面２ａ）に対向している。つまり、抵抗膜８は、第１端５ａとの間の領域において導体膜（金属膜）に対向していない。

　複数の層間配線１０は、第１実施形態の場合と同様に、絶縁層５内において第１端５ａおよび抵抗膜８の厚さ範囲内に積層配置され、絶縁層５内において第２端５ｂおよび抵抗膜８の間の厚さ範囲には配置されていない。複数の層間配線１０は、第１～第４層間配線１０Ａ～１０Ｄを含む。複数の層間配線１０は、この形態では、抵抗膜８用の第１下配線１１および第２下配線１２を有していない。複数のビア電極２０は、第１実施形態の場合と同様に、厚さ方向に対向する任意の２つの層間配線１０に電気的に接続されている。

　複数のトップ配線３０は、抵抗膜８用の第１上配線３１および第２上配線３２を含む。第１上配線３１は絶縁層５の一部を挟んで抵抗膜８の一端部に対向し、第２上配線３２は絶縁層５の一部を挟んで抵抗膜８の他端部に対向している。つまり、抵抗膜８は、絶縁領域７を被覆し、かつ、平面視において第１上配線３１および第２上配線３２に重なるように絶縁層５内に配置されている。複数のロングビア電極４０は、第１実施形態の場合と同様に、厚さ方向に対向する任意の層間配線１０および任意のトップ配線３０に電気的に接続されている。

　電子部品７１は、絶縁層５内に配置された第１パッド電極７２および第２パッド電極７３を含む。第１パッド電極７２は、絶縁層５内（この形態では第６層間絶縁膜６Ｆ内）において無機絶縁膜９を貫通して抵抗膜８の一端部に電気的に接続されている。第２パッド電極７３は、絶縁層５内（この形態では第６層間絶縁膜６Ｆ内）において無機絶縁膜９を貫通して抵抗膜８の他端部に電気的に接続されている。

　電子部品７１は、絶縁層５内に配置された第１パッドビア電極７４および第２パッドビア電極７５を含む。第１パッドビア電極７４は、第１パッド電極７２および第１上配線３１の間の領域に介在され、第１パッド電極７２および第１上配線３１に電気的に接続されている。第２パッドビア電極７５は、第２パッド電極７３および第２上配線３２の間の領域に介在され、第２パッド電極７３および第２上配線３２に電気的に接続されている。第１パッドビア電極７４および第２パッドビア電極７５は、複数のビア電極２０と同様に、対応する層間絶縁膜６に形成されたビアホール２３の内壁からこの順に積層されたビアバリア膜２４およびビア本体２５を含む積層構造をそれぞれ有している。

　以上、電子部品７１によっても、電子部品１に対して述べられた効果と同様の効果が奏される。この形態では、抵抗膜８が、絶縁層５の厚さ方向に絶縁領域７のみを挟んで半導体チップ２に対向する例が説明された。しかし、層間配線１０の一部が、第１端５ａおよび抵抗膜８の間の領域に介在していてもよい。つまり、抵抗膜８は、絶縁層５の厚さ方向に絶縁領域７および導体膜（金属膜）の一部に対向していてもよい。

　図１２は、図２に対応し、第４実施形態に係る電子部品８１（＝第３実施形態に係る電子部品７１において抵抗膜８の配置箇所および接続態様を変更した形態）を示す断面図である。以下、電子部品７１に対して述べられた構造に対応する構造に同一の参照符号が付され、それらの説明は省略される。

　図１２を参照して、電子部品８１は、電子部品７１と同様に、半導体チップ２、デバイス領域３、外側領域４、絶縁層５、絶縁領域７、抵抗膜８、無機絶縁膜９、複数の層間配線１０、複数のビア電極２０、複数のトップ配線３０、複数のロングビア電極４０、トップ絶縁層５０、第１パッド電極７２、第２パッド電極７３、第１パッドビア電極７４および第２パッドビア電極７５を含む。絶縁層５は、電子部品７１の場合と同様に、第１主面２ａ側からこの順に積層された第１～第６層間絶縁膜６Ａ～６Ｆを含む。絶縁領域７は、この形態では、第１～第４層間絶縁膜６Ａ～６Ｄの一部分によって構成された積層構造を含み、２２００ｎｍ以上の絶縁厚さＴＢを有している。絶縁厚さＴＢは、好ましくは、３１００ｎｍ以上である。

　複数の層間配線１０は、この形態では、絶縁層５内において第１端５ａおよび抵抗膜８の厚さ範囲内に加えて、絶縁層５内において第２端５ｂおよび抵抗膜８の間の厚さ範囲内に配置されている。複数の層間配線１０は、この形態では、第１～第３層間配線１０Ａ～１０Ｃに加えてアッパー層間配線６２を含む。第１～第３層間配線１０Ａ～１０Ｃは、絶縁層５内において第１端５ａおよび抵抗膜８の厚さ範囲内にそれぞれ積層配置されている。第１～第３層間配線１０Ａ～１０Ｃは、具体的には、第１～第３層間絶縁膜６Ａ～６Ｃの上にそれぞれ積層配置されている。

　複数の層間配線１０は、抵抗膜８用の第１上配線３１および第２上配線３２を含む。第１上配線３１および第２上配線３２は、この形態では、アッパー層間配線６２の１つからそれぞれなる。複数のロングビア電極４０は、この形態では、厚さ方向に対向する任意の層間配線１０および任意のアッパー層間配線６２に電気的に接続されている。複数のロングビア電極４０は、第１ロングビア電極４１および第２ロングビア電極４２を含む。第１ロングビア電極４１は、任意の層間配線１０および第１上配線３１（アッパー層間配線６２）の間に介在し、任意の層間配線１０および第１上配線３１に電気的に接続されている。第２ロングビア電極４２は、任意の層間配線１０および第２上配線３２（アッパー層間配線６２）の間に介在し、任意の層間配線１０および第２上配線３２に電気的に接続されている。

　第１パッド電極７２は、絶縁層５内（この形態では第５層間絶縁膜６Ｅ内）において無機絶縁膜９を貫通して抵抗膜８の一端部に電気的に接続されている。第２パッド電極７３は、絶縁層５内（この形態では第５層間絶縁膜６Ｅ内）において無機絶縁膜９を貫通して抵抗膜８の他端部に電気的に接続されている。第１パッドビア電極７４は、第１パッド電極７２および第１上配線３１（アッパー層間配線６２）の間の領域に介在され、第１パッド電極７２および第１上配線３１に電気的に接続されている。第２パッドビア電極７５は、第２パッド電極７３および第２上配線３２（アッパー層間配線６２）の間の領域に介在され、第２パッド電極７３および第２上配線３２に電気的に接続されている。

　電子部品８１は、絶縁層５内に配置された第１トップビア電極８２および第２トップビア電極８３を含む。第１トップビア電極８２は、第１上配線３１（アッパー層間配線６２）および任意のトップ配線３０の間に介在し、第１上配線３１および任意のトップ配線３０に電気的に接続されている。第２トップビア電極８３は、第２上配線３２（アッパー層間配線６２）および任意のトップ配線３０の間に介在し、第２上配線３２および任意のトップ配線３０に電気的に接続されている。第１トップビア電極８２および第２トップビア電極８３は、複数のビア電極２０と同様に、対応する層間絶縁膜６に形成されたビアホール２３の内壁からこの順に積層されたビアバリア膜２４およびビア本体２５を含む積層構造をそれぞれ有している。

　以上、電子部品８１によっても、電子部品１に対して述べられた効果と同様の効果が奏される。

　図１３は、図２に対応し、第５実施形態に係る電子部品９１（＝第１実施形態に係る電子部品１において絶縁領域７の形態を変更した形態）を示す断面図である。以下、電子部品１に対して述べられた構造に対応する構造に同一の参照符号が付され、それらの説明は省略される。

　電子部品１では、絶縁領域７が、第１端５ａを基準（零地点）とした絶縁厚さＴＢを有している例が説明された。これに対して、図１３を参照して、電子部品９１では、絶縁領域７が、絶縁層５内において第１端５ａ側に配置された任意の層間配線１０を基準（零地点）とした絶縁厚さＴＢを有している。図１３では、一例として、絶縁領域７が、第１層間配線１０Ａを基準（零地点）とした絶縁厚さＴＢを有している。絶縁厚さＴＢは、この場合においても２２００μｍ以上であることが好ましい。絶縁厚さＴＢは、３１００ｎｍ以上であることが特に好ましい。

　以上、電子部品１に対して述べられた効果と同様の効果が、電子部品９１によっても奏される。第５実施形態に係る絶縁領域７は、第１実施形態の他、第２～第４実施形態にも適用されることができる。

　図１４は、第６実施形態に係る電子部品１０１を示す模式的な平面図である。図１５は、図１４に示す領域XVを第１パターンに係る抵抗膜８と共に示す拡大図である。図１６は、図１５に示すXVI-XVI線に沿う断面図である。図１７は、図１５に示すXVII-XVII線に沿う断面図である。以下、図１～図１３に示された構造に対応する構造に同一の参照符号が付され、一部の構造は第１実施形態等とは別の視点および定義を用いて詳細に説明され、他の構造についての説明は省略または簡略化される。

　電子部品１０１は、第１実施形態の場合と同様、半導体チップ２、デバイス領域３および外側領域４を含む。電子部品１０１は、この形態では、第１主面２ａに設けられた複数のデバイス領域３および少なくとも１つの外側領域４を含む。複数のデバイス領域３は、平面視において側面２ｃから間隔を空けて第１主面２ａの内方部にそれぞれ区画されている。

　デバイス領域３の個数、配置および形状は任意であり、特定の個数、配置および形状に限定されない。むろん、電子部品１０１は、第１実施形態の場合と同様、単一のデバイス領域３を有していてもよい。少なくとも１つの外側領域４は、第１主面２ａにおいて少なくとも２つのデバイス領域３の間の領域に設けられている。少なくとも１つの外側領域４は、この形態では、第１主面２ａの内方部において４つのデバイス領域３によって４つの方向から区画された領域に設けられている。

　電子部品１０１は、第１実施形態の場合と同様、第１主面２ａの上に積層された絶縁層５を含む。絶縁層５は、複数の層間絶縁膜６（この形態では第１～第６層間絶縁膜６Ａ～６Ｆ）を含み、前述の厚さＴＡ（２２００ｎｍ＜ＴＡ）を有している。絶縁層５は、この形態では、複数のデバイス領域３および外側領域４を被覆している。複数の層間絶縁膜６は、この形態では、平坦な外面をそれぞれ有している。各層間絶縁膜６の外面は、ＣＭＰ（Chemical Mechanical Polishing）法によって平坦化されている。

　電子部品１０１は、第１実施形態の場合と同様、抵抗膜８、無機絶縁膜９、複数の層間配線１０（第１～第４層間配線１０Ａ～１０Ｄ）、第１下配線１１、第２下配線１２、および、絶縁領域７を含む。複数の層間配線１０は、第１実施形態の場合と同様、第１バリア膜１３、本体膜１４および第２バリア膜１５を含む積層構造をそれぞれ有している。

　抵抗膜８は、第１実施形態の場合と同様で絶縁層５内に配置されている。抵抗膜８は、絶縁層５内において外側領域４を被覆する部分に配置されている。つまり、抵抗膜８は、この形態では、平面視において少なくとも２つのデバイス領域３の間の領域に設けられている。抵抗膜８は、具体的には、平面視において４つのデバイス領域３によって４つの方向から区画された領域に設けられている。抵抗膜８は、一方側の第１端部８ａ、他方側の第２端部８ｂ、ならびに、第１端部８ａおよび第２端部８ｂの間の抵抗本体部８ｃを含む。以下、第１端部８ａおよび第２端部８ｂを結ぶ直線が延びる方向を第１方向Ｘと言い、第１方向Ｘの交差方向（具体的には直交方向）を第２方向Ｙと言う。

　第１端部８ａおよび第２端部８ｂは、電気的な接続端であり、絶縁層５の厚さ方向に他の部材に対向する部分である。抵抗本体部８ｃは、第１端部８ａおよび第２端部８ｂ外に位置し、第１端部８ａおよび第２端部８ｂを接続する部分である。抵抗本体部８ｃは、第１端部８ａおよび第２端部８ｂの間を帯状に延びている。抵抗本体部８ｃは、この形態では、第１方向Ｘに沿って直線帯状（長方形状）に延びている。抵抗本体部８ｃの幅は、１μｍ以上２００μｍ以下であってもよい。抵抗本体部８ｃの幅は、抵抗本体部８ｃが延びる方向（第１方向Ｘ）に直交する方向（第２方向Ｙ）の幅である。

　第１下配線１１は、絶縁層５内で第１主面２ａおよび抵抗膜８の第１端部８ａの間に配置されている。第１下配線１１は、この形態では、第４層間配線１０Ｄの１つからなる。第１下配線１１は、平面視において抵抗膜８の第１端部８ａの下方の領域から抵抗膜８の第２端部８ｂとは反対側の方向に向けて抵抗膜８外の領域に引き出されている。第１下配線１１は、抵抗膜８の第１端部８ａの下方に位置する一端部、および、抵抗膜８外の領域に位置する他端部を有している。第１下配線１１（一端部）は、この形態では、第２方向Ｙに関して抵抗膜８の抵抗本体部８ｃよりも幅広に形成されている。

　第２下配線１２は、第１下配線１１から第１方向Ｘに間隔を空けて第１主面２ａおよび抵抗膜８の第２端部８ｂの間に配置されている。第２下配線１２は、この形態では、第４層間配線１０Ｄの１つからなる。第２下配線１２は、平面視において抵抗膜８の第２端部８ｂの下方の領域から抵抗膜８の第１端部８ａとは反対側の方向に向けて抵抗膜８外の領域に引き出されている。第２下配線１２は、絶縁層５の一部を挟んで第１下配線１１に対向している。第２下配線１２は、抵抗膜８の第２端部８ｂの下方に位置する一端部、および、抵抗膜８外の領域に位置する他端部を有している。第２下配線１２（一端部）は、この形態では、第２方向Ｙに関して抵抗膜８（抵抗本体部８ｃ）よりも幅広に形成されている。

　絶縁領域７は、第１実施形態の場合と同様、絶縁層５内において第１下配線１１および第２下配線１２の間の領域に区画されている。絶縁領域７は、絶縁層５の厚さ方向に関して前述の絶縁厚さＴＢ（＝２２００ｎｍ以上：ＴＢ＜ＴＡ）を有している。絶縁領域７は、絶縁層５において第１主面２ａおよび抵抗膜８の間の厚さ範囲に位置する絶縁体部分７ａのみによって形成されている。絶縁体部分７ａは、絶縁層５の厚さ方向に導体膜（金属膜等）を有さず、絶縁体のみを有する部分である。絶縁体部分７ａは、第１主面２ａおよび抵抗膜８の間の厚さ範囲に位置する複数の層間絶縁膜６（この形態では第１～第５層間絶縁膜６Ａ～６Ｅ）の一部分によって構成された積層構造を有している。

　絶縁領域７（絶縁体部分７ａ）は、平面視および断面視において絶縁層５内で第１下配線１１および第２下配線１２の間の対向領域の全域に形成されている。また、絶縁領域７は、平面視および断面視において抵抗本体部８ｃの全域が第１主面２ａに重なる部分の全域に形成されている。絶縁体部分７ａ、この形態では、平面視において第２方向Ｙに関して抵抗本体部８ｃの周縁のうちの最も外側に位置する部分を基準に当該抵抗本体部８ｃの全体を包含する四角形状に形成されている。

　電子部品１０１は、絶縁領域７を抵抗膜８外の範囲に拡張させる禁止領域１０２を含む。禁止領域１０２は、絶縁層５内おいて導体膜（金属膜等）の配置を禁止する領域である。禁止領域１０２は、「絶縁拡張領域」と称されてもよい。禁止領域１０２は、絶縁領域７の絶縁体部分７ａを抵抗膜８の周縁から抵抗膜８外の範囲に拡張させた絶縁拡張部１０２ａを含む。絶縁拡張部１０２ａは、具体的には、平面視において第１下配線１１および第２下配線１２の間の領域から、絶縁体部分７ａを第１下配線１１および第２下配線１２の対向方向（第１方向Ｘ）に直交する方向（第２方向Ｙ）に向けて拡張させている。

　禁止領域１０２は、この形態では、平面視において絶縁領域７を四角形状に拡張させている。絶縁拡張部１０２ａは、外側領域４を被覆している。絶縁拡張部１０２ａは、複数のデバイス領域３から間隔を空けて外側領域４を被覆していることが好ましい。むろん、絶縁拡張部１０２ａは、外側領域４を横切って少なくとも１つのデバイス領域３を被覆していてもよい。

　禁止領域１０２は、絶縁領域７と同様、抵抗膜８に対する蓄熱領域を形成する。禁止領域１０２の拡張幅Ｗは、絶縁領域７の絶縁厚さＴＢと同様、２２００ｎｍ以上（２２００ｎｍ＜Ｗ、ＴＢ）であることが好ましい。拡張幅Ｗは、平面視において抵抗膜８の周縁を基準（零地点）としたときの禁止領域１０２の第２方向Ｙに沿う幅である。禁止領域１０２は、この場合、絶縁層５の第２端５ｂに沿う横方向に関して絶縁領域７の作用効果と同様の作用効果を奏する。絶縁領域７の絶縁厚さＴＢが３１００ｎｍ以上の場合、拡張幅Ｗは３１００ｎｍ以上（３１００ｎｍ＜Ｗ、ＴＢ）であってもよい。

　拡張幅Ｗは、絶縁領域７の絶縁厚さＴＢ以上（ＴＢ≦Ｗ）であってもよいし、絶縁厚さＴＢ未満（ＴＢ＞Ｗ）であってもよい。拡張幅Ｗは、絶縁層５の厚さＴＡ以上（ＴＡ≦Ｗ）であってもよいし、厚さＴＡ未満（ＴＡ＞Ｗ）であってもよい。拡張幅Ｗの上限値は任意である。拡張幅Ｗの上限値は、半導体チップ２のサイズや複数の層間配線１０のレイアウト等を鑑みて絶縁厚さＴＢの１０倍以下（Ｗ≦１０×ＴＢ）であることが好ましい。拡張幅Ｗは、３．５μｍ以上２０μｍ以下であることが特に好ましい。つまり、禁止領域１０２（絶縁拡張部１０２ａ）は、平面視において絶縁領域７（絶縁体部分７ａ）を抵抗膜８の周縁から３．５μｍ以上２０μｍ以下の範囲に拡張させていることが好ましい。

　電子部品１０１は、絶縁層５内に配置された複数の第３配線１０３を含む。複数の第３配線１０３は、第１下配線１１および第２下配線１２以外の層間配線１０からそれぞれなる。複数の第３配線１０３は、抵抗膜８が配置された層（第５層間絶縁膜６Ｅ）以外の層（第１～第４層間絶縁膜６Ａ～６Ｄ）に配置されている。複数の第３配線１０３は、抵抗膜８、第１下配線１１および第２下配線１２から離間して絶縁層５内に配置されている。

　複数の第３配線１０３は、平面視において抵抗膜８に重ならないように抵抗膜８の周縁から抵抗膜８外の領域に間隔を空けて絶縁層５内に配置されている。複数の第３配線１０３は、具体的には、平面視において絶縁領域７および禁止領域１０２外の領域に配置され、絶縁層５の一部を挟んで抵抗膜８、絶縁領域７および禁止領域１０２に対向していない。

　複数の第３配線１０３のうちの少なくとも１つの第３配線１０３は、第１下配線１１および第２下配線１２から離間して第１下配線１１および第２下配線１２と同一層に配置されている。複数の第３配線１０３のうちの少なくとも１つの第３配線１０３は、第１下配線１１および第２下配線１２が配置された層（第４層間絶縁膜６Ｄ）とは異なる層（第１～第３層間絶縁膜６Ａ～６Ｃ）に配置されている。少なくとも１つの第３配線１０３は、第１下配線１１および第２下配線１２とは異なる層において、絶縁層５の厚さ方向に第１下配線１１および第２下配線１２のいずれか一方または双方に対向していてもよい。

　複数の第３配線１０３は、半導体チップ２（具体的には機能デバイス）および抵抗膜８のいずれか一方または双方に電気的に接続された少なくとも１つ（この形態では複数）の接続配線１０３ａを含む。複数の第３配線１０３は、半導体チップ２（具体的には機能デバイス）および抵抗膜８から電気的に切り離された少なくとも１つ（この形態では複数）のダミー配線１０３ｂを含む。ダミー配線１０３ｂは、具体的には、電気的に浮遊状態に形成されている。

　複数のダミー配線１０３ｂは、複数の層間配線１０に対するエッチング工程において不所望な腐食から複数の層間配線１０を保護する。複数のダミー配線１０３ｂは、層間絶縁膜６の形成工程において不所望な起伏から当該層間絶縁膜６を保護する。起伏の抑制された層間絶縁膜６は、ＣＭＰ法によって適切に平坦化される。

　複数の接続配線１０３ａおよび複数のダミー配線１０３ｂは、この形態では、第１～第４層間絶縁膜６Ａ～６Ｄの上にそれぞれ形成されている。複数の接続配線１０３ａおよび複数のダミー配線１０３ｂは、第１下配線１１および第２下配線１２と同一の層において、第１下配線１１および第２下配線１２から絶縁層５の第２端５ｂに沿う横方向に間隔を空けて配置されている。図１５および図１６では、第１下配線１１および第２下配線１２と同一の層において、一方側（紙面左側）に接続配線１０３ａが配置され、他方側（紙面右側）にダミー配線１０３ｂが配置された例が示されている。

　複数のダミー配線１０３ｂは、平面視において成膜対象となる層間絶縁膜６の外面に占める複数の層間配線１０（電極膜）の総平面積の割合が２０％以上８０％となるように、第１～第４層間絶縁膜６Ａ～６Ｄの上にそれぞれ配置されている。総平面積の割合は２５％以上６５％以下であることが好ましい。少なくとも１つの第３配線１０３（層間配線１０）は、絶縁領域７および禁止領域１０２外の領域において、抵抗膜８の周縁を基準（零地点）に当該抵抗膜８の幅の１．５倍以上４倍以下の範囲内に配置される。

　複数の第３配線１０３は、平面視において、禁止領域１０２の拡張幅Ｗに応じて、抵抗膜８の周縁から２２００ｎｍ以上離間して配置されていることが好ましい。複数の第３配線１０３は、抵抗膜８の周縁から３１００ｎｍ以上離間して配置されていることが好ましい。複数の第３配線１０３は、抵抗膜８の周縁から３．５μｍ以上離間して配置されていることが特に好ましい。複数の第３配線１０３は、平面視において抵抗膜８の周縁から２０μｍ以上の間隔を空けて配置されていないことが好ましい。つまり、複数の第３配線１０３は、平面視において抵抗膜８の周縁から３．５μｍ以上２０μｍ以内の範囲に配置されていることが特に好ましい。

　電子部品１０１は、第１実施形態の場合と同様、複数のビア電極２０（第１ビア電極２１および第２ビア電極２２）、複数のトップ配線３０（第１上配線３１および第２上配線３２）、複数のロングビア電極４０（第１ロングビア電極４１および第２ロングビア電極４２）、ならびに、トップ絶縁層５０を含む。

　複数のビア電極２０は、第１実施形態の場合と同様、対応する層間絶縁膜６に形成されたビアホール２３の内壁からこの順に積層されたビアバリア膜２４およびビア本体２５を含む積層構造をそれぞれ有している。複数のビア電極２０は、第１実施形態の場合と同様、厚さ方向に対向する任意の２つの層間配線１０に電気的にそれぞれ接続され、抵抗膜８用の第１ビア電極２１および第２ビア電極２２を含む。

　第１ビア電極２１は、第１実施形態の場合と同様、抵抗膜８の第１端部８ａおよび第１下配線１１の一端部の間に介在され、抵抗膜８の第１端部８ａおよび第１下配線１１の一端部に電気的に接続されている。この形態では、複数の第１ビア電極２１が抵抗膜８の第１端部８ａおよび第１下配線１１の一端部の間に介在されている。複数の第１ビア電極２１は、この形態では、平面視において第２方向Ｙに間隔を空けて一列に配列されている。

　複数の第１ビア電極２１は、平面視において第１方向Ｘおよび第２方向Ｙに間隔を空けて行列状や千鳥状に配列されていてもよい。各第１ビア電極２１は、平面視において円形状や多角形状（たとえば四角形状）に形成されていてもよい。第１ビア電極２１の個数は任意であり、単一の第１ビア電極２１が配置されていてもよい。

　第２ビア電極２２は、第１実施形態の場合と同様、抵抗膜８の第２端部８ｂおよび第２下配線１２の一端部の間に介在され、抵抗膜８の第２端部８ｂおよび第２下配線１２の一端部に電気的に接続されている。この形態では、複数の第２ビア電極２２が抵抗膜８の第２端部８ｂおよび第２下配線１２の一端部の間に介在されている。複数の第２ビア電極２２は、この形態では、平面視において第２方向Ｙに間隔を空けて一列に配列されている。複数の第２ビア電極２２は、平面視において第１方向Ｘに絶縁領域７を挟んで複数の第１ビア電極２１に対向している。

　複数の第２ビア電極２２は、平面視において第１方向Ｘおよび第２方向Ｙに間隔を空けて行列状や千鳥状に配列されていてもよい。各第２ビア電極２２は、平面視において円形状や多角形状（たとえば四角形状）に形成されていてもよい。第２ビア電極２２の個数は任意であり、単一の第２ビア電極２２が配置されていてもよい。

　複数のトップ配線３０は、第１実施形態の場合と同様、半導体チップ２側（絶縁層５側）からこの順に積層された第１バリア膜１３、本体膜１４および第２バリア膜１５を含む積層構造をそれぞれ有している。複数のトップ配線３０は、この形態では、平面視において抵抗膜８に重ならないように抵抗膜８の周縁から抵抗膜８外の領域に間隔を空けて絶縁層５の第２端５ｂの上に配置されている。複数のトップ配線３０は、具体的には、平面視において絶縁領域７および禁止領域１０２外の領域に配置され、絶縁層５の一部を挟んで抵抗膜８、絶縁領域７および禁止領域１０２に対向していない。複数のトップ配線３０は、絶縁層５の厚さ方向に任意の層間配線１０に対向している。

　複数のトップ配線３０は、第１実施形態の場合と同様、抵抗膜８用の第１上配線３１および第２上配線３２を含む。第１上配線３１は、平面視において絶縁領域７および禁止領域１０２外の領域に配置され、絶縁層５の一部を挟んで下層の第１下配線１１に対向している。第１上配線３１は、平面視および断面視において抵抗膜８に対向していない。第２上配線３２は、平面視において絶縁領域７および禁止領域１０２外の領域に配置され、絶縁層５の一部を挟んで第２下配線１２に対向している。第２上配線３２は、平面視および断面視において抵抗膜８に対向していない。

　複数のトップ配線３０は、この形態では、半導体チップ２（具体的には機能デバイス）および抵抗膜８から電気的に切り離された少なくとも１つ（この形態では複数）のダミートップ配線１０４を含む。図１７では、複数のダミートップ配線１０４が配置された例が示されている。ダミートップ配線１０４は、具体的には、電気的に浮遊状態に形成されている。複数のダミートップ配線１０４は、複数のトップ配線３０に対するエッチング工程において不所望な腐食から複数のトップ配線３０を保護する。

　複数のダミートップ配線１０４は、平面視において成膜対象となる最上の層間絶縁膜６（この形態では第６層間絶縁膜６Ｆ）の外面に占める複数のトップ配線３０（電極膜）の総平面積の割合が２０％以上８０％となるように、最上の層間絶縁膜６の上にそれぞれ配置されている。総平面積の割合は２５％以上６５％以下であることが好ましい。

　複数のトップ配線３０は、平面視において、禁止領域１０２の拡張幅Ｗに応じて、抵抗膜８の周縁から２２００ｎｍ以上離間して配置されていることが好ましい。複数のトップ配線３０は、抵抗膜８の周縁から３１００ｎｍ以上離間して配置されていることが好ましい。複数のトップ配線３０は、抵抗膜８の周縁から３．５μｍ以上離間して配置されていることが特に好ましい。複数のトップ配線３０は、平面視において抵抗膜８の周縁から２０μｍ以上の間隔を空けて配置されていないことが好ましい。つまり、複数のトップ配線３０は、平面視において抵抗膜８の周縁から３．５μｍ以上２０μｍ以内の範囲に配置されていることが特に好ましい。

　複数のロングビア電極４０は、第１実施形態の場合と同様、対応する層間絶縁膜６に形成されたビアホール２３の内壁からこの順に積層されたビアバリア膜２４およびビア本体２５を含む積層構造をそれぞれ有している。複数のロングビア電極４０は、第１実施形態の場合と同様、厚さ方向に対向する任意の層間配線１０および任意のトップ配線３０に電気的に接続され、抵抗膜８用の第１ロングビア電極４１および第２ロングビア電極４２を含む。

　第１ロングビア電極４１は、第１実施形態の場合と同様、第１下配線１１および第１上配線３１の間の領域に介在され、第１下配線１１および第１上配線３１に電気的に接続されている。第２ロングビア電極４２は、第１実施形態の場合と同様、第２下配線１２および第２上配線３２の間の領域に介在され、第２下配線１２および第２上配線３２に電気的に接続されている。

　第１下配線１１は、ビア電極２０を介して下層の層間配線１０（第３配線１０３）に電気的に接続されていてもよい。この場合、第１上配線３１は、必ずしも第１下配線１１に電気的に接続されている必要はなく、第１ロングビア電極４１を介して下層に位置する任意の層間配線１０（第３配線１０３）に電気的に接続されていてもよい。第２下配線１２は、ビア電極２０を介して下層の層間配線１０（第３配線１０３）に電気的に接続されていてもよい。この場合、第２上配線３２は、必ずしも第２下配線１２に電気的に接続されている必要はなく、第２ロングビア電極４２を介して下層に位置する任意の層間配線１０（第３配線１０３）に電気的に接続されていてもよい。

　電子部品１０１は、第１実施形態の場合と同様、絶縁層５の第２端５ｂの上において複数のトップ配線３０を部分的に被覆するトップ絶縁層５０を含む。トップ絶縁層５０は、第１実施形態の場合と同様、第１絶縁膜５１および第２絶縁膜５２を含む積層構造を有している。トップ絶縁層５０は、複数のトップ配線３０外の領域において絶縁層５の一部を挟んで抵抗膜８、絶縁領域７および禁止領域１０２を被覆している。トップ絶縁層５０は、絶縁層５の第２端５ｂにおいて複数のトップ配線３０外の領域の全域を被覆していてもよい。

　抵抗膜８は、図１８Ａ～図１８Ｃに示される種々のパターンを有し得る。図１８Ａ～図１８Ｃは、図１４に示す領域XVを第２～第４パターンに係る抵抗膜８と共に示す拡大図である。以下、図１４～図１７に示された構造に対応する構造については同一の参照が付され、それらの説明は省略される。

　図１８Ａを参照して、抵抗膜８は、この形態では、第１下配線１１および第２下配線１２よりも幅広に形成されている。つまり、第１下配線１１および第２下配線１２は、抵抗膜８よりも幅狭に形成されている。

　図１８Ｂを参照して、抵抗膜８は、この形態では、平面視において第１端部８ａおよび第２端部８ｂの間の領域を第２方向Ｙの一方側および他方側に蛇行するように第１方向Ｘに向けてジグザグ形状に延びる抵抗本体部８ｃを含む。第１下配線１１および第２下配線１２は、この形態では、抵抗膜８の蛇行幅を超える幅で形成されている。抵抗膜８の蛇行幅は、抵抗膜８の第２方向Ｙに沿う蛇行範囲である。つまり、第１下配線１１および第２下配線１２は、平面視において第１下配線１１および第２下配線１２の間の対向領域の全域に抵抗膜８が包含されるように形成されている。

　図１８Ｃを参照して、抵抗膜８は、この形態では、平面視において第１端部８ａおよび第２端部８ｂの間の領域を第２方向Ｙの一方側および他方側に蛇行するように第１方向Ｘに向けてジグザグ形状に延びる抵抗本体部８ｃを含む。第１下配線１１および第２下配線１２は、この形態では、抵抗膜８の蛇行幅未満の幅で形成されている。抵抗膜８の蛇行幅は、抵抗膜８の第２方向Ｙに沿う蛇行範囲である。つまり、第１下配線１１および第２下配線１２は、平面視において第１下配線１１および第２下配線１２の間の対向領域から抵抗膜８の一部が張り出す態様で形成されている。

　図１８Ａ～図１８Ｃを参照して、絶縁領域７（絶縁体部分７ａ）は、これらの形態においても、平面視および断面視において絶縁層５内で第１下配線１１および第２下配線１２の間の対向領域の全域に形成されている。また、絶縁領域７は、平面視および断面視において抵抗本体部８ｃの全域が第１主面２ａに重なる部分の全域に形成されている。また、絶縁領域７は、平面視および断面視において、第２方向Ｙに関して抵抗本体部８ｃの周縁のうちの最も外側に位置する部分を基準に当該抵抗本体部８ｃの全体を包含する四角形状に形成されている。

　禁止領域１０２は、これらの形態においても、絶縁体部分７ａを第１下配線１１および第２下配線１２の対向方向（第１方向Ｘ）に直交する方向（第２方向Ｙ）に向けて拡張させ、抵抗膜８の周縁を基準（零地点）とした前述の拡張幅Ｗを有している。禁止領域１０２は、この形態では、平面視において絶縁領域７を四角形状に拡張させている。

　図１９は、図１５に示す抵抗膜８のシート抵抗Ｒｓを示すグラフである。図１９において、縦軸はシート抵抗Ｒｓ［Ω／□］を示し、横軸は禁止領域１０２の拡張幅Ｗ［μｍ］を示している。図１９には、拡張幅Ｗを変更した場合のシート抵抗特性ＳＲ、および、シート抵抗Ｒｓの設計値ラインＬが示されている。

　ここでは、拡張幅Ｗを－５μｍ以上２０μｍ以下の範囲で変化させた場合のシート抵抗特性ＳＲが示されている。拡張幅Ｗの零地点は抵抗膜８の周縁を意味し、正の拡張幅Ｗは第３配線１０３が抵抗膜８の周縁から離間して配置されていることを意味し、負の拡張幅Ｗは第３配線１０３が上下方向に抵抗膜８に対向していることを意味する。ここでは、抵抗膜８の下方に位置する層間絶縁膜６（第３層間絶縁膜６Ｃ）の上に１つの第３配線１０３が配置された場合の特性が示されている。

　シート抵抗特性ＳＲを参照して、拡張幅Ｗに起因してシート抵抗Ｒｓが変動することが確認された。シート抵抗Ｒｓは、具体的には、拡張幅Ｗの減少に伴って増加し、拡張幅Ｗの増加に伴って減少した。また、シート抵抗特性ＳＲは、設計値ラインＬの近傍で飽和する傾向を有していることが確認された。

　拡張幅Ｗが負の範囲に設定された場合、シート抵抗Ｒｓは拡張幅Ｗの変化率に対して設計値ラインＬから乖離する急峻な変化率を示した。シート抵抗特性ＳＲの接線の傾きの絶対値は、拡張幅Ｗが負の範囲（－５μｍ≦Ｗ＜０μｍ）において最大値を取る。一方、拡張幅Ｗが正の範囲に設定された場合、シート抵抗Ｒｓは設計値ラインＬの近傍において拡張幅Ｗの変化率に対して緩慢な変化率を示した。シート抵抗特性ＳＲの接線の傾きの絶対値は、拡張幅Ｗが正の範囲（０μｍ≦Ｗ≦２０μｍ）において最小値を取る。

　シート抵抗特性ＳＲの接線の傾きの絶対値は、具体的には、３．５μｍの拡張幅Ｗを境に増加から減少に転じていた。拡張幅Ｗが３．５μｍ以上の場合、シート抵抗特性ＳＲ（シート抵抗Ｒｓ）は拡張幅Ｗの増加に伴って発散せずに設計値ラインＬに向けて収束する傾向を示した。

　図２０は、図１５に示す抵抗膜８のＴＣＲの１次係数ＴＣＲ１を示すグラフである。図２０において、縦軸は１次係数ＴＣＲ１［ｐｐｍ／℃］を示し、横軸は禁止領域１０２の拡張幅Ｗ［μｍ］を示している。図２０には、１次特性ＳＴ１、および、１次特性ＳＴ１の設計範囲Ｒ１が示されている。設計範囲Ｒ１は、－２５ｐｐｍ／℃以上０ｐｐｍ／℃以下である。測定条件は、図１９のシート抵抗特性ＳＲの場合と同様である。

　１次特性ＳＴ１を参照して、拡張幅Ｗに起因して１次係数ＴＣＲ１が変動することが確認された。１次係数ＴＣＲ１は、具体的には、拡張幅Ｗの減少に伴って増加し、拡張幅Ｗの増加に伴って減少した。また、１次特性ＳＴ１は、設計範囲Ｒ１で飽和する傾向を有していることが確認された。

　拡張幅Ｗが負の範囲に設定された場合、１次係数ＴＣＲ１は拡張幅Ｗの変化率に対して設計範囲Ｒ１から乖離する急峻な変化率を示した。１次特性ＳＴ１の接線の傾きの絶対値は、拡張幅Ｗが負の範囲（－５μｍ≦Ｗ＜０μｍ）において最大値を取る。一方、拡張幅Ｗが正の範囲に設定された場合、１次係数ＴＣＲ１は設計範囲Ｒ１の近傍において拡張幅Ｗの変化率に対して緩慢な変化率を示した。１次特性ＳＴ１の接線の傾きの絶対値は、拡張幅Ｗが正の範囲（０μｍ≦Ｗ≦２０μｍ）において最小値を取る。

　１次特性ＳＴ１の接線の傾きの絶対値は、具体的には、３．５μｍの拡張幅Ｗを境に増加から減少に転じていた。拡張幅Ｗが３．５μｍ以上の場合、１次特性ＳＴ１（１次係数ＴＣＲ１）は拡張幅Ｗの増加に伴って発散せずに設計範囲Ｒ１に向けて収束する傾向を示した。拡張幅Ｗが３．５μｍ以上である場合、抵抗膜８の１次係数ＴＣＲ１は－２５ｐｐｍ／℃以上０ｐｐｍ／℃以下である。

　図２１は、図１５に示す抵抗膜８のＴＣＲの２次係数ＴＣＲ２を示すグラフである。図２０において、縦軸は２次係数ＴＣＲ２［ｐｐｍ／℃^２］を示し、横軸は禁止領域１０２の拡張幅Ｗ［μｍ］を示している。図２１には、２次特性ＳＴ２、および、２次特性ＳＴ２の設計範囲Ｒ２が示されている。設計範囲Ｒ２は、－０．１５ｐｐｍ／℃^２以上０ｐｐｍ／℃^２以下である。測定条件は、図１９のシート抵抗特性ＳＲの場合と同様である。

　２次特性ＳＴ２を参照して、拡張幅Ｗに起因して２次係数ＴＣＲ２が変動することが確認された。２次係数ＴＣＲ２は、具体的には、拡張幅Ｗの減少に伴って減少し、拡張幅Ｗの増加に伴って増加した。また、２次係数ＴＣＲ２は、設計範囲Ｒ２で飽和する傾向を有していることが確認された。

　拡張幅Ｗが負の範囲に設定された場合、２次係数ＴＣＲ２は拡張幅Ｗの変化率に対して設計範囲Ｒ２から乖離する急峻な変化率を示した。２次特性ＳＴ２の接線の傾きの絶対値は、拡張幅Ｗが負の範囲（－５μｍ≦Ｗ＜０μｍ）において最大値を取る。一方、拡張幅Ｗが正の範囲に設定された場合、２次係数ＴＣＲ２は設計範囲Ｒ２の近傍において拡張幅Ｗの変化率に対して緩慢な変化率を示した。２次特性ＳＴ２の接線の傾きの絶対値は、拡張幅Ｗが正の範囲（０μｍ≦Ｗ≦２０μｍ）において最小値を取る。

　２次特性ＳＴ２の接線の傾きの絶対値は、具体的には、３．５μｍの拡張幅Ｗを境に増加から減少に転じていた。拡張幅Ｗが３．５μｍ以上の場合、２次特性ＳＴ２（２次係数ＴＣＲ２）は拡張幅Ｗの増加に伴って発散せずに設計範囲Ｒ２に向けて収束する傾向を示した。拡張幅Ｗが３．５μｍ以上である場合、抵抗膜８の２次係数ＴＣＲ２は－０．１５ｐｐｍ／℃^２以上０ｐｐｍ／℃^２以下である。

　図１９～図２１の結果から、抵抗膜８の電気的特性は、抵抗膜８および第３配線１０３の間に配置される禁止領域１０２（絶縁拡張部１０２ａ）の拡張幅Ｗに依存していることが理解される。これは、抵抗膜８の電気的特性が、抵抗膜８の形成工程時に実施される結晶化工程においてほぼ確定するためである。すなわち、結晶化工程では、抵抗膜８のベースとなるベース合金膜が結晶化温度で加熱される。この時、絶縁層５内において拡張幅Ｗが大きいほど、絶縁領域７および禁止領域１０２から第３配線１０３に伝わる熱量が減少し、絶縁領域７および禁止領域１０２における蓄熱効果が大きくなる。

　これにより、ベース合金膜に加えられる熱量が増加し、ベース合金膜の結晶化が促進される。その結果、精度のよい抵抗膜８が形成される。この効果は、絶縁領域７および禁止領域１０２の蓄熱効果に起因しているため、チャンバー内の結晶化温度を高めたり、ベース合金膜の結晶化時間を延長したりする必要がない。したがって、半導体チップ２に機能デバイスが形成されている場合には、機能デバイスに余分な熱負荷が生じることを回避できる。

　以上、電子部品１０１は、半導体チップ２、絶縁層５、抵抗膜８、第１下配線１１、第２下配線１２、および、絶縁領域７を含む。半導体チップ２は、第１主面２ａを有している。絶縁層５は、第１主面２ａの上に積層されている。抵抗膜８は、絶縁層５内に配置され、金属元素および非金属元素によって構成された合金結晶を含み、一方側の第１端部８ａおよび他方側の第２端部８ｂを有している。

　第１下配線１１は、絶縁層５内で第１主面２ａおよび抵抗膜８の第１端部８ａの間に介在されている。第２下配線１２は、絶縁層５内で第１下配線１１から離間して絶縁層５内で第１主面２ａおよび抵抗膜８の第２端部８ｂの間に介在されている。絶縁領域７は、絶縁層５内において第１下配線１１および第２下配線１２の間の領域に区画され、絶縁層５において第１主面２ａおよび抵抗膜８の間の厚さ範囲に位置する絶縁体部分７ａのみによって形成されている。この構造によれば、抵抗膜８の信頼性を向上できる。

　電子部品１０１は、絶縁層５内において絶縁領域７を抵抗膜８外の範囲に拡張させる禁止領域１０２を含むことが好ましい。禁止領域１０２は、絶縁領域７の絶縁体部分７ａを抵抗膜８の周縁から抵抗膜８外の範囲に拡張させた絶縁拡張部１０２ａを含む。この場合、電子部品１０１は、絶縁層５内に配置された複数の第３配線１０３を含む。複数の第３配線１０３は、絶縁領域７および禁止領域１０２内に位置しないように抵抗膜８、第１下配線１１および第２下配線１２から離間して絶縁層５内に配置される。この構造によれば、絶縁層５内において、抵抗膜８、第１下配線１１、第２下配線１２および複数の第３配線１０３が配置された構造において、抵抗膜８の信頼性を向上できる。

　別の視点において、電子部品１０１は、半導体チップ２、絶縁層５および複数のトップ配線３０を含む。半導体チップ２は、第１主面２ａを有している。絶縁層５は、第１主面２ａの上に積層されている。抵抗膜８は、絶縁層５内に配置され、金属元素および非金属元素によって構成された合金結晶を含む。複数のトップ配線３０は、平面視において抵抗膜８に重ならないように抵抗膜８の周縁から抵抗膜８外の領域に間隔を空けて絶縁層５の上に配置されている。この構造によれば、複数のトップ配線３０に起因して抵抗膜８に生じる応力を緩和できる。これにより、複数のトップ配線３０に起因する抵抗膜８の電気的特性の変動を抑制できる。よって、抵抗膜８の信頼性を向上できる。

　この構造において、電子部品１０１は、第１下配線１１、第２下配線１２および絶縁領域７を含んでいてもよい。第１下配線１１は、絶縁層５内で第１主面２ａおよび抵抗膜８の第１端部８ａの間に介在されている。第２下配線１２は、絶縁層５内で第１下配線１１から離間して絶縁層５内で第１主面２ａおよび抵抗膜８の第２端部８ｂの間に介在されている。

　絶縁領域７は、絶縁層５内において第１下配線１１および第２下配線１２の間の領域に区画され、絶縁層５において第１主面２ａおよび抵抗膜８の間の厚さ範囲に位置する絶縁体部分７ａのみによって形成されている。この場合、複数のトップ配線３０は、平面視において絶縁領域７外の領域に配置されていることが好ましい。この構造によれば、抵抗膜８、第１下配線１１、第２下配線１２および複数のトップ配線３０が配置された構造において、抵抗膜８の信頼性を向上できる。

　電子部品１０１は、絶縁層５内において絶縁領域７を抵抗膜８外の範囲に拡張させる禁止領域１０２を含むことが好ましい。禁止領域１０２は、絶縁領域７の絶縁体部分７ａを抵抗膜８の周縁から抵抗膜８外の範囲に拡張させた絶縁拡張部１０２ａを含む。この場合、複数のトップ配線３０は、平面視において絶縁領域７および禁止領域１０２外の領域に配置されていることが好ましい。この構造によれば、複数のトップ配線３０に起因する抵抗膜８の電気的特性の変動を適切に抑制できる。

　電子部品１０１は、この構造において、抵抗膜８、第１下配線１１および第２下配線１２から離間して絶縁層５内に配置された少なくとも１つの第３配線１０３を含んでいてもよい。この構造によれば、抵抗膜８、第１下配線１１、第２下配線１２、第３配線１０３および複数のトップ配線３０が配置された構造において、抵抗膜８の信頼性を向上できる。電子部品１０１は、絶縁層５を被覆するトップ絶縁層５０を含んでいてもよい。トップ絶縁層５０は、絶縁層５の上でトップ配線３０を部分的に被覆し、かつ、絶縁層５の一部を挟んで抵抗膜８を被覆していることが好ましい。

　少なくとも１つのトップ配線３０は、半導体チップ２（具体的には機能デバイス）および抵抗膜８のいずれか一方または双方に電気的に接続されていることが好ましい。少なくとも１つのトップ配線３０は、電気的浮遊状態のダミートップ配線１０４として形成されていることが好ましい。

　第６実施形態に係る禁止領域１０２、複数の第３配線１０３および複数のトップ配線３０の形態は、第１実施形態の他、第２～第５実施形態に係る電子部品１０１のいずれか一つにも適用できる。この場合、第２～第５実施形態に係る電子部品１、６１、７１、８１、９１は、絶縁領域７、禁止領域１０２、複数の第３配線１０３および複数のトップ配線３０をそれぞれ含み、第６実施形態の作用効果と同様の作用効果を奏する。

　前述の各実施形態はさらに他の形態で実施できる。前述の各実施形態では、単一の抵抗膜８が絶縁層５内に配置された例が説明された。しかし、複数の抵抗膜８が、絶縁層５内に配置されていてもよい。この場合、複数の抵抗膜８は、間隔を空けて同一の層に配置されていることが好ましい。複数の抵抗膜８は、任意の１つの層間絶縁膜６の主面を専有していることが特に好ましい。複数の抵抗膜８は、絶縁層５において外側領域４を被覆する部分内に配置されていてもよい。複数の抵抗膜８は、平面視において同一の外側領域４内に配置されていてもよいし、異なる外側領域４内に配置されていてもよい。この場合、複数の抵抗膜８のそれぞれに対して絶縁領域７および禁止領域１０２が設けられることが好ましい。

　前述の各実施形態では、抵抗膜８が絶縁層５において外側領域４を被覆する部分内に配置された例が説明された。しかし、抵抗膜８は、絶縁層５においてデバイス領域３を被覆する部分内に配置されていてもよい。複数の抵抗膜８が形成された場合、複数の抵抗膜８は、絶縁層５において外側領域４を被覆する部分内に配置された抵抗膜８、および、絶縁層５においてデバイス領域３を被覆する部分内に別の抵抗膜８を含んでいてもよい。この場合、絶縁領域７および禁止領域１０２のそれぞれがデバイス領域３に設けられることが好ましい。

　前述の各実施形態において、デバイス領域３を有さない形態が採用されてもよい。つまり、電子部品１、６１、７１、８１、９１、１０１は、単一のまたは複数の抵抗膜８のみを含むディクリート部品であってもよい。

　前述の各実施形態では、半導体チップ２に代えて、ガラスやセラミックからなる絶縁体チップが採用されてもよい。前述の各実施形態に係る抵抗膜８は、定格以上の電流が流れた際に溶断するヒューズ抵抗膜であってもよい。この場合の具体的な形態は、前述の各実施形態において「抵抗膜８」を「ヒューズ抵抗膜（８）」に置き換えることにより得られる。

　前述の第１～第６実施形態の特徴はそれらの間で任意の態様で組み合わせられることができ、第１～第６実施形態の特徴のうちの少なくとも２つの特徴を同時に備えた電子部品が採用されてもよい。つまり、第２実施形態の特徴が第１実施形態の特徴に組み合わせられてもよい。また、第３実施形態の特徴が第１～第２実施形態の特徴のいずれか一つに組み合わせられてもよい。また、第４実施形態の特徴が第１～第３実施形態の特徴のいずれか一つに組み合わせられてもよい。また、第５実施形態の特徴が第１～第４実施形態の特徴のいずれか一つに組み合わせられてもよい。また、第６実施形態の特徴が第１～第５実施形態の特徴のいずれか一つに組み合わせられてもよい。

　以下、この明細書および図面から抽出される特徴の例を示す。以下の［Ａ１］～［Ａ２９］および［Ｂ１］～［Ｂ２２］は、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜の信頼性を向上できる電子部品を提供する。

　［Ａ１］主面を有するチップと、前記主面の上に２２００ｎｍを超える厚さで積層され、前記チップ側の第１端、および、前記チップとは反対側の第２端を有する絶縁層と、前記第１端を基準に２２００ｎｍ未満の厚さ範囲に位置しないように前記絶縁層内に配置され、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜と、を含む、電子部品。

　［Ａ２］前記抵抗膜は、０．１ｎｍ以上１００ｎｍ以下の厚さを有している、Ａ１に記載の電子部品。

　［Ａ３］前記絶縁層の厚さ方向に関して絶縁体のみを有し、前記絶縁層内に２２００ｎｍ以上の厚さで形成された絶縁領域をさらに含み、前記抵抗膜は、前記絶縁領域を被覆するように前記絶縁層内に配置されている、Ａ１またはＡ２に記載の電子部品。

　［Ａ４］前記絶縁層内における前記主面および前記抵抗膜の間の厚さ範囲内において前記絶縁層の厚さ方向に積層配置された複数の配線をさらに含む、Ａ１～Ａ３のいずれか一つに記載の電子部品。

　［Ａ５］前記配線は、前記絶縁層内において前記第２端および前記抵抗膜の間の厚さ範囲に配置されていない、Ａ４に記載の電子部品。

　［Ａ６］前記絶縁層内において前記第１端および前記抵抗膜の間の厚さは、前記絶縁層内において前記第２端および前記抵抗膜の間の厚さ以上である、Ａ１～Ａ５のいずれか一つに記載の電子部品。

　［Ａ７］前記絶縁層は、３１００ｎｍを超える厚さを有し、前記抵抗膜は、前記第１端を基準に３１００ｎｍ未満の厚さ範囲に位置しないように前記絶縁層内に配置されている、Ａ１～Ａ６のいずれか一つに記載の電子部品。

　［Ａ８］前記絶縁層は、３層以上の層間絶縁膜を含む積層構造を有し、前記抵抗膜は、３層目以上の前記層間絶縁膜の上に配置されている、Ａ１～Ａ７のいずれか一つに記載の電子部品。

　［Ａ９］前記絶縁層は、４層以上の前記層間絶縁膜を含み、前記抵抗膜は、４層目以上の前記層間絶縁膜の上に配置されている、Ａ８に記載の電子部品。

　［Ａ１０］各前記層間絶縁膜は、１００ｎｍ以上３０００ｎｍ以下の厚さを有している、Ａ８またはＡ９に記載の電子部品。

　［Ａ１１］前記第２端の上に配置されたトップ配線をさらに含む、Ａ１～Ａ１０のいずれか一つに記載の電子部品。

　［Ａ１２］前記トップ配線を部分的に被覆するトップ絶縁層をさらに含む、Ａ１１に記載の電子部品。

　［Ａ１３］前記抵抗膜の抵抗温度係数の１次係数は、－２０ｐｐｍ／℃以上＋６０ｐｐｍ／℃以下である、Ａ１～Ａ１２のいずれか一つに記載の電子部品。

　［Ａ１４］前記１次係数は、＋２５ｐｐｍ／℃以下である、Ａ１３に記載の電子部品。

　［Ａ１５］前記抵抗膜の抵抗温度係数の２次係数は、－０．２３ｐｐｍ／℃２以上－０．０８ｐｐｍ／℃２以下である、Ａ１～Ａ１４のいずれか一つに記載の電子部品。

　［Ａ１６］前記２次係数は、－０．１６ｐｐｍ／℃２以上である、Ａ１５に記載の電子部品。

　［Ａ１７］前記抵抗膜は、ＣｒＳｉ膜、ＣｒＳｉＮ膜、ＣｒＳｉＯ膜、ＴａＮ膜およびＴｉＮ膜のうちの少なくとも１つを含む、Ａ１～Ａ１６のいずれか一つに記載の電子部品。

　［Ａ１８］主面を有するチップと、前記主面の上に２２００ｎｍを超える厚さで積層され、前記チップ側の第１端、および、前記チップとは反対側の第２端を有する絶縁層と、前記絶縁層の厚さ方向に絶縁体のみを有し、前記絶縁層内に２２００ｎｍ以上の厚さで形成された絶縁領域と、前記絶縁領域を直接被覆するように前記絶縁層内において前記第２端および前記絶縁領域の間の領域に配置され、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜と、を含む、電子部品。

　［Ａ１９］前記絶縁層内に配置された第１配線と、平面視で前記第１配線から間隔を空けて前記絶縁層内に配置された第２配線と、をさらに含み、前記絶縁領域は、平面視で前記第１配線および前記第２配線の間の領域に区画され、前記抵抗膜は、前記絶縁領域を直接被覆し、かつ、平面視で前記第１配線および前記第２配線に重なるように前記絶縁層内に配置されている、Ａ１８に記載の電子部品。

　［Ａ２０］前記絶縁層内で前記抵抗膜および前記第１配線の間に配置された第１ビア電極と、前記絶縁層内で前記抵抗膜および前記第２配線の間に配置された第２ビア電極と、をさらに含む、Ａ１９に記載の電子部品。

　［Ａ２１］主面を含み、第１熱伝導率を有する半導体チップと、前記主面の上に３１００ｎｍを超える厚さで積層され、前記半導体チップ側の第１端、および、前記半導体チップとは反対側の第２端を含み、前記第１熱伝導率未満の第２熱伝導率を有する絶縁層と、前記絶縁層の厚さ方向に絶縁体のみを有し、前記絶縁層内の任意の領域に３１００ｎｍ以上の厚さで形成された絶縁領域と、前記絶縁領域を直接被覆するように前記絶縁層内において前記第２端および前記絶縁領域の間の領域に０．１ｎｍ以上１０ｎｍ以下の厚さで配置されたＣｒＳｉ抵抗膜と、を含む、半導体装置。

　［Ａ２２］前記ＣｒＳｉ抵抗膜は、５ｎｍ以下の厚さを有している、Ａ２１に記載の半導体装置。

　［Ａ２３］前記ＣｒＳｉ抵抗膜は、１ｎｍ以上の厚さを有している、Ａ２１またはＡ２２に記載の半導体装置。

　［Ａ２４］前記絶縁層は、３層以上の層間絶縁膜を含む積層構造を有し、前記ＣｒＳｉ抵抗膜は、３層目以上の前記層間絶縁膜の上に配置されている、Ａ２１～Ａ２３のいずれか一つに記載の半導体装置。

　［Ａ２５］前記絶縁層は、４層以上の前記層間絶縁膜を含み、前記ＣｒＳｉ抵抗膜は、４層目以上の前記層間絶縁膜の上に配置されている、Ａ２４に記載の半導体装置。

　［Ａ２６］前記絶縁層内における前記第１端および前記ＣｒＳｉ抵抗膜の間の厚さ範囲内において前記絶縁層の厚さ方向に積層配置された複数の配線をさらに含む、Ａ２１～Ａ２５のいずれか一つに記載の半導体装置。

　［Ａ２７］前記配線は、前記絶縁層内において前記第２端および前記ＣｒＳｉ抵抗膜の間の厚さ範囲に配置されていない、Ａ２６に記載の半導体装置。

　［Ａ２８］前記配線は、前記絶縁層内において前記第２端および前記ＣｒＳｉ抵抗膜の間の厚さ範囲に配置されている、Ａ２６に記載の半導体装置。

　［Ａ２９］前記絶縁層内において前記第１端および前記ＣｒＳｉ抵抗膜の間の厚さは、前記絶縁層内において前記第２端および前記ＣｒＳｉ抵抗膜の間の厚さ以上である、Ａ２１～Ａ２８のいずれか一つに記載の半導体装置。

　［Ｂ１］主面を有するチップと、前記主面の上に積層された絶縁層と、前記絶縁層内に配置され、金属元素および非金属元素によって構成された合金結晶を含み、一方側の第１端部および他方側の第２端部を有する抵抗膜と、前記絶縁層内で前記主面および前記第１端部の間に介在された第１配線と、前記絶縁層内で前記第１配線から離間して前記主面および前記第２端部の間に介在された第２配線と、前記絶縁層内において前記第１配線および前記第２配線の間の領域に区画され、前記絶縁層において前記主面および前記抵抗膜の間の厚さ範囲に位置する絶縁体部分のみによって形成された絶縁領域と、を含む、電子部品。

　［Ｂ２］前記絶縁体部分を前記抵抗膜の周縁から前記抵抗膜外の範囲に拡張させた絶縁拡張部を含み、前記絶縁領域を前記抵抗膜外の範囲に拡張させる禁止領域と、前記絶縁領域および前記禁止領域内に位置しないように前記抵抗膜、前記第１配線および前記第２配線から離間して前記絶縁層内に配置された複数の第３配線と、をさらに含む、Ｂ１に記載の電子部品。

　［Ｂ３］前記禁止領域は、平面視において前記抵抗膜の周縁を基準に２２００ｎｍ以上の拡張幅を有し、複数の前記第３配線は、平面視において前記抵抗膜の周縁から２２００ｎｍ以上離間して配置されている、Ｂ２に記載の電子部品。

　［Ｂ４］前記絶縁層は、２２００ｎｍを超える厚さを有し、前記絶縁領域は、２２００ｎｍ以上の厚さを有している、Ｂ３に記載の電子部品。

　［Ｂ５］前記拡張幅は、３．５μｍ以上であり、複数の前記第３配線は、平面視において前記抵抗膜の周縁から３．５μｍ以上離間して配置されている、Ｂ３またはＢ４に記載の電子部品。

　［Ｂ６］前記拡張幅は、２０μｍ以下であり、少なくとも１つの前記第３配線が、平面視において前記抵抗膜の周縁から２０μｍ以内の範囲に配置されている、Ｂ３～Ｂ５のいずれか一つに記載の電子部品。

　［Ｂ７］少なくとも１つの前記第３配線が、前記第１配線から離間して前記第１配線と同一層に配置され、少なくとも１つの前記第３配線が前記第１配線とは異なる層に配置されている、Ｂ２～Ｂ６のいずれか一つに記載の電子部品。

　［Ｂ８］少なくとも１つの前記第３配線が、前記チップおよび前記抵抗膜のいずれか一方または双方に電気的に接続されている、Ｂ２～Ｂ７のいずれか一つに記載の電子部品。

　［Ｂ９］少なくとも１つの前記第３配線が、電気的浮遊状態のダミー配線として形成されている、Ｂ２～Ｂ８のいずれか一つに記載の電子部品。

　［Ｂ１０］複数の前記第３配線は、前記抵抗膜が配置された層には配置されていない、Ｂ２～Ｂ９のいずれか一つに記載の電子部品。

　［Ｂ１１］前記第２配線は、前記第１配線と同一層に配置されている、Ｂ１～Ｂ１０のいずれか一つに記載の電子部品。

　［Ｂ１２］前記絶縁層は、複数の層間絶縁膜が積層された積層構造を有し、前記絶縁体部分は、複数の前記層間絶縁膜の一部分によって構成された積層構造を有している、Ｂ１～Ｂ１１のいずれか一つに記載の電子部品。

　［Ｂ１３］前記絶縁層は、３層以上の前記層間絶縁膜を含む積層構造を有し、前記抵抗膜は、３層目以上の前記層間絶縁膜の上に配置されている、Ｂ１２に記載の電子部品。

　［Ｂ１４］前記絶縁層内で前記第１端部および前記第１配線に接続された第１ビアと、前記絶縁層内で前記第２端部および前記第２配線に接続された第２ビアと、をさらに含む、Ｂ１～Ｂ１３のいずれか一つに記載の電子部品。

　［Ｂ１５］前記絶縁層の上に配置された複数のトップ配線と、前記トップ配線を部分的に被覆するトップ絶縁層と、をさらに含む、Ｂ１～Ｂ１４のいずれか一つに記載の電子部品。

　［Ｂ１６］主面を有するチップと、前記主面の上に積層された絶縁層と、前記絶縁層内に配置され、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜と、平面視において前記抵抗膜に重ならないように前記抵抗膜の周縁から前記抵抗膜外の領域に間隔を空けて前記絶縁層の上に配置された複数のトップ配線と、含む、電子部品。

　［Ｂ１７］前記絶縁層内で前記主面および前記抵抗膜の一端部の間に介在された第１配線と、前記絶縁層内で前記第１配線から離間して前記主面および前記抵抗膜の他端部の間に介在された第２配線と、前記絶縁層内において前記第１配線および前記第２配線の間の領域に区画され、前記絶縁層において前記主面および前記抵抗膜の間の厚さ範囲に位置する絶縁体部分のみによって形成された絶縁領域をさらに含み、複数の前記トップ配線は、平面視において前記絶縁領域外の領域に配置されている、Ｂ１６に記載の電子部品。

　［Ｂ１８］前記絶縁体部分を前記抵抗膜の周縁から前記抵抗膜外の範囲に拡張させた絶縁拡張部を含み、前記絶縁領域を前記抵抗膜外の範囲に拡張させる禁止領域をさらに含み、複数の前記トップ配線は、平面視において前記絶縁領域および前記禁止領域外の領域に配置されている、Ｂ１７に記載の電子部品。

　［Ｂ１９］前記絶縁領域および前記禁止領域内に位置しないように前記抵抗膜、前記第１配線および前記第２配線から離間して前記絶縁層内に配置された第３配線をさらに含む、Ｂ１８に記載の電子部品。

　［Ｂ２０］前記絶縁層の上で前記トップ配線を部分的に被覆し、かつ、前記絶縁層の一部を挟んで前記抵抗膜を被覆するトップ絶縁膜をさらに含む、Ｂ１６～Ｂ１９のいずれか一つに記載の電子部品。

　［Ｂ２１］少なくとも１つの前記トップ配線が、前記チップおよび前記抵抗膜のいずれか一方または双方に電気的に接続されている、Ｂ１６～Ｂ２０のいずれか一つに記載の電子部品。

　［Ｂ２２］少なくとも１つの前記トップ配線が、電気的浮遊状態のダミートップ配線として形成されている、Ｂ１６～Ｂ２１のいずれか一つに記載の電子部品。

　前記［Ａ１］～［Ａ２９］および前記［Ｂ１］～［Ｂ２２］はそれらの間で任意の態様で組み合わせられることができ、前記［Ａ１］～［Ａ２９］および前記［Ｂ１］～［Ｂ２２］のうちの少なくとも２つを同時に備えた電子部品が採用されてもよい。

　実施形態について詳細に説明してきたが、これらは技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によって限定される。

１　　　　電子部品
２　　　　半導体チップ
２ａ　　　第１主面
５　　　　絶縁層
５ａ　　　第１端
５ｂ　　　第２端
６　　　　層間絶縁膜
７　　　　絶縁領域
７ａ　　　絶縁体部分
８　　　　抵抗膜
１０　　　層間配線
１１　　　第１下配線
１２　　　第２下配線
２１　　　第１ビア電極
２２　　　第２ビア電極
３０　　　トップ配線
５０　　　トップ絶縁層
６１　　　電子部品
７１　　　電子部品
８１　　　電子部品
９１　　　電子部品
１０１　　電子部品
１０２　　禁止領域
１０２ａ　絶縁拡張部
１０３　　第３配線
１０３ｂ　ダミー配線
ＴＣＲ１　１次係数
ＴＣＲ２　２次係数
ＴＡ　　　絶縁層の厚さ
ＴＢ　　　絶縁領域の厚さ
Ｗ　　　　禁止領域の拡張幅

Claims

　主面を有するチップと、
　前記主面の上に２２００ｎｍを超える厚さで積層され、前記チップ側の第１端、および、前記チップとは反対側の第２端を有する絶縁層と、
　前記第１端を基準に２２００ｎｍ未満の厚さ範囲に位置しないように前記絶縁層内に配置され、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜と、を含む、電子部品。
　前記抵抗膜は、０．１ｎｍ以上１００ｎｍ以下の厚さを有している、請求項１に記載の電子部品。
　前記絶縁層の厚さ方向に関して絶縁体のみを有し、前記絶縁層内に２２００ｎｍ以上の厚さで形成された絶縁領域をさらに含み、
　前記抵抗膜は、前記絶縁領域を被覆するように前記絶縁層内に配置されている、請求項１または２に記載の電子部品。
　前記絶縁層内における前記主面および前記抵抗膜の間の厚さ範囲内において前記絶縁層の厚さ方向に積層配置された複数の配線をさらに含む、請求項１～３のいずれか一項に記載の電子部品。
　前記配線は、前記絶縁層内において前記第２端および前記抵抗膜の間の厚さ範囲に配置されていない、請求項４に記載の電子部品。
　前記絶縁層内において前記第１端および前記抵抗膜の間の厚さは、前記絶縁層内において前記第２端および前記抵抗膜の間の厚さ以上である、請求項１～５のいずれか一項に記載の電子部品。
　前記絶縁層は、３１００ｎｍを超える厚さを有し、
　前記抵抗膜は、前記第１端を基準に３１００ｎｍ未満の厚さ範囲に位置しないように前記絶縁層内に配置されている、請求項１～６のいずれか一項に記載の電子部品。
　前記絶縁層は、３層以上の層間絶縁膜を含む積層構造を有し、
　前記抵抗膜は、３層目以上の前記層間絶縁膜の上に配置されている、請求項１～７のいずれか一項に記載の電子部品。
　前記絶縁層は、４層以上の前記層間絶縁膜を含み、
　前記抵抗膜は、４層目以上の前記層間絶縁膜の上に配置されている、請求項８に記載の電子部品。
　各前記層間絶縁膜は、１００ｎｍ以上３０００ｎｍ以下の厚さを有している、請求項８または９に記載の電子部品。
　前記第２端の上に配置されたトップ配線をさらに含む、請求項１～１０のいずれか一項に記載の電子部品。
　前記トップ配線を部分的に被覆するトップ絶縁層をさらに含む、請求項１１に記載の電子部品。
　前記抵抗膜の抵抗温度係数の１次係数は、－２０ｐｐｍ／℃以上＋６０ｐｐｍ／℃以下である、請求項１～１２のいずれか一項に記載の電子部品。
　前記１次係数は、＋２５ｐｐｍ／℃以下である、請求項１３に記載の電子部品。
　前記抵抗膜の抵抗温度係数の２次係数は、－０．２３ｐｐｍ／℃^２以上－０．０８ｐｐｍ／℃^２以下である、請求項１～１４のいずれか一項に記載の電子部品。
　前記２次係数は、－０．１６ｐｐｍ／℃^２以上である、請求項１５に記載の電子部品。
　前記抵抗膜は、ＣｒＳｉ膜、ＣｒＳｉＮ膜、ＣｒＳｉＯ膜、ＴａＮ膜およびＴｉＮ膜のうちの少なくとも１つを含む、請求項１～１６のいずれか一項に記載の電子部品。
　主面を有するチップと、
　前記主面の上に２２００ｎｍを超える厚さで積層され、前記チップ側の第１端、および、前記チップとは反対側の第２端を有する絶縁層と、
　前記絶縁層の厚さ方向に絶縁体のみを有し、前記絶縁層内に２２００ｎｍ以上の厚さで形成された絶縁領域と、
　前記絶縁領域を直接被覆するように前記絶縁層内において前記第２端および前記絶縁領域の間の領域に配置され、金属元素および非金属元素によって構成された合金結晶を含む抵抗膜と、を含む、電子部品。
　前記絶縁層内に配置された第１配線と、
　平面視で前記第１配線から間隔を空けて前記絶縁層内に配置された第２配線と、をさらに含み、
　前記絶縁領域は、平面視で前記第１配線および前記第２配線の間の領域に区画され、
　前記抵抗膜は、前記絶縁領域を直接被覆し、かつ、平面視で前記第１配線および前記第２配線に重なるように前記絶縁層内に配置されている、請求項１８に記載の電子部品。
　前記絶縁層内で前記抵抗膜および前記第１配線の間に配置された第１ビア電極と、
　前記絶縁層内で前記抵抗膜および前記第２配線の間に配置された第２ビア電極と、をさらに含む、請求項１９に記載の電子部品。