WO2022131840A1 - 유닛 픽셀 및 그것을 포함하는 디스플레이 장치 - Google Patents

유닛 픽셀 및 그것을 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2022131840A1
WO2022131840A1 PCT/KR2021/019256 KR2021019256W WO2022131840A1 WO 2022131840 A1 WO2022131840 A1 WO 2022131840A1 KR 2021019256 W KR2021019256 W KR 2021019256W WO 2022131840 A1 WO2022131840 A1 WO 2022131840A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
light emitting
transparent substrate
emitting devices
light scattering
Prior art date
Application number
PCT/KR2021/019256
Other languages
English (en)
French (fr)
Inventor
박성찬
차남구
김상민
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Priority to JP2023537181A priority Critical patent/JP2024500418A/ja
Priority to EP21907144.6A priority patent/EP4266368A1/en
Publication of WO2022131840A1 publication Critical patent/WO2022131840A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Definitions

  • the present disclosure relates to a unit pixel and a display device having the same, and more particularly, to a unit pixel including a light emitting element and a display device having the same.
  • Light emitting devices are semiconductor devices using light emitting diodes, which are inorganic light sources, and are used in various fields such as display devices, vehicle lamps, and general lighting. Because of its advantages, it is rapidly replacing existing light sources.
  • a conventional light emitting diode has been mainly used as a backlight light source in a display device.
  • a display device that directly implements an image using a light emitting diode has been developed.
  • Such a display device is also referred to as a micro LED display.
  • Such a display device generally implements various colors using a mixture of blue, green, and red, and includes a plurality of pixels to implement various images. Each pixel has blue, green and red sub-pixels. A color of a specific pixel is determined through the color of these sub-pixels, and an image may be implemented by a combination of these pixels.
  • micro LEDs are arranged on a plane corresponding to each sub-pixel, and a large number of micro LEDs are mounted on one substrate.
  • micro LEDs are very small, less than 200 ⁇ m and less than 100 ⁇ m, and there are certain limitations due to such a small size. For example, it is difficult to directly mount the light emitting diodes on the display panel because micro LEDs having a small size are handled.
  • the beams emitted from the sub-pixels have different directional angles, light mixing may not be uniform, and thus colors may be different depending on a user's viewing angle.
  • An object of the present disclosure is to provide a unit pixel capable of mitigating a color difference according to an orientation angle by controlling a light pattern of light emitting elements, and a display device having the same.
  • the micro LED light pattern according to the beam angle does not deteriorate even if the size thereof is reduced. Accordingly, in order to implement a display device using a smaller-sized micro LED, the above exemplary embodiments provide a technique for improving a light pattern according to the directional angle of the micro LED.
  • a unit pixel includes: a transparent substrate; and a plurality of light emitting devices arranged on the transparent substrate, wherein the transparent substrate includes at least one light scattering line disposed therein to correspond to each of the plurality of light emitting devices.
  • the at least one light scattering line may be continuous or may include voids spaced apart from each other.
  • the light scattering line may extend from one side of the transparent substrate to the other side opposite to it.
  • the at least one light scattering line may include a plurality of light scattering lines orthogonal to each other.
  • the plurality of light scattering lines may be disposed to surround an upper region of the light emitting devices.
  • the plurality of light scattering lines may partially overlap at least one of the light emitting devices.
  • the plurality of light scattering lines may include a line crossing an upper region of the light emitting devices and lines crossing an upper region of each of the light emitting devices.
  • a light blocking layer disposed between the transparent substrate and the light emitting devices may be further included.
  • the light blocking layer may have at least one window configured to pass the light generated by the light emitting devices, and the at least one light scattering line may be disposed to correspond to the window.
  • the light blocking layer may have a plurality of windows respectively corresponding to the light emitting devices, and the at least one light scattering line may include a plurality of light scattering lines disposed to surround the plurality of windows.
  • the at least one light scattering line may cross an upper region of the at least one window.
  • the at least one light scattering line may have an average height of 10 ⁇ m or less.
  • sub-pixels constituting a unit pixel are provided.
  • the sub-pixel may include a transparent substrate; and a light emitting device disposed on the transparent substrate, wherein the transparent substrate includes at least one light scattering line.
  • the at least one light scattering line may include continuous voids or voids spaced apart from each other.
  • the light scattering line may extend from one side of the transparent substrate to the other side opposite to it.
  • a display apparatus includes a circuit board; and a plurality of unit pixels disposed on the circuit board.
  • Each of the plurality of unit pixels may include a plurality of light emitting devices; and a transparent substrate covering the plurality of light emitting devices, wherein the transparent substrate includes at least one light scattering line disposed therein to correspond to each of the plurality of light emitting devices.
  • the at least one light scattering line may include continuous voids or voids spaced apart from each other.
  • the light scattering line may extend from one side of the transparent substrate to the other side opposite to it.
  • the unit pixel may further include a light blocking layer disposed between the transparent substrate and the light emitting devices, and the light blocking layer may have at least one window configured to pass the light generated by the light emitting devices. and the at least one light scattering line may be disposed to correspond to the window.
  • the transparent substrate may include a plurality of regions spaced apart from each other and respectively disposed on the light emitting devices, and the light scattering line may be disposed in each region of the transparent substrate.
  • the circuit board may have pads, and each of the unit pixels may be bonded to the pads through a bonding material.
  • a unit pixel includes a transparent substrate including a light incident surface and a light output surface; a plurality of light emitting devices arranged on the transparent substrate and emitting light of different colors; and at least one light scattering line disposed in a predetermined pattern corresponding to one or more of the plurality of light emitting elements in the transparent substrate, wherein light generated from the plurality of light emitting elements is transmitted to a light incident surface of the transparent substrate It is incident on the transparent substrate through the light exit surface and exits from the transparent substrate through the light exit surface.
  • the at least one light scattering line may include continuous voids or voids spaced apart from each other.
  • the at least one light scattering line may extend from one side of the transparent substrate to the other side opposite to it.
  • the at least one light scattering line may include a plurality of light scattering lines positioned to be orthogonal to each other.
  • the plurality of light scattering lines may be disposed to surround the light emitting devices.
  • the unit pixel may further include a plurality of windows corresponding to the plurality of light emitting devices and exposing at least one of the plurality of light emitting devices, wherein the plurality of light scattering lines are formed on at least one of the plurality of windows. It may overlap at least one of the light emitting elements by extending across the window.
  • the plurality of light scattering lines may include a first line crossing all the light emitting devices and a plurality of second lines crossing each of the light emitting devices.
  • the unit pixel may further include a light blocking layer disposed between the plurality of light emitting devices disposed on the same surface as the transparent substrate, wherein the light blocking layer allows light generated by the light emitting devices to pass therethrough. It may have at least one window configured, and the at least one light scattering line may be disposed to correspond to the window.
  • the light blocking layer may have a plurality of windows respectively corresponding to the light emitting devices, and the at least one light scattering line may include a plurality of light scattering lines disposed around or across the plurality of windows. may include
  • the at least one light scattering line may cross the top of the at least one window.
  • the at least one light scattering line may have an average height of 10 ⁇ m or less.
  • a unit pixel includes a plurality of sub-pixels including a first sub-pixel and a second sub-pixel, wherein the first sub-pixel includes: a first transparent substrate; and a first light emitting device disposed on the first transparent substrate and emitting light of a selected color, wherein the second sub-pixel includes: a second transparent substrate; and a second light emitting device disposed on the second transparent substrate and emitting light of a color different from that of the first light emitting device, wherein at least one light scattering line comprises a first transparent substrate, a second transparent substrate, or a second light emitting device.
  • the first transparent substrate and the second transparent substrate may form a common transparent substrate including a light incident surface and a light output surface, and the at least one light scattering line is the common transparent substrate. continuous voids arranged in a substrate or voids spaced apart from each other, wherein the light scattering line extends from one side of the transparent substrate to the other side opposite it.
  • the first transparent substrate is arranged on the first light emitting element
  • the second transparent substrate is arranged on the second light emitting element
  • the at least one light scattering line is arranged on the first transparent substrate and the second transparent substrate and voids arranged therein and spaced apart from each other, wherein the first transparent substrate, the second transparent substrate, or both the first and second transparent substrates include the first light emitting element, the second light emitting element, or the first and and a growth substrate for growing all of the second light emitting devices.
  • a display apparatus includes a circuit board; and a plurality of unit pixels disposed on the circuit board, wherein each of the plurality of unit pixels includes: a plurality of light emitting devices emitting light of different colors; a transparent substrate covering the plurality of light emitting devices and including a light incident surface and a light output surface; and at least one light scattering line disposed in a predetermined pattern in the transparent substrate to correspond to one or more of the plurality of light emitting devices, wherein the light generated from the plurality of light emitting devices passes through the light incident surface It is incident on the transparent substrate and exits from the transparent substrate through the light emitting surface.
  • the at least one light scattering line may include continuous voids or voids spaced apart from each other.
  • the at least one light scattering line may extend from one side of the transparent substrate to the other side opposite to it.
  • the plurality of light emitting devices may be spaced apart from each other and arranged on the transparent substrate, and each unit pixel may further include a light blocking layer disposed between the transparent substrate and each of the light emitting devices, wherein the light blocking layer includes the light emitting device. It may have at least one window configured to pass the light generated by the elements to the light incident surface of the transparent substrate, and the at least one light scattering line may be disposed to correspond to the window.
  • the transparent substrate may include a plurality of discontinuous regions spaced apart from each other and separated from each other, the plurality of discontinuous regions corresponding to the light emitting devices, respectively disposed on the corresponding light emitting devices, and the at least one The light scattering line may be disposed in each region of the transparent substrate.
  • the circuit board may include a plurality of pads, and each of the unit pixels may be bonded to the plurality of pads through a bonding material.
  • FIG. 1 is a schematic plan view for explaining a display device according to an embodiment of the present disclosure.
  • FIG. 2A is a schematic plan view for explaining a light emitting device according to an embodiment of the present disclosure.
  • Fig. 2B is a schematic cross-sectional view taken along the line A-A' of Fig. 2A;
  • 3A is a schematic plan view illustrating a unit pixel according to an embodiment of the present disclosure.
  • 3B is a schematic rear view illustrating light scattering lines of a unit pixel according to an embodiment of the present disclosure.
  • Fig. 3C is a schematic cross-sectional view taken along the line B-B' of Fig. 3A;
  • FIG. 4 is a schematic cross-sectional view for explaining a display device according to an embodiment of the present disclosure.
  • FIG. 5 is a schematic rear view for explaining light scattering lines of a unit pixel according to another embodiment of the present disclosure.
  • FIG. 6 is a schematic cross-sectional view illustrating a unit pixel according to another embodiment of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view illustrating a unit pixel according to another embodiment of the present disclosure.
  • FIG. 8 is a schematic diagram for explaining a method of manufacturing a unit pixel according to an embodiment of the present disclosure.
  • FIG. 9 is a schematic cross-sectional view for explaining a display device according to another embodiment of the present disclosure.
  • FIG. 10A and 10B are graphs showing light directing patterns of light emitting devices in a unit pixel according to the prior art.
  • FIG. 10A illustrates a graph scanned in the x direction as shown in FIG. 3B
  • FIG. 10B is FIG. 3B
  • FIG. 11A and 11B are graphs showing light directing patterns of light emitting devices in a unit pixel according to an embodiment of the present disclosure, and FIG. 11A illustrates a graph scanned in the x direction as shown in FIG. 3B , FIG. 11b illustrates a graph scanned in the y direction as shown in FIG. 3B .
  • FIG. 12A and 12B are graphs showing light directing patterns of light emitting devices in a unit pixel according to another embodiment of the present disclosure, and FIG. 12A illustrates a graph scanned in the x direction as shown in FIG. 3B; 12B illustrates a graph scanned in the y direction as shown in FIG. 3B .
  • FIG. 13A to 13F are schematic plan views illustrating light scattering lines or patterns according to various embodiments of the present disclosure
  • FIG. 13A is a light scattering line arranged in a rectangular shape to define the same area as the light emitting devices.
  • 13B illustrates light scattering lines arranged in a rectangular shape to define an area smaller than the foot and the elements
  • FIG. 13C illustrates light scattering lines arranged to cross each of the light emitting elements in a vertical direction
  • 13D illustrates light scattering lines arranged to cross each light emitting element in a diagonal direction
  • FIG. 13E illustrates light scattering lines arranged to define a larger area than the light emitting elements
  • FIG. 13F is a rectangle It is exemplified that light scattering lines arranged in a shape and light scattering lines crossing the light emitting devices in a diagonal direction overlap each other.
  • FIG. 1 is a plan view illustrating a display apparatus 10000 according to an embodiment of the present disclosure.
  • a display apparatus 10000 may include a panel substrate 1000 and a plurality of unit pixels 100 .
  • the display device 10000 is not particularly limited, but may include a VR display device such as a micro LED TV, a smart watch, a VR headset, or an AR display device such as augmented reality glasses.
  • a VR display device such as a micro LED TV, a smart watch, a VR headset, or an AR display device such as augmented reality glasses.
  • the panel substrate 1000 may be formed of a material such as polyimide (PI), FR-4 glass epoxy (FR4), glass, or the like, and may include a circuit for passive matrix driving or active matrix driving.
  • the panel substrate 1000 may include wirings and resistors therein, and in another embodiment, the panel substrate 1000 may include wirings, transistors, and capacitors.
  • the panel substrate 1000 may have pads electrically connected to an internal circuit on its upper surface.
  • the plurality of unit pixels 100 may be arranged on the panel substrate 1000 .
  • Each unit pixel 100 includes a plurality of light emitting elements 10a, 10b, and 10c.
  • the light emitting elements 10a, 10b, and 10c may emit light of different colors.
  • the light emitting elements 10a, 10b, and 10c in each unit pixel 100 may be arranged in a predetermined pattern as shown in FIG. 1 .
  • the light emitting elements 10a, 10b, and 10c may be arranged in a vertical direction with respect to a display screen on which an image is implemented.
  • the present disclosure is not limited thereto, and the light emitting elements 10a, 10b, and 10c may be arranged in a horizontal direction with respect to a display screen on which an image is implemented.
  • each component of the display device 10000 will be described in detail in the order of the light emitting devices 10a , 10b , 10c and the unit pixel 100 disposed in the display device 10000 .
  • FIGS. 2A and 2B are a plan view and a cross-sectional view for explaining a light emitting device 10a according to an embodiment of the present disclosure.
  • the light emitting device 10a includes a light emitting structure including a first conductivity type semiconductor layer 21 , an active layer 23 , and a second conductivity type semiconductor layer 25 .
  • the light emitting device 10 includes an ohmic contact layer 27 , an insulating layer 29 , a first contact pad 31 , a second contact pad 33 , a first electrode pad 41 , and a second electrode pad. (43) may be included.
  • the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 may be grown on a growth substrate (not shown).
  • the growth substrate may be a variety of substrates that can be used for semiconductor growth, such as a gallium nitride substrate, a GaAs substrate, a Si substrate, a sapphire substrate, in particular a patterned sapphire substrate.
  • the growth substrate may be separated from the semiconductor layers by using a technique such as mechanical polishing, laser lift-off, or chemical lift-off.
  • the present disclosure is not limited thereto, and a portion of the substrate may remain to constitute at least a portion of the first conductivity-type semiconductor layer 21 .
  • the plurality of light emitting devices 10a, 10b, and 10c may emit red light, green light, and blue light, respectively.
  • the red light emitting element 10a, the green light emitting element 10b, and the blue light emitting element 10c are illustrated as being arranged in the order, the present disclosure is not necessarily limited thereto.
  • the semiconductor layers are aluminum gallium arsenide (AlGaAs), gallium arsenide phosphide (GaAsP), aluminum gallium indium phosphide (aluminum gallium indium phosphide, AlGaInP) and gallium phosphide (GaP).
  • AlGaAs aluminum gallium arsenide
  • GaAsP gallium arsenide phosphide
  • AlGaInP aluminum gallium indium phosphide
  • GaP gallium phosphide
  • the semiconductor layers are indium gallium nitride (InGaN), gallium nitride (GaN), gallium phosphide (GaP), aluminum gallium indium phosphide (AlGaInP), or aluminum gallium phosphide (AlGaP).
  • InGaN indium gallium nitride
  • GaN gallium nitride
  • GaP gallium phosphide
  • AlGaInP aluminum gallium indium phosphide
  • AlGaP aluminum gallium phosphide
  • the semiconductor layers may include gallium nitride (GaN), indium gallium nitride (InGaN), or zinc selenide (ZnSe).
  • GaN gallium nitride
  • InGaN indium gallium nitride
  • ZnSe zinc selenide
  • the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 may be grown on a substrate in a chamber using a method such as metal organic chemical vapor deposition (MOCVD).
  • MOCVD metal organic chemical vapor deposition
  • the first conductivity type semiconductor layer 21 contains n-type impurities such as Si, Ge, and Sn
  • the second conductivity type semiconductor layer 25 contains p-type impurities such as Mg, Sr, and Ba.
  • the first conductivity type semiconductor layer 21 may include GaN or AlGaN containing Si as a dopant
  • the second conductivity type semiconductor layer 25 may include GaN or AlGaN containing Mg as a dopant. can do.
  • the first conductivity-type semiconductor layer 21 and the second conductivity-type semiconductor layer 25 are each illustrated as a single layer, these layers may be multi-layered, and also superlattice It may include layers.
  • the active layer 23 may include a single quantum well structure or a multiple quantum well structure, and the composition ratio of the nitride-based semiconductor may be adjusted to emit a desired wavelength.
  • the active layer 23 may emit red light, green light, blue light, or ultraviolet light according to a semiconductor material constituting the layer and a composition ratio thereof.
  • the second conductivity type semiconductor layer 25 and the active layer 23 may have a mesa (M) structure and be disposed on the first conductivity type semiconductor layer 21 .
  • the mesa M may include the active layer 23 and the second conductivity type semiconductor layer 25 .
  • at least a portion of the first conductivity type semiconductor layer 21 may be included.
  • the mesa M is positioned on a partial region of the first conductivity type semiconductor layer 21 , and a top surface of the first conductivity type semiconductor layer 21 may be exposed around the mesa M.
  • the light emitting device 10 may be formed by separating the growth substrate, so that the first conductivity type semiconductor layer 21 may be exposed on the lower surface of the light emitting device 10 .
  • the first conductivity type semiconductor layer 21 may have a concave-convex pattern by surface texturing as shown in FIG. 2B , but the present disclosure is not limited thereto, and may have a flat surface.
  • the uneven pattern may be formed by surface texturing using a dry or wet etching process.
  • the ohmic contact layer 27 may be in ohmic contact with the second conductivity type semiconductor layer 25 and be disposed on the second conductivity type semiconductor layer 25 .
  • the ohmic contact layer 27 may be formed as a single layer or multiple layers.
  • the ohmic contact layer 27 may be formed of a transparent conductive oxide film or a metal film.
  • the transparent conductive oxide layer may include ITO or ZnO
  • the metal layer may include metals such as Al, Ti, Cr, Ni and Au, and alloys thereof.
  • the first contact pad 31 may be disposed on the exposed first conductivity-type semiconductor layer 21 in which the mesa M is not formed.
  • the first contact pad 31 may be in ohmic contact with the first conductivity-type semiconductor layer 21 .
  • the first contact pad 31 may be formed of an ohmic metal layer in ohmic contact with the first conductivity-type semiconductor layer 21 .
  • the ohmic metal layer of the first contact pad 31 may be appropriately selected according to a semiconductor material of the first conductivity type semiconductor layer 21 .
  • the second contact pad 33 may be disposed on the ohmic contact layer 27 .
  • the second contact pad 33 may be electrically connected to the ohmic contact layer 27 .
  • the insulating layer 29 may include at least one of the first conductivity type semiconductor layer 21 , the active layer 23 , the second conductivity type semiconductor layer 25 , the first contact pad 31 , and the second contact pad 33 . Some of it can be covered. In the exemplary embodiment of the present disclosure, the insulating layer 29 may be formed to cover substantially the entire surface of the second contact pad 33 , excluding a portion of the first contact pad 31 and a partial region of the second contact pad 33 . That is, the insulating layer 29 may have a first opening 29a and a second opening 29b exposing the first contact pad 31 and the second contact pad 33 .
  • the insulating layer 29 may be formed of a distributed Bragg reflector in which insulating layers having different refractive indices are stacked, and the distributed Bragg reflector is SiO 2 , TiO 2 , Nb 2 O 5 , Si 3 N 4 , SiON, Ta 2 At least two types of insulating layers selected from O 5 and the like may be formed by alternately stacking each other.
  • the distributed Bragg reflector may reflect light emitted from the active layer 23 , wherein the distributed Bragg reflector exhibits high reflectivity over a relatively wide wavelength range including a peak wavelength of light emitted from the active layer 23 . can form. In addition, if necessary, it may be designed in consideration of the incident angle of the light. Through this, the distributed Bragg reflector may reflect the light generated in the active layer 23 and emit it through the exposed first conductivity-type semiconductor layer 21 after the growth substrate is removed.
  • the light emitting device 10c emitting blue light may have higher internal quantum efficiency than the light emitting devices 10a and 10b emitting red light and green light. Accordingly, the light emitting device 10c emitting blue light may exhibit higher light extraction efficiency than the light emitting devices 10a and 10b emitting red light and green light. Accordingly, it may be difficult to properly maintain a color mixing ratio of red light, green light, and blue light.
  • the light emitting elements 10a, 10b, and 10c may be formed such that applied distributed Bragg reflectors have different reflectivities.
  • the light emitting device 10c emitting blue light may have a distributed Bragg reflector having a relatively low reflectance compared to the light emitting devices 10a and 10b emitting red light and green light.
  • distributed Bragg reflectors applied to the light emitting devices 10a, 10b, and 10c of the red light, green light, and blue light may have substantially similar thicknesses.
  • process conditions applied to each of the light emitting devices 10a, 10b, and 10c emitting red light, green light, and blue light may be similarly set.
  • the process of patterning the insulating layer 29 may be set similarly, and the distributed Bragg reflectors may have a similar number of stacks.
  • the present disclosure is not limited thereto.
  • the first electrode pad 41 and the second electrode pad 43 may be disposed on the insulating layer 29 .
  • the first electrode pad 41 may extend from an upper portion of the first contact pad 31 to an upper portion of the ohmic contact layer 27 with the insulating layer 29 interposed therebetween.
  • the second electrode pad 43 may be disposed in an upper region of the ohmic contact layer 27 .
  • the second electrode pad 43 may extend from an upper portion of the second contact pad 33 to an upper portion of the ohmic contact layer 27 with the insulating layer 29 interposed therebetween.
  • the first electrode pad 41 may be electrically connected to the first contact pad 31 through the first opening 29a of the insulating layer 29 , and may be directly connected to the first conductive type if necessary.
  • the semiconductor layer 21 may be in contact.
  • the first contact pad 31 may be omitted.
  • the second electrode pad 43 may be electrically connected to the second contact pad 33 through the second opening 29b of the insulating layer 29 , and the second electrode pad 43 may be directly The ohmic contact layer 27 may be contacted, and the second contact pad 33 may be omitted.
  • the light-emitting elements 10a, 10b, and 10c further include a layer having an additional function in addition to the described layer. can do.
  • various layers such as a reflective layer that reflects light, an additional insulating layer for insulating a specific component, and a solder prevention layer for preventing diffusion of solder may be included in the light emitting devices 10a, 10b, and 10c.
  • FIG. 3A is a schematic plan view illustrating a unit pixel according to an embodiment of the present disclosure
  • FIG. 3B is a schematic rear view illustrating a unit pixel according to an embodiment of the present disclosure
  • FIG. 3C is It is a schematic cross-sectional view taken along the cut-off line B-B' of FIG. 3A.
  • the unit pixel 100 may include a transparent substrate 121 , light emitting devices 10a , 10b , and 10c , and a light blocking layer 123 .
  • the unit pixel 100 may also include an adhesive layer 125, a step control layer 127, connection layers 129a, 129b, 129c, 129d, and an insulating material layer 131, and further, a surface layer ( 122) may be further included.
  • the unit pixel 100 may include at least three light emitting devices 10a, 10b, and 10c.
  • the plurality of light emitting devices 10a, 10b, and 10c may emit light of different colors.
  • the plurality of light emitting devices 10a, 10b, and 10c may emit red light, green light, and blue light, respectively.
  • the peak wavelength of the red light may be 600 nm to 670 nm.
  • a peak wavelength of the green light may be 500 nm to 590 nm.
  • the peak wavelength of the blue light may be 430 nm to 490 nm.
  • the light emitting elements 10a, 10b, and 10c are the same as those described with reference to FIGS. 2A and 2B, and thus detailed descriptions thereof will be omitted.
  • the light emitting elements 10a, 10b, and 10c are disposed on the transparent substrate 121 .
  • the transparent substrate 121 may be a light-transmitting substrate such as PET, a glass substrate, a quartz substrate, or a sapphire substrate.
  • the transparent substrate 121 may be disposed on the light emitting surface of the display device 10000 , and the light generated from the light emitting devices 10a , 10b , and 10c may be emitted to the outside through the transparent substrate 121 .
  • the transparent substrate 121 may have a light emitting surface and a light incident surface adjacent to the light emitting devices 10a, 10b, and 10c.
  • the light incident surface of the transparent substrate 121 facing the light emitting devices 10a, 10b, and 10c may be a flat surface, but is not limited thereto.
  • a concave-convex pattern 121p may be formed on a light incident surface facing the elements 10a, 10b, and 10c.
  • the transparent substrate 121 may include an anti-reflection coating on the light emitting surface, or may include an anti-glare layer.
  • the transparent substrate 121 may have a thickness of, for example, 30 ⁇ m to 300 ⁇ m.
  • the thickness of the transparent substrate is an example, and the present disclosure is not limited thereto.
  • the transparent substrate 121 does not include a circuit.
  • the present disclosure is not limited thereto, and the transparent substrate 121 may include a circuit.
  • the transparent substrate 121 may include light scattering lines 121s therein.
  • the light scattering lines 121s are described and illustrated in FIG. 3B . Additionally, or alternatively, the present disclosure includes light scattering pattern(s), light scattering line pattern(s), light scattering form(s), light scattering arrangement(s), light scattering configuration(s), etc. .
  • the light scattering lines 121s may include voids as shown in FIG. 3C .
  • the voids may be continuous or spaced apart from each other to form a light scattering line.
  • the light scattering lines 121s may be orthogonal to each other, and may surround the light emitting elements 10a, 10b, and 10c so as not to overlap the light emitting elements 10a, 10b, and 10c.
  • the light scattering lines 121s may be disposed to correspond to each of the light emitting devices 10a, 10b, and 10c, and may adjust a light directing pattern of the light emitting devices 10a, 10b, and 10c.
  • the light scattering lines 121s of the same shape may be disposed around each of the light emitting devices 10a, 10b, and 10c, but the present disclosure is not limited thereto, and the light emitting devices 10a , 10b, and 10c), different types of light scattering lines 121s may be disposed.
  • the light scattering lines 121s are for explanation as illustrated in FIG. 3B , and include various light scattering patterns. In FIG. 3B , it is illustrated as a dotted line and is illustrated in a straight line, but the present disclosure is not limited thereto.
  • the light scattering lines may have a non-linear shape or may be viewed as a three-dimensional shape or pattern.
  • each light scattering line 121s may extend from one side of the transparent substrate 121 to the other side opposite to it.
  • the present disclosure is not limited thereto, and the light scattering lines 121s may have a length smaller than the width of the transparent substrate 121 and may be disposed in a partial region of the transparent substrate 121 .
  • each light scattering line 121s is illustrated as a straight line in the present embodiment, the present invention is not limited thereto, and may be a curved line.
  • the modified region formed by the scribing line 121L may remain on the side surface of the transparent substrate 121 .
  • the scribing line 121L may be formed using a stealth laser, and the scribing line 121L may be disposed closer to the light emitting devices 10a, 10b, and 10c than the light scattering line 121s. .
  • the present disclosure is not limited thereto, and the scribing line 121L may be farther away from the light emitting devices 10a, 10b, and 10c than the light scattering line 121s.
  • one unit pixel 100 is illustrated and described as being formed on one transparent substrate 121 , but the present disclosure is not limited thereto.
  • a plurality of unit pixels 100 may be formed.
  • the surface layer 122 may be disposed between the transparent substrate 121 and the light blocking layer 123 .
  • the surface layer 122 may be formed to improve adhesion between the light blocking layer 123 and the transparent substrate 121 .
  • the surface layer 122 may be formed of, for example, a silicon oxide film (SiO 2 ).
  • the surface layer 122 may be omitted depending on the type of the transparent substrate 121 and the light blocking layer 123 .
  • the light blocking layer 123 is disposed between the transparent substrate 121 and the light emitting devices 10a, 10b, and 10c.
  • the light blocking layer 123 may include an inorganic material or an organic material, and may be formed in a black color by adding a dye such as carbon, for example, including a material absorbing light such as a black matrix. can do.
  • the light absorbing material may prevent the light generated by the plurality of light emitting elements 10a, 10b, and 10c from being emitted to an undesired region, thereby improving the contrast of the display apparatus 10000 .
  • the light blocking layer 123 may have a plurality of windows 123a on a light propagation path so that the light generated by the light emitting devices 10a, 10b, and 10c is incident on the transparent substrate 121 .
  • the windows 123a may be defined as regions in which a portion of the light blocking layer 123 is opened.
  • the windows 123a may at least partially overlap the light emitting devices 10a, 10b, and 10c in a vertical direction.
  • the width of the window 123a may be wider than the width of the corresponding light emitting devices 10a, 10b, and 10c, but the present disclosure is not limited thereto.
  • the width of the windows 123a may be smaller than or equal to the width of the corresponding light emitting devices 10a, 10b, and 10c.
  • the windows 123a When the windows 123a vertically overlap the light emitting devices 10a, 10b, and 10c, the windows 123a define the positions of the light emitting devices 10a, 10b, and 10c as shown in FIG. 3B . can do.
  • a plurality of windows 123a may be formed to correspond to the light emitting devices 10a, 10b, and 10c. Since the positions of the light emitting elements 10a, 10b, and 10c are defined by the windows 123a, separate alignment markers for aligning the light emitting elements 10a, 10b, and 10c may be omitted. However, the present disclosure is not limited thereto, and an alignment marker may be provided to align the light emitting devices 10a , 10b , and 10c on the transparent substrate 121 .
  • the alignment marker may be formed of, for example, the transparent substrate 121 , the light blocking layer 123 , or the adhesive layer 125 , or a separate layer for generating the alignment marker is the transparent substrate 121 , the light blocking layer It may be formed on the layer 123 or the adhesive layer 125 .
  • the plurality of windows 123a are formed to correspond to the light emitting elements 10a, 10b, and 10c, but the present disclosure is not limited thereto.
  • a single window 123a may be provided on the light blocking layer 123 , and a plurality of light emitting devices 10a , 10b , and 10c may be disposed to vertically overlap the single window 123a . have.
  • the light blocking layer 123 may have a thickness of, for example, about 0.5um to about 2um, and further may have a thickness of about 0.5um to about 1.5um, and further, about 0.5um to about 0.5um. It may have a thickness of 1 ⁇ m. When the thickness of the light-blocking layer 123 is as thin as 0.5um or less, it is difficult to achieve the purpose of blocking light. This may lead to an increase in production costs.
  • the light scattering lines 121s may be disposed to correspond to the windows 123a.
  • the light scattering lines 121s may pass around the windows 123a, and each window 123a may be surrounded by a plurality of light scattering lines 121s.
  • the adhesive layer 125 may be used to attach the light emitting devices 10a , 10b , and 10c to the transparent substrate 121 .
  • the adhesive layer 125 is disposed on the transparent substrate 121 and may cover at least a portion of the light blocking layer 123 .
  • the adhesive layer 125 may be formed on the entire surface of the transparent substrate 121 , but is not limited thereto, and may be formed in a partial region to expose a region near the edge of the transparent substrate 121 .
  • the adhesive layer 125 may fill the windows 123a formed by the light blocking layer 123 .
  • the adhesive layer 125 may be formed of a light-transmitting material, and may transmit light emitted from the light-emitting devices 10a, 10b, and 10c.
  • the adhesive layer 125 may be formed using an organic adhesive, for example, the adhesive layer 125 may be formed using a transparent epoxy, PDMS, or the like.
  • the adhesive layer 125 may include a diffusion material such as SiO 2 , TiO 2 , or ZnO.
  • the light emitting devices 10a, 10b, and 10c may be prevented from being observed through the transparent substrate 110 .
  • the light emitting elements 10a, 10b, and 10c are attached to the transparent substrate 121 by the adhesive layer 125, but the present invention is not limited thereto, and other bonding members are used instead of the adhesive layer 125.
  • the light emitting devices 10a, 10b, and 10c may be coupled to the transparent substrate 121 .
  • the light emitting devices 10a, 10b, and 10c may be coupled to the transparent substrate 121 using a spacer.
  • the spacer may be coated with an organic resin and may have a predetermined shape, typically a pillar or columnar shape. Accordingly, a gas or liquid may be filled in a region between the light emitting devices 10a , 10b , and 10c and the transparent substrate 121 .
  • An optical layer that transmits the light emitted from the light emitting devices 10a, 10b, and 10c may be formed by these gases or liquids.
  • the step control layer 127 may cover at least a portion of the light emitting devices 10a, 10b, and 10c as shown in FIG. 3C .
  • the step control layer 127 has first and second openings 127a and 127b exposing the first and second electrode pads 41 and 43 of the light emitting devices 10a, 10b, and 10c.
  • the step control layer 127 controls the height of the surface on which the connection layers 129a, 129b, 129c, and 129d are formed so that the connection layers 129a, 129b, 129c, and 129d can be safely formed.
  • the step control layer 127 may be formed of, for example, photosensitive polyimide.
  • the first, second, third, and fourth connection layers 129a, 129b, 129c, and 129d are electrically connected to the plurality of light emitting devices 10a, 10b, and 10c as shown in FIG. 3A .
  • the first, second, and third connection layers 129a, 129b, and 129c may be electrically connected to the second conductivity-type semiconductor layers 25 of the light emitting devices 10a, 10b, and 10c, respectively.
  • the fourth connection layer 129d may be electrically connected to the first conductivity type semiconductor layer 21 of the plurality of light emitting devices 10a, 10b, and 10c in common.
  • the first, second, and third connection layers 129a, 129b, and 129c are formed of the plurality of light emitting devices 10a, 10b, and 10c through the second opening 127b of the step control layer 127 . It may be connected to the second electrode pad 43 .
  • the fourth connection layer 129d is formed through the first opening 127a of the step control layer 127 through the first electrode of the plurality of light emitting devices 10a, 10b, and 10c. It can be connected to the pad 41 .
  • the first, second, third, and fourth connection layers 129a, 129b, 129c, and 129d may be formed together on the step control layer 127, and may include, for example, Au.
  • the present embodiment describes that the first conductivity-type semiconductor layers 21 of the light emitting devices 10a, 10b, and 10c are electrically connected in common, the present disclosure is not limited thereto.
  • the second conductivity-type semiconductor layers 25 of the light emitting devices 10a, 10b, and 10c may be electrically connected in common, and the first conductivity-type semiconductor layers 21 may be electrically spaced apart from each other.
  • the insulating material layer 131 may at least partially cover the step difference control layer 127 .
  • the insulating material layer 131 may be formed to have a thickness smaller than that of the step difference control layer 127 .
  • the sum of the thicknesses of the insulating material layer 131 and the step difference control layer 127 may be, for example, about 1 ⁇ m to about 50 ⁇ m, but is not limited thereto.
  • the insulating material layer 131 may cover a side surface of the step control layer 127 and at least a portion of the connection layers 129a, 129b, 129c, and 129d.
  • the insulating material layer 131 has openings 131a, 131b, 131c, and 131d exposing the connection layers 129a, 129b, 129c, and 129d as shown in FIG. 3A .
  • the openings 131a, 131b, 131c, and 131d may be partially formed on the connection layers 129a, 129b, 129c, and 129d, but are not limited thereto. As shown in FIG.
  • the openings 131a , 131b , 131c , and 131d may have a shape open to the outside in regions adjacent to each corner of the transparent substrate 121 . That is, the insulating material layer 131 may be formed to expose the side surfaces of the step control layer 127 and the connection layers 129a , 129b , 129c and 129d near the corners of the transparent substrate 121 . As shown in FIG. 3A , the insulating material layer 131 partially covers two side surfaces of each of the connection layers 129a , 129b , 129c and 129d disposed near the edge of the transparent substrate 121 , and the remaining two All sides can be covered.
  • the insulating material layer 131 may at least partially cover the exposed adhesive layer 125 .
  • Pad regions of the unit pixel 100 may be defined by openings 131a, 131b, 131c, and 131d of the insulating material layer 131 exposing the connection layers 129a, 129b, 129c, and 129d. .
  • the insulating material layer 131 may be a translucent material, may be formed of an organic or inorganic material, for example, may be formed of various materials such as epoxy, polyimide, SiO 2 , SiNx.
  • the connection layers 129a, 129b, 129c, and 129d, except for pad regions have a lower surface, a side surface, and at least Some upper surfaces may all be surrounded by polyimide.
  • the insulating material layer 131 may prevent a defect from occurring in the unit pixel 100 while the unit pixel 100 is being transferred.
  • the unit pixel 100 may be mounted on a circuit board using a bonding material such as solder, and the bonding material is exposed to the openings 131a, 131b, 131c, and 131d of the insulating material layer 131 .
  • the connection layers 129a, 129b, 129c, and 129d may be bonded to pads on the circuit board.
  • FIG. 4 is a schematic cross-sectional view illustrating a display device on which the unit pixel 100 is mounted.
  • unit pixels 100 are mounted on the panel substrate 1000 using the bonding material 150 .
  • the panel substrate 1000 may be replaced with a circuit board.
  • connection layers 129a, 129b, 129c, and 129d exposed through the openings 131a, 131b, 131c, and 131d of the insulating material layer 131 are connected to the panel substrate 1000 through the bonding material 150 .
  • ) may be bonded to the pads 130 on the .
  • the present disclosure is not limited thereto, and eutectic bonding, epoxy bonding, etc. may be used.
  • the bonding material 150 may be, for example, solder, and after disposing a solder paste on the pad 130 using a technique such as screen printing, the unit pixel 100 and the circuit through a reflow process.
  • the substrate can be bonded.
  • the panel substrate 1000 may be formed of a material such as PI (Polyimide), FR4 (FR-4 glass epoxy), or glass, and may be passive matrix driven or active matrix driven. It may include a circuit for In an embodiment of the present disclosure, the panel substrate 1000 may include a wiring and a resistor therein, and in another embodiment, the panel substrate 1000 may include a wiring, a transistor, and capacitors. . In addition, the panel substrate 1000 may have pads electrically connected to the disposed circuits on its upper surface. The pads may be arranged to correspond to the connection layers 129a, 129b, 129c, and 129d in the unit pixels 100 to be mounted on the pad. In addition, a molding part may be formed on the panel substrate 1000 on which the plurality of unit pixels 100 are mounted to improve the contrast ratio.
  • PI Polyimide
  • FR4 FR-4 glass epoxy
  • the panel substrate 1000 may have pads electrically connected to the disposed circuits on its upper surface. The pads may be arranged to correspond to the connection layers 129a,
  • FIG. 5 is a schematic rear view for explaining a unit pixel according to another embodiment of the present disclosure.
  • the unit pixel according to the present embodiment is substantially similar to the unit pixel 100 described with reference to FIGS. 3A, 3B, and 3C, but the light scattering lines 121s are formed by the light emitting devices 10a. , 10b, 10c) is different in that it is arranged to overlap.
  • the light scattering lines 121s may include a light scattering line crossing the plurality of light emitting devices 10a, 10b, and 10c and light scattering lines crossing each of the light emitting devices 10a, 10b, and 10c. 5 , these light scattering lines 121s may be orthogonal to each other.
  • two light scattering lines 121s are disposed to be orthogonal to each other on each of the light emitting devices 10a, 10b, and 10c, but the present disclosure is not limited thereto.
  • a larger number of light scattering lines 121s may be disposed to overlap each of the light emitting devices 10a, 10b, and 10c.
  • the two light scattering lines 121s on each of the light emitting devices 10a, 10b, and 10c may intersect rather than orthogonally.
  • FIG. 6 is a schematic cross-sectional view illustrating a unit pixel according to another embodiment.
  • the unit pixel according to the present embodiment is substantially similar to the unit pixel 100 described with reference to FIGS. 3A, 3B, and 3C , but the light scattering lines 121s are also perpendicular to each other. There is a difference in the arrangement to overlap. That is, the light scattering lines 121s including voids may overlap in the thickness direction of the transparent substrate 121 , thereby making the light directing pattern of the light emitting elements 10a, 10b, and 10c more uniform. have.
  • the transparent substrate 121 may include modified regions formed on side surfaces of the transparent substrate 121 by scribing lines 121L formed using a stealth laser. In FIG.
  • the modified region formed by the scribing line 121L is projected and illustrated in a cross-sectional view.
  • the scribing line 121L may be disposed closer to the light emitting devices 10a, 10b, and 10c than the light scattering lines 121s, but the present disclosure is not limited thereto.
  • FIG. 7 is a schematic cross-sectional view illustrating a unit pixel according to another exemplary embodiment.
  • the unit pixel according to the present exemplary embodiment is substantially similar to the unit pixel described with reference to FIG. 6 , except that the light scattering lines 121s are double arranged.
  • the transparent substrate 121 may include modified regions formed on side surfaces of the transparent substrate 121 by scribing lines 121L formed using a stealth laser.
  • an example of the modified region formed by the scribing line 121L is projected along with a cross-sectional view.
  • the scribing line 121L may be disposed farther apart from the light emitting devices 10a, 10b, and 10c than the light scattering lines 121s, but the present disclosure is not limited thereto.
  • FIG. 8 is a schematic diagram for explaining a method of manufacturing a unit pixel according to an embodiment of the present disclosure.
  • a unit pixel is manufactured by cutting a transparent substrate 121 having a plurality of pixel regions into individual pixel regions. Before cutting the transparent substrate 121, a light blocking layer 123 and an adhesive layer 125 as described with reference to FIGS. 3A, 3B, and 3C are formed in each pixel area, and the adhesive layer 125 is applied thereto.
  • the light emitting devices 10a, 10b, and 10c are mounted on the transparent substrate 121 using 129d), and an insulating material layer 131 are formed.
  • scribing lines 121L are formed inside the transparent substrate 121 using a stealth laser. Thereafter, the unit pixels are separated from each other by cracking the transparent substrate 121 along the scribing lines 121L. Regions formed by the scribing lines 121L may remain on the side of the transparent substrate 121 of the separated unit pixel.
  • the light scattering lines 121s may be formed inside the transparent substrate 121 before cracking the transparent substrate 121 .
  • the light scattering lines 121s may be formed using a stealth laser used to form the scribing line 121L.
  • the light scattering lines 121s may be formed using, for example, a stealth laser having a wavelength of about 1000 to 1200 nm, and lower or deeper than the position where the scribing line 121L is formed in the transparent substrate 121 . can be formed (see FIG. 6 ). Meanwhile, end portions of the light scattering lines 121s may be observed together with the modified region remaining by the scribing line 121L.
  • the scribing line 121L is formed on the side surface of the transparent substrate 121 cracked by the scribing line 121L (see FIG. 3C ).
  • the scribing lines 121L and the light scattering lines 121s may be formed while moving the stage on which the transparent substrate 121 is placed, and thus may be formed in a linear shape. Since the voids formed in the light scattering lines 121s are formed while moving the stage, they may be formed in a direction inclined with respect to the vertical direction of the transparent substrate 121 and may have an elongated shape.
  • the light scattering lines 121s may be formed of continuous or discontinuous voids, and the voids of the light scattering lines 121s generally have a vertical length smaller than the vertical length of the voids formed in the scribing line 121L. can have In addition, the moving speed of the stage when forming the light scattering lines 121s may be faster than the moving speed of the stage when forming the scribing lines 121L, so that the light scattering lines 121s The spacing between the voids of . may be greater than the spacing between the voids of the scribing lines 121L.
  • the shape of the reformed region and the voids remaining in the light scattering lines 121s and the scribing lines 121L may be different due to different laser irradiation conditions as well as the speed of the stage.
  • the light scattering lines 121s are formed in a linear shape, the present disclosure is not limited thereto, and the light scattering lines 121s may be formed in a curved shape.
  • the light scattering lines 121s may be formed first, and then the scribing lines 121L may be formed. Alternatively, the scribing lines 121L may be formed first, and then the light scattering lines 121s may be formed. Alternatively, the scribing lines 121L and the light scattering lines 121s may be alternately formed.
  • FIG. 9 is a schematic cross-sectional view for explaining a display device 20000 according to another embodiment of the present disclosure.
  • the display device 10000 described above includes a unit pixel 100 on which a plurality of light emitting elements 10a, 10b, and 10c are mounted. ), and a plurality of sub-pixels are grouped to constitute a unit pixel.
  • the circuit board 2000 is the same as the circuit board 1000 described with reference to FIG. 1 , and a detailed description thereof will be omitted.
  • the sub-pixels include light-emitting elements 10a, 10b, and 10c and transparent substrates 221a, 221b, and 221c.
  • the transparent substrates 221a, 221b, and 221c may be disposed on the light emitting devices 10a, 10b, and 10c, respectively.
  • the transparent substrates 221a, 221b, and 221c may be growth substrates for growing the light emitting devices 10a, 10b, and 10c, respectively, but are not limited thereto.
  • Light scattering lines 221s may be formed in the transparent substrates 221a, 221b, and 221c.
  • the light scattering lines 221s may be formed in the transparent substrates 221a, 221b, and 221c in various shapes.
  • FIG. 10A and 10B are graphs illustrating light directing patterns of light emitting devices in a unit pixel according to the related art.
  • FIG. 10A is a scan in the x direction of FIG. 3B
  • FIG. 10B is a scan in the y direction of FIG. 3B .
  • the light directing patterns R, G, and B of the light emitting devices in both the x-direction and the y-direction are significantly different from each other. It is described in detail below with respect to FIG. 12B .
  • 11A and 11B are graphs illustrating light directing patterns of light emitting devices in a unit pixel according to an embodiment of the present disclosure.
  • the unit pixel according to the present embodiment is the same as the unit pixel according to the prior art, except that the light scattering lines 121s as described with reference to FIG. 3B are formed in the transparent substrate 121 .
  • 11A is a scan in the x-direction of FIG. 3B
  • FIG. 11B is a scan in the y-direction of FIG. 3B.
  • FIG. 12A and 12B are graphs illustrating light directing patterns of light emitting devices in a unit pixel according to another exemplary embodiment of the present disclosure.
  • the unit pixel according to the present embodiment is the same as the unit pixel according to the prior art, except that the light scattering lines 121s as described with reference to FIG. 5 are formed in the transparent substrate 121 .
  • FIGS. 13A to 13F are schematic plan views for explaining various embodiments of the present disclosure.
  • the light scattering lines may be disposed in various positions and in various shapes around the light emitting devices 10a, 10b, and 10c.
  • the light scattering lines are rectangular in shape to define the same area as the light emitting elements 10a, 10b, and 10c along the edges of the light emitting elements 10a, 10b, and 10c. may be placed.
  • the light scattering lines may be arranged in a rectangular shape to define an area smaller than that of the light emitting elements 10a, 10b, and 10c.
  • the light scattering lines may be arranged to define a larger area than the light emitting elements 10a, 10b, and 10c.
  • the light scattering lines may be arranged to cross each light emitting element 10a, 10b, 10c in a vertical direction, as shown in FIG. 13C , or in a diagonal direction as shown in FIG. 13D . It may be arranged to cross the 13E illustrates light scattering lines arranged to define a larger area than the light emitting elements. Furthermore, the rectangles defined by the light scattering lines may be arranged to be in contact with each other as shown in FIG. 13E . Furthermore, as shown in FIG. 13F , light scattering lines arranged in a rectangular shape and light scattering lines crossing in a diagonal direction may be disposed to overlap each other.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

유닛 픽셀 및 유닛 픽셀을 포함하는 디스플레이 장치가 제공된다. 상기 유닛 픽셀은, 투명 기판; 및 상기 투명 기판 상에 배열된 복수의 발광 소자를 포함한다. 상기 투명 기판은 내부에 상기 복수의 발광 소자들 각각에 대응하도록 배치된 적어도 하나의 광 산란 라인을 포함한다.

Description

유닛 픽셀 및 그것을 포함하는 디스플레이 장치
본 개시는 유닛 픽셀 및 그것을 갖는 디스플레이 장치에 관한 것으로, 특히, 발광 소자를 포함하는 유닛 픽셀 및 그것을 갖는 디스플레이 장치에 관한 것이다.
발광 소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있고, 이러한 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이 장치를 마이크로 LED 디스플레이로 지칭되기도 한다.
이러한 디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현하며, 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함한다. 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현될 수 있다.
마이크로 LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로 LED가 평면상에 배열되고, 하나의 기판 상에 수많은 개수의 마이크로 LED가 실장된다. 그런데 마이크로 LED는 200㎛ 이하 나아가 100㎛ 이하로 매우 작으며, 이러한 작은 크기로 인해 특정 제한이 존재한다. 예를 들어, 작은 크기를 갖는 마이크로 LED들을 핸들링하기 때문에 디스플레이 패널 상에 발광 다이오드들을 직접 실장하는 것이 어렵다. 나아가, 서브 픽셀들에서 방출되는 광의 지향각이 서로 달라 광 혼합이 균일하게 되지 않을 수 있고, 따라서 사용자가 보는 각도에 따라 색상이 다를 수 있다.
본 개시가 해결하고자 하는 과제는, 발광 소자들의 광 패턴을 제어하여 지향각에 따른 색상 차이를 완화할 수 있는 유닛 픽셀 및 그것을 갖는 디스플레이 장치를 제공하는 것이다. 예시적인 실시예들에 있어서, 지향각에 따른 마이크로 LED 광 패턴은 그 크기가 작아져도 악화되지 않는다. 따라서, 더 작은 크기의 마이크로 LED를 사용하여 디스플레이 장치를 구현하도록, 상기 예시적인 실시예들은 마이크로 LED의 지향각에 따른 광 패턴을 개선하는 기술을 제공한다.
본 개시의 일 실시예에 따른 유닛 픽셀은, 투명 기판; 및 상기 투명 기판 상에 배열된 복수의 발광 소자를 포함하고, 상기 투명 기판은 내부에 상기 복수의 발광 소자들 각각에 대응하도록 배치된 적어도 하나의 광 산란 라인을 포함한다.
상기 적어도 하나의 광 산란 라인은 연속적이거나 서로 이격된 보이드들을 포함할 수 있다.
상기 광 산란 라인은 상기 투명 기판의 일측면에서 그것에 대향하는 타측면까지 연장할 수 있다.
상기 적어도 하나의 광 산란 라인은 서로 직교하는 복수의 광 산란 라인들을 포함할 수 있다.
상기 복수의 광 산란 라인들은 상기 발광 소자들의 상부 영역을 둘러싸도록 배치될 수 있다.
상기 복수의 광 산란 라인들은 상기 발광 소자들 중 적어도 하나와 부분적으로 중첩할 수 있다.
상기 복수의 광 산란 라인들은 상기 발광 소자들의 상부 영역을 가로지르는 라인과 상기 발광 소자들 각각의 상부 영역을 가로지르는 라인들을 포함할 수 있다.
상기 투명 기판과 상기 발광 소자들 사이에 배치된 광차단층을 더 포함할 수 있다. 상기 광 차단층은 상기 발광 소자들에서 생성된 광을 통과시키도록 구성된 적어도 하나의 창을 가질 수 있으며, 상기 적어도 하나의 광 산란 라인은 상기 창에 대응하도록 배치될 수 있다.
상기 광 차단층은 상기 발광 소자들에 각각 대응하는 복수의 창을 가질 수 있고, 상기 적어도 하나의 광 산란 라인은 상기 복수의 창을 둘러싸도록 배치된 복수의 광 산란 라인들을 포함할 수 있다.
상기 적어도 하나의 광 산란 라인은 상기 적어도 하나의 창의 상부 영역을 가로지를 수 있다.
상기 적어도 하나의 광 산란 라인은 높이가 평균 10um 이하일 수 있다.
일 실시예에 따르면, 유닛 픽셀을 구성하는 서브 픽셀이 제공된다. 상기 서브 픽셀은 투명 기판; 및 상기 투명 기판 상에 배치된 발광 소자를 포함하고, 상기 투명 기판은 적어도 하나의 광 산란 라인을 포함한다.
상기 적어도 하나의 광 산란 라인은 연속적인 보이드 또는 서로 이격된 보이드들을 포함할 수 있다.
상기 광 산란 라인은 상기 투명 기판의 일측면에서 그것에 대향하는 타측면까지 연장할 수 있다.
일 실시예에 따른 디스플레이 장치는, 회로 기판; 및 상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함한다. 상기 복수의 유닛 픽셀 각각은 복수의 발광 소자; 및 상기 복수의 발광 소자를 덮는 투명 기판을 포함하고, 상기 투명 기판은 내부에 상기 복수의 발광 소자들 각각에 대응하도록 배치된 적어도 하나의 광 산란 라인을 포함한다.
상기 적어도 하나의 광 산란 라인은 연속적인 보이드 또는 서로 이격된 보이드들을 포함할 수 있다.
상기 광 산란 라인은 상기 투명 기판의 일측면에서 그것에 대향하는 타측면까지 연장할 수 있다.
상기 유닛 픽셀은 상기 투명 기판과 상기 발광 소자들 사이에 배치된 광차단층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자들에서 생성된 광을 통과시키도록 구성된 적어도 하나의 창을 가질 수 있고, 상기 적어도 하나의 광 산란 라인은 상기 창에 대응하도록 배치될 수 있다.
상기 투명 기판은 서로 이격되어 상기 발광 소자들 상에 각각 배치된 복수의 영역들을 포함할 수 있으며, 상기 광 산란 라인은 상기 투명기판의 각 영역에 배치될 수 있다.
상기 회로 기판은 패드들을 갖고, 상기 유닛 픽셀들은 각각 본딩재를 통해 상기 패드들에 본딩될 수 있다.
본 개시의 일 실시예에 따른 유닛 픽셀은, 광 입사면 및 광 출사면을 포함하는 투명 기판; 상기 투명 기판 상에 배열되고 서로 다른 색상의 광을 방출하는 복수의 발광 소자; 및 상기 투명 기판 내에 상기 복수의 발광 소자들의 하나 이상에 대응하여 미리 정해진 패턴으로 배치된 적어도 하나의 광 산란 라인을 포함하고, 상기 복수의 발광 소자들로부터 생성된 광은 상기 투명 기판의 광 입사면을 통해 상기 투명 기판으로 입사하고 상기 광 출사면을 통해 상기 투명 기판으로부터 출사한다.
상기 적어도 하나의 광 산란 라인은 연속적인 보이드 또는 서로 이격된 보이드들을 포함할 수 있다.
상기 적어도 하나의 광 산란 라인은 상기 투명 기판의 일측면에서 그것에 대향하는 타측면까지 연장할 수 있다.
상기 적어도 하나의 광 산란 라인은 서로 직교하도록 위치하는 복수의 광 산란 라인들을 포함할 수 있다.
상기 복수의 광 산란 라인들은 상기 발광 소자들을 둘러싸도록 배치될 수 있다.
상기 유닛 픽셀은, 상기 복수의 발광 소자들에 대응하며 상기 복수의 발광 소자들 중 하나 이상을 노출하는 복수의 창을 더 포함할 수 있고, 상기 복수의 광 산란 라인들은 상기 복수의 창들 중 하나 이상의 창을 가로질러 연장함으로써 상기 발광 소자들 중 적어도 하나와 중첩할 수 있다.
상기 복수의 광 산란 라인들은 상기 전체 발광 소자들을 가로지르는 제1 라인과 상기 발광 소자들 각각을 가로지르는 복수의 제2 라인들을 포함할 수 있다.
상기 유닛 픽셀은, 상기 투명 기판과 동일면 상에 배치된 상기 복수의 발광 소자들 사이에 배치된 광차단층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자들에서 생성된 광을 통과시키도록 구성된 적어도 하나의 창을 갖고, 상기 적어도 하나의 광 산란 라인은 상기 창에 대응하도록 배치될 수 있다.
상기 광 차단층은 상기 발광 소자들에 각각 대응하는 복수의 창을 가질 수 있으며, 상기 적어도 하나의 광 산란 라인은 상기 복수의 창 주위에 또는 복수의 창을 가로질러 배치된 복수의 광 산란 라인들을 포함할 수 있다.
상기 적어도 하나의 광 산란 라인은 상기 적어도 하나의 창 상부를 가로지를 수 있다.
상기 적어도 하나의 광 산란 라인은 높이가 평균 10um 이하일 수 있다.
본 개시의 일 실시예에 따른 유닛 픽셀은, 제1 서브 픽셀 및 제2 서브 픽셀을 포함하는 복수의 서브 픽셀을 포함하되, 상기 제1 서브 픽셀은, 제1 투명 기판; 및 상기 제1 투명 기판 상에 배치되고 선택된 색상의 광을 방출하는 제1 발광 소자를 포함하고, 상기 제2 서브 픽셀은, 제2 투명 기판; 및 상기 제2 투명 기판 상에 배치되고 상기 제1 발광 소자와 다른 색상의 광을 방출하는 제2 발광 소자를 포함하고, 적어도 하나의 광 산란 라인이 제1 투명 기판, 제2 투명 기판, 또는 제1 및 제2 투명 기판 모두에 배치되되, 적어도 하나의 미리 정해진 패턴으로 상기 제1 발광 소자, 제2 발광 소자, 또는 상기 제1 및 제2 발광 소자 주위에 또는 상기 제1 발광 소자, 제2 발광 소자, 또는 상기 제1 및 제2 발광 소자를 가로질러 위치한다.
일 실시예에 있어서, 상기 제1 투명 기판 및 상기 제2 투명 기판은 광 입사면 및 광 출사면을 포함하는 공통의 투명 기판을 형성할 수 있으며, 상기 적어도 하나의 광 산란 라인은 상기 공통의 투명 기판 내에 배열된 연속적인 보이드 또는 서로 이격된 보이드들을 포함하며, 상기 광 산란 라인은 상기 투명 기판의 일 측면에서 그에 대향하는 타 측면까지 연장한다.
상기 제1 투명 기판은 상기 제1 발광 소자 상에 정렬되고, 상기 제2 투명 기판은 상기 제2 발광 소자 상에 정렬되며, 상기 적어도 하나의 광 산란 라인은 상기 제1 투명 기판 및 제2 투명 기판 내에 정렬되고 서로 이격된 보이드들을 포함하며, 상기 제1 투명 기판, 제2 투명 기판, 또는 상기 제1 및 제2 투명 기판 모두는 상기 제1 발광 소자, 상기 제2 발광 소자, 또는 상기 제1 및 제2 발광 소자 모두를 성장하기 위한 성장 기판을 포함한다.
일 실시예에 따른 디스플레이 장치는, 회로 기판; 및 상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함하고, 상기 복수의 유닛 픽셀 각각은, 서로 다른 색상의 광을 방출하는 복수의 발광 소자; 상기 복수의 발광 소자를 덮고 광 입사면 및 광 출사면을 포함하는 투명 기판; 및 상기 투명 기판 내에 상기 상기 복수의 발광 소자들 중 하나 이상에 대응하여 미리 정해진 패턴으로 배치된 적어도 하나의 광 산란 라인을 포함하고, 상기 복수의 발광 소자에서 생성된 광은 상기 광 입사면을 통해 상기 투명 기판으로 입사하고 상기 광 출사면을 통해 상기 투명 기판으로부터 출사한다.
상기 적어도 하나의 광 산란 라인은 연속적인 보이드 또는 서로 이격된 보이드들을 포함할 수 있다.
상기 적어도 하나의 광 산란 라인은 상기 투명 기판의 일측면에서 그것에 대향하는 타측면까지 연장할 수 있다.
상기 복수의 발광 소자들은 서로 이격되어 상기 투명 기판 상에 정렬되고, 각각의 유닛 픽셀은 상기 투명 기판과 상기 각 발광 소자 사이에 배치된 광차단층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자들에서 생성된 광을 상기 투명 기판의 광 입사면으로 통과시키도록 구성된 적어도 하나의 창을 가질 수 있고, 상기 적어도 하나의 광 산란 라인은 상기 창에 대응하도록 배치될 수 있다.
상기 투명 기판은 서로 이격되고 서로 분리된 복수의 불연속 영역들을 포함할 수 있으며, 상기 복수의 불연속 영역들은 상기 발광 소자들에 대응하며, 상기 대응하는 발광 소자들 상에 각각 배치되고, 상기 적어도 하나의 광 산란 라인은 상기 투명기판의 각 영역에 배치될 수 있다.
상기 회로 기판은 복수의 패드들을 포함할 수 있고, 상기 유닛 픽셀들은 각각 본딩재를 통해 상기 복수의 패드들에 본딩될 수 있다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 2a는 본 개시의 일 실시예에 따른 발광소자를 설명하기 위한 개략적인 평면도이다.
도 2b는 도 2a의 절취선 A-A'을 따라 취해진 개략적인 단면도이다.
도 3a는 본 개시의 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 3b는 본 개시의 일 실시예에 따른 유닛 픽셀의 광 산란 라인들을 설명하기 위한 개략적인 배면도이다.
도 3c는 도 3a의 절취선 B-B'을 따라 취해진 개략적인 단면도이다.
도 4는 본 개시의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 단면도이다.
도 5는 본 개시의 또 다른 실시예에 따른 유닛 픽셀의 광 산란 라인들을 설명하기 위한 개략적인 배면도이다.
도 6은 본 개시의 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 단면도이다.
도 7은 본 개시의 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 단면도이다.
도 8은 본 개시의 일 실시예에 따른 유닛 픽셀 제조 방법을 설명하기 위한 개략적인 도면이다.
도 9는 본 개시의 또 다른 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 단면도이다.
도 10a 및 도 10b는 종래 기술에 따른 유닛 픽셀 내 발광 소자들의 광 지향 패턴을 보여주는 그래프들로, 도 10a는 도 3b에 도시한 바와 같은 x 방향으로 스캔한 그래프를 예시하며, 도 10b는 도 3b에 도시한 바와 같은 y 방향으로 스캔한 그래프를 예시한다.
도 11a 및 도 11b는 본 개시의 일 실시예에 따른 유닛 픽셀 내 발광 소자들의 광 지향 패턴을 보여주는 그래프들로, 도 11a는 도 3b에 도시한 바와 같은 x 방향으로 스캔한 그래프를 예시하며, 도 11b는 도 3b에 도시한 바와 같은 y 방향으로 스캔한 그래프를 예시한다.
도 12a 및 도 12b는 본 개시의 또 다른 실시예에 따른 유닛 픽셀 내 발광 소자들의 광 지향 패턴을 보여주는 그래프들로, 도 12a는 도 3b에 도시한 바와 같은 x 방향으로 스캔한 그래프를 예시하며, 도 12b는 도 3b에 도시한 바와 같은 y 방향으로 스캔한 그래프를 예시한다.
도 13a 내지 도 13f는 본 개시의 다양한 실시예들에 따른 광 산란 라인들 또는 패턴들을 예시하는 개략적인 평면도들을 나타내며, 도 13a는 발광 소자들과 동일한 면적을 정의하도록 직사각형 형상으로 배치된 광 산란 라인들을 예시하고, 도 13b는 발과 소자들보다 작은 면적을 정의하도록 직사각형 형상으로 배치된 광 산란 라인들을 예시하며, 도 13c는 수직 방향으로 발광 소자들 각각을 가로지르도록 배치된 광 산란 라인들을 예시하며, 도 13d는 각 발광 소자를 대각 방향으로 가로지르도록 배치된 광 산란 라인들을 예시하고, 도 13e는 발광 소자들보다 더 큰 면적을 정의하도록 배치된 광 산란 라인들을 예시하고, 도 13f는 직사각형 형상으로 배치된 광 산란 라인들과 대각 방향으로 발광 소자들을 가로지르는 광 산란 라인들이 서로 중첩하여 배치된 것을 예시한다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분에 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 개시 사항의 일 실시예에 따른 디스플레이 장치(10000)를 설명하기 위한 평면도이다.
도 1을 참조하면, 디스플레이 장치(10000)는 패널 기판(1000) 및 복수의 유닛 픽셀(100)을 포함할 수 있다.
상기 디스플레이 장치(10000)는 특별히 한정되는 것은 아니나, 마이크로 LED TV, 스마트 워치, VR 헤드셋과 같은 VR 디스플레이 장치 또는 증강 현실 안경과 같은 AR 디스플레이 장치를 포함할 수 있다.
상기 패널 기판(1000)은 PI(Polyimide), FR4(FR-4 glass epoxy), 유리(glass) 등의 재질로 형성될 수 있으며, 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에 있어서, 상기 패널 기판(1000)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시예에 있어서, 상기 패널 기판(1000)은 배선, 트랜지스터 및 캐패시터들을 포함할 수 있다. 또한, 상기 패널 기판(1000)은 내부 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
상기 복수의 유닛 픽셀(100)들은 상기 패널 기판(1000) 상에 배열될 수 있다. 상기 복수의 유닛 픽셀(100)은 도 1에 도시한 바와 같이 6x6으로 배열될 수 있으나, 이에 한정되는 것은 아니며, 2x2, 3x3, 5x5 등 다양한 행렬(nxm, n=1,2,3,4....,; m=1,2,3,4....)로 배열될 수 있다.
각 유닛 픽셀(100)은 복수의 발광 소자들(10a, 10b, 10c)을 포함한다. 발광소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출할 수 있다. 각 유닛 픽셀(100) 내의 발광 소자들(10a, 10b, 10c)은 도 1에 도시한 바와 같이 미리 정해진 패턴으로 배열될 수 있다. 일 실시예에 있어서, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수직 방향으로 배열될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수평 방향으로 배열될 수도 있다.
이하에서, 상기 디스플레이 장치(10000) 내에 배치된 발광 소자(10a, 10b, 10c) 및 유닛 픽셀(100)의 순서로 상기 디스플레이 장치(10000)의 각 구성 요소를 상세히 설명한다.
도 2a 및 도 2b는 본 개시 사항의 일 실시예에 따른 발광 소자(10a)를 설명하기 위한 평면도 및 단면도이다.
도 2a 및 도 2b를 참조하면, 상기 발광 소자(10a)는 제1 도전형 반도체층(21), 활성층(23), 제2 도전형 반도체층(25)을 포함하는 발광 구조체를 포함한다. 또한, 상기 발광 소자(10)는 오믹 컨택층(27), 절연층(29), 제1 컨택 패드(31), 제2 컨택 패드(33), 제1 전극 패드(41) 및 제2 전극 패드(43)를 포함할 수 있다.
상기 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 성장기판(도시하지 않음) 상에 성장될 수 있다. 상기 성장기판은 질화갈륨 기판, GaAs 기판, Si 기판, 사파이어 기판, 특히 패터닝된 사파이어 기판 등 반도체 성장용으로 사용될 수 있는 다양한 기판일 수 있다. 상기 성장기판은 반도체층들의 성장이 완료된 후 반도체층들로부터 기계적 연마, 레이저 리프트 오프, 케미컬 리프트 오프 등의 기술을 이용하여 분리될 수 있다. 하지만, 본 개시가 이에 한정되는 것은 아니며, 상기 기판의 일부가 잔류하여 제1 도전형 반도체층(21)의 적어도 일부를 구성할 수도 있다.
본 실시예에 있어서, 상기 복수의 발광 소자(10a, 10b, 10c)들은 각각 적색광, 녹색광 및 청색광을 방출할 수 있다. 본 실시예에서, 적색 발광 소자(10a), 녹색 발광 소자(10b), 및 청색 발광 소자(10c)의 순서로 배열된 것으로 도시하지만, 본 개시가 반드시 이에 한정되는 것은 아니다.
한편, 적색광을 방출하는 발광 소자(10a)의 경우, 상기 반도체층들은 알루미늄 갈륨 비소(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP) 및 갈륨 인화물(gallium phosphide, GaP)을 포함할 수 있다.
녹색광을 방출하는 발광 소자(10b)일 경우, 상기 반도체층들은 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 또는 알루미늄 갈륨 인화물(AlGaP)을 포함할 수 있다.
청색광을 방출하는 발광 소자(10c)의 경우, 상기 반도체층들은 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 또는 아연 셀렌화물(zinc selenide, ZnSe)을 포함할 수 있다.
상기 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 금속유기화학 기상 성장법(MOCVD)과 같은 방법을 이용하여 챔버 내에서 기판 상에 성장될 수 있다. 또한, 상기 제1 도전형 반도체층(21)은 Si, Ge 및 Sn과 같은 n형 불순물을 포함하고, 상기 제2 도전형 반도체층(25)은 Mg, Sr, 및 Ba와 같은 p형 불순물을 포함할 수 있다. 일 예로, 제1 도전형 반도체층(21)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, 상기 제2 도전형 반도체층(25)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다.
상기 도 2b를 다시 참조하면, 상기 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)이 각각 단일층인 것으로 도시되어 있지만, 이들 층들은 다중층일 수 있으며, 또한, 초격자층을 포함할 수도 있다. 상기 활성층(23)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비를 조절할 수 있다. 예를 들어, 활성층(23)은 층을 이루는 반도체 재료 및 그 조성비에 따라 적색광, 녹색광, 청색광, 또는 자외선을 방출할 수 있다.
상기 제2 도전형 반도체층(25) 및 활성층(23)은 메사(M) 구조를 가지고 상기 제1 도전형 반도체층(21) 상에 배치될 수 있다. 상기 메사(M)는 상기 활성층(23) 및 제2 도전형 반도체층(25)을 포함할 수 있다. 또한 상기 제1 도전형 반도체층(21)의 적어도 일부를 포함할 수 있다. 상기 메사(M)는 상기 제1 도전형 반도체층(21)의 일부 영역 상에 위치하며, 메사(M) 주위에 상기 제1 도전형 반도체층(21)의 상면이 노출될 수 있다.
본 개시 사항의 실시예에 있어서, 상기 발광 소자(10)는 성장기판을 분리하여 형성되어, 상기 제1 도전형 반도체층(21)이 상기 발광 소자(10)의 하면에 노출될 수 있다. 상기 제1 도전형 반도체층(21)은 도 2b에 도시한 바와 같이 표면 텍스쳐링에 의한 요철 패턴을 가질 수 있지만, 본 개시 사항이 이에 한정되는 것은 아니며, 평평한 표면을 가질 수 있다. 상기 요철 패턴은 건식 또는 습식 식각 공정을 이용한 표면 텍스처링에 의해 형성될 수 있다.
상기 오믹 컨택층(27)은 상기 제2 도전형 반도체층(25)에 오믹 컨택하며 상기 제2 도전형 반도체층(25) 상에 배치될 수 있다. 상기 오믹 컨택층(27)은 단일층 또는 다중층으로 형성될 수 있다. 상기 오믹 컨택층(27)은 투명 도전성 산화막 또는 금속막으로 형성될 수 있다. 예를 들어, 상기 투명 도전성 산화막은 ITO 또는 ZnO등을 포함할 수 있고, 상기 금속막은 Al, Ti, Cr, Ni 및 Au 등의 금속 및 이들의 합금을 포함할 수 있다.
상기 제1 컨택 패드(31)는 메사(M)가 형성되지 않은 노출된 상기 제1 도전형 반도체층(21) 상에 배치될 수 있다. 상기 제1 컨택 패드(31)는 상기 제1 도전형 반도체층(21)에 오믹 컨택할 수 있다. 상기 제1 컨택 패드(31)는 상기 제1 도전형 반도체층(21)에 오믹 컨택하는 오믹 금속층으로 형성될 수 있다. 상기 제1 컨택 패드(31)의 상기 오믹 금속층은 상기 제1 도전형 반도체층(21)의 반도체 재료에 따라 적합하게 선정될 수 있다.
상기 제2 컨택 패드(33)는 상기 오믹 컨택층(27) 상에 배치될 수 있다. 상기 제2 컨택 패드(33)는 오믹 컨택층(27)에 전기적으로 접속할 수 있다.
상기 절연층(29)은 상기 제1 도전형 반도체층(21), 활성층(23), 제2 도전형 반도체층(25), 제1 컨택 패드(31) 및 제2 컨택 패드(33)의 적어도 일부분을 덮을 수 있다. 본 개시 사항의 실시예에서는 상기 절연층(29)은 상기 제2 컨택 패드(33)의 일부 영역 및 상기 제1 컨택 패드(31)의 일부를 제외한 거의 전면을 커버하도록 형성될 수 있다. 즉, 상기 절연층(29)은 상기 제1 컨택 패드(31) 및 상기 제2 컨택 패드(33)를 노출시키는 제1 개구부(29a) 및 제2 개구부(29b)를 가질 수 있다. 상기 절연층(29)은 굴절률이 서로 다른 절연층들을 적층한 분포 브래그 반사기로 형성될 수 있으며, 상기 분포 브래그 반사기는 SiO2, TiO2, Nb2O5, Si3N4, SiON, Ta2O5 등에서 선택한 적어도 2 종류의 절연층이 서로 교대로 적층하며 형성될 수 있다.
상기 분포 브래그 반사기는 상기 활성층(23)에서 방출되는 광을 반사할 수 있으며, 이때 상기 활성층(23)에서 방출되는 광의 피크 파장을 포함하여 상대적으로 넓은 파장 범위에 걸쳐 높은 반사율을 나타내도록 분포 브래그 반사기를 형성할 수 있다. 아울러 필요에 따라 광의 입사각을 고려하여 설계될 수 있다. 이를 통하여 상기 분포 브래그 반사기는 상기 활성층(23)에서 생성된 광을 반사하여 성장기판이 제거되어 노출된 상기 제1 도전형 반도체층(21)을 통해 출사시킬 수 있다.
청색광을 방출하는 발광 소자(10c)는 적색광 및 녹색광을 방출하는 발광 소자들(10a, 10b)에 비해 높은 내부 양자 효율을 가질 수 있다. 이에 따라, 상기 청색광을 방출하는 발광 소자(10c)는 적색광 및 녹색광을 방출하는 발광 소자들(10a, 10b)에 비해 높은 광 추출 효율을 나타낼 수 있다. 이에 따라, 적색광, 녹색광 및 청색광의 색 혼합 비율을 적정하게 유지하는 것이 어려울 수 있다.
상기 적색광, 녹색광 및 청색광의 색 혼합 비율을 조절하기 위해, 상기 발광 소자들(10a, 10b, 10c)은 적용되는 분포 브래그 반사기들이 서로 다른 반사율을 갖도록 형성될 수 있다. 구체적으로, 청색광을 방출하는 발광 소자(10c)는 적색광 및 녹색광을 방출하는 발광 소자들(10a, 10b)에 비해 상대적으로 낮은 반사율을 갖는 분포 브래그 반사기를 가질 수 있다.
본 개시 사항의 실시예에 있어서, 상기 적색광, 녹색광 및 청색광의 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들은 대체로 유사한 두께를 가질 수 있다. 상기 분포 브래그 반사기의 두께를 유사하게 함으로서, 적색광, 녹색광 및 청색광을 방출하는 각각의 발광 소자들(10a, 10b, 10c)에 적용되는 공정 조건을 유사하게 설정할 수 있다. 구체적으로, 상기 절연층(29)을 패터닝하는 공정을 유사하게 설정할 수 있고, 상기 분포 브래그 반사기들이 유사한 적층 수를 가질 수 있다. 하지만 본 개시가 이에 한정되는 것은 아니다.
상기 제1 전극 패드(41) 및 상기 제2 전극 패드(43)는 상기 절연층(29) 상에 배치될 수 있다. 상기 제1 전극 패드(41)는 상기 제1 컨택 패드(31)의 상부로부터 상기 절연층(29)을 개재하여 상기 오믹 컨택층(27)의 상부로 연장될 수 있다. 상기 제2 전극 패드(43)는 상기 오믹 컨택층(27) 상부 영역 내에 배치될 수 있다. 보다 상세하게는, 상기 제2 전극 패드(43)는 상기 제2 컨택 패드(33)의 상부로부터 상기 절연층(29)을 개재하여 상기 오믹 컨택층(27)의 상부로 연장될 수 있다. 상기 제1 전극 패드(41)는 상기 절연층(29)의 상기 제1 개구부(29a)를 통해 상기 제1 컨택 패드(31)에 전기적으로 접속할 수 있으며, 필요에 따라서는 직접 상기 제1 도전형 반도체층(21)에 컨택할 수도 있다. 이 경우, 상기 제1 컨택 패드(31)는 생략할 수 있다. 상기 제2 전극패드(43)는 상기 절연층(29)의 상기 제2 개구부(29b)를 통해 상기 제2 컨택 패드(33)에 전기적으로 접속할 수 있으며, 상기 제2 전극 패드(43)는 직접 상기 오믹 컨택층(27)에 컨택할 수 있으며, 상기 제2 컨택 패드(33)는 생략할 수 있다.
본 개시 사항의 일 실시예에 따른 발광 소자들(10a, 10b, 10c)이 간략하게 설명되었으나, 상기 발광 소자들(10a, 10b, 10c)은 설명된 층 이외에도 부가적인 기능을 갖는 층을 더 포함할 수 있다. 예를 들어, 광을 반사하는 반사층, 특정 구성 요소를 절연하기 위한 추가 절연층, 솔더의 확산을 방지하는 솔더 방지층 등 다양한 층이 상기 발광 소자들(10a, 10b, 10c)에 포함될 수 있다.
도 3a는 본 개시 사항의 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이고, 도 3b는 본 개시 사항의 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 배면도이며, 도 3c는 도 3a의 절취선 B-B'을 따라 취해진 개략적인 단면도이다.
도 3a, 도 3b 및 도 3c를 참조하면, 상기 유닛 픽셀(100)은 투명 기판(121), 발광 소자들(10a, 10b, 10c), 및 광 차단층(123)을 포함할 수 있다. 상기 유닛 픽셀(100)은 또한 접착층(125), 단차 조절층(127), 접속층들(129a, 129b, 129c, 129d), 및 절연물질층(131)을 포함할 수 있으며, 나아가, 표면층(122)을 더 포함할 수 있다.
상기 유닛 픽셀(100)은 적어도 3개의 발광 소자들(10a, 10b, 10c)을 포함할 수 있다. 상기 복수의 발광 소자들(10a, 10b, 10c)은 서로 다른 색의 광을 방출할 수 있다. 상기 복수의 발광 소자(10a, 10b, 10c)는 각각 적색광, 녹색광 및 청색광을 방출할 수 있다. 예를 들어, 상기 적색광의 피크 파장은 600nm~670nm일 수 있다. 상기 녹색광의 피크 파장은 500nm~590nm일 수 있다. 상기 청색광의 피크 파장은 430nm~490nm일 수 있다. 발광 소자들(10a, 10b, 10c)에 대해서는 도 2a 및 도 2b를 참조하여 설명한 바와 같으므로, 상세한 설명은 생략한다. 상기 발광 소자들(10a, 10b, 10c)은 상기 투명 기판(121) 상에 배치된다.
상기 투명 기판(121)은 PET, 유리 기판, 쿼츠, 사파이어 기판 등 광 투과성 기판일 수 있다. 상기 투명 기판(121)은 상기 디스플레이 장치(10000)의 광 출사면에 배치될 수 있고, 상기 발광 소자(10a, 10b, 10c)에서 발생한 광은 상기 투명 기판(121)을 통해 외부로 방출될 수 있다. 상기 투명 기판(121)은 광 출사면 및 상기 발광소자(10a, 10b, 10c)에 인접한 광 입사면을 가질 수 있다. 상기 발광 소자(10a, 10b, 10c)를 마주보는 상기 투명 기판(121)의 광 입사면이 평평한 면일 수 있으나 이에 한정된 것은 아니며, 도 3c에 도시한 바와 같이, 상기 투명 기판(121)은 상기 발광 소자(10a, 10b, 10c)를 마주보는 광 입사면에 요철 패턴(121p)을 가질 수 있다.
상기 투명 기판(121)은 광출사면 상에 반사방지 코팅을 포함할 수 있으며, 또는 글래어 방지층을 포함할 수 있다. 상기 투명 기판(121)은 예를 들어 30um~300um의 두께를 가질 수 있다. 투명 기판의 두께는 예시이며, 본 개시 사항은 이에 국한되지는 않는다.
본 개시 사항의 실시예에서 상기 투명 기판(121)을 통해 광이 방출되므로, 상기 투명 기판(121)은 회로를 포함하지 않는다. 그러나 본 개시가 이에 한정되는 것은 아니며, 투명 기판(121)이 회로를 포함할 수도 있다.
한편, 투명 기판(121)은 내부에 광 산란 라인들(121s)을 포함할 수 있다. 본 개시의 실시예들에 있어서, 상기 광 산란 라인들(121s)이 설명되며, 도 3b에 도시되어 있다. 추가적으로, 또는 택일적으로, 본 개시는 광 산란 패턴(들), 광 산란 라인 패턴(들), 광 산란 형태(들), 광 산란 배열체(들), 광 산란 구성(들) 등을 포함한다.
광 산란 라인들(121s)은 도 3c에 도시된 바와 같이 보이드들을 포함할 수 있다. 보이드들은 연속적으로 또는 서로 이격되어 광 산란 라인을 형성할 수 있다. 도 3b에 도시되듯이, 광 산란 라인들(121s)은 서로 직교할 수 있으며, 발광 소자들(10a, 10b, 10c)과 중첩하지 않도록 발광 소자들(10a, 10b, 10c)을 둘러쌀 수 있다. 광 산란 라인들(121s)은 발광 소자들(10a, 10b, 10c) 각각에 대응하도록 배치될 수 있으며, 발광 소자들(10a, 10b, 10c)의 광 지향 패턴을 조절할 수 있다. 일 실시예에 있어서, 각 발광 소자들(10a, 10b, 10c)의 주위에 동일한 형태의 광 산란 라인들(121s)이 배치될 수 있으나, 본 개시가 이에 한정되는 것은 아니며, 발광 소자들(10a, 10b, 10c)의 특성에 따라 서로 다른 형태의 광 산란 라인들(121s)이 배치될 수도 있다.
본 개시 사항의 실시예들에 있어서, 광 산란 라인들(121s)은 도 3b에 도시된 바에 따른 설명을 위한 것이며, 다양한 광 산란 패턴을 포함한다. 도 3b에서는 점선으로 된 라인으로 도시되어 있고, 직선 형태로 도시되어 있지만 본 개시 사항은 이에 국한되지 않는다. 광 산란 라인들은 직선이 아닌 형태일 수도 있고, 3차원적인 형태나 패턴으로 보일 수도 있다.
또한, 도 3b에 도시한 바와 같이, 각각의 광 산란 라인(121s)은 투명 기판(121)의 일측면에서 그것에 대향하는 타측면까지 연장할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 광 산란 라인들(121s)은 투명 기판(121)의 폭보다 작은 길이로 투명 기판(121)의 일부 영역 내에 배치될 수도 있다. 또한, 본 실시예에서, 각각의 광 산란 라인(121s)이 직선인 것으로 도시하지만, 반드시 이에 한정되는 것은 아니며, 곡선일 수도 있다.
도 3c에 도시한 바와 같이, 투명 기판(121)의 측면에 스크라이빙 라인(121L)에 의해 형성된 개질 영역이 잔류할 수 있다. 스크라이빙 라인(121L)은 스텔스 레이저를 이용하여 형성될 수 있으며, 스크라이빙 라인(121L)은 광 산란 라인(121s)보다 발광 소자들(10a, 10b, 10c)에 더 가깝게 배치될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 스크라이빙 라인(121L)은 광 산란 라인(121s)보다 발광 소자들(10a, 10b, 10c)로부터 더 멀리 떨어질 수도 있다.
또한, 본 실시예에 있어서, 하나의 투명 기판(121) 상에 하나의 유닛 픽셀(100)이 형성된 것으로 도시 및 설명하나, 본 개시가 이에 한정되는 것은 아니며, 하나의 투명 기판(121) 상에 복수의 유닛 픽셀(100)이 형성될 수도 있다.
표면층(122)은 투명 기판(121)과 광차단층(123) 사이에 배치될 수 있다. 표면층(122)은 광차단층(123)과 투명 기판(121)의 접착력을 향상시키기 위해 형성될 수 있다. 상기 표면층(122)은 예를 들어, 실리콘 산화막(SiO2)으로 형성될 수 있다. 상기 표면층(122)은 투명 기판(121) 및 광 차단층(123)의 종류에 따라 생략될 수도 있다.
광 차단층(123)은 상기 투명 기판(121)과 상기 발광 소자들(10a, 10b, 10c) 사이에 배치된다. 상기 광차단층(123)은 무기물 또는 유기물을 포함할 수 있으며, 카본 등과 같은 염료를 추가하여 블랙 색상으로 형성될 수 있다, 예를 들어, 블랙 메트릭스(black matrix) 등과 같이 광을 흡수하는 물질을 포함할 수 있다. 상기 광 흡수 물질은 상기 복수의 발광 소자들(10a, 10b, 10c)에서 생성된 광이 원하지 않는 영역으로 방출되는 것을 방지하여, 디스플레이 장치(10000)의 콘트라스트를 개선시킬 수 있다.
상기 광차단층(123)은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 상기 투명 기판(121)으로 입사되도록 광의 진행 경로 상에 복수의 창들(123a)을 가질 수 있다. 일 실시예에서, 상기 창들(123a)은 상기 광 차단층(123)의 일부가 오픈된 영역으로 정의될 수 있다. 상기 창들(123a)은 발광 소자(10a, 10b, 10c)들과 수직방향으로 적어도 일부 중첩될 수 있다. 아울러 상기 창(123a)의 폭은 대응하는 발광 소자(10a, 10b, 10c)의 폭보다 넓을 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 택일적으로, 상기 창들(123a)의 폭은 대응하는 발광 소자(10a, 10b, 10c)의 폭보다 좁거나 같을 수도 있다.
상기 창들(123a)이 발광 소자들(10a, 10b, 10c)과 수직방향으로 중첩하는 경우, 상기 창들(123a)은 도 3b에 도시한 바와 같이 발광 소자(10a, 10b, 10c)의 위치를 정의할 수 있다. 발광 소자들(10a, 10b, 10c)에 대응하여 복수개의 창들(123a)이 형성될 수 있다. 창들(123a)에 의해 발광 소자들(10a, 10b, 10c)의 위치가 정의되므로, 발광 소자들(10a, 10b, 10c)을 정렬하기 위한 별도의 정렬 마커들은 생략될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 상기 발광 소자들(10a, 10b, 10c)을 투명 기판(121) 상에 정렬하기 위해 정렬 마커가 제공될 수 있다. 정렬 마커는 예를 들어, 투명 기판(121), 광 차단층(123), 또는 접착층(125)으로 형성될 수 있으며, 또는 정렬 마커를 생성하기 위한 별도의 층이 투명 기판(121), 광 차단층(123), 또는 접착층(125) 상에 형성될 수 있다.
본 실시예에 있어서, 발광 소자들(10a, 10b, 10c)에 대응하여 복수의 창들(123a)이 형성된 것으로 도시 및 설명하지만, 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 광 차단층(123)에 단일의 창(123a)이 마련되고, 복수의 발광 소자들(10a, 10b, 10c)이 상기 하나의 창(123a)에 수직방향으로 중첩하도록 배치될 수도 있다.
상기 광 차단층(123)의 두께는 예를 들어, 약 0.5um~약 2um의 두께를 가질 수 있으며, 나아가 약 0.5um~약 1.5um의 두께를 가질 수 있고, 더 나아가, 약 0.5um~약 1um의 두께를 가질 수 있다. 상기 광차단층(123)의 두께가 0.5um 이하로 얇을 경우 광을 차단하기 위한 목적을 달성하기 어려우며, 두께가 2um 이상으로 두꺼운 경우 유닛 픽셀(100)이 두꺼워질 뿐만 아니라 사용되는 재료의 증가에 따라 생산비용 증가를 초래할 수 있다.
상기 광 산란 라인들(121s)은 상기 창들(123a)에 대응하여 배치될 수 있다. 예를 들어, 상기 광 산란 라인들(121s)은 창들(123a) 주위를 지나갈 수 있으며, 복수의 광 산란 라인들(121s)에 의해 각각의 창(123a)이 둘러싸일 수 있다.
상기 접착층(125)은 상기 발광 소자들(10a, 10b, 10c)를 투명 기판(121) 상에 부착하기 위해 사용될 수 있다. 상기 접착층(125)은 상기 투명 기판(121) 상에 배치되며, 적어도 상기 광차단층(123)의 일부를 덮을 수 있다. 상기 접착층(125)은 상기 투명 기판(121)의 전면 상에 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 투명 기판(121)의 가장자리 근처 영역을 노출하도록 일부 영역에 형성될 수도 있다. 상기 접착층(125)은 상기 광 차단층(123)에 의해 형성된 상기 창들(123a)을 채울 수 있다.
상기 접착층(125)은 광 투과성 물질로 형성될 수 있으며, 상기 발광 소자(10a, 10b, 10c)에서 방출된 광을 투과시킬 수 있다. 상기 접착층(125)은 유기 접착제를 이용하여 형성될 수 있으며, 예를 들면 상기 접착층(125)은 투명 에폭시 및 PDMS 등을 이용하여 형성될 수 있다. 또한, 상기 접착층(125)은 광을 확산시키기 위해, SiO2, TiO2, ZnO 등의 확산 물질을 포함할 수 있다. 상기 발광 소자(10a, 10b, 10c)는 투명 기판(110)을 통해 관찰되는 것이 방지될 수 있다.
본 실시예에 있어서, 발광 소자들(10a, 10b, 10c)이 상기 접착층(125)에 의해 상기 투명 기판(121)에 부착되었지만, 이에 한정되는 것은 아니며, 접착층(125) 대신 다른 결합부재를 이용하여 상기 발광 소자(10a, 10b, 10c)를 상기 투명 기판(121)에 결합할 수 있다. 예를 들어, 상기 발광 소자(10a, 10b, 10c)를 스페이서(spacer)를 이용하여 상기 투명 기판(121)에 결합시킬 수 있다. 상기 스페이서(spacer)는 유기 수지가 도포되고 미리 결정된 형상, 일반적으로 필러(pillar) 또는 컬럼너(colunmnar) 형상일 수 있다. 이에 따라, 상기 발광 소자(10a, 10b, 10c)와 상기 투명 기판(121) 사이의 영역에 기체 또는 액체가 채워질 수 있다. 이들 기체 또는 액체에 의해 상기 발광 소자(10a, 10b, 10c)에서 방출된 광을 투과시키는 광학층이 형성될 수 있다.
상기 단차 조절층(127)은 도 3c에 도시한 바와 같이 상기 발광 소자(10a, 10b, 10c)의 적어도 일부를 덮을 수 있다. 상기 단차 조절층(127)은 상기 발광 소자(10a, 10b, 10c)의 제1 및 제2 전극 패드(41, 43)를 노출시키는 제1 및 제2 개구부(127a, 127b)를 갖는다. 상기 단차 조절층(127)은 상기 접속층들(129a, 129b, 129c, 129d)이 형성되는 면의 높이를 일정하게 조절하여 상기 접속층(129a, 129b, 129c, 129d)들이 안전하게 형성할 수 있도록 도울 수 있다. 상기 단차 조절층(127)은 예를 들면, 감광성 폴리이미드로 형성될 수 있다.
제1, 제2, 제3 및 제4 접속층(129a, 129b, 129c, 129d)은 도 3a에 도시된 바와 같이 복수의 발광소자들(10a, 10b, 10c)에 전기적으로 연결된다. 상기 제1, 제2 및 제3 접속층(129a, 129b, 129c)은 각각 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들(25)에 전기적으로 접속할 수 있다. 상기 제4 접속층(129d)은 복수의 발광 소자(10a, 10b, 10c)들의 제1 도전형 반도체층(21)에 전기적으로 공통 접속할 수 있다. 구체적으로 상기 제1, 제2 및 제3 접속층(129a, 129b, 129c)은 상기 단차 조절층(127)의 제2 개구부(127b)를 통해 상기 복수의 발광 소자(10a, 10b, 10c)의 제2 전극 패드(43)에 접속할 수 있다. 또한, 상기 제4 접속층(129d)은 도 3c에 도시된 바와 같이 상기 단차 조절층(127)의 제1 개구부(127a)를 통해 상기 복수의 발광 소자(10a, 10b, 10c)의 제1 전극 패드(41)에 접속할 수 있다.
상기 제1, 제2, 제3 및 제4 접속층(129a, 129b, 129c, 129d)은 상기 단차 조절층(127) 상에 함께 형성될 수 있으며, 예컨대, Au를 포함할 수 있다. 본 실시예에서 발광 소자들(10a, 10b, 10c)의 제1 도전형 반도체층들(21)이 공통으로 전기적으로 연결되는 것으로 설명하지만, 본 개시가 이에 한정되는 것은 아니다. 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들(25)이 공통으로 전기적으로 연결되고, 제1 도전형 반도체층들(21)은 서로 전기적으로 이격될 수 있다.
상기 절연 물질층(131)은 상기 단차 조절층(127)을 적어도 부분적으로 덮을 수 있다. 상기 절연 물질층(131)은 상기 단차 조절층(127)보다 얇은 두께로 형성될 수 있다. 상기 절연 물질층(131)과 상기 단차 조절층(127)의 두께의 합은 예컨대 약 1um~약 50um일 수 있으나, 이에 한정되는 것은 아니다.
상기 절연 물질층(131)은 도 3a에 도시된 바와 같이 상기 단차 조절층(127)의 측면 및 상기 접속층들(129a, 129b, 129c, 129d)의 적어도 일부를 덮을 수 있다. 절연 물질층(131)은 도 3a에 도시된 바와 같이 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들(131a, 131b, 131c, 131d)을 갖는다. 개구부들(131a, 131b, 131c, 131d)은 접속층들(129a, 129b, 129c, 129d) 상에 부분적으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 도 3a에 도시한 바와 같이, 개구부들(131a, 131b, 131c, 131d)은 투명 기판(121)의 각 모서리에 인접한 영역들에서 외부로 개방된 형상을 가질 수 있다. 즉, 절연 물질층(131)은 투명 기판(121)의 모서리들 근처에서 단차 조절층(127) 및 접속층들(129a, 129b, 129c, 129d)의 측면을 노출하도록 형성될 수 있다. 도 3a에 도시한 바와 같이, 절연 물질층(131)은 투명 기판(121)의 모서리 근처에 배치된 각 접속층들(129a, 129b, 129c, 129d)의 2개의 측면을 부분적으로 덮고 나머지 2개의 측면을 모두 덮을 수 있다.
또한 상기 접착층(125)이 단차 조절층(127)의 외부에 노출된 경우, 상기 절연 물질층(131)은 노출된 상기 접착층(125)을 적어도 부분적으로 덮을 수 있다. 상기 접속층들(129a, 129b, 129c, 129d)을 노출시키는 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)에 의해 상기 유닛 픽셀(100)의 패드 영역들이 정의될 수 있다.
상기 절연 물질층(131)은 반투명 물질일 수 있으며, 유기 또는 무기 물질로 형성될 수 있으며, 예를 들어, 에폭시, 폴리이미드, SiO2, SiNx 등 다양한 물질로 형성될 수 있다. 상기 단차 조절층(127)과 함께 상기 절연 물질층(131)이 폴리이미드로 형성된 경우, 상기 접속층들(129a, 129b, 129c, 129d)은, 패드 영역들을 제외하고, 하부면, 측면 및 적어도 일부의 상부면이 모두 폴리이미드로 둘러싸일 수 있다.
상기 절연 물질층(131)은 상기 유닛 픽셀(100)을 전사하는 동안 상기 유닛 픽셀(100)에 결함이 발생하는 것을 방지할 수 있다.
한편, 상기 유닛 픽셀(100)은 솔더 등의 본딩재를 이용하여 회로 기판에 실장될 수 있으며, 상기 본딩재는 상기 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)에 노출된 상기 접속층들(129a, 129b, 129c, 129d)과 회로 기판 상의 패드들을 본딩할 수 있다.
도 4는 상기 유닛 픽셀(100)을 실장한 디스플레이 장치를 설명하기 위한 개략적인 단면도이다.
도 4를 참조하면, 패널 기판(1000) 상에 본딩재(150)를 이용하여 유닛 픽셀(100)들이 실장된다. 상기 패널 기판(1000)은 회로 기판으로 대체될 수도 있다.
상기 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)을 통해 노출된 상기 접속층들(129a, 129b, 129c, 129d)이 상기 본딩재(150)를 통해 상기 패널 기판(1000) 상의 패드(130)들에 본딩될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 유테틱 본딩, 에폭시 본딩 등이 이용될 수도 있다.
상기 본딩재(150)는 예를 들어 솔더일 수 있으며, 솔더 페이스트를 상기 패드(130) 상에 스크린 프린팅 등의 기술을 이용하여 배치한 후 리플로우 공정을 통해 상기 유닛 픽셀(100)과 상기 회로 기판을 본딩할 수 있다.
상기 패널 기판(1000)은 도 1을 참조하여 설명한 바와 같이, PI(Polyimide), FR4(FR-4 glass epoxy), 유리(glass) 등의 재질로 형성될 수 있으며, 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 본 개시 사항의 실시예에 있어서, 상기 패널 기판(1000)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시예에 있어서, 상기 패널 기판(1000)은 배선, 트랜지스터 및 캐패시터들을 포함할 수 있다. 또한, 상기 패널 기판(1000)은 배치된 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다. 상기 패드들은 상기 패드 상에 실장될 상기 유닛 픽셀들(100) 내의 접속층들(129a, 129b, 129c, 129d)에 대응하여 배열될 수 있다. 또한 명암비를 개선하기 위해 복수개의 유닛 픽셀(100)이 실장된 패널 기판(1000) 상에 몰딩부가 형성될 수 있다.
도 5는 본 개시의 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 배면도이다.
도 5를 참조하면, 본 실시예에 따른 유닛 픽셀은 도 3a, 도 3b, 및 도 3c를 참조하여 설명한 유닛 픽셀(100)과 대체로 유사하나, 광 산란 라인들(121s)이 발광 소자들(10a, 10b, 10c)과 중첩하도록 배치된 것에 차이가 있다. 광 산란 라인들(121s)은 복수의 발광 소자들(10a, 10b, 10c)을 가로지르는 광 산란 라인 및 발광 소자들(10a, 10b, 10c)을 각각 가로지르는 광 산란 라인들을 포함할 수 있다. 도 5에 도시한 바와 같이, 이들 광 산란 라인들(121s)은 서로 직교할 수 있다.
본 실시예에 있어서, 각각의 발광 소자(10a, 10b, 10c) 상에 2개의 광 산란 라인들(121s)이 서로 직교하도록 배치된 것으로 도시 및 설명하지만, 본 개시가 이에 한정되는 것은 아니다. 더 많은 수의 광 산란 라인들(121s)의 각각의 발광 소자(10a, 10b, 10c)와 중첩하도록 배치될 수도 있다. 또한, 각 발광 소자(10a, 10b, 10c) 상에서 2개의 광 산란 라인들(121s)이 직교하지 않고 교차할 수도 있다.
도 6은 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 단면도이다.
도 6을 참조하면, 본 실시예에 따른 유닛 픽셀은 도 3a, 도 3b, 및 도 3c를 참조하여 설명한 유닛 픽셀(100)과 대체로 유사하나, 광 산란 라인들(121s)이 수직 방향으로도 서로 중첩하도록 배치된 것에 차이가 있다. 즉, 보이드들을 포함하는 광 산란 라인들(121s)이 투명 기판(121)의 두께 방향으로 중첩할 수 있으며, 이에 따라, 발광 소자들(10a, 10b, 10c)의 광 지향 패턴을 더 고르게 만들 수 있다. 도 6에서, 투명 기판(121)은 스텔스 레이저를 이용하여 형성된 스크라이빙 라인(121L)에 의해 투명 기판(121)의 측면들에 형성된 개질 영역들을 포함할 수 있다. 도 6에서, 스크라이빙 라인(121L)에 의해 형성된 개질 영역의 일 예를 단면도에 투영하여 함께 도시하였다. 스크라이빙 라인(121L)은 광 산란 라인들(121s)보다 발광 소자들(10a, 10b, 10c)에 더 가깝게 배치될 수 있으나, 본 개시가 이에 제한되지는 않는다.
도 7은 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 단면도이다.
도 7을 참조하면, 본 실시예에 따른 유닛 픽셀은 도 6을 참조하여 설명한 유닛 픽셀과 대체로 유사하나, 광 산란 라인들(121s)이 이중으로 배치된 것에 차이가 있다. 광 산란 라인들(121s)을 이중으로 배치함으로써 더 많은 광을 산란시킬 수 있으며, 이에 따라, 발광 소자들(10a, 10b, 10c)의 광 지향 패턴을 더욱 조절할 수 있다. 한편, 도 7에서, 투명 기판(121)은 스텔스 레이저를 이용하여 형성된 스크라이빙 라인(121L)에 의해 투명 기판(121)의 측면들에 형성된 개질 영역들을 포함할 수 있다. 도 7에서, 스크라이빙 라인(121L)에 의해 형성된 개질 영역의 일 예를 단면도에 투영하여 함께 도시하였다. 스크라이빙 라인(121L)은 광 산란 라인들(121s)보다 발광 소자들(10a, 10b, 10c)에 더 멀리 떨어져 배치될 수 있으나, 본 개시가 이에 제한되지는 않는다.
도 8은 본 개시의 일 실시예에 따른 유닛 픽셀 제조 방법을 설명하기 위한 개략적인 도면이다.
유닛 픽셀은 복수의 픽셀 영역을 갖는 투명 기판(121)을 개별 픽셀 영역으로 절단함으로써 제조된다. 투명 기판(121)을 절단하기 전에 각 픽셀 영역에 도3A, 도 3b, 및 도 3c를 참조하여 설명한 바와 같은 광 차단층(123), 및 접착층(125)이 형성되고, 상기 접착층(125)을 이용하여 발광 소자들(10a, 10b, 10c)이 투명 기판(121) 상에 실장되며, 단차 조절층(127), 제1, 제2, 제3 및 제4 접속층(129a, 129b, 129c, 129d), 및 절연 물질층(131)이 형성된다.
한편, 투명 기판(121) 내부에 스텔스 레이저를 이용하여 스크라이빙 라인들(121L)이 형성된다. 그 후, 스크라이빙 라인들(121L)을 따라 투명 기판(121)을 크랙킹함으로써 유닛 픽셀들이 서로 분리된다. 분리된 유닛 픽셀의 투명 기판(121) 측면에는 스크라이빙 라인들(121L)에 의해 형성된 영역들이 잔류할 수 있다.
한편, 본 실시예에 있어서, 투명 기판(121)을 크랙킹하기 전에 광 산란 라인들(121s)이 투명 기판(121) 내부에 형성될 수 있다. 광 산란 라인들(121s)은 스크라이빙 라인(121L)을 형성하기 위해 사용된 스텔스 레이저를 이용하여 형성될 수 있다. 광 산란 라인들(121s)은 예를 들어, 약 1000 내지 1200nm 파장 의 스텔스 레이저를 이용하여 형성될 수 있으며, 투명 기판(121) 내부에서 스크라이빙 라인(121L)이 형성된 위치보다 낮거나 더 깊게 형성될 수 있다(도 6 참조). 한편, 광 산란 라인들(121s)의 끝 부분들은 스크라이빙 라인(121L)에 의해 잔류하는 개질 영역과 함께 관찰될 수 있다. 스크라이빙 라인(121L)은 스크라이빙 라인(121L)에 의해 크랙킹된 투명 기판(121)의 측면에 형성된다(도 3c 참조). 스크라이빙 라인들(121L) 및 광 산란 라인들(121s)은 투명 기판(121)이 놓인 스테이지를 이동하면서 형성될 수 있으며, 따라서, 직선 형상으로 형성될 수 있다. 광 산란 라인들(121s) 내에 형성되는 보이드들은 스테이지를 이동하면서 형성되기 때문에 투명 기판(121)의 수직 방향에 대해 경사진 방향으로 형성될 수 있으며, 기다란 형상을 가질 수 있다. 광 산란 라인들(121s)은 연속적이거나 불연속적인 보이드들로 형성될 수 있으며, 광 산란 라인들(121s)의 보이드들은 대체로 스크라이빙 라인(121L)에 형성된 보이드들의 수직방향 길이보다 작은 수직 방향 길이를 가질 수 있다. 또한, 광 산란 라인들(121s)을 형성할 때의 스테이지의 이동 속도가 스크라이빙 라인들(121L)을 형성할 때의 스테이지의 이동 속도보다 빠를 수 있으며, 따라서, 광 산란 라인들(121s)의 보이드들 간의 간격이 스크라이빙 라인들(121L)의 보이드들 간의 간격보다 클 수 있다. 그리고, 스테이지의 속도뿐만 아니라, 레이저의 조사 조건이 달라 광 산라 라인들(121s)와 스크라이빙 라인들(121L)에 잔류하는 보이드들과 개질영역의 형태가 다를 수 있다. 한편, 본 실시예에서, 광 산란 라인들(121s)이 직선 형상으로 형성되는 것으로 도시 및 설명하지만, 본 개시가 이에 한정되는 것은 아니며, 광 산란 라인들(121s)은 곡선으로 형성될 수도 있다.
광 산란 라인들(121s)을 먼저 형성하고 스크라이빙 라인들(121L)을 형성할 수도 있다. 택일적으로, 스크라이빙 라인들(121L)을 먼저 형성하고 광 산란 라인들(121s)을 형성할 수도 있다. 또 다른 방안으로, 스크라이빙 라인들(121L)과 광 산란 라인들(121s)을 교대로 형성할 수도 있다.
도 9는 본 개시의 또 다른 실시예에 따른 디스플레이 장치(20000)를 설명하기 위한 개략적인 단면도이다.
앞에서 설명한 디스플레이 장치(10000)는 복수의 발광 소자들(10a, 10b, 10c)이 실장된 유닛 픽셀(100)을 포함하나, 본 실시예에 따른 디스플레이 장치에 있어서, 서브 픽셀들이 각각 회로 기판(2000) 상에 배치되고, 복수의 서브 픽셀이 그루핑되어 유닛 픽셀을 구성한다.
회로 기판(2000)은 도 1을 참조하여 설명한 회로 기판(1000)과 동일한 것으로 상세한 설명은 생략한다.
한편, 서브 픽셀들은 발광 소자들(10a, 10b, 10c) 및 투명 기판들(221a, 221b, 221c)을 포함한다. 투명 기판들(221a, 221b, 221c)은 각각 발광 소자들(10a, 10b, 10c) 상에 배치될 수 있다.
발광 소자들(10a, 10b, 10c)은 도 2a 및 도 2b를 참조하여 설명한 바와 유시하므로 상세한 설명은 생략한다. 한편, 투명 기판들(221a, 221b, 221c)은 각각 발광 소자들(10a, 10b, 10c)을 성장하기 위한 성장 기판들일 수 있으나, 이에 한정되는 것은 아니다.
투명 기판(221a, 221b, 221c) 내에 광 산란 라인들(221s)이 형성될 수 있다. 광 산란 라인들(221s)은 다양한 형태로 투명 기판(221a, 221b, 221c) 내에 형성될 수 있다.
도 10a 및 도 10b는 종래 기술에 따른 유닛 픽셀 내 발광 소자들의 광 지향 패턴을 보여주는 그래프들이다. 도 10a는 도 3b의 x 방향으로 스캔한 것이고, 도 10b는 도 3b의 y 방향으로 스캔한 것이다.
도 10a 및 도 10b를 참조하면, x 방향 및 y 방향 모두에서 발광 소자들의 광 지향 패턴들(R, G, B)이 서로 크게 차이가 나는 것을 확인할 수 있는데, 도 11a 및 도 11b와 도 12a 및 도 12b와 관련하여 아래에서 상세히 설명된다.
도 11a 및 도 11b는 본 개시의 일 실시예에 따른 유닛 픽셀 내 발광 소자들의 광 지향 패턴을 보여주는 그래프들이다. 본 실시예에 따른 유닛 픽셀은 도 3b를 참조하여 설명한 바와 같은 광 산란 라인들(121s)을 투명 기판(121) 내에 형성한 것을 제외하면, 종래 기술에 따른 유닛 픽셀과 동일하다. 도 11a는 도 3b의 x 방향으로 스캔한 것이고, 도 11b는 도 3b의 y 방향으로 스캔한 것이다.
도 11a 및 도 11b를 참조하면, x 방향 및 y 방향 모두에서 발광 소자들의 광 지향 패턴(R, G, B)이 도 10a 및 도 10b의 광 지향 패턴에 비해 상대적으로 더 일치하는 것을 알 수 있다.
도 12a 및 도 12b는 본 개시의 또 다른 실시예에 따른 유닛 픽셀 내 발광 소자들의 광 지향 패턴을 보여주는 그래프들이다. 본 실시예에 따른 유닛 픽셀은 도 5를 참조하여 설명한 바와 같은 광 산란 라인들(121s)을 투명 기판(121) 내에 형성한 것을 제외하면, 종래 기술에 따른 유닛 픽셀과 동일하다.
도 12a 및 도 12b를 참조하면, x 방향 및 y 방향 모두에서 발광 소자들의 광 지향 패턴(R, G, B)이 도 10a 및 도 10b의 광 지향 패턴에 비해 상대적으로 더 일치하는 것을 알 수 있다.
도 13a 내지 도 13f는 본 개시의 다양한 실시예들을 설명하기 위한 개략적인 평면도들을 나타낸다.
도 13a 내지 도 13f를 참조하면, 광 산란 라인들은 발광 소자들(10a, 10b, 10c) 주위에서 다양한 위치에 그리고 다양한 형상으로 배치될 수 있다. 예를 들어, 도 13a에 도시된 바와 같이, 광 산란 라인들은 발광 소자들(10a, 10b, 10c)의 가장 자리를 따라 발광 소자들(10a, 10b, 10c)과 동일한 면적을 정의하도록 직사각형 형상으로 배치될 수도 있다. 도 13b에 도시된 바와 같이, 광 산란 라인들은 발광 소자들(10a, 10b, 10c)보다 작은 면적으로 정의하도록 직사각형 형상으로 배치될 수 있다. 또한, 광 산란 라인들은 발광 소자들(10a, 10b, 10c) 보다 더 넓은 면적을 정의하도록 배치될 수도 있다.
추가적으로 또는 택일적으로, 광 산란 라인들은 도 13c에 도시된 바와 같이, 각 발광 소자(10a, 10b, 10c)를 수직 방향으로 가로지르도록 배치될 수 있고, 또는 도 13d에 도시된 바와 같이 대각 방향으로 가로지르도록 배치될 수도 있다. 도 13e는 발광 소자들보다 더 큰 면적을 정의하도록 배치된 광 산란 라인들을 예시한다. 나아가, 광 산란 라인들에 의해 정의된 직사각형들은 도 13e에 도시한 바와 같이 서로 접하도록 배치될 수도 있다. 나아가, 도 13f에 도시된 바와 같이, 직사각형 형상을 배치된 광 산란 라인들과 대각방향으로 가로지르는 광 산란 라인들이 중첩하여 배치될 수도 있다.
이상에서, 본 개시 사항의 다양한 실시예들에 대해 설명하였으나, 본 개시 사항은 상기 실시예에만 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시 사항의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 유닛 픽셀에 있어서,
    광 입사면 및 광 출사면을 포함하는 투명 기판;
    상기 투명 기판 상에 배열되고 서로 다른 색상의 광을 방출하는 복수의 발광 소자; 및
    상기 투명 기판 내에 상기 복수의 발광 소자들의 하나 이상에 대응하여 미리 정해진 패턴으로 배치된 적어도 하나의 광 산란 라인을 포함하고,
    상기 복수의 발광 소자들로부터 생성된 광은 상기 투명 기판의 광 입사면을 통해 상기 투명 기판으로 입사하고 상기 광 출사면을 통해 상기 투명 기판으로부터 출사하는 유닛 픽셀.
  2. 청구항 1에 있어서,
    상기 적어도 하나의 광 산란 라인은 연속적인 보이드 또는 서로 이격된 보이드들을 포함하는 유닛 픽셀.
  3. 청구항 1에 있어서,
    상기 적어도 하나의 광 산란 라인은 상기 투명 기판의 일측면에서 그것에 대향하는 타측면까지 연장하는 유닛 픽셀.
  4. 청구항 3에 있어서,
    상기 적어도 하나의 광 산란 라인은 서로 직교하도록 위치하는 복수의 광 산란 라인들을 포함하는 유닛 픽셀.
  5. 청구항 4에 있어서,
    상기 복수의 광 산란 라인들은 상기 발광 소자들을 둘러싸도록 배치된 유닛 픽셀.
  6. 청구항 4에 있어서,
    상기 복수의 발광 소자들에 대응하며 상기 복수의 발광 소자들 중 하나 이상을 노출하는 복수의 창을 더 포함하고,
    상기 복수의 광 산란 라인들은 상기 복수의 창들 중 하나 이상의 창을 가로질러 연장함으로써 상기 발광 소자들 중 적어도 하나와 중첩하는 유닛 픽셀.
  7. 청구항 6에 있어서,
    상기 복수의 광 산란 라인들은 상기 전체 발광 소자들을 가로지르는 제1 라인과 상기 발광 소자들 각각을 가로지르는 복수의 제2 라인들을 포함하는 유닛 픽셀.
  8. 청구항 1에 있어서,
    상기 투명 기판과 동일면 상에 배치된 상기 복수의 발광 소자들 사이에 배치된 광차단층을 더 포함하되,
    상기 광 차단층은 상기 발광 소자들에서 생성된 광을 통과시키도록 구성된 적어도 하나의 창을 갖고,
    상기 적어도 하나의 광 산란 라인은 상기 창에 대응하도록 배치된 유닛 픽셀.
  9. 청구항 8에 있어서,
    상기 광 차단층은 상기 발광 소자들에 각각 대응하는 복수의 창을 갖고,
    상기 적어도 하나의 광 산란 라인은 상기 복수의 창 주위에 또는 복수의 창을 가로질러 배치된 복수의 광 산란 라인들을 포함하는 유닛 픽셀.
  10. 청구항 8에 있어서,
    상기 적어도 하나의 광 산란 라인은 상기 적어도 하나의 창 상부를 가로지르는 유닛 픽셀.
  11. 청구항 1에 있어서,
    상기 적어도 하나의 광 산란 라인은 높이가 평균 10um 이하인 유닛 픽셀.
  12. 유닛 픽셀에 있어서,
    제1 서브 픽셀 및 제2 서브 픽셀을 포함하는 복수의 서브 픽셀을 포함하되,
    상기 제1 서브 픽셀은,
    제1 투명 기판; 및
    상기 제1 투명 기판 상에 배치되고 선택된 색상의 광을 방출하는 제1 발광 소자를 포함하고,
    상기 제2 서브 픽셀은,
    제2 투명 기판; 및
    상기 제2 투명 기판 상에 배치되고 상기 제1 발광 소자와 다른 색상의 광을 방출하는 제2 발광 소자를 포함하고,
    적어도 하나의 광 산란 라인이 제1 투명 기판, 제2 투명 기판, 또는 제1 및 제2 투명 기판 모두에 배치되되, 적어도 하나의 미리 정해진 패턴으로 상기 제1 발광 소자, 제2 발광 소자, 또는 상기 제1 및 제2 발광 소자 주위에 또는 상기 제1 발광 소자, 제2 발광 소자, 또는 상기 제1 및 제2 발광 소자를 가로질러 위치하는 유닛 픽셀.
  13. 청구항 12에 있어서,
    상기 제1 투명 기판 및 상기 제2 투명 기판은 광 입사면 및 광 출사면을 포함하는 공통의 투명 기판을 형성하고,
    상기 적어도 하나의 광 산란 라인은 상기 공통의 투명 기판 내에 배열된 연속적인 보이드 또는 서로 이격된 보이드들을 포함하며,
    상기 광 산란 라인은 상기 투명 기판의 일 측면에서 그에 대향하는 타 측면까지 연장하는 유닛 픽셀.
  14. 청구항 12에 있어서,
    상기 제1 투명 기판은 상기 제1 발광 소자 상에 정렬되고, 상기 제2 투명 기판은 상기 제2 발광 소자 상에 정렬되며,
    상기 적어도 하나의 광 산란 라인은 상기 제1 투명 기판 및 제2 투명 기판 내에 정렬되고 서로 이격된 보이드들을 포함하며,
    상기 제1 투명 기판, 제2 투명 기판, 또는 상기 제1 및 제2 투명 기판 모두는 상기 제1 발광 소자, 상기 제2 발광 소자, 또는 상기 제1 및 제2 발광 소자 모두를 성장하기 위한 성장 기판을 포함하는 유닛 픽셀.
  15. 회로 기판; 및
    상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함하고,
    상기 복수의 유닛 픽셀 각각은
    서로 다른 색상의 광을 방출하는 복수의 발광 소자; 및
    상기 복수의 발광 소자를 덮고 광 입사면 및 광 출사면을 포함하는 투명 기판; 및
    상기 투명 기판 내에 상기 상기 복수의 발광 소자들 중 하나 이상에 대응하여 미리 정해진 패턴으로 배치된 적어도 하나의 광 산란 라인을 포함하고,
    상기 복수의 발광 소자에서 생성된 광은 상기 광 입사면을 통해 상기 투명 기판으로 입사하고 상기 광 출사면을 통해 상기 투명 기판으로부터 출사하는 디스플레이 장치.
  16. 청구항 15에 있어서,
    상기 적어도 하나의 광 산란 라인은 연속적인 보이드 또는 서로 이격된 보이드들을 포함하는 디스플레이 장치.
  17. 청구항 15에 있어서,
    상기 적어도 하나의 광 산란 라인은 상기 투명 기판의 일측면에서 그것에 대향하는 타측면까지 연장하는 디스플레이 장치.
  18. 청구항 15에 있어서,
    상기 복수의 발광 소자들은 서로 이격되어 상기 투명 기판 상에 정렬되고, 각각의 유닛 픽셀은 상기 투명 기판과 상기 각 발광 소자 사이에 배치된 광차단층을 더 포함하되,
    상기 광 차단층은 상기 발광 소자들에서 생성된 광을 상기 투명 기판의 광 입사면으로 통과시키도록 구성된 적어도 하나의 창을 갖고,
    상기 적어도 하나의 광 산란 라인은 상기 창에 대응하도록 배치된 디스플레이 장치.
  19. 청구항 15에 있어서,
    상기 투명 기판은 서로 이격되고 서로 분리된 복수의 불연속 영역들을 포함하되, 상기 복수의 불연속 영역들은 상기 발광 소자들에 대응하며, 상기 대응하는 발광 소자들 상에 각각 배치되고,
    상기 적어도 하나의 광 산란 라인은 상기 투명기판의 각 영역에 배치된 디스플레이 장치.
  20. 청구항 15에 있어서,
    상기 회로 기판은 복수의 패드들을 포함하고,
    상기 유닛 픽셀들은 각각 본딩재를 통해 상기 복수의 패드들에 본딩된 디스플레이 장치.
PCT/KR2021/019256 2020-12-17 2021-12-17 유닛 픽셀 및 그것을 포함하는 디스플레이 장치 WO2022131840A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023537181A JP2024500418A (ja) 2020-12-17 2021-12-17 ユニットピクセルおよびそれを含むディスプレイ装置
EP21907144.6A EP4266368A1 (en) 2020-12-17 2021-12-17 Unit pixel and display apparatus including same

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063126744P 2020-12-17 2020-12-17
US63/126,744 2020-12-17
US202163274662P 2021-11-02 2021-11-02
US63/274,662 2021-11-02
US17/540,338 2021-12-02
US17/540,338 US20220199857A1 (en) 2020-12-17 2021-12-02 Unit pixel and displaying apparatus including the unit pixel

Publications (1)

Publication Number Publication Date
WO2022131840A1 true WO2022131840A1 (ko) 2022-06-23

Family

ID=81885230

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/019256 WO2022131840A1 (ko) 2020-12-17 2021-12-17 유닛 픽셀 및 그것을 포함하는 디스플레이 장치

Country Status (5)

Country Link
US (1) US20220199857A1 (ko)
EP (1) EP4266368A1 (ko)
JP (1) JP2024500418A (ko)
CN (1) CN216719979U (ko)
WO (1) WO2022131840A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010134303A (ja) * 2008-12-08 2010-06-17 Sony Corp カラー液晶表示装置組立体
US20170047492A1 (en) * 2013-05-15 2017-02-16 Koninklijke Philips N.V. Led with scattering features in substrate
JP6199281B2 (ja) * 2012-03-23 2017-09-20 シャープ株式会社 半導体発光素子、半導体発光素子の製造方法、半導体発光装置及び基板
KR20200058039A (ko) * 2018-11-19 2020-05-27 엘지디스플레이 주식회사 유기발광표시장치
KR20200101552A (ko) * 2019-02-19 2020-08-28 삼성디스플레이 주식회사 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411043B2 (en) * 2019-10-25 2022-08-09 Lumileds Llc Pigmented and scattering particles in side coating materials for LED applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010134303A (ja) * 2008-12-08 2010-06-17 Sony Corp カラー液晶表示装置組立体
JP6199281B2 (ja) * 2012-03-23 2017-09-20 シャープ株式会社 半導体発光素子、半導体発光素子の製造方法、半導体発光装置及び基板
US20170047492A1 (en) * 2013-05-15 2017-02-16 Koninklijke Philips N.V. Led with scattering features in substrate
KR20200058039A (ko) * 2018-11-19 2020-05-27 엘지디스플레이 주식회사 유기발광표시장치
KR20200101552A (ko) * 2019-02-19 2020-08-28 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
JP2024500418A (ja) 2024-01-09
US20220199857A1 (en) 2022-06-23
CN216719979U (zh) 2022-06-10
EP4266368A1 (en) 2023-10-25

Similar Documents

Publication Publication Date Title
WO2021256787A1 (ko) 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치
WO2020204512A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치
WO2017026820A1 (ko) 발광 소자 및 이를 구비한 표시 장치
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2022197053A1 (ko) 발광 모듈, 그것을 제조하는 방법 및 그것을 갖는 디스플레이 장치
WO2020218850A1 (ko) 발광 다이오드 디스플레이 패널, 그것을 갖는 디스플레이 장치 및 그것을 제조하는 방법
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2020241993A1 (ko) 수직형 발광 다이오드
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020235857A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2022177328A1 (ko) 다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및 디스플레이 장치
WO2021221484A1 (ko) 발광 소자들을 갖는 유닛 픽셀 및 그것을 갖는 디스플레이 장치
WO2018174425A1 (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
WO2021162414A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2021141407A1 (ko) 표시 장치
WO2021251717A1 (ko) 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치
WO2021235869A1 (ko) 유닛 픽셀 및 디스플레이 장치
WO2022131840A1 (ko) 유닛 픽셀 및 그것을 포함하는 디스플레이 장치
WO2019022427A1 (ko) 자동차 헤드램프용 발광 다이오드
WO2022080890A1 (ko) 발광 소자를 갖는 유닛 픽셀, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치
WO2022075799A1 (ko) 발광 소자 정렬용 보조 패턴을 갖는 웨이퍼 및 그것을 이용한 유닛 픽셀 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21907144

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023537181

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202317044715

Country of ref document: IN

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021907144

Country of ref document: EP

Effective date: 20230717