WO2022129408A1 - Verbindungsplättchen zur elektrischen verbindung von leiterplatten und verfahren zur herstellung eines verbindungsplättchens - Google Patents

Verbindungsplättchen zur elektrischen verbindung von leiterplatten und verfahren zur herstellung eines verbindungsplättchens Download PDF

Info

Publication number
WO2022129408A1
WO2022129408A1 PCT/EP2021/086303 EP2021086303W WO2022129408A1 WO 2022129408 A1 WO2022129408 A1 WO 2022129408A1 EP 2021086303 W EP2021086303 W EP 2021086303W WO 2022129408 A1 WO2022129408 A1 WO 2022129408A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact points
connection
printed circuit
electrode
connection plate
Prior art date
Application number
PCT/EP2021/086303
Other languages
English (en)
French (fr)
Inventor
Thomas Feichtinger
Oliver Dernovsek
Axel Pecina
Werner ROLLETT
Thomas Pürstinger
Roman GEIER
Original Assignee
Tdk Electronics Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Electronics Ag filed Critical Tdk Electronics Ag
Publication of WO2022129408A1 publication Critical patent/WO2022129408A1/de

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers

Definitions

  • Connection pad for the electrical connection of printed circuit boards and method for producing a connection pad
  • the present invention relates to a connection plate for the electrical connection of printed circuit boards.
  • Such connecting plates are also referred to as "interposers".
  • the connecting plate is arranged, for example, between a central control unit and a flexible printed circuit board.
  • the central control unit can, for example, be a main board (“mainboard”), on which several electrical components and in particular also sensitive integrated circuits (IC) are arranged.
  • mainboard main board
  • IC integrated circuits
  • the problem with an electrical connection of flexible printed circuit boards to a central control unit is that the flexible printed circuit boards can act like antennas for interference signals. As a result, high-frequency noise signals can be generated via electromagnetic interference (EMI), which disrupt the useful signal. In addition, electrostatic discharges can get into the sensor modules arranged on the mainboard, in particular up to sensitive integrated circuits.
  • EMI electromagnetic interference
  • a connecting pad for the electrical connection of printed circuit boards has a multiplicity of dielectric layers and electrode structures.
  • the dielectric layers can be ceramic layers.
  • the dielectric layers can thus have or consist of a ceramic.
  • the electrode structures have, for example, vias through one or more of the layers and electrode areas on the layers.
  • a multiplicity of solderable first contact points is formed on an upper side of the connecting pad.
  • a multiplicity of solderable second contact points is formed on an underside of the connecting platelet.
  • the contact points are in particular in the form of BGA contacts (BGA: "Ball Grid Array” - ball grid arrangement).
  • the first contact points are designed, for example, for electrical connection to one or more flexible printed circuit boards.
  • the second contact points are, for example, for electrical connection formed with a motherboard.
  • Electrical signal paths are provided via the contact points and electrode structure, which are used, for example, for the transmission or processing of electrical signals and energy between the printed circuit boards.
  • a signal path between a first and a second contact point is configured as an input and output line (I/O: "Input/Output").
  • I/O input and output line
  • an electrode structure for signal transmission and/or signal processing is configured in signal paths between a first and a second contact point.
  • the electrode structure is formed by all the electrode surfaces and vias that provide signal transmission and/or signal processing in the relevant signal path.
  • the different electrode structure Due to the different electrode structure, different properties are achieved in the signal path with regard to signal transmission and signal processing.
  • Such a connecting plate thus enables a functionality that is individually adapted for the respective signal path.
  • the different electrode structures provide individually adapted EMI filter functions and/or ESD protection functions in a compact manner.
  • the electrode structure has one or more structures from the set of ESD protection structure, filter structure, capacitor structure, via structure and rewiring structure.
  • the electrode structure of a signal path can also consist of one or more of these structures.
  • an interference signal can be filtered out by a low-pass filter function.
  • Such a filter function can also be combined with an ESD protection structure.
  • a very compact electrical connection with individually designed signal paths can be provided by such a connecting pad.
  • the structure is formed from one or more electrode areas and regions of one or more dielectric layers.
  • the structure can also be formed simply by a plated-through hole and/or a rewiring.
  • rewiring an electrical connection is made to a second contact point that is not directly below the first contact point connected to it by the through-plating.
  • Through-plating can also be combined with rewiring.
  • One or more vias can lead completely or partially through the layers.
  • the connecting pad has, for example, one or more signal paths that are designed for rapid signal transmission.
  • a signal path can be provided by a plated-through hole with a large line cross-section.
  • the connecting plate has, for example, one or more further signal paths in which an ESD protection structure is integrated.
  • ESD protection is provided by one or more ground electrode pads and one or more
  • a capacitance value can be set by suitably selecting the overlapping area and distance.
  • the connecting plate has, for example, one or more further signal paths, in each of which an ESD protection structure and an EMI filter structure are integrated.
  • an ESD protection structure and an EMI filter structure are integrated.
  • it is a so-called ⁇ filter structure.
  • One or more first and/or second contact points can be in the form of ground contact points for connection to a ground potential.
  • the ground contact points are electrically connected, for example, to a ground electrode structure inside the connecting pad.
  • An integrated structure in a signal path is provided by the ground electrode structure and the overlapping of one or more electrode surfaces with a dielectric region formed between them.
  • the integrated structure can be designed, for example, as a varistor and/or capacitor structure. In particular, it can be an ESD protection structure.
  • the ground electrode surface is, for example, in the form of a strip on a lateral edge of the connecting plate.
  • the ground electrode surface can in particular be arranged circumferentially in the form of a frame on the lateral edge of the connecting plate.
  • the first and second contact points are all arranged within the frame shape in plan view. In this way, isolation of vias running vertically into the dielectric layers from contact points and Ground electrode surfaces guaranteed.
  • the ground contact point can be connected to the ground electrode surface, for example, via a vertical via and a horizontally running connecting track.
  • the ground electrode area can extend over a cross-sectional area of the connecting pad.
  • the ground electrode surface can have recesses which insulate the ground electrode surface from through-connections leading through it.
  • the ground electrode surface can be circumferentially spaced from the lateral edge of the connecting plate. The ground electrode surface can be electrically connected to a ground contact point via a plated-through hole.
  • the connecting plate can also have a number of ground electrode surfaces which are arranged at different heights.
  • a varistor and/or capacitor structure for example, can be formed by an electrode surface arranged between the ground electrode surfaces, which is arranged overlapping with both ground electrode surfaces.
  • a large capacitance can be set by overlapping with several ground electrode surfaces.
  • an arrangement has two circuit boards and a connection pad.
  • the connection plate can, for example, like be formed previously described.
  • the circuit boards can also be a main circuit board and a flexible circuit board.
  • connection plate and the printed circuit boards can be designed as previously described.
  • the two printed circuit boards are provided, which are to be electrically connected to one another via a large number of signal paths.
  • a desired functionality of signal forwarding, signal processing and/or energy transmission is determined for each signal path.
  • a body is produced having dielectric layers and electrode structures with a multiplicity of solderable first contact points on a top side and a multiplicity of solderable second contact points on a bottom side.
  • the electrode structures are chosen in such a way that the desired functionality is provided in each signal path.
  • connection plate for connecting two printed circuit boards is specified.
  • connection plate provides, for example, ESD protection and signal filtering.
  • the present invention comprises several aspects, in particular components and methods.
  • the embodiments described for one of the aspects apply accordingly also for the other aspect .
  • FIG. 1 shows an arrangement of a connecting plate and two printed circuit boards in a schematic sectional view
  • FIG. 2 shows an embodiment of a connecting plate in a schematic perspective partial view
  • FIG. 3 shows a further embodiment of a connecting plate in a schematic perspective partial view
  • FIG. 4 shows a further embodiment of a connecting platelet in a schematic perspective view of some layers
  • FIG. 5 shows a further embodiment of a connecting platelet in a schematic perspective view of some layers
  • Figure 6 shows another embodiment of a Connection plate in schematic
  • FIG. 7 shows a diagram of signal filtering produced by an integrated structure in a connection pad
  • FIG. 8 shows a further embodiment of a connecting platelet in a schematic top view.
  • FIG. 1 shows a connecting plate 1 in an exemplary application environment.
  • the connection plate 1 is arranged between two printed circuit boards 2, 3 for signal transmission, signal processing and/or energy transmission.
  • a first printed circuit board 2 is designed as a central control unit and a second printed circuit board 3 as a flexible printed circuit board 3 .
  • Such a connecting plate 1 is also referred to as an "interposer”.
  • the connecting plate 1 has, for example, a ceramic or consists of a ceramic.
  • the ceramic has, for example, a varistor ceramic or consists of a varistor ceramic.
  • the varistor ceramic has, for example, ZnO-Pr or consists of ZnO-Pr.
  • Discrete components 4 such as an integrated circuit (“Integrated Circuit”, IC for short), for example, are arranged on a top side of the first circuit board 2 .
  • One or more components 5 are connected via the second circuit board 3 to the first circuit board 2 embodied as a control unit.
  • the second printed circuit board 3 can be designed, for example, to transmit electrical signals, energy and/or to connect to ground.
  • the components 5 can have printed circuit boards (PCB) that provide a sensor function or battery function.
  • PCB printed circuit boards
  • the system shown is designed, for example, in the form of a "system-in-package" (SIP).
  • SIP system-in-package
  • the system is, for example, a highly integrated mobile electronic system, as is used, for example, in wireless headphones or headsets.
  • unwanted interference signals can occur, which can be generated by an antenna effect of the second printed circuit board 3.
  • electromagnetic interference can lead to high-frequency noise signals.
  • electrostatic discharges can reach the first circuit board 2 from the components 5 via the second circuit board 3 .
  • FIG. 2 shows an embodiment of a connecting plate 1 in a perspective partial view.
  • the connecting pad 1 has a multiplicity of dielectric layers 6 arranged one on top of the other and electrode structures 7 arranged therein.
  • the dielectric layers 6 are shown transparent here, so that only the electrode structures 7 are visible.
  • connection plate 1 From a top of the connection plate 1 is a
  • solderable second contact points 9 Underside a multitude of solderable second contact points 9 arranged .
  • the upper and lower contact points 8 , 9 are connected to one another via vias 10 .
  • the contact points 8, 9 are in particular in the form of a BGA arrangement (“Ball Grid Array”).
  • the contact points 8, 9 are arranged in the form of solder balls in a grid and are designed for soldering to the printed circuit boards 2, 3. A compact solderable mechanical and electrical connection between the printed circuit boards 2 , 3 is thus produced.
  • the electrode structures 7 are designed to provide a large number of individual, tailor-made functionalities, in particular ESD protection and EMI filter functions.
  • the electrode structures 7 have not only the vias 10 but also connecting tracks 11 and electrode surfaces 12 which, together with areas of the dielectric layers 6, provide, for example, a varistor function as ESD protection and/or a capacitor function.
  • the dielectric layers 6 have, for example, a varistor ceramic, such as. B. ZnO-Pr on .
  • the connecting pad 1 has ground electrode areas 13 .
  • the ground electrode areas 13 , 14 are electrically connected to a ground contact 15 and are connected to a ground potential by the ground contact 15 .
  • a separate ground contact 15 can also be provided for each ground electrode surface 13 , 14 .
  • ground electrode pads 13 can be entirely inside of the connecting pad 1, ie be enclosed by the dielectric layers 6 both laterally and from above and below.
  • the distances ("pitch") between the contact points 8 are, for example, 0.4 mm.
  • the external dimensions of the connecting plate 1 are, for example, 2.6 mm ⁇ 2.6 mm ⁇ 0.4 mm (width ⁇ depth ⁇ height).
  • connecting pad 1 To produce the connecting pad 1, a multiplicity of layers 6, in particular ceramic green films, are provided and connecting tracks 11 and/or electrode surfaces 12 are applied, for example printed, to one or more layers.
  • the layers 6 are stacked one on top of the other and sintered together.
  • the vias 10 can be introduced after or before the sintering process.
  • FIG. 3 shows a further embodiment of a connecting plate 1 in a perspective partial view.
  • a signal path is with the Ground contact 15 designed as a ground pin.
  • the distances ("pitch") between the contact points 8 are, for example, 0.4 mm.
  • the external dimensions of the connecting plate 1 are, for example, 5.3 mm ⁇ 2.6 mm ⁇ 0.4 mm (width ⁇ depth ⁇ height).
  • FIG. 4 shows a further embodiment of a connecting plate 1 in a view of some dielectric layers 16, 17, 18.
  • a ground electrode pad On a top layer 16 is a ground electrode pad
  • connecting tracks 11 are routed from vias 10 to electrode areas 12 , which overlap with the ground electrode area 13 when looking at an upper side of the connecting platelet. In this way, six ESD structures are formed.
  • a further ground electrode area 14 is optionally formed on a lower layer 18 and is connected to the ground contacts 15 .
  • the lower layer 18 is formed like the upper layer 16 .
  • One or more dielectric layers can also be arranged between the upper and the middle layer 16, 17 and the middle and lower layer 17, 18.
  • the top layer 16 can be the top layer here of the connecting platelet 1 or one or more layers can also be arranged above it.
  • the bottom layer 18 can be the bottom layer of the connecting plate 1 or one or more layers can also be arranged underneath.
  • FIG. 5 shows a further embodiment of a connecting plate 1 in a view of some dielectric layers 16, 17, 18.
  • the ground electrode area 13 is formed over the cross-sectional area of the dielectric layers 16, 18 here.
  • an insulation ring is cut out around each of the plated-through holes 10, as well as a circumferential, edge-side insulation strip.
  • the electrode surfaces 12 that overlap with the ground electrode surfaces 13 are designed as fingers that lead a little way away from the vias 10 . Due to the ground electrode surface 13 extending over the cross-sectional area, the electrode structure can be simplified since an ESD structure can be implemented directly next to a plated-through hole 10 and no long connecting track 11 is necessary.
  • FIG. 6 shows a further embodiment of a connecting plate 1 in a schematic sectional view.
  • the connection plate 1 has several signal paths 19, 20, 23 for signal transmission and signal processing.
  • a first signal path 19 has a large line cross section. This signal path 19 is designed, for example, for fast data transmission with low parasitic inductance and capacitance.
  • the signal path 19 has no connection to other integrated structures. It is therefore a pure through-plating from which no rewiring is branched off. It is alternatively possible to branch off a rewiring from the plated through hole, which leads to a further second contact point.
  • a second signal path 20 has an integrated ESD/EMI filter in the form of a ⁇ filter structure.
  • the electrode structure has an integrated structure 21 for forming an inductance and two integrated structures 22 for forming a varistor-capacitor function in each case.
  • two ground electrode surfaces are connected to ground contacts 32 arranged on the top and bottom.
  • the integrated structures 21 , 22 together form a ⁇ filter structure in the second signal path 20 .
  • the line cross section of the second signal path 20 is smaller than the line cross section of the first signal path 19.
  • a third signal path 23 has an integrated structure 24 with the functionality of an ESD protection.
  • the integrated structure 24 has an electrode surface 12 which is arranged between two ground electrode surfaces 13, 14 and thus forms a varistor-capacitor function. Due to the large overlapping area of the electrode surface 12 with the ground electrode surfaces 13, 14, a high capacitance and thus a high level of protection is formed. For example, additional ESD and overload protection for a supply line can be formed as a result.
  • the connecting pad 1 has a connecting line 25 from the third signal path 23 to a lower contact point 9 . A rewiring structure is thus formed here.
  • connection plate 1 can thus provide a large number of different functions in a compact form. Depending on the interference signal, tailor-made ESD protection structures with low-pass filters can also be integrated.
  • FIG. 7 shows a diagram of the attenuation D of a signal plotted against the signal frequency, in particular the insertion loss 26 (insertion loss) and return loss 27 (return loss).
  • Such a damping behavior can be obtained by a capacitor structure with a low-pass filter function that is integrated into a connecting plate 1 .
  • the filter characteristic shown serves to filter the Bluetooth frequency bands.
  • the capacitor structure achieves an insertion loss of almost 45 dB.
  • FIG. 8 shows a top view of a connecting plate 1 with application-specific assignment of contact points 8 .
  • connection plate 1 has a high degree of integration of different functions.
  • First contact points 28 are designed, for example, as I/O pins with low capacitance and low inductance for fast data lines.
  • Such a signal path is formed, for example, by the first signal path 19 shown in FIG.
  • Second contact points 29 are designed, for example, as I/O pins with integrated ESD protection of a first specification.
  • a breakdown voltage is set to a first value and a capacitance is set to a first value.
  • Such a signal path is formed, for example, by the third signal path 23 with integrated ESD protection structure 24 shown in FIG.
  • Third contact points 30 are designed, for example, as I/O pins with integrated ESD protection of a second specification.
  • a breakdown voltage is set to a second value and a capacitance is set to a second value.
  • Such a signal path is formed, for example, by the third signal path 23 shown in Figure 5 with the integrated structure 24, with the distances between the electrode surface and ground electrode surfaces and/or the size of the overlapping electrode surfaces and ground electrode surfaces being selected differently than in the case of the second contact points 29 .
  • the structure can be designed like the ESD protection structure 22 in the second signal path 20 from FIG. Due to the smaller overlapping area and the greater distance, a higher breakdown voltage is achieved than with the integrated structure 24 im .
  • the third contact points 30 are thus only designed for ESD protection, for example, but not for overvoltage protection.
  • Fourth contact points 31 are designed, for example, as I/O pins with a defined capacitance for an EMI filter function.
  • an EMI filter function is formed by the signal path 20 from FIG.
  • the structure has three ground contacts 15 and two further ground contacts 32 .
  • the ground contacts 15, 32 can, for example, be connected to ground electrode areas that overlap with electrode areas in order to provide ESD protection and/or capacitance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Filters And Equalizers (AREA)

Abstract

Ein Verbindungsplättchen (1) zur elektrischen Verbindung von Leiterplatten (2, 3) weist eine Vielzahl dielektrischer Schichten (6) Elektrodenstrukturen (7) und eine Vielzahl lötbarer erster Kontaktpunkte (8) an einer Oberseite und eine Vielzahl lötbarer zweiter Kontaktpunkte (9) an einer Unterseite auf. In Signalpfaden (19, 20, 23) zwischen ersten Kontaktpunkten (8) und zweiten Kontaktpunkten (9) ist jeweils eine Elektrodenstruktur (7) ausgebildet, wobei wenigstens zwei Signalpfade (19, 20, 23) voneinander unterschiedliche Elektrodenstrukturen (7) aufweisen.

Description

Beschreibung
Verbindungsplättchen zur elektrischen Verbindung von Leiterplatten und Verfahren zur Herstellung eines Verbindungsplättchens
Die vorliegende Erfindung betrifft ein Verbindungsplättchen zur elektrischen Verbindung von Leiterplatten . Derartige Verbindungsplättchen werden auch als „Interposer" bezeichnet . Das Verbindungsplättchen ist beispielsweise zwischen einer zentralen Steuereinheit und einer flexiblen Leiterplatte angeordnet . Bei der zentralen Steuereinheit kann es sich beispielsweise um eine Hauptplatine ( „Mainboard" ) handeln, auf dem mehrere elektrische Komponenten und insbesondere auch sensitive integrierte Schaltungen ( IC ) angeordnet sind .
Problematisch ist bei einer elektrischen Verbindung flexibler Leiterplatten mit einer zentralen Steuereinheit , dasss die flexiblen Leiterplatten wie Antennen für Störsignale wirken können . Dadurch können Hochfrequenz-Rauschsignale über elektromagnetische Interferenz (EMI ) generiert werden, die das Nutzsignal stören . Darüber hinaus können elektrostatische Entladungen in die auf dem Mainboard angeordneten Sensormodule , insbesondere auch bis zu sensitiven integrierten Schaltungen, gelangen .
Es ist bekannt , ESD-Schutzfunktionen und EMI-Filterfunktionen in Form diskreter Bauteile , wie z . B . TVS-Dioden, Kapazitäten und Induktivitäten, auf der Oberfläche einer Hauptplatine anzuordnen . Die elektrischen Komponenten werden dann über flexible Leiterplatten entweder direkt oder über mechanische Stecker mit der Hauptplatine verbunden . Die Druckschriften US 9, 054 , 094 B2 , US 2017 / 0358552 A1 und WO 2020 /20161027 A1 beschreiben Interposer mit EMI- bzw . ESD- Schutzfunktion . Die Druckschrift US 2019/ 0341168 A1 beschreibt einen Interposer zur Verbindung einer Leiterplatte mit Flachkabeln . Die Druckschrift JP 2005-56961 A beschreibt einen Interposer mit Signal-Vias und Masse-Vias .
Es ist eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verbindungsplättchen zur elektrischen Verbindung von Leiterplatten und ein Verfahren zur Herstellung eines Verbindungsplättchens anzugeben .
Gemäß einem ersten Aspekt der vorliegenden Erfindung weist ein Verbindungsplättchen zur elektrischen Verbindung von Leiterplatten eine Vielzahl dielektrischer Schichten und Elektrodenstrukturen auf . Die dielektrischen Schichten können keramische Schichten sein . Die dielektrischen Schichten können somit eine Keramik aufweisen oder aus dieser bestehen . Die Elektrodenstrukturen weisen beispielsweise Durchkontaktierungen durch ein oder mehrere der Schichten und Elektrodenflächen auf den Schichten auf . An einer Oberseite des Verbindungsplättchens ist eine Vielzahl lötbarer erster Kontaktpunkte ausgebildet . An einer Unterseite des Verbindungsplättchens ist eine Vielzahl lötbarer zweiter Kontaktpunkte ausgebildet .
Die Kontaktpunkte sind insbesondere in Form von BGA- Kontakt ierungen (BGA : „Ball Grid Array" - Kugelgitter- anordnung) ausgebildet . Die ersten Kontaktpunkte sind beispielsweise zur elektrischen Verbindung mit ein oder mehreren flexiblen Leiterplatten ausgebildet . Die zweiten Kontaktpunkte sind beispielsweise zur elektrischen Verbindung mit einer Hauptplatine ausgebildet . Über die Kontaktpunkte und Elektrodenstruktur werden elektrische Signalpfade bereitgestellt , die beispielsweise zur Übertragung oder Bearbeitung elektrischer Signale und Energie zwischen den Leiterplatten dienen . Beispielsweise ist ein Signalpfad zwischen einem ersten und einem zweiten Kontaktpunkt als Eingangs- und Ausgangsleitung ( I/O : „Input/Output" ) ausgebildet . In Signalpfaden zwischen einem ersten und einem zweiten Kontaktpunkt ist jeweils eine Elektrodenstruktur zur Signalweiterleitung und/oder Signalbearbeitung ausgebildet . Die Elektrodenstruktur wird dabei durch alle Elektrodenflächen und Durchkontaktierungen gebildet , die im betreffenden Signalpfad eine Signalweiterleitung und/oder Signalbearbeitung bereit stellen . Wenigstens zwei Signalpfade weisen voneinander unterschiedliche Elektrodenstrukturen auf .
Durch die unterschiedliche Elektrodenstruktur werden dabei unterschiedliche Eigenschaften im Signalpfad hinsichtlich Signalweiterleitung und Signalbearbeitung erreicht . Ein derartiges Verbindungsplättchen ermöglicht somit eine für den jeweiligen Signalpfad individuell angepasste Funktionalität . Beispielsweise sind durch die unterschiedlichen Elektrodenstrukturen in kompakter Weise individuell angepasste EMI-Filterfunktionen und/oder ESD-Schutz funktionen bereitgestellt .
Beispielsweise weist die Elektrodenstruktur ein oder mehrere Strukturen aus der Menge aus ESD-Schutzstruktur, Filter- struktur, Kondensatorstruktur , Durchkontaktierungsstruktur und Umverdrahtungsstruktur auf . Die Elektrodenstruktur eines Signalpfades kann auch aus ein oder mehreren dieser Strukturen bestehen . Beispielsweise kann durch die Elektrodenstruktur ein Störsignal durch eine Tiefpass- Filterfunktion herausgefiltert werden . Eine derartige Filterfunktion kann auch mit einer ESD-Schutzstruktur kombiniert werden . Durch ein derartiges Verbindungsplättchen kann eine sehr kompakte elektrische Verbindung mit individuell ausgestalteten Signalpfaden bereitgestellt werden .
Beispielsweise ist die Struktur aus ein oder mehreren Elektrodenflächen und Bereichen ein oder mehrerer dielektrischer Schichten ausgebildet . Die Struktur kann auch lediglich durch eine Durchkontaktierung und/oder eine Umverdrahtung gebildet sein . Bei einer Umverdrahtung wird eine elektrische Verbindung zu einem zweiten Kontaktpunkt hergestellt , der nicht direkt unterhalb des durch die Durchkontaktierung damit verbundenen ersten Kontaktpunkts liegt . Eine Durchkontaktierung kann auch mit einer Umverdrahtung kombiniert sein . Es können ein oder mehrere Durchkontaktierungen vollständig oder teilweise durch die Schichten hindurchführen .
Das Verbindungsplättchen weist beispielsweise ein oder mehrere Signalpfade auf , die zur schnellen Signalleitung ausgebildet sind . Beispielsweise kann ein derartiger Signalpfad durch eine Durchkontaktierung mit großem Leitungsquerschnitt bereitgestellt werden .
Zusätzlich oder alternativ dazu weist das Verbindungsplättchen beispielsweise ein oder mehrere weitere Signalpfad auf , in denen eine ESD-Schutzstruktur integriert ist . Beispielsweise wird der ESD-Schutz durch ein oder mehrere Masse-Elektrodenflächen und ein oder mehrere
Elektrodenflächen, die von einer Durchkontaktierung wegführen, ausgebildet . Durch geeignete Wahl von Überlappungsfläche und Abstand kann ein Kapazitätswert eingestellt sein .
Zusätzlich oder alternativ dazu weist das Verbindungs- plättchen beispielsweise ein oder mehrere weitere Signalpfade auf , in die jeweils eine ESD-Schutzstruktur und eine EMI- Filterstruktur integriert sind . Beispielsweise handelt es sich um eine sogenannte π-Filterstruktur .
Ein oder mehrere erste und/oder zweite Kontaktpunkte können als Masse-Kontaktpunkte zur Verbindung mit einem Massepotential ausgebildet sein . Die Masse-Kontaktpunkte sind beispielsweise mit einer Masse-Elektrodenstruktur im Inneren des Verbindungsplättchens elektrisch verbunden .
Durch die Masse-Elektrodenstruktur und Überlappung ein oder mehrerer Elektrodenflächen mit dazwischen ausgebildetem dielektrischem Bereich wird beispielsweise eine integrierte Struktur in einem Signalpfad bereitgestellt . Die integrierte Struktur kann beispielsweise als Varistor- und/oder Kondensatorstruktur ausgebildet sein . Insbesondere kann es sich um eine ESD-Schutzstruktur handeln .
Die Masse-Elektrodenfläche ist beispielsweise streifenförmig an einem lateralen Rand des Verbindungsplättchens ausgebildet . Die Masse-Elektrodenfläche kann insbesondere umlaufend rahmenförmig am lateralen Rand des Verbindungsplättchens angeordnet sein . Die ersten und zweiten Kontaktpunkte sind in Aufsicht beispielsweise alle innerhalb der Rahmenform angeordnet . Auf diese Weise ist eineIsolierung von Durchkontaktierungen, die von Kontaktpunkten vertikal in die dielektrischen Schichten verlaufen, und Masse-Elektrodenflächen gewährleistet . Der Masse-Kontaktpunkt kann beispielsweise über eine vertikale Durchkontaktierung und eine horizontal verlaufende Verbindungsbahn mit der Masse-Elektrodenfläche verbunden sein .
Die Masse-Elektrodenfläche kann sich alternativ über eine Querschnittsfläche des Verbindungsplättchens erstrecken . Dabei kann die Masse-Elektrodenfläche Aussparungen aufweisen, die die Masse-Elektrodenfläche von durch sie hindurch- führenden Durchkontaktierungen isolieren . Zudem kann die Masse-Elektrodenfläche umlaufend vom lateralen Rand des Verbindungsplättchens beabstandet sein . Die Masse- Elektrodenfläche kann über eine Durchkontaktierung mit einem Masse-Kontaktpunkt elektrisch verbunden sein .
Bei einer derartigen Ausgestaltung der Masse-Elektrodenfläche sind keine langen Verbindungsbahnen nötig, um ausgehend von einer Durchkontaktierung eine Überlappung einer Elektroden- fläche mit den Masse-Elektrodenflächen zu erreichen und somit eine funktionale integrierte Struktur bereitzustellen .
Das Verbindungsplättchen kann auch mehrere Masse- Elektrodenflächen aufweisen, die auf unterschiedlichen Höhen angeordnet sind . Durch eine zwischen den Masse-Elektroden- flächen angeordnete Elektrodenfläche, die mit beiden Masse- Elektrodenflächen überlappend angeordnet ist , kann beispielsweise eine Varistor- und/oder Kondensatorstruktur gebildet sein . Durch die Überlappung mit mehreren Masse- Elektrodenflächen kann eine große Kapazität eingestellt sein .
Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist eine Anordnung zwei Leiterplatte und ein Verbindungsplättchen auf . Das Verbindungsplättchen kann beispielsweise wie vorhergehend beschrieben ausgebildet sein . Bei den Leiterplatten kann es sich ebenfalls wie vorhergehend beschrieben um eine Hauptplatine und eine flexible Leiterplatte handeln .
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Verbindungsplättchens zur elektrischen Verbindung zweier Leiterplatten angegeben . Das Verbindungsplättchen und die Leiterplatten können wie vorhergehend beschrieben ausgebildet sein .
Im Verfahren werden die zwei Leiterplatten bereitgestellt , die über eine Vielzahl von Signalpfaden elektrisch miteinander zu verbinden sind . Für jeden Signalpfad wird eine gewünschte Funktionalität der Signalweiterleitung, Signalbearbeitung und/oder Energieübertragung ermittelt . Es wird ein Körper aufweisend dielektrische Schichten und Elektrodenstrukturen hergestellt mit einer Vielzahl lötbarer erster Kontaktpunkte an einer Oberseite und einer Vielzahl lötbarer zweiter Kontaktpunkte an einer Unterseite . Die Elektrodenstrukturen sind derart gewählt , dass in jedem Signalpfad die gewünschte Funktionalität bereitgestellt wird .
Gemäß einem weiteren Aspekt wird eine Verwendung des vorhergehend beschriebenen Verbindungsplättchens zur Verbindung zweier Leiterplatten angegeben . Das Verbindungsplättchen stellt neben einer elektrischen Verbindung beispielsweise einen ESD-Schutz und Signalfilterung bereit .
Die vorliegende Erfindung umfasst mehrere Aspekte, insbesondere Bauelemente und Verfahren . Die für einen der Aspekte beschriebenen Ausführungsformen gelten entsprechend auch für den anderen Aspekt .
Zudem ist die Beschreibung der hier angegebenen Gegenstände nicht auf die einzelnen speziellen Ausführungsformen beschränkt . Vielmehr können die Merkmale der einzelnen Ausführungsformen - soweit technisch sinnvoll - miteinander kombiniert werden .
Im Folgenden werden die hier beschriebenen Gegenstände anhand schematischer Ausführungsbeispiele näher erläutert .
Es zeigen :
Figur 1 eine Anordnung eines Verbindungsplättchens und zweier Leiterplatten in schematischer Schnittansicht ,
Figur 2 eine Ausführungsform eines Verbindungsplättchens in schematischer perspektivischer Teilansicht ,
Figur 3 eine weitere Ausführungsform eines Verbindungsplättchens in schematischer perspektivischer Teilansicht ,
Figur 4 eine weitere Ausführungsform eines Verbindungsplättchens in schematischer perspektivischer Ansicht einiger Schichten,
Figur 5 eine weitere Ausführungsform eines Verbindungsplättchens in schematischer perspektivischer Ansicht einiger Schichten,
Figur 6 eine weitere Ausführungsform eines Verbindungsplättchens in schematischer
Schnittansicht ,
Figur 7 ein Diagramm einer durch eine integrierte Struktur in einem Verbindungsplättchen erzeugte Signal Filterung,
Figur 8 eine weitere Ausführungsform eines Verbindungsplättchens in schematischer Aufsicht .
Vorzugsweise verweisen in den folgenden Figuren gleiche Bezugszeichen auf funktionell oder strukturell entsprechende Teile der verschiedenen Ausführungsformen .
Figur 1 zeigt ein Verbindungsplättchen 1 in einer beispielhaften Anwendungsumgebung . Das Verbindungsplättchen 1 ist zur Signalweiterleitung, Signalbearbeitung und oder Energieübertragung zwischen zwei Leiterplatten 2 , 3 angeordnet . Insbesondere ist eine erste Leiterplatte 2 als zentrale Steuereinheit und eine zweite Leiterplatte 3 als flexible Leiterplatte 3 ausgebildet . Ein derartiges Verbindungsplättchen 1 wird auch als „Interposer" bezeichnet .
Das Verbindungsplättchen 1 weist beispielsweise eine Keramik auf oder besteht aus einer Keramik . Die Keramik weist beispielsweise eine Varistorkeramik auf oder besteht aus einer Varistorkeramik . Die Varistorkeramik weist beispielsweise ZnO-Pr auf oder besteht aus ZnO-Pr .
Auf einer Oberseite der ersten Leiterplatte 2 sind diskrete Bauelemente 4 , wie beispielsweise ein integrierter Schaltkreis ( „Integrated Circuit" , kurz IC) , angeordnet . Über die zweite Leiterplatte 3 sind ein oder mehrere Komponenten 5 mit der als Steuereinheit ausgebildeten ersten Leiterplatte 2 verbunden . Die zweite Leiterplatte 3 kann beispielsweise zur Übertragung elektrischer Signale , Energie und/oder zum Masseanschluss ausgebildet sein . Beispielsweise können die Komponenten 5 Leiterplatten (PCB) aufweisen, die eine Sensorfunktion oder Batteriefunktion bereit stellen . Das gezeigte System ist beispielsweise in Form eines „System-in- Package" ( SIP ) ausgebildet . Das System ist beispielsweise ein hochintegriertes mobiles elektronisches System, wie es zum Beispiel bei drahtlosen Kopfhörern oder Headsets verwendet wird .
Bei der Verbindung der zweiten Leiterplatte 3 mit der ersten Leiterplatte 2 kann es zu unerwünschten Störsignalen kommen, die durch eine Antennenwirkung der zweiten Leiterplatten 3 erzeugt werden können . Zudem können elektromagnetische Interferenz zu hochfrequenten Rauschsignalen führen . Daneben können elektrostatische Entladungen von den Komponenten 5 über die zweite Leiterplatte 3 zur ersten Leiterplatte 2 gelangen .
Figur 2 zeigt eine Ausführungsform einer Verbindungsplättchen 1 in perspektivischer Teilansicht . Das Verbindungsplättchen 1 weist eine Vielzahl von übereinander angeordneten dielektrischen Schichten 6 und darin angeordneter Elektrodenstrukturen 7 auf . Die dielektrischen Schichten 6 sind hier transparent dargestellt , so dass nur die Elektrodenstrukturen 7 sichtbar sind .
Ab einer Oberseite des Verbindungsplättchens 1 ist eine
Vielzahl lötbarer erster Kontaktpunkte 8 und an einer
Unterseite eine Vielzahl lötbarer zweiter Kontaktpunkte 9 angeordnet . Die oberen und unteren Kontaktpunkte 8 , 9 sind über Durchkontaktierungen 10 miteinander verbunden . Die Kontaktpunkte 8 , 9 sind insbesondere in Form einer BGA- Anordnung ausgebildet ( „Ball Grid Array" , Kugelgitteranordnung) . Die Kontaktpunkte 8 , 9 sind dabei in Form von Lotperlen in einem Raster angeordnet und zur Verlötung mit den Leiterplatten 2 , 3 ausgebildet . Somit wird eine kompakte lötbare mechanische und elektrische Verbindung zwischen den Leiterplatten 2 , 3 hergestellt .
Die Elektrodenstrukturen 7 sind dazu ausgebildet , eine Vielzahl von individuellen, maßgeschneiderten Funktionalitäten, insbesondere ESD-Schutz und EMI- Filterf unkt ionen bereitzustellen . Dazu weisen die Elektrodenstrukturen 7 neben den Durchkontaktierungen 10 auch Verbindungsbahnen 11 und Elektrodenflächen 12 auf , die zusammen mit Bereichen der dielektrischen Schichten 6 beispielsweise eine Varistorfunktion als ESD-Schutz und/oder eine Kondensatorfunktion bereit stellen . Die dielektrischen Schichten 6 weisen beispielsweise eine Varistorkeramik, wie z . B . ZnO-Pr auf .
Das Verbindungsplättchen 1 weist Masse-Elektrodenflächen 13 auf . In der gezeigten Ausführungsform sind zwei Masse- Elektrodenflächen 13 , 14 vorhanden, die jeweils rahmenförmig in seitlichen Randbereichen des Verbindungsplättchens 1 angeordnet sind . Die Masse-Elektrodenflächen 13 , 14 sind mit einem Masse-Kontakt 15 elektrisch verbunden und durch den Masse-Kontakt 15 auf ein Massepotential gelegt . Es kann auch für jede Masse-Elektrodenfläche 13 , 14 ein separater Masse- Kontakt 15 vorgesehen sein .
Die Masse-Elektrodenflächen 13 können vollständig im Inneren des Verbindungsplättchens 1 liegen, d.h., von den dielektrischen Schichten 6 sowohl seitlich als auch von oben und unten eingeschlossen sein.
Im gezeigten Ausführungsbeispiel sind 25 (5 x 5) Kontaktpunkte 8, 9 vorhanden, die 25 I/O („Input /Output") - Signalpfade bereit stellen . Davon weisen 24 Signalpfade durch die Überlappung von Elektrodenflächen 12 mit Masse- Elektrodenflächen 13, 14 integrierte ESD-Strukturen auf. Eine Leitung ist mit dem Masse-Kontakt 15 als Masse-Pin ausgebildet .
Die Abstände („pitch") zwischen den Kontaktpunkten 8 liegen beispielsweise bei 0,4 mm. Die äußeren Abmessungen des Verbindungsplättchens 1 betragen beispielsweise 2, 6 mm x 2, 6 mm x 0,4 mm (Breite x Tiefe x Höhe) .
Zur Herstellung des Verbindungsplättchens 1 werden eine Vielzahl von Schichten 6, insbesondere keramische Grünfolien bereitgestellt und es werden auf ein oder mehrere Schichten Verbindungsbahnen 11 und/oder Elektrodenflächen 12 aufgebracht, beispielsweise aufgedruckt . Die Schichten 6 werden übereinander gestapelt und gemeinsam gesintert. Die Durchkontaktierungen 10 können nach oder vor dem Sintervorgang eingebracht werden.
Figur 3 zeigt eine weitere Ausführungsform eines Verbindungsplättchen 1 in perspektivischer Teilansicht.
Im Unterschied zu Figur 2 sind hier jeweils 50 (10 x 5) Kontaktpunkte 8, 9 auf Ober- und Unterseite vorhanden, die 50 I/O-Signalpfade bereit stellen . Davon weisen 49 Signalpfade integrierte ESD-Strukturen auf. Ein Signalpfad ist mit dem Masse-Kontakt 15 als Masse-Pin ausgebildet .
Die Abstände ( „pitch" ) zwischen den Kontaktpunkten 8 liegen beispielsweise bei 0 , 4 mm . Die äußeren Abmessungen des Verbindungsplättchens 1 betragen beispielsweise 5 , 3 mm x 2 , 6 mm x 0 , 4 mm (Breite x Tiefe x Höhe ) .
Figur 4 zeigt eine weitere Ausführungsform eines Verbindungsplättchens 1 in Ansicht einiger dielektrischer Schichten 16, 17 , 18 .
Auf einer oberen Schicht 16 ist eine Masse-Elektrodenfläche
13 in Form eines randseitigen Streifens angeordnet , der ein kurzes Stück zu Masse-Kontakten 15 geführt ist .
Auf einer mittleren Schicht 17 sind von Durchkontaktierungen 10 ausgehend Verbindungsbahnen 11 zu Elektrodenflächen 12 geführt , die mit Blick auf eine Oberseite des Verbindungsplättchens mit der Masse-Elektrodenfläche 13 überlappen . Auf diese Weise sind sechs ESD-Strukturen gebildet .
Optional ist auf einer unteren Schicht 18 eine weitere Masse- Elektrodenfläche 14 gebildet , die mit den Masse-Kontakten 15 verbunden ist . Die untere Schicht 18 ist vorliegend wie die obere Schicht 16 ausgebildet . Durch das Zusammenwirken der Elektrodenflächen 12 mit der unteren Masse-Elektrodenfläche
14 wird die ESD-Funktion modifiziert .
Zwischen der oberen und der mittleren Schicht 16, 17 sowie der mittleren und unteren Schicht 17 , 18 können auch ein oder mehrere dielektrische Schichten angeordnet sein . Bei der oberen Schicht 16 kann es sich hier um die oberste Schicht des Verbindungsplättchens 1 handeln oder es können auch noch ein oder mehrere Schichten darüber angeordnet sein . Ebenso kann es sich bei der unteren Schicht 18 um die unterste Schicht des Verbindungsplättchens 1 handeln oder es können auch noch ein oder mehrere Schichten darunter angeordnet sein .
Figur 5 zeigt eine weitere Ausführungsform eines Verbindungsplättchens 1 in Ansicht einiger dielektrischer Schichten 16, 17 , 18 .
Im Unterschied zur Ausführungsform aus Figur 4 ist hier die Masse-Elektrodenfläche 13 über die Querschnittsfläche der dielektrischen Schichten 16, 18 ausgebildet . Es ist zur elektrischen Isolierung lediglich ein Isolationsring jeweils um die Durchkontaktierungen 10 ausgespart sowie ein umlaufender, randseitiger Isolationsstreifen .
Zudem sind die Elektrodenflächen 12 , die mit den Masse- Elektrodenflächen 13 überlappen, als Finger ausgebildet , die ein Stück weit von den Durchkontaktierungen 10 wegführen . Aufgrund der über die Querschnittsfläche reichenden Masse- Elektrodenfläche 13 kann die Elektrodenstruktur vereinfacht werden, da eine ESD-Struktur direkt neben einer Durchkontaktierung 10 ausgeführt sein kann und keine lange Verbindungsbahn 11 notwendig ist .
Figur 6 zeigt eine weitere Ausführungsform eines Verbindungsplättchens 1 in schematischer Schnittansicht .
Das Verbindungsplättchen 1 weist mehrere Signalpfade 19, 20 23 zur Signalübertragung und Signalbearbeitung auf . Ein erster Signalpfad 19 weist einen großen Leitungsquerschnitt auf . Diese Signalpfad 19 ist beispielsweise zur schnellen Datenleitung mit niedriger parasitäter Induktivität und Kapazität ausgebildet . Der Signalpfad 19 weist keine Verbindung mit weiteren integrierten Strukturen auf . Es handelt sich somit um eine reine Durchkontaktierung, von der auch keinerlei Umverdrahtung abgezweigt ist . Es ist alternativ möglich, von der Durchkontaktierung eine Umverdrahtung abzuzweigen, die zu einem weiteren zweiten Kontaktpunkt führt .
Ein zweiter Signalpfad 20 weist einen integrierten ESD/EMI- Filter in Form einer π-Filterstruktur auf . Die Elektrodenstruktur weist eine integrierte Struktur 21 zur Bildung einer Induktivität und zwei integrierte Strukturen 22 zur Bildung jeweils einer Varistor-Kondensator-Funktion auf . Dazu sind zwei Masse-Elektrodenflächen mit auf der Ober- und Unterseite angeordneten Masse-Kontakten 32 verbunden . Die integrierten Strukturen 21 , 22 bilden zusammen eine π- Filterstruktur im zweiten Signalpfad 20 aus . Der Leitungsquerschnitt des zweiten Signalpfads 20 ist kleiner als der Leitungsquerschnitt des ersten Signalpfads 19.
Ein dritter Signalpfad 23 weist eine integrierte Struktur 24 mit der Funktionalität eines ESD-Schutzes auf . Die integrierte Struktur 24 weist eine Elektrodenfläche 12 auf , die zwischen zwei Masse-Elektrodenflächen 13 , 14 angeordnet ist und somit eine Varistor-Kondensator-Funktion ausbildet . Durch die große Überlappungsfläche der Elektrodenfläche 12 mit den Masse-Elektrodenflächen 13 , 14 ist eine hohe Kapazität und damit ein hohes Schutzlevel ausgebildet . Beispielsweise kann hierdurch ein zusätzlicher ESD- und Überlastschutz für eine Versorgungsleitung ausgebildet sein . Zudem weist das Verbindungsplättchen 1 eine Verbindungsleitung 25 vom der dritten Signalpfad 23 zu einem unteren Kontaktpunkt 9 auf . Somit ist hier eine Umverdrahtungsstruktur ausgebildet .
Das Verbindungsplättchen 1 kann somit in kompakter Form eine Vielzahl von unterschiedlichen Funktionen bereit stellen . Es können je nach Störsignal auch maßgeschneiderte ESD- Schutzstrukturen mit Tiefpassfilter integriert werden .
Figur 7 zeigt ein Diagramm der Dämpfung D eines Signals aufgetragen über der Signalfrequenz , insbesondere die Einfügedämpfung 26 ( insertion loss) und Rückflussdämpfung 27 ( return loss) .
Ein derartiges Dämpfungsverhalten kann durch eine in ein Verbindungsplättchen 1 integrierte Kondensator-Struktur mit Tiefpassfilterfunktion erhalten werden . Beispielsweise dient die gezeigte Filtercharakteristik zur Filterung der Bluetooth Frequenzbänder . Bei der Resonanz frequenz von ca . 2 , 4 GHz wird durch die Kondensator-Struktur eine Einfügedämpfung von annähern 45 dB erzielt .
Figur 8 zeigt eine Aufsicht auf ein Verbindungsplättchen 1 mit applikationsspezifischer Belegung von Kontaktpunkten 8 .
Die Kontaktpunkte 8 und die damit verbundenen Signalpfade durch das Verbindungsplättchen 1 sind individuell an die Anforderungen eines Moduls angepasst . Das Verbindungs- plättchen 1 weist einen hohen Integrationsgrad unterschiedlicher Funktionen auf . Erste Kontaktpunkte 28 sind beispielsweise als I/O-Pins mit niedriger Kapazität und niedriger Induktivität für schnelle Datenleitungen ausgebildet . Ein derartiger Signalpfad wird beispielsweise durch den in Figur 6 gezeigten ersten Signalpfad 19 gebildet , der als reine Durchkontaktierung mit großem Leitungsquerschnitt ausgebildet ist .
Zweite Kontaktpunkte 29 sind beispielsweise als I/O-Pins mit integriertem ESD-Schutz einer ersten Spezifikation ausgebildet . Insbesondere ist eine Durchbruchspannung auf einen ersten Wert und eine Kapazität auf einen ersten Wert festgelegt . Ein derartiger Signalpfad wird beispielsweise durch den in Figur 6 gezeigten dritten Signalpfad 23 mit integrierter ESD-Schutzstruktur 24 gebildet .
Dritte Kontaktpunkte 30 sind beispielsweise als I/O-Pins mit integriertem ESD-Schutz einer zweiten Spezifikation ausgebildet . Insbesondere ist eine Durchbruchspannung auf einen zweiten Wert und eine Kapazität auf einen zweiten Wert festgelegt . Ein derartiger Signalpfad wird beispielsweise durch den in Figur 5 gezeigten dritten Signalpfad 23 mit der integrierten Struktur 24 gebildet , wobei hier Abstände zwischen Elektrodenfläche und Masse-Elektrodenflächenn und/oder die Größe der überlappenden Elektrodenflächen und Masse-Elektrodenflächen anders gewählt sind als bei den zweiten Kontaktpunkten 29 . Beispielsweise kann die Struktur wie die ESD-Schutzstruktur 22 im zweiten Signalpfad 20 aus Figur 6 ausgebildet sein . Aufgrund der kleineren Überlappungsfläche und des größeren Abstands wird eine höhere Durchbruchspannung als bei der integrierten Struktur 24 im erreicht . Somit sind die dritten Kontaktpunkte 30 beispielsweise lediglich für einen ESD-Schutz , jedoch nicht für einen Überspannungsschutz ausgebildet . Vierte Kontaktpunkte 31 sind beispielsweise als I/O-Pins mit definierter Kapazität für eine EMI-Filterfunktion ausgebildet . Beispielsweise wird eine derartige EMI- Filterfunktion durch den Signalpfad 20 aus Figur 6 gebildet .
Zudem weist die Struktur drei Masse-Kontakte 15 und zwei weitere Masse-Kontakte 32 auf . Die Masse-Kontakte 15 , 32 können beispielsweise mit Masse-Elektrodenflächen verbunden sein, die mit Elektrodenflächen überlappen, um einen ESD- Schutz und/oder eine Kapazität bereitzustellen .
Bezugszeichenliste
1 Verbindungsplättchens
2 erste Leiterplatte
3 zweite Leiterplatte
4 Bauelement
5 Komponente
6 dielektrische Schicht
7 Elektrodenstruktur
8 erster Kontaktpunkt
9 zweiter Kontaktpunkt
10 Durchkontaktierung
11 Verbindungsbahn
12 Elektrodenfläche
13 Masse-Elektrodenfläche
14 Masse-Elektrodenfläche
15 Masse-Kontakt
16 obere Schicht
17 mittlere Schicht
18 untere Schicht
19 erster Signalpfad
20 zweiter Signalpfad
21 integrierte Struktur
22 integrierte Struktur
23 dritter Signalpfad
24 integrierte Struktur
25 Verbindungsleitung
26 Einfügedämpfung
27 Rückflussdämpfung
28 erster Kontaktpunkt
29 zweiter Kontaktpunkt
30 dritter Kontaktpunkt
31 vierter Kontaktpunkt 32 weiterer Masse-Kontakt

Claims

Patentansprüche
1. Verbindungsplättchen zur elektrischen Verbindung von Leiterplatten (2, 3) , aufweisend eine Vielzahl dielektrischer Schichten (6) und Elektrodenstrukturen (7) , aufweisend eine Vielzahl lötbarer erster Kontaktpunkte (8) an einer Oberseite und eine Vielzahl lötbarer zweiter Kontaktpunkte (9) an einer Unterseite, wobei in Signalpfaden (19, 20, 23) zwischen ersten Kontaktpunkten (8) und zweiten Kontaktpunkten (9) jeweils eine Elektrodenstruktur (7) ausgebildet ist, wobei wenigstens zwei Signalpfade (19, 20, 23) voneinander unterschiedliche Elektrodenstrukturen (7) aufweisen.
2. Verbindungsplättchen gemäß Anspruch 1, wobei die Elektrodenstruktur (7) ein oder mehrere integrierte Strukturen (21, 22, 24) aus der Menge aus ESD-Schutzstruktur, Filterstruktur, Kondensatorstruktur, Durchkontaktierungsstruktur und Umverdrahtung aufweist.
3. Verbindungsplättchen gemäß einem der Ansprüche 1 oder 2, wobei in zwei der Signalpfade (19, 20, 23) durch die Elektrodenstrukturen (7) jeweils eine ESD-Schutzstruktur bereitgestellt wird, wobei sich die ESD-Schutzstrukturen in ihrer Kapazität und/oder ihrer Durchbruchspannung unterscheiden .
4. Verbindungsplättchen nach einem der Ansprüche 1 bis 3, wobei in einem ersten Signalpfad (19) eine reine Durchkontaktierung oder eine Durchkontaktierung aufweisend lediglich eine Umverdrahtung ausgebildet ist.
5. Verbindungsplättchen nach Anspruch 4, wobei in einem zweiten Signalpfad (20) eine Kombination aus ESD-Schutzstruktur und EMI-Filterstruktur und in einem dritten Signalpfad (23) eine ESD-Schutzstruktur angeordnet ist .
6. Verbindungsplättchen nach einem der vorhergehenden Ansprüche, bei dem die dielektrischen Schichten (6) keramische Schichten sind.
7. Verbindungsplättchen nach Anspruch 6, bei dem die keramischen Schichten eine Varistorkeramik aufweisen .
8. Verbindungsplättchen nach Anspruch 7, bei dem die Varistorkeramik aus ZnO-Pr gebildet ist .
9. Verbindungsplättchen nach einem der vorhergehenden Ansprüche, aufweisend ein oder mehrere Masse-Kontakte (15, 32) , die zur Verbindung mit einem Massepotential ausgebildet sind.
10. Verbindungsplättchen nach Anspruch 9, bei dem die Masse-Kontakte (15, 32) mit wenigstens einer Masse-Elektrodenfläche (13, 14) elektrisch verbunden sind.
11. Verbindungsplättchen nach Anspruch 10, bei dem wenigstens eine Masse-Elektrodenfläche (13, 14) streifenförmig am lateralen Rand des Verbindungsplättchens (1) angeordnet ist.
12. Verbindungsplättchen nach einem der Ansprüche 7 oder 8, bei dem wenigstens eine Masse-Elektrodenfläche (13, 14) sich über eine Querschnittsfläche des Verbindungsplättchens (1) erstreckt .
13. Verbindungsplättchen nach Anspruch 12, bei dem wenigstens eine Elektrodenstruktur (7) eine Durchkontaktierung (10) aufweist, die durch die Masse- Elektrodenfläche (13, 14) hindurchführt, wobei die Masse- Elektrodenfläche (13, 14) wenigstens eine Aussparung zur Isolation von der Durchkontaktierung (10) aufweist.
14. Verbindungsplättchen nach Anspruch 13, bei dem die Aussparung als Isolationsring ausgebildet ist.
15. Verbindungsplättchen nach einem der Ansprüche 13 oder 14, bei dem die Masse-Elektrodenfläche umlaufend von einem lateralen Rand des Verbindungsplättchens beabstandet ist.
16. Verbindungsplättchen nach einem der Ansprüche 10 bis 15, aufweisend eine als ESD-Schutzstruktur ausgebildete integrierte Struktur (22, 24) , die einen Bereich der Masse- Elektrodenfläche (13, 14) und eine dazu vertikal überlappende Elektrodenfläche (12) aufweist.
17. Verbindungsplättchen nach einem der Ansprüche 10 bis 16, aufweisend mehrere Masse-Elektrodenflächen (13, 14) , die auf unterschiedlichen Höhen angeordnet sind.
18. Anordnung aufweisend zwei Leiterplatten (2, 3) und ein Verbindungsplättchen (1) nach einem der vorhergehenden Ansprüche, wobei das Verbindungsplättchen (1) die Leiterplatten (2, 3) elektrisch verbindet.
19. Anordnung nach Anspruch 18, wobei eine erste Leiterplatte (2) als zentrale Steuereinheit und eine zweite Leiterplatte (3) als flexible Leiterplatte ausgebildet ist.
20. Verfahren zur Herstellung eines Verbindungsplättchens (1) , aufweisend die Schritte:
A) Bereit stellen zweier über eine Vielzahl von Signalpfaden (19, 20, 23) miteinander elektrisch zu verbindender Leiterplatten (2, 3) ,
B) Bestimmen für jeden Signalpfad (19, 20, 23) eine gewünschte Funktionalität der Signalweiterleitung und/oder Signalbearbeitung,
C) Herstellen eines Körpers aufweisend eine Vielzahl dielektrischer Schichten (6) und Elektrodenstrukturen und aufweisend eine Vielzahl lötbarer erster Kontaktpunkte (8) an einer Oberseite und eine Vielzahl lötbarer zweiter Kontaktpunkte (9) an einer Unterseite, wobei die Elektrodenstrukturen (7) in jedem Signalpfad (19, 20, 23) zwischen einem der ersten Kontaktpunkte (8) und einem der zweiten Kontaktpunkte (9) die gewünschte Funktionalität bereit stellen .
21. Verwendung eines Verbindungsplättchens (1) nach einem der Ansprüche 1 bis 17 zur Verbindung zweier Leiterplatten (2,
PCT/EP2021/086303 2020-12-17 2021-12-16 Verbindungsplättchen zur elektrischen verbindung von leiterplatten und verfahren zur herstellung eines verbindungsplättchens WO2022129408A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020133988 2020-12-17
DE102020133988.7 2020-12-17

Publications (1)

Publication Number Publication Date
WO2022129408A1 true WO2022129408A1 (de) 2022-06-23

Family

ID=79317157

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/086303 WO2022129408A1 (de) 2020-12-17 2021-12-16 Verbindungsplättchen zur elektrischen verbindung von leiterplatten und verfahren zur herstellung eines verbindungsplättchens

Country Status (1)

Country Link
WO (1) WO2022129408A1 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530288A (en) * 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US20040178508A1 (en) * 2003-03-11 2004-09-16 Fujitsu Limited Stacked semiconductor device
JP2005056961A (ja) 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
WO2010089276A1 (de) * 2009-02-03 2010-08-12 Epcos Ag Varistorkeramik, vielschichtbauelement umfassend die varistorkeramik, herstellungsverfahren für die varistorkeramik
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US20170358552A1 (en) 2011-10-03 2017-12-14 International Business Machines Corporation Silicon Interposer Sandwich Structure for ESD, EMC, and EMC Shielding and Protection
WO2018139045A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 回路モジュール及びインターポーザ
WO2020161027A1 (en) 2019-02-05 2020-08-13 Pragmatic Printing Ltd. Flexible interposer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530288A (en) * 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US20040178508A1 (en) * 2003-03-11 2004-09-16 Fujitsu Limited Stacked semiconductor device
JP2005056961A (ja) 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
WO2010089276A1 (de) * 2009-02-03 2010-08-12 Epcos Ag Varistorkeramik, vielschichtbauelement umfassend die varistorkeramik, herstellungsverfahren für die varistorkeramik
US20170358552A1 (en) 2011-10-03 2017-12-14 International Business Machines Corporation Silicon Interposer Sandwich Structure for ESD, EMC, and EMC Shielding and Protection
WO2018139045A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 回路モジュール及びインターポーザ
US20190341168A1 (en) 2017-01-27 2019-11-07 Murata Manufacturing Co., Ltd. Circuit module and interposer
WO2020161027A1 (en) 2019-02-05 2020-08-13 Pragmatic Printing Ltd. Flexible interposer

Similar Documents

Publication Publication Date Title
EP2201585B1 (de) Elektrisches vielschichtbauelement
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE102008002507B4 (de) Leiterplatte mit elektromagnetischer Bandabstandstruktur
DE10250538A1 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE112011101471T5 (de) Leiterplatte mit durch leitfähige Durchkontaktierungen verbundenen Schichten
EP1120831A2 (de) Elektrisches Bauteil mit einer Abschirmeinrichtung
DE102006057332A1 (de) Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip und ein Verfahren zur Herstellung derselben
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE102005022142A1 (de) Elektrisches Durchführungsbauelement und Verfahren zu dessen Herstellung
DE112005000559T5 (de) Vorrichtung zur Maximierung der Kapazität pro Flächeneinheit bei gleichzeitiger Minimierung der Signalverzögerung in Leiterplatten
DE102015101566A1 (de) Mems-vorrichtung mit konstanter kapazität
DE102006043032A1 (de) Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche
DE102019109200B4 (de) Halbleitervorrichtungen mit nicht-galvanischer verbindung
DE3937183A1 (de) Verfahren zu stoerstrahlungsdaempfung an leiterplatten
WO2022129408A1 (de) Verbindungsplättchen zur elektrischen verbindung von leiterplatten und verfahren zur herstellung eines verbindungsplättchens
DE102019128915A1 (de) Verbund-durchkontaktierungs-hf-übergangsstruktur in einer mehrschichtigen hochdichten verschaltung
DE102020133161A1 (de) Drosselmodul und Verfahren zur Herstellung eines Drosselmoduls
DE102007046728B4 (de) Elektrisches Bauelement
DE60037961T2 (de) Verfahren und Struktur zur Reduzierung des Leistungsrauschens
DE2753236C2 (de) Einbaurahmen für eine gehäuselose integrierte Halbleiterschaltungsanordnung
DE60038066T2 (de) Keramischer Vielschichtkondensator für dreidimensionale Montage
EP3236530A1 (de) Substrat-integrierter holleiter-filter
DE102004047753A1 (de) Verbesserte Chip-Kontaktierungsanordnung für Chip-Träger für Flip-Chip-Anwendungen
DE102008051531B4 (de) Elektrisches System mit einer Vorrichtung zur Unterdrückung der Ausbreitung einer elektromagnetischen Störung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21840541

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21840541

Country of ref document: EP

Kind code of ref document: A1