WO2018139045A1 - 回路モジュール及びインターポーザ - Google Patents

回路モジュール及びインターポーザ Download PDF

Info

Publication number
WO2018139045A1
WO2018139045A1 PCT/JP2017/042931 JP2017042931W WO2018139045A1 WO 2018139045 A1 WO2018139045 A1 WO 2018139045A1 JP 2017042931 W JP2017042931 W JP 2017042931W WO 2018139045 A1 WO2018139045 A1 WO 2018139045A1
Authority
WO
WIPO (PCT)
Prior art keywords
interposer
circuit board
terminal
conductor
element body
Prior art date
Application number
PCT/JP2017/042931
Other languages
English (en)
French (fr)
Inventor
啓人 米森
浩和 矢▲崎▼
貴紀 土屋
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2018564131A priority Critical patent/JP6784298B2/ja
Priority to CN201790001574.8U priority patent/CN211184422U/zh
Publication of WO2018139045A1 publication Critical patent/WO2018139045A1/ja
Priority to US16/513,839 priority patent/US11450451B2/en
Priority to US17/881,703 priority patent/US11640860B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00—Insulated conductors or cables characterised by their form
    • H01B7/08—Flat or ribbon cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/62—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00—Insulated conductors or cables characterised by their form
    • H01B7/08—Flat or ribbon cables
    • H01B7/0838—Parallel wires, sandwiched between two insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component

Definitions

  • the present invention relates to a circuit module including an interposer used for connection between a circuit board and an external element, and an interposer.
  • an electronic device described in Patent Document 1 As an invention related to a conventional electronic device, for example, an electronic device described in Patent Document 1 is known.
  • the electronic device described in Patent Document 1 includes two mounting circuit boards, a flat cable, two male connectors, and two female connectors. Each of the two male connectors is mounted on two mounting circuit boards. Each of the two female connectors is mounted on both ends of a flat cable that is an example of an external element. Then, by connecting the two male connectors and the two female connectors, respectively, the two mounted circuit boards are electrically connected by the flat cable.
  • the male connector and the female connector have a structure in which a ground terminal and a signal terminal are molded with resin. Therefore, the male connector and the female connector are manufactured through a step of forming a ground terminal and a signal terminal by bending a metal plate, and a step of integrating the ground terminal and the signal terminal with a resin mold. Such a bending process and a resin molding process require a complicated processing technique. Therefore, it is difficult to reduce the size of the male connector and the female connector.
  • a cable connecting / fixing method described in Patent Document 2 has been proposed.
  • a guide member is used instead of the male connector and the female connector.
  • the guide member is mounted on the printed wiring board by solder.
  • the cable is connected to the guide member by solder.
  • the guide member includes a linear conductor and a via-hole conductor that electrically connect the cable and the printed wiring board. Thereby, a cable and a printed wiring board are electrically connected via a guide member.
  • the guide member as described above has a laminated structure. Therefore, a guide member is produced through the printing process of the conductor layer to an insulator layer, and the lamination process of an insulator layer.
  • a printing process and a laminating process are suitable for producing a large amount of small parts as compared with a bending process and a resin molding process. Therefore, downsizing of the guide member is easier than downsizing of the male connector and the female connector.
  • an object of the present invention is to provide an interposer and a circuit module that can reduce the area of a region necessary for connecting a circuit board and an external element.
  • the circuit module according to the first aspect of the present invention is: A circuit board having a main surface; An interposer mounted on the main surface of the circuit board; With The interposer is With the body, A first interposer terminal provided on the element body and connected to a first external element; A second interposer terminal provided on the element body and connected to a second external element; A first wiring that is provided in and / or on the surface of the element body and electrically connects the first interposer terminal and the circuit board; and provided in and / or on the surface of the element body, And at least one of second wirings for electrically connecting the second interposer terminal and the circuit board; A bypass wiring provided inside and / or on the surface of the element body and electrically connecting the first interposer terminal and the second interposer terminal; including.
  • the interposer according to the second aspect of the present invention is An interposer used for a circuit module comprising a circuit board having a main surface, a first external element, and a second external element, With the body, A first interposer terminal connected to the first external element; A second interposer terminal connected to the second external element; A first wiring that is provided in and / or on the surface of the element body and electrically connects the first interposer terminal and the circuit board; and provided in and / or on the surface of the element body, And at least one of second wirings for electrically connecting the second interposer terminal and the circuit board; A bypass wiring provided inside and / or on the surface of the element body and electrically connecting the first interposer terminal and the second interposer terminal; including.
  • the area required for connecting the circuit board and the external element can be reduced.
  • FIG. 1 is a perspective view of the electronic device 10.
  • FIG. 2 is an exploded perspective view of the flat cable 14a.
  • FIG. 3 is a perspective view showing the flat cables 14 a and 14 b and the interposer 16.
  • 4 is a cross-sectional view taken along the line AA of FIG. 5 is a cross-sectional view taken along the line BB in FIG.
  • FIG. 6 is a perspective view of an electronic device 510 according to a comparative example.
  • FIG. 7 is a cross-sectional view of the vicinity of the interposers 616a and 616b of the electronic device 610 according to the comparative example.
  • FIG. 8 is a cross-sectional view of an electronic device 10a including the interposer 16a.
  • FIG. 9 is a cross-sectional view of an electronic device 10b including the interposer 16b.
  • FIG. 10 is a cross-sectional view at the same position as the cross-sectional view of FIG.
  • FIG. 11 is a view of the electronic device 10c as viewed from above.
  • FIG. 12 is a cross-sectional view of an electronic device 10d including the interposer 16d.
  • FIG. 13 is a perspective view of an electronic device 10e including the interposer 16e.
  • FIG. 14 is a perspective view of an electronic device 10e including the interposer 16e.
  • 15 is a cross-sectional view taken along the line CC of FIG. 16 is a cross-sectional view taken along the line CC of FIG. FIG.
  • FIG. 17 is a perspective view of an electronic device 10f including the interposer 16f.
  • FIG. 18 is a perspective view of an electronic device 10f including the interposer 16f.
  • FIG. 19 is a cross-sectional view taken along the line DD of FIG. 20 is a cross-sectional view taken along line EE in FIG.
  • FIG. 21 is a perspective view of the interposer 16g.
  • FIG. 22 is a cross-sectional view of an electronic device 10g including the interposer 16g.
  • FIG. 23 is a perspective view showing the interposer 16h.
  • 24 is a cross-sectional view taken along line GG in FIG.
  • FIG. 25 is a perspective view showing the interposer 16i.
  • FIG. 26 is a perspective view showing the interposer 16j.
  • FIG. 27 is a perspective view showing the interposer 16k.
  • FIG. 28 is a perspective view showing the interposer 16l.
  • FIG. 29 is a view of the interposer 16 as viewed from above.
  • FIG. 30 is a view of the guide members 518a and 518b as viewed from above.
  • FIG. 1 is a perspective view of the electronic device 10.
  • a part of the internal structure of the electronic device 10 is shown, and a housing, a battery, and the like are omitted.
  • FIG. 2 is an exploded perspective view of the flat cable 14a.
  • the circuit board 12a has a rectangular plate shape.
  • a direction orthogonal to the circuit board 12a is defined as a vertical direction.
  • the direction in which the long side of the circuit board 12a extends when the circuit board 12a is viewed from above is defined as the left-right direction.
  • the direction in which the short side of the circuit board 12a extends is defined as the front-rear direction.
  • the up-down direction, the left-right direction, and the front-rear direction are examples. Therefore, the up-down direction, the left-right direction, and the front-rear direction when using the electronic device 10 may be different from the up-down direction, the left-right direction, and the front-rear direction in FIG.
  • the electronic device 10 is, for example, a wireless communication device such as a smartphone.
  • the electronic device 10 includes a circuit module 11 as shown in FIG.
  • the electronic device 10 includes a housing, a battery, and the like (not shown) in addition to the circuit module 11.
  • the circuit module 11 includes circuit boards 12a to 12c, flat cables 14a and 14b, interposers 16, 18a and 18b, a plurality of electronic components 20a, a plurality of electronic components 20b and a plurality of electronic components 20c.
  • the circuit boards 12a to 12c are printed wiring boards having circuits formed inside and on the surface.
  • the circuit boards 12a to 12c have a rectangular plate shape when viewed from above. Accordingly, the circuit boards 12a to 12c have an upper surface (an example of a main surface) and a lower surface.
  • the circuit boards 12b, 12a, and 12c are arranged in a line from the left to the right in this order.
  • a plurality of electronic components 20a (an example of a first electronic component) is mounted on the upper surface of the circuit board 12a.
  • the plurality of electronic components 20b are mounted on the upper surface of the circuit board 12b.
  • the plurality of electronic components 20c are mounted on the upper surface of the circuit board 12c.
  • the plurality of electronic components 20a to 20c are active devices such as semiconductor integrated circuits and passive devices such as chip components.
  • FIG. 1 only representative electronic components 20a to 20c among the plurality of electronic components 20a to 20c are denoted by reference numerals.
  • the flat cables 14a and 14b are flexible as shown in FIG.
  • a high-frequency signal line having The flat cables 14a and 14b have a linear plate shape extending left and right. Below, the structure of the flat cable 14a is demonstrated, referring FIG.
  • the flat cable 14a includes a dielectric body 30, signal lines 34a to 34d, ground conductors 36 and 38 (an example of a first ground conductor), and cable terminals 40a to 40d and 42 (first cable terminals). And via-hole conductors v1 to v8.
  • the dielectric body 30 extends to the left and right when viewed from above.
  • the dielectric body 30 is a laminated body in which dielectric sheets 32a to 32e are laminated in this order from the top to the bottom.
  • the dielectric body 30 has flexibility.
  • the dielectric sheets 32a to 32e extend left and right when viewed from above and have the same shape as the dielectric body 30.
  • the dielectric sheets 32a to 32e are made of a flexible thermoplastic resin such as polyimide or liquid crystal polymer.
  • the dielectric sheets 32a to 32e are integrated by thermocompression bonding.
  • the signal lines 34a to 34d are provided on the upper surface of the dielectric sheet 32c as shown in FIG.
  • the signal lines 34a to 34d are linear conductor layers extending left and right.
  • the signal lines 34a to 34d are arranged at equal intervals in this order from the rear to the front.
  • the ground conductor 36 is provided on the upper surface of the dielectric sheet 32b as shown in FIG.
  • the ground conductor 36 is a solid conductor layer that covers substantially the entire surface of the dielectric sheet 32b.
  • the ground conductor 36 overlaps the signal lines 34a to 34d when viewed from above.
  • a rectangular opening Op ⁇ b> 1 is provided at the right end of the ground conductor 36.
  • a conductor layer is not provided in the opening Op1.
  • the ground conductor 36 may be provided with a plurality of openings that overlap with the signal lines 34a to 34d and are arranged on the left and right.
  • the ground conductor 38 is provided on the upper surface of the dielectric sheet 32d as shown in FIG.
  • the ground conductor 38 is a solid conductor layer that covers substantially the entire surface of the dielectric sheet 32d.
  • the ground conductor 38 overlaps the signal lines 34a to 34d when viewed from above.
  • a rectangular opening Op ⁇ b> 2 is provided at the right end of the ground conductor 38.
  • a conductor layer is not provided in the opening Op2. As a result, the right ends of the signal lines 34a to 34d overlap the opening Op2, and thus do not overlap the ground conductor 38.
  • the signal lines 34a to 34d are sandwiched between the upper and lower sides by the ground conductors 36 and 38. As a result, the signal lines 34a to 34d and the ground conductors 36 and 38 form a stripline structure.
  • the cable terminals 40a to 40d are provided on the lower surface of the dielectric sheet 32e as shown in FIG.
  • the cable terminals 40a to 40d are rectangular conductor layers.
  • the cable terminals 40a to 40d are arranged in this order from the rear to the front.
  • the cable terminals 40a to 40d respectively overlap with the right ends of the signal lines 34a to 34d when viewed from above.
  • the cable terminal 42 is provided on the lower surface of the dielectric sheet 32e as shown in FIG.
  • the cable terminal 42 is a conductor layer having a rectangular frame shape.
  • the cable terminal 42 surrounds the cable terminals 40a to 40d when viewed from above.
  • Via-hole conductors v1 to v4 are conductors that vertically penetrate the dielectric sheets 32c to 32e.
  • the via-hole conductor v1 connects the right end of the signal line 34a and the cable terminal 40a.
  • the via-hole conductor v2 connects the right end of the signal line 34b and the cable terminal 40b.
  • the via-hole conductor v3 connects the right end of the signal line 34c and the cable terminal 40c.
  • the via-hole conductor v4 connects the right end of the signal line 34d and the cable terminal 40d.
  • the cable terminals 40a to 40d function as input / output terminals for inputting and outputting high-frequency signals.
  • Via-hole conductors v5 to v8 are conductors that vertically penetrate the dielectric sheets 32b to 32e.
  • the via-hole conductors v5 to v8 connect the ground conductors 36 and 38 and the cable terminal 42. Thereby, the cable terminal 42 functions as a ground terminal connected to the ground potential.
  • the signal lines 34a to 34d, the ground conductors 36 and 38, and the via hole conductors v1 to v8 are made of a metal material having a small specific resistance mainly composed of Ag, Cu, or Al.
  • the cable terminals 40a to 40d and 42 are manufactured by performing Ni plating and Sn plating on the ground of a metal material mainly composed of Ag, Cu or Al. However, instead of performing Ni plating and Sn plating, Ni plating and Au plating, Ni plating and Cu plating, or Ni plating and Ag plating may be performed.
  • the structure of the left end of the flat cable 14a is the same as the structure of the right end of the flat cable 14a, description thereof is omitted.
  • the structure of the flat cable 14b is the same as the structure of the flat cable 14a, description thereof is omitted.
  • FIG. 3 is a perspective view showing the flat cables 14 a and 14 b and the interposer 16.
  • 4 is a cross-sectional view taken along the line AA of FIG.
  • FIG. 5 is a cross-sectional view taken along the line BB in FIG.
  • the interposer 16 includes an element body 60, interposer terminals 64a to 64d, 66, 68a to 68d, 70, 74a, 74b, 76a to 76n, and wirings R11 to R14, R21 to R24, RB. Is provided.
  • interposer terminals 74a, 74b, and 76a to 76n interposer terminals are provided on the lower surface of the element body 60.
  • the reference numerals of the interposer terminals other than the interposer terminals 74a, 74b, 76a to 76n are omitted.
  • the element body 60 has a rectangular parallelepiped shape. Therefore, the element body 60 has an upper surface (an example of a top surface), a lower surface, and side surfaces. The top and bottom surfaces are substantially parallel to each other.
  • the lower surface of the element body 60 is a mounting surface that faces the upper surface of the circuit board 12a when the interposer 16 is mounted on the circuit board 12a.
  • the side surface includes a front surface, a rear surface, a left surface, and a right surface, and connects the upper surface and the lower surface.
  • the element body 60 is a laminated body in which ceramic layers 62a to 62e are laminated in this order from the top to the bottom.
  • the ceramic layers 62a to 62e are layers having a rectangular shape when viewed from above.
  • the ceramic layers 62a to 62e are made of, for example, LTCC (low temperature co-fired ceramics). However, the material of the ceramic layers 62a to 62e is not limited to LTCC.
  • the interposer terminals 64a to 64d are provided on the upper surface of the ceramic layer 62a (the upper surface of the element body 60), and in the left half region of the upper surface of the ceramic layer 62a. To position.
  • the interposer terminals 64a to 64d are rectangular conductor layers.
  • the interposer terminals 64a to 64d are arranged in this order from the rear to the front.
  • the interposer terminal 66 (an example of a first interposer terminal) is provided on the upper surface of the ceramic layer 62a (the upper surface of the element body 60) as shown in FIG.
  • the interposer terminal 66 is a conductor layer having a rectangular frame shape.
  • the interposer terminal 66 surrounds the periphery of the interposer terminals 64a to 64d when viewed from above. Accordingly, the interposer terminals 64a to 64d and 66 have the same structure as the cable terminals 40a to 40d and 42.
  • the interposer terminals 68a to 68d are provided on the upper surface of the ceramic layer 62a (the upper surface of the element body 60), and in the right half region of the upper surface of the ceramic layer 62a. To position.
  • the interposer terminals 68a to 68d are rectangular conductor layers.
  • the interposer terminals 68a to 68d are arranged in this order from the rear to the front.
  • Interposer terminal 70 (an example of a second interposer terminal) is provided on the upper surface of ceramic layer 62a (the upper surface of element body 60), as shown in FIG.
  • the interposer terminal 70 is a conductor layer having a rectangular frame shape.
  • the interposer terminal 70 surrounds the periphery of the interposer terminals 68a to 68d when viewed from above. Accordingly, the interposer terminals 68a to 68d and 70 have the same structure as the cable terminals 50a to 50d and 52 (an example of the second cable terminal).
  • 21 square interposer terminals and six rectangular interposer terminals are provided on the lower surface of ceramic layer 62e (the lower surface of element body 60).
  • the 21 square interposer terminals are arranged in a 3 ⁇ 7 matrix.
  • the interposer terminals 76a to 76g are interposer terminals arranged side by side in the rearmost row among the 21 square interposer terminals.
  • the interposer terminals 76a to 76g are arranged in this order from right to left.
  • the interposer terminals 76h to 76n are interposer terminals arranged side by side in the foremost row among the 21 square interposer terminals.
  • the interposer terminals 76h to 76n are arranged in this order from right to left.
  • the interposer terminal 74a is an interposer terminal provided in the vicinity of the right side of the ceramic layer 62e among the six rectangular interposer terminals.
  • the interposer terminal 74a extends back and forth along the right side of the ceramic layer 62e.
  • the interposer terminal 74b is an interposer terminal provided in the vicinity of the left side of the ceramic layer 62e among the six rectangular interposer terminals.
  • the interposer terminal 74b extends back and forth along the left side of the ceramic layer 62e.
  • the wiring R11 (an example of the first wiring) electrically connects the interposer terminal 64a and the interposer terminal 76g.
  • the wiring R11 is provided inside the element body 60 as shown in FIG.
  • the wiring R11 includes via-hole conductors v21 and v22 and a wiring conductor 78f.
  • the wiring conductor 78f is a conductor layer provided on the upper surface of the ceramic layer 62b.
  • the via-hole conductor v21 is a conductor that vertically penetrates the ceramic layer 62a.
  • the via-hole conductor v21 connects the interposer terminal 64a and the wiring conductor 78f.
  • the via-hole conductor v22 is a conductor that vertically penetrates the ceramic layers 62b to 62e.
  • the via-hole conductor v22 connects the wiring conductor 78f and the interposer terminal 76g.
  • the wiring R12 (an example of the first wiring) electrically connects the interposer terminal 66 and the interposer terminal 74b.
  • the wiring R12 is provided inside the element body 60 as shown in FIG.
  • the wiring R12 includes via-hole conductors v23 and v24 and a wiring conductor 78g.
  • the wiring conductor 78g is a conductor layer provided on the upper surface of the ceramic layer 62c.
  • the via-hole conductor v23 is a conductor that vertically penetrates the ceramic layers 62a and 62b.
  • the via-hole conductor v23 connects the interposer terminal 66 and the wiring conductor 78g.
  • the via-hole conductor v24 is a conductor that vertically penetrates the ceramic layers 62c to 62e.
  • the via-hole conductor v24 connects the wiring conductor 78g and the interposer terminal 74b.
  • the wiring R13 (an example of the first wiring) electrically connects the interposer terminal 66 and the interposer terminal 76d.
  • the wiring R13 is provided inside the element body 60 as shown in FIG.
  • the wiring R13 includes via-hole conductors v18 to v20 and wiring conductors 78d and 78e.
  • the wiring conductor 78d is a conductor layer provided on the upper surface of the ceramic layer 62b.
  • the wiring conductor 78e is a conductor layer provided on the upper surface of the ceramic layer 62c.
  • the via-hole conductor v18 is a conductor that vertically penetrates the ceramic layer 62a.
  • the via-hole conductor v18 connects the interposer terminal 66 and the wiring conductor 78d.
  • the via-hole conductor v19 is a conductor that vertically penetrates the ceramic layer 62b.
  • the via-hole conductor v19 connects the wiring conductor 78d and the wiring conductor 78e.
  • the via-hole conductor v20 is a conductor that vertically penetrates the ceramic layers 62c to 62e.
  • the via-hole conductor v20 connects the wiring conductor 78e and the interposer terminal 76d.
  • the wiring R14 (an example of the first wiring) electrically connects the interposer terminal 66 and the interposer terminal 74b.
  • the wiring R14 is provided inside the element body 60, as shown in FIG.
  • the wiring R14 includes via-hole conductors v29 and v30 and a wiring conductor 78j.
  • the wiring conductor 78j is a conductor layer provided on the upper surface of the ceramic layer 62c.
  • the via-hole conductor v29 is a conductor that vertically penetrates the ceramic layers 62a and 62b.
  • the via-hole conductor v29 connects the interposer terminal 66 and the wiring conductor 78j.
  • the via-hole conductor v30 is a conductor that vertically penetrates the ceramic layers 62c to 62e.
  • the via-hole conductor v30 connects the wiring conductor 78j and the interposer terminal 74b.
  • the wiring R21 (an example of the second wiring) electrically connects the interposer terminal 68a and the interposer terminals 76a and 76b.
  • the wiring R21 is provided inside the element body 60 as shown in FIG.
  • the wiring R21 includes via-hole conductors v13 to v15 and a wiring conductor 78b.
  • the wiring conductor 78b is a conductor layer provided on the upper surface of the ceramic layer 62c.
  • the via-hole conductor v13 is a conductor that vertically penetrates the ceramic layers 62a and 62b.
  • the via-hole conductor v13 connects the interposer terminal 68a and the wiring conductor 78b.
  • the via-hole conductors v14 and v15 are conductors that vertically penetrate the ceramic layers 62c to 62e.
  • the via-hole conductor v14 connects the wiring conductor 78a and the interposer terminal 76a.
  • the via-hole conductor v15 connects the wiring conductor 78b and the interposer terminal 76b.
  • the wiring R22 (an example of the second wiring) electrically connects the interposer terminal 70 and the interposer terminal 76c.
  • the wiring R22 is provided inside the element body 60, as shown in FIG.
  • the wiring R22 includes via-hole conductors v16 and v17 and a wiring conductor 78c.
  • the wiring conductor 78c is a conductor layer provided on the upper surface of the ceramic layer 62b.
  • the via-hole conductor v16 is a conductor that vertically penetrates the ceramic layer 62a.
  • the via-hole conductor v16 connects the interposer terminal 70 and the wiring conductor 78c.
  • the via-hole conductor v17 is a conductor that vertically penetrates the ceramic layers 62b to 62e.
  • the via-hole conductor v17 connects the wiring conductor 78c and the interposer terminal 76b.
  • the wiring R23 (an example of the second wiring) electrically connects the interposer terminal 70 and the interposer terminal 74a.
  • the wiring R23 is provided inside the element body 60 as shown in FIG.
  • the wiring R23 includes via-hole conductors v11 and v12 and a wiring conductor 78a.
  • the wiring conductor 78a is a conductor layer provided on the upper surface of the ceramic layer 62c.
  • the via-hole conductor v11 is a conductor that vertically penetrates the ceramic layers 62a and 62b.
  • the via-hole conductor v11 connects the interposer terminal 70 and the wiring conductor 78a.
  • the via-hole conductor v12 is a conductor that vertically penetrates the ceramic layers 62c to 62e.
  • the via-hole conductor v12 connects the wiring conductor 78a and the interposer terminal 74a.
  • the wiring R24 (an example of the second wiring) electrically connects the interposer terminal 70 and the interposer terminal 74a.
  • the wiring R24 is provided inside the element body 60, as shown in FIG.
  • the wiring R24 includes via-hole conductors v25 and v26 and a wiring conductor 78h.
  • the wiring conductor 78h is a conductor layer provided on the upper surface of the ceramic layer 62c.
  • the via-hole conductor v25 is a conductor that vertically penetrates the ceramic layers 62a and 62b.
  • the via-hole conductor v25 connects the interposer terminal 70 and the wiring conductor 78h.
  • the via-hole conductor v26 is a conductor that vertically penetrates the ceramic layers 62c to 62e.
  • the via-hole conductor v26 connects the wiring conductor 78h and the interposer terminal 74a.
  • the bypass wiring RB electrically connects the interposer terminal 64d and the interposer terminal 68d. As shown in FIG. 5, the bypass wiring RB is provided inside the element body 60.
  • the bypass wiring RB of the present embodiment is provided nearer the upper surface than the lower surface of the element body 60.
  • the bypass wiring RB includes via-hole conductors v27 and v28 and a wiring conductor 78i.
  • the wiring conductor 78i is a conductor layer provided on the upper surface of the ceramic layer 62b.
  • the via-hole conductor v27 is a conductor that vertically penetrates the ceramic layer 62a.
  • the via-hole conductor v27 connects the interposer terminal 68d and the wiring conductor 78i.
  • the via-hole conductor v28 is a conductor that vertically penetrates the ceramic layer 62a.
  • the via-hole conductor v28 connects the interposer terminal 64d and the wiring conductor 78i.
  • the wiring conductors 78a to 78j and the via-hole conductors v11 to v30 are made of a metal material having a small specific resistance mainly composed of Ag, Cu, or the like.
  • the interposer terminals 64a to 64d, 66, 68a to 68d, 70, 74a, 74b, and 76a to 76n are manufactured by applying Ni plating and Sn plating on the ground of a metal material mainly composed of Ag, Cu or the like. Is done. However, instead of performing Ni plating and Sn plating, Ni plating and Au plating, Ni plating and Cu plating, or Ni plating and Ag plating may be performed.
  • the interposer 16 configured as described above is mounted on the upper surface of the circuit board 12a by solder. First, the internal structure of the circuit board 12a will be described with reference to FIGS.
  • the circuit board 12a includes a board body 90, circuit board terminals 92a, 92b, 94a to 94n, a ground conductor 96 (an example of a second ground conductor), and via-hole conductors v40 to v47.
  • the substrate body 90 is a multilayer substrate.
  • the ground conductor 96 is a conductor layer provided inside the substrate body 90.
  • the ground conductor 96 is kept at the ground potential.
  • the circuit board terminals 92a, 92b, 94a to 94n are provided on the upper surface of the circuit board 12a.
  • the circuit board terminals 92a, 92b, 94a to 94n correspond to the interposer terminals 74a, 74b, 76a to 76n, respectively.
  • the via-hole conductors v40 to v47 are provided inside the board body 90, and connect the circuit board terminals 92a, 94c, 94d, 92b, 92a, 94j, 94k, and 92b to the ground conductor 96.
  • circuit board 12a includes a circuit composed of a wiring conductor and a via hole conductor (not shown). The circuit is connected to circuit board terminals 94a, 94b, 94e to 94i, 94m, 94n.
  • Interposer terminals 74a, 74b, and 76a to 76n are connected to circuit board terminals 92a, 92b, and 94a to 94n via solder, respectively.
  • flat cables 14 a and 14 b are connected to the upper surface of the interposer 16.
  • the interposer terminals 64a to 64d and 66 are connected to the cable terminals 40a to 40d and 42 via solder (an example of a conductive adhesive member), respectively.
  • the interposer terminals 68a to 68d and 70 are connected to the cable terminals 50a to 50d and 52 through solder (an example of a conductive adhesive member), respectively.
  • the wirings R11 to R14 electrically connect the flat cable 14a and the circuit board 12a. More specifically, the wiring R11 connects the interposer terminal 64a and the interposer terminal 76g.
  • the interposer terminal 64a is connected to a cable terminal 40a that is electrically connected to the signal line 34a.
  • the interposer terminal 76g is connected to a circuit board terminal 94g connected to a circuit (not shown) of the circuit board 12a. Therefore, the wiring R11 electrically connects the signal line 34a of the flat cable 14a and the circuit (not shown) of the circuit board 12a.
  • the wirings R12, R13, R14 electrically connect the flat cable 14a and the circuit board 12a. More specifically, the wirings R12, R13, and R14 connect the interposer terminal 66 and the interposer terminals 76d and 74b, respectively.
  • the interposer terminal 66 is connected to the cable terminal 42 that is electrically connected to the ground conductors 36 and 38.
  • the interposer terminals 76d and 74b are connected to circuit board terminals 94d and 92b connected to the ground conductor 96, respectively. Therefore, the wirings R12, R13, and R14 electrically connect the ground conductors 36 and 38 of the flat cable 14a and the ground conductor 96 of the circuit board 12a.
  • interposer 16 may include wirings for electrically connecting the flat cable 14a and the circuit board 12a in addition to the wirings R11 to R14.
  • the wiring R21 electrically connects the flat cable 14b and the circuit board 12a. More specifically, the wiring R21 electrically connects a signal line (not shown) of the flat cable 14b and a circuit (not shown) of the circuit board 12a.
  • the wiring R21 connects the interposer terminal 68a and the interposer terminals 76a and 76b.
  • the interposer terminal 68a is connected to a cable terminal 50a that is electrically connected to the signal line of the flat cable 14b.
  • the interposer terminals 76a and 76b are connected to circuit board terminals 94a and 94b connected to the circuit of the circuit board 12a. Therefore, the wiring R21 electrically connects the signal line of the flat cable 14b and the circuit of the circuit board 12a.
  • the wirings R22, R23, R24 electrically connect the flat cable 14b and the circuit board 12a. More specifically, the wirings R22, R23, and R24 connect the interposer terminal 70 and the interposer terminals 76c and 74a, respectively.
  • the interposer terminal 70 is connected to a cable terminal 52 connected to a ground conductor (not shown) of the flat cable 14b.
  • the interposer terminals 76c and 74a are connected to circuit board terminals 94c and 92a connected to the ground conductor 96, respectively. Therefore, the wirings R22, R23, and R24 electrically connect the ground conductor of the flat cable 14b and the ground conductor 96 of the circuit board 12a.
  • interposer 16 may include wirings for electrically connecting the flat cable 14b and the circuit board 12a in addition to the wirings R21 to R24.
  • bypass wiring RB electrically connects the flat cable 14a and the flat cable 14b. More specifically, the bypass wiring RB connects the interposer terminal 64d and the interposer terminal 68d.
  • the interposer terminal 64d is connected to a cable terminal 40d connected to the signal line 34d of the flat cable 14a.
  • the interposer terminal 68d is connected to a cable terminal 50d connected to a signal line (not shown) of the flat cable 14b. Therefore, the bypass wiring RB electrically connects the signal line 34d of the flat cable 14a and the signal line of the flat cable 14b.
  • the interposer 18a electrically connects the flat cable 14a and the circuit board 12b.
  • the interposer 18b electrically connects the flat cable 14b and the circuit board 12c.
  • the circuit board 12a and the circuit board 12b are electrically connected via the flat cable 14a, the interposer 18a, and the wiring R11 to R14 of the interposer 16.
  • the circuit board 12a and the circuit board 12c are electrically connected via the flat cable 14b, the interposer 18b, and the wiring R21 to R24 of the interposer 16.
  • the circuit board 12b and the circuit board 12c are electrically connected via the flat cables 14a and 14b, the interposers 18a and 18b, and the bypass wiring RB of the interposer 16.
  • FIG. 6 is a perspective view of an electronic device 510 according to a comparative example.
  • the electronic device 510 includes a circuit module 511.
  • the circuit module 511 includes circuit boards 512a to 512c, flat cables 514a to 514c, and guide members 518a to 518f.
  • the circuit boards 512a to 512c have the same structure as the circuit boards 12a to 12c.
  • the guide members 518a to 518f have the same structure as the guide member described in Patent Document 1.
  • the guide members 518a and 518c are mounted on the upper surface of the circuit board 512a.
  • the guide members 518b and 518e are mounted on the upper surface of the circuit board 512b.
  • the guide members 518d and 518f are mounted on the upper surface of the circuit board 512c.
  • the right end of the flat cable 514a is connected to the guide member 518a.
  • the left end of the flat cable 514a is connected to the guide member 518b.
  • the circuit board 512a and the circuit board 512b are electrically connected through the flat cable 514a.
  • the left end of the flat cable 514b is connected to the guide member 518c.
  • the right end of the flat cable 514b is connected to the guide member 518d.
  • the circuit board 512a and the circuit board 512c are electrically connected through the flat cable 514b.
  • the left end of the flat cable 514c is connected to the guide member 518e.
  • the right end of the flat cable 514c is connected to the guide member 518f.
  • the circuit board 512b and the circuit board 512c are electrically connected through the flat cable 514c.
  • the six guide members 518a to 518f are required to connect the circuit boards 512a to 512c. Therefore, the circuit board 512a to 512c needs a mounting area for the six guide members 518a to 518f.
  • the interposer 16 includes a bypass wiring RB that electrically connects the flat cable 14a and the flat cable 14b.
  • the circuit board 12b and the circuit board 12c can be electrically connected without using a flat cable other than the flat cables 14a and 14b. That is, the circuit board 12b and the circuit board 12c are electrically connected via the flat cables 14a and 14b, the interposers 18a and 18b, and the bypass wiring RB of the interposer 16.
  • the circuit board 12a and the circuit board 12b are electrically connected via the flat cable 14a, the interposer 18a, and the wiring R11 to R14 of the interposer 16.
  • the circuit board 12a and the circuit board 12c are electrically connected via the flat cable 14b, the interposer 18b, and the wiring R21 to R24 of the interposer 16.
  • three interposers 16, 18a and 18b are sufficient to connect the circuit boards 12a to 12c.
  • the area required for connecting the circuit boards 12a to 12c and the flat cables 14a and 14b can be reduced.
  • the circuit boards 512a to 512c are connected to each other, so that three flat cables 514a to 514c are necessary.
  • the circuit module 11 and the electronic device 10 since the circuit boards 12a to 12c are connected to each other, only two flat cables 14a and 14b are required. Therefore, in the interposer 16 and the electronic device 10, the number of flat cables can be reduced.
  • FIG. 7 is a cross-sectional view of the vicinity of the interposers 616a and 616b of the electronic device 610 according to the comparative example.
  • a circuit board 612b (not shown; equivalent to the circuit board 12b) and a circuit board 612c (not shown; equivalent to the circuit board 12c) are a circuit board 612a and flat cables 614a and 614b. And are electrically connected via interposers 616a and 616b.
  • the two interposers 616a and 616b are separate components. Therefore, the bypass wiring RB passes through the interposer 616a, the circuit board 612a, and the interposer 616b. Therefore, the bypass wiring RB needs to extend from the upper surface to the lower surface in each of the interposers 616a and 616b. As a result, the bypass wiring RB becomes longer, and the insertion loss generated between the circuit board 612b and the circuit board 612c increases.
  • the bypass wiring RB is provided in the interposer 16 and is not provided in the circuit board 12a. Therefore, the bypass wiring RB in the interposer 16, the circuit module 11, and the electronic device 10 is shorter than the bypass wiring RB in the circuit module 611 and the electronic device 610. As a result, in the interposer 16, the circuit module 11, and the electronic device 10, the insertion loss generated between the circuit board 12b and the circuit board 12c is reduced as compared with the circuit module 611 and the electronic device 610.
  • the bypass wiring RB is provided not near the bottom surface of the element body 60 but near the top surface, so that the lengths of the via-hole conductors v27 and v28 become shorter. As a result, the length of the bypass wiring RB becomes shorter, and the insertion loss that occurs between the circuit board 12b and the circuit board 12c is further reduced.
  • FIG. 8 is a cross-sectional view of an electronic device 10a including the interposer 16a. 8 is a cross-sectional view at the same position as the cross-sectional view of FIG.
  • the interposer 16a is different from the interposer 16 in the structure of the bypass wiring RB.
  • the bypass wiring RB is provided on the surface of the element body 60. More specifically, in the interposer 16a, the bypass wiring RB includes the wiring conductor 78i and does not include the via-hole conductors v27 and v28.
  • the wiring conductor 78i is provided on the surface of the ceramic layer 62a.
  • the wiring conductor 78i connects the interposer terminal 64d and the interposer terminal 68d.
  • description is abbreviate
  • the interposer 16a the circuit module 11a and the electronic device 10a configured as described above, the circuit boards 12a to 12c and the flat cables 14a and 14b are connected for the same reason as the interposer 16, the circuit module 11 and the electronic device 10. Therefore, the area of a region necessary for the reduction can be reduced. Moreover, according to the interposer 16a, the circuit module 11a, and the electronic device 10a, the number of flat cables can be reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10.
  • the insertion loss generated between the circuit board 12b and the circuit board 12c can be further reduced.
  • the bypass wiring RB of the interposer 16a does not include the via-hole conductors v27 and v28. Therefore, the bypass wiring RB of the interposer 16a is shorter than the bypass wiring RB of the interposer 16 by the length of the via hole conductors v27 and v28. Therefore, in the interposer 16a, the circuit module 11a, and the electronic device 10a, it is possible to further reduce the insertion loss that occurs between the circuit board 12b and the circuit board 12c.
  • FIG. 9 is a cross-sectional view of an electronic device 10b including the interposer 16b. 9 is a cross-sectional view at the same position as the cross-sectional view of FIG.
  • the interposer 16b is different from the interposer 16 in the structure of the bypass wiring RB.
  • the bypass wiring RB is provided on the surface and inside of the element body 60. More specifically, in the interposer 16a, the bypass wiring RB includes an interposer terminal 77 and via-hole conductors v27 and v28.
  • the interposer terminal 77 is provided on the lower surface of the ceramic layer 62e.
  • the interposer terminal 77 is connected to the circuit board terminal 97 of the circuit board 12a via solder.
  • the interposer terminals 76h to 76n are not provided.
  • Via hole conductors v27 and v28 vertically penetrate the ceramic layers 62a to 62e.
  • the via-hole conductor v27 connects the interposer terminal 68d and the interposer terminal 77.
  • the via-hole conductor v28 connects the interposer terminal 64d and the interposer terminal 77.
  • description is abbreviate
  • the interposer 16b the circuit module 11b, and the electronic device 10b, it is possible to prevent an increase in insertion loss that occurs between the circuit board 12b and the circuit board 12c even though the bypass wiring RB is routed to the lower surface of the interposer 16b. Can do.
  • FIG. 10 is a cross-sectional view of an electronic device 10c including the interposer 16c.
  • FIG. 10 is a cross-sectional view at the same position as the cross-sectional view of FIG.
  • FIG. 11 is a view of the electronic device 10c as viewed from above.
  • the interposer 16 c is different from the interposer 16 in the shape of the element body 60. More specifically, at least a part of the upper surface S ⁇ b> 1 of the element body 60 protrudes from the lower surface S ⁇ b> 2 of the element body 60. In the present embodiment, the lower surface S2 is included in the upper surface S1. Hereinafter, a portion where the upper surface S1 protrudes from the lower surface S2 is referred to as a collar portion 200. The collar part 200 overlaps at least a part of the electronic component 20a when viewed from above. Since the other structure of the interposer 16c is the same as that of the interposer 16, the description thereof is omitted.
  • the interposer 16c the circuit module 11c and the electronic device 10c configured as described above, the circuit boards 12a to 12c and the flat cables 14a and 14b are connected for the same reason as the interposer 16, the circuit module 11 and the electronic device 10. Therefore, the area of a region necessary for the reduction can be reduced. Moreover, according to the interposer 16c, the circuit module 11c, and the electronic device 10c, the number of flat cables can be reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10.
  • the insertion loss generated between the circuit board 12b and the circuit board 12c can be further reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10.
  • the interposer 16c, the circuit module 11c, and the electronic device 10c more electronic components 20a can be mounted, or larger electronic components 20a can be mounted. More specifically, in the interposer 16c, at least a part of the upper surface S1 of the element body 60 protrudes from the lower surface S2 of the element body 60. Thereby, the collar part 200 is formed in the element body 60. An electronic component 20 a can be disposed below the flange portion 200. That is, the area where the electronic component 20a can be mounted is widened. As a result, according to the interposer 16c, the circuit module 11c, and the electronic device 10c, more electronic components 20a can be mounted, or larger electronic components 20a can be mounted.
  • the external terminals provided on the upper surface of the circuit board 12a may be enlarged instead of increasing the number of the electronic components 20a.
  • the collar unit 200 may overlap the entire electronic component 20a when viewed from above.
  • FIG. 12 is a cross-sectional view of an electronic device 10d including the interposer 16d. 12 is a cross-sectional view at the same position as the cross-sectional view of FIG.
  • the interposer 16d is different from the interposer 16 in the shape of the element body 60. More specifically, a recess 202 is provided on the lower surface of the element body 60. The recess 202 is formed by the center of the lower surface of the element body 60 being recessed upward. Further, the recess 202 overlaps at least a part of the electronic component 20a when viewed from above (an example of the normal direction of the upper surface of the circuit board 12a). In the present embodiment, the recess 202 overlaps the entire electronic component 20a when viewed from above (an example of the normal direction of the upper surface of the circuit board 12a). Therefore, the electronic component 20a is located in the recess 202.
  • the interposer 16d, the circuit module 11d, and the electronic device 10d configured as described above, the circuit boards 12a to 12c and the flat cables 14a, 14b are connected for the same reason as the interposer 16, the circuit module 11, and the electronic device 10. Therefore, the area of a region necessary for the reduction can be reduced. Moreover, according to the interposer 16d, the circuit module 11d, and the electronic device 10d, the number of flat cables can be reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10. Further, in the interposer 16d, the circuit module 11d, and the electronic device 10d, the insertion loss generated between the circuit board 12b and the circuit board 12c can be further reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10.
  • the circuit module 11d, and the electronic device 10d more electronic components 20a can be mounted. More specifically, in the interposer 16d, the electronic component 20a can be mounted on a portion of the circuit board 12a that faces the recess 202. As a result, according to the interposer 16d, the circuit module 11d, and the electronic device 10d, more electronic components 20a can be mounted.
  • FIG. 13 and 14 are perspective views of an electronic device 10e including the interposer 16e.
  • FIG. 14 the state which removed flat cable 14a, 14b was shown.
  • 15 and 16 are cross-sectional views taken along the line CC of FIG.
  • the electronic device 10e includes a circuit module 11e. As shown in FIG. 13, the circuit module 11e includes a circuit board 12a, an interposer 16e, and flat cables 14a and 14b. The circuit module 11e also includes circuit boards 12b and 12c, like the circuit module 11. However, in FIG. 13, the circuit boards 12b and 12c are omitted.
  • the interposer 16e includes an element body 60, interposer terminals 64a to 64d, 68a to 68d, 76a to 76c, a heating terminal 210, heating conductors 212a and 212b, via-hole conductors v110 and v111, and wiring R15. , R16.
  • interposer terminals 76a to 76c interposer terminals are provided on the lower surface of the element body 60. However, the interposer terminals other than the interposer terminals 76a to 76c are omitted.
  • the element body 60 has a rectangular parallelepiped shape.
  • the element body 60 is a laminated body in which ceramic layers 62a to 62d are laminated in this order from the top to the bottom.
  • the ceramic layers 62a to 62d are layers having a rectangular shape when viewed from above.
  • the ceramic layers 62a to 62d are made of, for example, LTCC (low temperature co-fired ceramics).
  • the interposer terminals 64a to 64d are provided on the upper surface of the ceramic layer 62a (the upper surface of the element body 60), and are located in the front half region of the upper surface of the ceramic layer 62a.
  • the interposer terminals 64a to 64d are rectangular conductor layers.
  • the interposer terminals 64a to 64d are arranged in a 2 ⁇ 2 matrix.
  • the interposer terminals 68a to 68d are provided on the upper surface of the ceramic layer 62a (the upper surface of the element body 60), and are located in the rear half region of the upper surface of the ceramic layer 62a.
  • the interposer terminals 68a to 68d are rectangular conductor layers.
  • the interposer terminals 68a to 68d are arranged in a 2 ⁇ 2 matrix.
  • Interposer terminals 76a to 76c are provided on the lower surface of the ceramic layer 62d (the lower surface of the element body 60), as shown in FIGS.
  • the interposer terminals 76a to 76c are rectangular conductor layers.
  • the interposer terminals 76a to 76c are arranged in this order from right to left.
  • the wiring R15 (an example of the first wiring) electrically connects the interposer terminal 64a and the interposer terminal 76a.
  • the wiring R15 is provided inside the element body 60 as shown in FIGS.
  • the wiring R15 includes a via-hole conductor v101.
  • the via-hole conductor v101 is a conductor that vertically penetrates the ceramic layers 62a to 62d.
  • the via-hole conductor v101 connects the interposer terminal 64a and the interposer terminal 76a.
  • the wiring R16 (an example of the first wiring) electrically connects the interposer terminal 64b and the interposer terminal 76b. As illustrated in FIGS. 15 and 16, the wiring R ⁇ b> 16 is provided inside the element body 60.
  • the wiring R16 includes via-hole conductors v102 and v103 and a wiring conductor 78k.
  • the wiring conductor 78k is a conductor layer provided on the upper surface of the ceramic layer 62c.
  • the via-hole conductor v102 is a conductor that vertically penetrates the ceramic layers 62a and 62b.
  • the via-hole conductor v102 connects the interposer terminal 64b and the wiring conductor 78k.
  • the via-hole conductor v103 is a conductor that vertically penetrates the ceramic layers 62c and 62d.
  • the via-hole conductor v103 connects the wiring conductor 78k and the interposer terminal 76b.
  • the interposer 16e is equipped with wiring R25, R26 and bypass wiring RB.
  • the wirings R25 and R26 electrically connect the flat cable 14b and the circuit board 12a similarly to the wirings R21 to R24 of the interposer 16.
  • the bypass wiring RB of the interposer 16e connects the flat cable 14a and the flat cable 14b. Therefore, the bypass wiring RB of the interposer 16e connects the interposer terminal 64d and the interposer terminal 68b. Similar to the bypass wiring RB of the interposer 16, the bypass wiring RB of the interposer 16e includes a via hole conductor and a wiring conductor (not shown).
  • the heating terminal 210 is provided on the surface other than the lower surface of the element body 60.
  • the heating terminal 210 is provided on the upper surface of the ceramic layer 62a (the upper surface of the element body 60) and is located in the left half region of the upper surface of the ceramic layer 62a.
  • the heating terminal 210 is a rectangular conductor layer extending in the front-rear direction. The heating terminal 210 is not used for connection between the flat cables 14a and 14b and the interposer 16e.
  • the heating conductor 212a is a conductor layer provided on the upper surface of the ceramic layer 62c.
  • the heating conductor 212a is provided in the vicinity of the wiring conductor 78k.
  • the heating conductor 212b (an example of a first heating conductor) is a conductor layer provided on the upper surface of the ceramic layer 62d. 15 and 16, the heating conductor 212b is separated into three. This is because the heating conductor 212b avoids the via-hole conductors v101 and v103. Therefore, the heating conductor 212b is connected to one in a cross section at a position different from that in FIGS.
  • the heating conductor 212b is provided in the vicinity of the via-hole conductors v101 and v103. Furthermore, the heating conductor 212b is provided closer to the lower surface than the upper surface in the element body 60.
  • the heating conductor 212b faces the interposer terminals 76a to 76c in the vertical direction.
  • the via-hole conductor v110 is a conductor that vertically penetrates the ceramic layers 62a and 62b.
  • the via-hole conductor v110 connects the heating terminal 210 and the heating conductor 212a.
  • the via-hole conductor v111 is a conductor that vertically penetrates the ceramic layer 62c.
  • the via-hole conductor v111 connects the heating conductor 212a and the heating conductor 212b. Thereby, the heating conductor 212b is electrically connected to the heating terminal 210.
  • the wiring conductor 78k, the heating conductors 212a and 212b, and the via-hole conductors v101 to v103, v110, and v111 are made of a metal material having a small specific resistance mainly composed of Ag, Cu, or the like.
  • the interposer terminals 64a to 64d, 68a to 68d, and 76a to 76c are manufactured by performing Ni plating and Sn plating on the ground of a metal material mainly composed of Ag, Cu, or the like. However, instead of performing Ni plating and Sn plating, Ni plating and Au plating, Ni plating and Cu plating, or Ni plating and Ag plating may be performed.
  • the interposer 16e configured as described above is mounted on the upper surface of the circuit board 12a by solder. First, the structure of the circuit board 12a will be described with reference to FIGS.
  • the circuit board 12a includes a board body 90 and circuit board terminals 94a to 94c, as shown in FIGS.
  • the substrate body 90 is a multilayer substrate.
  • the circuit board terminals 94a to 94c are provided on the upper surface of the circuit board 12a.
  • the circuit board terminals 94a to 94c correspond to the interposer terminals 76a to 76c, respectively.
  • the interposer terminals 76a to 76c are connected to the circuit board terminals 94a to 94c via solder, respectively.
  • flat cables 14 a and 14 b are connected to the upper surface of the interposer 16.
  • the interposer terminals 64a to 64d are connected to the cable terminals 40a to 40d (the cable terminals 40c and 40d are not shown) via solder, respectively.
  • each of the interposer terminals 68a to 68d is connected to a cable terminal (not shown) of the flat cable 14b via solder.
  • the wirings R15 and R16 electrically connect the flat cable 14a and the circuit board 12a.
  • wiring R25, R26 electrically connects the flat cable 14b and the circuit board 12a.
  • the bypass wiring RB (not shown) electrically connects the flat cable 14a and the flat cable 14b.
  • the interposer 16e the circuit module 11e and the electronic device 10e configured as described above, the circuit boards 12a to 12c and the flat cables 14a and 14b are connected for the same reason as the interposer 16, the circuit module 11 and the electronic device 10. Therefore, the area of a region necessary for the reduction can be reduced. Moreover, according to the interposer 16e, the circuit module 11e, and the electronic device 10e, the number of flat cables can be reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10. Further, in the interposer 16e, the circuit module 11e, and the electronic device 10e, the insertion loss generated between the circuit board 12b and the circuit board 12c can be further reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10.
  • the interposer 16e can be separated from the circuit board 12a. More specifically, since the interposer 16e is a small component, it is difficult to reliably mount it on the circuit board 12a. Therefore, there are cases where it is desired to separate the mounted interposer 16e from the circuit board 12a and re-mount the interposer 16e on the circuit board 12a.
  • the interposer 16e includes a heating terminal 210, heating conductors 212a and 212b, and via-hole conductors v110 and v111.
  • the heating conductor 212b is electrically connected to the heating terminal 210 via the heating conductor 212a and the via-hole conductors v110 and v111. That is, the heating conductor 212b is connected to the heating terminal 210 through a member having a higher thermal conductivity than the element body 60.
  • the heating terminal 210 is heated by the soldering iron 250, the heat of the soldering iron 250 is transferred to the heating conductors 212a and 212b.
  • the heating conductors 212a and 212b are provided in the vicinity of the wiring conductor 78k and the via-hole conductors v101 and v103, respectively. Therefore, the heat transferred to the heating conductors 212a and 212b is transferred to the wiring conductor 78k and the via-hole conductors v101 and v103, and then transferred to the interposer terminals 76a and 76b.
  • the heating conductor 212b is provided closer to the lower surface than the upper surface of the element body 60. Therefore, the heating conductor 212b is located in the vicinity of the interposer terminals 76a to 76c. Thereby, the heat transferred to the heating conductor 212b is transferred to the interposer terminals 76a to 76c. As a result, the solder fixed to the interposer terminals 76a to 76c is melted. As a result, the interposer 16e is separated from the circuit board 12a as shown in FIG.
  • the heating terminal 210 may be heated when the interposer 16e is mounted on the circuit board 12a.
  • FIG. 17 and 18 are perspective views of the electronic device 10f including the interposer 16f.
  • FIG. 18 shows a state where the flat cables 14a and 14b are removed.
  • FIG. 19 is a cross-sectional view taken along the line DD of FIG. 20 is a cross-sectional view taken along line EE in FIG.
  • the interposer 16f is different from the interposer 16e in that it includes heating terminals 214a and 214b, heating conductors 216a and 216b, and via-hole conductors v120 and v121 instead of the heating terminal 210, the heating conductors 212a and 212b, and the via-hole conductors v110 and v111.
  • the heating terminals 214 a and 214 b are provided on the surface other than the lower surface of the element body 60.
  • the heating terminals 214a and 214b are provided on the upper surface of the ceramic layer 62a (the upper surface of the element body 60), and in the left half region of the upper surface of the ceramic layer 62a. To position.
  • the heating terminals 214a and 214b are arranged in this order from the front to the rear.
  • the heating terminals 214a and 214b are rectangular conductor layers extending in the front-rear direction.
  • the heating terminals 214a and 214b are not used for connection between the flat cables 14a and 14b and the interposer 16f.
  • the heating conductor 216a (an example of the second heating conductor) is a conductor layer provided on the upper surface of the ceramic layer 62b. In FIG. 19, the heating conductor 216a is separated into three. This is because the heating conductor 216a avoids the via-hole conductors v101 and v102. Therefore, the heating conductor 216a is connected to one in a cross section at a position different from that in FIG. The heating conductor 216a is provided in the vicinity of the via-hole conductors v101 and v102. Further, the heating conductor 216a is provided closer to the upper surface than the lower surface in the element body 60. Further, the heating conductor 216a is vertically opposed to the interposer terminals 64a and 64b.
  • the via-hole conductor v120 is a conductor that vertically penetrates the ceramic layer 62a.
  • the via-hole conductor v120 connects the heating terminal 214a and the heating conductor 216a. Thereby, the heating conductor 216a is electrically connected to the heating terminal 214a.
  • the heating conductor 216b is a conductor layer provided on the upper surface of the ceramic layer 62b. In FIG. 20, the heating conductor 216b is separated into three. This is because the heating conductor 216b avoids the via-hole conductors v104 and v105. Therefore, the heating conductor 216b is connected to one in a cross section at a position different from that in FIG. The heating conductor 216b is provided in the vicinity of the via-hole conductors v104 and v105. Further, the heating conductor 216b is provided closer to the upper surface than the lower surface in the element body 60. Further, the heating conductor 216b is vertically opposed to the interposer terminals 68c and 68d.
  • the via-hole conductor v121 is a conductor that vertically penetrates the ceramic layer 62a.
  • the via-hole conductor v121 connects the heating terminal 214b and the heating conductor 216b. Thereby, the heating conductor 216b is electrically connected to the heating terminal 214b.
  • interposer 16f Since the other structure of the interposer 16f is the same as that of the interposer 16e, description thereof is omitted.
  • the interposer 16f the circuit module 11f and the electronic device 10f configured as described above, the circuit boards 12a to 12c and the flat cables 14a and 14b are connected for the same reason as the interposer 16, the circuit module 11 and the electronic device 10. Therefore, the area of a region necessary for the reduction can be reduced. Moreover, according to the interposer 16f, the circuit module 11f, and the electronic device 10f, the number of flat cables can be reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10. Further, in the interposer 16f, the circuit module 11f, and the electronic device 10f, the insertion loss generated between the circuit board 12b and the circuit board 12c can be further reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10.
  • the flat cables 14a and 14b can be separated from the interposer 16f. More specifically, since the interposer 16f is a small component, it is difficult to reliably connect the flat cables 14a and 14b to the interposer 16f. For this reason, it may be desired to separate the flat cables 14a and 14b from the interposer 16f and reconnect the flat cables 14a and 14b to the interposer 16e.
  • the interposer 16f includes a heating terminal 214a, a heating conductor 216a, and a via-hole conductor v120.
  • the heating conductor 216a is electrically connected to the heating terminal 214a via the via-hole conductor v120. That is, the heating conductor 216a is connected to the heating terminal 214a through a member having a higher thermal conductivity than the element body 60. Thereby, when the heating terminal 214a is heated by the soldering iron, the heat of the soldering iron is transferred to the heating conductor 216a.
  • the heating conductor 216a is provided in the vicinity of the via-hole conductors v101 and v102.
  • the heat transmitted to the heating conductor 216a is transmitted to the via-hole conductors v101 and v102 and then to the interposer terminals 64a and 64b. Further, the heating conductor 216a is provided closer to the upper surface than the lower surface in the element body 60. Therefore, the heating conductor 216a is located in the vicinity of the interposer terminals 64a and 64b. Thereby, the heat transmitted to the heating conductor 216a is transmitted to the interposer terminals 64a and 64b. Therefore, the solder fixed to the interposer terminals 64a and 64b is melted. As a result, the flat cable 14a is separated from the interposer 16e.
  • the interposer 16f includes a heating terminal 214b, a heating conductor 216b, and a via-hole conductor v121.
  • the heating conductor 216b is electrically connected to the heating terminal 214b through the via-hole conductor v121. That is, the heating conductor 216b is connected to the heating terminal 214b through a member having a higher thermal conductivity than the element body 60. Thereby, when the heating terminal 214b is heated by the soldering iron, the heat of the soldering iron is transferred to the heating conductor 216b.
  • the heating conductor 216b is provided in the vicinity of the via-hole conductors v104 and v105.
  • the heat transmitted to the heating conductor 216b is transmitted to the via-hole conductors v104 and v105 and then to the interposer terminals 68c and 68d. Further, the heating conductor 216b is provided closer to the upper surface than the lower surface in the element body 60. Therefore, the heating conductor 216b is located in the vicinity of the interposer terminals 68c and 68d. Thereby, the heat transmitted to the heating conductor 216b is transmitted to the interposer terminals 68c and 68d. Therefore, the solder fixed to the interposer terminals 68c and 68d is melted. As a result, the flat cable 14b is separated from the interposer 16e.
  • the heating terminals 214a and 214b may be heated when the flat cables 14a and 14b are connected to the interposer 16f.
  • heating terminals 214a and 214b may be connected to form one heating terminal.
  • FIG. 21 is a perspective view of the interposer 16g.
  • FIG. 22 is a cross-sectional view of an electronic device 10g including the interposer 16g.
  • the sectional view of FIG. 22 is a sectional view taken along line FF of FIG.
  • the interposer 16g is different from the interposer 16f in that it further includes a heating terminal 210 and a heating conductor 220.
  • the heating terminal 210 (an example of the first heating terminal) is provided on a surface other than the lower surface of the element body 60. In the present embodiment, the heating terminal 210 is provided on the left surface of the element body 60 as shown in FIGS. 21 and 22. The heating terminal 210 is not used for connection between the flat cables 14a and 14b and the interposer 16f.
  • the heating conductor 220 (an example of the first heating conductor) is a conductor layer provided on the upper surface of the ceramic layer 62d. In FIG. 22, the heating conductor 220 is separated into three. This is because the heating conductor 220 avoids the via-hole conductors v101 and v103. Therefore, the heating conductor 220 is connected to one in a cross section at a position different from that in FIG. The heating conductor 220 is provided in the vicinity of the via-hole conductors v101 and v103. Further, the heating conductor 220 is provided closer to the lower surface than the upper surface in the element body 60. The heating conductor 220 is opposed to the interposer terminals 76a to 76c in the vertical direction.
  • the heating conductor 220 is drawn out to the left surface of the element body 60. Thereby, the heating conductor 220 is connected to the heating terminal 210.
  • interposer 16g Since the other structure of the interposer 16g is the same as that of the interposer 16f, description thereof is omitted.
  • the interposer 16g the circuit module 11g and the electronic device 10g configured as described above, the circuit boards 12a to 12c and the flat cables 14a and 14b are connected for the same reason as the interposer 16, the circuit module 11 and the electronic device 10. Therefore, the area of a region necessary for the reduction can be reduced. Moreover, according to the interposer 16g, the circuit module 11g, and the electronic device 10g, the number of flat cables can be reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10.
  • the insertion loss generated between the circuit board 12b and the circuit board 12c can be further reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10.
  • the interposer 16f can be separated from the circuit board 12a for the same reason as the interposer 16e, the circuit module 11e, and the electronic device 10e.
  • the flat cables 14a, 14b can be separated from the interposer 16f for the same reason as the interposer 16f, the circuit module 11f, and the electronic device 10f.
  • the heating terminals 214a and 214b and the heating terminal 210 are provided on different surfaces of the element body 60. Therefore, it is suppressed that the heating terminal to be heated is wrong.
  • FIG. 23 is a perspective view showing the interposer 16h.
  • 24 is a cross-sectional view taken along line GG in FIG.
  • the interposer 16h is different from the interposer 16 in that it further includes a metal shield 80.
  • the metal shield 80 covers at least a part of the side surface of the element body 60.
  • the metal shield 80 covers the entire side surface of the element body 60. Thereby, when viewed from above, the metal shield 80 circulates on the side surface of the element body 60 to form an annular shape.
  • the electronic component 20a (an example of the second electronic component) is mounted on the upper surface of the circuit board 12a and is disposed next to the interposer 16h.
  • the fact that the electronic component 20a is disposed next to the interposer 16h means that only a space exists between the electronic component 20a and the interposer 16h, and no member such as an electronic component exists.
  • a portion where the metal shield 80 is farthest from the upper surface of the circuit board 12a in the vertical direction is defined as a first end t1.
  • a portion where the electronic component 20a is farthest from the upper surface of the circuit board 12a in the vertical direction is defined as a second end t2.
  • the distance h1 from the upper surface of the circuit board 12a to the first end t1 is longer than the distance h2 from the upper surface of the circuit board 12a to the second end t2. That is, the metal shield 80 covers the side surface of the element body 60 of the interposer 16h up to a position higher than the height of the electronic component 20a.
  • the wiring conductor 78j is drawn out to the left side. Thereby, the wiring conductor 78j is connected to the metal shield 80. As a result, the metal shield 80 is electrically connected to the ground conductor 96 through the wiring conductor 78j, the via hole conductor v30, the interposer terminal 74b, the circuit board terminal 92b, and the via hole conductor v47. Thereby, the metal shield 80 is maintained at the ground potential.
  • interposer 16h Since the other structure of the interposer 16h is the same as that of the interposer 16, the description thereof is omitted.
  • the interposer 16h the circuit module 11h and the electronic device 10h configured as described above, the circuit boards 12a to 12c and the flat cables 14a and 14b are connected for the same reason as the interposer 16, the circuit module 11 and the electronic device 10. Therefore, the area of a region necessary for the reduction can be reduced. Moreover, according to the interposer 16h, the circuit module 11h, and the electronic device 10h, the number of flat cables can be reduced for the same reason as the interposer 16, the circuit module 11, and the electronic device 10.
  • the interposer 16h the circuit module 11h, and the electronic device 10h
  • noise can be prevented from entering the interposer 16h from outside the interposer 16h, and noise can be emitted from the interposer 16h to the outside of the interposer 16h. It is suppressed.
  • the metal shield 80 covers at least a part of the side surface of the element body 60.
  • the metal shield 80 is kept at the ground potential. Therefore, the metal shield 80 absorbs noise that attempts to enter the interposer 16h from outside the interposer 16h.
  • the metal shield 80 absorbs noise that is radiated from the interposer 16h to the outside of the interposer 16h.
  • the interposer 16h As a result, according to the interposer 16h, the circuit module 11h, and the electronic device 10h, it is possible to suppress noise from entering the interposer 16h from outside the interposer 16h and to radiate noise from the inside of the interposer 16h to the outside of the interposer 16h. Is suppressed.
  • the electronic component 20a can be disposed in the vicinity of the interposer 16h, so that the circuit module 11h and the electronic device 10h can be downsized.
  • the metal shield 80 circulates on the side surface of the element body 60 when viewed from above. Thereby, the metal shield 80 can absorb noise that is about to enter the interposer 16h from the front-rear direction and the left-right direction of the interposer 16h. The metal shield 80 can absorb noise radiated in the front-rear direction and the left-right direction of the interposer 16h.
  • the metal shield 80 By arranging the metal shield 80 so as to cover the side surface of the element body 60 once, the magnetic flux leaking from the surface other than the side surface facing the component is drawn in a circle to suppress interference with the component. Can do.
  • the distance h1 from the upper surface of the circuit board 12a to the first end t1 is longer than the distance h2 from the upper surface of the circuit board 12a to the second end t2. That is, the metal shield 80 covers the side surface of the element body 60 of the interposer 16h up to a position higher than the height of the electronic component 20a. This suppresses the interposer 16h from being affected by noise from the electronic component 20a, and suppresses the electronic component 20a from being affected by noise from the interposer 16h.
  • FIG. 25 is a perspective view showing the interposer 16i.
  • the interposer 16i is different from the interposer 16h in the structure of the metal shield 80. More specifically, in the interposer 16i, the metal shield 80 covers the lower half of the side surface. Since the other structure of the interposer 16h is the same as that of the interposer 16, the description thereof is omitted.
  • the interposer 16i configured as described above, the area required for connecting the circuit boards 12a to 12c and the flat cables 14a and 14b can be reduced for the same reason as the interposer 16h. Moreover, according to the interposer 16i, the number of flat cables can be reduced for the same reason as the interposer 16h. Further, according to the interposer 16i, for the same reason as the interposer 16h, it is possible to suppress noise from entering the interposer 16i from the outside of the interposer 16i and to prevent noise from being emitted from the inside of the interposer 16i to the outside of the interposer 16i. Is done.
  • the metal shield 80 can absorb noise that attempts to enter the interposer 16i from the front-rear direction and the left-right direction of the interposer 16i.
  • the metal shield 80 can absorb noise radiated in the front-rear direction and the left-right direction of the interposer 16i. Since the metal shield 80 is disposed so as to cover the side surface of the element body 60 once, the magnetic flux leaking from the surface other than the side surface of the element body 60 facing the part turns around to draw a circle. Thereby, it can suppress that magnetic flux interferes with components.
  • the metal shield 80 covers a part of the side surface. This suppresses the formation of parasitic capacitance between the metal shield 80 and the circuit in the interposer 16i.
  • FIG. 26 is a perspective view showing the interposer 16j.
  • the interposer 16j is different from the interposer 16h in the structure of the metal shield 80. More specifically, in the interposer 16j, the metal shield 80 covers only the front surface. Since the other structure of the interposer 16j is the same as that of the interposer 16, its description is omitted.
  • the interposer 16j configured as described above, the area required for connecting the circuit boards 12a to 12c and the flat cables 14a and 14b can be reduced for the same reason as the interposer 16h. Moreover, according to the interposer 16j, the number of flat cables can be reduced for the same reason as the interposer 16h. Further, according to the interposer 16j, for the same reason as the interposer 16h, it is possible to suppress noise from entering the interposer 16i from the outside of the interposer 16i and to prevent noise from being emitted from the inside of the interposer 16i to the outside of the interposer 16i. Is done.
  • the metal shield 80 covers a part of the side surface. This suppresses the formation of parasitic capacitance between the metal shield 80 and the circuit in the interposer 16j.
  • FIG. 27 is a perspective view showing the interposer 16k.
  • the interposer 16k is different from the interposer 16h in the structure of the element body 60. More specifically, the element body 60 of the interposer 16h is made of a single material. The material of the element body 60 of the interposer 16h may be a magnetic material or a non-magnetic material. On the other hand, the element body 60 of the interposer 16k is made of a plurality of types of materials. The element body 60 of the interposer 16k includes a nonmagnetic portion 160, a magnetic portion 162, and a nonmagnetic portion 164. The nonmagnetic portion 160, the magnetic portion 162, and the nonmagnetic portion 164 are stacked so as to be arranged in this order from the top to the bottom. Since the other structure of the interposer 16k is the same as that of the interposer 16h, description thereof is omitted.
  • the interposer 16k configured as described above, the area required for connecting the circuit boards 12a to 12c and the flat cables 14a and 14b can be reduced for the same reason as the interposer 16h. Moreover, according to the interposer 16k, the number of flat cables can be reduced for the same reason as the interposer 16h. In addition, according to the interposer 16k, for the same reason as the interposer 16h, it is possible to suppress noise from entering the interposer 16k from outside the interposer 16k, and to prevent noise from being emitted from inside the interposer 16k to outside the interposer 16k. Is done.
  • the metal shield 80 can absorb noise that attempts to enter the interposer 16k from the front-rear direction and the left-right direction of the interposer 16k.
  • the metal shield 80 can absorb noise radiated in the front-rear direction and the left-right direction of the interposer 16k. Since the metal shield 80 is disposed so as to cover the side surface of the element body 60 once, the magnetic flux leaking from the surface other than the side surface of the element body 60 facing the part turns around to draw a circle. Thereby, it can suppress that magnetic flux interferes with components.
  • the circuit in the interposer 16k functions as a bead inductor.
  • the magnetic part 162 is covered with the metal shield 80, so that the magnetic flux is confined in the element body 60.
  • interposer 16k may not include the metal shield 80.
  • FIG. 28 is a perspective view showing the interposer 16l.
  • the interposer 16l is different from the interposer 16h in the structure of the metal shield 80. More specifically, in the interposer 16l, the metal shield 80 is provided on the upper surface of the element body 60 so as to cover the entire side surface of the element body 60 and to form a strip shape along the outer edge of the upper surface of the element body 60. Since the other structure of the interposer 16l is the same as that of the interposer 16h, description thereof is omitted.
  • the interposer 16l configured as described above, the area required for connecting the circuit boards 12a to 12c and the flat cables 14a and 14b can be reduced for the same reason as the interposer 16h. Further, according to the interposer 16l, the number of flat cables can be reduced for the same reason as the interposer 16h. Further, according to the interposer 16l, for the same reason as the interposer 16h, it is possible to suppress noise from entering the interposer 16l from the outside of the interposer 16l and to suppress noise from being emitted from the inside of the interposer 16l to the outside of the interposer 16l. Is done.
  • the metal shield 80 can absorb noise that attempts to enter the interposer 16l from the front-rear direction and the left-right direction of the interposer 16l.
  • the metal shield 80 can absorb noise radiated in the front-rear direction and the left-right direction of the interposer 16l. Since the metal shield 80 is disposed so as to cover the side surface of the element body 60 once, the magnetic flux leaking from the surface other than the side surface of the element body 60 facing the part turns around to draw a circle. Thereby, it can suppress that magnetic flux interferes with components.
  • the interposer, the circuit module, and the electronic device according to the present invention are not limited to the interposers 16, 16a to 16l, the circuit modules 11, 11a to 11h, and the electronic devices 10, 10a to 10h, and can be changed within the scope of the gist thereof.
  • the configurations of the interposers 16, 16a to 16l, the circuit modules 11, 11a to 11h, and the electronic devices 10, 10a to 10h may be arbitrarily combined.
  • the interposer terminal and the cable terminal are connected via solder.
  • the interposer terminal and the cable terminal may be connected via a conductive adhesive member other than solder.
  • the conductive adhesive member other than the solder include a conductive adhesive and an anisotropic conductive film.
  • the interposer terminal and the cable terminal may be in direct contact without using a conductive adhesive member. In this case, the interposer terminal and the cable terminal are pressure-bonded, and the interposer terminal and the cable terminal are metal-bonded at their interface.
  • the interposer terminal and the circuit board terminal are connected via solder.
  • the interposer terminal and the circuit board terminal may be connected via a conductive adhesive member other than solder.
  • the conductive adhesive member other than the solder include a conductive adhesive.
  • the interposer terminal and the circuit board terminal may be in direct contact with each other without using a conductive adhesive member. In this case, the interposer terminal and the circuit board terminal are pressure-bonded, and the interposer terminal and the circuit board terminal are metal-bonded at their interface.
  • FIG. 29 is a view of the interposer 16 as viewed from above.
  • FIG. 30 is a view of the guide members 518a and 518b as viewed from above.
  • connection relationship of the circuit boards 12a to 12c is as follows.
  • the circuit board 12a and the circuit board 12b are electrically connected by the flat cable 14a.
  • the circuit board 12b and the circuit board 12c are electrically connected by the flat cables 14a and 14b and the interposer 16.
  • the circuit board 12a and the circuit board 12c are not electrically connected.
  • three interposers 16, 18a, 18b are used.
  • the flat cable 514b and the guide members 518c and 518d are not necessary.
  • the circuit board 512a and the circuit board 512b are electrically connected through the flat cable 514a.
  • the circuit board 512b and the circuit board 512c are electrically connected via the flat cable 514c.
  • four guide members 518a, 518b, 518e, and 518f are used.
  • the mounting area of the interposers 16, 18a, and 18b and the area of the interposers 16, 18a, and 18b are used separately.
  • the mounting area of the interposers 16, 18a, and 18b is the area of a region necessary for mounting the interposers 16, 18a, and 18b.
  • Areas necessary for mounting the interposers 16, 18a, 18b include areas around the interposers 16, 18a, 18b and the interposers 16, 18a, 18b.
  • the area of the interposers 16, 18a, 18b is the area of the interposers 16, 18a, 18b when viewed from above.
  • the mounting area of the guide members 518a, 518b, 518e, and 518f and the area of the guide members 518a, 518b, 518e, and 518f are the same as the mounting area of the interposers 16, 18a, and 18b and the area of the interposers 16, 18a, and 18b. .
  • the flat cables 14a and 14b are connected to the interposers 18a and 18b, respectively. Therefore, the areas of the interposers 18a and 18b are required to be large enough to connect one flat cable 14a and 14b, respectively.
  • one flat cable 514c is connected to each of the guide members 518e and 518f. For this reason, the guide members 518e and 518f are required to have an area enough to connect one flat cable 514c.
  • the total area of the interposers 18a and 18b is substantially equal to the total area of the guide members 518e and 518f. As a result, the total mounting area of the interposers 18a and 18b and the total mounting area of the guide members 518e and 518f are substantially equal.
  • the magnitude relationship between the mounting area of the three interposers 16, 18a, 18b and the mounting area of the four guide members 518a, 518b, 518e, 518f is the same as the mounting area of the interposer 16 and the mounting area of the guide members 518a, 518b. It is determined by the magnitude relationship.
  • the interposer 16 is connected with two flat cables 14a and 14b. Therefore, the area of the interposer 16 is required to be large enough to connect the two flat cables 14a and 14b.
  • one flat cable 514a is connected to each of the guide members 518a and 518b. Therefore, each guide member 518a, 518b is required to have an area enough to connect one flat cable 514a. Therefore, the total area of the interposer 16 and the area of the guide members 518a and 518b is substantially equal.
  • the mounting area of the interposer 16 is larger than the area of the interposer 16. Specifically, in order to prevent the short circuit between the interposer 16 and the electronic components around the interposer 16, the electronic components cannot be arranged in the area A1 around the interposer 16, as shown in FIG. . Therefore, the mounting area of the interposer 16 is the sum of the area of the interposer 16 and the area of the region A1.
  • the mounting area of the guide members 518a and 518b is larger than the total area of the guide members 518a and 518b.
  • the electronic components are arranged in a region A2 around the guide member 518a as shown in FIG. I can't. Therefore, the mounting area of the guide member 518a is the sum of the area of the guide member 518a and the area of the region A2.
  • the mounting area of the guide member 518b is the sum of the area of the guide member 518b and the area of the region A3.
  • the area of the interposer 16 and the total area of the guide members 518a and 518b are equal. As can be seen from FIGS. 23 and 24, the total area of the regions A2 and A3 is larger than the area of the region A1. Therefore, the mounting area of the interposer 16 is smaller than the mounting area of the guide members 518a and 518b. As described above, even when only one of the wiring R11 to R13 (first wiring) or the wiring R21 to R23 (second wiring) is provided, the circuit boards 12a to 12c and the flat cables 14a and 14b are connected. Therefore, the area of a region necessary for the reduction can be reduced.
  • the interposers 16, 16a to 16l may include passive elements constituted by wiring conductors and via-hole conductors. Passive elements are, for example, capacitors, inductors, resistors, and the like. However, the interposers 16, 16a to 16l do not incorporate active elements such as ICs. Further, no active element is mounted on the interposers 16, 16a to 16l.
  • the circuit board terminal 97 may be connected to the ground conductor 96 via a via-hole conductor.
  • the bypass wiring RB is electrically connected to the ground conductor 96.
  • the circuit module 11 includes circuit boards 12a to 12c, flat cables 14a and 14b, interposers 16, 18a and 18b, a plurality of electronic components 20a, a plurality of electronic components 20b and a plurality of electronic components 20c. However, the circuit module 11 only needs to include at least the circuit board 12a and the interposer 16.
  • the circuit modules 11a to 11h are the same as the circuit module 11.
  • an external element other than the flat cable may be connected to the interposers 16, 16a to 16l.
  • the external element other than the flat cable is, for example, a large circuit board having flexibility or a hard circuit board having no flexibility.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本発明の目的は、回路基板と外部素子とを接続するために必要な領域の面積を低減できる回路モジュール及びインターポーザを提供することである。　本発明に係る回路モジュールは、インターポーザを備え、インターポーザは、素体と、第１外部素子に接続される第１インターポーザ端子と、素体に設けられ、かつ、第２外部素子に接続される第２インターポーザ端子と、素体の内部に設けられ、かつ、第１インターポーザ端子と回路基板とを電気的に接続する第１配線、及び、素体の内部に設けられ、かつ、第２インターポーザ端子と回路基板とを電気的に接続する第２配線と、素体の内部及び／又は表面に設けられ、かつ、第１インターポーザ端子と第２インターポーザ端子とを電気的に接続するバイパス配線と、を含む。

Description

回路モジュール及びインターポーザ
　本発明は、回路基板と外部素子との接続に用いられるインターポーザを備える回路モジュール及びインターポーザに関する。
　従来の電子機器に関する発明としては、例えば、特許文献１に記載の電子機器が知られている。特許文献１に記載の電子機器は、２つの実装回路基板、フラットケーブル、２つの雄型コネクタ及び２つの雌型コネクタを備える。２つの雄型コネクタはそれぞれ、２つの実装回路基板に実装される。２つの雌型コネクタはそれぞれ、外部素子の一例であるフラットケーブルの両端に実装される。そして、２つの雄型コネクタと２つの雌型コネクタとがそれぞれ接続されることにより、２つの実装回路基板がフラットケーブルにより電気的に接続される。
　特許文献１に記載の電子機器では、雄型コネクタ及び雌型コネクタは、グランド端子と信号端子とが樹脂によりモールドされた構造を有する。そのため、雄型コネクタ及び雌型コネクタは、金属板を折り曲げてグランド端子及び信号端子を形成する工程、及び、グランド端子及び信号端子を樹脂モールドにより一体化する工程を経て作製される。このような折り曲げ工程及び樹脂モールド工程には、複雑な加工技術が要求される。そのため、雄型コネクタ及び雌型コネクタの小型化が難しい。
　そこで、特許文献２に記載のケーブルの接続・固定方法が提案されている。特許文献２に記載のケーブルの接続・固定方法では、雄型コネクタ及び雌型コネクタの代わりにガイド部材が用いられる。具体的には、ガイド部材は、はんだによりプリント配線板上に実装される。また、ケーブルは、はんだによりガイド部材に接続される。ガイド部材は、ケーブルとプリント配線板とを電気的に接続する線状導体及びビアホール導体を備える。これにより、ケーブルとプリント配線板とがガイド部材を介して電気的に接続される。
　以上のようなガイド部材は、積層構造を有する。そのため、ガイド部材は、絶縁体層への導体層の印刷工程及び絶縁体層の積層工程を経て作製される。このような印刷工程及び積層工程（いわゆるシート多層プロセス）は、折り曲げ工程及び樹脂モールド工程に比べて、大量の小型な部品の作製に適している。そのため、ガイド部材の小型化は、雄型コネクタ及び雌型コネクタの小型化に比べて容易である。
特許第５８４２８５０号公報 国際公開第２０１４／００２７５７号
　近年、スマートフォン等の電子機器内において、３つ以上の回路基板同士をフラットケーブルで接続するケースが増加している。例えば、特許文献２に記載のケーブルの接続・固定方法により、回路基板Ａと回路基板Ｂと回路基板Ｃとを相互にフラットケーブルで接続する場合を例に挙げて説明する。この場合、以下の３本のフラットケーブルが必要となる。
フラットケーブルＡ：回路基板Ａと回路基板Ｂとを接続
フラットケーブルＢ：回路基板Ｂと回路基板Ｃとを接続
フラットケーブルＣ：回路基板Ｃと回路基板Ａとを接続
　更に、以下の６個のガイド部材が必要となる。
ガイド部材Ａ：フラットケーブルＡと回路基板Ａとを接続
ガイド部材Ｂ：フラットケーブルＡと回路基板Ｂとを接続
ガイド部材Ｃ：フラットケーブルＢと回路基板Ｂとを接続
ガイド部材Ｄ：フラットケーブルＢと回路基板Ｃとを接続
ガイド部材Ｅ：フラットケーブルＣと回路基板Ｃとを接続
ガイド部材Ｆ：フラットケーブルＣと回路基板Ａとを接続
　以上のように、特許文献２に記載のケーブルの接続・固定方法により３つの回路基板同士をフラットケーブルで接続するためには、６個のガイド部材が必要となる。そのため、各回路基板においてガイド部材が占める面積が大きくなる。回路基板の数が更に多くなれば、ガイド部材の数も更に多くなり、各回路基板においてガイド部材が占める面積が更に大きくなる。
　そこで、本発明の目的は、回路基板と外部素子とを接続するために必要な領域の面積を低減できるインターポーザ及び回路モジュールを提供することである。
　本発明の第１の形態である回路モジュールは、
　主面を有する回路基板と、
　前記回路基板の前記主面上に実装されるインターポーザと、
　を備え、
　前記インターポーザは、
　　素体と、
　　前記素体に設けられ、かつ、第１外部素子に接続される第１インターポーザ端子と、
　　前記素体に設けられ、かつ、第２外部素子に接続される第２インターポーザ端子と、
　　前記素体の内部及び／又は表面に設けられ、かつ、前記第１インターポーザ端子と前記回路基板とを電気的に接続する第１配線、及び、前記素体の内部及び／又は表面に設けられ、かつ、前記第２インターポーザ端子と前記回路基板とを電気的に接続する第２配線の少なくともいずれか一方と、
　　前記素体の内部及び／又は表面に設けられ、かつ、前記第１インターポーザ端子と前記第２インターポーザ端子とを電気的に接続するバイパス配線と、
　を含む。
　本発明の第２の形態であるインターポーザは、
　主面を有する回路基板と、第１外部素子と、第２外部素子と、を備える回路モジュールに用いられるインターポーザであって、
　素体と、
　前記第１外部素子に接続される第１インターポーザ端子と、
　前記第２外部素子に接続される第２インターポーザ端子と、
　前記素体の内部及び／又は表面に設けられ、かつ、前記第１インターポーザ端子と前記回路基板とを電気的に接続する第１配線、及び、前記素体の内部及び／又は表面に設けられ、かつ、前記第２インターポーザ端子と前記回路基板とを電気的に接続する第２配線の少なくともいずれか一方と、
　前記素体の内部及び／又は表面に設けられ、かつ、前記第１インターポーザ端子と前記第２インターポーザ端子とを電気的に接続するバイパス配線と、
　を含む。
　本発明によれば、回路基板と外部素子とを接続するために必要な領域の面積を低減できる。
図１は、電子機器１０の斜視図である。 図２は、フラットケーブル１４ａの分解斜視図である。 図３は、フラットケーブル１４ａ，１４ｂ及びインターポーザ１６を示した斜視図である。 図４は、図３のＡ－Ａにおける断面図である。 図５は、図３のＢ－Ｂにおける断面図である。 図６は、比較例に係る電子機器５１０の斜視図である。 図７は、比較例に係る電子機器６１０のインターポーザ６１６ａ，６１６ｂ近傍の断面図である。 図８は、インターポーザ１６ａを備える電子機器１０ａの断面図である。 図９は、インターポーザ１６ｂを備える電子機器１０ｂの断面図である。 図１０は、図５の断面図と同じ位置における断面図である。 図１１は、電子機器１０ｃを上方から見た図である。 図１２は、インターポーザ１６ｄを備える電子機器１０ｄの断面図である。 図１３は、インターポーザ１６ｅを備える電子機器１０ｅの斜視図である。 図１４は、インターポーザ１６ｅを備える電子機器１０ｅの斜視図である。 図１５は、図１３のＣ－Ｃにおける断面図である。 図１６は、図１３のＣ－Ｃにおける断面図である。 図１７は、インターポーザ１６ｆを備える電子機器１０ｆの斜視図である。 図１８は、インターポーザ１６ｆを備える電子機器１０ｆの斜視図である。 図１９は、図１７のＤ－Ｄにおける断面図である。 図２０は、図１７のＥ－Ｅにおける断面図である。 図２１は、インターポーザ１６ｇの斜視図である。 図２２は、インターポーザ１６ｇを備える電子機器１０ｇの断面図である。 図２３は、インターポーザ１６ｈを示した斜視図である。 図２４は、図２３のＧ－Ｇにおける断面図である。 図２５は、インターポーザ１６ｉを示した斜視図である。 図２６は、インターポーザ１６ｊを示した斜視図である。 図２７は、インターポーザ１６ｋを示した斜視図である。 図２８は、インターポーザ１６ｌを示した斜視図である。 図２９は、インターポーザ１６を上方から見た図である。 図３０は、ガイド部材５１８ａ，５１８ｂを上方から見た図である。
［電子機器の構成］
　以下に、一実施形態に係る電子機器１０の構成について図面を参照しながら説明する。図１は、電子機器１０の斜視図である。図１では、電子機器１０の内部構造の一部を示し、筐体やバッテリー等を省略した。図２は、フラットケーブル１４ａの分解斜視図である。
　回路基板１２ａは、長方形状の板状をなす。回路基板１２ａに直交する方向を上下方向と定義する。回路基板１２ａを上方から見たときに、回路基板１２ａの長辺が延びる方向を左右方向と定義する。また、回路基板１２ａを上方から見たときに、回路基板１２ａの短辺が延びる方向を前後方向と定義する。なお、上下方向、左右方向及び前後方向は、一例である。したがって、電子機器１０の使用時における上下方向、左右方向及び前後方向は、図１等における上下方向、左右方向及び前後方向と異なっていてもよい。
　電子機器１０は、例えば、スマートフォン等の無線通信機器である。電子機器１０は、図１に示すように、回路モジュール１１を備える。電子機器１０は、回路モジュール１１の他に図示しない筐体やバッテリー等も備える。回路モジュール１１は、回路基板１２ａ～１２ｃ、フラットケーブル１４ａ，１４ｂ、インターポーザ１６，１８ａ，１８ｂ、複数の電子部品２０ａ、複数の電子部品２０ｂ及び複数の電子部品２０ｃを備える。
　回路基板１２ａ～１２ｃは、内部及び表面に回路が形成されたプリント配線基板である。回路基板１２ａ～１２ｃは、上方から見たときに、長方形状の板状をなす。したがって、回路基板１２ａ～１２ｃは、上面（主面の一例）及び下面を有する。回路基板１２ｂ，１２ａ，１２ｃは、この順に左方から右方へと一列に並んでいる。
　複数の電子部品２０ａ（第１電子部品の一例）は、回路基板１２ａの上面上に実装されている。複数の電子部品２０ｂは、回路基板１２ｂの上面上に実装されている。複数の電子部品２０ｃは、回路基板１２ｃの上面上に実装されている。複数の電子部品２０ａ～２０ｃは、半導体集積回路等の能動素子やチップ部品等の受動素子である。図１では、複数の電子部品２０ａ～２０ｃの内の代表的な電子部品２０ａ～２０ｃのみに参照符号を付した。
　フラットケーブル１４ａ，１４ｂ（フラットケーブル１４ａが第１フラットケーブル及び第１外部素子の一例、フラットケーブル１４ｂが第２フラットケーブル及び第２外部素子の一例）は、図１に示すように、可撓性を有する高周波信号線路である。フラットケーブル１４ａ，１４ｂは、左右に延びる直線状の板状をなす。以下に、図２を参照しながらフラットケーブル１４ａの構造について説明する。
　フラットケーブル１４ａは、図２に示すように、誘電体素体３０、信号線路３４ａ～３４ｄ、グランド導体３６，３８（第１グランド導体の一例）及びケーブル端子４０ａ～４０ｄ，４２（第１ケーブル端子の一例）及びビアホール導体ｖ１～ｖ８を備える。
　誘電体素体３０は、図２に示すように、上方から見たときに、左右に延びる。誘電体素体３０は、図２に示すように、誘電体シート３２ａ～３２ｅが上方から下方へとこの順に積層された積層体である。誘電体素体３０は可撓性を有する。
　誘電体シート３２ａ～３２ｅは、上方から見たときに、左右に延び、誘電体素体３０と同じ形状をなす。誘電体シート３２ａ～３２ｅは、ポリイミドや液晶ポリマー等の可撓性を有する熱可塑性樹脂により構成される。そして、誘電体シート３２ａ～３２ｅは、熱圧着により一体化される。
　信号線路３４ａ～３４ｄは、図２に示すように、誘電体シート３２ｃの上面上に設けられる。信号線路３４ａ～３４ｄは、左右に延びる線状導体層である。信号線路３４ａ～３４ｄは、後方から前方へとこの順に等間隔に並ぶ。
　グランド導体３６は、図２に示すように、誘電体シート３２ｂの上面上に設けられる。グランド導体３６は、誘電体シート３２ｂの略全面を覆うベタ状の導体層である。これにより、グランド導体３６は、上方から見たときに、信号線路３４ａ～３４ｄと重なる。ただし、グランド導体３６の右端には、長方形状の開口Ｏｐ１が設けられる。開口Ｏｐ１には、導体層が設けられない。これにより、信号線路３４ａ～３４ｄの右端は、開口Ｏｐ１と重なるので、グランド導体３６と重ならない。なお、グランド導体３６には、信号線路３４ａ～３４ｄと重なり、かつ、左右に並ぶ複数の開口が設けられてもよい。
　グランド導体３８は、図２に示すように、誘電体シート３２ｄの上面上に設けられる。グランド導体３８は、誘電体シート３２ｄの略全面を覆うベタ状の導体層である。これにより、グランド導体３８は、上方から見たときに、信号線路３４ａ～３４ｄと重なる。ただし、グランド導体３８の右端には、長方形状の開口Ｏｐ２が設けられる。開口Ｏｐ２には、導体層が設けられない。これにより、信号線路３４ａ～３４ｄの右端は、開口Ｏｐ２と重なるので、グランド導体３８と重ならない。
　以上のように、信号線路３４ａ～３４ｄは、グランド導体３６，３８により上下両側から挟まれる。これにより、信号線路３４ａ～３４ｄ及びグランド導体３６，３８は、ストリップライン構造をなす。
　ケーブル端子４０ａ～４０ｄは、図２に示すように、誘電体シート３２ｅの下面上に設けられる。ケーブル端子４０ａ～４０ｄは、長方形状の導体層である。ケーブル端子４０ａ～４０ｄは、後方から前方へとこの順に並ぶ。ケーブル端子４０ａ～４０ｄはそれぞれ、上方から見たときに、信号線路３４ａ～３４ｄの右端と重なる。
　ケーブル端子４２は、図２に示すように、誘電体シート３２ｅの下面上に設けられる。ケーブル端子４２は、長方形状の枠状をなす導体層である。ケーブル端子４２は、上方から見たときに、ケーブル端子４０ａ～４０ｄの周囲を囲む。
　ビアホール導体ｖ１～ｖ４は、誘電体シート３２ｃ～３２ｅを上下に貫通する導体である。ビアホール導体ｖ１は、信号線路３４ａの右端とケーブル端子４０ａとを接続する。ビアホール導体ｖ２は、信号線路３４ｂの右端とケーブル端子４０ｂとを接続する。ビアホール導体ｖ３は、信号線路３４ｃの右端とケーブル端子４０ｃとを接続する。ビアホール導体ｖ４は、信号線路３４ｄの右端とケーブル端子４０ｄとを接続する。これにより、ケーブル端子４０ａ～４０ｄは、高周波信号が入出力する入出力端子として機能する。
　ビアホール導体ｖ５～ｖ８は、誘電体シート３２ｂ～３２ｅを上下に貫通する導体である。ビアホール導体ｖ５～ｖ８は、グランド導体３６，３８とケーブル端子４２とを接続する。これにより、ケーブル端子４２は、グランド電位に接続されるグランド端子として機能する。
　信号線路３４ａ～３４ｄ、グランド導体３６，３８及びビアホール導体ｖ１～ｖ８は、ＡｇやＣｕやＡｌを主成分とする比抵抗の小さな金属材料により作製される。また、ケーブル端子４０ａ～４０ｄ，４２は、ＡｇやＣｕやＡｌを主成分とする金属材料の下地上にＮｉめっき及びＳｎめっきが施されて作製される。ただし、Ｎｉめっき及びＳｎめっきが施される代わりに、Ｎｉめっき及びＡｕめっき、Ｎｉめっき及びＣｕめっき又はＮｉめっき及びＡｇめっきが施されてもよい。
　また、フラットケーブル１４ａの左端の構造は、フラットケーブル１４ａの右端の構造と同じであるので説明を省略する。フラットケーブル１４ｂの構造は、フラットケーブル１４ａの構造と同じであるので説明を省略する。
［インターポーザの構成］
　次に、インターポーザ１６の構成について図面を参照しながら説明する。図３は、フラットケーブル１４ａ，１４ｂ及びインターポーザ１６を示した斜視図である。図４は、図２のＡ－Ａにおける断面図である。図５は、図２のＢ－Ｂにおける断面図である。
　インターポーザ１６は、図３ないし図５に示すように、素体６０、インターポーザ端子６４ａ～６４ｄ，６６，６８ａ～６８ｄ，７０，７４ａ，７４ｂ，７６ａ～７６ｎ及び配線Ｒ１１～Ｒ１４，Ｒ２１～Ｒ２４，ＲＢを備える。なお、素体６０の下面には、インターポーザ端子７４ａ，７４ｂ，７６ａ～７６ｎ以外にもインターポーザ端子が設けられている。しかしながら、インターポーザ端子７４ａ，７４ｂ，７６ａ～７６ｎ以外のインターポーザ端子については、参照符号を省略した。
　素体６０は、直方体状をなす。よって、素体６０は、上面（天面の一例）、下面及び側面を有する。上面及び下面は、互いに実質的に平行である。素体６０の下面は、インターポーザ１６が回路基板１２ａに実装される際に、回路基板１２ａの上面と対向する実装面である。側面は、前面、後面、左面及び右面を含み、上面と下面とを接続する。素体６０は、セラミック層６２ａ～６２ｅが上方から下方へとこの順に積層された積層体である。セラミック層６２ａ～６２ｅは、上方から見たときに、長方形状をなす層である。セラミック層６２ａ～６２ｅは、例えば、ＬＴＣＣ（低温同時焼成セラミックス）により作製される。ただし、セラミック層６２ａ～６２ｅの材料は、ＬＴＣＣに限らない。
　インターポーザ端子６４ａ～６４ｄ（第１インターポーザ端子の一例）は、図３に示すように、セラミック層６２ａの上面（素体６０の上面）上に設けられ、セラミック層６２ａの上面の左半分の領域に位置する。インターポーザ端子６４ａ～６４ｄは、長方形状の導体層である。インターポーザ端子６４ａ～６４ｄは、後方から前方へとこの順に並ぶ。
　インターポーザ端子６６（第１インターポーザ端子の一例）は、図３に示すように、セラミック層６２ａの上面（素体６０の上面）上に設けられる。インターポーザ端子６６は、長方形状の枠状をなす導体層である。インターポーザ端子６６は、上方から見たときに、インターポーザ端子６４ａ～６４ｄの周囲を囲む。したがって、インターポーザ端子６４ａ～６４ｄ，６６は、ケーブル端子４０ａ～４０ｄ，４２と同じ構造を有する。
　インターポーザ端子６８ａ～６８ｄ（第２インターポーザ端子の一例）は、図３に示すように、セラミック層６２ａの上面（素体６０の上面）上に設けられ、セラミック層６２ａの上面の右半分の領域に位置する。インターポーザ端子６８ａ～６８ｄは、長方形状の導体層である。インターポーザ端子６８ａ～６８ｄは、後方から前方へとこの順に並ぶ。
　インターポーザ端子７０（第２インターポーザ端子の一例）は、図３に示すように、セラミック層６２ａの上面（素体６０の上面）上に設けられる。インターポーザ端子７０は、長方形状の枠状をなす導体層である。インターポーザ端子７０は、上方から見たときに、インターポーザ端子６８ａ～６８ｄの周囲を囲む。したがって、インターポーザ端子６８ａ～６８ｄ，７０は、ケーブル端子５０ａ～５０ｄ，５２（第２ケーブル端子の一例）と同じ構造を有する。
　セラミック層６２ｅの下面（素体６０の下面）上には、２１個の正方形状のインターポーザ端子及び６個の長方形状のインターポーザ端子が設けられる。２１個の正方形状のインターポーザ端子は、３行７列の行列に配列される。インターポーザ端子７６ａ～７６ｇは、２１個の正方形状のインターポーザ端子の内の、最も後方の行において左右に並ぶインターポーザ端子である。インターポーザ端子７６ａ～７６ｇは、右方から左方へとこの順に並ぶ。インターポーザ端子７６ｈ～７６ｎは、２１個の正方形状のインターポーザ端子の内の、最も前方の行において左右に並ぶインターポーザ端子である。インターポーザ端子７６ｈ～７６ｎは、右方から左方へとこの順に並ぶ。
　インターポーザ端子７４ａは、６個の長方形状のインターポーザ端子の内の、セラミック層６２ｅの右辺近傍に設けられるインターポーザ端子である。インターポーザ端子７４ａは、セラミック層６２ｅの右辺に沿って前後に延びる。インターポーザ端子７４ｂは、６個の長方形状のインターポーザ端子の内の、セラミック層６２ｅの左辺近傍に設けられるインターポーザ端子である。インターポーザ端子７４ｂは、セラミック層６２ｅの左辺に沿って前後に延びる。
　配線Ｒ１１（第１の配線の一例）は、インターポーザ端子６４ａとインターポーザ端子７６ｇとを電気的に接続する。配線Ｒ１１は、図４に示すように、素体６０の内部に設けられる。配線Ｒ１１は、ビアホール導体ｖ２１，ｖ２２及び配線導体７８ｆを備える。配線導体７８ｆは、セラミック層６２ｂの上面上に設けられる導体層である。ビアホール導体ｖ２１は、セラミック層６２ａを上下に貫通する導体である。ビアホール導体ｖ２１は、インターポーザ端子６４ａと配線導体７８ｆとを接続する。ビアホール導体ｖ２２は、セラミック層６２ｂ～６２ｅを上下に貫通する導体である。ビアホール導体ｖ２２は、配線導体７８ｆとインターポーザ端子７６ｇとを接続する。
　配線Ｒ１２（第１の配線の一例）は、インターポーザ端子６６とインターポーザ端子７４ｂとを電気的に接続する。配線Ｒ１２は、図４に示すように、素体６０の内部に設けられる。配線Ｒ１２は、ビアホール導体ｖ２３，ｖ２４及び配線導体７８ｇを備える。配線導体７８ｇは、セラミック層６２ｃの上面上に設けられる導体層である。ビアホール導体ｖ２３は、セラミック層６２ａ，６２ｂを上下に貫通する導体である。ビアホール導体ｖ２３は、インターポーザ端子６６と配線導体７８ｇとを接続する。ビアホール導体ｖ２４は、セラミック層６２ｃ～６２ｅを上下に貫通する導体である。ビアホール導体ｖ２４は、配線導体７８ｇとインターポーザ端子７４ｂとを接続する。
　配線Ｒ１３（第１の配線の一例）は、インターポーザ端子６６とインターポーザ端子７６ｄとを電気的に接続する。配線Ｒ１３は、図４に示すように、素体６０の内部に設けられる。配線Ｒ１３は、ビアホール導体ｖ１８～ｖ２０及び配線導体７８ｄ，７８ｅを備える。配線導体７８ｄは、セラミック層６２ｂの上面上に設けられる導体層である。配線導体７８ｅは、セラミック層６２ｃの上面上に設けられる導体層である。ビアホール導体ｖ１８は、セラミック層６２ａを上下に貫通する導体である。ビアホール導体ｖ１８は、インターポーザ端子６６と配線導体７８ｄとを接続する。ビアホール導体ｖ１９は、セラミック層６２ｂを上下に貫通する導体である。ビアホール導体ｖ１９は、配線導体７８ｄと配線導体７８ｅとを接続する。ビアホール導体ｖ２０は、セラミック層６２ｃ～６２ｅを上下に貫通する導体である。ビアホール導体ｖ２０は、配線導体７８ｅとインターポーザ端子７６ｄとを接続する。
　配線Ｒ１４（第１配線の一例）は、インターポーザ端子６６とインターポーザ端子７４ｂとを電気的に接続する。配線Ｒ１４は、図５に示すように、素体６０の内部に設けられる。配線Ｒ１４は、ビアホール導体ｖ２９，ｖ３０及び配線導体７８ｊを備える。配線導体７８ｊは、セラミック層６２ｃの上面上に設けられる導体層である。ビアホール導体ｖ２９は、セラミック層６２ａ，６２ｂを上下に貫通する導体である。ビアホール導体ｖ２９は、インターポーザ端子６６と配線導体７８ｊとを接続する。ビアホール導体ｖ３０は、セラミック層６２ｃ～６２ｅを上下に貫通する導体である。ビアホール導体ｖ３０は、配線導体７８ｊとインターポーザ端子７４ｂとを接続する。
　配線Ｒ２１（第２配線の一例）は、インターポーザ端子６８ａとインターポーザ端子７６ａ，７６ｂとを電気的に接続する。配線Ｒ２１は、図４に示すように、素体６０の内部に設けられる。配線Ｒ２１は、ビアホール導体ｖ１３～ｖ１５及び配線導体７８ｂを備える。配線導体７８ｂは、セラミック層６２ｃの上面上に設けられる導体層である。ビアホール導体ｖ１３は、セラミック層６２ａ，６２ｂを上下に貫通する導体である。ビアホール導体ｖ１３は、インターポーザ端子６８ａと配線導体７８ｂとを接続する。ビアホール導体ｖ１４，ｖ１５は、セラミック層６２ｃ～６２ｅを上下に貫通する導体である。ビアホール導体ｖ１４は、配線導体７８ａとインターポーザ端子７６ａとを接続する。ビアホール導体ｖ１５は、配線導体７８ｂとインターポーザ端子７６ｂとを接続する。
　配線Ｒ２２（第２配線の一例）は、インターポーザ端子７０とインターポーザ端子７６ｃとを電気的に接続する。配線Ｒ２２は、図４に示すように、素体６０の内部に設けられる。配線Ｒ２２は、ビアホール導体ｖ１６，ｖ１７及び配線導体７８ｃを備える。配線導体７８ｃは、セラミック層６２ｂの上面上に設けられる導体層である。ビアホール導体ｖ１６は、セラミック層６２ａを上下に貫通する導体である。ビアホール導体ｖ１６は、インターポーザ端子７０と配線導体７８ｃとを接続する。ビアホール導体ｖ１７は、セラミック層６２ｂ～６２ｅを上下に貫通する導体である。ビアホール導体ｖ１７は、配線導体７８ｃとインターポーザ端子７６ｂとを接続する。
　配線Ｒ２３（第２配線の一例）は、インターポーザ端子７０とインターポーザ端子７４ａとを電気的に接続する。配線Ｒ２３は、図４に示すように、素体６０の内部に設けられる。配線Ｒ２３は、ビアホール導体ｖ１１，ｖ１２及び配線導体７８ａを備える。配線導体７８ａは、セラミック層６２ｃの上面上に設けられる導体層である。ビアホール導体ｖ１１は、セラミック層６２ａ，６２ｂを上下に貫通する導体である。ビアホール導体ｖ１１は、インターポーザ端子７０と配線導体７８ａとを接続する。ビアホール導体ｖ１２は、セラミック層６２ｃ～６２ｅを上下に貫通する導体である。ビアホール導体ｖ１２は、配線導体７８ａとインターポーザ端子７４ａとを接続する。
　配線Ｒ２４（第２配線の一例）は、インターポーザ端子７０とインターポーザ端子７４ａとを電気的に接続する。配線Ｒ２４は、図５に示すように、素体６０の内部に設けられる。配線Ｒ２４は、ビアホール導体ｖ２５，ｖ２６及び配線導体７８ｈを備える。配線導体７８ｈは、セラミック層６２ｃの上面上に設けられる導体層である。ビアホール導体ｖ２５は、セラミック層６２ａ，６２ｂを上下に貫通する導体である。ビアホール導体ｖ２５は、インターポーザ端子７０と配線導体７８ｈとを接続する。ビアホール導体ｖ２６は、セラミック層６２ｃ～６２ｅを上下に貫通する導体である。ビアホール導体ｖ２６は、配線導体７８ｈとインターポーザ端子７４ａとを接続する。
　バイパス配線ＲＢは、インターポーザ端子６４ｄとインターポーザ端子６８ｄとを電気的に接続する。バイパス配線ＲＢは、図５に示すように、素体６０の内部に設けられる。本実施形態のバイパス配線ＲＢは、素体６０の下面よりも上面の近傍に設けられる。バイパス配線ＲＢは、ビアホール導体ｖ２７，ｖ２８及び配線導体７８ｉを備える。配線導体７８ｉは、セラミック層６２ｂの上面上に設けられる導体層である。ビアホール導体ｖ２７は、セラミック層６２ａを上下に貫通する導体である。ビアホール導体ｖ２７は、インターポーザ端子６８ｄと配線導体７８ｉとを接続する。ビアホール導体ｖ２８は、セラミック層６２ａを上下に貫通する導体である。ビアホール導体ｖ２８は、インターポーザ端子６４ｄと配線導体７８ｉとを接続する。
　配線導体７８ａ～７８ｊ及びビアホール導体ｖ１１～ｖ３０は、ＡｇやＣｕ等を主成分とする比抵抗の小さな金属材料により作製される。また、インターポーザ端子６４ａ～６４ｄ，６６，６８ａ～６８ｄ，７０，７４ａ，７４ｂ，７６ａ～７６ｎは、ＡｇやＣｕ等を主成分とする金属材料の下地上にＮｉめっき及びＳｎめっきが施されて作製される。ただし、Ｎｉめっき及びＳｎめっきが施される代わりに、Ｎｉめっき及びＡｕめっき、Ｎｉめっき及びＣｕめっき又はＮｉめっき及びＡｇめっきが施されてもよい。
　以上のように構成されたインターポーザ１６は、回路基板１２ａの上面上にはんだにより実装される。まず、回路基板１２ａの内部構造について図４及び図５を参照しながら説明する。
　回路基板１２ａは、図４及び図５に示すように、基板本体９０、回路基板端子９２ａ，９２ｂ，９４ａ～９４ｎ、グランド導体９６（第２グランド導体の一例）及びビアホール導体ｖ４０～ｖ４７を備える。基板本体９０は、多層基板である。グランド導体９６は、基板本体９０の内部に設けられる導体層である。グランド導体９６は、グランド電位に保たれる。回路基板端子９２ａ，９２ｂ，９４ａ～９４ｎは、回路基板１２ａの上面上に設けられる。回路基板端子９２ａ，９２ｂ，９４ａ～９４ｎはそれぞれ、インターポーザ端子７４ａ，７４ｂ，７６ａ～７６ｎと対応する。ビアホール導体ｖ４０～ｖ４７はそれぞれ、基板本体９０の内部に設けられ、回路基板端子９２ａ，９４ｃ，９４ｄ，９２ｂ，９２ａ，９４ｊ，９４ｋ，９２ｂとグランド導体９６とを接続する。
　また、回路基板１２ａは、図示しない配線導体及びビアホール導体により構成される回路を備える。回路は、回路基板端子９４ａ，９４ｂ，９４ｅ～９４ｉ，９４ｍ，９４ｎに接続される。
　インターポーザ端子７４ａ，７４ｂ，７６ａ～７６ｎはそれぞれ、回路基板端子９２ａ，９２ｂ，９４ａ～９４ｎにはんだを介して接続される。
　また、インターポーザ１６の上面には、フラットケーブル１４ａ，１４ｂが接続される。具体的には、インターポーザ端子６４ａ～６４ｄ，６６はそれぞれ、ケーブル端子４０ａ～４０ｄ，４２にはんだ（導電性接着部材の一例）を介して接続される。また、インターポーザ端子６８ａ～６８ｄ，７０はそれぞれ、ケーブル端子５０ａ～５０ｄ，５２にはんだ（導電性接着部材の一例）を介して接続される。
　以上のように、回路基板１２ａ、インターポーザ１６及びフラットケーブル１４ａ，１４ｂが接続されることにより、配線Ｒ１１～Ｒ１４は、フラットケーブル１４ａと回路基板１２ａとを電気的に接続する。より詳細には、配線Ｒ１１は、インターポーザ端子６４ａとインターポーザ端子７６ｇとを接続する。インターポーザ端子６４ａは、信号線路３４ａに電気的に接続されたケーブル端子４０ａに接続される。また、インターポーザ端子７６ｇは、回路基板１２ａの回路（図示せず）に接続された回路基板端子９４ｇに接続される。よって、配線Ｒ１１は、フラットケーブル１４ａの信号線路３４ａと回路基板１２ａの回路（図示せず）とを電気的に接続する。
　また、配線Ｒ１２，Ｒ１３，Ｒ１４は、フラットケーブル１４ａと回路基板１２ａとを電気的に接続する。より詳細には、配線Ｒ１２，Ｒ１３，Ｒ１４はそれぞれ、インターポーザ端子６６とインターポーザ端子７６ｄ，７４ｂとを接続する。インターポーザ端子６６は、グランド導体３６，３８に電気的に接続されたケーブル端子４２に接続される。また、インターポーザ端子７６ｄ，７４ｂはそれぞれ、グランド導体９６に接続された回路基板端子９４ｄ，９２ｂに接続される。よって、配線Ｒ１２，Ｒ１３，Ｒ１４は、フラットケーブル１４ａのグランド導体３６，３８と回路基板１２ａのグランド導体９６とを電気的に接続する。
　なお、インターポーザ１６は、配線Ｒ１１～Ｒ１４以外にも、フラットケーブル１４ａと回路基板１２ａとを電気的に接続する配線を備えてもよい。
　また、配線Ｒ２１は、フラットケーブル１４ｂと回路基板１２ａとを電気的に接続する。より詳細には、配線Ｒ２１は、フラットケーブル１４ｂの信号線路（図示せず）と回路基板１２ａの回路（図示せず）とを電気的に接続する。配線Ｒ２１は、インターポーザ端子６８ａとインターポーザ端子７６ａ，７６ｂとを接続する。インターポーザ端子６８ａは、フラットケーブル１４ｂの信号線路に電気的に接続されたケーブル端子５０ａに接続される。また、インターポーザ端子７６ａ，７６ｂは、回路基板１２ａの回路に接続された回路基板端子９４ａ，９４ｂに接続される。よって、配線Ｒ２１は、フラットケーブル１４ｂの信号線路と回路基板１２ａの回路とを電気的に接続する。
　また、配線Ｒ２２，Ｒ２３，Ｒ２４は、フラットケーブル１４ｂと回路基板１２ａとを電気的に接続する。より詳細には、配線Ｒ２２，Ｒ２３，Ｒ２４はそれぞれ、インターポーザ端子７０とインターポーザ端子７６ｃ，７４ａとを接続する。インターポーザ端子７０は、フラットケーブル１４ｂのグランド導体（図示せず）に接続されたケーブル端子５２に接続される。また、インターポーザ端子７６ｃ，７４ａはそれぞれ、グランド導体９６に接続された回路基板端子９４ｃ，９２ａに接続される。よって、配線Ｒ２２，Ｒ２３，Ｒ２４は、フラットケーブル１４ｂのグランド導体と回路基板１２ａのグランド導体９６とを電気的に接続する。
　なお、インターポーザ１６は、配線Ｒ２１～Ｒ２４以外にも、フラットケーブル１４ｂと回路基板１２ａとを電気的に接続する配線を備えてもよい。
　また、バイパス配線ＲＢは、フラットケーブル１４ａとフラットケーブル１４ｂとを電気的に接続する。より詳細には、バイパス配線ＲＢは、インターポーザ端子６４ｄとインターポーザ端子６８ｄとを接続する。インターポーザ端子６４ｄは、フラットケーブル１４ａの信号線路３４ｄに接続されたケーブル端子４０ｄに接続される。また、インターポーザ端子６８ｄは、フラットケーブル１４ｂの信号線路（図示せず）に接続されたケーブル端子５０ｄに接続される。よって、バイパス配線ＲＢは、フラットケーブル１４ａの信号線路３４ｄとフラットケーブル１４ｂの信号線路とを電気的に接続する。
　インターポーザ１８ａは、フラットケーブル１４ａと回路基板１２ｂとを電気的に接続する。インターポーザ１８ｂは、フラットケーブル１４ｂと回路基板１２ｃとを電気的に接続する。これにより、回路基板１２ａと回路基板１２ｂとは、フラットケーブル１４ａ、インターポーザ１８ａ及びインターポーザ１６の配線Ｒ１１～Ｒ１４を介して電気的に接続される。回路基板１２ａと回路基板１２ｃとは、フラットケーブル１４ｂ、インターポーザ１８ｂ及びインターポーザ１６の配線Ｒ２１～Ｒ２４を介して電気的に接続される。また、回路基板１２ｂと回路基板１２ｃとは、フラットケーブル１４ａ，１４ｂ、インターポーザ１８ａ，１８ｂ及びインターポーザ１６のバイパス配線ＲＢを介して電気的に接続される。
［効果］
　以上のように構成されたインターポーザ１６、回路モジュール１１及び電子機器１０によれば、以下に説明するように、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。図６は、比較例に係る電子機器５１０の斜視図である。
　電子機器５１０は、回路モジュール５１１を備える。また、回路モジュール５１１は、回路基板５１２ａ～５１２ｃ、フラットケーブル５１４ａ～５１４ｃ及びガイド部材５１８ａ～５１８ｆを備える。回路基板５１２ａ～５１２ｃは、回路基板１２ａ～１２ｃと同様の構造を有する。ガイド部材５１８ａ～５１８ｆは、特許文献１に記載のガイド部材と同じ構造を有する。ガイド部材５１８ａ，５１８ｃは、回路基板５１２ａの上面上に実装される。ガイド部材５１８ｂ，５１８ｅは、回路基板５１２ｂの上面上に実装される。ガイド部材５１８ｄ，５１８ｆは、回路基板５１２ｃの上面上に実装される。
　フラットケーブル５１４ａの右端は、ガイド部材５１８ａに接続される。フラットケーブル５１４ａの左端は、ガイド部材５１８ｂに接続される。これにより、回路基板５１２ａと回路基板５１２ｂとがフラットケーブル５１４ａを介して電気的に接続される。
　フラットケーブル５１４ｂの左端は、ガイド部材５１８ｃに接続される。フラットケーブル５１４ｂの右端は、ガイド部材５１８ｄに接続される。これにより、回路基板５１２ａと回路基板５１２ｃとがフラットケーブル５１４ｂを介して電気的に接続される。
　フラットケーブル５１４ｃの左端は、ガイド部材５１８ｅに接続される。フラットケーブル５１４ｃの右端は、ガイド部材５１８ｆに接続される。これにより、回路基板５１２ｂと回路基板５１２ｃとがフラットケーブル５１４ｃを介して電気的に接続される。
　以上のように、比較例に係る回路モジュール５１１及び電子機器５１０では、回路基板５１２ａ～５１２ｃ同士を接続するためには、６個のガイド部材５１８ａ～５１８ｆが必要となる。そのため、６個のガイド部材５１８ａ～５１８ｆの実装面積が回路基板５１２ａ～５１２ｃに必要となる。
　そこで、回路モジュール１１及び電子機器１０では、インターポーザ１６は、フラットケーブル１４ａとフラットケーブル１４ｂとを電気的に接続するバイパス配線ＲＢを備える。これにより、フラットケーブル１４ａ，１４ｂ以外のフラットケーブルを用いることなく、回路基板１２ｂと回路基板１２ｃとを電気的に接続することが可能となる。すなわち、回路基板１２ｂと回路基板１２ｃとは、フラットケーブル１４ａ，１４ｂ、インターポーザ１８ａ，１８ｂ及びインターポーザ１６のバイパス配線ＲＢを介して電気的に接続される。また、回路基板１２ａと回路基板１２ｂとは、フラットケーブル１４ａ、インターポーザ１８ａ及びインターポーザ１６の配線Ｒ１１～Ｒ１４を介して電気的に接続される。回路基板１２ａと回路基板１２ｃとは、フラットケーブル１４ｂ、インターポーザ１８ｂ及びインターポーザ１６の配線Ｒ２１～Ｒ２４を介して電気的に接続される。その結果、回路基板１２ａ～１２ｃ同士を接続するために、３つのインターポーザ１６，１８ａ，１８ｂがあれば足りる。その結果、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。
　また、回路モジュール５１１及び電子機器５１０では、回路基板５１２ａ～５１２ｃ同士が接続されるために、３本のフラットケーブル５１４ａ～５１４ｃが必要であった。一方、回路モジュール１１及び電子機器１０では、回路基板１２ａ～１２ｃ同士が接続されるために、２本のフラットケーブル１４ａ，１４ｂがあれば足りる。よって、インターポーザ１６及び電子機器１０では、フラットケーブルの本数を減らすことができる。
　また、インターポーザ１６、回路モジュール１１及び電子機器１０では、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失を低減できる。図７は、比較例に係る電子機器６１０のインターポーザ６１６ａ，６１６ｂ近傍の断面図である。
　回路モジュール６１１及び電子機器６１０では、回路基板６１２ｂ（図示せず。回路基板１２ｂに相当）と回路基板６１２ｃ（図示せず。回路基板１２ｃに相当）とは、回路基板６１２ａ、フラットケーブル６１４ａ，６１４ｂ及びインターポーザ６１６ａ，６１６ｂを介して電気的に接続される。ここで、２つのインターポーザ６１６ａ，６１６ｂは別々の部品である。そのため、バイパス配線ＲＢは、インターポーザ６１６ａ、回路基板６１２ａ及びインターポーザ６１６ｂを通過する。したがって、バイパス配線ＲＢは、インターポーザ６１６ａ，６１６ｂのそれぞれにおいて上面から下面まで延びる必要がある。これにより、バイパス配線ＲＢが長くなり、回路基板６１２ｂと回路基板６１２ｃとの間に生じる挿入損失が大きくなる。
　一方、インターポーザ１６、回路モジュール１１及び電子機器１０では、バイパス配線ＲＢは、インターポーザ１６に設けられ、回路基板１２ａに設けられない。そのため、インターポーザ１６、回路モジュール１１及び電子機器１０におけるバイパス配線ＲＢは、回路モジュール６１１及び電子機器６１０におけるバイパス配線ＲＢよりも短くなる。その結果、インターポーザ１６、回路モジュール１１及び電子機器１０では、回路モジュール６１１及び電子機器６１０に比べて、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失が低減される。
　特に、インターポーザ１６、回路モジュール１１及び電子機器１０では、バイパス配線ＲＢは、素体６０の下面寄りではなく上面寄りに設けられるので、ビアホール導体ｖ２７，ｖ２８の長さがより短くなる。その結果、バイパス配線ＲＢの長さがより短くなり、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失がより低減される。
［第１の変形例］
　以下に第１の変形例に係るインターポーザ１６ａについて図面を参照しながら説明する。図８は、インターポーザ１６ａを備える電子機器１０ａの断面図である。図８は、図５の断面図と同じ位置における断面図である。
　インターポーザ１６ａは、バイパス配線ＲＢの構造においてインターポーザ１６と相違する。インターポーザ１６ａでは、バイパス配線ＲＢは素体６０の表面に設けられる。より詳細には、インターポーザ１６ａでは、バイパス配線ＲＢは、配線導体７８ｉを備え、ビアホール導体ｖ２７，ｖ２８を備えない。配線導体７８ｉは、セラミック層６２ａの表面上に設けられる。配線導体７８ｉは、インターポーザ端子６４ｄとインターポーザ端子６８ｄとを接続する。なお、インターポーザ１６ａのその他の構造は、インターポーザ１６と同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ａ、回路モジュール１１ａ及び電子機器１０ａによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ａ、回路モジュール１１ａ及び電子機器１０ａによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、フラットケーブルの本数を減らすことができる。
　また、インターポーザ１６ａ、回路モジュール１１ａ及び電子機器１０ａでは、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失をより低減できる。より詳細には、インターポーザ１６ａのバイパス配線ＲＢは、ビアホール導体ｖ２７，ｖ２８を備えない。そのため、インターポーザ１６ａのバイパス配線ＲＢは、インターポーザ１６のバイパス配線ＲＢよりも、ビアホール導体ｖ２７，ｖ２８の長さの分だけ短い。よって、インターポーザ１６ａ、回路モジュール１１ａ及び電子機器１０ａでは、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失をより低減できる。
［第２の変形例］
　以下に第２の変形例に係るインターポーザ１６ｂについて図面を参照しながら説明する。図９は、インターポーザ１６ｂを備える電子機器１０ｂの断面図である。図９は、図５の断面図と同じ位置における断面図である。
　インターポーザ１６ｂは、バイパス配線ＲＢの構造においてインターポーザ１６と相違する。インターポーザ１６ｂでは、バイパス配線ＲＢは素体６０の表面及び内部に設けられる。より詳細には、インターポーザ１６ａでは、バイパス配線ＲＢは、インターポーザ端子７７及びビアホール導体ｖ２７，ｖ２８を備える。インターポーザ端子７７は、セラミック層６２ｅの下面上に設けられる。インターポーザ端子７７は、回路基板１２ａの回路基板端子９７にはんだを介して接続される。また、インターポーザ１６ｂでは、インターポーザ端子７６ｈ～７６ｎが設けられない。
　ビアホール導体ｖ２７，ｖ２８は、セラミック層６２ａ～６２ｅを上下に貫通する。ビアホール導体ｖ２７は、インターポーザ端子６８ｄとインターポーザ端子７７とを接続する。ビアホール導体ｖ２８は、インターポーザ端子６４ｄとインターポーザ端子７７とを接続する。なお、インターポーザ１６ｂのその他の構造は、インターポーザ１６と同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ｂ、回路モジュール１１ｂ及び電子機器１０ｂによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｂ、回路モジュール１１ｂ及び電子機器１０ｂによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、フラットケーブルの本数を減らすことができる。さらにバイパス配線ＲＢの途中において、インターポーザ端子と回路基板端子９７とがはんだを介して接続された部分を有しており、この部分は抵抗値が低くなる。よって、インターポーザ１６ｂ、回路モジュール１１ｂ及び電子機器１０ｂでは、バイパス配線ＲＢをインターポーザ１６ｂの下面まで引き回しているにもかかわらず、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失の増大を防ぐことができる。
［第３の変形例］
　以下に第３の変形例に係るインターポーザ１６ｃについて図面を参照しながら説明する。図１０は、インターポーザ１６ｃを備える電子機器１０ｃの断面図である。図１０は、図５の断面図と同じ位置における断面図である。図１１は、電子機器１０ｃを上方から見た図である。
　インターポーザ１６ｃは、素体６０の形状においてインターポーザ１６と相違する。より詳細には、素体６０の上面Ｓ１の少なくとも一部は、素体６０の下面Ｓ２からはみ出す。本実施形態では、下面Ｓ２は、上面Ｓ１に包含される。以下では、上面Ｓ１が下面Ｓ２からはみ出す部分を庇部２００と呼ぶ。庇部２００は、上側から見たときに、電子部品２０ａの少なくとも一部と重なる。なお、インターポーザ１６ｃのその他の構造は、インターポーザ１６と同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ｃ、回路モジュール１１ｃ及び電子機器１０ｃによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｃ、回路モジュール１１ｃ及び電子機器１０ｃによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、フラットケーブルの本数を減らすことができる。また、インターポーザ１６ｃ、回路モジュール１１ｃ及び電子機器１０ｃでは、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失をより低減できる。
　また、インターポーザ１６ｃ、回路モジュール１１ｃ及び電子機器１０ｃによれば、より多くの電子部品２０ａを実装することができる、又は、より大型な電子部品２０ａを実装することが可能となる。より詳細には、インターポーザ１６ｃでは、素体６０の上面Ｓ１の少なくとも一部は、素体６０の下面Ｓ２からはみ出す。これにより、庇部２００が素体６０に形成される。庇部２００の下方には、電子部品２０ａを配置することができる。すなわち、電子部品２０ａを実装できる領域が広くなる。その結果、インターポーザ１６ｃ、回路モジュール１１ｃ及び電子機器１０ｃによれば、より多くの電子部品２０ａを実装することができる、又は、より大型な電子部品２０ａを実装することが可能となる。
　また、インターポーザ１６ｃ、回路モジュール１１ｃ及び電子機器１０ｃにおいて、電子部品２０ａの数を増やす代わりに、回路基板１２ａの上面上に設けられる外部端子を大きくしてもよい。
　なお、庇部２００は、上方から見たときに、電子部品２０ａの全体と重なってもよい。
［第４の変形例］
　以下に第４の変形例に係るインターポーザ１６ｄについて図面を参照しながら説明する。図１２は、インターポーザ１６ｄを備える電子機器１０ｄの断面図である。図１２は、図５の断面図と同じ位置における断面図である。
　インターポーザ１６ｄは、素体６０の形状においてインターポーザ１６と相違する。より詳細には、素体６０の下面には、凹部２０２が設けられる。凹部２０２は、素体６０の下面の中央が上方に窪むことにより形成される。また、凹部２０２は、上方（回路基板１２ａの上面の法線方向の一例）から見たときに、電子部品２０ａの少なくとも一部と重なる。本実施形態では、凹部２０２は、上方（回路基板１２ａの上面の法線方向の一例）から見たときに、電子部品２０ａの全体と重なる。したがって、電子部品２０ａは、凹部２０２内に位置する。
　以上のように構成されたインターポーザ１６ｄ、回路モジュール１１ｄ及び電子機器１０ｄによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｄ、回路モジュール１１ｄ及び電子機器１０ｄによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、フラットケーブルの本数を減らすことができる。また、インターポーザ１６ｄ、回路モジュール１１ｄ及び電子機器１０ｄでは、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失をより低減できる。
　また、インターポーザ１６ｄ、回路モジュール１１ｄ及び電子機器１０ｄによれば、より多くの電子部品２０ａを実装することができる。より詳細には、インターポーザ１６ｄでは、回路基板１２ａにおいて凹部２０２と対向する部分にも電子部品２０ａを実装できる。その結果、インターポーザ１６ｄ、回路モジュール１１ｄ及び電子機器１０ｄによれば、より多くの電子部品２０ａを実装することができる。
［第５の変形例］
　以下に第５の変形例に係るインターポーザ１６ｅについて図面を参照しながら説明する。図１３及び図１４は、インターポーザ１６ｅを備える電子機器１０ｅの斜視図である。図１４では、フラットケーブル１４ａ，１４ｂを外した状態を示した。図１５及び図１６は、図１３のＣ－Ｃにおける断面図である。
　電子機器１０ｅは、回路モジュール１１ｅを備える。回路モジュール１１ｅは、図１３に示すように、回路基板１２ａ、インターポーザ１６ｅ及びフラットケーブル１４ａ，１４ｂを備える。なお、回路モジュール１１ｅは、回路モジュール１１と同じように、回路基板１２ｂ，１２ｃも備える。ただし、図１３では、回路基板１２ｂ，１２ｃについては省略した。
　インターポーザ１６ｅは、図１４ないし図１６に示すように、素体６０、インターポーザ端子６４ａ～６４ｄ，６８ａ～６８ｄ，７６ａ～７６ｃ、加熱端子２１０、加熱導体２１２ａ，２１２ｂ、ビアホール導体ｖ１１０，ｖ１１１及び配線Ｒ１５、Ｒ１６を備える。なお、素体６０の下面には、インターポーザ端子７６ａ～７６ｃ以外にもインターポーザ端子が設けられている。ただし、インターポーザ端子７６ａ～７６ｃ以外のインターポーザ端子については省略した。
　素体６０は、直方体状をなす。素体６０は、セラミック層６２ａ～６２ｄが上方から下方へとこの順に積層された積層体である。セラミック層６２ａ～６２ｄは、上方から見たときに、長方形状をなす層である。セラミック層６２ａ～６２ｄは、例えば、ＬＴＣＣ（低温同時焼成セラミックス）により作製される。
　インターポーザ端子６４ａ～６４ｄは、図１４に示すように、セラミック層６２ａの上面（素体６０の上面）上に設けられ、セラミック層６２ａの上面の前半分の領域に位置する。インターポーザ端子６４ａ～６４ｄは、長方形状の導体層である。インターポーザ端子６４ａ～６４ｄは、２行２列の行列に配列される。
　インターポーザ端子６８ａ～６８ｄは、図１４に示すように、セラミック層６２ａの上面（素体６０の上面）上に設けられ、セラミック層６２ａの上面の後ろ半分の領域に位置する。インターポーザ端子６８ａ～６８ｄは、長方形状の導体層である。インターポーザ端子６８ａ～６８ｄは、２行２列の行列に配列される。
　インターポーザ端子７６ａ～７６ｃは、図１５及び図１６に示すように、セラミック層６２ｄの下面（素体６０の下面）上に設けられる。インターポーザ端子７６ａ～７６ｃは、長方形状の導体層である。インターポーザ端子７６ａ～７６ｃは、右方から左方へとこの順に並ぶ。
　配線Ｒ１５（第１配線の一例）は、インターポーザ端子６４ａとインターポーザ端子７６ａとを電気的に接続する。配線Ｒ１５は、図１５及び図１６に示すように、素体６０の内部に設けられる。配線Ｒ１５は、ビアホール導体ｖ１０１を備える。ビアホール導体ｖ１０１は、セラミック層６２ａ～６２ｄを上下に貫通する導体である。ビアホール導体ｖ１０１は、インターポーザ端子６４ａとインターポーザ端子７６ａとを接続する。
　配線Ｒ１６（第１配線の一例）は、インターポーザ端子６４ｂとインターポーザ端子７６ｂとを電気的に接続する。配線Ｒ１６は、図１５及び図１６に示すように、素体６０の内部に設けられる。配線Ｒ１６は、ビアホール導体ｖ１０２，ｖ１０３及び配線導体７８ｋを備える。配線導体７８ｋは、セラミック層６２ｃの上面上に設けられる導体層である。ビアホール導体ｖ１０２は、セラミック層６２ａ，６２ｂを上下に貫通する導体である。ビアホール導体ｖ１０２は、インターポーザ端子６４ｂと配線導体７８ｋとを接続する。ビアホール導体ｖ１０３は、セラミック層６２ｃ，６２ｄを上下に貫通する導体である。ビアホール導体ｖ１０３は、配線導体７８ｋとインターポーザ端子７６ｂとを接続する。
　なお、図示を省略するが、インターポーザ１６ｅは、配線Ｒ２５，Ｒ２６及びバイパス配線ＲＢを備える。配線Ｒ２５，Ｒ２６は、インターポーザ１６の配線Ｒ２１～Ｒ２４と同様に、フラットケーブル１４ｂと回路基板１２ａとを電気的に接続する。
　インターポーザ１６ｅのバイパス配線ＲＢは、インターポーザ１６のバイパス配線ＲＢと同様に、フラットケーブル１４ａとフラットケーブル１４ｂとを接続する。そのため、インターポーザ１６ｅのバイパス配線ＲＢは、インターポーザ端子６４ｄとインターポーザ端子６８ｂとを接続する。インターポーザ１６ｅのバイパス配線ＲＢは、インターポーザ１６のバイパス配線ＲＢと同様に、図示しないビアホール導体及び配線導体を備える。
　加熱端子２１０は、素体６０の下面以外の表面に設けられる。本実施形態では、加熱端子２１０は、図１３及び図１４に示すように、セラミック層６２ａの上面（素体６０の上面）上に設けられ、セラミック層６２ａの上面の左半分の領域に位置する。加熱端子２１０は、前後に延びる長方形状の導体層である。加熱端子２１０は、フラットケーブル１４ａ，１４ｂとインターポーザ１６ｅとの接続に用いられない。
　加熱導体２１２ａは、セラミック層６２ｃの上面上に設けられる導体層である。加熱導体２１２ａは、配線導体７８ｋの近傍に設けられる。加熱導体２１２ｂ（第１加熱導体の一例）は、セラミック層６２ｄの上面上に設けられる導体層である。図１５及び図１６では、加熱導体２１２ｂは３つに分離している。これは、加熱導体２１２ｂがビアホール導体ｖ１０１，ｖ１０３を避けるためである。よって、加熱導体２１２ｂは、図１５及び図１６とは前後において異なる位置の断面において１つに繋がっている。加熱導体２１２ｂは、ビアホール導体ｖ１０１，ｖ１０３の近傍に設けられる。更に、加熱導体２１２ｂは、素体６０において上面よりも下面の近くに設けられる。また、加熱導体２１２ｂは、インターポーザ端子７６ａ～７６ｃと上下に対向する。
　ビアホール導体ｖ１１０は、セラミック層６２ａ，６２ｂを上下に貫通する導体である。ビアホール導体ｖ１１０は、加熱端子２１０と加熱導体２１２ａとを接続する。ビアホール導体ｖ１１１は、セラミック層６２ｃを上下に貫通する導体である。ビアホール導体ｖ１１１は、加熱導体２１２ａと加熱導体２１２ｂを接続する。これにより、加熱導体２１２ｂは加熱端子２１０と電気的に接続される。
　配線導体７８ｋ、加熱導体２１２ａ，２１２ｂ及びビアホール導体ｖ１０１～ｖ１０３，ｖ１１０，ｖ１１１は、ＡｇやＣｕ等を主成分とする比抵抗の小さな金属材料により作製される。また、インターポーザ端子６４ａ～６４ｄ，６８ａ～６８ｄ，７６ａ～７６ｃは、ＡｇやＣｕ等を主成分とする金属材料の下地上にＮｉめっき及びＳｎめっきが施されて作製される。ただし、Ｎｉめっき及びＳｎめっきが施される代わりに、Ｎｉめっき及びＡｕめっき、Ｎｉめっき及びＣｕめっき又はＮｉめっき及びＡｇめっきが施されてもよい。
　以上のように構成されたインターポーザ１６ｅは、回路基板１２ａの上面上にはんだにより実装される。まず、回路基板１２ａの構造について図１５及び図１６を参照しながら説明する。
　回路基板１２ａは、図１５及び図１６に示すように、基板本体９０、回路基板端子９４ａ～９４ｃを備える。基板本体９０は、多層基板である。回路基板端子９４ａ～９４ｃは、回路基板１２ａの上面上に設けられる。回路基板端子９４ａ～９４ｃはそれぞれ、インターポーザ端子７６ａ～７６ｃと対応する。インターポーザ端子７６ａ～７６ｃはそれぞれ、回路基板端子９４ａ～９４ｃにはんだを介して接続される。
　また、インターポーザ１６の上面には、フラットケーブル１４ａ，１４ｂが接続される。具体的には、インターポーザ端子６４ａ～６４ｄはそれぞれ、ケーブル端子４０ａ～４０ｄ（ケーブル端子４０ｃ，４０ｄについては図示せず）にはんだを介して接続される。また、インターポーザ端子６８ａ～６８ｄはそれぞれ、フラットケーブル１４ｂのケーブル端子（図示せず）にはんだを介して接続される。
　以上のように、回路基板１２ａ、インターポーザ１６及びフラットケーブル１４ａ，１４ｂが接続されることにより、配線Ｒ１５，Ｒ１６は、フラットケーブル１４ａと回路基板１２ａとを電気的に接続する。また、配線Ｒ２５，Ｒ２６（図示せず）は、フラットケーブル１４ｂと回路基板１２ａとを電気的に接続する。また、バイパス配線ＲＢ（図示せず）は、フラットケーブル１４ａとフラットケーブル１４ｂとを電気的に接続する。
　以上のように構成されたインターポーザ１６ｅ、回路モジュール１１ｅ及び電子機器１０ｅによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｅ、回路モジュール１１ｅ及び電子機器１０ｅによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、フラットケーブルの本数を減らすことができる。また、インターポーザ１６ｅ、回路モジュール１１ｅ及び電子機器１０ｅでは、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失をより低減できる。
　また、インターポーザ１６ｅ、回路モジュール１１ｅ及び電子機器１０ｅによれば、インターポーザ１６ｅを回路基板１２ａから分離することができる。より詳細には、インターポーザ１６ｅは、小さな部品であるので、回路基板１２ａに確実に実装することが難しい。そのため、実装済みのインターポーザ１６ｅを回路基板１２ａから分離し、インターポーザ１６ｅを回路基板１２ａに実装しなおしたい場合がある。
　そこで、インターポーザ１６ｅは、加熱端子２１０、加熱導体２１２ａ，２１２ｂ及びビアホール導体ｖ１１０，ｖ１１１を備える。加熱導体２１２ｂは、加熱導体２１２ａ及びビアホール導体ｖ１１０，ｖ１１１を介して加熱端子２１０と電気的に接続されている。すなわち、加熱導体２１２ｂは、素体６０よりも高い熱伝導率を有する部材を介して加熱端子２１０と接続されている。これにより、図１５に示すように、半田ごて２５０により加熱端子２１０を加熱すると、半田ごて２５０の熱は、加熱導体２１２ａ，２１２ｂへと伝わる。加熱導体２１２ａ，２１２ｂはそれぞれ、配線導体７８ｋ及びビアホール導体ｖ１０１，ｖ１０３の近傍に設けられる。そのため、加熱導体２１２ａ，２１２ｂに伝わった熱は、配線導体７８ｋ及びビアホール導体ｖ１０１，ｖ１０３に伝わった後、インターポーザ端子７６ａ，７６ｂに伝わる。また、加熱導体２１２ｂは、素体６０において上面よりも下面の近くに設けられる。そのため、加熱導体２１２ｂは、インターポーザ端子７６ａ～７６ｃの近傍に位置する。これにより、加熱導体２１２ｂに伝わった熱は、インターポーザ端子７６ａ～７６ｃに伝わる。これにより、インターポーザ端子７６ａ～７６ｃに固着しているはんだが溶融する。その結果、インターポーザ１６ｅは、図１６に示すように、回路基板１２ａから分離される。
　なお、インターポーザ１６ｅを回路基板１２ａに実装する際に、加熱端子２１０を加熱してもよい。
［第６の変形例］
　以下に第６の変形例に係るインターポーザ１６ｆについて図面を参照しながら説明する。図１７及び図１８は、インターポーザ１６ｆを備える電子機器１０ｆの斜視図である。図１８では、フラットケーブル１４ａ，１４ｂを外した状態を示した。図１９は、図１７のＤ－Ｄにおける断面図である。図２０は、図１７のＥ－Ｅにおける断面図である。
　インターポーザ１６ｆは、加熱端子２１０、加熱導体２１２ａ，２１２ｂ及びビアホール導体ｖ１１０，ｖ１１１の代わりに、加熱端子２１４ａ，２１４ｂ、加熱導体２１６ａ，２１６ｂ及びビアホール導体ｖ１２０，ｖ１２１を備える点においてインターポーザ１６ｅと相違する。
　加熱端子２１４ａ，２１４ｂ（第２加熱端子の一例）は、素体６０の下面以外の表面に設けられる。本実施形態では、加熱端子２１４ａ，２１４ｂは、図１７及び図１８に示すように、セラミック層６２ａの上面（素体６０の上面）上に設けられ、セラミック層６２ａの上面の左半分の領域に位置する。加熱端子２１４ａ，２１４ｂは、前方から後方へとこの順に並ぶ。加熱端子２１４ａ，２１４ｂは、前後に延びる長方形状の導体層である。加熱端子２１４ａ，２１４ｂは、フラットケーブル１４ａ，１４ｂとインターポーザ１６ｆとの接続に用いられない。
　加熱導体２１６ａ（第２加熱導体の一例）は、セラミック層６２ｂの上面上に設けられる導体層である。図１９では、加熱導体２１６ａは３つに分離している。これは、加熱導体２１６ａがビアホール導体ｖ１０１，ｖ１０２を避けるためである。よって、加熱導体２１６ａは、図１９とは前後において異なる位置の断面において１つに繋がっている。加熱導体２１６ａは、ビアホール導体ｖ１０１，ｖ１０２の近傍に設けられる。更に、加熱導体２１６ａは、素体６０において下面よりも上面の近くに設けられる。また、加熱導体２１６ａは、インターポーザ端子６４ａ，６４ｂと上下に対向する。
　ビアホール導体ｖ１２０は、セラミック層６２ａを上下に貫通する導体である。ビアホール導体ｖ１２０は、加熱端子２１４ａと加熱導体２１６ａとを接続する。これにより、加熱導体２１６ａは加熱端子２１４ａと電気的に接続される。
　加熱導体２１６ｂは、セラミック層６２ｂの上面上に設けられる導体層である。図２０では、加熱導体２１６ｂは３つに分離している。これは、加熱導体２１６ｂがビアホール導体ｖ１０４，ｖ１０５を避けるためである。よって、加熱導体２１６ｂは、図２０とは前後において異なる位置の断面において１つに繋がっている。加熱導体２１６ｂは、ビアホール導体ｖ１０４，ｖ１０５の近傍に設けられる。更に、加熱導体２１６ｂは、素体６０において下面よりも上面の近くに設けられる。また、加熱導体２１６ｂは、インターポーザ端子６８ｃ，６８ｄと上下に対向する。
　ビアホール導体ｖ１２１は、セラミック層６２ａを上下に貫通する導体である。ビアホール導体ｖ１２１は、加熱端子２１４ｂと加熱導体２１６ｂとを接続する。これにより、加熱導体２１６ｂは加熱端子２１４ｂと電気的に接続される。
　インターポーザ１６ｆのその他の構造は、インターポーザ１６ｅと同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ｆ、回路モジュール１１ｆ及び電子機器１０ｆによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｆ、回路モジュール１１ｆ及び電子機器１０ｆによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、フラットケーブルの本数を減らすことができる。また、インターポーザ１６ｆ、回路モジュール１１ｆ及び電子機器１０ｆでは、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失をより低減できる。
　また、インターポーザ１６ｆ、回路モジュール１１ｆ及び電子機器１０ｆによれば、フラットケーブル１４ａ，１４ｂをインターポーザ１６ｆから分離することができる。より詳細には、インターポーザ１６ｆは、小さな部品であるので、インターポーザ１６ｆにフラットケーブル１４ａ，１４ｂを確実に接続することが難しい。そのため、フラットケーブル１４ａ，１４ｂをインターポーザ１６ｆから分離し、フラットケーブル１４ａ，１４ｂをインターポーザ１６ｅに接続しなおしたい場合がある。
　そこで、インターポーザ１６ｆは、加熱端子２１４ａ、加熱導体２１６ａ及びビアホール導体ｖ１２０を備える。加熱導体２１６ａは、ビアホール導体ｖ１２０を介して加熱端子２１４ａと電気的に接続される。すなわち、加熱導体２１６ａは、素体６０よりも高い熱伝導率を有する部材を介して加熱端子２１４ａと接続されている。これにより、半田ごてにより加熱端子２１４ａを加熱すると、半田ごての熱は、加熱導体２１６ａへと伝わる。加熱導体２１６ａは、ビアホール導体ｖ１０１，ｖ１０２の近傍に設けられる。そのため、加熱導体２１６ａに伝わった熱は、ビアホール導体ｖ１０１，ｖ１０２に伝わった後、インターポーザ端子６４ａ，６４ｂに伝わる。また、加熱導体２１６ａは、素体６０において下面よりも上面の近くに設けられる。そのため、加熱導体２１６ａは、インターポーザ端子６４ａ，６４ｂの近傍に位置する。これにより、加熱導体２１６ａに伝わった熱は、インターポーザ端子６４ａ，６４ｂに伝わる。従って、インターポーザ端子６４ａ，６４ｂに固着しているはんだが溶融する。その結果、フラットケーブル１４ａは、インターポーザ１６ｅから分離される。
　インターポーザ１６ｆは、加熱端子２１４ｂ、加熱導体２１６ｂ及びビアホール導体ｖ１２１を備える。加熱導体２１６ｂは、ビアホール導体ｖ１２１を介して加熱端子２１４ｂと電気的に接続されている。すなわち、加熱導体２１６ｂは、素体６０よりも高い熱伝導率を有する部材を介して加熱端子２１４ｂと接続されている。これにより、半田ごてにより加熱端子２１４ｂを加熱すると、半田ごての熱は、加熱導体２１６ｂへと伝わる。加熱導体２１６ｂは、ビアホール導体ｖ１０４，ｖ１０５の近傍に設けられる。そのため、加熱導体２１６ｂに伝わった熱は、ビアホール導体ｖ１０４，ｖ１０５に伝わった後、インターポーザ端子６８ｃ，６８ｄに伝わる。また、加熱導体２１６ｂは、素体６０において下面よりも上面の近くに設けられる。そのため、加熱導体２１６ｂは、インターポーザ端子６８ｃ，６８ｄの近傍に位置する。これにより、加熱導体２１６ｂに伝わった熱は、インターポーザ端子６８ｃ，６８ｄに伝わる。従って、インターポーザ端子６８ｃ，６８ｄに固着しているはんだが溶融する。その結果、フラットケーブル１４ｂは、インターポーザ１６ｅから分離される。
　なお、フラットケーブル１４ａ，１４ｂをインターポーザ１６ｆに接続する際に、加熱端子２１４ａ，２１４ｂを加熱してもよい。
　また、加熱端子２１４ａ，２１４ｂが繋がって１つの加熱端子を構成してもよい。
［第７の変形例］
　以下に第７の変形例に係るインターポーザ１６ｇについて図面を参照しながら説明する。図２１は、インターポーザ１６ｇの斜視図である。図２２は、インターポーザ１６ｇを備える電子機器１０ｇの断面図である。図２２の断面図は、図２１のＦ－Ｆにおける断面図である。
　インターポーザ１６ｇは、加熱端子２１０及び加熱導体２２０を更に備える点においてインターポーザ１６ｆと相違する。加熱端子２１０（第１加熱端子の一例）は、素体６０の下面以外の表面に設けられる。本実施形態では、加熱端子２１０は、図２１及び図２２に示すように、素体６０の左面上に設けられる。加熱端子２１０は、フラットケーブル１４ａ，１４ｂとインターポーザ１６ｆとの接続に用いられない。
　加熱導体２２０（第１加熱導体の一例）は、セラミック層６２ｄの上面上に設けられる導体層である。図２２では、加熱導体２２０は３つに分離している。これは、加熱導体２２０がビアホール導体ｖ１０１，ｖ１０３を避けるためである。よって、加熱導体２２０は、図２２とは前後において異なる位置の断面において１つに繋がっている。加熱導体２２０は、ビアホール導体ｖ１０１，ｖ１０３の近傍に設けられる。更に、加熱導体２２０は、素体６０において上面よりも下面の近くに設けられる。また、加熱導体２２０は、インターポーザ端子７６ａ～７６ｃと上下に対向する。
　更に、加熱導体２２０は、素体６０の左面に引き出される。これにより、加熱導体２２０は、加熱端子２１０に接続される。
　インターポーザ１６ｇのその他の構造は、インターポーザ１６ｆと同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ｇ、回路モジュール１１ｇ及び電子機器１０ｇによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｇ、回路モジュール１１ｇ及び電子機器１０ｇによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、フラットケーブルの本数を減らすことができる。また、インターポーザ１６ｇ、回路モジュール１１ｇ及び電子機器１０ｇでは、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ｂと回路基板１２ｃとの間に生じる挿入損失をより低減できる。
　また、インターポーザ１６ｇ、回路モジュール１１ｇ及び電子機器１０ｇによれば、インターポーザ１６ｅ、回路モジュール１１ｅ及び電子機器１０ｅと同じ理由により、インターポーザ１６ｆを回路基板１２ａから分離することができる。
　また、インターポーザ１６ｇ、回路モジュール１１ｇ及び電子機器１０ｇによれば、インターポーザ１６ｆ、回路モジュール１１ｆ及び電子機器１０ｆと同じ理由により、フラットケーブル１４ａ，１４ｂをインターポーザ１６ｆから分離することができる。
　また、インターポーザ１６ｇ、回路モジュール１１ｇ及び電子機器１０ｇによれば、加熱端子２１４ａ，２１４ｂと加熱端子２１０とが素体６０において異なる面に設けられる。そのため、加熱すべき加熱端子を間違うことが抑制される。
［第８の変形例］
　以下に第８の変形例に係るインターポーザ１６ｈについて図面を参照しながら説明する。図２３は、インターポーザ１６ｈを示した斜視図である。図２４は、図２３のＧ－Ｇにおける断面図である。
　インターポーザ１６ｈは、金属シールド８０を更に備えている点においてインターポーザ１６と相違する。金属シールド８０は、素体６０の側面の少なくとも一部を覆っている。インターポーザ１６ｈでは、金属シールド８０は、素体６０の側面全体を覆っている。これにより、金属シールド８０は、上方から見たときに、素体６０の側面において周回することにより、環状をなしている。
　また、電子部品２０ａ（第２電子部品の一例）は、回路基板１２ａの上面上に実装され、インターポーザ１６ｈの隣に配置されている。電子部品２０ａがインターポーザ１６ｈの隣に配置されるとは、電子部品２０ａとインターポーザ１６ｈとの間に空間のみが存在し、電子部品等の部材が存在しないことを意味する。上下方向において金属シールド８０が回路基板１２ａの上面から最も離れる部分を第１端部ｔ１と定義する。上下方向において電子部品２０ａが回路基板１２ａの上面から最も離れる部分を第２端部ｔ２と定義する。このとき、回路基板１２ａの上面から第１端部ｔ１までの距離ｈ１は、回路基板１２ａの上面から第２端部ｔ２までの距離ｈ２よりも長い。つまり、金属シールド８０は、電子部品２０ａの高さよりも高い位置まで、インターポーザ１６ｈの素体６０の側面を覆っている。
　また、インターポーザ１６ｈでは、配線導体７８ｊは、左面に引き出されている。これにより、配線導体７８ｊは、金属シールド８０に接続されている。その結果、金属シールド８０は、配線導体７８ｊ、ビアホール導体ｖ３０、インターポーザ端子７４ｂ、回路基板端子９２ｂ、ビアホール導体ｖ４７を介して、グランド導体９６に電気的に接続されている。これにより、金属シールド８０は、グランド電位に保たれる。
　インターポーザ１６ｈのその他の構造は、インターポーザ１６と同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ｈ、回路モジュール１１ｈ及び電子機器１０ｈによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｈ、回路モジュール１１ｈ及び電子機器１０ｈによれば、インターポーザ１６、回路モジュール１１及び電子機器１０と同じ理由により、フラットケーブルの本数を減らすことができる。
　また、インターポーザ１６ｈ、回路モジュール１１ｈ及び電子機器１０ｈによれば、インターポーザ１６ｈ外からインターポーザ１６ｈ内にノイズが侵入することが抑制されると共に、インターポーザ１６ｈ内からインターポーザ１６ｈ外にノイズが放射されることが抑制される。より詳細には、インターポーザ１６ｈでは、金属シールド８０は、素体６０の側面の少なくとも一部を覆っている。金属シールド８０は、グランド電位に保たれる。そのため、金属シールド８０は、インターポーザ１６ｈ外からインターポーザ１６ｈ内に進入しようとするノイズを吸収する。また、金属シールド８０は、インターポーザ１６ｈ内からインターポーザ１６ｈ外に放射されようとするノイズを吸収する。その結果、インターポーザ１６ｈ、回路モジュール１１ｈ及び電子機器１０ｈによれば、インターポーザ１６ｈ外からインターポーザ１６ｈ内にノイズが侵入することが抑制されると共に、インターポーザ１６ｈ内からインターポーザ１６ｈ外にノイズが放射されることが抑制される。これにより、電子部品２０ａをインターポーザ１６ｈの近傍に配置することが可能となるので、回路モジュール１１ｈ及び電子機器１０ｈの小型化が図られる。
　また、インターポーザ１６ｈでは、金属シールド８０は、上方から見たときに、素体６０の側面において周回している。これにより、金属シールド８０は、インターポーザ１６ｈの前後方向及び左右方向からインターポーザ１６ｈ内に進入しようとするノイズを吸収できる。また、金属シールド８０は、インターポーザ１６ｈの前後方向及び左右方向に放射されるノイズを吸収できる。金属シールド８０が素体６０の側面を一周り覆うように配置されることで、部品に対向する側面以外の面から漏れた磁束が円を描くように回り込み、部品に干渉することを抑制することができる。
　また、回路基板１２ａの上面から第１端部ｔ１までの距離ｈ１は、回路基板１２ａの上面から第２端部ｔ２までの距離ｈ２よりも長い。つまり、金属シールド８０は、電子部品２０ａの高さよりも高い位置まで、インターポーザ１６ｈの素体６０の側面を覆っている。これにより、インターポーザ１６ｈが電子部品２０ａからノイズの影響を受けることが抑制されると共に、電子部品２０ａがインターポーザ１６ｈからノイズの影響を受けることが抑制される。
［第９の変形例］
　以下に第９の変形例に係るインターポーザ１６ｉについて図面を参照しながら説明する。図２５は、インターポーザ１６ｉを示した斜視図である。
　インターポーザ１６ｉは、金属シールド８０の構造においてインターポーザ１６ｈと相違する。より詳細には、インターポーザ１６ｉでは、金属シールド８０は、側面の下半分を覆っている。インターポーザ１６ｈのその他の構造は、インターポーザ１６と同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ｉによれば、インターポーザ１６ｈと同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｉによれば、インターポーザ１６ｈと同じ理由により、フラットケーブルの本数を減らすことができる。また、インターポーザ１６ｉによれば、インターポーザ１６ｈと同じ理由により、インターポーザ１６ｉ外からインターポーザ１６ｉ内にノイズが侵入することが抑制されると共に、インターポーザ１６ｉ内からインターポーザ１６ｉ外にノイズが放射されることが抑制される。また、インターポーザ１６ｉでは、インターポーザ１６ｈと同じ理由により、金属シールド８０は、インターポーザ１６ｉの前後方向及び左右方向からインターポーザ１６ｉ内に進入しようとするノイズを吸収できる。また、金属シールド８０は、インターポーザ１６ｉの前後方向及び左右方向に放射されるノイズを吸収できる。金属シールド８０が素体６０の側面を一周り覆うように配置されることで、部品に対向する素体６０の側面以外の面から漏れた磁束が円を描くように回り込む。これにより、磁束が部品に干渉することを抑制できる。
　また、インターポーザ１６ｉによれば、金属シールド８０は、側面の一部を覆っている。そのため、金属シールド８０とインターポーザ１６ｉ内の回路との間に寄生容量が形成されることが抑制される。
［第１０の変形例］
　以下に第１０の変形例に係るインターポーザ１６ｊについて図面を参照しながら説明する。図２６は、インターポーザ１６ｊを示した斜視図である。
　インターポーザ１６ｊは、金属シールド８０の構造においてインターポーザ１６ｈと相違する。より詳細には、インターポーザ１６ｊでは、金属シールド８０は、前面のみを覆っている。インターポーザ１６ｊのその他の構造は、インターポーザ１６と同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ｊによれば、インターポーザ１６ｈと同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｊによれば、インターポーザ１６ｈと同じ理由により、フラットケーブルの本数を減らすことができる。また、インターポーザ１６ｊによれば、インターポーザ１６ｈと同じ理由により、インターポーザ１６ｉ外からインターポーザ１６ｉ内にノイズが侵入することが抑制されると共に、インターポーザ１６ｉ内からインターポーザ１６ｉ外にノイズが放射されることが抑制される。
　また、インターポーザ１６ｊによれば、金属シールド８０は、側面の一部を覆っている。そのため、金属シールド８０とインターポーザ１６ｊ内の回路との間に寄生容量が形成されることが抑制される。
［第１１の変形例］
　以下に第１１の変形例に係るインターポーザ１６ｋについて図面を参照しながら説明する。図２７は、インターポーザ１６ｋを示した斜視図である。
　インターポーザ１６ｋは、素体６０の構造においてインターポーザ１６ｈと相違する。より詳細には、インターポーザ１６ｈの素体６０は、単一の材料により作製されている。インターポーザ１６ｈの素体６０の材料は、磁性体材料でもよいし、非磁性体材料でもよい。一方、インターポーザ１６ｋの素体６０は、複数種類の材料により作製されている。インターポーザ１６ｋの素体６０は、非磁性部１６０、磁性部１６２及び非磁性部１６４を含んでいる。非磁性部１６０、磁性部１６２及び非磁性部１６４は、上方から下方へとこの順に並ぶように積層されている。インターポーザ１６ｋのその他の構造は、インターポーザ１６ｈと同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ｋによれば、インターポーザ１６ｈと同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｋによれば、インターポーザ１６ｈと同じ理由により、フラットケーブルの本数を減らすことができる。また、インターポーザ１６ｋによれば、インターポーザ１６ｈと同じ理由により、インターポーザ１６ｋ外からインターポーザ１６ｋ内にノイズが侵入することが抑制されると共に、インターポーザ１６ｋ内からインターポーザ１６ｋ外にノイズが放射されることが抑制される。また、インターポーザ１６ｋでは、インターポーザ１６ｈと同じ理由により、金属シールド８０は、インターポーザ１６ｋの前後方向及び左右方向からインターポーザ１６ｋ内に進入しようとするノイズを吸収できる。また、金属シールド８０は、インターポーザ１６ｋの前後方向及び左右方向に放射されるノイズを吸収できる。金属シールド８０が素体６０の側面を一周り覆うように配置されることで、部品に対向する素体６０の側面以外の面から漏れた磁束が円を描くように回り込む。これにより、磁束が部品に干渉することを抑制できる。
　また、インターポーザ１６ｋによれば、インターポーザ１６ｋ内の回路がビーズインダクタとして機能するようになる。
　また、インターポーザ１６ｋによれば、磁性部１６２が金属シールド８０により覆われているので、磁束が素体６０内に閉じ込められるようになる。
　なお、インターポーザ１６ｋは、金属シールド８０を備えていなくてもよい。
［第１２の変形例］
　以下に第１２の変形例に係るインターポーザ１６ｌについて図面を参照しながら説明する。図２８は、インターポーザ１６ｌを示した斜視図である。
　インターポーザ１６ｌは、金属シールド８０の構造においてインターポーザ１６ｈと相違する。より詳細には、インターポーザ１６ｌでは、金属シールド８０は、素体６０の側面全体を覆うと共に、素体６０の上面の外縁に沿って帯状をなすように素体６０の上面に設けられている。インターポーザ１６ｌのその他の構造は、インターポーザ１６ｈと同じであるので説明を省略する。
　以上のように構成されたインターポーザ１６ｌによれば、インターポーザ１６ｈと同じ理由により、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。また、インターポーザ１６ｌによれば、インターポーザ１６ｈと同じ理由により、フラットケーブルの本数を減らすことができる。また、インターポーザ１６ｌによれば、インターポーザ１６ｈと同じ理由により、インターポーザ１６ｌ外からインターポーザ１６ｌ内にノイズが侵入することが抑制されると共に、インターポーザ１６ｌ内からインターポーザ１６ｌ外にノイズが放射されることが抑制される。また、インターポーザ１６ｌでは、インターポーザ１６ｈと同じ理由により、金属シールド８０は、インターポーザ１６ｌの前後方向及び左右方向からインターポーザ１６ｌ内に進入しようとするノイズを吸収できる。また、金属シールド８０は、インターポーザ１６ｌの前後方向及び左右方向に放射されるノイズを吸収できる。金属シールド８０が素体６０の側面を一周り覆うように配置されることで、部品に対向する素体６０の側面以外の面から漏れた磁束が円を描くように回り込む。これにより、磁束が部品に干渉することを抑制できる。
［その他の実施形態］
　本発明に係るインターポーザ、回路モジュール及び電子機器は、インターポーザ１６，１６ａ～１６ｌ、回路モジュール１１，１１ａ～１１ｈ及び電子機器１０，１０ａ～１０ｈに限らずその要旨の範囲内において変更可能である。
　また、インターポーザ１６，１６ａ～１６ｌ、回路モジュール１１，１１ａ～１１ｈ及び電子機器１０，１０ａ～１０ｈの各構成を任意に組み合わせてもよい。
　また、回路モジュール１１，１１ａ～１１ｈ及び電子機器１０，１０ａ～１０ｈでは、インターポーザ端子とケーブル端子とははんだを介して接続されている。しかしながら、インターポーザ端子とケーブル端子とは、はんだ以外の導電性接着部材を介して接続されてもよい。はんだ以外の導電性接着部材としては、導電性接着剤や異方性導電フィルム等が挙げられる。また、インターポーザ端子とケーブル端子とは、導電性接着部材を介することなく、直接に接触してもよい。この場合、インターポーザ端子とケーブル端子とが圧着されて、インターポーザ端子とケーブル端子とがこれらの界面において金属結合する。
　また、回路モジュール１１，１１ａ～１１ｈ及び電子機器１０，１０ａ～１０ｈでは、インターポーザ端子と回路基板端子とははんだを介して接続されている。しかしながら、インターポーザ端子と回路基板端子とは、はんだ以外の導電性接着部材を介して接続されてもよい。はんだ以外の導電性接着部材としては、例えば、導電性接着剤が挙げられる。また、インターポーザ端子と回路基板端子とは、導電性接着部材を介することなく、直接に接触してもよい。この場合、インターポーザ端子と回路基板端子とが圧着されて、インターポーザ端子と回路基板端子とがこれらの界面において金属結合する。
　また、回路モジュール１１及び電子機器１０において、配線Ｒ１１～Ｒ１３（第１配線）又は配線Ｒ２１～Ｒ２３（第２配線）のいずれか一方のみが設けられてもよい。回路モジュール１１及び電子機器１０において、配線Ｒ１１～Ｒ１３（第１配線）又は配線Ｒ２１～Ｒ２３（第２配線）のいずれか一方のみが設けられる場合であっても、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。以下では、配線Ｒ１１～Ｒ１３が設けられ、配線Ｒ２１～Ｒ２３が設けられない場合を例に挙げて説明する。図２９は、インターポーザ１６を上方から見た図である。図３０は、ガイド部材５１８ａ，５１８ｂを上方から見た図である。
　配線Ｒ２１～Ｒ２３がインターポーザ１６に設けられない場合には、回路基板１２ａ～１２ｃの接続関係は以下の通りとなる。回路基板１２ａと回路基板１２ｂとがフラットケーブル１４ａにより電気的に接続される。また、回路基板１２ｂと回路基板１２ｃとがフラットケーブル１４ａ，１４ｂ及びインターポーザ１６により電気的に接続される。ただし、回路基板１２ａと回路基板１２ｃとは電気的に接続されない。このとき、３個のインターポーザ１６，１８ａ，１８ｂが用いられる。
　上記の接続関係を図６の比較例に係る回路モジュール５１１及び電子機器５１０において実現する場合には、フラットケーブル５１４ｂ及びガイド部材５１８ｃ，５１８ｄが不要となる。これにより、回路基板５１２ａと回路基板５１２ｂとがフラットケーブル５１４ａを介して電気的に接続される。また、回路基板５１２ｂと回路基板５１２ｃとがフラットケーブル５１４ｃを介して電気的に接続される。このとき、４個のガイド部材５１８ａ，５１８ｂ，５１８ｅ，５１８ｆが用いられる。
　ここで、３つのインターポーザ１６，１８ａ，１８ｂの実装面積と４個のガイド部材５１８ａ，５１８ｂ，５１８ｅ，５１８ｆの実装面積との大小関係について説明する。以下では、インターポーザ１６，１８ａ，１８ｂの実装面積と、インターポーザ１６，１８ａ，１８ｂの面積とは、区別して使用する。具体的には、インターポーザ１６，１８ａ，１８ｂの実装面積とは、インターポーザ１６，１８ａ，１８ｂを実装するために必要な領域の面積である。インターポーザ１６，１８ａ，１８ｂを実装するために必要な領域は、インターポーザ１６，１８ａ，１８ｂ及びインターポーザ１６，１８ａ，１８ｂの周囲の領域を含む。一方、インターポーザ１６，１８ａ，１８ｂの面積とは、上方から平面視したときにおけるインターポーザ１６，１８ａ，１８ｂの面積である。なお、ガイド部材５１８ａ，５１８ｂ，５１８ｅ，５１８ｆの実装面積及びガイド部材５１８ａ，５１８ｂ，５１８ｅ，５１８ｆの面積も、インターポーザ１６，１８ａ，１８ｂの実装面積及びインターポーザ１６，１８ａ，１８ｂの面積と同様である。
　インターポーザ１８ａ，１８ｂにはそれぞれ１本のフラットケーブル１４ａ，１４ｂが接続される。そのため、インターポーザ１８ａ，１８ｂの面積にはそれぞれ、１本のフラットケーブル１４ａ，１４ｂが接続できるだけの面積が要求される。一方、ガイド部材５１８ｅ，５１８ｆにはそれぞれ１本のフラットケーブル５１４ｃが接続される。そのため、ガイド部材５１８ｅ，５１８ｆの面積にはそれぞれ、１本のフラットケーブル５１４ｃが接続できるだけの面積が要求される。インターポーザ１８ａ，１８ｂの面積の合計とガイド部材５１８ｅ，５１８ｆの面積の合計とはほぼ等しい。その結果、インターポーザ１８ａ，１８ｂの実装面積の合計とガイド部材５１８ｅ，５１８ｆの実装面積の合計とは略等しい。そのため、３つのインターポーザ１６，１８ａ，１８ｂの実装面積と４個のガイド部材５１８ａ，５１８ｂ，５１８ｅ，５１８ｆの実装面積との大小関係は、インターポーザ１６の実装面積とガイド部材５１８ａ，５１８ｂの実装面積との大小関係により決定される。
　インターポーザ１６には、２本のフラットケーブル１４ａ，１４ｂが接続される。よって、インターポーザ１６の面積には、２本のフラットケーブル１４ａ，１４ｂが接続できるだけの面積が要求される。一方、ガイド部材５１８ａ，５１８ｂにはそれぞれ１本のフラットケーブル５１４ａが接続される。よって、ガイド部材５１８ａ，５１８ｂの面積それぞれには、１本のフラットケーブル５１４ａが接続できるだけの面積が要求される。従って、インターポーザ１６の面積とガイド部材５１８ａ，５１８ｂの面積の合計とは略等しい。
　ところで、インターポーザ１６の実装面積は、インターポーザ１６の面積よりも大きくなる。具体的には、インターポーザ１６とインターポーザ１６の周囲の電子部品とが短絡することを防止するためには、図２９に示すように、インターポーザ１６の周囲の領域Ａ１に電子部品を配置することができない。よって、インターポーザ１６の実装面積は、インターポーザ１６の面積及び領域Ａ１の面積の合計である。
　また、ガイド部材５１８ａ，５１８ｂの実装面積は、ガイド部材５１８ａ，５１８ｂの面積の合計よりも大きくなる。具体的には、ガイド部材５１８ａとガイド部材５１８ａの周囲の電子部品とが短絡することを防止するためには、図３０に示すように、ガイド部材５１８ａの周囲の領域Ａ２に電子部品を配置することができない。よって、ガイド部材５１８ａの実装面積は、ガイド部材５１８ａの面積及び領域Ａ２の面積の合計である。同様に、ガイド部材５１８ｂの実装面積は、ガイド部材５１８ｂの面積及び領域Ａ３の面積の合計である。
　インターポーザ１６の面積とガイド部材５１８ａ，５１８ｂの面積の合計とは等しい。また、図２３及び図２４から分かるように、領域Ａ２，Ａ３の面積の合計は、領域Ａ１の面積よりも大きい。故に、インターポーザ１６の実装面積は、ガイド部材５１８ａ，５１８ｂの実装面積よりも小さい。以上より、配線Ｒ１１～Ｒ１３（第１配線）又は配線Ｒ２１～Ｒ２３（第２配線）のいずれか一方のみが設けられる場合であっても、回路基板１２ａ～１２ｃとフラットケーブル１４ａ，１４ｂとを接続するために必要な領域の面積を低減できる。
　なお、インターポーザ１６，１６ａ～１６ｌは、配線導体及びビアホール導体により構成される受動素子を含んでいてもよい。受動素子は、例えば、コンデンサ、インダクタ、抵抗等である。ただし、インターポーザ１６，１６ａ～１６ｌは、ＩＣ等の能動素子を内蔵しない。また、インターポーザ１６，１６ａ～１６ｌに能動素子が実装されない。
　また、電子機器１０ｂにおいて、回路基板端子９７がビアホール導体を介してグランド導体９６に接続されていてもよい。この場合、バイパス配線ＲＢがグランド導体９６に電気的に接続される。
　なお、回路モジュール１１は、回路基板１２ａ～１２ｃ、フラットケーブル１４ａ，１４ｂ、インターポーザ１６，１８ａ，１８ｂ、複数の電子部品２０ａ、複数の電子部品２０ｂ及び複数の電子部品２０ｃを備える。しかしながら、回路モジュール１１は、少なくとも、回路基板１２ａ及びインターポーザ１６を備えていればよい。回路モジュール１１ａ～１１ｈについても、回路モジュール１１と同様である。
　なお、インターポーザ１６，１６ａ～１６ｌには、フラットケーブル以外の外部素子が接続されてもよい。フラットケーブル以外の外部素子は、例えば、可撓性を有する大判の回路基板や、可撓性を有さない硬質な回路基板等である。
１０，１０ａ～１０ｈ：電子機器
１１，１１ａ～１１ｈ：回路モジュール
１２ａ～１２ｃ：回路基板
１４ａ，１４ｂ：フラットケーブル
１６，１６ａ～１６ｌ，１８ａ，１８ｂ：インターポーザ
２０ａ～２０ｃ：電子部品
３０：誘電体素体
３２ａ～３２ｅ：誘電体シート
３４ａ～３４ｄ：信号線路
３６，３８，９６：グランド導体
４０ａ～４０ｄ，４２，５０ａ～５０ｄ，５２：ケーブル端子
６０：素体
６２ａ～６２ｅ：セラミック層
６４ａ～６４ｄ，６６，６８ａ～６８ｄ，７０，７４ａ～７４ｃ，７６ａ～７６ｎ，７７：インターポーザ端子
７８ａ～７８ｋ：配線導体
８０：金属シールド
９０：基板本体
９２ａ，９２ｂ，９４ａ～９４ｎ：回路基板端子
２００：庇部
２０２：凹部
２１０，２１４ａ，２１４ｂ：加熱端子
２１２ａ，２１２ｂ，２１６ａ，２１６ｂ，２２０：加熱導体
Ｒ１１～Ｒ１６，Ｒ２１～Ｒ２６：配線
ＲＢ：バイパス配線
Ｓ１：上面
Ｓ２：下面

Claims (15)

  1. 　主面を有する回路基板と、
    　前記回路基板の前記主面上に実装されるインターポーザと、
    　を備え、
    　前記インターポーザは、
    　　素体と、
    　　前記素体に設けられ、かつ、第１外部素子に接続される第１インターポーザ端子と、
    　　前記素体に設けられ、かつ、第２外部素子に接続される第２インターポーザ端子と、
    　　前記素体の内部及び／又は表面に設けられ、かつ、前記第１インターポーザ端子と前記回路基板とを電気的に接続する第１配線、及び、前記素体の内部及び／又は表面に設けられ、かつ、前記第２インターポーザ端子と前記回路基板とを電気的に接続する第２配線の少なくともいずれか一方と、
    　　前記素体の内部及び／又は表面に設けられ、かつ、前記第１インターポーザ端子と前記第２インターポーザ端子とを電気的に接続するバイパス配線と、
    　を含む、回路モジュール。
  2. 　前記インターポーザは、前記第１配線及び前記第２配線を含む、
    　請求項１に記載の回路モジュール。
  3. 　前記回路モジュールは、
    　前記回路基板の前記主面上に実装される第１電子部品を、
    　更に備え、
    　前記素体は、互いに実質的に平行な実装面及び天面を有し、
    　前記実装面は、前記回路基板の前記主面と対向し、
    　前記天面の少なくとも一部は、前記回路基板の前記主面の法線方向から見たときに、前記実装面からはみ出し、
    　前記天面が前記実装面からはみ出す部分は、前記回路基板の前記主面の法線方向から見たときに、前記第１電子部品の少なくとも一部と重なる、
    　請求項１又は請求項２に記載の回路モジュール。
  4. 　前記回路モジュールは、
    　前記回路基板の前記主面上に実装される第１電子部品を、
    　更に備え、
    　前記素体は、前記回路基板の前記主面と対向する実装面を有し、
    　前記実装面には、凹部が設けられ、
    　前記凹部は、前記回路基板の前記主面の法線方向から見たときに、前記第１電子部品の少なくとも一部と重なっている、
    　請求項１から請求項３のいずれか１項に記載の回路モジュール。
  5. 　前記素体は、互いに実質的に平行な実装面及び天面を有し、
    　前記実装面は、前記回路基板の前記主面と対向し、
    　前記インターポーザは、はんだによって前記回路基板に実装され、
    　前記インターポーザは、
    　　前記素体において前記実装面を除く表面に設けられる第１加熱端子と、
    　　前記素体において前記天面よりも前記実装面の近くに設けられ、かつ、前記第１加熱端子と電気的に接続されている第１加熱導体と、
    　を更に含む、
    　請求項１から請求項４のいずれか１項に記載の回路モジュール。
  6. 　前記第１加熱端子は、前記第１外部素子及び前記第２外部素子と前記インターポーザとの接続に用いられない、
    　請求項５に記載の回路モジュール。
  7. 　前記素体は、互いに実質的に平行な実装面及び天面を有し、
    　前記実装面は、前記回路基板の前記主面と対向し、
    　前記第１インターポーザ端子は、前記天面に設けられ、かつ、前記第１外部素子にはんだを介して接続され、
    　前記インターポーザは、
    　　前記素体において前記実装面を除く表面に設けられる第２加熱端子と、
    　　前記素体において前記実装面よりも前記天面の近くに設けられ、かつ、前記第２加熱端子と電気的に接続されている第２加熱導体と、
    　を更に含む、
    　請求項１から請求項５のいずれか１項に記載の回路モジュール。
  8. 　前記第１外部素子は、第１グランド導体を含み、
    　前記回路基板は、第２グランド導体を含み、
    　前記第１配線は、前記第１グランド導体と前記第２グランド導体とを電気的に接続する、
    　請求項１から請求項７のいずれか１項に記載の回路モジュール。
  9. 　前記素体は、複数のセラミック層が積層された構造を有する、
    　請求項１から請求項８のいずれか１項に記載の回路モジュール。
  10. 　前記回路モジュールは、
    　第１ケーブル端子を含み、かつ、前記第１外部素子である第１フラットケーブルと、
    　第２ケーブル端子を含み、かつ、前記第２外部素子である第２フラットケーブルと、
    　を更に備え、
    　前記第１インターポーザ端子は、前記第１ケーブル端子に導電性接着剤を介して接続され、
    　前記第２インターポーザ端子は、前記第２ケーブル端子に導電性接着剤を介して接続される、
    　請求項１ないし請求項９のいずれか１項に記載の回路モジュール。
  11. 　前記素体は、互いに実質的に平行な実装面及び天面、並びに、前記実装面と前記天面とを接続する側面を有し、
    　前記実装面は、前記回路基板の前記主面と対向し、
    　前記インターポーザは、
    　　前記側面の少なくとも一部を覆う金属シールドを、
    　更に含む、
    　請求項１ないし請求項１０のいずれか１項に記載の回路モジュール。
  12. 　前記回路モジュールは、
    　前記回路基板の前記主面上に実装され、前記インターポーザの隣に配置される第２電子部品を、
    　更に備え、
    　前記回路基板の前記主面の法線方向において前記金属シールドが前記回路基板の主面から最も離れる部分を第１端部と定義し、
    　前記回路基板の前記主面の法線方向において前記第２電子部品が前記回路基板の主面から最も離れる部分を第２端部と定義し、
    　前記回路基板の前記主面から前記第１端部までの距離は、前記回路基板の前記主面から前記第２端部までの距離よりも長い、
    　請求項１１に記載の回路モジュール。
  13. 　前記金属シールドは、前記回路基板の主面の法線方向から見たときに、前記側面において周回する、
    　請求項１２又は請求項１３のいずれか１項に記載の回路モジュール。
  14. 　前記素体の少なくとも一部は、磁性体材料により作製されている、
    　請求項１ないし請求項１３のいずれか１項に記載の回路モジュール。
  15. 　主面を有する回路基板と、第１外部素子と、第２外部素子と、を備える回路モジュールに用いられるインターポーザであって、
    　素体と、
    　前記第１外部素子に接続される第１インターポーザ端子と、
    　前記第２外部素子に接続される第２インターポーザ端子と、
    　前記素体の内部及び／又は表面に設けられ、かつ、前記第１インターポーザ端子と前記回路基板とを電気的に接続する第１配線、及び、前記素体の内部及び／又は表面に設けられ、かつ、前記第２インターポーザ端子と前記回路基板とを電気的に接続する第２配線の少なくともいずれか一方と、
    　前記素体の内部及び／又は表面に設けられ、かつ、前記第１インターポーザ端子と前記第２インターポーザ端子とを電気的に接続するバイパス配線と、
    　を含む、インターポーザ。
PCT/JP2017/042931 2017-01-27 2017-11-30 回路モジュール及びインターポーザ WO2018139045A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018564131A JP6784298B2 (ja) 2017-01-27 2017-11-30 回路モジュール及びインターポーザ
CN201790001574.8U CN211184422U (zh) 2017-01-27 2017-11-30 电路模块及内插器
US16/513,839 US11450451B2 (en) 2017-01-27 2019-07-17 Circuit module and interposer
US17/881,703 US11640860B2 (en) 2017-01-27 2022-08-05 Circuit module and interposer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017013532 2017-01-27
JP2017-013532 2017-01-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/513,839 Continuation US11450451B2 (en) 2017-01-27 2019-07-17 Circuit module and interposer

Publications (1)

Publication Number Publication Date
WO2018139045A1 true WO2018139045A1 (ja) 2018-08-02

Family

ID=62978951

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/042931 WO2018139045A1 (ja) 2017-01-27 2017-11-30 回路モジュール及びインターポーザ

Country Status (4)

Country Link
US (2) US11450451B2 (ja)
JP (1) JP6784298B2 (ja)
CN (1) CN211184422U (ja)
WO (1) WO2018139045A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021015503A1 (en) * 2019-07-23 2021-01-28 Samsung Electronics Co., Ltd. Interposer and electronic device including the same
WO2022129408A1 (de) * 2020-12-17 2022-06-23 Tdk Electronics Ag Verbindungsplättchen zur elektrischen verbindung von leiterplatten und verfahren zur herstellung eines verbindungsplättchens

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210101671A (ko) * 2020-02-10 2021-08-19 삼성전자주식회사 인쇄 회로 기판에 인터포저를 사용하는 전자 장치
CN113345487B (zh) * 2021-06-04 2024-06-07 长江先进存储产业创新中心有限责任公司 存储器、存储器系统及存储器的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548001A (ja) * 1991-08-19 1993-02-26 Fujitsu Ltd 半導体集積回路の実装方法
JPH08255976A (ja) * 1995-03-15 1996-10-01 Toshiba Corp 多層配線基板
JP2001077290A (ja) * 1999-09-08 2001-03-23 Sony Corp 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法
JP2006245193A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 基板間コネクタおよび基板間コネクタを用いた実装体
JP2009206230A (ja) * 2008-02-27 2009-09-10 Kyocera Corp 積層型半導体パッケージ
JP2011258607A (ja) * 2010-06-04 2011-12-22 Murata Mfg Co Ltd 電子部品モジュール
US20140048928A1 (en) * 2012-08-17 2014-02-20 Cisco Technology, Inc. Multi-Chip Module with Multiple Interposers

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070516A (en) * 1976-10-18 1978-01-24 International Business Machines Corporation Multilayer module having optical channels therein
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JP2000261137A (ja) * 1999-03-12 2000-09-22 Nec Corp 電子部品接続状態検査装置及び電子部品接続状態検査方法
US8669658B2 (en) * 2007-07-24 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Crosstalk-free WLCSP structure for high frequency application
US9385095B2 (en) * 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US20120052699A1 (en) * 2010-08-31 2012-03-01 Tyco Electronics Corporation Interposer assembly for electrically connecting electrical cables to an electronic module
KR20130007371A (ko) * 2011-07-01 2013-01-18 삼성전자주식회사 반도체 패키지
US8791533B2 (en) * 2012-01-30 2014-07-29 Broadcom Corporation Semiconductor package having an interposer configured for magnetic signaling
WO2014002757A1 (ja) 2012-06-29 2014-01-03 株式会社 村田製作所 ケーブルの接続・固定方法
JP5842850B2 (ja) 2012-06-29 2016-01-13 株式会社村田製作所 フラットケーブルおよび電子機器
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
KR20150062650A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 재구성 가능 프로세서 제어 방법 및 제어 장치
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US9570385B2 (en) * 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
US10127127B2 (en) * 2015-06-04 2018-11-13 Qualcomm Incorporated Systems and methods for pre-warning a monitoring tool for a communication bus
US9601461B2 (en) * 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package
WO2017111823A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Ground plane vertical isolation of, ground line coaxial isolation of, and impedance tuning of horizontal data signal transmission lines routed through package devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548001A (ja) * 1991-08-19 1993-02-26 Fujitsu Ltd 半導体集積回路の実装方法
JPH08255976A (ja) * 1995-03-15 1996-10-01 Toshiba Corp 多層配線基板
JP2001077290A (ja) * 1999-09-08 2001-03-23 Sony Corp 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法
JP2006245193A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 基板間コネクタおよび基板間コネクタを用いた実装体
JP2009206230A (ja) * 2008-02-27 2009-09-10 Kyocera Corp 積層型半導体パッケージ
JP2011258607A (ja) * 2010-06-04 2011-12-22 Murata Mfg Co Ltd 電子部品モジュール
US20140048928A1 (en) * 2012-08-17 2014-02-20 Cisco Technology, Inc. Multi-Chip Module with Multiple Interposers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021015503A1 (en) * 2019-07-23 2021-01-28 Samsung Electronics Co., Ltd. Interposer and electronic device including the same
US11089681B2 (en) 2019-07-23 2021-08-10 Samsung Electronics Co., Ltd. Interposer and electronic device including the same
WO2022129408A1 (de) * 2020-12-17 2022-06-23 Tdk Electronics Ag Verbindungsplättchen zur elektrischen verbindung von leiterplatten und verfahren zur herstellung eines verbindungsplättchens

Also Published As

Publication number Publication date
US11640860B2 (en) 2023-05-02
JP6784298B2 (ja) 2020-11-11
US11450451B2 (en) 2022-09-20
JPWO2018139045A1 (ja) 2019-11-14
CN211184422U (zh) 2020-08-04
US20190341168A1 (en) 2019-11-07
US20220377893A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
WO2018139045A1 (ja) 回路モジュール及びインターポーザ
CN110071369B (zh) 天线设备和天线模块
US10374304B2 (en) Electronic apparatus and antenna device
CN110416708B (zh) 天线装置、天线模块及电子设备
US11431079B2 (en) Antenna module including a flexible substrate
US10157703B2 (en) Inductor element, inductor bridge, high-frequency filter, high-frequency circuit module, and electronic component
KR101661011B1 (ko) 스트립라인 방향성 커플러
JP6270344B2 (ja) 伝送モジュール、シールド方法及びコネクタ
US20130083495A1 (en) Tuner module
US11612053B2 (en) Circuit board and electronic device
CN113066784A (zh) 射频模块及包括该射频模块的电子装置
JP2019029669A (ja) 積層回路基板、積層モジュールおよび携帯表示機器
KR20190089692A (ko) 안테나 장치 및 안테나 모듈
JP6687203B2 (ja) アンテナ装置及びアンテナモジュール
US10153746B2 (en) Wiring board with filter circuit and electronic device
JP7414147B2 (ja) 回路基板及び電子機器
US11357108B2 (en) Printed circuit board connector
KR102307121B1 (ko) 안테나 장치
CN111244611B (zh) 天线设备
CN210641132U (zh) 电子设备
WO2021225055A1 (ja) 多層基板モジュール
KR102458600B1 (ko) 안테나 장치
US20220077556A1 (en) Transmission line and electronic device
JP2022189731A (ja) 配線板、電子モジュール及び電子機器
JP2019102878A (ja) 接続装置および撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17894188

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018564131

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17894188

Country of ref document: EP

Kind code of ref document: A1