WO2022080089A1 - 方向性結合器 - Google Patents

方向性結合器 Download PDF

Info

Publication number
WO2022080089A1
WO2022080089A1 PCT/JP2021/034405 JP2021034405W WO2022080089A1 WO 2022080089 A1 WO2022080089 A1 WO 2022080089A1 JP 2021034405 W JP2021034405 W JP 2021034405W WO 2022080089 A1 WO2022080089 A1 WO 2022080089A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
conductor
sub
directional coupler
main line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/034405
Other languages
English (en)
French (fr)
Inventor
大輔 ▲徳▼田
良守 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202180066055.0A priority Critical patent/CN116235363B/zh
Publication of WO2022080089A1 publication Critical patent/WO2022080089A1/ja
Priority to US18/295,477 priority patent/US12542342B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187—Broadside coupled lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers

Definitions

  • the present invention relates to a directional coupler including a main line and a plurality of sub lines.
  • FIG. 1 is an exploded perspective view showing the configuration of the directional coupler according to the first embodiment.
  • 2 (A), 2 (B), and 2 (C) are plan views of a predetermined layer of the laminated body according to the first embodiment.
  • FIG. 3 is a side sectional view showing the configuration of the directional coupler according to the first embodiment.
  • FIG. 3 shows a cross section taken along the line AA of FIGS. 2 (A) and 2 (B).
  • FIG. 2 (A), FIG. 2 (B), FIG. 2 (C), and FIG. 3 the shape of each part is appropriately emphasized in order to make the configuration easy to understand.
  • the shapes of the respective parts are appropriately emphasized.
  • the directional coupler 10 includes a laminate 20, a conductor 31, a conductor 32, and a conductor 33.
  • the insulator layer 22 and the insulator layer 23 are laminated in this order on one main surface side of the insulator layer 21.
  • the insulator layer 24 and the insulator layer 25 are laminated in this order on the other main surface side of the insulator layer 21.
  • the insulator layer 21 is a core material layer
  • the insulator layer 22, the insulator layer 23, the insulator layer 24, and the insulator layer 25 are prepreg layers.
  • the insulator layer 22 and the insulator layer 23 are sequentially laminated on one main surface side of the insulator layer 21 which is a core material, and the insulator layer is on the other main surface side of the insulator layer 21. 24.
  • the insulator layer 25 is sequentially laminated and heat-bonded to form the insulator layer 25.
  • the conductor 31, the conductor 32, and the conductor 33 are, for example, linear conductors.
  • the conductor 31, the conductor 32, and the conductor 33 can be realized by, for example, copper or the like.
  • the conductor 31 corresponds to the "main line” of the present invention, and the conductor 32 and the conductor 33 correspond to the "first sub line” and the "second sub line” of the present invention, respectively.
  • the conductor 32 is arranged at the interface where the insulator layer 22 and the insulator layer 23 come into contact with each other. In other words, the conductor 32 is arranged on the opposite side of the conductor 31 via the insulator layer 22.
  • the conductor 33 is a wound shape having less than one circumference, and includes a conductor portion 331, a conductor portion 332, a conductor portion 333, and a conductor portion 334 as shown in FIG. 2 (C). ..
  • the conductor portion 331, the conductor portion 332, the conductor portion 333, and the conductor portion 334 are connected in this order.
  • the conductor portion 331 and the conductor portion 333 are linear extending in the y direction.
  • the conductor portion 312 and the conductor portion 314 are linear extending in the x direction. With such a shape, the conductor 33 realizes a wound shape having less than one circumference.
  • the conductor 31 and the conductor 32 run in parallel in close proximity to each other. More specifically, the conductor portion 321 and the conductor portion 325 of the conductor 32 run in parallel in the vicinity of the conductor portion 311 of the conductor 31. The conductor portion 322 and the conductor portion 326 of the conductor 32 run in parallel with each other in the vicinity of the conductor portion 312 of the conductor 31. The conductor portion 323 and the conductor portion 327 of the conductor 32 run in parallel with each other in the vicinity of the conductor portion 313 of the conductor 31. The conductor portion 324 and the conductor portion 328 of the conductor 32 run in parallel in the vicinity of the conductor portion 314 of the conductor 31.
  • One end of the main line (conductor 31) is connected to the input / output terminal P311 and the other end is connected to the input / output terminal P312.
  • the termination circuit 81 includes a parallel circuit of the variable resistor Rt1 and the variable capacitor Ct1. The parallel circuit of the termination circuit 81 is connected between the other end E322 of the sub line (conductor 32) and the reference potential.
  • the termination circuit 82 includes a parallel circuit of the variable resistor Rt2 and the variable capacitor Ct2. The parallel circuit of the termination circuit 82 is connected between the other end E332 of the sub line (conductor 33) and the reference potential.
  • the conductor 31 and the conductor 32 are arranged at a distance D12 in the z direction.
  • the conductor 31 and the conductor 33 are arranged at a distance D13 in the z direction.
  • the conductor 32 and the conductor 33 are arranged at a distance D23 in the z direction.
  • FIG. 8 is a graph showing an example of the simulation result of the transmission characteristic (S21) of the main line.
  • the solid line shows the characteristics of the configuration of the present application
  • the broken line shows the characteristics of the comparative configuration.
  • the comparative configuration is, for example, a configuration that does not have a relationship between the main line of the present invention and the plurality of sub lines as shown in Patent Document 1.
  • the directional coupler 10 includes a plurality of sub-lines (conductors 32) and sub-lines (conductors 33) that run in parallel with the main line (conductor 31) and have different lengths.
  • a detection signal of the first frequency band in the frequency band of the high frequency signal transmitted on the main line (conductor 31) can be obtained.
  • a detection signal in the second frequency band in the frequency band of the high frequency signal transmitted through the main line (conductor 31) can be obtained.
  • the second frequency band is a frequency band on the higher frequency side than the first frequency band.
  • the coupling capacitance C23 between the sub-tracks can be reduced. Therefore, in the directional coupler 10, as shown by the solid line in FIG. 8, the frequency of the attenuation pole can be shifted to the higher frequency side. In addition, the amount of attenuation at the attenuation pole frequency can be reduced.
  • the frequency band in which the desired level of passing characteristics can be obtained becomes wider on the frequency side lower than the attenuation pole frequency.
  • the directional coupler 10 can suppress an increase in insertion loss in a wider frequency band, and can transmit a high frequency signal in a wider frequency band with low loss.
  • the main line (conductor 31) is arranged between the sub line (conductor 32) and the sub line (conductor 33). Therefore, the coupling capacitance between the sub line (conductor 32) and the sub line (conductor 33) can be further suppressed. Therefore, the directional coupler 10 can suppress an increase in insertion loss in a wider frequency band, and can transmit a high frequency signal in a wider frequency band with low loss.
  • the directional coupler 10A according to the second embodiment is coupled with the point where the switch circuit 41 and the switch circuit 42 are added to the directional coupler 10 according to the first embodiment.
  • the difference is that the output terminal and the termination circuit are shared by multiple sub-lines.
  • Other configurations of the directional coupler 10A are the same as those of the directional coupler 10, and the description of the same parts will be omitted.
  • the opening and short-circuiting of the plurality of switch elements of the switch circuit 41, the opening and continuity of the plurality of switch elements of the switch circuit 42 are controlled by, for example, a control circuit (not shown).
  • the directional coupler 10A switches the directionality (first-direction mode or second-direction mode) of the connection between the sub-line (conductor 32) and the sub-line (conductor 33). That is, the directional coupler 10A has a first-direction embodiment in which one end E321 of the sub line (conductor 32) is connected to the coupling output terminal Pcp and the other end E322 is connected to the terminal circuit, and the sub line (conductor 32). The other end E322 is connected to the coupling output terminal Pcp, and the one end E321 is connected to the termination circuit in the second direction.
  • the directional coupler 10B according to the third embodiment is different from the directional coupler 10 according to the first embodiment in the arrangement position of the auxiliary line (conductor 33).
  • Other configurations of the directional coupler 10B are the same as those of the directional coupler 10, and the description of the same parts will be omitted.
  • the facing area between the sub line (conductor 33) and the sub line (conductor 32) is smaller than the facing area between the sub line (conductor 33) and the main line (conductor 31). As a result, the coupling capacitance between the sub-line (conductor 33) and the sub-line (conductor 32) becomes small.
  • FIG. 11 is a side sectional view showing the configuration of the directional coupler according to the fourth embodiment.
  • the directional coupler 10C according to the fourth embodiment has a sub-line (conductor 32) with respect to the main line (conductor 31) with respect to the directional coupler 10 according to the first embodiment. And the arrangement position of the sub line (conductor 33) is different.
  • Other configurations of the directional coupler 10C are the same as those of the directional coupler 10, and the description of the same parts will be omitted.
  • FIG. 14 is a side sectional view showing the configuration of the directional coupler according to the seventh embodiment.
  • the area facing the sub line (conductor 32) and the sub line (conductor 33) is the main line (conductor 31) and a plurality of sub lines (conductor 32, conductor 33). Is smaller than their respective facing areas. Therefore, the directional coupler 10G1 can reduce the coupling capacitance between the plurality of sub-lines.
  • the directional couplers 10G1 and 10G2 can be made thinner.

Landscapes

  • Near-Field Transmission Systems (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

方向性結合器（１０）は、複数の絶縁体層（２１－２５）が積層された積層体（２０）に配置された主線路の導体（３１）と、積層体（２０）に配置され、それぞれが主線路の導体（３１）に対して電磁気的に結合可能に配置する複数の副線路の導体（３２、３３）と、を備える。副線路の導体（３２）と副線路の導体（３３）との対向面積は、副線路の導体（３２、３３）と主線路の導体（３１）との対向面積、よりも小さい。また、副線路の導体（３２）と副線路の導体（３３）との距離（Ｄ２３）は、副線路の導体（３２、３３）と主線路の導体（３１）との距離（Ｄ１２、Ｄ１３）よりも大きい。

Description

方向性結合器
　本発明は、主線路と複数の副線路とを備えた方向性結合器に関する。
　特許文献１には、主線路および複数の副線路を備える方向性結合器が記載されている。複数の副線路は、主線路に対して並走して配置される。
　この構成によって、複数の副線路のそれぞれは、主線路に対して、所定の結合度で電磁気的に結合可能に配置する。
米国特許第１０４９８００４号明細書
　しかしながら、特許文献１に示すような従来の方向性結合器では、複数の副線路間も電磁気的に結合し、所定の結合容量を生じる。
　このような複数の副線路間の結合容量によって、主線路を伝送する高周波信号の挿入損失が増加してしまうことがあった。
　したがって、本発明の目的は、複数の副線路間の結合を抑制することである。
　この発明の方向性結合器は、複数の絶縁体層が積層された積層体に配置された主線路と、積層体に配置され、それぞれが主線路に対して電磁気的に結合可能に配置する第１副線路および、第２副線路と、を備える。複数の絶縁体層の積層方向において、第１副線路と第２副線路とは、異なる位置に配置される。第１副線路と第２副線路との対向面積は、第１副線路と主線路との対向面積、および、第２副線路と主線路との対向面積よりも小さい。
　また、この発明の方向性結合器は、複数の絶縁体層が積層された積層体に配置された主線路と、積層体に配置され、それぞれが主線路に対して電磁気的に結合可能に配置する第１副線路および、第２副線路と、を備える。複数の絶縁体層の積層方向において、第１副線路と第２副線路とは、異なる位置に配置される。第１副線路と第２副線路との距離は、第１副線路と主線路との距離、または、第２副線路と主線路との距離よりも大きい。
　これらの構成では、主線路と第１副線路および第２副線路との間に、それぞれ所望の結合度が実現し、さらに、第１副線路と第２副線路との結合容量が小さく抑えられる。
　この発明によれば、複数の副線路間の結合を抑制できる。
図１は、第１の実施形態に係る方向性結合器の構成を示す分解斜視図である。 図２（Ａ）、図２（Ｂ）、図２（Ｃ）は、第１の実施形態に係る積層体の所定層の平面図である。 図３は、第１の実施形態に係る方向性結合器の構成を示す側面断面図である。 図４は、第１の実施形態に係る方向性結合器の等価回路図である。 図５は、第１の実施形態に係る方向性結合器の一部を拡大した断面図である。 図６は、対向面積を示す平面図である。 図７は、第１の実施形態に係る方向性結合器の導体間結合容量を含む等価回路図である。 図８は、主線路の伝送特性（Ｓ２１）のシミュレーション結果の一例を示すグラフである。 図９は、第２の実施形態に係る方向性結合器の等価回路図である。 図１０は、第３の実施形態に係る方向性結合器の構成を示す側面断面図である。 図１１は、第４の実施形態に係る方向性結合器の構成を示す側面断面図である。 図１２は、第５の実施形態に係る方向性結合器の構成を示す側面断面図である。 図１３は、第６の実施形態に係る方向性結合器の構成を示す側面断面図である。 図１４は、第７の実施形態に係る方向性結合器の構成を示す側面断面図である。 図１５（Ａ）、図１５（Ｂ）は、第８の実施形態に係る方向性結合器の構成を示す側面断面図である。 図１６は、第９の実施形態に係る方向性結合器の構成を示す側面断面図である。
　［第１の実施形態］
　本発明の第１の実施形態に係る方向性結合器について、図を参照して説明する。
　（方向性結合器１０の構造の一例）
　図１は、第１の実施形態に係る方向性結合器の構成を示す分解斜視図である。図２（Ａ）、図２（Ｂ）、図２（Ｃ）は、第１の実施形態に係る積層体の所定層の平面図である。図３は、第１の実施形態に係る方向性結合器の構成を示す側面断面図である。図３は、図２（Ａ）、図２（Ｂ）のＡ－Ａ断面を示す。なお、図１、図２（Ａ）、図２（Ｂ）、図２（Ｃ）、図３では、構成を分かり易くするため、各部の形状は、適宜、強調している。また、以下の各実施形態の図についても同様に、各部の形状は、適宜、強調している。
　図１、図２（Ａ）、図２（Ｂ）、図２（Ｃ）、図３に示すように、方向性結合器１０は、積層体２０、導体３１、導体３２、導体３３を備える。
　積層体２０は、絶縁体層２１、絶縁体層２２、絶縁体層２３、絶縁体層２４、および、絶縁体層２５を備える。すなわち、積層体２０は、複数の絶縁体層２１－２５が積層された構成を備える。複数の絶縁体層２１－２５は、所定の誘電率を有する材料からなる。なお、本実施形態では、積層体２０は、５層から構成されるが、積層体２０は、少なくとも、絶縁体層２１と絶縁体層２２との２層を備えていればよく、層数は、方向性結合器１０の仕様に応じて適宜設定すればよい。
　絶縁体層２１の一方主面側には、絶縁体層２２および絶縁体層２３が順に積層される。絶縁体層２１の他方主面側には、絶縁体層２４および絶縁体層２５が順に積層される。例えば、絶縁体層２１は、コア材層であり、絶縁体層２２、絶縁体層２３、絶縁体層２４、および、絶縁体層２５は、プリプレグ層である。例えば、積層体２０は、コア材である絶縁体層２１の一方主面側に、絶縁体層２２、絶縁体層２３を順次積層し、絶縁体層２１の他方主面側に、絶縁体層２４、絶縁体層２５を順次積層し、加熱圧着することによって、形成される。
　導体３１、導体３２、および、導体３３は、例えば、線状導体である。導体３１、導体３２、および、導体３３は、例えば、銅等によって実現可能である。導体３１は、本発明の「主線路」に対応し、導体３２および導体３３は、それぞれに、本発明の「第１副線路」、「第２副線路」に対応する。
　導体３１は、絶縁体層２１と絶縁体層２２とが当接する界面に配置される。導体３１は、所定形状で延びる導体である。
　より具体的には、導体３１は、略１周の巻回形であり、図２（Ｂ）に示すように、導体部分３１１、導体部分３１２、導体部分３１３、および、導体部分３１４を備える。導体部分３１１、導体部分３１２、導体部分３１３、および、導体部分３１４は、この順に接続する。なお、本発明のおける巻回形とは、完全な環状である必要はなく、少なくとも環状の一部を有する形状である。より好ましくは、本発明における巻回形とは、３個以上の直線部分を有し、これら３以上の直線部分が、順に０度（１８０度）でない角度でつながる形状である。さらに好ましくは、本発明のおける巻回形は、３個以上の直線部分のうち、直接に接続しない２個の直線部分が平行である形状である。
　導体部分３１１および導体部分３１３は、複数の絶縁体層２１－２５の積層方向（積層体２０の厚み方向）であるｚ方向に直交するｘ方向に距離をおいて配置され、ｚ方向およびｘ方向に直交するｙ方向に延びる直線状である。導体部分３１２および導体部分３１４は、ｙ方向に距離をおいて配置され、ｘ方向に延びる直線状である。このような形状によって、導体３１は、略１周の巻回形を実現する。
　導体３２は、絶縁体層２２と絶縁体層２３とが当接する界面に配置される。言い換えれば、導体３２は、絶縁体層２２を介して、導体３１と反対側に配置される。
　導体３２は、略２周の巻回形であり、図２（Ａ）に示すように、導体部分３２１、導体部分３２２、導体部分３２３、導体部分３２４、導体部分３２５、導体部分３２６、導体部分３２７、および、導体部分３２８を備える。導体部分３２１、導体部分３２２、導体部分３２３、導体部分３２４、導体部分３２５、導体部分３２６、導体部分３２７、および、導体部分３２８は、この順に接続する。
　導体部分３２１、導体部分３２３、導体部分３２５、および、導体部分３２７は、ｙ方向に延びる直線状である。導体部分３２１と導体部分３２５とは、隣接して並走し、導体部分３２３と導体部分３２７とは、隣接して並走する。導体部分３２２、導体部分３２４、導体部分３２６、および、導体部分３２８は、ｘ方向に延びる直線状である。導体部分３２２と導体部分３２６とは、隣接して並走し、導体部分３２４と導体部分３２８とは、隣接して並走する。このような形状によって、導体３２は、略２周の巻回形、すなわち、２本の導体部分が並走する部分を少なくとも１箇所有する１周以上の巻回形を実現する。
　導体３３は、絶縁体層２１と絶縁体層２４とが当接する界面に配置される。言い換えれば、導体３３は、絶縁体層２１を介して、導体３１と反対側に配置される。導体３３は、所定形状で延びる導体である。
　より具体的には、導体３３は、１周に満たない巻回形であり、図２（Ｃ）に示すように、導体部分３３１、導体部分３３２、導体部分３３３、および、導体部分３３４を備える。導体部分３３１、導体部分３３２、導体部分３３３、および、導体部分３３４は、この順に接続する。
　導体部分３３１および導体部分３３３は、ｙ方向に延びる直線状である。導体部分３１２および導体部分３１４は、ｘ方向に延びる直線状である。このような形状によって、導体３３は、１周に満たない巻回形を実現する。
　導体３１と導体３２とは、近接して並走する。より具体的には、導体３２の導体部分３２１および導体部分３２５は、導体３１の導体部分３１１に近接して、並走する。導体３２の導体部分３２２および導体部分３２６は、導体３１の導体部分３１２に近接して、並走する。導体３２の導体部分３２３および導体部分３２７は、導体３１の導体部分３１３に近接して、並走する。導体３２の導体部分３２４および導体部分３２８は、導体３１の導体部分３１４に近接して、並走する。
　これにより、導体３１と導体３２との間には、所定の結合容量が発生し、所定の電磁気的な結合が実現する。すなわち、導体３１からなる主線路と、導体３２からなる副線路とは、所定の結合容量を生じ、所定の電磁気的な結合を実現する。
　導体３１と導体３３とは、近接して並走する。より具体的には、導体３３の導体部分３３１は、導体３１の導体部分３１１に近接して、並走する。導体３３の導体部分３３２は、導体３１の導体部分３１２に近接して、並走する。導体３３の導体部分３３３は、導体３１の導体部分３１３に近接して、並走する。導体３３の導体部分３３４は、導体３１の導体部分３１４に近接して、並走する。
　これにより、導体３１と導体３３との間には、所定の結合容量が発生し、所定の電磁気的な結合が実現する。すなわち、導体３１からなる主線路と、導体３３からなる副線路とは、所定の結合容量を生じ、所定の電磁気的な結合を実現する。
　（方向性結合器１０の回路構成）
　図４は、第１の実施形態に係る方向性結合器の等価回路図である。
　図４に示すように、回路構成として、方向性結合器１０は、主線路（導体３１）、副線路（導体３２）、副線路（導体３３）を備える。また、方向性結合器１０は、入出力端子Ｐ３１１、入出力端子Ｐ３１２、結合出力端子Ｐｃｐ１、結合出力端子Ｐｃｐ２、終端回路８１、および、終端回路８２を備える。
　主線路（導体３１）の一方端は、入出力端子Ｐ３１１に接続し、他方端は、入出力端子Ｐ３１２に接続する。
　副線路（導体３２）の一方端Ｅ３２１は、結合出力端子Ｐｃｐ１に接続し、他方端Ｅ３２２は、終端回路８１に接続する。終端回路８１は、可変抵抗器Ｒｔ１と可変コンデンサＣｔ１との並列回路を備える。終端回路８１の並列回路は、副線路（導体３２）の他方端Ｅ３２２と基準電位との間に接続される。
　副線路（導体３３）の一方端Ｅ３３１は、結合出力端子Ｐｃｐ２に接続し、他方端Ｅ３３２は、終端回路８２に接続する。終端回路８２は、可変抵抗器Ｒｔ２と可変コンデンサＣｔ２との並列回路を備える。終端回路８２の並列回路は、副線路（導体３３）の他方端Ｅ３３２と基準電位との間に接続される。
　主線路（導体３１）と副線路（導体３２）は、電磁気的に結合可能に配置する。したがって、主線路（導体３１）を伝送する高周波信号によって、副線路（導体３２）に、結合度に応じた高周波信号が励起し、検出信号として、結合出力端子Ｐｃｐ１から出力される。この検出信号の周波数は、主線路（導体３１）と副線路（導体３２）との並走距離（例えば、検出対象の高周波信号の波長の略１／４）によって決まる。なお、並走するとは、一方と他方とが全く同じ距離を維持しながら並走する場合のみならず、一方と他方とが略一定の距離を保って並走する場合（例えば、一方と他方との間の距離が±１０％以内の範囲で変化しながら並走する場合）も含まれるものとする。ここで、距離の誤差である±１０％についても、製造誤差、特性の許容範囲等によって適宜設定可能である。
　主線路（導体３１）と副線路（導体３３）は、電磁気的に結合可能に配置する。したがって、主線路（導体３１）を伝送する高周波信号によって、副線路（導体３３）に、結合度に応じた高周波信号が励起し、検出信号として、結合出力端子Ｐｃｐ２から出力される。この検出信号の周波数は、主線路（導体３１）と副線路（導体３３）との並走距離（例えば、検出対象の高周波信号の波長の略１／４）によって決まる。なお、ここでの並走の定義も、上述の並走の定義と同様である。
　方向性結合器１０では、主線路（導体３１）と副線路（導体３２）との並走距離は、主線路（導体３１）と副線路（導体３３）との並走距離よりも長い。したがって、結合出力端子Ｐｃｐ１から出力される検出信号の周波数は、結合出力端子Ｐｃｐ２から出力される検出信号の周波数よりも低い。言い換えれば、方向性結合器１０は、複数の周波数の検出信号を出力できる。
　また、方向性結合器１０では、副線路（導体３２）と副線路（導体３３）とは、主線路（導体３１）における同じ箇所に結合するように配置される（図４参照）。これにより、複数の副線路が主線路のそれぞれ別の箇所に結合する構成と比較して、方向性結合器１０は小型になる。
　（主線路（導体３１）、副線路（導体３２）、副線路（導体３３）のより具体的な位置関係）
　図５は、第１の実施形態に係る方向性結合器の一部を拡大した断面図である。図６は、対向面積を示す平面図である。図７は、第１の実施形態に係る方向性結合器の導体間結合容量を含む等価回路図である。
　図５に示すように、複数の絶縁体層２１－２５の積層方向（ｚ方向）において、導体３２および導体３３は、導体３１と異なる位置に配置される。さらに、ｚ方向において、導体３２と導体３３とは、異なる位置に配置される。より具体的に、ｚ方向において、導体３２と導体３３とは、導体３１を挟む位置に配置される。言い換えれば、導体３２と導体３３とは、導体３１を基準にして、互いに反対側に配置される。
　導体３１と導体３２とは、ｚ方向において、距離Ｄ１２の間隔で配置される。導体３１と導体３３とは、ｚ方向において、距離Ｄ１３の間隔で配置される。導体３２と導体３３とは、ｚ方向において、距離Ｄ２３の間隔で配置される。
　距離Ｄ１２は、絶縁体層２２の厚み程度であり、距離Ｄ１３は、絶縁体層２１の厚み程度である。距離Ｄ２３は、絶縁体層２１の厚みと絶縁体層２２の厚みとを加算した厚み程度である。このように、距離Ｄ２３は、距離Ｄ１２および距離Ｄ１３よりも大きい。したがって、導体３２と導体３３との結合容量Ｃ２３（図７参照）は、導体３１と導体３２との結合容量Ｃ１２（図７参照）、および、導体３１と導体３３との結合容量Ｃ１３（図７参照）よりも小さい。すなわち、２個の副線路間の電気的な結合度は、主線路と２個の副線路とのそれぞれの電気的な結合度よりも小さい。これにより、２個の副線路間の結合容量は、主線路と２個の副線路とのそれぞれの結合容量よりも小さい。
　このように、副線路同士の距離が主線路と副線路との距離よりも長いことによって、方向性結合器１０は、主線路と複数の副線路のそれぞれとの間の電磁気的な結合を所望レベルで確保しながら、複数の副線路間の不要な結合（結合容量）を抑制できる。
　また、積層体２０の平面視において（ｚ方向に視て）、導体３１と導体３３とは、重なっている。言い換えれば、導体３１と導体３３とは対向している。一方、導体３２と導体３３とは、重なっていない。言い換えれば、導体３２と導体３３とは、対向していない。これにより、２個の副線路の対向面積は、主線路と副線路との対向面積よりも小さい。したがって、２個の副線路間の結合容量は、主線路と２個の副線路とのそれぞれの結合容量よりも、さらに小さい。
　なお、本願発明の対向面積とは、対象の２個の線路（導体）が並ぶ方向に視て、これら対象の２個の線路が重なる面積を意味する。例えば、図６におけるハッチングされた領域Ｓ３１３３の面積が、導体３１と導体３３との対向面積に対応する。
　このように、副線路同士の対向面積が主線路と副線路との対向面積よりも小さいことによって、方向性結合器１０は、主線路と複数の副線路のそれぞれとの間の電磁気的な結合を所望レベルで確保しながら、複数の副線路間の不要な結合（結合容量）を抑制できる。
　図８は、主線路の伝送特性（Ｓ２１）のシミュレーション結果の一例を示すグラフである。図８において、実線は、本願構成の特性を示し、破線は、比較構成の特性を示す。比較構成は、例えば、特許文献１に示すような、本願発明の主線路と複数の副線路との関係を備えない構成である。
　上述のように、方向性結合器１０は、主線路（導体３１）に並走する長さが異なる複数の副線路（導体３２）および副線路（導体３３）を備える。これにより、副線路（導体３２）では、主線路（導体３１）を伝送する高周波信号の周波数帯域における第１周波数帯域の検出信号を得られる。副線路（導体３３）では、主線路（導体３１）を伝送する高周波信号の周波数帯域における第２周波数帯域の検出信号を得られる。第２周波数帯域は、第１周波数帯域よりも高周波数側の周波数帯域である。例えば、第２周波数帯域は、１．５［ＧＨｚ］以上の周波数帯域であって、所定の周波数帯域幅を有し、第１周波数帯域は、１．５［ＧＨｚ］未満の周波数帯域であって、所定の周波数帯域幅を有する。なお、この第１周波数帯域と第２周波数帯域とは、一例であり、これに限るものではない。
　このように主線路に対して複数の副線路を結合させる方向性結合器は、広帯域の高周波信号に対して、検出信号を得られる。ただし、この構成では、図７に示すような副線路間の結合容量Ｃ２３を含む不所望なＬＣ共振回路が形成されてしまう。このため、図８に示すように、このＬＣ共振回路の共振周波数に応じた減衰極が発生する。そして、この減衰極によって、主線路の挿入損失が大きくなる周波数帯域が存在する。
　しかしながら、方向性結合器１０の構成を備えることによって、副線路間の結合容量Ｃ２３を小さくできる。したがって、方向性結合器１０では、図８の実線に示すように、減衰極の周波数を、より高周波数側にシフトできる。また、減衰極周波数での減衰量を小さくできる。
　これにより、減衰極周波数よりも低周波数側で、所望レベルの通過特性を得られる周波数帯域は、広くなる。この結果、方向性結合器１０は、より広い周波数帯域で、挿入損失の増加を抑えることができ、より広い周波数帯域の高周波信号を低損失で伝送できる。
　また、この構成では、副線路（導体３２）と副線路（導体３３）との間に、主線路（導体３１）が配置される。したがって、副線路（導体３２）と副線路（導体３３）との結合容量は、さらに小さく抑えられる。したがって、方向性結合器１０は、より広い周波数帯域で、挿入損失の増加を抑えることができ、より広い周波数帯域の高周波信号を低損失で伝送できる。
　また、この構成では、複数の絶縁体層２１－２５の積層方向において、副線路（導体３２）と副線路（導体３３）とは、異なる位置に配置される。これにより、方向性結合器１０は、平面形状を小型化し易くなる。
　［第２の実施形態］
　本発明の第２の実施形態に係る方向性結合器について、図を参照して説明する。図９は、第２の実施形態に係る方向性結合器の等価回路図である。
　図９に示すように、第２の実施形態に係る方向性結合器１０Ａは、第１の実施形態に係る方向性結合器１０に対して、スイッチ回路４１、スイッチ回路４２を追加した点、結合出力端子および終端回路を、複数の副線路で共有化した点で異なる。方向性結合器１０Ａの他の構成は、方向性結合器１０と同様であり、同様の箇所の説明は省略する。
　方向性結合器１０Ａは、スイッチ回路４１、スイッチ回路４２、結合出力端子Ｐｃｐ、および、終端回路８０を備える。スイッチ回路４１は、副線路（導体３２）の一方端Ｅ３２１および他方端Ｅ３２２と、結合出力端子Ｐｃｐおよび終端回路８０との間に接続される。スイッチ回路４２は、副線路（導体３３）の一方端Ｅ３３１および他方端Ｅ３３２と、結合出力端子Ｐｃｐおよび終端回路８０との間に接続される。終端回路８０は、可変抵抗器Ｒｔと可変コンデンサＣｔとの並列回路を備える。この並列回路は、スイッチ回路４１およびスイッチ回路４２と、基準電位との間に接続される。
　スイッチ回路４１は、複数のスイッチ素子（スイッチ素子ＳＷ１１、スイッチ素子ＳＷ１２、スイッチ素子ＳＷ１３、および、スイッチ素子ＳＷ１４）を備える。スイッチ素子ＳＷ１１は、副線路（導体３２）の一方端Ｅ３２１と結合出力端子Ｐｃｐとの間に接続される。スイッチ素子ＳＷ１２は、副線路（導体３２）の他方端Ｅ３２２と結合出力端子Ｐｃｐとの間に接続される。スイッチ素子ＳＷ１３は、副線路（導体３２）の一方端Ｅ３２１と終端回路８０との間に接続される。スイッチ素子ＳＷ１４は、副線路（導体３２）の他方端Ｅ３２２と終端回路８０との間に接続される。
　スイッチ回路４２は、複数のスイッチ素子（スイッチ素子ＳＷ２１、スイッチ素子ＳＷ２２、スイッチ素子ＳＷ２３、および、スイッチ素子ＳＷ２４）を備える。スイッチ素子ＳＷ２１は、副線路（導体３３）の一方端Ｅ３３１と結合出力端子Ｐｃｐとの間に接続される。スイッチ素子ＳＷ２２は、副線路（導体３３）の他方端Ｅ３３２と結合出力端子Ｐｃｐとの間に接続される。スイッチ素子ＳＷ２３は、副線路（導体３３）の一方端Ｅ３３１と終端回路８０との間に接続される。スイッチ素子ＳＷ２４は、副線路（導体３３）の他方端Ｅ３３２と終端回路８０との間に接続される。
　詳細は省略するが、スイッチ回路４１の複数のスイッチ素子の開放、短絡、スイッチ回路４２の複数のスイッチ素子の開放、導通は、例えば制御回路（不図示）などにより制御される。
　これにより、方向性結合器１０Ａは、副線路（導体３２）および副線路（導体３３）を、結合出力端子Ｐｃｐおよび終端回路８０に、選択的に接続する。すなわち、方向性結合器１０Ａは、副線路（導体３２）を結合出力端子Ｐｃｐおよび終端回路８０に接続する第１接続態様と、副線路（導体３３）を結合出力端子Ｐｃｐおよび終端回路８０に接続する第２接続態様とを切り替える。
　さらに、方向性結合器１０Ａは、副線路（導体３２）および副線路（導体３３）の接続の方向性（第１方向態様または第２方向態様）を切り替える。すなわち、方向性結合器１０Ａは、副線路（導体３２）の一方端Ｅ３２１を結合出力端子Ｐｃｐに接続し、他方端Ｅ３２２を終端回路に接続する第１方向態様と、副線路（導体３２）の他方端Ｅ３２２を結合出力端子Ｐｃｐに接続し、一方端Ｅ３２１を終端回路に接続する第２方向態様とを切り替える。また、方向性結合器１０Ａは、副線路（導体３３）の一方端Ｅ３３１を結合出力端子Ｐｃｐに接続し、他方端Ｅ３３２を終端回路に接続する第１方向態様と、副線路（導体３３）の他方端Ｅ３３２を結合出力端子Ｐｃｐに接続し、一方端Ｅ３３１を終端回路に接続する第２方向態様とを切り替える。言い換えれば、スイッチ回路４１、４２は、副線路（導体３２）および副線路（導体３３）のうち、結合出力端子Ｐｃｐおよび終端回路８０に接続する選択副線路の一方端を結合出力端子Ｐｃｐに接続し、他方端を終端回路８０に接続する第１方向態様と、選択副線路の一方端を終端回路８０に接続し、他方端を結合出力端子Ｐｃｐに接続する第２方向態様とを切り替える。
　このような構成によって、方向性結合器１０Ａは、結合出力端子および終端回路を１個にすることができる。また、方向性結合器１０Ａは、主線路（導体３１）を伝送する双方向の高周波信号に対する検出信号を出力できる。すなわち、方向性結合器１０Ａは、入出力端子Ｐ３１１から入出力端子Ｐ３１２に向けて主線路（導体３１）を伝送する高周波信号と、入出力端子Ｐ３１２から入出力端子Ｐ３１１に向けて主線路（導体３１）を伝送する高周波信号（入出力端子Ｐ３１１から入出力端子Ｐ３１２に向けて主線路（導体３１）を伝送する高周波信号の反射信号）とに対して、それぞれ選択的に、検出信号を出力できる。
　ここで、スイッチ回路４１およびスイッチ回路４２を構成する各スイッチ素子は、開放状態において、容量成分を有する。そして、この容量成分は、上述のＬＣ共振回路の容量性として寄与し、減衰極周波数の低周波数化に影響を与える。
　しかしながら、方向性結合器１０Ａは、主線路（導体３１）、副線路（導体３２）、および、副線路（導体３３）に対して、上述の方向性結合器１０と同様の構成を備えている。したがって、減衰極周波数の低周波数化を抑制できる。すなわち、方向性結合器１０Ａのように複数のスイッチ素子を備える構成に対して、上述の主線路（導体３１）、副線路（導体３２）、および、副線路（導体３３）の構造は、より有効に作用する。そして、方向性結合器１０Ａは、上述の主線路（導体３１）、副線路（導体３２）、および、副線路（導体３３）の構造を備えることによって、広い周波数帯域で、挿入損失の増加を抑えることができ、広い周波数帯域の高周波信号を低損失で伝送できる。
　［第３の実施形態］
　本発明の第３の実施形態に係る方向性結合器について、図を参照して説明する。図１０は、第３の実施形態に係る方向性結合器の構成を示す側面断面図である。
　図１０に示すように、第３の実施形態に係る方向性結合器１０Ｂは、第１の実施形態に係る方向性結合器１０に対して、副線路（導体３３）の配置位置において異なる。方向性結合器１０Ｂの他の構成は、方向性結合器１０と同様であり、同様の箇所の説明は省略する。
　方向性結合器１０Ｂでは、副線路（導体３３）と副線路（導体３２）とは、平面視において部分的に重なり、対向している。また、副線路（導体３３）と主線路（導体３１）とは、平面視において部分的に重なり、対向している。
　副線路（導体３３）と副線路（導体３２）との対向面積は、副線路（導体３３）と主線路（導体３１）との対向面積よりも小さい。これにより、副線路（導体３３）と副線路（導体３２）との間の結合容量は、小さくなる。
　また、この構成においても、副線路（導体３３）と副線路（導体３２）との距離は、副線路（導体３３）と主線路（導体３１）との距離、および、副線路（導体３２）と主線路（導体３１）との距離よりも大きい。これにより、副線路（導体３３）と副線路（導体３２）との間の結合容量は、さらに小さくなる。
　このように、副線路（導体３３）と副線路（導体３２）とが対向していても、上述の関係を確保することで、方向性結合器１０Ｂは、複数の副線路間の結合容量を小さくできる。したがって、方向性結合器１０Ｂは、広い周波数帯域で、挿入損失の増加を抑えることができ、広い周波数帯域の高周波信号を低損失で伝送できる。
　［第４の実施形態］
　本発明の第４の実施形態に係る方向性結合器について、図を参照して説明する。図１１は、第４の実施形態に係る方向性結合器の構成を示す側面断面図である。
　図１１に示すように、第４の実施形態に係る方向性結合器１０Ｃは、第１の実施形態に係る方向性結合器１０に対して、主線路（導体３１）に対する副線路（導体３２）および副線路（導体３３）の配置位置において異なる。方向性結合器１０Ｃの他の構成は、方向性結合器１０と同様であり、同様の箇所の説明は省略する。
　方向性結合器１０Ｃでは、主線路（導体３１）と副線路（導体３２）とは、平面視において部分的に重なり、対向している。副線路（導体３２）と副線路（導体３３）とは、平面視において重ならず、対向していない。
　この構成によって、方向性結合器１０Ｃでは、副線路（導体３２）と副線路（導体３３）と対向面積は、主線路（導体３１）と複数の副線路（導体３２、導体３３）とのそれぞれの対向面積よりも小さい。したがって、方向性結合器１０Ｃは、複数の副線路間の結合容量を小さくできる。
　また、この構成では、副線路（導体３２）は、主線路（導体３１）の外周側の領域において、主線路（導体３１）に対向する。副線路（導体３３）は、主線路（導体３１）の内周側の領域において、主線路（導体３１）に対向する。これにより、副線路（導体３２）と副線路（導体３３）との結合容量は、さらに小さく抑えられる。したがって、方向性結合器１０Ｃは、より広い周波数帯域で、挿入損失の増加を抑えることができ、より広い周波数帯域の高周波信号を低損失で伝送できる。
　［第５の実施形態］
　本発明の第５の実施形態に係る方向性結合器について、図を参照して説明する。図１２は、第５の実施形態に係る方向性結合器の構成を示す側面断面図である。
　図１２に示すように、第５の実施形態に係る方向性結合器１０Ｄは、第１の実施形態に係る方向性結合器１０に対して、主線路（導体３１）に対する副線路（導体３２）および副線路（導体３３）の配置位置において異なる。方向性結合器１０Ｄの他の構成は、方向性結合器１０と同様であり、同様の箇所の説明は省略する。
　方向性結合器１０Ｄでは、主線路（導体３１）と副線路（導体３２）と副線路（導体３３）とが、積層方向に副線路（導体３３）、主線路（導体３１）、副線路（導体３２）の順に配置され、平面視において重なる部分（図１１の図面左側部分）と、主線路（導体３１）と副線路（導体３２）とが主線路（導体３１）、副線路（導体３２）の順に配置され、平面視において重なる部分（副線路（導体３３）が存在しない部分（図１１の図面右側部分））とを有する。
　副線路（導体３３）、主線路（導体３１）、副線路（導体３２）が平面視において重なる部分では、副線路（導体３３）と主線路（導体３１）とが対向し、副線路（導体３２）と主線路（導体３１）とが対向する。副線路（導体３３）と副線路（導体３２）とは、主線路（導体３１）を挟んで配置されることで、直接に対向せず、副線路間の距離も大きい。このため、副線路（導体３３）と副線路（導体３２）との結合容量は、副線路（導体３３）と主線路（導体３１）との結合容量、および、副線路（導体３２）と主線路（導体３１）との結合容量よりも小さい。
　また、副線路（導体３３）が配置されていない部分では、副線路（導体３２）と主線路（導体３１）とは対向するが、当然に、副線路（導体３３）と副線路（導体３２）とが対向することはない。
　したがって、このような構成においても、副線路（導体３２）および副線路（導体３３）と主線路（導体３１）とが対向する部分において、上述の対向面積、距離、結合容量の関係を有することで、方向性結合器１０Ｄは、副線路（導体３２）と副線路（導体３３）との結合容量を小さくできる。
　［第６の実施形態］
　本発明の第６の実施形態に係る方向性結合器について、図を参照して説明する。図１３は、第６の実施形態に係る方向性結合器の構成を示す側面断面図である。
　図１３に示すように、第６の実施形態に係る方向性結合器１０Ｅは、第１の実施形態に係る方向性結合器１０に対して、主線路（導体３１）に対する副線路（導体３２）および副線路（導体３３）の配置位置において異なる。方向性結合器１０Ｅの他の構成は、方向性結合器１０と同様であり、同様の箇所の説明は省略する。
　方向性結合器１０Ｅでは、複数の絶縁体層２１－２５の積層方向（ｚ方向）において、副線路（導体３２）と副線路（導体３３）とは、主線路（導体３１）に対して同じ側に配置される。
　副線路（導体３２）は、ｚ方向において、副線路（導体３３）よりも主線路（導体３１）に近い位置に配置される。副線路（導体３２）と主線路（導体３１）とは、平面視において部分的に重なり、対向している。
　副線路（導体３３）と主線路（導体３１）とは、平面視において重なり、対向している。副線路（導体３２）と副線路（導体３３）とは、重ならず、対向していない。
　このような構成によって、方向性結合器１０Ｅでは、副線路（導体３２）と副線路（導体３３）と対向面積は、主線路（導体３１）と複数の副線路（導体３２、導体３３）とのそれぞれの対向面積よりも小さい。したがって、方向性結合器１０Ｅは、複数の副線路間の結合容量を小さくできる。
　また、この構成では、副線路（導体３２）と副線路（導体３３）とは、ｚ方向の異なる位置に配置されており、同層に形成されていない。これにより、積層体の横方向（ｚ方向に直交する方向）の寸法を大きくすることなく、副線路（導体３２）と副線路（導体３３）との距離を稼ぐことができる。これにより、副線路（導体３２）と副線路（導体３３）との結合容量を、さらに小さく抑えられる。
　［第７の実施形態］
　本発明の第７の実施形態に係る方向性結合器について、図を参照して説明する。図１４は、第７の実施形態に係る方向性結合器の構成を示す側面断面図である。
　図１４に示すように、第７の実施形態に係る方向性結合器１０Ｆは、第６の実施形態に係る方向性結合器１０Ｅに対して、低誘電率部２４０を備える点で異なる。方向性結合器１０Ｆの他の構成は、方向性結合器１０Ｅと同様であり、同様の箇所の説明は省略する。
　方向性結合器１０Ｆは、積層体２０Ｆを備える。積層体２０Ｆは、部分的に低誘電率部２４０を備える。低誘電率部２４０は、積層体２０Ｆの他の部分よりも実効誘電率が低い部分である。低誘電率部２４０は、例えば、絶縁体層に空隙等を設けることによって実現可能である。
　低誘電率部２４０は、積層体２０Ｆの絶縁体層２４に配置される。より具体的には、低誘電率部２４０は、副線路（導体３２）における副線路（導体３３）側に配置される。すなわち、低誘電率部２４０は、ｚ方向において、副線路（導体３２）と副線路（導体３３）との間の位置に配置される。
　この構成によって、副線路（導体３２）と副線路（導体３３）との結合容量は、小さく抑えられる。したがって、方向性結合器１０Ｆは、複数の副線路間の結合容量を小さくできる。
　なお、この際、低誘電率部２４０は、副線路（導体３３）と主線路（導体３１）とが対向する領域に重ならないことが好ましい。これにより、副線路（導体３３）と主線路（導体３１）とにおいて、所望レベルの結合度を得やすい。
　［第８の実施形態］
　本発明の第８の実施形態に係る方向性結合器について、図を参照して説明する。図１５（Ａ）、図１５（Ｂ）は、第８の実施形態に係る方向性結合器の構成を示す側面断面図である。
　図１５（Ａ）、図１５（Ｂ）に示すように、第８の実施形態に係る方向性結合器１０Ｇ１、１０Ｇ２は、第１の実施形態に係る方向性結合器１０に対して、主線路（導体３１）に対する副線路（導体３２）および副線路（導体３３）の配置位置において異なる。方向性結合器１０Ｇ１、１０Ｇ２の他の構成は、方向性結合器１０と同様であり、同様の箇所の説明は省略する。
　図１５（Ａ）に示すように、方向性結合器１０Ｇ１では、複数の絶縁体層２１－２５の積層方向（ｚ方向）において、主線路（導体３１）と副線路（導体３２）とは、同層に配置される。これにより、主線路（導体３１）と副線路（導体３２）とは、導体の側面（複数の絶縁体層２１－２５の積層方向に延びる面）によって対向する。
　副線路（導体３３）は、主線路（導体３１）および副線路（導体３２）と異なる層に配置される。副線路（導体３３）は、平面視において、主線路（導体３１）に重なり、対向している。副線路（導体３３）は、平面視において、副線路（導体３２）に重ならず、対向していない。
　このような構成によって、方向性結合器１０Ｇ１では、副線路（導体３２）と副線路（導体３３）と対向面積は、主線路（導体３１）と複数の副線路（導体３２、導体３３）とのそれぞれの対向面積よりも小さい。したがって、方向性結合器１０Ｇ１は、複数の副線路間の結合容量を小さくできる。
　図１５（Ｂ）に示すように、方向性結合器１０Ｇ２では、複数の絶縁体層２１－２５の積層方向（ｚ方向）において、主線路（導体３１）と副線路（導体３３）とは、同層に配置される。これにより、主線路（導体３１）と副線路（導体３３）とは、導体の側面によって対向する。
　副線路（導体３２）は、主線路（導体３１）および副線路（導体３３）と異なる層に配置される。副線路（導体３２）は、平面視において、主線路（導体３１）に重なり、対向している。副線路（導体３２）は、平面視において、副線路（導体３３）に重ならず、対向していない。
　このような構成によって、方向性結合器１０Ｇ２では、副線路（導体３２）と副線路（導体３３）と対向面積は、主線路（導体３１）と複数の副線路（導体３２、導体３３）とのそれぞれの対向面積よりも小さい。したがって、方向性結合器１０Ｇ２は、複数の副線路間の結合容量を小さくできる。
　また、この構成では、三種類の導体が二層に配置されるので、図示は省略しているが、積層体における絶縁体層の積層数を減らすことが可能になる。これにより、方向性結合器１０Ｇ１、１０Ｇ２は、より薄型にすることも可能である。
　［第９の実施形態］
　本発明の第９の実施形態に係る方向性結合器について、図を参照して説明する。図１６は、第９の実施形態に係る方向性結合器の構成を示す側面断面図である。
　図１６に示すように、第９の実施形態に係る方向性結合器１０Ｈは、第１の実施形態に係る方向性結合器１０に対して、主線路（導体３１）に対する副線路（導体３２）および副線路（導体３３）の配置位置において異なる。方向性結合器１０Ｈの他の構成は、方向性結合器１０と同様であり、同様の箇所の説明は省略する。
　図１６に示すように、方向性結合器１０Ｈでは、複数の絶縁体層２１－２５の積層方向（ｚ方向）において、主線路（導体３１）、副線路（導体３２）、および、副線路（導体３３）は、同層に配置される。この際、副線路（導体３２）と副線路（導体３３）とは、主線路（導体３１）を間に挟むように配置される。これにより、主線路（導体３１）と副線路（導体３２）とは、導体の側面によって対向し、主線路（導体３１）と副線路（導体３３）とは、導体の側面によって対向する。副線路（導体３２）と副線路（導体３３）とは、側面視において重なっているが、主線路（導体３１）が間に配置されることによって、直接的に対向していない。
　このような構成によって、方向性結合器１０Ｈでは、主線路（導体３１）と複数の副線路（導体３２、導体３３）との間の結合容量と比較して、複数の副線路（導体３２、導体３３）間の結合容量を小さくできる。
　また、この構成では、三種類の導体が一層に配置されるので、図示は省略しているが、積層体における絶縁体層の積層数を減らすことが可能になる。これにより、方向性結合器１０Ｈは、より薄型にすることも可能である。
　なお、上述の各実施形態の構成および派生例の構成は、適宜組み合わせることが可能であり、それぞれの組合せに応じた作用効果を奏することができる。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ１、１０Ｇ２、１０Ｈ：方向性結合器
２０、２０Ｆ：積層体
２１、２２、２３、２４、２５：絶縁体層
３１、３２、３３：導体
４１、４２：スイッチ回路
８０、８１、８２：終端回路
２４０：低誘電率部
３１１、３１２、３１３、３１４、３２１、３２２、３２３、３２４、３２５、３２６、３２７、３２８、３３１、３３２、３３３、３３４：導体部分
Ｃ１２、Ｃ１３、Ｃ２３：結合容量
Ｃｔ、Ｃｔ１、Ｃｔ２：可変コンデンサ
Ｄ１２、Ｄ１３、Ｄ２３：距離
Ｅ３２１：一方端
Ｅ３２２：他方端
Ｅ３３１：一方端
Ｅ３３２：他方端
Ｐ３１１、Ｐ３１２：入出力端子
Ｐｃｐ、Ｐｃｐ１、Ｐｃｐ２：結合出力端子
Ｒｔ、Ｒｔ１、Ｒｔ２：可変抵抗器
ＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４、ＳＷ２１、ＳＷ２２、ＳＷ２３、ＳＷ２４：スイッチ素子

Claims (13)

  1. 　複数の絶縁体層が積層された積層体と、
    　前記積層体に配置された主線路と、
    　前記積層体に配置され、それぞれが前記主線路に対して電磁気的に結合可能に配置する第１副線路および、第２副線路と、
    　を備え、
    　前記複数の絶縁体層の積層方向において、前記第１副線路と前記第２副線路とは、異なる位置に配置され、
    　前記第１副線路と前記第２副線路との対向面積は、前記第１副線路と前記主線路との対向面積、および、前記第２副線路と前記主線路との対向面積よりも小さい、
    　方向性結合器。
  2. 　複数の絶縁体層が積層された積層体と、
    　前記積層体に配置された主線路と、
    　前記積層体に配置され、それぞれが前記主線路に対して電磁気的に結合可能に配置する第１副線路および、第２副線路と、
    　を備え、
    　前記複数の絶縁体層の積層方向において、前記第１副線路と前記第２副線路とは、異なる位置に配置され、
    　前記第１副線路と前記第２副線路との距離は、前記第１副線路と前記主線路との距離、および、前記第２副線路と前記主線路との距離よりも大きい、
    　方向性結合器。
  3. 　複数の絶縁体層が積層された積層体と、
    　前記積層体に配置された主線路と、
    　前記積層体に配置され、それぞれが前記主線路に対して電磁気的に結合可能に配置する第１副線路および、第２副線路と、
    　を備え、
    　前記第１副線路と前記第２副線路との電気的な結合度は、前記第１副線路と前記主線路との電気的な結合度、および、前記第２副線路と前記主線路との電気的な結合度よりも小さい、
    　方向性結合器。
  4. 　前記複数の絶縁体層の積層方向において、前記第１副線路と前記第２副線路とは、異なる位置に配置される、
    　請求項３に記載の方向性結合器。
  5. 　前記第１副線路と前記第２副線路とは対向していない、
    　請求項１に記載の方向性結合器。
  6. 　前記距離は、前記複数の絶縁体層の積層方向に沿った距離である、
    　請求項２に記載の方向性結合器。
  7. 　前記距離は、前記複数の絶縁体層の積層方向に直交する方向に沿った距離である、
    　請求項２に記載の方向性結合器。
  8. 　前記複数の絶縁体層の積層方向において、前記第１副線路と前記第２副線路とは、前記主線路を挟む位置に配置される、
    　請求項１乃至請求項７のいずれかに記載の方向性結合器。
  9. 　前記複数の絶縁体層の積層方向において、前記第１副線路と前記第２副線路とは、前記主線路に対して同じ側に配置される、
    　請求項１乃至請求項５、請求項７のいずれかに記載の方向性結合器。
  10. 　前記第１副線路および前記第２副線路に接続可能な結合出力端子および終端回路と、
    　前記第１副線路および前記第２副線路と、前記結合出力端子および前記終端回路との間に接続されたスイッチ回路と、
    　を備える、請求項１乃至請求項９のいずれかに記載の方向性結合器。
  11. 　前記スイッチ回路は、
    　　前記第１副線路を前記結合出力端子および前記終端回路に接続する第１接続態様と、
    　　前記第２副線路を前記結合出力端子および前記終端回路に接続する第２接続態様と、
    　を切り替える、
    　請求項１０に記載の方向性結合器。
  12. 　前記スイッチ回路は、
    　前記第１副線路および前記第２副線路における前記結合出力端子および前記終端回路に接続する選択副線路の一方端を前記結合出力端子に接続し、他方端を前記終端回路に接続する第１方向態様と、
    　前記選択副線路の一方端を前記終端回路に接続し、他方端を前記結合出力端子に接続する第２方向態様と、
    　を切り替える、
    　請求項１１に記載の方向性結合器。
  13. 　前記スイッチ回路は、
    　複数のスイッチ素子を含む、
    　請求項１０乃至請求項１２のいずれかに記載の方向性結合器。
PCT/JP2021/034405 2020-10-12 2021-09-17 方向性結合器 Ceased WO2022080089A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180066055.0A CN116235363B (zh) 2020-10-12 2021-09-17 定向耦合器
US18/295,477 US12542342B2 (en) 2020-10-12 2023-04-04 Directional coupler

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020171639 2020-10-12
JP2020-171639 2020-10-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/295,477 Continuation US12542342B2 (en) 2020-10-12 2023-04-04 Directional coupler

Publications (1)

Publication Number Publication Date
WO2022080089A1 true WO2022080089A1 (ja) 2022-04-21

Family

ID=81208002

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/034405 Ceased WO2022080089A1 (ja) 2020-10-12 2021-09-17 方向性結合器

Country Status (3)

Country Link
US (1) US12542342B2 (ja)
CN (1) CN116235363B (ja)
WO (1) WO2022080089A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024257500A1 (ja) * 2023-06-12 2024-12-19 住友電気工業株式会社 カプラ、バトラーマトリクス回路、送信回路および送信装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168414A (ja) * 1997-08-27 1999-03-09 Nec Corp シールド線付き伝送線路
JP2008244924A (ja) * 2007-03-28 2008-10-09 Renesas Technology Corp 方向性結合器および半導体装置
JP2015220425A (ja) * 2014-05-21 2015-12-07 株式会社フジクラ プリント配線板
WO2016042990A1 (ja) * 2014-09-18 2016-03-24 株式会社村田製作所 高周波部品
US20160174361A1 (en) * 2014-12-11 2016-06-16 Intel Corporation Signal routing
US10498004B1 (en) * 2018-07-30 2019-12-03 Avago Technologies International Sales Pte. Limited Wideband dual directional coupler

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551577B1 (ko) * 2001-10-19 2006-02-13 가부시키가이샤 무라타 세이사쿠쇼 방향성 결합기
JP5526647B2 (ja) * 2009-08-11 2014-06-18 株式会社村田製作所 方向性結合器
WO2011074323A1 (ja) * 2009-12-18 2011-06-23 日本碍子株式会社 方向性結合器
JP5482901B2 (ja) 2010-08-03 2014-05-07 株式会社村田製作所 方向性結合器
JP5786902B2 (ja) * 2013-06-26 2015-09-30 株式会社村田製作所 方向性結合器
US10263315B2 (en) 2015-07-22 2019-04-16 Kyocera Corporation Directional coupler and communication module
JP6337879B2 (ja) * 2015-12-15 2018-06-06 日立金属株式会社 方向性結合器及び高周波回路
KR20180132932A (ko) 2016-04-29 2018-12-12 스카이워크스 솔루션즈, 인코포레이티드 동조가능한 전자기 커플러 및 이를 사용하는 모듈들 및 디바이스들
JP6358297B2 (ja) * 2016-08-23 2018-07-18 Tdk株式会社 方向性結合器及びこれを用いた無線通信装置
CN111684649B (zh) 2018-02-05 2022-04-29 株式会社村田制作所 定向耦合器
JP2021057646A (ja) * 2019-09-27 2021-04-08 株式会社村田製作所 方向性結合器、および、電子部品モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168414A (ja) * 1997-08-27 1999-03-09 Nec Corp シールド線付き伝送線路
JP2008244924A (ja) * 2007-03-28 2008-10-09 Renesas Technology Corp 方向性結合器および半導体装置
JP2015220425A (ja) * 2014-05-21 2015-12-07 株式会社フジクラ プリント配線板
WO2016042990A1 (ja) * 2014-09-18 2016-03-24 株式会社村田製作所 高周波部品
US20160174361A1 (en) * 2014-12-11 2016-06-16 Intel Corporation Signal routing
US10498004B1 (en) * 2018-07-30 2019-12-03 Avago Technologies International Sales Pte. Limited Wideband dual directional coupler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024257500A1 (ja) * 2023-06-12 2024-12-19 住友電気工業株式会社 カプラ、バトラーマトリクス回路、送信回路および送信装置

Also Published As

Publication number Publication date
US20230238678A1 (en) 2023-07-27
US12542342B2 (en) 2026-02-03
CN116235363B (zh) 2026-03-10
CN116235363A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US6285273B1 (en) Laminated balun transformer
US6515556B1 (en) Coupling line with an uncoupled middle portion
KR100939755B1 (ko) 적층형 밸룬 및 혼성 집적 회로 모듈 및 적층 기판
EP2805338B1 (en) Wideband multilayer transmission line transformer
JP7773215B2 (ja) ３ｄＢ直交ハイブリッドカプラ、高周波フロントエンドモジュール及び通信端末
JP2011124880A (ja) 積層バランスフィルタ
JP5526647B2 (ja) 方向性結合器
JP5142088B2 (ja) 薄膜バラン
JP2004274715A (ja) 平衡不平衡変換回路および積層型平衡不平衡変換器
US8203416B2 (en) Planar inductive structure
JP2006094462A (ja) 積層型バルントランス
JP3791540B2 (ja) 方向性結合器
CN116235363B (zh) 定向耦合器
JP4636950B2 (ja) 伝送回路、アンテナ共用器、高周波スイッチ回路
JP6315347B2 (ja) 方向性結合器およびそれを用いたモジュール
US10930990B2 (en) Device having at least one subset of stripline sections on opposite sides of an electrically conductive structure and configured to have positive coupling
JP2002261518A (ja) 積層型誘電体共振器及び積層型誘電体フィルタ
US9966646B1 (en) Coupler with lumped components
US12451581B2 (en) Directional coupler having a main line and sub-lines, where a switching circuit is connected in parallel to a sub-line to provide a shorted state or an open state
JP2001176726A (ja) バラントランス
JP4019097B2 (ja) 積層型誘電体フィルタ
KR100760193B1 (ko) 분기 선로가 구비된 다층형 브로드사이드 커플러
JP2011015081A (ja) 薄膜バラン
JP2005033440A (ja) 多層方向性結合器
JP3161211B2 (ja) 積層型誘電体フィルタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21879830

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21879830

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP