CN116235363A - 定向耦合器 - Google Patents
定向耦合器 Download PDFInfo
- Publication number
- CN116235363A CN116235363A CN202180066055.0A CN202180066055A CN116235363A CN 116235363 A CN116235363 A CN 116235363A CN 202180066055 A CN202180066055 A CN 202180066055A CN 116235363 A CN116235363 A CN 116235363A
- Authority
- CN
- China
- Prior art keywords
- line
- sub
- conductor
- directional coupler
- main line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/187—Broadside coupled lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
Landscapes
- Near-Field Transmission Systems (AREA)
- Waveguide Connection Structure (AREA)
Abstract
定向耦合器(10)具备配置于层叠有多个绝缘体层(21‑25)的层叠体(20)的主线路的导体(31)、以及配置于层叠体(20)且分别配置为能够与主线路的导体(31)电磁耦合的多个副线路的导体(32、33)。副线路的导体(32)与副线路的导体(33)的对置面积,比副线路的导体(32、33)与主线路的导体(31)的对置面积小。另外,副线路的导体(32)与副线路的导体(33)的距离(D23)比,副线路的导体(32、33)与主线路的导体(31)的距离(D12、D13)大。
Description
技术领域
本发明涉及具备主线路和多个副线路的定向耦合器。
背景技术
在专利文献1中记载了一种具备主线路和多个副线路的定向耦合器。多个副线路相对于主线路并行地配置。
根据该结构,多个副线路分别配置为能够以规定的耦合度与主线路电磁耦合。
在先技术文献
专利文献
专利文献1:美国专利第10498004号说明书
发明内容
发明要解决的问题
但是,在专利文献1所示的这种以往的定向耦合器中,多个副线路之间也电磁耦合,产生规定的耦合电容。
由于这样的多个副线路之间的耦合电容,在主线路传输的高频信号的插入损耗有时会增加。
因此,本发明的目的在于,抑制多个副线路之间的耦合。
用于解决问题的手段
本发明的定向耦合器具备配置于层叠有多个绝缘体层的层叠体的主线路、以及配置于层叠体且分别配置为能够与主线路电磁耦合的第一副线路和第二副线路。在多个绝缘体层的层叠方向上,第一副线路与第二副线路配置在不同的位置。第一副线路与第二副线路的对置面积,比第一副线路与主线路的对置面积以及第二副线路与主线路的对置面积小。
另外,本发明的定向耦合器具备配置于层叠有多个绝缘体层的层叠体的主线路、以及配置于层叠体且分别配置为能够与主线路电磁耦合的第一副线路和第二副线路。在多个绝缘体层的层叠方向上,第一副线路与第二副线路配置在不同的位置。第一副线路与第二副线路的距离,比第一副线路与主线路的距离或者第二副线路与主线路的距离大。
根据这些结构,在主线路与第一副线路及第二副线路之间分别实现了所希望的耦合度,并且,第一副线路与第二副线路的耦合电容被抑制得较小。
发明效果
根据本发明,能够抑制多个副线路之间的耦合。
附图说明
图1是示出第一实施方式的定向耦合器的结构的分解立体图。
图2的(A)、(B)、(C)是第一实施方式的层叠体的规定层的俯视图。
图3是示出第一实施方式的定向耦合器的结构的侧面剖视图。
图4是第一实施方式的定向耦合器的等效电路图。
图5是将第一实施方式的定向耦合器的一部分放大后的剖视图。
图6是示出对置面积的俯视图。
图7是包括第一实施方式的定向耦合器的导体间耦合电容的等效电路图。
图8是示出主线路的传输特性(S21)的仿真结果的一例的坐标图。
图9是第二实施方式的定向耦合器的等效电路图。
图10是示出第三实施方式的定向耦合器的结构的侧面剖视图。
图11是示出第四实施方式的定向耦合器的结构的侧面剖视图。
图12是示出第五实施方式的定向耦合器的结构的侧面剖视图。
图13是示出第六实施方式的定向耦合器的结构的侧面剖视图。
图14是示出第七实施方式的定向耦合器的结构的侧面剖视图。
图15的(A)、(B)是示出第八实施方式的定向耦合器的结构的侧面剖视图。
图16是示出第九实施方式的定向耦合器的结构的侧面剖视图。
具体实施方式
[第一实施方式]
参照附图对本发明的第一实施方式的定向耦合器进行说明。
(定向耦合器10的构造的一例)
图1是示出第一实施方式的定向耦合器的结构的分解立体图。图2的(A)、(B)、(C)是第一实施方式的层叠体的规定层的俯视图。图3是示出第一实施方式的定向耦合器的结构的侧面剖视图。图3示出图2的(A)、(B)的A-A剖面。需要说明的是,在图1、图2的(A)、(B)、(C)、图3中,为了容易理解结构,适当地强调了各部的形状。另外,在以下的各实施方式的图中也同样地适当地强调了各部的形状。
如图1、图2的(A)、(B)、(C)、图3所示,定向耦合器10具备层叠体20、导体31、导体32、导体33。
层叠体20具备绝缘体层21、绝缘体层22、绝缘体层23、绝缘体层24以及绝缘体层25。即,层叠体20具备层叠有多个绝缘体层21-25的结构。多个绝缘体层21-25包括具有规定的介电常数的材料。需要说明的是,在本实施方式中,层叠体20包括五层,但层叠体20至少具备绝缘体层21和绝缘体层22这两层即可,根据定向耦合器10的规格适当设定层数即可。
在绝缘体层21的一个主面侧依次层叠有绝缘体层22和绝缘体层23。在绝缘体层21的另一个主面侧依次层叠有绝缘体层24和绝缘体层25。例如,绝缘体层21是芯材层,绝缘体层22、绝缘体层23、绝缘体层24以及绝缘体层25是预成型料层。例如,通过在作为芯材的绝缘体层21的一个主面侧依次层叠绝缘体层22、绝缘体层23,在绝缘体层21的另一个主面侧依次层叠绝缘体层24、绝缘体层25,并进行加热压接,从而形成层叠体20。
导体31、导体32以及导体33例如是线状导体。导体31、导体32以及导体33例如能够由铜等实现。导体31对应于本发明的“主线路”,导体32和导体33分别对应于本发明的“第一副线路”、“第二副线路”。
导体31配置在绝缘体层21与绝缘体层22抵接的界面。导体31是以规定形状延伸的导体。
更具体而言,导体31是大致一圈的卷绕形,如图2的(B)所示,具备导体部分311、导体部分312、导体部分313以及导体部分314。导体部分311、导体部分312、导体部分313以及导体部分314依次连接。需要说明的是,本发明中的卷绕形不必是完整的环状,是至少具有环状的一部分的形状。更优选的是,本发明中的卷绕形具有三个以上的直线部分,是这三个以上的直线部分依次以不为0度(180度)的角度相连的形状。进一步优选的是,本发明中的卷绕形是三个以上的直线部分中的不直接连接的两个直线部分平行的形状。
导体部分311和导体部分313是在与作为多个绝缘体层21-25的层叠方向(层叠体20的厚度方向)的z方向正交的x方向上隔开距离地配置、并且在与z方向及x方向正交的y方向上延伸的直线状。导体部分312和导体部分314是在y方向上隔开距离地配置、并且在x方向上延伸的直线状。通过这样的形状,导体31实现大致一圈的卷绕形。
导体32配置在绝缘体层22与绝缘体层23抵接的界面。换言之,导体32配置在隔着绝缘体层22而与导体31相反的一侧。
导体32是大致两圈的卷绕形,如图2的(A)所示,具备导体部分321、导体部分322、导体部分323、导体部分324、导体部分325、导体部分326、导体部分327、以及导体部分328。导体部分321、导体部分322、导体部分323、导体部分324、导体部分325、导体部分326、导体部分327以及导体部分328依次连接。
导体部分321、导体部分323、导体部分325以及导体部分327是在y方向上延伸的直线状。导体部分321与导体部分325相邻地并行,导体部分323与导体部分327相邻地并行。导体部分322、导体部分324、导体部分326以及导体部分328是在x方向上延伸的直线状。导体部分322与导体部分326相邻地并行,导体部分324与导体部分328相邻地并行。通过这样的形状,导体32实现大致两圈的卷绕形,即,至少具有一处两根导体部分并行的部分的一圈以上的卷绕形。
导体33配置在绝缘体层21与绝缘体层24抵接的界面。换言之,导体33配置在隔着绝缘体层21而与导体31相反的一侧。导体33是以规定形状延伸的导体。
更具体而言,导体33是不满一圈的卷绕形,如图2的(C)所示,具备导体部分331、导体部分332、导体部分333以及导体部分334。导体部分331、导体部分332、导体部分333以及导体部分334依次连接。
导体部分331和导体部分333是在y方向上延伸的直线状。导体部分312和导体部分314是在x方向上延伸的直线状。通过这样的形状,导体33实现不满一圈的卷绕形。
导体31和导体32靠近地并行。更具体而言,导体32的导体部分321及导体部分325与导体31的导体部分311靠近地并行。导体32的导体部分322及导体部分326与导体31的导体部分312靠近地并行。导体32的导体部分323及导体部分327与导体31的导体部分313靠近地并行。导体32的导体部分324及导体部分328与导体31的导体部分314靠近地并行。
由此,在导体31与导体32之间产生规定的耦合电容,实现规定的电磁耦合。即,包括导体31的主线路和包括导体32的副线路产生规定的耦合电容,实现规定的电磁耦合。
导体31和导体33靠近地并行。更具体而言,导体33的导体部分331与导体31的导体部分311靠近地并行。导体33的导体部分332与导体31的导体部分312靠近地并行。导体33的导体部分333与导体31的导体部分313靠近地并行。导体33的导体部分334与导体31的导体部分314靠近地并行。
由此,在导体31与导体33之间产生规定的耦合电容,实现规定的电磁耦合。即,包括导体31的主线路和包括导体33的副线路产生规定的耦合电容,实现规定的电磁耦合。
(定向耦合器10的电路结构)
图4是第一实施方式的定向耦合器的等效电路图。
如图4所示,作为电路结构,定向耦合器10具备主线路(导体31)、副线路(导体32)、副线路(导体33)。另外,定向耦合器10具备输入输出端子P311、输入输出端子P312、耦合输出端子Pcp1、耦合输出端子Pcp2、终止电路81以及终止电路82。
主线路(导体31)的一端与输入输出端子P311连接,另一端与输入输出端子P312连接。
副线路(导体32)的一端E321与耦合输出端子Pcp1连接,另一端E322与终止电路81连接。终止电路81具备可变电阻器Rt1与可变电容器Ct1的并联电路。终止电路81的并联电路连接在副线路(导体32)的另一端E322与基准电位之间。
副线路(导体33)的一端E331与耦合输出端子Pcp2连接,另一端E332与终止电路82连接。终止电路82具备可变电阻器Rt2与可变电容器Ct2的并联电路。终止电路82的并联电路连接在副线路(导体33)的另一端E332与基准电位之间。
主线路(导体31)和副线路(导体32)配置为能够电磁耦合。因此,通过在主线路(导体31)传输的高频信号,在副线路(导体32)激励与耦合度相应的高频信号,作为检测信号从耦合输出端子Pcp1被输出。该检测信号的频率由主线路(导体31)与副线路(导体32)的并行距离(例如,检测对象的高频信号的波长的大致1/4)决定。需要说明的是,并行不仅包括一方与另一方维持完全相同的距离而并行的情况,还包括一方与另一方保持大致固定的距离而并行的情况(例如,一方与另一方之间的距离在±10%以内的范围内变化而并行的情况)。这里,关于作为距离的误差的±10%,也能够根据制造误差、特性的容许范围等适当设定。
主线路(导体31)和副线路(导体33)配置为能够电磁耦合。因此,通过在主线路(导体31)传输的高频信号,在副线路(导体33)激励与耦合度相应的高频信号,作为检测信号从耦合输出端子Pcp2被输出。该检测信号的频率由主线路(导体31)与副线路(导体33)的并行距离(例如,检测对象的高频信号的波长的大致1/4)决定。需要说明的是,这里的并行的定义与上述的并行的定义相同。
在定向耦合器10中,主线路(导体31)与副线路(导体32)的并行距离比主线路(导体31)与副线路(导体33)的并行距离长。因此,从耦合输出端子Pcp1输出的检测信号的频率比从耦合输出端子Pcp2输出的检测信号的频率低。换言之,定向耦合器10能够输出多个频率的检测信号。
另外,在定向耦合器10中,副线路(导体32)和副线路(导体33)配置为与主线路(导体31)中的相同的部位耦合(参照图4)。由此,相较于多个副线路与主线路的分别不同的部位耦合的结构,定向耦合器10变得小型。
(主线路(导体31)、副线路(导体32)、副线路(导体33)的更具体的位置关系)
图5是将第一实施方式的定向耦合器的一部分放大后的剖视图。图6是示出对置面积的俯视图。图7是包括第一实施方式的定向耦合器的导体间耦合电容的等效电路图。
如图5所示,在多个绝缘体层21-25的层叠方向(z方向)上,导体32和导体33配置在与导体31不同的位置。此外,在z方向上,导体32和导体33配置在不同的位置。更具体而言,在z方向上,导体32和导体33配置在隔着导体31的位置。换言之,以导体31为基准,导体32和导体33配置在相互相反的一侧。
导体31和导体32在z方向上以距离D12的间隔配置。导体31和导体33在z方向上以距离D13的间隔配置。导体32和导体33在z方向上以距离D23的间隔配置。
距离D12是绝缘体层22的厚度程度,距离D13是绝缘体层21的厚度程度。距离D23是将绝缘体层21的厚度与绝缘体层22的厚度相加而得到的厚度程度。这样,距离D23比距离D12及距离D13大。因此,导体32与导体33的耦合电容C23(参照图7)比导体31与导体32的耦合电容C12(参照图7)以及导体31与导体33的耦合电容C13(参照图7)小。即,两个副线路之间的电耦合度比主线路与两个副线路的每个副线路的电耦合度小。由此,两个副线路之间的耦合电容比主线路与两个副线路的每个副线路的耦合电容小。
这样,通过使副线路彼此的距离比主线路与副线路的距离长,定向耦合器10能够将主线路与多个副线路的每个副线路之间的电磁耦合确保为所希望的水平,并且抑制多个副线路之间的不必要的耦合(耦合电容)。
另外,在层叠体20的俯视下(在沿z方向观察时),导体31与导体33重叠。换言之,导体31与导体33对置。另一方面,导体32与导体33不重叠。换言之,导体32与导体33不对置。由此,两个副线路的对置面积比主线路与副线路的对置面积小。因此,两个副线路之间的耦合电容比主线路与两个副线路的每个副线路的耦合电容更小。
需要说明的是,本申请发明的对置面积是指在对象的两个线路(导体)排列的方向上观察时这些对象的两个线路重叠的面积。例如,图6中的标注了阴影线的区域S3133的面积对应于导体31与导体33的对置面积。
这样,通过使副线路彼此的对置面积比主线路与副线路的对置面积小,定向耦合器10能够将主线路与多个副线路的每个副线路之间的电磁耦合确保为所希望的水平,并且抑制多个副线路之间的不必要的耦合(耦合电容)。
图8是示出主线路的传输特性(S21)的仿真结果的一例的坐标图。在图8中,实线表示本申请结构的特性,虚线表示比较结构的特性。比较结构例如是专利文献1所示的不具备本申请发明的主线路与多个副线路之间的关系的结构。
如上所述,定向耦合器10具备与主线路(导体31)并行的长度不同的多个副线路(导体32)和副线路(导体33)。由此,在副线路(导体32)中,得到在主线路(导体31)传输的高频信号的频带中的第一频带的检测信号。在副线路(导体33)中,得到在主线路(导体31)传输的高频信号的频带中的第二频带的检测信号。第二频带是比第一频带靠高频侧的频带。例如,第二频带是1.5[GHz]以上的频带,具有规定的带宽,第一频带是小于1.5[GHz]的频带,具有规定的带宽。需要说明的是,该第一频带和第二频带是一例,不限于此。
这样,使多个副线路与主线路耦合的定向耦合器相对于宽频带的高频信号而得到检测信号。但是,在该结构中,形成有图7所示的包括副线路之间的耦合电容C23的不希望的LC谐振电路。因此,如图8所示,产生与该LC谐振电路的谐振频率相应的衰减极。而且,由于该衰减极,存在主线路的插入损耗变大的频带。
但是,通过具备定向耦合器10的结构,能够减小副线路之间的耦合电容C23。因此,在定向耦合器10中,如图8的实线所示,能够使衰减极的频率进一步向高频侧偏移。另外,能够减小衰减极频率下的衰减量。
由此,在比衰减极频率靠低频侧,得到所希望水平的通过特性的频带变宽。其结果是,定向耦合器10能够在更宽的频带抑制插入损耗的增加,能够以低损耗传输更宽频带的高频信号。
另外,在该结构中,在副线路(导体32)与副线路(导体33)之间配置主线路(导体31)。因此,副线路(导体32)与副线路(导体33)的耦合电容被抑制得更小。因此,定向耦合器10能够在更宽的频带抑制插入损耗的增加,能够以低损耗传输更宽频带的高频信号。
另外,在该结构中,在多个绝缘体层21-25的层叠方向上,副线路(导体32)与副线路(导体33)配置在不同的位置。由此,容易使定向耦合器10的平面形状小型化。
[第二实施方式]
参照附图对本发明的第二实施方式的定向耦合器进行说明。图9是第二实施方式的定向耦合器的等效电路图。
如图9所示,第二实施方式的定向耦合器10A与第一实施方式的定向耦合器10的不同点在于,追加了开关电路41、开关电路42,并且在多个副线路共享耦合输出端子和终止电路。定向耦合器10A的其他结构与定向耦合器10相同,省略相同地方的说明。
定向耦合器10A具备开关电路41、开关电路42、耦合输出端子Pcp以及终止电路80。开关电路41连接在副线路(导体32)的一端E321及另一端E322与耦合输出端子Pcp及终止电路80之间。开关电路42连接在副线路(导体33)的一端E331及另一端E332与耦合输出端子Pcp及终止电路80之间。终止电路80具备可变电阻器Rt与可变电容器Ct的并联电路。该并联电路连接在开关电路41及开关电路42与基准电位之间。
开关电路41具备多个开关元件(开关元件SW11、开关元件SW12、开关元件SW13以及开关元件SW14)。开关元件SW11连接在副线路(导体32)的一端E321与耦合输出端子Pcp之间。开关元件SW12连接在副线路(导体32)的另一端E322与耦合输出端子Pcp之间。开关元件SW13连接在副线路(导体32)的一端E321与终止电路80之间。开关元件SW14连接在副线路(导体32)的另一端E322与终止电路80之间。
开关电路42具备多个开关元件(开关元件SW21、开关元件SW22、开关元件SW23以及开关元件SW24)。开关元件SW21连接在副线路(导体33)的一端E331与耦合输出端子Pcp之间。开关元件SW22连接在副线路(导体33)的另一端E332与耦合输出端子Pcp之间。开关元件SW23连接在副线路(导体33)的一端E331与终止电路80之间。开关元件SW24连接在副线路(导体33)的另一端E332与终止电路80之间。
虽然省略详细说明,但开关电路41的多个开关元件的开路、短路、开关电路42的多个开关元件的开路、导通例如由控制电路(未图示)等控制。
由此,定向耦合器10A选择性地将副线路(导体32)及副线路(导体33)与耦合输出端子Pcp及终止电路80连接。即,定向耦合器10A切换将副线路(导体32)与耦合输出端子Pcp及终止电路80连接的第一连接方式、以及将副线路(导体33)与耦合输出端子Pcp及终止电路80连接的第二连接方式。
此外,定向耦合器10A切换副线路(导体32)及副线路(导体33)的连接的方向性(第一方向方式或第二方向方式)。即,定向耦合器10A切换将副线路(导体32)的一端E321与耦合输出端子Pcp连接且将另一端E322与终止电路连接的第一方向方式、以及将副线路(导体32)的另一端E322与耦合输出端子Pcp连接且将一端E321与终止电路连接的第二方向方式。另外,定向耦合器10A切换将副线路(导体33)的一端E331与耦合输出端子Pcp连接且将另一端E332与终止电路连接的第一方向方式、以及将副线路(导体33)的另一端E332与耦合输出端子Pcp连接且将一端E331与终止电路连接的第二方向方式。换言之,开关电路41、42切换第一方向方式与第二方向方式,该第一方向方式为,将副线路(导体32)和副线路(导体33)中的与耦合输出端子Pcp及终止电路80连接的选择副线路的一端与耦合输出端子Pcp连接,将选择副线路的另一端与终止电路80连接,该第二方向方式为,将选择副线路的一端与终止电路80连接,将选择副线路的另一端与耦合输出端子Pcp连接。
通过这样的结构,定向耦合器10A能够使耦合输出端子和终止电路成为一个。另外,定向耦合器10A能够输出针对在主线路(导体31)传输的双向的高频信号的检测信号。即,定向耦合器10A针对从输入输出端子P311朝向输入输出端子P312在主线路(导体31)传输的高频信号、以及从输入输出端子P312朝向输入输出端子P311在主线路(导体31)传输的高频信号(从输入输出端子P311朝向输入输出端子P312在主线路(导体31)传输的高频信号的反射信号),能够分别选择性地输出检测信号。
这里,构成开关电路41和开关电路42的各开关元件在开路状态下具有电容分量。而且,该电容分量作为上述的LC谐振电路的电容性有帮助,对衰减极频率的低频化产生影响。
但是,定向耦合器10A针对主线路(导体31)、副线路(导体32)以及副线路(导体33)具备与上述的定向耦合器10同样的结构。因此,能够抑制衰减极频率的低频化。即,针对如定向耦合器10A那样具备多个开关元件的结构,上述的主线路(导体31)、副线路(导体32)以及副线路(导体33)的构造更加有效地发挥作用。而且,定向耦合器10A通过具备上述的主线路(导体31)、副线路(导体32)以及副线路(导体33)的构造,能够在宽频带内抑制插入损耗的增加,能够以低损耗传输宽频带的高频信号。
[第三实施方式]
参照附图对本发明的第三实施方式的定向耦合器进行说明。图10是示出第三实施方式的定向耦合器的结构的侧面剖视图。
如图10所示,第三实施方式的定向耦合器10B相对于第一实施方式的定向耦合器10在副线路(导体33)的配置位置不同。定向耦合器10B的其他结构与定向耦合器10相同,省略相同地方的说明。
在定向耦合器10B中,副线路(导体33)与副线路(导体32)在俯视下部分地重叠,并且对置。另外,副线路(导体33)与主线路(导体31)在俯视下部分地重叠,并且对置。
副线路(导体33)与副线路(导体32)的对置面积比副线路(导体33)与主线路(导体31)的对置面积小。由此,副线路(导体33)与副线路(导体32)之间的耦合电容变小。
另外,在该结构中,副线路(导体33)与副线路(导体32)的距离也比副线路(导体33)与主线路(导体31)的距离以及副线路(导体32)与主线路(导体31)的距离大。由此,副线路(导体33)与副线路(导体32)之间的耦合电容进一步变小。
这样,即便副线路(导体33)与副线路(导体32)对置,通过确保上述的关系,定向耦合器10B也能够减小多个副线路之间的耦合电容。因此,定向耦合器10B能够在宽频带内抑制插入损耗的增加,能够以低损耗传输宽频带的高频信号。
[第四实施方式]
参照附图对本发明的第四实施方式的定向耦合器进行说明。图11是示出第四实施方式的定向耦合器的结构的侧面剖视图。
如图11所示,第四实施方式的定向耦合器10C相对于第一实施方式的定向耦合器10,在副线路(导体32)及副线路(导体33)相对于主线路(导体31)的配置位置不同。定向耦合器10C的其他结构与定向耦合器10相同,省略相同地方的说明。
在定向耦合器10C中,主线路(导体31)与副线路(导体32)在俯视下部分地重叠,并且对置。副线路(导体32)与副线路(导体33)在俯视下不重叠,并且不对置。
根据该结构,在定向耦合器10C中,副线路(导体32)与副线路(导体33)的对置面积比主线路(导体31)与多个副线路(导体32、导体33)的每个副线路的对置面积小。因此,定向耦合器10C能够减小多个副线路之间的耦合电容。
另外,在该结构中,副线路(导体32)在主线路(导体31)的外周侧的区域与主线路(导体31)对置。副线路(导体33)在主线路(导体31)的内周侧的区域与主线路(导体31)对置。由此,副线路(导体32)与副线路(导体33)的耦合电容被抑制得更小。因此,定向耦合器10C能够在更宽的频带内抑制插入损耗的增加,能够以低损耗传输更宽的频带的高频信号。
[第五实施方式]
参照附图对本发明的第五实施方式的定向耦合器进行说明。图12是示出第五实施方式的定向耦合器的结构的侧面剖视图。
如图12所示,第五实施方式的定向耦合器10D相对于第一实施方式的定向耦合器10,在副线路(导体32)及副线路(导体33)相对于主线路(导体31)的配置位置不同。定向耦合器10D的其他结构与定向耦合器10相同,省略相同地方的说明。
在定向耦合器10D中,具有主线路(导体31)、副线路(导体32)以及副线路(导体33)在层叠方向上按照副线路(导体33)、主线路(导体31)、副线路(导体32)的顺序配置且在俯视下重叠的部分(图11的附图左侧部分)、以及主线路(导体31)和副线路(导体32)按照主线路(导体31)、副线路(导体32)的顺序配置且在俯视下重叠的部分(不存在副线路(导体33)的部分(图11的附图右侧部分))。
在副线路(导体33)、主线路(导体31)、副线路(导体32)在俯视下重叠的部分,副线路(导体33)与主线路(导体31)对置,副线路(导体32)与主线路(导体31)对置。副线路(导体33)与副线路(导体32)通过隔着主线路(导体31)而配置,从而不直接对置,副线路之间的距离也较大。因此,副线路(导体33)与副线路(导体32)的耦合电容比副线路(导体33)与主线路(导体31)的耦合电容以及副线路(导体32)与主线路(导体31)的耦合电容小。
另外,在未配置副线路(导体33)的部分,副线路(导体32)与主线路(导体31)对置,当然,副线路(导体33)与副线路(导体32)不会对置。
因此,在这样的结构中,通过在副线路(导体32)及副线路(导体33)与主线路(导体31)对置的部分也具有上述的对置面积、距离、耦合电容的关系,从而定向耦合器10D能够减小副线路(导体32)与副线路(导体33)的耦合电容。
[第六实施方式]
参照附图对本发明的第六实施方式的定向耦合器进行说明。图13是示出第六实施方式的定向耦合器的结构的侧面剖视图。
如图13所示,第六实施方式的定向耦合器10E相对于第一实施方式的定向耦合器10,在副线路(导体32)及副线路(导体33)相对于主线路(导体31)的配置位置不同。定向耦合器10E的其他结构与定向耦合器10相同,省略相同地方的说明。
在定向耦合器10E中,在多个绝缘体层21-25的层叠方向(z方向)上,副线路(导体32)和副线路(导体33)相对于主线路(导体31)配置在相同的一侧。
副线路(导体32)在z方向上配置在比副线路(导体33)靠近主线路(导体31)的位置。副线路(导体32)与主线路(导体31)在俯视下部分地重叠,并且对置。
副线路(导体33)与主线路(导体31)在俯视下重叠,并且对置。副线路(导体32)与副线路(导体33)不重叠,并且不对置。
通过这样的结构,在定向耦合器10E中,副线路(导体32)与副线路(导体33)的对置面积比主线路(导体31)与多个副线路(导体32、导体33)的每个副线路的对置面积小。因此,定向耦合器10E能够减小多个副线路之间的耦合电容。
另外,在该结构中,副线路(导体32)和副线路(导体33)配置在z方向的不同位置,且未形成在同层。由此,能够不增大层叠体的横向(与z方向正交的方向)的尺寸而获得副线路(导体32)与副线路(导体33)的距离。由此,将副线路(导体32)与副线路(导体33)的耦合电容抑制得更小。
[第七实施方式]
参照附图对本发明的第七实施方式的定向耦合器进行说明。图14是示出第七实施方式的定向耦合器的结构的侧面剖视图。
如图14所示,第七实施方式的定向耦合器10F相对于第六实施方式的定向耦合器10E,在具备低介电常数部240这方面不同。定向耦合器10F的其他结构与定向耦合器10E相同,省略相同地方的说明。
定向耦合器10F具备层叠体20F。层叠体20F部分地具备低介电常数部240。低介电常数部240是有效介电常数比层叠体20F的其他部分低的部分。低介电常数部240例如能够通过在绝缘体层设置空隙等来实现。
低介电常数部240配置在层叠体20F的绝缘体层24。更具体而言,低介电常数部240配置在副线路(导体32)中的副线路(导体33)侧。即,低介电常数部240在z方向上配置在副线路(导体32)与副线路(导体33)之间的位置。
根据该结构,副线路(导体32)与副线路(导体33)的耦合电容被抑制得较小。因此,定向耦合器10F能够减小多个副线路之间的耦合电容。
需要说明的是,此时,低介电常数部240优选不重叠于副线路(导体33)与主线路(导体31)对置的区域。由此,在副线路(导体33)和主线路(导体31)中,容易得到所希望水平的耦合度。
[第八实施方式]
参照附图对本发明的第八实施方式的定向耦合器进行说明。图15的(A)、(B)是示出第八实施方式的定向耦合器的结构的侧面剖视图。
如图15的(A)、(B)所示,第八实施方式的定向耦合器10G1、10G2相对于第一实施方式的定向耦合器10,在副线路(导体32)及副线路(导体33)相对于主线路(导体31)的配置位置不同。定向耦合器10G1、10G2的其他结构与定向耦合器10相同,省略相同地方的说明。
如图15的(A)所示,在定向耦合器10G1中,在多个绝缘体层21-25的层叠方向(z方向)上,主线路(导体31)与副线路(导体32)配置于同层。由此,主线路(导体31)与副线路(导体32)通过导体的侧面(在多个绝缘体层21-25的层叠方向上延伸的面)而对置。
副线路(导体33)配置在与主线路(导体31)及副线路(导体32)不同的层。副线路(导体33)在俯视下与主线路(导体31)重叠,并且对置。副线路(导体33)在俯视下与副线路(导体32)不重叠,并且不对置。
通过这样的结构,在定向耦合器10G1中,副线路(导体32)与副线路(导体33)的对置面积比主线路(导体31)与多个副线路(导体32、导体33)的每个副线路的对置面积小。因此,定向耦合器10G1能够减小多个副线路之间的耦合电容。
如图15的(B)所示,在定向耦合器10G2中,在多个绝缘体层21-25的层叠方向(z方向)上,主线路(导体31)与副线路(导体33)配置于同层。由此,主线路(导体31)与副线路(导体33)通过导体的侧面而对置。
副线路(导体32)配置在与主线路(导体31)及副线路(导体33)不同的层。副线路(导体32)在俯视下与主线路(导体31)重叠,并且对置。副线路(导体32)在俯视下与副线路(导体33)不重叠,并且不对置。
通过这样的结构,在定向耦合器10G2中,副线路(导体32)与副线路(导体33)的对置面积比主线路(导体31)与多个副线路(导体32、导体33)的每个副线路的对置面积小。因此,定向耦合器10G2能够减小多个副线路之间的耦合电容。
另外,在该结构中,三种导体被配置于两层,因此,能够减少层叠体中的绝缘体层的层叠数,对此省略了图示。由此,定向耦合器10G1、10G2也可以变得更薄。
[第九实施方式]
参照附图对本发明的第九实施方式的定向耦合器进行说明。图16是示出第九实施方式的定向耦合器的结构的侧面剖视图。
如图16所示,第九实施方式的定向耦合器10H相对于第一实施方式的定向耦合器10,在副线路(导体32)及副线路(导体33)相对于主线路(导体31)的配置位置不同。定向耦合器10H的其他结构与定向耦合器10相同,省略相同地方的说明。
如图16所示,在定向耦合器10H中,在多个绝缘体层21-25的层叠方向(z方向)上,主线路(导体31)、副线路(导体32)以及副线路(导体33)配置于同层。此时,副线路(导体32)与副线路(导体33)配置为将主线路(导体31)夹在中间。由此,主线路(导体31)与副线路(导体32)通过导体的侧面而对置,主线路(导体31)与副线路(导体33)通过导体的侧面而对置。副线路(导体32)与副线路(导体33)在侧视下重叠,但通过将主线路(导体31)配置在中间而不直接对置。
通过这样的结构,在定向耦合器10H中,相较于主线路(导体31)与多个副线路(导体32、导体33)之间的耦合电容,能够减小多个副线路(导体32、导体33)之间的耦合电容。
另外,在该结构中,三种导体被配置于一层,因此,能够减少层叠体中的绝缘体层的层叠数,对此省略了图示。由此,定向耦合器10H也可以变得更薄。
需要说明的是,上述的各实施方式的结构和派生例的结构能够适当地组合,能够起到与各个组合相应的作用效果。
附图标记说明
10、10A、10B、10C、10D、10E、10F、10G1、10G2、10H:定向耦合器;
20、20F:层叠体;
21、22、23、24、25:绝缘体层;
31、32、33:导体;
41、42:开关电路;
80、81、82:终止电路;
240:低介电常数部;
311、312、313、314、321、322、323、324、325、326、327、328、331、332、333、334:导体部分;
C12、C13、C23:耦合电容;
Ct、Ct1、Ct2:可变电容器;
D12、D13、D23:距离;
E321:一端;
E322:另一端;
E331:一端;
E332:另一端;
P311、P312:输入输出端子;
Pcp、Pcp1、Pcp2:耦合输出端子;
Rt、Rt1、Rt2:可变电阻器;
SW11、SW12、SW13、SW14、SW21、SW22、SW23、SW24:开关元件。
Claims (13)
1.一种定向耦合器,具备:
层叠体,其层叠有多个绝缘体层;
主线路,其配置于所述层叠体;以及
第一副线路和第二副线路,其配置于所述层叠体,分别配置为能够与所述主线路电磁耦合,
在所述多个绝缘体层的层叠方向上,所述第一副线路与所述第二副线路配置在不同的位置,
所述第一副线路与所述第二副线路的对置面积,比所述第一副线路与所述主线路的对置面积以及所述第二副线路与所述主线路的对置面积小。
2.一种定向耦合器,具备:
层叠体,其层叠有多个绝缘体层;
主线路,其配置于所述层叠体;以及
第一副线路和第二副线路,其配置于所述层叠体,分别配置为能够与所述主线路电磁耦合,
在所述多个绝缘体层的层叠方向上,所述第一副线路与所述第二副线路配置在不同的位置,
所述第一副线路与所述第二副线路的距离,比所述第一副线路与所述主线路的距离以及所述第二副线路与所述主线路的距离大。
3.一种定向耦合器,具备:
层叠体,其层叠有多个绝缘体层;
主线路,其配置于所述层叠体;以及
第一副线路和第二副线路,其配置于所述层叠体,分别配置为能够与所述主线路电磁耦合,
所述第一副线路与所述第二副线路的电耦合度,比所述第一副线路与所述主线路的电耦合度以及所述第二副线路与所述主线路的电耦合度小。
4.根据权利要求3所述的定向耦合器,其中,
在所述多个绝缘体层的层叠方向上,所述第一副线路与所述第二副线路配置在不同的位置。
5.根据权利要求1所述的定向耦合器,其中,
所述第一副线路与所述第二副线路不对置。
6.根据权利要求2所述的定向耦合器,其中,
所述距离是沿着所述多个绝缘体层的层叠方向的距离。
7.根据权利要求2所述的定向耦合器,其中,
所述距离是沿着与所述多个绝缘体层的层叠方向正交的方向的距离。
8.根据权利要求1至7中任一项所述的定向耦合器,其中,
在所述多个绝缘体层的层叠方向上,所述第一副线路与所述第二副线路配置在隔着所述主线路的位置。
9.根据权利要求1至5、权利要求7中任一项所述的定向耦合器,其中,
在所述多个绝缘体层的层叠方向上,所述第一副线路与所述第二副线路相对于所述主线路配置在相同的一侧。
10.根据权利要求1至9中任一项所述的定向耦合器,其中,
所述定向耦合器具备:
耦合输出端子及终止电路,其能够与所述第一副线路及所述第二副线路连接;以及
开关电路,其连接在所述第一副线路及所述第二副线路与所述耦合输出端子及所述终止电路之间。
11.根据权利要求10所述的定向耦合器,其中,
所述开关电路切换第一连接方式和第二连接方式,所述第一连接方式将所述第一副线路与所述耦合输出端子及所述终止电路连接,所述第二连接方式将所述第二副线路与所述耦合输出端子及所述终止电路连接。
12.根据权利要求11所述的定向耦合器,其中,
所述开关电路切换第一方向方式和第二方向方式,
所述第一方向方式将所述第一副线路及所述第二副线路中的与所述耦合输出端子及所述终止电路连接的选择副线路的一端与所述耦合输出端子连接,且将所述选择副线路的另一端与所述终止电路连接,
所述第二方向方式将所述选择副线路的一端与所述终止电路连接,且将所述选择副线路的另一端与所述耦合输出端子连接。
13.根据权利要求10至12中任一项所述的定向耦合器,其中,
所述开关电路包括多个开关元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-171639 | 2020-10-12 | ||
JP2020171639 | 2020-10-12 | ||
PCT/JP2021/034405 WO2022080089A1 (ja) | 2020-10-12 | 2021-09-17 | 方向性結合器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116235363A true CN116235363A (zh) | 2023-06-06 |
Family
ID=81208002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180066055.0A Pending CN116235363A (zh) | 2020-10-12 | 2021-09-17 | 定向耦合器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230238678A1 (zh) |
CN (1) | CN116235363A (zh) |
WO (1) | WO2022080089A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3116870B2 (ja) * | 1997-08-27 | 2000-12-11 | 日本電気株式会社 | シールド線付き伝送線路 |
JP2008244924A (ja) * | 2007-03-28 | 2008-10-09 | Renesas Technology Corp | 方向性結合器および半導体装置 |
JP5658399B1 (ja) * | 2014-05-21 | 2015-01-21 | 株式会社フジクラ | プリント配線板 |
CN106716634B (zh) * | 2014-09-18 | 2019-12-06 | 株式会社村田制作所 | 高频元器件 |
US9596749B2 (en) * | 2014-12-11 | 2017-03-14 | Intel Corporation | Circuit board having a signal layer with signal traces and a reference plane with an additional signal trace larger than the signal traces |
US10498004B1 (en) * | 2018-07-30 | 2019-12-03 | Avago Technologies International Sales Pte. Limited | Wideband dual directional coupler |
-
2021
- 2021-09-17 WO PCT/JP2021/034405 patent/WO2022080089A1/ja active Application Filing
- 2021-09-17 CN CN202180066055.0A patent/CN116235363A/zh active Pending
-
2023
- 2023-04-04 US US18/295,477 patent/US20230238678A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022080089A1 (ja) | 2022-04-21 |
US20230238678A1 (en) | 2023-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6285273B1 (en) | Laminated balun transformer | |
US7656262B2 (en) | Balun transformer, mounting structure of balun transformer, and electronic apparatus having built-in mounting structure | |
US8482366B2 (en) | Laminated balance filter | |
US8773232B2 (en) | High-frequency transformer, high-frequency component, and communication terminal device | |
US20080024241A1 (en) | High-Frequency Coupler, Rf Guide, and Antenna | |
US9698831B2 (en) | Transformer and communication terminal device | |
US11742558B2 (en) | Filter | |
WO2018079614A1 (ja) | 方向性結合器内蔵基板、高周波フロントエンド回路及び通信装置 | |
JP4636950B2 (ja) | 伝送回路、アンテナ共用器、高周波スイッチ回路 | |
JP5526647B2 (ja) | 方向性結合器 | |
US10637123B2 (en) | Directional coupler | |
CN108023152B (zh) | 定向耦合器 | |
JP6315347B2 (ja) | 方向性結合器およびそれを用いたモジュール | |
CN116235363A (zh) | 定向耦合器 | |
JP2008244924A (ja) | 方向性結合器および半導体装置 | |
CN108369849B (zh) | 共模噪声滤波器 | |
JP5326931B2 (ja) | 薄膜バラン | |
JP5367333B2 (ja) | 受動部品 | |
JP3949296B2 (ja) | アンテナ装置 | |
JP2008294797A (ja) | 積層型バンドパスフィルタ | |
JP2003069317A (ja) | 積層型方向性結合器 | |
CN112544015A (zh) | 波导管缝隙天线 | |
US20230208004A1 (en) | Directional coupler | |
JP4279695B2 (ja) | アンテナ装置 | |
CN112582770B (zh) | 定向耦合器及电子部件模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |