WO2022074713A1 - 表示装置、及び、その製造方法 - Google Patents

表示装置、及び、その製造方法 Download PDF

Info

Publication number
WO2022074713A1
WO2022074713A1 PCT/JP2020/037738 JP2020037738W WO2022074713A1 WO 2022074713 A1 WO2022074713 A1 WO 2022074713A1 JP 2020037738 W JP2020037738 W JP 2020037738W WO 2022074713 A1 WO2022074713 A1 WO 2022074713A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
pixel electrode
emitting layer
display device
insulating film
Prior art date
Application number
PCT/JP2020/037738
Other languages
English (en)
French (fr)
Inventor
扇太郎 喜田
康 浅岡
豪 鎌田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2020/037738 priority Critical patent/WO2022074713A1/ja
Priority to PCT/JP2021/036789 priority patent/WO2022075309A1/ja
Priority to US18/029,896 priority patent/US20230371343A1/en
Publication of WO2022074713A1 publication Critical patent/WO2022074713A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Definitions

  • the present invention relates to a display device.
  • Patent Document 1 discloses a configuration in which each of the light emitting layers corresponding to the three primary colors is formed in a region surrounded by a partition wall (bank).
  • the aperture ratio of the display unit (the ratio of the area of the light emitting region to the area of the display unit) is lowered.
  • the display device has a substrate, an insulating film formed on the substrate and having a recess, a first pixel electrode formed on the upper surface of the insulating film, and a first pixel electrode. It includes a first light emitting layer formed on the upper layer and overlapping with the first pixel electrode in a plan view, and a second light emitting layer formed in the recess.
  • the first pixel electrode is formed on the upper surface of the insulating film, and the first light emitting layer that overlaps with the first pixel electrode in a plan view is formed on the layer above the first pixel electrode.
  • the aperture ratio of the display unit can be increased as compared with the configuration of.
  • FIG. 4 (a) to 4 (g) are cross-sectional views showing a method of manufacturing the display device of the first embodiment. It is sectional drawing which shows the structure of the display part of Embodiment 2. It is sectional drawing which shows the modification of the display part of Embodiment 2. It is sectional drawing which shows the structure of the display part of Embodiment 3. FIG. It is sectional drawing which shows the modification of the display part of Embodiment 3.
  • FIG. 9 (a) is a plan view showing the configuration of the display unit of the fourth embodiment
  • FIG. 9 (b) is a cross-sectional view showing the configuration of the display unit of the fourth embodiment. It is sectional drawing which shows the modification of the display part of Embodiment 4. It is a top view which shows the pixel composition example in each embodiment.
  • FIG. 1 is a schematic diagram showing the configuration of the display device of the present embodiment.
  • FIG. 2 is a cross-sectional view showing the configuration of the display unit of the first embodiment.
  • the display device 10 includes a display unit 30, a drive unit (driver circuit) 40 that drives the display unit 30, and a control unit 50 that controls the drive unit 40.
  • the display unit 30 is provided with a sub-pixel SP1 including a light emitting element X1 and a pixel circuit PC, a sub pixel SP2 including a light emitting element X2 and a pixel circuit PC, and a sub pixel SP3 including a light emitting element X3 and a pixel circuit PC. ..
  • the insulating film 21 and the light emitting elements X1 to X3 are formed on the substrate (TFT substrate) 4 including the first to third transistors T1 to T3.
  • the insulating film 21 is, for example, an interlayer insulating film having a flattening effect, and can be made of, for example, a coatable organic material such as polyimide or acrylic resin.
  • the insulating film 21 may be an inorganic insulating film such as a SiNX film or a SiO X film .
  • the insulating film 21 is provided with a recess 21y. In the recess 21y, the insulating film 21 is removed.
  • the light emitting element X1 includes a first pixel electrode K1 formed on the upper surface 21j of the insulating film 21 and a first light emitting layer E1 formed on a layer above the first pixel electrode K1 and overlapping the first pixel electrode K1 in a plan view. including.
  • the first pixel electrode K1 is connected to the first transistor T1 via the contact hole CH.
  • the light emitting element X2 includes a second pixel electrode K2 formed in a layer below the insulating film 21, and a second light emitting layer E2 formed in the recess 21y of the insulating film 21 and overlapping the second pixel electrode K2 in a plan view. ..
  • the insulating film 21 covers the edge of the second pixel electrode K2, and the second pixel electrode K2 is connected to the second transistor T2.
  • the light emitting element X3 includes a third pixel electrode K3 formed on the upper surface 21j of the insulating film 21 and a third light emitting layer E3 formed on a layer above the third pixel electrode K3 and overlapping the third pixel electrode K3 in a plan view. including.
  • the third pixel electrode K3 is connected to the third transistor T3 via the contact hole CH.
  • a lower charge functional layer UL common to the light emitting elements X1 to X3 is provided, and the first to third light emitting layers are provided.
  • an upper charge functional layer FL common to the light emitting elements X1 to X3 and a common electrode 25 common to the light emitting elements X1 to X3 are provided.
  • the first to third pixel electrodes K1 to K3 include, for example, ITO (Indium Tin Oxide), IZO, Ca, or Mg, and Al, Ag, or Ag. It is a light-reflecting film formed by laminating with an alloy, and the common electrode 25 is, for example, a metal thin film such as ITO, IZO, Ag, or a magnesium-silver alloy, or a light-transmitting film made of silver nanowires.
  • the type is not limited to the top emission type, and may be the bottom emission.
  • the first pixel electrode K1 is an anode connected to the EL VDD power supply (high potential side power supply) via the first transistor T1
  • the second pixel electrode K2 is via the second transistor T2.
  • It is an anode connected to the EL VDD power supply
  • the third pixel electrode K3 is the anode connected to the EL VDD power supply via the third transistor T3
  • the common electrode 25 is a common cathode connected to the ELVSS power supply (low potential side power supply).
  • the lower charge functional layer UL is a hole transport layer
  • the upper charge functional layer FL is an electron transport layer.
  • the present invention is not limited to this, and the first to third pixel electrodes K1 to K3 are used as cathodes, the common electrode 25 is used as an anode, the lower charge functional layer UL is used as an electron transport layer, and the upper charge functional layer FL is used as a hole transport layer. It may be configured to be used. At least one of the lower charge functional layer UL and the upper charge functional layer FL may include a charge injection layer, a charge transport layer, and a charge blocking layer.
  • the substrate 4 includes a base material 2, a semiconductor film SC, a gate insulating film 16, a gate electrode GE, a first inorganic insulating film 18, and a second inorganic insulating film 20.
  • Each of the first to third transistors T1 to T3 includes a gate electrode GE and a semiconductor film SC that functions as a channel.
  • the base material 2 is made of glass, a flexible resin, or the like.
  • the uppermost layer of the base material 2 may be composed of a barrier layer (for example, an inorganic insulating film such as silicon nitride) that barriers foreign substances such as water and oxygen.
  • the semiconductor film SC is composed of LTPS (low temperature polysilicon), oxide semiconductor and the like. LTPS (low temperature polysilicon), oxide semiconductors, and the like can be made to function as a source region and a drain region of each transistor in addition to wiring and electrodes by subjecting them to a conductive treatment.
  • the light emitting elements X1 to X3 are QLEDs (quantum dot light emitting diodes).
  • the first light emitting layer E1 is a resist layer formed by a coating method and a photolithography method, and includes a first quantum dot that emits a first color.
  • the resist layer contains, for example, a photoresist, and if it is a positive photoresist, it contains, for example, a mixture of a novolak resin and a photosensitive material, or a chemically amplified or chemically amplified acrylic resin, and is a negative type photo. If it is a resist, it contains, for example, an acrylic resin.
  • the second light emitting layer E2 is an inkjet layer formed by using an inkjet method, and includes a second quantum dot that emits a second color as an inkjet material.
  • the inkjet material is a material contained in the ink to be ejected, and the inkjet layer may contain an inkjet material other than the second quantum dot, for example, a viscosity adjusting agent.
  • a viscosity adjusting agent for example, carbon nanofibers are used as the viscosity adjusting agent.
  • the third light emitting layer E3 is a resist layer formed by a coating method and a photolithography method, and includes a third quantum dot that emits a third color.
  • the first light emitting layer E1 in which the insulating film 21 is arranged under the lower layer overlaps the semiconductor film SC of the first transistor T1 and the semiconductor film SC of the second transistor T2 in a plan view.
  • the second light emitting layer E2 in which the insulating film 21 is not arranged in the lower layer does not overlap with the semiconductor film SC of the second transistor T2 in a plan view.
  • the first pixel electrode K1 is formed on the upper surface 21j of the insulating film 21, and the first light emitting layer E1 that overlaps the first pixel electrode K1 in a plan view above the first pixel electrode K1.
  • the conventional light emitting regions of three colors are accommodated between the banks.
  • the aperture ratio of the display unit 30 can be increased as compared with the configuration of.
  • the second light emitting layer E2 is formed by forming the second light emitting layer E2 by an inkjet method in which the insulating film 21 is used as a bank and the side surface of the insulating film 21 is used as a liquid stopper.
  • the vapor deposition process or the photolithography process can be omitted, and the manufacturing process can be simplified. Since the inkjet layer does not contain a resist, it does not hinder the flow of electric charges and has the advantage of increasing the luminous efficiency.
  • the second light emitting layer E2 formed in the recess 21y of the insulating film does not overlap with the semiconductor film SC of the second transistor T2 in a plan view. Therefore, the lower charge functional layer UL and the second light emitting layer E2 can be formed flat, and the luminous efficiency is improved.
  • a light emitting element that emits blue light has a lower luminous efficiency than a light emitting element that emits red light or green light. Therefore, it is desirable that the first color, which is the emission color of the first light emitting layer (resist layer), is red or green, and the second color, which is the emission color of the second light emitting layer (inkjet layer), is blue.
  • FIG. 3 is a flowchart showing an example of a manufacturing method of a display device.
  • 4 (a) to 4 (g) are cross-sectional views showing a method of manufacturing the display device of the first embodiment.
  • step S1 the substrate 4 including the first to third transistors T1 to T3 is formed.
  • the second pixel electrode K2 is formed on the uppermost layer (FIG. 4A).
  • step S2 after forming the insulating film 21 on the substrate, the concave portion 21y and the contact hole CH are formed (FIG. 4 (b)).
  • the thickness of the insulating film 21 is, for example, 1 to 2 ⁇ m.
  • step S3 the first pixel electrode K1 and the third pixel electrode K3, and the lower charge functional layer UL are sequentially formed on the insulating film 21 by using a sputtering method, a vapor deposition method, or the like (FIG. 4 (c)).
  • step S4 a solution containing the first quantum dots and a resist is applied to the entire surface, and in step S5, a first light emitting layer is used so as to overlap with the first pixel electrode K1 on the insulating film 21 in a plan view by using a photolithography method. It forms E1 (FIG. 4 (d)).
  • the solvent is evaporated by prebaking the solution coated over the entire surface at 50 to 120 ° C., and then mask exposure is performed on the dried coating film (exposure intensity is, for example, 1000 mJ / cm 2 ). Then, it is developed with an alkaline solution, an organic solvent, water or the like, and then main-baked at 70 to 200 ° C. as necessary.
  • Epoxy-based or acrylic-based resists can be used.
  • step S6 a solution containing the third quantum dot and the resist is applied to the entire surface, and in step S7, a third light emitting layer is used so as to overlap with the third pixel electrode K3 on the insulating film 21 in a plan view by using a photolithography method. It forms E3 (FIG. 4 (e)).
  • Step S7 is the same as step S5.
  • step S8 the second light emitting layer E2 is formed in the recess 21y of the insulating film so as to overlap with the second pixel electrode K2 in a plan view by using an inkjet method.
  • an ink containing a third quantum dot and a solvent for dispersing the third quantum dot is ejected into a space surrounded by the side surface 21s (liquid stopper) of the insulating film, and the solvent is removed by firing, vacuum / vacuum drying, or the like. (FIG. 4 (f)).
  • a liquid containing at least one of isopropyl alcohol, ethanol, glycol ether, octane, toluene, methanol, butanol, hexane, acetonitrile and water can be used.
  • step S9 the upper charge functional layer FL and the common electrode 25 are sequentially formed on the first to third light emitting layers E1 to E3 by using a sputtering method, a vapor deposition method, or the like (FIG. 4 (g)).
  • each light emitting layer (E1, E2, E3) is 1 to 100 nm, and the thickness of the active layer (lower charge functional layer, light emitting layer and upper charge functional layer) is 10 to 200 nm.
  • Examples of the material of the lower charge functional layer UL having a hole transport function include benzene, styrylamine, triphenylamine, porphyrin, triazole, imidazole, oxadiazol, polyarylalkane, phenylenediamine, arylamine, oxazole and anthracene.
  • chain-conjugated organic monomers, oligomers, or polymers such as, fluorenone, hydrazone, stilben, triphenylene, azatriphenylene, and derivatives thereof, polysilane compounds, vinylcarbazole compounds, thiophene compounds, aniline compounds, etc.
  • Inorganic compounds such as nickel oxide, tungsten oxide, titanium oxide, and cesium oxide that can form a film from a solution.
  • Examples of the materials for the first to third quantum dots include CdSe, CdZnSe, InP, ZnSe, ZnS, ZnTe, ZnTeSe, Si, and CdS.
  • an organic compound such as Alq, Alq 3 , BCP, ZnO (may be added with Al, Mg, Li, Ga, etc.), SnO 2 , In 2 Examples thereof include inorganic compounds such as O3 (which may be in the form of nanoparticles).
  • FIG. 5 is a cross-sectional view showing the configuration of the display unit of the second embodiment.
  • the second pixel electrode K2 is formed in a layer above the insulating film 21 and in the same layer as the first pixel electrode K1 and the third pixel electrode K3. In this way, the number of manufacturing processes can be reduced.
  • FIG. 6 is a cross-sectional view showing a modified example of the display unit of the second embodiment.
  • the insulating film 21 is removed, but the present invention is not limited to this.
  • the insulating film 21 may be formed thinner than the surroundings. By doing so, even if the second light emitting layer E2 overlaps with the wiring Ws or the like, the second light emitting layer E2 can be formed flat.
  • the recess 21y of such an insulating film can be formed by photolithography using a gray tone mask.
  • FIG. 7 is a cross-sectional view showing the configuration of the display unit of the third embodiment.
  • the second pixel electrode K2 is formed in a layer above the insulating film 21 and in the same layer as the first pixel electrode K1 and the third pixel electrode K3, and is formed in the first to first layers above the insulating film 21.
  • An edge cover film 23 that covers the edges of the three pixel electrodes K1 to K3 is provided.
  • the first light emitting layer E1 and the third light emitting layer E3 are formed in the openings of the edge cover film 23.
  • the second light emitting layer E2 does not overlap with the semiconductor film SC of the second transistor T2 in a plan view, but may overlap with the wiring Ws.
  • FIG. 8 is a cross-sectional view showing a modified example of the display unit of the third embodiment.
  • the first transistor T1 is connected to the first pixel electrode K1 via the common contact hole CHs formed in the insulating film 21, and the second transistor T2 is connected to the second pixel electrode via the common contact hole CHs. Connected to K2.
  • the first pixel electrode K1 and the second pixel electrode K2 are separated by the edge cover film 23.
  • FIG. 9 (a) is a plan view showing the configuration of the display unit of the fourth embodiment
  • FIG. 9 (b) is a cross-sectional view showing the configuration of the display unit of the fourth embodiment.
  • the insulating film 21 is provided with a recess 21y and another recess 21z.
  • the light emitting element X1 includes a first pixel electrode K1 formed on the upper surface 21j of the insulating film 21 and a first light emitting layer E1 formed on a layer above the first pixel electrode K1 and overlapping the first pixel electrode K1 in a plan view. including.
  • the first pixel electrode K1 is connected to the first transistor T1 via the contact hole CH.
  • the light emitting element X2 includes a second pixel electrode K2 formed in a layer below the insulating film 21, and a second light emitting layer E2 formed in the recess 21y of the insulating film 21 and overlapping the second pixel electrode K2 in a plan view. ..
  • the insulating film 21 covers the edge of the second pixel electrode K2, and the second pixel electrode K2 is connected to the second transistor T2.
  • the light emitting element X3 includes a third pixel electrode K3 formed in a layer below the insulating film 21, and a third light emitting layer E3 formed in the recess 21z of the insulating film 21 and overlapping the third pixel electrode K3 in a plan view. ..
  • the insulating film 21 covers the edge of the third pixel electrode K3, and the third pixel electrode K3 is connected to the third transistor T3.
  • the first light emitting layer E1 is a resist layer formed by a coating method and a photolithography method, and includes a first quantum dot that emits a first color.
  • the second light emitting layer E2 is an inkjet layer formed by using an inkjet method, and includes a second quantum dot that emits a second color.
  • the third light emitting layer E3 is an inkjet layer formed by using an inkjet method, and includes a third quantum dot that emits a third color.
  • the first light emitting layer E1 in which the insulating film 21 is arranged under the lower layer overlaps the semiconductor film SC of the first transistor T1, the semiconductor film SC of the second transistor T2, and the semiconductor film SC of the third transistor T3 in plan view.
  • the second light emitting layer E2 in which the insulating film 21 is not arranged in the lower layer does not overlap with the semiconductor film SC of the second transistor T2 in a plan view.
  • the third light emitting layer E3 in which the insulating film 21 is not arranged in the lower layer does not overlap with the semiconductor film SC of the third transistor T3 in a plan view.
  • the first color which is the light emitting color of the first light emitting layer (resist layer) is green.
  • the second color, which is the emission color of the second light emitting layer (inkjet layer), is blue
  • the third color, which is the emission color of the third light emitting layer (inkjet layer) is red.
  • the second and third light emitting layers E2 and E3 can be formed by the inkjet method, the number of manufacturing steps can be reduced.
  • FIG. 10 is a cross-sectional view showing a modified example of the display unit of the fourth embodiment. As shown in FIG. 10, even if the first transistor T1 is arranged below the insulating film 21a located on one side of the recess 21z and the third transistor T3 is arranged below the insulating film 21b located on the other side. good.
  • each of the four pixels PX1 to PX4 arranged in 2 rows and 2 columns includes a red sub-pixel SP3 including a line-shaped third light emitting layer E3 and a line-shaped first light emitting layer E1.
  • the green sub-pixels SP1 and the blue sub-pixels SP2 including the line-shaped second light emitting layer E2 are arranged in this order in the row direction to form a striped shape.
  • the inkjet layer (E2, or E2 and E3) can be shared by a plurality of sub-pixels of the same color arranged in the column direction.
  • the red subpixel SP3 including the third light emitting layer E3
  • the green Sub-pixel SP1 including the first light emitting layer E1
  • blue sub-pixel SP2 including the second light emitting layer E2
  • Sub-pixel SP2 including the second light emitting layer E2
  • green sub-pixel SP1 including the first light emitting layer E1
  • red sub-pixel SP3 including the third light emitting layer E3
  • the inkjet layer (E2 or E2 / E3) can be shared by a plurality of sub-pixels of the same color arranged in the column direction, and further, the inkjet layer is formed by two sub-pixels of the same color adjacent to each other in the row direction. (E2) can be shared.
  • the four pixels PX1 to PX4 arranged in 2 rows and 2 columns are each of the first sub-pixel SP1 (for example, trapezoidal), the second sub-pixel SP2 (for example, square), and the third sub-pixel SP3 (for example, square).
  • the first sub-pixel SP1 is adjacent to the second and third sub-pixels SP2 and SP3
  • the second sub-pixel SP2 is adjacent to the first and third sub-pixels SP1 and SP3.
  • the three sub-pixels SP3 are arranged so as to be adjacent to the first and second sub-pixels SP1 and SP2.
  • the second sub-pixels SP2 of the pixels PX1 and PX3 adjacent to each other in the column direction are adjacent to each other, and the second sub-pixels SP2 of the pixels PX1 and PX2 adjacent to each other in the row direction are adjacent to each other, and the pixels PX2 and the pixels adjacent to each other in the column direction are adjacent to each other.
  • the second sub-pixel SP2 of the PX4 is adjacent to each other, the second sub-pixel SP2 of the pixels PX3 and PX4 adjacent to each other in the row direction are adjacent to each other, the first sub-pixel SP1 of the pixels PX1 and PX3 are adjacent to each other, and the pixel PX1.
  • the third sub-pixel SP3 of the PX2 is adjacent to each other, the first sub-pixel SP1 of the pixels PX2 and PX4 is adjacent to each other, and the third sub-pixel SP3 of the pixels PX3 and PX4 is adjacent to each other.
  • the inkjet layer (E2 or E2 / E3) can be shared by the four sub-pixels of the same color.
  • the four pixels PX1 to PX4 arranged in 2 rows and 2 columns are each of the first sub-pixel SP1 (for example, trapezoidal), the second sub-pixel SP2 (for example, square), and the third sub-pixel SP3 (for example, square).
  • the first sub-pixel SP1 is adjacent to the second and third sub-pixels SP2 and SP3
  • the second sub-pixel SP2 is adjacent to the first and third sub-pixels SP1 and SP3.
  • the three sub-pixels SP3 are arranged so as to be adjacent to the first and second sub-pixels SP1 and SP2.
  • the first and third sub-pixels SP1 and SP3 are configured to be adjacent to each other.
  • the inkjet layer (E2) can be shared by the four sub-pixels of the same color.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本表示装置（１０）は、トランジスタを含む基板（４）と、基板上に形成され、凹部を有する絶縁膜（２１）と、絶縁膜の上面に形成される第１画素電極（Ｋ１）と、前記第１画素電極よりも上層に形成され、第１画素電極と平面視で重なる第１発光層（Ｅ１）と、絶縁膜の凹部（２１ｙ）に形成された第２発光層（Ｅ２）と、を備える。

Description

表示装置
　本発明は、表示装置に関する。
　特許文献１には、３原色に対応する発光層それぞれを隔壁（バンク）で囲まれた領域に形成する構成が開示されている。
日本国公開特許公報「特開２０１４－７５３６６」
　前記従来の構成は、３色の発光層に対して３つのバンクを必要とするため、表示部の開口率（表示部の面積に対する発光領域の面積の割合）が低下するという問題がある。
　本発明の一態様にかかる表示装置は、基板と、前記基板上に形成され、凹部を有する絶縁膜と、前記絶縁膜の上面に形成される第１画素電極と、前記第１画素電極よりも上層に形成され、前記第１画素電極と平面視で重なる第１発光層と、前記凹部に形成された第２発光層と、を備える。
　本発明の一態様では、絶縁膜の上面に第１画素電極を形成し、前記第１画素電極よりも上層に、前記第１画素電極と平面視で重なる第１発光層を形成するため、従来の構成と比較して表示部の開口率を高めることができる。
本実施形態の表示装置の構成を示す概略図である。 実施形態１の表示部の構成を示す断面図である。 表示装置の製造方法の一例を示すフローチャートである。 図４（ａ）～図４（ｇ）は、実施形態１の表示装置の製造方法を示す断面図である。 実施形態２の表示部の構成を示す断面図である。 実施形態２の表示部の変形例を示す断面図である。 実施形態３の表示部の構成を示す断面図である。 実施形態３の表示部の変形例を示す断面図である。 図９（ａ）は、実施形態４の表示部の構成を示す平面図であり、図９（ｂ）は、実施形態４の表示部の構成を示す断面図である。 実施形態４の表示部の変形例を示す断面図である。 各実施形態における画素構成例を示す平面図である。
　図１は、本実施形態の表示装置の構成を示す概略図である。図２は、実施形態１の表示部の構成を示す断面図である。図１に示すように、表示装置１０は、表示部３０と、表示部３０を駆動する駆動部（ドライバ回路）４０と、駆動部４０を制御する制御部５０とを備える。表示部３０には、発光素子Ｘ１および画素回路ＰＣを含むサブ画素ＳＰ１と、発光素子Ｘ２および画素回路ＰＣを含むサブ画素ＳＰ２と、発光素子Ｘ３および画素回路ＰＣを含むサブ画素ＳＰ３とが設けられる。
　〔実施形態１〕
　図２に示すように、表示部３０では、第１～第３トランジスタＴ１～Ｔ３を含む基板（ＴＦＴ基板）４上に、絶縁膜２１と発光素子Ｘ１～Ｘ３とが形成される。絶縁膜２１は、例えば、平坦化効果のある層間絶縁膜であり、例えば、ポリイミド、アクリル樹脂等の塗布可能な有機材料によって構成することができる。なお、絶縁膜２１は、ＳｉＮＸ膜、ＳｉＯＸ膜などの無機絶縁膜であってもよい。絶縁膜２１には、凹部２１ｙが設けられる。凹部２１ｙでは、絶縁膜２１が除去されている。
　発光素子Ｘ１は、絶縁膜２１の上面２１ｊに形成される第１画素電極Ｋ１と、第１画素電極Ｋ１よりも上層に形成され、平面視で第１画素電極Ｋ１に重なる第１発光層Ｅ１とを含む。第１画素電極Ｋ１は、コンタクトホールＣＨを介して第１トランジスタＴ１に接続される。
　発光素子Ｘ２は、絶縁膜２１よりも下層に形成される第２画素電極Ｋ２と、絶縁膜２１の凹部２１ｙに形成され、平面視で第２画素電極Ｋ２に重なる第２発光層Ｅ２とを含む。絶縁膜２１は、第２画素電極Ｋ２のエッジを覆い、第２画素電極Ｋ２は第２トランジスタＴ２に接続される。
　発光素子Ｘ３は、絶縁膜２１の上面２１ｊに形成される第３画素電極Ｋ３と、第３画素電極Ｋ３よりも上層に形成され、平面視で第３画素電極Ｋ３に重なる第３発光層Ｅ３とを含む。第３画素電極Ｋ３は、コンタクトホールＣＨを介して第３トランジスタＴ３に接続される。
　第１～第３画素電極Ｋ１～Ｋ３と第１～第３発光層Ｅ１～Ｅ３との間には、発光素子Ｘ１～Ｘ３に共通の下部電荷機能層ＵＬが設けられ、第１～第３発光層Ｅ１～Ｅ３上に、発光素子Ｘ１～Ｘ３に共通の上部電荷機能層ＦＬと、発光素子Ｘ１～Ｘ３に共通の共通電極２５とが設けられる。
　発光素子Ｘ１～Ｘ３がトップエミッションタイプである場合、第１～第３画素電極Ｋ１～Ｋ３は、例えば、ＩＴＯ（Indiuｍ Tin Oxide）、ＩＺＯ、Ｃａ、あるいはＭｇと、ＡｌあるいはＡｇ、またはＡｇを含む合金との積層によって構成される光反射膜であり、共通電極２５は、例えば、ＩＴＯ、ＩＺＯ、Ａｇ、あるいはマグネシウム銀合金等の金属薄膜、または銀ナノワイヤで構成される光透過膜である。なお、トップエミッションタイプに限定されるものではなく、ボトムエミッションでもよい。
　図１および図２では、第１画素電極Ｋ１が、第１トランジスタＴ１を介してＥＬＶＤＤ電源（高電位側電源）に接続するアノードであり、第２画素電極Ｋ２が、第２トランジスタＴ２を介してＥＬＶＤＤ電源に接続するアノードであり、第３画素電極Ｋ３が、第３トランジスタＴ３を介してＥＬＶＤＤ電源に接続するアノードであり、共通電極２５がＥＬＶＳＳ電源（低電位側電源）に接続する共通のカソードであり、下部電荷機能層ＵＬがホール輸送層であり、上部電荷機能層ＦＬが電子輸送層である。ただし、これに限定されず、第１～第３画素電極Ｋ１～Ｋ３をカソードとし、共通電極２５をアノードとし、下部電荷機能層ＵＬを電子輸送層とし、上部電荷機能層ＦＬをホール輸送層とする構成でもよい。下部電荷機能層ＵＬおよび上部電荷機能層ＦＬの少なくとも一方が、電荷注入層および電荷輸送層、電荷ブロッキング層を含んでいてもよい。
　基板４は、基材２、半導体膜ＳＣ、ゲート絶縁膜１６、ゲート電極ＧＥ、第１無機絶縁膜１８および第２無機絶縁膜２０を含む。第１～第３トランジスタＴ１～Ｔ３それぞれが、ゲート電極ＧＥおよびチャネルとして機能する半導体膜ＳＣを含む。基材２は、ガラス、可撓性樹脂等で構成される。基材２の最上層を、水、酸素等の異物をバリアするバリア層（例えば、窒化シリコン等の無機絶縁膜）で構成してもよい。半導体膜ＳＣは、ＬＴＰＳ（低温ポリシリコン）、酸化物半導体等で構成される。ＬＴＰＳ（低温ポリシリコン）、酸化物半導体等は、導体化処理を施すことで、配線、電極のほか、各トランジスタのソース領域、ドレイン領域として機能させることができる。
　発光素子Ｘ１～Ｘ３はＱＬＥＤ（量子ドット発光ダイオード）である。第１発光層Ｅ１は、塗布法およびフォトリソグラフィ法を用いて形成されるレジスト層であり、第１色を発する第１量子ドットを含む。また、レジスト層は例えばフォトレジストを含み、ポジ型フォトレジストであれば、例えばノボラック系樹脂と感光性材料との混合物、または化学増幅型あるいは化学増幅型のアクリル系樹脂などを含み、ネガ型フォトレジストであれば、例えばアクリル系樹脂などを含む。第２発光層Ｅ２は、インクジェット法を用いて形成されるインクジェット層であり、インクジェット材料として、第２色を発する第２量子ドットを含む。インクジェット材料とは、吐出するインクに含まれる材料であり、インクジェット層には、第２量子ドット以外のインクジェット材料、例えば粘度調整剤が含まれていてもよい。粘度調整剤には、例えばカーボンナノファイバーが用いられる。第３発光層Ｅ３は、塗布法およびフォトリソグラフィ法を用いて形成されるレジスト層であり、第３色を発する第３量子ドットを含む。
　下層に絶縁膜２１が配される第１発光層Ｅ１は、第１トランジスタＴ１の半導体膜ＳＣおよび第２トランジスタＴ２の半導体膜ＳＣと平面視で重なる。一方、下層に絶縁膜２１が配されない第２発光層Ｅ２は、第２トランジスタＴ２の半導体膜ＳＣと平面視で重ならない。
　発光素子Ｘ１～Ｘ３では、第１～第３画素電極Ｋ１～Ｋ３および共通電極２５間に生じる駆動電流によって正孔（ホール）および電子が第１～第３発光層Ｅ１～Ｅ３内で再結合し、これによって生じたエキシトンが、量子ドットの伝導帯準位から価電子帯準位に遷移する過程で光が放出される。
　実施形態１の表示装置１０では、絶縁膜２１の上面２１ｊに第１画素電極Ｋ１を形成し、第１画素電極Ｋ１よりも上層に、第１画素電極Ｋ１と平面視で重なる第１発光層Ｅ１を形成する。このように、絶縁膜２１上に第１発光層Ｅ１を設け、絶縁膜２１をバンクとして凹部２１ｙに第２発光層Ｅ２を設けることで、３色の発光領域それぞれをバンクの間に収める前記従来の構成と比較して表示部３０の開口率を高めることができる。また、第２発光層Ｅ２を、絶縁膜２１をバンクとし、絶縁膜２１の側面を液止めとして利用するインクジェット法で形成されるインクジェット層とすることで、第２発光層Ｅ２を形成するための蒸着工程あるいはフォトリソグラフィ工程を省くことができ、製造工程を簡易化することができる。インクジェット層は、レジストを含有しないため、電荷の流れを阻害せず、発光効率が高められるメリットがある。
　また、絶縁膜の凹部２１ｙに形成される第２発光層Ｅ２は、第２トランジスタＴ２の半導体膜ＳＣと平面視で重ならない。このため、下部電荷機能層ＵＬおよび第２発光層Ｅ２をフラットに形成することができ、発光効率が高められる。
　一般に、青色発光の発光素子（ＱＬＥＤ）は、赤色発光、緑色発光の発光素子よりも発光効率が悪い。そこで、第１発光層（レジスト層）の発光色である第１色を赤または緑とし、第２発光層（インクジェット層）の発光色である第２色を青とすることが望ましい。
　図３は、表示装置の製造方法の一例を示すフローチャートである。図４（ａ）～図４（ｇ）は、実施形態１の表示装置の製造方法を示す断面図である。ステップＳ１では、第１～第３トランジスタＴ１～Ｔ３を含む基板４を形成する。このとき、最上層に第２画素電極Ｋ２を形成する（図４（ａ））。
　ステップＳ２では、基板上に絶縁膜２１を成膜後、凹部２１ｙとコンタクトホールＣＨを形成する（図４（ｂ））。絶縁膜２１の厚みは、例えば、１～２μｍとする。
　ステップＳ３では、絶縁膜２１上に、スパッタ法、蒸着法等を用いて、第１画素電極Ｋ１および第３画素電極Ｋ３、並びに下部電荷機能層ＵＬを順次形成する（図４（ｃ））。
　ステップＳ４では、第１量子ドットおよびレジストを含む溶液を全面塗布し、ステップＳ５では、フォトリソグラフィ法を用いて、絶縁膜２１上の第１画素電極Ｋ１と平面視で重なるように第１発光層Ｅ１を形成する（図４（ｄ））。具体的には、全面塗布された溶液を５０～１２０℃でプリベークすることで溶媒を蒸発させ、次いで乾燥した塗膜に対してマスク露光を行い（露光強度は、例えば、１０００ｍＪ／ｃｍ２）、次いでアルカリ溶液、有機溶媒、水等を用いて現像し、その後必要に応じて７０～２００℃で本焼成する。レジストにはエポキシ系、アクリル系を用いることができる。
　ステップＳ６では、第３量子ドットおよびレジストを含む溶液を全面塗布し、ステップＳ７では、フォトリソグラフィ法を用いて、絶縁膜２１上の第３画素電極Ｋ３と平面視で重なるように第３発光層Ｅ３を形成する（図４（ｅ））。ステップＳ７は、ステップＳ５と同様である。
　ステップＳ８では、インクジェット法を用いて、第２画素電極Ｋ２と平面視で重なるように、絶縁膜の凹部２１ｙに第２発光層Ｅ２を形成する。ここでは、絶縁膜の側面２１ｓ（液止め）で囲まれた空間に、第３量子ドットおよびこれを分散させる溶媒を含むインクを吐出し、焼成、真空・減圧乾燥等によって溶媒を除去する。（図４（ｆ））。溶媒には、例えば、イソプロピルアルコール、エタノール、グリコールエーテル、オクタン、トルエン、メタノール、ブタノール、ヘキサン、アセトニトリルおよび水の少なくとも１つを含む液体を用いることができる。
　ステップＳ９では、第１～第３発光層Ｅ１～Ｅ３上に、スパッタ法、蒸着法等を用いて、上部電荷機能層ＦＬおよび共通電極２５を順次形成する（図４（ｇ））。
　各発光層（Ｅ１・Ｅ２・Ｅ３）の厚みは、１～１００ｎｍであり、活性層（下部電荷機能層、発光層および上部電荷機能層）の厚みは、１０～２００ｎｍである。電荷機能作用を有するナノ粒子とレジストを混合し、露光・現像することで、下部電荷機能層ＵＬの塗り分け、上部電荷機能層ＦＬの塗り分けも可能である。
　正孔輸送機能をもつ下部電荷機能層ＵＬの材料としては、例えば、ベンゼン、スチリルアミン、トリフェニルアミン、ポルフィリン、トリアゾール、イミダゾール、オキサジアゾール、ポリアリールアルカン、フェニレンジアミン、アリールアミン、オキザゾール、アントラセン、フルオレノン、ヒドラゾン、スチルベン、トリフェニレン、アザトリフェニレン、およびこれら誘導体、ポリシラン系化合物、ビニルカルバゾール系化合物、チオフェン系化合物、アニリン系化合物などの、鎖状式共役系の有機モノマー、オリゴマー、またはポリマーに加え、溶液から膜を形成できる酸化ニッケルや酸化タングステン、酸化チタン、酸化セシウムといった無機化合物などが挙げられる。
　第１～第３量子ドットの材料としては、ＣｄＳｅ、ＣｄＺｎＳｅ、ＩｎＰ、ＺｎＳｅ、ＺｎＳ、ＺｎＴｅ、ＺｎＴｅＳｅ、Ｓｉ、ＣｄＳ等が挙げられる。
　電子輸送機能をもつ上部電荷機能層ＦＬの材料としては、Ａｌｑ、Ａｌｑ３、ＢＣＰ等の有機化合物、ＺｎＯ（Ａｌ、Ｍｇ、Ｌｉ、Ｇａ等が添加されていてもよい）、ＳｎＯ２、Ｉｎ２Ｏ３等の無機化合物（ナノ粒子形状でもよい）が挙げられる。
　〔実施形態２〕
　図５は、実施形態２の表示部の構成を示す断面図である。図５では、第２画素電極Ｋ２を、絶縁膜２１よりも上層に、かつ第１画素電極Ｋ１および第３画素電極Ｋ３と同層に形成する。こうすれば、製造工程数の削減を図ることができる。
　図６は、実施形態２の表示部の変形例を示す断面図である。図５の絶縁膜の凹部２１ｙでは、絶縁膜２１が除去されているが、これに限定されない。図６のように、凹部２１ｙでは、絶縁膜２１が周囲よりも薄く形成されている構成でもよい。こうすれば、第２発光層Ｅ２が配線Ｗｓ等に重なっても、第２発光層Ｅ２をフラットに形成することができる。このような絶縁膜の凹部２１ｙは、グレートーンマスクを用いたフォトリソグラフィで形成することができる。
　〔実施形態３〕
　図７は、実施形態３の表示部の構成を示す断面図である。図７では、第２画素電極Ｋ２を、絶縁膜２１よりも上層に、かつ第１画素電極Ｋ１および第３画素電極Ｋ３と同層に形成し、絶縁膜２１よりも上層に、第１～第３画素電極Ｋ１～Ｋ３のエッジを覆うエッジカバー膜２３を設ける。この場合、第１発光層Ｅ１および第３発光層Ｅ３は、エッジカバー膜２３の開口に形成される。こうすれば、第１～第３画素電極Ｋ１～Ｋ３のエッジ近傍の電界を抑制することができ、さらに、第２発光層Ｅ２をインクジェット法で形成する際の液止めを高くすることができる。なお、第２発光層Ｅ２は、平面視において、第２トランジスタＴ２の半導体膜ＳＣとは重ならないが、配線Ｗｓとは重なってもよい。
　図８は、実施形態３の表示部の変形例を示す断面図である。図８では、第１トランジスタＴ１は、絶縁膜２１に形成された共通コンタクトホールＣＨｓを介して第１画素電極Ｋ１に接続され、第２トランジスタＴ２は、共通コンタクトホールＣＨｓを介して第２画素電極Ｋ２に接続される。共通コンタクトホールＣＨｓ内では、第１画素電極Ｋ１と第２画素電極Ｋ２とが、エッジカバー膜２３で分離されている。
　〔実施形態４〕
　図９（ａ）は、実施形態４の表示部の構成を示す平面図であり、図９（ｂ）は、実施形態４の表示部の構成を示す断面図である。図９では、絶縁膜２１に、凹部２１ｙと、これとは別の凹部２１ｚとが設けられる。
　発光素子Ｘ１は、絶縁膜２１の上面２１ｊに形成される第１画素電極Ｋ１と、第１画素電極Ｋ１よりも上層に形成され、平面視で第１画素電極Ｋ１に重なる第１発光層Ｅ１とを含む。第１画素電極Ｋ１は、コンタクトホールＣＨを介して第１トランジスタＴ１に接続される。
　発光素子Ｘ２は、絶縁膜２１よりも下層に形成される第２画素電極Ｋ２と、絶縁膜２１の凹部２１ｙに形成され、平面視で第２画素電極Ｋ２に重なる第２発光層Ｅ２とを含む。絶縁膜２１は、第２画素電極Ｋ２のエッジを覆い、第２画素電極Ｋ２は第２トランジスタＴ２に接続される。
　発光素子Ｘ３は、絶縁膜２１よりも下層に形成される第３画素電極Ｋ３と、絶縁膜２１の凹部２１ｚに形成され、平面視で第３画素電極Ｋ３に重なる第３発光層Ｅ３とを含む。絶縁膜２１は、第３画素電極Ｋ３のエッジを覆い、第３画素電極Ｋ３は第３トランジスタＴ３に接続される。
　第１発光層Ｅ１は、塗布法およびフォトリソグラフィ法を用いて形成されるレジスト層であり、第１色を発する第１量子ドットを含む。第２発光層Ｅ２は、インクジェット法を用いて形成されるインクジェット層であり、第２色を発する第２量子ドットを含む。第３発光層Ｅ３は、インクジェット法を用いて形成されるインクジェット層であり、第３色を発する第３量子ドットを含む。
　下層に絶縁膜２１が配される第１発光層Ｅ１は、第１トランジスタＴ１の半導体膜ＳＣ、第２トランジスタＴ２の半導体膜ＳＣ、および第３トランジスタＴ３の半導体膜ＳＣと平面視で重なる。下層に絶縁膜２１が配されない第２発光層Ｅ２は、第２トランジスタＴ２の半導体膜ＳＣと平面視で重ならない。また、下層に絶縁膜２１が配されない第３発光層Ｅ３は、第３トランジスタＴ３の半導体膜ＳＣと平面視で重ならない。
　図９では、例えば、第２発光層Ｅ２の面積＞第３発光層Ｅ３の面積＞第１発光層Ｅ１の面積とし、第１発光層（レジスト層）の発光色である第１色を緑とし、第２発光層（インクジェット層）の発光色である第２色を青とし、第３発光層（インクジェット層）の発光色である第３色を赤とする。
　実施形態４では、第２および第３発光層Ｅ２・Ｅ３をインクジェット法で形成することができるため、製造工程数を削減することができる。
　図１０は、実施形態４の表示部の変形例を示す断面図である。図１０のように、凹部２１ｚの一方の側に位置する絶縁膜２１ａの下方に第１トランジスタＴ１を配置し、他方の側に位置する絶縁膜２１ｂの下方に第３トランジスタＴ３を配置してもよい。
　〔実施形態１～４について〕
　図１１（ａ）～図１１（ｄ）は、各実施形態における画素構成の例を示す平面図である。図１１（ａ）では、２行２列に配された４つの画素ＰＸ１～ＰＸ４それぞれにおいて、ライン状の第３発光層Ｅ３を含む赤のサブ画素ＳＰ３、ライン状の第１発光層Ｅ１を含む緑のサブ画素ＳＰ１、ライン状の第２発光層Ｅ２を含む青のサブ画素ＳＰ２をこの順に行方向に並べてストライプ形状とする。ここでは、例えば、第２発光層Ｅ２の幅＞第３発光層Ｅ３の幅＞第１発光層Ｅ１の幅とする。こうすれば、列方向に並ぶ同色の複数のサブ画素で、インクジェット層（Ｅ２、またはＥ２およびＥ３）を共通化することができる。
　図１１（ｂ）では、２行２列に配された４つの画素ＰＸ１～ＰＸ４それぞれにおいて、列方向に隣接するＰＸ１・ＰＸ３では、赤のサブ画素ＳＰ３（第３発光層Ｅ３を含む）、緑のサブ画素ＳＰ１（第１発光層Ｅ１を含む）、青のサブ画素ＳＰ２（第２発光層Ｅ２を含む）をこの順に行方向に並べてストライプ形状とし、列方向に隣接するＰＸ２・ＰＸ４では、青のサブ画素ＳＰ２（第２発光層Ｅ２を含む）、緑のサブ画素ＳＰ１（第１発光層Ｅ１を含む）、および赤のサブ画素ＳＰ３（第３発光層Ｅ３を含む）をこの順に行方向に並べてストライプ形状とする。こうすれば、列方向に並ぶ同色の複数のサブ画素で、インクジェット層（Ｅ２またはＥ２・Ｅ３）を共通化することができ、さらに、行方向に隣り合う同色の２つのサブ画素で、インクジェット層（Ｅ２）を共通化することができる。
　図１１（ｃ）では、２行２列に配された４つの画素ＰＸ１～ＰＸ４それぞれを、第１サブ画素ＳＰ１（例えば台形）、第２サブ画素ＳＰ２（例えば正方形）および第３サブ画素ＳＰ３（例えば台形）に分割し、第１サブ画素ＳＰ１が、第２および第３サブ画素ＳＰ２・ＳＰ３と隣接し、第２サブ画素ＳＰ２が、第１および第３サブ画素ＳＰ１・ＳＰ３と隣接し、第３サブ画素ＳＰ３が、第１および第２サブ画素ＳＰ１・ＳＰ２と隣接するように配置する。さらに、列方向に隣接する画素ＰＸ１・ＰＸ３の第２サブ画素ＳＰ２同士が隣接し、行方向に隣接する画素ＰＸ１・ＰＸ２の第２サブ画素ＳＰ２同士が隣接し、列方向に隣接する画素ＰＸ２・ＰＸ４の第２サブ画素ＳＰ２同士が隣接し、行方向に隣接する画素ＰＸ３・ＰＸ４の第２サブ画素ＳＰ２同士が隣接し、画素ＰＸ１・ＰＸ３の第１サブ画素ＳＰ１同士が隣接し、画素ＰＸ１・ＰＸ２の第３サブ画素ＳＰ３同士が隣接し、画素ＰＸ２・ＰＸ４の第１サブ画素ＳＰ１同士が隣接し、画素ＰＸ３・ＰＸ４の第３サブ画素ＳＰ３同士が隣接するように構成する。こうすれば、同色の４つのサブ画素でインクジェット層（Ｅ２またはＥ２・Ｅ３）を共通化することができる。
　図１１（ｄ）では、２行２列に配された４つの画素ＰＸ１～ＰＸ４それぞれを、第１サブ画素ＳＰ１（例えば台形）、第２サブ画素ＳＰ２（例えば正方形）および第３サブ画素ＳＰ３（例えば台形）に分割し、第１サブ画素ＳＰ１が、第２および第３サブ画素ＳＰ２・ＳＰ３と隣接し、第２サブ画素ＳＰ２が、第１および第３サブ画素ＳＰ１・ＳＰ３と隣接し、第３サブ画素ＳＰ３が、第１および第２サブ画素ＳＰ１・ＳＰ２と隣接するように配置する。さらに、列方向あるいは行方向に隣接する２つの画素では、第１および第３サブ画素ＳＰ１・ＳＰ３が隣接するように構成する。こうすれば、同色の４つのサブ画素でインクジェット層（Ｅ２）を共通化することができる。
　上述の各実施形態は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。
　２　基材
　４　基板（ＴＦＴ基板）
　１０　表示装置
　２１　絶縁膜
　２１ｙ・２１ｚ　凹部
　２３　エッジカバー膜
　２５　共通電極
　３０　表示部
　４０　駆動部
　５０　制御部
　Ｅ１　第１発光層
　Ｅ２　第２発光層
　Ｅ３　第３発光層
　Ｋ１　第１画素電極
　Ｋ２　第２画素電極
　Ｋ３　第３画素電極
　Ｔ１　第１トランジスタ
　Ｔ２　第２トランジスタ
　Ｔ３　第３トランジスタ
 

Claims (22)

  1. 　基板と、
    　前記基板上に形成された絶縁膜と、
    　前記絶縁膜の上面に形成される第１画素電極と、
    　前記第１画素電極よりも上層に形成され、前記第１画素電極と平面視で重なる第１発光層と、
    　前記絶縁膜に設けられた凹部に形成される第２発光層と、を備える表示装置。
  2. 　前記第１発光層は、第１色を発する第１量子ドットを含み、
    　前記第２発光層は、第２色を発する第２量子ドットを含む請求項１に記載の表示装置。
  3. 　前記絶縁膜は、トランジスタを含む基板上に形成された層間絶縁膜である請求項１または２に記載の表示装置。
  4. 　前記凹部では、前記絶縁膜が除去されている請求項３に記載の表示装置。
  5. 　前記凹部では、前記絶縁膜が周囲よりも薄く形成されている請求項３に記載の表示装置。
  6. 　前記凹部と平面視で重なる第２画素電極を備え、
    　前記第２発光層は、インクジェット材料を含むインクジェット層である請求項３～５のいずれか１項に記載の表示装置。
  7. 　前記第１発光層はレジスト層である請求項６に記載の表示装置。
  8. 　前記絶縁膜の上面に形成される第３画素電極と、前記第３画素電極よりも上層に形成され、前記第３画素電極と平面視で重なる第３発光層とを備え、
    　前記第３発光層はレジスト層である請求項７に記載の表示装置。
  9. 　前記絶縁膜に設けられた別の凹部と平面視で重なる第３画素電極と、前記別の凹部に形成された第３発光層と、を含み、
    　前記第３発光層は、インクジェット材料を含むインクジェット層である請求項６に記載の表示装置。
  10. 　前記第３発光層は、第３色を発する第３量子ドットを含む請求項８または９に記載の表示装置。
  11. 　前記絶縁膜が前記第２画素電極のエッジを覆う請求項６に記載の表示装置。
  12. 　前記第１画素電極のエッジおよび前記第２画素電極のエッジを覆うエッジカバー膜を含む請求項６に記載の表示装置。
  13. 　前記第２発光層が、同色の複数のサブ画素に共通して設けられている請求項６に記載の表示装置。
  14. 　前記第１発光層および前記第２発光層は平面視においてライン状であり、
    　前記第２発光層は、前記第１発光層よりも幅が大きい請求項６に記載の表示装置。
  15. 　前記基板は、前記第１画素電極に接続される第１トランジスタと、前記第２画素電極に接続される第２トランジスタとを含み、
    　前記第２発光層は、前記第２トランジスタの半導体膜と平面視で重ならない請求項６に記載の表示装置。
  16. 　前記第１発光層は、前記第１トランジスタの半導体膜および前記第２トランジスタの半導体膜と平面視で重なる請求項１５に記載の表示装置。
  17. 　前記基板は、前記第１画素電極に接続される第１トランジスタと、前記第２画素電極に接続される第２トランジスタとを含み、
    　前記第１トランジスタは、前記絶縁膜に形成された共通コンタクトホールを介して第１画素電極に接続され、
    　前記第２トランジスタは、前記共通コンタクトホールを介して第２画素電極に接続され、
    　前記共通コンタクトホール内では、第１画素電極と第２画素電極が前記エッジカバー膜で分離されている請求項１２に記載の表示装置。
  18. 　前記第１色は、赤または緑であり、
    　前記第２色が青である請求項２に記載の表示装置。
  19. 　トランジスタを含む基板を形成する工程と、
    　前記基板上に、凹部を有する絶縁膜を形成する工程と、
    　前記絶縁膜の上面に第１画素電極を形成する工程と、
    　前記第１画素電極よりも上層に、前記第１画素電極と平面視で重なる第１発光層を形成する工程と、
    　前記凹部に第２発光層を形成する工程と、を含む表示装置の製造方法。
  20. 　前記第２発光層を、インクジェット法を用いて形成する請求項１９に記載の表示装置の製造方法。
  21. 　前記第１発光層を、フォトリソグラフィ法を用いてレジスト層として形成する請求項１９または２０に記載の表示装置の製造方法。
  22. 　前記凹部は、前記トランジスタの半導体膜と平面視で重ならない請求項１９～２１のいずれか１項に記載の表示装置の製造方法。
     
PCT/JP2020/037738 2020-10-05 2020-10-05 表示装置、及び、その製造方法 WO2022074713A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2020/037738 WO2022074713A1 (ja) 2020-10-05 2020-10-05 表示装置、及び、その製造方法
PCT/JP2021/036789 WO2022075309A1 (ja) 2020-10-05 2021-10-05 表示装置、表示装置の製造方法
US18/029,896 US20230371343A1 (en) 2020-10-05 2021-10-05 Display device and method for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/037738 WO2022074713A1 (ja) 2020-10-05 2020-10-05 表示装置、及び、その製造方法

Publications (1)

Publication Number Publication Date
WO2022074713A1 true WO2022074713A1 (ja) 2022-04-14

Family

ID=81126754

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2020/037738 WO2022074713A1 (ja) 2020-10-05 2020-10-05 表示装置、及び、その製造方法
PCT/JP2021/036789 WO2022075309A1 (ja) 2020-10-05 2021-10-05 表示装置、表示装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/036789 WO2022075309A1 (ja) 2020-10-05 2021-10-05 表示装置、表示装置の製造方法

Country Status (2)

Country Link
US (1) US20230371343A1 (ja)
WO (2) WO2022074713A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269326A (ja) * 2005-03-25 2006-10-05 Seiko Epson Corp 発光装置及びその製造方法、並びに電子機器
KR20130007422A (ko) * 2011-06-28 2013-01-18 엘지디스플레이 주식회사 유기 전계 발광 표시 패널 및 그의 제조 방법
JP2013058323A (ja) * 2011-09-07 2013-03-28 Sony Corp 発光パネル、表示装置および電子機器
JP2016091942A (ja) * 2014-11-10 2016-05-23 株式会社Ｊｏｌｅｄ 表示装置とその製造方法
JP2017120376A (ja) * 2015-12-29 2017-07-06 Ｎｌｔテクノロジー株式会社 表示装置および表示装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288171A (ja) * 2007-05-21 2008-11-27 Seiko Epson Corp 薄膜パターン形成方法、薄膜、発光素子、画像表示装置、および、電子機器
JP5761392B2 (ja) * 2009-11-03 2015-08-12 セイコーエプソン株式会社 有機ｅｌ装置の製造方法及び電子機器
KR102590011B1 (ko) * 2016-08-31 2023-10-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP7216642B2 (ja) * 2017-06-08 2023-02-01 株式会社Ｄｎｐファインケミカル 量子ドット含有硬化性組成物、量子ドット含有硬化物、光学部材の製造方法、及び表示装置の製造方法
WO2020170370A1 (ja) * 2019-02-20 2020-08-27 シャープ株式会社 発光デバイスの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269326A (ja) * 2005-03-25 2006-10-05 Seiko Epson Corp 発光装置及びその製造方法、並びに電子機器
KR20130007422A (ko) * 2011-06-28 2013-01-18 엘지디스플레이 주식회사 유기 전계 발광 표시 패널 및 그의 제조 방법
JP2013058323A (ja) * 2011-09-07 2013-03-28 Sony Corp 発光パネル、表示装置および電子機器
JP2016091942A (ja) * 2014-11-10 2016-05-23 株式会社Ｊｏｌｅｄ 表示装置とその製造方法
JP2017120376A (ja) * 2015-12-29 2017-07-06 Ｎｌｔテクノロジー株式会社 表示装置および表示装置の製造方法

Also Published As

Publication number Publication date
WO2022075309A1 (ja) 2022-04-14
US20230371343A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
WO2022042059A1 (zh) Oled显示面板及其制备方法、显示装置
US9391292B2 (en) Display device, method of manufacturing the same, and method of repairing the same
US7764013B2 (en) Display device and manufacturing method
KR101920766B1 (ko) 유기 발광 표시 장치의 제조 방법
US7948167B2 (en) Organic light emitting device and manufacturing method thereof
US7829888B2 (en) Organic light emitting diode display device and method of manufacturing the same
KR20150042367A (ko) 유기전계 발광소자 및 이의 제조 방법
JP2019133921A (ja) 有機発光表示装置及びその製造方法
JP5526610B2 (ja) 有機ｅｌディスプレイの構造とその製造方法
US8330353B2 (en) Organic light emitting device and manufacturing method thereof
JP7182569B2 (ja) 発光素子及びその製造方法、表示装置
JP2005327674A (ja) 有機エレクトロルミネッセント表示素子、それを有する表示装置、及び、その製造方法
US10868093B2 (en) Light emitting diode display
JP2010085866A (ja) アクティブマトリックス型表示装置
WO2019010817A1 (zh) 主动发光显示面板及其制造方法
KR20090091568A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
JP7513472B2 (ja) 自発光型表示パネル
US9299754B2 (en) Organic light emitting display and manufacturing method thereof
WO2019163134A1 (ja) 表示装置及びその製造方法
KR20210149984A (ko) 표시 장치
WO2022074713A1 (ja) 表示装置、及び、その製造方法
CN111009558A (zh) 显示装置及其制造方法
KR20180013469A (ko) 유기발광다이오드 표시장치
KR100497094B1 (ko) 하이브리드 구조 유기전계 발광소자 및 그의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20956662

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20956662

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP