WO2022064783A1 - 積層構造体 - Google Patents

積層構造体 Download PDF

Info

Publication number
WO2022064783A1
WO2022064783A1 PCT/JP2021/021939 JP2021021939W WO2022064783A1 WO 2022064783 A1 WO2022064783 A1 WO 2022064783A1 JP 2021021939 W JP2021021939 W JP 2021021939W WO 2022064783 A1 WO2022064783 A1 WO 2022064783A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor film
film
substrate
base substrate
laminated structure
Prior art date
Application number
PCT/JP2021/021939
Other languages
English (en)
French (fr)
Inventor
宏史 福井
守道 渡邊
潤 吉川
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to CN202180054549.7A priority Critical patent/CN116018260A/zh
Priority to JP2022551143A priority patent/JPWO2022064783A1/ja
Publication of WO2022064783A1 publication Critical patent/WO2022064783A1/ja
Priority to US18/181,636 priority patent/US20230231013A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Abstract

本発明の積層構造体は、下地基板上にα－Ｇａ2Ｏ3又はα－Ｇａ2Ｏ3系固溶体からなるコランダム型結晶構造を有する半導体膜を備えた積層構造体であって、半導体膜の平均膜厚が１０μｍ以上であり、半導体膜は凸状又は凹状に反っており、半導体膜の反り量が２０μｍ以上６４μｍ以下のものである。

Description

積層構造体
　本発明は、積層構造体に関するものである。
　近年、酸化ガリウム（Ｇａ2Ｏ3）が半導体用材料として着目されている。酸化ガリウムはα、β、γ、δ及びεの５つの結晶形を有することが知られているが、この中で、α－Ｇａ2Ｏ3はバンドギャップが５．３ｅＶと非常に大きく、パワー半導体用材料として期待を集めている。しかしながら、α－Ｇａ2Ｏ3は順安定相であるため、単結晶基板が実用化されておらず、サファイア基板へのヘテロエピタキシャル成長で形成されるのが一般的である。
　例えば、特許文献１には、ｃ面サファイア基板上に、α－（Ａｌ0.02Ｇａ0.98）2Ｏ3層とα－Ｇａ2Ｏ3層とが交互に積層されたバッファ層を形成し、バッファ層上に結晶性酸化物半導体膜としてα－Ｇａ2Ｏ3膜を形成した例が記載されている。この例では、結晶性酸化物半導体膜に関し、膜中の回転ドメインの含有率が０．０２体積％以下であり、反りも低減された（具体的には、５ｍｍ間の両端の点を通る最短の直線と、凹又は凸の頂点との最短の距離が０．２１μｍまで低減された）とされている。
特開２０１６－１５７８７８号公報 特開２０１９－３３２７１号公報
　しかしながら、特許文献１の手法によっては、大面積にわたってクラックを実質的に含まないα－Ｇａ2Ｏ3系半導体膜を得ることが難しく、特に１０μｍ以上の厚膜とした場合には、クラックが十分に低減された半導体膜を得ることが難しかった。また、この手法を用いて作製した膜を成膜用下地基板から剥離して自立化する場合や、自立化した膜を他の支持基板に転載する場合は、剥離時にα－Ｇａ2Ｏ3系半導体膜にクラックや、剥離不良による欠損が生じることがあった。そのため、α－Ｇａ2Ｏ3系半導体膜の製造時におけるクラック及び剥離不良の発生を抑制し、ひいてはα－Ｇａ2Ｏ3系半導体膜を歩留まりよく製造することが望まれていた。
　なお、剥離方法に関していえば、例えば特許文献２に、機械的衝撃を加えて剥離する方法、熱を加えて熱応力を利用して剥離する方法、超音波等の振動を加えて剥離する方法、エッチングして剥離する方法が開示されている。
　本発明は、このような課題を解決するためになされたものであり、α－Ｇａ2Ｏ3系半導体膜の製造時におけるクラック及び剥離不良の発生を抑制することを主目的とする。
　本発明の積層構造体は、下地基板上にα－Ｇａ2Ｏ3又はα－Ｇａ2Ｏ3系固溶体からなるコランダム型結晶構造を有する半導体膜（以下「α－Ｇａ2Ｏ3系半導体膜」という）を備えた積層構造体であって、前記半導体膜の平均膜厚が１０μｍ以上であり、前記半導体膜は凸状又は凹状に反っており、前記半導体膜の反り量が２０μｍ以上６４μｍ以下のものである。
　この積層構造体によれば、α－Ｇａ2Ｏ3系半導体膜の製造時におけるクラック及び剥離不良の発生を抑制することができる。そのメカニズムは、明確ではないが、α－Ｇａ2Ｏ3系半導体膜の反り量を適正範囲内とすることで、半導体膜に適度な応力がかかった状態となり、下地基板から剥離しやすく且つクラックが生じにくくなったと考えられる。反り量が適正範囲の下限未満になると、半導体膜にかかる応力が不足して、半導体膜が下地基板から部分的にしか剥離しなかったり、より強い力で剥離しようとした際にクラックが生じたりすることがある。反り量が適正範囲の上限を超えると、半導体膜にかかる応力が大きくなりすぎて、下地基板上の半導体膜にクラックが生じることがある。
　本発明において、半導体膜の製法は、
（ａ）ミストＣＶＤ法又はＨＶＰＥ法を用いて３００℃以上８００℃以下の温度で下地基板上にα－Ｇａ2Ｏ3又はα－Ｇａ2Ｏ3系固溶体からなるコランダム型結晶構造を有する半導体膜を形成し、その後温度を室温まで下げることにより、上述した積層構造体を得る工程と、
（ｂ）前記積層構造体の前記半導体膜を前記下地基板から剥離することにより前記半導体膜を得る工程と、
　を含むものとしてもよい。
　この半導体膜の製法によれば、α－Ｇａ2Ｏ3系半導体膜の製造時にクラック及び剥離不良が生じにくいため、α－Ｇａ2Ｏ3系半導体膜を歩留まりよく比較的容易に製造することができる。
積層構造体１０の説明図であり、（ａ）は平面図、（ｂ）はＡ－Ａ断面図である。 半導体膜１４の反り量の測定方法に関する説明図である。 半導体膜１４の反り量の測定方法に関する説明図である。 半導体膜１４の反り量の測定方法に関する説明図である。 半導体膜１４の反り量の測定方法に関する説明図である。 半導体膜１４の反り量の測定方法に関する説明図である。 ミストＣＶＤ装置２０の構成を示す模式断面図である。 気相成長装置６０の構成を示す模式断面図である。 ＡＤ装置４０の構成を示す模式断面図である。 複合下地基板の作製工程図である。
［積層構造体］
　図１は、本実施形態の積層構造体１０の説明図であり、（ａ）は平面図、（ｂ）はＡ－Ａ断面図である。
　積層構造体１０は、板状の部材であり、下地基板１２上に半導体膜１４を備えたものである。この積層構造体１０を平面視したときの平面視図形は、本実施形態では円形である。但し、積層構造体１０の平面視図形は円形に限定されるものではなく、例えば多角形（正方形や長方形などの四角形のほか、五角形や六角形など）であってもよい。
　下地基板１２は、コランダム構造を有する基板が好ましく、特にｃ軸及びａ軸の二軸に配向した基板（二軸配向基板）が好ましい。二軸配向基板は、多結晶やモザイク結晶（結晶方位が若干ずれた結晶の集合）であってもよいし、単結晶であってもよい。下地基板１２は、コランダム構造を有する限り、単一の材料で構成されるものでもよいし、複数の材料の固溶体であってもよい。下地基板１２は、コランダム構造を有する材料のベース基板上に、その材料よりも格子定数がα－Ｇａ2Ｏ3に近い材料の層を備えた複合下地基板であってもよい。複合下地基板は、例えば、（ａ）コランダム構造を有する材料のベース基板を準備し、（ｂ）格子定数がベース基板の材料よりもα－Ｇａ2Ｏ3に近い材料を用いて配向前駆体層を作製し、（ｃ）ベース基板上で配向前駆体層を熱処理してその少なくともベース基板近くの部分を配向層に変換し、所望により、（ｄ）研削や研磨等の加工を施して配向層の表面を露出させることにより、製造することができる。下地基板１２としては、例えばサファイア基板や、サファイア基板の一面に格子定数がサファイアよりもα－Ｇａ2Ｏ3に近い酸化物（α－Ｃｒ2Ｏ3やα－Ｆｅ2Ｏ3など）の層を備えた複合下地基板などが挙げられる。
　半導体膜１４は、α－Ｇａ2Ｏ3又はα－Ｇａ2Ｏ3系固溶体からなるコランダム型結晶構造を有するもの、すなわちα－Ｇａ2Ｏ3系半導体膜である。α－Ｇａ2Ｏ3は、三方晶系の結晶群に属し、コランダム型結晶構造をとる。また、α－Ｇａ2Ｏ3系固溶体は、α－Ｇａ2Ｏ3に他の成分が固溶したものであり、コランダム型結晶構造が維持されている。他の成分としては、例えば、Ａｌ2Ｏ3、Ｉｎ2Ｏ3、Ｃｒ2Ｏ3、Ｆｅ2Ｏ3、Ｒｈ2Ｏ3、Ｖ2Ｏ3、Ｔｉ2Ｏ3などが挙げられる。
　半導体膜１４は、凸状又は凹状に反っており、いずれの場合もその反り量は２０μｍ以上６４μｍ以下、好ましくは３０μｍ以上６４μｍ以下、より好ましくは３０μｍ以上５０μｍ以下の範囲内である。半導体膜１４が凸状に反るとは、図３及び図４に示すように、半導体膜１４を厚み方向に沿って切断したときの断面をみたときに半導体膜１４の膜表面（下地基板１２側とは反対側の面）が凸状になっていることをいう。半導体膜１４が凹状に反るとは、図５及び図６に示すように、半導体膜１４を厚み方向に沿って切断したときの断面をみたときに半導体膜１４の膜表面（下地基板１２側とは反対側の面）が凹状になっていることをいう。
　半導体膜１４の反り量について、図２～図６を用いて以下に説明する。図２に示すように、半導体膜１４を平面視したときの平面視図形（ここでは円）において、その平面視図形の重心である点Ｇを通り互いに直交する２つの直線Ｘ，Ｙを引き、直線Ｘ上で点Ｇからそれぞれ２０ｍｍ離れた２点Ａ，Ｂと直線Ｙ上で点Ｇからそれぞれ２０ｍｍ離れた２点Ｃ，Ｄとを定める。続いて、半導体膜１４が凸状に反っている場合には図３、半導体膜１４が凹状に反っている場合には図５、に示すように、半導体膜１４の表面１４ａにおける点Ａと点Ｂとの間の曲線ＡＢ上の任意の点のうち、線分ＡＢまでの距離が最長となる点Ｐを定める。そして、線分ＡＢと点Ｐとの距離を反り量αとする。また、半導体膜１４が凸状に反っている場合には図４、半導体膜１４が凹状に反っている場合には図６、に示すように、半導体膜１４の表面１４ａにおける点Ｃと点Ｄとの間の曲線ＣＤ上の任意の点のうち、線分ＣＤまでの距離が最長となる点Ｒを定める。そして、線分ＣＤと点Ｒとの距離を反り量βとする。これらの反り量α，βを半導体膜１４の反り量とする。反り量α，βは、いずれも２０μｍ以上６４μｍ以下の範囲内に入る。また、反り量αと反り量βのうち小さい方の値は、大きい方の値の５０％以上１００％以下であることが好ましく、８５％以上１００％以下であることがより好ましい。
　反り量α，βの測定方法は、特に限定されるものではなく、公知の方法を用いることができる。例えば、高精度レーザ測定器（株式会社キーエンス製　ＬＴ－９０１０Ｍ）を用いて反り量α，βを測定することができる。具体的には、高精度レーザ測定器を用いて、線分ＡＢの間を１ｍｍ間隔で曲線ＡＢ上の点と線分ＡＢとの距離を測定することにより、反り量αを測定することができる。反り量βについても同様である。
　また、図３及び図４、又は、図５及び図６に示すように、半導体膜１４の表面１４ａにおいて点Ｇに対応する点Ｏを定めたとき、線分ＰＯの長さ及び線分ＲＯの長さは、Ｇａ2Ｏ3系半導体膜をクラックを生じさせることなく剥離するという観点において、１０ｍｍ以下であることが好ましい。これらの長さは、５ｍｍ以下であることがより好ましく、３ｍｍ以下であることがさらに好ましい。特に５ｍｍ以下にすることで、Ｇａ2Ｏ3系半導体膜の反り形状が真球状に近くなり、局所的に応力が集中する箇所が少なくなるため、クラックが生じにくくなる。
　半導体膜１４の平均膜厚は、１０μｍ以上であり、好ましくは１２μｍ以上、より好ましくは１４μｍ以上である。半導体膜１４の平均膜厚の上限は特に限定されないが、例えば１０００μｍ以下である。半導体膜１４の膜厚の測定方法は、特に限定されるものではなく、公知の方法を用いることができる。例えば、エリプソメーター（ジェー・エー・ウーラム・ジャパン製Ｍ－２０００Ｄ）を用いて、半導体膜１４の膜厚を測定することができる。半導体膜１４の平均膜厚は、図２の点Ｇ，Ａ，Ｂ，Ｃ，Ｄの合計５点において半導体膜１４の膜厚を測定し、その平均値を半導体膜１４の平均膜厚として算出することができる。
　半導体膜１４の膜表面の面積は、下地基板１２の面積と実質的に一致している。半導体膜１４の膜表面の面積は、好ましくは２０ｃｍ2以上、より好ましくは７０ｃｍ2以上、さらに好ましくは１７０ｃｍ2以上である。このように半導体膜１４を大面積化することにより、一枚の半導体膜１４から半導体素子を多数個取りすることが可能となり、製造コストの低減化を図ることができる。半導体膜１４の大きさの上限は特に限定されるものではないが、典型的には、片面７００ｃｍ2以下である。
　半導体膜１４は、ドーパントとして１４族元素を１．０×１０16～１．０×１０21／ｃｍ3の割合で含むことができる。ここで、１４族元素はＩＵＰＡＣ（国際純正・応用化学連合）が策定した周期表による１４族元素のことであり、具体的には、炭素（Ｃ）、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）及び鉛（Ｐｂ）のいずれかの元素である。ドーパント量は所望の特性に合わせて適宜変更することができるが、好ましくは、１．０×１０16～１．０×１０21／ｃｍ3、より好ましくは１．０×１０17～１．０×１０19／ｃｍ3である。これらのドーパントは膜中に均一に分布し、半導体膜１４の表面と裏面のドーパント濃度は同程度であることが好ましい。
　さらに、半導体膜１４は、特定の面方位に配向した配向膜であるのが好ましい。半導体膜１４の配向性は公知の方法で調べることができるが、例えば、電子線後方散乱回折装置（ＥＢＳＤ）を用いて、逆極点図方位マッピングを行うことで、調べることができる。例えば、半導体膜は、ｃ軸配向していてもよいし、ｃ軸配向すると共に面内方向にも配向していてもよい。
［半導体膜の製法］
　半導体膜１４の製法には、（ａ）積層構造体１０を得る工程と、（ｂ）半導体膜１４を下地基板１２から剥離する工程とが含まれる。
（ａ）積層構造体１０を得る工程
　積層構造体１０は、下地基板１２上にα－Ｇａ2Ｏ3系材料を用いて半導体膜１４を成膜することにより得られる。成膜方法は、特に限定されるものではなく、公知の手法が採用可能である。成膜方法としては、ミストＣＶＤ、ＨＶＰＥ、ＭＢＥ、ＭＯＣＶＤ、スパッタリング、水熱法が好ましく、ミストＣＶＤ、ＨＶＰＥが特に好ましい。
　積層構造体１０の成膜方法や成膜条件は、半導体膜１４の凸状又は凹状の反り量が適正範囲（２０μｍ以上６４μｍ以下）になり、半導体膜１４の平均膜厚が適正範囲（１０μｍ以上）になる限り、特に限定されるものではない。また、半導体膜１４の凸状又は凹状の反り量は、成膜方法や成膜条件、膜厚等によって適宜制御することができる。
　成膜方法や成膜条件等で実現できる範囲を超える凸状の反り量を実現するには、例えば、凸状の反りを有する下地基板１２を使用するか、成膜中に下地基板１２に凸状の反りが生じるような処置をすればよい。このような下地基板１２を得る方法としては、例えば下地基板１２よりも熱膨張率の高い材料（高熱膨張材料）を用意し、所定温度で下地基板１２の裏面にその材料を成膜する方法が挙げられる。この場合、高熱膨張材料を成膜した所定温度から室温に降温した際に、熱応力によって下地基板１２に凸状の反りを付与することができる。下地基板１２の反り量に関しては、下地基板１２と高熱膨張材料の熱膨張率や厚みをそれぞれ制御することで所望の反り量を実現することができる。高熱膨張材料の成膜方法としては、特に限定されるものではないが、ＡＤ、ＨＶＰＥ、スパッタリング、蒸着、ＣＶＤ等が挙げられ、ＨＶＰＥ、スパッタリング、ＣＶＤが好ましい。また、成膜する代わりに高熱膨張材料を所定の温度にて下地基板と張り付けてもよい。張り付ける方法としては、特に限定されるものではないが、接着剤を用いた方法や焼結させる方法等が挙げられる。但し、下地基板１２のうち半導体膜１４が形成される面には、高熱膨張材料が付着、成膜されないよう、保護層を形成しておくとよい。このような下地基板１２と高熱膨張材料の組み合わせとして、例えば、下地基板１２はサファイア、Ｃｒ2Ｏ3単結晶、高熱膨張材料は遷移金属やＭｇＡｌ2Ｏ4、ＭｇＯなどが挙げられる。また、Ａｌ2Ｏ3はａ軸の熱膨張率よりｃ軸の熱膨張率の方が大きいため、ａ軸の熱膨張率より多結晶の熱膨張率の方が大きい。そのため、下地基板１２としてｃ面サファイアを用いる場合、高熱膨張材料として多結晶のＡｌ2Ｏ3を用いてもよい。
　また、成膜方法や成膜条件によって半導体膜１４の凸状の反り量が適正範囲を超えてしまう場合、その成膜方法や成膜条件を採用しつつ反り量が適正範囲に収まるようにするには、例えば、厚肉の下地基板１２を使用して剛性を高めるか、半導体膜１４の厚みを１０μｍを下回らない範囲で薄くすればよい。あるいは、凹状の反りを有する下地基板１２を使用するか、成膜中に下地基板１２に凹状の反りが生じるような処置をしてもよい。このような下地基板１２を得る方法としては、例えば下地基板１２よりも熱膨張率の低い材料（低熱膨張材料）を用意し、所定温度で下地基板１２の裏面にその材料を成膜する方法が挙げられる。この場合、低熱膨張材料を成膜した所定温度から室温に降温した際に、熱応力によって下地基板１２に凹状の反りを付与することができる。下地基板１２の反り量に関しては、下地基板１２と低熱膨張材料の熱膨張率や厚みをそれぞれ制御することで所望の反り量を実現することができる。低熱膨張材料の成膜方法としては、特に限定されるものではないが、ＡＤ、ＨＶＰＥ、スパッタリング、蒸着、ＣＶＤ等が挙げられ、ＨＶＰＥ、スパッタリング、ＣＶＤが好ましい。また、成膜する代わりに低熱膨張材料を所定の温度にて下地基板と張り付けてもよい。張り付ける方法としては、特に限定されるものではないが、接着剤を用いた方法や焼結させる方法等が挙げられる。但し、下地基板１２のうち半導体膜１４が形成される面には、低熱膨張材料が付着、成膜されないよう、保護層を形成しておくとよい。このような下地基板１２と低熱膨張材料の組み合わせとして、下地基板１２はサファイア、Ｃｒ2Ｏ3単結晶、低熱膨張材料はＡｌＮやＳｉＣ、Ｗ、Ｍｏ等の金属が挙げられる。
　半導体膜１４の凸状の反り量を低減する別の手法としては、下地基板１２の裏面に加工変質層を形成し、トワイマン効果による応力で反り量を減じる方法もある。加工変質層の形成方法は公知の方法を用いることができるが、例えば、研削やブラスト処理などが挙げられる。なお、厚さ調整やキズ・汚れの除去等を目的として下地基板１２の表面や裏面を研削することがあり、それにより下地基板１２に加工変質層が形成され、下地基板１２に意図しない反りが生じることがある。その場合、形成された加工変質層は、例えば鏡面研磨や所定の温度でのアニール処理等によって除去してもよい。鏡面研磨によって加工変質層を除去する場合、形成された加工変質層の厚み以上の厚さを加工変質層が導入されにくい条件で研磨すればよい。例えば、砥石を用いて＃６０００まで研削した後にダイヤモンド砥粒を用いたラップ研磨を行い、その後コロイダルシリカを用いた化学機械研磨（ＣＭＰ）を行うことで加工変質層を除去できる。
　成膜方法や成膜条件等で実現できる範囲を超える凹状の反り量を実現するには、例えば、凹状の反りを有する下地基板１２を使用するか、成膜中に下地基板１２に凹状の反りが生じるような処置をすればよい。このような下地基板１２を得る方法としては、成膜方法や成膜条件によって半導体膜１４の凸状の反り量が適正範囲を超えてしまう場合にその成膜方法や成膜条件を採用しつつ反り量が適正範囲に収まるようにするのに用いられる下地基板１２を得る上述の方法と同様の方法を採用できる。
　半導体膜１４の凹状の反り量を増加する別の手法としては、下地基板１２の裏面に加工変質層を形成し、トワイマン効果による応力で反り量を増やす方法もある。加工変質層の形成方法は公知の方法を用いることができるが、例えば、研削やブラスト処理などが挙げられる。
　また、成膜方法や成膜条件によって半導体膜１４の凹状の反り量が適正範囲を超えてしまう場合、その成膜方法や成膜条件を採用しつつ反り量が適正範囲に収まるようにするには、例えば、厚肉の下地基板１２を使用して剛性を高めるか、半導体膜１４の厚みを厚くすればよい。あるいは、凸状の反りを有する下地基板１２を使用するか、成膜中に下地基板１２に凸状の反りが生じるような処置をしてもよい。このような下地基板１２を得る方法としては、成膜方法や成膜条件等で実現できる範囲を超える凸状の反り量を実現するのに用いられる下地基板１２を得る上述の方法と同様の方法を採用できる。
　図７は、ミストＣＶＤ装置２０の構成を示す模式断面図である。ミストＣＶＤ装置２０は、ミスト発生器２２と、ミスト供給管２８と、成長室３０とを備えている。ミスト発生器２２は、底面に設けられた超音波振動子２４を作動することにより、ミスト発生器２２内に蓄えられた原料溶液を超音波で振動させてミストを発生する。ミスト発生器２２の側面には、ガス導入口２６が設けられている。ガス導入口２６は、外部からキャリアガスをミスト発生器２２内に導入可能となっている。ミスト供給管２８は、ミスト発生器２２と成長室３０とを連結している。ミスト供給管２８の下端は、ミスト発生器２２の天井面を貫通してミスト発生器２２の内部と連通している。ミスト供給管２８の上端は、成長室３０の床面に取り付けられたノズル３２と連通している。そのため、ミスト発生器２２で発生したミストは、ミスト供給管２８を経て成長室３０内に供給される。成長室３０は、円筒容器であり、側面上部にガス排出口３４を備えると共に、天井面に円盤状のステージ３６を備える。ステージ３６の下面には、結晶成長用の下地基板１２が着脱可能に保持される。成長室３０の天井面には、ステージ３６に保持された下地基板１２を加熱するためのヒータ３８が設けられている。
　ミストＣＶＤ装置２０を用いて本実施形態の積層構造体１０を作製する場合について説明する。原料溶液としてハロゲン化ガリウム溶液を用意し、それをミスト発生器２２内に入れる。ステージ３６の下面に、下地基板１２としてα－Ａｌ2Ｏ3であるサファイア基板を着脱可能に保持する。このとき、ノズル３２の上端と下地基板１２の下面との距離ｄ（図７参照）を適正な値（例えば１００ｍｍ以上２００ｍｍ以下）に設定する。また、ヒータ３８によってステージ３６を所望の温度に加熱する。そして、ミスト発生器２２において、原料溶液を超音波振動子２４により霧化してミストを発生させる。ミスト発生器２２で発生したミストは、ガス導入口２６から導入されるキャリアガス（例えばＮ2や希ガスなど）と共に、ミスト供給管２８を通って成長室３０の床面に設けられたノズル３２から成長室３０内へ上向きに供給される。これにより、原料溶液内のハロゲン化ガリウムは熱分解されて酸化ガリウムとなり、下地基板１２の下面でヘテロエピタキシャル成長して半導体膜１４（α－Ｇａ2Ｏ3系半導体膜）となる。ステージ３６の温度は、半導体膜１４が形成され、且つ、形成された半導体膜１４の反り量α，βが２０μｍ以上６４μｍ以下の範囲に収まるように設定する。具体的には、３００℃以上８００℃以下が好ましく、４００℃以上７００℃以下がより好ましい。成長時間は、半導体膜１４の平均膜厚が１０μｍ以上となるように設定する。これにより、積層構造体１０が得られる。その後、積層構造体１０の温度を室温（例えば１０℃以上４０℃以下）まで下げることにより、半導体膜１４の反り量及び平均膜厚が所望の数値範囲内に収まる積層構造体１０が得られる。
　図８は、ＨＶＰＥを用いた気相成長装置６０の構成を示す模式断面図である。気相成長装置６０は、反応容器６２と、ヒータ６４とを備えている。
　反応容器６２は、各種原料や生成物と反応しない材料（例えば石英）で作られた容器である。反応容器６２の互いに対向する一対の側面のうちの一方の側面には、キャリアガス供給管６６、酸化ガス供給管６８及び原料供給管７０が取り付けられ、他方の側面に排気管７４が取り付けられている。キャリアガス供給管６６は、キャリアガス（例えば窒素や希ガスなど）を反応容器６２内に供給する。酸化ガス供給管６８は、酸化ガスとして酸素ガスを反応容器６２内に供給する。酸化ガスとして、酸素以外に水蒸気や一酸化二窒素などを供給してもよい。原料供給管７０では、ガス供給源から供給されるハロゲンガス（例えば塩素ガス）又はハロゲン化水素ガス（例えば塩化水素ガス）と、原料供給管７０の途中に設けられた収容部７２内の金属ガリウムとが反応してハロゲン化ガリウムが生成する。そのため、原料供給管７０は、原料ガスとしてハロゲン化ガリウムガスを反応容器６２内に供給する。ハロゲンガス又はハロゲン化水素ガスは、窒素や希ガス等のキャリアガスと共に供給されるようにしてもよい。反応容器６２内の各供給管６６，６８，７０の下流には、下地基板１２を着脱可能に保持するサセプタ７６が設けられている。排気管７４は、反応容器６２内の未反応のガスを排出する。排気管７４には、真空ポンプが接続されていてもよく、その真空ポンプにより反応容器６２内の真空度を調整してもよい。これにより、気相反応を抑制したり成長速度分布を改善したりすることができる。
　ヒータ６４は、反応容器６２の周囲を取り囲むように配置されている。ヒータ６４としては、例えば抵抗加熱式ヒータなどを採用することができる。
　気相成長装置６０を用いて本実施形態の積層構造体１０を作製する場合について説明する。反応容器６２内では、酸化ガス供給管６８から供給される酸素ガスと、原料供給管７０から供給される原料ガス（ハロゲン化ガリウムガス）とが反応して、下地基板１２上に半導体膜１４（α－Ｇａ2Ｏ3膜）が形成される。成膜温度は、半導体膜１４が形成され、且つ、形成された半導体膜１４の反り量α，βが２０μｍ以上６４μｍ以下の範囲に収まるように設定する。具体的には、成膜温度は、３００℃以上８００℃以下が好ましく、４００℃以上７００℃以下がより好ましい。酸素ガスや原料ガスの分圧は特に限定されない。例えば、原料ガスの分圧は０．０５ｋＰａ以上１０ｋＰａ以下の範囲としてもよく、酸素ガスの分圧は０．２５ｋＰａ以上５０ｋＰａ以下の範囲としてもよい。成長時間は、半導体膜１４の平均膜厚が１０μｍ以上となるように設定する。これにより、積層構造体１０が得られる。その後、積層構造体１０の温度を室温（例えば１０℃以上４０℃以下）まで下げることにより、半導体膜１４の反り量及び平均膜厚が所望の数値範囲内に収まる積層構造体１０が得られる。
（ｂ）半導体膜１４を下地基板１２から剥離する工程
　上述のようにして得られた室温の積層構造体１０の下地基板１２から半導体膜１４を剥離する方法は、特に限定されるものではなく、公知の方法を用いることができる。剥離方法としては、例えば、機械的衝撃を加えて剥離する方法、熱を加えて熱応力を利用して剥離する方法、超音波等の振動を加えて剥離する方法などが挙げられる。剥離によって、半導体膜１４を自立膜として得ることができる。あるいは、半導体膜１４を別の支持基板に転載することもできる。
　こうして自立膜として得られた半導体膜１４は、欠損がないことが好ましく、また、膜表面において膜面積２０ｃｍ2当たりのクラック数が２０個以下であることが好ましい。特に限定されるものではないが、クラック数のカウントは、例えば工業用顕微鏡（ニコン製ＥＣＬＩＰＳＥ　ＬＶ１５０Ｎ）を用いて行うことができる。その際、接眼レンズを１０倍、対物レンズを５倍とし、偏光・微分干渉モードにて膜表面全体を観察し、クラックが確認された場合は対物レンズを１０倍に変更し、画像を取得してもよい。本実施形態では、長さ５０μｍ以上のクラックのみ、クラックとしてカウントする。また、あるクラックから別のクラックまでの距離が５００μｍ以下の場合は一つのクラックとみなす。半導体膜１４のサイズに関わらず、膜表面の全面でのクラック数を計測し、膜面積２０ｃｍ2当たりのクラック数に換算する。
　以上説明した本実施形態の積層構造体１０によれば、α－Ｇａ2Ｏ3系半導体膜の製造時におけるクラック及び剥離不良の発生を抑制することができ、ひいてはα－Ｇａ2Ｏ3系半導体膜を歩留まりよく製造できる。そのメカニズムは、明確ではないが、半導体膜１４の反り量を適正範囲内（２０μｍ以上６４μｍ以下）とすることで、半導体膜１４に適度な応力がかかった状態となり、下地基板１２から剥離しやすく且つ１０μｍ以上まで厚膜化してもクラックが生じにくくなったと考えられる。反り量が適正範囲の下限未満になると、半導体膜１４にかかる応力が不足して、半導体膜１４が下地基板１２から部分的にしか剥離しなかったり、より強い力で剥離しようとした際にクラックが生じたりすることがある。反り量が適正範囲の上限を超えると、半導体膜１４にかかる応力が大きくなりすぎて、下地基板１２上の半導体膜１４にクラックが生じることがある。
　なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
　本発明を以下の実施例によってさらに具体的に説明する。なお、本発明は以下の実施例によって何ら限定されるものではない。
［実施例１］（ミストＣＶＤ）
１．積層構造体の作製
（１）原料溶液の作製
　塩酸に金属Ｇａを添加し、室温で４週間撹拌することでガリウムイオン濃度が３ｍｏｌ／Ｌとなる塩化ガリウム溶液を得た。得られた塩化ガリウム溶液に水を加えてガリウムイオン濃度が６５ｍｍｏｌ／Ｌとなるように水溶液を調整した。更に水酸化アンモニウムを添加して、ｐＨを４．０となるように調整し、原料溶液とした。
（２）成膜準備
　図７に示した構成を有するミストＣＶＤ装置２０において、上記（１）の原料溶液をミスト発生器２２内に収容した。次に、下地基板１２としてφ２インチ（面積２０．３ｃｍ2）のｃ面サファイア基板（厚さ０．４３ｍｍ）をセットし、ノズル３２の上端と下地基板１２の下面との間の距離ｄを１５０ｍｍとした。ヒータ３８により、ステージ３６の温度を５２０℃まで昇温させ、温度安定化のため３０分保持した。次に、ガス導入口２６に備えられた図示しない流量調節弁を開いてキャリアガスをミスト発生器２２及び成長室３０の内部に供給し、ミスト発生器２２及び成長室３０の雰囲気をキャリアガスで十分置換した後、キャリアガスの流量を１．８Ｌ／ｍｉｎに調節した。ここでは、キャリアガスとして窒素ガスを用いた。
（３）成膜
　超音波振動子２４によって原料溶液を霧化し、発生したミストをキャリアガスによって成長室３０内に導入し、成長室３０内で反応させることで下地基板１２の下面に円形の半導体膜１４を形成し、最終的に積層構造体１０を得た。半導体膜１４の膜表面の面積は、下地基板１２の面積と一致した。成膜温度は５２０℃、成膜時間は３００分であった。その後、積層構造体１０の温度を室温まで下げた。
２．膜の評価
（１）表面ＥＤＸ
　得られた膜の表面のＥＤＸ測定を実施した結果、Ｇａ、Ｏのみが検出された。これにより、得られた半導体膜１４はＧａ酸化物であることが分かった。
（２）ＥＢＳＤ
　半導体膜１４のＥＢＳＤ測定を行った。得られた逆極点図方位マッピングから、半導体膜１４は基板法線方向にｃ軸配向、面内方向にも配向した二軸配向のコランダム型結晶構造を有することが分かった。これらより、α－Ｇａ2Ｏ3からなる配向膜が形成されていることが示された。
（３）反り測定
　［発明を実施するための形態］の欄に記載の方法にて半導体膜１４の反り量α、反り量β、線分ＰＯの長さ及び線分ＲＯの長さを測定した。その結果を表１に示す。表１には、反り量の大小割合（反り量α，βのうち大きい方の値に対する小さい方の割合）も示した。　
（４）膜厚
　［発明を実施するための形態］の欄に記載の方法にて半導体膜１４の平均膜厚を算出した。すなわち、膜厚の測定は、エリプソメータ―（ジェー・エー・ウーラム・ジャパン製Ｍ－２０００Ｄ）によって行った。測定位置は、図２の点Ｇ，Ａ，Ｂ，Ｃ，Ｄの合計５点とした。そして、５点で測定した膜厚の平均値を平均膜厚とした。その結果を表１に示す。　
（５）剥離歩留まり、クラック歩留まりおよび総合歩留まりの評価
　積層構造体１０の半導体膜１４を超音波振動（周波数４５ｋＨｚ）により下地基板１２から剥離した。完全に剥離したものを良品、剥離しなかったものや一部しか剥離しなかったものを不良品とし、剥離歩留まり［％］＝剥離良品数／（剥離良品数＋剥離不良品数）×１００の式より剥離歩留まりを算出した。剥離歩留まり結果を表１に示す。また、剥離した後の半導体膜１４（ただし、剥離良品のみ）について、［発明を実施するための形態］の欄で述べた方法によりクラックを観察し、クラック歩留まりを評価した。すなわち、工業用顕微鏡（ニコン製ＥＣＬＩＰＳＥ　ＬＶ１５０Ｎ）を用いて、接眼レンズを１０倍、対物レンズを５倍とし、偏光・微分干渉モードにて膜表面全体を観察し、クラックが確認された場合は対物レンズを１０倍に変更し、画像を取得した。そして、長さ５０μｍ以上のクラックのみ、クラックとしてカウントした。また、あるクラックから別のクラックまでの距離が５００μｍ以下の場合は一つのクラックとみなした。半導体膜１４のサイズに関わらず、膜表面の全面でのクラック数を計測し、膜面積２０ｃｍ2当たりに換算した。膜面積２０ｃｍ2当たりのクラック数が２０個以下を良品、それ以外を不良品とし、クラック歩留まり［％］＝クラック良品数／（クラック良品数＋クラック不良品数）×１００の式よりクラック歩留まりを算出した。クラック歩留まり結果を表１に示す。そして、総合歩留まり［％］＝剥離歩留まり×クラック歩留まり／１００の式より総合歩留まりを算出したところ、７５％であった。
［実施例２］（ミストＣＶＤ）
　下地基板１２として、φ２インチのｃ面サファイア基板の裏面に多結晶のＡｌ2Ｏ3層を形成し、裏面を鏡面仕上げにして凸状に反った基板を用いた。基板の作製方法を下記に示す。
　原料粉体としてＡｌ2Ｏ3粉体（住友化学製　ＡＫＰ－２０）、基板としてサファイア（直径５０．８ｍｍ（２インチ）、厚さ１．００ｍｍ、ｃ面、オフ角０．２°）を用いて、図９に示されるＡＤ（エアロゾルデポジション）装置４０により種基板（サファイア基板）上にＡｌ2Ｏ3からなるＡＤ膜を形成した。図９に示されるＡＤ装置４０は、大気圧より低い気圧の雰囲気下で原料粉末を基板上に噴射するＡＤ法に用いられる装置として構成されている。このＡＤ装置４０は、原料成分を含む原料粉末のエアロゾルを生成するエアロゾル生成部４２と、原料粉末をサファイア基板４１に噴射して原料成分を含む膜を形成する成膜部５０とを備えている。エアロゾル生成部４２は、原料粉末を収容し図示しないガスボンベからのキャリアガスの供給を受けてエアロゾルを生成するエアロゾル生成室４３と、生成したエアロゾルを成膜部５０へ供給する原料供給管４４と、エアロゾル生成室４３及びその中のエアロゾルに１０～１００Ｈｚの振動数で振動が付与する加振器４５とを備えている。成膜部５０は、サファイア基板４１にエアロゾルを噴射する成膜チャンバ５２と、成膜チャンバ５２の内部に配設されサファイア基板４１を固定する基板ホルダ５４と、基板ホルダ５４をＸ軸－Ｙ軸方向に移動するＸ－Ｙステージ５３とを備えている。また、成膜部５０は、先端にスリット５７が形成されエアロゾルをサファイア基板４１へ噴射する噴射ノズル５６と、成膜チャンバ５２を減圧する真空ポンプ５８とを備えている。　
　ＡＤ成膜条件は以下のとおりとした。すなわち、キャリアガスはＮ2とし、長辺５ｍｍ×短辺０．３ｍｍのスリットが形成されたセラミックス製のノズルを用いた。ノズルのスキャン条件は、０．５ｍｍ／ｓのスキャン速度で、スリットの長辺に対して垂直且つ進む方向に５５ｍｍ移動、スリットの長辺方向に５ｍｍ移動、スリットの長辺に対して垂直且つ戻る方向に５５ｍｍ移動、スリットの長辺方向且つ初期位置とは反対方向に５ｍｍ移動、とのスキャンを繰り返し、スリットの長辺方向に初期位置から５５ｍｍ移動した時点で、それまでとは逆方向にスキャンを行い、初期位置まで戻るサイクルを１サイクルとし、これを４００サイクル繰り返した。室温での１サイクルの成膜において、搬送ガスの設定圧力を０．０６ＭＰａ、流量を５Ｌ／ｍｉｎ、チャンバ内圧力を１００Ｐａ以下に調整した。このようにして形成したＡＤ膜は厚み約７０μｍであった。
　ＡＤ膜を形成したサファイア基板をＡＤ装置から取り出し、窒素雰囲気中で１６５０℃にて４時間アニールすることで、サファイア基板の裏面に多結晶のＡｌ2Ｏ3層を形成した。このようにして得た基板をセラミックスの定盤に固定し、ＡＤ膜を形成した側の面を砥石を用いて＃６０００まで研削して板面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、板面を平滑化した。砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつ、平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により多結晶Ａｌ2Ｏ3層の鏡面仕上げ加工を行った。鏡面仕上げ後の多結晶Ａｌ2Ｏ3層の厚みは２０μｍであった。その後、基板をセラミックスの定盤に固定し、サファイア基板の表面を砥石を用いて＃６０００まで研削して板面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、板面を平滑化した。砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつ、平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げ加工を行った。研磨完了後の基板厚みは０．８０ｍｍであった。
　実施例２では、下地基板１２として、以上のようにして作製して凸状に反った基板を用い、成膜時間を４５０分にしたこと以外は、実施例１と同様の方法で成膜・評価を行った。結果を表１に示す。実施例２で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。また、上述のように総合歩留まりを算出したところ９３％であった。
［実施例３］（ミストＣＶＤ）
　下地基板１２として、φ２インチのｃ面サファイア基板の裏面に多結晶のＡｌ2Ｏ3層を形成し、裏面を研削することで加工変質層を導入して凸状に反った基板を用いた。基板の作製方法を下記に示す。
　原料粉体としてＡｌ2Ｏ3粉体（住友化学製　ＡＫＰ－２０）、基板としてサファイア（直径５０．８ｍｍ（２インチ）、厚さ１．００ｍｍ、ｃ面、オフ角０．２°）を用いて、図９に示されるＡＤ装置４０により種基板（サファイア基板）上にＡｌ2Ｏ3からなるＡＤ膜を形成した。ＡＤ成膜条件は、実施例２と同様とした。
　ＡＤ膜を形成したサファイア基板をＡＤ装置から取り出し、窒素雰囲気中で１６５０℃にて４時間アニールすることで、サファイア基板の裏面に多結晶のＡｌ2Ｏ3層を形成した。このようにして得た基板をセラミックスの定盤に固定し、ＡＤ膜を形成した側の面を砥石を用いて＃３２５まで研削して多結晶Ａｌ2Ｏ3層に加工変質層を導入した。＃３２５研削後の多結晶Ａｌ2Ｏ3層の厚みは２０μｍであった。その後、基板をセラミックスの定盤に固定し、サファイア基板の表面を砥石を用いて＃６０００まで研削して板面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、板面を平滑化した。砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつ、平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げ加工を行った。研磨完了後の基板厚みは０．４５ｍｍであった。
　実施例３では、下地基板１２として、以上のようにして作製して凸状に反った基板を用いたこと以外は、実施例１と同様の方法で成膜・評価を行った。結果を表１に示す。実施例３で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。また、上述のように総合歩留まりを算出したところ８５％であった。
［実施例４］（ミストＣＶＤ）
　下地基板１２として、φ２インチのｃ面サファイア基板（厚さ０．４３ｍｍ）の裏面を＃３２５まで研削することにより加工変質層を導入して凹状に反った基板を用いたこと以外は、実施例１と同様の方法で成膜・評価を行った。結果を表１に示す。実施例４で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。また、上述のように総合歩留まりを算出したところ７６％であった。
［実施例５］（ミストＣＶＤ）
　下地基板１２として、φ２インチのｃ面サファイア基板（厚さ０．４３ｍｍ）の裏面を研磨材としてフジランダムＷＡ（粒番号１００　不二製作所製）を用いてブラスト処理することにより加工変質層を導入して凹状に反った基板を用いたこと以外は、実施例１と同様の方法で成膜・評価を行った。結果を表１に示す。実施例５で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。また、上述のように総合歩留まりを算出したところ９２％であった。
［実施例６］（ミストＣＶＤ）
　下地基板１２として、φ２インチのｃ面サファイア基板（厚さ１．００ｍｍ）の裏面にＨＶＰＥにてＡｌＮを成膜することにより凹状に反った基板を用いた。基板の作製方法を下記に示す。
　サファイア基板の裏面にＨＶＰＥにて１２００℃でＡｌＮ膜を５μｍ成膜した。ＡｌＮ成膜後に基板をセラミックスの定盤に固定し、サファイア基板の表面を砥石を用いて＃６０００まで研削して板面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、板面を平滑化した。砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつ、平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げ加工を行った。研磨完了後の基板厚みは０．４３５ｍｍであった。
　実施例６では、下地基板１２として、以上のようにして作製して凹状に反った基板を用いたこと以外は、実施例１と同様の方法で成膜・評価を行った。結果を表１に示す。実施例６で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。また、上述のように総合歩留まりを算出したところ８５％であった。
［実施例７］（ミストＣＶＤ）
　下地基板１２として、φ２インチの複合下地基板を用いた。複合下地基板の作製方法を以下に示す。
（１）複合下地基板の作製
　原料粉体としてＣｒ2Ｏ3粉体（ランクセス製　カラーサームグリーン）、基板としてサファイア（直径５０．８ｍｍ（２インチ）、厚さ２．００ｍｍ、ｃ面、オフ角０．２°）を用いて、図９に示されるＡＤ装置４０により種基板（サファイア基板）上にＣｒ2Ｏ3からなるＡＤ膜（配向前駆体層）を形成した。
　ＡＤ成膜条件は以下のとおりとした。すなわち、キャリアガスはＮ2とし、長辺５ｍｍ×短辺０．３ｍｍのスリットが形成されたセラミックス製のノズルを用いた。ノズルのスキャン条件は、０．５ｍｍ／ｓのスキャン速度で、スリットの長辺に対して垂直且つ進む方向に５５ｍｍ移動、スリットの長辺方向に５ｍｍ移動、スリットの長辺に対して垂直且つ戻る方向に５５ｍｍ移動、スリットの長辺方向且つ初期位置とは反対方向に５ｍｍ移動、とのスキャンを繰り返し、スリットの長辺方向に初期位置から５５ｍｍ移動した時点で、それまでとは逆方向にスキャンを行い、初期位置まで戻るサイクルを１サイクルとし、これを５００サイクル繰り返した。室温での１サイクルの成膜において、搬送ガスの設定圧力を０．０６ＭＰａ、流量を６Ｌ／ｍｉｎ、チャンバ内圧力を１００Ｐａ以下に調整した。このようにして形成したＡＤ膜は厚み約１００μｍであった。
　ＡＤ膜を形成したサファイア基板をＡＤ装置から取り出し、窒素雰囲気中で１７００℃にて４時間アニールした。このようにして得た基板をセラミックスの定盤に固定し、ＡＤ膜を形成した側の面を砥石を用いて＃６０００まで研削して板面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、板面を平滑化した。砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつ、平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げ加工を行い、複合下地基板を得た。加工後の算術平均粗さＲａは０．１ｎｍ、研削、研磨量は５０μｍであり、研磨完了後の基板厚みは２．０５ｍｍとなった。なお、ＡＤ膜を形成した側の面を「表面」と称することとする。
（２）配向層の評価
（２ａ）断面ＥＤＸ
　エネルギー分散型Ｘ線分析器（ＥＤＸ）を用いて基板主面に直交する断面の組成分析を実施した。その結果、複合下地基板の表面から深さ約２０μｍまでの範囲ではＣｒ、Ｏのみが検出された。Ｃｒ、Ｏの比率は約２０μｍの範囲ではほぼ変化がなく、約２０μｍの厚みを有するＣｒ酸化物層が形成されていることが分かった。また、そのＣｒ酸化物層から更に深さ３０μｍまで範囲ではＣｒ、Ｏ、Ａｌが検出され、Ｃｒ酸化物層とサファイア基板の間に約３０μｍのＣｒ・Ａｌ酸化物層（傾斜組成層）を形成していることが分かった。Ｃｒ・Ａｌ酸化物層内ではＣｒとＡｌの比率が異なり、サファイア基板側ではＡｌ濃度が高く、Ｃｒ酸化物層に近い側ではＡｌ濃度が低下している様子が認められた。
（２ｂ）表面ＥＢＳＤ
　電子線後方散乱回折装置（ＥＢＳＤ）（オックスフォード・インストゥルメンツ社製Ｎｏｒｄｌｙｓ　Ｎａｎｏ）を取り付けたＳＥＭ（日立ハイテクノロジーズ社製、ＳＵ－５０００）にてＣｒ酸化物層で構成される基板表面の逆極点図方位マッピングを５００μｍ×５００μｍの視野で実施した。このＥＢＳＤ測定の諸条件は以下のとおりとした。
＜ＥＢＳＤ測定条件＞
・加速電圧：１５ｋＶ
・スポット強度：７０
・ワーキングディスタンス：２２．５ｍｍ
・ステップサイズ：０．５μｍ
・試料傾斜角：７０°
・測定プログラム： Ａｚｔｅｃ (ｖｅｒｓｉｏｎ ３．３)
　得られた逆極点図方位マッピングから、Ｃｒ酸化物層は基板法線方向にｃ軸配向すると共に、面内方向にも配向した二軸配向のコランダム型結晶構造を有する層であることが分かった。これらより、基板表面はα－Ｃｒ2Ｏ3からなる配向層が形成されていることが示された。以上のことから、複合下地基板の作製工程を模式的に示すと図１０（ａ）～（ｄ）のようになる。
（２ｃ）ＸＲＤ
　多機能高分解能Ｘ線回折装置（ブルカー・エイエックスエス株式会社製、Ｄ８　ＤＩＳＣＯＶＥＲ）を用いて基板表面のＸＲＤインプレーン測定を行った。具体的には基板表面の高さに合わせてＺ軸を調整した後、（１１－２０）面に対してＣｈｉ、Ｐｈｉ、ω、２θを調整して軸立てを行い、以下の条件にて２θ－ω測定を行った。
＜ＸＲＤ測定条件＞
・管電圧：４０ｋＶ
・管電流：４０ｍＡ
・検出器：Ｔｒｉｐｐｌｅ　Ｇｅ（２２０）　Ａｎａｌｙｚｅｒ
・Ｇｅ（０２２）非対称反射モノクロメーターにて平行単色光化（半値幅２８秒）したＣｕＫα線
・ステップ幅：０．００１°
・スキャンスピード：１．０秒／ステップ
　その結果、配向層のａ軸長は４．９６１Åであることがわかった。
　実施例７では、以上のようにして作製した複合下地基板のα－Ｃｒ2Ｏ3配向層上に成膜したことと、成膜時間を４５０分にしたこと以外は、実施例１と同様の方法で成膜・評価を行った。結果を表１に示す。実施例７で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。また、上述のように総合歩留まりを算出したところ９４％であった。　
［実施例８］（ＨＶＰＥ）
　図８に示した気相成長装置６０において、下地基板１２として実施例２と同様の方法で作製した凸状に反った基板を準備した。原料供給管７０に塩化水素ガスを導入し、原料供給管７０内で金属Ｇａと塩化水素ガスを反応させて塩化ガリウムガスを生成し、その塩化ガリウムガスを原料供給管７０から反応容器６２内に供給した。また、酸化ガスとして酸素ガスを用い、キャリアガスとしてＮ2ガスを用いた。成長温度は５５０℃とし、成膜時間は８０分とした。これにより、下地基板１２に半導体膜１４が形成された積層構造体１０を得た。その後の評価は実施例１と同様の方法で行った。結果を表１に示す。実施例８で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。また、上述のように総合歩留まりを算出したところ９３％であった。
［比較例１］（ミストＣＶＤ）
　成膜時間を２４０分にしたこと以外は、実験例１と同様の方法で成膜・評価を行った。結果を表１に示す。比較例１で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。比較例１の総合歩留まりを上述のように算出したところ５９％であり、実施例１と比較して総合歩留まりが悪かった。
［比較例２］（ミストＣＶＤ）
　下地基板１２として、φ２インチのｃ面サファイア基板の裏面に多結晶のＡｌ2Ｏ3層を形成し、裏面を鏡面仕上げにして凸状に反った基板を用いた。基板の作製方法を下記に示す。
　原料粉体としてＡｌ2Ｏ3粉体（住友化学製　ＡＫＰ－２０）、基板としてサファイア（直径５０．８ｍｍ（２インチ）、厚さ１．００ｍｍ、ｃ面、オフ角０．２°）を用いて、図９に示されるＡＤ装置４０により種基板（サファイア基板）上にＡｌ2Ｏ3からなるＡＤ膜を形成した。ＡＤ成膜条件は、実施例２と同様とした。
　ＡＤ膜を形成したサファイア基板をＡＤ装置から取り出し、窒素雰囲気中で１６５０℃にて４時間アニールすることで、サファイア基板の裏面に多結晶のＡｌ2Ｏ3層を形成した。このようにして得た基板をセラミックスの定盤に固定し、ＡＤ膜を形成した側の面を砥石を用いて＃６０００まで研削して板面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、板面を平滑化した。砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつ、平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により多結晶Ａｌ2Ｏ3層の鏡面仕上げ加工を行った。鏡面仕上げ加工後の多結晶Ａｌ2Ｏ3層の厚みは２０μｍであった。 その後、基板をセラミックスの定盤に固定し、サファイア基板の表面を砥石を用いて＃６０００まで研削して板面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、板面を平滑化した。砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつ、平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げ加工を行った。研磨完了後の基板厚みは０．４５ｍｍであった。
　比較例２では、下地基板１２として、以上のようにして作製して凸状に反った基板を用いたこと以外は、実施例１と同様の方法で成膜・評価を行った。結果を表１に示す。比較例２で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。比較例２の総合歩留まりを上述のように算出したところ５８％であり、実施例１と比較して総合歩留まりが悪かった。
［比較例３］（ミストＣＶＤ）
　下地基板１２として、φ２インチのｃ面サファイア基板（厚さ０．４３ｍｍ）の裏面を＃３２５まで研削することにより加工変質層を導入して凹状に反った基板を用い、成膜時間を３６０分にしたこと以外は、実施例１と同様の方法で成膜・評価を行った。結果を表１に示す。比較例３で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。比較例３の総合歩留まりを上述のように算出したところ５８％であり、実施例１と比較して総合歩留まりが悪かった。
［比較例４］（ミストＣＶＤ）
　下地基板１２として、φ２インチのｃ面サファイア基板（厚さ１．００ｍｍ）の裏面にＨＶＰＥにてＡｌＮを成膜し、その後研削することによりＡｌＮ膜に加工変質層を導入して凹状に反った基板を用いたこと以外は、実施例１と同様の方法で成膜・評価を行った。基板の作製方法を下記に示す。
　サファイア基板の裏面にＨＶＰＥにて１２００℃でＡｌＮ膜を成膜した。ＡｌＮ成膜後に基板をセラミックスの定盤に固定し、ＡｌＮ膜成膜面を砥石を用いて＃３２５まで研削して加工変質層を導入した。研削後のＡｌＮの膜厚は５μｍであった。その後、サファイア基板の表面を砥石を用いて＃６０００まで研削して板面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、板面を平滑化した。砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつ、平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げ加工を行った。鏡面仕上げ後の基板厚みは０．４３５ｍｍであった。
　比較例４では、下地基板１２として、以上のようにして作製して凹状に反った基板を用いたこと以外は、実施例１と同様の方法で成膜・評価を行った。結果を表１に示す。比較例４で得られた半導体膜１４も、ＥＤＸ測定からＧａ酸化物であること、ＥＢＳＤ測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。比較例４の総合歩留まりを上述のように算出したところ５９％であり、実施例１と比較して総合歩留まりが悪かった。
Figure JPOXMLDOC01-appb-T000001
   本出願は、２０２０年９月２４日に出願された日本国特許出願第２０２０－１５９６１１号を優先権主張の基礎としており、引用によりその内容の全てが本明細書に含まれる。
　本発明は、例えばパワー半導体用材料などに利用可能である。
１０　積層構造体、１２　下地基板、１４　半導体膜、１４ａ　表面、２０　ミストＣＶＤ装置、２２　ミスト発生器、２４　超音波振動子、２６　ガス導入口、２８　ミスト供給管、３０　成長室、３２　ノズル、３４　ガス排出口、３６　ステージ、３８　ヒータ、４０　ＡＤ装置、４１　サファイア基板、４２　エアロゾル生成部、４３　エアロゾル生成室、４４　原料供給管、４５　加振器、５０　成膜部、５２　成膜チャンバ、５３　Ｘ－Ｙステージ、５４　基板ホルダ、５６　噴射ノズル、５７　スリット、５８　真空ポンプ、６０　気相成長装置、６２　反応容器、６４　ヒータ、６６　キャリアガス供給管、６８　酸化ガス供給管、７０　原料供給管、７２　収容部、７４　排気管、７６　サセプタ。

Claims (5)

  1. 　下地基板上にα－Ｇａ2Ｏ3又はα－Ｇａ2Ｏ3系固溶体からなるコランダム型結晶構造を有する半導体膜を備えた積層構造体であって、
    　前記半導体膜の平均膜厚が１０μｍ以上であり、前記半導体膜は凸状又は凹状に反っており、前記半導体膜の反り量が２０μｍ以上６４μｍ以下である、
    　積層構造体。
  2. 　前記半導体膜を平面視したときの平面視図形において、前記平面視図形の重心である点Ｇを通り互いに直交する２つの直線Ｘ，Ｙを引き、直線Ｘ上で点Ｇからそれぞれ２０ｍｍ離れた２点Ａ，Ｂと直線Ｙ上で点Ｇからそれぞれ２０ｍｍ離れた２点Ｃ，Ｄとを定め、前記半導体膜の表面における点Ａと点Ｂとの間の曲線ＡＢ上の任意の点のうち線分ＡＢまでの距離が最長となる点Ｐを定め、前記半導体膜の表面における点Ｃと点Ｄとの間の曲線ＣＤ上の任意の点のうち線分ＣＤまでの距離が最長となる点Ｒを定め、線分ＡＢと点Ｐとの距離を反り量α、線分ＣＤと点Ｒとの距離を反り量βとしたとき、前記反り量α，βを前記半導体膜の反り量とする、
    　請求項１に記載の積層構造体。
  3. 　前記半導体膜の表面において点Ｇに対応する点Ｏを定めたとき、線分ＰＯの長さ及び線分ＲＯの長さが１０ｍｍ以下である、
    　請求項２に記載の積層構造体。
  4. 　前記反り量α，βのうち小さい方の値が大きい方の値の５０％以上１００％以下である、　
      請求項２又は３に記載の積層構造体。
  5. 　前記半導体膜の反り量が３０μｍ以上６４μｍ以下である、
    　請求項１～４のいずれか１項に記載の積層構造体。
PCT/JP2021/021939 2020-09-24 2021-06-09 積層構造体 WO2022064783A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180054549.7A CN116018260A (zh) 2020-09-24 2021-06-09 层叠结构体
JP2022551143A JPWO2022064783A1 (ja) 2020-09-24 2021-06-09
US18/181,636 US20230231013A1 (en) 2020-09-24 2023-03-10 Multilayer structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020159611 2020-09-24
JP2020-159611 2020-09-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/181,636 Continuation US20230231013A1 (en) 2020-09-24 2023-03-10 Multilayer structure

Publications (1)

Publication Number Publication Date
WO2022064783A1 true WO2022064783A1 (ja) 2022-03-31

Family

ID=80846351

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/021939 WO2022064783A1 (ja) 2020-09-24 2021-06-09 積層構造体

Country Status (4)

Country Link
US (1) US20230231013A1 (ja)
JP (1) JPWO2022064783A1 (ja)
CN (1) CN116018260A (ja)
WO (1) WO2022064783A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016013932A (ja) * 2014-06-30 2016-01-28 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP2016157878A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
WO2020194763A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 半導体膜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016013932A (ja) * 2014-06-30 2016-01-28 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP2016157878A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
WO2020194763A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 半導体膜

Also Published As

Publication number Publication date
US20230231013A1 (en) 2023-07-20
CN116018260A (zh) 2023-04-25
JPWO2022064783A1 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
JP7461851B2 (ja) 半導体膜
KR101749781B1 (ko) 단결정 기판, 이를 이용하여 얻어지는 ⅲ족 질화물 결정 및 ⅲ족 질화물 결정의 제조방법
US20220157946A1 (en) Semiconductor film
US11942520B2 (en) Semiconductor film
US20210404090A1 (en) Ground substrate and method for producing same
JP2006060069A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
WO2022064783A1 (ja) 積層構造体
JP6094243B2 (ja) 複合基板およびそれを用いた半導体ウエハの製造方法
JP7439117B2 (ja) 下地基板及びその製造方法
WO2020261356A1 (ja) 半導体膜
WO2020195355A1 (ja) 下地基板
JP7320070B2 (ja) 下地基板及びその製造方法
WO2022230342A1 (ja) 複合基板、複合基板の製法及び酸化ガリウム結晶膜の製法
WO2023085055A1 (ja) 下地基板及び単結晶ダイヤモンド積層基板並びにそれらの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21871916

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022551143

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21871916

Country of ref document: EP

Kind code of ref document: A1