CN116018260A - 层叠结构体 - Google Patents

层叠结构体 Download PDF

Info

Publication number
CN116018260A
CN116018260A CN202180054549.7A CN202180054549A CN116018260A CN 116018260 A CN116018260 A CN 116018260A CN 202180054549 A CN202180054549 A CN 202180054549A CN 116018260 A CN116018260 A CN 116018260A
Authority
CN
China
Prior art keywords
semiconductor film
film
substrate
base substrate
warpage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180054549.7A
Other languages
English (en)
Inventor
福井宏史
渡边守道
吉川润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN116018260A publication Critical patent/CN116018260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的层叠结构体是在基底基板上具备包含α－Ga2O3或α－Ga2O3系固溶体的具有刚玉型结晶结构的半导体膜的层叠结构体，其中，半导体膜的平均膜厚为10μm以上，半导体膜呈凸状或凹状翘曲，半导体膜的翘曲量为20μm以上64μm以下。

Description

层叠结构体
技术领域
本发明涉及层叠结构体。
背景技术
近年来，氧化镓(Ga2O3)作为半导体用材料备受关注。已知氧化镓具有α、β、γ、δ及ε这5个晶型，其中，α－Ga2O3的带隙非常大，达到5.3eV，作为功率半导体用材料备受期待。不过，α－Ga2O3为亚稳相，因此，单晶基板无法实用化，通常以蓝宝石基板上的异质外延生长形成。
例如，专利文献1记载有如下例子，即，在c面蓝宝石基板上形成α－(Al0.02Ga0.98)2O3层和α－Ga2O3层交替层叠得到的缓冲层，在缓冲层上形成α－Ga2O3膜作为结晶性氧化物半导体膜。该例中，关于结晶性氧化物半导体膜，膜中的旋转晶畴的含有率为0.02体积％以下，翘曲也减少(具体而言，从5mm间的两端的点通过的最短直线与凹或凸的顶点之间的最短距离减少至0.21μm)。
现有技术文献
专利文献
专利文献1：日本特开2016－157878号公报
专利文献2：日本特开2019－33271号公报
发明内容
然而，通过专利文献1的方法，很难得到实质上大面积不含裂纹的α－Ga2O3系半导体膜，特别是制成10μm以上的厚膜的情况下，很难得到裂纹充分减少的半导体膜。另外，将使用该方法制作的膜自成膜用基底基板剥离而使其自立化的情况下，或者将自立化的膜转载于其他支撑基板的情况下，有时剥离时在α－Ga2O3系半导体膜产生裂纹、因剥离不良所导致的缺损。因此，期望抑制α－Ga2O3系半导体膜制造时产生裂纹及剥离不良，进而成品率良好地制造α－Ga2O3系半导体膜。
应予说明，关于剥离方法，例如，专利文献2中公开了：施加机械冲击进行剥离的方法、施加热而利用热应力进行剥离的方法、施加超声波等振动进行剥离的方法、以及通过刻蚀进行剥离的方法。
本发明是为了解决上述课题而实施的，其主要目的在于，抑制在α－Ga2O3系半导体膜制造时产生裂纹及剥离不良。
本发明的层叠结构体是在基底基板上具备包含α－Ga2O3或α－Ga2O3系固溶体的具有刚玉型结晶结构的半导体膜(以下称为“α－Ga2O3系半导体膜”)的层叠结构体，其中，所述半导体膜的平均膜厚为10μm以上，所述半导体膜呈凸状或凹状翘曲，所述半导体膜的翘曲量为20μm以上64μm以下。
根据该层叠结构体，能够抑制在α－Ga2O3系半导体膜制造时产生裂纹及剥离不良。其机制尚不明确，不过，认为：通过使α－Ga2O3系半导体膜的翘曲量在适当范围内，成为对半导体膜施加了适度应力的状态，容易自基底基板剥离且不易产生裂纹。如果翘曲量小于适当范围的下限，则有时施加于半导体膜的应力不足，导致半导体膜自基底基板仅部分剥离，或者想要以更强的力进行剥离时产生裂纹。如果翘曲量超过适当范围的上限，则有时施加于半导体膜的应力过大，导致基底基板上的半导体膜产生裂纹。
本发明中，半导体膜的制法可以包括：
(a)使用喷雾CVD法或HVPE法，于300℃以上800℃以下的温度在基底基板上形成包含α－Ga2O3或α－Ga2O3系固溶体的具有刚玉型结晶结构的半导体膜，之后，将温度降低至室温，由此得到上述层叠结构体的工序；以及
(b)将所述层叠结构体的所述半导体膜自所述基底基板剥离，由此得到所述半导体膜的工序。
根据该半导体膜的制法，在α－Ga2O3系半导体膜制造时，不易产生裂纹及剥离不良，因此，能够成品率良好且比较容易地制造α－Ga2O3系半导体膜。
附图说明
图1是层叠结构体10的说明图，(a)是俯视图，(b)是A－A截面图。
图2是关于半导体膜14的翘曲量的测定方法的说明图。
图3是关于半导体膜14的翘曲量的测定方法的说明图。
图4是关于半导体膜14的翘曲量的测定方法的说明图。
图5是关于半导体膜14的翘曲量的测定方法的说明图。
图6是关于半导体膜14的翘曲量的测定方法的说明图。
图7是表示喷雾CVD装置20的构成的剖视简图。
图8是表示气相生长装置60的构成的剖视简图。
图9是表示AD装置40的构成的剖视简图。
图10是复合基底基板的制作工序图。
具体实施方式
[层叠结构体]
图1是本实施方式的层叠结构体10的说明图，(a)是俯视图，(b)是A－A截面图。
层叠结构体10为板状的部件，在基底基板12上具备半导体膜14。本实施方式中，俯视该层叠结构体10时的俯视图形为圆形。不过，层叠结构体10的俯视图形并不限定于圆形，例如可以为多边形(正方形、长方形等四边形、以及五边形、六边形等)。
基底基板12优选为具有刚玉结构的基板，特别优选为沿着c轴及a轴这两个轴取向的基板(二轴取向基板)。二轴取向基板可以为多晶、镶嵌结晶(结晶方位偏离若干的结晶的集合)，也可以为单晶。基底基板12具有刚玉结构即可，可以由单一材料构成，也可以为多种材料的固溶体。基底基板12可以为在具有刚玉结构的材料的基底基板上具备晶格常数比该材料更接近于α－Ga2O3的材料的层的复合基底基板。复合基底基板可以如下制造：例如，(a)准备具有刚玉结构的材料的基底基板；(b)使用晶格常数比基底基板的材料更接近于α－Ga2O3的材料，制作取向前驱体层；(c)在基底基板上对取向前驱体层进行热处理，至少将基底基板附近的部分转化为取向层；根据需要，(d)施加磨削、研磨等加工，使取向层的表面露出。作为基底基板12，例如可以举出：蓝宝石基板、在蓝宝石基板的一面具备晶格常数比蓝宝石更接近于α－Ga2O3的氧化物(α－Cr2O3、α－Fe2O3等)的层的复合基底基板等。
半导体膜14为包含α－Ga2O3或α－Ga2O3系固溶体的具有刚玉型结晶结构的膜，即α－Ga2O3系半导体膜。α－Ga2O3属于三方晶系的结晶组，具有刚玉型结晶结构。另外，α－Ga2O3系固溶体是在α－Ga2O3中固溶其他成分得到的物质，维持着刚玉型结晶结构。作为其他成分，例如可以举出：Al2O3、In2O3、Cr2O3、Fe2O3、Rh2O3、V2O3、Ti2O3等。
半导体膜14呈凸状或凹状翘曲，所有情况下，其翘曲量均为20μm以上64μm以下，优选为30μm以上64μm以下，更优选为30μm以上50μm以下的范围内。半导体膜14呈凸状翘曲是指：如图3及图4所示，观察将半导体膜14沿着厚度方向切断时的截面时，半导体膜14的膜表面(与基底基板12侧相反一侧的面)呈凸状。半导体膜14呈凹状翘曲是指：如图5及图6所示，观察将半导体膜14沿着厚度方向切断时的截面时，半导体膜14的膜表面(与基底基板12侧相反一侧的面)呈凹状。
以下，采用图2～图6，对半导体膜14的翘曲量进行说明。如图2所示，俯视半导体膜14时的俯视图形(此处为圆形)中，画出从该俯视图形的重心即点G通过且彼此正交的2个直线X、Y，在直线X上确定与点G分别相距20mm的2点A、B，并在直线Y上确定与点G分别相距20mm的2点C、D。接下来，半导体膜14呈凸状翘曲的情况下，如图3所示，确定半导体膜14的表面14a处的点A与点B之间的曲线AB上的任意点中的至线段AB的距离最长的点P；半导体膜14呈凹状翘曲的情况下，如图5所示，确定半导体膜14的表面14a处的点A与点B之间的曲线AB上的任意点中的至线段AB的距离最长的点P。然后，将线段AB与点P的距离设为翘曲量α。另外，半导体膜14呈凸状翘曲的情况下，如图4所示，确定半导体膜14的表面14a处的点C与点D之间的曲线CD上的任意点中的至线段CD的距离最长的点R；半导体膜14呈凹状翘曲的情况下，如图6所示，确定半导体膜14的表面14a处的点C与点D之间的曲线CD上的任意点中的至线段CD的距离最长的点R。然后，将线段CD与点R的距离设为翘曲量β。将上述翘曲量α、β设为半导体膜14的翘曲量。翘曲量α、β均落在20μm以上64μm以下的范围内。另外，翘曲量α和翘曲量β中的较小者的值优选为较大者的值的50％以上100％以下，更优选为85％以上100％以下。
翘曲量α、β的测定方法没有特别限定，可以采用公知的方法。例如，可以使用高精度激光测定器(株式会社Keyence制LT－9010M)来测定翘曲量α、β。具体而言，可以使用高精度激光测定器，在线段AB间以1mm间隔测定曲线AB上的点与线段AB之间的距离，由此测定翘曲量α。翘曲量β也是同样的。
另外，如图3及图4、或、图5及图6所示，在半导体膜14的表面14a处确定与点G对应的点O时，从不会使Ga2O3系半导体膜产生裂纹地剥离的观点出发，线段PO的长度及线段RO的长度优选为10mm以下。上述长度更优选为5mm以下，进一步优选为3mm以下。特别是，通过设为5mm以下，使得Ga2O3系半导体膜的翘曲形状接近于正球状，应力局部集中的部位变少，因此，不易产生裂纹。
半导体膜14的平均膜厚为10μm以上，优选为12μm以上，更优选为14μm以上。半导体膜14的平均膜厚的上限没有特别限定，例如为1000μm以下。半导体膜14的膜厚的测定方法没有特别限定，可以采用公知的方法。例如，可以采用椭偏仪(J.A.Woollam Japan制M－2000D)，测定半导体膜14的膜厚。半导体膜14的平均膜厚可以如下计算，在图2的点G、A、B、C、D共5点，测定半导体膜14的膜厚，将其平均值设为半导体膜14的平均膜厚。
半导体膜14的膜表面的面积与基底基板12的面积实质上一致。半导体膜14的膜表面的面积优选为20cm2以上，更优选为70cm2以上，进一步优选为170cm2以上。通过像这样使半导体膜14大面积化，能够从一块半导体膜14得到多个半导体元件，从而能够降低制造成本。半导体膜14的大小的上限没有特别限定，典型地，单面为700cm2以下。
半导体膜14可以以1.0×1016～1.0×1021/cm3的比例包含14族元素作为掺杂物。此处，14族元素为IUPAC(国际纯粹与应用化学联合会)制定的周期表中的14族元素，具体的为碳(C)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)中的任一元素。掺杂物量可以根据期望的特性而适当变更，优选为1.0×1016～1.0×1021/cm3，更优选为1.0×1017～1.0×1019/cm3。这些掺杂物均匀地分布于膜中，半导体膜14的表面和背面的掺杂物浓度优选为相同程度。
此外，半导体膜14优选为以特定的面方位取向的取向膜。半导体膜14的取向性可以利用公知的方法进行调查，例如可以采用电子背散射衍射装置(EBSD)进行反极图成像来调查。例如，半导体膜可以c轴取向，也可以c轴取向且在面内方向也取向。
[半导体膜的制法]
半导体膜14的制法包括：(a)得到层叠结构体10的工序；(b)将半导体膜14自基底基板12剥离的工序。
(a)得到层叠结构体10的工序
层叠结构体10是采用α－Ga2O3系材料在基底基板12上形成半导体膜14而得到的。成膜方法没有特别限定，可以采用公知的方法。作为成膜方法，优选为喷雾CVD、HVPE、MBE、MOCVD、喷溅、水热法，特别优选为喷雾CVD、HVPE。
对于层叠结构体10的成膜方法、成膜条件，只要半导体膜14的凸状或凹状的翘曲量为适当范围(20μm以上64μm以下)、且半导体膜14的平均膜厚为适当范围(10μm以上)即可，没有特别限定。另外，可以通过成膜方法、成膜条件、膜厚等来适当控制半导体膜14的凸状或凹状的翘曲量。
对于超过能够以成膜方法、成膜条件等实现的范围的凸状的翘曲量的实现，例如使用具有凸状翘曲的基底基板12、或者在成膜中对基底基板12进行产生凸状翘曲这样的处置即可。作为得到像这样的基底基板12的方法，例如可以举出：准备热膨胀率比基底基板12高的材料(高热膨胀材料)并于规定温度在基底基板12的背面将该材料成膜的方法。这种情况下，从将高热膨胀材料成膜的规定温度降低至室温时，通过热应力可以使基底基板12产生凸状翘曲。关于基底基板12的翘曲量，可以通过对基底基板12和高热膨胀材料的热膨胀率、厚度分别进行控制来实现期望的翘曲量。作为高热膨胀材料的成膜方法，没有特别限定，可以举出：AD、HVPE、喷溅、蒸镀、CVD等，优选为HVPE、喷溅、CVD。另外，可以将高热膨胀材料于规定的温度与基底基板粘贴，以此代替成膜。作为粘贴方法，没有特别限定，可以举出：采用了粘接剂的方法、使其烧结的方法等。其中，在基底基板12的待形成半导体膜14的面可以预先形成保护层，以使得高热膨胀材料不会附着、成膜。作为上述基底基板12和高热膨胀材料的组合，例如，基底基板12可以举出蓝宝石、Cr2O3单晶，高热膨胀材料可以举出过渡金属、MgAl2O4、MgO等。另外，对于Al2O3，c轴的热膨胀率大于a轴的热膨胀率，因此，多晶的热膨胀率大于a轴的热膨胀率。所以，作为基底基板12使用c面蓝宝石的情况下，作为高热膨胀材料可以使用多晶的Al2O3。
另外，因成膜方法、成膜条件而导致半导体膜14的凸状翘曲量超过适当范围的情况下，例如，使用较厚的基底基板12提高刚性，或者在不低于10μm的范围内使半导体膜14的厚度变薄，以使得采用该成膜方法、成膜条件且翘曲量落在适当范围内即可。或者，可以使用具有凹状翘曲的基底基板12，或者在成膜中对基底基板12进行产生凹状翘曲这样的处置。作为得到上述基底基板12的方法，例如可以举出：准备热膨胀率比基底基板12低的材料(低热膨胀材料)并于规定温度在基底基板12的背面将该材料成膜的方法。这种情况下，从将低热膨胀材料成膜的规定温度降低至室温时，通过热应力可以使基底基板12产生凹状翘曲。关于基底基板12的翘曲量，可以通过对基底基板12和低热膨胀材料的热膨胀率、厚度分别进行控制来实现期望的翘曲量。作为低热膨胀材料的成膜方法，没有特别限定，可以举出：AD、HVPE、喷溅、蒸镀、CVD等，优选为HVPE、喷溅、CVD。另外，可以将低热膨胀材料于规定的温度与基底基板粘贴，以此代替成膜。作为粘贴方法，没有特别限定，可以举出：采用了粘接剂的方法、使其烧结的方法等。其中，在基底基板12的待形成半导体膜14的面可以预先形成保护层，以使得低热膨胀材料不会附着、成膜。作为上述基底基板12和低热膨胀材料的组合，基底基板12可以举出蓝宝石、Cr2O3单晶，低热膨胀材料可以举出AlN、SiC、W、Mo等金属。
作为降低半导体膜14的凸状翘曲量的另一方法，还有在基底基板12的背面形成加工变质层并利用由泰曼效应带来的应力减少翘曲量的方法。加工变质层的形成方法可以采用公知的方法，例如可以举出：磨削、喷砂处理等。应予说明，有时以厚度调整、瑕疵或污垢的除去等为目的而对基底基板12的表面、背面进行磨削，由此有时在基底基板12形成加工变质层，使基底基板12产生非意图的翘曲。这种情况下，所形成的加工变质层可以通过例如镜面研磨、于规定温度的退火处理等来除去。通过镜面研磨除去加工变质层的情况下，以加工变质层不易被导入所形成的加工变质层的厚度以上的厚度的条件进行研磨即可。例如，可以使用磨石磨削至#6000，之后，使用金刚石磨粒进行精研，然后，使用胶态二氧化硅进行化学机械研磨(CMP)，由此除去加工变质层。
对于超过能够以成膜方法、成膜条件等实现的范围的凹状的翘曲量的实现，例如使用具有凹状翘曲的基底基板12、或者在成膜中对基底基板12进行产生凹状翘曲这样的处置即可。作为得到像这样的基底基板12的方法，可以采用与得到因成膜方法、成膜条件而导致半导体膜14的凸状翘曲量超过适当范围的情况下用于使其采用该成膜方法、成膜条件且翘曲量落在适当范围内的基底基板12的上述方法同样的方法。
作为增加半导体膜14的凹状翘曲量的另一方法，还有在基底基板12的背面形成加工变质层并利用由泰曼效应带来的应力增加翘曲量的方法。加工变质层的形成方法可以采用公知的方法，例如可以举出：磨削、喷砂处理等。
另外，因成膜方法、成膜条件而导致半导体膜14的凹状翘曲量超过适当范围的情况下，例如，使用较厚的基底基板12提高刚性，或者使半导体膜14的厚度变厚，以使得采用该成膜方法、成膜条件且翘曲量落在适当范围内即可。或者，可以使用具有凸状翘曲的基底基板12，或者在成膜中对基底基板12进行产生凸状翘曲这样的处置。作为得到上述基底基板12的方法，可以采用与得到用于实现超过以成膜方法、成膜条件等能够实现的范围的凸状翘曲量的基底基板12的上述方法同样的方法。
图7是表示喷雾CVD装置20的构成的剖视简图。喷雾CVD装置20具备：喷雾发生器22、喷雾供给管28、以及生长室30。喷雾发生器22使设置于底面的超声波振子24进行工作，以超声波使喷雾发生器22内存储的原料溶液振动，产生喷雾。在喷雾发生器22的侧面设置有气体导入口26。气体导入口26能够从外部将载气导入至喷雾发生器22内。喷雾供给管28将喷雾发生器22和生长室30连结。喷雾供给管28的下端贯穿喷雾发生器22的顶面而与喷雾发生器22的内部连通。喷雾供给管28的上端与安装于生长室30的底面的喷嘴32连通。因此，将由喷雾发生器22产生的喷雾经喷雾供给管28而向生长室30内供给。生长室30为圆筒容器，在侧面上部具备气体排出口34，并且，在顶面具备圆盘状的工作台36。在工作台36的下表面以能够装卸的方式保持有结晶生长用的基底基板12。在生长室30的顶面设置有用于对保持于工作台36的基底基板12进行加热的加热器38。
对使用喷雾CVD装置20制作本实施方式的层叠结构体10的情形进行说明。作为原料溶液，准备卤化镓溶液，将其放入喷雾发生器22内。将作为α－Al2O3的蓝宝石基板作为基底基板12以能够装卸的方式保持于工作台36的下表面。此时，将喷嘴32的上端与基底基板12的下表面之间的距离d(参照图7)设为适当的值(例如100mm以上200mm以下)。另外，通过加热器38，将工作台36加热至期望的温度。然后，在喷雾发生器22中，利用超声波振子24将原料溶液雾化，使其产生喷雾。喷雾发生器22中产生的喷雾与从气体导入口26导入的载气(例如N2、稀有气体等)一同通过喷雾供给管28从设置于生长室30的底面的喷嘴32朝上向生长室30内供给。据此，原料溶液内的卤化镓热分解而生成氧化镓，在基底基板12的下表面进行异质外延生长，形成半导体膜14(α－Ga2O3系半导体膜)。工作台36的温度设定为：形成半导体膜14且所形成的半导体膜14的翘曲量α、β落在20μm以上64μm以下的范围。具体而言，优选为300℃以上800℃以下，更优选为400℃以上700℃以下。生长时间按半导体膜14的平均膜厚达到10μm以上进行设定。据此，得到层叠结构体10。之后，将层叠结构体10的温度降低至室温(例如10℃以上40℃以下)，由此得到半导体膜14的翘曲量及平均膜厚落在期望的数值范围内的层叠结构体10。
图8是表示采用了HVPE的气相生长装置60的构成的剖视简图。气相生长装置60具备反应容器62和加热器64。
反应容器62为由不与各种原料、生成物发生反应的材料(例如石英)制作的容器。在反应容器62的相互对置的一对侧面中的一个侧面安装有载气供给管66、氧化气体供给管68及原料供给管70，在另一个侧面安装有排气管74。载气供给管66将载气(例如氮、稀有气体等)向反应容器62内供给。氧化气体供给管68将氧气作为氧化气体向反应容器62内供给。作为氧化气体，除了氧以外，可以供给水蒸汽、一氧化二氮等。原料供给管70中，从气体供给源供给来的卤素气体(例如氯气)或卤化氢气体(例如氯化氢气体)和在原料供给管70的中途所设置的收纳部72内的金属镓发生反应，生成卤化镓。因此，原料供给管70将卤化镓气体作为原料气体向反应容器62内供给。卤素气体或卤化氢气体可以与氮、稀有气体等载气一同供给。在反应容器62内的各供给管66、68、70的下游设置有以能够装卸的方式保持基底基板12的基座76。排气管74将反应容器62内的未反应的气体排出。在排气管74可以连接有真空泵，还可以利用该真空泵对反应容器62内的真空度进行调整。据此，能够抑制气相反应，或者改善生长速度分布。
加热器64配置成将反应容器62的周围包围。作为加热器64，例如可以采用电阻加热式加热器等。
对采用气相生长装置60制作本实施方式的层叠结构体10的情形进行说明。在反应容器62内，从氧化气体供给管68供给来的氧气和从原料供给管70供给来的原料气体(卤化镓气体)发生反应，从而在基底基板12上形成半导体膜14(α－Ga2O3膜)。成膜温度设定为：形成半导体膜14且所形成的半导体膜14的翘曲量α、β落在20μm以上64μm以下的范围。具体而言，成膜温度优选为300℃以上800℃以下，更优选为400℃以上700℃以下。氧气、原料气体的分压没有特别限定。例如，原料气体的分压可以为0.05kPa以上10kPa以下的范围，氧气的分压可以为0.25kPa以上50kPa以下的范围。生长时间按半导体膜14的平均膜厚达到10μm以上进行设定。据此，得到层叠结构体10。之后，将层叠结构体10的温度降低至室温(例如10℃以上40℃以下)，由此得到半导体膜14的翘曲量及平均膜厚落在期望的数值范围内的层叠结构体10。
(b)将半导体膜14自基底基板12剥离的工序
自如上所述得到的室温的层叠结构体10的基底基板12将半导体膜14剥离的方法没有特别限定，可以采用公知的方法。作为剥离方法，例如可以举出：施加机械冲击进行剥离的方法、施加热而利用热应力进行剥离的方法、施加超声波等振动进行剥离的方法等。通过剥离，能够以自立膜的形式得到半导体膜14。或者，也可以将半导体膜14转载于另一支撑基板。
这样以自立膜的形式得到的半导体膜14优选没有缺损，另外，膜表面中，膜面积每20cm2的裂纹数优选为20个以下。虽然没有特别限定，不过，例如可以采用工业用显微镜(Nikon制ECLIPSE LV150N)进行裂纹数的计数。此时，可以将目镜设为10倍，将物镜设为5倍，以偏光微分干涉模式观察整个膜表面，确认到裂纹的情况下，将物镜变更为10倍，取得图像。本实施方式中，仅将长度50μm以上的裂纹计数为裂纹。另外，将从某一裂纹至另一裂纹的距离为500μm以下的情形视为一个裂纹。与半导体膜14的尺寸无关，对膜表面整面的裂纹数进行测量，换算为膜面积每20cm2的裂纹数。
根据以上说明的本实施方式的层叠结构体10，能够抑制在α－Ga2O3系半导体膜制造时产生裂纹及剥离不良，进而能够成品率良好地制造α－Ga2O3系半导体膜。其机制尚不明确，不过，认为：通过使半导体膜14的翘曲量在适当范围内(20μm以上64μm以下)，成为对半导体膜14施加了适度应力的状态，容易自基底基板12剥离，且即便厚膜化至10μm以上，也不易产生裂纹。如果翘曲量小于适当范围的下限，则有时施加于半导体膜14的应力不足，导致半导体膜14自基底基板12仅部分剥离，或者想要以更强的力进行剥离时产生裂纹。如果翘曲量超过适当范围的上限，则有时施加于半导体膜14的应力过大，导致基底基板12上的半导体膜14产生裂纹。
应予说明，本发明不受上述实施方式的任何限定，当然只要属于本发明的技术范围就可以以各种方案进行实施。
实施例
通过以下的实施例，对本发明进一步具体地进行说明。应予说明，本发明不受以下实施例的任何限定。
[实施例1](喷雾CVD)
1.层叠结构体的制作
(1)原料溶液的制作
在盐酸中添加金属Ga，于室温搅拌4周，得到镓离子浓度为3mol/L的氯化镓溶液。在得到的氯化镓溶液中加入水，以使得镓离子浓度达到65mmol/L的方式调整水溶液。进而，添加氢氧化铵，将pH调整为4.0，制成原料溶液。
(2)成膜准备
在具有图7所示的构成的喷雾CVD装置20中，将上述(1)的原料溶液收纳于喷雾发生器22内。接下来，作为基底基板12，安装φ2英寸(面积20.3cm2)的c面蓝宝石基板(厚度0.43mm)，使喷嘴32的上端与基底基板12的下表面之间的距离d为150mm。利用加热器38，使工作台36的温度升温至520℃，保持30分钟，以使温度稳定化。接下来，打开气体导入口26所具备的未图示的流量调节阀，将载气向喷雾发生器22及生长室30的内部供给，并在将喷雾发生器22及生长室30的气氛以载气充分置换后，将载气的流量调节为1.8L/min。此处，作为载气，使用氮气。
(3)成膜
通过超声波振子24，使原料溶液雾化，将产生的喷雾利用载气向生长室30内导入，使其在生长室30内反应，由此在基底基板12的下表面形成圆形的半导体膜14，最终得到层叠结构体10。半导体膜14的膜表面的面积与基底基板12的面积一致。成膜温度为520℃，成膜时间为300分钟。之后，将层叠结构体10的温度降低至室温。
2.膜的评价
(1)表面EDX
实施得到的膜的表面的EDX测定，结果，仅检测出Ga、O。由此可知，得到的半导体膜14为Ga氧化物。
(2)EBSD
进行半导体膜14的EBSD测定。由得到的反极图成像可知：半导体膜14具有在基板法线方向进行c轴取向、且在面内方向也取向的二轴取向的刚玉型结晶结构。这说明了形成有包含α－Ga2O3的取向膜。
(3)翘曲测定
以[具体实施方式]部分记载的方法，对半导体膜14的翘曲量α、翘曲量β、线段PO的长度及线段RO的长度进行测定。将其结果示于表1。表1中还示出翘曲量的大小比例(翘曲量α、β中的较小者的值相对于较大者的值的比例)。
(4)膜厚
以[具体实施方式]部分记载的方法，计算出半导体膜14的平均膜厚。即，通过椭偏仪(J.A.Woollam Japan制M－2000D)进行膜厚的测定。测定位置设为图2的点G、A、B、C、D共5点。并且，将以5点测定的膜厚的平均值设为平均膜厚。将其结果示于表1。
(5)剥离成品率、裂纹成品率以及综合成品率的评价
利用超声波振动(频率45kHz)，将层叠结构体10的半导体膜14自基底基板12剥离。将完全剥离的产品设为良品，将没有剥离的产品或仅一部分剥离的产品设为不良品，由剥离成品率[％]＝剥离良品数/(剥离良品数+剥离不良品数)×100的式子计算出剥离成品率。将剥离成品率结果示于表1。另外，针对剥离后的半导体膜14(不过，仅为剥离良品)，利用[具体实施方式]部分叙述的方法观察裂纹，评价裂纹成品率。即，使用工业用显微镜(Nikon制ECLIPSE LV150N)，将目镜设为10倍，将物镜设为5倍，以偏光微分干涉模式观察整个膜表面，确认到裂纹的情况下，将物镜变更为10倍，取得图像。并且，仅将长度50μm以上的裂纹计数为裂纹。另外，将从某一裂纹至另一裂纹的距离为500μm以下的情形视为一个裂纹。与半导体膜14的尺寸无关，对膜表面整面的裂纹数进行测量，按膜面积每20cm2进行换算。将膜面积每20cm2的裂纹数为20个以下的产品设为良品，除此以外设为不良品，由裂纹成品率[％]＝裂纹良品数/(裂纹良品数+裂纹不良品数)×100的式子计算出裂纹成品率。将裂纹成品率结果示于表1。并且，由综合成品率[％]＝剥离成品率×裂纹成品率/100的式子计算出综合成品率，结果为75％。
[实施例2](喷雾CVD)
作为基底基板12，使用在φ2英寸的c面蓝宝石基板的背面形成多晶的Al2O3层且对背面进行镜面加工使其呈凸状翘曲的基板。以下示出基板的制作方法。
作为原料粉体，使用Al2O3粉体(住友化学制AKP－20)，作为基板，使用蓝宝石(直径50.8mm(2英寸)、厚度1.00mm、c面、偏角0.2°)，利用图9所示的AD(气溶胶沉积)装置40，在种基板(蓝宝石基板)上形成包含Al2O3的AD膜。图9所示的AD装置40构成为在比大气压低的气压的气氛下将原料粉末喷射到基板上的AD法中使用的装置。该AD装置40具备：气溶胶生成部42，其生成包含原料成分的原料粉末的气溶胶；以及成膜部50，其将原料粉末喷射到蓝宝石基板41而形成包含原料成分的膜。气溶胶生成部42具备：气溶胶生成室43，其对原料粉末进行收纳，并接受来自未图示的气瓶的载气供给，生成气溶胶；原料供给管44，其将所生成的气溶胶向成膜部50供给；以及激振器45，其以10～100Hz的振动频率对气溶胶生成室43及其中的气溶胶施加振动。成膜部50具备：成膜腔室52，在其中向蓝宝石基板41喷射气溶胶；基板保持件54，其配设于成膜腔室52的内部，对蓝宝石基板41进行固定；以及X－Y工作台53，其使基板保持件54沿着X轴－Y轴方向移动。另外，成膜部50具备：喷射喷嘴56，在其末端形成有狭缝57，将气溶胶向蓝宝石基板41喷射；以及真空泵58，其对成膜腔室52进行减压。
AD成膜条件如下。即，载气设为N2，使用形成有长边5mm×短边0.3mm的狭缝的陶瓷制的喷嘴。喷嘴的扫描条件如下：以0.5mm/s的扫描速度，沿着与狭缝的长边垂直且前进的方向移动55mm，沿着狭缝的长边方向移动5mm，沿着与狭缝的长边垂直且返回的方向移动55mm，沿着狭缝的长边方向且与初始位置相反的方向移动5mm，反复进行该扫描，在沿着狭缝的长边方向自初始位置起算移动了55mm的时刻，沿着与此前相反的方向进行扫描，返回至初始位置，将该循环设为1个循环，反复进行400个循环。于室温的1个循环的成膜中，将输送气体的设定压力调整为0.06MPa，将流量调整为5L/min，将腔室内压力调整为100Pa以下。这样形成的AD膜的厚度为约70μm。
将形成有AD膜的蓝宝石基板从AD装置中取出，在氮气氛中于1650℃退火4小时，由此在蓝宝石基板的背面形成多晶的Al2O3层。将这样得到的基板固定于陶瓷平台，使用磨石将形成有AD膜一侧的面磨削至#6000，使板面平坦。接下来，使用金刚石磨粒进行精研加工，使板面平滑化。将磨粒的尺寸从3μm阶段性地减小至0.5μm，提高平坦性。之后，使用胶态二氧化硅，进行化学机械研磨(CMP)，由此进行多晶Al2O3层的镜面加工。镜面加工后的多晶Al2O3层的厚度为20μm。之后，将基板固定于陶瓷平台，使用磨石将蓝宝石基板的表面磨削至#6000，使板面平坦。接下来，使用金刚石磨粒进行精研加工，使板面平滑化。将磨粒的尺寸从3μm阶段性地减小至0.5μm，提高平坦性。之后，使用胶态二氧化硅，进行化学机械研磨(CMP)，由此进行镜面加工。研磨完成后的基板厚度为0.80mm。
实施例2中，作为基底基板12，使用如上制作而呈凸状翘曲的基板，将成膜时间设为450分钟，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：实施例2中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。另外，如上所述计算出综合成品率，结果为93％。
[实施例3](喷雾CVD)
作为基底基板12，使用在φ2英寸的c面蓝宝石基板的背面形成多晶的Al2O3层且通过对背面进行磨削而导入加工变质层使其呈凸状翘曲的基板。以下示出基板的制作方法。
作为原料粉体，使用Al2O3粉体(住友化学制AKP－20)，作为基板，使用蓝宝石(直径50.8mm(2英寸)、厚度1.00mm、c面、偏角0.2°)，利用图9所示的AD装置40，在种基板(蓝宝石基板)上形成包含Al2O3的AD膜。AD成膜条件与实施例2相同。
将形成有AD膜的蓝宝石基板从AD装置中取出，在氮气氛中于1650℃退火4小时，由此在蓝宝石基板的背面形成多晶的Al2O3层。将这样得到的基板固定于陶瓷平台，使用磨石将形成有AD膜一侧的面磨削至#325，在多晶Al2O3层导入加工变质层。#325磨削后的多晶Al2O3层的厚度为20μm。之后，将基板固定于陶瓷平台，使用磨石将蓝宝石基板的表面磨削至#6000，使板面平坦。接下来，使用金刚石磨粒进行精研加工，使板面平滑化。将磨粒的尺寸从3μm阶段性地减小至0.5μm，提高平坦性。之后，使用胶态二氧化硅进行化学机械研磨(CMP)，由此进行镜面加工。研磨完成后的基板厚度为0.45mm。
实施例3中，作为基底基板12，使用如上制作而呈凸状翘曲的基板，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：实施例3中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。另外，如上所述计算出综合成品率，结果为85％。
[实施例4](喷雾CVD)
作为基底基板12，使用将φ2英寸的c面蓝宝石基板(厚度0.43mm)的背面磨削至#325而导入加工变质层使其呈凹状翘曲的基板，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：实施例4中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。另外，如上所述计算出综合成品率，结果为76％。
[实施例5](喷雾CVD)
作为基底基板12，使用将Fujirundum WA(粒号100不二制作所制)用作研磨材料对φ2英寸的c面蓝宝石基板(厚度0.43mm)的背面进行喷砂处理而导入加工变质层使其呈凹状翘曲的基板，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：实施例5中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。另外，如上所述计算出综合成品率，结果为92％。
[实施例6](喷雾CVD)
作为基底基板12，使用以HVPE在φ2英寸的c面蓝宝石基板(厚度1.00mm)的背面将AlN成膜而呈凹状翘曲的基板。以下示出基板的制作方法。
在蓝宝石基板的背面，以HVPE于1200℃形成5μm的AlN膜。AlN成膜后，将基板固定于陶瓷平台，使用磨石将蓝宝石基板的表面磨削至#6000，使板面平坦。接下来，使用金刚石磨粒进行精研加工，使板面平滑化。将磨粒的尺寸从3μm阶段性地减小至0.5μm，提高平坦性。之后，使用胶态二氧化硅进行化学机械研磨(CMP)，由此进行镜面加工。研磨完成后的基板厚度为0.435mm。
实施例6中，作为基底基板12，使用如上制作而呈凹状翘曲的基板，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：实施例6中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。另外，如上所述计算出综合成品率，结果为85％。
[实施例7](喷雾CVD)
作为基底基板12，使用φ2英寸的复合基底基板。以下示出复合基底基板的制作方法。
(1)复合基底基板的制作
作为原料粉体，使用Cr2O3粉体(LANXESS制Colortherm green)，作为基板，使用蓝宝石(直径50.8mm(2英寸)、厚度2.00mm、c面、偏角0.2°)，利用图9所示的AD装置40，在种基板(蓝宝石基板)上形成包含Cr2O3的AD膜(取向前驱体层)。
AD成膜条件如下。即，载气设为N2，使用形成有长边5mm×短边0.3mm的狭缝的陶瓷制的喷嘴。喷嘴的扫描条件如下：以0.5mm/s的扫描速度，沿着与狭缝的长边垂直且前进的方向移动55mm，沿着狭缝的长边方向移动5mm，沿着与狭缝的长边垂直且返回的方向移动55mm，沿着狭缝的长边方向且与初始位置相反的方向移动5mm，反复进行该扫描，在沿着狭缝的长边方向自初始位置起算移动了55mm的时刻，沿着与此前相反的方向进行扫描，返回至初始位置，将该循环设为1个循环，反复进行500个循环。于室温的1个循环的成膜中，将输送气体的设定压力调整为0.06MPa，将流量调整为6L/min，将腔室内压力调整为100Pa以下。这样形成的AD膜的厚度为约100μm。
将形成有AD膜的蓝宝石基板从AD装置中取出，在氮气氛中于1700℃退火4小时。将这样得到的基板固定于陶瓷平台，使用磨石将形成有AD膜一侧的面磨削至#6000，使板面平坦。接下来，使用金刚石磨粒进行精研加工，使板面平滑化。将磨粒的尺寸从3μm阶段性地减小至0.5μm，提高平坦性。之后，使用胶态二氧化硅进行化学机械研磨(CMP)，由此进行镜面加工，得到复合基底基板。加工后的算术平均粗糙度Ra为0.1nm，磨削、研磨量为50μm，研磨完成后的基板厚度为2.05mm。应予说明，将形成有AD膜一侧的面称为“表面”。
(2)取向层的评价
(2a)截面EDX
使用能量分散型X射线分析器(EDX)，实施与基板主面正交的截面的组成分析。结果，在复合基底基板的表面至深度约20μm为止的范围中，仅检测出Cr、O。Cr、O的比率在约20μm的范围内几乎没有变化，可知形成有厚度为约20μm的Cr氧化物层。另外，自该Cr氧化物层起算进一步至深度30μm为止的范围中，检测出Cr、O、Al，可知在Cr氧化物层与蓝宝石基板之间形成有约30μm的Cr·Al氧化物层(梯度组成层)。在Cr·Al氧化物层内，Cr和Al的比率不同，确认到如下情况，即，在蓝宝石基板侧，Al浓度较高；在靠近Cr氧化物层一侧，Al浓度降低。
(2b)表面EBSD
利用安装有电子背散射衍射装置(EBSD)(Oxford Instruments公司制NordlysNano)的SEM(日立高新技术公司制、SU－5000)，以500μm×500μm的视野实施由Cr氧化物层构成的基板表面的反极图成像。该EBSD测定的各条件如下。
＜EBSD测定条件＞
·加速电压：15kV
·点强度：70
·工作距离：22.5mm
·步进尺寸：0.5μm
·试样倾斜角：70°
·测定程序：Aztec(version 3.3)
由得到的反极图成像可知：Cr氧化物层是具有在基板法线方向进行c轴取向、且在面内方向也取向的二轴取向的刚玉型结晶结构的层。这说明了：基板表面形成有包含α－Cr2O3的取向层。据此，如果示意性地表示复合基底基板的制作工序，则如图10(a)～(d)所示。
(2c)XRD
使用多功能高分解能X射线衍射装置(Bullker axe株式会社制、D8DISCOVER)，进行基板表面的XRD In Plain测定。具体而言，根据基板表面的高度调整Z轴后，相对于(11－20)面，调整Chi、Phi、ω、2θ，建立轴，按以下的条件进行2θ－ω测定。
＜XRD测定条件＞
·管电压：40kV
·管电流：40mA
·检测器：Tripple Ge(220)Analyzer
·利用Ge(022)非对称反射单色器进行平行单色光化(半值宽度28秒)得到的CuKα射线
·步幅：0.001°
·扫描速度：1.0秒/步
结果可知：取向层的a轴长度为
Figure BDA0004107292880000181
实施例7中，在如上制作的复合基底基板的α－Cr2O3取向层上成膜，且将成膜时间设为450分钟，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：实施例7中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。另外，如上所述计算出综合成品率，结果为94％。
[实施例8](HVPE)
图8所示的气相生长装置60中，作为基底基板12，准备以与实施例2同样的方法制作的呈凸状翘曲的基板。向原料供给管70导入氯化氢气体，在原料供给管70内使金属Ga和氯化氢气体发生反应，生成氯化镓气体，将该氯化镓气体从原料供给管70向反应容器62内供给。另外，作为氧化气体，使用氧气，作为载气，使用N2气体。生长温度为550℃，成膜时间为80分钟。据此，得到在基底基板12形成有半导体膜14的层叠结构体10。之后的评价以与实施例1同样的方法进行。将结果示于表1。可知：实施例8中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。另外，如上所述计算出综合成品率，结果为93％。
[比较例1](喷雾CVD)
将成膜时间设为240分钟，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：比较例1中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。如上所述计算出比较例1的综合成品率，结果为59％，与实施例1相比较，综合成品率较差。
[比较例2](喷雾CVD)
作为基底基板12，使用在φ2英寸的c面蓝宝石基板的背面形成多晶的Al2O3层并对背面进行镜面加工而呈凸状翘曲的基板。以下示出基板的制作方法。
作为原料粉体，使用Al2O3粉体(住友化学制AKP－20)，作为基板，使用蓝宝石(直径50.8mm(2英寸)、厚度1.00mm、c面、偏角0.2°)，利用图9所示的AD装置40，在种基板(蓝宝石基板)上形成包含Al2O3的AD膜。AD成膜条件与实施例2相同。
将形成有AD膜的蓝宝石基板从AD装置中取出，在氮气氛中于1650℃退火4小时，由此在蓝宝石基板的背面形成多晶的Al2O3层。将这样得到的基板固定于陶瓷平台，使用磨石将形成有AD膜一侧的面磨削至#6000，使板面平坦。接下来，使用金刚石磨粒进行精研加工，使板面平滑化。将磨粒的尺寸从3μm阶段性地减小至0.5μm，提高平坦性。之后，使用胶态二氧化硅进行化学机械研磨(CMP)，由此进行多晶Al2O3层的镜面加工。镜面加工后的多晶Al2O3层的厚度为20μm。之后，将基板固定于陶瓷平台，使用磨石将蓝宝石基板的表面磨削至#6000，使板面平坦。接下来，使用金刚石磨粒进行精研加工，使板面平滑化。将磨粒的尺寸从3μm阶段性地减小至0.5μm，提高平坦性。之后，使用胶态二氧化硅进行化学机械研磨(CMP)，由此进行镜面加工。研磨完成后的基板厚度为0.45mm。
比较例2中，作为基底基板12，使用如上制作而呈凸状翘曲的基板，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：比较例2中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。如上所述计算出比较例2的综合成品率，结果为58％，与实施例1相比较，综合成品率较差。
[比较例3](喷雾CVD)
作为基底基板12，使用将φ2英寸的c面蓝宝石基板(厚度0.43mm)的背面磨削至#325而导入加工变质层使其呈凹状翘曲的基板，并将成膜时间设为360分钟，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：比较例3中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。如上所述计算出比较例3的综合成品率，结果为58％，与实施例1相比较，综合成品率较差。
[比较例4](喷雾CVD)
作为基底基板12，使用以HVPE在φ2英寸的c面蓝宝石基板(厚度1.00mm)的背面将AlN成膜、之后进行磨削而向AlN膜导入加工变质层使其呈凹状翘曲的基板，除此以外，以与实施例1同样的方法进行成膜、评价。以下示出基板的制作方法。
以HVPE于1200℃在蓝宝石基板的背面形成AlN膜。AlN成膜后，将基板固定于陶瓷平台，使用磨石将AlN膜成膜面磨削至#325，导入加工变质层。磨削后的AlN的膜厚为5μm。之后，使用磨石将蓝宝石基板的表面磨削至#6000，使板面平坦。接下来，使用金刚石磨粒进行精研加工，使板面平滑化。将磨粒的尺寸从3μm阶段性地减小至0.5μm，提高平坦性。之后，使用胶态二氧化硅进行化学机械研磨(CMP)，由此进行镜面加工。镜面加工后的基板厚度为0.435mm。
比较例4中，作为基底基板12，使用如上制作而呈凹状翘曲的基板，除此以外，以与实施例1同样的方法进行成膜、评价。将结果示于表1。可知：比较例4中得到的半导体膜14由EDX测定也为Ga氧化物，由EBSD测定也为具有二轴取向的刚玉型结晶结构的取向膜。如上所述计算出比较例4的综合成品率，结果为59％，与实施例1相比较，综合成品率较差。
表1
Figure BDA0004107292880000201
本申请以2020年9月24日申请的日本专利申请第2020－159611号作为主张优先权的基础，通过引用，其全部内容均包含在本说明书中。
产业上的可利用性
本发明可利用于例如功率半导体用材料等。
符号说明
10层叠结构体、12基底基板、14半导体膜、14a表面、20喷雾CVD装置、22喷雾发生器、24超声波振子、26气体导入口、28喷雾供给管、30生长室、32喷嘴、34气体排出口、36工作台、38加热器、40AD装置、41蓝宝石基板、42气溶胶生成部、43气溶胶生成室、44原料供给管、45激振器、50成膜部、52成膜腔室、53X－Y工作台、54基板保持件、56喷射喷嘴、57狭缝、58真空泵、60气相生长装置、62反应容器、64加热器、66载气供给管、68氧化气体供给管、70原料供给管、72收纳部、74排气管、76基座。

Claims (5)

1.一种层叠结构体，其中，在基底基板上具备包含α－Ga2O3或α－Ga2O3系固溶体的具有刚玉型结晶结构的半导体膜，
所述层叠结构体的特征在于，
所述半导体膜的平均膜厚为10μm以上，所述半导体膜呈凸状或凹状翘曲，所述半导体膜的翘曲量为20μm以上64μm以下。
2.根据权利要求1所述的层叠结构体，其特征在于，
在俯视所述半导体膜时的俯视图形中，画出从所述俯视图形的重心即点G通过且彼此正交的2个直线X、Y，在直线X上确定与点G分别相距20mm的2点A、B，并在直线Y上确定与点G分别相距20mm的2点C、D，确定所述半导体膜的表面处的点A与点B之间的曲线AB上的任意点中的至线段AB的距离最长的点P，并确定所述半导体膜的表面处的点C与点D之间的曲线CD上的任意点中的至线段CD的距离最长的点R，将线段AB与点P的距离设为翘曲量α，且将线段CD与点R的距离设为翘曲量β时，将所述翘曲量α、β设为所述半导体膜的翘曲量。
3.根据权利要求2所述的层叠结构体，其特征在于，
在所述半导体膜的表面处确定了与点G对应的点O时，线段PO的长度及线段RO的长度为10mm以下。
4.根据权利要求2或3所述的层叠结构体，其特征在于，
所述翘曲量α、β中的较小者的值为较大者的值的50％以上100％以下。
5.根据权利要求1～4中的任一项所述的层叠结构体，其特征在于，
所述半导体膜的翘曲量为30μm以上64μm以下。
CN202180054549.7A 2020-09-24 2021-06-09 层叠结构体 Pending CN116018260A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-159611 2020-09-24
JP2020159611 2020-09-24
PCT/JP2021/021939 WO2022064783A1 (ja) 2020-09-24 2021-06-09 積層構造体

Publications (1)

Publication Number Publication Date
CN116018260A true CN116018260A (zh) 2023-04-25

Family

ID=80846351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180054549.7A Pending CN116018260A (zh) 2020-09-24 2021-06-09 层叠结构体

Country Status (4)

Country Link
US (1) US20230231013A1 (zh)
JP (1) JPWO2022064783A1 (zh)
CN (1) CN116018260A (zh)
WO (1) WO2022064783A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5747110B1 (ja) * 2014-06-30 2015-07-08 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP6876895B2 (ja) * 2015-02-25 2021-05-26 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
CN113614292B (zh) * 2019-03-28 2024-08-23 日本碍子株式会社 半导体膜

Also Published As

Publication number Publication date
JPWO2022064783A1 (zh) 2022-03-31
US20230231013A1 (en) 2023-07-20
WO2022064783A1 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
TWI698908B (zh) ＳｉＣ複合基板之製造方法及半導體基板之製造方法
JP7461851B2 (ja) 半導体膜
CN114269972B (zh) 半导体膜
JPH0375298A (ja) 高圧相物質単結晶の製造方法
US20210404090A1 (en) Ground substrate and method for producing same
US11942520B2 (en) Semiconductor film
US20240003043A1 (en) Composite substrate, method for producing composite substrate, and method for producing gallium oxide crystal film
CN113614293B (zh) 基底基板
WO2021048950A1 (ja) 半導体膜
CN116018260A (zh) 层叠结构体
JP7439117B2 (ja) 下地基板及びその製造方法
JP7320070B2 (ja) 下地基板及びその製造方法
JP2022131919A (ja) ＳｉＣ複合基板
WO2020261574A1 (ja) 半導体膜
WO2014123097A1 (ja) 複合基板およびそれを用いた半導体ウエハの製造方法
WO2020261356A1 (ja) 半導体膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination