WO2022060080A1 - 표시 장치의 보상 데이터 생성 방법 및 표시 장치의 보상 데이터 생성 장치 - Google Patents

표시 장치의 보상 데이터 생성 방법 및 표시 장치의 보상 데이터 생성 장치 Download PDF

Info

Publication number
WO2022060080A1
WO2022060080A1 PCT/KR2021/012579 KR2021012579W WO2022060080A1 WO 2022060080 A1 WO2022060080 A1 WO 2022060080A1 KR 2021012579 W KR2021012579 W KR 2021012579W WO 2022060080 A1 WO2022060080 A1 WO 2022060080A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixels
pixel
captured image
target pixel
target
Prior art date
Application number
PCT/KR2021/012579
Other languages
English (en)
French (fr)
Inventor
곽동준
김형진
홍석하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202180053707.7A priority Critical patent/CN116057616A/zh
Publication of WO2022060080A1 publication Critical patent/WO2022060080A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/4228—Photometry, e.g. photographic exposure meter using electric radiation detectors arrangements with two or more detectors, e.g. for sensitivity compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J2001/4247—Photometry, e.g. photographic exposure meter using electric radiation detectors for testing lamps or other light sources
    • G01J2001/4252—Photometry, e.g. photographic exposure meter using electric radiation detectors for testing lamps or other light sources for testing LED's
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Definitions

  • the present invention relates to a method of generating compensation data for a display device and an apparatus for generating compensation data for a display device.
  • a display device in general, includes a display panel and a driving unit.
  • the display panel includes a plurality of scan lines, a plurality of data lines, and a plurality of pixels.
  • the driver includes a scan driver that supplies a scan output signal to the plurality of scan lines and a data driver that supplies a data voltage to the data lines.
  • a pixel includes a plurality of transistors, a storage capacitor, and an organic light emitting diode.
  • a difference in luminance between pixels occurs due to a deviation between pixels (eg, distribution of threshold voltages of driving transistors), and the difference in luminance is recognized as a spot, thereby causing poor image quality of the display device.
  • An object of the present invention is to provide a method of generating compensation data for a display device capable of accurately calculating luminance compensation data of individual pixels.
  • Another object of the present invention is to provide an apparatus for generating compensation data for a display device capable of accurately calculating luminance correction data of individual pixels.
  • a method of generating compensation data for a display device includes a first pixel including a first target pixel among a plurality of pixels of a display panel and first non-target pixels around the first target pixel. setting up a group; generating and storing a first captured image in which the first target pixel is switched on and the first non-target pixels are switched off; generating and storing a second captured image in which the first target pixel and the first non-target pixels are switched on; generating and storing a third captured image in which the first target pixel is switched off and the first non-target pixels are switched on; and calculating luminance correction data of the first target pixel based on the stored first to third captured images.
  • the first non-target pixel may include pixels in contact with the first target pixel.
  • Equation 1 In the calculating of the luminance correction data of the first target pixel based on the stored first to third captured images, the following [Equation 1] may be calculated based on the first captured image.
  • L(PX44_IM1) L(PX44(ORIGIN))-L(PX44') (where L(PX44_IM1) is the luminance value of the pixel PX44 measured on the first captured image, and L(PX44(ORIGIN)) is The original luminance value of the pixel PX44 irrelevant to the first captured image, L(PX44') is the luminance value of the PX44, and the part of the luminance to be measured is the part measured as the luminance value of the NPX44s (the interference luminance value to the surroundings) ) means).
  • Equation 2 In the calculating of the luminance correction data of the first target pixel based on the stored first to third captured images, the following [Equation 2] may be calculated based on the second captured image.
  • L(PX44_IM2) L(PX44(ORIGIN))+L(NPX44')-L(PX44') (where L(PX44_IM2) is the luminance value of the pixel PX44 measured on the second captured image, and L( NPX44') means a portion of the luminance to be measured as the luminance value of the NPX44 is measured as the luminance value of the PX44 (the interference luminance value due to the surroundings).
  • Equation 3 In the calculating of the luminance correction data of the first target pixel based on the stored first to third captured images, the following [Equation 3] may be calculated based on the third captured image.
  • L(PX44_IM3) L(NPX44') (where L(PX44_IM3) means the luminance value of the pixel PX44 measured on the third captured image).
  • L(PX44(ORIGIN)), L(NPX44'), and L(PX44') may be calculated through [Equation 1], [Equation 2], and [Equation 3].
  • the luminance correction data of the first target pixel may be calculated based on the calculated L(PX44(ORIGIN)).
  • the display panel may have a large area, and the display panel may include an inorganic light emitting device.
  • the generation of the first captured image to the third captured image may be performed through a CMOS camera or a CCD camera.
  • the CMOS camera may indicate the relative luminance of the pixels.
  • an apparatus for generating compensation data for a display device includes a first target pixel among a plurality of pixels of a display panel and first non-target pixels around the first target pixel.
  • an image storage unit configured to store a third captured image in which the first target pixel is switched off and the first non-target pixels are switched on; and a controller configured to calculate luminance correction data of the first target pixel
  • the first non-target pixel may include pixels in contact with the first target pixel.
  • the controller may calculate the following [Equation 1] based on the first captured image.
  • L(PX44_IM1) L(PX44(ORIGIN))-L(PX44') (where L(PX44_IM1) is the luminance value of the pixel PX44 measured on the first captured image, and L(PX44(ORIGIN)) is The original luminance value of the pixel PX44 irrelevant to the first captured image, L(PX44') is the luminance value of the PX44, and the part of the luminance to be measured is the part measured as the luminance value of the NPX44s (the interference luminance value to the surroundings) ) means).
  • the controller may calculate the following [Equation 2] based on the second captured image.
  • L(PX44_IM2) L(PX44(ORIGIN))+L(NPX44')-L(PX44') (where L(PX44_IM2) is the luminance value of the pixel PX44 measured on the second captured image, and L( NPX44') means a portion of the luminance to be measured as the luminance value of the NPX44 is measured as the luminance value of the PX44 (the interference luminance value due to the surroundings).
  • the controller may calculate the following [Equation 3] based on the third captured image.
  • L(PX44_IM3) L(NPX44') (where L(PX44_IM3) means the luminance value of the pixel PX44 measured on the third captured image).
  • the controller may calculate L(PX44(ORIGIN)), L(NPX44'), and L(PX44') through [Equation 1], [Equation 2], and [Equation 3].
  • the controller may calculate luminance correction data of the first target pixel based on the calculated L(PX44(ORIGIN)).
  • the display panel may have a large area, and the display panel may include an inorganic light emitting device.
  • the photographing unit may include a CMOS camera or a CCD camera, and the CMOS camera may indicate the relative luminance of the pixels.
  • accurate luminance compensation data of individual pixels may be calculated.
  • FIG. 1 is a schematic perspective view of a display panel and an apparatus for generating compensation data of a display device according to an exemplary embodiment
  • FIG. 2 is a block diagram illustrating a display device according to an exemplary embodiment.
  • FIG. 3 is a block diagram illustrating a timing controller of a display device according to an exemplary embodiment.
  • FIG. 4 is an equivalent circuit diagram of one pixel according to an exemplary embodiment.
  • FIG. 5 is a cross-sectional view of one pixel of FIG. 4 .
  • FIG. 6 is a perspective view illustrating images of pixels of a display panel through a photographing unit according to an exemplary embodiment.
  • FIG. 7 is an enlarged cross-sectional view of a lens unit and a sensor unit of the photographing unit of FIG. 6 .
  • FIGS. 8 to 16 are plan views illustrating an operation of calculating luminance correction data of a target pixel of a method of generating compensation data for a display device according to an exemplary embodiment.
  • 17 is a plan view illustrating a part of calculating luminance correction data of a target pixel of a method of generating compensation data for a display device according to another exemplary embodiment.
  • FIG. 18 is a perspective view illustrating images of pixels of a display panel through a photographing unit according to another exemplary embodiment.
  • 19 is a perspective view illustrating images of pixels of a display panel through a photographing unit according to another exemplary embodiment
  • each feature of the various embodiments of the present invention can be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or implemented together in a related relationship. may be
  • FIG. 1 is a block diagram illustrating a display panel of a display device and an apparatus for generating compensation data of the display device according to an exemplary embodiment.
  • a display device displays a moving image or a still image.
  • the display device may refer to any electronic device that provides a display screen.
  • a television that provides a display screen, a laptop computer, a monitor, a billboard, the Internet of Things, a mobile phone, a smart phone, a tablet PC (Personal Computer), an electronic watch, a smart watch, a watch phone, a head mounted display, a mobile communication terminal, An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation system, a game console, a digital camera, a camcorder, etc. may be included in the display device 10 .
  • the display device according to an exemplary embodiment may be a large display device to which the area of the display screen of the display panel 110 is applied to a large area.
  • the display device includes a display panel 110 that provides a display screen.
  • Examples of the display panel 110 include an inorganic light emitting diode display panel, an organic light emitting display panel, a quantum dot light emitting display panel, a plasma display panel, a field emission display panel, and the like.
  • an inorganic light emitting diode display panel is applied is exemplified as an example of the display panel, but the present invention is not limited thereto, and the same technical idea may be applied to other display panels if applicable.
  • the display panel 110 may have a rectangular shape including long sides extending along the first direction DR1 and short sides extending along the second direction DR2 .
  • the edge where the long side and the short side of the display panel 110 meet may be keratinized, but is not limited thereto and may be rounded.
  • the shape of the display panel 110 is not limited thereto, and may have a long rectangular shape, a square shape, other polygonal shapes, a circular shape, or the like.
  • the display panel 110 may include a display area DA displaying an image and a non-display area NDA positioned around the display area DA.
  • the shape of the display area DA may be substantially similar to the shape of the display panel 110 .
  • the display area DA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix manner.
  • the plurality of pixels PX may be arranged in the first direction DR1 and the second direction DR2 .
  • Each pixel PX may have, for example, a rectangular shape.
  • the present invention is not limited thereto, and each pixel PX may have a triangular, other polygonal, circular, or elliptical shape.
  • a rectangle is applied as the shape of the pixel PX will be mainly described.
  • the compensation data generating apparatus 300 of the display device may calculate luminance correction data of each of the plurality of pixels PX of the display panel 110 . Even when the same input image data is input to the pixels PX of the display panel 110 , the threshold voltage deviation of the driving transistor of each pixel PX, a change in channel mobility, and/or deterioration of the light emitting device may occur. A luminance deviation of each pixel PX may occur. Accordingly, it is necessary to calculate accurate luminance correction data of the individual pixels PX based on the luminance values of the individual pixels PX to which the same input image data is input. In particular, as in an exemplary embodiment, when the area of the display panel 110 is large, the luminance deviation for each pixel PX may be large, and this necessity may increase.
  • FIG. 6 is a perspective view illustrating images of pixels of a display panel through a photographing unit according to an exemplary embodiment.
  • 7 is an enlarged cross-sectional view of a lens unit and a sensor unit of the photographing unit of FIG. 6 .
  • the luminance values of the individual pixels PX are determined by the compensation data generating apparatus 300 of the display device including the photographing unit 310 capable of fine focusing. is done As shown in FIG. 6 , the display panel 110 is divided into a central portion CR of the display panel 110 and an outer portion NCR positioned around the central portion CR, and the photographing unit 310 focuses The image may be taken in accordance with the central point CP, which is the center of the display panel 110 , among the central portions CR of the display panel 110 .
  • the photographing unit 310 includes optical sensors 317 corresponding to each pixel PX, and the optical sensors 317 are configured to emit light when the pixels PX receiving the same input image data emit light.
  • the pixels receive the light L emitted from each of the corresponding pixels PX to generate an image image having luminance information of the pixels PX.
  • the light L emitted from each pixel PX is refracted through the lens unit 311 of the photographing unit 310 for efficient light collection and is incident on the corresponding optical sensors 317, the optical sensor ( Due to minute differences in the distance between the 317 and the lens unit 311 and the refractive index of the lens unit 311, the light L emitted from each pixel PX is provided only to the corresponding optical sensors 317a ( It may be provided to the optical sensors 317b corresponding to the adjacent pixels PX (corresponding to L2 of L) instead of corresponding to L1 of L).
  • the luminance information of each pixel PX shown by the video image generated by the photographing unit 310 having such a limit is the original luminance information of the corresponding pixel PX, and the adjacent pixels PX are the corresponding pixels PX. All of the interference luminance information that affects the pixel PX and the interference luminance information that the corresponding pixel PX affects the adjacent pixels PX are included. Accordingly, it may be difficult to know accurate luminance information of the individual pixels PX, and thus, it may be difficult to calculate accurate luminance correction data of the individual pixels PX.
  • the amount of interference luminance affecting the adjacent pixels PX may be greater.
  • the luminance information of each pixel PX displayed by the video image generated by the above-described photographing unit 310 is the original value of the corresponding pixel PX.
  • Luminance information or original luminance value
  • interference luminance information or interference luminance value due to surroundings
  • the corresponding pixel PX among adjacent pixels PX Among the interference luminance information (or the interference luminance value to the surroundings) that affected
  • the original luminance information of the individual pixels PX can be accurately known by accurately calculating the affected interference luminance information, and thus, accurate luminance correction data of the individual pixels PX can be generated.
  • the compensation data generating device 300 of the display device When describing the configuration of the compensation data generating apparatus 300 of the display device in more detail, the compensation data generating device 300 of the display device generates a captured image by photographing the plurality of pixels PX of the display panel 110 .
  • the photographing unit 310 may include a camera or a sensor.
  • the photographing unit 310 may include a CMOS camera or a CCD camera.
  • the photographing unit 310 according to an embodiment includes a CMOS camera, and the photographed image generated by the CMOS camera may indicate the relative luminance of pixels, thereby reducing cost.
  • the image storage unit 320 may store the captured images generated by the photographing unit 310 .
  • the control unit 330 may receive the captured images from the image storage unit 320 to calculate accurate luminance correction data C_DATA of the individual pixels PX.
  • FIG. 2 is a block diagram of a display device according to an exemplary embodiment.
  • 3 is a block diagram of a timing controller according to an exemplary embodiment.
  • the display device 1000 may include a display panel 110 , a scan driver 140 , a data driver 150 , and a timing controller 160 .
  • the display panel 110 may include n*m pixels PX positioned at each intersection of the scan lines SL1 to SLn and the data lines DL1 to DLm.
  • the scan driver 140 may provide a scan signal to the pixels PX through the plurality of scan lines SL1 to SLn based on the first control signal CTL1 .
  • the data driver 150 may provide a data signal to the pixels PX through the plurality of data lines DL1 to DLm based on the second control signal CTL2 .
  • the timing controller 160 may control the scan driver 140 and the data driver 150 through the first and second control signals CTL1 and CTL2 .
  • the timing controller 160 may convert the input image data IN_DATA into the corrected image data CP_DATA based on the luminance correction data C_DATA of the individual pixels PX and provide the converted image data to the data driver 150 .
  • the timing controller 160 receives the input image data IN_DATA and stores the main controller 161 that generates the first and second control signals CTL1 and CTL2 and the luminance correction data C_DATA of the individual pixels PX.
  • the input image data IN_DATA is corrected based on the memory unit 162 provided to the data conversion unit 163 and the luminance correction data C_DATA of the individual pixels PX provided from the memory unit 162 .
  • the data converter 163 may include a data converter 163 that converts to (CP_DATA) and provides the received first and second control signals CTL1 and CTL2 to the data driver 150 .
  • the display panel according to an exemplary embodiment may be an inorganic light emitting diode display panel.
  • An equivalent circuit diagram of one pixel PX and a cross-sectional view of one pixel PX of the inorganic light emitting diode display panel will be described.
  • FIG. 4 is an equivalent circuit diagram of one pixel according to an exemplary embodiment.
  • each pixel PX of the display device includes three transistors T1 , T2 , and T3 and one storage capacitor Cst in addition to the light emitting diode EL.
  • the light emitting diode EL emits light according to the current supplied through the first transistor T1 .
  • the light emitting diode EL includes a first electrode, a second electrode, and at least one light emitting element disposed therebetween.
  • the light emitting device may emit light in a specific wavelength band by an electrical signal transmitted from the first electrode and the second electrode.
  • One end of the light emitting diode EL is connected to the source electrode of the first transistor T1, and the other end of the light emitting diode EL has a low potential voltage lower than the high potential voltage (hereinafter, the first power voltage) of the first voltage line VDL Hereinafter, it may be connected to a second voltage line VSL to which a second power voltage is supplied. Also, the other end of the light emitting diode EL may be connected to the source electrode of the second transistor T2 .
  • the first transistor T1 adjusts a current flowing from the first voltage line VDL to which the first power voltage is supplied to the light emitting diode EL according to a voltage difference between the gate electrode and the source electrode.
  • the first transistor T1 may be a driving transistor for driving the light emitting diode EL.
  • the gate electrode of the first transistor T1 is connected to the source electrode of the second transistor T2 , the source electrode is connected to the first electrode of the light emitting diode EL, and the drain electrode is the first power supply voltage applied thereto. 1 may be connected to the voltage line VDL.
  • the second transistor T2 is turned on by the scan signal of the scan line SLn to connect the data line DLm to the gate electrode of the first transistor T1 .
  • the gate electrode of the second transistor T2 may be connected to the scan line SLn, the source electrode may be connected to the gate electrode of the first transistor T1 , and the drain electrode may be connected to the data line DLm.
  • the third transistor T3 is turned on by the sensing signal of the sensing line SSL to connect the initialization voltage line VIL to one end of the light emitting diode EL.
  • the gate electrode of the third transistor T3 is connected to the sensing line SSL, the drain electrode is connected to the initialization voltage line VIL, and the source electrode is one end of the light emitting diode EL or the first transistor T1 . can be connected to the source electrode of
  • each of the transistors T1 , T2 , and T3 are not limited to the above description, and vice versa.
  • each of the transistors T1 , T2 , and T3 may be formed of a thin film transistor.
  • each of the transistors T1 , T2 , and T3 has been mainly described as being formed of an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but is not limited thereto. That is, each of the transistors T1 , T2 , and T3 may be formed of a P-type MOSFET, some may be formed of an N-type MOSFET, and some may be formed of a P-type MOSFET.
  • the storage capacitor Cst is formed between the gate electrode and the source electrode of the first transistor T1 .
  • the storage capacitor Cst stores a difference voltage between the gate voltage and the source voltage of the first transistor T1 .
  • the display panel may include a first substrate 11 , and a semiconductor layer, a plurality of conductive layers, and a plurality of insulating layers disposed on the first substrate 11 .
  • the semiconductor layer, the conductive layer, and the insulating layer may constitute a circuit layer and a light emitting device layer of the display panel, respectively.
  • the first substrate 11 may be an insulating substrate.
  • the first substrate 11 may be made of an insulating material such as glass, quartz, or polymer resin.
  • the first substrate 11 may be a rigid substrate, but may also be a flexible substrate capable of bending, folding, rolling, or the like.
  • the light blocking layer BML may be disposed on the first substrate 11 .
  • the light blocking layer BML may be disposed to overlap the active layer ACT of the first transistor T1 of the display device 10 .
  • the light blocking layer BML may include a light-blocking material to prevent light from being incident on the active layer ACT of the first transistor T1 . In some cases, the light blocking layer BML may be omitted.
  • the buffer layer 12 may be completely disposed on the first substrate 11 including the light blocking layer BML.
  • the buffer layer 12 is formed on the first substrate 11 to protect the first transistors T1 of the pixel PX from moisture penetrating through the first substrate 11, which is vulnerable to moisture permeation, and has a surface planarization function. can be done
  • a semiconductor layer may be disposed on the buffer layer 12 .
  • the semiconductor layer may include the active layer ACT of the first transistor T1 .
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, an oxide semiconductor, or the like.
  • the first gate insulating layer 13 may be disposed on the semiconductor layer and the buffer layer 12 .
  • the first gate insulating layer 13 may include a semiconductor layer and be disposed on the buffer layer 12 .
  • the first gate insulating layer 13 may function as a gate insulating layer of each transistor.
  • the first gate conductive layer may be disposed on the first gate insulating layer 13 .
  • the first gate conductive layer may include a gate electrode G1 of the first transistor T1 and a first capacitance electrode CSE1 of the storage capacitor.
  • the gate electrode G1 may be disposed to overlap the channel region ACTc of the active layer ACT in the thickness direction.
  • the first gate conductive layer may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or these It may be formed as a single layer or multiple layers made of an alloy of However, the present invention is not limited thereto.
  • the first interlayer insulating layer 15 may be disposed on the first gate conductive layer.
  • the first interlayer insulating layer 15 may function as an insulating layer between the first gate conductive layer and other layers disposed thereon.
  • the first data conductive layer may be disposed on the first interlayer insulating layer 15 .
  • the first data conductive layer may include a first source electrode S1 and a first drain electrode D1 of the first transistor T1 , a data line DLm, and a second capacitor electrode CSE2 .
  • the first source electrode S1 and the first drain electrode D1 of the first transistor T1 are connected to the active layer ( The doped regions ACTa and ACTb of ACT may be in contact with each other. Also, the first source electrode S1 of the first transistor T1 may be electrically connected to the light blocking layer BML through another contact hole.
  • the data line DLm may apply a data signal to another transistor (not shown) included in the display device 10 .
  • the data line DLm may be connected to source/drain electrodes of another transistor to transmit a signal applied from the data line DLm.
  • the second capacitor electrode CSE2 may be disposed to overlap the first capacitor electrode CSE1 in a thickness direction.
  • the second capacitance electrode CSE2 may be integrally connected to the first source electrode S1 .
  • the first data conductive layer may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or these It may be formed as a single layer or multiple layers made of an alloy of However, the present invention is not limited thereto.
  • the second interlayer insulating layer 17 may be disposed on the first data conductive layer.
  • the second interlayer insulating layer 17 may function as an insulating layer between the first data conductive layer and other layers disposed thereon.
  • the second data conductive layer may be disposed on the second interlayer insulating layer 17 .
  • the second data conductive layer may include a first voltage line VDL, a second voltage line VSL, and a first conductive pattern CDP.
  • a high potential voltage (or a first power voltage) supplied to the first transistor T1 is applied to the first voltage line VDL, and a low potential voltage supplied to the second electrode 22 is applied to the second voltage line VSL.
  • a potential voltage (or a second power supply voltage) may be applied.
  • an alignment signal necessary for aligning the light emitting device 30 may be applied to the second voltage line VSL during the manufacturing process of the display device 10 .
  • the first conductive pattern CDP may be connected to the second capacitor electrode CSE2 through a contact hole formed in the second interlayer insulating layer 17 .
  • the second capacitor electrode CSE2 may be integrated with the first source electrode S1 of the first transistor T1 , and the first conductive pattern CDP may be electrically connected to the first source electrode S1 .
  • the first conductive pattern CDP also contacts the first electrode 21 to be described later, and the first transistor T1 applies the first power voltage applied from the first voltage line VDL to the first conductive pattern CDP. through the first electrode 21 .
  • the second data conductive layer may include any one or these of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be formed as a single layer or multiple layers made of an alloy of However, the present invention is not limited thereto.
  • the first planarization layer 19 may be disposed on the second data conductive layer.
  • the first planarization layer 19 may include an organic insulating material, for example, an organic material such as polyimide (PI), and may perform a surface planarization function.
  • PI polyimide
  • a plurality of first banks BNL1 , a plurality of electrodes 21 and 22 , a light emitting device 30 , a plurality of contact electrodes CNE1 and CNE2 , and a second bank BNL2 are disposed on the first planarization layer 19 .
  • a plurality of insulating layers PAS1 , PAS2 , PAS3 , and PAS4 may be disposed on the first planarization layer 19 .
  • the plurality of first banks BNL1 may be directly disposed on the first planarization layer 19 .
  • the first bank BNL1 may have a structure in which at least a portion protrudes from the top surface of the first planarization layer 19 .
  • the protruding portion of the first bank BNL1 may have an inclined side surface, and the light emitted from the light emitting device 30 is reflected from the electrodes 21 and 22 disposed on the first bank BNL1 to form the first first bank BNL1 . It may be emitted in an upper direction of the planarization layer 19 .
  • the first bank BNL1 may provide a region in which the light emitting device 30 is disposed and at the same time perform a function of a reflective barrier rib that reflects the light emitted from the light emitting device 30 in an upward direction.
  • the plurality of electrodes 21 and 22 may be disposed on the first bank BNL1 and the first planarization layer 19 .
  • the plurality of electrodes 21 and 22 may include a first electrode 21 and a second electrode 22 .
  • the first electrode 21 is electrically connected to the first transistor T1 through the first contact hole CT1
  • the second electrode 22 is connected to the second voltage line VSL through the second contact hole CT2 . ) can be electrically connected to.
  • the first electrode 21 and the second electrode 22 may be directly disposed on the first banks BNL1 , respectively.
  • Each of the first electrode 21 and the second electrode 22 may be formed to have a width greater than that of the first bank BNL1 .
  • Each of the electrodes 21 and 22 may include a conductive material having high reflectance.
  • each of the electrodes 21 and 22 is a material with high reflectivity and includes a metal such as silver (Ag), copper (Cu), aluminum (Al), or aluminum (Al), nickel (Ni), lanthanum ( La) and the like may be an alloy containing.
  • Each of the electrodes 21 and 22 may reflect light emitted from the light emitting device 30 and traveling to the side surface of the first bank BNL1 in an upper direction of each pixel PX.
  • the plurality of electrodes 21 and 22 may be electrically connected to the light emitting devices 30 , and a predetermined voltage may be applied so that the light emitting devices 30 emit light.
  • the plurality of electrodes 21 and 22 are electrically connected to the light emitting device 30 through the contact electrodes CNE1 and CNE2, and the electrical signal applied to the electrodes 21 and 22 is connected to the contact electrodes CNE1 and CNE2. through the light emitting device 30 .
  • One of the first electrode 21 and the second electrode 22 is electrically connected to an anode electrode of the light emitting device 30 , and the other is electrically connected to a cathode electrode of the light emitting device 30 .
  • the present invention is not limited thereto and vice versa.
  • the first insulating layer PAS1 may be disposed on the first planarization layer 19 .
  • the first insulating layer PAS1 may be disposed to cover the first banks BNL1 and the first electrode 21 and the second electrode 22 .
  • the first insulating layer PAS1 may include an opening OP partially exposing the first electrode 21 and the second electrode 22 .
  • Each of the openings OP may partially expose a portion disposed on the upper surface of the first bank BNL1 among the electrodes 21 and 22 .
  • Some of the contact electrodes CNE1 and CNE2 may contact each of the electrodes 21 and 22 exposed through the opening OP.
  • a step may be formed between the first electrode 21 and the second electrode 22 so that a portion of the upper surface of the first insulating layer PAS1 is recessed.
  • the second bank BNL2 may be disposed on the first insulating layer PAS1 .
  • the second bank BNL2 may be formed to have a greater height than the first bank BNL1 .
  • the light emitting device 30 may be disposed on the first insulating layer PAS1 .
  • the light emitting devices 30 disposed in each pixel PX may include light emitting layers including different materials to emit light of different wavelength bands to the outside.
  • Both ends of the light emitting device 30 may be disposed on the electrodes 21 and 22 between the first banks BNL1 .
  • the extended length of the light emitting element 30 is longer than the interval between the first electrode 21 and the second electrode 22, and both ends of the light emitting element 30 are respectively formed with the first electrode 21 and the second electrode ( 22) can be disposed on.
  • the light emitting device 30 may be disposed such that one end is placed on the first electrode 21 and the other end is placed on the second electrode 22 .
  • the second insulating layer PAS2 may be partially disposed on the light emitting device 30 .
  • the second insulating layer PAS2 has a width smaller than the length of the light emitting device 30 and has a width smaller than the length of the light emitting device 30 so that both ends of the light emitting device 30 are exposed while surrounding the light emitting device 30 . can be placed.
  • a plurality of contact electrodes CNE1 and CNE2 and a third insulating layer PAS3 may be disposed on the second insulating layer PAS2 .
  • the plurality of contact electrodes CNE1 and CNE2 may contact the light emitting device 30 , respectively.
  • the first contact electrode CNE1 may contact one end of the light emitting devices 30
  • the second contact electrode CNE2 may contact the other end of the light emitting device 30 .
  • the contact electrodes CNE1 and CNE2 may include a transparent conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like.
  • Light emitted from the light emitting device 30 may pass through the contact electrodes CNE1 and CNE2 and travel toward the electrodes 21 and 22 .
  • the present invention is not limited thereto.
  • the third insulating layer PAS3 may be disposed to cover the first contact electrode CNE1 .
  • the third insulating layer PAS3 may be disposed to cover one side on which the first contact electrode CNE1 is disposed based on the second insulating layer PAS2 including the first contact electrode CNE1 .
  • the fourth insulating layer PAS4 may be entirely disposed in the display area DPA of the first substrate 11 .
  • the fourth insulating layer PAS4 may function to protect the members disposed on the first substrate 11 from an external environment. However, the fourth insulating layer PAS4 may be omitted.
  • Each of the first insulating layer PAS1 , the second insulating layer PAS2 , the third insulating layer PAS3 , and the fourth insulating layer PAS4 described above may include an inorganic insulating material or an organic insulating material.
  • FIGS. 8 to 16 are plan views illustrating an operation of calculating luminance correction data of a target pixel of a method of generating compensation data for a display device according to an exemplary embodiment.
  • FIGS. 8 to 16 in conjunction with FIGS. 1 to 3 , captured images generated by the photographing units 310 are illustrated in FIGS. 8 to 16 .
  • 8 to 16 show pixels PX in a matrix arrangement.
  • the pixels PX may be arranged according to a row Rp and a column Cq.
  • Each pixel PX will be named PXpq according to a position along a row Rp and a column Cq.
  • Flashing (switching On/Off) of the pixels PX may be determined based on the second control signal CTL2 of the timing controller 160 .
  • the timing controller 160 selects the first pixel group G_PX including the first target pixel T_PX and the first non-target pixels NT_PX around the first target pixel T_PX. set Accurate luminance correction data C_DATA of the first target pixel T_PX may be calculated.
  • the first non-target pixel NT_PX is defined as pixels PX disposed at positions where luminance interference with the first target pixel T_PX occurs.
  • the first non-target pixel NT_PX may be, for example, pixels PX in contact with the first target pixel NT_PX.
  • the first non-target pixel NT_PX includes an upper side of one side of the first target pixel T_PX in the second direction DR2 , one side side of the first direction DR1 , the other side side of the first direction DR1 , and a second side of the first target pixel T_PX.
  • Pixels PXs delimited by thick lines in FIG. 8 may be first target pixels PXs.
  • the first non-target pixel NT_PX is set to an upper side of one side of the first target pixel T_PX in the second direction DR2 , one side side in the first direction DR1 , the other side side in the first direction DR1 , and The second direction DR2, the other lower side, the second direction DR2, the upper side of one side and the first direction DR1, the corner where one side meets, the second direction DR2, the upper side of the one side and the first direction DR1, the other side meets the other side
  • the pixel PX44 positioned in the fourth row R4 and the fourth column C4 is the first non-target pixel NT_PX, and the pixel PX44
  • the surrounding pixels PX33, PX34, PX35, PX43, PX45, PX53, PX54, and PX55 are exemplified.
  • the first target pixel T_PX the pixel PX44 located in the fourth row R4 and the fourth column C4 is used as the first non-target pixel NT_PX
  • the pixels PX33, PX34, PX35, PX43, PX45, PX53, PX54, and PX55 around the pixel PX44 will be exemplified and described, if there is no need to distinguish them, other first target pixels except for the pixel PX44
  • the same description may be applied to the (T_PX) and the first non-target pixel (NT_PX) thereof.
  • the timing controller 160 sets the first pixel group G_PX including the first target pixel T_PX and the first non-target pixels NT_PX around the first target pixel T_PX, the timing controller 160 ) switches on the first target pixel T_PX and switches off the first non-target pixel NT_PX as shown in FIG. 8 .
  • the photographing unit 310 generates a corresponding first photographed image by photographing the switched-on first target pixel T_PX and the switched-off first non-target pixel NT_PX.
  • the generated corresponding captured image is stored in the image storage unit 320 .
  • the timing controller 160 switches on both the first target pixel T_PX and the first non-target pixel NT_PX as shown in FIG. 9 .
  • the photographing unit 310 generates a corresponding photographed image by photographing the switched-on first target pixel T_PX and first non-target pixel NT_PX.
  • the generated second captured image is stored in the image storage unit 320 .
  • the timing controller 160 switches off the first target pixel T_PX and switches on the first non-target pixels NT_PX as shown in FIG. 10 .
  • the photographing unit 310 generates a corresponding photographed image by photographing the switched-off first target pixel T_PX and the switched-on first non-target pixel NT_PX.
  • the generated third captured image is stored in the image storage unit 320 .
  • the timing controller 160 converts the second target pixels T_PX to pixels located on one side (right side of the drawing) in the first direction DR1 of the first target pixels T_PX. setting (eg, the pixel PX45 ), and set neighboring pixels of the corresponding second target pixels T_PX as second non-target pixels NT_PX.
  • the second target pixel T_PX and the second non-target pixels NT_PX form a second pixel group G_PX, and the second pixel group G_PX is disposed on one side in the first direction DR1 from the first pixel group G_PX. It can be understood that it has moved to (right side in the drawing).
  • the timing controller 160 switches on/off the second target pixel T_PX and the second non-target pixel NT_PX through a series of processes described with reference to FIGS. 8 to 10 , and
  • the photographing unit 310 photographs the corresponding pixels T_PX and NT_PX, and the generated corresponding photographed images (fourth to sixth photographed images) are stored in the image storage unit 320 .
  • the timing controller 160 converts the third target pixels T_PX to pixels located on the other side (lower side in the drawing) in the second direction DR2 of the second target pixels T_PX. setting (eg, the pixel PX55 ), and set surrounding pixels of the corresponding third target pixels T_PX as third non-target pixels NT_PX.
  • the third target pixel T_PX and the third non-target pixels NT_PX form a third pixel group G_PX, and the third pixel group G_PX is on the other side in the second direction DR2 from the second pixel group G_PX. It can be understood that it has moved to (bottom in the drawing).
  • the timing controller 160 switches on/off the third target pixel T_PX and the third non-target pixel NT_PX through a series of processes described with reference to FIGS. 8 to 10 , and
  • the photographing unit 310 photographs the corresponding pixels T_PX and NT_PX, and the generated corresponding photographed images (the seventh to ninth photographed images) are stored in the image storage unit 320 .
  • the timing controller 160 converts the fourth target pixels T_PX to pixels located on the other side (left side of the drawing) in the first direction DR1 of the third target pixels T_PX. set (eg, the pixel PX54 ), and set surrounding pixels of the corresponding fourth target pixels T_PX as fourth non-target pixels NT_PX.
  • the fourth target pixel T_PX and the fourth non-target pixels NT_PX form a fourth pixel group G_PX, and the fourth pixel group G_PX is disposed on the other side in the first direction DR1 from the third pixel group G_PX. It can be understood that it has moved to (left in the drawing).
  • the timing controller 160 switches on/off the fourth target pixel T_PX and the fourth non-target pixel NT_PX through a series of processes described with reference to FIGS. 8 to 10 , and
  • the photographing unit 310 photographs the corresponding pixels T_PX and NT_PX, and the generated corresponding photographed images (10th to 12th photographed images) are stored in the image storage unit 320 .
  • the controller 330 controls the luminance information of the individual pixels PX of the display panel 110 , original luminance information, and adjacent pixels.
  • PXs generate interference luminance information affecting the corresponding pixel PX, interference luminance information in which the corresponding pixel PX affects adjacent pixels PX, and luminance correction data of the corresponding pixel PX.
  • the control unit 330 controls the luminance information of the individual pixels PX of the display panel 110 through the first to third captured images, the original luminance information, and the interference luminance in which the adjacent pixels PX affect the corresponding pixel PX.
  • Information, interference luminance information that the corresponding pixel PX has affected on adjacent pixels PX, and a process of generating luminance correction data of the corresponding pixel PX are described, and the corresponding pixel PX is used through the fourth to twelfth captured images. A detailed description of the process of generating information and data will be omitted unless there is a need to separate them.
  • the first target pixel T_PX is referred to as the pixel PX44
  • the first non-target pixels NT_PX will be described as examples of peripheral pixels PX33, PX34, PX35, PX43, PX45, PX53, PX54, and PX55 of the pixel PX44.
  • the controller 330 calculates the following [Equation 1] to [Equation 3] through the first to third captured images.
  • [Equation 1] to [Equation 3] the neighboring pixels PX33, PX34, PX35, PX43, PX45, PX53, PX54, and PX55 of the pixel PX44 will be referred to as 'NPX44' for convenience of explanation. .
  • L(PX44_IM1) is the luminance value of the pixel PX44 measured on the first captured image
  • L(PX44(ORIGIN)) is the original luminance value of the pixel PX44 irrelevant to the first captured image
  • L (PX44') denotes a portion (interference luminance value) in which a portion of the luminance to be measured as the luminance value of the PX44 is measured as the luminance value of the NPX44s.
  • L(PX44_IM2) is the luminance value of the pixel PX44 measured on the second captured image
  • L(NPX44') is the part of the luminance to be measured as the luminance value of NPX44 The part measured as the luminance value of PX44 (meaning the interference luminance value by the surroundings)).
  • L(PX44_IM3) means the luminance value of the pixel PX44 measured on the third captured image
  • the controller 330 may calculate L(PX44(ORIGIN)), L(NPX44'), and L(PX44') through [Equation 1] to [Equation 3].
  • the controller 330 may calculate the accurate luminance correction data C_DATA of the individual pixels PX based on the calculated L(PX44(ORIGIN)) through [Equation 1] to [Equation 3].
  • 17 is a plan view illustrating a part of calculating luminance correction data of a target pixel of a method of generating compensation data for a display device according to another exemplary embodiment.
  • the first non-target pixels NT_PX_1 of the first pixel group G_PX_1 are adjacent to the first non-target pixels NT_PX of FIG. 8 and the first non-target pixels NT_PX of FIG. 8 . All of the pixels PXs may be included.
  • the first target pixel T_PX is illustrated as the pixel PX44
  • the first non-target pixel NT_PX_1 includes the pixels PX33 , PX34 , PX35 , PX43 , PX45 , PX53 , PX54 and PX55 as well as the pixel PX22 .
  • the increase in the first non-target pixels NT_PX_1 may be considered when the individual pixels PX are heavily stained.
  • adjacent pixels PX are located in the corresponding pixel PX in the outer portion NCR rather than in the vicinity of the central point CP, which is the focal point of the photographing unit 310 (the central portion CR). Since the amount of interference luminance affected and the amount of interference luminance affected by the corresponding pixel PX on the adjacent pixels PXs are greater, it is necessary to calculate accurate luminance correction data of the pixels PX located in the outer portion NCR. case can be considered.
  • 19 is a perspective view illustrating images of pixels of a display panel through a photographing unit according to another exemplary embodiment.
  • the display panel 110 may be photographed using a plurality of photographing units 310 , which is different from the compensation data generating apparatus of the display device according to the exemplary embodiment.
  • adjacent pixels PX are located at the outer portion NCR spaced apart from the central point CP.
  • the amount of interference luminance affecting the corresponding pixel PX and the amount of interference luminance exerted by the corresponding pixel PX on the adjacent pixels PX are increased, so that the stain may be easily recognized. Accordingly, when the plurality of photographing units 310 are used as in the present embodiment, it is possible to reduce the visibility of the stain from the outer portion NCR spaced apart from the central point CP.
  • 20 is a perspective view illustrating images of pixels of a display panel through a photographing unit according to another exemplary embodiment.
  • the photographing unit 310 is different from the compensation data generating apparatus of the display device according to the exemplary embodiment in that the photographing unit 310 includes a scan camera.
  • adjacent pixels PX are located at the outer portion NCR spaced apart from the central point CP.
  • the amount of interference luminance affecting the corresponding pixel PX and the amount of interference luminance exerted by the corresponding pixel PX on the adjacent pixels PX are increased, so that the stain may be easily recognized. Accordingly, when a scan camera is used as the photographing unit 310 as in the present embodiment, it is possible to reduce the recognition of a stain better in the outer portion NCR spaced apart from the central point CP.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치의 보상 데이터 생성 방법은 표시 패널의 복수의 화소들 중 제1 타겟 화소 및 상기 제1 타겟 화소 주변의 제1 비타겟 화소들을 포함하는 제1 화소 그룹을 설정하는 단계, 상기 제1 타겟 화소를 스위칭 온(On)하고 상기 제1 비타겟 화소들을 스위칭 오프(Off)한 제1 촬영 영상을 생성하고 저장하는 단계, 상기 제1 타겟 화소와 상기 제1 비타겟 화소들을 스위칭 온한 제2 촬영 영상을 생성하고 저장하는 단계, 상기 제1 타겟 화소를 스위칭 오프하고 상기 제1 비타겟 화소들을 스위칭 온한 제3 촬영 영상을 생성하고 저장하는 단계, 및 저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계를 포함한다.

Description

표시 장치의 보상 데이터 생성 방법 및 표시 장치의 보상 데이터 생성 장치
본 발명은 표시 장치의 보상 데이터 생성 방법 및 표시 장치의 보상 데이터 생성 장치에 관한 것이다.
일반적으로 표시 장치는 표시 패널 및 구동부를 포함한다. 표시 패널은 복수의 스캔 라인들, 복수의 데이터 라인들 및 복수의 화소들을 포함한다. 구동부는 복수의 스캔 라인들에 스캔 출력 신호를 공급하는 스캔 구동부 및 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부를 포함한다.
일반적으로, 화소는 복수의 트랜지스터, 스토리지 캐패시터 및 유기 발광 다이오드를 포함한다. 화소들 사이의 편차(예를 들어, 구동 트랜지스터의 문턱 전압의 산포)에 의해 화소들 간의 휘도의 차이가 발생하고, 휘도 차이가 얼룩으로 시인되어, 표시 장치의 화질 불량을 야기한다.
따라서, 화소들 간의 휘도 차이를 보상하기 위해 개별 화소의 휘도 보정 데이터 등의 개별 화소의 정확한 휘도 정보 획득이 필요하지만, 촬영 장치의 렌즈에 의해 개별 화소의 정확한 휘도 정보 획득이 어려울 수 있다.
본 발명이 해결하고자 하는 과제는 정확한 개별 화소의 휘도 보정 데이터를 산출할 수 있는 표시 장치의 보상 데이터 생성 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 정확한 개별 화소의 휘도 보정 데이터를 산출할 수 있는 표시 장치의 보상 데이터 생성 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 보상 데이터 생성 방법은 표시 패널의 복수의 화소들 중 제1 타겟 화소 및 상기 제1 타겟 화소 주변의 제1 비타겟 화소들을 포함하는 제1 화소 그룹을 설정하는 단계; 상기 제1 타겟 화소를 스위칭 온(On)하고 상기 제1 비타겟 화소들을 스위칭 오프(Off)한 제1 촬영 영상을 생성하고 저장하는 단계; 상기 제1 타겟 화소와 상기 제1 비타겟 화소들을 스위칭 온한 제2 촬영 영상을 생성하고 저장하는 단계; 상기 제1 타겟 화소를 스위칭 오프하고 상기 제1 비타겟 화소들을 스위칭 온한 제3 촬영 영상을 생성하고 저장하는 단계; 및 저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계를 포함한다.
상기 제1 비타겟 화소는 상기 제1 타겟 화소와 맞닿는 화소들을 포함할 수 있다.
저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계는 상기 제1 촬영 영상을 기초로 하기의 [식 1]을 산출할 수 있다.
[식 1]
L(PX44_IM1)=L(PX44(ORIGIN))-L(PX44')(여기서, L(PX44_IM1)은 제1 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(PX44(ORIGIN))은 제1 촬영 영상과 무관한 화소(PX44)의 원래 휘도값이고, L(PX44')은 PX44의 휘도값으로 측정되어야할 휘도의 일부분이 NPX44들의 휘도값으로 측정된 부분(주변으로의 간섭 휘도값)을 의미한다).
저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계는 상기 제2 촬영 영상을 기초로 하기의 [식 2]을 산출할 수 있다.
[식 2]
L(PX44_IM2)=L(PX44(ORIGIN))+L(NPX44')-L(PX44')(여기서, L(PX44_IM2)은 제2 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(NPX44')은 NPX44의 휘도값으로 측정되어야할 휘도의 일부분이 PX44의 휘도값으로 측정된 부분(주변에 의한 간섭 휘도값)을 의미한다).
저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계는 상기 제3 촬영 영상을 기초로 하기의 [식 3]을 산출할 수 있다.
[식 3]
L(PX44_IM3)= L(NPX44')(여기서, L(PX44_IM3)은 제3 촬영 영상 상에서 측정된 화소(PX44)의 휘도값을 의미한다).
상기 [식 1], [식 2], 및 [식 3]을 통해 L(PX44(ORIGIN)), L(NPX44'), 및 L(PX44')를 산출할 수 있다.
산출된 상기 L(PX44(ORIGIN))을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출할 수 있다.
상기 제1 타겟 화소를 스위칭 오프하고 상기 제1 비타겟 화소들을 스위칭 온한 제3 촬영 영상을 생성하고 저장하는 단계와 저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계 사이에, 상기 제1 비타겟 화소 중 하나를 제2 타겟 화소로 설정하고 상기 제2 타겟 화소와 맞닿는 화소들을 제2 비타겟 화소로 설정하는 단계가 진행될 수 있다.
상기 표시 패널의 면적은 대면적이고, 상기 표시 패널은 무기 발광 소자를 포함할 수 있다.
상기 제1 촬영 영상 내지 상기 제3 촬영 영상의 생성은 CMOS 카메라, 또는 CCD 카메라를 통해 수행될 수 있다.
상기 CMOS 카메라는 상기 화소들의 상대 휘도를 나타낼 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 보상 데이터 생성 장치는 표시 패널의 복수의 화소들 중 제1 타겟 화소 및 상기 제1 타겟 화소 주변의 제1 비타겟 화소들을 포함하는 제1 화소 그룹이 설정된 표시 장치의 보상 데이터 생성 장치에 있어서, 상기 제1 타겟 화소를 스위칭 온(On)하고 상기 제1 비타겟 화소들을 스위칭 오프(Off)한 제1 촬영 영상, 상기 제1 타겟 화소와 상기 제1 비타겟 화소들을 스위칭 온한 제2 촬영 영상, 및 상기 제1 타겟 화소를 스위칭 오프하고 상기 제1 비타겟 화소들을 스위칭 온한 제3 촬영 영상을 생성하는 촬영부; 상기 제1 타겟 화소를 스위칭 온(On)하고 상기 제1 비타겟 화소들을 스위칭 오프(Off)한 제1 촬영 영상, 상기 제1 타겟 화소와 상기 제1 비타겟 화소들을 스위칭 온한 제2 촬영 영상, 및 상기 제1 타겟 화소를 스위칭 오프하고 상기 제1 비타겟 화소들을 스위칭 온한 제3 촬영 영상을 저장하는 영상 저장부; 및 상기 제1 촬영 영상 내지 상기 제3 촬영 영상을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 제어부를 포함한다.
상기 제1 비타겟 화소는 상기 제1 타겟 화소와 맞닿는 화소들을 포함할 수 있다.
상기 제어부는 상기 제1 촬영 영상을 기초로 하기의 [식 1]을 산출할 수 있다.
[식 1]
L(PX44_IM1)=L(PX44(ORIGIN))-L(PX44')(여기서, L(PX44_IM1)은 제1 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(PX44(ORIGIN))은 제1 촬영 영상과 무관한 화소(PX44)의 원래 휘도값이고, L(PX44')은 PX44의 휘도값으로 측정되어야할 휘도의 일부분이 NPX44들의 휘도값으로 측정된 부분(주변으로의 간섭 휘도값)을 의미한다).
상기 제어부는 상기 제2 촬영 영상을 기초로 하기의 [식 2]을 산출할 수 있다.
[식 2]
L(PX44_IM2)=L(PX44(ORIGIN))+L(NPX44')-L(PX44')(여기서, L(PX44_IM2)은 제2 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(NPX44')은 NPX44의 휘도값으로 측정되어야할 휘도의 일부분이 PX44의 휘도값으로 측정된 부분(주변에 의한 간섭 휘도값)을 의미한다).
상기 제어부는 상기 제3 촬영 영상을 기초로 하기의 [식 3]을 산출할 수 있다.
[식 3]
L(PX44_IM3)= L(NPX44')(여기서, L(PX44_IM3)은 제3 촬영 영상 상에서 측정된 화소(PX44)의 휘도값을 의미한다).
상기 제어부는 상기 [식 1], [식 2], 및 [식 3]을 통해 L(PX44(ORIGIN)), L(NPX44'), 및 L(PX44')를 산출할 수 있다.
상기 제어부는 산출된 상기 L(PX44(ORIGIN))을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출할 수 있다.
상기 표시 패널의 면적은 대면적이고, 상기 표시 패널은 무기 발광 소자를 포함할 수 있다.
상기 촬영부는 CMOS 카메라, 또는 CCD 카메라를 포함하고, 상기 CMOS 카메라는 상기 화소들의 상대 휘도를 나타낼 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치의 보상 데이터 생성 방법 및 표시 장치의 보상 데이터 생성 장치에 의하면, 개별 화소의 정확한 휘도 보정 데이터를 산출할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 패널, 표시 장치의 보상 데이터 생성 장치의 개략적인 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 나타낸 블록도이다.
도 3은 일 실시예에 따른 표시 장치의 타이밍 제어부를 나타낸 블록도이다.
도 4는 일 실시예에 따른 일 화소의 등가 회로도이다.
도 5는 도 4의 일 화소의 단면도이다.
도 6은 일 실시예에 따른 촬영부를 통해 표시 패널의 화소들을 촬영하는 것을 보여주는 사시도이다.
도 7은 도 6의 촬영부의 렌즈부, 및 센서부를 확대한 단면도이다.
도 8 내지 도 16은 일 실시예에 따른 표시 장치의 보상 데이터 생성 방법의 타겟 화소의 휘도 보정 데이터를 산출하는 단계를 보여주는 평면도들이다.
도 17은 다른 실시예에 따른 표시 장치의 보상 데이터 생성 방법의 타겟 화소의 휘도 보정 데이터를 산출하는 단계 중 일부를 보여주는 평면도이다.
도 18은 다른 실시예에 따른 촬영부를 통해 표시 패널의 화소들을 촬영하는 것을 보여주는 사시도이다.
도 19는 또 다른 실시예에 따른 촬영부를 통해 표시 패널의 화소들을 촬영하는 것을 보여주는 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 표시 패널, 및 표시 장치의 보상 데이터 생성 장치를 보여주는 블록도이다.
일 실시예에 따른 표시 장치는 동영상이나 정지영상을 표시한다. 표시 장치는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다. 일 실시예에 따른 표시 장치는 표시 패널(110)의 표시 화면의 면적이 대면적으로 적용된 대형 표시 장치일 수 있다.
표시 장치는 표시 화면을 제공하는 표시 패널(110)을 포함한다. 표시 패널(110)의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 패널(110)은 도 1에 예시된 바와 같이, 제1 방향(DR1)을 따라 연장된 장변들, 및 제2 방향(DR2)을 따라 연장된 단변들을 포함하는 직사각형 형상을 가질 수 있다. 표시 패널(110)의 장변과 단변이 만나는 모서리는 각질 수 있지만, 이에 제한되지 않고 둥글 수 있다. 다만, 표시 패널(110)의 형상이 이에 제한되는 것은 아니고, 세로가 긴 직사각형, 정사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 패널(110)은 화상을 표시하는 표시 영역(DA) 및 표시 영역(DA)의 주변에 위치하는 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)의 형상은 표시 패널(110)의 형상과 실질적으로 유사할 수 있다. 표시 영역(DA)은 복수의 화소(PX)들을 포함할 수 있다.
복수의 화소(PX)들은 매트릭스 방식으로 배열될 수 있다. 복수의 화소(PX)들은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 각 화소(PX)는 예를 들어, 사각형 형상을 가질 수 있다. 다만, 이에 제한되지 않고 각 화소(PX)는 삼각형, 기타 다각형, 원형, 또는 타원형 형상을 가질 수도 있다. 이하에서는 설명의 편의를 위해 화소(PX)의 형상으로 사각형이 적용된 경우를 중심으로 설명한다.
일 실시예에 따른 표시 장치의 보상 데이터 생성 장치(300)는 표시 패널(110)의 복수의 화소(PX)들 각각의 휘도 보정 데이터를 산출할 수 있다. 표시 패널(110)의 화소들(PX)에 동일한 입력 영상 데이터를 입력하더라도, 각 화소(PX)의 구동 트랜지스터의 문턱 전압 편차, 채널 이동도(Mobility)의 변화 및/또는 발광 소자의 열화 등에 의해 각 화소(PX)들의 휘도 편차가 발생할 수 있다. 따라서, 동일한 입력 영상 데이터가 입력된 개별 화소(PX)들의 휘도 값을 기초로 개별 화소(PX)들의 정확한 휘도 보정 데이터를 산출할 필요성이 있다. 특히, 일 실시예와 같이, 표시 패널(110)의 면적이 대면적인 경우, 각 화소(PX)별 휘도 편차가 클 수 있어, 이러한 필요성이 더 커질 수 있다.
도 6은 일 실시예에 따른 촬영부를 통해 표시 패널의 화소들을 촬영하는 것을 보여주는 사시도이다. 도 7은 도 6의 촬영부의 렌즈부, 및 센서부를 확대한 단면도이다.
도 1과 함께 도 6 및 도 7을 더 참조하면, 개별 화소(PX)들의 휘도 값은 미세한 포커싱(Focusing)이 가능한 촬영부(310)를 포함하는 표시 장치의 보상 데이터 생성 장치(300)에 의해 이루어진다. 표시 패널(110)은 도 6에 도시된 바와 같이, 표시 패널(110)의 중심부(CR) 및 중심부(CR)의 주변에 위치하는 외곽부(NCR)로 구분되고 촬영부(310)는 초점을 표시 패널(110)의 중심부(CR) 중 표시 패널(110)의 정가운데인 중심점(CP)에 맞추어 촬영할 수 있다.
촬영부(310)는 각 화소(PX)에 대응되는 광학 센서(317)들을 포함하고, 광학 센서(317)들은 동일한 입력 영상 데이터를 제공받은 화소(PX)들이 발광할 때, 광학 센서(317)들은 대응되는 각 화소(PX)들로부터 발광된 광(L)을 수광하여 화소(PX)들의 휘도 정보를 갖는 영상 이미지를 생성한다. 다만, 각 화소(PX)들로부터 발광된 광(L)은 효율적인 집광을 위해 촬영부(310)의 렌즈부(311)를 통해 굴절되어 대응되는 광학 센서(317)들로 입사되는데, 광학 센서(317)들과 렌즈부(311) 사이의 거리, 렌즈부(311)의 굴절률 등의 미세한 차이로 인해 각 화소(PX)들로부터 발광된 광(L)이 대응되는 광학 센서(317a)들로만 제공(L 중 L1에 해당)되지 않고 인접 화소(PX)들에 대응되는 광학 센서(317b)들에 제공(L 중 L2에 해당)될 수도 있다.
따라서, 이러한 한계점을 갖는 촬영부(310)를 통해 생성된 영상 이미지에 의해 나타난 각 화소(PX)의 휘도 정보는 해당 화소(PX)의 원래 휘도 정보, 인접 화소(PX)들이 해당 화소(PX)에 영향을 준 간섭 휘도 정보, 및 해당 화소(PX)가 인접 화소(PX)들에 영향을 준 간섭 휘도 정보가 모두 포함되어 있다. 따라서, 정확한 개별 화소(PX)들의 휘도 정보를 알기 힘들고, 이로 인해, 개별 화소(PX)들의 정확한 휘도 보정 데이터를 산출하기 어려울 수 있다. 촬영부(310)의 초점인 중심점(CP) 부근(중심부(CR))보다 외곽부(NCR)에서 인접 화소(PX)들이 해당 화소(PX)에 영향을 준 간섭 휘도량 및 해당 화소(PX)가 인접 화소(PX)들에 영향을 준 간섭 휘도량이 더 커질 수 있다.
다만, 일 실시예에 따른 표시 장치의 보상 데이터 생성 장치(300)는 상술한 촬영부(310)를 통해 생성된 영상 이미지에 의해 나타난 각 화소(PX)의 휘도 정보는 해당 화소(PX)의 원래 휘도 정보(또는 원래 휘도값), 인접 화소(PX)들이 해당 화소(PX)에 영향을 준 간섭 휘도 정보(또는 주변에 의한 간섭 휘도값), 및 해당 화소(PX)가 인접 화소(PX)들에 영향을 준 간섭 휘도 정보(또는 주변으로의 간섭 휘도값) 중 인접 화소(PX)들이 해당 화소(PX)에 영향을 준 간섭 휘도 정보, 및 해당 화소(PX)가 인접 화소(PX)들에 영향을 준 간섭 휘도 정보를 정확히 산출하여 개별 화소(PX)들의 원래 휘도 정보를 정확히 알 수 있고, 이로 인해, 개별 화소(PX)들의 정확한 휘도 보정 데이터를 생성할 수 있다.
표시 장치의 보상 데이터 생성 장치(300)의 구성에 대해 보다 구체적으로 설명하면, 표시 장치의 보상 데이터 생성 장치(300)는 표시 패널(110)의 복수의 화소(PX)들을 촬영하여 촬영 영상을 생성하는 촬영부(310), 촬영부(310)로부터 생성된 촬영 영상들을 저장하는 영상 저장부(320), 및 영상 저장부(320)로부터 촬영 영상들을 제공받아 개별 화소(PX)들의 휘도 보정 데이터(C_DATA)를 산출하는 제어부(330)를 포함한다.
촬영부(310)는 카메라, 또는 센서를 포함할 수 있다. 예를 들어, 촬영부(310)는 CMOS 카메라, 또는 CCD 카메라를 포함할 수 있다. 일 실시예에 따른 촬영부(310)는 CMOS 카메라를 포함하고, CMOS 카메라를 통해 생성된 촬영 영상은 화소들의 상대 휘도를 나타낼 수 있고, 이를 통해 비용 절감이 가능할 수 있다.
영상 저장부(320)는 촬영부(310)로부터 생성된 촬영 영상들을 저장할 수 있다.
제어부(330)는 영상 저장부(320)로부터 촬영 영상들을 제공받아 개별 화소(PX)들의 정확한 휘도 보정 데이터(C_DATA)를 산출할 수 있다.
개별 화소(PX)들의 정확한 휘도 보정 데이터(C_DATA)를 산출하기 위한 표시 장치의 보상 데이터 생성 장치(300) 구성들(310, 320, 330)의 구체적인 기능, 및 방법에 대해서는 도 8 내지 도 18을 참조하여 설명하기로 한다.
도 2는 일 실시예에 따른 표시 장치의 블록도이다. 도 3은 일 실시예에 따른 타이밍 제어부의 블록도이다.
도 2 및 도 3을 참조하면, 표시 장치(1000)는 표시 패널(110), 스캔 구동부(140), 데이터 구동부(150), 및 타이밍 제어부(160)를 포함할 수 있다. 표시 패널(110)은 스캔 라인들(SL1 내지 SLn) 및 데이터 라인들(DL1 내지 DLm)의 교차부마다 위치되는 n*m 개의 화소(PX)들을 포함할 수 있다. 스캔 구동부(140)는 제1 제어 신호(CTL1)에 기초하여 복수의 스캔 라인들(SL1 내지 SLn)을 통해 화소(PX)들에 스캔 신호를 제공할 수 있다.
데이터 구동부(150)는 제2 제어 신호(CTL2)에 기초하여 복수의 데이터 라인들(DL1 내지 DLm)을 통해 화소(PX)들에 데이터 신호를 제공할 수 있다.
타이밍 제어부(160)는 제1 및 제2 제어 신호(CTL1, CTL2)를 통해 스캔 구동부(140) 및 데이터 구동부(150)를 제어할 수 있다.
나아가, 타이밍 제어부(160)는 개별 화소(PX)들의 휘도 보정 데이터(C_DATA)를 기초로 입력 영상 데이터(IN_DATA)를 보정 영상 데이터(CP_DATA)로 변환하여 데이터 구동부(150)에 제공할 수 있다.
타이밍 제어부(160)는 입력 영상 데이터(IN_DATA)를 제공받고 제1 및 제2 제어 신호(CTL1, CTL2)를 생성하는 메인 제어부(161), 개별 화소(PX)들의 휘도 보정 데이터(C_DATA)들을 저장하고 데이터 변환부(163)에 제공하는 메모리부(162), 및 메모리부(162)로부터 제공받은 개별 화소(PX)들의 휘도 보정 데이터(C_DATA)들을 기초로 입력 영상 데이터(IN_DATA)를 보정 영상 데이터(CP_DATA)로 변환하고 제공받은 제1 및 제2 제어 신호(CTL1, CTL2)를 데이터 구동부(150)에 제공하는 데이터 변환부(163)를 포함할 수 있다.
상술한 바와 같이, 일 실시예에 따른 표시 패널은 무기 발광 다이오드 표시 패널일 수 있다. 해당 무기 발광 다이오드 표시 패널의 일 화소(PX)의 등가 회로도 및 일 화소(PX)의 단면도에 대해 설명한다.
도 4는 일 실시예에 따른 일 화소의 등가 회로도이다.
도 4를 참조하면, 일 실시예에 따른 표시 장치의 각 화소(PX)는 발광 다이오드(EL) 이외에, 3개의 트랜지스터(T1, T2, T3)와 1개의 스토리지 커패시터(Cst)를 포함한다.
발광 다이오드(EL)는 제1 트랜지스터(T1)를 통해 공급되는 전류에 따라 발광한다. 발광 다이오드(EL)는 제1 전극, 제2 전극 및 이들 사이에 배치된 적어도 하나의 발광 소자를 포함한다. 상기 발광 소자는 제1 전극과 제2 전극으로부터 전달되는 전기 신호에 의해 특정 파장대의 광을 방출할 수 있다.
발광 다이오드(EL)의 일 단은 제1 트랜지스터(T1)의 소스 전극에 연결되고, 타 단은 제1 전압 배선(VDL)의 고전위 전압(이하, 제1 전원 전압)보다 낮은 저전위 전압(이하, 제2 전원 전압)이 공급되는 제2 전압 배선(VSL)에 연결될 수 있다. 또한, 발광 다이오드(EL)의 타 단은 제2 트랜지스터(T2)의 소스 전극에 연결될 수 있다.
제1 트랜지스터(T1)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전압 배선(VDL)으로부터 발광 다이오드(EL)로 흐르는 전류를 조정한다. 일 예로, 제1 트랜지스터(T1)는 발광 다이오드(EL)의 구동을 위한 구동 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제2 트랜지스터(T2)의 소스 전극에 연결되고, 소스 전극은 발광 다이오드(EL)의 제1 전극에 연결되며, 드레인 전극은 제1 전원 전압이 인가되는 제1 전압 배선(VDL)에 연결될 수 있다.
제2 트랜지스터(T2)는 스캔 라인(SLn)의 스캔 신호에 의해 턴-온되어 데이터 라인(DLm)을 제1 트랜지스터(T1)의 게이트 전극에 연결시킨다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SLn)에 연결되고, 소스 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결되며, 드레인 전극은 데이터 라인(DLm)에 연결될 수 있다.
제3 트랜지스터(T3)는 센싱 라인(SSL)의 센싱 신호에 의해 턴-온되어 초기화 전압 배선(VIL)을 발광 다이오드(EL)의 일 단에 연결시킨다. 제3 트랜지스터(T3)의 게이트 전극은 센싱 라인(SSL)에 연결되고, 드레인 전극은 초기화 전압 배선(VIL)에 연결되며, 소스 전극은 발광 다이오드(EL)의 일 단 또는 제1 트랜지스터(T1)의 소스 전극에 연결될 수 있다.
일 실시예에서, 각 트랜지스터(T1, T2, T3)들의 소스 전극과 드레인 전극은 상술한 바에 제한되지 않고, 그 반대의 경우일 수도 있다. 또한, 트랜지스터(T1, T2, T3)들 각각은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 각 트랜지스터(T1, T2, T3)들이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 제한되는 것은 아니다. 즉, 각 트랜지스터(T1, T2, T3)들은 P 타입 MOSFET으로 형성되거나, 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET으로 형성될 수도 있다.
스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전압과 소스 전압의 차전압을 저장한다.
도 4에 결부하여 도 5를 참조하면, 표시 패널은 제1 기판(11), 및 제1 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 패널의 회로층과 발광 소자층을 구성할 수 있다.
구체적으로, 제1 기판(11)은 절연 기판일 수 있다. 제1 기판(11)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(11)은 리지드(Rigid) 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 제1 기판(11) 상에 배치될 수 있다. 차광층(BML)은 표시 장치(10)의 제1 트랜지스터(T1)의 액티브층(ACT)과 중첩하도록 배치될 수 있다. 차광층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터(T1)의 액티브층(ACT)에 광이 입사되는 것을 방지할 수 있다. 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(12)은 차광층(BML)을 포함하여 제1 기판(11) 상에 전면적으로 배치될 수 있다. 버퍼층(12)은 투습에 취약한 제1 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(12) 상에 배치될 수 있다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치될 수 있다. 제1 게이트 절연층(13)은 반도체층을 포함하여, 버퍼층(12) 상에 배치될 수 있다. 제1 게이트 절연층(13)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(13) 상에 배치될 수 있다. 제1 게이트 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(15)은 제1 게이트 도전층 상에 배치될 수 있다. 제1 층간 절연층(15)은 제1 게이트 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다.
제1 데이터 도전층은 제1 층간 절연층(15) 상에 배치될 수 있다. 제1 데이터 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 데이터 라인(DLm), 및 제2 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(15)과 제1 게이트 절연층(13)을 관통하는 컨택홀을 통해 액티브층(ACT)의 도핑 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 차광층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DLm)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DLm)은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인(DLm)에서 인가되는 신호를 전달할 수 있다.
제2 용량 전극(CSE2)은 제1 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제2 용량 전극(CSE2)은 제1 소스 전극(S1)과 일체화되어 연결될 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 층간 절연층(17)은 제1 데이터 도전층 상에 배치될 수 있다. 제2 층간 절연층(17)은 제1 데이터 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다.
제2 데이터 도전층은 제2 층간 절연층(17) 상에 배치될 수 있다. 제2 데이터 도전층은 제1 전압 배선(VDL), 제2 전압 배선(VSL), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VDL)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VSL)은 제2 전극(22)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 또한, 제2 전압 배선(VSL)은 표시 장치(10)의 제조 공정 중, 발광 소자(30)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(17)에 형성된 컨택홀을 통해 제2 용량 전극(CSE2)과 연결될 수 있다. 제2 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제1 소스 전극(S1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(21)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VDL)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(21)으로 전달할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(19)은 제2 데이터 도전층 상에 배치될 수 있다. 제1 평탄화층(19)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(19) 상에는 복수의 제1 뱅크(BNL1)들, 복수의 전극(21, 22)들, 발광 소자(30), 복수의 접촉 전극(CNE1, CNE2)들 및 제2 뱅크(BNL2)가 배치될 수 있다. 또한, 제1 평탄화층(19) 상에는 복수의 절연층(PAS1, PAS2, PAS3, PAS4)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제1 평탄화층(19) 상에 직접 배치될 수 있다. 제1 뱅크(BNL1)는 제1 평탄화층(19)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(30)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(21, 22)에서 반사되어 제1 평탄화층(19)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(30)가 배치되는 영역을 제공함과 동시에 발광 소자(30)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다.
복수의 전극(21, 22)들은 제1 뱅크(BNL1)와 제1 평탄화층(19) 상에 배치될 수 있다. 복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다.
제1 전극(21)은 제1 컨택홀(CT1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되고, 제2 전극(22)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VSL)과 전기적으로 연결될 수 있다.
제1 전극(21) 및 제2 전극(22)은 각각 제1 뱅크(BNL1)들 상에 직접 배치될 수 있다. 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(BNL1)보다 큰 폭을 갖도록 형성될 수 있다.
각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(21, 22)은 발광 소자(30)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 화소(PX)의 상부 방향으로 반사시킬 수 있다.
복수의 전극(21, 22)들은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 복수의 전극(21, 22)들은 접촉 전극(CNE1, CNE2)을 통해 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 접촉 전극(CNE1, CNE2)을 통해 발광 소자(30)에 전달할 수 있다.
제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극과 전기적으로 연결되고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 절연층(PAS1)은 제1 평탄화층(19) 상에 배치될 수 있다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들, 및 제1 전극(21)과 제2 전극(22)들을 덮도록 배치될 수 있다.
일 실시예에서, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부(OP)를 포함할 수 있다. 각 개구부(OP)는 각 전극(21, 22)들 중 제1 뱅크(BNL1)의 상면에 배치된 부분을 일부 노출시킬 수 있다. 접촉 전극(CNE1, CNE2) 중 일부는 개구부(OP)를 통해 노출된 각 전극(21, 22)과 접촉할 수 있다.
제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다.
발광 소자(30)는 제1 절연층(PAS1) 상에 배치될 수 있다. 각 화소(PX)에 배치된 발광 소자(30)들은 서로 다른 물질을 포함하는 발광층을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다.
발광 소자(30)는 제1 뱅크(BNL1)들 사이에서 양 단부가 각 전극(21, 22) 상에 배치될 수 있다. 발광 소자(30)의 연장된 길이는 제1 전극(21)과 제2 전극(22) 사이의 간격보다 길고, 발광 소자(30)의 양 단부가 각각 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다. 예를 들어, 발광 소자(30)는 일 단부가 제1 전극(21) 상에 놓이고, 타 단부가 제2 전극(22) 상에 놓이도록 배치될 수 있다.
제2 절연층(PAS2)은 발광 소자(30) 상에 부분적으로 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 발광 소자(30)를 감싸면서 발광 소자(30)의 양 단부가 노출되도록 발광 소자(30)의 길이보다 작은 폭을 갖고 발광 소자(30) 상에 배치될 수 있다.
제2 절연층(PAS2) 상에는 복수의 접촉 전극(CNE1, CNE2)들과 제3 절연층(PAS3)이 배치될 수 있다.
복수의 접촉 전극(CNE1, CNE2)들은 각각 발광 소자(30)와 접촉할 수 있다. 제1 접촉 전극(CNE1)은 발광 소자(30)들의 일 단부와 접촉하고, 제2 접촉 전극(CNE2)은 발광 소자(30)의 타 단부와 접촉할 수 있다.
접촉 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 발광 소자(30)에서 방출된 광은 접촉 전극(CNE1, CNE2)을 투과하여 전극(21, 22)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 절연층(PAS3)은 제1 접촉 전극(CNE1)을 덮도록 배치될 수 있다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)을 포함하여 제2 절연층(PAS2)을 기준으로 제1 접촉 전극(CNE1)이 배치된 일 측을 덮도록 배치될 수 있다.
제4 절연층(PAS4)은 제1 기판(11)의 표시 영역(DPA)에 전면적으로 배치될 수 있다. 제4 절연층(PAS4)은 제1 기판(11) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다. 다만, 제4 절연층(PAS4)은 생략될 수도 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다.
이하, 일 실시예에 따른 표시 장치의 보상 데이터 생성 방법에 대해 설명한다.
도 8 내지 도 16은 일 실시예에 따른 표시 장치의 보상 데이터 생성 방법의 타겟 화소의 휘도 보정 데이터를 산출하는 단계를 보여주는 평면도들이다.
도 1 내지 도 3에 결부하여 도 8 내지 도 16을 참조하면, 촬영부(310)들이 생성하는 촬영 영상들은 도 8 내지 도 16에 예시되어 있다. 도 8 내지 도 16에서는 매트릭스 배열의 화소(PX)들을 보여준다. 화소(PX)들은 행(Rp)과 열(Cq)에 따라 배열될 수 있다. 각 화소(PX)를 행(Rp)과 열(Cq)에 따른 위치에 따라 명명(PXpq)하기로 한다.
타이밍 제어부(160)의 제2 제어 신호(CTL2)에 기초하여 화소(PX)들의 점멸(스위칭 온(On)/오프(Off))이 결정될 수 있다. 도 9에 도시된 바와 같이, 타이밍 제어부(160)는 제1 타겟 화소(T_PX) 및 제1 타겟 화소(T_PX) 주변의 제1 비타겟 화소(NT_PX)들을 포함하는 제1 화소 그룹(G_PX)을 설정한다. 제1 타겟 화소(T_PX)의 정확한 휘도 보정 데이터(C_DATA)가 산출될 수 있다. 제1 비타겟 화소(NT_PX)는 제1 타겟 화소(T_PX)와 상호간 휘도 간섭을 미치는 위치에 배치된 화소(PX)들로 정의하기로 한다. 제1 비타겟 화소(NT_PX)는 예를 들어, 제1 타겟 화소(NT_PX)와 맞닿는 화소(PX)들일 수 있다. 예를 들어, 제1 비타겟 화소(NT_PX)는 제1 타겟 화소(T_PX)의 제2 방향(DR2) 일측 윗변, 제1 방향(DR1) 일측 측변, 제1 방향(DR1) 타측 측변, 및 제2 방향(DR2) 타측 아랫변, 제2 방향(DR2) 일측 윗변과 제1 방향(DR1) 일측 측변이 만나는 모서리, 제2 방향(DR2) 일측 윗변과 제1 방향(DR1) 타측 측변이 만나는 모서리, 제2 방향(DR2) 타측 아랫변과 제1 방향(DR1) 일측 측변이 만나는 모서리, 및 제2 방향(DR2) 타측 아랫변과 제1 방향(DR1) 타측 측변이 만나는 모서리에 가장 인접한 화소(PX)들일 수 있다.
도 8의 굵은 선으로 구획된 화소(PX)들이 제1 타겟 화소(PX)들일 수 있다. 일 실시예에서, 제1 비타겟 화소(NT_PX)를 제1 타겟 화소(T_PX)의 제2 방향(DR2) 일측 윗변, 제1 방향(DR1) 일측 측변, 제1 방향(DR1) 타측 측변, 및 제2 방향(DR2) 타측 아랫변, 제2 방향(DR2) 일측 윗변과 제1 방향(DR1) 일측 측변이 만나는 모서리, 제2 방향(DR2) 일측 윗변과 제1 방향(DR1) 타측 측변이 만나는 모서리, 제2 방향(DR2) 타측 아랫변과 제1 방향(DR1) 일측 측변이 만나는 모서리, 및 제2 방향(DR2) 타측 아랫변과 제1 방향(DR1) 타측 측변이 만나는 모서리에 가장 인접한 화소(PX)들로 정의하였으므로, 제1 타겟 화소(T_PX)는 도 8에 예시된 바와 같이, 행(Rp)과 열(Cq)을 따라 하나의 화소(PX)(또는 제1 비타겟 화소(NT_PX))를 사이에 두고 이격되어 배열될 수 있다. 하나의 제1 타겟 화소(T_PX)와 해당 제1 타겟 화소(T_PX)의 주변의 제1 비타겟 화소(NT_PX)들은 제1 화소 그룹(G_PX)을 형성한다.
도 8의 확대도에서는 제1 타겟 화소(T_PX)로서, 제4 행(R4)과 제4 열(C4)에 위치한 화소(PX44)를, 제1 비타겟 화소(NT_PX)로서, 화소(PX44)의 주변의 화소들(PX33, PX34, PX35, PX43, PX45, PX53, PX54, PX55)을 예시하고 있다. 이하의 설명에서는 설명의 편의를 위해, 제1 타겟 화소(T_PX)로서, 제4 행(R4)과 제4 열(C4)에 위치한 화소(PX44)를, 제1 비타겟 화소(NT_PX)로서, 화소(PX44)의 주변의 화소들(PX33, PX34, PX35, PX43, PX45, PX53, PX54, PX55)을 예시하여 설명하지만, 특별히 구분할 필요가 없는 경우에는 화소(PX44)를 제외한 다른 제1 타겟 화소(T_PX)들 및 이의 제1 비타겟 화소(NT_PX)들의 경우에도 동일한 설명이 적용될 수 있다.
타이밍 제어부(160)가 제1 타겟 화소(T_PX) 및 제1 타겟 화소(T_PX) 주변의 제1 비타겟 화소(NT_PX)들을 포함하는 제1 화소 그룹(G_PX)을 설정한 후, 타이밍 제어부(160)는 도 8에 도시된 바와 같이 제1 타겟 화소(T_PX)를 스위칭 온하고, 제1 비타겟 화소(NT_PX)들을 스위칭 오프한다. 촬영부(310)는 스위칭 온된 제1 타겟 화소(T_PX) 및 스위칭 오프된 제1 비타겟 화소(NT_PX)들을 촬영하여 해당 제1 촬영 영상을 생성한다. 생성된 해당 촬영 영상은 영상 저장부(320)에 저장된다.
이어서, 타이밍 제어부(160)는 도 9에 도시된 바와 같이 제1 타겟 화소(T_PX) 및 제1 비타겟 화소(NT_PX)들을 모두 스위칭 온한다. 촬영부(310)는 스위칭 온된 제1 타겟 화소(T_PX) 및 제1 비타겟 화소(NT_PX)들을 촬영하여 해당 촬영 영상을 생성한다. 생성된 해당 제2 촬영 영상은 영상 저장부(320)에 저장된다.
이어서, 타이밍 제어부(160)는 도 10에 도시된 바와 같이 제1 타겟 화소(T_PX)를 스위칭 오프하고, 제1 비타겟 화소(NT_PX)들을 스위칭 온한다. 촬영부(310)는 스위칭 오프된 제1 타겟 화소(T_PX)와 스위칭 온된 제1 비타겟 화소(NT_PX)들을 촬영하여 해당 촬영 영상을 생성한다. 생성된 해당 제3 촬영 영상은 영상 저장부(320)에 저장된다.
이어서, 타이밍 제어부(160)가 도 11에 도시된 바와 같이, 제2 타겟 화소(T_PX)들을 제1 타겟 화소(T_PX)들의 바로 제1 방향(DR1) 일측(도면 상 오른쪽)에 위치한 화소들로 설정(예컨대, 화소(PX45))하고, 해당 제2 타겟 화소(T_PX)들의 주변 화소들을 제2 비타겟 화소(NT_PX)들로 설정한다. 제2 타겟 화소(T_PX)와 제2 비타겟 화소(NT_PX)들은 제2 화소 그룹(G_PX)을 형성하고 제2 화소 그룹(G_PX)은 제1 화소 그룹(G_PX)으로부터 제1 방향(DR1) 일측(도면 상 오른쪽)으로 이동된 것으로 이해할 수 있다.
도 11 및 도 12에 도시된 바와 같이, 타이밍 제어부(160)는 도 8 내지 도 10에서 설명한 일련의 과정으로 제2 타겟 화소(T_PX)와 제2 비타겟 화소(NT_PX)들을 스위칭 온/오프하고 촬영부(310)는 해당 화소(T_PX, NT_PX)들을 촬영하고 생성된 해당 촬영 영상들(제4 내지 제6 촬영 영상)은 영상 저장부(320)에 저장된다.
이어서, 타이밍 제어부(160)가 도 13에 도시된 바와 같이, 제3 타겟 화소(T_PX)들을 제2 타겟 화소(T_PX)들의 바로 제2 방향(DR2) 타측(도면 상 아래쪽)에 위치한 화소들로 설정(예컨대, 화소(PX55))하고, 해당 제3 타겟 화소(T_PX)들의 주변 화소들을 제3 비타겟 화소(NT_PX)들로 설정한다. 제3 타겟 화소(T_PX)와 제3 비타겟 화소(NT_PX)들은 제3 화소 그룹(G_PX)을 형성하고 제3 화소 그룹(G_PX)은 제2 화소 그룹(G_PX)으로부터 제2 방향(DR2) 타측(도면 상 아래쪽)으로 이동된 것으로 이해할 수 있다.
도 13 및 도 14에 도시된 바와 같이, 타이밍 제어부(160)는 도 8 내지 도 10에서 설명한 일련의 과정으로 제3 타겟 화소(T_PX)와 제3 비타겟 화소(NT_PX)들을 스위칭 온/오프하고 촬영부(310)는 해당 화소(T_PX, NT_PX)들을 촬영하고 생성된 해당 촬영 영상들(제7 내지 제9 촬영 영상)은 영상 저장부(320)에 저장된다.
이어서, 타이밍 제어부(160)가 도 15에 도시된 바와 같이, 제4 타겟 화소(T_PX)들을 제3 타겟 화소(T_PX)들의 바로 제1 방향(DR1) 타측(도면 상 왼쪽)에 위치한 화소들로 설정(예컨대, 화소(PX54))하고, 해당 제4 타겟 화소(T_PX)들의 주변 화소들을 제4 비타겟 화소(NT_PX)들로 설정한다. 제4 타겟 화소(T_PX)와 제4 비타겟 화소(NT_PX)들은 제4 화소 그룹(G_PX)을 형성하고 제4 화소 그룹(G_PX)은 제3 화소 그룹(G_PX)으로부터 제1 방향(DR1) 타측(도면 상 왼쪽)으로 이동된 것으로 이해할 수 있다.
도 15 및 도 16에 도시된 바와 같이, 타이밍 제어부(160)는 도 8 내지 도 10에서 설명한 일련의 과정으로 제4 타겟 화소(T_PX)와 제4 비타겟 화소(NT_PX)들을 스위칭 온/오프하고 촬영부(310)는 해당 화소(T_PX, NT_PX)들을 촬영하고 생성된 해당 촬영 영상들(제10 내지 제12 촬영 영상)은 영상 저장부(320)에 저장된다.
도 8 내지 도 16에서 상술한 일련의 과정을 통해 생성된 제1 내지 제12 촬영 영상들을 통해 제어부(330)는 표시 패널(110)의 개별 화소(PX)들의 휘도 정보, 원래 휘도 정보, 인접 화소(PX)들이 해당 화소(PX)에 영향을 준 간섭 휘도 정보, 해당 화소(PX)가 인접 화소(PX)들에 영향을 준 간섭 휘도 정보, 및 해당 화소(PX)의 휘도 보정 데이터를 생성할 수 있다.
제1 내지 제3 촬영 영상들을 통해 제어부(330)가 표시 패널(110)의 개별 화소(PX)들의 휘도 정보, 원래 휘도 정보, 인접 화소(PX)들이 해당 화소(PX)에 영향을 준 간섭 휘도 정보, 해당 화소(PX)가 인접 화소(PX)들에 영향을 준 간섭 휘도 정보, 및 해당 화소(PX)의 휘도 보정 데이터를 생성하는 과정을 설명하면서, 제4 내지 제12 촬영 영상들을 통해 해당 정보 및 데이터를 생성하는 과정에 대해서는 특별히 구분할 필요가 없으면, 자세한 설명을 생략하기로 한다. 나아가, 이하에서, 제1 내지 제3 촬영 영상들을 통해 제어부(330)가 해당 정보 및 데이터를 생성하는 과정을 설명하면서, 설명의 편의를 위해 제1 타겟 화소(T_PX)를 화소(PX44)로, 제1 비타겟 화소(NT_PX)들을 화소(PX44)의 주변 화소(PX33, PX34, PX35, PX43, PX45, PX53, PX54, PX55)들로 예로 하여 설명하기로 한다.
제어부(330)는 제1 내지 제3 촬영 영상을 통해 아래의 [식 1] 내지 [식 3]을 산출한다. 아래의 [식 1] 내지 [식 3]에서 화소(PX44)의 주변 화소(PX33, PX34, PX35, PX43, PX45, PX53, PX54, PX55)들은 설명의 편의를 위해 'NPX44'로 지칭하기로 한다.
[식 1]
L(PX44_IM1)=L(PX44(ORIGIN))-L(PX44')
(여기서, L(PX44_IM1)은 제1 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(PX44(ORIGIN))은 제1 촬영 영상과 무관한 화소(PX44)의 원래 휘도값이고, L(PX44')은 PX44의 휘도값으로 측정되어야할 휘도의 일부분이 NPX44들의 휘도값으로 측정된 부분(주변으로의 간섭 휘도값)을 의미한다).
[식 2]
L(PX44_IM2)=L(PX44(ORIGIN))+L(NPX44')-L(PX44')
(여기서, L(PX44_IM2)은 제2 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(NPX44')은 NPX44의 휘도값으로 측정되어야할 휘도의 일부분이 PX44의 휘도값으로 측정된 부분(주변에 의한 간섭 휘도값)을 의미한다).
[식 3]
L(PX44_IM3)= L(NPX44')
(여기서, L(PX44_IM3)은 제3 촬영 영상 상에서 측정된 화소(PX44)의 휘도값을 의미한다).
제어부(330)는 [식 1] 내지 [식 3]을 통해, L(PX44(ORIGIN)), L(NPX44'), 및 L(PX44')를 산출할 수 있다.
제어부(330)는 [식 1] 내지 [식 3]을 통해, 산출된 L(PX44(ORIGIN))을 근거로 개별 화소(PX)들의 정확한 휘도 보정 데이터(C_DATA)를 산출할 수 있다.
도 17은 다른 실시예에 따른 표시 장치의 보상 데이터 생성 방법의 타겟 화소의 휘도 보정 데이터를 산출하는 단계 중 일부를 보여주는 평면도이다.
도 17을 참조하면, 제1 화소 그룹(G_PX_1)의 제1 비타겟 화소(NT_PX_1)들이 도 8의 제1 비타겟 화소(NT_PX)들 및 도 8의 제1 비타겟 화소(NT_PX)들과 인접한 화소(PX)들을 모두 포함할 수 있다. 제1 타겟 화소(T_PX)를 화소(PX44)라고 예시할 때, 제1 비타겟 화소(NT_PX_1)는 화소(PX33, PX34, PX35, PX43, PX45, PX53, PX54, PX55)뿐만 아니라, 화소(PX22~PX26, PX32, PX36, PX42, PX46, PX52, PX56, PX62~PX66)를 포함할 수 있다.
본 실시예의 제1 비타겟 화소(NT_PX_1)들의 증가는 개별 화소(PX)들의 얼룩이 심한 경우에 고려될 수 있다. 예를 들어, 도 6에서 상술한 바와 같이, 촬영부(310)의 초점인 중심점(CP) 부근(중심부(CR))보다 외곽부(NCR)에서 인접 화소(PX)들이 해당 화소(PX)에 영향을 준 간섭 휘도량 및 해당 화소(PX)가 인접 화소(PX)들에 영향을 준 간섭 휘도량이 더 커지므로, 외곽부(NCR)에 위치하는 화소(PX)들의 정확한 휘도 보정 데이터를 산출하는 경우 고려될 수 있다.
도 19는 다른 실시예에 따른 촬영부를 통해 표시 패널의 화소들을 촬영하는 것을 보여주는 사시도이다.
도 19를 참조하면, 본 실시예에 따르면, 복수개의 촬영부(310)를 이용하여 표시 패널(110)을 촬영할 수 있다는 점에서, 일 실시예에 따른 표시 장치의 보상 데이터 생성 장치와 상이하다.
도 6에서 상술한 바와 같이, 촬영부(310)의 초점을 중심점(CP)에 맞추고 표시 패널(110)을 촬영하는 경우 중심점(CP)과 이격된 외곽부(NCR)에서 인접 화소(PX)들이 해당 화소(PX)에 영향을 준 간섭 휘도량 및 해당 화소(PX)가 인접 화소(PX)들에 영향을 준 간섭 휘도량이 더 커져 얼룩이 잘 시인될 수 있다. 따라서, 본 실시예와 같이 복수개의 촬영부(310)를 이용하면, 중심점(CP)과 이격된 외곽부(NCR)에서 얼룩이 더 잘 시인되는 것을 줄일 수 있다.
도 20은 또 다른 실시예에 따른 촬영부를 통해 표시 패널의 화소들을 촬영하는 것을 보여주는 사시도이다.
도 20을 참조하면, 본 실시예에 따르면, 촬영부(310)가 스캔 카메라를 포함한다는 점에서, 일 실시예에 따른 표시 장치의 보상 데이터 생성 장치와 상이하다.
도 6에서 상술한 바와 같이, 촬영부(310)의 초점을 중심점(CP)에 맞추고 표시 패널(110)을 촬영하는 경우 중심점(CP)과 이격된 외곽부(NCR)에서 인접 화소(PX)들이 해당 화소(PX)에 영향을 준 간섭 휘도량 및 해당 화소(PX)가 인접 화소(PX)들에 영향을 준 간섭 휘도량이 더 커져 얼룩이 잘 시인될 수 있다. 따라서, 본 실시예와 같이 촬영부(310)로서, 스캔 카메라를 이용하면 중심점(CP)과 이격된 외곽부(NCR)에서 얼룩이 더 잘 시인되는 것을 줄일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 표시 패널의 복수의 화소들 중 제1 타겟 화소 및 상기 제1 타겟 화소 주변의 제1 비타겟 화소들을 포함하는 제1 화소 그룹을 설정하는 단계;
    상기 제1 타겟 화소를 스위칭 온(On)하고 상기 제1 비타겟 화소들을 스위칭 오프(Off)한 제1 촬영 영상을 생성하고 저장하는 단계;
    상기 제1 타겟 화소와 상기 제1 비타겟 화소들을 스위칭 온한 제2 촬영 영상을 생성하고 저장하는 단계;
    상기 제1 타겟 화소를 스위칭 오프하고 상기 제1 비타겟 화소들을 스위칭 온한 제3 촬영 영상을 생성하고 저장하는 단계; 및
    저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계를 포함하는 표시 장치의 보상 데이터 생성 방법.
  2. 제1 항에 있어서,
    상기 제1 비타겟 화소는 상기 제1 타겟 화소와 맞닿는 화소들을 포함하는 표시 장치의 보상 데이터 생성 방법.
  3. 제2 항에 있어서,
    저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계는 상기 제1 촬영 영상을 기초로 하기의 [식 1]을 산출하는 표시 장치의 보상 데이터 생성 방법.
    [식 1]
    L(PX44_IM1)=L(PX44(ORIGIN))-L(PX44')
    (여기서, L(PX44_IM1)은 제1 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(PX44(ORIGIN))은 제1 촬영 영상과 무관한 화소(PX44)의 원래 휘도값이고, L(PX44')은 PX44의 휘도값으로 측정되어야할 휘도의 일부분이 NPX44들의 휘도값으로 측정된 부분(주변으로의 간섭 휘도값)을 의미한다).
  4. 제3 항에 있어서,
    저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계는 상기 제2 촬영 영상을 기초로 하기의 [식 2]을 산출하는 표시 장치의 보상 데이터 생성 방법.
    [식 2]
    L(PX44_IM2)=L(PX44(ORIGIN))+L(NPX44')-L(PX44')
    (여기서, L(PX44_IM2)은 제2 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(NPX44')은 NPX44의 휘도값으로 측정되어야할 휘도의 일부분이 PX44의 휘도값으로 측정된 부분(주변에 의한 간섭 휘도값)을 의미한다).
  5. 제4 항에 있어서,
    저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계는 상기 제3 촬영 영상을 기초로 하기의 [식 3]을 산출하는 표시 장치의 보상 데이터 생성 방법.
    [식 3]
    L(PX44_IM3)= L(NPX44')(여기서, L(PX44_IM3)은 제3 촬영 영상 상에서 측정된 화소(PX44)의 휘도값을 의미한다).
  6. 제5 항에 있어서,
    상기 [식 1], [식 2], 및 [식 3]을 통해 L(PX44(ORIGIN)), L(NPX44'), 및 L(PX44')를 산출하는 표시 장치의 보상 데이터 생성 방법.
  7. 제6 항에 있어서,
    산출된 상기 L(PX44(ORIGIN))을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 표시 장치의 보상 데이터 생성 방법.
  8. 제7 항에 있어서,
    상기 제1 타겟 화소를 스위칭 오프하고 상기 제1 비타겟 화소들을 스위칭 온한 제3 촬영 영상을 생성하고 저장하는 단계와 저장된 상기 제1 내지 제3 촬영 영상들을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 단계 사이에,
    상기 제1 비타겟 화소 중 하나를 제2 타겟 화소로 설정하고 상기 제2 타겟 화소와 맞닿는 화소들을 제2 비타겟 화소로 설정하는 단계가 더 진행되는 표시 장치의 보상 데이터 생성 방법.
  9. 제1 항에 있어서,
    상기 표시 패널의 면적은 대면적이고,
    상기 표시 패널은 무기 발광 소자를 포함하는 표시 장치의 보상 데이터 생성 방법.
  10. 제1 항에 있어서,
    상기 제1 촬영 영상 내지 상기 제3 촬영 영상의 생성은 CMOS 카메라, 또는 CCD 카메라를 통해 수행되는 표시 장치의 보상 데이터 생성 방법.
  11. 제10 항에 있어서,
    상기 CMOS 카메라는 상기 화소들의 상대 휘도를 나타내는 표시 장치의 보상 데이터 생성 방법.
  12. 표시 패널의 복수의 화소들 중 제1 타겟 화소 및 상기 제1 타겟 화소 주변의 제1 비타겟 화소들을 포함하는 제1 화소 그룹이 설정된 표시 장치의 보상 데이터 생성 장치에 있어서,
    상기 제1 타겟 화소를 스위칭 온(On)하고 상기 제1 비타겟 화소들을 스위칭 오프(Off)한 제1 촬영 영상,
    상기 제1 타겟 화소와 상기 제1 비타겟 화소들을 스위칭 온한 제2 촬영 영상, 및
    상기 제1 타겟 화소를 스위칭 오프하고 상기 제1 비타겟 화소들을 스위칭 온한 제3 촬영 영상을 생성하는 촬영부;
    상기 제1 타겟 화소를 스위칭 온(On)하고 상기 제1 비타겟 화소들을 스위칭 오프(Off)한 제1 촬영 영상,
    상기 제1 타겟 화소와 상기 제1 비타겟 화소들을 스위칭 온한 제2 촬영 영상, 및
    상기 제1 타겟 화소를 스위칭 오프하고 상기 제1 비타겟 화소들을 스위칭 온한 제3 촬영 영상을 저장하는 영상 저장부; 및
    상기 제1 촬영 영상 내지 상기 제3 촬영 영상을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 제어부를 포함하는 표시 장치의 보상 데이터 생성 장치.
  13. 제12 항에 있어서,
    상기 제1 비타겟 화소는 상기 제1 타겟 화소와 맞닿는 화소들을 포함하는 표시 장치의 보상 데이터 생성 장치.
  14. 제13 항에 있어서,
    상기 제어부는 상기 제1 촬영 영상을 기초로 하기의 [식 1]을 산출하는 표시 장치의 보상 데이터 생성 장치.
    [식 1]
    L(PX44_IM1)=L(PX44(ORIGIN))-L(PX44')
    (여기서, L(PX44_IM1)은 제1 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(PX44(ORIGIN))은 제1 촬영 영상과 무관한 화소(PX44)의 원래 휘도값이고, L(PX44')은 PX44의 휘도값으로 측정되어야할 휘도의 일부분이 NPX44들의 휘도값으로 측정된 부분(주변으로의 간섭 휘도값)을 의미한다).
  15. 제14 항에 있어서,
    상기 제어부는 상기 제2 촬영 영상을 기초로 하기의 [식 2]을 산출하는 표시 장치의 보상 데이터 생성 장치.
    [식 2]
    L(PX44_IM2)=L(PX44(ORIGIN))+L(NPX44')-L(PX44')
    (여기서, L(PX44_IM2)은 제2 촬영 영상 상에서 측정된 화소(PX44)의 휘도값이고, L(NPX44')은 NPX44의 휘도값으로 측정되어야할 휘도의 일부분이 PX44의 휘도값으로 측정된 부분(주변에 의한 간섭 휘도값)을 의미한다).
  16. 제15 항에 있어서,
    상기 제어부는 상기 제3 촬영 영상을 기초로 하기의 [식 3]을 산출하는 표시 장치의 보상 데이터 생성 장치.
    [식 3]
    L(PX44_IM3)= L(NPX44')(여기서, L(PX44_IM3)은 제3 촬영 영상 상에서 측정된 화소(PX44)의 휘도값을 의미한다).
  17. 제16 항에 있어서,
    상기 제어부는 상기 [식 1], [식 2], 및 [식 3]을 통해 L(PX44(ORIGIN)), L(NPX44'), 및 L(PX44')를 산출하는 표시 장치의 보상 데이터 생성 장치.
  18. 제17 항에 있어서,
    상기 제어부는 산출된 상기 L(PX44(ORIGIN))을 기초로 상기 제1 타겟 화소의 휘도 보정 데이터를 산출하는 표시 장치의 보상 데이터 생성 장치.
  19. 제12 항에 있어서,
    상기 표시 패널의 면적은 대면적이고,
    상기 표시 패널은 무기 발광 소자를 포함하는 표시 장치의 보상 데이터 생성 장치.
  20. 제12 항에 있어서,
    상기 촬영부는 CMOS 카메라, 또는 CCD 카메라를 포함하고,
    상기 CMOS 카메라는 상기 화소들의 상대 휘도를 나타내는 표시 장치의 보상 데이터 생성 장치.
PCT/KR2021/012579 2020-09-16 2021-09-15 표시 장치의 보상 데이터 생성 방법 및 표시 장치의 보상 데이터 생성 장치 WO2022060080A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202180053707.7A CN116057616A (zh) 2020-09-16 2021-09-15 用于生成显示装置的补偿数据的方法和用于生成显示装置的补偿数据的设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200118890A KR20220037018A (ko) 2020-09-16 2020-09-16 표시 장치의 보상 데이터 생성 방법 및 표시 장치의 보상 데이터 생성 장치
KR10-2020-0118890 2020-09-16

Publications (1)

Publication Number Publication Date
WO2022060080A1 true WO2022060080A1 (ko) 2022-03-24

Family

ID=80627908

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/012579 WO2022060080A1 (ko) 2020-09-16 2021-09-15 표시 장치의 보상 데이터 생성 방법 및 표시 장치의 보상 데이터 생성 장치

Country Status (4)

Country Link
US (1) US11423832B2 (ko)
KR (1) KR20220037018A (ko)
CN (1) CN116057616A (ko)
WO (1) WO2022060080A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100039664A (ko) * 2008-10-08 2010-04-16 한국과학기술원 영역 특성을 고려한 영상 보정 장치 및 그 방법
US8094143B2 (en) * 2003-03-31 2012-01-10 Sharp Kabushiki Kaisha Image processing method and liquid-crystal display device using the same
CN103531175B (zh) * 2013-10-31 2016-08-17 广东威创视讯科技股份有限公司 拼接显示装置屏幕亮度均匀性调节方法和系统
CN107358935A (zh) * 2017-08-25 2017-11-17 惠科股份有限公司 亮度补偿数据量的优化方式及设备
KR20200082347A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 얼룩 특성에 기초하여 휘도 보상 데이터를 생성하기 위한 장치 및 방법 및 휘도 보상을 수행하기 위한 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011130169A (ja) * 2009-12-17 2011-06-30 Sanyo Electric Co Ltd 画像処理装置及び撮影装置
JP5478268B2 (ja) * 2010-01-13 2014-04-23 任天堂株式会社 画像処理プログラム、画像処理装置、画像処理方法および画像処理システム
US8958640B1 (en) * 2013-07-01 2015-02-17 Google Inc. Image color cast correction using groups of pixels
KR20150048394A (ko) 2013-10-28 2015-05-07 삼성디스플레이 주식회사 휘도 보정 시스템
KR102443579B1 (ko) 2015-12-04 2022-09-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 얼룩 보정 방법
CN106782371B (zh) * 2016-12-20 2018-01-19 惠科股份有限公司 液晶显示器件及其液晶显示面板的驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8094143B2 (en) * 2003-03-31 2012-01-10 Sharp Kabushiki Kaisha Image processing method and liquid-crystal display device using the same
KR20100039664A (ko) * 2008-10-08 2010-04-16 한국과학기술원 영역 특성을 고려한 영상 보정 장치 및 그 방법
CN103531175B (zh) * 2013-10-31 2016-08-17 广东威创视讯科技股份有限公司 拼接显示装置屏幕亮度均匀性调节方法和系统
CN107358935A (zh) * 2017-08-25 2017-11-17 惠科股份有限公司 亮度补偿数据量的优化方式及设备
KR20200082347A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 얼룩 특성에 기초하여 휘도 보상 데이터를 생성하기 위한 장치 및 방법 및 휘도 보상을 수행하기 위한 장치 및 방법

Also Published As

Publication number Publication date
US11423832B2 (en) 2022-08-23
CN116057616A (zh) 2023-05-02
US20220084459A1 (en) 2022-03-17
KR20220037018A (ko) 2022-03-24

Similar Documents

Publication Publication Date Title
WO2020054915A1 (ko) 표시 패널
WO2020111420A1 (ko) 표시장치
WO2014092440A1 (en) Thin film transistor, method for manufacturing the same, and display device comprising the same
WO2021029615A1 (en) Display apparatus and manufacturing method thereof
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2020122378A1 (ko) 표시 장치
WO2022035233A1 (ko) 표시 장치
WO2019198907A1 (ko) 표시 장치 및 표시 장치의 제조 방법
WO2022154517A1 (ko) 표시 장치
WO2020122377A1 (ko) 표시 장치 및 표시 장치 제조 방법
WO2022045698A1 (ko) 표시 장치
WO2016115727A1 (zh) 一种液晶显示面板及其制作方法
WO2021091062A1 (ko) 표시 장치
WO2022060080A1 (ko) 표시 장치의 보상 데이터 생성 방법 및 표시 장치의 보상 데이터 생성 장치
WO2022260396A1 (ko) 표시 장치 및 표시 장치의 검사 방법
WO2020017744A1 (ko) 표시장치 및 표시장치 제조방법
WO2022149813A1 (ko) 표시 장치
WO2022035232A1 (ko) 표시 장치
WO2022031104A1 (ko) 표시 장치
WO2021137382A1 (ko) 박막 트랜지스터 및 이를 이용한 표시패널
WO2021071060A1 (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
WO2021230426A1 (ko) 표시 장치
WO2020122376A1 (ko) 표시장치
WO2022240097A1 (ko) 표시 장치
WO2022177277A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21869702

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21869702

Country of ref document: EP

Kind code of ref document: A1