WO2022042051A1 - 基板及其制造方法、显示装置及其制造方法 - Google Patents

基板及其制造方法、显示装置及其制造方法 Download PDF

Info

Publication number
WO2022042051A1
WO2022042051A1 PCT/CN2021/104720 CN2021104720W WO2022042051A1 WO 2022042051 A1 WO2022042051 A1 WO 2022042051A1 CN 2021104720 W CN2021104720 W CN 2021104720W WO 2022042051 A1 WO2022042051 A1 WO 2022042051A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
bonding
melting point
layer
alloy
Prior art date
Application number
PCT/CN2021/104720
Other languages
English (en)
French (fr)
Inventor
王美丽
齐琪
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US17/784,437 priority Critical patent/US20230006107A1/en
Publication of WO2022042051A1 publication Critical patent/WO2022042051A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

本公开提供一种基板及其制造方法、显示装置及其制造方法，该基板包括衬底，在衬底上设有用于键合电子元件的至少两个键合焊盘，电子元件上设有至少两个引脚；在键合焊盘的远离衬底的一侧设有保护层，保护层在正对每个键合焊盘的位置设有开口区，以暴露出键合焊盘的部分表面；在开口区内设有低熔点合金材料形成的键合结合层，低熔点合金材料能够在第一预定温度下熔化，以将键合焊盘与引脚键合。本公开提供的基板及其制造方法、显示装置及其制造方法，能够结合锡膏焊接和共晶焊接的优势，提供一种高位置精度、低温且无需压力的基板键合方法，能够与显示领域显示装置工艺具有良好的兼容性。

Description

基板及其制造方法、显示装置及其制造方法
相关申请的交叉引用
本申请主张在2020年08月28日在中国提交的中国专利申请号No.202010883934.X的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及基板技术领域，尤其涉及一种基板及其制造方法、显示装置及其制造方法。
背景技术
在相关技术中，微型LED，如Micro LED和Mini LED在显示和背光领域的应用越发广泛。
发明内容
本公开实施例提供了一种基板及其制造方法、显示装置及其制造方法，能够结合锡膏焊接和共晶焊接的优势，提供一种高位置精度、低温且无需压力的基板键合方法，且能够与显示领域显示装置工艺具有良好的兼容性。
本公开实施例所提供的技术方案如下：
一方面，本公开实施例提供了一种基板，包括衬底，在所述衬底上设有用于键合电子元件的至少两个键合焊盘，所述电子元件上设有至少两个引脚；在所述键合焊盘的远离所述衬底的一侧设有保护层，所述保护层在正对每个所述键合焊盘的位置设有开口区，以暴露出所述键合焊盘的部分表面；在所述开口区内设有低熔点合金材料形成的键合结合层，所述低熔点合金材料能够在第一预定温度下熔化，以将所述键合焊盘与所述引脚键合。
示例性的，所述低熔点合金材料的材料与所述键合焊盘、所述引脚的材料之间满足以下关系：所述低熔点合金材料在所述第一预定温度下熔化后析出金属离子，所述金属离子与所述键合焊盘、所述引脚的材料发生反应而形成化合物。
示例性的，所述低熔点合金材料选用以以熔点低于预定值的低熔点金属为主体，掺杂银、铜、铋、锌、铟、锑、铅中至少一种金属元素所组成的低熔点合金材料。
示例性的，所述低熔点金属包括锡，所述低熔点合金材料包括：锡银合金、锡银铜合金、锡锌合金、锡锌铋合金、锡铋合金、锡铋银合金、锡铜合金、以及锡铜合金掺杂镍或金或银形成的三元合金中的至少一种。
示例性的，所述键合焊盘的材料选用金、银、铜、锡中的至少一种金属材料；
所述引脚的材料选用金、银、铜、锡中的至少一种金属材料。
示例性的，所述键合结合层在垂直于所述衬底方向上的厚度为0.5～4μm。
示例性的，所述开口区在所述衬底上的正投影面积小于所述键合焊盘在所述衬底上的正投影面积。
示例性的，所述第一预定温度小于或等于250摄氏度。
本公开另一方面提供了一种显示装置，包括：如上所述的基板；及，电子元件，所述电子元件上设有至少两个引脚；所述电子元件的所述引脚与所述基板的键合焊盘之间通过熔化的所述键合结合层进行键合。
示例性的，所述电子元件包括LED芯片。
本公开实施例还提供了一种基板的制造方法，用于制造如上所述的基板，所述方法包括：
提供一衬底；
在所述衬底上形成至少两个键合焊盘；
在所述键合焊盘的远离所述衬底的一侧形成保护层；
对所述保护层进行图案化处理，以在正对每个所述键合焊盘的位置形成开口区；
在所述保护层的远离所述衬底的一侧形成低熔点合金材料形成的低熔点合金层，其中所述低熔点合金层至少一部分位于所述开口区内，至少一部分覆盖在所述保护层上；
对所述低熔点合金层进行图案化处理，以在所述开口区所正对的位置形 成键合结合层。
示例性的，所述方法中，所述在所述保护层的远离所述衬底的一侧形成低熔点合金材料形成的低熔点合金层，具体包括：
采用磁控溅射方式，在所述保护层的远离所述衬底的一侧沉积形成所述低熔点合金层。
示例性的，所述方法中，对所述低熔点合金层进行图案化处理，以在所述开口区所正对的位置形成键合结合层，具体包括：
在所述低熔点合金层上涂覆一层光刻胶；
采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶完全保留区域，其中，光刻胶完全保留区域对应于所述键合结合层的图形所在区域，光刻胶未保留区域对应于所述键合结合层以外的区域；
进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶厚度保持不变，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的低熔点合金层，形成所述键合结合层的图形；
剥离剩余的光刻胶。
本公开实施例还提供了一种显示装置的制造方法，用于制造如上所述的显示装置，所述方法包括：
采用如上所述的方法，得到基板；
将所述电子元件转移至所述基板上，使所述电子元件的引脚与所述基板的键合焊盘上的键合结合层对准；
加温至第二预定温度，以使所述键合结合层的低熔点合金材料熔化，而将所述键合焊盘与所述引脚键合，其中所述第二预定温度大于或等于所述第一预定温度。
示例性的，所述第二预定温度比所述第一预定温度高10～50摄氏度。
本公开实施例所带来的有益效果如下：
本公开实施例所提供的基板及其制造方法、显示装置及其制造方法，结合了锡膏焊接和共晶焊接这两种键合方法的优势，在基板的焊盘区(PAD区)上形成一保护层，并在保护层上正对焊盘区的各个键合焊盘的位置开设开口 区，在开口区内沉积低熔点合金材料，来形成键合结合层，以实现低温下电子元件与基板之间的键合，其中，本公开实施例中无需丝网印刷工艺，通过衬底上保护层的图案化工艺，可实现键合结合层精确位置精度，且键合结合层采用低熔点合金材料形成，可实现低温键合且不需加压，降低电子元件的破片率，且低熔点合金材料所形成的键合结合层采用Array(阵列基板)工艺实现，提升效率，且降低基板上键合焊盘氧化的风险。
附图说明
图1表示相关技术中LED芯片采用锡膏焊接键合方式键合于基板上的结构示意图；
图2表示相关技术中LED芯片采用共晶焊接键合方式键合于基板上的结构示意图；
图3表示本公开实施例提供的基板的结构示意图；
图4表示本公开实施例提供的显示装置的结构示意图；
图5表示本公开实施例提供的基板制造方法中步骤S03的结构示意图；
图6表示本公开实施例提供的基板制造方法中步骤S04的结构示意图；
图7表示本公开实施例提供的基板制造方法中步骤S05的结构示意图；
图8表示本公开实施例提供的基板制造方法中步骤S06的结构示意图；
图9表示所述键合结合层的厚度与键合稳定性之间的关系曲线图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第 二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在对本公开实施例所提供的基板、显示装置及其制造方法、显示装置进行详细说明之前，有必要对相关技术进行以下说明。
图1示出包括两个引脚11的芯片1；基板2上设置有焊盘21，待与无机发光二极管芯片绑定。实现芯片1与焊盘21键合的一种成熟稳定的工艺方式为回流焊，芯片1的引脚11材料通常为金，待键合芯片的焊盘21材料一般为铜，然而铜易氧化影响键合效果，因此铜表面一般形成有防氧化层22；此外，在回流焊之前需要在焊盘上印刷一层锡膏4，而印刷工艺的精度低，发明人发现，如果想要在高PPI(像素密度)显示器件中采用该方式键合大量芯片，良率会很低。
键合芯片的另一种工艺方式为共晶焊接。如图2所示，焊盘21上方形成有低熔点金属5，如铟(In)和锡(Sn)。在温度和压力作用下，低熔点金属5融化后与芯片1的引脚11材料，如金(Au)，可以形成一定比例的In/Au合金或Sn/Au合金，从而完成键合。然而，这种键合技术需要在压力值为0.1～0.5MPa的压力条件下进行。对于尺寸在100um以下的芯片，在该压力的作用下容易发生破裂；此外，需要采用电镀工艺制备铟或锡等低熔点金属焊盘，与其他工艺的兼容性不高。
为了解决以上技术问题，本公开实施例中提供了一种基板、显示装置及其制造方法、显示装置，能够结合锡膏焊接和共晶焊接的优势，提供一种高位置精度、低温且无需压力的基板键合方法，且能够与显示领域显示装置工艺具有良好的兼容性。
如图3和图4所示，本公开实施例提供的基板，包括衬底100，在所述 衬底100上设有至少两个键合焊盘110，所述电子元件200上设有至少两个引脚210；在所述键合焊盘110的远离所述衬底100的一侧设有保护层120，所述保护层120在正对每个所述键合焊盘110的位置设有开口区121，以暴露出所述键合焊盘110的部分表面；在所述开口区121内设有低熔点合金材料形成的键合结合层130，所述低熔点合金材料能够在第一预定温度下熔化，以将所述键合焊盘110与所述引脚210键合。其中所述第一预定温度的取值范围可选为110～300摄氏度。
本公开实施例所提供的基板，在基板的焊盘区(PAD区)上形成一保护层120，并在保护层120上正对焊盘区的各个键合焊盘110的位置开设开口区121，在开口区121内沉积低熔点合金材料，来形成键合结合层130，以实现低温下电子元件200与基板之间的键合。其中，本公开实施例中，利用保护层120上开设开口区121内沉积的低熔点合金材料来形成键合结合层130，相较于通过丝网印刷工艺形成锡膏的方案来说，所述保护层120的图案化工艺精度高，而所述键合结合层130的位置精度可以由保护层120上的开口区121的开口位置精度来确定，因此，通过保护层120的图案化工艺可以提高键合结合层130的位置精度，位置精度更容易控制，实现高精度的键合。
对比相关技术中的键合工艺，为了防止焊盘金属的氧化，需在焊盘对应位置形成由导电材料构成的防氧化层(例如，透明导电材料氧化铟锡或者化镍金等材料)；而本公开实施例中，键合焊盘110上通过绝缘材料形成只露出键合焊盘的表面的保护层120，再在键合焊盘上直接沉积键合材料形成键合结合层130，键合结合层可起到防氧化和键合双重作用，从而降低键合焊盘110的氧化风险，同时可以节约成本。
图2所示共晶键合方法中，芯片1的引脚11和基板2的焊盘21需要采用金属材料(如金，铟等)，通过在高温高压下金属的扩散实现键合；而图1所示的回流焊键合方法中，低熔点合金材料(例如锡膏)与芯片键合时，在不需要加压的情况下就可实现很好的键合。因此，本公开实施例中通过在焊盘上沉积低熔点合金材料，即可实现在低温条件下融化低熔点合金材料且无需压力使得低熔点合金材料快速与芯片的引脚键合，也就是说，本公开实施例中所述键合结合层130采用低熔点合金材料形成，所述低熔点合金材料可 以在低于所述第一预定温度的低温下熔化，而渗透至所述键合焊盘110和引脚210的材料内，实现低温键合，且不需加压，相较于相关技术中共晶焊接的键合方式来说，可降低电子元件200的破片率，且低熔点合金材料所形成的键合结合层130采用阵列工艺实现，提升效率，且能够与显示领域显示装置工艺具有良好的兼容性。
在本公开一些实施例中，所述保护层120可以选用无机材料或选用有机材料来形成，例如，所述保护层120可选用氧化硅、氮化硅等无机材料，或者可选用各种可作为平坦层的有机材料，例如，树脂胶(Resin)等。
如图3所示，所述保护层120在垂直于所述衬底100方向上的厚度小于所述键合结合层130在垂直于所述衬底100方向上的厚度，也就是说，所述键合结合层130应高于所述保护层120，而至少部分暴露于所述保护层120的远离所述衬底100的一侧，这样，能够保证所述保护层120不会对所述键合结合层130与所述电子元件200上的引脚210之间的键合界面产生影响，以保证键合效果。在本公开所提供的一些示例性的实施例中，低熔点合金材料与所述键合焊盘110、所述引脚210的材料之间满足以下关系：低熔点合金材料在第一预定温度下熔化后析出金属离子，所述金属离子与所述键合焊盘110、所述引脚210的材料发生反应而形成化合物，以实现共晶键合。
上述实施例中，所述低熔点合金材料能够在低温环境下融化后，扩散渗透到键合焊盘110和引脚210中实现共晶键合。
其中，所述低熔点合金材料可以选用以熔点低于预定值的低熔点金属为主体，掺杂银(Ag)、铜(Cu)、铋(Bi)、锌(Zn)、铟(In)、锑(Sb)、铅(Pb)中至少一种金属元素所组成的低熔点合金材料。
需要说明的是，低熔点金属指常压下(一个大气压，0兆帕)熔点低于300摄氏度的金属，也就是说，所述预定值为300℃。例如，所述低熔点金属包括锡(Sn)，所述低熔点合金材料包括：锡银(Sn-Ag)合金、锡银铜(Sn-Ag-Cu)合金、锡锌(Sn-Zn)合金、锡锌铋(Sn-Zn-Bi)合金、锡铋(Sn-Bi)合金、锡铅(Sn-Pb)合金、锡铋银(Sn-Bi-Ag)合金、锡铜(Sn-Cu)合金、以及锡铜(Sn-Cu)合金掺杂镍(Ni)或金(Au)或银(Ag)形成的三元合金中的至少一种。
例如，所述低熔点合金材料以低熔点金属X元素金属为主体，掺杂其他金属材料所组成，所述键合焊盘选用Y元素金属，所述引脚选用Z元素金属，在所述低熔点合金材料低温熔化后，X元素金属离子向所述键合焊盘的Y元素金属表面扩散，而形成化合物YmXn，其中m和n均为大于或等于1的整数；X元素金属离子向所述引脚的Z元素金属表面扩散，而形成化合物ZaXb，其中a和b均为大于或等于1的整数。
例如，所述键合焊盘110的材料选用金(Au)、银(Ag)、铜(Cu)、锡(Sn)中的至少一种金属材料；所述引脚210的材料选用金(Au)、银(Ag)、铜(Cu)、锡(Sn)中的至少一种金属材料。
示例性的，所述低熔点合金材料的合金成分和熔点可以如下表1所示：
表1
Figure PCTCN2021104720-appb-000001
需要说明的是，低熔点合金材料是指熔点在300℃以下的低熔点金属及其合金材料，主要由Bi、Sn、Pb、In等低熔点金属元素组成。本公开实施例中，进一步的，所述低熔点合金材料的熔点小于或等于250摄氏度，也就是说，所述第一预定温度小于或等于250摄氏度。
还需要说明的是，在表1中合金成分的含义是指各成分的质量百分比，例如，Sn-37Sb是指，Sn和Sb的质量百分比为Sn含量63％，Sb含量37％； Sn-58Bi是指，Sn和Sb的质量百分比为Sn含量42％，Bi含量58％；Sn-20In-2.8Ag是指，Sn、In和Ag的质量百分比为Sn含量77.2％，In含量20％，Ag含量2.8％。
应当理解的是，以上仅是示例，在实际应用中，所述低熔点合金材料的具体成分可以不限于此。
此外，还需要说明的是，锡银(Sn-Ag)合金具有高强度的特点；锡铜(Sn-Cu)合金具有低成本的特点；锡铋(Sn-Bi)合金具有低熔点的特点；锡锌(Sn-Zn)合金具有强氧化的特点。在实际应用中，可根据实际需求来选择所述低熔点合金材料。
以所述低熔点合金材料为锡铅(Sn-Pb)合金，所述键合焊盘和所述引脚均为铜(Cu)金属为例，在210～230摄氏度时，Sn熔化向Cu表面扩散，而Pb不扩散，主要生成Cu6Sn5，随着温度升高和时间增加，更多Cu溶解至Cu6Sn5合金中，局部生成Cu3Sn，实现键合目的。
图9示意出键合结合层130的厚度与键合稳定性之间的关系曲线图，考虑到所述键合结合层130的键合稳定性，所述键合结合层130在垂直于所述衬底100方向上的厚度为0.5～4μm。当然可以理解的是，在实际应用中，所述键合结合层130的实际厚度可根据实际需求来进行选择。
如图3和图4所示，在本公开一些示例性的实施例中，所述开口区121在所述衬底100上的正投影面积小于所述键合焊盘110在所述衬底100上的正投影面积。
上述方案中，所述开口区121内的所述键合结合层130用于与电子元件上的引脚210键合，其开口面积与所述引脚210的面积大小匹配，所述键合焊盘110在所述衬底上的正投影面积大于所述开口区121在衬底上的正投影面积，所述开口区121在所述衬底上的正投影完全落入所述键合焊盘110在所述衬底上的正投影内，且所述键合焊盘110除与所述开口区重合的部分之外的其他部分，还可以用于与其他电路部分进行焊接。
需要说明的是，本公开实施例所提供的基板可以是显示装置中形成有驱动电路的基板，所述电子元件200可以是LED芯片。但是，并不仅限于此，所述基板和所述电子元件200还可以是其他电子元器件。
此外，在相关技术中，LED芯片的引脚通常采用金包镍的结构，引脚的主体材质为镍金属，在镍金属外镀一层金以防止镍氧化。为了更为详细说明在低熔点合金材料与金包铜结构的焊盘(即，铜焊盘外包有金防氧化层)之间在低温条件下无需压力即可实现共晶键合的技术效果，通过两组实验进行进一步说明。
实验1：分别提供基板和电子元件，其中基板上的键合焊盘为金包铜结构，即，焊盘采用铜金属，铜金属表面涂有金；电子元件选用长度0.06英寸、宽度0.04英寸、厚度5～10μm的LED芯片，LED芯片的两个引脚为金包镍结构的N极和P极；
在LED芯片的两个引脚上分别电镀8～15μm的Sn-Ag合金，温度为220～250℃的条件下，无需压力，实现共晶键合；或者，在基板的键合焊盘上电镀8～15μm的Sn-Ag合金，温度为220～250℃的条件下，无需压力，实现基板和电子元件的共晶键合。
实验2：提供基板和电子元件，其中基板上的键合焊盘为金包铜结构，即焊盘采用铜金属，铜金属表面涂有金；电子元件选用长度0.06英寸、宽度0.04英寸、厚度5～10μm的LED芯片，在LED芯片的两个引脚为金包镍结构的N极和P极；
在LED芯片的两个引脚上分别电镀8～15μm的Sn-Ag-Cu合金，在温度为220～250℃的条件下，实现共晶键合；或者，在基板的键合焊盘上电镀8～15μm的Sn-Ag-Cu合金，温度为220～250℃的条件下，无需压力，实现共晶键合。
以上两组实验可以验证，低熔点合金材料与金包铜结构的焊盘之间、以及低熔点合金材料与金包镍结构的引脚之间，在共晶熔点以上温度，不需要加压力，可实现基板和电子元件的低温键合。
此外，在本公开实施例中还提供了一种显示装置，包括：
本公开实施例中提供的基板；
及，电子元件200，所述电子元件200上设有至少两个引脚210；
所述电子元件200的所述引脚210与所述基板的键合焊盘110之间通过熔化的所述键合结合层130进行键合。
显然，本公开实施例提供的显示装置也具有本公开实施例所提供的基板所具有的有益效果，在此不再赘述。
需要说明的是，本公开实施例中，所述显示装置即形成有驱动电路的基板，可以应用于显示或背光系统内，所述电子元件200可以是LED芯片，尤其是，Micro LED和Mini LED芯片。但是，并不仅限于此，所述基板和所述电子元件200还可以是其他电子元器件。
此外，本公开实施例还提供了一种显示装置，包括本公开实施例所提供的显示装置。显然，本公开实施例提供的显示装置也具有本公开实施例所提供显示装置所带来的有益效果，在此不再赘述。
此外，本公开实施例还提供了一种基板的制造方法，用于制造本公开实施例所提供的基板，所述方法包括：
步骤S01、提供一衬底100；
步骤S02、在所述衬底100上形成至少两个键合焊盘110；
步骤S03、如图5所示，在所述键合焊盘110的远离所述衬底100的一侧形成保护层120；
步骤S04、如图6所示，对所述保护层120进行图案化处理，以在正对每个所述键合焊盘110的位置形成开口区121；
步骤S05、如图7所示，在所述保护层120的远离所述衬底100的一侧形成低熔点合金材料形成的低熔点合金层131，其中所述低熔点合金层131至少一部分位于所述开口区121内，至少一部分覆盖在所述保护层120上；
步骤S06、如图8所示，对所述低熔点合金层131进行图案化处理，以在所述开口区121所正对的位置形成键合结合层130。
示例性的，所述方法中，步骤S05具体包括：采用磁控溅射方式，在所述保护层120的远离所述衬底100的一侧沉积形成所述低熔点合金层131。
上述方案中，考虑到所述低熔点保护层120形成工艺与阵列工艺兼容性，所述低熔点保护层120的成膜方式可选用磁控溅射方式。
此外，所述方法中，步骤S06具体包括：
在所述低熔点合金层131上涂覆一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶完全保留区域，其中，光刻 胶完全保留区域对应于所述键合结合层130的图形所在区域，光刻胶未保留区域对应于所述键合结合层130以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶厚度保持不变，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的低熔点合金层131，形成所述键合结合层130的图形；剥离剩余的光刻胶。
此外，本公开实施例还提供了一种显示装置的制造方法，用于制造本公开实施例提供的显示装置，也就是，提供了一种所述基板与所述电子元件200之间的键合方法。如图所示，所述方法包括：
步骤S11、采用本公开实施例提供的基板的制造方法得到一基板；
步骤S12、将所述电子元件200转移至所述基板上，使所述电子元件200的引脚210与所述基板的键合焊盘110上的键合结合层130对准；
步骤S13、加温至第二预定温度，以使所述键合结合层130的低熔点合金材料熔化，而将所述键合焊盘110与所述引脚210键合，其中所述第二预定温度大于或等于所述第一预定温度。
其中，在步骤S13中，所述第二预定温度比所述第一预定温度高10～50摄氏度。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (15)

  1. 一种基板，其特征在于，包括衬底，在所述衬底上设有用于键合电子元件的至少两个键合焊盘，所述电子元件上设有至少两个引脚；在所述键合焊盘的远离所述衬底的一侧设有保护层，所述保护层在正对每个所述键合焊盘的位置设有开口区，以暴露出所述键合焊盘的部分表面；在所述开口区内设有低熔点合金材料形成的键合结合层，所述低熔点合金材料能够在第一预定温度下熔化，以将所述键合焊盘与所述引脚键合。
  2. 根据权利要求1所述的基板，其特征在于，
    所述低熔点合金材料的材料与所述键合焊盘、所述引脚的材料之间满足以下关系：所述低熔点合金材料在所述第一预定温度下熔化后析出金属离子，所述金属离子与所述键合焊盘、所述引脚的材料发生反应而形成化合物。
  3. 根据权利要求1所述的基板，其特征在于，
    所述低熔点合金材料选用以熔点低于预定值的低熔点金属为主体，掺杂银、铜、铋、锌、铟、锑、铅中至少一种金属元素所组成的低熔点合金材料。
  4. 根据权利要求3所述的基板，其特征在于，
    所述低熔点金属包括锡，所述低熔点合金材料包括：锡银合金、锡银铜合金、锡锌合金、锡锌铋合金、锡铋合金、锡铋银合金、锡铜合金、以及锡铜合金掺杂镍或金或银形成的三元合金中的至少一种。
  5. 根据权利要求4所述的基板，其特征在于，
    所述键合焊盘的材料选用金、银、铜、锡中的至少一种金属材料；
    所述引脚的材料选用金、银、铜、锡中的至少一种金属材料。
  6. 根据权利要求1所述的基板，其特征在于，
    所述键合结合层在垂直于所述衬底方向上的厚度为0.5～4μm。
  7. 根据权利要求1所述的基板，其特征在于，
    所述开口区在所述衬底上的正投影面积小于所述键合焊盘在所述衬底上的正投影面积。
  8. 根据权利要求1所述的基板，其特征在于，
    所述第一预定温度小于或等于250摄氏度。
  9. 一种显示装置，其特征在于，包括：
    如权利要求1至8任一项所述的基板；
    及，电子元件，所述电子元件上设有至少两个引脚；
    所述电子元件的所述引脚与所述基板的键合焊盘之间通过熔化的所述键合结合层进行键合。
  10. 根据权利要求9所述的显示装置，其特征在于，
    所述电子元件包括LED芯片。
  11. 一种基板的制造方法，其特征在于，用于制造如权利要求1至8任一项所述的基板，所述方法包括：
    提供一衬底；
    在所述衬底上形成至少两个键合焊盘；
    在所述键合焊盘的远离所述衬底的一侧形成保护层；
    对所述保护层进行图案化处理，以在正对每个所述键合焊盘的位置形成开口区；
    在所述保护层的远离所述衬底的一侧形成低熔点合金材料形成的低熔点合金层，其中所述低熔点合金层至少一部分位于所述开口区内，至少一部分覆盖在所述保护层上；
    对所述低熔点合金层进行图案化处理，以在所述开口区所正对的位置形成键合结合层。
  12. 根据权利要求11所述的方法，其特征在于，
    所述方法中，所述在所述保护层的远离所述衬底的一侧形成低熔点合金材料形成的低熔点合金层，具体包括：
    采用磁控溅射方式，在所述保护层的远离所述衬底的一侧沉积形成所述低熔点合金层。
  13. 根据权利要求11所述的方法，其特征在于，
    所述方法中，对所述低熔点合金层进行图案化处理，以在所述开口区所正对的位置形成键合结合层，具体包括：
    在所述低熔点合金层上涂覆一层光刻胶；
    采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻 胶完全保留区域，其中，光刻胶完全保留区域对应于所述键合结合层的图形所在区域，光刻胶未保留区域对应于所述键合结合层以外的区域；
    进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶厚度保持不变，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的低熔点合金层，形成所述键合结合层的图形；
    剥离剩余的光刻胶。
  14. 一种显示装置的制造方法，其特征在于，用于制造如权利要求9至10任一项所述的显示装置，所述方法包括：
    采用如权利要求11至13任一项所述的方法，得到基板；
    将所述电子元件转移至所述基板上，使所述电子元件的引脚与所述基板的键合焊盘上的键合结合层对准；
    加温至第二预定温度，以使所述键合结合层的低熔点合金材料熔化，而将所述键合焊盘与所述引脚键合，其中所述第二预定温度大于或等于所述第一预定温度。
  15. 根据权利要求14所述的方法，其特征在于，
    所述第二预定温度比所述第一预定温度高10～50摄氏度。
PCT/CN2021/104720 2020-08-28 2021-07-06 基板及其制造方法、显示装置及其制造方法 WO2022042051A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/784,437 US20230006107A1 (en) 2020-08-28 2021-07-06 Substrate, method for forming the same, display device and for forming the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010883934.X 2020-08-28
CN202010883934.XA CN114121868A (zh) 2020-08-28 2020-08-28 基板及其制造方法、显示装置及其制造方法

Publications (1)

Publication Number Publication Date
WO2022042051A1 true WO2022042051A1 (zh) 2022-03-03

Family

ID=80352564

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/104720 WO2022042051A1 (zh) 2020-08-28 2021-07-06 基板及其制造方法、显示装置及其制造方法

Country Status (3)

Country Link
US (1) US20230006107A1 (zh)
CN (1) CN114121868A (zh)
WO (1) WO2022042051A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114690461B (zh) * 2022-03-21 2023-09-05 Tcl华星光电技术有限公司 显示面板的制备方法及显示面板
CN218123408U (zh) * 2022-05-26 2022-12-23 厦门市芯颖显示科技有限公司 一种显示面板及用于该显示面板的发光元件和背板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
CN101567353A (zh) * 2008-04-25 2009-10-28 三星电子株式会社 球栅阵列基板及其制造方法
CN101859733A (zh) * 2009-04-13 2010-10-13 日月光半导体制造股份有限公司 半导体封装构造、半导体封装构造用载板及其制造方法
CN103026476A (zh) * 2010-07-05 2013-04-03 安美特德国有限公司 在衬底上形成焊料合金沉积的方法
CN107887358A (zh) * 2016-09-29 2018-04-06 三星电子株式会社 膜型半导体封装及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
CN101567353A (zh) * 2008-04-25 2009-10-28 三星电子株式会社 球栅阵列基板及其制造方法
CN101859733A (zh) * 2009-04-13 2010-10-13 日月光半导体制造股份有限公司 半导体封装构造、半导体封装构造用载板及其制造方法
CN103026476A (zh) * 2010-07-05 2013-04-03 安美特德国有限公司 在衬底上形成焊料合金沉积的方法
CN107887358A (zh) * 2016-09-29 2018-04-06 三星电子株式会社 膜型半导体封装及其制造方法

Also Published As

Publication number Publication date
US20230006107A1 (en) 2023-01-05
CN114121868A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
WO2022042051A1 (zh) 基板及其制造方法、显示装置及其制造方法
US8673050B2 (en) Conductive material, conductive paste, circuit board, and semiconductor device
US5320272A (en) Tin-bismuth solder connection having improved high temperature properties, and process for forming same
US6764938B2 (en) Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
US8378485B2 (en) Solder interconnect by addition of copper
TW558821B (en) Under bump buffer metallurgy structure
JP4939891B2 (ja) 電子装置
US7632112B2 (en) Electrical contact component, coaxial connector, and electrical circuit device including the same
JPH0788679A (ja) 無鉛すずアンチモン・ビスマス銅はんだ合金
US7817441B2 (en) Circuit board
KR20020085752A (ko) 범프 형성 방법
JP4070232B2 (ja) 配線基板及びその製造方法
JPS61142750A (ja) 絶縁基板
KR101184108B1 (ko) 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법
JP5557788B2 (ja) 電子装置の製造方法
JP5122098B2 (ja) メタライズ基板、半導体装置
JP2010129664A (ja) 電子装置及びその製造方法
JP4890835B2 (ja) 半導体装置の製造方法
JP2013138182A (ja) 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法
JP2011018787A (ja) 部品搭載基板及びその製造方法
WO2023226020A1 (zh) 阵列基板及电子装置
JP2004103706A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2013168628A (ja) 実装基板および半導体装置ならびに半導体装置の製造方法
JPH07321114A (ja) 半導体装置のハンダバンプ形成の方法および構造
CN113113395A (zh) 基板以及发光基板的制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21859891

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21859891

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 12/09/2023)

122 Ep: pct application non-entry in european phase

Ref document number: 21859891

Country of ref document: EP

Kind code of ref document: A1