WO2022030155A1 - 撮像装置 - Google Patents

Abstract

撮像装置は、第１電極と、第２電極と、光電変換層と、電荷蓄積領域と、を備える。光電変換層は、第１電極と第２電極との間に位置する。電荷蓄積領域は、第１電極と電気的に接続されている。平面視における電荷蓄積領域の面積は、０．０４μｍ²以下である。

Description

撮像装置

　本開示は、撮像装置に関する。

　撮像装置は、光電変換部を有する。光電変換部は、光を電荷に変換する。撮像装置では、電荷に応じた信号が読み出される。特許文献１及び２の撮像装置では、光電変換部として、フォトダイオードが用いられている。

　撮像装置は、放射線環境下で使用されることがある。特許文献１及び２では、放射線環境下での使用を考慮した撮像装置が提案されている。

国際公開第２０１６／０１３２２７号 国際公開第２０１９／２２１０９５号

　撮像装置が放射線環境下に置かれると、撮像装置により得られる画像の品質が劣化しうる。特許文献１及び２の技術には、この観点から改善の余地がある。

　本開示の一態様は、
　第１電極と、
　第２電極と、
　前記第１電極と前記第２電極との間に位置する光電変換層と、
　前記第１電極と電気的に接続された電荷蓄積領域と、を備え、
　平面視における前記電荷蓄積領域の面積は、０．０４μｍ²以下である、
　撮像装置を提供する。

　上記のように電荷蓄積領域の面積を小さくすれば、撮像装置が放射線に暴露されても、撮像装置により得られる画像の品質が劣化し難い。

図１は、撮像装置の構成図である。 図２は、撮像装置の回路図である。 図３は、画素内のレイアウトを示す平面図である。 図４は、画素のデバイス構造の概略断面図である。 図５は、電荷蓄積領域の平面視の面積と画素の故障確率との関係を示すグラフである。 図６は、平面視における第１コンタクトホールと第１ゲート電極との間の間隔を示す説明図である。

　（本開示の基礎となった知見）
　宇宙産業では、国家事業から民間事業へのシフトが進んでいる。このシフトは、イノベーションの進展及び多数の新規ビジネスの興隆をもたらしている。宇宙産業は、成長産業と位置付けられている。

　宇宙産業において、宇宙からのイメージングは重要な役割を果たしうる。宇宙からのイメージングを、高精度かつ高信頼性で実施することが望ましい。これにより、高精度の測位サービス及び高解像度の画像取得が可能となる。また、小型衛星コンステレーションに基づく地球観測によりデータを得るに際して、データの品質を向上させ、データの量を増加させることが可能となる。

　宇宙環境では、陽子線、中性子線、γ線、α線等の放射線の濃度が高い。このため、地球上では十分な性能を発揮する機器であっても、宇宙環境では十分な性能を発揮しない場合がある。具体的には、撮像装置が放射線環境下に置かれると、撮像装置により得られる画像の品質が劣化しうる。

　宇宙環境以外の環境においても、撮像装置は放射線に暴露されうる。そのような環境として、航空環境、原子炉由来の放射線に暴露される環境、医療用放射線に暴露される環境等が例示される。

　（本開示に係る一態様の概要）
　本開示の第１態様に係る撮像装置は、
　第１電極と、
　第２電極と、
　前記第１電極と前記第２電極との間に位置する光電変換層と、
　前記第１電極と電気的に接続された電荷蓄積領域と、を備える。平面視における前記電荷蓄積領域の面積は、０．０４μｍ²以下である。

　第１態様のように電荷蓄積領域の面積を小さくすれば、撮像装置が放射線に暴露されても、撮像装置により得られる画像の品質が劣化し難い。以下、撮像装置により得られる画像の品質を、単に画質と称することがある。

　本開示の第２態様において、例えば、第１態様に係る撮像装置では、
　平面視における前記電荷蓄積領域の面積は、０．０３４μｍ²以下であってもよい。

　第２態様のように電荷蓄積領域の面積を小さくすれば、撮像装置が放射線に暴露されても画質が劣化し難い。

　本開示の第３態様において、例えば、第２態様に係る撮像装置では、
　平面視における前記電荷蓄積領域の面積は、０．０１μｍ²以下であってもよい。

　第３態様のように電荷蓄積領域の面積を小さくすれば、撮像装置が放射線に暴露されても画質が劣化し難い。

　本開示の第４態様において、例えば、第１から第３態様のいずれか１つに係る撮像装置は、
　前記第１電極と、
　前記第２電極と、
　前記光電変換層と、
　前記電荷蓄積領域と、を含む画素をさらに備えていてもよく、
　平面視における前記画素の面積に対する平面視における前記電荷蓄積領域の面積の比率は、０．４４％以下であってもよい。

　第４態様のように電荷蓄積領域の面積比率を小さくすれば、撮像装置が放射線に暴露されても画質が劣化し難い。

　本開示の第５態様において、例えば、第１から第４態様のいずれか１つに係る撮像装置では、
　前記光電変換層は、有機材料を主成分として含んでいてもよい。

　第５態様のように光電変換層の主成分を選択すれば、撮像装置が放射線に暴露されても画質が劣化し難い。

　本開示の第６態様において、例えば、第１から第５態様のいずれか１つに係る撮像装置では、
　前記光電変換層の厚さは、１μｍ以下であってもよい。

　第６態様のように光電変換層を薄くすれば、撮像装置が放射線に暴露されても画質が劣化し難い。

　本開示の第７態様において、例えば、第１から第６態様のいずれか１つに係る撮像装置では、
　前記電荷蓄積領域は、ｎ型の不純物を含んでいてもよい。

　第７態様で採用されているｎ型は、電荷蓄積領域に含まれる不純物の導電型の一例である。

　本開示の第８態様において、例えば、第１から第７態様のいずれか１つに係る撮像装置では、
　前記電荷蓄積領域は、ボロン以外の物質を、主たる不純物として含んでいてもよい。

　第８態様のように主たる不純物を選択すれば、撮像装置が放射線に暴露されても画質が劣化し難い。

　本開示の第９態様において、例えば、第１から第８態様のいずれか１つに係る撮像装置では、
　前記電荷蓄積領域は、ボロンよりも原子番号が大きい物質を、主たる不純物として含んでいてもよい。

　第９態様のように主たる不純物を選択すれば、撮像装置が放射線に暴露されても画質が劣化し難い。

　本開示の第１０態様において、例えば、第１から第９態様のいずれか１つに係る撮像装置は、第１トランジスタと、第２トランジスタと、をさらに備えていてもよく、
　前記第１トランジスタは、第１ソースと、第１ドレインと、第１ゲート電極と、を含んでいてもよく、
　前記第２トランジスタは、第２ゲート電極を含んでいてもよく、
　前記第１ソース又は前記第１ドレインは、前記電荷蓄積領域であってもよく、
　前記第２ゲート電極は、前記電荷蓄積領域と電気的に接続されていてもよく、
　平面視における前記第２ゲート電極の面積は、平面視における前記第１ゲート電極の面積よりも小さくてもよい。

　第１０態様によれば、暗電流を抑制し易い。

　本開示の第１１態様において、例えば、第１から第１０態様のいずれか１つに係る撮像装置は、第１トランジスタと、第１コンタクトプラグと、第１コンタクトホールと、をさらに備えていてもよく、
　前記第１トランジスタは、第１ソースと、第１ドレインと、第１ゲート電極と、を含んでいてもよく、
　前記第１ソース又は前記第１ドレインは、前記電荷蓄積領域であってもよく、
　前記第１コンタクトプラグは、前記第１コンタクトホールを介して前記電荷蓄積領域に接続されることにより、前記第１電極と前記電荷蓄積領域とを電気的に接続していてもよく、
　平面視における前記第１コンタクトホールと前記第１ゲート電極との間の間隔は、０．２μｍ以下であってもよい。

　第１１態様によれば、平面視における電荷蓄積領域の面積を小さくし易い。

　本開示の第１２態様において、例えば、第１から第１１態様のいずれか１つに係る撮像装置は、
　前記第１電極と、
　前記第２電極と、
　前記光電変換層と、
　前記電荷蓄積領域と、を含む画素をさらに備えていてもよく、
　前記画素は、フォトダイオードを含んでいなくてもよい。

　第１２態様の画素は、フォトダイオードを含まないため、撮像装置が放射線に暴露されても、画素が出力する信号が劣化し難い。

　本開示の第１３態様において、例えば、第１から第１２態様のいずれか１つに係る撮像装置は、放射線に暴露される環境下で使用されてもよい。言い換えると、前記撮像装置は、放射線に暴露された環境で撮像するための撮像装置であってもよい。

　第１３態様の放射線環境は、上記撮像装置が使用されうる環境である。

　本開示の第１４態様に係る撮像装置は、
　第１電極と、
　第２電極と、
　前記第１電極と前記第２電極との間に位置する光電変換層と、
　第１トランジスタと、
　第１コンタクトプラグと、
　第１コンタクトホールと、を備える。前記第１トランジスタは、第１ソースと、第１ドレインと、第１ゲート電極と、を含む。前記第１ソース又は前記第１ドレインは、電荷蓄積領域である。前記第１コンタクトプラグは、前記第１コンタクトホールを介して前記電荷蓄積領域に接続されることにより、前記第１電極と前記電荷蓄積領域とを電気的に接続する。平面視における前記第１コンタクトホールと前記第１ゲート電極との間の間隔は、０．２μｍ以下である。

　第１４態様によれば、平面視における電荷蓄積領域の面積を小さくし易い。平面視における電荷蓄積領域の面積を小さくすれば、撮像装置が放射線に暴露されても画質が劣化し難い。

　本開示の第１５態様に係る撮像装置では、
　第１電極と、
　第２電極と、
　前記第１電極と前記第２電極との間に位置する光電変換層と、
　前記第１電極と電気的に接続された電荷蓄積領域と、を備える画素が構成され、
　平面視における前記画素の面積に対する平面視における前記電荷蓄積領域の面積の比率は、０．４４％以下である。

　第１５態様のように電荷蓄積領域の面積比率の上限を設定すれば、撮像装置が放射線に暴露されても画質が劣化し難い。

　特に矛盾のない限り、第１から第１５態様の技術は、任意に組み合わせ可能である。

　以下、本開示の実施形態について、図面を参照しながら説明する。なお、実施形態によって本開示が限定されるものではない。

　実施形態において、「上」、「下」等の用語は、あくまでも部材間の相互の配置を指定するために用いており、撮像装置の使用時における姿勢を限定する意図ではない。

　実施形態において、第１の定義では、「平面視」とは、第１電極の厚さ方向から見たときのことを言う。第２の定義では、「平面視」とは、半導体基板の厚さ方向から見たときのことを言う。実施形態では、第１の定義及び第２の定義の少なくとも一方に基づいて「平面視」と言える場合、「平面視」と扱うこととする。

　以下の実施形態において、不純物領域の導電型の変更等、信号電荷の正負が異なることに伴う各要素の調整は、適宜行われうる。また、信号電荷の正負が異なることに伴う用語の読み替えは、適宜行われうる。

　（実施形態）
　図１は、本実施形態に係る撮像装置の構成図である。本実施形態に係る撮像装置１００Ａは、積層型の撮像装置である。

　図１に示すように、撮像装置１００Ａは、複数の画素１０Ａ及び周辺回路４０を有する。複数の画素１０Ａ及び周辺回路４０は、半導体基板６０に設けられている。各画素１０Ａは、光電変換部１２を含む。光電変換部１２は、半導体基板６０の上方に配置されている。

　図１に示す例では、画素１０Ａが、ｍ行ｎ列のマトリクス状に配置されている。ここで、ｍ及びｎは、２以上の整数である。画素１０Ａは、半導体基板６０に２次元に配列されることにより、撮像領域Ｒ１を構成している。撮像領域Ｒ１は、半導体基板６０のうち、光電変換部１２によって覆われている領域として規定される。

　図１では、各画素１０Ａの光電変換部１２は、説明を容易にする観点から、空間的に互いに分離されて示されている。ただし、複数の画素１０Ａの光電変換部１２は、互いに間隔をあけずに半導体基板６０上に配置されうる。

　撮像装置１００Ａに含まれる画素１０Ａの数は、１つであってもよい。画素１０Ａは、１次元に配列されていてもよい。この場合、撮像装置１００Ａは、ラインセンサとして利用されうる。

　図示の例では、各画素１０Ａの中心が正方格子の格子点上に位置している。ただし、画素１０Ａの配置はそのようになっていなくてもよい。例えば、各中心が、三角格子、六角格子等の格子点上に位置するように複数の画素１０Ａを配置してもよい。

　図１に例示する構成では、撮像領域Ｒ１の外側に、周辺領域Ｒ２が設けられている。周辺領域Ｒ２は、周辺回路４０を含む。周辺回路４０は、垂直走査回路４６及び水平信号読み出し回路４８を含む。

　垂直走査回路４６は、複数のアドレス信号線３４に接続されている。複数のアドレス信号線３４と、複数の画素１０Ａが構成する複数の行とは、一対一に対応付けられている。垂直走査回路４６は、行走査回路とも呼ばれる。

　水平信号読み出し回路４８は、複数の垂直信号線３５に接続されている。複数の垂直信号線３５と、複数の画素１０Ａが構成する複数の列とは、一対一に対応付けられている。水平信号読み出し回路４８は、列走査回路とも呼ばれる。

　周辺回路４０は、信号処理回路、出力回路、制御回路及び各画素１０Ａに所定の電圧を供給する電源等をさらに含んでいてもよい。周辺回路４０の一部が、画素１０Ａの設けられた半導体基板６０とは異なる他の基板上に配置されていてもよい。

　図２は、実施形態に係る撮像装置１００Ａの回路構成を示す図である。図２では、図面が複雑となることを避けるために、図１に示す複数の画素１０Ａのうち、２行２列に配列された４つの画素１０Ａを示している。

　各画素１０Ａの光電変換部１２には、光が入射する。これにより、光電変換部１２において、正及び負の電荷が発生する。正及び負の電荷は、典型的には正孔－電子対である。

　各画素１０Ａの光電変換部１２は、蓄積制御線３９と接続されている。撮像装置１００Ａの動作時、蓄積制御線３９には所定の電圧が印加される。これにより、光電変換によって生成された正及び負の電荷のうち、一方の電荷を選択的に電荷蓄積領域に蓄積できる。

　以下では、光電変換によって生成された正及び負の電荷のうち、正の電荷を信号電荷として利用する場合を例示する。ただし、負の電荷を信号電荷として利用することも可能である。

　各画素１０Ａは、信号検出回路１４を含む。信号検出回路１４は、光電変換部１２に電気的に接続されている。図２に例示する構成において、信号検出回路１４は、増幅トランジスタ２２及びリセットトランジスタ２６を含む。この例では、信号検出回路１４は、さらに、アドレストランジスタ２４を含んでいる。

　増幅トランジスタ２２は、読み出しトランジスタとも呼ばれる。アドレストランジスタ２４は、行選択トランジスタとも呼ばれる。

　増幅トランジスタ２２、リセットトランジスタ２６及びアドレストランジスタ２４は、典型的には、光電変換部１２を支持する半導体基板６０に設けられた電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。以下では、特に断りの無い限り、増幅トランジスタ２２、リセットトランジスタ２６及びアドレストランジスタ２４としてＮチャネルＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴを用いる例を説明する。なお、ＦＥＴの２つの拡散層のうちどちらがソース及びドレインに該当するかは、ＦＥＴの極性及びその時点での電位の高低によって決定される。そのため、どちらがソース及びドレインであるかはＦＥＴの作動状態によって変動しうる。

　図２において模式的に示すように、増幅トランジスタ２２のゲート電極は、光電変換部１２に電気的に接続されている。光電変換部１２と増幅トランジスタ２２との間には、電荷蓄積ノードＮＤが設けられている。電荷蓄積ノードＮＤは、フローティングディフュージョンノードとも呼ばれる。

　電荷蓄積ノードＮＤは、電荷蓄積領域ＦＤと、配線と、を含む。電荷蓄積領域ＦＤは、光電変換部１２によって生成された電荷を蓄積する。配線は、電荷蓄積領域ＦＤと、増幅トランジスタ２２のゲート電極と、光電変換部１２の画素電極と、を電気的に接続している。

　増幅トランジスタ２２のドレインは、電源配線３２に接続されている。電源配線３２は、ソースフォロア電源とも呼ばれる。電源配線３２は、撮像装置１００Ａの動作時に、各画素１０Ａに所定の電源電圧ＶＤＤを供給する。ＶＤＤは、例えば３．３Ｖ程度である。増幅トランジスタ２２は、光電変換部１２によって生成された信号電荷の量に応じた信号電圧を出力する。増幅トランジスタ２２のソースは、アドレストランジスタ２４のドレインに接続されている。

　アドレストランジスタ２４のソースには、垂直信号線３５が接続されている。図示するように、垂直信号線３５は、複数の画素１０Ａの列ごとに設けられている。垂直信号線３５の各々には、負荷回路４２及びカラム信号処理回路４４が接続されている。負荷回路４２は、増幅トランジスタ２２とともにソースフォロア回路を構成する。カラム信号処理回路４４は、行信号蓄積回路とも呼ばれる。負荷回路４２及びカラム信号処理回路４４は、上述の周辺回路４０の一部でありうる。

　アドレストランジスタ２４のゲート電極には、アドレス信号線３４が接続されている。アドレス信号線３４は、複数の画素１０Ａの行ごとに設けられている。アドレス信号線３４は、垂直走査回路４６に接続されている。

　垂直走査回路４６は、行選択信号をアドレス信号線３４に印加する。行選択信号は、アドレストランジスタ２４のオン及びオフを制御する。これにより、読み出し対象の行が垂直方向すなわち列方向に走査され、読み出し対象の行が選択される。

　垂直走査回路４６は、アドレス信号線３４を介してアドレストランジスタ２４のオン及びオフを制御する。これにより、垂直走査回路４６は、選択した画素１０Ａの増幅トランジスタ２２の出力を、対応する垂直信号線３５に読み出すことができる。アドレストランジスタ２４の配置は、図２に示す例に限定されず、増幅トランジスタ２２のドレインと電源配線３２との間であってもよい。

　複数の画素１０Ａの列ごとに、カラム信号処理回路４４が設けられている。複数のカラム信号処理回路４４は、複数の垂直信号線３５と一対一に対応付けられている。画素１０Ａからアドレストランジスタ２４を介して垂直信号線３５に信号電圧が出力される。信号電圧は、垂直信号線３５から、その垂直信号線３５に対応するカラム信号処理回路４４に入力される。

　カラム信号処理回路４４は、雑音抑圧信号処理及びアナログ－デジタル変換（ＡＤ変換）等を行う。雑音抑圧信号処理は、例えば、相関２重サンプリングである。カラム信号処理回路４４は、水平信号読み出し回路４８に接続されている。水平信号読み出し回路４８は、複数のカラム信号処理回路４４から水平共通信号線４９に信号を順次読み出す。

　リセットトランジスタ２６のドレインは、電荷蓄積ノードＮＤの一部である。リセットトランジスタ２６のゲートには、リセット信号線３６が接続されている。リセット信号線３６は、垂直走査回路４６に接続されている。

　リセット信号線３６は、アドレス信号線３４と同様に、複数の画素１０Ａの行ごとに設けられている。垂直走査回路４６は、アドレス信号線３４に行選択信号を印加する。これにより、垂直走査回路４６は、リセットの対象となる画素１０Ａを行単位で選択できる。また、垂直走査回路４６は、リセット信号を、リセット信号線３６を介してリセットトランジスタ２６のゲート電極に印加する。リセット信号は、リセットトランジスタ２６のオン及びオフを制御する。垂直走査回路４６は、選択された行のリセットトランジスタ２６を、リセット信号によりオンとすることができる。リセットトランジスタ２６がオンとされることにより、電荷蓄積ノードＮＤの電位がリセットされる。

　この例では、複数の画素１０Ａの列ごとに、フィードバック線５３が設けられている。リセットトランジスタ２６のソースは、それらのフィードバック線５３のうちの１つに接続されている。光電変換部１２の電荷を初期化するリセット電圧として、フィードバック線５３の電圧が電荷蓄積ノードＮＤに供給される。

　この例では、複数の画素１０Ａの列ごとに反転増幅器５０が設けられている。複数の反転増幅器５０は、複数のフィードバック線５３と一対一に対応付けられている。上述のフィードバック線５３は、対応する反転増幅器５０における出力端子に接続されている。反転増幅器５０は、上述の周辺回路４０の一部でありうる。

　複数の画素１０Ａの列のうちの１つに注目する。図示するように、反転増幅器５０の反転入力端子は、その列の垂直信号線３５に接続されている。また、反転増幅器５０の出力端子と、その列に属する１以上の画素１０Ａとが、フィードバック線５３を介して接続されている。

　撮像装置１００Ａの動作時、反転増幅器５０の非反転入力端子には、所定の電圧Ｖｒｅｆが供給される。電圧Ｖｒｅｆは、例えば１Ｖ又は１Ｖ近傍の正電圧である。

　上記１つの列に属する１以上の画素１０Ａのうちの１つが選択され、アドレストランジスタ２４及びリセットトランジスタ２６がオンとされる。これにより、その画素１０Ａの出力を負帰還させる帰還経路が形成されうる。帰還経路の形成により、垂直信号線３５の電圧が、反転増幅器５０の非反転入力端子への入力電圧Ｖｒｅｆに収束する。このように、帰還経路の形成により、電荷蓄積ノードＮＤの電圧が、垂直信号線３５の電圧がＶｒｅｆとなるような電圧にリセットされる。

　電圧Ｖｒｅｆとして、電源電圧及び接地電圧の範囲内の任意の大きさの電圧が用いられうる。電源電圧は、例えば３．３Ｖである。接地電圧は、０Ｖである。

　反転増幅器５０をフィードバックアンプと呼んでもよい。このように、撮像装置１００Ａは、反転増幅器５０を帰還経路の一部に含むフィードバック回路１６を有する。

　よく知られているように、トランジスタのオン又はオフに伴い、ｋＴＣノイズと呼ばれる熱ノイズが発生する。リセットトランジスタのオン又はオフに伴って発生するノイズは、リセットノイズと呼ばれる。電荷蓄積領域の電位のリセット後、リセットトランジスタをオフとすることによって発生したリセットノイズは、信号電荷の蓄積前の電荷蓄積領域に残留してしまう。

　しかし、リセットトランジスタのオフに伴って発生するリセットノイズは、フィードバックを利用することによって低減することが可能である。フィードバックを利用したリセットノイズの抑制の詳細は、国際公開第２０１２／１４７３０２号において説明されている。参考のために、国際公開第２０１２／１４７３０２号の開示内容の全てを本明細書に援用する。

　図２に例示する構成では、帰還経路の形成により、熱ノイズの交流成分がリセットトランジスタ２６のソースにフィードバックされる。図２に例示する構成では、リセットトランジスタ２６のオフの直前まで帰還経路が形成される。このため、リセットトランジスタ２６のオフに伴って発生するリセットノイズを低減することが可能である。

　図３は、実施形態における画素１０Ａ内のレイアウトを示す平面図である。図４は、実施形態における画素１０Ａのデバイス構造の概略断面図である。図４は、図３中のＩＶ－ＩＶ線に沿って画素１０Ａを切断し、矢印方向に展開した場合の断面図である。

　画素１０Ａでは、半導体基板６０に複数の素子が設けられている。図３は、平面視におけるそれらの素子の配置を模式的に示している。具体的には、図３及び図４では、増幅トランジスタ２２、アドレストランジスタ２４、及びリセットトランジスタ２６が示されている。図３では、増幅トランジスタ２２及びアドレストランジスタ２４は、紙面における上下方向に沿って直線状に配置されている。

　図３及び図４の例において、第１拡散領域６７ｎは、ｎ型不純物領域である。第１拡散領域６７ｎは、リセットトランジスタ２６のドレインである。また、第１拡散領域６７ｎは、電荷蓄積領域ＦＤである。

　図３及び図４に示すように、リセットトランジスタ２６は、第１拡散領域６７ｎを、ソース及びドレインの一方として含む。リセットトランジスタ２６は、第２拡散領域６８ａｎをソース及びドレインの他方として含む。第１拡散領域６７ｎ及び第２拡散領域６８ａｎは、半導体基板中に位置する。第１拡散領域６７ｎ及び第２拡散領域６８ａｎは、第１導電型の不純物を含む。以下、第１導電型をｎ型と称する。第１拡散領域６７ｎは、光電変換部１２によって変換された光電荷を蓄積する。

　本実施形態では、第１拡散領域６７ｎのｎ型不純物の濃度は、第２拡散領域６８ａｎのｎ型不純物の濃度よりも低い。ただし、第１拡散領域６７ｎのｎ型不純物の濃度は、第２拡散領域６８ａｎのｎ型不純物の濃度と同じであってもよい。また、第１拡散領域６７ｎのｎ型不純物の濃度は、第２拡散領域６８ａｎのｎ型不純物の濃度よりも高くてもよい。

　ここで、濃度について、詳細に記載する。本実施形態では、第１拡散領域６７ｎは、第１拡散領域６７ｎにおいてｎ型不純物の濃度が最大である第１部分を有する。第２拡散領域６８ａｎは、第２拡散領域６８ａｎにおいてｎ型不純物の濃度が最大である第２部分を有する。本実施形態では、第１部分におけるｎ型不純物の濃度は、第２部分におけるｎ型不純物の濃度よりも低い。ただし、第１部分におけるｎ型不純物の濃度は、第２部分におけるｎ型不純物の濃度と同じであってもよい。また、第１部分におけるｎ型不純物の濃度は、第２部分におけるｎ型不純物の濃度よりも高くてもよい。

　上述の第１拡散領域６７ｎ及び第２拡散領域６８ａｎにおける濃度の大小関係に関する文脈において、「リセットトランジスタ２６」は、「第１トランジスタ」と読み替え可能である。「第１拡散領域６７ｎ」は、「電荷蓄積領域ＦＤ」と読み替え可能である。「ｎ型不純物」は、「第１導電型の不純物」と読み替え可能である。

　増幅トランジスタ２２は、ｎ型不純物領域６８ｂｎを、ソース及びドレインの一方として含む。増幅トランジスタ２２は、ｎ型不純物領域６８ｃｎを、ソース及びドレインの他方として含む。アドレストランジスタ２４は、ｎ型不純物領域６８ｃｎを、ソース及びドレインの一方として含む。アドレストランジスタ２４は、ｎ型不純物領域６８ｄｎを、ソース及びドレインの他方として含む。

　第１拡散領域６７ｎのｎ型不純物の濃度は、ｎ型不純物領域６８ｂｎのｎ型不純物の濃度よりも低くてもよい。第１拡散領域６７ｎのｎ型不純物の濃度は、ｎ型不純物領域６８ｂｎのｎ型不純物の濃度と同じであってもよい。第１拡散領域６７ｎのｎ型不純物の濃度は、ｎ型不純物領域６８ｂｎのｎ型不純物の濃度よりも高くてもよい。

　第１拡散領域６７ｎのｎ型不純物の濃度は、ｎ型不純物領域６８ｃｎのｎ型不純物の濃度よりも低くてもよい。第１拡散領域６７ｎのｎ型不純物の濃度は、ｎ型不純物領域６８ｃｎのｎ型不純物の濃度と同じであってもよい。第１拡散領域６７ｎのｎ型不純物の濃度は、ｎ型不純物領域６８ｃｎのｎ型不純物の濃度よりも高くてもよい。

　第１拡散領域６７ｎのｎ型不純物の濃度は、ｎ型不純物領域６８ｄｎのｎ型不純物の濃度よりも低くてもよい。第１拡散領域６７ｎのｎ型不純物の濃度は、ｎ型不純物領域６８ｄｎのｎ型不純物の濃度と同じであってもよい。第１拡散領域６７ｎのｎ型不純物の濃度は、ｎ型不純物領域６８ｄｎのｎ型不純物の濃度よりも高くてもよい。

　ここで、濃度について、詳細に記載する。本実施形態では、第１拡散領域６７ｎは、第１拡散領域６７ｎにおいてｎ型不純物の濃度が最大である第１部分を有する。ｎ型不純物領域６８ｂｎは、ｎ型不純物領域６８ｂｎにおいてｎ型不純物の濃度が最大である第３部分を有する。ｎ型不純物領域６８ｃｎは、ｎ型不純物領域６８ｃｎにおいてｎ型不純物の濃度が最大である第４部分を有する。ｎ型不純物領域６８ｄｎは、ｎ型不純物領域６８ｄｎにおいてｎ型不純物の濃度が最大である第５部分を有する。

　第１部分のｎ型不純物の濃度は、第３部分のｎ型不純物の濃度よりも低くてもよい。第１部分のｎ型不純物の濃度は、第３部分のｎ型不純物の濃度と同じであってもよい。第１部分のｎ型不純物の濃度は、第３部分のｎ型不純物の濃度よりも高くてもよい。

　第１部分のｎ型不純物の濃度は、第４部分のｎ型不純物の濃度よりも低くてもよい。第１部分のｎ型不純物の濃度は、第４部分のｎ型不純物の濃度と同じであってもよい。第１部分のｎ型不純物の濃度は、第４部分のｎ型不純物の濃度よりも高くてもよい。

　第１部分のｎ型不純物の濃度は、第５部分のｎ型不純物の濃度よりも低くてもよい。第１部分のｎ型不純物の濃度は、第５部分のｎ型不純物の濃度と同じであってもよい。第１部分のｎ型不純物の濃度は、第５部分のｎ型不純物の濃度よりも高くてもよい。

　上述の拡散領域６７ｎ及びｎ型不純物領域６８ｂｎ、６８ｃｎ及び６８ｄｎにおける濃度の大小関係に関する文脈において、「第１拡散領域６７ｎ」は、「電荷蓄積領域ＦＤ」と読み替え可能である。ｎ型不純物領域６８ｂｎは、「第１不純物領域」と読み替え可能である。ｎ型不純物領域６８ｃｎは、「第２不純物領域」と読み替え可能である。ｎ型不純物領域６８ｄｎは、「第３不純物領域」と読み替え可能である。「ｎ型不純物」は、「第１導電型の不純物」と読み替え可能である。

　本実施形態に係る撮像装置１００Ａでは、半導体基板６０は、第２導電型の不純物を含む。以下、第２導電型をｐ型と称する。第２導電型は、第１導電型の極性とは反対の極性を有する。

　図４に模式的に示すように、画素１０Ａは、概略的には、半導体基板６０と、光電変換部１２と、配線構造８０と、を含む。光電変換部１２は、半導体基板６０の上方に配置されている。光電変換部１２と半導体基板６０との間に、層間絶縁層９０が設けられている。層間絶縁層９０内に、配線構造８０が配置されている。半導体基板６０には、増幅トランジスタ２２が設けられている。配線構造８０は、増幅トランジスタ２２と光電変換部１２とを電気的に接続する構造を含む。

　この例では、層間絶縁層９０は、絶縁層９０ａ、９０ｂ、９０ｃ及び９０ｄの４層の絶縁層を含む積層構造を有する。配線構造８０は、４層の配線層８０ａ、８０ｂ、８０ｃ及び８０ｄと、プラグｐａ１、ｐａ２、ｐｂ、ｐｃ及びｐｄと、を有する。また、配線層８０ａは、コンタクトプラグｃｐ１、ｃｐ２、ｃｐ３、ｃｐ４、ｃｐ５、ｃｐ６及びｃｐ７を有する。

　プラグｐａ１は、配線層８０ａ及び８０ｂの間に配置されている。プラグｐａ２は、配線層８０ａ及び８０ｂの間に配置されている。プラグｐｂは、配線層８０ｂ及び８０ｃの間に配置されている。プラグｐｃは、配線層８０ｃ及び８０ｄの間に配置されている。プラグｐｄは、配線層８０ｄ及び画素電極１２ａの間に配置されている。

　層間絶縁層９０中の絶縁層の数及び配線構造８０中の配線層の数は、この例に限定されない。これらの数は、任意に設定可能である。

　光電変換部１２は、層間絶縁層９０上に配置されている。光電変換部１２は、画素電極１２ａと、透明電極１２ｃと、光電変換層１２ｂと、を含む。画素電極１２ａは、層間絶縁層９０上に設けられている。透明電極１２ｃは、画素電極１２ａに対向している。光電変換層１２ｂは、画素電極１２ａと透明電極１２ｃの間に配置されている。

　光電変換層１２ｂは、半導体基板６０に支持されている。光電変換層１２ｂは、例えば、有機材料又は無機材料でできている。無機材料として、アモルファスシリコンが例示される。光電変換層１２ｂは、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。

　光電変換層１２ｂには、透明電極１２ｃを介して光が入射する。光電変換層１２ｂは、入射した光を電荷に変換する。これにより、正及び負の電荷が生成される。光電変換層１２ｂは、典型的には、複数の画素１０Ａにわたって設けられる。

　透明電極１２ｃは、透明な導電性材料でできている。透明な導電性材料として、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）が例示される。

　透明電極１２ｃは、光電変換層１２ｂよりも受光面側に配置されている。透明電極１２ｃは、典型的には、光電変換層１２ｂと同様に、複数の画素１０Ａにわたって設けられる。ただし、各画素１０Ａの透明電極１２ｃが互いに空間的に分離されることにより電気的に分離されていてもよい。

　図４において図示が省略されているが、透明電極１２ｃは、蓄積制御線３９に接続されている。撮像装置１００Ａの動作時、蓄積制御線３９の電位を制御して、透明電極１２ｃと画素電極１２ａとの間に電位差を発生させる。これにより、光電変換で生成された信号電荷を、画素電極１２ａによって収集できる。

　例えば、透明電極１２ｃの電位が画素電極１２ａの電位よりも高くなるように、蓄積制御線３９の電位が制御される。具体的には、例えば１０Ｖ程度の正電圧を蓄積制御線３９に印加する。このことにより、光電変換層１２ｂで発生した正孔－電子対のうち、正孔を画素電極１２ａによって収集できる。

　画素電極１２ａで収集された信号電荷は、配線構造８０を介して第１拡散領域６７ｎに蓄積される。上述の通り、第１拡散領域６７ｎは、電荷蓄積領域ＦＤに対応する。

　画素電極１２ａは、金属、金属窒化物、ポリシリコン等でできている。金属としては、アルミニウム、銅等が例示される。ポリシリコンとしては、不純物がドープされることにより導電性が付与されたものを採用できる。

　画素電極１２ａは、隣接する他の画素１０Ａの画素電極１２ａから空間的に分離されている。これにより、画素電極１２ａは、他の画素１０Ａの画素電極１２ａから電気的に分離されている。

　半導体基板６０は、支持基板６１と、少なくとも１つの半導体層と、を含む。少なくとも１つの半導体層は、支持基板６１上に設けられている。ここでは、支持基板６１として、ｐ型シリコン（Ｓｉ）基板を例示する。

　この例では、半導体基板６０は、ｐ型半導体層６１ｐ、ｎ型半導体層６２ｎ、ｐ型半導体層６３ｐ及びｐ型半導体層６５ｐを有する。ｐ型半導体層６１ｐは、支持基板６１上に設けられている。ｎ型半導体層６２ｎは、ｐ型半導体層６１ｐ上に設けられている。ｐ型半導体層６３ｐは、ｎ型半導体層６２ｎ上に設けられている。ｐ型半導体層６５ｐは、ｐ型半導体層６３ｐ上に設けられている。

　ｐ型半導体層６３ｐは、支持基板６１の全面にわたって設けられている。ｐ型半導体層６５ｐは、ｐ型不純物領域６６ｐと、第１拡散領域６７ｎと、第２拡散領域６８ａｎと、ｎ型不純物領域６８ｂｎ、６８ｃｎ、６８ｄｎと、素子分離領域６９と、を有する。ｐ型不純物領域６６ｐの不純物の濃度は、ｐ型半導体層６５ｐの不純物の濃度よりも低い。第１拡散領域６７ｎは、ｐ型不純物領域６６ｐ中に設けられている。

　典型例では、エピタキシャル成長で、半導体層が形成される。そして、形成した半導体層への不純物のイオン注入が行われる。これにより、ｐ型半導体層６１ｐ、ｎ型半導体層６２ｎ、ｐ型半導体層６３ｐ及びｐ型半導体層６５ｐの各々が形成される。

　ｐ型半導体層６３ｐ及びｐ型半導体層６５ｐにおける不純物濃度は、互いに同程度である。ｐ型半導体層６３ｐ及びｐ型半導体層６５ｐにおける不純物濃度は、ｐ型半導体層６１ｐの不純物濃度よりも高い。

　ｎ型半導体層６２ｎは、ｐ型半導体層６１ｐ及びｐ型半導体層６３ｐの間に配置されている。ｎ型半導体層６２ｎは、支持基板６１又は周辺回路４０から第１拡散領域６７ｎすなわち電荷蓄積領域ＦＤへの少数キャリアの流入を抑制する。本実施形態では、信号電荷は、正孔である。

　撮像装置１００Ａの動作時、ｎ型半導体層６２ｎの電位は、撮像領域Ｒ１の外側に設けられるウェルコンタクトを介して制御される。撮像領域Ｒ１については、図１を参照されたい。ウェルコンタクトの図示は省略している。

　この例では、半導体基板６０は、ｐ型領域６４を有する。ｐ型領域６４は、ｐ型半導体層６１ｐ及びｎ型半導体層６２ｎを貫通するようにしてｐ型半導体層６３ｐ及び支持基板６１の間に設けられている。ｐ型領域６４は、ｐ型半導体層６３ｐ及びｐ型半導体層６５ｐと比較して高い不純物濃度を有する。ｐ型領域６４は、ｐ型半導体層６３ｐと支持基板６１とを電気的に接続する。

　撮像装置１００Ａの動作時、ｐ型半導体層６３ｐ及び支持基板６１の電位は、撮像領域Ｒ１の外側に設けられる基板コンタクトを介して制御される。ｐ型半導体層６３ｐに接するようにｐ型半導体層６５ｐが配置されている。これにより、撮像装置１００Ａの動作時に、ｐ型半導体層６５ｐの電位を、ｐ型半導体層６３ｐを介して制御することが可能である。基板コンタクトの図示は省略している。

　半導体基板６０には、増幅トランジスタ２２、アドレストランジスタ２４及びリセットトランジスタ２６が設けられている。リセットトランジスタ２６は、第１拡散領域６７ｎと、第２拡散領域６８ａｎと、絶縁層７０の一部と、ゲート電極２６ｅと、を含んでいる。絶縁層７０は、半導体基板６０上に設けられている。ゲート電極２６ｅは、絶縁層７０上に設けられている。

　第１拡散領域６７ｎ及び第２拡散領域６８ａｎは、リセットトランジスタ２６のドレイン及びソースとしてそれぞれ機能する。第１拡散領域６７ｎは、光電変換部１２によって生成された信号電荷を一時的に蓄積する電荷蓄積領域ＦＤとして機能する。

　増幅トランジスタ２２は、ｎ型不純物領域６８ｂｎと、ｎ型不純物領域６８ｃｎと、絶縁層７０の一部と、ゲート電極２２ｅとを含んでいる。ゲート電極２２ｅは、絶縁層７０上に設けられている。ｎ型不純物領域６８ｂｎ及び６８ｃｎは、増幅トランジスタ２２のドレイン及びソースとしてそれぞれ機能する。

　ｎ型不純物領域６８ｂｎと第１拡散領域６７ｎとの間には、素子分離領域６９が配置される。素子分離領域６９は、例えば、ｐ型の不純物拡散領域である。素子分離領域６９により、増幅トランジスタ２２とリセットトランジスタ２６とが電気的に分離される。

　図４において模式的に示すように、第１拡散領域６７ｎは、ｐ型不純物領域６６ｐ中に設けられている。これにより、第１拡散領域６７ｎと素子分離領域６９とは、互いに接することがない。

　例えば、素子分離領域６９としてｐ型不純物層を用いた場合を考える。第１拡散領域６７ｎと素子分離領域６９とが接していると、接合部におけるｐ型不純物濃度及びｎ型不純物濃度の双方が高くなる。そのため、第１拡散領域６７ｎと素子分離領域６９との接合部周辺に、この高い接合濃度に起因したリーク電流が発生し易い。

　これに対し、図４の例では、第１拡散領域６７ｎと素子分離領域６９とが互いに接しないように配置されている。これにより、素子分離領域６９に高濃度のｐ型不純物層を用いても、ｐｎ接合濃度の上昇を抑制し、リーク電流を抑制できる。

　素子分離領域６９としてＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）が用いられうる。ＳＴＩを用いる場合も、第１拡散領域６７ｎとＳＴＩとが互いに接しないように配置されうる。これにより、ＳＴＩ側壁部での結晶欠陥に起因したリーク電流が低減されうる。

　素子分離領域６９は、互いに隣接する画素１０Ａ間にも配置されており、これらの間で、信号検出回路１４同士を電気的に分離する。素子分離領域６９は、増幅トランジスタ２２及びアドレストランジスタ２４の組の周囲に設けられうる。また、素子分離領域６９は、リセットトランジスタ２６の周囲に設けられうる。

　アドレストランジスタ２４は、ｎ型不純物領域６８ｃｎと、ｎ型不純物領域６８ｄｎと、絶縁層７０の一部と、ゲート電極２４ｅと、を含んでいる。ゲート電極２４ｅは、絶縁層７０上に設けられている。

　この例では、アドレストランジスタ２４は、ｎ型不純物領域６８ｃｎを増幅トランジスタ２２と共有している。これにより、アドレストランジスタ２４は増幅トランジスタ２２に電気的に接続されている。ｎ型不純物領域６８ｃｎは、アドレストランジスタ２４のドレインとして機能する。ｎ型不純物領域６８ｄｎは、アドレストランジスタ２４のソースとして機能する。

　この例では、リセットトランジスタ２６のゲート電極２６ｅ、増幅トランジスタ２２のゲート電極２２ｅ及びアドレストランジスタ２４のゲート電極２４ｅを覆うように絶縁層７２が設けられている。絶縁層７２は、例えば、シリコン酸化膜である。絶縁層７２は、複数の絶縁層を含む積層構造を有していてもよい。

　この例では、さらに、絶縁層７２と、ゲート電極２６ｅ、ゲート電極２２ｅ及びゲート電極２４ｅとの間に、絶縁層７１が介在している。絶縁層７１は、例えば、シリコン酸化膜である。絶縁層７１は、複数の絶縁層を含む積層構造を有していてもよい。

　本実施形態では、平面視における増幅トランジスタ２２のゲート電極２２ｅの面積は、平面視におけるリセットトランジスタ２６のゲート電極２６ｅの面積よりも小さい。ただし、平面視におけるゲート電極２２ｅの面積は、平面視におけるゲート電極２６ｅの面積と同じであってもよい。また、平面視におけるゲート電極２２ｅの面積は、平面視におけるゲート電極２６ｅの面積よりも大きくてもよい。

　絶縁層７０のうちゲート電極２２ｅと半導体基板６０の間の部分は、増幅トランジスタ２２のゲート絶縁膜として機能する。絶縁層７０のうちゲート電極２４ｅと半導体基板６０の間の部分は、アドレストランジスタ２４のゲート絶縁膜として機能する。絶縁層７０のうちゲート電極２６ｅと半導体基板６０の間の部分は、リセットトランジスタ２６のゲート絶縁膜として機能する。絶縁層７０は、酸化物でありうる。酸化物であるゲート絶縁膜は、ゲート酸化膜と称されうる。

　絶縁層７２及び絶縁層７１の積層構造は、複数のコンタクトホールを有する。ここでは、絶縁層７２及び絶縁層７１に、コンタクトホールｈ１からｈ７が設けられている。

　コンタクトホールｈ１、ｈ２、ｈ３及びｈ４は、それぞれ、第１拡散領域６７ｎ、第２拡散領域６８ａｎ、ｎ型不純物領域６８ｂｎ及びｎ型不純物領域６８ｄｎに重なる位置に設けられている。コンタクトホールｈ１、ｈ２、ｈ３及びｈ４の位置には、それぞれ、コンタクトプラグｃｐ１、ｃｐ２、ｃｐ３及びｃｐ４が配置されている。

　コンタクトホールｈ５、ｈ６及びｈ７は、それぞれ、ゲート電極２６ｅ、２２ｅ及び２４ｅに重なる位置に設けられている。コンタクトホールｈ５、ｈ６及びｈ７の位置には、それぞれ、コンタクトプラグｃｐ５、ｃｐ６及びｃｐ７が配置されている。

　図４に例示する構成において、配線層８０ａは、コンタクトプラグｃｐ１からｃｐ７を有する。典型的には、配線層８０ａは、ｎ型不純物がドープされたポリシリコン層である。配線層８０ａは、配線構造８０に含まれる配線層のうち、半導体基板６０の最も近くに配置されている。配線層８０ｂ、プラグｐａ１及びプラグｐａ２は、絶縁層９０ａ内に配置されている。

　第１拡散領域６７ｎと、コンタクトプラグｃｐ１と、プラグｐａ１と、配線層８０ｂと、プラグｐａ２と、コンタクトプラグｃｐ６と、増幅トランジスタ２２のゲート電極２２ｅとは、この順に電気的に接続されている。このため、第１拡散領域６７ｎからゲート電極２２ｅに電荷が送られうる。

　配線層８０ｂは、絶縁層９０ａ内に配置されている。配線層８０ｂは、垂直信号線３５、アドレス信号線３４、電源配線３２、リセット信号線３６及びフィードバック線５３等をその一部に含みうる。

　垂直信号線３５は、コンタクトプラグｃｐ４を介してｎ型不純物領域６８ｄｎに接続されている。アドレス信号線３４は、コンタクトプラグｃｐ７を介して、ゲート電極２４ｅに接続されている。電源配線３２は、コンタクトプラグｃｐ３を介して、ｎ型不純物領域６８ｂｎに接続されている。リセット信号線３６は、コンタクトプラグｃｐ５を介して、ゲート電極２６ｅに接続されている。フィードバック線５３は、コンタクトプラグｃｐ２を介して、第２拡散領域６８ａｎに接続されている。なお、図４では、コンタクトプラグｃｐ３に接続されたプラグの一部の図示は省略している。

　プラグｐｂは、絶縁層９０ｂ内に配置されている。プラグｐｂは、配線層８０ｂと配線層８０ｃとを接続している。プラグｐｃは、絶縁層９０ｃ内に配置されている。プラグｐｃは、配線層８０ｃと配線層８０ｄとを接続している。プラグｐｄは、絶縁層９０ｄ内に配置されている。プラグｐｄは、配線層８０ｄと画素電極１２ａとを接続している。

　配線層８０ｂから８０ｄと、プラグｐａ１、ｐａ２及びｐｂからｐｄは、典型的には、金属、金属化合物等でできている。金属として、銅、タングステン等が例示される。金属化合物として、金属窒化物、金属酸化物等が例示される。

　半導体基板６０には、信号検出回路１４が設けられている。プラグｐａ１、ｐａ２及びｐｂからｐｄと、配線層８０ｂから８０ｄと、コンタクトプラグｃｐ１及びｃｐ６とは、光電変換部１２と信号検出回路１４とを電気的に接続する。

　ここで、半導体基板６０に設けられたｎ型不純物領域に着目する。図示の例では、ｐウェルとして、ｐ型半導体層６５ｐが設けられている。ｐ型半導体層６５ｐ内に、ｐ型不純物領域６６ｐが設けられている。ｐ型不純物領域６６ｐ内に、第１拡散領域６７ｎが設けられている。第１拡散領域６７ｎは、半導体基板６０の表面の近傍に設けられている。第１拡散領域６７ｎの少なくとも一部は、半導体基板６０の表面に位置している。

　図４に例示する構成において、第１拡散領域６７ｎは、第１領域６７ａ及び第２領域６７ｂを含む。第１領域６７ａの不純物濃度は、第２拡散領域６８ａｎ及びｎ型不純物領域６８ｂｎから６８ｄｎよりも低い。第２領域６７ｂは、第１領域６７ａ内に設けられている。第２領域６７ｂは、第１領域６７ａよりも高い不純物濃度を有する。

　第２領域６７ｂ上に、コンタクトホールｈ１が位置している。コンタクトホールｈ１を介して、第２領域６７ｂにコンタクトプラグｃｐ１が接続されている。

　上述したように、ｐ型半導体層６３ｐに隣接してｐ型半導体層６５ｐを配置することにより、撮像装置１００Ａの動作時に、ｐ型半導体層６５ｐの電位を、ｐ型半導体層６３ｐを介して制御することが可能である。このような構造の採用により、コンタクトプラグｃｐ１と半導体基板６０との接触部分の周囲に、相対的に不純物濃度の低い低濃度領域を配置することが可能になる。上記の接触部分は、具体的には、コンタクトプラグｃｐ１と第２領域６７ｂとの接触部分である。上記の低濃度領域は、具体的には第１領域６７ａ及びｐ型不純物領域６６ｐである。

　第１拡散領域６７ｎにおいて第２領域６７ｂを設けることは必須ではない。しかし、コンタクトプラグｃｐ１と半導体基板６０との接続部分である第２領域６７ｂの不純物濃度を比較的高くすることにより、当該接続部分の周囲に空乏層が広がることを抑制できる。このように、コンタクトプラグｃｐ１と半導体基板６０とが接触する部分の周囲の空乏化を抑制することにより、コンタクトプラグｃｐ１と半導体基板６０との界面における半導体基板６０の結晶欠陥に起因するリーク電流を抑制しうる。また、比較的高い不純物濃度を有する第２領域６７ｂにコンタクトプラグｃｐ１を接続することにより、コンタクト抵抗を低減できる。

　また、この例では、第１拡散領域６７ｎの第２領域６７ｂとｐ型不純物領域６６ｐとの間に、第１領域６７ａが介在している。第１領域６７ａの不純物濃度は、第２領域６７ｂの不純物濃度よりも低い。第１拡散領域６７ｎの第２領域６７ｂとｐ型半導体層６５ｐとの間にも、第１領域６７ａが介在している。第２領域６７ｂの周囲に相対的に不純物濃度の低い第１領域６７ａを配置することにより、第１拡散領域６７ｎとｐ型半導体層６５ｐ又はｐ型不純物領域６６ｐとのｐｎ接合によって形成される電界強度を緩和しうる。この電界強度が緩和されることにより、ｐｎ接合によって形成される電界に起因するリーク電流が抑制される。

　以下、放射線について言及しつつ、撮像装置についてさらに説明する。

　撮像装置が放射線に暴露されると、暗電流が増加しうる。暗電流は、例えば、以下のようにして増加すると考えられる。

　すなわち、撮像装置の半導体基板が放射線に暴露されると、半導体基板の結晶性が乱れうる。例えば半導体基板がシリコン基板である場合には、シリコン基板が放射線に暴露されると、シリコンの結晶性が乱れうる。半導体基板のうち電荷が蓄積される領域における結晶性が乱れると、暗電流が増加する。

　半導体基板において、フォトダイオードが構成されていることがある。フォトダイオードは、シリコン基板のＰ型領域とＮ型領域の接合により構成されうる。特許文献１及び２では、フォトダイオードが用いられている。

　フォトダイオードは、自身が生成した電荷を蓄積する役割を担う。このため、暗電流を抑制する観点からは、フォトダイオードを小さくすることが考えられる。ただし、フォトダイオードにとって、光を電荷に変換する光電変換が、重要な役割である。よって、光電変換機能を担保し、要求される光電変換効率を得るという観点から、フォトダイオードを小さくすることは容易ではない。

　これに対し、積層型の撮像装置では、半導体基板の上方に、光電変換層が配置されている。半導体基板には、電荷蓄積領域が設けられている。光電変換層において、光が電荷に変換される。この電荷は、電気経路を介して、電荷蓄積領域に送られる。積層型の撮像装置では、光電変換層と電荷蓄積領域とが互いに別の要素である。そのため、光電変換層の平面視の面積を大きくすることにより光電変換機能を確保しつつ、電荷蓄積領域の平面視の面積を小さくすることにより暗電流を抑制できる。つまり、光電変換機能を確保しつつ、放射線耐性を確保できる。

　なお、光電変換部としてフォトダイオードを備えた撮像装置は、フォトダイオードとともに、電荷蓄積領域を備えうる。そのような撮像装置においては、電荷蓄積領域の平面視の面積を小さくすることによる暗電流抑制効果は限定的である。なぜなら、電荷蓄積領域を小さくしても、フォトダイオードが大きいため、電荷が蓄積される領域の総面積を小さくし難いためである。これに対し、積層型の撮像装置では、電荷蓄積領域の平面視の面積を小さくすることにより、暗電流抑制効果が良好に向上する。つまり、放射線耐性が良好に向上する。

　本発明者らは、電荷蓄積領域の平面視における適切な面積を定量的に検討するために、実施例１から３に係る実験を行った。

　［実施例１］
　実施例１の撮像装置は、図１から図４の撮像装置に対応する。具体的には、実施例１の撮像装置の複数の画素は、画素アレイを構成している。総画素数は、３．０２×１０⁵個である。各画素は、平面視において、縦３μｍ×横３μｍで面積９μｍ²の正方形である。平面視において全ての画素に跨るように、光電変換層が設けられている。光電変換層は有機材料でできている。光電変換層の厚さは、１０００ｎｍである。半導体基板は、シリコン基板である。電荷蓄積領域の平面視のみなし面積は、０．００６４μｍ²である。みなし面積については後述する。

　実施例１では、７０ＭｅＶで１×１０¹⁰ｐ／ｃｍ²の線量の陽子線を撮像装置に照射し、照射による画素アレイの劣化の度合いを評価した。具体的には、陽子線のフラックスは、１×１０⁶ｐ／ｃｍ²／秒である。陽子線の照射時間は、１００００秒である。つまり、陽子線の線量は、１×１０⁶ｐ／ｃｍ²／秒×１００００秒＝１×１０¹⁰ｐ／ｃｍ²である。陽子線の照射源として、放射線医学総合研究所のサイクロン棟に設置されている陽子線加速器を用いた。具体的には、この陽子線加速器は、２０２０年１月現在において放射線医学総合研究所のサイクロン棟に存在するものである。

　なお、上記の文脈において、線量は、具体的にはフルエンスである。以下では、「線量（フルエンス）」と表記することがある。ここで、１×１０¹⁰ｐ／ｃｍ²及び１×１０⁶ｐ／ｃｍ²／秒の「ｐ」は、「ピコ」ではないことに留意されたい。陽子線の線量が１×１０¹⁰ｐ／ｃｍ²であるというのは、１ｃｍ²当たり１×１０¹⁰個の陽子線が入射することを意味する。陽子線のフラックスが１×１０⁶ｐ／ｃｍ²／秒であるというのは、１ｃｍ²及び１秒当たり１×１０⁶個の陽子線が入射することを意味する。

　放射線には、α線、β線、γ線、Ｘ線、中性子線、陽子線等の様々な種類がある。放射線が引き起こす化学反応は、放射線を構成する粒子及び電磁波の種類により異なる。しかし、全ての種類の放射線の照射実験を行うのは、現実的ではない。実施例１では、陽子線を、撮像装置に照射した。陽子線は、撮像装置が有しうる金属板、ガラス等の遮蔽物では遮蔽され難い。この点で、陽子線の照射実験には意義がある。

　放射線が引き起こす化学反応は、放射線が有するエネルギー量により異なる。実施例１では、７０ＭｅＶの陽子線を、撮像装置に照射した。７０ＭｅＶというエネルギー量は、宇宙空間における粒子線が有しうるエネルギー量である。この点で、７０ＭｅＶというエネルギー量には意義がある。

　人工衛星がとりうる低軌道で補足される陽子の分布数から予測される１０年分の照射量は、約１×１０¹⁰ｐ／ｃｍ²である。１０年というのは、人工衛星の寿命の一例である。低軌道では宇宙航空分野の人工衛星が飛行しうる。また、人工衛星には、撮像装置が搭載されうる。この点で、１×１０¹⁰ｐ／ｃｍ²という線量には意義がある。なお、低軌道で飛行する人工衛星に搭載された撮像装置は、画像撮像の有無、電源投入の有無によらず、陽子線に暴露されうる。

　実施例１では、陽子線の照射後に、暗電流が増加した画素の数を数えた。暗電流が増加したか否かは、撮像装置が真っ暗な場所に配置された状態で撮像領域におけるそれぞれの画素の信号を読出したときに、それぞれの画素のソースフォロアの電位が基準電位に対して高いか否かによって判断した。ソースフォロアの電位は、図１の垂直信号線３５の電位に対応する。

　ここで、基準電位について説明する。撮像装置には、光が照射されない領域が存在する。その領域には、基準画素が設けられている。基準画素の構成は、撮像領域の画素の構成と少なくとも部分的に共通している。基準電位は、基準画素のソースフォロアの電位であり、基準画素に接続された垂直信号線の電位に対応する。

　光が照射されない上記領域は、オプティカルブラック領域と称されることがある。基準画素は、オプティカルブラック画素と称されることがある。基準電位は、基準信号として利用されることがある。具体的には、撮像装置が真っ暗な場所に配置された状態で撮像領域における画素の信号を読出したときの、その画素のソースフォロアの電位を、暗電位と定義する。このとき、暗電位が基準電位よりも高い場合には、その画素には白キズがあるという説明がなされる。一方、暗電位が基準電位よりも低い場合には、その画素には黒キズがあるという説明がなされる。白キズ及び黒キズは、ノイズの原因となる。

　以下では、暗電流が増加した画素を、故障画素と称することがある。故障画素の数を、故障画素数と称することがある。

　また、実施例１では、故障画素数を総画素数で割ることによって、総画素数に対する故障画素数の比率を計算した。以下では、この比率を、画素故障確率と称することがある。画素故障確率は、画素アレイの劣化の度合いの指標となりうる。

　［実施例２］
　撮像装置への陽子線の照射時間を、５０００秒に変更した。つまり、撮像装置への陽子線の線量を、５×１０⁹ｐ／ｃｍ²に変更した。それ以外は、実施例１と同様に、照射実験を行った。その後、故障画素数を数え、画素故障確率を計算した。

　［実施例３］
　撮像装置への陽子線の照射時間を、１０００秒に変更した。つまり、撮像装置への陽子線の線量を、１×１０⁹ｐ／ｃｍ²に変更した。それ以外は、実施例１と同様に、照射実験を行った。その後、故障画素数を数え、画素故障確率を計算した。

　実施例１、実施例２及び実施例３の実験結果を、表１にまとめる。

　理想的には、撮像装置では、画素の信号が読み出せなくなるような不具合が全く発生しないことが好ましい。しかし、実際には、画素アレイの一部の画素から信号が読み出せなくなる事態が発生しうる。このような事態は、撮像装置の製造の途中で異物が付着することにより生じうる。このような事態は、レンズ、光学部品等にホコリ、キズ、汚れ等が付着することにより生じうる。このような事態は、シリコン基板における不純物が原因で生じうる。このような事態は、経年劣化による信号品質の劣化により生じうる。

　実際の撮像装置には、上記のような信号が読み出せなくなった不良画素が発生する事態に備えて、補正機能が設けられていることがある。補正機能によれば、不良画素に隣接する正常画素の情報に基づいて、当該不良画素の情報を推定できる。補正機能により不良画素の情報を推定することで、撮像装置から出力される画像の品質の劣化を抑制できる。

　補正機能による画質劣化抑制作用は、故障画素が一箇所に集中していない場合には、発揮され易い。また、この作用は、総画素数に対する故障画素数の比率すなわち画素故障確率が低い場合には、発揮され易い。補正機能の能力は、後段のシステム、メモリ量等に依存しうる。

　撮像装置が放射線に暴露されると、画素アレイにおいて、故障画素はランダムに発生する。このため、放射線は、故障画素を一箇所に集中して発生させ難い。一方、画素の構成によっては、撮像装置が放射線に暴露された場合に、画素アレイにおいて多くの故障画素が発生しうる。このため、放射線に暴露される環境下で使用される撮像装置については、故障画素数が少なくなるように画素を構成することが望まれる。

　本発明者らは、画素故障確率は、半導体基板中の電荷蓄積領域の平面視の面積に依存すると考えた。具体的に、本発明者らは、画素故障確率を、以下の数式１によりモデル化した。
数式１：ｄ／Ｎ＝（Ｆ×ｔ×Ｓ）×Ｐ×（１－Ｐ）^{((F×t×S)-1)}

　数式１において、ｄは、故障画素数である。Ｎは、総画素数である。つまり、ｄ／Ｎは、画素故障確率である。Ｆは、陽子線のフラックスである。ｔは、陽子線の照射時間である。つまり、Ｆ×ｔは、陽子線の線量（フルエンス）である。Ｓは、電荷蓄積領域の平面視の面積である。Ｐは、衝突確率である。上記の数式は、画素故障確率が負の二項分布に従うという仮定に基づいている。

　上述の実施例１から３では、総画素数Ｎ、フラックスＦ及び電荷蓄積領域の平面視の面積Ｓは、同じである。一方、照射時間ｔ及び故障画素数ｄは異なる。そのような実施例１から３のデータを用いて、最小二乗法により、数式１の理論フィッティングを行った。これにより、衝突確率Ｐを求めた。求まった衝突確率Ｐは、８．０×１０^-4である。なお、この理論フィッティングでは、電荷蓄積領域の平面視の面積Ｓとして、電荷蓄積領域の平面視のみなし面積を用いた。

　数式１に、Ｆ＝１×１０⁶ｐ／ｃｍ²／秒と、ｔ＝１００００秒と、Ｐ＝８．０×１０^-4と、を代入した。これにより、数式１における右辺は、Ｓの関数となる。つまり、画素故障確率ｄ／Ｎと、電荷蓄積領域の平面視の面積Ｓと、の関係式が得られる。以下、この関係式を、特定関係式と称することがある。

　図５は、特定関係式をグラフ化したものである。すなわち、図５は、電荷蓄積領域の平面視の面積Ｓと画素故障確率ｄ／Ｎとの関係を示すグラフである。図５において、縦軸及び横軸は、対数軸である。この両対数グラフにおいて、電荷蓄積領域の平面視の面積Ｓと画素の故障確率ｄ／Ｎとの関係は、実質的に直線形状を呈している。

　ここで、画素故障確率ｄ／Ｎを３．２×１０^-3以下すなわち０．３２％以下にすることを考える。このような画素故障確率ｄ／Ｎを実現することは、総画素数が１００００個の場合に故障画素数を３２個以下に抑えることに相当する。特定関係式によれば、画素故障確率ｄ／Ｎが３．２×１０^-3以下であることは、電荷蓄積領域の平面視の面積Ｓが０．０４μｍ²以下であることに対応する。

　また、画素故障確率ｄ／Ｎを２．７×１０^-3以下すなわち０．２７％以下にすることを考える。このような画素故障確率ｄ／Ｎを実現することは、総画素数が３７０個の場合に故障画素数を１個以下に抑えることに相当する。特定関係式によれば、画素故障確率ｄ／Ｎが２．７×１０^-3以下であることは、電荷蓄積領域の平面視の面積Ｓが０．０３４μｍ²以下であることに対応する。なお、故障画素がランダムに発生し、その発生確率が正規分布に従うと仮定すると、上記の値は３σ内に収まっており、一般的な品質管理基準の指標を満たしている。σは標準偏差を表す。

　また、画素故障確率ｄ／Ｎを８．０×１０^-4以下すなわち０．０８％以下にすることを考える。特定関係式によれば、画素故障確率ｄ／Ｎが８．０×１０^-4以下であることは、電荷蓄積領域の平面視の面積Ｓが０．０１μｍ²以下であることに対応する。航空宇宙用途で撮像装置を利用する場合は、被写体が遠方に現れることがある。この場合、１つの画素が有する情報は、広大な面積の明るさの平均値を表すこととなる。この場合、１つの画素情報の信頼性を向上させることが、撮像した情報の正確性を向上させることに直結する。撮像した情報の正確性を向上する観点からは、上記の補正を行う画素の数は、少ないことが望ましい。この場合、上記の程度に画素故障確率ｄ／Ｎを抑えることが望ましい。

　上述の説明から理解されるように、電荷蓄積領域の平面視の面積Ｓの上限値として、例えば、０．０４μｍ²、０．０３４μｍ²及び０．０１μｍ²という値を採用できる。これらの値を平面視の画素の面積９μｍ²で割ることにより、比率４．４×１０^-3、３．８×１０^-3及び１．１×１０^-3が得られる。画素の平面視の面積に対する電荷蓄積領域の平面視の面積Ｓの比率の上限値として上記の値を採用することもまた、撮像装置の放射線耐性を確保することに貢献しうる。

　実施例１、２及び３では、画素故障確率ｄ／Ｎは、３．２×１０^-3、２．７×１０^-3あるいは８．０×１０^-4よりも小さい。実施例１から３の撮像装置に補正機能を組み込めば、撮像装置から出力される画像の品質を確保できると考えられる。

　ここで、電荷蓄積領域の平面視のみなし面積について説明する。実施例１から３の電荷蓄積領域は、マスクの開口を通じて不純物を半導体基板へと注入することにより形成したものである。電荷蓄積領域の平面視のみなし面積は、マスクの開口の面積である。

　具体的には、実施例１から３の電荷蓄積領域を形成するのに用いたマスクの開口は、平面視において、縦０．０８μｍ×横０．０８μｍの正方形である。そのため、実施例１から３の電荷蓄積領域の平面視のみなし面積は、０．０８μｍ×０．０８μｍ＝０．００６４μｍ²である。

　実際には、半導体基板に注入された不純物は、後に拡散しうる。例えば、撮像装置の製造においては、不純物を半導体基板に注入する工程の後に、半導体基板を加熱する工程が実施される。この加熱工程は、不純物を熱拡散させうる。

　ただし、マスクの開口の面積と、実際の電荷蓄積領域の平面視の面積との間には、相関がある。このため、実際の電荷蓄積領域の平面視の面積を、上記の特定関係式により導かれるＳ以下にすることは、暗電流を抑制するのに貢献しうる。典型例では、実際の電荷蓄積領域の平面視の面積は、マスクの開口の面積にある程度近い。

　実施例１から３では、撮像装置への陽子線の照射実験に基づいて、電荷蓄積領域の平面視の面積の上限値について議論した。しかし、この上限値によれば、陽子線のみならず、中性子線等の他の種類の放射線に対する撮像装置の耐性が向上することが期待される。

　実施例１から３では、光電変換層は、有機半導体材料でできている。つまり、光電変換機能を、有機半導体材料に担わせている。ただし、光電変換層を、カーボンナノチューブ、量子ドット、またはナノ粒子を用いて構成してもよい。

　以上の説明から、以下の撮像装置が導かれる。以下では、第１電極及び第２電極という用語を用いる。第１電極は、画素電極１２ａに対応しうる。上述の画素電極１２ａの特徴を、第１電極に適用可能である。第２電極は、透明電極１２ｃに対応しうる。上述の透明電極１２ｃの特徴を、第２電極に適用可能である。

　撮像装置１００Ａは、第１電極と、第２電極と、光電変換層１２ｂと、電荷蓄積領域ＦＤと、を備える。光電変換層１２ｂは、第１電極と第２電極との間に位置する。電荷蓄積領域ＦＤは、第１電極と電気的に接続されている。この構成によれば、光電変換層１２ｂの平面視の面積を大きくすることにより光電変換機能を確保しつつ、電荷蓄積領域ＦＤの平面視の面積を小さくすることにより放射線耐性を確保できる。具体的には、撮像装置１００Ａが放射線に暴露されても、暗電流が増加する画素の数を抑えることができる。このため、この構成によれば、撮像装置１００Ａが放射線に暴露されても、撮像装置１００Ａにより得られる画像の品質すなわち画質が劣化し難い。なお、この構成を有する撮像装置は、積層構造の撮像装置と称されうる。

　平面視における電荷蓄積領域ＦＤの面積は、０．０４μｍ²以下でありうる。このように荷蓄積領域ＦＤの面積を小さくすれば、撮像装置１００Ａが放射線に暴露されても画質が劣化し難い。

　平面視における電荷蓄領域ＦＤの面積は、０．０３４μｍ²以下であってもよく、０．０１μｍ²以下であってもよい。平面視における電荷蓄領域ＦＤの面積は、例えば、０．０００１μｍ²以上である。平面視における電荷蓄領域ＦＤの面積は、０．００１μｍ²以上であってもよい。

　なお、電荷蓄積領域ＦＤの外縁は、ジャンクションによって規定される。ジャンクションは、Ｎ型の不純物の濃度とＰ型の不純物の濃度が等しい部分である。具体的には、電荷蓄積領域ＦＤの外縁は、電荷蓄積領域に電界が印加されていない状態におけるジャンクションによって規定される。ジャンクションは、ＰＮジャンクションとも称されうる。ジャンクションは、ＳＣＭ（Ｓｃａｎｎｉｎｇ　Ｃａｐａｃｉｔａｎｃｅ　Ｍｉｃｒｏｓｃｏｐｙ）等の測定器を用いて測定されうる。他の拡散領域の外縁についても、電荷蓄積領域ＦＤの外縁と同様に規定される。電荷蓄積領域ＦＤの平面視の面積は、そのように規定された電荷蓄積領域ＦＤの外縁に基づいたものである。

　図１の構成では、画素１０Ａは、第１電極と、第２電極と、光電変換層１２ｂと、電荷蓄積領域ＦＤと、を備える。

　一例では、平面視における画素１０Ａの面積に対する平面視における電荷蓄積領域ＦＤの面積の比率は、４．４×１０^-3以下すなわち０．４４％以下である。このように電荷蓄積領域ＦＤの面積比率を小さくすれば、撮像装置１００Ａが放射線に暴露されても画質が劣化し難い。

　平面視における画素１０Ａの面積に対する平面視における電荷蓄積領域ＦＤの面積の比率は、３．８×１０^-3以下すなわち０．３８％以下であってもよく、１．１×１０^-3以下すなわち０．１１％以下であってもよい。この比率は、例えば、１．０×１０^-5以上すなわち０．００１％以上である。この比率は、１．０×１０^-4以上すなわち０．０１％以上であってもよい。

　図１の例の撮像領域Ｒ１では、平面視において一定面積毎に電荷蓄積領域ＦＤが現れる。一定面積に対する平面視における電荷蓄積領域ＦＤの面積の比率は、４．４×１０^-3以下すなわち０．４４％以下である。この比率は、３．８×１０^-3以下すなわち０．３８％以下であってもよく、１．１×１０^-3以下すなわち０．１１％以下であってもよい。この比率は、例えば、１．０×１０^-5以上すなわち０．００１％以上である。この比率は、１．０×１０^-4以上すなわち０．０１％以上であってもよい。

　図１の例の撮像領域Ｒ１では、複数の画素１０Ａが構成されている。平面視において、上記一定面積毎に画素１０Ａが現れる。つまり、平面視において、各画素１０Ａは一定面積を有する。

　光電変換層１２ｂは、有機材料を主成分として含んでいてもよい。このように光電変換層１２ｂの主成分を選択すれば、撮像装置１００Ａが放射線に暴露されても画質が劣化し難い。

　ここで、光電変換層１２ｂの主成分とは、光電変換層１２ｂが質量基準で最も多く含んでいる成分を意味する。光電変換層１２ｂ全体の質量を１００質量％としたとき、光電変換層１２ｂは、有機材料を５０質量％以上含んでいてもよく、８０質量％以上含んでいてもよい。光電変換層１２ｂは、有機材料のみを含んでいてもよい。

　光電変換層１２ｂの厚さは、例えば、１μｍ以下である。このように光電変換層１２ｂを薄くすれば、撮像装置１００Ａが放射線に暴露されても画質が劣化し難い。

　具体的には、１μｍ以下という程度に光電変換層１２ｂが薄ければ、光電変換層１２ｂが放射線に暴露されることによる光電変換層１２ｂでの電子－正孔対の発生を抑制できる。このことは、故障画素を生じ難くする。なお、上記の実施例１から３では、光電変換層の厚さは、１μｍである。実施例１から３において光電変換層をより薄くすれば、撮像装置の放射線耐性が向上し、画素故障確率が下がると考えられる。

　光電変換層１２ｂの厚さは、０．８μｍ以下であってもよく、０．６５μｍ以下であってもよい。光電変換層１２ｂの厚さは、例えば、０．２μｍ以上である。光電変換層１２ｂの厚さは、０．３μｍ以上であってもよい。

　光電変換層１２ｂの厚さは、周知の手法により特定できる。光電変換層１２ｂの厚さは、例えば、以下のように特定できる。まず、光電変換層１２ｂの断面の電子顕微鏡像を取得する。次に、その像を用いて、光電変換層１２ｂの任意の複数の測定点（例えば５点）について、厚さを測定する。それら複数の測定点の厚さの平均値を、光電変換層１２ｂの厚さとして採用する。

　典型例では、平面視において、画素１０Ａの全体に、光電変換層１２ｂが設けられている。この構成は、画素１０Ａにおける光電変換機能を確保する観点から有利である。

　一例では、電荷蓄積領域ＦＤは、ｎ型の不純物を含む。ただし、電荷蓄積領域ＦＤは、ｐ型の不純物を含んでいてもよい。

　上記の実施例１から３では、撮像装置の陽子線への耐性について評価した。ただし、撮像装置が陽子線以外の放射線にも暴露されうる。一例を挙げると、撮像装置は、中性子線にも暴露されうる。中性子線は、陽子線と同様、撮像装置が有しうる金属板等の遮蔽物では遮蔽され難い。

　ここで、電荷蓄積領域にボロンが含まれているとする。中性子線がボロンに衝突すると、副次的なγ線及びα線が生じうる。こうして生じたγ線及びα線は、撮像装置の特性を劣化させうる。

　例えば、ボロンには、¹⁰Ｂが存在する。天然に存在する¹⁰Ｂの存在比は、約２０％である。¹⁰Ｂは、以下のような核分裂反応により、荷電粒子を発生させる。
ｎ(中性子線)＋　¹⁰Ｂ　→　α　＋　⁷Ｌｉ　+　γ（９４％） （ａ）
　　　　　　　　　　　　→　α　＋　⁷Ｌｉ（６％） （ｂ）
発生した荷電粒子は、電荷蓄積領域ＦＤ内で電子－正孔対を発生させる。このことは、故障画素を生じさせうる。

　この問題を抑制するには、電荷蓄積領域ＦＤにおけるボロンの含有量を少なくすることあるいは電荷蓄積領域ＦＤにボロンを含ませないことが考えられる。例えば、電荷蓄積領域ＦＤがボロン以外の物質を主たる不純物として含むという構成が採用されうる。このような構成によれば、撮像装置が放射線に暴露されても画質が劣化し難いという効果が得られる。

　ここで、電荷蓄積領域ＦＤの主たる不純物とは、電荷蓄積領域ＦＤが粒子数基準で最も多く含んでいる不純物を意味する。電荷蓄積領域ＦＤの不純物の全粒子数に対して、ボロンの粒子数は、３％以下であってもよく、１％以下であってもよい。電荷蓄積領域ＦＤは、ボロンを全く含まなくてもよい。

　また、電荷蓄積領域ＦＤはボロンよりも原子番号が大きい物質を主たる不純物として含んでいてもよい。中性子線と原子番号の大きい材料との相互作用は、小さい傾向にある。このため、このようにすれば、撮像装置１００Ａが放射線に暴露されても画質が劣化し難い。

　電荷蓄積領域ＦＤの不純物の全粒子数に対して、ボロンよりも原子番号が大きい物質の粒子数は、５０％以上であってもよく、８０％以上であってもよい。電荷蓄積領域ＦＤが含む不純物は、ボロンよりも原子番号が大きい物質のみであってもよい。

　なお、電荷蓄積領域ＦＤは、ボロンを含んでいてもよい。電荷蓄積領域ＦＤが含みうるｎ型の不純物として、リン、ヒ素、アンチモン等が例示される。電荷蓄積領域ＦＤが含みうるｐ型の不純物として、ボロン、アルミニウム等が例示される。

　以下、第１トランジスタ、第１ゲート電極、第１ソース、第１ドレイン、第２トランジスタ、第２ゲート電極、第１コンタクトプラグ及び第１コンタクトホールという用語を用いて、撮像装置についてさらに説明する。第１トランジスタは、リセットトランジスタ２６に対応しうる。第１ゲート電極は、ゲート電極２６ｅに対応しうる。第１ソース及び第１ドレインは、それぞれ、リセットトランジスタ２６のソース及びドレインに対応しうる。第２トランジスタは、増幅トランジスタ２２に対応しうる。第２ゲート電極は、ゲート電極２２ｅに対応しうる。第１コンタクトプラグは、コンタクトプラグｃｐ１に対応しうる。第１コンタクトホールは、コンタクトホールｈ１に対応しうる。

　上述のリセットトランジスタ２６の特徴を、第１トランジスタに適用可能である。上述のゲート電極２６ｅの特徴を、第１ゲート電極に適用可能である。上述のリセットトランジスタ２６のソース及びドレインの特徴を、それぞれ、第１ソース及び第１ドレインに適用可能である。上述の増幅トランジスタ２２の特徴を、第２トランジスタに適用可能である。上述のゲート電極２２ｅの特徴を、第２ゲート電極に適用可能である。上述のコンタクトプラグｃｐ１の特徴を、第１コンタクトプラグに適用可能である。上述のコンタクトホールｈ１の特徴を、第１コンタクトホールに適用可能である。

　一例に係る撮像装置１００Ａは、第１トランジスタと、第２トランジスタと、第１コンタクトプラグと、第１コンタクトホールと、を備える。第１トランジスタは、第１ソースと、第１ドレインと、第１ゲート電極と、を含む。第２トランジスタは、第２ゲート電極を含む。第１ソース又は第１ドレインは、電荷蓄積領域ＦＤである。第２ゲート電極は、電荷蓄積領域ＦＤと電気的に接続されている。具体的には、第１コンタクトプラグは、第１コンタクトホールを介して電荷蓄積領域ＦＤに接続されることにより、第１電極と電荷蓄積領域ＦＤとを電気的に接続している。

　「第１コンタクトプラグは、第１電極と電荷蓄積領域ＦＤとを電気的に接続している」という表現について説明する。この表現は、第１コンタクトプラグのみにより、第１電極と電荷蓄積領域ＦＤとが電気的に接続されている形態を含む概念である。この表現は、第１コンタクトプラグと他の１又は複数の部材とにより、第１電極と電荷蓄積領域ＦＤとが電気的に接続されている形態を含む概念である。他の類似の表現についても同様である。

　平面視における第２ゲート電極の面積は、平面視における第１ゲート電極の面積よりも小さくてもよい。このような大小関係によれば、平面視における第２ゲート電極の面積を小さくし易い。第２ゲート電極の面積が小さいと、第２トランジスタのソース及びドレインの間に形成されるチャネル領域を小さくし易い。このようにすれば、チャネル領域にトラップされる電荷に基づく暗電流を抑制し易い。

　また、典型例では、第２トランジスタは、第２ゲート電極と半導体基板６０との間に、ゲート絶縁膜を有する。ゲート絶縁膜と上記チャネル領域の界面では、欠陥が発生しうる。この欠陥により、第２トランジスタの機能が損なわれ、暗電流が増加しうる。しかし、上記大小関係によれば、平面視における第２ゲート電極の面積を小さくし、上記界面の面積を小さくし易い。このことは、暗電流を抑制する観点から有利である。なお、図４の例において、上述のゲート絶縁膜は、例えば、絶縁層７０のうちゲート電極２６ｅと半導体基板６０の間の部分に対応しうる。ゲート絶縁膜は、例えば、ゲート酸化膜である。

　上述のように、第２ゲート電極の面積が小さいと、チャネル領域を小さくし易い。また、第２トランジスタが第２ゲート電極と半導体基板６０との間にゲート絶縁膜を有する場合にあっては、ゲート絶縁膜と上記チャネル領域の界面を小さくし易い。これらは、撮像装置１００Ａが放射線に暴露されることにより発生しうる暗電流の抑制にも貢献することが期待される。

　図６は、平面視における第１コンタクトホールと第１ゲート電極との間の間隔を示す説明図である。上述のように、第１コンタクトホールは、コンタクトホールｈ１に対応しうる。第１ゲート電極は、ゲート電極２６ｅに対応しうる。図６及び関連する説明部では、第１コンタクトホールに、符号ｈ１を付する。第１ゲート電極に、符号２６ｅを付する。平面視における第１コンタクトホールと第１ゲート電極との間の間隔に、符号Ｌ１を付する。図６から理解されるように、間隔Ｌ１は、詳細には、平面視における第１コンタクトホールｈ１上の点と第１ゲート電極２６ｅ上の点とを結ぶ最短の線分の長さである。

　平面視における第１コンタクトホールｈ１と第１ゲート電極２６ｅとの間の間隔Ｌ１は、例えば、０．２μｍ以下である。間隔Ｌ１は、０．１８４μｍ以下であってもよく、０．１μｍ以下であってもよい。間隔Ｌ１が小さいと、平面視における電荷蓄積領域ＦＤの面積を小さくし易い。上述のように、電荷蓄積領域ＦＤの面積を小さくすれば、撮像装置１００Ａが放射線に暴露されても画質が劣化し難い。

　間隔Ｌ１は、例えば、０．０１μｍ以上である。間隔Ｌ１は、０．０３１６μｍ以上であってもよい。

　なお、間隔Ｌ１の上限の例である０．２μｍ、０．１８４μｍ及び０．１μｍは、それぞれ、平面視における電荷蓄積領域ＦＤの面積の上限の例である０．０４μｍ²、０．０３４μｍ²及び０．０１μｍ²の平方根に対応する。間隔Ｌ１の下限の例である０．０１μｍ及び０．０３１６μｍは、それぞれ、平面視における電荷蓄積領域ＦＤの面積の下限の例である０．０００１μｍ²及び０．００１μｍ²の平方根に対応する。

　図１の構成では、画素１０Ａは、フォトダイオードを有さない。この構成によれば、撮像装置１００Ａが放射線に暴露されても、画素１０Ａが出力する信号が劣化し難い。

　図１の構成では、平面視で光電変換層１２ｂと重複する領域に、フォトダイオードは存在しない。具体的には、撮像装置１００Ａは、フォトダイオードを有さない。

　典型的な撮像装置１００Ａでは、半導体基板６０は、シリコン基板である。半導体基板６０は、シリコン結晶を有する。

　典型的な撮像装置１００Ａでは、電荷蓄積領域ＦＤは、シリコン結晶を有する。この構成では、電荷蓄積領域ＦＤの平面視の面積が小さいことによる放射線耐性向上の効果が発現し易い。

　ここで、放射線環境は、例えば、単位時間あたりの放射線強度から説明されうる。数値例を挙げると、放射線環境は、単位時間あたりの強度が０．１１マイクログレイ／時間（μＧｙ／ｈ）以上である放射線に暴露される環境でありうる。放射線環境は、単位時間あたりの強度が、具体的には１μＧｙ／ｈ以上、より具体的には３μＧｙ／ｈ以上、さらに具体的には５μＧｙ／ｈ以上である放射線に暴露される環境でありうる。また、放射線環境は、１０年間で強度が０．０５Ｇｙ以上、具体的には０．１Ｇｙ以上、より具体的には０．１５Ｇｙ以上である放射線に暴露される環境でありうる。

　また、放射線環境は、以下のようにも説明されうる。すなわち、宇宙環境、航空環境、原子炉由来の放射線に暴露される環境、医療用放射線に暴露される環境等は、放射線環境に該当しうる。宇宙空間を飛行する移動体として、宇宙探査機及び人工衛星が例示される。航空環境を飛行する移動体として、航空機が例示される。典型例では、医療用放射線は、医療機器由来の放射線である。撮像装置１００Ａは、宇宙探査機、人工衛星、航空機等に搭載されうる。

　一具体例では、撮像装置１００Ａは、特定装置に搭載される。特定装置は、所定期間にわたり運用される。この所定期間において撮像装置１００Ａに照射される陽子線の線量（フルエンス）をΦと定義する。ｄ／Ｎ＝（Ｆ×ｔ×Ｓ）×Ｐ×（１－Ｐ）^{((F×t×S)-1)}という数式において、ｄ／Ｎ＝３．２×１０^-3、Ｆ×ｔ＝ΦかつＰ＝８．０×１０^-4であるときのＳを、基準面積と定義する。このとき、平面視における電荷蓄積領域ＦＤの面積は、基準面積以下である。このように電荷蓄積領域ＦＤの面積を小さくすれば、撮像装置１００Ａが放射線に暴露されても画質が劣化し難い。ｄ／Ｎ＝３．２×１０^-3に代えて、ｄ／Ｎ＝２．７×１０^-3としてもよく、ｄ／Ｎ＝８．０×１０^-4としてもよい。特定装置は、例えば、宇宙探査機、人工衛星、航空機、原子炉、放射線医療装置等である。

　以上、本開示に係る撮像装置について、実施形態及び実施例に基づいて説明したが、本開示は、これらの実施形態及び実施例に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施形態及び実施例に施したもの、実施形態及び実施例における一部の構成要素を組み合わせて構築される別の形態等も、本開示の範囲に含まれる。

　例えば、上述の増幅トランジスタ２２、アドレストランジスタ２４及びリセットトランジスタ２６の各々は、ＮチャネルＭＯＳＦＥＴであってもよいし、ＰチャネルＭＯＳＦＥＴであってもよい。各トランジスタがＰチャネルＭＯＳＦＥＴである場合、第１導電型の不純物がｐ型不純物であり、第２導電型の不純物がｎ型不純物である。これらのトランジスタの全てがＮチャネルＭＯＳＦＥＴ又はＰチャネルＭＯＳＦＥＴのいずれかに統一されている必要もない。画素中のトランジスタの各々をＮチャネルＭＯＳＦＥＴとし、信号電荷として電子を用いる場合には、これらのトランジスタの各々におけるソース及びドレインの配置を互いに入れ替えればよい。

　本開示に係る撮像装置は、放射線に暴露されても、劣化が抑制された信号を出力しうる。そのため、この撮像装置は、地上の通常環境のみならず、高い放射線環境下でも使用されうる。具体的には、この撮像装置は、放射線医療分野、原子炉を用いる分野、航空宇宙分野等への応用展開が可能である。

　本開示の撮像装置は、例えばイメージセンサ、デジタルカメラ等に有用である。また、本開示の撮像装置は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、車両に搭載されて使用されるカメラ、航空機に搭載されるカメラ、宇宙衛星に搭載されるカメラ、原子炉内の状況を監視するカメラ、惑星探査用ロボットに搭載されるカメラ等に用いることができる。

　１０Ａ　画素
　１２　光電変換部
　１２ａ　画素電極
　１２ｂ　光電変換層
　１２ｃ　透明電極
　１４　信号検出回路
　１６　フィードバック回路
　２２　増幅トランジスタ
　２２ｅ、２４ｅ、２６ｅ　ゲート電極
　２４　アドレストランジスタ
　２６　リセットトランジスタ
　３２　電源配線
　３４　アドレス信号線
　３５　垂直信号線
　３６　リセット信号線
　３９　蓄積制御線
　４０　周辺回路
　４２　負荷回路
　４４　カラム信号処理回路
　４６　垂直走査回路
　４８　水平信号読み出し回路
　４９　水平共通信号線
　５０　反転増幅器
　５３　フィードバック線
　６０　半導体基板
　６１　支持基板
　６１ｐ、６３ｐ、６５ｐ　ｐ型半導体層
　６２ｎ　ｎ型半導体層
　６４　ｐ型領域
　６６ｐ　ｐ型不純物領域
　６７ａ　第１領域
　６７ｂ　第２領域
　６７ｎ　第１拡散領域
　６８ａｎ　第２拡散領域
　６８ｂｎ、６８ｃｎ、６８ｄｎ　ｎ型不純物領域
　６９　素子分離領域
　７０、７１、７２、９０ａ、９０ｂ、９０ｃ、９０ｄ　絶縁層
　８０　配線構造
　８０ａ、８０ｂ、８０ｃ、８０ｄ　配線層
　９０　層間絶縁層
　１００Ａ　撮像装置
　ＦＤ　電荷蓄積領域
　ＮＤ　電荷蓄積ノード
　Ｒ１　撮像領域
　Ｒ２　周辺領域
　ｃｐ１、ｃｐ２、ｃｐ３、ｃｐ４、ｃｐ５、ｃｐ６、ｃｐ７　コンタクトプラグ
　ｈ１、ｈ２、ｈ３、ｈ４、ｈ５、ｈ６、ｈ７　コンタクトホール
　ｐａ１、ｐａ２、ｐｂ、ｐｃ、ｐｄ　プラグ

Claims (14)

1. 　第１電極と、
   　第２電極と、
   　前記第１電極と前記第２電極との間に位置する光電変換層と、
   　前記第１電極と電気的に接続された電荷蓄積領域と、を備え、
   　平面視における前記電荷蓄積領域の面積は、０．０４μｍ²以下である、
   　撮像装置。
2. 　平面視における前記電荷蓄積領域の前記面積は、０．０３４μｍ²以下である、
   　請求項１に記載の撮像装置。
3. 　平面視における前記電荷蓄積領域の前記面積は、０．０１μｍ²以下である、
   　請求項２に記載の撮像装置。
4. 　前記第１電極と、
   　前記第２電極と、
   　前記光電変換層と、
   　前記電荷蓄積領域と、を含む画素をさらに備え、
   　平面視における前記画素の面積に対する平面視における前記電荷蓄積領域の前記面積の比率は、０．４４％以下である、
   　請求項１から３のいずれか一項に記載の撮像装置。
5. 　前記光電変換層は、有機材料を主成分として含む、
   　請求項１から４のいずれか一項に記載の撮像装置。
6. 　前記光電変換層の厚さは、１μｍ以下である、
   　請求項１から５のいずれか一項に記載の撮像装置。
7. 　前記電荷蓄積領域は、ｎ型の不純物を含む、
   　請求項１から６のいずれか一項に記載の撮像装置。
8. 　前記電荷蓄積領域は、ボロン以外の物質を、主たる不純物として含む、
   　請求項１から７のいずれか一項に記載の撮像装置。
9. 　前記電荷蓄積領域は、ボロンよりも原子番号が大きい物質を、主たる不純物として含む、
   　請求項１から８のいずれか一項に記載の撮像装置。
10. 　第１トランジスタと、
    　第２トランジスタと、をさらに備え、
    　前記第１トランジスタは、第１ソースと、第１ドレインと、第１ゲート電極と、を含み、
    　前記第２トランジスタは、第２ゲート電極を含み、
    　前記第１ソース又は前記第１ドレインは、前記電荷蓄積領域であり、
    　前記第２ゲート電極は、前記電荷蓄積領域と電気的に接続されており、
    　平面視における前記第２ゲート電極の面積は、平面視における前記第１ゲート電極の面積よりも小さい、
    　請求項１から９のいずれか一項に記載の撮像装置。
11. 　第１トランジスタと、
    　第１コンタクトプラグと、
    　第１コンタクトホールと、をさらに備え、
    　前記第１トランジスタは、第１ソースと、第１ドレインと、第１ゲート電極と、を含み、
    　前記第１ソース又は前記第１ドレインは、前記電荷蓄積領域であり、
    　前記第１コンタクトプラグは、前記第１コンタクトホールを介して前記電荷蓄積領域に接続されることにより、前記第１電極と前記電荷蓄積領域とを電気的に接続し、
    　平面視における前記第１コンタクトホールと前記第１ゲート電極との間の間隔は、０．２μｍ以下である、
    　請求項１から９のいずれか一項に記載の撮像装置。
12. 　前記第１電極と、
    　前記第２電極と、
    　前記光電変換層と、
    　前記電荷蓄積領域と、を含む画素をさらに備え、
    　前記画素は、フォトダイオードを含んでいない、
    　請求項１から１１のいずれか一項に記載の撮像装置。
13. 　前記撮像装置は、放射線に暴露される環境下で使用される、
    　請求項１から１２のいずれか一項に記載の撮像装置。
14. 　第１電極と、
    　第２電極と、
    　前記第１電極と前記第２電極との間に位置する光電変換層と、
    　第１トランジスタと、
    　第１コンタクトプラグと、
    　第１コンタクトホールと、を備え、
    　前記第１トランジスタは、第１ソースと、第１ドレインと、第１ゲート電極と、を含み、
    　前記第１ソース又は前記第１ドレインは、電荷蓄積領域であり、
    　前記第１コンタクトプラグは、前記第１コンタクトホールを介して前記電荷蓄積領域に接続されることにより、前記第１電極と前記電荷蓄積領域とを電気的に接続し、
    　平面視における前記第１コンタクトホールと前記第１ゲート電極との間の間隔は、０．２μｍ以下である、
    　撮像装置。

Images