WO2022007105A1 - 栅电极驱动设计方法、装置及电子设备 - Google Patents

栅电极驱动设计方法、装置及电子设备 Download PDF

Info

Publication number
WO2022007105A1
WO2022007105A1 PCT/CN2020/108622 CN2020108622W WO2022007105A1 WO 2022007105 A1 WO2022007105 A1 WO 2022007105A1 CN 2020108622 W CN2020108622 W CN 2020108622W WO 2022007105 A1 WO2022007105 A1 WO 2022007105A1
Authority
WO
WIPO (PCT)
Prior art keywords
information
goa
design
display panel
pattern
Prior art date
Application number
PCT/CN2020/108622
Other languages
English (en)
French (fr)
Inventor
刘洋
Original Assignee
深圳市华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电半导体显示技术有限公司 filed Critical 深圳市华星光电半导体显示技术有限公司
Priority to US17/048,596 priority Critical patent/US11734483B2/en
Publication of WO2022007105A1 publication Critical patent/WO2022007105A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Definitions

  • the present application relates to the field of display technology, and in particular, to a gate electrode driving design method, device, and electronic device.
  • LCD Liquid Crystal Display
  • OLED Organic Light Emitting Display Due to its advantages, it is widely used in various consumer electronic products such as mobile phones, televisions, personal digital assistants, digital cameras, notebook computers, desktop computers, etc., and has become the mainstream of display devices.
  • the pros and cons of the gate electrode drive design directly determine the electrical and optical performance of the display panel. It is generally evaluated and designed by experienced engineers, and the designers are required to have solid theoretical knowledge of analog circuits. In-depth understanding of the panel drive principle and the design specifications of the display panel drive, high requirements for personnel expertise, design circuit construction, signal transmission, parameter iterations and other characteristics, need to pay attention to many electrical parameters, the optimization iteration cycle is long, the process is cumbersome, and at the same time Zero tolerance for drive circuit design defects. If there are circuit design defects, the display panel will be completely unusable, resulting in serious consequences such as re-design of the mask. The mask is expensive, which will waste R&D costs and disrupt the launch of new display panels. The rhythm is not conducive to the launch of new display panels for enterprises to iterate.
  • the embodiments of the present application provide a gate electrode driving design method, device, and electronic equipment, which can automatically perform specification checking on display panel design parameters in the display panel design process according to the design strategy, check design errors and prompt them, and realize the display panel design process.
  • the intelligent inspection avoids manual review and repeated review, reduces the workload of the display panel design stage, and improves the work efficiency of designers.
  • the present application provides a gate electrode driving design method, the method includes:
  • the position information of the available drawing space of the GOA device in the display panel area is determined ,include:
  • the position information of the available drawing space of the GOA device is determined in the display panel area.
  • the position information of the effective display area includes height information and width information of the effective display area;
  • the position information of the border area includes height information and width information of the border area;
  • the The GOA device includes a plurality of GOA units, and the position information of the available drawing space of the GOA device is determined in the display panel area according to the position information of the frame area unit area and the position information of the effective display area, including:
  • the height information of the effective display area determine the height information of each pixel in the effective display area
  • the height information of the available drawing space of each GOA unit and the width information of the available drawing space of each GOA unit determine the position information of the available drawing space of each GOA unit in the shape of a rectangle;
  • the location information of the available drawing space of the GOA unit corresponding to the plurality of GOA units is determined in the display panel area.
  • the target GOA design strategy information includes circuit diagram information of the GOA unit and layout information of multiple GOA units;
  • the GOA device pattern is drawn in the available drawing space of the GOA device based on the target GOA design strategy information, including:
  • the circuit structures of the multiple GOA units are the same, and the circuit diagram information of the GOA units is the same circuit diagram information of the multiple GOA units;
  • the unit has available drawing space to draw the design pattern of each GOA unit separately, including:
  • the available drawing space of each GOA unit is respectively filled in the common design pattern, so as to realize the drawing of the design pattern of each GOA unit.
  • the drawing of the common design pattern of the multiple GOA units according to the circuit diagram information of the GOA unit includes:
  • the multiple GOA units include two circuit structures, the multiple GOA units include at least one first GOA unit and at least one second GOA unit, and the circuit diagram information of the GOA unit includes the first GOA unit.
  • the first circuit diagram information corresponding to a GOA unit and the second circuit diagram information of the second GOA unit; according to the circuit diagram information of the GOA unit, the design pattern of each GOA unit is respectively drawn in the available drawing space of each GOA unit, include:
  • each first GOA unit fill in the first common design pattern respectively, so as to realize the design pattern of the first GOA unit;
  • the second common design pattern is respectively filled in the available drawing space of each second GOA unit, so as to realize the drawing of the design pattern of the second GOA unit.
  • the drawing an array pattern of the plurality of GOA units according to the layout information of the plurality of GOA units includes:
  • drawing the target number of clock driving patterns according to the design size information of the display panel includes:
  • the target number of clock driving patterns according to the size information of each clock driving pattern.
  • the multiple GOA policy information includes GOA policy information of multiple different numbers of clock driving signals
  • the target GOA design strategy information for the current gate electrode drive design is determined in the preset multiple GOA design strategy information based on the target clock driving information, including:
  • the target GOA design strategy information corresponding to the target number of clock driving signals is determined.
  • the present application provides a gate electrode driving design device, the device comprising:
  • a first acquisition module configured to acquire the design size information of the display panel and the design resolution information of the display panel configured by the user
  • a position determination module for determining the position information of the available drawing space of the GOA device in the display panel area in a preset drawing space according to the design size information and the design resolution information of the display panel;
  • a second acquisition module configured to acquire target clock driving information for the current gate electrode driving design, where the target clock driving information is used to limit the target number of clock driving signals used in the current GOA device;
  • a design strategy determination module configured to determine target GOA design strategy information for the current gate electrode drive design from among preset multiple GOA design strategy information based on the target clock drive information;
  • a drawing module configured to draw a GOA device pattern in the available drawing space of the GOA device based on the target GOA design strategy information.
  • the location determination module is specifically used for:
  • the position information of the available drawing space of the GOA device is determined in the display panel area.
  • the position information of the effective display area includes height information and width information of the effective display area;
  • the position information of the border area includes height information and width information of the border area;
  • the The GOA device includes a plurality of GOA units, and the position determination module is specifically used for:
  • the height information of the effective display area determine the height information of each pixel in the effective display area
  • the height information of the available drawing space of each GOA unit and the width information of the available drawing space of each GOA unit determine the position information of the available drawing space of each GOA unit in the shape of a rectangle;
  • the position information of the available drawing space of the GOA unit corresponding to the plurality of GOA units is determined in the display panel area.
  • the target GOA design strategy information includes circuit diagram information of the GOA unit, and layout information of a plurality of GOA units;
  • the drawing module is specifically used for:
  • the circuit structures of the multiple GOA units are the same, and the circuit diagram information of the GOA units is the same circuit diagram information of the multiple GOA units; the drawing module is specifically used for:
  • the available drawing space of each GOA unit is respectively filled in the common design pattern, so as to realize the drawing of the design pattern of each GOA unit.
  • the drawing module is specifically used for:
  • the plurality of GOA units include two circuit structures, the plurality of GOA units include at least one first GOA unit and at least one second GOA unit, and the circuit diagram information of the GOA unit includes the first GOA unit.
  • each first GOA unit fill in the first common design pattern respectively, so as to realize the design pattern of the first GOA unit;
  • the second common design pattern is respectively filled in the available drawing space of each second GOA unit, so as to realize the drawing of the design pattern of the second GOA unit.
  • the drawing module is specifically used for:
  • the drawing module is specifically used for:
  • the target number of clock driving patterns according to the size information of each clock driving pattern.
  • the multiple GOA policy information includes GOA policy information of multiple different numbers of clock driving signals
  • the design strategy determination module is specifically used for:
  • the target GOA design strategy information corresponding to the target number of clock driving signals is determined.
  • the present application provides an electronic device, the electronic device comprising: one or more processors;
  • One or more application programs wherein the one or more application programs are stored in the memory and configured to be executed by the processor to implement the gate electrode driver design method.
  • the present application automatically determines the position information of the available drawing space of the GOA device and the target GOA design strategy information based on the user's configuration information in the preset drawing space, so as to realize the rapid development of the available drawing space of the GOA device.
  • Drawing the GOA device pattern reducing the dependence on the designer's design experience, eliminating the need for the designer to manually calculate the design parameters, shortening the display panel design time and evaluation time, quickly producing the gate drive design that meets the needs, improving R&D efficiency and saving human resources and cost.
  • FIG. 1 is a schematic flowchart of an embodiment of a gate electrode driving design method provided by an embodiment of the present application
  • FIG. 2 is a schematic flowchart of an embodiment of providing step 101 in an embodiment of the present application
  • FIG. 3 is a schematic diagram of the circuit structure of an embodiment of the GOA unit in the embodiment of the present application.
  • Fig. 4 is the schematic diagram of TFT size during the first GOA layout in the embodiment of the present application.
  • Fig. 5 is the schematic diagram of TFT size during the second GOA layout in the embodiment of the present application.
  • FIG. 6 is a schematic flowchart of an embodiment of a gate electrode driving design device provided in an embodiment of the present application.
  • FIG. 7 is a schematic flowchart of an embodiment of an electronic device provided by an embodiment of the present application.
  • first and second are only used for descriptive purposes, and should not be construed as indicating or implying relative importance or implying the number of indicated technical features. Thus, features defined as “first”, “second” may expressly or implicitly include one or more of said features. In the description of the present application, “plurality” means two or more, unless otherwise expressly and specifically defined.
  • Embodiments of the present application provide a gate electrode driving design method, device, and electronic device, which will be described in detail below.
  • the gate electrode driving design method in the embodiment of the present application is introduced, and the gate electrode driving design method is implemented in an electronic device.
  • the electronic device may be a desktop terminal or a mobile terminal, and the electronic device may specifically be one of a mobile phone, a tablet computer, a notebook computer, and the like.
  • the gate electrode driving design method includes: acquiring design size information of a display panel and design resolution information of the display panel configured by a user; , determine the position information of the available drawing space of the GOA device in the display panel area; obtain the target clock drive information for the current gate electrode drive design, and the target clock drive information is used to limit the current GOA device using the clock drive signal. target number; based on the target clock driving information, in the preset multiple GOA design strategy information, determine the target GOA design strategy information for the current gate electrode driving design; based on the target GOA design strategy information, in the The GOA device pattern can be drawn in the available drawing space of the GOA device.
  • GOA is the abbreviation of Gate on Array.
  • the gate electrode driving intelligent design is the GOA device design.
  • the GOA technology is to use the original process of the display panel to make the driving circuit of the horizontal scanning line on the substrate around the display area (forming a GOA device), so that it can replace the external IC to complete the driving of the horizontal scanning line.
  • GOA technology can reduce the bonding process of external ICs, which has the opportunity to increase production capacity and reduce the cost of display panels, and can make liquid crystal display panels more suitable for making narrow-bezel or no-bezel display panels.
  • FIG. 1 it is a schematic diagram of an embodiment of a gate electrode driving design method in an embodiment of the present application, and the method includes:
  • the design size information of the display panel to be designed and the design resolution of the display panel may be pre-configured.
  • the user configuration here may be user input. For example, when the user enters the program corresponding to the gate electrode driving design method, the user clicks the preset design menu or automatically pops up the input interface for the design size information of the display panel and the design resolution of the display panel. To obtain the design size information of the display panel configured by the user and the design resolution of the display panel.
  • the design size of the display panel corresponding to the current gate electrode driving design is 55'UHD (Ultra High Definition)
  • the diagonal length of the effective display area is 138731.517152
  • the design resolution of the display panel is 2160*3840.
  • the design size information of the display panel and the design resolution information in a preset drawing space, determine the position information of the available drawing space of the GOA device in the display panel area.
  • the execution process of the gate electrode driving design method may be loaded in the display panel design program in the form of a plug-in, or may be a gate electrode driving intelligent design program independent of the display panel design program, As long as the display panel design parameters corresponding to the user's current design operation can be collected in the display panel design program, there is no specific limitation here.
  • the display panel design program may be an existing electronic design automation (Electronics Design Automation, EDA) program for display panel design, such as Protel, Altium Designer, PSPICE, OrCAD, and the like.
  • EDA Electronics Design Automation
  • the preset drawing space may be the design program corresponding to the gate electrode driving design method or the initial design space of the design plug-in, such as the design space in the gate electrode driving intelligent design in EDA.
  • the target clock driving information is used to define the target number of clock driving signals used in the current GOA device, and the target number of clock driving signals is used to determine the number of GOA driving stages.
  • the target number of clock driving signals is 4, 8 1, 12, etc., corresponding to the GOA drive stages of 4CK, 8CK, 12CK, etc. respectively.
  • various kinds of clock driving information may be preset, and the method of acquiring the target clock driving information for the current gate electrode driving design may be: from the preset various kinds of clock driving information, obtain the user Selected target clock drive information for the current gate drive design.
  • acquiring the target clock driving information for the current gate electrode driving design may also automatically determine the target clock driving information for the current gate electrode driving design, that is, automatically determining the GOA.
  • the number of driving stages for example, the number of GOA driving stages (target number of clock driving signals) can be automatically determined by combining the charging rate, RC loading conditions, Q point charging conditions, etc.
  • the preset GOA design strategy of the display panel in the embodiment of the present application is the preset GOA design specification or GOA design specification of the display panel, so that the designer can automatically follow the GOA design data of the display panel configured by the user when designing.
  • the GOA device pattern was drawn according to the GOA design strategy.
  • the GOA driving stage is determined. Based on the target clock driving information, among the preset multiple GOA design strategy information , determine the target GOA design strategy information that conforms to the GOA drive stage number (the number of clock drive signals), the target GOA design strategy information is the GOA design strategy information used for the current gate electrode drive design.
  • the determination of the GOA driving level can be selected according to the demand for the charging capability of the display panel. If the charging requirements are very high, a higher GOA driving level can be considered, for example, 12CK driving levels can be selected, and vice versa.
  • the present application automatically determines the position information of the available drawing space of the GOA device and the target GOA design strategy information based on the user's configuration information in the preset drawing space, so as to realize the rapid development of the available drawing space of the GOA device.
  • Drawing the GOA device pattern reducing the dependence on the designer's design experience, eliminating the need for the designer to manually calculate the design parameters, shortening the display panel design time and evaluation time, quickly producing the gate drive design that meets the needs, improving R&D efficiency and saving human resources and cost.
  • the display panel in the embodiments of the present application may be various types of display panels, such as a liquid crystal display (LCD) panel, an organic light-emitting diode (Organic Light-Emitting Diode, OLED) display panel, etc. , such as thin film transistor liquid crystal display panel (Thin Film Transistor-Liquid Crystal Display, TFT-LCD) and so on.
  • LCD liquid crystal display
  • OLED Organic Light-Emitting Diode
  • TFT-LCD Thin Film Transistor-Liquid Crystal Display
  • determine the GOA device in the display panel area Location information for available drawing space including:
  • the design size information of the display panel includes the diagonal length of the effective display area in the display panel, such as the effective display of 55' UHD.
  • the diagonal length of the area is 138731.517152um.
  • determining the position information of the display panel area and the position information of the effective display area in the display panel may include: based on the display panel The design size information of the panel and the design resolution information of the display panel are directly and randomly determined in the preset drawing space, the position information of the rectangular display surface area is determined, and the aspect ratio of the display panel is obtained; according to the triangle Pythagorean theorem, Calculate the length and width of the effective display area in the display panel according to the aspect ratio of the display panel and the diagonal length of the effective display area in the display panel; according to the length and width of the effective display area in the display panel , and the design resolution information of the display panel to determine the position information of the effective display area in the display panel area.
  • the aspect ratio (Style) of the display panel is generally fixed, such as 16:9, and there are individual design changes, such as 21:9, which can obtain the aspect ratio of the display panel input by the user.
  • the following describes how to determine the location information of the display panel area and the location information of the effective display area in the display panel based on the design size information of the display panel and the design resolution information of the display panel with specific examples.
  • the design size of the display panel Size (diagonal length, unit: inches); the aspect ratio of the display panel: Style; the design resolution of the display panel: Reso (Resolution), the size of a single pixel: pixel length (A), pixel width (B);
  • the length (Length) and width (Width) of the effective display area can be calculated by the following formulas:
  • the length and width (Width) of the effective display area for example: 55'UHD (diagonal 138731.517152) aspect ratio 16:9
  • the length and width of the effective display area are calculated as 1209600um and 680400um respectively , after the length and width of the effective display area are determined, the position information of the effective display area in the display panel can be determined.
  • the user can directly input the position information of the frame area of the display panel, that is, the border of the display panel, and the gate electrode drive design device can obtain the position information of the frame area of the display panel configured by the user.
  • the position information of the frame area and the position information of the effective display area determine the position information of the available drawing space of the GOA device in the display panel area.
  • the area between the frame area of the display panel and the effective display area in the display panel can be determined as the position information of the available drawing space of the GOA device.
  • the position information of the effective display area includes height information and width information of the effective display area; the position information of the frame area includes height information and width information of the frame area.
  • the GOA device includes a plurality of GOA units, and the position information of the available drawing space of the GOA device is determined in the display panel area according to the position information of the frame area unit area and the position information of the effective display area, include:
  • GOA unit (GOA unit) height A the height of the pixel (pixel) size of the display panel (that is, the distance between the nth pixel gate and the n+1 pixel gate, which is related to the size of the display panel )
  • GOA Unit length B Determined according to the size of the boder. By estimating the WOA signal wiring, bussline wiring, and the distance from the AA area, the grid-driven electrode layout space is determined, which is defined as the boundary of the GOA unit and the gate electrode of the entire display panel.
  • the GOA driver is composed of a circular array of GOA units. First, the single-leg GOA unit is automatically completed.
  • the target GOA design strategy information includes circuit diagram information of the GOA unit and layout information of multiple GOA units; at this time, the target GOA design strategy information in step 105 is based on the target GOA design strategy information.
  • drawing the GOA device pattern may include: drawing the design pattern of each GOA unit in the available drawing space of each GOA unit according to the circuit diagram information of the GOA unit; Layout information of a plurality of GOA cells, and an array pattern of the plurality of GOA cells is drawn.
  • the circuit structures of the multiple GOA units are the same, and the circuit diagram information of the GOA units is the same circuit diagram information of the multiple GOA units;
  • the unit can draw the design pattern of each GOA unit in the available drawing space, including: drawing the common design pattern of the multiple GOA units according to the circuit diagram information of the GOA unit; in the available drawing space of each GOA unit, fill in the In the common design pattern, the design pattern of each GOA unit is drawn.
  • the drawing a common design pattern of the multiple GOA units according to the circuit diagram information of the GOA unit includes: determining the information of each circuit design object in the circuit diagram information of the GOA unit, so that the The circuit design objects include components and circuit connecting lines; according to the design size information of the display panel, look up the reference size information of the circuit design objects in the preset size database of the circuit design objects of the display panel; The reference size information is used to determine the size information of each circuit design object; according to the size information of each circuit design object, a common design pattern of the multiple GOA units is drawn.
  • each circuit design object may be various circuit design objects in the GOA unit, such as a TFT.
  • a TFT As shown in Figure 3, it is a schematic diagram of a GOA circuit with a GOA drive stage of 8CK.
  • the 8CK GOA is generally composed of TFTs (T11 to T44) as shown in Figure 4.
  • T11 automatic layout W/L is known, the card controls the upper and lower unit spacing, the right wiring is aligned with the GOA unit boundary, M2 wiring, M1 spacing alignment can be aligned according to the preset GOA design strategy information, see the reference below for details value:
  • the TFT can be placed horizontally or in double rows to the top, depending on the placement space;
  • T43 is controlled by the left side of the GOA unit and the upper and lower spacing, with T33 as the benchmark;
  • T33 and T43 are D, E, H, I, N respectively from the top, bottom and left of the GOA Unit.
  • D 625um
  • E 38um
  • H 45um
  • I 625um
  • pay attention to the distance between M1 and N 10um.
  • T11, T43 TFTs in the GOA unit
  • first size information of each circuit design object may be determined according to the reference size information, and the first size information of each circuit design object may be determined first.
  • the size information is used for GOA drawing simulation. If it does not meet the preset functional requirements (such as the preset analog and electrical parameter requirements or the preset Pixel CR requirements, etc.), re-adjust the size information of the circuit design objects until the GOA drawing simulation meets the preset requirements. Up to the preset functional requirements, at this time, the size information of each circuit design object that meets the preset functional requirements is determined.
  • the related TFT size can be adjusted, such as increasing the TFT size of T21/T11, the simulation of each electrical parameter is performed again, and the automatic GOA layout effect evaluation is performed.
  • Q(N)/G(N) point waveform evaluation select the 49th level Q(N)/G(N) waveform, the Q(point) waveform is normal when pulled up, the resume transmission is OK, and the G(N) point waveform is normal;
  • Pixel CR evaluation Under a specific wrong charging voltage, the single-point CR can reach 89.58%, and the OC nine-point charging rate is re-evaluated: the charging waveform, pixel CR and CR U% meet the requirements, and further evaluate the Vth/operating temperature margin, etc.: such as Vth When the negative drift is -8V, it is difficult to lift the Q point, and the subsequent transfer and charging are insufficient, but the -5V transfer is OK. When the positive drift is +6V, the transfer is NG, and the transfer is OK when the 4V is used. Therefore, the Vth drift voltage range It is -5V to 4V, the drift characteristic meets the design requirements, and the size information of each circuit design object in the current GOA is determined.
  • the multiple GOA units include two circuit structures, the multiple GOA units include at least one first GOA unit and at least one second GOA unit, and the circuit diagram information of the GOA unit includes The first circuit diagram information corresponding to the first GOA unit and the second circuit diagram information of the second GOA unit, the first GOA unit and the second GOA unit have no intersection.
  • the drawing the design pattern of each GOA unit in the available drawing space of each GOA unit according to the circuit diagram information of the GOA unit includes: drawing the first GOA unit according to the first circuit diagram information according to the second circuit diagram information, draw the second common design pattern of the second GOA unit; in the available drawing space of each first GOA unit, fill in the first common design pattern respectively Design a pattern to draw the design pattern of the first GOA unit; fill in the second common design pattern in the available drawing space of each second GOA unit to draw the design pattern of the second GOA unit.
  • the drawing the array pattern of the plurality of GOA units according to the layout information of the plurality of GOA units includes: drawing the target number of array patterns according to the design size information of the display panel. Clock driving patterns; align the target number of GOA units at the head end with the clock driving patterns of the target number in the multiple GOA units; draw dummy TFTs and dummy capacitors, and align the dummy TFTs with the first level of the multiple GOA units The GOA unit is aligned, and the dummy capacitor is aligned with the last-level GOA unit in the plurality of GOA units.
  • drawing the target number of clock driving patterns according to the design size information of the display panel includes: according to the design size information of the display panel, in a preset display panel clock driving pattern In the size database, the reference size information of the clock-driven pattern is searched; according to the reference size information of the clock-driven pattern, the size information of each clock-driven pattern is determined; according to the size information of each clock-driven pattern, the target quantity clock-driven pattern.
  • the multiple GOA strategy information includes GOA strategy information of multiple clock drive signals with different numbers; the preset multiple GOA design strategy information based on the target clock drive information , determining the target GOA design strategy information for the current gate electrode driving design, including: according to the clock driving information of the target number of clock driving signals, in the preset multiple GOA design strategy information, determining the target number of clock driving signals corresponding to Information on the Goal GOA Design Policy.
  • drawing the array pattern of the plurality of GOA units may include the following process:
  • GOA device head-end design GOA device head-end (the first 8 levels of GOA units, namely CK1 ⁇ CK8 design), the first 8 levels are aligned with the GOA unit, and the added dummy TFT is based on the determined Vss + first-level GOA unit Counterpoint.
  • GOA device tail end design refer to the position of the last stage GOA circuit&Vss, the Dummy capacitor C_end is aligned according to the 4th GOAunit&VSS, and the STV&reset winding resistance is aligned by VSS.
  • Busline automatic layout position with GOA unit boundary and TFT glass; use the busline corresponding to a group of GOA units as the minimum circuit unit
  • Via hole automatic layout to realize signal transmission and overlap different layers of metal: the distance between via and M1 edge is used as a reference, and the size of via is generally adjustable (rectangular, square or octagonal); the depth and shallow hole design of via hole can be identified: The via holes in the GOA area and the busline area are designed with deep and shallow holes. The selection of deep and shallow holes is related to the placement method of each TFT and the position of signal access, and it is automatically recognized.
  • the min/max range is used to determine whether the automatically designed GOA layout meets the design standards. If so, output the gate electrode layout map and the evaluation results of each parameter.
  • the optimization iteration of GOA is automatically carried out, mainly by adjusting the TFT size and the mutual matching of each TFT, considering the circuit power consumption, and iterating repeatedly until the optimal combination is selected.
  • the design concept adopted is "worst case design", that is, the design considers that it can be used in extreme cases, then other cases are no problem. For example, if the frame frequency of the picture is between 60 and 75 Hz, the charging time should be considered at 75 Hz, and the charge holding time should be considered at 60 Hz. In this way, if the two extreme conditions can be satisfied, other frequencies must be satisfied. Therefore, similar principles are also adopted in the embodiments of the present application. In the above-mentioned specific embodiments, if only a single value is listed, it means that the value in the single value is the worst-case design value, which is good relative to the design value. The direction is to meet the design requirements.
  • the GOA design strategies in the above embodiments are only examples of some strategies in the GOA design strategies. It can be understood that, in addition to the GOA design strategies exemplified above, in the embodiments of the present application, the GOA design strategies can also Include any other more GOA design strategies according to actual needs, such as GOA design strategies for more clock driving signals, etc., which are not described in detail in the embodiments of this application, and any GOA design strategies based on design specifications can be based on the invention of this application. The idea is adopted, which is not specifically limited here.
  • the gate electrode driving design method may further include: acquiring an updated GOA design strategy of the display panel, where the updated GOA design strategy includes a GOA design strategy of at least one structure in the GOA device, or at least two Correspondence between the GOA structures; based on the updated image GOA design strategy, update the GOA design strategy of the display panel. Later, pattern drawing of new GOA cells or GOA devices can be performed based on the updated GOA design strategy of the display panel.
  • a gate electrode driving design device is also provided in the embodiment of the present application.
  • the gate electrode driving design method is The drive design device 600 includes:
  • the first obtaining module 601 is configured to obtain the design size information of the display panel and the design resolution information of the display panel configured by the user;
  • a position determination module 602 configured to determine the position information of the available drawing space of the GOA device in the display panel area in a preset drawing space according to the design size information and the design resolution information of the display panel;
  • the second acquisition module 603 is configured to acquire target clock driving information for the current gate electrode driving design, the target clock driving information being used to limit the target number of clock driving signals used in the current GOA device;
  • a design strategy determination module 604 configured to determine target GOA design strategy information for the current gate electrode drive design in preset multiple GOA design strategy information based on the target clock drive information;
  • the drawing module 605 is configured to draw a GOA device pattern in the available drawing space of the GOA device based on the target GOA design strategy information.
  • the present application automatically determines the position information of the available drawing space of the GOA device and the target GOA design strategy information based on the user's configuration information in the preset drawing space, so as to realize the rapid development of the available drawing space of the GOA device.
  • Drawing the GOA device pattern reducing the dependence on the designer's design experience, eliminating the need for the designer to manually calculate the design parameters, shortening the display panel design time and evaluation time, quickly producing the gate drive design that meets the needs, improving R&D efficiency and saving human resources and cost.
  • the location determination module is specifically used for:
  • the position information of the available drawing space of the GOA device is determined in the display panel area.
  • the position information of the effective display area includes height information and width information of the effective display area;
  • the position information of the border area includes height information and width information of the border area;
  • the The GOA device includes a plurality of GOA units, and the position determination module is specifically used for:
  • the height information of the effective display area determine the height information of each pixel in the effective display area
  • the height information of the available drawing space of each GOA unit and the width information of the available drawing space of each GOA unit determine the position information of the available drawing space of each GOA unit in the shape of a rectangle;
  • the location information of the available drawing space of the GOA unit corresponding to the plurality of GOA units is determined in the display panel area.
  • the target GOA design strategy information includes circuit diagram information of the GOA unit, and layout information of a plurality of GOA units;
  • the drawing module is specifically used for:
  • the circuit structures of the multiple GOA units are the same, and the circuit diagram information of the GOA units is the same circuit diagram information of the multiple GOA units; the drawing module is specifically used for:
  • the available drawing space of each GOA unit is respectively filled in the common design pattern, so as to realize the drawing of the design pattern of each GOA unit.
  • the drawing module is specifically used for:
  • the plurality of GOA units include two circuit structures, the plurality of GOA units include at least one first GOA unit and at least one second GOA unit, and the circuit diagram information of the GOA unit includes the first GOA unit.
  • each first GOA unit fill in the first common design pattern respectively, so as to realize the drawing of the design pattern of the first GOA unit;
  • the second common design pattern is respectively filled in the available drawing space of each second GOA unit, so as to realize the drawing of the design pattern of the second GOA unit.
  • the drawing module is specifically used for:
  • the drawing module is specifically used for:
  • the target number of clock driving patterns according to the size information of each clock driving pattern.
  • the multiple GOA policy information includes GOA policy information of multiple different numbers of clock driving signals
  • the design strategy determination module is specifically used for:
  • the target GOA design strategy information corresponding to the target number of clock driving signals is determined.
  • An embodiment of the present invention further provides an electronic device that integrates any gate electrode driving design device provided in the embodiment of the present invention, and the electronic device includes:
  • processors one or more processors
  • one or more application programs wherein the one or more application programs are stored in the memory and configured to be executed by the processor as described in any one of the above-described gate driver design method embodiments Steps in a gate drive design method.
  • Embodiments of the present invention further provide an electronic device that integrates any of the gate electrode driving design devices provided by the embodiments of the present invention.
  • FIG. 7 shows a schematic structural diagram of an electronic device involved in an embodiment of the present invention, specifically:
  • the electronic device may include a processor 701 of one or more processing cores, a memory 702 of one or more computer-readable storage media, a power supply 703 and an input unit 704 and other components.
  • a processor 701 of one or more processing cores may include a processor 701 of one or more processing cores, a memory 702 of one or more computer-readable storage media, a power supply 703 and an input unit 704 and other components.
  • FIG. 7 does not constitute a limitation to the electronic device, and may include more or less components than the one shown, or combine some components, or arrange different components. in:
  • the processor 701 is the control center of the electronic device, uses various interfaces and lines to connect various parts of the entire electronic device, runs or executes the software programs and/or modules stored in the memory 702, and invokes the software programs and/or modules stored in the memory 702. Data, perform various functions of electronic equipment and process data, so as to conduct overall monitoring of electronic equipment.
  • the processor 701 may include one or more processing cores; preferably, the processor 701 may integrate an application processor and a modem processor, wherein the application processor mainly processes the operating system, user interface, and application programs, etc. , the modem processor mainly deals with wireless communication. It can be understood that, the above-mentioned modulation and demodulation processor may also not be integrated into the processor 701 .
  • the memory 702 can be used to store software programs and modules, and the processor 701 executes various functional applications and data processing by running the software programs and modules stored in the memory 702 .
  • the memory 702 may mainly include a stored program area and a stored data area, wherein the stored program area may store an operating system, an application program (such as a sound playback function, an image playback function, etc.) required for at least one function, and the like; Data created by the use of electronic equipment, etc.
  • memory 702 may include high-speed random access memory, and may also include non-volatile memory, such as at least one magnetic disk storage device, flash memory device, or other volatile solid state storage device. Accordingly, memory 702 may also include a memory controller to provide processor 701 access to memory 702 .
  • the electronic device also includes a power supply 703 for supplying power to various components.
  • the power supply 703 can be logically connected to the processor 701 through a power management system, so as to manage charging, discharging, and power consumption management functions through the power management system.
  • the power source 703 may also include one or more DC or AC power sources, recharging systems, power failure detection circuits, power converters or inverters, power status indicators, and any other components.
  • the electronic device may also include an input unit 704 that may be used to receive input numerical or character information and generate keyboard, mouse, joystick, optical or trackball signal input related to user settings and function control.
  • an input unit 704 may be used to receive input numerical or character information and generate keyboard, mouse, joystick, optical or trackball signal input related to user settings and function control.
  • the electronic device may further include a display unit and the like, which will not be described here.
  • the processor 701 in the electronic device loads the executable files corresponding to the processes of one or more application programs into the memory 702 according to the following instructions, and the processor 701 executes them and stores them in the memory 702 .
  • the design size information of the display panel and the design resolution information, in the preset drawing space determine the position information of the available drawing space of the GOA device in the display panel area
  • target clock driving information for the current gate electrode driving design, the target clock driving information being used to limit the target number of clock driving signals used in the current GOA device;
  • a GOA device pattern is drawn in the available drawing space of the GOA device.
  • an embodiment of the present invention provides a computer-readable storage medium, and the storage medium may include: a read-only memory (ROM, Read Only Memory), a random access memory (RAM, Random Access Memory), a magnetic disk or an optical disk, etc. .
  • a computer program is stored thereon, and the computer program is loaded by the processor to execute the steps in any of the gate electrode driving design methods provided by the embodiments of the present invention.
  • the computer program being loaded by the processor may perform the following steps:
  • the design size information of the display panel and the design resolution information, in the preset drawing space determine the position information of the available drawing space of the GOA device in the display panel area
  • target clock driving information for the current gate electrode driving design, the target clock driving information being used to limit the target number of clock driving signals used in the current GOA device;
  • a GOA device pattern is drawn in the available drawing space of the GOA device.
  • the above units or structures can be implemented as independent entities, or can be arbitrarily combined to be implemented as the same or several entities.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种栅电极驱动设计方法、装置及电子设备，该方法包括：根据用户配置的显示面板的设计尺寸信息和设计分辨率信息，确定GOA器件可用绘图空间的位置信息；在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息；基于目标GOA设计策略信息，在GOA器件可用绘图空间中，绘制GOA器件图案。

Description

栅电极驱动设计方法、装置及电子设备 技术领域
本申请涉及显示技术领域，具体涉及一种栅电极驱动设计方法、装置及电子设备。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)及有机发光二极管显示器(Organic Light Emitting Display，OLED)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
技术问题
通常在显示面板的设计过程中，栅电极驱动设计的优劣直接决定显示面板的电学及光学性能表现，一般是由经验丰富的工程师进行评估和设计，要求设计人员有扎实的模拟电路理论知识，深刻了解面板驱动原理和显示面板驱动的设计规范，对人员专业知识要求高，设计电路搭建、信号传输、参数多次迭代等特点，需要关注的电学参数多，优化迭代周期长，过程繁琐，同时对驱动电路设计缺陷零容忍，若存在电路设计缺陷，将造成显示面板完全不能使用，导致重出设计光罩等严重后果，光罩费用昂贵，以此会造成浪费研发费用，打乱新显示面板上市节奏，不利于企业迭代新显示面板的推出。
技术解决方案
本申请实施例提供一种栅电极驱动设计方法、装置及电子设备，按照设计策略自动对显示面板设计过程中的显示面板设计参数进行规范检查，检查设计错误并提示，实现了显示面板设计过程中的智能检查，避免了人工审查和重复审查，降低了显示面板设计阶段工作量，提升了设计人员工作效率。
为解决上述问题，一方面，本申请提供一种栅电极驱动设计方法，所述方法包括：
在本申请一些实施方式中，所述根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息，包括：
基于所述显示面板的设计尺寸信息及显示面板的设计分辨率信息，确定所述显示面板区域的位置信息和所述显示面板中有效显示区域的位置信息；
获取用户配置的显示面板的边框区域的位置信息；
根据所述边框区域的位置信息和所述有效显示区域的位置信息，在所述显示面板区域中确定GOA器件可用绘图空间的位置信息。
在本申请一些实施方式中，所述有效显示区域的位置信息包括所述有效显示区域的高度信息和宽度信息；所述边框区域的位置信息包括所述边框区域的高度信息和宽度信息；所述GOA器件中包括多个GOA单元，所述根据所述边框区单元域的位置信息和所述有效显示区域的位置信息，在所述显示面板区域中确定GOA器件可用绘图空间的位置信息，包括：
根据所述有效显示区域的高度信息，确定有效显示区域中每个像素的高度信息；
将所述每个像素的高度信息，作为每个GOA单元可用绘图空间的高度信息；
将所述边框区域的宽度信息，作为每个GOA单元可用绘图空间的宽度信息；
根据每个GOA单元可用绘图空间的高度信息和每个GOA单元可用绘图空间的宽度信息，确定矩形状的每个GOA单元可用绘图空间的位置信息；
根据多个GOA单元对应的GOA单元可用绘图空间的位置信息，在所述显示面板区域中确定矩形状的所述GOA器件可用绘图空间的位置信息。
在本申请一些实施方式中，所述目标GOA设计策略信息中包括GOA单元的电路图信息，以及多个GOA单元的布局信息；
所述基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中， 绘制GOA器件图案，包括：
根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案；
根据所述多个GOA单元的布局信息，绘制所述多个GOA单元的阵列图案。
在本申请一些实施方式中，所述多个GOA单元电路结构相同，所述GOA单元的电路图信息为多个GOA单元相同的电路图信息；所述根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案，包括：
根据所述GOA单元的电路图信息，绘制所述多个GOA单元的共有设计图案；
在每个GOA单元可用绘图空间，分别填入所述共有设计图案中，实现绘制每个GOA单元的设计图案。
在本申请一些实施方式中，所述根据所述GOA单元的电路图信息，绘制所述多个GOA单元的共有设计图案，包括：
确定所述GOA单元的电路图信息中各电路设计对象的信息，所述电路设计对象包括元器件和电路连接线；
根据所述显示面板的设计尺寸信息，在预置的显示面板电路设计对象的尺寸数据库中，查找所述各电路设计对象的参考尺寸信息；
根据所述参考尺寸信息，确定所述各电路设计对象的尺寸信息；
根据所述各电路设计对象的尺寸信息，绘制所述多个GOA单元的共有设计图案。
在本申请一些实施方式中，所述多个GOA单元包括两种电路结构，所述多个GOA单元包括至少一个第一GOA单元和至少一个第二GOA单元，所述GOA单元的电路图信息包括第一GOA单元对应的第一电路图信息以及第二GOA单元的第二电路图信息；所述根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案，包括：
根据所述第一电路图信息，绘制所述第一GOA单元的第一共有设计图案；
根据所述第二电路图信息，绘制所述第二GOA单元的第二共有设计图案；
在每个第一GOA单元可用绘图空间，分别填入所述第一共有设计图案，实现绘制第一GOA单元的设计图案；
在每个第二GOA单元可用绘图空间，分别填入所述第二共有设计图案，实现绘制第二GOA单元的设计图案。
在本申请一些实施方式中，所述根据所述多个GOA单元的布局信息，绘制所述多个GOA单元的阵列图案，包括：
根据所述显示面板的设计尺寸信息，绘制所述目标数量的时钟驱动图案；
将多个GOA单元中首端目标数量的GOA单元与所述目标数量的时钟驱动图案对位；
绘制虚拟TFT和虚拟电容，将所述虚拟TFT与多个GOA单元中第一级GOA单元对位，将所述虚拟电容将与所述多个GOA单元中最后一级GOA单元对位。
在本申请一些实施方式中，根据所述显示面板的设计尺寸信息，绘制所述目标数量的时钟驱动图案，包括：
根据所述显示面板的设计尺寸信息，在预置的显示面板时钟驱动图案的尺寸数据库中，查找所述时钟驱动图案的参考尺寸信息；
根据所述时钟驱动图案的参考尺寸信息，确定所述各时钟驱动图案的尺寸信息；
根据各时钟驱动图案的尺寸信息，所述目标数量的时钟驱动图案。
在本申请一些实施方式中，所述多种GOA策略信息中包括多种不同数量时钟驱动信号的GOA策略信息；
所述基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息，包括：
根据所述目标数量时钟驱动信号的时钟驱动信息，在预设的多种GOA设计策略信息中，确定目标数量时钟驱动信号对应的目标GOA设计策略信息。
另一方面，本申请提供一种栅电极驱动设计装置，所述装置包括：
第一获取模块，用于获取用户配置的显示面板的设计尺寸信息及显示面板的设计分辨率信息；
位置确定模块，用于根据所述显示面板的设计尺寸信息和所述设计分辨率 信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息；
第二获取模块，用于获取用于当前栅电极驱动设计的目标时钟驱动信息，所述目标时钟驱动信息用于限定当前GOA器件中使用时钟驱动信号的目标数量；
设计策略确定模块，用于基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息；
绘制模块，用于基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案。
在本申请一些实施方案中，所述位置确定模块具体用于：
基于所述显示面板的设计尺寸信息及显示面板的设计分辨率信息，确定所述显示面板区域的位置信息和所述显示面板中有效显示区域的位置信息；
获取用户配置的显示面板的边框区域的位置信息；
根据所述边框区域的位置信息和所述有效显示区域的位置信息，在所述显示面板区域中确定GOA器件可用绘图空间的位置信息。
在本申请一些实施方案中，所述有效显示区域的位置信息包括所述有效显示区域的高度信息和宽度信息；所述边框区域的位置信息包括所述边框区域的高度信息和宽度信息；所述GOA器件中包括多个GOA单元，所述位置确定模块具体用于：
根据所述有效显示区域的高度信息，确定有效显示区域中每个像素的高度信息；
将所述每个像素的高度信息，作为每个GOA单元可用绘图空间的高度信息；
将所述边框区域的宽度信息，作为每个GOA单元可用绘图空间的宽度信息；
根据每个GOA单元可用绘图空间的高度信息和每个GOA单元可用绘图空间的宽度信息，确定矩形状的每个GOA单元可用绘图空间的位置信息；
根据多个GOA单元对应的GOA单元可用绘图空间的位置信息，在所述显 示面板区域中确定矩形状的所述GOA器件可用绘图空间的位置信息。
在本申请一些实施方案中，所述目标GOA设计策略信息中包括GOA单元的电路图信息，以及多个GOA单元的布局信息；
所述绘制模块具体用于：
根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案；
根据所述多个GOA单元的布局信息，绘制所述多个GOA单元的阵列图案。
在本申请一些实施方案中，所述多个GOA单元电路结构相同，所述GOA单元的电路图信息为多个GOA单元相同的电路图信息；所述绘制模块具体用于：
根据所述GOA单元的电路图信息，绘制所述多个GOA单元的共有设计图案；
在每个GOA单元可用绘图空间，分别填入所述共有设计图案中，实现绘制每个GOA单元的设计图案。
在本申请一些实施方案中，所述绘制模块具体用于：
确定所述GOA单元的电路图信息中各电路设计对象的信息，所述电路设计对象包括元器件和电路连接线；
根据所述显示面板的设计尺寸信息，在预置的显示面板电路设计对象的尺寸数据库中，查找所述各电路设计对象的参考尺寸信息；
根据所述参考尺寸信息，确定所述各电路设计对象的尺寸信息；
根据所述各电路设计对象的尺寸信息，绘制所述多个GOA单元的共有设计图案。
在本申请一些实施方案中，所述多个GOA单元包括两种电路结构，所述多个GOA单元包括至少一个第一GOA单元和至少一个第二GOA单元，所述GOA单元的电路图信息包括第一GOA单元对应的第一电路图信息以及第二GOA单元的第二电路图信息；所述绘制模块具体用于：
根据所述第一电路图信息，绘制所述第一GOA单元的第一共有设计图案；
根据所述第二电路图信息，绘制所述第二GOA单元的第二共有设计图案；
在每个第一GOA单元可用绘图空间，分别填入所述第一共有设计图案，实现绘制第一GOA单元的设计图案；
在每个第二GOA单元可用绘图空间，分别填入所述第二共有设计图案，实现绘制第二GOA单元的设计图案。
在本申请一些实施方案中，所述绘制模块具体用于：
根据所述显示面板的设计尺寸信息，绘制所述目标数量的时钟驱动图案；
将多个GOA单元中首端目标数量的GOA单元与所述目标数量的时钟驱动图案对位；
绘制虚拟TFT和虚拟电容，将所述虚拟TFT与多个GOA单元中第一级GOA单元对位，将所述虚拟电容将与所述多个GOA单元中最后一级GOA单元对位。
在本申请一些实施方案中，所述绘制模块具体用于：
根据所述显示面板的设计尺寸信息，在预置的显示面板时钟驱动图案的尺寸数据库中，查找所述时钟驱动图案的参考尺寸信息；
根据所述时钟驱动图案的参考尺寸信息，确定所述各时钟驱动图案的尺寸信息；
根据各时钟驱动图案的尺寸信息，所述目标数量的时钟驱动图案。
在本申请一些实施方案中，所述多种GOA策略信息中包括多种不同数量时钟驱动信号的GOA策略信息；
所述设计策略确定模块具体用于：
根据所述目标数量时钟驱动信号的时钟驱动信息，在预设的多种GOA设计策略信息中，确定目标数量时钟驱动信号对应的目标GOA设计策略信息。
另一方面，本申请提供一种电子设备，所述电子设备包括：一个或多个处理器；
存储器；以及
一个或多个应用程序，其中所述一个或多个应用程序被存储于所述存储器中，并配置为由所述处理器执行以实现所述的栅电极驱动设计方法。
有益效果
本申请在显示面板栅电极驱动设计阶段，在预设的绘制空间中，基于用户的配置信息自动确定GOA器件可用绘图空间的位置信息和目标GOA设计策略信息，实现在GOA器件可用绘图空间中快速绘制GOA器件图案，降低对设计人员的设计经验依赖性，无需设计人员手动计算设计参数，缩短显示面板设计时长和评估时间，快速产出符合需求的栅极驱动设计，提升研发效率，节省人力资源和成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供栅电极驱动设计方法的一个实施例流程示意图；
图2是本申请实施例提供步骤101的一个实施例流程示意图；
图3是本申请实施例中GOA单元的一个实施例电路结构示意图；
图4是本申请实施例中第一次GOA layout时TFT尺寸示意图；
图5是本申请实施例中第二次GOA layout时TFT尺寸示意图；
图6是本申请实施例提供栅电极驱动设计装置的一个实施例流程示意图；
图7是本申请实施例提供电子设备的一个实施例流程示意图。
本发明的实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系， 仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
本申请实施例提供一种栅电极驱动设计方法、装置及电子设备，以下分别进行详细说明。
首先介绍本申请实施例中栅电极驱动设计方法，该栅电极驱动设计方法在电子设备中执行。电子设备可以是台式终端或移动终端，电子设备具体还可以是手机、平板电脑、笔记本电脑等中的一种。
该栅电极驱动设计方法包括：获取用户配置的显示面板的设计尺寸信息及显示面板的设计分辨率信息；根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息；获取用于当前栅电极驱动设计的目标时钟驱动信息，所述目标时钟驱动信息用于限定当前GOA器件中使用时钟驱动信号的目标数量；基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息；基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案。
GOA是Gate on Array的简写，本申请中栅电极驱动智能设计即为GOA器件设计，GOA技术，是运用显示面板的原有制程将水平扫描线的驱动电路制作 在显示区周围的基板上(形成GOA器件)，使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的绑定(bonding)工序，有机会提升产能并降低显示面板成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示显示面板。
如图1所示，为本申请实施例中栅电极驱动设计方法的一个实施例示意图，该方法包括：
101、获取用户配置的显示面板的设计尺寸信息及显示面板的设计分辨率信息。
本申请实施例中，当设计人员(用户)需要栅电极驱动设计的时候，可以预先配置好需要设计的显示面板的设计尺寸信息及显示面板的设计分辨率。具体的，此处用户配置可以是用户输入。例如可以是用户在进入栅电极驱动设计方法对应的程序中，点击预设设计菜单或者自动弹出显示面板的设计尺寸信息及显示面板的设计分辨率的输入界面，当用户输入相关参数之后，即获取到获取用户配置的显示面板的设计尺寸信息及显示面板的设计分辨率。
例如，当前栅电极驱动设计对应的显示面板的设计尺寸55’UHD(Ultra High Definition)，有效显示区域的对角线长138731.517152，显示面板的设计分辨率为2160*3840。
102、根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息。
是在本申请实施例中，该栅电极驱动设计方法的执行流程可以是以插件的形式加载在显示面板设计程序中，也可以是独立于显示面板设计程序之外的栅电极驱动智能设计程序，只要能在显示面板设计程序中采集用户当前设计操作对应的显示面板设计参数即可，具体此处不作限定。
其中，显示面板设计程序可以是现有的显示面板设计的电子设计自动化(Electronics Design Automation，EDA)程序，例如Protel、Altium Designer、PSPICE、OrCAD等。
其中，预设的绘制空间可以栅电极驱动设计方法对应的设计程序或设计插件的初始设计空间，例如EDA中进行栅电极驱动智能设计时的设计空间。
103、获取用于当前栅电极驱动设计的目标时钟驱动信息。
其中，所述目标时钟驱动信息用于限定当前GOA器件中使用时钟驱动信号的目标数量，时钟驱动信号的目标数量用于确定GOA驱动级数，例如，时钟驱动信号的目标数量为4个，8个，12个等，分别对应GOA驱动级数为4CK、8CK、12CK等。具体的，本申请实施例中，可以预设的多种时钟驱动信息，获取用于当前栅电极驱动设计的目标时钟驱动信息的方式可以是：在预设的多种时钟驱动信息中，获取用户选择的用于当前栅电极驱动设计的目标时钟驱动信息。可以理解的是，在本申请其他一些实施例中，获取用于当前栅电极驱动设计的目标时钟驱动信息，也可以是自动确定用于当前栅电极驱动设计的目标时钟驱动信息，即自动确定GOA驱动级数，例如，GOA驱动级数(时钟驱动信号的目标数量)可以综合充电率，RC加载情况，Q点充电情况等自动确定。
104、基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息。
一般来说，显示面板的规格，很难有一个完全的定义，因为显示面板对于消费者而言更多的是主观的感觉，不同厂商提供的显示面板规格，也会有所差别，但是对设计者而言，需要把客户的要求、厂商的要求转化成客观量化的数据作为设计的目标，也就是要转化成可设计的规格，即设计规格(专业规格)。本申请实施例中预置的显示面板的GOA设计策略，即为预先设置的显示面板的GOA设计规范或GOA设计规格，以便设计人员在设计时，基于用户配置的显示面板GOA设计数据，自动后续根据GOA设计策略绘制GOA器件图案。
本申请实施例中，在步骤103中获取目标时钟驱动信息(时钟驱动信号数量)之后，即确定了GOA驱动级数，基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定符合GOA驱动级数(时钟驱动信号数量)的目标GOA设计策略信息，该目标GOA设计策略信息即用于当前栅电极驱动设计的GOA设计策略信息。
GOA驱动级数的确定，可以根据对显示面板充电能力需求选择，若对充电要求很高，可考虑更高的GOA驱动级数，例如选择12CK驱动级数，反之亦然。
105、基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案。
本申请在显示面板栅电极驱动设计阶段，在预设的绘制空间中，基于用户的配置信息自动确定GOA器件可用绘图空间的位置信息和目标GOA设计策略信息，实现在GOA器件可用绘图空间中快速绘制GOA器件图案，降低对设计人员的设计经验依赖性，无需设计人员手动计算设计参数，缩短显示面板设计时长和评估时间，快速产出符合需求的栅极驱动设计，提升研发效率，节省人力资源和成本。
需要说明的是，本申请实施例中显示面板可以是各种类型的显示面板，例如液晶显示(Liquid Crystal Display，LCD)面板、有机发光二极管(OrganicLight-Emitting Diode，OLED)显示面板等，具体的，如薄膜晶体管液晶显示面板(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)等。
在本申请一些实施方式中，如图2所示，所述根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息，包括：
201、基于所述显示面板的设计尺寸信息及显示面板的设计分辨率信息，确定所述显示面板区域的位置信息和所述显示面板中有效显示区域的位置信息。
由于显示面板的设计尺寸一般为显示面板斜对角线的长度，此时，所述显示面板的设计尺寸信息包括所述显示面板中有效显示区域的对角线长，例如55’UHD的有效显示区域的对角线长138731.517152um。
步骤201中基于所述显示面板的设计尺寸信息及显示面板的设计分辨率信息，确定所述显示面板区域的位置信息和所述显示面板中有效显示区域的位置信息，可以包括：基于所述显示面板的设计尺寸信息及显示面板的设计分辨率信息，直接随机在在预设的绘制空间中，确定矩形的显示面区域的位置信息，获取所述显示面板长宽比；按照三角形勾股定理，根据所述显示面板长宽比、所述显示面板中有效显示区域的对角线长，计算所述显示面板中有效显示区域的长度和宽度；根据所述显示面板中有效显示区域的长度和宽度，以及所述显 示面板的设计分辨率信息，确定显示面板区域中有效显示区域的位置信息。
其中，显示面板的长宽比(Style)一般是固定的，如16：9，也会有个别设计变动，如21：9，可以获取用户输入的显示面板长宽比。
下面结合具体示例说明一下如何基于所述显示面板的设计尺寸信息及显示面板的设计分辨率信息，确定所述显示面板区域的位置信息和所述显示面板中有效显示区域的位置信息。
显示面板的设计尺寸：Size(对角线长，单位：英寸)；显示面板的长宽比：Style；显示面板的设计分辨率：Reso(Resolution)，单个像素尺寸：pixel长(A)，pixel宽(B)；
由如下公式计算可得到有效显示区域的长(Length)、宽(Width)：
Length 2+Width 2＝Size 2
Figure PCTCN2020108622-appb-000001
Length＝Width*Style
根据有效显示区域的长(Length)、宽(Width)，例如：55’UHD(对角线138731.517152)长宽比16：9，根据三角形勾股定理算出有效显示区域的长宽分别为1209600um和680400um，有效显示区域的长宽确定之后，即可确定显示面板中有效显示区域的位置信息。
此外，设计分辨率为2160*3840，单个像素尺寸的也可以计算出来：pixel长(A)＝680400/2160＝315um；pixel宽(B)＝1209600/3840/3(RGB)＝105um。
202、获取用户配置的显示面板的边框区域的位置信息。
在进行栅电极驱动设计时，可以是用户直接输入配置显示面板的边框区域的位置信息，即显示面板的border，栅电极驱动设计装置可以获取用户配置的显示面板的边框区域的位置信息。
203、根据所述边框区域的位置信息和所述有效显示区域的位置信息，在所述显示面板区域中确定GOA器件可用绘图空间的位置信息。
在确定显示面板的边框区域的位置信息和显示面板中有效显示区域的位置信息，即可确定显示面板的边框区域和显示面板中有效显示区域之间的区域为GOA器件可用绘图空间的位置信息。
在本申请一些实施方式中，所述有效显示区域的位置信息包括所述有效显示区域的高度信息和宽度信息；所述边框区域的位置信息包括所述边框区域的高度信息和宽度信息。
所述GOA器件中包括多个GOA单元，所述根据所述边框区单元域的位置信息和所述有效显示区域的位置信息，在所述显示面板区域中确定GOA器件可用绘图空间的位置信息，包括：
(1)根据所述有效显示区域的高度信息，确定有效显示区域中每个像素的高度信息；
(2)将所述每个像素的高度信息，作为每个GOA单元可用绘图空间的高度信息；
(3)将所述边框区域的宽度信息，作为每个GOA单元可用绘图空间的宽度信息；
(4)根据每个GOA单元可用绘图空间的高度信息和每个GOA单元可用绘图空间的宽度信息，确定矩形状的每个GOA单元可用绘图空间的位置信息；
(5)根据多个GOA单元对应的GOA单元可用绘图空间的位置信息，在所述显示面板区域中确定矩形状的所述GOA器件可用绘图空间的位置信息。
在一个具体实施例中，GOA unit(GOA单元)高度A：显示面板像素(pixel)尺寸的高度(即位于第n个pixel gate到n+1个pixel gate之间的距离，与显示面板尺寸有关)
2、GOA Unit长度B：依据boder尺寸确定，通过预估WOA信号走线，bussline走线，距离AA区的距离，确定可栅驱动电极layout空间，定义为GOA unit边界，整个显示面板的栅电极GOA驱动有GOA unit循环阵列而成，首先自动完成单足GOA unit。
在本申请一些实施方式中，所述目标GOA设计策略信息中包括GOA单元的电路图信息，以及多个GOA单元的布局信息；此时，所述步骤105中所述基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案，可以包括：根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案；根据所述多个GOA单元的 布局信息，绘制所述多个GOA单元的阵列图案。
在本申请一些实施方式中，所述多个GOA单元电路结构相同，所述GOA单元的电路图信息为多个GOA单元相同的电路图信息；所述根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案，包括：根据所述GOA单元的电路图信息，绘制所述多个GOA单元的共有设计图案；在每个GOA单元可用绘图空间，分别填入所述共有设计图案中，实现绘制每个GOA单元的设计图案。
在本申请一些实施方式中，所述根据所述GOA单元的电路图信息，绘制所述多个GOA单元的共有设计图案，包括：确定所述GOA单元的电路图信息中各电路设计对象的信息，所述电路设计对象包括元器件和电路连接线；根据所述显示面板的设计尺寸信息，在预置的显示面板电路设计对象的尺寸数据库中，查找所述各电路设计对象的参考尺寸信息；根据所述参考尺寸信息，确定所述各电路设计对象的尺寸信息；根据所述各电路设计对象的尺寸信息，绘制所述多个GOA单元的共有设计图案。
本申请实施例中，各电路设计对象可以是GOA单元中各种电路设计对象，例如TFT。如图3所示，为GOA驱动级数8CK的GOA电路示意图，8CK的GOA一般由如图4所示的TFT组成(T11～T44)。
由于多个GOA单元可能是相同的，下面以GOA unit部分TFT绘制和空间摆放为例，说明根据所述各电路设计对象的尺寸信息，绘制所述多个GOA单元的共有设计图案的过程，具体如下：
T11自动layout：W/L已知，卡控上下unit间距，右侧走线与GOA unit边界对齐，M2走线，M1间距对位可根据预设的GOA设计策略信息对位，具体见如下参考值：
1、单颗TFT source/drain/channel length尺寸(如A＝5um/B＝6um/C＝4.5um)，输入W/L自动绘制T11图案，如W/L＝3800/6，注意TFT两端source宽度与中间位置source相比，需补值(如此例宽度为6um＝A+1um，GOA TFT均需如此)。
2、T11走线线宽D＝12um，两组GOA unit线距E＝14um,M2走线距M1间距G＝6um；
3、TFT摆放可水平、或双排对顶设置，具体取决于摆放空间；
4、TFT M2/halftone距离底层M1的间距可单独调节(例如上下左右均设置为F＝6um)。
T43自动layout：T43通过GOA unit左侧、上下间距卡控，以T33为基准；
1、单颗TFT source/drain/channel length尺寸(如A＝5um/B＝6um/C＝5.5um)，输入W/L自动生成T43，如W/L＝650um/7um；
2、T33、T43TFT对顶排列设计，Half tone to halftone距离为走线线宽M＝12um；
3、T33、T43距离GOA Unit上下左距离分别D，E，H，I，N，举例D＝625um，E＝38um，H＝45um，I＝625um，注意M1之间间距N＝10um。
需要说明的是，上述两个TFT(T11、T43)的绘制仅为举例，GOA单元中的其他TFT可以参照类似过程进行绘制，具体此处不作限定。
具体的，在根据所述参考尺寸信息，确定所述各电路设计对象的尺寸信息时，可以先根据所述参考尺寸信息，确定所述各电路设计对象的第一尺寸信息，对所述第一尺寸信息进行GOA绘图模拟，若不符合预设的功能要求(如预设模电参数要求或者预设Pixel CR要求等)，重新调整所述各电路设计对象的尺寸信息，直至GOA绘图模拟符合预设的功能要求为止，此时，即确定符合预设的功能要求的各电路设计对象的尺寸信息。
在一个具体实施例中，假设第一次GOA layout(GOA绘图模拟)：
(1)根据参考尺寸信息，先自动计算的各TFT尺寸如图4所示：
(2)自动填入模电参数表，模拟Q/G波形及各关键参数：
假设此时Q(N)/G(N)点波形评价：选取第49级Q(N)/G(N)波形。假设Pixel CR评价：特定错充电压下，单点CR只有80.28％，不满足设计要求，表示pixel明显充电不足。
此时，可调整与之相关的TFT尺寸，如增加T21/T11的TFT尺寸，再次进行各电学参数模拟，进行自动GOA layout效果评价。
第二次GOA layout：
如图5所示，增加T21/T11的TFT尺寸，GOA layout空间满足，然后继续进 行电学评价：
Q(N)/G(N)点波形评价：选取第49级Q(N)/G(N)波形，Q(点)波形拉起正常，续传OK，G(N)点波形正常；
Pixel CR评价：特定错充电压下，单点CR可达89.58％，再次评价OC九点充电率：充电波形，pixel CR和CR U％均符合需求，进一步评价Vth/工作温度margin等：如Vth在负飘-8V时，Q点拉升困难，后续传级和充电不足，但满足-5V传级OK，在正飘+6V时，传级NG，4V时传级OK，因此Vth漂移电压范围是-5V～4V，漂移特性满足设计要求，确定当前GOA中各电路设计对象的尺寸信息。
在本申请另一些实施方式中，所述多个GOA单元包括两种电路结构，所述多个GOA单元包括至少一个第一GOA单元和至少一个第二GOA单元，所述GOA单元的电路图信息包括第一GOA单元对应的第一电路图信息以及第二GOA单元的第二电路图信息，所述第一GOA单元和所述第二GOA单元没有交集。
此时，所述根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案，包括：根据所述第一电路图信息，绘制所述第一GOA单元的第一共有设计图案；根据所述第二电路图信息，绘制所述第二GOA单元的第二共有设计图案；在每个第一GOA单元可用绘图空间，分别填入所述第一共有设计图案，实现绘制第一GOA单元的设计图案；在每个第二GOA单元可用绘图空间，分别填入所述第二共有设计图案，实现绘制第二GOA单元的设计图案。
在本申请一些实施方式中，所述根据所述多个GOA单元的布局信息，绘制所述多个GOA单元的阵列图案，包括：根据所述显示面板的设计尺寸信息，绘制所述目标数量的时钟驱动图案；将多个GOA单元中首端目标数量的GOA单元与所述目标数量的时钟驱动图案对位；绘制虚拟TFT和虚拟电容，将所述虚拟TFT与多个GOA单元中第一级GOA单元对位，将所述虚拟电容将与所述多个GOA单元中最后一级GOA单元对位。
在本申请一些实施方式中，根据所述显示面板的设计尺寸信息，绘制所述 目标数量的时钟驱动图案，包括：根据所述显示面板的设计尺寸信息，在预置的显示面板时钟驱动图案的尺寸数据库中，查找所述时钟驱动图案的参考尺寸信息；根据所述时钟驱动图案的参考尺寸信息，确定所述各时钟驱动图案的尺寸信息；根据各时钟驱动图案的尺寸信息，所述目标数量的时钟驱动图案。
在本申请一些实施方式中，所述多种GOA策略信息中包括多种不同数量时钟驱动信号的GOA策略信息；所述基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息，包括：根据所述目标数量时钟驱动信号的时钟驱动信息，在预设的多种GOA设计策略信息中，确定目标数量时钟驱动信号对应的目标GOA设计策略信息。
在一个具体实施例中，据所述多个GOA单元的布局信息，绘制所述多个GOA单元的阵列图案可以包括如下过程：
(1)GOA 器件首/尾部分TFT layout和空间摆放：
1、GOA 器件首端设计：GOA器件首端(前8级GOA unit，即CK1～CK8设计)，前八级同GOA unit对位方法，增加的dummy TFT以已经确定的Vss+第一级GOA unit对位。
2、GOA器件尾端设计：参考最后一级GOA circuit&Vss位置，Dummy电容C_end依据4th GOAunit&VSS对位，STV&reset绕线电阻通过VSS对位。
(2)bussline&Via(过孔)layout和空间摆放：
1、Busline自动layout：以GOA unit边界和TFT glass定位；以对应一组GOA unit的busline作为最小circuit单元
2、via hole自动layout(实现信号传递，搭接不同层metal作用)：via距离M1边缘距离作为参考，一般via尺寸可调(长方形或正方形或八角形)；可识别出via hole深浅孔设计：GOA区&busline区的via hole均为深浅孔设计，深浅孔的选择与各TFT的摆放方式及信号接入位置有关，自动识别。
3、GOA circult自动layout：使用pixel的gate接入位置进行对位，根据分辨率确定GOA unit组数；例如分辨率1920*1080，GOA circult循环组数＝1080组， 整个GOA器件部分的组成＝GOA circult(和显示面板设计分辨率及尺寸匹配)+4级尾端dummy GOA，至此GOA各模块pre-layout自动实现完成。
4、GOA各级电路自动连接，根据spice搭建的电路模型，实现GOA pre-layout各模块的信号的自动连接。
5、调用预设的design rule检查模块：检查自动绘制layout是否符合规范，若break rule则自动修正pattern。
6、自动提取栅电极各模块RC loading，写入模电参数表simulation file GOA RC部分：CK1-CK8,LC1/LC2,Vss，STV，Data，信号的初始Timing及电压可根据输入的刷新率自动生成。
7、调用电路模拟模块，评价GOA器件设计各关键参数margin，如CR，feedthrough，Q点/N点波形评价，Vth正飘/负飘margin，工作温度margin等。
8、判断栅电极GOA设计符合显示面板设计标准：根据预定的各评价参数target值得min/max范围，判断自动设计的GOA layout是否符合设计标准。若符合，输出栅电极layout图档和各参数评价结果。
9、若不符合显示面板设计标准：自动进行GOA的优化迭代，主要通过调整TFT size及各颗TFT的相互搭配性，考虑电路功耗,反复迭代直至筛选出最优组合。
通常，为了使得设计出来的显示面板在各种情况下都能够满足驱动原理的要求，采用的设计观念是“最坏情况设计”，即在设计时考虑在极限情况下能够使用，那么其他情形就没有问题。比如画面的帧频在60～75Hz，则以75Hz考虑充电时间，而以60Hz考虑电荷保持时间，这样在两个极限条件下如果能够满足，其它频率下肯定能够满足。因此，在本申请实施例中也采用类似的原则，上述部分具体实施例中，仅列出单一数值的，表示该单一数值中的值为最坏情况的设计值，相对该设计值为好的方向即满足设计要求。
需要说明的是，上述实施例中GOA设计策略中仅为GOA设计策略中的部分策略举例，可以理解的是，除了上述举例的GOA设计策略之外，本申请实施例中，GOA设计策略还可以根据实际需要包括任何其他更多的GOA设计策略，例如更多时钟驱动信号的GOA设计策略等，本申请实施例中不再详细赘 述，任何基于设计规范的GOA设计策略都可以基于本申请的发明思想采用，具体此处不作限定。
另外，在实际应用过程中可以针对不同的显示面板，设置不同的显示面板的设计策略，而为了达到显示面板的某一特性的最优，在相关显示面板设计策略上，可以采用设置更多的设计参数，以间接提高显示器分辨率，满足显示器更高分辨率的设计要求。
由于显示面板技术一直在进步，显示面板的设计规范也一直在更新，因此，后续由于制程精进和设计优化等原因，GOA设计规范如果有更新，可以同步更新显示面板的GOA设计策略，具体的，在本申请一些实施例中，所述栅电极驱动设计方法还可以包括：获取显示面板更新的GOA设计策略，所述更新的GOA设计策略包括GOA器件中至少一结构的GOA设计策略，或者至少两个GOA结构之间的对应关系；基于所述更新的像GOA设计策略，更新所述显示面板的GOA设计策略。后面可以基于更新后的显示面板的GOA设计策略，进行新的GOA单元或GOA器件的图案绘制。
为了更好实施本申请实施例中栅电极驱动设计方法，在栅电极驱动设计方法基础之上，本申请实施例中还提供一种栅电极驱动设计装置，如图6所示，所述栅电极驱动设计装置600包括：
第一获取模块601，用于获取用户配置的显示面板的设计尺寸信息及显示面板的设计分辨率信息；
位置确定模块602，用于根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息；
第二获取模块603，用于获取用于当前栅电极驱动设计的目标时钟驱动信息，所述目标时钟驱动信息用于限定当前GOA器件中使用时钟驱动信号的目标数量；
设计策略确定模块604，用于基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息；
绘制模块605，用于基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案。
本申请在显示面板栅电极驱动设计阶段，在预设的绘制空间中，基于用户的配置信息自动确定GOA器件可用绘图空间的位置信息和目标GOA设计策略信息，实现在GOA器件可用绘图空间中快速绘制GOA器件图案，降低对设计人员的设计经验依赖性，无需设计人员手动计算设计参数，缩短显示面板设计时长和评估时间，快速产出符合需求的栅极驱动设计，提升研发效率，节省人力资源和成本。
在本申请一些实施方案中，所述位置确定模块具体用于：
基于所述显示面板的设计尺寸信息及显示面板的设计分辨率信息，确定所述显示面板区域的位置信息和所述显示面板中有效显示区域的位置信息；
获取用户配置的显示面板的边框区域的位置信息；
根据所述边框区域的位置信息和所述有效显示区域的位置信息，在所述显示面板区域中确定GOA器件可用绘图空间的位置信息。
在本申请一些实施方案中，所述有效显示区域的位置信息包括所述有效显示区域的高度信息和宽度信息；所述边框区域的位置信息包括所述边框区域的高度信息和宽度信息；所述GOA器件中包括多个GOA单元，所述位置确定模块具体用于：
根据所述有效显示区域的高度信息，确定有效显示区域中每个像素的高度信息；
将所述每个像素的高度信息，作为每个GOA单元可用绘图空间的高度信息；
将所述边框区域的宽度信息，作为每个GOA单元可用绘图空间的宽度信息；
根据每个GOA单元可用绘图空间的高度信息和每个GOA单元可用绘图空间的宽度信息，确定矩形状的每个GOA单元可用绘图空间的位置信息；
根据多个GOA单元对应的GOA单元可用绘图空间的位置信息，在所述显示面板区域中确定矩形状的所述GOA器件可用绘图空间的位置信息。
在本申请一些实施方案中，所述目标GOA设计策略信息中包括GOA单元的电路图信息，以及多个GOA单元的布局信息；
所述绘制模块具体用于：
根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案；
根据所述多个GOA单元的布局信息，绘制所述多个GOA单元的阵列图案。
在本申请一些实施方案中，所述多个GOA单元电路结构相同，所述GOA单元的电路图信息为多个GOA单元相同的电路图信息；所述绘制模块具体用于：
根据所述GOA单元的电路图信息，绘制所述多个GOA单元的共有设计图案；
在每个GOA单元可用绘图空间，分别填入所述共有设计图案中，实现绘制每个GOA单元的设计图案。
在本申请一些实施方案中，所述绘制模块具体用于：
确定所述GOA单元的电路图信息中各电路设计对象的信息，所述电路设计对象包括元器件和电路连接线；
根据所述显示面板的设计尺寸信息，在预置的显示面板电路设计对象的尺寸数据库中，查找所述各电路设计对象的参考尺寸信息；
根据所述参考尺寸信息，确定所述各电路设计对象的尺寸信息；
根据所述各电路设计对象的尺寸信息，绘制所述多个GOA单元的共有设计图案。
在本申请一些实施方案中，所述多个GOA单元包括两种电路结构，所述多个GOA单元包括至少一个第一GOA单元和至少一个第二GOA单元，所述GOA单元的电路图信息包括第一GOA单元对应的第一电路图信息以及第二GOA单元的第二电路图信息；所述绘制模块具体用于：
根据所述第一电路图信息，绘制所述第一GOA单元的第一共有设计图案；
根据所述第二电路图信息，绘制所述第二GOA单元的第二共有设计图案；
在每个第一GOA单元可用绘图空间，分别填入所述第一共有设计图案， 实现绘制第一GOA单元的设计图案；
在每个第二GOA单元可用绘图空间，分别填入所述第二共有设计图案，实现绘制第二GOA单元的设计图案。
在本申请一些实施方案中，所述绘制模块具体用于：
根据所述显示面板的设计尺寸信息，绘制所述目标数量的时钟驱动图案；
将多个GOA单元中首端目标数量的GOA单元与所述目标数量的时钟驱动图案对位；
绘制虚拟TFT和虚拟电容，将所述虚拟TFT与多个GOA单元中第一级GOA单元对位，将所述虚拟电容将与所述多个GOA单元中最后一级GOA单元对位。
在本申请一些实施方案中，所述绘制模块具体用于：
根据所述显示面板的设计尺寸信息，在预置的显示面板时钟驱动图案的尺寸数据库中，查找所述时钟驱动图案的参考尺寸信息；
根据所述时钟驱动图案的参考尺寸信息，确定所述各时钟驱动图案的尺寸信息；
根据各时钟驱动图案的尺寸信息，所述目标数量的时钟驱动图案。
在本申请一些实施方案中，所述多种GOA策略信息中包括多种不同数量时钟驱动信号的GOA策略信息；
所述设计策略确定模块具体用于：
根据所述目标数量时钟驱动信号的时钟驱动信息，在预设的多种GOA设计策略信息中，确定目标数量时钟驱动信号对应的目标GOA设计策略信息。
本发明实施例还提供一种电子设备，其集成了本发明实施例所提供的任一种栅电极驱动设计装置，所述电子设备包括：
一个或多个处理器；
存储器；以及
一个或多个应用程序，其中所述一个或多个应用程序被存储于所述存储器中，并配置为由所述处理器执行上述栅电极驱动设计方法实施例中任一实施例中所述的栅电极驱动设计方法中的步骤。
本发明实施例还提供一种电子设备，其集成了本发明实施例所提供的任一 种栅电极驱动设计装置。如图7所示，其示出了本发明实施例所涉及的电子设备的结构示意图，具体来讲：
该电子设备可以包括一个或者一个以上处理核心的处理器701、一个或一个以上计算机可读存储介质的存储器702、电源703和输入单元704等部件。本领域技术人员可以理解，图7中示出的电子设备结构并不构成对电子设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。其中：
处理器701是该电子设备的控制中心，利用各种接口和线路连接整个电子设备的各个部分，通过运行或执行存储在存储器702内的软件程序和/或模块，以及调用存储在存储器702内的数据，执行电子设备的各种功能和处理数据，从而对电子设备进行整体监控。可选的，处理器701可包括一个或多个处理核心；优选的，处理器701可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器701中。
存储器702可用于存储软件程序以及模块，处理器701通过运行存储在存储器702的软件程序以及模块，从而执行各种功能应用以及数据处理。存储器702可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子设备的使用所创建的数据等。此外，存储器702可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。相应地，存储器702还可以包括存储器控制器，以提供处理器701对存储器702的访问。
电子设备还包括给各个部件供电的电源703，优选的，电源703可以通过电源管理系统与处理器701逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。电源703还可以包括一个或一个以上的直流或交流电源、再充电系统、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。
该电子设备还可包括输入单元704，该输入单元704可用于接收输入的数字或字符信息，以及产生与用户设置以及功能控制有关的键盘、鼠标、操作杆、 光学或者轨迹球信号输入。
尽管未示出，电子设备还可以包括显示单元等，在此不再赘述。具体在本实施例中，电子设备中的处理器701会按照如下的指令，将一个或一个以上的应用程序的进程对应的可执行文件加载到存储器702中，并由处理器701来运行存储在存储器702中的应用程序，从而实现各种功能，如下：
获取用户配置的显示面板的设计尺寸信息及显示面板的设计分辨率信息；
根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息；
获取用于当前栅电极驱动设计的目标时钟驱动信息，所述目标时钟驱动信息用于限定当前GOA器件中使用时钟驱动信号的目标数量；
基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息；
基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案。
本领域普通技术人员可以理解，上述实施例的各种方法中的全部或部分步骤可以通过指令来完成，或通过指令控制相关的硬件来完成，该指令可以存储于一计算机可读存储介质中，并由处理器进行加载和执行。
为此，本发明实施例提供一种计算机可读存储介质，该存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，Random Access Memory)、磁盘或光盘等。其上存储有计算机程序，所述计算机程序被处理器进行加载，以执行本发明实施例所提供的任一种栅电极驱动设计方法中的步骤。例如，所述计算机程序被处理器进行加载可以执行如下步骤：
获取用户配置的显示面板的设计尺寸信息及显示面板的设计分辨率信息；
根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息；
获取用于当前栅电极驱动设计的目标时钟驱动信息，所述目标时钟驱动信息用于限定当前GOA器件中使用时钟驱动信号的目标数量；
基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息；
基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上各个操作的具体实施可参见前面的实施例，在此不再赘述。以上对本申请实施例所提供的一种栅电极驱动设计方法、装置及电子设备进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (20)

  1. 一种栅电极驱动设计方法，其中，所述方法包括：
    获取用户配置的显示面板的设计尺寸信息及显示面板的设计分辨率信息；
    根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息；
    获取用于当前栅电极驱动设计的目标时钟驱动信息，所述目标时钟驱动信息用于限定当前GOA器件中使用时钟驱动信号的目标数量；
    基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息；
    基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案。
  2. 根据权利要求1所述的栅电极驱动设计方法，其中，所述根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息，包括：
    基于所述显示面板的设计尺寸信息及显示面板的设计分辨率信息，确定所述显示面板区域的位置信息和所述显示面板中有效显示区域的位置信息；
    获取用户配置的显示面板的边框区域的位置信息；
    根据所述边框区域的位置信息和所述有效显示区域的位置信息，在所述显示面板区域中确定GOA器件可用绘图空间的位置信息。
  3. 根据权利要求2所述的栅电极驱动设计方法，其中，所述有效显示区域的位置信息包括所述有效显示区域的高度信息和宽度信息；所述边框区域的位置信息包括所述边框区域的高度信息和宽度信息；所述GOA器件中包括多个GOA单元，所述根据所述边框区单元域的位置信息和所述有效显示区域的位置信息，在所述显示面板区域中确定GOA器件可用绘图空间的位置信息，包括：
    根据所述有效显示区域的高度信息，确定有效显示区域中每个像素的高度信息；
    将所述每个像素的高度信息，作为每个GOA单元可用绘图空间的高度信 息；
    将所述边框区域的宽度信息，作为每个GOA单元可用绘图空间的宽度信息；
    根据每个GOA单元可用绘图空间的高度信息和每个GOA单元可用绘图空间的宽度信息，确定矩形状的每个GOA单元可用绘图空间的位置信息；
    根据多个GOA单元对应的GOA单元可用绘图空间的位置信息，在所述显示面板区域中确定矩形状的所述GOA器件可用绘图空间的位置信息。
  4. 根据权利要求3所述的栅电极驱动设计方法，其中，所述目标GOA设计策略信息中包括GOA单元的电路图信息，以及多个GOA单元的布局信息；
    所述基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案，包括：
    根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案；
    根据所述多个GOA单元的布局信息，绘制所述多个GOA单元的阵列图案。
  5. 根据权利要求4所述的栅电极驱动设计方法，其中，所述多个GOA单元电路结构相同，所述GOA单元的电路图信息为多个GOA单元相同的电路图信息；所述根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案，包括：
    根据所述GOA单元的电路图信息，绘制所述多个GOA单元的共有设计图案；
    在每个GOA单元可用绘图空间，分别填入所述共有设计图案中，实现绘制每个GOA单元的设计图案。
  6. 根据权利要求5所述的栅电极驱动设计方法，其中，所述根据所述GOA单元的电路图信息，绘制所述多个GOA单元的共有设计图案，包括：
    确定所述GOA单元的电路图信息中各电路设计对象的信息，所述电路设计对象包括元器件和电路连接线；
    根据所述显示面板的设计尺寸信息，在预置的显示面板电路设计对象的尺寸数据库中，查找所述各电路设计对象的参考尺寸信息；
    根据所述参考尺寸信息，确定所述各电路设计对象的尺寸信息；
    根据所述各电路设计对象的尺寸信息，绘制所述多个GOA单元的共有设计图案。
  7. 根据权利要求4所述的栅电极驱动设计方法，其中，所述多个GOA单元包括两种电路结构，所述多个GOA单元包括至少一个第一GOA单元和至少一个第二GOA单元，所述GOA单元的电路图信息包括第一GOA单元对应的第一电路图信息以及第二GOA单元的第二电路图信息；所述根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案，包括：
    根据所述第一电路图信息，绘制所述第一GOA单元的第一共有设计图案；
    根据所述第二电路图信息，绘制所述第二GOA单元的第二共有设计图案；
    在每个第一GOA单元可用绘图空间，分别填入所述第一共有设计图案，实现绘制第一GOA单元的设计图案；
    在每个第二GOA单元可用绘图空间，分别填入所述第二共有设计图案，实现绘制第二GOA单元的设计图案。
  8. 根据权利要求4所述的栅电极驱动设计方法，其中，所述根据所述多个GOA单元的布局信息，绘制所述多个GOA单元的阵列图案，包括：
    根据所述显示面板的设计尺寸信息，绘制所述目标数量的时钟驱动图案；
    将多个GOA单元中首端目标数量的GOA单元与所述目标数量的时钟驱动图案对位；
    绘制虚拟TFT和虚拟电容，将所述虚拟TFT与多个GOA单元中第一级GOA单元对位，将所述虚拟电容将与所述多个GOA单元中最后一级GOA单元对位。
  9. 根据权利要求8所述的栅电极驱动设计方法，其中，根据所述显示面板的设计尺寸信息，绘制所述目标数量的时钟驱动图案，包括：
    根据所述显示面板的设计尺寸信息，在预置的显示面板时钟驱动图案的尺寸数据库中，查找所述时钟驱动图案的参考尺寸信息；
    根据所述时钟驱动图案的参考尺寸信息，确定所述各时钟驱动图案的尺寸信息；
    根据各时钟驱动图案的尺寸信息，所述目标数量的时钟驱动图案。
  10. 根据权利要求1所述的栅电极驱动设计方法，其中，所述多种GOA策略信息中包括多种不同数量时钟驱动信号的GOA策略信息；
    所述基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息，包括：
    根据所述目标数量时钟驱动信号的时钟驱动信息，在预设的多种GOA设计策略信息中，确定目标数量时钟驱动信号对应的目标GOA设计策略信息。
  11. 一种栅电极驱动设计装置，其中，所述装置包括：
    第一获取模块，用于获取用户配置的显示面板的设计尺寸信息及显示面板的设计分辨率信息；
    位置确定模块，用于根据所述显示面板的设计尺寸信息和所述设计分辨率信息，在预设的绘制空间中，确定所述显示面板区域中GOA器件可用绘图空间的位置信息；
    第二获取模块，用于获取用于当前栅电极驱动设计的目标时钟驱动信息，所述目标时钟驱动信息用于限定当前GOA器件中使用时钟驱动信号的目标数量；
    设计策略确定模块，用于基于所述目标时钟驱动信息，在预设的多种GOA设计策略信息中，确定用于当前栅电极驱动设计的目标GOA设计策略信息；
    绘制模块，用于基于所述目标GOA设计策略信息，在所述GOA器件可用绘图空间中，绘制GOA器件图案。
  12. 根据权利要求11所述的栅电极驱动设计方法，其中，所述位置确定模块具体用于：
    基于所述显示面板的设计尺寸信息及显示面板的设计分辨率信息，确定所述显示面板区域的位置信息和所述显示面板中有效显示区域的位置信息；
    获取用户配置的显示面板的边框区域的位置信息；
    根据所述边框区域的位置信息和所述有效显示区域的位置信息，在所述显示面板区域中确定GOA器件可用绘图空间的位置信息。
  13. 根据权利要求12所述的栅电极驱动设计方法，其中，所述有效显示区 域的位置信息包括所述有效显示区域的高度信息和宽度信息；所述边框区域的位置信息包括所述边框区域的高度信息和宽度信息；所述GOA器件中包括多个GOA单元，所述位置确定模块具体用于：
    根据所述有效显示区域的高度信息，确定有效显示区域中每个像素的高度信息；
    将所述每个像素的高度信息，作为每个GOA单元可用绘图空间的高度信息；
    将所述边框区域的宽度信息，作为每个GOA单元可用绘图空间的宽度信息；
    根据每个GOA单元可用绘图空间的高度信息和每个GOA单元可用绘图空间的宽度信息，确定矩形状的每个GOA单元可用绘图空间的位置信息；
    根据多个GOA单元对应的GOA单元可用绘图空间的位置信息，在所述显示面板区域中确定矩形状的所述GOA器件可用绘图空间的位置信息。
  14. 根据权利要求13所述的栅电极驱动设计方法，其中，所述目标GOA设计策略信息中包括GOA单元的电路图信息，以及多个GOA单元的布局信息；
    所述绘制模块具体用于：
    根据所述GOA单元的电路图信息，在每个GOA单元可用绘图空间，分别绘制每个GOA单元的设计图案；
    根据所述多个GOA单元的布局信息，绘制所述多个GOA单元的阵列图案。
  15. 根据权利要求14所述的栅电极驱动设计方法，其中，所述多个GOA单元电路结构相同，所述GOA单元的电路图信息为多个GOA单元相同的电路图信息；所述绘制模块具体用于：
    根据所述GOA单元的电路图信息，绘制所述多个GOA单元的共有设计图案；
    在每个GOA单元可用绘图空间，分别填入所述共有设计图案中，实现绘制每个GOA单元的设计图案。
  16. 根据权利要求15所述的栅电极驱动设计方法，其中，所述绘制模块具体用于：
    确定所述GOA单元的电路图信息中各电路设计对象的信息，所述电路设计对象包括元器件和电路连接线；
    根据所述显示面板的设计尺寸信息，在预置的显示面板电路设计对象的尺寸数据库中，查找所述各电路设计对象的参考尺寸信息；
    根据所述参考尺寸信息，确定所述各电路设计对象的尺寸信息；
    根据所述各电路设计对象的尺寸信息，绘制所述多个GOA单元的共有设计图案。
  17. 根据权利要求14所述的栅电极驱动设计方法，其中，所述多个GOA单元包括两种电路结构，所述多个GOA单元包括至少一个第一GOA单元和至少一个第二GOA单元，所述GOA单元的电路图信息包括第一GOA单元对应的第一电路图信息以及第二GOA单元的第二电路图信息；所述绘制模块具体用于：
    根据所述第一电路图信息，绘制所述第一GOA单元的第一共有设计图案；
    根据所述第二电路图信息，绘制所述第二GOA单元的第二共有设计图案；
    在每个第一GOA单元可用绘图空间，分别填入所述第一共有设计图案，实现绘制第一GOA单元的设计图案；
    在每个第二GOA单元可用绘图空间，分别填入所述第二共有设计图案，实现绘制第二GOA单元的设计图案。
  18. 根据权利要求14所述的栅电极驱动设计方法，其中，所述绘制模块具体用于：
    根据所述显示面板的设计尺寸信息，绘制所述目标数量的时钟驱动图案；
    将多个GOA单元中首端目标数量的GOA单元与所述目标数量的时钟驱动图案对位；
    绘制虚拟TFT和虚拟电容，将所述虚拟TFT与多个GOA单元中第一级GOA单元对位，将所述虚拟电容将与所述多个GOA单元中最后一级GOA单元对位。
  19. 根据权利要求18所述的栅电极驱动设计方法，其中，所述绘制模块具体用于：
    根据所述显示面板的设计尺寸信息，在预置的显示面板时钟驱动图案的尺 寸数据库中，查找所述时钟驱动图案的参考尺寸信息；
    根据所述时钟驱动图案的参考尺寸信息，确定所述各时钟驱动图案的尺寸信息；
    根据各时钟驱动图案的尺寸信息，所述目标数量的时钟驱动图案。
  20. 一种电子设备，其中，所述电子设备包括：一个或多个处理器；
    存储器；以及
    一个或多个应用程序，其中所述一个或多个应用程序被存储于所述存储器中，并配置为由所述处理器执行以实现权利要求1所述的栅电极驱动设计方法。
PCT/CN2020/108622 2020-07-09 2020-08-12 栅电极驱动设计方法、装置及电子设备 WO2022007105A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/048,596 US11734483B2 (en) 2020-07-09 2020-08-12 Method of driving design on gate electrodes, and device and electronic device thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010657124.2A CN111883066B (zh) 2020-07-09 2020-07-09 栅电极驱动设计方法、装置及电子设备
CN202010657124.2 2020-07-09

Publications (1)

Publication Number Publication Date
WO2022007105A1 true WO2022007105A1 (zh) 2022-01-13

Family

ID=73151640

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/108622 WO2022007105A1 (zh) 2020-07-09 2020-08-12 栅电极驱动设计方法、装置及电子设备

Country Status (3)

Country Link
US (1) US11734483B2 (zh)
CN (1) CN111883066B (zh)
WO (1) WO2022007105A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113486621B (zh) * 2021-06-28 2024-03-01 深圳市华星光电半导体显示技术有限公司 像素电路的设计方法、装置、控制器及存储介质
CN113486620B (zh) * 2021-06-28 2023-10-13 深圳市华星光电半导体显示技术有限公司 栅极驱动电路的设计方法、装置、控制器及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409455A (zh) * 2014-11-17 2015-03-11 京东方科技集团股份有限公司 一种基板及其制造方法、显示装置
US9057922B2 (en) * 2009-06-15 2015-06-16 Au Optronics Corp. Method for repairing driver circuit structure
CN106652949A (zh) * 2016-12-28 2017-05-10 深圳市华星光电技术有限公司 栅极驱动电路及液晶显示装置
CN109582179A (zh) * 2018-12-26 2019-04-05 合肥京东方光电科技有限公司 一种阵列基板、触控显示面板及触控显示装置
CN110800039A (zh) * 2019-09-17 2020-02-14 京东方科技集团股份有限公司 Goa单元电路、驱动方法、goa电路和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060187175A1 (en) * 2005-02-23 2006-08-24 Wintek Corporation Method of arranging embedded gate driver circuit for display panel
KR101466985B1 (ko) * 2008-04-03 2014-12-02 엘지디스플레이 주식회사 표시장치
KR101327887B1 (ko) * 2009-08-20 2013-11-13 엘지디스플레이 주식회사 영상 표시장치의 신호 전송라인 및 그 배선방법
CN105021181B (zh) * 2014-04-28 2018-03-30 高德信息技术有限公司 一种电子地图绘制区域确定方法、装置及导航设备
CN104269428B (zh) * 2014-09-16 2017-10-10 京东方科技集团股份有限公司 一种阵列基板及其显示装置
CN104485085B (zh) * 2015-01-04 2017-07-21 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR101705964B1 (ko) * 2015-01-30 2017-02-23 하이디스 테크놀로지 주식회사 안전기능을 구비한 디스플레이 장치
CN106710550B (zh) * 2016-12-30 2019-03-19 深圳市华星光电技术有限公司 一种用于大尺寸面板的goa级联电路
CN107230447A (zh) * 2017-08-04 2017-10-03 京东方科技集团股份有限公司 一种驱动方法、驱动电路及显示面板
CN110008616B (zh) * 2019-04-15 2020-04-03 北京华大九天软件有限公司 一种r角自动化布局布线方法
CN111261094A (zh) * 2020-03-31 2020-06-09 深圳市华星光电半导体显示技术有限公司 栅极驱动阵列型显示面板
CN113994310B (zh) * 2020-05-15 2022-10-11 京东方科技集团股份有限公司 触控驱动方法、触控显示装置及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9057922B2 (en) * 2009-06-15 2015-06-16 Au Optronics Corp. Method for repairing driver circuit structure
CN104409455A (zh) * 2014-11-17 2015-03-11 京东方科技集团股份有限公司 一种基板及其制造方法、显示装置
CN106652949A (zh) * 2016-12-28 2017-05-10 深圳市华星光电技术有限公司 栅极驱动电路及液晶显示装置
CN109582179A (zh) * 2018-12-26 2019-04-05 合肥京东方光电科技有限公司 一种阵列基板、触控显示面板及触控显示装置
CN110800039A (zh) * 2019-09-17 2020-02-14 京东方科技集团股份有限公司 Goa单元电路、驱动方法、goa电路和显示装置

Also Published As

Publication number Publication date
US11734483B2 (en) 2023-08-22
US20230103799A1 (en) 2023-04-06
CN111883066A (zh) 2020-11-03
CN111883066B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
WO2021253548A1 (zh) 像素设计方法、像素设计装置及电子设备
WO2022007105A1 (zh) 栅电极驱动设计方法、装置及电子设备
CN111681580A (zh) 显示面板设计方法、装置及电子设备
CN103593098B (zh) 具有集成触摸屏的显示装置和驱动该显示装置的方法
CN103676280B (zh) 阵列基板及其制造方法和触摸屏
CN104200768A (zh) 阵列基板、驱动方法和显示装置
WO2020140755A1 (zh) 电压补偿电路及方法、显示驱动电路、显示装置
DE102014226616A1 (de) Anzeigeschaltung mit verringertem Metallleitwiderstand
US20130162548A1 (en) Method and software for testing touch panels
KR20180109000A (ko) 터치 표시 구동 집적 회로 및 그것의 동작 방법
WO2015135289A1 (zh) 内嵌式触摸屏及显示装置
US20230096934A1 (en) Integrated circuit post-layout simulation method and device, electronic device and storage medium
WO2017181749A1 (zh) 内嵌式触控阵列基板及其驱动方法、显示装置
TW201923823A (zh) 積體電路及其設計的方法及其設計系統
US10930232B2 (en) Method for color shift compensation based on abnormal image detection
WO2021217711A1 (zh) 显示面板信息提取方法、装置及电子设备
CN105070268A (zh) 降低内嵌式触摸液晶面板的漏电流的方法及设备
CN112347719A (zh) 一种设计图处理方法、装置、计算机设备及存储介质
CN102568366A (zh) 设置显示器的伽马的方法
CN106486073A (zh) 多区域可变vcom控制
WO2019227667A1 (zh) 触控显示面板
CN113673191A (zh) 时序修正方法及装置、计算装置和存储介质
WO2021217725A1 (zh) 显示面板检查方法、装置及电子设备
WO2022236869A1 (zh) 显示面板的柱状间隔物阵列图生成方法及装置、电子设备
WO2023004895A1 (zh) 像素电压的确定方法、电子设备以及存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20944603

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20944603

Country of ref document: EP

Kind code of ref document: A1