WO2021256194A1

WO2021256194A1 - 画像表示装置及び電子機器

Info

Publication number: WO2021256194A1
Application number: PCT/JP2021/019863
Authority: WO
Inventors: 誠一郎甚田
Original assignee: ソニーセミコンダクタソリューションズ株式会社
Priority date: 2020-06-15
Filing date: 2021-05-25
Publication date: 2021-12-23
Also published as: KR20230024890A; DE112021003272T5; US20230157126A1; JP2023106645A

Abstract

［課題］　表示面を通して受光又は投光される光の減衰や変調を防止する。［解決手段］　画像表示装置は、二次元状に配置される複数の画素を備える。複数の画素のうち一部の画素を含む第１画素領域内の画素は、第１発光領域と、前記第１発光領域より可視光透過率が高い第２発光領域と、第１発光領域から光を発光する第１自発光素子と、前記第２発光領域から光を発光する第２自発光素子と、を有し、複数の画素のうち第１画素領域以外の第２画素領域内の画素は、前記第２発光領域より可視光透過率が低い第３発光領域と、前記第３発光領域から光を発光する第３自発光素子と、を有する。

Description

画像表示装置及び電子機器

　本開示は、画像表示装置及び電子機器に関する。

　最近のスマートフォンや携帯電話、ＰＣ（Personal Computer）などの電子機器では、表示パネルの額縁（ベゼル）に、カメラなどの種々のセンサを搭載している。搭載されるセンサも増える傾向にあり、カメラの他に、顔認証用のセンサや赤外線センサ、動体検出センサなどがある。その一方で、デザイン上の観点や軽薄短小化の傾向から、画面サイズに影響を与えずに電子機器の外形サイズをできるだけコンパクトにすることが求められており、ベゼル幅は狭まる傾向にある。このような背景から、表示パネルの真下にカメラモジュールを配置して、表示パネルを通過した被写体光をカメラモジュールで撮影する技術が提案されている。表示パネルの真下にカメラモジュールを配置するには、表示パネルを透明化する必要がある（特許文献１参照）。

特開２０１１－１７５９６２号公報

　しかしながら、表示パネルは複数層からなり、一部の層は可視光透過率が低い。このため、表示パネルを通過した被写体光をカメラモジュールで撮影すると、撮影画像が暗くなったり、全体的にぼやけた画像になる。また、被写体光が表示パネルを通過する際に、フレアや回折の影響を受けて、撮影画像の画質が低下するおそれもある。カメラモジュール以外のセンサを表示パネルの直下に配置する場合も事情は同じであり、表示パネルを通過する間に光が減衰したり変調したりするため、センサで受光される光又はセンサから投光される光の信頼性が低下するおそれがある。

　そこで、本開示では、表示面を通して受光又は投光される光の減衰や変調を防止できる画像表示装置及び電子機器を提供するものである。

　上記の課題を解決するために、本開示によれば、
　二次元状に配置される複数の画素を備え、
　前記複数の画素のうち一部の画素を含む第１画素領域内の画素は、
　第１発光領域と、
　前記第１発光領域より可視光透過率が高い第２発光領域と、
　前記第１発光領域から光を発光する第１自発光素子と、
　前記第２発光領域から光を発光する第２自発光素子と、を有し、
　前記複数の画素のうち前記第１画素領域以外の第２画素領域内の画素は、
　前記第２発光領域より可視光透過率が低い第３発光領域と、
　前記第３発光領域から光を発光する第３自発光素子と、を有する、画像表示装置が提供される。

　前記第２発光領域は、入射された可視光を透過させる領域を含み、
　前記第１発光領域及び前記第３発光領域は、入射された可視光を透過させずに反射させる領域を含んでもよい。

　前記第２画素領域内の画素のうち前記第１画素領域に近い画素ほど、前記第３発光領域の発光輝度を低下させてもよい。

　前記第１画素領域及び前記第２画素領域の境界部分における前記第１画素領域内の画素輝度と前記第２画素領域内の画素輝度とは略等しくてもよい。

　前記第１画素領域の少なくとも一部は、当該画像表示装置の表示面側から平面視したときに、当該画像表示装置を通して入射される光を受光する受光装置に重なるように配置されてもよい。

　前記第１自発光素子、前記第２自発光素子、及び前記第３自発光素子のそれぞれは、
　下部電極層と、
　前記下部電極層の上に配置される表示層と、
　前記表示層の上に配置される上部電極層と、
　前記下部電極層の下に配置され、前記下部電極層から積層方向に延びるコンタクトを介して前記下部電極層に導通される配線層と、を有し、
　前記コンタクトは、前記第１発光領域及び前記第３発光領域に配置されてもよい。

　前記コンタクトの少なくとも上端付近の角部は、金属層の上に透明導電層を配置した積層構造であってもよい。

　前記コンタクトの側面は、積層方向に対する傾斜角度が段階的又は連続的に変化しており、前記コンタクトの上端付近は、下端付近よりも、積層方向に対する傾斜角度がより大きくてもよい。

　前記下部電極層は、第１透明導電層と、金属層と、第２透明導電層とを順に積層した積層構造であってもよい。

　前記第１画素領域及び前記第２画素領域内の各画素は、複数の色画素を有し、
　前記第１画素領域内の前記複数の色画素のそれぞれは、前記第１可発光領域及び前記第２発光領域を有し、
　前記第２画素領域内の前記複数の色画素のそれぞれは、前記第３発光領域を有してもよい。

　前記第１画素領域及び前記第２画素領域内の各画素は、複数の色画素を有し、
　前記第１画素領域内の前記複数の色画素のうち一部の色画素は、前記第１発光領域及び前記第２発光領域を有し、前記一部の色画素以外の色画素は、前記第２発光領域を有さずに前記第１発光領域を有してもよい。

　前記第１画素領域内の一部の画素は、前記第１発光領域を有さずに前記第２発光領域を有し、前記一部の画素以外の画素は、前記第２発光領域を有さずに前記第１発光領域を有してもよい。

　前記第１画素領域は、前記複数の画素を有する表示部の四隅の少なくとも一つに設けられてもよい。

　本開示によれば、二次元状に配置される複数の画素を有する画像表示装置と、
　前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
　前記複数の画素のうち一部の画素を含む第１画素領域内の画素は、
　第１発光領域と、
　前記第１発光領域より可視光透過率が高い第２発光領域と、
　前記第１発光領域から光を発光する第１自発光素子と、
　前記第２発光領域から光を発光する第２自発光素子と、を有し、
　前記複数の画素のうち前記第１画素領域以外の第２画素領域内の画素は、
　前記第２発光領域より可視光透過率が低い第３発光領域と、
　前記第３発光領域から光を発光する第３自発光素子と、を有する、電子機器が提供される。

　前記第１画素領域は、前記受光装置に入射される光が通過する画素領域であってもよい。

　前記受光装置は、前記第２発光領域を通して入射された光を光電変換する撮像センサと、前記第２発光領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第２発光領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含んでもよい。

本開示の一実施形態による画像表示装置の概略的な平面図。図１Ａとは異なる場所にセンサを配置した画像表示装置の平面図。表示パネルの一部の画素領域２Ｂの拡大図。表示パネルの一部の画素領域２Ａの拡大図。ＯＬＥＤとドライブトランジスタとの接続関係を示す回路図。ＯＬＥＤを流れる電流と発光輝度との相関関係を示す特性図。図１ＡのＡ－Ａ線方向の模式的な断面図。表示層の積層構造を示す断面図。センサが直下に配置されている画素領域２Ｂの模式的な断面図。センサが直下に配置されていない画素領域２Ａの模式的な断面図。表示パネル上の画素領域２Ａと２Ｂの位置関係を示す平面図。画素領域の画素輝度を示す図。画素領域内の各画素のＯＬＥＤに流れる単位面積あたりの電流を示す図。画素領域の画素輝度を示す図。画素領域内の各画素のＯＬＥＤに流れる単位面積あたりの電流を示す図。図７Ｃに対する解決策の第２例を示す図。ＯＬＥＤを含む画素回路の基本構成を示す回路図。図１０Ａの一変形例による画素回路８の回路図。図１０Ａ、図１０Ｂの画素回路を有する表示パネルの画素輝度を示す図。画素領域２Ａと図１１Ａの画素領域２Ｂの各画素に流れる単位面積あたりの電流を示す図。スイッチトランジスタがオンの場合の電流の流れを矢印で示す図。スイッチトランジスタがオフの場合の電流の流れを矢印で示す図。スイッチトランジスタがオンの場合の電流の流れを矢印で示した断面図。スイッチトランジスタがオフの場合の電流の流れを矢印で示した断面図。画素領域内の画素回路の第１変形例の回路図。画素領域内の画素回路の第２変形例の回路図。画素領域内の画素回路の第３変形例の回路図。欠陥画素の検出と画像補正を行う処理手順を示すフローチャート。画素回路内の各画素の画素回路の具体的な構成を示す回路図。図１６の画素回路内の各部の電圧波形図。画素回路内の全トランジスタをＰ型にした回路図。図１６及び図１８とは異なる構成の画素回路の回路図。本実施形態による画像表示装置の概略構成を示すブロック図。図２０の画素アレイ部の基本的な構成を示す回路図。画素アレイ部内の各走査線と各信号線の駆動タイミングを示すタイミング図。本実施形態による画素アレイ部の具体的な構成を示す回路図。本実施形態による画素アレイ部の第１変形例を示す回路図。本実施形態による画素アレイ部の第２変形例を示す回路図。本実施形態による画素アレイ部の第３変形例を示す回路図。本実施形態による画素アレイ部の第４変形例を示す回路図。図２６の画素回路を有する画素領域の駆動タイミング図。図２７の画素回路を有する画素領域の駆動タイミング図。本実施形態による画像表示装置の画素配置の第１例を示す図。本実施形態による画像表示装置の画素配置の第２例を示す図。本実施形態による画像表示装置の画素配置の第３例を示す図。本実施形態による画像表示装置の画素配置の第４例を示す図。本実施形態による画像表示装置の画素配置の第５例を示す図。本実施形態による画像表示装置の画素配置の第６例を示す図。本実施形態による画像表示装置の画素配置の第７例を示す図。本実施形態による画像表示装置の第８例を示す図。図３０に示す画素領域２Ｂ内の複数の色画素の平面図。図３８のＡ－Ａ‘線断面図。画素アレイ部内のセンサが直下に配置される画素領域の画素回路の回路図。図４０の画素回路を有する複数の色画素の平面図。図４１のＢ－Ｂ‘線断面図。センサが直下に配置されない画素領域の画素回路の回路図。図４３の画素回路を有する複数の色画素の平面図。図４４のＣ－Ｃ‘線断面図。画素領域の画素回路の回路図。図４６の画素回路を有する複数の色画素の平面図。図４７のＤ－Ｄ‘線断面図。図４２の断面構造の第１変形例を示す断面図。図４２の断面構造の第２変形例を示す断面図。

　以下、図面を参照して、画像表示装置及び電子機器の実施形態について説明する。以下では、画像表示装置及び電子機器の主要な構成部分を中心に説明するが、画像表示装置及び電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

　図１Ａは本開示の一実施形態による画像表示装置１の概略的な平面図である。図１Ａに示すように、本実施形態による画像表示装置１は、表示パネル２を備えている。表示パネル２には、例えばフレキシブル・プリント基板（ＦＰＣ：Flexible Printed Circuits）３が接続されている。表示パネル２は、例えばガラス基板又は透明フィルム上に複数の層を積層したものであり、表示面２ｚには縦横に複数の画素が配置されている。ＦＰＣ３の上には、表示パネル２の駆動回路の少なくとも一部を内蔵するチップ（ＣＯＦ：Chip On Film）４が実装されている。なお、駆動回路をＣＯＧ（Chip On Glass）として表示パネル２に積層してもよい。

　本実施形態による画像表示装置１は、表示パネル２の直下に、表示パネル２を通して光を受光する各種のセンサを配置可能としている。本明細書では、画像表示装置１とセンサを備えた構成を電子機器と呼ぶ。電子機器内に設けられるセンサの種類は特に問わないが、例えば、表示パネル２を通して入射された光を光電変換する撮像センサ、表示パネル２を通して光を投光するとともに、対象物で反射された光を表示パネル２を通して受光して、対象物までの距離を計測する距離計測センサ、表示パネル２を通して入射された光に基づいて温度を計測する温度センサなどである。このように、表示パネル２の直下に配置されるセンサは、光を受光する受光装置の機能を少なくとも備えている。なお、センサは、表示パネル２を通して光を投光する発光装置の機能を備えていてもよい。

　図１Ａは表示パネル２の直下に配置されるセンサの具体的な場所の一例を破線で示している。図１Ａのように、センサは、表示パネル２の四隅２ａの少なくとも一つに配置される。なお、四隅２ａ以外の場所にセンサを配置してもよい。後述するように、センサは、表示パネル２を通して光を投光したり、受光したりするため、表示パネル２上のセンサは可視光透過率を高くする必要がある。このため、表示パネル２に画像を表示させたときに、表示パネル２上のセンサの直上の画素領域がそれ以外の画素領域と比べて、色合いや輝度が変化するおそれがある。図１Ａのように、センサの直上の画素領域が表示パネル２の四隅２ａであれば、色合いや輝度が他の画素領域と多少異なっていても、外見上あまり目立たなくなる。

　市販されているスマートフォンやタブレット、ＰＣ等では、表示パネル２の上端側ベゼルの中央部にカメラモジュールを配置していることが多い。よって、本実施形態においても、図１Ｂの破線枠２ａに示すように、表示パネル２の上端側中央部付近にセンサを配置してもよい。本明細書では、表示パネル２内で、センサが直下に配置されていない画素領域を画素領域（第２画素領域）２Ａと呼び、センサが直下に配置されている画素領域を画素領域（第１画素領域）２Ｂと呼ぶ。

　図１Ｃ及び図１Ｄは表示パネル２の一部の画素領域２Ｂ、２Ａの拡大図である。図１Ｃはセンサが直下に配置されている画素領域２Ｂを示し、図１Ｄはセンサが直下に配置されていない画素領域２Ａを示している。本実施形態による画像表示装置１は、各画素が自発光素子を有しており、バックライトを不要としている。自発光素子の代表例は、有機ＥＬ（Electroluminescence)素子（以下では、ＯＬＥＤ：Organic Light Emitting Diodeとも呼ぶ）である。自発光素子は、バックライトを省略できるため、少なくとも一部を透明化することができる。以下では、自発光素子としてＯＬＥＤを用いる例を主に説明する。

　図１Ｃの画素領域２Ｂの少なくとも一部は、表示パネル２の表示面側から平面視したときに、表示パネル２を通して入射される光を受光する受光装置に重なるように配置される。図１Ｃの画素領域２Ｂは、画素ごとに、発光領域２Ｂ１と非発光領域２Ｂ２を有する。発光領域２Ｂ１とは、ＯＬＥＤの光を発光させる領域である。発光領域２Ｂ１の大半は、可視光帯域（約３６０～８３０ｎｍの波長範囲）の光を透過させることができない領域であり、より具体的な一例としては可視光透過率が５０％未満の領域を指す。非発光領域２Ｂ２とは、ＯＬＥＤの光を発光させない領域である。非発光領域２Ｂ２の大半は、上述した可視光帯域の光を透過させることができる領域であり、より具体的な一例としては可視光透過率が５０％以上の領域を指す。このように、図１Ｃに示す各画素内の発光領域２Ｂ１は、ＯＬＥＤが発光した光を射出する領域であるのに対し、非発光領域２Ｂ２は、ＯＬＥＤが発光した光を射出することはできない。また、非発光領域２Ｂ２は、発光領域２Ｂ１より可視光透過率が高い領域である。このように、非発光領域２Ｂ２は、入射された可視光を透過させる領域を含み、発光領域２Ｂ１は、入射された可視光を透過させずに反射させる領域を含んでいる。

　図１Ｃの各画素は、例えば赤（Ｒ）画素、緑（Ｇ）画素及び青（Ｂ）画素の３つの色画素を含んでいる。各画素が赤緑青以外の色画素を含む場合もありうるが、本実施形態では主に各画素が赤緑青の３つの色画素を含む例を説明する。

　画素領域２Ｂ内の各色画素は、上述した発光領域２Ｂ１と非発光領域２Ｂ２を有する。発光領域２Ｂ１と非発光領域２Ｂ２の面積比は任意である。ＯＬＥＤが発光した光を発光領域２Ｂ１のみが射出する場合には、発光領域２Ｂ１の面積が大きい方が輝度を高くできる。図１Ｃに示すように、各画素の発光領域２Ｂ１と非発光領域２Ｂ２は隣接して配置されている。

　一方、図１Ｄの画素領域２Ａは、各画素内に非発光領域は設けられておらず、発光領域２Ａ１のみを有する。各発光領域２Ａ１は、ＯＬＥＤの光を発光させる領域である。発光領域２Ａ１は、非発光領域２Ｂ２より可視光とか率が低い領域である。発光領域２Ａ１は、入射された可視光を透過させずに反射させる領域を含んでいる。すなわち、画素領域２Ａ内の各画素は大部分が発光する。これに対して、図１Ｃの画素領域２Ｂでは、各画素の一部のみが発光する。このように、図１Ｃの各画素は、図１Ｄの各画素よりも、発光面積が小さくなる。各画素の輝度は、発光面積に比例するため、図１Ｃよりも発光面積が大きい図１Ｄの画素の方が輝度を上げやすくなる。図１Ｃの画素領域２Ｂと図１Ｄの画素領域２Ａの輝度を同一にするには、発光面積が小さい図１Ｃの画素領域２Ｂ内のＯＬＥＤの発光輝度を図１Ｄの画素領域２Ａ内のＯＬＥＤの発光輝度よりも高くする必要がある。

　このように、本実施形態による画像表示装置１は、画素領域２Ａと画素領域２Ｂを備えている。画素領域２Ａ内の画素は、発光領域（第３発光領域）２Ａ１とＯＬＥＤ（第３自発光素子）を有する。ＯＬＥＤ（第３自発光素子）は、発光領域２Ａ１から光を発光する。画素領域２Ｂ内の画素は、発光領域（第１発光領域）２Ｂ１と、非発光領域２Ｂ２と、ＯＬＥＤ（第１自発光素子）を有する。ＯＬＥＤ（第１自発光素子）は、発光領域２Ｂ１から光を発光する。また、後述するように、画素領域２Ｂ内の画素は別個のＯＬＥＤ（第２自発光素子）を有する場合もある。このＯＬＥＤ（第２自発光素子）は、発光領域（第２発光領域）２Ｂ２から光を発光する。

　図２はＯＬＥＤ５とドライブトランジスタＱ１との接続関係を示す回路図である。図２ではドライブトランジスタＱ１のゲート－ソース間電圧をＶgs、ドライブトランジスタＱ１の閾値電圧をＶth、ドライブトランジスタＱ１のドレイン－ソース間電流をＩds、ドライブトランジスタＱ１のゲート幅をＷ、ゲート長をＬ、移動度をμ、ゲート酸化膜容量をＣoxとすると、ドライブトランジスタＱ１のドレイン－ソース間電流Ｉdsは、以下の式（１）で表される。

　式（１）からわかるように、ドライブトランジスタＱ１のゲート－ソース間電圧Ｖgsが大きくなるほど、ＯＬＥＤ５に流れる電流Ｉdsは増大する。ＯＬＥＤ５に流れる電流Ｉdsが増大するほど、ＯＬＥＤ５の発光輝度は高くなる。

　図３はＯＬＥＤ５を流れる電流と発光輝度との相関関係を示す特性図である。図３の実線ｗ１はＯＬＥＤ５の初期状態の特性を示し、破線ｗ２は劣化後のＯＬＥＤ５の特性を示す。図示のように、ＯＬＥＤ５は電流を流す量を増やすほど発光輝度が高くなる傾向にあるが、劣化が進むと電流を流しても発光輝度は高くならなくなる。また、ＯＬＥＤ５の単位面積あたりの電流量が大きいほど、ＯＬＥＤ５の劣化時の発光輝度の低下量が大きくなる。よって、ＯＬＥＤ５の長寿命化のためには、ＯＬＥＤ５の発光面積をより大きくして、単位面積あたりの電流量を抑制するのが望ましい。

　図４は図１ＡのＡ－Ａ線方向の模式的な断面図である。図４は、表示パネル２の上端側の両隅部の直下に第１撮像部６ａを有する撮像センサ６ｂと第２撮像部６ｃを有する撮像センサ６ｄを配置した例を示している。画像表示装置１と撮像センサ６ｂ、６ｄを備えた電子機器の代表的な例は、スマートフォンなどである。撮像センサ６ｂ、６ｄのそれぞれは、例えば焦点距離が互いに相違する単焦点レンズ６ｅ、６ｆを備えていてもよい。なお、表示パネル２の直下に撮像センサ６ｂ、６ｄ以外のセンサを配置してもよいが、以下では、撮像センサ６ｂ、６ｄを配置する例を説明する。

　図４に示すように、表示パネル２は、第１撮像部６ａ及び第２撮像部６ｃが配置される側から順に、透明フィルム２ｂ、ガラス基板２ｃ、ＴＦＴ層４２、表示層２ｄ、バリア層２ｅ、タッチセンサ層２ｆ、粘着層２ｇ、円偏光板２ｈ、光学粘着シート（ＯＣＡ：Optical Clear Adhesive）２ｉ、及びカバーガラス２ｊを順に配置した積層体である。

　透明フィルム２ｂは省略してもよい。表示層２ｄは、ＯＬＥＤ５を構成する層であり、例えば図５のような積層構造である。バリア層２ｅは、表示層２ｄに酸素や水分が侵入するのを防止する層である。タッチセンサ層２ｆには、タッチセンサが組み込まれている。タッチセンサには、静電容量型や抵抗膜型など、種々の方式があるが、いずれの方式が採用されてもよい。また、タッチセンサ層２ｆと表示層２ｄを一体化したインセル構造にしてもよい。粘着層２ｇは、円偏光板２ｈとタッチセンサ層２ｆとを接着するために設けられている。粘着層２ｇには、可視光透過率が高い材料が用いられる。円偏光板２ｈは、ギラツキを低減したり、明るい環境下でも表示面２ｚの視認性を高めるために設けられている。光学粘着シート２ｉは、円偏光板２ｈとカバーガラス２ｊとの密着性を高めるために設けられている。光学粘着シート２ｉは、可視光透過率が高い材料が用いられる。カバーガラス２ｊは、表示層２ｄ等を保護するために設けられている。

　ＴＦＴ層４２は、後述するように、画素回路を構成するドライブトランジスタＱ１等が形成される層であり、実際には複数層から形成される場合もある。表示層２ｄは、図５に示すように、ガラス基板２ｃ側から積層順に、陽極２ｍ、正孔注入層２ｎ、正孔輸送層２ｐ、発光層２ｑ、電子輸送層２ｒ、電子注入層２ｓ、及び陰極２ｔを配置した積層構造である。陽極２ｍは、アノード電極とも呼ばれる。正孔注入層２ｎは、アノード電極２ｍからの正孔が注入される層である。正孔輸送層２ｐは、正孔を発光層２ｑに効率よく運ぶ層である。発光層２ｑは、正孔と電子を再結合させて励起子を生成し、励起子が基底状態に戻る際に光を発光する。陰極２ｔは、カソード電極とも呼ばれる。電子注入層２ｓは、カソード電極２ｔからの電子が注入される層である。電子輸送層２ｒは、電子を発光層２ｑに効率よく運ぶ層である。発光層２ｑは有機物を含んでいる。

　図６Ａはセンサが直下に配置されている画素領域２Ｂの模式的な断面図、図６Ｂはセンサが直下に配置されていない画素領域２Ａの模式的な断面図である。図６Ａと図６Ｂでは、ＯＬＥＤ５からの光が発光される場所及び方向を矢印で示している。画素領域２Ｂでは、図６Ａに示すように、各画素の一部（発光領域）２Ｂ１のみで発光される。一方、画素領域２Ａでは、図６Ｂに示すように、各画素の全域で発光される。図６Ａと図６Ｂを比較すればわかるように、画素領域２Ｂよりも画素領域２Ａの方が各画素の発光面積が大きくなる。

　図７Ａ、図７Ｂ及び図７Ｃは、表示パネル２上のセンサが直下に配置されていない画素領域２Ａとセンサが直下に配置されている画素領域２Ｂとで、画素輝度が同じになるようにする例を示す図である。図７Ａは表示パネル２上の画素領域２Ａと２Ｂの位置関係を示している。図７Ｂは画素領域２Ａと２Ｂの画素輝度を示す図である。図７Ｃは画素領域２Ａと２Ｂ内の各画素のＯＬＥＤ５に流れる単位面積あたりの電流を示す図である。

　図７Ｂのように画素領域２Ａと２Ｂで画素輝度を等しくするには、図７Ｃのように画素領域２Ｂ内の各画素のＯＬＥＤ５に流れる電流を、画素領域２Ａ内の各画素のＯＬＥＤ５に流れる電流よりも多くする必要がある。これは、画素領域２Ｂにおける各画素内でＯＬＥＤ５の光を発光する発光領域２Ｂ１の面積が画素領域２Ａにおける各画素内の発光領域２Ａ１の面積よりも小さいためである。図７Ｃは、画素領域２Ｂの発光領域２Ｂ１の面積が画素領域２Ａの発光領域２Ａ１の面積の１／２の例を示している。この場合、画素領域２Ｂ内の各画素のＯＬＥＤ５に流れる電流を、画素領域２Ａ内の各画素のＯＬＥＤ５に流れる電流の２倍にすれば、画素領域２Ａと２Ｂの画素輝度をほぼ同じにすることができる。ＯＬＥＤ５に流れる電流が多くなるほど、ＯＬＥＤ５の劣化が促進されるため、画素領域２Ｂ内の各画素のＯＬＥＤ５は、画素領域２Ａ内の各画素のＯＬＥＤ５よりも早く劣化してしまい、残像が視認される焼き付き等の不具合が生じやすくなる。

　図８Ａ及び図８Ｂは図７Ｃに対する解決策の第１例を示す図である。図８Ａは画素領域２Ａと２Ｂの画素輝度を示す図である。図８Ｂは画素領域２Ａと２Ｂ内の各画素のＯＬＥＤ５に流れる単位面積あたりの電流を示す図である。図８Ｂでは、画素領域２Ｂ内の各画素のＯＬＥＤ５に流れる電流を増やさずに、画素領域２Ａ内の画素領域２Ｂに近い画素ほど、ＯＬＥＤ５に流れる電流を徐々に小さくする。これにより、図８Ａに示すように、画素領域２Ａ内の画素輝度が、画素領域２Ｂに近づくほど徐々に低下し、画素領域２Ｂに隣接する画素領域２Ａ内の画素輝度は、画素領域２Ｂ内の画素輝度とほぼ同一になる。

　図８Ｂは、画素領域２Ｂの発光領域２Ｂ１の面積が画素領域２Ａの発光領域２Ａ１の面積の１／２の例を示している。この場合、画素領域２Ａと２Ｂで、各画素のＯＬＥＤ５に流れる電流を略等しくし、画素領域２Ａ内の画素領域２Ｂに近い側の一部の画素領域だけは例外的に、画素領域２Ｂに近い画素ほど、ＯＬＥＤ５に流れる電流をより小さくする。ＯＬＥＤ５に流れる電流の調整は、ドライブトランジスタＱ１のゲート電圧の調整により、比較的容易に行うことができる。あるいは、ドライブトランジスタＱ１のドレイン電圧を調整してもよい。これにより、画素領域２Ａから２Ｂにかけて、徐々に画素輝度が低下し、画素領域２Ａと２Ｂの境界位置で画素輝度の変化が生じないことから、観察者に画素輝度の違和感を生じさせるおそれがなくなる。

　図８Ｂの場合、画素領域２Ａと２Ｂで、ＯＬＥＤ５に流れる最大電流は等しいため、ＯＬＥＤ５の劣化の度合いにも差異は生じない。よって、図７Ｃのように、画素領域２Ｂ内の各画素のＯＬＥＤ５の劣化がより促進されるような不具合は生じない。

　図９は図７Ｃに対する解決策の第２例を示す図である。図９の左側断面図は、カメラが直下に配置されている画素領域２Ｂにおいて、各画素内の一部に設けられる発光領域２Ｂ１からＯＬＥＤ５の光を発光させる例を示している。一方、図９の右側断面図は、画素領域２Ｂにおける発光領域２Ｂ２でもＯＬＥＤ５の光を発光させる例を示している。図９の右側断面図は、発光領域２Ｂ１を発光させるためのＯＬＥＤ５とは別に、発光領域２Ｂ２を発光させるためのＯＬＥＤ５ａを設ける例を示している。発光領域２Ｂ２は、可視光を透過させるため、対応するＯＬＥＤ５ａからの光は、表示面２ｚ側だけでなく、その反対側からも射出される。よって、表示面２ｚ側に射出される光量は、ＯＬＥＤ５ａが発光する光量の略１／２になる。発光領域２Ｂ１は、後述するように、ＯＬＥＤ５のアノード電極層を広げて反射層として使用するため、ＯＬＥＤ５から発光された光のほぼすべてを表示面２ｚ側から射出させることができる。

　図９の右側断面図は、各画素の発光領域２Ｂ１と発光領域２Ｂ２の面積が等しい例を示している。この場合、発光領域２Ｂ１から射出される光量を０．５とすると、発光領域２Ｂ２から表示面２ｚ側に射出される光量は０．２５になる。よって、図９の右側断面図の例だと、画素領域２Ａ内の画素輝度を１とすると、画素領域２Ｂ内の画素輝度は０．５＋０．２５＝０．７５になり、画素領域２Ｂ内の各画素のＯＬＥＤ５に流れる電流を増やさなくても、輝度ばらつきを抑制できる。

　図１０ＡはＯＬＥＤ５を含む画素回路８の基本構成を示す回路図である。図１０Ａの画素回路８は、例えば上述した画素領域２Ａ内の各画素に設けられる。図１０Ａの画素回路８は、ＯＬＥＤ５の他に、ドライブトランジスタＱ１と、サンプリングトランジスタＱ２と、画素容量Ｃsとを備えている。サンプリングトランジスタＱ２は、信号線ＳｉｇとドライブトランジスタＱ１のゲートとの間に接続されている。サンプリングトランジスタＱ２のゲートには、走査線Ｇａｔｅが接続されている。画素容量Ｃsは、ドライブトランジスタＱ１のゲートとＯＬＥＤ５のアノード電極との間に接続されている。

　走査線Ｇａｔｅがハイ電位になると、サンプリングトランジスタＱ２は、信号線電圧に応じた電圧をドライブトランジスタＱ１に供給する。ドライブトランジスタＱ１は、信号線電圧に応じた電圧により、ＯＬＥＤ５に流れる電流を制御する。ＯＬＥＤ５は、電流に応じた発光輝度で発光する。ＯＬＥＤ５が発光すると、その光は発光領域２Ｂ１を通して射出される。

　図１０Ｂは図１０Ａの一変形例による画素回路８の回路図である。図１０Ｂの画素回路８は、カメラが直下に配置される画素領域２Ｂ内の各画素に設けられ、画素領域２Ａ内の各画素の画素回路８は図１０Ａのままである。図１０Ｂの画素回路８は、図９の右側断面図に準拠したものである。図１０Ｂの画素回路８は、図１０Ａの画素回路８に新たなＯＬＥＤ５ａを追加している。ＯＬＥＤ５ａは、発光領域２Ｂ２を発光するためのものであり、発光領域２Ｂ１を発光するためのＯＬＥＤ５に並列接続されており、画素領域２Ｂ内の各画素の発光領域２Ｂ２内の表示層２ｄに設けられる。ＯＬＥＤ５ａから発光された光は、各画素内の発光領域２Ｂ２から射出される。なお、ＯＬＥＤ５ａを発光制御する画素回路８の大部分は、発光領域２Ｂ１の内部に配置されている。これにより、発光領域２Ｂ２の可視光透過率の低下を抑制できる。

　図１０Ｂの画素回路８を設けることで、図９の右側断面図に示すように、発光領域２Ｂ１と発光領域２Ｂ２の双方から表示面２ｚ側に光を射出でき、画素領域２Ａと２Ｂの画素輝度の違いを低減できる。

　図１１Ａは、画素領域２Ａの各画素が図１０Ａの画素回路８を有し、画素領域２Ｂ内の各画素が図１０Ｂの画素回路８を有する場合の表示パネル２の画素輝度を示す図である。また、図１１Ｂは画素領域２Ａと図１１Ａの画素領域２Ｂの各画素に流れる単位面積あたりの電流を示す図である。

　図１１Ａ及び図１１Ｂに示す例では、画素領域２Ａと２Ｂの各画素のＯＬＥＤ５の発光輝度を基本的には等しくし、例外的に、画素領域２Ａ内の画素領域２Ｂに近接した画素領域内の画素領域２Ｂに近い画素ほど、ＯＬＥＤ５の発光輝度を低くしている。これにより、画素領域２Ｂ内の各画素のＯＬＥＤ５に流れる電流を増やさなくても、画素領域２Ａと２Ｂの画素輝度の違いを低減でき、表示パネル２の輝度ばらつきが目立たなくなる。

　ところで、画素領域２Ｂの直下に配置されるセンサの動作期間中は、画素領域２Ｂからの発光を停止するのが望ましい。画素領域２Ｂが発光している状態で、その直下のセンサで撮像等を行うと、センサの検出信号に、ＯＬＥＤ５ａによる発光成分が含まれてしまい、センサの検出信号の信頼性が低下するためである。そこで、図１２Ａのような画素回路８が考えられる。

　図１２Ａ及び図１２Ｂは図１０ＢにスイッチトランジスタＱ３を追加した回路図である。図１２ＡはスイッチトランジスタＱ３がオンの場合の電流の流れを矢印で示している。また、図１２ＢはスイッチトランジスタＱ３がオフの場合の電流の流れを矢印で示している。また、図１３ＡはスイッチトランジスタＱ３がオンの場合の電流の流れを矢印で示した断面図、図１３ＢはスイッチトランジスタＱ３がオフの場合の電流の流れを矢印で示した断面図である。

　スイッチトランジスタＱ３は、２つのＯＬＥＤ５、５ａのアノード電極同士を導通するか否かを切り替える。スイッチトランジスタＱ３のゲートにはリセット信号ＲＳＴが接続されている。リセット信号ＲＳＴがハイ電位になると、２つのＯＬＥＤ５、５ａのアノード電極同士が導通する。

　リセット信号ＲＳＴは、画素領域２Ｂの直下に配置されたセンサを動作させるタイミングに合わせて、ロー電位になる。これにより、センサの動作中は、スイッチトランジスタＱ３をオフさせて、発光領域２Ｂ２用のＯＬＥＤ５ａの発光を停止させて、発光領域２Ｂ２から光が射出されないようにすることができる。

　スイッチトランジスタＱ３がオンの場合は、図１２Ａの回路図及び図１３Ａの断面図に示すように、画素領域２Ｂ内の発光領域２Ｂ１と発光領域２Ｂ２の双方が、ＯＬＥＤ５、５ａで発光された光を射出する。可視光光非透過部２Ｂ１と発光領域２Ｂ２の面積が等しい場合、発光領域２Ｂ１の画素輝度を０．５とすると、発光領域２Ｂ２の表示面２ｚ側の画素輝度は０．２５になる。

　スイッチトランジスタＱ３がオフの場合は、ドライブトランジスタＱ１のドレイン－ソース間電流がすべてＯＬＥＤ５に流れるため、ＯＬＥＤ５に流れる電流量は、スイッチトランジスタＱ３がオンの場合の略２倍になる。よって、図１２Ｂの回路図及び図１３Ｂの断面図に示すように、画素領域２Ｂ内の発光領域２Ｂ２からは光が射出されなくなる代わりに、発光領域２Ｂ１からは、図１２Ａの２倍の輝度の光が射出される。図１３Ａでは、各画素の発光領域２Ｂ１と発光領域２Ｂ２を合わせた画素輝度が０．５＋０．２５＝０．７５であったのに対し、図１３Ｂでは、各画素の画素機度は０．５×２＝１．０となる。

　このように、スイッチトランジスタＱ３がオンかオフかにより、画素領域２Ｂ内の発光領域２Ｂ１の画素輝度が若干変化する。ただし、表示パネル２内の各画素の平均輝度をどの程度の輝度に設定するかは、図１２Ａ等の信号線電圧により調整することができる。また、１フレーム期間内の各画素の表示期間や１フレーム期間内のセンサの動作期間を調整することでも、表示パネル２の平均輝度を調整できる。なお、センサの動作期間は、フリッカを抑制する観点では、１フレーム期間内の一部期間に設定するのが望ましいが、場合によっては、複数フレームにまたがる期間内にセンサを動作させてもよい。

　画素領域２Ｂ内の各画素内に、発光領域２Ｂ２を発光させるためのＯＬＥＤ５ａを設ける画素回路８は、図１０Ｂや図１２Ａの画素回路８以外の回路構成も考えられる。

　図１４Ａは画素領域２Ｂ内の画素回路８の第１変形例の回路図である。図１４Ａの画素回路８は、発光領域２Ｂ１を発光させるための第１画素回路８ａと、発光領域２Ｂ２を発光させるための第２画素回路８ｂとを有する。第１画素回路８ａと第２画素回路８ｂは同じ回路構成であり、サンプリングトランジスタＱ２と、ドライブトランジスタＱ１と、画素容量Ｃsとを有する。第１画素回路８ａと第２画素回路８ｂは、信号線も別個に設けている。

　第１画素回路８ａは、静止画表示の際には１００％デューティでＯＬＥＤ５を発光させる。第２画素回路８ｂは、センサの動作期間中のみ、ＯＬＥＤ５ａを発光させるようにして、ＯＬＥＤ５ａの劣化を抑制する。

　図１４Ａの画素回路８は、通常の画素回路８の略２倍の回路面積を必要とするため、発光領域２Ｂ２の面積を縮小せざるを得ず、可視光透過率が低くなる。その一方で、任意のタイミングで発光領域２Ｂ２を発光させることができ、発光領域２Ｂ２の発光又は消灯により、発光領域２Ｂ１の第１画素回路８ａ内のＯＬＥＤ５に流れる電流は影響を受けなくなる。

　図１４Ｂは画素領域２Ｂ内の画素回路８の第２変形例の回路図である。図１２ＡのスイッチトランジスタＱ３がオフすると、ドライブトランジスタＱ１のドレイン－ソース間電流は、発光領域２Ｂ２用のＯＬＥＤ５ａには流れなくなり、すべての電流が発光領域２Ｂ１用のＯＬＥＤ５に流れる。ところが、スイッチトランジスタＱ３のドレイン－ソース間にリーク電流が流れると、リーク電流の量に応じて、発光領域２Ｂ２用のＯＬＥＤ５ａにも電流が流れ、場合によっては、発光領域２Ｂ２用のＯＬＥＤ５ａが発光して、発光領域２Ｂ２から光が漏れ出すおそれがある。

　そこで、図１４Ｂの画素回路８は、スイッチトランジスタＱ３のゲートと接地ノード（カソード電極と同電位）との間に導電型が逆のスイッチトランジスタＱ３ａを追加で配置し、このスイッチトランジスタＱ３ａのゲートにはリセット信号ＲＳＴを入力している。これにより、２つのスイッチトランジスタＱ３、Ｑ３ａのいずれか一方のみがオンするようになる。よって、スイッチトランジスタＱ３がオフするときは、発光領域２Ｂ２用のＯＬＥＤ５ａのアノード電極がカソード電極と短絡され、このＯＬＥＤ５ａを確実に消灯させることができる。

　図１４Ｃは画素領域２Ｂ内の画素回路８の第３変形例の回路図である。図１４Ｃの画素回路８は、図１２ＡのスイッチトランジスタＱ３を、カスコード接続された２つのスイッチトランジスタＱ３ｂ、Ｑ３ｃで構成する点で図１２Ａの画素回路８と異なる。２つのスイッチトランジスタＱ３ｂ、Ｑ３ｃのゲートにはいずれもリセット信号ＲＳＴが入力されている。

　図１４Ｃのように、スイッチトランジスタＱ３をダブルゲート構造にすることで、これらスイッチトランジスタＱ３ｂ、Ｑ３ｃがオフのときに、これらスイッチトランジスタＱ３ｂ、Ｑ３ｃにリーク電流が流れるおそれがなくなり、リーク電流により発光領域２Ｂ１用のＯＬＥＤ５が発光するという不具合が起きなくなる。

　センサが撮像センサの場合、図１２ＡのスイッチトランジスタＱ３や図１４ＣのスイッチトランジスタＱ３ｂ、Ｑ３ｃでリーク電流が生じた欠陥画素を検出して、リーク電流が生じたことが検出されると、撮像センサの撮像画像を補正することができる。

　図１５は欠陥画素の検出と画像補正を行う処理手順を示すフローチャートである。図１５のフローチャートは、例えば、本実施形態による画像表示装置１を製造後の検査工程で実施される。あるいは、本実施形態による画像表示装置１を出荷後にユーザサイドで図１５のフローチャートを実施してもよい。

　まず、画素領域２Ｂ内の各画素のスイッチトランジスタＱ３をオンさせた状態で、表示パネル２の全画素を表示させる（ステップＳ１）。次に、スイッチトランジスタＱ３をオフにして（ステップＳ２）、画素領域２Ｂ内の発光領域２Ｂ２の発光を停止させた状態で、撮像センサにて撮像を行う（ステップＳ３）。次に、撮像画像に基づいて、リーク電流が生じたスイッチトランジスタＱ３を有する欠陥画素を検出し（ステップＳ４）、欠陥画素の座標位置と発光特性を画像表示装置１内の信号処理チップに書き込む（ステップＳ５）。その後、撮像センサで撮像する際には、信号処理チップに書き込んだ情報を読み出して撮像画像の補正処理を行う（ステップＳ６）。例えば、リーク電流が流れるスイッチトランジスタＱ３を有する画素については、撮像画像の輝度が高くなりすぎるため、輝度を低下させるような補正処理を行ってもよい。

　図１６は画素回路８Ｂ内の各画素の画素回路８の具体的な構成を示す回路図である。図１６の画素回路８は、図１２Ａに示したドライブトランジスタＱ１、サンプリングトランジスタＱ２及びスイッチトランジスタＱ３の他に、３つのトランジスタＱ４～Ｑ６を有する。トランジスタＱ４のドレインはドライブトランジスタＱ１のゲートに接続され、トランジスタＱ４のソースは電圧Ｖ１に設定され、トランジスタＱ４のゲートにはゲート信号Ｇａｔｅ１が入力される。トランジスタＱ５のドレインはＯＬＥＤ５のアノード電極に接続され、トランジスタＱ５のソースは電圧Ｖ２に設定され、トランジスタＱ５のゲートにはゲート信号Ｇａｔｅ２が入力される。

　トランジスタＱ１～Ｑ５はＮ型トランジスタであるのに対して、トランジスタＱ６はＰ型トランジスタである。トランジスタＱ６のソースは電源電圧Ｖccpに設定され、トランジスタＱ６のドレインはドライブトランジスタＱ１のドレインに接続され、トランジスタＱ６のゲートにはゲート信号Ｇａｔｅ３が入力される。

　図１７は図１６の画素回路８内の各部の電圧波形図である。以下、図１７の電圧波形図を参照して、図１６の画素回路８の動作を説明する。

　初期状態（時刻ｔ０）では、トランジスタＱ２，Ｑ４～Ｑ５はオフ状態であり、ドライブトランジスタＱ１のゲート電圧は不定である。

　その後、時刻ｔ１でゲート信号Ｇａｔｅ２がハイ電位になる。これにより、トランジスタＱ５がオンし、ドライブトランジスタＱ１のソースに繋がるノードＳが電圧Ｖ２まで急激に低下する。これにより、ドライブトランジスタＱ１のゲート電圧Ｇも、画素容量Ｃsを介して電圧ＶＦまで急激に低下する。

　その後、時刻ｔ２でゲート信号Ｇａｔｅ１がハイ電位になる。これにより、トランジスタＱ４がオンし、ドライブトランジスのゲート電圧Ｇは、電圧Ｖ１に上昇する。この時点では、ノードＳは電圧Ｖ２であり、ドライブトランジスタＱ１のゲート－ソース間電圧Ｖgs＝Ｖ１－ｖ２＞Ｖthである。ただし、ノードＳの電圧Ｖ２は、ＯＬＥＤ５の閾値電圧ＶthELよりも小さいことから、ＯＬＥＤ５は逆バイアス状態であり、発光しない。

　その後、時刻ｔ３では、ゲート信号Ｇａｔｅ２がロー電位になり、ゲート信号Ｇａｔｅ３もロー電位になる。これにより、トランジスタＱ５がオフし、トランジスタＱ６がオンする。よって、トランジスタＱ６のソース－ドレイン間電流は、ドライブトランジスタＱ１のドレイン－ソース間を経由して画素容量Ｃsに流れ、画素容量Ｃsに電荷が蓄積される。これにより、ドライブトランジスタＱ１のＶthの補正動作が開始される。この時点では、ドライブトランジスタＱ１のゲート電圧はＶ１であり、電荷蓄積量が多くなるに従って、ノードＳの電圧が上昇し、ドライブトランジスタＱ１のＶgsが低下することから、やがてドライブトランジスタＱ１はカットオフし、ノードＳの電圧はＶ１－Ｖthになる。

　ドライブトランジスタＱ１がカットオフすると、ドライブトランジスタＱ１にはドレイン－ソース間電流が流れなくなる。その後、時刻ｔ４で、ゲート信号Ｇａｔｅ３がハイ電位になり、トランジスタＱ６はオフする。また、ゲート信号Ｇａｔｅ１もロー電位になり、トランジスタＱ４がオフする。これにより、画素容量ＣsにＶthに応じた電荷が保持される。このように、時刻ｔ３～ｔ４は、ドライブトランジスタＱ１の閾値電圧Ｖthを検出して補正する期間である。

　その後、時刻ｔ５で走査線に繋がるゲート信号Ｇａｔｅ４をハイ電位にすると、サンプリングトランジスタＱ２がオンして、信号線電圧Ｖsigに応じた電荷が画素容量Ｃsに蓄積される。これにより、ドライブトランジスタＱ１のゲート－ソース間電圧Ｖgsは、Ｖsig－Ｖ１＋Ｖthになる。説明の簡略化のために、Ｖ１＝０とすると、Ｖgs＝Ｖsig＋Ｖthになる。

　サンプリング期間が終了する時刻ｔ７より前の時刻ｔ６でゲート信号Ｇａｔｅ３がロー電位になり、トランジスタＱ６がオンする。これにより、ドライブトランジスタＱ１のドレイン電圧が電源電圧Ｖccになり、画素回路８は非発光期間から発光期間に遷移する。サンプリングトランジスタＱ２がまだオンの間（時刻ｔ６～ｔ７）にドライブトランジスタＱ１の移動度補正が行われる。時刻ｔ６～ｔ７の期間内は、ドライブトランジスタＱ１のゲートが信号線電圧Ｖsigに保持された状態で、ドライブトランジスタＱ１のドレイン－ソース間電流が流れる。ここで、Ｖ１－Ｖth＜ＶthＥLと設定しておくことで、ＯＬＥＤ５は逆バイアス状態になり、整流特性の代わりに単純な容量特性を示すようになる。よって、ドライブトランジスタＱ１のドレイン－ソース間電流Ｉdsは、画素容量ＣsとＯＬＥＤ５の等価容量に流れ、ドライブトランジスタＱ１のソース電圧が上昇していく。図１７では、ソース電圧の上昇分をΔＶとしている。この上昇分ΔＶは、画素容量Ｃsに保持されたドライブトランジスタＱ１のＶgsから差し引かれるため、負帰還をかけたことになる。

　このように、ドライブトランジスタＱ１のドレイン－ソース間電流Ｉdsを、ドライブトランジスタＱ１のＶgsに負帰還することで、ドライブトランジスタＱ１の移動度μを補正することができる。なお、負帰還量ΔＶは、時刻ｔ６～ｔ７の時間幅を調整することで、最適化可能である。

　時刻ｔ７で、ゲート信号Ｇａｔｅ４がロー電位になると、サンプリングトランジスタＱ２がオフする。これにより、ドライブトランジスタＱ１のゲートは信号線から切り離され、ドライブトランジスタＱ１のゲートは電圧（Ｖsig－ΔＶ＋Ｖth）を保持する。

　ドライブトラジスタのソース電圧は徐々に上昇して、ＯＬＥＤ５の逆バイアス状態は解消され、発光を開始する。このとき、ＯＬＥＤ５に流れる電流は、上述した式（１）で表される。

　図１６の画素回路８は、トランジスタＱ１～Ｑ５をＮ型トランジスタとし、トランジスタＱ６をＰ型トランジスタとする例を示したが、図１８のように、全てのトランジスタＱ１ａ～Ｑ６ａをＰ型トランジスタで構成してもよい。図１８の画素回路８も、動作原理は図１５の画素回路８と同様であり、詳細な動作説明は割愛する。

　図１９は図１６及び図１８とは異なる構成の画素回路８の回路図である。図１９の画素回路８は、Ｐ型トランジスタＱ１１～Ｑ１６と、Ｎ型トランジスタＱ１７と、画素容量Ｃsとを有する。トランジスタＱ１３はドライブトランジスタ、トランジスタＱ１２はサンプリングトランジスタである。

　まず、トランジスタＱ１５をオンして、ドライブトランジスタＱ１３のゲートに初期化電圧Ｖintが供給される。初期化電圧Ｖintは、信号線電圧よりも低い電圧であり、ドライブトランジスタＱ１３はオンバイアス状態に設定される。

　次に、トランジスタＱ１２とＱ１７がオンする。トランジスタＱ１７がオンすると、ドライブトランジスタＱ１３はゲートとドレインが短絡し、ダイオードとして機能する。その後、トランジスタＱ１１とＱ１４がオンすると、信号線電圧に応じた電荷が画素容量Ｃsに蓄積されるととともに、トランジスタＱ１２とＱ１４の接続ノードＳの電位が次第に上昇し、トランジスタＱ１１のソース電圧がＯＬＥＤ５の閾値電圧を超えると、ＯＬＥＤ５が発光を開始する。図１９の各トランジスタの導電型は逆にしてもよい。

　図１６、図１８及び図１９に示すように、画素回路８の回路構成には、種々の変形例が考えられ、本実施形態では、任意の回路構成の画素回路８を適用可能である。

　図２０は本実施形態による画像表示装置１の概略構成を示すブロック図である。図示のように、画像表示装置１は、表示パネル２を備えており、表示パネル２には、ＦＰＣ３等を介してドライバＩＣ１１が接続されている。ドライバＩＣ１１は、例えば図１Ａに示したように、ＦＰＣ３上に実装されたＣＯＦ４であってもよい。この場合、表示パネル２とドライバＩＣ１１との信号の送受は、ＦＰＣ３内の配線を介して行われる。あるいは、ドライバＩＣ１１に内蔵される少なくとも一部の回路を表示パネル２に積層したＣＯＧ構成にしてもよい。また、ドライバＩＣ１１は、表示パネル２の額縁部分（ベゼル）に実装してもよい。

　図２０では、簡略化のために、１つのドライバＩＣ１１を図示しているが、複数のドライバＩＣ１１が表示パネル２と信号の送受を行ってもよい。

　表示パネル２は、画素アレイ部１２と、シフトレジスタ（ゲートドライバ）１３と、セレクタスイッチ１４とを有する。画素アレイ部１２は、上述したように、縦横に配置される複数の画素を有し、一部の画素領域（画素領域２Ｂ）の直下には、センサが配置されている。画素領域２Ｂ内の各画素は、図１２Ａ等に示した画素回路８を有し、画素領域２Ａ内の各画素は、図１０Ａ等に示した画素回路８を有する。画素回路８には、アノード電極などの可視光透過率が低い部材が含まれるため、センサが直下に配置されている画素領域２Ｂにおける各画素の画素回路８の大半は、発光領域２Ｂ１内に配置されている。

　シフトレジスタ１３は、複数の走査線に接続されており、各走査線に順次にゲートパルス信号を供給する。シフトレジスタ１３は、走査線駆動回路やゲートドライバとも呼ばれる。図２０では、４８０本の走査線を有する例を示しているが、走査線の数に制限はない。

　セレクタスイッチ１４は、複数の信号線に接続されており、各信号線に順次に信号線電圧を供給する。表示パネル２の横方向に６４０画素がある場合、各画素が３つの色画素を有するため、信号線の本数は、６４０×３＝１９２０本となる。図２０では、一つのセレクタスイッチ１４から１９２０本の信号線を出力する例を示しているが、複数のセレクタスイッチ１４を設けて、各セレクタスイッチ１４に接続される信号線の数を減らしてもよい。

　ドライバＩＣ１１は、インタフェース（Ｉ／Ｆ）回路１５と、データラッチ回路１６と、ＤＡＣ１７と、タイミングジェネレータ１８と、フレームメモリ１９と、電源回路２０とを有する。Ｉ／Ｆ回路１５は、画像表示装置１の外部に設けられるホストプロセッサ２１等からの映像データ、制御データ、電源電圧等を受信する。データラッチ回路１６は、映像データを所定のタイミングでラッチする。ＤＡＣ１７は、データラッチ回路１６でラッチされた映像データをアナログ画素電圧に変換する。タイミングジェネレータ１８は、Ｉ／Ｆ回路１５で受信された制御データに基づいて、データラッチ回路１６のラッチタイミングやＤＡＣ１７でＤ／Ａ変換するタイミングを制御する。フレームメモリ１９は、例えば、表示パネル２に表示される１フレーム分の映像データを保存するメモリ容量を有する。表示パネル２は、１秒間に６０回程度、表示を更新するが、その都度、ホストプロセッサ２１からの映像データを受信して表示するのは、消費電力が増えるため、望ましくない。そこで、表示パネル２に同一の静止画を表示する場合には、フレームメモリ１９から読み出して表示することで、消費電力の削減を図ることができる。

　図２１は図２０の画素アレイ部１２の基本的な構成を示す回路図である。画素アレイ部１２は、縦横に配置された複数の走査線と複数の信号線とを有し、走査線と信号線の各交差部分に画素回路８が設けられている。図２１では、簡略化のために、各画素回路８がサンプリングトランジスタＱ２と、ドライブトランジスタＱ１と、画素容量Ｃsと、ＯＬＥＤ５とを有する例を示しているが、実際には、図１６等の回路構成を有する。複数の走査線には、ゲートドライバ（シフトレジスタ）１３からゲートパルス信号が線順次に出力される。

　図２２は画素アレイ部１２内の各走査線と各信号線の駆動タイミングを示すタイミング図である。図２２に示すように、各走査線は、線順次に駆動され、ゲートパルス信号が順に出力される。また、各走査線にゲートパルス信号が供給されるタイミングに合わせて、各信号線に信号線電圧が供給される。各画素は３つの色画素で構成されるが、各色画素の信号線電圧は同タイミングで対応する信号線に供給される。

　図２３は本実施形態による画素アレイ部１２の具体的な構成を示す回路図である。図２３の画素アレイ部１２のうち、破線枠で囲んだ領域がセンサが直下に配置される画素領域２Ｂであり、それ以外が画素領域２Ａである。画素領域２Ｂは、発光領域２Ｂ１を発光させるための第１画素回路８ａと、発光領域２Ｂ２を発光させるための第２画素回路８ｂとを有する。一方、画素領域２Ｂ以外の画素領域２Ａは、センサが直下に配置されていないことから、第１画素回路８ａのみを有する。

　画素領域２Ｂにおける第１画素回路８ａと第２画素回路８ｂは、図１４Ａに示した回路構成と同じである。実際には、画素領域２Ｂ内の各画素が３つの色画素を有するため、色画素ごとに、第１画素回路８ａと第２画素回路８ｂが設けられる。色画素ごとに設けられる第１画素回路８ａと第２画素回路８ｂ内のドライブトランジスタＱ１のドレインはいずれも、共通の電源電圧Ｖccpに接続されている。同一色画素内の第１画素回路８ａと第２画素回路８ｂは、横（水平）方向に隣接して配置されている。このため、画素領域２Ｂ内の画素ごとの信号線の本数は、画素領域２Ａ内の画素ごとの信号線の本数の２倍多く設けられている。画素領域２Ｂ内の発光領域２Ｂ２を発光させるか否かは、対応する信号線に信号線電圧を供給するか否かで切り替えることができる。

　画素領域２Ｂでは、センサを動作させない場合は、各画素（色画素）内の横（水平）方向に隣接して配置された発光領域２Ｂ１と発光領域２Ｂ２がともに発光する。一方、センサの動作期間中は、各画素（色画素）内の横（水平）方向に隣接して配置された発光領域２Ｂ１は発光するものの、発光領域２Ｂ２は発光しない。よって、センサは、発光領域２Ｂ２の発光の影響を受けることなく、発光領域２Ｂ２を通して入射された光を受光したり、発光領域２Ｂ２を通して光を投光することができる。

　画素領域２Ｂにおける第１画素回路８ａと第２画素回路８ｂは、光を反射する部材で主に形成されているため、発光領域２Ｂ１の内部に配置される。これにより、第２画素回路８ｂを設けたとしても、発光領域２Ｂ２の面積を確保でき、画素領域２Ｂにおける各画素の輝度低下を抑制できる。

　図２４は本実施形態による画素アレイ部１２の第１変形例を示す回路図である。図２４の画素アレイ部１２のうち、破線枠で囲んだ領域がセンサが直下に配置される画素領域２Ｂであり、それ以外が画素領域２Ａである。図２４の画素アレイ部１２における画素領域２Ｂでは、画素（色画素）内の縦（垂直）方向に発光領域２Ｂ１と非発光領域２Ｂ２を隣接して配置している。このため、画素領域２Ｂでは、画素ごとに２本ずつ走査線が設けられている。一方、画素領域２Ａでは、画素ごとに２本ずつ走査線が設けられているものの、そのうちの１本のみに画素回路８が接続されている。画素領域２Ｂ内の非発光領域２Ｂ２を発光させるか否かは、対応する走査線にゲートパルス信号を供給するか否かで切り替えることができる。

　画素領域２Ｂでは、センサを動作させない場合は、各画素（色画素）内の縦（垂直）方向に隣接して配置された発光領域２Ｂ１と非発光領域２Ｂ２がともに発光する。一方、センサの動作期間中は、各画素（色画素）内の縦（垂直）方向に隣接して配置された発光領域２Ｂ１は発光するものの、非発光領域２Ｂ２は発光しない。よって、センサは、非発光領域２Ｂ２の発光の影響を受けることなく、非発光領域２Ｂ２を通して入射された光を受光したり、非発光領域２Ｂ２を通して光を投光することができる。

　図２５は本実施形態による画素アレイ部１２の第２変形例を示す回路図である。図２５の画素アレイ部１２のうち、破線枠で囲んだ領域がセンサが直下に配置される画素領域２Ｂであり、それ以外が画素領域２Ａである。図２５の画素アレイ部１２は、縦（垂直）方向に隣接する２画素のうち、１画素を発光領域２Ｂ１として利用し、他の１画素を非発光領域２Ｂ２として利用する。センサを動作させない場合は、画素領域内の全画素を発光させる。センサの動作期間中は、例えば、画素領域２Ｂ内の奇数行の画素は発光させ、偶数行の画素は発光させないようにする。偶数行の画素については、各画素の走査線の駆動タイミングにおいて、信号線電圧をゼロにする。これにより、画素領域２Ｂ内の偶数行の画素は発光しなくなり、偶数行の画素を非発光領域２Ｂ２として利用して、センサにて光を受光することができる。

　図２６は本実施形態による画素アレイ部１２の第３変形例を示す回路図である。図２６の画素アレイ部１２のうち、破線枠で囲んだ領域がセンサが直下に配置されている画素領域２Ｂであり、それ以外が画素領域２Ａである。画素領域２Ｂ内の各画素（色画素）には、図１４Ｂと同様の回路構成の画素回路８が設けられている。各画素回路８は、２つのＯＬＥＤ５、５ａのアノード電極を短絡させるか否かを切り替えるスイッチトランジスタＱ３を有する。画素領域２Ｂ内の横（水平）方向に配置された各行の画素群ごとに、共通のリセット信号ＲＳＴが設けられており、各行の画素群に含まれる全スイッチトランジスタＱ３は、同タイミングでオン又はオフする。画素回路８には、各行のリセット信号ＲＳＴをハイにするタイミングを各行ごとに個別に制御するリセットドライバ（ＲＳＴドライバ）２２が設けられている。

　図２６の画素アレイ部１２では、画素領域２Ｂ内の各行ごとに、各画素の発光領域２Ｂ２を発光させるか否かを任意のタイミングで切り替えることができる。
　図２７は本実施形態による画素アレイ部１２の第４変形例を示す回路図である。図２７の画素アレイ部１２のうち、破線枠で囲んだ領域がセンサが直下に配置されている画素領域２Ｂであり、それ以外が画素領域２Ａである。図２７の画素アレイ部１２は、画素領域２Ｂ内に図１４Ｂと同様の回路構成の画素回路８を設けた点では図２６と共通するが、各画素回路８内のスイッチトランジスタＱ３のゲートに入力されるリセット信号ＲＳＴをすべて共通に接続した点で、図２６とは異なっている。

　図２７の画素回路８は、画素領域２Ｂ内の各行ごとに、発光領域２Ｂ２を発光させるか否かを切り替えることはできないが、任意のタイミングで、画素領域２Ｂ内の全画素の発光領域２Ｂ２を発光させるか否かを切り替えることができる。図２７の画素アレイ部１２は、図２６のリセットドライバ２２が不要であり、図２６よりも回路構成を簡略化できる。

　図２８は図２６の画素回路８を有する画素領域２Ｂの駆動タイミング図である。図２８は、画素領域２Ｂ内に３本の走査線Ｇａｔｅ０～２に接続された３行分の画素群が存在する例を示している。また、図２８では、行ごとに設けられる３つのリセット信号ＲＳＴ０～２が時間をずらして順次にハイ電位からロー電位に変化する例を示している。各行の各画素の発光領域２Ｂ１は、信号線電圧を書き込む期間以外は、常に発光している。一方、各行の各画素の発光領域２Ｂ２は、リセット信号ＲＳＴがハイ電位の期間だけ発光し、ロー電位の期間は消灯する。このため、各行ごとに、画素領域２Ｂ内の画素群が消灯する期間がずれる。画素領域２Ｂの直下に位置するセンサは、各行の画素群がいずれも消灯する期間のみ駆動することができる。図２８では、３行分の画素分のいずれもが消灯する期間を矢印線ｙ１で図示している。矢印線ｙ１がセンサの動作期間である。矢印線ｙ１の長さからわかるように、画素領域２Ｂ内の各行ごとに発光領域２Ｂ２が消灯するタイミングがずれている場合には、センサの動作期間が短くなる。

　図２９は図２７の画素回路８を有する画素領域２Ｂの駆動タイミング図である。図２７の画素回路８は、画素領域２Ｂ内の３行分の画素群に対応する３つのリセット信号ＲＳＴが同じタイミングで変化するため、各行の各画素の発光領域２Ｂ２が消灯するタイミングが同じになる。よって、センサを動作させることが可能な期間は、各行の各画素の発光領域２Ｂ２が消灯する期間であり、図２８よりもセンサの動作期間を長くできる。

　図３０は本実施形態による画像表示装置１の画素配置の第１例を示す図である。図３０の破線枠がセンサが直下に配置される画素領域２Ｂであり、それ以外はセンサが直下に配置されない画素領域２Ａである。図示のように、画素領域２Ａにおける各画素は、赤緑青の３つの色画素を有し、これら色画素が順繰りに縦横に配置されている。画素領域２Ｂでは、各画素（色画素）が発光領域２Ｂ１と非発光領域２Ｂ２を有し、発光領域２Ｂ１は発光するものの、非発光領域２Ｂ２は発光しない。図３０では、発光領域２Ｂ１を「非」と表記し、非発光領域２Ｂ２を「窓」と表記している。画素領域２Ｂ１の各画素は３つの色画素を含んでいる。非発光領域２Ｂ２は、常時、光を透過するため、画素領域２Ｂの直下のセンサは、非発光領域２Ｂ２を介して光を受光することにより、任意のタイミングでセンシングを行うことができる。各画素（色画素）の画素回路８は、例えば図１０Ａのような回路構成でよく、ＯＬＥＤ５は１個でよい。

　図３１は本実施形態による画像表示装置１の画素配置の第２例を示す図である。図３１の破線枠がセンサが直下に配置される画素領域２Ｂであり、それ以外はセンサが直下に配置されない画素領域２Ａである。画素領域２Ｂでは、各画素（色画素）が発光領域２Ｂ１と発光領域２Ｂ２を有し、発光領域２Ｂ１と２Ｂ２の双方ともに発光可能である。この場合、例えば図１０Ｂに示すように、画素領域２Ｂにおける各画素（各色画素）に２個ずつＯＬＥＤ５、５ａが配置される。図３１では、発光領域２Ｂ１を「非」と表記し、発光領域２Ｂ２を「透」と表記している。発光領域２Ｂ１は、表示パネル２の表示期間中は常時発光するのに対し、発光領域２Ｂ２はセンサが動作しない期間のみ発光し、センサの動作期間中は消灯する。各画素（色画素）の画素回路８は、例えば図１２Ａの回路構成である。

　図３２は本実施形態による画像表示装置１の画素配置の第３例を示す図である。図３２の破線枠がセンサが直下に配置される画素領域２Ｂであり、それ以外はセンサが直下に配置されない画素領域２Ａである。上述した図３０と図３１の画素領域２Ｂは、画素領域２Ｂ内のすべての色画素が発光領域２Ｂ１と発光領域２Ｂ２を有しているのに対し、図３２の画素領域２Ｂは、縦（垂直）方向に配置された画素のうち、奇数行の画素は発光領域２Ｂ１のみを有し、偶数行の画素は発光領域２Ｂ２のみを有する。奇数行の発光領域２Ｂ１と偶数行の発光領域２Ｂ２はいずれも、ＯＬＥＤ５からの光を発光する。図３２の各色画素の画素回路８は、１個のＯＬＥＤ５を有していればよく、図３１の画像表示装置１の画素回路８よりも、回路構成を簡略化できる。ただし、偶数行の各画素（色画素）の画素回路８は、センサを動作させる際には発光領域２Ｂ２の発光を停止しなければならないため、発光停止のためのスイッチトランジスタＱ３等が必要になる。

　なお、図３２では、奇数行の画素が発光領域２Ｂ１を有し、偶数行の画素が発光領域２Ｂ２を有するが、逆にしてもよい。すなわち、奇数行の画素が発光領域２Ｂ２を有し、偶数行の画素が発光領域２Ｂ１を有していてもよい。また、複数の画素行単位で、各画素に発光領域２Ｂ１を持たせるか、発光領域２Ｂ２を持たせるかを切り替えてもよい。

　図３３は本実施形態による画像表示装置１の画素配置の第４例を示す図である。図３３の破線枠がセンサが直下に配置される画素領域２Ｂであり、それ以外はセンサが直下に配置されない画素領域２Ａである。画素領域２Ｂ内の各色画素が発光領域２Ｂ１又は発光領域２Ｂ２のいずれか一方だけを有する点では図３２と共通する。ただし、図３３では、画素領域２Ｂ内の複数の画素に含まれる複数の色画素のうち、発光領域２Ｂ２を有する色画素が千鳥状に配置され、同様に、発光領域２Ｂ１を有する色画素も千鳥状に配置されている。上述したように、発光領域２Ｂ２の発光輝度は、発光領域２Ｂ１の発光輝度よりも低くなるが、発光領域２Ｂ２を有する色画素を画素領域２Ｂ内で均等に分散させることで、輝度低下や輝度ばらつきが目立ちにくくなる。

　図３４は本実施形態による画像表示装置１の画素配置の第５例を示す図である。図３４の破線枠がセンサが直下に配置される画素領域２Ｂであり、それ以外はセンサが直下に配置されていない画素領域２Ａである。図３４は図３０の変形例であり、一部の色画素（例えば、発光寿命が特に短い青色画素）については、非発光領域２Ｂ２を設けていない。よって、青色画素は、発光領域２Ｂ１だけであり、表示パネル２の表示期間中は常時発光を行う。このように、画素内のすべての色画素が非発光領域２Ｂ２を備えている必要はなく、一部の色画素だけが非発光領域２Ｂ２を備えるようにしてもよい。

　図３５は本実施形態による画像表示装置１の画素配置の第６例を示す図である。図３５の破線枠がセンサが直下に配置される画素領域２Ｂであり、それ以外はセンサが直下に配置されていない画素領域２Ａである。図３５は図３１及び図３４の変形例であり、図３４の非発光領域２Ｂ２を発光可能としたものである。より具体的には、センサを動作させていない期間は発光領域２Ｂ２を発光させ、センサの動作期間中は発光領域２Ｂ２を発光させないようにする。一部の色画素（例えば青色画素）については、発光領域２Ｂ２を設けないことで、画素の長寿命化を図ることができる。

　図３６は本実施形態による画像表示装置１の画素配置の第７例を示す図である。図３６の破線枠がセンサが直下に配置される画素領域２Ｂであり、それ以外はセンサが直下に配置されていない画素領域２Ａである。図３６の画像表示装置１は、画素領域２Ａにおいて、各画素が赤緑青白の４つの色画素を有する。これら４つの色画素の配置順序や面積は任意であり、図３６は一例にすぎない。なお、白色以外の色画素を設けてもよい。４つの色画素のうち、画素領域２Ｂにおける白色画素は非発光領域２Ｂ２としている。この非発光領域２Ｂ２は、ＯＬＥＤ５の光を発光しないが、常時、光を透過させることができる。図３６の画像表示装置１は、４つの色画素で一つの画素を構成する表示パネル２から、白画素領域内の画素回路８を省略することで容易に作製できる。白画素は、本来的には、画素の輝度向上のために設けられており、白画素を非発光領域２Ｂ２とすることで、表示パネル２は若干暗くなるが、画素の色合いにはあまり影響しないため、白色画素を非発光領域２Ｂ２とすることで、表示パネル２の画質低下を抑制できる。

　図３７は本実施形態による画像表示装置１の第８例を示す図である。図３６の破線枠がセンサが直下に配置される画素領域２Ｂであり、それ以外はセンサが直下に配置されていない画素領域２Ａである。図３７の画像表示装置１は、各画素の白画素を発光領域２Ｂ２にした点では図３６と共通するが、発光領域２Ｂ２をＯＬＥＤ５の光で発光させる点で図３６とは異なっている。白画素は、センサを動作させないときは発光し、センサを動作させるときは消灯する。これにより、図３６よりも、表示パネル２の画素領域２Ｂの輝度を向上できる。

　次に、本実施形態による画像表示装置１の画素アレイ部１２の構造をより詳細に説明する。図３８は図３０に示す画素領域２Ｂ内の複数の色画素の平面図である。図３８には、横に２つの色画素と、縦に２つの色画素の計４つの色画素の平面レイアウトが図示されている。各色画素は、縦方向に隣接して配置された発光領域２Ｂ１と非発光領域２Ｂ２を有する。各色画素の画素回路８は、例えば図１０Ａに示す回路構成を有する。ＯＬＥＤ５からの光は発光領域２Ｂ１から発光される。図３８の左側の平面レイアウト図ＰＶ１は、画素回路８の各回路素子のレイアウト配置を示しており、図３８の右側の平面レイアウト図ＰＶ２は発光領域２Ｂ１と非発光領域２Ｂ２の位置関係を示している。図３９の左側と右側の平面レイアウト図ＰＶ１，ＰＶ２は同じ画素領域を示している。

　図３８の左側に示すように、図１０Ａに示す画素回路８内の各回路素子は、発光領域２Ｂ１の内部に配置されている。例えば、電源線Ｖｃｃｐ、走査線Ｇａｔｅ、リセット信号線ＲＳＴは、発光領域２Ｂ１の上端側を通って横（水平）方向に略平行に配置されている。回路面積が比較的大きい画素容量Ｃsの電極は、発光領域２Ｂ１の下端側に配置されている。ＯＬＥＤ５とスイッチトランジスタＱ３は、発光領域２Ｂ１の右下隅に配置されている。なお、図１０Ａの各回路素子の配置は一例であり、種々の配置変更が可能である。

　図３９は図３８のＡ－Ａ‘線断面図である。図３９の断面図は、画像表示装置１の画素領域２Ｂにおける積層構造を示している。図３９は、図４の断面構造の中の表示層２ｄの周辺の一部の断面構造を詳細に図示したものである。具体的には、図３９には、図１０ＡのＯＬＥＤ５とスイッチトランジスタＱ３の周辺の断面構造が図示されている。

　図３９の上面は表示パネル２の表示面２ｚ側であり、図３９の底面はセンサが配置される側である。図３９の底面側から上面側にかけて、第１透明基板３１と、第１絶縁層３２と、第１配線層３３と、第２絶縁層３４と、第２配線層３５と、第３絶縁層３６と、アノード電極層３８と、第４絶縁層３７と、表示層２ｄと、カソード電極層３９と、第５絶縁層４０と、第２透明基板４１とを有する。

　第１透明基板３１と第２透明基板４１は、例えば、可視光透過性に優れた石英ガラス等で形成されている。あるいは第１透明基板３１と第２透明基板４１の少なくとも一方を、透明フィルムで形成してもよい。第１透明基板３１の上に、画素回路８内の各回路素子を接続するための第１配線層（Ｍ１）３３が配置されている。

　第１透明基板３１の上には、第１配線層３３を覆うように第１絶縁層３２が配置されている。第１絶縁層３２は、例えば、可視光透過性に優れたシリコン窒化層とシリコン酸化層の積層構造である。第１絶縁層３２の上には、画素回路８内の各トランジスタが配置されるＴＦＴ層４２が配置されている。図３９は、ＴＦＴ層４２内に形成されるスイッチトランジスタＱ３の断面構造を模式的に図示しているが、他のトランジスタも同一層に配置されており、不図示のコンタクトにより第１配線層３３に接続されている。

　第１絶縁層３２の上には、トランジスタ等を覆うように第２絶縁層３４が配置されている。第２絶縁層３４は、例えば、可視光透過性に優れたシリコン酸化層、シリコン窒化層及びシリコン酸化層の積層構造である。第２絶縁層３４の一部にはトレンチ３４ａが形成されて、トレンチ３４ａ内にコンタクト部材３４ｂを充填することにより、各トランジスタのソースやドレイン等に接続される第２配線層（Ｍ２）３５が形成されている。図３９には、スイッチトランジスタＱ３とＯＬＥＤ５のアノード電極とを接続するための第２配線層３５が図示されているが、他の回路素子に接続される第２配線層３５も同じ層に配置されている。

　第２絶縁層３４の上には、第２配線層３５を覆って表面を平坦化するための第３絶縁層３６が配置されている。第３絶縁層３６は、アクリル樹脂等の樹脂材料で形成されている。第３絶縁層３６の膜厚は、第１～第２絶縁層３２，３４の膜厚よりも大きくしている。

　第３絶縁層３６の上面の一部にはトレンチ３６ａが形成されて、トレンチ３６ａ内にコンタクト部材３６ｂを充填して第２配線層３５との導通を図るとともに、コンタクト部材３６ｂを第３絶縁層３６の上面側まで延在させてアノード電極層３８を形成している。アノード電極層３８は積層構造であり、金属材料層を含んでいる。金属材料層は、一般には可視光透過率が低く、光を反射させる反射層として機能する。具体的な金属材料としては、例えばＡｌＮｄやＡｇを適用可能である。

　アノード電極層３８の最下層は、トレンチ３６ａに接する部分であり、断線しやすいことから、少なくともトレンチ３６ａの角部は例えばＡｌＮｄなどの金属材料で形成される場合がある。アノード電極層３８の最上層は、ＩＴＯ（Indium Tin Oxide）などの透明導電層で形成されている。あるいは、アノード電極層３８を、例えば、ＩＴＯ／Ａｇ／ＩＴＯの積層構造にしてもよい。Ａｇは本来的には不透明であるが、膜厚を薄くすることで、可視光透過率が向上する。Ａｇを薄くすると強度が弱くなるため、両面にＩＴＯを配置した積層構造にすることで、透明導電層として機能させることができる。

　第３絶縁層３６の上には、アノード電極層３８を覆うように第４絶縁層３７が配置されている。第４絶縁層３７も、第３絶縁層３６と同様にアクリル樹脂等の樹脂材料で形成されている。第４絶縁層３７は、ＯＬＥＤ５の配置場所に合わせてパターニングされて、凹部３７ａが形成されている。

　第４絶縁層３７の凹部３７ａの底面及び側面を含むように表示層２ｄが配置されている。表示層２ｄは、図５に示したような積層構造を有する。表示層２ｄの上には、カソード電極層３９が配置されている。カソード電極層３９は、アノード電極層３８と同様に透明導電層で形成されている。透明導電層は、例えばＩＴＯ／Ａｇ／ＩＴＯで形成される。

　カソード電極層３９の上には第５絶縁層４０が配置されている。第５絶縁層４０は、上面を平坦化するとともに耐湿性に優れた絶縁材料で形成される。第５絶縁層４０の上には、第２透明基板４１が配置されている。
　図３９に示すように、発光領域２Ｂ１には、反射膜として機能するアノード電極層３８が配置されており、可視光を透過させることはできない。これに対して、非発光領域２Ｂ２には、アノード電極層３８が配置されておらず、可視光を透過させることができる。図３９では、非発光領域２Ｂ２内にカソード電極３９が配置される例を示しているが、カソード電極層３９は、アノード電極層３８よりも膜厚が薄いため、カソード電極層３９の一部にＡｇ等の金属膜が含まれていても、可視光透過性は維持される。なお、カソード電極層３９を発光領域２Ｂ１と非発光領域２Ｂ２の境界付近で終端させて、非発光領域２Ｂ２内にカソード電極層３９を配置させないようにしてもよい。

　図４０は、図３１に示すように、画素アレイ部１２内のセンサが直下に配置される画素領域２Ｂ内の各画素が発光領域２Ｂ１と発光領域２Ｂ２を有する場合の画素回路８の回路図である。図４０の回路図は、簡略化したものであり、実際には、図１６等の回路で構成される場合もある。図４０の画素回路８は、ドライブトランジスタＱ１と、サンプリングトランジスタＱ２と、画素容量Ｃsと、スイッチトランジスタＱ３と、２つのＯＬＥＤ５、５ａとを備えている。より詳細には、図３１に示すように、各画素を構成する３つの色画素のそれぞれが発光領域２Ｂ１と発光領域２Ｂ２を備えており、発光領域２Ｂ１内に例えば図４０の画素回路８が配置されている。

　図４１は図４０の画素回路８を有する複数の色画素の平面図である。図４１には、横に２つの色画素と、縦に２つの色画素の計４つの色画素の平面レイアウトが図示されている。各色画素は、縦方向に隣接して配置された発光領域２Ｂ１と発光領域２Ｂ２を有する。図４１の左側の平面レイアウト図ＰＶ３は、画素回路８の各回路素子のレイアウト配置を示しており、図４１の右側の平面レイアウト図ＰＶ４は発光領域２Ｂ１と発光領域２Ｂ２の位置関係を示している。図４１の左側と右側の平面レイアウト図ＰＶ３，ＰＶ４は同じ画素領域を示している。

　図４１の左側に示すように、図４０に示す画素回路８内の各回路素子は、発光領域２Ｂ１の内部に配置されている。なお、図４１の各回路素子の配置は一例であり、種々の配置変更が可能である。

　図４２は図４１のＢ－Ｂ‘線断面図である。図４２の断面図は、画像表示装置１の画素領域２Ｂにおける積層構造を示している。図４２は、図４の断面構造の中の表示層２ｄの周辺の一部の断面構造を詳細に図示したものである。具体的には、図４２には、図４０の２つのＯＬＥＤ５、５ａとスイッチトランジスタＱ３の周辺の断面構造が図示されている。

　図４２の上面は表示パネル２の表示面２ｚ側であり、図４２の底面はセンサが配置される側である。図４２の断面構造は、基本的には図４３と同様である。図４３との違いは、ＯＬＥＤ５ａが配置されていることであり、図４６には、ＯＬＥＤ５ａのアノード電極層３８と第２配線層３５とを導通するためのコンタクト３６ａが設けられている。図４０には、スイッチトランジスタＱ３と２つのＯＬＥＤ５、５ａのアノード電極とを接続するための２つの第２配線層３５が図示されているが、他の回路素子に接続される第２配線層３５も同じ層に配置されている。

　図４２に示すように、発光領域２Ｂ１にはアノード電極層３８が広がっているため、可視光を透過させない反射膜として機能するのに対し、発光領域２Ｂ２内のアノード電極層３８は薄膜化しており、入射された可視光を透過させることができるようにしている。あるいは、発光領域２Ｂ２内のアノード電極層３８をＯＬＥＤ５ａの近傍で終端させて、さらに可視光透過率を向上させてもよい。

　図４３はセンサが直下に配置されない画素領域２Ａの画素回路８の回路図である。画素領域２Ａの各画素（色画素）は、発光領域２Ａ１を備えているものの、非発光領域２Ｂ２は備えていない。よって、図４３の画素回路８は、ドライブトランジスタＱ１と、サンプリングトランジスタＱ２と、画素容量Ｃsと、１つのＯＬＥＤ５とを有し、ＯＬＥＤ５により発光領域２Ａ１を発光させる。

　図４４は図４３の画素回路８を有する複数の色画素の平面図である。図４４には、横に２つの色画素と、縦に２つの色画素の計４つの色画素の平面レイアウトが図示されている。各色画素は、縦長の発光領域２Ａ１を有する。図４４の左側の平面レイアウト図ＰＶ５は、画素回路８の各回路素子のレイアウト配置を示しており、実際には、図４４の左側と右側の平面レイアウト図ＰＶ５、ＰＶ６は同一の画素領域を示している。発光領域２Ａ１の略全域が反射膜として作用するアノード電極層３８で覆われている。このため、ＯＬＥＤ５で発光された光は、画素の略全域から射出され、画素の輝度を向上できる。

　図４５は図４４のＣ－Ｃ‘線断面図である。図４５の層構成は、図４２と同じであり、第１透明基板３１の上に第１～第３絶縁層３６を順に積層し、第３絶縁層３６の上にアノード電極層３８を配置し、その上に第４絶縁層３７を配置し、その上に表示層２ｄとカソード電極層３９を積層し、その上に第２透明基板４１を配置している。図４５には、ドライブトランジスタＱ１の周辺の断面構造が図示されている。ドライブトランジスタＱ１のソースは、第２配線層３５を介してＯＬＥＤ５のアノード電極層３８に接続されている。アノード電極層３８は、積層構造であり、そのうちの不透明な金属層（例えばＡｌＮｄ層）は色画素の大部分に広がっており、これにより、発光領域２Ａ１は不透明になる。

　アノード電極層３８の上には、表示層２ｄを挟んでカソード電極層３９が配置されており、ＯＬＥＤ５が形成されている。このように、図４３～図４５に示す画素領域２Ａでは、各色画素内に広がるアノード電極層３８とカソード電極層３９を有し、アノード電極層３８は光を反射する反射層として機能するため、色画素の全域を発光領域２Ａ１にすることができる。

　図４３～図４５では、センサが直下に配置されていない画素領域２Ａ内の各色画素が発光領域２Ａ１のみを有する例を示したが、図４６～図４８に示すように、画素領域２Ａ内に発光領域２Ａ１と発光領域２Ａ２を設けて、発光領域２Ａ１と発光領域２Ａ２をともに発光させてもよい。発光領域２Ａ１の大半は、入射された可視光を透過させないのに対し、発光領域２Ａ２の大半は、入射された可視光を透過させることができる。

　図４６は画素領域２Ａの画素回路８の回路図である。図４６の画素回路８は、図４０の画素回路８からスイッチトランジスタＱ３を省略した構成である。

　図４７は図４６の画素回路８を有する複数の色画素の平面図である。図４７の平面図は、図４１の平面図からスイッチトランジスタＱ３を省略した平面レイアウトになっている。図４７の左側の平面レイアウト図ＰＶ７は、右側の平面レイアウト図ＰＶ８と同じ画素領域を示している。

　図４８は図４７のＤ－Ｄ‘線断面図である。図４８はドライブトランジスタＱ１の周辺の断面構造を示している。ドライブトランジスタＱ１には、第２配線層３５が接続されており、第２配線層３５は、アノード電極層３８に接続されている。アノード電極層３８内の不透明な金属層は、発光領域２Ａ１と発光領域２Ａ２の境界付近まで広がっている。一方、アノード電極層３８における透明導電層は、発光領域２Ａ１から発光領域２Ａ２にかけて広がっている。このように、発光領域２Ａ２には、アノード電極層３８における不透明な金属層が配置されていないため、発光領域２Ａ２における可視光透過率を向上できる。

　図４２では、スイッチトランジスタＱ３とＯＬＥＤ５のアノード電極との接続のために、第３絶縁層３６に形成したトレンチ３６ａの表面に、ＩＴＯ－Ａｇ－ＩＴＯ等の積層膜を形成して、トレンチ３６ａの角部でのアノード電極層３８の断線を防止している。アノード電極層３８の断線を防止するには、積層膜を用いたり、あるいは透明導電層の膜厚を厚くする手法があるが、可視光透過率が低下するおそれがある。この点で、アノード電極層３８はできるだけ膜厚を薄くするのが望ましい。アノード電極層３８の膜厚を薄くしても断線を防止するための一手法として、トレンチ３６ａのテーパ角度を調整する手法がある。

　図４９は図４２の断面構造の第１変形例を示す断面図である。図４９では、第３絶縁層３６に形成するトレンチ３６ａの基板深さ（積層）方向に対するテーパ角度を図４２よりも大きくしている。これにより、４０ｎｍ程度の膜厚の透明導電層（例えば、ＩＴＯ）をトレンチ３６ａの表面に形成しても、トレンチ３６ａの角部で断線するおそれが低くなる。図４９によれば、アノード電極層３８を薄いＩＴＯだけで形成できる。このため、ＯＬＥＤ５ａのアノードコンタクトのみを積層膜構造にする必要がなくなり、第４絶縁層３７の開口寸法をＯＬＥＤ５ａのアノードコンタクト付近まで広げることができる。

　アノード電極層３８の断線は、トレンチ３６ａの角部で発生する可能性が高いため、トレンチ３６ａのテーパ角度をトレンチ３６ａの角部付近でのみ調整する手法も考えられる。
　図５０は図４２の断面構造の第２変形例を示す断面図である。図５２では、第３絶縁層３６に図４９よりも径が一様なトレンチ３６ａを形成し、トレンチ３６ａの上端付近のみ径を広げる。そして、トレンチ３６ａの表面に４０ｎｍ程度の透明導電層（例えば、ＩＴＯ）を形成する。図５０の場合、トレンチ３６ａの胴体部は表示面２ｚの法線方向に沿って急峻な角度で形成されるが、角部は緩やかな曲面形状である。このため、薄いＩＴＯを形成しても、トレンチ３６ａの角部での断線は起きにくくなる。図５０のような形状のトレンチ３６ａは、例えばハーフトーンマスクを用いることで比較的容易に形成可能である。１回目の露光で第３絶縁層３６に急峻なトレンチ３６ａの胴体部を形成し、２回目の露光でトレンチ３６ａ上端部に緩やかな曲面を形成できる。

　図５０のトレンチ３６ａは、図４９のトレンチ３６ａよりも、胴体部分の径が小さいため、横（水平）方向の長さを抑制でき、その分、ＯＬＥＤ５の面積を広げることができる。

　このように、本実施形態による画像表示装置１では、表示パネル２の直下にセンサを配置した場合でも、センサの直上の画素領域２Ｂ内に非発光領域２Ｂ２を設けるため、表示パネル２の表示に影響されることなく、センサにて光を受光することができ、センサによるセンシングの信頼性を向上できる。よって、例えば、電子機器の表示部のベゼルにセンサを配置しなくて済むことから、電子機器の意匠デザインの自由度をより広げることができる。

　このように、本実施形態によれば、スマートフォン等の電子機器の表示部を、筐体サイズまで最大化できることから、表示部のサイズをより大きくできるだけでなく、筐体をより小型化できる。

　また、本実施形態では、表示パネル２に、直下にセンサが配置される画素領域２Ｂとそれ以外の画素領域２Ａを設けた場合に、画素領域２Ａ内の画素領域２Ｂに近い側の画素の輝度を徐々に下げることにより、画素領域２Ａと２Ｂの輝度差をできるだけ小さくするでき、表示パネル２の表示品質の劣化を抑制できる。

　また、本実施形態では、直下にセンサが配置される画素領域２Ｂ内に発光領域２Ｂ１と発光領域２Ｂ２を設け、発光領域２Ｂ１を発光させるＯＬＥＤ５とは別個に、発光領域２Ｂ２を発光させるＯＬＥＤ５ａを設けることで、発光領域２Ｂ２の輝度を向上でき、画素領域２Ａと２Ｂの輝度差を低減できる。

　また、本実施形態では、画素領域２Ｂについては、センサを動作させていない期間内は発光領域２Ｂ２を発光させ、センサの動作期間中は発光領域２Ｂ２の発光を停止させる制御を行うことで、表示パネル２の輝度ばらつきを抑制しつつ、センサによるセンシングの信頼性を向上できる。

　また、本実施形態では、通常は反射膜として機能するアノード電極層３８を、ＩＴＯ－Ａｇ－ＩＴＯなどの積層膜で形成し、Ａｇ等の金属材料層の膜厚を薄くすることで、発光領域２Ｂ２内のアノード電極層３８の可視光透過率を高くすることできる。また、アノード電極層３８と第２配線層３５との導通を図る際に、第３絶縁層３６にトレンチ３６ａを形成して、トレンチ３６ａの側壁部分のテーパ角度を調整することで、トレンチ３６ａ角部でのアノード電極層３８の断線が起きにくくすることで、アノード電極層３８の膜厚を小さくでき、この結果、アノード電極層３８の可視光透過率をより向上できる。あるいは、トレンチ３６ａのテーパ角度をトレンチ３６ａの胴体部では急峻にし、トレンチ３６ａの角部では緩やかな曲面にすることで、トレンチ３６ａの径を小さくしつつ、トレンチ３６ａの角部でのアノード電極層３８の断線防止を図ることができる。

　なお、本技術は以下のような構成を取ることができる。
　（１）二次元状に配置される複数の画素を備え、
　前記複数の画素のうち一部の画素を含む第１画素領域内の画素は、
　第１発光領域と、
　前記第１発光領域より可視光透過率が高い第２発光領域と、
　前記第１発光領域から光を発光する第１自発光素子と、
　前記第２発光領域から光を発光する第２自発光素子と、を有し、
　前記複数の画素のうち前記第１画素領域以外の第２画素領域内の画素は、
　前記第２発光領域より可視光透過率が低い第３発光領域と、
　前記第３発光領域から光を発光する第３自発光素子と、を有する、画像表示装置。
　（２）前記第２発光領域は、入射された可視光を透過させる領域を含み、
　前記第１発光領域及び前記第３発光領域は、入射された可視光を透過させずに反射させる領域を含む、（１）に記載の画像表示装置。
　（３）前記第２画素領域内の画素のうち前記第１画素領域に近い画素ほど、前記第３発光領域の発光輝度を低下させる、（１）又は（２）に記載の画像表示装置。
　（４）前記第１画素領域及び前記第２画素領域の境界部分における前記第１画素領域内の画素輝度と前記第２画素領域内の画素輝度とは略等しい、（３）に記載の画像表示装置。
　（５）前記第１画素領域の少なくとも一部は、当該画像表示装置の表示面側から平面視したときに、当該画像表示装置を通して入射される光を受光する受光装置に重なるように配置される、（１）乃至（４）のいずれか一項に記載の画像表示装置。
　（６）前記第１自発光素子、前記第２自発光素子、及び前記第３自発光素子のそれぞれは、
　下部電極層と、
　前記下部電極層の上に配置される表示層と、
　前記表示層の上に配置される上部電極層と、
　前記下部電極層の下に配置され、前記下部電極層から積層方向に延びるコンタクトを介して前記下部電極層に導通される配線層と、を有し、
　前記コンタクトは、前記第１発光領域及び前記第３発光領域に配置される、（１）乃至（５）のいずれか一項に記載の画像表示装置。
　（７）前記コンタクトの少なくとも上端付近の角部は、金属層の上に透明導電層を配置した積層構造である、（６）に記載の画像表示装置。
　（８）前記コンタクトの側面は、積層方向に対する傾斜角度が段階的又は連続的に変化しており、前記コンタクトの上端付近は、下端付近よりも、積層方向に対する傾斜角度がより大きい、（６）又は（７）に記載の画像表示装置。
　（９）前記下部電極層は、第１透明導電層と、金属層と、第２透明導電層とを順に積層した積層構造である、（６）乃至（８）のいずれか一項に記載の画像表示装置。
　（１０）前記第１画素領域及び前記第２画素領域内の各画素は、複数の色画素を有し、
　前記第１画素領域内の前記複数の色画素のそれぞれは、前記第１発光領域及び前記第２発光領域を有し、
　前記第２画素領域内の前記複数の色画素のそれぞれは、前記第３発光領域を有する、（１）乃至（９）のいずれか一項に記載の画像表示装置。
　（１１）前記第１画素領域及び前記第２画素領域内の各画素は、複数の色画素を有し、
　前記第１画素領域内の前記複数の色画素のうち一部の色画素は、前記第１発光領域及び前記第２発光領域を有し、前記一部の色画素以外の色画素は、前記第２発光領域を有さずに前記第１発光領域を有する、（１）乃至（９）のいずれか一項に記載の画像表示装置。
　（１２）前記第１画素領域内の一部の画素は、前記第１発光領域を有さずに前記第２発光領域を有し、前記一部の画素以外の画素は、前記第２発光領域を有さずに前記第１発光領域を有する、（１）乃至（９）のいずれか一項に記載の画像表示装置。
　（１３）前記第１画素領域は、前記複数の画素を有する表示部の四隅の少なくとも一つに設けられる、（１）乃至（１２）のいずれか一項に記載の画像表示装置。
　（１４）二次元状に配置される複数の画素を有する画像表示装置と、
　前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
　前記複数の画素のうち一部の画素を含む第１画素領域内の画素は、
　第１発光領域と、
　前記第１発光領域より可視光透過率が高い第２発光領域と、
　前記第１発光領域から光を発光する第１自発光素子と、
　前記第２発光領域から光を発光する第２自発光素子と、を有し、
　前記複数の画素のうち前記第１画素領域以外の第２画素領域内の画素は、
　前記第２発光領域より可視光透過率が低い第３発光領域と、
　前記第３発光領域から光を発光する第３自発光素子と、を有する、電子機器。
　（１５）前記第１画素領域は、前記受光装置に入射される光が通過する画素領域である、（１４）に記載の電子機器。
　（１６）前記受光装置は、前記第２発光領域を通して入射された光を光電変換する撮像センサと、前記第２発光領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第２発光領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含む、（１４）又は（１５）に記載の電子機器。

　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

　１　画像表示装置、２　表示パネル、２ｂ　透明フィルム、２ｃ　ガラス基板、２ｄ　表示層、２ｅ　バリア層、２ｆ　タッチセンサ層、２ｇ　粘着層、２ｈ　円偏光板、２ｉ　光学粘着シート、２ｊ　カバーガラス、３　ＦＰＣ、４　チップ（ＣＯＦ）、５、５ａ　ＯＬＥＤ、６ａ　第１撮像部、６ｂ　撮像センサ、６ｃ　第２撮像部、６ｄ　撮像センサ、６ｅ、６ｆ　単焦点レンズ、１１　ドライバＩＣ、１２　画素アレイ部、１３　シフトレジスタ（ゲートドライバ）、１４　セレクタスイッチ、１５　Ｉ／Ｆ回路、１６　データラッチ回路、１７　ＤＡＣ、１８　タイミングジェネレータ、１９　フレームメモリ、２０　電源回路、２１　ホストプロセッサ、３１　第１透明基板、３２　第１絶縁層、３３　第１配線層、３４　第２絶縁層、３５　第２配線層、３６　第３絶縁層、３７　第４絶縁層、３８　アノード電極層、３９　カソード電極層、４０　第５絶縁層、４１　第２透明基板

Claims

　二次元状に配置される複数の画素を備え、
　前記複数の画素のうち一部の画素を含む第１画素領域内の画素は、
　第１発光領域と、
　前記第１発光領域より可視光透過率が高い第２発光領域と、
　前記第１発光領域から光を発光する第１自発光素子と、
　前記第２発光領域から光を発光する第２自発光素子と、を有し、
　前記複数の画素のうち前記第１画素領域以外の第２画素領域内の画素は、
　前記第２発光領域より可視光透過率が低い第３発光領域と、
　前記第３発光領域から光を発光する第３自発光素子と、を有する、画像表示装置。
　前記第２発光領域は、入射された可視光を透過させる領域を含み、
　前記第１発光領域及び前記第３発光領域は、入射された可視光を透過させずに反射させる領域を含む、請求項１に記載の画像表示装置。
　前記第２画素領域内の画素のうち前記第１画素領域に近い画素ほど、前記第３発光領域の発光輝度を低下させる、請求項１に記載の画像表示装置。
　前記第１画素領域及び前記第２画素領域の境界部分における前記第１画素領域内の画素輝度と前記第２画素領域内の画素輝度とは略等しい、請求項３に記載の画像表示装置。
　前記第１画素領域の少なくとも一部は、当該画像表示装置の表示面側から平面視したときに、当該画像表示装置を通して入射される光を受光する受光装置に重なるように配置される、請求項１に記載の画像表示装置。
　前記第１自発光素子、前記第２自発光素子、及び前記第３自発光素子のそれぞれは、
　下部電極層と、
　前記下部電極層の上に配置される表示層と、
　前記表示層の上に配置される上部電極層と、
　前記下部電極層の下に配置され、前記下部電極層から積層方向に延びるコンタクトを介して前記下部電極層に導通される配線層と、を有し、
　前記コンタクトは、前記第１発光領域及び前記第３発光領域に配置される、請求項１に記載の画像表示装置。
　前記コンタクトの少なくとも上端付近の角部は、金属層の上に透明導電層を配置した積層構造である、請求項６に記載の画像表示装置。
　前記コンタクトの側面は、積層方向に対する傾斜角度が段階的又は連続的に変化しており、前記コンタクトの上端付近は、下端付近よりも、積層方向に対する傾斜角度がより大きい、請求項６に記載の画像表示装置。
　前記下部電極層は、第１透明導電層と、金属層と、第２透明導電層とを順に積層した積層構造である、請求項６に記載の画像表示装置。
　前記第１画素領域及び前記第２画素領域内の各画素は、複数の色画素を有し、
　前記第１画素領域内の前記複数の色画素のそれぞれは、前記第１発光領域及び前記第２発光領域を有し、
　前記第２画素領域内の前記複数の色画素のそれぞれは、前記第３発光領域を有する、請求項１に記載の画像表示装置。
　前記第１画素領域及び前記第２画素領域内の各画素は、複数の色画素を有し、
　前記第１画素領域内の前記複数の色画素のうち一部の色画素は、前記第１発光領域及び前記第２発光領域を有し、前記一部の色画素以外の色画素は、前記第２発光領域を有さずに前記第１発光領域を有する、請求項１に記載の画像表示装置。
　前記第１画素領域内の一部の画素は、前記第１発光領域を有さずに前記第２発光領域を有し、前記一部の画素以外の画素は、前記第２発光領域を有さずに前記第１発光領域を有する、請求項１に記載の画像表示装置。
　前記第１画素領域は、前記複数の画素を有する表示部の四隅の少なくとも一つに設けられる、請求項１に記載の画像表示装置。
　二次元状に配置される複数の画素を有する画像表示装置と、
　前記画像表示装置を通して入射される光を受光する受光装置と、を備え、
　前記複数の画素のうち一部の画素を含む第１画素領域内の画素は、
　第１発光領域と、
　前記第１発光領域より可視光透過率が高い第２発光領域と、
　前記第１発光領域から光を発光する第１自発光素子と、
　前記第２発光領域から光を発光する第２自発光素子と、を有し、
　前記複数の画素のうち前記第１画素領域以外の第２画素領域内の画素は、
　前記第２発光領域より可視光透過率が低い第３発光領域と、
　前記第３発光領域から光を発光する第３自発光素子と、を有する、電子機器。
　前記第１画素領域は、前記受光装置に入射される光が通過する画素領域である、請求項１４に記載の電子機器。
　前記受光装置は、前記第２発光領域を通して入射された光を光電変換する撮像センサと、前記第２発光領域を通して入射された光を受光して距離を計測する距離計測センサと、前記第２発光領域を通して入射された光に基づいて温度を計測する温度センサと、の少なくとも一つを含む、請求項１４に記載の電子機器。