KR20230035167A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230035167A
KR20230035167A KR1020210117517A KR20210117517A KR20230035167A KR 20230035167 A KR20230035167 A KR 20230035167A KR 1020210117517 A KR1020210117517 A KR 1020210117517A KR 20210117517 A KR20210117517 A KR 20210117517A KR 20230035167 A KR20230035167 A KR 20230035167A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
electrode
line
light
Prior art date
Application number
KR1020210117517A
Other languages
English (en)
Inventor
이종현
김일남
조강빈
양동욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210117517A priority Critical patent/KR20230035167A/ko
Priority to US17/662,901 priority patent/US11783620B2/en
Priority to CN202211078793.XA priority patent/CN115762390A/zh
Publication of KR20230035167A publication Critical patent/KR20230035167A/ko
Priority to US18/481,351 priority patent/US20240029470A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • G06V10/12—Details of acquisition arrangements; Constructional details thereof
    • G06V10/14—Optical characteristics of the device performing the acquisition or on the illumination arrangements
    • G06V10/147—Details of sensors, e.g. sensor lenses
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Health & Medical Sciences (AREA)
  • Vascular Medicine (AREA)
  • Health & Medical Sciences (AREA)
  • Image Input (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)

Abstract

표시 장치를 제공한다. 표시 장치는 표시 영역 내에 배치된 발광 화소와 수광 화소, 적어도 일부가 상기 표시 영역 내에 배치된 리셋 라인, 지문 스캔 라인, 지문 감지 라인, 제1 전압 배선 및 제2 전압 배선을 포함하되, 상기 수광 화소는, 제1 전극 및 상기 제2 전압 배선에 접속된 제2 전극을 포함하는 수광 소자, 상기 지문 스캔 라인에 인가되는 지문 스캔 신호에 따라 상기 수광 소자의 상기 제1 전극과 상기 지문 감지 라인을 연결하는 감지 트랜지스터, 및 상기 리셋 라인에 인가되는 리셋 신호에 따라 상기 제1 전압 배선과 상기 수광 소자의 상기 제1 전극을 연결하는 리셋 트랜지스터를 포함하며, 상기 제1 전압 배선에 인가되는 제1 전압은 상기 제2 전압 배선에 인가되는 제2 전압보다 크고, 상기 지문 감지 라인에 인가되는 제3 전압은 상기 제2 전압보다 크고 상기 제1 전압보다 작다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
이러한 표시 장치는 개인 정보 보호 또는 표시 화면의 잠금 해제 기능 등을 제공함에 있어 지문 인식이나 홍체 인식과 같은 생체 정보를 사용하여, 보안성과 편의성을 제공한다. 특히, 화면이 표시되는 표시 영역에서 지문 감지 기능을 제공한다.
본 발명이 해결하고자 하는 과제는 지문 감지 기능을 수행하는 수광 화소들이 광에 노출되기 전 리셋이 원활하게 이루어지는 표시 패널 및 이를 포함하는 표시 장치를 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속한 기술분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
일 실시예에 따른 표시 장치는, 표시 영역 내에 배치된 발광 화소와 수광 화소, 적어도 일부가 상기 표시 영역 내에 배치된 리셋 라인, 지문 스캔 라인, 지문 감지 라인, 제1 전압 배선 및 제2 전압 배선을 포함하되, 상기 수광 화소는, 제1 전극 및 상기 제2 전압 배선에 접속된 제2 전극을 포함하는 수광 소자, 상기 지문 스캔 라인에 인가되는 지문 스캔 신호에 따라 상기 수광 소자의 상기 제1 전극과 상기 지문 감지 라인을 연결하는 감지 트랜지스터, 및 상기 리셋 라인에 인가되는 리셋 신호에 따라 상기 제1 전압 배선과 상기 수광 소자의 상기 제1 전극을 연결하는 리셋 트랜지스터를 포함하며, 상기 제1 전압 배선에 인가되는 제1 전압은 상기 제2 전압 배선에 인가되는 제2 전압보다 크고, 상기 지문 감지 라인에 인가되는 제3 전압은 상기 제2 전압보다 크고 상기 제1 전압보다 작다.
상기 제1 전압과 상기 제2 전압간의 전압 차는 상기 수광 소자의 문턱전압보다 클 수 있다.
상기 수광 화소는 상기 수광 소자의 상기 제1 전극과 상기 감지 트랜지스터 사이에 배치되는 감지 노드를 더 포함하고, 상기 수광 화소가 광에 노출되는 동안 상기 감지 노드의 전압의 크기가 증가할 수 있다.
상기 리셋 신호와 상기 지문 스캔 신호는 서로 다른 신호 일 수 있다.
상기 리셋 트랜지스터는 하나의 프레임 기간 동안 2회 이상 턴-온될 수 있다.
상기 수광 소자는 상기 리셋 트랜지스터가 턴-온되는 기간 동안 동작점(operating point) 이상의 순방향 바이어스 상태로 동작할 수 있다.
제1 스캔 라인, 초기화 전압 라인 및 제2 스캔 라인을 더 포함하되, 상기 발광 화소는 제1 전극 및 상기 제2 전압 배선과 접속된 제2 전극을 포함하는 발광 소자, 상기 발광 소자와 상기 제1 전압 배선 사이에 배치된 제1 트랜지스터, 및 상기 제1 스캔 라인의 제1 스캔 신호에 따라 상기 제1 트랜지스터의 게이트 전극을 상기 초기화 전압 라인의 초기화 전압으로 초기화하는 제2 트랜지스터를 포함할 수 있다.
상기 제1 트랜지스터는 P형 트랜지스터(P-type transistor)이고, 상기 감지 트랜지스터와 상기 제2 트랜지스터는 N형 트랜지스터(N-type transistor)일 수 있다.
상기 제1 스캔 신호와 상기 지문 스캔 신호는 동일한 신호일 수 있다.
상기 제1 스캔 신호와 상기 리셋 신호는 서로 다른 신호일 수 있다.
상기 발광 화소에 연결된 데이터 라인 및 제2 스캔 라인을 더 포함하되, 상기 발광 화소는 상기 제2 스캔 라인의 제2 스캔 신호에 의해 상기 데이터 라인의 데이터 전압을 상기 제1 트랜지스터의 제1 전극에 인가하는 제3 트랜지스터 및 상기 제2 스캔 신호에 의해 상기 제1 트랜지스터의 게이트 전극과 제2 전극을 연결하는 제4 트랜지스터를 더 포함하며, 상기 제2 스캔 신호는 상기 제1 스캔 신호 및 상기 리셋 신호와 서로 다른 신호 일 수 있다.
상기 리셋 신호에 의해 상기 리셋 트랜지스터가 턴-온되는 기간은 상기 제2 스캔 신호에 의해 상기 제3 트랜지스터 및 상기 제4 트랜지스터 각각이 턴-온되는 기간보다 길 수 있다.
상기 제2 스캔 신호에 의해 상기 제2 트랜지스터가 턴-온되는 기간 동안 상기 리셋 트랜지스터는 적어도 2회 이상 턴-온될 수 있다.
일 실시예에 따른 표시 장치는, 제1 스캔 신호들이 인가되는 복수의 지문 스캔 라인, 제1 전압이 인가되는 제1 전압 배선, 상기 제1 전압보다 작은 제2 전압이 인가되는 제2 전압 배선, 상기 제1 전압보다 작고 상기 제2 전압보다 큰 제3 전압이 인가되는 복수의 지문 감지 라인, 리셋 신호가 인가되는 리셋 라인, 상기 리셋 신호에 의해 제어되고, 상기 제1 전압 배선에 접속된 제1 전극을 포함하는 리셋 트랜지스터; 및 상기 복수의 지문 스캔 라인 중 어느 하나, 상기 복수의 지문 감지 라인 중 어느 하나 및 제2 전압 배선에 각각 연결되는 수광 화소들을 포함하고, 상기 수광 화소들 각각은, 제1 전극 및 상기 제2 전압 배선에 접속된 제2 전극을 포함하는 수광 소자, 상기 지문 스캔 라인에 인가되는 스캔 신호에 따라 상기 수광 소자의 상기 제1 전극과 상기 지문 감지 라인을 연결하는 감지 트랜지스터 및 상기 수광 소자의 상기 제1 전극과 상기 리셋 트랜지스터의 제2 전극을 연결하는 연결 라인을 포함한다.
상기 제1 스캔 신호들에 의해 상기 감지 트랜지스터가 턴-온되는 기간과 상기 리셋 신호에 의해 상기 리셋 트랜지스터가 턴-온되는 기간은 중첩하지 않을 수 있다.
일 실시예에 따른 표시 장치는, 내부에 지문 감지 영역을 갖는 표시 영역; 및 상기 표시 영역 주변에 배치된 비표시 영역을 포함하되, 상기 지문 감지 영역은 행렬 방향으로 교번하여 배열되는 복수의 발광 화소와 복수의 수광 화소를 포함하고, 상기 복수의 발광 화소는 각각 제1 전극 및 제2 전압 배선에 접속된 제2 전극을 포함하는 발광 소자, 상기 발광 소자와 제1 전압 배선 사이에 배치된 제1 트랜지스터 및 제1 스캔 라인의 제1 스캔 신호에 따라 상기 제1 트랜지스터의 게이트 전극을 초기화 전압 라인의 초기화 전압으로 초기화 하는 제2 트랜지스터를 포함하며, 상기 복수의 수광 화소는 각각 제1 전극 및 상기 제2 전압 배선에 접속된 제2 전극을 포함하는 수광 소자, 지문 스캔 라인에 인가되는 지문 스캔 신호에 따라 상기 수광 소자의 상기 제1 전극과 지문 감지 라인을 연결하는 감지 트랜지스터, 및 리셋 라인에 인가되는 리셋 신호에 따라 상기 제1 전압 배선과 상기 수광 소자의 상기 제1 전극을 연결하는 리셋 트랜지스터를 포함한다.
상기 제1 스캔 신호와 상기 리셋 신호는 서로 다른 신호일 수 있다.
상기 복수의 발광 화소는 각각 제2 스캔 라인의 제2 스캔 신호에 따라 상기 제1 트랜지스터의 제1 전극에 데이터 라인의 데이터 전압을 인가하는 제3 트랜지스터를 더 포함하고, 상기 제2 스캔 신호는 상기 제1 스캔 신호 및 상기 리셋 신호와 서로 다른 신호일 수 있다.
상기 제2 스캔 신호와 상기 지문 스캔 신호는 동일한 신호일 수 있다.
상기 수광 소자는 상기 리셋 트랜지스터가 상기 리셋 신호에 의해 턴-온되는 기간 동안 동작점(operating point) 이상의 순방향 바이어스 상태로 동작할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 표시 패널 상에 복수의 발광 화소와 지문 감지 기능을 포함하는 복수의 수광 화소들이 배치되고, 각 수광 화소의 감지 노드와 수광 소자를 초기화 하는 리셋 타이밍 및 리셋 횟수를 조절함으로써 수광 화소가 광에 노출되기 전 리셋이 원활하게 이루어질 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 지문 감지 영역의 복수의 발광 화소와 복수의 수광 화소의 평면 상 배치 구조를 나타낸 평면도이다.
도 3은 표시 장치의 지문 감지 방법의 일 예를 설명하기 위한 개략적인 단면도이다.
도 4는 일 실시예에 따른 표시 패널의 개략적인 평면도이다.
도 5는 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 6은 표시 장치의 지문 감지 및 분석 방법의 일 예에 따른 흐름도이다.
도 7은 일 실시예에 따른 발광 화소와 수광 화소의 회로도이다.
도 8은 도 7의 제1 스캔 라인, 제2 스캔 라인, 제3 스캔 라인, 발광 라인, 리셋 라인 및 지문 센싱 라인 각각에 인가되는 신호들의 일 예를 보여주는 파형도이다.
도 9는 다른 실시예에 따른 발광 화소와 수광 화소의 회로도이다.
도 10은 도 7의 리셋 라인에 인가되는 신호의 다른 예를 보여주는 파형도이다.
도 11은 도 7의 리셋 라인에 인가되는 신호의 또 다른 예를 보여주는 파형도이다.
도 12는 도 7의 리셋 라인에 인가되는 신호의 또 다른 예를 보여주는 파형도이다.
도 13은 다른 실시예에 따른 지문 감지 영역의 복수의 발광 화소와 복수의 수광 화소의 평면 상 배치 구조를 나타낸 평면도이다.
도 14는 일 실시예에 따른 지문 감지 영역의 발광 소자와 수광 소자의 적층 구조를 나타낸 단면도이다.
도 15는 일 실시예에 따른 지문 감지 영역 이외의 활성 영역의 발광 소자의 적층 구조를 나타낸 단면도이다.
도 16은 또 다른 실시예에 따른 발광 화소와 수광 화소의 회로도이다.
도 17은 도 16의 제1 스캔 라인, 제2 스캔 라인, 제4 스캔 라인, 발광 라인, 리셋 라인 및 지문 센싱 라인 각각에 인가되는 신호들의 일 예를 보여주는 파형도이다.
도 18은 또 다른 실시예에 따른 복수의 발광 화소와 복수의 수광 화소의 회로도이다.
도 19는 도 18의 A영역 확대도이다.
도 20은 도 18의 복수의 발광 화소와 복수의 수광 화소에 인가되는 스캔 신호들 및 복수의 수광 화소에 인가되는 리셋 신호의 일 예를 보여주는 파형도이다.
도 21은 다른 실시예에 따른 표시 패널의 개략적인 평면도이다
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(element) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 구체적인 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1에서는 제1 방향(X), 제2 방향(Y) 및 제3 방향(Z)이 표기되어 있다. 제1 방향(X)은 평면 상에서 바라볼 때 표시 장치의 일 변과 나란한 방향으로, 예를 들어 표시 장치의 가로 방향일 수 있다. 제2 방향(Y)은 평면 상에서 바라볼 때 표시 장치의 일 변과 접하는 타 변과 나란한 방향으로, 표시 장치의 세로 방향일 수 있다. 이하에서 설명의 편의를 위해 제1 방향(X)의 일측은 평면도상 우측 방향을, 제1 방향(X)의 타측은 평면도상 좌측 방향을 지칭하고, 제2 방향(Y)의 일측은 평면도상 상측 방향을, 제2 방향(Y)의 타측은 편면도상 하측 방향을 각각 지칭하는 것으로 한다. 제3 방향(Z)은 표시 장치의 두께 방향일 수 있다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 의미하는 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
도 1을 참조하면, 표시 장치는 표시 화면을 제공하는 다양한 전자 장치가 그에 포함될 수 있다. 표시 장치의 예는, 이에 제한되는 것은 아니지만, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PDA(Personal Digital Assistant), PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 각종 의료 장치, 각종 검사 장치, 냉장고나 세탁기 등과 같은 표시 영역을 포함하는 다양한 가전 제품, 사물 인터넷 장치 등을 포함할 수 있다. 후술하는 표시 장치의 대표적인 예로 스마트 폰, 태블릿 PC나 노트북 등을 들 수 있지만 이에 제한되지 않는다.
표시 장치는 평면상 실질적인 직사각형 형상 또는 정사각형 형상일 수 있다. 표시 장치는 평면상 모서리가 둥근 직사각형 또는 모서리가 수직인 직사각형 형상일 수 있다. 표시 장치는 4개의 변들 또는 에지(edge)들을 포함할 수 있다. 다만, 표시 장치의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형 등 다양한 형상일 수 있다.
표시 장치의 전면과 배면 중 적어도 하나는 표시면일 수 있다. 여기서 "전면"은 일 평면의 일 측에 위치하는 면(일면)을 의미하고, "배면"은 일 평면의 타 측에 위치하는 면(타면; 일면의 반대면)을 의미한다.
일 실시예에서, 표시면은 표시 장치의 전면에 위치하고, 배면 방향은 표시가 이루어지지 않을 수 있다. 이하에서는 이와 같은 실시예를 위주로 설명하지만, 표시 장치는 전면과 배면 모두에서 표시가 이루어지는 양면 표시 장치일 수도 있다.
표시 장치는 활성 영역(AR)과 비활성 영역(NAR)을 포함한다. 표시 장치에서, 화면을 표시하는 부분을 표시 영역으로, 화면을 표시하지 않는 부분을 비표시 영역으로 정의하고, 터치 입력의 감지가 이루어지는 영역을 터치 영역으로 정의하면, 표시 영역과 터치 영역은 활성 영역(AR)에 포함될 수 있다. 표시 영역 및 터치 영역은 중첩할 수 있다. 즉, 활성 영역(AR)은 표시도 이루어지고, 터치 입력의 감지도 이루어지는 영역일 수 있다. 활성 영역(AR)의 형상은 직사각형 또는 모서리가 둥근 직사각형일 수 있다. 예시된 활성 영역(AR)의 형상은 모서리가 둥글고 제2 방향(Y)이 제1 방향(X)보다 긴 직사각형이다. 그러나, 이에 제한되는 것은 아니고, 활성 영역(AR)은 제1 방향(X)이 제1 방향(X)보다 긴 직사각형 형상이나, 정사각형이나 기타 다각형 또는 원형, 타원형 등과 같은 다양한 형상을 가질 수 있다.
또한, 표시 장치는 지문 감지 영역(FSA)을 포함한다. 표시 장치의 지문 감지 영역(FSA)은 활성 영역(AR)과 중첩할 수 있다. 예를 들어, 지문 감지 영역(FSA)은 활성 영역(AR)의 하측의 중앙 영역에 배치될 수 있으나, 이에 제한되는 것은 아니고 지문 감지 영역(FSA)의 배치되는 위치는 다양하게 변할 수 있다. 또한, 다른 실시예에서 지문 감지 영역(FSA)과 활성 영역(AR)은 완전히 동일한 영역으로 정의될 수도 있다. 즉, 활성 영역(AR)은 표시도 이루어지고, 터치 입력의 감지도 이루어짐과 동시에, 지문 감지 또한 이루어지는 영역일 수도 있다. 다만, 이하에서는 지문 감지 영역(FSA)이 활성 영역(AR)의 일부인 것을 중점으로 설명한다.
비활성 영역(NAR)은 활성 영역(AR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AR)의 모든 변(도면에서 4 변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 예컨대 비활성 영역(NAR)은 활성 영역(AR)의 3개의 변 주변에만 배치될 수 있다. 이 경우, 활성 영역(AR)의 나머지 하나의 변은 표시 장치의 에지를 이룰 수 있을 것이다.
비활성 영역(NAR)에는 활성 영역(AR)(표시 영역 또는 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 또한, 비활성 영역(NAR)에는 지문 감지 영역(FSA)에 신호를 인가하기 위한 신호 배선이나 구동 회로 및 지문 감지 영역(FSA)으로부터 전달되는 전기적 신호를 전달하기 위한 감지 배선들이 배치될 수 있다. 비활성 영역(NAR)은 표시 영역을 포함하지 않을 수 있다. 나아가, 비활성 영역(NAR)은 지문 감지 영역(FSA) 및 터치 영역을 포함하지 않을 수 있다. 다른 실시예에서, 비활성 영역(NAR)은 일부의 지문 감지 영역(FSA) 및/또는 일부의 터치 감지 영역을 포함할 수도 있다. 비활성 영역(NAR)은 화면이 표시되지 않는 비표시 영역과 완전히 동일한 영역이 될 수도 있다.
도 2는 일 실시예에 따른 지문 감지 영역의 복수의 발광 화소와 복수의 수광 화소의 평면 상 배치 구조를 나타낸 평면도이다. 도 3은 표시 장치의 지문 감지 방법의 일 예를 설명하기 위한 개략적인 단면도이다.
도 3은 일 실시예에 따라 지문 감지 영역(FSA)과 중첩하는 표시 영역의 일부의 단면을 예시하였으나, 이에 한정되는 것은 아니며 상술한 바와 같이 지문 감지 영역(FSA)이 표시 영역과 실질적으로 동일하게 배치되는 경우, 표시 영역 전체적으로 이와 같은 단면 배치 형상이 동일하게 적용될 수 있을 것이다.
도 2 및 도 3을 참조하면, 표시 장치는 복수의 발광 소자와 복수의 수광 소자가 배치된 표시 패널(100) 및 표시 패널(100) 상에 배치된 커버 윈도우(200)를 포함할 수 있다.
커버 윈도우(200)는 표시 패널(100)의 전면을 커버하도록 표시 패널(100)의 전면 상에 배치될 수 있다. 커버 윈도우(200)는 표시 패널(100)의 전면을 보호하는 기능을 할 수 있다. 커버 윈도우(200)는 투명 접착 부재를 통해 표시 패널(100) 전면에 부착될 수 있다.
커버 윈도우(200)는 투명한 물질로 이루어지며, 유리나 플라스틱일 수 있다. 윈도우가 유리를 포함하여 이루어지는 경우, 플렉시블한 특성을 갖기 위해 두께가 0.1mm 이하의 초박막 유리(Ultra Thin Glass; UTG)로 적용될 수 있다. 윈도우가 플라스틱으로 적용되는 경우, 윈도우는 투명한 폴리이미드 필름을 포함할 수 있으나, 이에 한정되지 않는다.
표시 패널(100)은 커버 윈도우(200)의 배면 상에 배치될 수 있다. 표시 패널(100)은 발광 소자(light emitting element)를 포함하는 발광 표시 패널(100)일 수 있다. 예를 들어, 표시 패널(100)은 유기 발광층을 포함하는 유기 발광 다이오드(organic light emitting diode)를 이용하는 유기 발광 표시 패널, 초소형 발광 다이오드(micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 양자점 발광층을 보함하는 양자점 발광 소자(quantum dot light emitting diode)를 이용하는 양자점 발광 표시 패널 또는 무기 반도체를 포함하는 무기 발광 소자(inorganic light emitting diode)를 이용하는 무기 발광 표시 패널 등의 자발광 표시 패널을 포함할 수 있다. 이하에서는 표시 패널(100)로서 유기 발광 표시 패널을 예로 하여 설명하며, 특별한 구분을 요하지 않는 이상 실시예에 적용된 유기 발광 표시 패널을 단순히 표시 패널(100)로 약칭할 것이다. 그러나, 실시예가 유기 발광 표시 패널에 제한되는 것은 아니고, 기술적 사상을 공유하는 범위 내에서 상기 열거된 또는 본 기술분야에 알려진 다른 표시 패널이 적용될 수도 있다.
표시 패널(100)의 지문 감지 영역(FSA)은 복수의 발광 화소(SP) 및 복수의 수광 화소(LP)를 포함할 수 있다. 복수의 발광 화소(SP)와 복수의 수광 화소(LP)는 행렬 방향으로 순차 교번하여 배열될 수 있다. 각 화소의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제2 방향(Y)에 대해 기울어진 마름모 형상일 수도 있다.
발광 화소(SP) 각각은 구동 트랜지스터, 적어도 하나의 트랜지스터, 발광 소자 및 커패시터를 포함할 수 있다. 구동 트랜지스터와 상기 적어도 하나의 트랜지스터는 박막 트랜지스터(thin film transistor)일 수 있다. 발광 소자는 제1 전극, 유기 발광층 및 제2 전극을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있으나, 이에 제한되는 것은 아니다. 발광 소자는 구동 트랜지스터의 구동 전류에 따라 발광할 수 있다. 상기 커패시터는 구동 트랜지스터의 게이트 전극에 인가된 데이터 전압을 일정하게 유지하는 역할을 할 수 있다.
수광 화소(LP) 각각은 두 개의 박막 트랜지스터 및 수광 소자를 포함할 수 있다. 수광 소자는 제1 전극, 제2 전극과 제1 전극과 제2 전극 사이에 배치되는 광전 변환층을 포함하는 유기 포토 다이오드(organic photo diode)일 수 있다. 광전 변환층은 도너(dornor)층, 억셉터(acceptor)층 및 도터 억셉터 혼합층을 포함할 수 있다. 광전 변환층은 수광 소자가 외부 광에 노출된 경우 노출된 광량에 비례하여 광 전하를 생성할 수 있다.
다만, 이에 제한되는 것은 아니며, 예를 들어 수광 소자는 N형 반도체층, I형 반도체층 및 P형 반도체층으로 형성된 반도체층을 포함하는 PIN구조의 포토 다이오드(photo diode)일 수도 있고, N형 반도체층과 P형 반도체층으로 형성된 반도체층을 포함하는 PN구조의 포토 다이오드일 수도 있다. 또한, 수광 소자는 포토 트랜지스터(photo transistor)일 수도 있다.
복수의 발광 화소(SP)와 복수의 수광 화소(LP)는 평면상 행렬 방향으로 제1 방향(X) 및 제2 방향(Y)으로 순차 교번하여 배치될 수 있다. 즉, 두 개의 발광 화소(SP) 사이에는 하나의 수광 화소(LP)가 배치될 수 있다.
구체적으로, 제2 방향(Y)으로 동일한 열에는 동일한 색상의 발광 화소(SP)가 배치될 수 있다. 예를 들어, 첫 번째 열에는 제1 색상(예를 들면, 레드(R))의 발광 소자를 포함하는 발광 화소(SP)들이 순차적으로 배치되고, 두 번째 열에는 제2 색상(예를 들면, 그린(G))의 발광 소자를 포함하는 발광 화소(SP)들이 순차적으로 배치되고, 세 번째 열에는 제3 색상(예를 들면, 블루(B))의 발광 소자를 포함하는 발광 화소(SP)들이 순차적으로 배치될 수 있다.
제1 방향(X)으로 홀수 번째 행에는 제1 색상(R)의 발광 소자를 포함하는 발광 화소(SP)와 제3 색상(B)의 발광 소자를 포함하는 발광 화소(SP)가 순차 교번하여 배치되고, 짝수 번째 행에는 제2 색상(G)의 발광 소자를 포함하는 발광 화소(SP)들이 순차적으로 배치될 수 있다.
비제한적인 예로, 제1 색상(R)의 발광 소자와 제3 색상(B)의 발광 소자 각각은 제2 색상(G)의 발광 소자보다 큰 면적으로 형성되고, 제3 색상(B)의 발광 소자는 제1 색상(R)의 발광 소자보다 큰 면적으로 형성될 수 있으나, 제1 내지 제3 색상(B)의 발광 소자 각각이 차지하는 면적은 해상도 등에 따라 다양하게 변형될 수 있을 것이다.
수광 화소(LP) 각각은 제2 방향(Y)으로 홀수 번째 행에서 제1 색상(R)의 발광 소자를 포함하는 발광 화소(SP)와 제3 색상(B)의 발광 소자를 포함하는 발광 화소(SP) 사이에 배치되고, 제2 방향(Y)으로 짝수 번째 행에서 제2 색상(G)의 발광 소자를 포함하는 발광 화소(SP)들 사이에 배치될 수 있다. 즉, 일 예에 따른 지문 감지 영역(FSA)에 배치된 발광 화소(SP)와 수광 화소(LP)의 비는 1:1 일 수 있으나, 이에 제한되는 것은 아니다.
도 3은 표시 장치의 커버 윈도우(200) 상에 사용자의 손가락이 접촉된 상태를 보여주는 단면도로, 손가락 지문(F)의 어느 하나의 마루(RID)와 상기 어느 하나의 마루(RID)와 인접한 하나의 골(VAL)이 도시되어 있다.
사용자의 손가락이 커버 윈도우(200) 상에 접촉된 경우, 발광 화소(SP)에서 방출된 빛은 손가락 지문(F)의 마루(RID)와 골(VAL)에서 각각 반사될 수 있다. 이때, 손가락 지문(F)의 마루(RID)에서 반사되는 광량과 골(VAL)에서 반사되는 광량은 상이할 수 있다.
그러므로, 마루(RID)로부터 반사된 광에 노출된 수광 소자와 골(VAL)로부터 반사된 광에 노출된 수광 소자 각각에 의해 생성된 광 전하량은 상이하고, 마루(RID)로부터 반사된 광에 노출된 수광 소자와 골(VAL)로부터 반사된 광에 노출된 수광 소자 각각의 제1 전극의 전압 및 전류의 크기도 상이할 수 있다. 이와 같이, 수광 소자 각각의 전기적 신호의 크기 변화를 측정 및 분석함으로써, 사용자의 지문을 감지할 수 있다.
상술한 바와 같이, 복수의 발광 화소(SP)와 복수의 수광 화소(LP)는 교번하여 배치될 수 있으나, 이에 제한되는 것은 아니고 발광 화소(SP)와 수광 화소(LP)의 배치 구조는 표시 패널(100)의 해상도, 표시 패널(100) 상의 커버 윈도우(200)의 두께, 소재 등에 따라 다양하게 변경될 수 있다.
다만, 손가락의 마루(RID)와 골(VAL)이 이격된 폭은 대략 100 내지 150um일 수 있다. 인접한 수광 화소(LP)간 이격된 폭은 손가락의 마루(RID)와 골(VAL)이 이격된 폭보다 작을 수 있다. 이에 따라, 사용자의 지문 인식의 정확도를 높이는 데에 유리할 수 있다. 일 실시예에 따른 수광 화소(LP)간 이격된 폭은 대략 30um보다 크고 100um보다 작을 수 있다.
또한, 수광 소자와 발광 소자가 제1 방향(X)에서 이격된 폭(W1)과 제2 방향(Y)에서 이격된 폭(W2)은 서로 상이할 수 있지만, 수광 소자와 발광 소자가 제1 방향(X)에서 이격된 폭(W1) 및 제2 방향(Y)에서 이격된 폭(W2) 각각의 크기는 대략 16um보다 크고 50um보다 작을 수 있다.
도 4는 일 실시예에 따른 표시 패널의 개략적인 평면도이다. 도 5는 일 실시예에 따른 표시 장치의 개략적인 블록도이다. 도 6은 표시 장치의 지문 감지 및 분석 방법의 일 예에 따른 흐름도이다.
도 5에서는 표시 패널(100)의 경우, 설명의 편의를 위해 지문 감지 영역(FSA)을 확대하여 도시하였다.
도 4 및 도 5를 참조하면, 표시 패널(100)의 지문 감지 영역(FSA)에는 복수의 발광 화소(SP)와 복수의 수광 화소(LP)에 접속되는 스캔 라인들과 구동 전압 라인, 복수의 발광 화소(SP)에 접속되는 발광 라인(EM)들과 데이터 라인(DL)들 및 복수의 수광 화소(LP)에 접속되는 리셋 라인(RST)들과 지문 감지 라인(RX)들이 배치될 수 있다.
스캔 라인(SL)들, 발광 라인(EM)들 및 리셋 라인(RST)들은 제1 방향(X)으로 연장되고, 데이터 라인(DL)들, 구동 전압 라인(PL)들 및 지문 감지 라인(RX)들은 제1 방향(X)과 교차하는 제2 방향(Y)으로 연장될 수 있다. 구동 전압 라인(PL)들은 활성 영역(AR)에서 제2 방향(Y)으로 연장되고, 비활성 영역(NAR)에서 서로 연결될 수 있다.
발광 화소(SP) 각각은 스캔 라인(SL)들 중 적어도 어느 하나, 데이터 라인(DL)들 중 어느 하나, 발광 라인(EM)들 중 적어도 하나, 및 구동 전압 라인(PL)에 접속될 수 있다. 도 4에서 발광 화소(SP) 각각이 2개의 스캔 라인(SL)에 접속된 것을 예시하였으나, 실시예들이 그에 제한되는 것은 아니고, 예를 들어 발광 화소(SP) 각각은 3개 이상의 스캔 라인(SL)들에 접속될 수도 있다.
수광 화소(LP) 각각은 스캔 라인(SL)들 중 어느 하나, 리셋 라인(RST)들 중 어느 하나, 지문 감지 라인(RX)들 중 어느 하나 및 구동 전압 라인(PL)에 접속될 수 있다.
표시 패널(100)의 비활성 영역(NAR)에는 스캔 라인(SL)들에 스캔 신호들을 인가하기 위한 스캔 구동 회로(400), 리셋 라인(RST)들에 리셋 신호들을 인가하기 위한 리셋 구동 회로(500), 표시 패널(100)과 표시 구동 회로(600)를 전기적으로 연결하기 위한 팬 아웃 라인(FL)들과 패드들(PD_LP, PD_SP)이 배치될 수 있다. 스캔 구동 회로(400), 리셋 구동 회로(500), 팬 아웃 라인(FL)들 및 패드들(PD_LP, PD_SP)에 대해서는 후술한다.
표시 장치는 표시 패널(100)의 하단의 비활성 영역(NAR)에 배치되는 표시 회로 보드(300), 표시 회로 보드(300) 상에 배치된 표시 구동 회로(600) 및 지문 감지 구동 회로(700)를 더 포함할 수 있다.
표시 회로 보드(300)는 이방성 도전 필름(anisotropic conductive film)과 같은 도전성 접착 부재를 이용하여 표시 패널(100)의 하측 단부에 부착될 수 있다. 이로 인해, 표시 회로 보드(300)는 표시 패널(100) 및 표시 구동 회로(600)와 전기적으로 연결될 수 있다. 표시 패널(100)과 표시 구동 회로(600)는 표시 회로 보드(300)를 통해 디지털 비디오 데이터(DATA)와 타이밍 신호들 및 구동 전압들을 입력 받을 수 있다. 표시 회로 보드(300)는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드 또는 칩 온 필름(chip on film)과 같은 연성 필름일 수 있다.
표시 구동 회로(600)는 표시 패널(100)의 발광 화소(SP)들을 구동하기 위한 신호들과 전압들을 생성할 수 있다. 표시 구동 회로(600)는 집적회로(integrated circuit, IC)로 형성되어 COF(chip on film) 방식으로 표시 회로 보드(300) 상에 부착될 수 있으나, 이에 제한되는 것은 아니고, COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100)의 비활성 영역(NAR) 상에 부착될 수도 있다.
지문 감지 구동 회로(700)는 표시 패널(100)의 수광 화소(LP)들을 구동하기 위한 신호들과 전압들을 생성하고, 수광 화소(LP) 각각의 전류 변화를 감지할 수 있다. 지문 감지 구동 회로(700)는 회로는 집적회로(integrated circuit, IC)로 형성되어 COF(chip on film) 방식으로 표시 회로 보드(300) 상에 부착될 수 있으나, 이에 제한되는 것은 아니고, COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100)의 비활성 영역(NAR) 상에 부착될 수도 있다.
도 4에서는 표시 구동 회로(600)와 지문 감지 구동 회로(700)가 집적회로로 각각 형성된 것을 예시하였으나, 경우에 따라 표시 구동 회로(600)와 지문 감지 구동 회로(700)는 하나의 집적회로로 통합 형성될 수도 있다.
표시 구동 회로(600)는 도 5에 도시된 바와 같이 타이밍 제어부(610), 데이터 구동부(620) 및 전원 공급 회로(630)를 포함할 수 있다.
타이밍 제어부(610)는 스캔 구동부(410)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS), 발광 제어 구동부(420)의 동작 타이밍을 제어하기 위한 발광 제어 신호(ECS)를 생성할 수 있다. 예를 들어, 타이밍 제어부(610)는 스캔 제어 신호(SCS) 및 발광 제어 신호(ECS)를 생성하고, 스캔 제어 라인을 통해 스캔 제어 신호(SCS)를 스캔 구동부(410)로 출력하고, 발광 제어 라인을 통해 발광 제어 신호(ECS)를 발광 제어 구동부(420)로 출력할 수 있다.
또한, 타이밍 제어부(610)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(620)에 출력할 수 있다. 데이터 구동부(620)는 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 팬 아웃 라인(FL)들을 통해 데이터 라인(DL)들에 출력할 수 있다.
전원 공급 회로(630)는 제1 구동 전압(ELVDD)을 생성하여 제1 구동 전압 라인(ELVDDL)에 공급하고, 제2 구동 전압(ELVSS)을 생성하여 제2 구동 전압 라인(ELVSSL)에 공급할 수 있다. 구동 전압 라인(PL)은 제1 구동 전압 라인(ELVDDL)과 제2 구동 전압 라인(ELVSSL)을 포함할 수 있다. 제1 구동 전압(ELVDD)은 유기 발광 다이오드 및 포토 다이오드의 구동을 위한 고전위 전압일 수 있고, 제2 구동 전압(ELVSS)은 유기 발광 다이오드 및 포토 다이오드의 구동을 위한 저전위 전압일 수 있다. 즉, 제1 구동 전압(ELVDD)은 제2 구동 전압(ELVSS)보다 높은 전위를 가질 수 있다.
즉, 수광 화소(LP)는 포토 다이오드의 구동을 위해 발광 화소(SP)의 유기 발광 다이오드를 구동하기 위한 제1 구동 전압(ELVDD)과 제2 구동 전압(ELVSS)을 공용할 수 있고, 이 경우, 표시 패널(100)을 제조함에 있어 포토 다이오드의 구동을 위한 별도의 전압 배선들을 생략할 수 있다. 이와 같은 구조에 의하면, 수광 화소(LP)를 구동하기 위한 별도의 전압 공급부 및 전압 배선이 불필요하므로 표시 패널(100)의 제조가 용이하고, 표시 패널(100) 제조 비용이 절감되며, 수광 화소(LP)와 발광 화소(SP) 및 발광 화소(SP)간 이격 거리를 줄일 수 있어 해상도 측면에서 유리할 수 있다.
지문 감지 구동 회로(700)는 도시하지 않았지만, 지문 감지부 및 리셋 신호 생성부를 포함할 수 있다.
지문 감지부는 지문 감지 라인(RX)을 통해 각 수광 화소(LP)들의 전류의 크기를 측정할 수 있다. 지문 감지부는 각 수광 화소(LP)에서 감지된 전류의 크기에 따라 지문 감지 데이터를 생성하여 메인 프로세서로 전송하고, 메인 프로세서는 지문 감지 데이터를 분석함으로써, 기 설정된 지문과 비교를 통해 사용자의 지문과 일치하는지 여부를 판단할 수 있다.
도 6을 참조하여 구체적으로 설명하면, 먼저 표시 장치는 지문 감지 영역(FSA)에 사용자의 손가락에 의한 터치(접촉)의 발생 여부를 판단할 수 있다. (도 6의 S100)
표시 장치 전면 상에 사용자의 손가락에 의한 터치가 발생한 경우, 상술한 바와 같이 발광 화소(SP)에서 방출된 빛은 사용자의 지문에서 반사되어 수광 소자에 수광됨으로써, 수광 소자와 연결된 지문 감지 라인(RX)의 전류 크기가 변할 수 있다. 이 경우, 전류 크기가 기 설정된 전류 크기 범위에 있는 경우 표시 장치는 사용자의 손가락에 의한 터치가 있는 것으로 판단할 수 있다.
또한, 도면으로 구체적으로 도시하지 않았지만, 표시 장치는 터치 입력을 감지하는 터치 부재를 더 포함할 수 있다. 터치 부재는 표시 장치의 전면에서 신체의 일부(예를 들어, 손가락)에 의한 터치 입력을 감지할 수 있다. 터치 부재는 표시 패널(100)과 별도의 패널이나 필름으로 제공되어 표시 패널(100) 상에 부착될 수도 있고, 표시 패널(100) 내부에 터치층의 형태로 제공될 수도 있다. 따라서 표시 장치는 터치 부재의 전기적 신호를 분석함으로써 사용자의 손가락에 의한 터치가 있는지 여부를 판단할 수도 있다.
그리고 나서, 지문 감지 영역(FSA)에 사용자의 손가락에 의한 터치가 발생한 경우, 지문 감지 구동 회로(700)에서 지문 감지 라인(RX)의 전류 값을 감지(도 6의 S200)하고, 지문 감지 라인(RX)의 전류 값에 따라 지문 감지 데이터를 생성하여 표시 장치의 메인 프로세서로 전송할 수 있다. (도 6의 S300)
지문 감지 구동 회로(700)의 지문 감지부는 지문 감지 라인(RX)의 전류 값을 디지털 데이터로 변환하는 아날로그-디지털 컨버터(AD converter)를 포함할 수 있다. 따라서, 지문 감지 구동 회로(700)는 디지털 데이터로 변환된 지문 감지 데이터를 메인 프로세서로 전송할 수 있다.
이 후, 메인 프로세서는 기 설정된 사용자의 지문 감지 데이터와 지문 감지 구동 회로(700)로부터 전송받은 지문 감지 데이터의 일치 여부를 확인(도 6의 S400)하고, 기 설정된 사용자의 지문 감지 데이터와 지문 감지 구동 회로(700)로부터 전송받은 지문 감지 데이터가 동일한 경우, 설정된 기능들을 수행(도 6의 S500)할 수 있다.
상기 설정된 기능은 표시 장치의 화면 잠금 및/또는 어플리케이션의 잠금을 해제하거나, 구매를 승인하는 등 다양한 기능을 포함할 수 있다.
다시 도 4 및 도 5를 참조하면, 지문 감지 구동 회로(700)의 리셋 신호 생성부는 리셋 구동 회로(500)의 동작 타이밍을 제어하기 위한 리셋 제어 신호(PCS)를 생성할 수 있다. 리셋 신호 생성부는 리셋 제어 신호(PCS)를 생성하여, 팬 아웃 라인을 통해 리셋 구동 회로(500)로 출력할 수 있다.
상술한 바와 같이, 표시 패널(100)의 비활성 영역(NAR)에는 스캔 구동 회로(400), 리셋 구동 회로(500), 팬 아웃 라인(FL)들 및 패드들(PD_SP, PD_LP, PD_RS)이 배치될 수 있다.
팬 아웃 라인(FL)들과 패드들(PD_SP, PD_LP, PD_RS)은 표시 패널(100)의 비활성 영역(NAR) 중에서 활성 영역(AR)의 하측에 위치한 비활성 영역(NAR)에 배치될 수 있다. 패드들(PD_SP, PD_LP, PD_RS)은 각 발광 화소(SP)에 접속된 데이터 라인(DL)들, 구동 전압 라인(PL) 및 스캔 구동 회로(400)에 접속된 팬 아웃 라인(FL)들을 표시 구동 회로(600)와 전기적으로 연결하는 표시 패드들(PD_SP)과 각 수광 화소(LP)와 접속된 지문 감지 라인(RX)들 및 리셋 구동 회로(500)에 접속된 팬 아웃 라인(FL)들을 지문 감지 구동 회로(700)와 전기적으로 연결하는 지문 패드들(PD_LP, PD_RS)을 포함할 수 있다.
각 발광 화소(SP)에 접속된 데이터 라인(DL)들, 구동 전압 라인(PL)은 팬 아웃 라인(FL)들에 의해 표시 패드들(PD_SP)과 전기적으로 연결되고, 각 발광 화소(SP)에 접속된 지문 감지 라인(RX)들은 팬 아웃 라인(FL)들에 의해 지문 패드들(PD_LP)과 전기적으로 연결될 수 있다.
표시 패드들(PD_SP)과 지문 패드들(PD_LP, PD_RS) 각각은 표시 회로 보드(300) 상의 패드들(PD_300)에 접속됨으로써, 데이터 라인(DL)들 및 구동 전압 라인(PL)을 표시 구동 회로(600)와 전기적으로 연결하고, 지문 감지 라인(RX)들을 지문 감지 구동 회로(700)와 전기적으로 연결할 수 있다.
스캔 구동 회로(400)는 팬 아웃 라인(FL)을 통해 표시 구동 회로(600)로부터 스캔 제어 신호(SCS)와 발광 제어 신호(ECS)를 입력 받을 수 있다. 스캔 구동 회로(400)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 각각 생성하고, 스캔 신호들을 스캔 라인들에 순차적으로 출력할 수 있다. 또한, 발광 제어 구동부(420)는 발광 제어 신호(ECS)에 따라 발광 신호들을 생성하고, 발광 신호들을 발광 라인(EM)들에 순차적으로 출력할 수 있다.
스캔 구동 회로(400)는 스캔 구동부(410) 및 발광 제어 구동부(420)를 포함할 수 있다. 스캔 구동 회로(400)는 활성 영역(AR)의 양측의 비활성 영역(NAR)에 배치될 수 있다. 비제한적인 예로, 활성 영역(AR)의 좌측의 비활성 영역(NAR)에는 스캔 구동부(410)가 배치되고, 활성 영역(AR)의 좌측의 비활성 영역(NAR)에는 발광 제어 구동부(420)가 배치될 수 있다. 이와 같이 스캔 구동 회로(400)가 활성 영역(AR)의 양측의 비활성 영역(NAR)에 나누어 배치됨으로써, 표시 장치의 베젤 영역의 면적을 줄이는 데에 유리할 수 있다. 다만, 실시예들이 이에 제한되는 것은 아니고, 스캔 구동 회로(400)는 활성 영역(AR)의 양측 중 어느 한 측의 비활성 영역(NAR)에만 배치될 수도 있다.
리셋 구동 회로(500)는 팬 아웃 라인(FL)을 통해 지문 감지 구동 회로(700)로부터 리셋 제어 신호(PCS)를 입력 받을 수 있다. 리셋 구동 회로(500)는 리셋 제어 신호(PCS)에 따라 리셋 신호들을 생성하고, 리셋 신호들을 리셋 라인(RST)들에 순차적으로 출력할 수 있다.
리셋 구동 회로(500)는 활성 영역(AR)의 양측 중 어느 한 측의 비활성 영역(NAR)에 배치될 수 있다. 도 4 및 도 5에서는 활성 영역(AR)의 우측의 비활성 영역(NAR)에 배치된 것으로 예시하였으나, 활성 영역(AR)의 좌측의 비활성 영역(NAR)에 배치될 수도 있다.
스캔 구동 회로(400) 및 리셋 구동 회로(500) 각각은 복수의 박막 트랜지스터를 포함할 수 있다. 스캔 구동 회로(400) 및 리셋 구동 회로(500) 각각의 복수의 박막 트랜지스터는 복수의 발광 화소(SP) 및 복수의 수광 화소(LP) 각각의 박막 트랜지스터와 동일한 층에 형성될 수 있으나, 이에 제한되는 것은 아니고 스캔 구동 회로(400) 및 리셋 구동 회로(500) 각각의 복수의 박막 트랜지스터는 복수의 발광 화소(SP) 및 복수의 수광 화소(LP) 각각의 박막 트랜지스터와 다른 층에 형성될 수도 있다.
도 7은 일 실시예에 따른 발광 화소(SP)와 수광 화소(LP)의 회로도이다.
발광 화소(SP) 각각은 제1 스캔 라인(GI), 제2 스캔 라인(GW), 제3 스캔 라인(GB), 발광 라인(EM) 및 데이터 라인(DL)에 접속될 수 있다. 또한, 발광 화소(SP) 각각은 제1 구동 전압(ELVDD)이 공급되는 제1 구동 전압 라인(ELVDDL), 제2 구동 전압(ELVSS)이 공급되는 제2 구동 전압 라인(ELVSSL), 초기화 전압(Vint)이 공급되는 초기화 전압 라인(VIL)에 접속될 수 있다.
수광 화소(LP) 각각은 지문 스캔 라인(LD), 리셋 라인(RST) 및 지문 감지 라인(RX)에 접속될 수 있다. 또한, 수광 화소(LP) 각각은 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)에 접속될 수 있다.
발광 화소(SP) 각각은 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T5, T6, T7), 발광 소자(EL) 및 적어도 하나 이상의 커패시터를 포함할 수 있다. 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T5, T6, T7) 중에서 제1 트랜지스터(T1)는 구동 트랜지스터이고, 제2 내지 제7 트랜지스터(T7)들은 각각의 게이트 전극에 인가되는 스캔 신호에 따라 턴-온 또는 턴-오프되는 스위치 소자 역할을 하는 트랜지스터들일 수 있다.
제1 트랜지스터(T1)는 게이트 전극, 제1 전극 및 제2 전극을 포함할 수 있다. 게이트 전극은 제1 트랜지스터(T1)의 액티브층의 상부에 배치되는 게이트 전극일 수 있다.
제1 트랜지스터(T1)는 게이트 전극에 인가되는 데이터 전압에 따라 소스-드레인간 전류(Isd, 이하 "구동 전루(Isd)"라 칭함)를 제어할 수 있다. 제1 트랜지스터(T1)의 채널을 통해 흐르는 구동 전루(Isd)는 수학식 1과 같이 제1 트랜지스터(T1)의 소스 전극과 게이트 전극 간의 전압과 문턱 전압(threshold voltage, Vth)의 절댓값의 차의 제곱에 비례한다.
Figure pat00001
수학식 1에서, k'는 제1 트랜지스터(T1)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 제1 트랜지스터(T1)의 소스-게이트간 전압, Vth는 제1 트랜지스터(T1)의 문턱전압을 의미한다.
발광 소자(EL)는 구동 전류(Isd)에 의해 발광할 수 있다. 발광 소자(EL)의 발광량은 구동 전류(Isd)의 크기에 비례할 수 있다.
발광 소자(EL)는 애노드 전극, 캐소드 전극 및 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극 및 애노드 전극과 캐소드 전극 사이에 배치된 무기 발광층을 포함하는 무기 발과 다이오드이거나, 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자(EL) 일 수도 있다. 또한, 발광 소자(EL)는 마이크로 발광 다이오드 일 수도 있다.
발광 소자(EL)의 애노드 전극은 제6 트랜지스터(T6)의 제2 전극과 제7 트랜지스터(T7)의 제2 전극에 접속되며, 캐소드 전극은 제2 구동 전압 라인(ELVSSL)에 접속될 수 있다. 발광 소자(EL)의 애노드 전극과 캐소드 전극 사이에는 기생 용량(Cel)이 형성될 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 배치될 수 있다. 제2 트랜지스터(T2)는 제2 스캔 라인(GW)의 스캔 신호에 의해 턴-온되어, 제1 트랜지스터(T1)의 제1 전극과 데이터 라인(DL)을 접속시킬 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제2 스캔 라인(GW)에 접속되고, 제1 전극은 데이터 라인(DL)에 접속되며, 제2 전극은 제1 트랜지스터(T1)의 제1 전극에 접속될 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극 사이에 배치될 수 있다. 제3 트랜지스터(T3)는 제2 스캔 라인(GW)의 스캔 신호에 의해 턴-온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 접속시킬 수 있다. 즉, 제3 트랜지스터(T3)가 턴-온되는 경우, 제1 트랜지스터(T1)의 게이트 전극과 제2 전극이 접속되므로, 제1 트랜지스터(T1)는 다이오드(diode)로 구동할 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제2 스캔 라인(GW)에 접속되고, 제1 전극은 제1 트랜지스터(T1)의 게이트 전극에 접속되며, 제2 전극은 제1 트랜지스터(T1)의 제2 전극에 접속될 수 있다.
제4 트랜지스터(T4)는 초기화 전압 라인(VIL)과 제1 트랜지스터(T1)의 게이트 전극 사이에 배치될 수 있다. 제4 트랜지스터(T4)는 제1 스캔 라인(GI)의 스캔 신호에 의해 턴-온되어 제1 트랜지스터(T1)의 게이트 전극과 초기화 전압 라인(VIL)을 접속시킬 수 있다. 이 경우, 제1 트랜지스터(T1)의 게이트 전극은 초기화 전압 라인(VIL)의 초기화 전압(Vint)으로 방전될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 제1 스캔 라인(GI)에 접속되고, 제1 전극은 제1 트랜지스터(T1)의 게이트 전극에 접속되며, 제2 전극은 초기화 전압 라인(VIL)에 접속될 수 있다.
제5 트랜지스터(T5)는 제1 구동 전압 라인(ELVDDL)과 제1 트랜지스터(T1)의 제1 전극 사이에 배치될 수 있다. 제5 트랜지스터(T5)는 발광 라인(EM)의 발광 신호(SEM)에 의해 턴-온되어 제1 트랜지스터(T1)의 제1 전극과 제1 구동 전압 라인(ELVDDL)을 접속시킬 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 발광 라인(EM)에 접속되고, 제1 전극은 제1 구동 전압 라인(ELVDDL)에 접속되며, 제2 전극은 제1 트랜지스터(T1)의 제1 전극에 접속될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(EL)의 애노드 전극 사이에 배치될 수 있다. 제6 트랜지스터(T6)는 발광 라인(EM)의 발광 신호(SEM)에 의해 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 발광 소자(EL)의 애노드 전극을 접속시킬 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 발광 라인(EM)에 접속되고, 제1 전극은 제1 트랜지스터(T1)의 제2 전극에 접속되며, 제2 전극은 발광 소자(EL)의 애노드 전극에 접속될 수 있다.
제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 모두 턴-온 되는 경우, 구동 전류(Isd)는 발광 소자(EL)에 공급될 수 있다.
제7 트랜지스터(T7)는 초기화 전압 라인(VIL)과 발광 소자(EL)의 애노드 전극 사이에 배치될 수 있다. 제7 트랜지스터(T7)는 제3 스캔 라인(GB)의 스캔 신호에 의해 턴-온되어 초기화 전압 라인(VIL)과 발광 소자(EL)의 애노드 전극을 접속시킬 수 있다. 이 경우, 발광 소자(EL)의 애노드 전극은 초기화 전압(Vint)으로 방전될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 제3 스캔 라인(GB)에 접속되고, 제1 전극은 초기화 전압 라인(VIL)에 접속되며, 제2 전극은 발광 소자(EL)의 애노드 전극에 접속될 수 있다.
저장 커패시터는 제1 트랜지스터(T1)의 게이트 전극과 제1 구동 전압 라인(ELVDDL) 사이에 형성될 수 있다. 저장 커패시터의 일 전극은 제1 트랜지스터(T1)의 게이트 전극에 접속되고, 타 전극은 제1 구동 전압 라인(ELVDDL)에 접속될 수 있다. 이로 인해, 저장 커패시터는 제1 트랜지스터(T1)의 게이트 전극과 제1 구동 전압 라인(ELVDDL) 사이의 전위차를 유지할 수 있다.
수광 화소(LP) 각각은 감지 트랜지스터(LT1), 리셋 트랜지스터(LT2), 수광 소자(OPD)를 포함할 수 있다. 수광 화소(LP) 각각은 감지 트랜지스터(LT1), 리셋 트랜지스터(LT2) 및 수광 소자(OPD) 사이의 감지 노드(LN)를 더 포함할 수 있다. 감지 트랜지스터(LT1) 및 리셋 트랜지스터(LT2)는 각각의 게이트 전극에 인가되는 지문 스캔 신호(SLD) 또는 리셋 신호(SRST)에 따라 턴-온 또는 턴-오프되는 스위치 소자 역할을 하는 트랜지스터들일 수 있다.
복수의 수광 소자(OPD)와 복수의 발광 소자(EL)를 하나의 표시 패널(100)에 배치하는 경우, 수광 소자(OPD)를 구동함에 있어 발광 소자(EL)의 구동을 위한 전압 배선이나 신호 배선을 공용할 수 있다. 즉, 복수의 수광 소자(OPD)의 구동을 위한 전압 배선들 또는 신호 배선들이 표시 패널(100)에 추가 배치되는 것을 최소화함으로써, 표시 패널(100)의 제조가 용이하고, 제조 비용을 줄일 수 있다.
수광 소자(OPD)는 외부 광에 노출된 경우 광전하들을 생성할 수 있고, 생성된 광전하들은 수광 소자(OPD)의 애노드 전극에 축적될 수 있다. 이 경우, 애노드 전극과 전기적으로 연결된 감지 노드(LN)의 전압은 승압 될 수 있다. 수광 소자(OPD)와 지문 감지 라인(RX)이 접속되는 경우, 전하가 축적된 감지 노드(LN)의 전압과 지문 감지 라인(RX)의 전압 차에 의해 전류가 흐를 수 있다.
수광 소자(OPD)는 제1 전극, 제2 전극과 제1 전극과 제2 전극 사이에 배치되는 광전 변환층을 포함하는 유기 포토 다이오드일 수 있다. 광전 변환층은 도너층, 억셉터층 및 도너 억셉터 혼합층을 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.
수광 소자(OPD)의 제1 전극은 감지 노드(LN)에 접속되고, 제2 전극은 제2 구동 전압 라인(ELVSSL)에 접속될 수 있다. 수광 소자(OPD)의 제1 전극은 애노드 전극이고, 제2 전극은 캐소드 전극일 수 있다.
일 예에 따른 수광 소자(OPD)는 동작점(operating point) 이상의 순방향 바이어스(forward bias) 상태에서 외부 광에 노출된 경우 광량에 따른 광전하들을 생성할 수 있지만, 동작점을 넘지 못한 순방향 바이어스 상태나 역방향 바이어스(inverse bias) 상태에서는 외부 광에 노출되더라도 광전하들을 생성하기 못하거나, 지문 감지를 위한 전류 크기를 넘지 못하는 상대적으로 작은 양의 광전하를 생성할 수도 있다. 따라서, 수광 소자(OPD)는 광 노출 상태에 놓이기 전 동작점 이상의 순방향 바이어스 상태일 것을 요할 수 있다. 즉, 광 노출 상태에 놓이기 전 수광 소자(OPD)의 애노드 전극과 캐소드 전극간 전압 차는 수광 소자(OPD)의 문턱 전압보다 큰 전압 차이를 가질 것을 요할 수 있다.
수광 소자(OPD)가 동작점 이상의 순방향 바이어스로 동작되도록 하기 위해, 수광 소자(OPD)의 캐소드 전극인 제2 전극은 발광 소자(EL)를 구동하기 위한 전압 배선 또는 신호 배선 중 상대적으로 안정적이고, 전압이 낮은 제2 구동 전압(ELVSS)이 인가되는 제2 구동 전압 라인(ELVSSL)에 접속될 수 있다. 일 예에 따른 제2 구동 전압(ELVSS)은 0V보다 작을 수 있지만, 이에 제한되는 것은 아니다.
이 경우, 감지 노드(LN)와 수광 소자(OPD)의 제1 전극을 리셋하기 위한 전압의 크기는 제2 전극에 접속된 제2 구동 전압 라인(ELVSSL)의 제2 구동 전압(ELVSS)과의 차이가 수광 소자(OPD)의 문턱전압 이상이어야 할 것이다.
지문 감지 라인(RX)에 인가되는 전압의 크기는 제1 구동 전압 라인(ELVDDL)에 인가되는 제1 구동 전압(ELVDD) 또는 스캔 라인에 인가되는 고전압보다 작을 수 있다. 지문 감지 구동 회로(700)는 상술한 바와 같이 지문 감지 라인(RX)의 전류의 크기 또는 전류 크기의 변화에 따라 지문 감지 데이터를 생성하기 때문에, 전류의 크기 또는 전류 크기의 변화 폭이 클수록 지문의 마루와 골 각각에 대응되는 지문 감지 데이터를 생성하는 데에 유리할 수 있다. 상술한 전류의 크기나 전류 크기의 변화 폭은 감지 노드(LN)와 지문 감지 라인(RX)간의 전압차에 비례할 수 있다. 따라서, 지문 감지 라인(RX)에 인가되는 전압의 크기가 작을수록 지문을 감지함에 있어 유리할 수 있다. 비제한적이 예로서, 지문 감지 라인(RX)의 전압 크기는 대략 0.5 내지 1V 일 수 있다. 구체적인 예로, 지문 감지 라인(RX)의 전압 크기는 대략 0.875V 일 수 있으나, 이에 제한되는 것은 아니다.
이와 같이, 상대적으로 낮은 전압이 인가되는 지문 감지 라인(RX)의 전압을 감지 노드(LN)와 수광 소자(OPD)의 제1 전극을 리셋하기 위한 전압으로 사용하는 경우, 지문 감지 라인(RX)에 인가되는 전압과 제2 구동 전압(ELVSS)간의 전압차가 수광 소자(OPD)의 문턱전압 값을 넘지 못할 수도 있다.
따라서, 발광 소자(EL)를 구동하기 위한 전압 배선 또는 신호 배선 중 상대적으로 안정적이고, 전압의 크기가 큰 제1 구동 전압 라인(ELVDDL)의 제1 구동 전압(ELVDD)을 리셋 전압으로 사용할 수 있다. 예를 들어, 제1 구동 전압(ELVDD)은 대략 5V 내지 10V일 수 있으나, 이에 제한되는 것은 아니다.
감지 트랜지스터(LT1)는 지문 감지 라인(RX)과 감지 노드(LN) 사이에 배치될 수 있다. 감지 트랜지스터(LT1)는 지문 스캔 라인(LD)의 스캔 신호에 의해 턴-온되어 수광 소자(OPD)의 제1 전극과 지문 감지 라인(RX)을 감지 노드(LN)를 통해 접속시킬 수 있다. 감지 트랜지스터(LT1)의 게이트 전극은 지문 스캔 라인(LD)에 접속되고, 제1 전극은 감지 노드(LN)에 접속되며, 제2 전극은 지문 감지 라인(RX)에 접속될 수 있다.
리셋 트랜지스터(LT2)는 제1 구동 전압 라인(ELVDDL)과 감지 노드(LN) 사이에 배치될 수 있다. 리셋 트랜지스터(LT2)는 리셋 라인(RST)의 리셋 신호(SRST)에 의해 턴-온되어 수광 소자(OPD)의 제1 전극과 제1 구동 전압 라인(ELVDDL)을 감지 노드(LN)를 통해 접속시킬 수 있다. 이 경우, 감지 노드(LN)와 수광 소자(OPD)의 제1 전극은 제1 구동 전압(ELVDD)으로 리셋 될 수 있다. 리셋 트랜지스터(LT2)의 게이트 전극은 리셋 라인(RST)에 접속되고, 제1 전극은 제1 구동 전압 라인(ELVDDL)에 접속되며, 제2 전극은 감지 노드(LN)에 접속될 수 있다.
제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T5, T6, T7), 감지 트랜지스터(LT1) 및 리셋 트랜지스터(LT2) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T5, T6, T7), 감지 트랜지스터(LT1) 및 리셋 트랜지스터(LT2) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T5, T6, T7), 감지 트랜지스터(LT1) 및 리셋 트랜지스터(LT2) 각각의 액티브층은 다결정 실리콘(Poly silicon), 비결정 실리콘(Amorphous silicon) 및 산화물 반도체 중 어느 하나로 형성될 수 있다.
제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T5, T6, T7), 감지 트랜지스터(LT1) 및 리셋 트랜지스터(LT2)는 모두 P형 트랜지스터(P-channel transistor)일 수 있다. 이 경우, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T5, T6, T7), 감지 트랜지스터(LT1) 및 리셋 트랜지스터(LT2) 각각의 액티브층은 폴리 실리콘으로 형성될 수 있다. 다만, 실시예들이 이에 제한되는 것은 아니고, 예를 들어 발광 화소(SP)의 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은 액티브층이 산화물로 형성된 N형 트랜지스터(N-channel transistor)로 형성될 수도 있다. 또한, 감지 트랜지스터(LT1)와 리셋 트랜지스터(LT2) 중 적어도 어느 하나는 액티브층이 산화물로 형성된 N형 트랜지스터로 형성될 수도 있다. 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T5, T6, T7), 감지 트랜지스터(LT1) 및 리셋 트랜지스터(LT2) 중 적어도 어느 하나가 N형 트랜지스터로 형성되는 경우, N형 트랜지스터의 특성에 맞도록 도 7의 파형도는 수정되어야 할 것이다. 구체적인 예에 대해서는 후술한다.
도 8은 도 7의 제1 스캔 라인, 제2 스캔 라인, 제3 스캔 라인, 발광 라인, 리셋 라인, 지문 스캔 라인에 인가되는 신호들의 파형도이다.
도 7 및 도 8을 참조하면, 제1 스캔 신호(SGI)는 제1 스캔 라인(GI)에 인가되는 신호로 제4 트랜지스터(T4)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제2 스캔 신호(SGW)는 제2 스캔 라인(GW)에 인가되는 신호로 제2 트랜지스터(T2) 및 제3 트랜지스터(T3) 각각의 턴-온과 턴-오프를 제어하기 위한 신호이다.
제3 스캔 신호(SGC)는 제3 스캔 라인(GB)에 인가되는 신호로 제7 트랜지스터(T7)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 일 예에 따른 제3 스캔 신호(SGC)는 제2 스캔 신호(SGW)와 실질적으로 동일할 수 있다. 즉, 제3 스캔 라인(GB)은 제2 스캔 라인(GW)과 실질적으로 동일할 수 있다. 다만, 이에 제한되는 것은 아니고, 다른 실시예에서 제3 스캔 신호(SGC)는 제1 스캔 신호(SGI)와 실질적으로 동일할 수도 있고, 몇몇 실시예에서 제3 스캔 신호(SGC)는 제1 스캔 신호(SGI) 및 제2 스캔 신호(SGW)와 다른 별도의 신호일 수도 있다. 이하에서는 제3 스캔 신호(SGC)가 제2 스캔 신호(SGW)와 실질적으로 동일한 것으로 설명한다.
발광 신호(SEM)는 발광 라인(EM)에 인가되는 신호로 제5 트랜지스터(T5) 및 제6 트랜지스터(T6) 각각의 턴-온과 턴-오프를 제어하기 위한 신호이다.
리셋 신호(SRST)는 리셋 라인(RST)에 인가되는 신호로 리셋 트랜지스터(LT2)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 리셋 신호(SRST)는 제1 스캔 신호(SGI) 및 제2 스캔 신호(SGW)와 다른 별도의 신호일 수 있다. 이와 같이, 수광 소자(OPD)의 리셋 신호(SRST)를 발광 화소(SP)의 제1 스캔 신호(SGI) 또는 제2 스캔 신호(SGW)와 공용하지 않고 분리함으로써, 수광 소자(OPD)의 리셋 타이밍 및 리셋 횟수를 독립적으로 조절할 수 있다. 이에 대한 상세한 설명은 후술한다.
지문 스캔 신호(SLD)는 지문 스캔 라인(LD)에 인가되는 신호로 감지 트랜지스터(LT1)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 일 예에 따른 지문 스캔 신호(SLD)는 제1 스캔 신호(SGI)와 실질적으로 동일할 수 있다. 즉, 지문 스캔 라인(LD)은 제1 스캔 라인(GI)과 실질적으로 동일할 수 있다. 그러나, 실시예들이 이에 제한되는 것은 아니다. 예를 들어, 지문 스캔 신호(SLD)는 제2 스캔 신호(SGW)와 실질적으로 동일할 수도 있다. 다만, 이 경우 제2 스캔 신호(SGW)가 게이트 온 전압(Von)을 갖는 기간은 리셋 신호(SRST)가 게이트-온 전압을 갖는 기간보다 선행되어야 할 것이다. 이와 같이, 지문 스캔 신호(SLD)를 발광 화소(SP)의 스캔 신호들 중 어느 하나와 공용하는 경우, 지문 스캔 신호(SLD)를 생성 및 출력하기 위한 별도의 구동부가 불필요하므로 표시 패널(100)의 제조 비용이 절감되고, 표시 장치의 베젤 영역을 줄이는 데에 유리할 수 있다. 이하에서는 지문 스캔 신호(SLD)가 제1 스캔 신호(SGI)와 실질적으로 동일한 것으로 설명한다.
제1 스캔 신호(SGI), 제2 스캔 신호(SGW), 발광 신호(SEM) 및 리셋 신호(SRST)는 1 프레임 기간을 주기로 반복된 신호를 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
일 예에 따른 1 프레임 기간은 발광 화소(SP)의 동작에 따라, 제1 트랜지스터(T1)의 게이트 전극에 초기화 전압(Vint)을 인가하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화 전압(Vint)으로 초기화 하는 제1 기간(t1), 제1 트랜지스터(T1)의 제1 전극에 데이터 전압을 공급하고, 제1 트랜지스터(T1)의 문턱전압을 샘플링하는 제2 기간(t1) 및 1 트랜지스터의 제1 전극에 데이터 전압을 공급하고, 제1 트랜지스터(T1)의 문턱전압을 샘플링하는 제3 기간(t3)으로 구분될 수 있다.
제2 기간(t1)은 발광 소자(EL)의 애노드 전극에 초기화 전압(Vint)을 인가하여 발광 소자(EL)의 애노드 전극의 전압을 초기화 전압(Vint)으로 초기화 하는 기간을 포함할 수 있다.
또한, 1 프레임 기간은 수광 화소(LP)의 동작에 따라, 수광 소자(OPD)의 제1 전극과 지문 감지 라인(RX)이 접속되어 제1 전극과 지문 감지 라인(RX) 사이에 흐르는 전류의 크기에 의해 지문을 감지하는 지문 감지 기간(SP), 수광 소자(OPD)의 제1 전극에 제1 구동 전압(ELVDD)을 인가하여 수광 소자(OPD)의 제1 전극을 제1 구동 전압(ELVDD)으로 리셋하는 리셋 기간(RP) 및 수광 소자(OPD)가 외부 광에 노출되고, 외부 광의 세기에 따라 광전하들이 생성되며, 이에 따라 수광 소자(OPD)의 제1 전극의 전압 및 감지 노드(LN)의 전압이 상승하는 광 노출 기간(EP)으로 구분될 수 있다.
제1 스캔 신호(SGI)는 제1 기간(t1) 동안 게이트 온 전압(Von)을 가지고, 나머지 기간들 동안 게이트 오프 전압(Voff)을 가질 수 있다. 제2 스캔 신호(SGW)는 제2 기간(t1) 동안 게이트 온 전압(Von)을 가지고, 나머지 기간 동안 게이트 오프 전압(Voff)을 가질 수 있다. 발광 신호(SEM)는 제3 기간(t3) 동안 게이트 온 전압(Von)을 가지고, 나머지 기간들 동안 게이트 오프 전압(Voff)을 가질 수 있다.
도 6에서는 제1 스캔 신호(SGI)가 게이트 온 전압(Von)을 갖는 기간이 제1 기간(t1)과 실질적으로 동일하고, 제2 스캔 신호(SGW)가 게이트 온 전압(Von)을 갖는 기간이 제2 기간(t1)과 실질적으로 동일한 것으로 예시하였으나, 제1 스캔 신호(SGI)가 게이트 온 전압(Von)을 갖는 기간은 제1 기간(t1)보다 짧고, 제2 스캔 신호(SGW)가 게이트 온 전압(Von)을 갖는 기간은 제2 기간(t1)보다 짧을 수도 있다.
도 8에서 지문 감지 기간(SP)은 제1 기간(t1)에 대응되고, 리셋 기간(RP)은 제2 기간(t1)에 대응되며, 광 노출 기간(EP)은 발광 화소(SP)의 발광 소자(EL)가 발광하는 기간인 제3 기간(t3)에 대응되는 것으로 예시하였으나, 이에 제한되는 것은 아니다.
도 9는 다른 실시예에 따른 발광 화소와 수광 화소의 회로도이다.
도 9는 수광 화소(LP)가 리셋 트랜지스터(LT2)를 제어하기 위한 신호로 발광 화소(SP)의 제2 스캔 라인(GW)의 제2 스캔 신호(SGW)를 공용하는 것에서 도 7의 실시예와 차이가 있다.
이와 같은 구조에 의하면, 수광 화소(LP)의 리셋 트랜지스터(LT2)를 제어하기 위한 별도의 제어 배선과 제어 구동부가 불필요하고, 수광 소자(OPD)의 리셋을 위해 제1 구동 전압(ELVDD)를 이용하기 때문에 하기 때문에, 표시 장치의 베젤 영역의 폭 및 발광 화소(SP) 및 수광 화소(LP)간 이격 간격을 줄임과 동시에, 수광 소자(OPD)가 순방향 바이어스 상태에서 원활하게 동작하는 데에 유리할 수 있다.
도 10은 도 7의 리셋 라인에 인가되는 신호의 다른 예를 보여주는 파형도이다.
도 7 및 도 10을 참조하면, 리셋 라인(RST)에 인가되는 리셋 신호(SRST)는 제2 기간(t1)보다 더 긴 기간 동안 턴-온 전압을 가질 수 있다. 예를 들어, 리셋 신호(SRST)는 제2 기간(t1)과 완전히 중첩하고 제3 기간(t3)과 적어도 일부 중첩하는 기간일 수 있다. 이 경우, 리셋 라인(RST)에 접속된 리셋 트랜지스터(LT2)는 도 8에 비해 더 긴 기간동안 턴-온 상태를 유지함으로써, 감지 노드(LN)와 수광 소자(OPD)의 제1 전극의 전압을 제1 구동 전압(ELVDD)으로 초기화하는 데에 유리할 수 있다.
또한, 리셋 기간(RP)이 제3 기간(t3)의 적어도 일부와 중첩하는 경우, 발광 소자(EL)에서 발광된 빛이 수광 소자(OPD)에 도달하기 전까지 감지 노드(LN)와 수광 소자(OPD)의 제1 전극의 전압을 제1 구동 전압(ELVDD)으로 유지함으로써 순방향 바이어스 상태에서 수광 소자(OPD)가 원활하게 동작하는 데에 유리할 수 있다.
다만, 도 10에서는 리셋 신호(SRST)가 제2 스캔 신호(SGW)와 동시에 턴-온 전압을 갖는 것으로 예시하였으나, 이에 제한되는 것은 아니고 제2 스캔 신호(SGW)보다 나중에 턴-온 전압을 가질 수도 있다.
도 11은 도 7의 리셋 라인에 인가되는 신호의 또 다른 예를 보여주는 파형도이다. 도 12는 도 7의 리셋 라인에 인가되는 신호의 또 다른 예를 보여주는 파형도이다.
도 7 및 도 11을 참조하면, 리셋 라인(RST)에 인가되는 리셋 신호(SRST)는 상술한 바와 같이 스캔 신호들(SGI, SGW, SGB)과 독립적으로 제어할 수 있기 때문에, 프레임 별로 리셋 기간(RP)을 달리할 수 있다.
예를 들어, 제N 프레임에서 리셋 신호(SRST)가 제2 기간(t1)과 실질적으로 동일한 기간 동안 턴-온 전압을 가졌음에도 수광 화소(LP)의 제1 전극과 감지 노드(LN)가 제1 구동 전압(ELVDD)으로 정상적으로 리셋되지 않았다고 판단되는 경우, 제N+1 프레임에서의 리셋 기간(RP)을 이전보다 더 길게 함으로써 수광 화소(LP)의 제1 전극과 감지 노드(LN)가 제1 구동 전압(ELVDD)으로 정상적으로 리셋되도록 할 수 있다.
또한, 리셋 신호(SRST)는 도 12와 같이 리셋 기간(RP) 동안 복수의 서브 리셋 기간들을 포함할 수 있다. 즉, 리셋 신호(SRST)는 리셋 기간 동안 턴-온 전압을 갖는 복수의 제1 서브 리셋 기간과 턴-오프 전압을 갖는 적어도 하나의 제2 서브 리셋 기간을 가질 수 있다. 상기 제1 리셋 서브 기간과 상기 제2 리셋 서브 기간은 리셋 기간(RP) 동안 교번하여 반복될 수 있다.
이 경우, 리셋 기간(RP) 동안 수광 화소(LP)의 제1 전극과 감지 노드(LN)가 제1 구동 전압(ELVDD)으로 초기화가 여러 차례 이루어짐으로써, 수광 소자(OPD)가 광 노출 기간(EP) 전에 제1 구동 전압(ELVDD)에 의해 동작점 이상의 순방향 바이어스 상태가 되도록 하는 데에 유리할 수 있다.
이하에서, 1 프레인 기간 동안 발광 화소(SP)와 수광 화소(LP)의 구동 방법을 상세히 설명한다. 설명의 편의를 위해 도 8의 스캔 신호들, 발광 신호 및 발광 신호에 따른 발광 화소(SP)와 수광 화소(LP)의 구동 과정을 설명하지만, 상술한 바와 같이 리셋 신호(SRST)는 독립적으로 제어됨으로써, 리셋 기간(RP)의 길이나 리셋 기간(RP) 동안 수광 소자(OPD)의 제1 전극 및 감지 전극에 제1 구동 전압(ELVDD)이 인가되는 횟수는 다양하게 변형 가능할 것이다.
발광 화소(SP)는 제1 기간(t1) 동안 제1 스캔 라인(GI)에는 게이트 온 전압(Von)을 갖는 제1 스캔 신호(SGI)가 공급된다. 제1 기간(t1) 동안 제4 트랜지스터(T4)는 제1 스캔 신호(SGI)에 의해 턴-온된다. 제4 트랜지스터(T4)의 턴-온으로 인해, 제1 트랜지스터(T1)의 게이트 전극은 초기화 전압 라인(VIL)의 초기화 전압(Vint)으로 초기화된다.
그리고 나서, 제2 기간(t1) 동안 제2 스캔 라인(GW)에는 게이트 온 전압(Von)을 갖는 제2 스캔 신호(SGW)가 공급된다. 이로 인해, 제2 스캔 라인(GW)과 접속된 제2 트랜지스터(T2) 및 제3 트랜지스터(T3) 각각이 턴-온되어 제1 트랜지스터(T1)의 제1 전극에 데이터 전압(Vdata)이 공급되고, 제1 트랜지스터(T1)의 게이트 전극과 제2 전극이 접속되며, 제1 트랜지스터(T1)는 다이오드로 구동한다.
이때, 제1 트랜지스터(T1)의 제1 전극과 게이트 전극 간의 전압(Vsg=Vdata-Vint)이 문턱전압(Vth)의 절댓값보다 작기 때문에, 제1 트랜지스터(T1)의 게이트 전극과 소스 전극 간의 전압(Vsg)이 문턱전압(Vth)의 절댓값에 도달할 때까지 전류패스를 형성하게 된다. 이로 인해, 제1 트랜지스터(T1)의 게이트 전극과 제2 전극의 전압은 제2 기간(t1) 동안 데이터 전압과 제1 트랜지스터(T1)의 문턱전압의 절댓값의 차이 전압(Vdata-|Vth|)까지 상승한다. 이 경우, 저장 커패시터에는 "Vdata-|Vth|"가 저장될 수 있다.
제1 트랜지스터(T1)가 P형 트랜지스터로 형성되므로, 제1 트랜지스터(T1)의 구동 전류(Isd)는 제1 트랜지스터(T1)의 소스 전극과 드레인 전극 간의 전압(Vsd)이 0V보다 큰 구간에서, 제1 트랜지스터(T1)의 소스 전극과 드레인 전극 간의 전압(Vsd)에 비례할 수 있다. 또한, 제1 트랜지스터(T1)의 문턱전압(Vth)은 0V보다 작을 수 있다.
제3 스캔 라인(GB)에는 제2 기간(t1) 동안 게이트 온 전압(Von)을 갖는 제2 스캔 신호(SGW)가 공급되기 때문에, 제3 스캔 라인(GB)과 접속된 제7 트랜지스터(T7)가 턴-온된다. 이에 따라, 발광 소자(EL)의 애노드 전극은 초기화 전압 라인(VIL)의 초기화 전압(Vint)으로 초기화된다.
이 후, 제3 기간(t3) 동안 발광 라인(EM)에는 게이트 온 전압(Von)을 갖는 발광 신호(SEM)가 공급된다. 제3 기간(t3) 동안 도 9와 같이 제5 트랜지스터(T5)와 제6 트랜지스터(T6) 각각은 발광 신호(SEM)에 의해 턴-온된다. 제5 트랜지스터(T5)의 턴-온으로 인해 제1 트랜지스터(T1)의 제1 전극은 제1 구동 전압 라인(ELVDDL)에 접속되고, 제6 트랜지스터(T6)의 턴-온으로 인해 제1 트랜지스터(T1)의 제2 전극은 발광 소자(EL)의 애노드 전극에 접속된다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온되는 경우, 제1 트랜지스터(T1)의 게이트 전극의 전압에 따라 흐르는 구동 전류(Isd)가 발광 소자(EL)에 공급될 수 있다. 구동 전류(Isd)는 수학식 2와 같이 정의될 수 있다.
Figure pat00002
수학식 2에서, k'는 제1 트랜지스터(T1)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vth는 제1 트랜지스터(T1)의 문턱전압, ELVDD는 제1 구동 전압 라인(ELVDDL)의 제1 구동 전압(ELVDD), "Vdata"는 데이터 전압을 가리킨다. 제1 트랜지스터(T1)의 게이트 전압은 "Vdata-|Vth|"이고, 제1 전극의 전압은 "ELVDD"이다. 수학식 2를 정리하면, 수학식 3이 도출된다.
Figure pat00003
결국, 수학식 3과 같이 구동 전류(Isd)는 제1 트랜지스터(T1)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 구동 트랜지스터인 제1 트랜지스터(T1)의 문턱전압(Vth)은 보상되고, 발광 소자(EL)는 제1 구동 전압(ELVDD)과 데이터 전압에 의해 조절되는 구동 전류(Isd)의 크기에 따라 발광 될 수 있다.
수광 화소(LP)의 수광 소자(OPD)는 발광 화소(SP)의 발광 소자(EL)가 발광하는 제3 기간(t3) 동안 외부 광에 노출될 수 있다. 수광 소자(OPD)가 이전 프레임의 광 노출 기간(EP)에 발광 소자(EL)에서 방출된 빛이 지문의 마루 또는 골로부터 반사된 외부 광에 노출된 경우, 광량에 따라 광전하들을 생성하고, 수광 소자(OPD)의 제1 전극과 감지 노드(LN)의 전압은 광량에 비례하여 전압의 크기가 커질 수 있다. 다만, 상술한 바와 같이 이전 프레임의 리셋 기간(RP)이 제3 기간(t3) 중 적어도 일부와 중첩하는 경우, 발광 소자(EL)가 광량에 따라 광전하들을 생성하는 광 노출 기간(EP)은 제3 기간(t3)보다 짧을 수도 있다.
이 후, 지문 감지 기간(SP) 동안 지문 스캔 라인(LD)에도 게이트 온 전압(Von)을 갖는 제1 스캔 신호(SGI)가 공급된다. 따라서 감지 트랜지스터(LT1)는 제1 스캔 신호(SGI)에 의해 턴-온되고, 감지 노드(LN)와 지문 감지 라인(RX)은 접속된다. 감지 노드(LN)와 지문 감지 라인(RX)이 접속된 경우, 감지 노드(LN)의 전압과 지문 감지 라인(RX)의 전압 차에 의해 감지 노드(LN)에서 지문 감지 라인(RX)으로 흐르는 전류가 생성될 수 있다. 도시하지 않았지만, 지문 감지 구동 회로(700)는 지문 감지 라인(RX)으로 흐르는 전류의 크기에 따라 지문 감지 데이터를 생성하여 메인 프로세서로 전송할 수 있다.
또한, 지문 감지 기간(SP) 동안 감지 노드(LN)의 전압은 낮아질 수 있다. 감지 트랜지스터(LT1)가 턴-온된 시점에는 감지 노드(LN)의 전압이 지문 감지 라인(RX)의 전압보다 크지만, 지문 감지 기간(SP) 동안 감지 노드(LN)로부터 지문 감지 라인(RX)으로 전류가 흐름에 따라 감지 노드(LN)의 전압은 낮아질 수 있다. 예를 들어, 감지 트랜지스터(LT1)가 턴-오프되는 시점에서 감지 노드(LN)의 전압은 지문 감지 라인(RX)의 전압과 동일할 수 있다. 다만, 실시예들이 이에 제한되는 것은 아니고, 경우에 따라 지문 감지 라인(RX) 전압보다 높고 제1 구동 전압(ELVDD)의 전압 보다 낮거나, 제1 구동 전압(ELVDD)의 전압보다 높을 수도 있다.
이에 따라, 지문 감지 기간(SP)은 감지 노드(LN)와 수광 화소(LP)의 제1 전극의 전압이 감지 전극의 전압으로 리셋되는 선행 리셋 기간(RP)으로 정의될 수도 있다.
그리고 나서, 리셋 기간(RP) 동안 리셋 라인(RST)에는 게이트 온 전압(Von)을 갖는 리셋 신호(SRST)가 공급되어 리셋 트랜지스터(LT2)가 턴-온되고, 감지 노드(LN)와 수광 소자(OPD)의 제1 전극의 전압은 제1 구동 전압(ELVDD)으로 리셋된다.
선행 리셋 기간(RP) 동안의 각 수광 화소(LP)의 감지 노드(LN) 전압 변동은 광 노출 기간(EP) 동안 승압된 감지 노드(LN)의 전압 크기 등에 따라 다를 수 있다. 따라서, 안정적이고 다른 전압 배선들에 비해 전압이 높은 제1 구동 전압(ELVDD)을 사용함으로써, 수광 소자(OPD)가 광 노출 기간(EP) 전 동작점 이상의 순방향 바이어스 상태로 셋팅하는 데에 유리할 수 있다.
도 13은 다른 실시예에 따른 복수의 발광 화소와 복수의 수광 화소의 평면 상 배치 구조를 나타낸 평면도이다.
도 13을 참조하면, 표시 패널(100)의 제1 내지 제3 색상(R, G, B) 중에서 제2 색상(예를 들면, 그린(G))의 발광 소자(EL)를 포함하는 발광 화소(SP)의 면적은 제1 색상(예를 들면, 레드(R))의 발광 소자(EL)를 포함하는 발광 화소(SP)의 면적과 제2 색상(예를 들면, 블루(B))의 발광 소자(EL)를 포함하는 발광 화소(SP)의 면적보다 작을 수 있다.
따라서, 지문 감지 영역(FSA)에 복수의 수광 화소(LP)를 배치함에 있어 제2 색상(G)의 발광 소자(EL)를 포함하는 발광 화소(SP)들 사이에 수광 화소(LP)를 배치할 수 있다.
예를 들어, 제1 방향(X)으로 홀수 번째 행에는 제2 색상(G)의 발광 소자(EL)를 포함하는 발광 화소(SP)와 수광 화소(LP)가 순차 교번하여 배치되고, 짝수 번째 행에는 제1 색상(R)의 발광 소자(EL)를 포함하는 발광 화소(SP)와 제3 색상(B)의 발광 소자(EL)를 포함하는 발광 화소(SP)가 순차 교번하여 배치될 수 있다.
제2 색상(G)의 발광 소자(EL)를 포함하는 발광 화소(SP)의 제1 방향(X) 폭과 수광 화소(LP)의 제1 방향(X) 폭의 합은 제1 색상(R)의 발광 소자(EL)를 포함하는 발광 화소(SP)의 제1 방향(X) 폭 및 제3 색상(B)의 발광 소자(EL)를 포함하는 발광 화소(SP)의 제1 방향(X) 폭과 동일할 수 있다.
즉, 지문 감지 영역(FSA)에 배치된 발광 화소(SP)와 수광 화소(LP)의 비 2:1 일 수 있다. 이와 같은 구조에 의하면, 지문 감지 영역(FSA)의 해상도 측면에서 유리할 수 있다.
이 경우에도, 손가락의 마루와 골이 이격된 폭을 고려하여 사용자의 지문 인식의 정확도를 높이는 데에 유리하도록 하기 위해, 수광 화소(LP)간 이격된 폭은 대략 30um보다 크고 100um보다 작을 수 있다. 또한, 수광 소자(OPD)와 발광 소자(EL)가 제1 방향(X)에서 이격된 폭 및 제2 방향(Y)에서 이격된 폭 각각의 크기는 대략 16um보다 크고 50um보다 작을 수 있다.
도 14는 일 실시예에 따른 지문 감지 영역의 발광 소자와 수광 소자의 적층 구조를 나타낸 단면도이다. 도 15는 일 실시예에 따른 지문 감지 영역 이외의 활성 영역의 발광 소자의 적층 구조를 나타낸 단면도이다.
도 14 및 도 15에서는 설명의 편의를 위해 발광 소자(EL), 발광 소자(EL)의 애노드 전극과 접속되는 제6 트랜지스터(T6), 수광 소자(OPD) 및 수광 소자(OPD)의 제1 전극과 접속되는 리셋 트랜지스터(LT2)만을 도시하였다.
도 14 및 도 15를 참조하면, 지문 감지 영역(FSA)과 비중첩하는 활성 영역(AR)에서의 발광 소자(EL)간 이격 폭은 지문 감지 영역(FSA)에서의 발광 소자(EL)간 이격 폭보다 작을 수 있다. 이와 같은 구조에 의하면, 지문 감지 영역(FSA)과 비중첩하는 활성 영역(AR)의 해상도가 낮아지는 것을 방지할 수 있다.
표시 패널(100)은 기판(SUB), 박막 트랜지스터층, 발광 소자(EL)층, 수광 소자(OPD)층 및 봉지층(TFE)을 포함한다.
박막 트랜지스터층은 박막 트랜지스터로 형성되는 제6 트랜지스터(T6)와 리셋 트랜지스터(LT2), 제1 내지 제4 연결 전극(CNE4), 버퍼막(BFL), 게이트 절연막(110), 층간 절연막(120), 제1 평탄화막(130) 및 제2 평탄화막(140)을 포함할 수 있다.
기판(SUB)은 유리 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 벤딩, 폴딩, 롤링 등이 가능한 플렉서블 기판(SUB)일 수 있다. 플렉시블 기판(SUB)을 이루는 물질의 예로 폴리이미드(polyimide)를 들 수 있지만, 이에 제한되는 것은 아니다.
기판(SUB) 상에는 버퍼막(BFL)이 배치될 수 있다. 버퍼막(BFL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 박막 트랜지스터층의 트랜지스터들과 발광 소자(EL)층의 발광층(EML) 및 수광 소자(OPD)의 광전 변환층(OPL)을 보호하기 위한 막이다. 예들 들어, 버퍼막(BFL)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층 또는 알루미늄옥사이드층으로 형성될 수 있다. 버퍼막(BFL)은 생략될 수도 있다.
버퍼막(BFL) 상에는 제6 트랜지스터(T6)와 리셋 트랜지스터(LT2)가 배치될 수 있다. 제6 트랜지스터(T6) 및 리셋 트랜지스터(LT2) 각각은 액티브층(ACT6, LTACT2), 게이트 전극(G6, LTG2), 소스 전극(S6, LTS2) 및 드레인 전극(D6, LTD2)을 포함한다.
버퍼막(BFL) 상에는 제6 트랜지스터(T6)의 액티브층(ACT6), 소스 전극(S6) 및 드레인 전극(D6)과 리셋 트랜지스터(LT2)의 액티브층(LTACT2), 소스 전극(LTS2) 및 드레인 전극(LTD2)이 배치될 수 있다. 각각의 트랜지스터의 액티브층은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 기판(SUB)의 두께 방향인 제3 방향(Z)에서 게이트 전극과 중첩하는 액티브층은 채널 영역으로 정의될 수 있다. 박막 트랜지스터의 소스 전극과 드레인 전극은 제3 방향(Z)에서 게이트 전극과 중첩하지 않는 영역으로, 실리콘 반도체 또는 산화물 반도체에 이온 또는 불순물이 도핑되어 도전성을 가질 수 있다.
각각의 트랜지스터의 액티브층, 소스 전극 및 드레인 전극 상에는 게이트 절연막(110)이 배치될 수 있다. 게이트 절연막(110)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층 또는 알루미늄 옥사이드층으로 형성될 수 있다.
게이트 절연막(110) 상에는 각각의 트랜지스터의 게이트 전극이 배치될 수 있다. 게이트 전극은 제3 방향(Z)에서 액티브층과 중첩할 수 있다. 즉, 제6 트랜지스터(T6)의 게이트 전극(G6)은 제6 트랜지스터(T6)의 액티브층(ACT6)과 중첩하고, 리셋 트랜지스터(LT2)의 게이트 전극(LTG2)은 리셋 트랜지스터(LT2)의 액티브층(LTACT2)과 중첩할 수 있다. 게이트 전극은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극 상에는 층간 절연막(120)이 배치될 수 있다. 층간 절연막(120)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층 또는 알루미늄 옥사이드층으로 형성될 수 있다.
층간 절연막(120) 상에는 제1 연결 전극(CNE1) 및 제3 연결 전극(CNE3)이 배치될 수 있다. 제1 연결 전극(CNE1)은 게이트 절연막(110), 층간 절연막(120)을 관통하는 제1 콘택홀(CNT1)을 통해 제6 트랜지스터(T6)의 드레인 전극(D6)에 연결될 수 있다. 제3 연결 전극(CNE3)은 게이트 절연막(110), 층간 절연막(120)을 관총하는 제4 콘택홀(CNT4)을 통해 리셋 트랜지스터(LT2)의 드레인 전극(LTG2)에 연결될 수 있다. 제1 연결 전극(CNE1) 및 제3 연결 전극(CNE3) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(CNE1) 및 제3 연결 전극(CNE3) 상에는 트랜지스터들로 인한 단차를 평탄화 하기 위한 제1 평탄화막(130)이 배치될 수 있다. 제1 평탄화막(130)은 아크릴 수지(arcyl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(130) 상에는 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제1 평탄화막(130)을 관통하는 제2 콘택홀(CNT2)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다. 제4 연결 전극(CNE4)은 제1 평탄화막(130)을 관통하는 제5 콘택홀(CNT5)을 통해 제3 연결 전극(CNE3)에 연결될 수 있다. 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4) 상에는 제2 평탄화막(140)이 배치될 수 있다. 제2 평탄화막(140)은 아크릴 수지(arcyl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 평탄화막(140) 상에는 발광 소자(EL), 수광 소자(OPD) 및 화소 정의막(150)이 배치될 수 있다. 발광 소자(EL)는 화소 전극(AE), 정공 수송층(HTL), 발광층(EML), 전자 수송층(ETL) 및 공통 전극(CE)을 포함하고, 수광 소자(OPD)는 제1 전극(E1), 전자 저지층(EBL), 광전 변환층(OPL), 전자 수송층(ETL) 및 제2 전극(E2)을 포함할 수 있다.
발광 소자(EL)의 화소 전극(AE)은 제2 평탄화막(140) 상에 배치될 수 있다. 화소 전극(AE)은 제2 평탄화막(140)을 관통하는 제3 콘택홀(CNT3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
발광층(EML)을 기준으로 공통 전극(CE) 방향으로 발광하는 상부 발광(top emission) 구조에서 화소 전극(AE)은 알루미늄과 티타늄의 적층구조(Ti/Al/Ti), 알루미늄과 ITO(Indium Tin Oxide)의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
수광 소자(OPD)의 제1 전극(E1)은 제2 평탄화막(140) 상에 배치될 수 있다. 제1 전극(E1)은 제2 평탄화막(140)을 관통하는 제6 콘택홀(CNT6)을 통해 제4 연결 전극(CNE4)에 연결될 수 있다.
수광 소자(OPD)의 제1 전극(E1)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
화소 정의막(150)은 발광 영역(EMA)과 수광 영역(LMA)을 정의하기 위해, 제2 평탄화막(140) 상에서 발광 소자(EL)의 화소 전극(AE) 및 수광 소자(OPD)의 제1 전극(E1)을 구획하도록 형성될 수 있다. 화소 정의막(150)은 발광 소자(EL)의 화소 전극(AE) 및 수광 소자(OPD)의 제1 전극(E1) 각각의 가장자리를 덮도록 배치될 수 있다. 화소 정의막(150)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
발광 소자(EL)의 화소 전극(AE) 상에는 정공 수송층(HTL), 발광층(EML), 전자 수송층(ETL) 및 공통 전극(CE)이 순차 배치될 수 있다. 도시하지 않았지만, 발광 소자(EL)는 정공 수송층(HTL)과 발광층(EML) 사이에 배치되는 정공 주입층 및 전자 수송층(ETL)과 발광층(EML) 사이에 배치되는 전자 주입층을 더 포함할 수도 있다.
발광 소자(EL)는 화소 전극(AE)으로부터의 정공과 공통 전극(CE)으로부터의 전자가 발광층(EML)에서 서로 결합함으로써 발광할 수 있다. 일 예에 따른 발광층(EML)은 유기 물질을 포함할 수 있다.
상부 발광 구조에서 공통 전극(CE)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 공통 전극(CE)(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
수광 소자(OPD)의 제1 전극(E1) 상에는 정공 수송층(HTL), 광전 변환층(OPL), 전자 수송층(ETL) 및 제2 전극(E2)이 순차 배치될 수 있다. 도시하지 않았지만, 수광 소자(OPD)는 정공 수송층(HTL)과 광전 변환층(OPL) 사이에 전자 저지층(EBL) 및/또는 정공 주입층을 더 포함하거나 전자 수송층(ETL)과 광전 변환층(OPL) 사이에 전자 주입층을 더 포함할 수도 있다.
수광 소자(OPD)의 제2 전극(E2)은 발광 소자(EL)의 공통 전극(CE)과 실질적으로 동일할 수 있다. 즉, 발광 소자(EL)의 공통 전극(CE)은 발광 소자(EL)의 발광층(EML), 화소 정의막(150) 및 수광 소자(OPD)의 광전 변환층(OPL)을 걸쳐 배치될 수 있다.
수광 소자(OPD)의 광전 변환층(OPL)은 외부 광에 노출된 경우 광량에 따라 광전하들을 생성할 수 있다. 광전 변환층은 도너(donor)층, 억셉터(accpetor)층 및 도너 억셉터 혼합층을 포함할 수 있다. 이에 제한되는 것은 아니지만, 광전 변환층은 제3 방향(Z)에서 도너층, 도너 억셉터 혼합층, 억셉터층 순으로 적층된 구조를 가질 수 있다. 수광 소자(OPD)가 외부 광에 노출된 경우, 광전 변환층(OPL)에서는 광전하가 생성될 수 있고, 생성된 광전하는 수광 소자(OPD)의 제1 전극(CE1)에 축적될 수 있다.
즉, 수광 소자(OPD)는 빛 에너지를 전기 에너지로 변환할 수 있는 소재로 형성될 수 있다.
이에 제한되는 것은 아니지만, 수광 소자(OPD)의 제1 전극(E1)과 발광 소자(EL)의 화소 전극(AE)은 동일한 물질로 형성되고, 수광 소자(OPD)와 발광 소자(EL)의 정공 수송층(HTL), 정공 주입층, 전자 수송층(ETL) 및 전자 주입층은 동일한 물질로 형성될 수 있다. 이와 같이, 상술한 전극 및 층들이 동일 공정을 통해 동일 물질로 형성되고, 수광 소자(OPD)와 발광 소자(EL)가 공통 전극(CE)을 공용함으로써 표시 패널(100) 제조가 용이할 수 있다.
발광 화소(SP)의 공통 전극(CE)(또는, 수광 화소(LP)의 제2 전극) 상에는 봉지층(TFE)이 배치될 수 있다.
봉지층(TFE)은 발광층(EML) 및 광전 변환층(OPL) 각각에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지층(TFE)은 먼지와 같은 이물질로부터 발광층(EML) 및 광전 변환층(OPL) 각각을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 봉지층(TFE)은 제1 무기막, 유기막, 제2 무기막이 순차 적층된 구조로 형성될 수 있다. 제1 무기막 및 제2 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 및 알루미늄 옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막일 수 있다.
도시하지 않았지만, 공통 전극(CE)과 봉지층(TFE) 사이에는 캡핑층이 배치될 수 있다. 캡핑층은 유기 물질을 포함할 수 있다. 캡핑층은 후속 공정(예컨대, 스퍼터링 공정)으로부터 공통 전극(CE)을 보호하고, 발광 소자(EL)의 출광 효율을 향상시키는 데에 유리할 수 있다.
봉지층(TFE) 상에는 블랙 매트릭스(BM)가 배치될 수 있다. 블랙 매트릭스(BM)는 발광 화소(SP)간 혼색을 방지할 수 있다. 또한, 블랙 매트릭스(BM)는 손가락의 골 또는 마루에서 반사된 빛이 수광 소자(OPD)에 들어옴에 있어, 수광 소자(OPD)와 제3 방향(Z)에서 인접한 골 또는 마루로부터 반사된 빛이 들어오고, 수광 소자(OPD)와 상대적으로 먼 골 또는 마루로부터 반사된 빛을 차단하는 역할을 할 수 있다. 블랙 매트릭스(BM)는 불투명 감광성 유기물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
블랙 매트릭스(BM)와 봉지층(TFE) 상에는 컬러 필터(CF)층이 배치될 수 있다. 컬러 필터(CF)층은 제1 색상(예컨대, 레드)으로 이루어진 컬러 필터(CF)층, 제2 색상(예컨대, 블루)으로 이루어진 컬러 필터(CF)층 및 제3 색상(예컨대, 그린)으로 이루어진 컬러 필터(CF)층을 포함할 수 있다. 컬러 필터(CF)층은 수광 화소(LP)에 들어오는 빛이 굴절되어 수광 소자(OPD)에 집중되도록 하는 광학계 역할을 할 수 있다.
도 16은 또 다른 실시예에 따른 발광 화소와 수광 화소의 회로도이다.
도 16의 실시예는 발광 화소(SP)의 제3 트랜지스터(T3)와 제4 트랜지스터(T4) 및 수광 화소(LP)의 감지 감지 트랜지스터(LT1) 각각이 N형 트랜지스터(N-type transistor)로 형성되고, 제3 트랜지스터(T3)의 턴-온과 턴-오프를 제어하기 위한 제4 스캔 라인(GC)이 더 포함되는 것에서 도 7의 실시예와 차이가 있다. 도 16에서는 도 7의 실시예와 차이점을 위주로 설명한다.
도 16을 참조하면, 발광 화소(SP)의 복수의 박막 트랜지스터 중에서 제1 트랜지스터(T1)의 게이트 전극과 접속된 전극을 포함하는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각이 N형 트랜지스터로 형성되고, 수광 화소(LP)의 감지 노드(LN)와 지문 감지 라인(RX) 사이에 배치된 감지 트랜지스터(LT1)가 N형 트랜지스터로 형성된다.
N형 트랜지스터는 P형 트랜지스터보다 누설 전류가 적을 수 있다. 따라서, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)를 N형 트랜지스터로 형성하는 경우, 제1 트랜지스터(T1)의 게이트 전극의 전압이 누설 전류에 의해 변동되는 것을 미연에 방지할 수 있다. 또한, 감지 트랜지스터(LT1)가 N형 트랜지스터로 형성됨으로써, 광 노출 기간(EP)에 감지 노드(LN)의 전압이 누설 전류에 의해 변동되는 것을 미연에 방지할 수 있다.
제3 트랜지스터(T3) 및 제4 트랜지스터(T4)와 감지 트랜지스터(LT1)는 표시 패널(100)의 동일층에 형성됨으로써, 표시 패널(100) 제조가 용이할 수 있다.
P형 트랜지스터의 턴-온 전압 및 턴-오프 전압 각각은 N형 트랜지스터의 턴-온 전압 및 턴-오프 전압과 상이하다. P형 트랜지스터를 제어하기 위한 신호와 N형 트랜지스터를 제어하기 위한 신호는 분리되어야 한다. 이에 따라 발광 화소(SP)는 제3 트랜지스터(T3)를 제어하기 위한 제4 스캔 신호(GC)와 접속된다.
구체적으로 도시하지 않았지만, 감지 노드(LN)의 전압이 리셋 트랜지스터(LT2)의 누설 전류에 의해 변동되는 것을 방지하기 위해 리셋 트랜지스터(LT2) 또한 N형 트랜지스터로 형성될 수도 있을 것이다.
도 17은 도 16의 제1 스캔 라인, 제2 스캔 라인, 제4 스캔 라인, 발광 라인, 리셋 라인 및 지문 센싱 라인 각각에 인가되는 신호들의 일 예를 보여주는 파형도이다.
도 17에서는 도 8에서의 게이트 온 전압(Von)을 제1 게이트 온 전압(Von1), 게이트 오프 전압(Voff)을 제1 게이트 오프 전압(Voff1)으로 지칭한다.
제1 스캔 신호(SGI)는 제4 트랜지스터(T4)의 턴-온으로 제1 트랜지스터(T1)의 게이트 전극이 초기화 전압(Vint)으로 초기화되는 제1 기간(t1) 동안 제2 게이트 온 전압(Von2)을 가지고, 나머지 기간 동안 제2 게이트 오프 전압(Voff2)을 가질 수 있다.
제2 게이트 온 전압(Von2)은 N형 트랜지스터를 턴-온시키기 위한 고전압이고, 제2 게이트 오프 전압(Voff2)은 N형 트랜지스터를 턴-오프시키기 위한 저잔압일 수 있다. 제2 게이트 온 전압(Von2)은 제1 게이트 오프 전압(Voff1)과 실질적으로 동일하고, 제2 게이트 오프 전압(Voff2)은 제1 게이트 온 전압(Von1)과 실질적으로 동일할 수 있으나, 이에 제한되는 것은 아니다.
제4 스캔 신호(SGC)는 제3 트랜지스터(T3)의 턴-온으로 제1 트랜지스터(T1)의 게이트 전극과 제2 전극이 접속되어 제1 트랜지스터(T1)가 다이오드로 구동하는 제2 기간(t1) 동안 제2 게이트 온 전압(Von2)을 가지고, 나머지 기간 동안 제2 게이트 오프 전압(Voff2)을 가질 수 있다.
감지 트랜지스터(LT1)에 접속되는 지문 스캔 신호(SLD)는 도 8과 마찬가지로 제1 스캔 신호(SGI)와 실질적으로 동일할 수 있다. 따라서, 감지 트랜지스터(LT1)는 제2 기간(t1)에 대응되는 지문 감지 기간(SP) 동안 제1 스캔 신호(SGI)의 제2 게이트 온 전압(Von2)에 의해 턴-온되고, 나머지 기간 동안 제1 스캔 신호(SGI)의 제2 게이트 오프 전압(Voff2)에 의해 턴-오프 될 수 있다.
이 경우에도, 리셋 기간(RP)은 스캔 신호들(SGI, SGW, SGB, SGC) 및 발광 신호(SEM)와 독립적으로 조절할 수 있다. 즉, 리셋 타이밍 및 리셋 기간(RP) 동안 수광 화소(LP)의 감지 노드(LN)와 수광 소자(OPD)의 제1 전극의 전압을 제1 구동 전압(ELVDD)으로 리셋하는 횟수를 조절함으로써, 광 노출 기간(EP) 전 수광 소자(OPD)가 동작점 이상의 순방향 바이어스 상태가 되도록 하는 데에 유리할 수 있다.
도 18은 또 다른 실시예에 따른 복수의 발광 화소와 복수의 수광 화소의 회로도이다. 도 19는 도 18의 A영역 확대도이다. 도 20은 도 18의 복수의 발광 화소와 복수의 수광 화소에 인가되는 스캔 신호들 및 복수의 수광 화소에 인가되는 리셋 신호의 일 예를 보여주는 파형도이다.
도 18의 실시예는 각 수광 화소(LP)의 감지 노드(LN)가 연결 라인(LNL)들에 의해 글로벌 리셋 트랜지스터(GLT2)에 접속되는 것에서 도 7의 실시예와 차이가 있다. 도 18에서는 도 7의 실시예와 차이를 위주로 설명한다.
도 18 및 도 19를 참조하면, 일 예에 따른 표시 패널(100)의 복수의 수광 화소(LP)는 리셋 트랜지스터(LT2)가 생략되고, 복수의 수광 화소(LP)를 동시에 리셋 하는 글로벌 리셋 트랜지스터(GLT2) 및 하나의 리셋 라인(RST)을 포한한다.
글로벌 리셋 트랜지스터(GLT2)의 게이트 전극은 리셋 라인(RST)에 접속되고, 제1 전극은 제1 구동 전압 라인(ELVDDL)에 접속되며, 제2 전극은 연결 라인(LNL)들에 의해 각 수광 화소(LP)의 감지 전극에 접속된다.
따라서, 각 수광 화소(LP)의 감지 노드(LN)와 수광 소자(OPD)의 제1 전극은 리셋 라인(RST)에 게이트 온 전압(Von)의 리셋 신호(SRST)가 인가되는 경우 모든 수광 소자(OPD)의 감지 노드(LN)들과 수광 소자(OPD)의 제1 전극들은 동시에 제1 구동 전압(ELVDD)으로 초기화 될 수 있다.
글로벌 리셋 트랜지스터(GLT2)와 하나의 리셋 라인(RST)을 이용하여 지문 감지 영역(FSA)의 모든 수광 화소(LP)의 감지 노드(LN)와 수광 소자(OPD)의 제1 전극을 동시에 리셋 함으로써, 수광 화소(LP)의 평면상 면적을 줄일 수 있고, 이에 따라 지문 감지 영역(FSA)에서 수광 화소(LP)와 발광 화소(SP)간 이격 폭, 수광 화소(LP)간 이격 폭 및 발광 화소(SP) 간 이격 폭을 줄일 수 있다. 이와 같은 구조에 의하면, 지문 감지 영역(FSA)에서의 해상도를 높임과 동시에 표시 패널(100) 제조 비용을 절감하는 데에 유리할 수 있다.
다만, 복수의 수광 화소(LP) 각각의 감지 노드(LN)와 발광 소자(EL)의 제1 전극의 전압을 제1 구동 전압(ELVDD)으로 초기화 하는 시점은 각 수광 화소(LP)의 지문 감지 기간(SP)과 광 노출 기간(EP) 사이에 이루어질 것을 요할 수 있다.
도 20은 도 18의 복수의 발광 화소와 복수의 수광 화소에 인가되는 스캔 신호들 및 복수의 수광 화소에 인가되는 리셋 신호의 일 예를 보여주는 파형도이다.
도 20에서는 표시 패널(100)의 활성 영역(AR) 중에서 지문 감지 영역(FSA), 즉 수광 소자(OPD)가 배치되는 행은 표시 패널(100)의 제n(n은 양의 정수) 행부터 제m(m은 n보다 큰 양의 정수) 행까지 배치되는 것을 예시하였다.
또한, 설명의 편의를 위해, 어느 행에 인가되는 제1 스캔 신호(GI)가 이전 행의 제2 스캔 신호(GW)와 동일한 것으로 예시하였다. 예를 들어, 제n+1(n은 양의 정수) 행의 제1 스캔 신호(GIn+1)는 제n 행의 제2 스캔 신호(GWn)와 실질적으로 동일할 수 있다. 바꾸어 말하면 제n+1 행의 제1 스캔 신호(GIn+1)는 제n 행의 제2 스캔 신호(GWn)와 실질적으로 동일할 수 있지만, 이에 제한되는 것은 아니다.
도 20을 참조하면, 글로벌 리셋 트랜지스터(GLT2)에 인가되는 리셋 신호(SGRST)는 제m 행의 수광 화소(LP)의 지문 감지 기간(SP) 이후에 게이트 온 전압(Von)을 가지고, 제n 행의 수광 화소(LP)의 광 노출 기간(EP) 전 게이트 오프 전압(Voff)을 가질 수 있다.
구체적으로, 글로벌 리셋 트랜지스터(GLT2)에 인가되는 글로벌 리셋 신호(SGRST)는 제m 행에 인가되는 제1 스캔 신호(GIm)가 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 변한 시점부터 제n 행에 인가되는 발광 신호(EMn)가 게이트 오프 전압(Voff)에서 게이트 온 전압(Von)으로 변한 시점 사이에 게이트 온 전압(Von)을 가질 수 있다. 다만, 이에 제한되는 것은 아니고, 글로벌 리셋 신호(SGRST)는 제n 행에 인가되는 발광 신호(EMn)가 게이트 온 전압(Von)을 가지는 기간과 적어도 일부 중첩할 수도 있다.
또한, 글로벌 리셋 신호(SGRST)는 각 발광 소자(EL)에 인가되는 스캔 신호들과 독립적으로 제어되기 때문에, 글로벌 리셋 기간(GRP)에 게이트 온 전압(Von)을 가지는 복수의 제1 서브 글로벌 리셋 기간 및 게이트 오프 전압(Voff)을 가지는 적어도 하나의 제2 서브 글로벌 리셋 기간을 포함할 수 있다. 상기 제1 서브 글로벌 리셋 기간과 상기 제2 서브 글로벌 리셋 기간은 교번하여 반복될 수 있다. 이에 따라, 글로벌 리셋 기간(GRP)에 각 수광 화소(LP)의 감지 노드(LN)와 수광 소자(OPD)의 제1 전극의 초기화가 여러 차례 이루어질 수도 있을 것이다.
도 21은 다른 실시예에 따른 표시 패널의 개략적인 평면도이다
도 21은 표시 장치의 지문 감지 영역(FSA)이 활성 영역(AR)과 완전히 동일한 영역으로 정의되는 것에서 도 4의 실시예와 차이가 있을 뿐, 지문 감지 영역(FSA)의 복수의 발광 화소(SP)와 복수의 수광 화소(LP)의 배치 구조, 구동 방법 및 적층 구조는 실질적으로 동일할 수 있다.
이와 같이, 표시 장치의 활성 영역(AR) 전체가 지문 감지 영역(FSA)으로 정의되는 경우, 활성 영역(AR)의 특정 영역이 아닌 전체 영역에서 사용자의 지문 감지 기능을 제공하므로, 사용자가 지문 감지 기능을 사용하는 데에 편리할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 표시 패널 SP: 발광 화소
LP: 수광 화소 OPD: 수광 소자
LD: 지문 스캔 라인 RX: 지문 감지 라인
RST: 리셋 라인 LN: 감지 노드
LT1: 감지 트랜지스터 LT2: 리셋 트랜지스터

Claims (20)

  1. 표시 영역 내에 배치된 발광 화소와 수광 화소;
    적어도 일부가 상기 표시 영역 내에 배치된 리셋 라인, 지문 스캔 라인, 지문 감지 라인, 제1 전압 배선 및 제2 전압 배선을 포함하되,
    상기 수광 화소는,
    제1 전극 및 상기 제2 전압 배선에 접속된 제2 전극을 포함하는 수광 소자,
    상기 지문 스캔 라인에 인가되는 지문 스캔 신호에 따라 상기 수광 소자의 상기 제1 전극과 상기 지문 감지 라인을 연결하는 감지 트랜지스터, 및
    상기 리셋 라인에 인가되는 리셋 신호에 따라 상기 제1 전압 배선과 상기 수광 소자의 상기 제1 전극을 연결하는 리셋 트랜지스터를 포함하며,
    상기 제1 전압 배선에 인가되는 제1 전압은 상기 제2 전압 배선에 인가되는 제2 전압보다 크고, 상기 지문 감지 라인에 인가되는 제3 전압은 상기 제2 전압보다 크고 상기 제1 전압보다 작은 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전압과 상기 제2 전압간의 전압 차는 상기 수광 소자의 문턱전압보다 큰 표시 장치.
  3. 제2 항에 있어서,
    상기 수광 화소는 상기 수광 소자의 상기 제1 전극과 상기 감지 트랜지스터 사이에 배치되는 감지 노드를 더 포함하고,
    상기 수광 화소가 광에 노출되는 동안 상기 감지 노드의 전압의 크기가 증가하는 표시 장치.
  4. 제1 항에 있어서,
    상기 리셋 신호와 상기 지문 스캔 신호는 서로 다른 신호인 표시 장치.
  5. 제1 항에 있어서,
    상기 리셋 트랜지스터는 하나의 프레임 기간 동안 2회 이상 턴-온되는 표시 장치.
  6. 제1 항에 있어서,
    상기 수광 소자는 상기 리셋 트랜지스터가 턴-온되는 기간 동안 동작점(operating point) 이상의 순방향 바이어스 상태로 동작하는 표시 장치.
  7. 제1 항에 있어서,
    제1 스캔 라인, 초기화 전압 라인 및 제2 스캔 라인을 더 포함하되,
    상기 발광 화소는 제1 전극 및 상기 제2 전압 배선과 접속된 제2 전극을 포함하는 발광 소자,
    상기 발광 소자와 상기 제1 전압 배선 사이에 배치된 제1 트랜지스터, 및
    상기 제1 스캔 라인의 제1 스캔 신호에 따라 상기 제1 트랜지스터의 게이트 전극을 상기 초기화 전압 라인의 초기화 전압으로 초기화하는 제2 트랜지스터를 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 트랜지스터는 P형 트랜지스터(P-type transistor)이고, 상기 감지 트랜지스터와 상기 제2 트랜지스터는 N형 트랜지스터(N-type transistor)인 표시 장치.
  9. 제7 항에 있어서,
    상기 제1 스캔 신호와 상기 지문 스캔 신호는 동일한 신호인 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 스캔 신호와 상기 리셋 신호는 서로 다른 신호인 표시 장치.
  11. 제9 항에 있어서,
    상기 발광 화소에 연결된 데이터 라인 및 제2 스캔 라인을 더 포함하되,
    상기 발광 화소는 상기 제2 스캔 라인의 제2 스캔 신호에 의해 상기 데이터 라인의 데이터 전압을 상기 제1 트랜지스터의 제1 전극에 인가하는 제3 트랜지스터 및
    상기 제2 스캔 신호에 의해 상기 제1 트랜지스터의 게이트 전극과 제2 전극을 연결하는 제4 트랜지스터를 더 포함하며,
    상기 제2 스캔 신호는 상기 제1 스캔 신호 및 상기 리셋 신호와 서로 다른 신호인 표시 장치.
  12. 제11 항에 있어서,
    상기 리셋 신호에 의해 상기 리셋 트랜지스터가 턴-온되는 기간은 상기 제2 스캔 신호에 의해 상기 제3 트랜지스터 및 상기 제4 트랜지스터 각각이 턴-온되는 기간보다 긴 표시 장치.
  13. 제11 항에 있어서,
    상기 제2 스캔 신호에 의해 상기 제2 트랜지스터가 턴-온되는 기간 동안 상기 리셋 트랜지스터는 적어도 2회 이상 턴-온되는 표시 장치.
  14. 제1 스캔 신호들이 인가되는 복수의 지문 스캔 라인;
    제1 전압이 인가되는 제1 전압 배선;
    상기 제1 전압보다 작은 제2 전압이 인가되는 제2 전압 배선;
    상기 제1 전압보다 작고 상기 제2 전압보다 큰 제3 전압이 인가되는 복수의 지문 감지 라인;
    리셋 신호가 인가되는 리셋 라인;
    상기 리셋 신호에 의해 제어되고, 상기 제1 전압 배선에 접속된 제1 전극을 포함하는 리셋 트랜지스터; 및
    상기 복수의 지문 스캔 라인 중 어느 하나, 상기 복수의 지문 감지 라인 중 어느 하나 및 제2 전압 배선에 각각 연결되는 수광 화소들을 포함하고,
    상기 수광 화소들 각각은,
    제1 전극 및 상기 제2 전압 배선에 접속된 제2 전극을 포함하는 수광 소자, 상기 지문 스캔 라인에 인가되는 스캔 신호에 따라 상기 수광 소자의 상기 제1 전극과 상기 지문 감지 라인을 연결하는 감지 트랜지스터 및 상기 수광 소자의 상기 제1 전극과 상기 리셋 트랜지스터의 제2 전극을 연결하는 연결 라인을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 스캔 신호들에 의해 상기 감지 트랜지스터가 턴-온되는 기간과 상기 리셋 신호에 의해 상기 리셋 트랜지스터가 턴-온되는 기간은 중첩하지 않는 표시 장치.
  16. 내부에 지문 감지 영역을 갖는 표시 영역; 및
    상기 표시 영역 주변에 배치된 비표시 영역을 포함하되,
    상기 지문 감지 영역은 행렬 방향으로 교번하여 배열되는 복수의 발광 화소와 복수의 수광 화소를 포함하고,
    상기 복수의 발광 화소는 각각 제1 전극 및 제2 전압 배선에 접속된 제2 전극을 포함하는 발광 소자,
    상기 발광 소자와 제1 전압 배선 사이에 배치된 제1 트랜지스터 및
    제1 스캔 라인의 제1 스캔 신호에 따라 상기 제1 트랜지스터의 게이트 전극을 초기화 전압 라인의 초기화 전압으로 초기화 하는 제2 트랜지스터를 포함하며,
    상기 복수의 수광 화소는 각각 제1 전극 및 상기 제2 전압 배선에 접속된 제2 전극을 포함하는 수광 소자,
    지문 스캔 라인에 인가되는 지문 스캔 신호에 따라 상기 수광 소자의 상기 제1 전극과 지문 감지 라인을 연결하는 감지 트랜지스터, 및
    리셋 라인에 인가되는 리셋 신호에 따라 상기 제1 전압 배선과 상기 수광 소자의 상기 제1 전극을 연결하는 리셋 트랜지스터를 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 스캔 신호와 상기 리셋 신호는 서로 다른 신호인 표시 장치.
  18. 제17 항에 있어서,
    상기 복수의 발광 화소는 각각 제2 스캔 라인의 제2 스캔 신호에 따라 상기 제1 트랜지스터의 제1 전극에 데이터 라인의 데이터 전압을 인가하는 제3 트랜지스터를 더 포함하고,
    상기 제2 스캔 신호는 상기 제1 스캔 신호 및 상기 리셋 신호와 서로 다른 신호인 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 스캔 신호와 상기 지문 스캔 신호는 동일한 신호인 표시 장치.
  20. 제16 항에 있어서,
    상기 수광 소자는 상기 리셋 트랜지스터가 상기 리셋 신호에 의해 턴-온되는 기간 동안 동작점(operating point) 이상의 순방향 바이어스 상태로 동작하는 표시 장치.
KR1020210117517A 2021-09-03 2021-09-03 표시 장치 KR20230035167A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210117517A KR20230035167A (ko) 2021-09-03 2021-09-03 표시 장치
US17/662,901 US11783620B2 (en) 2021-09-03 2022-05-11 Display device
CN202211078793.XA CN115762390A (zh) 2021-09-03 2022-09-05 显示装置
US18/481,351 US20240029470A1 (en) 2021-09-03 2023-10-05 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210117517A KR20230035167A (ko) 2021-09-03 2021-09-03 표시 장치

Publications (1)

Publication Number Publication Date
KR20230035167A true KR20230035167A (ko) 2023-03-13

Family

ID=85349624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210117517A KR20230035167A (ko) 2021-09-03 2021-09-03 표시 장치

Country Status (3)

Country Link
US (2) US11783620B2 (ko)
KR (1) KR20230035167A (ko)
CN (1) CN115762390A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230232645A1 (en) * 2020-05-01 2023-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR20230046388A (ko) * 2021-09-29 2023-04-06 삼성디스플레이 주식회사 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171431B2 (ja) * 2008-06-26 2013-03-27 株式会社ジャパンディスプレイウェスト 光電変換装置、放射線撮像装置及び放射線検出装置
KR20130049076A (ko) * 2011-11-03 2013-05-13 삼성디스플레이 주식회사 광검출 화소, 광검출 장치, 및 그 구동방법
US9570002B2 (en) * 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
KR102653578B1 (ko) * 2016-11-25 2024-04-04 엘지디스플레이 주식회사 이미지 센서 일체형 전계 발광 표시장치
KR102599536B1 (ko) * 2017-01-26 2023-11-08 삼성전자 주식회사 생체 센서를 갖는 전자 장치
KR102430318B1 (ko) * 2017-06-21 2022-08-10 삼성디스플레이 주식회사 표시 장치 및 그의 동작 방법
CN109216421B (zh) 2017-07-04 2023-10-24 三星电子株式会社 有机发光二极管面板和包括其的显示装置
CN108805066B (zh) 2018-05-31 2020-04-17 京东方科技集团股份有限公司 指纹检测装置和指纹检测方法
KR20210064483A (ko) 2019-11-25 2021-06-03 삼성디스플레이 주식회사 입력 감지 기능을 갖는 표시 패널 및 표시 장치
CN112906444B (zh) * 2019-12-04 2023-11-14 北京小米移动软件有限公司 有源像素传感器阵列、显示面板、电子设备
KR20220032283A (ko) * 2020-09-07 2022-03-15 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치

Also Published As

Publication number Publication date
CN115762390A (zh) 2023-03-07
US20230075463A1 (en) 2023-03-09
US20240029470A1 (en) 2024-01-25
US11783620B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
US11727874B2 (en) Display panel having an input sensing function and a display device
US20240029470A1 (en) Display device
US20230043940A1 (en) Display device and operating method therefor
US20210118958A1 (en) Display device
TWI829365B (zh) 顯示裝置、電源供應裝置以及像素
WO2020021978A1 (ja) 検出装置付き表示機器
US20220416004A1 (en) Display device
CN112925435A (zh) 触摸显示装置及其制造方法
WO2021256194A1 (ja) 画像表示装置及び電子機器
US20230377524A1 (en) Display device
US20230419913A1 (en) Display device
US11367768B2 (en) Display device
US20240135743A1 (en) Display device
US20240233434A9 (en) Display device
WO2021256185A1 (ja) 画像表示装置及び電子機器
US20230108746A1 (en) Display device
US20240122021A1 (en) Display device and mobile electronic device including the same
US20240237447A1 (en) Display device
US20230083612A1 (en) Display device
KR20230140632A (ko) 표시 장치
KR20230144680A (ko) 표시 장치
KR20230151587A (ko) 표시 장치
KR20240051006A (ko) 표시 장치 및 이를 포함하는 모바일 전자 장치
KR20240054439A (ko) 표시 장치
KR20240065545A (ko) 발광 표시 장치