WO2021246701A1 - 구리 박막의 건식 식각방법 - Google Patents

구리 박막의 건식 식각방법 Download PDF

Info

Publication number
WO2021246701A1
WO2021246701A1 PCT/KR2021/006431 KR2021006431W WO2021246701A1 WO 2021246701 A1 WO2021246701 A1 WO 2021246701A1 KR 2021006431 W KR2021006431 W KR 2021006431W WO 2021246701 A1 WO2021246701 A1 WO 2021246701A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
copper thin
etching
copper
cubrx
Prior art date
Application number
PCT/KR2021/006431
Other languages
English (en)
French (fr)
Inventor
정지원
임은택
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Publication of WO2021246701A1 publication Critical patent/WO2021246701A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G1/00—Cleaning or pickling metallic material with solutions or molten salts
    • C23G1/02—Cleaning or pickling metallic material with solutions or molten salts with acid solutions
    • C23G1/12—Light metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Definitions

  • the present invention relates to a dry etching method of a copper thin film, and more particularly, by using a reactive gas containing a halogen element that is not plasmaized in the etching of a copper thin film and cyclically repeating a series of etching processes, etch residues and redeposition It relates to a dry etching method of a copper thin film, which effectively etches a copper thin film without
  • Aluminum was mainly used as a wiring material for semiconductor equipment due to its good adhesion to silicon dioxide and excellent processability.
  • the critical dimension of the device is reduced to a few nanometers (nm) to improve performance, such as improving the operating speed of semiconductor equipment and reducing operating power, the current density flowing through the aluminum wiring increases, and the In the case of the manufactured metal wiring, the reliability of the device is deteriorated due to poor electron mobility at high current density.
  • Copper has a low resistivity value compared to aluminum, so it is advantageous in terms of information processing speed of semiconductor devices (Al: 2.7 ⁇ cm, Cu: 1.7 ⁇ cm), and high current due to its high atomic weight and melting point than conventional aluminum It has the advantage of high resistance to electron migration even in density.
  • Patterning is done by dielectric deposition and etching, followed by a damascene process that involves depositing copper on the dielectric and chemical mechanical polishing.
  • ALE atomic layer etching
  • ALE is a technology that can provide advantages such as high etch selectivity and low surface damage in thin film etching having a nanometer-scale pattern compared to conventional reactive ion etching
  • Japanese Patent Application Laid-Open No. 2018-500767 (2018.01. 11) discloses a method for accelerating atomic layer etching by repeatedly performing a series of processes using a halogen-containing gas.
  • the ALE method using a halogen-containing gas including the prior literature uses a halogen-containing gas, but it is converted to plasma or the metal to be etched is modified to include a chelate, a monodentate ligand, etc., so that the etching residue, redeposition As a result, a problem occurs, and the etch rate cannot be improved.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2018-500767 (2018.01.11)
  • the copper thin film etching method is an ALE capable of dry and nanometer-scale pattern etching, but the conventional ALE process uses a plasma-ized halogen-containing gas or the metal to be etched is modified to include a chelate, a monodentate ligand, etc. It is a task to provide a dry etching method for a copper thin film using a gas containing a halogen element that is not plasmaized as a reaction gas to compensate for the problems (re-deposition, etching residue generation, etc.) do it with
  • the present invention provides a first step of forming a copper halide layer on the copper thin film by exposing the copper thin film to a reactive gas containing a halogen element that is not plasmaized; and a second step of removing the copper halide layer by supplying a plasma-ized inert gas or an inert gas mixture after the first step.
  • the DC bias voltage applied to the substrate in the second step may be 100 to 300V.
  • the etching of the copper thin film is performed by cycling the first and second etching steps one or more times, and the etching rate may be 0.5 to 2 nm/cycle.
  • the gas containing the halogen element is F 2 , ClF 3 , NF 3 , SF 6 , SF 4 , XeF 2 , Cl 2 , Br 2 , BCl 3 , SiCl 4 , I 2 , CF 4 , CF 2 Cl 2 , CCl 4 , CF 3 Cl, C 2 F 6 , C 3 F 8 , CHF 3 , NF 3 , hydrogen halide, and any one or more selected from mixtures thereof, and may further include an inert gas.
  • the gas containing the halogen element may be any one or more selected from HF, HCl, HBr, and HI as a hydrogen halide.
  • the temperature of the substrate on which the copper thin film is deposited in the first step and the second step may be 0 to 20 °C.
  • the inert gas or the inert gas mixture may be any one selected from He, Ne, Ar, Kr, Xe, N 2 and mixtures thereof.
  • the vacuum degree of the first step is 1 to 10 m Torr
  • the exposure time to the reaction gas is 5 to 20 seconds
  • the vacuum degree of the second step is 1 to 10 m Torr
  • the ICP rf power is 100 to 300 W
  • the etching rate may be 0.5 to 2 nm/cycle.
  • a reaction gas containing a non-plasma halogen element is used and a series of etching processes are cyclically repeated, so that etching can be performed quickly without causing etch residues and redeposition phenomena. have.
  • FIG. 1 is a diagram schematically illustrating a copper thin film etching method according to an embodiment of the present invention.
  • FIG. 2 is a graph showing the growth rate of the CuBrx layer according to the time when the copper thin film is exposed to HBr/Ar gas and HBr/Ar plasma according to an embodiment of the present invention.
  • FIG. 3 is a FESEM photograph showing the growth of a CuBrx layer according to time when a copper thin film is exposed to HBr/Ar gas and HBr/Ar plasma according to an embodiment of the present invention.
  • FIG. 5 is a graph showing a change in the thickness of CuBrx formed of HBr/Ar gas according to a DC-bias voltage and Ar ion sputtering time applied to a substrate in Ar plasma according to an embodiment of the present invention.
  • FIG. 6 is a graph illustrating an etching depth of a Cu film according to a DC-bias voltage and Ar ion sputtering time applied to a substrate in an Ar plasma according to an embodiment of the present invention.
  • FIG. 7 is a FESEM photograph of CuBrx formed by exposure to HBr/Ar plasma according to an embodiment of the present invention by Ar ion sputtering with 100V DC-bias voltage.
  • FIG. 8 is a FESEM photograph of CuBrx formed by exposure to HBr/Ar plasma according to an embodiment of the present invention by Ar ion sputtering at 200V DC-bias voltage.
  • FIG. 10 is a FESEM photograph showing the degree of CuBrx layer removal according to Ar ion sputtering etching time according to an embodiment of the present invention.
  • FIG. 11 is a graph illustrating an etch depth and an etch rate of a copper thin film according to the number of cycles of a copper thin film etching process according to an embodiment of the present invention.
  • FIG. 12 is a FESEM photograph of a copper thin film with a hard mask removed after repeating the copper thin film etching process 120 times according to an embodiment of the present invention.
  • the first step of forming a copper halide layer on the copper thin film by exposing the copper thin film to a reactive gas containing a non-plasma halogen element; and a second step of removing the copper halide layer by supplying a plasma-ized inert gas or an inert gas mixture after the first step.
  • FIG. 1 is a diagram schematically showing an etching method of a copper thin film according to an embodiment of the present invention, which will be described in detail with reference to this.
  • the first step is to form a copper halide layer on the copper thin film by exposing the copper thin film to a reactive gas containing a halogen element that is not plasmaized (FIGS. 1a, b).
  • a reactive gas containing a halogen element that is not plasmaized FIGS. 1a, b.
  • the copper thin film exposed to the reactive gas is It can be masked by a patterned hardmask.
  • the copper thin film may be patterned and masked with a hard mask, which is a first step of patterning and masking the hard mask/copper thin film by photolithography with a photoresist, etching the masked hard mask and a third step of removing the photoresist mask, and a hard mask is patterned on the copper thin film by the series of steps.
  • a hard mask is a first step of patterning and masking the hard mask/copper thin film by photolithography with a photoresist, etching the masked hard mask and a third step of removing the photoresist mask, and a hard mask is patterned on the copper thin film by the series of steps.
  • the hard mask may be one selected from a ceramic series such as SiO 2 , Si 3 N 4 , a metal series such as Ti, TiN, Ta, W, and amorphous carbon, and a high etch selection for the etching gas Considering the figure, SiO 2 may be a preferred example, but is not limited thereto.
  • the reaction gas is a material containing a halogen element, and as it reacts with the copper thin film in a gas state that is not plasmaized, the thickness and growth rate of the copper halide layer formed can be controlled, and the conventional It is possible to solve problems such as etching residues, redeposition, difficulty in controlling the thickness of the halide layer, and difficulty in improving the etching rate due to the use of a gas containing a plasmaized halogen element.
  • the reaction gas containing the halogen element is F 2 , ClF 3 , NF 3 , SF 6 , SF 4 , XeF 2 , Cl 2 , Br 2 , BCl 3 , SiCl 4 , I 2 , CF 4 , CF 2 Cl 2 , CCl 4 , CF 3 Cl, C 2 F 6 , C 3 F 8 , CHF 3 , NF 3 , hydrogen halide, and any one or more selected from mixtures thereof, wherein the hydrogen halide is selected from HF, HCl, HBr or HI Any one or more, preferably HBr, the reaction gas may further include an inert gas.
  • the inert gas is at least one selected from He, Ne, Ar, Kr, Xe, and N 2 .
  • the vacuum degree is 1 to 10 m Torr
  • the exposure time to the reaction gas is 5 to 20 seconds
  • the temperature of the substrate on which the copper thin film is deposited is 0 to 20 °C.
  • the temperature of the substrate on which the copper thin film is deposited is less than 0 °C, a cryogenic device must be specially installed, and the components must also be manufactured using materials that can withstand low temperatures. Since a heating control device is required to maintain or heat the temperature, and materials that can withstand high temperatures must also be used, the temperature of the substrate deposited on the copper thin film is preferably 10 to 20°C.
  • purging is performed after the first step.
  • the second step is a step of removing the copper halide layer by supplying a plasma-ized inert gas or inert gas mixture after the first step. Specifically, plasmaizing the inert gas or inert gas mixture to plasma the copper halogen By reacting with the copper thin film containing the oxide (FIG. 1C), the copper halide is removed (FIG. 1D) by ion sputtering with an inert gas or an inert gas mixture.
  • the inert gas or inert gas mixture is any one selected from He, Ne, Ar, Kr, Xe, N 2 and mixtures thereof, and the plasma is a high-density plasma reactive ion etching method, including inductively coupled plasma reactive ion etching, Self-enhanced reactive ion etching, reactive ion etching, atomic layer etching, and pulse modulated high-density plasma reactive ion etching may be performed by at least one method selected from the group consisting of reactive ion etching, preferably is performed by inductively coupled plasma reactive ion etching.
  • the temperature of the substrate on which the copper halide layer is deposited is maintained at a relatively low temperature of 0 to 20 °C, preferably 10 to 20 °C, a process of heating the substrate loaded with the copper thin film during etching This is unnecessary, and diffusion of materials deposited on the substrate or patterned/etched is not induced, so that intrinsic properties can be maintained without deterioration of physical properties of the device.
  • the second step is performed by a DC bias voltage applied to the substrate of 100 to 300V with 100 to 300 W ICP rf power at a vacuum degree of 1 to 10 m Torr.
  • the chamber process pressure is unstable, when it exceeds 10 m Torr, the process pressure is somewhat high, so it is difficult to control the thickness of the CuBrx layer, and when the ICP rf power is less than 100 W, the plasma density is It may decrease, so that proper (argon) sputtering etching may not be performed, and if it exceeds 300 W, the plasma density increases and after removing the CuBrx layer by (argon) sputtering etching, the copper thin film remaining thereafter is also sputtered and etched, This is because excessive etching of the copper layer in addition to the CuBrx layer may cause re-deposition of copper.
  • the DC bias voltage applied to the substrate is less than 100V, the copper halide layer is not etched properly, and at 300V or higher, the copper thin film is also etched together with the copper halide. Accordingly, the DC bias voltage is preferably 150 to 250V.
  • the sputtering etching is preferably performed in less than 20 seconds. This is because, if it exceeds 20 seconds, the copper thin film may be etched or re-deposition may occur in addition to the copper halide layer.
  • a purge step may be further included.
  • the first and second etching steps are cycled one or more times, and the etching rate is 0.5 to 2 nm/cycle.
  • the etching rate of the copper thin film is 0.7 to 1.5 nm/cycle, and the first and second series of steps may be repeated 100 times or more.
  • a SiO 2 film of 300 nm as a hard mask on the copper thin film is plasma enhanced chemical It was deposited using vapor deposition (PECVD), and each pattern consisting of an array of lines and spaces of 300 nm was formed on the sample by photolithography using a conventional photoresist.
  • PECVD vapor deposition
  • the SiO 2 hard mask was etched with C 2 F 6 /Ar gas, and after the etching, the photoresist was removed using wet stripping.
  • ICPRIE inductively coupled plasma reactive ion etching
  • Korea Nano Technique Planet
  • the ICPRIE consists of a main chamber and a load lock chamber, , the main ICP was generated by a 13.56 MHz rf power, and a dc-bias voltage to the substrate was induced by applying another 12.56 MHz rf power to the wafer platen.
  • a helium-backside cooling system was used.
  • the copper thin film sample was exposed to HBr/Ar gas (2/28 sccm) to form a CuBrx layer on the copper film, and then purged for 22 seconds. Thereafter, the CuBrx layer was heated in Ar plasma (ICP rf power 200W, Ar gas 30 sccm). After removal by Ar ion sputtering, it was purged for 15 seconds.
  • Ar plasma ICP rf power 200W, Ar gas 30 sccm
  • the pressure was 5 m Torr, and the exposure time and Ar ion sputtering time were respectively changed to 3 to 60 seconds according to the following conditions.
  • the DC bias voltage (dc-bias) applied to the substrate in the Ar ion sputtering was changed to 100 to 300V according to the following conditions.
  • the CuBrx layer was deposited on the copper film by exposing the copper thin film sample to HBr/Ar plasma (15 and 30 W ICP power, HBr/Ar gas 2/28 sccm, no DC bias voltage to the substrate) at a pressure of 5 m Torr. After generation, it was purged for 22 seconds.
  • the CuBrx layer was removed by Ar ion sputtering in Ar plasma (ICP rf power 200W, Ar gas 30 sccm) at a pressure of 5 m Torr, followed by purging for 15 seconds.
  • Ar plasma ICP rf power 200W, Ar gas 30 sccm
  • the exposure time, the Ar ion sputtering time in the CuBrx layer removal, and the DC bias voltage applied to the substrate were changed to 3 to 60 seconds and 100 to 200 V, respectively, according to the following conditions.
  • FIG. 2 shows the growth rate of the CuBrx layer according to the time (3 to 30 seconds) of exposing the copper thin film to HBr/Ar gas or HBr/Ar plasma in the etching of the copper thin film, and the thickness of the CuBrx layer is determined by an atomic force microscope.
  • atomic force microscopy XE7 (Park systems), a surface profilometer (Surface profilometer) Tencor P-1 and a field emission scanning electron microscopy (FESEM) SU 8010 (Hitachi) was used.
  • the CuBrx layer is formed thicker than when HBr/Ar gas is used.
  • FIG. 3 shows the growth of each CuBrx layer according to the time (3 to 20 seconds) when the copper thin film is exposed to HBr/Ar gas and HBr/Ar plasma (15 W ICP power) in the etching of the copper thin film. emission scanning electron microscopy (Hitachi SU 8010)).
  • FIG. 3(a) relates to FESEM of CuBrx layer growth according to exposure time when HBr/Ar plasma is used, and it can be confirmed that the thickness of the CuBrx layer formed increases as the exposure time increases.
  • 3(b) and Table 2 relate to FESEM regarding CuBrx layer growth according to exposure time when HBr/Ar gas is used, and the thickness of the deposited CuBrx layer is thinner than when the HBr/Ar plasma is used. This is because, when HBr/Ar gas is used, the CuBrx layer is saturated to a predetermined thickness rather than continuously increased in proportion to the exposure time.
  • Figure 4 (a) shows the XPS narrow scan of Cu 2p, CuBrx is formed even when the copper thin film is exposed to HBr / Ar gas for 3 seconds, and as the exposure time of the copper thin film to HBr / Ar gas increases, The Cu peak gradually decreases and shifts to a lower binding energy of 932.27 eV. It can be seen that the Cu peak shift is due to the formation of CuBrx, considering that the binding energy of CuBr 2 is 934.5 eV.
  • Figure 4 (b) shows the XPS narrow scan of Br 3d, even when the copper thin film is exposed to HBr / Ar gas for 3 seconds, as the double peaks of CuBr 2 and CuBr are shown, it can be confirmed that CuBrx is formed, and the exposure As the intensities of the peaks of CuBr 2 and CuBr with increasing time were constant, it could be seen that the CuBrx layer was saturated to a specific thickness, and under the conditions of Fig. 4(a, b), the CuBrx layer was saturated to a thickness of 10 ⁇ . .
  • the copper thin film is brominated in the step of exposure to HBr/Ar gas to form a CuBrx layer, and the CuBrx layer is saturated to a specific thickness rather than continuously growing as the reaction gas exposure time increases.
  • CuBrx is the copper thin film etching It is assumed that it was formed by exposure to HBr/Ar gas for 10 seconds.
  • the CuBrx layer was hardly removed by Ar ion sputtering for 3 seconds, and the CuBrx layer was completely removed even by Ar ion sputtering for 30 seconds longer. was not removed.
  • the CuBrx layer of about 7 ⁇ was removed by Ar ion sputtering for 3 seconds, and was completely removed by sputtering for 15 seconds.
  • FIG. 6 shows Ar ion sputtering for 3 to 30 seconds by varying the DC bias voltage applied to the substrate in Ar plasma (ICP rf power 200W) to 100, 200 and 300V in order to investigate the sputtering etching possibility of the copper film by Ar sputtering. It is a graph showing the etching depth of the copper thin film according to the Ar ion sputtering time as a function of the DC bias voltage by etching the Cu film.
  • the etch depth was not measured because the sputtering energy of Ar ions was not sufficient to etch the copper thin film.
  • a copper thin film of 2 ⁇ was etched by Ar sputtering for 7 seconds, and when the DC bias voltage was 300 V, a copper thin film of about 2 ⁇ was etched for 3 seconds, and the etch depth increased as the etching time increased.
  • a 200 V DC bias voltage is applied to the substrate to avoid copper sputtering during Ar sputtering for CuBrx layer removal.
  • FIG. 7 shows CuBrx (FIG. 7(a)) formed by exposure to HBr/Ar plasma by sputtering Ar ions with a direct current bias of 100V (FIG. 7(b)), and when Ar ions are sputtered for 10 seconds, the CuBrx layer was not removed, and in the case of sputtering for 20 seconds, a trace amount of the CuBrx layer was removed.
  • FIG. 8 shows CuBrx (FIG. 8(a)) formed due to HBr/Ar plasma exposure by sputtering Ar ions with a direct current bias of 200V (FIG. 8(b)).
  • Ar ion sputtering for 10 seconds, the CuBrx layer was slightly removed, and in the case of sputtering for 20 seconds, the CuBrx layer was partially removed, but at the same time, redeposition occurred on the SiO 2 mask sidewall.
  • 9(a) is a narrow scans XPS graph for Cu 2p, and it can be seen that the center of the peak moves to a higher value during Ar sputtering for 3 seconds, and the CuBrx layer is removed, and the sputtering etching time is 3 It can be seen that with increasing from s to 30 s, the intensity of the Cu peak increases, and the CuBrx layer is gradually removed to reveal a new copper film.
  • FIG. 9(b) is a narrow XPS scan graph for Br 3d, and CuBr and CuBr 2 peaks are clearly observed in CuBrx deposited by exposure to HBr/Ar gas in the copper etching, but after Ar ion sputtering is performed for 3 seconds Intensity of CuBr and CuBr 2 peaks decreased, and after Ar sputtering for 7 seconds, the CuBr and CuBr 2 peaks disappeared, confirming that the CuBrx layer was completely removed.
  • the copper thin film is etched by generating and completely removing CuBrx on the copper thin film by the two-step copper thin film etching method using HBr/Ar gas.
  • FIG. 10 shows the CuBrx layer removal according to the Ar ion sputtering etch time in the copper thin film etching by FESEM.
  • the CuBrx layer was removed by performing Ar ion sputtering for 5 to 20 seconds.
  • the CuBrx layer is removed when Ar ion sputtering is performed for 5 seconds and 10 seconds, whereas redeposition occurs on the side of the SiO 2 mask when Ar sputtering is performed for 20 seconds. This means that the Ar sputtering time is excessive.
  • Ar ion sputtering is performed in less than 20 seconds when the DC bias voltage applied to the substrate is 200V. it is preferable
  • FIG 11 is a graph showing the etching depth and the etching rate of the copper film according to the number of times the copper thin film etching process is performed.
  • the copper thin film etching process is repeated 1 to 120 times.
  • the average etching rate (nm/cycle) is about 1.2 nm/cycle.
  • FIG. 12 is a FESEM photograph of a copper thin film obtained by removing a SiO 2 hard mask with an oxide etching solution (buffered oxide etch, BOE) after repeating a series of copper thin film etching processes 120 times in the copper thin film circulation etching.
  • BOE oxide etching solution
  • the present invention relates to a dry etching method for a copper thin film, which effectively etches a copper thin film without etching residues and redeposition by using a reactive gas containing a non-plasmaized halogen element and cyclically repeating a series of etching processes.
  • the invention can be used as a method of forming a copper wiring in the semiconductor field.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구리 박막의 건식 식각방법에 관한 것으로서, 상세하게는 구리 박막을 플라즈마화 되지 않은 할로겐 원소를 포함한 반응가스에 노출시켜, 구리 박막 상에 구리 할로겐화물층을 형성하는 제1 단계; 및 상기 제1 단계 후, 플라즈마화된 불활성가스 또는 불활성가스 혼합물을 공급하여, 구리 할로겐화물층을 제거하는 제2 단계;를 포함하는, 구리 박막의 건식 식각방법에 관한 것이다.

Description

구리 박막의 건식 식각방법
본 발명은 구리 박막의 건식 식각방법에 관한 것으로서, 상세하게는 구리 박막의 식각에 있어서 플라즈마화 되지 않은 할로겐 원소를 포함한 반응가스를 이용하고 일련의 식각 과정을 순환 반복함으로써, 식각 잔류물 및 재증착 없이 구리 박막을 효과적으로 식각하는, 구리 박막의 건식 식각방법에 관한 것이다.
알루미늄은 실리콘 산화막(Silicon Dioxide)과 부착성이 좋고 가공성이 뛰어나 반도체 장비의 배선 재료로 주로 사용되었다.
그러나 반도체 장비의 작동 속도 향상, 작동 전력 감소 등 성능 향상을 위해 소자의 미세선폭(critical dimension)이 수 나노미터(㎚)로 축소됨에 따라 알루미늄 배선을 통해 흐르는 전류 밀도가 증가되어, 기존의 알루미늄으로 제작되는 금속 배선의 경우 높은 전류 밀도에서 열악한 전자이동 특성으로 인해 소자의 신뢰성이 저하된다.
이에, 알루미늄을 대체할 배선 재료로 알루미늄과 비교하여 저항이 매우 낮고, 와이어 변형 및 파손을 일으키는 일렉트로마이그레이션(electromigration) 현상이 낮은 구리가 사용된다.
구리는 알루미늄과 비교하여 낮은 비저항 값을 갖기 때문에 반도체 소자의 정보 처리 속도 측면에서 유리할 뿐만 아니라(Al: 2.7 μΩcm, Cu: 1.7 μΩcm), 기존의 알루미늄보다 원자량 및 용융점이 높은 특성에 기인하여 높은 전류 밀도에서도 전자이동에 대한 저항성이 높은 장점을 가진다.
반면, 구리는 화학적 반응성이 적고 구리 화합물의 증기압이 매우 낮기 때문에 구리에 적용 가능한 감산 에칭 공정(subtractive etching process)이 아직 개발되지 않았으며, 현재 구리 박막의 건식 에칭이 존재하지 않기 때문에, 구리 박막의 패터닝은 유전체 증착(dielectric deposition)을 하고 이를 에칭한 후에, 유전체에 구리 증착 및 화학적 기계적 연마를 포함하는 다마신 공정(damascene process)에 의해 진행된다.
그러나 이러한 다마신 공정에 의해 제조된 구리 배선은 미세선폭이 나노미터(nm)크기로 축소되면, 구리와 유전체 사이의 라이너로 사용되는 TiN 박막의 인터커넥션 저항 증가로 인해 저항력이 증가되고, 이로 인해 장치 속도가 지연되는 문제가 발생되나, 상기 다마신 공정과 관련한 문제를 해결하는 것은 매우 어려워, 구리의 건식 식각공정 개발이 요구된다.
구리 박막의 건식 식각에 관한 연구는 Cl2, HBr, H2 및 SiCl4, 알코올계 가스와 CH3COOH / Ar 가스 혼합물 등을 사용하여 실시되었으며, 최근에는 Si, III-V 화합물, 금속 및 2D 물질을 포함한 다양한 반도체 관련 물질과 구리와 같은 식각-경질(hard-to-etch) 물질의 나노미터 규모 패턴을 식각할 수 있는 원자층 식각(atomic layer etching, ALE) 방법이 제안되었다.
ALE는 종래 반응성 이온 식각과 비교하여 나노미터 규모의 패턴을 가지고 있는 박막 식각에서 높은 식각 선택도 및 낮은 표면 손상과 같은 이점을 제공할 수 있는 기술로서, 일본 공개특허공보 제2018-500767(2018.01.11)에서는 할로겐함유 가스를 사용하여 일련의 과정을 반복 실시하는, 원자층 식각 촉진방법을 개시하고 있다. 그러나 상기 선행문헌을 포함한 할로겐함유 가스를 사용한 ALE 방법은 할로겐함유 가스를 사용하되, 이를 플라즈마화하거나 또는 상기 식각할 금속을 킬레이트, 단좌배위자 등을 포함하도록 개질하고 있어, 식각 잔류물, 재증착에 의한 문제가 발생됨은 물론이고, 식각 속도를 향상시킬 수 없다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 일본 공개특허공보 제2018-500767(2018.01.11)
본 발명은 구리 박막 식각 방법을 건식 및 나노미터 규모의 패턴 식각할 수 있는 ALE로 하되, 종래 ALE 공정이 플라즈마화된 할로겐함유 가스를 이용하거나 또는 식각할 금속을 킬레이트, 단좌배위자 등을 포함하도록 개질함에 따라 발생시킨 문제점(재증착, 식각 잔류물 생성 등)을 보완하여 완전한 식각이 이루어지도록 반응가스로서 플라즈마화 되지 않은 할로겐 원소를 포함한 가스를 사용하는, 구리 박막의 건식 식각방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명은, 구리 박막을 플라즈마화 되지 않은 할로겐 원소를 포함한 반응가스에 노출시켜, 구리 박막 상에 구리 할로겐화물층을 형성하는 제1 단계; 및 상기 제1 단계 후, 플라즈마화된 불활성가스 또는 불활성가스 혼합물을 공급하여, 구리 할로겐화물층을 제거하는 제2 단계;를 포함하는, 구리 박막의 건식 식각방법을 제공한다.
일 실시에로, 상기 제 2 단계에서의 기판에 인가되는 직류 바이어스(dc-bias) 전압은 100 내지 300V일 수 있다.
일 실시예로, 상기 구리 박막의 식각은 제1 및 제2의 식각 단계가 1 회 이상 순환(cycle)되어 이루어지며, 식각 속도는 0.5 ~ 2 ㎚/cycle일 수 있다.
일 실시예로, 상기 할로겐 원소를 포함한 가스는 F2, ClF3, NF3, SF6, SF4, XeF2, Cl2, Br2, BCl3, SiCl4, I2, CF4, CF2Cl2, CCl4, CF3Cl, C2F6, C3F8, CHF3, NF3, 할로겐화수소 및 이들의 혼합물 중 선택되는 어느 하나 이상이고, 불활성 가스를 더 포함할 수 있다.
바람직하게는 상기 할로겐 원소를 포함한 가스는 할로겐화수소로 HF, HCl, HBr 또는 HI 중 선택되는 어느 하나 이상일 수 있다.
일 실시예로, 상기 제 1 단계 및 제 2 단계에서의 구리 박막이 증착된 기판 온도는 0 내지 20℃일 수 있다.
일 실시예로, 상기 불활성가스 또는 불활성가스 혼합물은 He, Ne, Ar, Kr, Xe, N2 및 이들의 혼합물 중 선택되는 어느 하나일 수 있다.
일 실시예로, 상기 제1 단계의 진공도가 1 ~ 10 m Torr이고, 반응가스에 대한 노출 시간이 5 내지 20 초이며, 상기 제 2 단계의 진공도가 1 ~ 10 m Torr이고, ICP rf 전력이 100 내지 300 W 이고, 기판에 인가되는 직류 바이어스 전압이 100 내지 300V일 때, 식각 속도는 0.5 ~ 2 ㎚/cycle일 수 있다.
본 발명은 구리 박막을 식각함에 있어서, 플라즈마화 되지 않은 할로겐 원소를 포함한 반응가스를 사용하고, 일련의 식각 과정을 순환 반복함에 따라, 식각 잔류물 및 재증착 현상이 발생되지 않으면서도 빠르게 식각할 수 있다.
도 1은 본 발명의 일 실시예에 따른 구리 박막 식각방법을 도식화한 도면이다.
도 2는 본 발명의 일 실시예에 따라 구리 박막이 HBr/Ar 가스 및 HBr/Ar 플라즈마에 노출된 시간에 따른 CuBrx 층의 성장 속도를 나타낸 그래프이다.
도 3은 본 발명의 일 실시예에 따라 구리 박막이 HBr/Ar 가스 및 HBr/Ar 플라즈마에 노출된 시간에 따른 CuBrx 층의 성장을 나타낸 FESEM 사진이다.
도 4는 본 발명의 일 실시예에 따라 구리 박막이 HBr/Ar 가스에 노출된 시간에 따른 (a) Cu 2p XPS 그래프 및 (b)는 Br 3d XPS 그래프이다.
도 5는 본 발명의 일 실시예에 따라 Ar 플라즈마내에서 기판에 인가되는 직류-바이어스 전압 및 Ar 이온 스퍼터링 시간에 따른 HBr/Ar 가스로 형성된 CuBrx의 두께 변화를 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 따라 Ar 플라즈마내에서 기판에 인가되는 직류-바이어스 전압 및 Ar 이온 스퍼터링 시간에 따른 Cu 막의 에칭 깊이를 나타낸 그래프이다.
도 7은 본 발명의 일 실시예에 따라 HBr/Ar 플라즈마 노출로 인해 형성된 CuBrx를 100V 직류-바이어스 전압으로 Ar 이온 스퍼터링한 CuBrx의 FESEM 사진이다.
도 8은 본 발명의 일 실시예에 따라 HBr/Ar 플라즈마 노출로 인해 형성된 CuBrx를 200V 직류-바이어스 전압으로 Ar 이온 스퍼터링한 CuBrx의 FESEM 사진이다.
도 9는 본 발명의 일 실시예에 따라 Ar 이온 스퍼터링 시간에 따른 CuBrx 층의 (a) Cu 2p XPS 그래프 및 (b)는 Br 3d XPS 그래프이다.
도 10은 본 발명의 일 실시예에 따라 Ar 이온 스퍼터링 식각 시간에 따른 CuBrx 층 제거 정도를 나타낸 FESEM 사진이다.
도 11은 본 발명의 일 실시예에 따라 구리 박막 식각 공정 순환 횟수에 따른 구리 박막의 식각 깊이 및 식각 속도를 나타낸 그래프이다.
도 12는 본 발명의 일 실시예에 따라 구리 박막 식각 공정을 120회 반복한 후, 하드 마스크를 제거한 구리 박막의 FESEM 사진이다.
이하, 본 발명을 상세하게 설명한다.
본 발명의 일 측면에 따르면, 구리 박막을 플라즈마화 되지 않은 할로겐 원소를 포함한 반응가스에 노출시켜, 구리 박막 상에 구리 할로겐화물층을 형성하는 제1 단계; 및 상기 제1 단계 후, 플라즈마화된 불활성가스 또는 불활성가스 혼합물을 공급하여, 구리 할로겐화물층을 제거하는 제2 단계;를 포함하는, 구리 박막의 건식 식각방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 구리 박막의 식각방법을 도식화하여 나타낸 도면으로, 이를 참고하여 상세히 설명한다.
상기 제1 단계는 구리 박막을 플라즈마화 되지 않은 할로겐 원소를 포함한 반응가스에 노출시켜, 구리 박막 상에 구리 할로겐화물층을 형성하는 단계(도 1a, b)로, 반응가스에 노출되는 구리 박막은 패터닝된 하드마스크에 의해 마스킹될 수 있다.
상세하게는 상기 제1 단계 전 구리 박막을 하드마스크로 패터닝하여 마스킹할 수 있고, 이는 하드마스크/구리 박막을 포토레지스트로 포토리소그래피에 의해 패터닝하여 마스킹하는 제1 단계, 상기 마스킹된 하드마스크를 식각시키는 제2 단계 및 상기 포토레지스트 마스크를 제거하는 제3 단계를 포함하여 이루어지며, 상기 일련의 단계에 의해 구리 박막 상에 하드마스크가 패터닝된다.
이때, 상기 하드마스크는 SiO2, Si3N4 등의 세라믹계열, Ti, TiN, Ta, W 등의 금속계열 및 비정질 카본(amorphous carbon) 중에서 선택된 하나일 수 있고, 식각가스에 대한 고식각 선택도를 고려할 때, SiO2가 바람직한 일 예일 수 있으나, 이에 제한되는 것은 아니다.
또한, 상기 제1 단계에 있어서, 반응가스는 할로겐 원소를 포함한 물질로, 플라즈마화 되지 않은 가스 상태로 구리 박막과 반응함에 따라, 형성되는 구리 할로겐화물 층의 두께 및 성장 속도를 조절할 수 있고, 종래 플라즈마화된 할로겐 원소를 포함한 가스 사용에 의한 식각 잔유물, 재증착, 할로겐화물층의 두께 조절의 어려움 및 식각 속도 향상의 어려움 등의 문제를 해결할 수 있다.
상기 할로겐 원소를 포함한 반응가스는 F2, ClF3, NF3, SF6, SF4, XeF2, Cl2, Br2, BCl3, SiCl4, I2, CF4, CF2Cl2, CCl4, CF3Cl, C2F6, C3F8, CHF3, NF3, 할로겐화수소 및 이들의 혼합물 중 선택되는 어느 하나 이상이고, 상기 할로겐화수소는 HF, HCl, HBr 또는 HI 중 선택되는 어느 하나 이상으로, 바람직하게는 HBr이며, 상기 반응가스는 불활성 가스를 더 포함할 수 있다.
상기 불활성가스는 He, Ne, Ar, Kr, Xe, 및 N2 중 선택되는 어느 하나 이상이다.
또한, 상기 제1 단계는 진공도가 1 ~ 10 m Torr이고, 반응가스에 대한 노출 시간이 5 내지 20 초이며, 구리 박막이 증착된 기판 온도가 0 내지 20 ℃에서 실시된다. 이는, 상기 진공도가 1 m Torr 미만인 경우에는 체임버의 공정압력이 불안정하고, 10m Torr를 초과한 경우에는 공정압력이 다소 높아서 CuBrx 층의 두께 조절이 어려우며, 노출 시간이 5 초 미만인 경우에는 너무 얇은 CuBrx 층이 생성될 수가 있고, 20초를 초과한 경우에는 너무 두꺼운 CuBrx 박막층이 생성될 수 있기 때문이다.
또한, 구리 박막이 증착된 기판의 온도가 0 ℃ 미만인 경우는 특별히 cryogenic 장치를 설치해야 하고 부속품들도 저온에 견딜 수 있는 재료를 사용하여 장치를 제작해야 하며, 20 ℃를 초과한 경우에는 기판이 온도를 유지하거나 가열하기 위하여 heating 조절장치가 필요하고 또한 부속품들도 고온에 견디는 재질들을 사용해야 하기 때문에, 바람직하게는 구리 박막에 증착된 기판 온도는 10 내지 20℃로 한다.
또한, 바람직하게는 상기 제1 단계 후 퍼지를 실시한다.
상기 제 2 단계는 상기 제1 단계 후, 플라즈마화된 불활성가스 또는 불활성가스 혼합물을 공급하여, 구리 할로겐화물층을 제거하는 단계로, 상세하게는 불활성가스 또는 불활성가스 혼합물을 플라즈마화하여 상기 구리 할로겐화물을 포함한 구리 박막과 반응(도 1c)시킴으로써, 불활성가스 또는 불활성가스 혼합물의 이온 스퍼터링에 의해 구리 할로겐화물을 제거(도 1d)한다.
상기 불활성가스 또는 불활성가스 혼합물은 He, Ne, Ar, Kr, Xe, N2 및 이들의 혼합물 중 선택되는 어느 하나로, 플라즈마화는 유도결합플라즈마 반응성 이온식각법을 포함하는 고밀도 플라즈마 반응성 이온식각법, 자기증강반응성 이온식각법, 반응성 이온 식각법, 원자층 식각법 (atomic layer etching) 및 펄스 모듈레이트된 고밀도 플라즈마 반응성 이온 식각법으로 구성된 군으로부터 선택되는 1종 이상의 방법으로 실시될 수 있으며, 바람직하게는 유도결합플라즈마 반응성 이온식각법에 의해 실시된다.
상기 제2 단계에서 있어서, 구리 할로겐화물층 증착된 기판의 온도는 0 내지 20℃, 바람직하게는 10 내지 20℃로 비교적 낮은 온도로 유지됨에 따라, 식각 시 구리 박막이 로딩된 기판을 가열하는 공정이 불필요하고, 기판 상에 증착되거나 패턴/식각되어 있는 물질들의 확산이 유발되지 않아, 소자의 물성 저하 없이 고유 특성을 유지할 수 있다.
또한, 상기 제 2 단계는 진공도 1 ~ 10 m Torr에서 100 내지 300 W ICP rf 전력으로, 100 내지 300V의 기판에 인가되는 직류 바이어스 전압에 의해 실시된다.
이는, 상기 진공도가 1 m Torr 미만인 경우에는 체임버의 공정압력이 불안정하고, 10m Torr를 초과한 경우 공정압력이 다소 높아서 CuBrx 층의 두께 조절이 어려우며, ICP rf 전력이 100W 미만인 경우에는 플라즈마의 밀도가 감소하여 적절한 (아르곤) 스퍼터링 식각이 되지 않을 수 있고, 300 W를 초과하는 경우에는 플라즈마 밀도가 증가하여 (아르곤) 스퍼터링 식각에 의하여 CuBrx 층을 제거한 후에 그 아래에 남아있는 구리 박막도 스퍼터링 식각하여, CuBrx 층 외에 구리층까지 과도하게 식각됨으로써 구리의 재층착을 발생시킬 수 있기 때문이다.
또한, 상기 기판에 인가되는 직류바이어스 전압이 100V 미만의 경우, 구리 할로겐화물층의 식각이 제대로 이루어지지 않으며, 300V 이상에서는 구리 할로겐화물과 함께 구리 박막 또한 식각된다. 이에, 상기 직류바이어스 전압은 150 내지 250V인 것이 바람직하다.
또한, 상기 스퍼터링 식각은 20초 미만으로 실시되는 것이 바람직하다. 이는 20초를 초과할 경우, 구리 할로겐화물층 외에 구리 박막까지 식각되거나 또는 재층착이 발생될 수 있기 때문이다.
또한, 바람직하게는 상기 제2 단계 후, 퍼지 단계를 더 포함할 수 있다.
본 발명에 따른 구리 박막 식각은, 상기 제1 및 제2의 식각 단계가 1회 이상 순환(cycle)되어 이루어지며, 식각 속도는 0.5 ~ 2 ㎚/cycle이다.
바람직하게는 상기 구리 박막의 식각 속도는 0.7 ~ 1.5 ㎚/cycle로, 상기 제1 및 제2의 일련의 단계는 100회 이상 반복 실시될 수 있다.
이하, 본 발명을 실시예로서 더욱 상세하게 설명하나, 본 발명이 실시예에 의해 한정되는 것은 아니다.
<실시예>
구리 박막 샘플 제조
Ti가 증착된 Si 웨이퍼상에 300㎚의 폭과 150㎚ 두께를 갖는 구리를 실온에서 DC magnetron sputtering에 의하여 구리 박막을 제조한 후, 상기 구리 박막에 하드 마스크로서 300㎚의 SiO2 막을 plasma enhanced chemical vapor deposition (PECVD)를 사용하여 증착시키고, 상기 샘플 상에 300㎚의 라인 및 공간의 어레이(array)로 구성되는 각각의 패턴을 종래 포토레지스트를 사용한 포토리소그래피(photolithography)에 의해 형성하였다.
이 후, 상기 SiO2 하드 마스크를 C2F6/Ar 가스로 식각하고, 상기 식각 후에는 포토레지스트를 습식 스트리핑(wet stripping)을 사용하여 제거하였다.
플라즈마
하기 실시예에서 사용된 모든 플라즈마 반응은 유도결합 플라즈마 반응성 이온 에칭(inductively coupled plasma reactive ion etching, ICPRIE, Nano Technique Planet(한국)) 장비를 사용하였으며, 상기 ICPRIE는 메인 챔버와 로드 락 챔버로 구성되며, 메인 ICP는 13.56MHz rf 전력에 의해 생성되고, 기판에 대한 직류-바이어스 전압(dc-bias voltage)은 웨이퍼 플라튼(wafer platen)에 다른 12.56MHz rf 전력을 인가함으로써 유도되었다. 또한, 기판의 온도를 10 내지 15℃로 유지하기 위하여, Helium-backside 냉각시스템을 사용하였다.
구리 박막 식각
(1) HBr/Ar 가스 사용
상기 구리 박막 샘플을 HBr/Ar 가스(2/28 sccm)에 노출시켜 구리 막 상에 CuBrx 층을 생성한 후, 22초 간 퍼지(purge)하였다. 이후, 상기 CuBrx층을 Ar 플라즈마(ICP rf power 200W, Ar 가스 30 sccm)에서 Ar 이온 스퍼터링으로 제거한 후, 15초간 퍼지하였다.
단, 상기 전 과정에서 있어서 압력은 5 m Torr이고, 상기 노출 시간 및 Ar 이온 스퍼터링 시간은 하기 실시 조건에 따라 3 내지 60초로 각각 변경하였다. 또한, 상기 Ar 이온 스퍼터링에 있어서 기판에 인가되는 직류 바이어스 전압(dc-bias)을 하기 실시 조건에 따라 100 내지 300V로 변경하였다.
(2) HBr/Ar 플라즈마 사용
상기 구리 박막 샘플을 5 m Torr의 압력에서 HBr/Ar 플라즈마(15 및 30 W ICP 전력, HBr/Ar 가스 2/28 sccm, 기판에 대한 직류 바이어스 전압 없음)에 노출시켜 구리 막 상에 CuBrx 층을 생성한 후, 22초 간 퍼지(purge)하였다.
이후, 5 m Torr의 압력에서 상기 CuBrx층을 Ar 플라즈마(ICP rf power 200W, Ar 가스 30 sccm)에서 Ar 이온 스퍼터링으로 제거한 후, 15초간 퍼지하였다.
단, 상기 노출 시간과, CuBrx층 제거에 있어서의 Ar 이온 스퍼터링 시간 및 기판에 인가되는 직류 바이어스 전압은 하기 실시 조건에 따라 3 내지 60초 및 100 내지 200V로 각각 변경하였다.
<분석>
1. 구리 박막 건식 식각 공정 중 CuBrx 층 형성 단계
1-1. (HBr/Ar 가스 및 HBr/Ar 플라즈마) 노출 시간에 따른 CuBrx 층의 성장속도
도 2는 상기 구리 박막 식각에 있어서, 구리 박막을 HBr/Ar 가스 또는 HBr/Ar 플라즈마에 노출시킨 시간(3 내지 30초)에 따른 CuBrx 층의 성장 속도를 나타낸 것으로, CuBrx 층의 두께는 원자력 현미경(atomic force microscopy) XE7(Park systems), 표면프로파일러(Surface profilometer) Tencor P-1 및 전계방사형주사현미경(Field emission scanning electron microscopy, FESEM) SU 8010(Hitachi)를 사용하여 측정되었다.
도 2를 참고하면, HBr/Ar 플라즈마를 사용한 CuBrx (박막)층 형성은, CuBrx의 성장 속도가 빨라 CuBrx 층의 두께를 제어하기 어렵다. 구리 박막이 HBr/Ar 플라즈마(15W ICP 전력)에 3초간 노출된 경우 CuBrx 층은 10Å로 성장하였으며, HBr/Ar 플라즈마 노출시간이 증가함에 따라 CuBrx 층의 두께는 계속 증가되었다.
한편, HBr/Ar 가스를 사용한 CuBrx (박막)층 형성의 경우, 10 Å의 CuBrx 층은 HBr/Ar 가스에 구리 박막이 10초간 노출되어 형성되었으며, CuBrx 층의 두께는 HBr/Ar 가스에서의 추가 노출에도 불구하고 일정한 두께로 포화되었다.
이와 같이, HBr/Ar 플라즈마를 사용한 경우는 HBr/Ar 가스를 사용한 경우에 비해 CuBrx 층을 두껍게 형성된다.
1-2. (HBr/Ar 가스 및 플라즈마) 노출시간에 따른 CuBrx 층의 두께
도 3은 상기 구리 박막 식각에 있어서, 구리 박막이 HBr/Ar 가스 및 HBr/Ar 플라즈마(15 W ICP 전력)에 노출된 시간(3 내지 20초)에 따른 각각의 CuBrx 층의 성장을 FESEM(field emission scanning electron microscopy (Hitachi SU 8010))로 나타낸 것이다.
도 3(a)는 HBr/Ar 플라즈마를 사용할 시 노출 시간에 따른 CuBrx 층 성장에 관한 FESEM에 관한 것으로서, 노출시간이 증가함에 따라 형성되는 CuBrx 층의 두께가 두꺼워짐을 확인할 수 있다.
도 3(b) 및 표 2는 HBr/Ar 가스를 사용할 시 노출 시간에 따른 CuBrx 층 성장에 관한 FESEM에 관한 것으로서, 상기 HBr/Ar 플라즈마를 사용한 경우에 비해 증착된 CuBrx 층의 두께가 얇게 나타난다. 이는, HBr/Ar 가스를 사용한 경우에는 CuBrx 층이 노출시간에 비례하여 지속적으로 증가되는 것이 아니라 일정 두께로 포화되기 때문이다.
1-3. (HBr/Ar 가스) XPS 통한 노출 시간에 따른 CuBrx 층 생성확인
도 4는 상기 구리 박막 식각에 있어서, 구리 박막을 HBr/Ar 가스에 3, 10, 30 및 60초로 각각 노출시켜 X선 광전자 분광법(XPS, Thermo Scientific K-alpha)으로 분석한 그래프로, 노출 시간에 따른 CuBrx (박막)층 성장을 확인할 수 있다.
도 4 (a)는 Cu 2p의 XPS narrow scan을 나타낸 것으로서, HBr/Ar 가스에 구리 박막이 3초 노출될 때에도 CuBrx는 형성되며, 구리 박막의 HBr/Ar 가스에서의 노출 시간이 증가함에 따라, Cu 피크는 점차 감소하여 932.27 eV의 낮은 결합 에너지로 이동(shift)된다. 상기 Cu 피크의 이동은 CuBr2의 결합 에너지가 934.5 eV인 것을 감안하면, CuBrx의 형성에 의한 것임을 알 수 있다.
또한, 도 4(a)에서 노출 시간 증가에 따른 Cu 피크의 강도(intensities)는 일정하게 나타남에 따라, CuBrx 층의 두께가 브롬화 공정 동안 포화되었음을 알 수 있다.
도 4 (b)는 Br 3d의 XPS narrow scan을 나타낸 것으로서, HBr/Ar 가스에 구리 박막이 3초 노출될 때에도 CuBr2 및 CuBr의 이중 피크를 나타냄에 따라, CuBrx가 형성됨을 확인할 수 있고, 노출 시간 증가에 따른 CuBr2 및 CuBr의 피크의 강도가 일정하게 나타남에 따라, CuBrx 층은 특정 두께로 포화되었음을 알 수 있고, 도 4(a, b)의 조건에서 CuBrx 층은 10Å의 두께로 포화되었다.
상기 결과로부터, 구리 박막은 HBr/Ar 가스에 노출되는 단계에서 브롬화가 이루어져 CuBrx 층을 형성하고, 상기 CuBrx 층은 반응 가스 노출 시간 증가에 따라 지속적으로 성장하는 것이 아니라 특정 두께로 포화됨을 알 수 있다.
2. 구리 박막 건식 식각 공정 중 CuBrx 제거 단계
2-1. CuBrx 제거 위한, Ar 이온 스퍼터링 직류 바이어스(dc-bias) 전압 측정
(1) HBr/Ar 가스 노출로 형성한 CuBrx를 제거
도 5는 기판에 인가되는 직류-바이어스 전압(100, 200 및 300V) 및 Ar 플라즈마에 의한 Ar 이온 스퍼터링 시간(3내지 30초)에 따른 CuBrx 두께 변화를 나타낸 그래프로, 상기 CuBrx는 상기 구리 박막 식각에 있어서, HBr/Ar 가스에 10 초 노출시켜 형성한 것으로 한다.
이를 참고하면, 직류 바이어스 전압이 100 V인 경우, 3 초간의 Ar 이온 스퍼터링으로는 CuBrx 층이 거의 제거되지 않았음은 물론이고, 30초의 더 긴 시간 동안의 Ar 이온 스퍼터링으로도 CuBrx 층은 완벽하게 제거되지는 않았다.
직류 바이어스 전압이 200 V인 경우, 약 7 Å의 CuBrx 층이 3 초간의 Ar 이온 스퍼터링으로 제거되었으며, 15초의 스퍼터링으로 완벽하게 제거되었다.
직류 바이어스 전압이 300 V인 경우, CuBrx 층은 7 초간의 스퍼터링으로 완벽하게 제거되었다.
(2) Cu 박막(Cu pristin thin films)
도 6은 Ar 스퍼터링에 의한 구리 막의 스퍼터링 에칭 가능성을 알아보기 위하여, Ar 플라즈마(ICP rf power 200W)에서 기판에 인가되는 직류 바이어스 전압을 100, 200 및 300V로 달리하여 3내지 30초 동안 Ar 이온 스퍼터링으로 Cu 막을 식각하여, 직류 바이어스 전압의 함수로서, Ar 이온 스퍼터링 시간에 따른 구리 박막의 식각 깊이를 나타낸 그래프이다.
이를 참고하면, 기판에 인가되는 직류 바이어스 전압이 100V인 경우, Ar 이온의 스퍼터링 에너지가 구리 박막을 에칭하기에 충분하지 않음에 따라 식각 깊이가 측정되지 않았으며, 직류 바이어스 전압이 200V인 경우, 약 2 Å의 구리 박막이 7 초간의 Ar 스퍼터링으로 식각되며, 직류 바이어스 전압이 300V인 경우, 약 2 Å의 구리 박막이 3 초 동안 식각되고, 식각 시간이 증가함에 따라 식각 깊이가 증가되었다.
이에, CuBrx 층 제거를 위한 Ar 스퍼터링 동안 구리 스퍼터링을 피하기 위해 기판에 200 V 직류 바이어스 전압을 인가하기로 한다.
또한, 상기 Ar 스퍼터링을 이용한 Cu 스퍼터링의 경우, 구리 박막의 측벽을 따라 구리 박막의 재증착이 발생되어 식각이 완전하게 이루어지지 않음을 확인할 수 있다.
(3) HBr/Ar 플라즈마 노출로 형성된 CuBrx를 제거
도 7 및 도 8은 상기 구리 박막 식각에 있어서, HBr/Ar 플라즈마(15W)에 10 초 노출시켜 형성한 CuBrx를 Ar 플라즈마에서 Ar 플라즈마의 직류 바이어스 전압을 100 및 200V로 각각 10초 내지 20초 동안 Ar 이온 스퍼터링으로 제거하여 나타낸 FESEM이다.
도 7은 HBr/Ar 플라즈마 노출로 인해 형성된 CuBrx(도 7(a))를 100V의 직류 바이어스로 Ar 이온 스퍼터링한 것(도 7(b))으로, 10초 동안 Ar 이온 스퍼터링한 경우에는 CuBrx층이 제거되지 않았으며, 20초 동안 스퍼터링한 경우에는 CuBrx층이 미량 제거되었다.
도 8은 HBr/Ar 플라즈마 노출로 인해 형성된 CuBrx(도 8(a))를 200V의 직류 바이어스로 Ar 이온 스퍼터링 한 것(도 8(b))으로, 10초 동안 Ar 이온 스퍼터링한 경우에는 CuBrx층이 약간 제거되었고, 20초 동안 스퍼터링한 경우에는 CuBrx층이 일부 제거되었으나, 이와 동시에 SiO2 마스크측벽에 재증착이 발생되었다.
2-2. (HBr/Ar 가스) CuBrx 층의 제거확인
상기 구리 박막 식각에 있어서, Ar 이온 스퍼터링에 의한 CuBrx 층 제거를 확인하기 위하여, XPS 및 FESEM로 분석하였다.
(1) XPS 그래프
도 9는 상기 구리 박막 식각에 있어서 Ar 이온 스퍼터링 식각에 의한 CuBrx 층 제거를 Ar 이온 스퍼터링 시간을 변화시켜서 분석한 XPS 그래프로, HBr/Ar 가스에 10초 노출되어 형성된 CuBrx 층을 이용하여 200V의 기판에 인가된 직류 바이어스 전압을 사용한 Ar 플라즈마로 실시되었다.
도 9(a)는 Cu 2p에 대한 narrow scans XPS 그래프로, 3 초 Ar 스퍼터링 시에 피크의 중심이 더 높은 값으로 이동하여, CuBrx 층이 제거되기 시작하였음을 알 수 있고, 스퍼터링 식각 시간이 3 초에서 30 초로 증가함에 따라, Cu 피크의 강도가 증가하여 CuBrx 층이 점차 제거되어 새로운 구리 막이 드러남을 알 수 있다.
도 9(b)는 Br 3d에 대한 narrow XPS 스캔 그래프로, 상기 구리 식각에서 HBr/Ar 가스 노출에 의해 증착된 CuBrx에서는 CuBr 및 CuBr2 피크가 명확하게 관찰되나, Ar 이온 스퍼터링을 3 초 실시한 후에는 CuBr 및 CuBr2 피크의 강도가 감소하고, 7 초 Ar 스퍼터링 후에는 상기 CuBr 및 CuBr2 피크가 사라져 CuBrx 층이 완전한 제거되었음을 확인할 수 있다.
상기 결과로 부터 HBr/Ar 가스를 사용한 2 단계의 구리 박막 식각방법에 의해 구리 박막 상에 CuBrx을 생성 및 완전 제거함으로써, 구리 박막은 식각됨을 알 수 있다.
(2) FESEM
도 10은 상기 구리 박막 식각에 있어서, Ar 이온 스퍼터링 식각 시간에 따른 CuBrx 층 제거를 FESEM으로 나타낸 것으로, HBr/Ar 가스에 5초간 노출시켜 증착한 CuBrx 층을 기판에 인가되는 직류 바이어스 전압을 200V로 하여 5 내지 20초 동안 Ar 이온 스퍼터링을 실시하여 CuBrx 층을 제거하였다.
도 10을 참고하면, 5초 및 10초간 Ar 이온 스퍼터링한 경우 CuBrx층이 제거됨을 확인할 수 있는 반면에, 20초간 Ar 스퍼터링한 경우에는 SiO2 마스크 측면에 재증착이 발생됨을 확인할 수 있다. 이는 Ar 스퍼터링 시간이 과도함을 의미하는 것으로, HBr/Ar 가스에 5 내지 10초 노출시켜 증착한 CuBrx 층의 경우 Ar 이온 스퍼터링은 기판에 인가되는 직류 바이어스 전압이 200V일 때 20초 미만으로 실시하는 것이 바람직하다.
3. 구리 박막 순환 식각(Cyclic etching of Cu thin films)
(1) 식각 횟수에 따른 식각 깊이 및 속도
도 11은 구리 박막 식각 공정 실시 횟수에 따른 구리 막의 식각 깊이 및 식각 속도를 나타낸 그래프로서, 상기 구리 박막 식각의 일련의 과정을 1 내지 120회 반복함에 따른 구리의 식각 깊이 및 식각 속도를 나타낸 것이다.
상기 도 11은 상기 구리 박막 식각법에 따라 HBr/Ar 가스에 10초간 상기 구리 박막 샘플을 노출시켜, CuBrx 층을 형성한 후, Ar 가스를 이용하여 플라즈마를 생성하고, 이때 기판에 인가되는 직류 바이어스 전압을 200V로 하여 10초간 상기 CuBrx층을 제거하는 일련의 단계를 0 내지 120회 반복 실시하여 나타낸 것으로서, 상기 일련의 단계가 반복됨에 따라 식각 깊이가 깊어짐을 알 수 있다.
또한, 구리 박막의 순환적 식각에 있어서 평균 식각 속도(㎚/cycle)는 약 1.2㎚/cycle이다.
(2) FESEM
도 12는 상기 구리 박막 순환 식각에 있어서, 일련의 구리 박막 식각 과정을 120회 반복한 후, 산화물 에칭 용액(buffered oxide etch, BOE)으로 SiO2 하드 마스크를 제거한 구리 박막의 FESEM 사진이다.
이를 참고하면, 300 nm 폭과 150 nm의 두께를 갖는 구리는 재증착 또는 구리 박막 측벽에 따라 생성되는 에칭 잔류물 없이 식각되었음을 확인할 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허법위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명은 플라즈마화 되지 않은 할로겐 원소를 포함한 반응가스를 이용하고 일련의 식각 과정을 순환 반복함으로써, 식각 잔류물 및 재증착 없이 구리 박막을 효과적으로 식각하는, 구리 박막의 건식 식각방법에 관한 것으로서, 본 발명은 반도체 분야의 구리배선 형성방법으로 이용될 수 있다.

Claims (8)

  1. 구리 박막을 플라즈마화 되지 않은 할로겐 원소를 포함한 반응가스에 노출시켜, 구리 박막 상에 구리 할로겐화물층을 형성하는 제1 단계; 및
    상기 제1 단계 후, 플라즈마화된 불활성가스 또는 불활성가스 혼합물을 공급하여, 구리 할로겐화물층을 제거하는 제2 단계;를 포함하는, 구리 박막의 건식 식각방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계에서의 기판에 인가되는 직류 바이어스(dc-bias) 전압은 100 내지 300V인 것을 특징으로 하는, 구리 박막의 건식 식각방법.
  3. 제 1 항에 있어서,
    상기 구리 박막의 식각은 제1 및 제2의 식각 단계가 1 회 이상 순환(cycle)되어 이루어지며, 식각 속도는 0.5 ~ 2 ㎚/cycle인 것을 특징으로 하는, 구리 박막의 건식 식각방법.
  4. 제 1 항에 있어서,
    상기 할로겐 원소를 포함한 가스는 F2, ClF3, NF3, SF6, SF4, XeF2, Cl2, Br2, BCl3, SiCl4, I2, CF4, CF2Cl2, CCl4, CF3Cl, C2F6, C3F8, CHF3, NF3, 할로겐화수소 및 이들의 혼합물 중 선택되는 어느 하나 이상이고, 불활성 가스를 더 포함하는 것을 특징으로 하는, 구리 박막의 건식 식각방법.
  5. 제 4 항에 있어서,
    상기 할로겐 원소를 포함한 가스는 할로겐화수소로 HF, HCl, HBr 또는 HI 중 선택되는 어느 하나 이상인 것을 특징으로 하는, 구리 박막의 건식 식각방법.
  6. 제 1 항에 있어서,
    상기 제 1 단계 및 제 2 단계에서의 구리 박막이 증착된 기판 온도는 0 내지 20℃인 것을 특징으로 하는, 구리 박막의 건식 식각방법.
  7. 제 1 항에 있어서,
    상기 불활성가스 또는 불활성가스 혼합물는 He, Ne, Ar, Kr, Xe, N2 및 이들의 혼합물 중 선택되는 어느 하나인 것을 특징으로 하는, 구리 박막의 건식 식각방법.
  8. 제 1 항에 있어서,
    상기 제1 단계의 진공도가 1 ~ 10 m Torr이고, 반응가스에 대한 노출 시간이 5 내지 20 초이며,
    상기 제 2 단계의 진공도가 1 ~ 10 m Torr이고, ICP rf 전력이 100 내지 300 W 이고, 기판에 인가되는 직류 바이어스 전압이 100 내지 300V일 때, 식각 속도는 0.5 ~ 2 ㎚/cycle인 것을 특징으로 하는, 구리 박막의 건식 식각방법.
PCT/KR2021/006431 2020-06-01 2021-05-24 구리 박막의 건식 식각방법 WO2021246701A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0065912 2020-06-01
KR1020200065912A KR102428642B1 (ko) 2020-06-01 2020-06-01 구리 박막의 건식 식각방법

Publications (1)

Publication Number Publication Date
WO2021246701A1 true WO2021246701A1 (ko) 2021-12-09

Family

ID=78831350

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/006431 WO2021246701A1 (ko) 2020-06-01 2021-05-24 구리 박막의 건식 식각방법

Country Status (2)

Country Link
KR (1) KR102428642B1 (ko)
WO (1) WO2021246701A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160087348A (ko) * 2015-01-12 2016-07-21 램 리써치 코포레이션 원자 스케일 프로세스들: ald (atomic layer deposition) 및 ale (atomic layer etch) 의 통합
KR20170017789A (ko) * 2015-08-07 2017-02-15 램 리써치 코포레이션 향상된 텅스텐 증착 충진을 위한 텅스텐의 원자층 에칭
KR20170022922A (ko) * 2015-08-19 2017-03-02 램 리써치 코포레이션 텅스텐 및 다른 금속들의 원자층 에칭
KR20180010990A (ko) * 2016-07-22 2018-01-31 램 리써치 코포레이션 향상된 보텀-업 피처 충진을 위한 ale
KR20190115099A (ko) * 2017-02-27 2019-10-10 램 리써치 코포레이션 ALE (atomic layer etching) 에서 지향성 제어

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016100873A1 (en) 2014-12-18 2016-06-23 The Regents Of The University Of Colorado, A Body Corporate Novel methods of atomic layer etching (ale) using sequential, self-limiting thermal reactions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160087348A (ko) * 2015-01-12 2016-07-21 램 리써치 코포레이션 원자 스케일 프로세스들: ald (atomic layer deposition) 및 ale (atomic layer etch) 의 통합
KR20170017789A (ko) * 2015-08-07 2017-02-15 램 리써치 코포레이션 향상된 텅스텐 증착 충진을 위한 텅스텐의 원자층 에칭
KR20170022922A (ko) * 2015-08-19 2017-03-02 램 리써치 코포레이션 텅스텐 및 다른 금속들의 원자층 에칭
KR20180010990A (ko) * 2016-07-22 2018-01-31 램 리써치 코포레이션 향상된 보텀-업 피처 충진을 위한 ale
KR20190115099A (ko) * 2017-02-27 2019-10-10 램 리써치 코포레이션 ALE (atomic layer etching) 에서 지향성 제어

Also Published As

Publication number Publication date
KR102428642B1 (ko) 2022-08-02
KR20210148701A (ko) 2021-12-08

Similar Documents

Publication Publication Date Title
US6869542B2 (en) Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
US7276447B1 (en) Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material
US6013575A (en) Method of selectively depositing a metal film
KR100309617B1 (ko) 염화수소,염소함유에칭액,및질소를이용하여알루미늄및알루미늄합금을에칭시키는방법
JPH08172077A (ja) ビアのプラズマエッチング改良方法
KR930001500B1 (ko) 취화수소 또는 취소로 건식 식각하는 방법
WO2021054541A1 (ko) 구리 박막의 건식 식각방법
US6914007B2 (en) In-situ discharge to avoid arcing during plasma etch processes
EP0555858B1 (en) Method of dry etching a polycide without using a CFC gas
KR100838502B1 (ko) 반도체 장치의 제조 방법
WO2021246701A1 (ko) 구리 박막의 건식 식각방법
US6218084B1 (en) Method for removing photoresist layer
US6066572A (en) Method of removing carbon contamination on semiconductor substrate
WO1996027899A1 (en) Method for plasma etching an oxide/polycide structure
TWI237319B (en) Process of dual damascene or damascene
US7037832B1 (en) Method of forming a conductive pattern by removing a compound with heat in a substantially inert atmosphere
KR20240031606A (ko) 배선 금속의 순환 식각방법
JPH0817804A (ja) プラズマエッチング方法
KR100323442B1 (ko) 반도체소자의제조방법
JPH07263425A (ja) 積層配線のドライエッチング方法
JP3079656B2 (ja) ドライエッチング方法
WO2013085290A1 (ko) 반도체소자 제조방법
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
WO2024063439A1 (ko) 기판 처리 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21817069

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21817069

Country of ref document: EP

Kind code of ref document: A1