WO2021241896A1 - 마이크로-나노핀 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원 - Google Patents

마이크로-나노핀 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원 Download PDF

Info

Publication number
WO2021241896A1
WO2021241896A1 PCT/KR2021/005311 KR2021005311W WO2021241896A1 WO 2021241896 A1 WO2021241896 A1 WO 2021241896A1 KR 2021005311 W KR2021005311 W KR 2021005311W WO 2021241896 A1 WO2021241896 A1 WO 2021241896A1
Authority
WO
WIPO (PCT)
Prior art keywords
micro
led
layer
nanopin
semiconductor layer
Prior art date
Application number
PCT/KR2021/005311
Other languages
English (en)
French (fr)
Inventor
도영락
Original Assignee
국민대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200062462A external-priority patent/KR102332350B1/ko
Priority claimed from KR1020200062463A external-priority patent/KR102359042B1/ko
Priority claimed from KR1020200070374A external-priority patent/KR102378757B1/ko
Application filed by 국민대학교 산학협력단 filed Critical 국민대학교 산학협력단
Priority to US18/058,154 priority Critical patent/US20240021768A1/en
Priority to CN202180037868.7A priority patent/CN115668496A/zh
Publication of WO2021241896A1 publication Critical patent/WO2021241896A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

본 발명은 소정의 간격을 두고 수평방향으로 이격된 다수 개의 하부전극을 포함하는 하부 전극라인 상에, 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자로서 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층, 및 전극층 또는 분극유도층이 순차적으로 적층된 마이크로-나노핀 LED 소자를 다수 개 포함하는 용액을 투입하는 단계; 상기 용액 내 각각의 마이크로-나노핀 LED 소자의 상기 제1도전성 반도체층, 또는 전극층 또는 분극유도층이 적어도 2개의 하부전극과 접촉하도록 상기 하부 전극라인에 조립전압을 인가시켜서 마이크로-나노핀 LED 소자를 자기정렬 시키는 단계; 및 자기정렬된 다수 개의 마이크로-나노핀 LED 소자 상에 상부 전극라인을 형성시키는 단계;를 포함하는 마이크로-나노핀 LED 전극 어셈블리 제조방법, 이에 따라 제조된 마이크로-나노핀 LED 전극 어셈블리, 상기 마이크로-나노핀 LED 전극 어셈블리를 포함하는 광원에 관한 것이다.

Description

마이크로-나노핀 LED 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원
본 발명은 LED 전극어셈블리에 관한 것이며, 보다 구체적으로는 마이크로-나노핀 LED 전극어셈블리, 이의 제조방법 및 광원에 관한 것이다.
마이크로 LED와 나노 LED는 우수한 색감과 높은 효율을 구현할 수 있고, 친환경적인 물질이므로 각종 광원, 디스플레이의 핵심 소재로 사용되고 있다. 이러한 시장상황에 맞춰서 최근에는 새로운 나노로드 LED 구조나 새로운 제조공정에 의하여 쉘이 코팅된 나노 케이블 LED를 개발하기 위한 연구가 진행되고 있다. 더불어 나노로드 외부면을 피복하는 보호막의 고효율, 고안정성을 달성하기 위한 보호막 소재에 대한 연구나 후속 공정에 유리한 리간드 소재에 대한 연구개발도 진행되고 있다.
이러한 소재분야의 연구에 맞춰서 최근에는 적색, 녹색, 청색 마이크로-LED를 활용한 디스플레이 TV까지 상용화 되었다. 마이크로-LED를 활용한 디스플레이, 각종 광원은 고성능 특성과 이론적인 수명과 효율이 매우 길고 높은 장점을 가지나 한정된 영역의 소형화된 전극 상에 마이크로 LED를 일일이 낱개로 배치시켜야 하므로 마이크로-LED를 전극 상에 pick place 기술로 배치시켜 구현되는 전극어셈블리는 높은 단가와 높은 공정 불량률, 낮은 생산성을 고려할 때 공정기술의 한계로 스마트폰에서 TV에 이르는 진정한 의미의 고해상도 상용 디스플레이나 다양한 크기, 형상, 밝기를 갖는 광원으로 제조하기 어려운 실정이다. 더불어 마이크로-LED 보다 작게 구현된 나노-LED를 마이크로-LED와 같은 pick and place 기술로 전극 상에 낱개로 일일이 배치시키는 것은 더욱 어려운 실정이다.
이러한 난점을 극복하기 위하여 본 발명자에 의한 등록특허공보 제10-1490758호는 전극 상에 나노로드형 LED가 혼합된 용액을 투하한 뒤 서로 다른 두 전극 사이에 전계(electric field)를 형성시켜 나노로드형 LED 소자들을 전극 상에 자기 정렬시키는 공법을 통해 제조된 초소형 LED 전극어셈블리를 개시한다. 그러나 사용된 나노로드형 LED는 광이 추출되는 면적이 적어 효율이 좋지 않아서 목적하는 효율을 발현하기 위해서는 많은 개수의 LED를 실장시켜야 하는 문제가 있고, 나노로드형 LED 자체의 결함발생 가능성이 높은 문제가 있다.
이에 대해 구체적으로 설명하면, 나노로드형 LED 소자는 LED 웨이퍼를 나노패턴공정과 드라이에칭/웻에칭을 혼합해서 top-down 방법으로 제조하거나 기판 위에 직접 bottom-up 방법으로 성장시키는 방법이 알려져 있다. 이러한 나노로드형 LED는 LED 장축이 적층방향 즉, p-GaN/InGaN 다중양자우물(MQW)/n-GaN 적층구조에서 각 층의 적층방향과 일치하므로 발광면적이 좁고, 발광면적이 좁기 때문에 상대적으로 표면결함이 효율 저하에 큰 영향을 미치며, 정자-정공의 재결합 속도를 최적화하기가 어려워서 발광효율이 원래 웨이퍼가 갖고 있던 효율보다 크게 낮아지는 문제가 있다.
따라서, 전계를 이용해서 쉽게 배열 할 수 있을 뿐만 아니라 발광면적이 넓고, 표면 결함에 의한 효율 저하가 최소화 또는 방지되며, 전자-정공의 재결합 속도가 최적화된 새로운 LED 소재를 활용한 LED 전극어셈블리에 대한 개발이 시급한 실정이다.
본 발명은 상술한 문제점을 해결하기 위하여 고안된 것으로서, 발광면적을 증가시켜 효율 및 휘도가 개선된 마이크로-나노핀 LED 소자를 이용한 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원을 제공하는데 목적이 있다.
또한, 발광면적을 증가시키면서도 광활성층 두께를 줄여서 표면결함에 의한 효율 저하를 방지할 수 있어서 안정적으로 높은 휘도로 발광할 수 있는 마이크로-나노핀 LED 소자를 이용한 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원을 제공하는데 다른 목적이 있다.
또한, 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하를 방지할 수 있는 마이크로-나노핀 LED 소자를 이용한 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원을 제공하는데 다른 목적이 있다.
나아가, 전계에 의해 전극 상에 LED 소자를 전기적 단락의 우려 없이 보다 용이하게 자기정렬 시킬 수 있고, 전극 배열 설계 및 전극 구현 용이성이 개선된 마이크로-나노핀 LED 소자를 이용한 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원을 제공하는데 또 다른 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 (1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 하부전극을 포함하는 하부 전극라인 상에, 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자로서 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층 및 분극유도층이 순차적으로 적층된 마이크로-나노핀 LED 소자를 다수 개 포함하는 용액을 투입하는 단계, (2) 상기 하부 전극라인에 조립전압을 인가시켜 상기 용액 내 마이크로-나노핀 LED 소자의 제1도전성 반도체층 또는 분극유도층이 인접하는 적어도 2개의 하부전극과 접촉하도록 자기정렬 시키는 단계, 및 (3) 자기정렬된 다수 개의 마이크로-나노핀 LED 소자 상에 상부 전극라인을 형성시키는 단계를 포함하는 마이크로-나노핀 LED 소자 전극 어셈블리 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 소정의 간격은 마이크로-나노 핀 LED 소자 길이 보다 작을 수 있다.
또한, 상기 (2) 단계와 (3) 단계 사이에 (4) 적어도 2개의 하부전극과 접촉하는 각각의 마이크로-나노 핀 LED 소자의 제1도전성 반도체층 또는 분극유도층의 측면과 상기 적어도 2개의 하부전극 간을 연결하는 통전용 금속층을 형성시키는 단계, 및 (5) 자기정렬된 다수 개의 마이크로-나노 핀 LED 소자 상부면을 덮지 않도록 하여 하부 전극라인 상에 절연층을 형성시키는 단계를 더 포함할 수 있다.
또한, 상기 마이크로-나노핀 LED 소자 길이는 1000 ~ 10000 ㎚이고, 두께는 100 ~ 3000 ㎚일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 너비는 두께보다 크거나 같을 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 길이와 두께의 비는 3:1 이상일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자는 광활성층 노출면을 피복하도록 상기 소자의 측면 상에 형성된 보호피막을 더 포함할 수 있다.
또한, 상기 분극유도층은 소자의 길이방향을 따라서 인접 배치되는 제1분극유도층과 제2분극유도층으로 이루어지며, 상기 제1분극유도층과 제2분극유도층은 전기적 극성이 서로 상이할 수 있다. 이때, 일예로 상기 제1분극유도층은 ITO이며, 제2분극유도층은 금속 또는 반도체일 수 있다.
또한, 본 발명은 소정의 간격을 두고 수평방향으로 이격된 다수 개의 하부전극을 포함하는 하부 전극라인, 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자로서 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층 및 분극유도층이 순차적으로 적층되며 상기 제1도전성 반도체층 또는 분극유도층이 인접하는 적어도 2개의 하부전극과 접촉하도록 배치된 다수 개의 마이크로-나노핀 LED 소자, 및 상기 다수 개의 마이크로-나노핀 LED 소자 상에 배치되는 상부 전극라인을 포함하는 마이크로-나노핀 LED 소자 전극 어셈블리를 제공한다.
본 발명의 일 실시예에 의하면, 상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN 반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN반도체층 두께는 100 ~ 3000 ㎚, 광활성층의 두께는 30 ~ 200 ㎚일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면은 소정의 너비와 두께를 갖는 돌출부가 소자의 길이방향으로 형성될 수 있다.
또한, 상기 돌출부의 너비는 마이크로-나노핀 LED 소자 너비 대비 50% 이하의 길이를 갖도록 형성될 수 있다.
또한, 또한, 상기 마이크로-나노핀 LED 소자의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과할 수 있다.
또한, 상기 마이크로-나노핀 LED 전극어셈블리의 단위 면적 100 x 100㎛2 당 마이크로-나노핀 LED 소자를 2 내지 100,000 개 포함할 수 있다.
이하, 본 발명에서 사용한 용어에 대해 정의한다.
본 발명에 따른 구현예의 설명에 있어서, 각 층, 영역, 패턴 또는 기판, 각 층, 영역, 패턴들의 "위(on)", "상부", "상", "아래(under)", "하부", "하"에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "상부", "상", "아래(under)", "하부", "하"는 "directly"와 "indirectly"의 의미를 모두 포함한다.
본 발명에 따른 마이크로-나노 핀 LED 전극어셈블리는 종래의 로드형 LED 소자를 이용한 전극어셈블리에 대비해 소자의 발광면적을 증가시켜 높은 휘도와 광효율을 달성하기에 유리하다. 또한 소자의 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄여서 표면결함에 의한 효율 저하를 방지 또는 최소화할 수 있어서 품질이 우수한 전극어셈블리의 구현이 가능하다. 나아가 사용된 LED 소자가 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하가 최소화 되며, 전계에 의해 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합하기 때문에 전극어셈블리를 보다 용이하게 구현할 수 있어서, 각종 조명, 광원, 디스플레이 등에 널리 응용될 수 있다.
도 1 내지 도 2는 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 전극어셈블리에 대한 도면으로써, 도 1은 마이크로-나노핀 LED 전극어셈블리의 평면도, 도 2는 도 1의 X-X' 경계선에 따른 단면모식도이다.
도 3은 본 발명의 다른 실시예에 의한 마이크로-나노핀 LED 전극어셈블리에 대한 단면모식도이다.
도 4a 및 4b는 각각 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 제1로드형 소자의 모식도와 길이방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 제2로드형 소자의 모식도이다.
도 5 내지 도 8은 본 발명의 일 실시예에 포함되는 마이크로-나노핀 LED 소자에 대한 도면으로서, 도 5는 사시도, 도 6은 도 5의 X-X' 경계선에 따른 단면도, 도 7은 도 5의 Y-Y' 경계선에 따른 단면도, 그리고 도 8은 도 5에 따른 마이크로-나노핀 LED 소자의 제조공정에 대한 모식도이다.
도 9 내지 도 12는 본 발명의 일 실시예에 포함되는 마이크로-나노핀 LED 소자에 대한 도면으로서, 도 9는 사시도, 도 10은 도 9의 X-X' 경계선에 따른 단면도, 도 11은 도 9의 Y-Y' 경계선에 따른 단면도, 그리고 도 12는 도 9에 따른 마이크로-나노핀 LED 소자의 제조공정에 대한 모식도이다.
도 13은 본 발명의 일 실시예에 의한 광원의 모식도이다.
도 14a 및 도 14b는 본 발명의 여러 실시예에 의한 광원의 모식도이다.
도 15 및 도 16은 각각 본 발명의 일 실시예에 따른 의료기기 및 미용기기의 모식도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 및 도 2를 참조하여 설명하면, 본 발명의 일 실시예에 따른 마이크로-나노핀 LED 전극어셈블리(1000)는 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극(211,212,213,214)을 포함하는 하부 전극라인(200), 상기 하부 전극라인(200) 상에 배치된 다수 개의 마이크로-나노핀 LED 소자(101,102,103) 및 상기 마이크로-나노핀 LED 소자(101,102,103) 상부와 접촉하도록 배치되는 상부 전극라인(300)을 포함하여 구현된다.
먼저, 마이크로-나노핀 LED 소자(101,102,103)를 자기정렬시키고 발광시키기 위한 전극라인(200,300)에 대해서 설명한다.
마이크로-나노핀 LED 전극어셈블리(1000)는 마이크로-나노핀 LED 소자(101,102,103)를 사이에 두고 상부와 하부에 대향하여 배치되는 상부 전극라인(300)과 하부 전극라인(200)을 포함한다. 상기 상부 전극라인(300)과 하부 전극라인(200)은 수평방향으로 배열된 것이 아니기 때문에 초소형의 두께, 폭을 갖도록 구현된 2종의 전극을 한정된 면적의 평면 내에 수평방향으로 마이크로, 또는 나노 단위 간격을 갖도록 배치시킨 종래의 전계 유도에 의한 전극어셈블리의 복잡한 전극라인을 탈피해 전극 설계를 매우 단순하게 할 수 있고, 보다 용이하게 구현할 수 있다.
이에 대해 구체적으로 설명하면, 종래의 전계 유도를 통해서 소자가 자기정렬되어 구현된 전극어셈블리 역시 수평방향으로 이격된 전극들을 조립 전극으로 사용해서 상기 조립 전극 상에 로드형의 초소형 LED 소자를 실장시키는데, 동일한 전극, 즉 조립전극을 그대로 구동전극으로 사용하는 반면에 본 발명의 일 실시예에 구비되는 상기 하부 전극라인(200)은 조립전극으로 기능하나, 하부 전극라인(200) 상에 제1도전성 반도체층 측의 일면 또는 제2도전성 반도체 측의 일면만이 접촉하므로 하부 전극라인(200)만으로는 마이크로-나노핀 LED 소자(101,102,103)를 발광시킬 수 없는 점에서 종래의 전계 유도를 통한 전극어셈블리와 구별된다. 이러한 구별점은 전극설계의 자유도, 전극설계의 용이성에서 현저한 차이를 유발한다.
즉, 조립전극과 구동전극을 동일한 전극으로 사용할 경우 한정된 영역의 평면 내 최대한 많은 개수로 로드형의 초소형 LED 소자를 실장시킬 수 있는 구조이면서 동시에 마이크로-나노 크기의 간격으로 서로 다른 전압이 인가되는 전극라인을 구현시켜야 하므로 전극구조의 설계나 구현에 있어서 용이하지 않았다. 그러나 본 발명에 포함되는 하부 전극라인(200)은 구동 시 동일한 종류의 전원(일예로 (+) 또는 (-) 전원)이 인가되므로 하부 전극라인(200) 내 하부전극(211,212,213,214,215,216) 간 전기적 쇼트의 우려가 적다. 또한, 종래에는 서로 다른 도전성 반도체층에 해당하는 낱개의 로드형 초소형 LED 소자 양 단부가 각각 인접한 전극에 일대일 대응되어 접촉해야만 전기적 단락 없이 발광이 가능했다. 이에 따라서 만일 낱개의 로드형 초소형 LED 소자가 3개 또는 4개의 인접하는 전극에 걸쳐져 배치되는 경우 로드형 초소형 LED 소자의 광활성층이 전극과 필연적으로 접촉할 수밖에 없어서 쇼트가 발생하므로 이를 고려해서 전극의 폭, 전극 간 간격 등을 설계해야 하는 어려움이 있었다. 그러나 본 발명에 포함되는 마이크로-나노핀 LED 소자(101,102,103)는 제1도전성 반도체층 측 일면 또는 제2도전성 반도체층 측 일면이 하부 전극라인과 접하기 때문에 여러 개의 인접하는 하부전극(211,212,213,214,215,216)에 걸쳐서 배치되어도 전기적 단락은 발생하지 않으며, 이로 인해 보다 용이하게 하부 전극라인(200)을 설계할 수 있는 이점이 있다.
또한, 상부 전극라인(300)은 도 1 및 도 2에 도시된 것과 같이 배치된 마이크로-나노핀 LED 소자(101,102,103)의 상부면에 전기적 접촉이 가능하도록 배설되면 되므로 전극의 설계나 구현이 매우 용이한 장점이 있다. 특히, 도 1은 제1상부전극(301)과 제2상부전극(302)으로 상부 전극라인(300)이 나눠져서 구현되는 것으로 도시했으나, 배치된 모든 마이크로-나노핀 LED 소자의 상부면과 접촉하는 하나의 전극만으로 상부전극을 구현할 수도 있어서 종래에 대비해 전극라인을 매우 단순화시켜 구현할 수 있는 이점이 있다.
상기 하부 전극라인(200)은 마이크로-나노핀 LED 소자(101,102,103)의 두께방향 상부면 또는 하부면이 접촉하도록 마이크로-나노핀 LED 소자(101,102,103)를 자가정렬 시키기 위한 조립 전극인 동시에, 후술하는 상부 전극라인(300)과 함께 마이크로-나노핀 LED 소자(101,102,103)를 발광 시키기 위해 구비되는 구동전극 중 하나로써 기능한다.
또한, 상기 하부 전극라인(200)은 소정의 간격을 두고 수평방향으로 이격된 다수 개의 하부전극(211,212,213,214,215,216)을 포함하여 구현된다. 상기 하부전극(211,212,213,214,215,216) 개수와 전극 간 간격은 조립전극으로써의 기능과, 소자의 길이, 전극어셈블리의 크기 등을 고려해 적절히 설정된 개수 및 간격으로 전극(211,212,213,214,215,216)을 포함할 수 있다.
또한, 상기 하부 전극라인(200)에 포함된 다수 개의 하부전극(211,212,213,214,215,216)은 수평방향으로 이격된 배치라면 구체적인 전극 배치에 제한이 없으며, 일 예로 다수 개의 전극이 일방향으로 소정의 간격만큼 이격해서 나란하게 배치되는 구조를 가질 수 있다.
또한, 인접하는 하부전극(211,212,213,214,215,216) 간의 간격은 마이크로-나노핀 LED 소자(101,102,103)의 길이보다 작을 수 있는데, 만일 마이크로-나노핀 LED 소자의 길이 보다 인접한 두 전극 간 간격이 같거나 넓을 경우 마이크로-나노핀 LED 소자가 인접하는 두 전극 사이에 끼워진 형태로 자기정렬 될 수 있고, 이 경우 전극 측면과 마이크로-나노핀 LED 소자의 측면에 노출된 광활성층 간의 접촉에 따른 전기적 단락이 발생할 우려가 커서 바람직하지 못하다.
한편, 상기 하부 전극라인(200)은 후술하는 지지체(1100,1100’,1100") 상에 직접 구비될 수 있으나, 이와 다르게 별도의 베이스 기판(401) 상에 구비되고, 상기 베이스 기판(401)이 지지체(1100,1100’,1100") 상에 놓여지도록 배치될 수 있다. 상기 베이스 기판(401)은 하부 전극라인(200), 상부 전극라인(300) 및 상기 하부 전극라인(200)과 상부 전극라인(300) 사이에 개재되는 마이크로-나노핀 LED 소자(101,102,103)를 지지하는 지지체로써의 기능을 수행할 수 있다. 상기 베이스 기판(401)은 유리, 플라스틱, 세라믹 및 금속으로 이루어진 군에서 선택된 어느 하나일 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 베이스 기판(401)은 출사된 광의 손실을 최소화하기 위하여 투명한 재질이 바람직하게 사용될 수 있다. 또한, 상기 베이스 기판(401)은 바람직하게는 휘어지는 소재일 수 있다. 또한, 상기 베이스 기판(401)의 크기, 두께는 구비되는 마이크로-나노핀 LED 전극어셈블리의 크기, 하부 전극라인(200)의 구체적인 설계 등을 고려하여 적절히 변경될 수 있다.
다음으로 상부 전극라인(300)은 상기 하부 전극라인(200) 상에 실장된 마이크로-나노핀 LED 소자들(101,102,103)의 상부와 전기적 접촉되도록 설계되는 경우 개수, 배치, 형상 등에 제한은 없다. 다만 도 1과 같이 만일 하부 전극라인(200)이 일 방향으로 나란하게 배열된 경우 상부 전극라인(300) 상기 일방향에 수직이 되도록 배열될 수 있으며, 이러한 전극배치는 종래에 디스플레이 등에서 널리 사용된 전극배치로써 종래의 디스플레이 분야의 전극배치 및 구동 제어 기술을 그대로 사용할 수 있는 이점이 있다.
한편, 도 1은 제1상부전극(301)과 제2상부전극(302)만을 도시하여 이들을 포함하는 상부 전극라인(300)이 일부 소자만 덮도록 도시했으나, 이는 설명을 용이하게 하기 위해 생략한 것으로써, 마이크로-나노핀 LED 소자의 상부에 배치되는 도시되지 않은 상부 전극이 더 있음을 밝혀둔다.
상기 하부 전극라인(200) 및 상부 전극라인(300)은 통상적인 LED 전극어셈블리에 사용되는 전극의 재질, 형상, 폭, 두께를 가질 수 있으며, 공지된 방법을 이용해 제조할 수 있으므로 본 발명은 구체적으로 이를 제한하지 않는다. 일예로 상기 전극은 알루미늄, 크롬, 금, 은, 구리, 그래핀, ITO, 또는 이들의 합금 등일 수 있고, 폭은 2 ~ 50㎛, 두께는 0.1 ~ 100㎛ 수 있으나, 목적하는 LED 전극어셈블리의 크기 등을 고려해 적절히 변경될 수 있다.
다음으로 상술한 하부 전극라인(200)과 상부 전극라인(300) 사이에 배치된 마이크로-나노핀 LED 소자(101,102,103) 에 대해서 설명한다.
본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(101,102,103)는 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)을 포함하며, 이들 층의 적층방향이 두께방향이 되고, 두께보다 긴 길이를 가지는 로드형의 LED 소자이다.
도 5 내지 7 및 도 9 내지 도 11을 참조하여 구체적으로 설명하면, 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(108,109)는 상호 수직하는 X, Y, Z축을 기준으로 X축 방향을 길이, Y축 방향을 너비, Z축 방향을 두께라고 할 때 길이가 장축되고, 두께가 단축이 되는 길이가 두께보다 큰 로드형의 소자이며, 두께방향으로 제1도전성 반도체층(10), 광활성층(20), 제2도전성 반도체층(30), 및 전극층(40) 또는 분극유도층(40')이 순차적으로 적층된 소자이다.
보다 구체적으로 마이크로-나노핀 LED 소자(108,109)는 길이와 너비로 이루어진 X-Y 평면에서 소정의 모양을 가지며, 상기 평면에 수직한 방향이 두께 방향이 되고, 두께 방향으로 LED 소자를 구성하는 각 층이 적층된다. 이러한 구조의 마이크로-나노핀 LED 소자(108,109)는 측면에 노출되는 부분의 광활성층(20) 두께를 얇게 하더라도 길이와 너비로 이루어진 평면을 통해서 보다 넓은 발광면적을 확보할 수 있는 이점이 있다. 또한, 이로 인해 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(108,109)의 발광면적은 마이크로-나노핀 LED 소자 종단면의 면적의 2배를 초과하는 넓은 발광면적을 가질 수 있다. 여기서 종단면이란 길이방향인 X축 방향에 평행한 단면으로서, 너비가 일정한 소자의 경우 상기 X-Y 평면일 수 있다.
구체적으로 도 4a 및 도 4b를 참조하여 설명하면, 도 4a에 도시된 제1 로드형 소자(1)와 도 4b에 도시된 제2 로드형 소자(1')는 모두 제1도전성 반도체층(2), 광활성층(3) 및 제2도전성 반도체층(4)이 적층된 구조를 가지며, 길이(ℓ)와 두께(m)가 동일하고, 광활성층의 두께(h) 역시 동일한 로드형의 소자이다. 다만, 제1 로드형 소자(1)는 두께방향으로 제1도전성 반도체층(2), 광활성층(3) 및 제2도전성 반도체층(4)이 적층된 반면에 제2 로드형 소자(1')는 길이방향으로 각 층이 적층된 것에 구조적으로 차이가 있다.
이러한 두 소자(1,1')는 발광면적에 있어서 큰 차이가 있는데, 일예로, 길이(ℓ)를 4000㎚, 두께(m)를 600㎚, 광활성층(3) 두께(h)를 100㎚로 가정 시 발광면적에 해당하는 제1 로드형 소자(1)의 광활성층(3)의 겉넓이와 제2 로드형 소자(1')의 광활성층(3) 겉넓이 비는 6.42㎛2: 0.6597㎛2로, 마이크로-나노핀 LED 소자(1)의 발광면적이 9.84배 더 크다. 또한, 전체 광활성층의 발광 면적에서 외부로 노출된 광활성층(3)의 표면적의 비율은 제1 로드형 소자(1)가 제2 로드형 소자(1')와 비슷하지만, 증가된 광활성층(3)의 노출되지 않은 표면적 절대값이 훨씬 커지므로 노출된 표면적의 엑시톤에 미치는 영향은 훨씬 줄어들게 되므로, 마이크로-나노핀 LED 소자(1)가 수평배열 로드형 소자(1')비해서 표면결함이 엑시톤에 미치는 영향이 수평배열 소자(1')가 훨씬 작아지므로 발광효율 및 휘도에 있어서 마이크로-나노핀 LED 소자(1)가 수평배열 로드형 소자(1')에 대비해 현저히 우수하다고 평가할 수 있다. 더불어 제2 로드형 소자(1')의 경우 두께 방향으로 도전성 반도체층과 광활성층이 적층된 웨이퍼를 두께 방향으로 식각해 구현되는데, 결국 긴 소자 길이는 웨이퍼 두께에 대응하고, 소자의 길이를 증가시키기 위해서는 식각되는 깊이의 증가가 불가피한데 식각 깊이가 클수록 소자 표면의 결함발생 가능성이 높아지고, 결국 제2 로드형 소자(1')는 노출된 광활성층의 면적이 제1 로드형 소자(1)에 대비해 작더라도 표면 결함 발생가능성이 더 커서 표면 결함에 발생가능성 증가에 따른 발광효율 저하까지 고려했을 때 종국적으로 제1 로드형 소자(1)가 발광효율 및 휘도에 있어서 월등히 우수할 것으로 예상할 수 있다.
나아가 제1도전성 반도체층(2)과 제2도전성반도체층(4) 중 어느 하나에서 주입된 정공과, 다른 하나에서 주입된 전자의 이동거리는 제1로드형 소자(1)가 제2로드형 소자(1')에 대비해 짧고, 이로 인해 전자 및/또는 정공 이동 중 벽면의 결함에 의해서 포획될 확률이 적어져서 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다. 또한, 제2로드형 소자(1')의 경우 원형 로드형 구조로 인한 강한 광 경로 거동이 발생하므로 전자-정공으로 생성된 광의 경로가 길이방향으로 공명을 하여 발광이 길이방향 양 끝단에서 발광하므로 소자가 누워서 배치되는 경우 강한 측면 발광 프로파일에 의해 전면 발광효율이 좋지 못한 반면에, 제1로드형 소자(1)의 경우 상부면과 하부면에서 발광하므로 우수한 전면 발광효율을 발현하는 이점이 있다.
본 발명의 일 실시예에 포함되는 마이크로-나노핀 LED 소자(108,109)는 상술한 제1 로드형 소자(1)와 같이 두께방향으로 도전성 반도체층(10,30)과 광활성층(20)을 적층시키고, 두께보다 길이를 더 길게 구현시킴으로써 보다 향상된 발광면적을 가질 수 있다. 나아가 노출되는 광활성층(20)의 면적이 다소 증가하더라도 두께가 길이보다 작은 형태의 로드형이기 때문에 식각되는 깊이가 얕아서 광활성층(20)의 노출된 표면에 결함이 발생할 가능성이 줄어들 수 있고, 이러한 결함으로 인한 발광효율 감소를 최소화 또는 방지하기에 유리하다.
상기 평면은 도 5에서는 직사각형을 도시했으나, 이에 제한되는 것은 아니며, 마름모, 평행사변형, 사다리꼴 등 일반적인 사각형의 형상에서부터 타원형 등에 이르기까지 제한 없이 채용될 수 있음을 밝혀둔다.
본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(108,109)는 길이와 너비가 마이크로 또는 나노 단위의 크기를 갖는데, 일예로 마이크로-나노핀 LED 소자(108,109)의 길이는 1000 ~ 10000㎚일 수 있고, 너비는 250 ~ 1500㎚일 수 있다. 또한, 두께는 100 ~ 3000㎚일 수 있다. 상기 길이와 너비는 평면의 형상에 따라서 그 기준이 상이할 수 있고, 일예로 상기 평면이 마름모, 평행사변형일 경우 두 대각선 중 하나가 길이, 다른 하나가 너비일 수 있으며, 사다리꼴일 경우 높이, 윗변 및 밑변 중 긴 것이 길이, 긴 것에 수직한 짧은 것이 너비 일수 있다. 또는 상기 평면의 형상이 타원일 경우 타원의 장축이 길이, 단축이 너비일 수 있다.
이때, 마이크로-나노핀 LED 소자(108,109)의 길이와 두께의 비율은 3:1 이상, 보다 바람직하게는 6:1 이상으로 길이가 더 클 수 있으며, 이를 통해 후술하는 전계를 통해 하부 전극라인(200)에 보다 용이하게 자기정렬 시킬 수 있는 이점이 있다. 만일 마이크로-나노핀 LED 소자(108,109)의 길이와 두께 비율이 3:1 미만으로 길이가 작아질 경우 전계를 통해서 마이크로-나노핀 LED 소자를 하부전극 상에 자기정렬시키기 어려울 수 있고, 소자가 하부전극 상에서 고정이 되지 않아 공정 결함에 의해 생기는 전기적인 접촉 단락이 야기 될 우려가 있다. 다만, 길이와 두께의 비율은 15:1 이하일 수 있으며, 이를 통해 전계를 이용해 자기정렬 될 수 있는 돌림 힘에 대한 최적화 등 본 발명의 목적을 달성하는데 유리할 수 있다.
또한, 상기 마이크로-나노핀 LED 소자(108,109)의 너비는 두께보다 크거나 같을 수 있는데, 이를 통해 마이크로-나노핀 LED 소자(108,109)가 전계를 이용해 적어도 2개의 인접하는 하부전극 상에 정렬될 때, 옆으로 누워서 정렬되는 것을 최소화 또는 방지할 수 있는 이점이 있다. 만일 마이크로-나노핀 LED 소자가 옆으로 누워서 정렬할 경우 길이방향 일단과 타단이 이격된 적어도 2개의 하부전극에 각각 접촉하는 정렬 및 실장을 달성했다고 해도 하부전극에 소자의 측면에 노출된 광활성층이 접촉함에 따라서 전기적 단락이 발생할 수 있고, 이로 인해서 발광되지 못하는 우려가 있다.
또한, 상기 마이크로-나노핀 LED 소자(108,109)는 길이방향 양단의 크기가 상이한 소자일 수 있으며, 일예로 길이인 높이가 윗변과 밑변보다 큰 등변 사다리꼴인 사각의 평면을 갖는 로드형 소자일 수 있고, 윗변과 밑변의 길이 차이에 따라서 결과적으로 소자의 길이방향 양 단에 축적되는 양전하와 음전하의 차이가 발생할 수 있고, 이를 통해 전계에 의해 자기정렬이 보다 용이할 수 있는 이점이 있다.
또한, 상기 마이크로-나노핀 LED 소자(108,109)의 제1도전성 반도체층(10) 하부면은 소정의 폭과 두께를 갖는 돌출부(11)가 소자의 길이방향으로 형성될 수 있다. 상기 돌출부(11)는 후술하는 제조방법에 대한 설명에서 구체적으로 설명하나, 웨이퍼를 두께방향으로 식각한 뒤, 식각된 LED 부분을 웨이퍼 상에서 떼어내기 위해서 식각된 LED 부분 하단부 양 측면에서부터 중앙부인 안쪽으로 수평방향으로 식각한 것에 기인해 생성될 수 있다. 상기 돌출부(11)는 마이크로-나노핀 LED 소자(108,109)의 전면 발광 추출에 대한 개선 기능을 수행하는데 도움을 줄 수 있다. 또한, 상기 돌출부(11)는 마이크로-나노핀 LED 소자(108,109)가 하부 전극라인(200) 상에 자기정렬 시, 돌출부(11)가 형성된 소자 일면에 대향하는 반대면이 하부 전극라인(200) 상에 위치하도록 정렬을 제어하는데 도움을 줄 수 있다. 나아가 상기 반대면이 하부 전극라인(200) 상에 위치한 뒤, 소자의 발광을 위해서는 돌출부(11)가 형성된 소자의 일면 상에 상부 전극라인(300)이 형성될 수 있는데, 상기 돌출부(11)는 형성되는 상부 전극라인(300)과 접촉면적을 증가시킴에 따라서 상부 전극라인(300)과 마이크로-나노핀 LED 소자(108,109) 간의 기계적 결합력을 개선시키기에 유리할 수 있다.
이때, 상기 돌출부(11)의 너비는 마이크로-나노핀 LED 소자(108,109) 너비의 50% 이하, 보다 바람직하게는 30%이하로 형성될 수 있고, 이를 통해 LED 웨이퍼 상에 식각된 마이크로-나노핀 LED 소자 부분의 분리가 보다 용이할 수 있다. 만일 마이크로-나노핀 LED 소자(108,109) 너비의 50%를 초과해서 돌출부가 형성되는 경우 LED 웨이퍼 상에서 식각된 마이크로-나노핀 LED 소자 부분이 용이하지 않을 수 있다. 또한, 목적한 부분이 아닌 부분에서 절단, 분리가 발생해 양산성 및/또는 품질이 저하될 수 있으며, 다수 개 생성된 마이크로-나노핀 LED 소자의 길이 및 품질 균일성이 저하될 우려가 있다. 한편, 돌출부(11)의 너비는 마이크로-나노핀 LED 소자(108,109) 너비의 10% 이상으로 형성될 수 있다. 만일 돌출부의 너비가 마이크로-나노핀 LED 소자(108,109) 너비의 10% 미만으로 형성될 경우 LED 웨이퍼 상에서 분리는 용이할 수 있으나, 후술하는 측면 식각 시(도 8(g)/도 8(i) 및 도 12(h)/도 12(i) 참조) 과도한 식각에 따라서 식각되지 않아야 할 제1도전성 반도체층(10)의 일부까지 식각될 우려가 있으며, 상술한 돌출부(11)에 따른 효과를 발현하지 못할 수 있다. 또한 습식 식각 용액에 의해 분리가 될 우려가 있으며, 강한 염기성질을 가지는 고위험성 식각 용액 내에 분산되어 있는 마이크로-나노핀 LED 소자를 습식 식각 용액과 분리하여 세정해야 하는 문제가 발생할 수 있다. 한편, 상기 돌출부(11)의 두께는 제1도전성 반도체층 두께의 10 ~ 30%만큼의 두께를 가질 수 있으며, 이를 통해서 제1도전성 반도체층을 목적하는 두께 및 품질로 형성시킬 수 있으며, 상술한 돌출부(11)를 통한 효과를 발현하기에 보다 유리할 수 있다. 여기서 상기 제1도전성 반도체층(10)의 두께란 돌출부가 형성되지 않은 제1도전성 반도체층 하부면을 기준으로 한 두께를 의미한다.
구체적인 일예로 상기 돌출부(11)의 너비는 50 ~ 300㎚, 두께는 50 ~ 400㎚ 일 수 있다.
이하, 마이크로-나노핀 LED 소자(108,109)에 포함되는 각 층에 대해 설명한다.
마이크로-나노핀 LED 소자(108,109)는 제1도전성 반도체층(10)과 제2도전성 반도체층(30)을 포함한다. 사용되는 도전성 반도체층은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 채용된 도전성 반도체층인 경우 제한 없이 사용될 수 있다. 본 발명의 바람직한 일 실시예에 따르면, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 n형 반도체층을 적어도 하나 포함하고, 다른 도전성 반도체층은 p형 반도체층을 적어도 하나 포함할 수 있다.
상기 제1도전성 반도체층(10)이 n형 반도체층을 포함하는 경우 상기 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면 상기 제1도전성 반도체층(10)의 두께는 1 ~ 3㎛일 수 있으나 이에 제한되지 않는다.
상기 제2도전성 반도체층(30)이 p형 반도체층을 포함하는 경우 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제 2도전성 도펀트(예: Mg)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, 상기 제2 도전성 반도체층(30)의 두께는 0.01 ~ 0.30㎛일 수 있으나 이에 제한되지 않는다.
본 발명의 일 실시예에 의하면, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN 반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN 반도체층 두께는 1000 ~ 3000 ㎚일 수 있고, 이를 통해서 p형 GaN 반도체층으로 주입된 정공과 n형 GaN 반도체층으로 주입된 전자의 이동거리가 도 4b와 같이 길이방향으로 반도체층과 광활성층이 적층된 로드형 소자에 대비해 짧아지고, 이로 인해 이동 중 벽면의 결함에 의해서 전자 및/또는 정공이 포획될 확률이 적어져 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다.
다음으로 상기 광활성층(20)은 제1도전성 반도체층(10) 상부에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 광활성층(20)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 광활성층인 경우 제한 없이 사용될 수 있다. 상기 광활성층(20)의 위 및/또는 아래에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 도펀트가 도핑된 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 광활성층(20)으로 이용될 수 있다. 이러한 광활성층(20)은 소자에 전계를 인가하였을 때, 광활성층 위, 아래에 각각 위치하는 도전성 반도체층으로부터 광활성층으로 이동하는 전자와 정공이 광활성층에서 전자-정공 쌍의 결합이 발생하고 이로 인해 발광하게 된다. 본 발명의 바람직한 일 실시예에 따르면 상기 광활성층(20)의 두께는 30 ~ 300 ㎚일 수 있으나 이에 제한되지 않는다.
다음으로 상술한 제2도전성 반도체층(30) 상에는 도 5 내지 도 7에 도시된 것과 같이 전극층(40)이 형성되거나, 도 9 내지 도 11에 도시된 것과 같이 분극유도층(40')이 형성될 수 있다.
전극층(40)이 형성되는 경우에 대해서 먼저 설명하면, 상기 전극층(40)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 전극층의 경우 제한 없이 사용될 수 있다. 상기 전극층(40)은 Cr, Ti, Al, Au, Ni, ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합한 재질이 사용될 수 있으나 바람직하게는 발광손실을 최소화하기 위해 투명한 재질일 수 있으며, 이에 일예로 ITO일 수 있다. 또한 전극층(40)의 두께는 50 ~ 500㎚일 수 있으나 이에 제한되지 않는다.
또한, 분극유도층(40')이 형성되는 경우에 대해서 설명하면, 상기 분극유도층(40')은 마이크로-나노핀 LED 소자(109)의 길이방향 양 단이 서로 상이한 전기적 극성을 갖도록 함으로써 전계에 의한 자기정렬을 보다 용이하게 달성할 수 있는 층인 동시에, 금속 등의 재질을 사용할 경우 도전성을 높여줘서 전극층으로써 기능을 겸할 수 있다. 상기 분극유도층(40')은 소자 길이방향 일단 측에 제1분극유도층(41)이 배치되며, 타단 측에 제2분극유도층(42)이 배치될 수 있고, 이때, 상기 제1분극유도층(41)과 제2분극유도층(42)은 전기적 극성이 서로 상이할 수 있다. 일예로 상기 제1분극유도층(41)은 ITO이며, 제2분극유도층(42) 금속 또는 반도체일 수 있다. 또한, 상기 분극유도층(40')의 두께는 50 ~ 500㎚일 수 있으나 이에 제한되지 않는다. 상기 제1분극유도층(41)과 제2분극유도층(42)은 제2도전성 반도체층(30)의 상부면을 2등분 하여 동일한 면적으로 배치될 수 있으나 이에 제한되는 것은 아니며, 제1분극유도층(41)과 제2분극유도층(42) 중 어느 하나가 더 큰 면적으로 배치될 수도 있다.
상술한 제1도전형 반도체층(10), 광활성층(20), 제2도전성 반도체층(30), 및 전극층(40) 또는 분극유도층(40')은 마이크로-나노핀 LED소자(108,109)의 최소 구성 요소로 포함될 수 있고, 각 층의 위/아래에 다른 형광체층, 활성층, 반도체층, 정공 블록층 및/또는 전극층을 더 포함할 수도 있다.
한편, 본 발명의 일 실시예에 포함되는 상술한 마이크로-나노핀 LED 소자(108,109)는 상기 광활성층(20)의 노출면을 피복하도록 측면 상에 형성된 보호피막(50)을 더 포함할 수 있다. 상기 보호피막(50)은 광활성층(20)의 노출면을 보호하기 위한 막으로서, 적어도 광활성층(20)의 노출면을 모두 피복하고, 일예로 마이크로-나노핀 LED 소자(108,109)의 양 측면과, 전단면 및 후단면을 모두 피복할 수 있다. 상기 보호피막(50)은 바람직하게는 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3), 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN) 중 어느 하나 이상을 포함할 수 있으며, 보다 바람직하게는 상기 성분으로 이루어지나 투명할 수 있으며, 다만 이에 한정되지 않는다. 본 발명의 바람직한 일 실시예에 따르면 상기 보호피막의 두께는 5nm ~ 100nm 일 수 있으나 이에 제한되지 않는다.
상술한 마이크로-나노핀 LED 소자(108,109)는 후술되는 제조방법으로 제조될 수 있으나, 이에 제한되는 것은 아니다.
도 8 및 도 12를 참조하여 설명하면, 마이크로-나노핀 LED 소자(108,109)는 (A) 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)이 순차적으로 적층된 LED 웨이퍼(51)를 준비하는 단계, (B) 상기 LED 웨이퍼(51)의 제2도전성 반도체층(30) 상에 전극층(40) 또는 전기적 극성이 서로 상이한 영역이 인접하도록 패터닝된 분극유도층(40')을 형성시키는 단계, (C) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼(51)를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계, 및 (D) 상기 다수 개의 마이크로-나노핀 LED 기둥(52)을 상기 LED 웨이퍼(51)로부터 분리시키는 단계를 포함하여 제조될 수 있다.
도 8을 참조하여 제2도전성 반도체층(30) 상에 전극층(40)이 형성되는 마이크로-나노핀 LED 소자(100)의 제조방법에 대해서 설명하면, 본 발명의 (A) 단계로서 기판(미도시) 상에 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)이 순차적으로 적층된 LED 웨이퍼(51)를 준비하는 단계를 수행한다.
상기 LED 웨이퍼(51)에 구비되는 각 층에 대한 설명은 상술한 것과 같으므로 구체적인 설명은 생략하며, 설명되지 않은 부분을 중심으로 설명한다. 먼저 LED 웨이퍼(51) 내 상기 제1도전성 반도체(10)의 두께는 상술한 마이크로-나노핀 LED 소자(100)에서의 제1도전성 반도체층(10)의 두께보다 두꺼울 수 있다. 또한, 상기 LED 웨이퍼(51) 내 각 층은 c-plane 결정구조를 가질 수 있다.
또한, 상기 LED 웨이퍼(51)는 세정공정을 거친 것일 수 있고, 세정공정은 통상적인 웨이퍼의 세정용액과 세정공정을 적절히 채용할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 상기 세정용액은 일예로 이소프로필알코올, 아세톤 및 염산일 수 있으나 이에 제한되는 것은 아니다.
다음으로 본 발명의 (B) 단계로서, 도 8(b)와 같이 상기 LED 웨이퍼(51)의 제2도전성 반도체층(30) 상에 전극층(40)을 형성시키는 단계를 수행한다. 상기 전극층(40)은 반도체층 상에 전극을 형성하는 통상적인 방법을 통해 형성될 수 있으며, 일 예로 스퍼터링을 통한 증착으로 형성될 수 있다. 상기 전극층(40)의 재질은 상술한 것과 같이 일예로 ITO일 수 있으며, 약 150㎚의 두께로 형성될 수 있다. 상기 전극층(40)은 증착공정 후 급속 열처리(rapid thermal annealing) 공정을 더 거칠 수 있으며, 일예로 600℃, 10분간 처리될 수 있으나 전극층의 두께, 재질 등을 고려하여 적절히 조정할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
다음으로 본 발명의 (C) 단계로서, 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼(51)를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계를 수행한다.
상기 (C) 단계는 구체적으로 (C-1) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 소정의 모양을 가지는 평면이도록 전극층(40) 상부면에 마스크 패턴층(61)을 형성시키는 단계(도 8(c)), (C-2) 마스크 패턴층(61)의 패턴을 따라서 두께방향으로 제1도전성 반도체층(10) 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계(도 8(d)), (C-3) 각각의 마이크로-나노핀 LED 기둥(52)의 노출된 측면을 피복하도록 절연피막(62)을 형성시키는 단계(도 8(e)), (C-4) 인접하는 마이크로-나노핀 LED 기둥(52) 사이의 제1도전성 반도체층(10) 상부면(도 8(f)의 A 부분)을 노출시키되 마이크로-나노핀 LED 기둥(52)의 측면을 피복하는 절연피막은 제거되지 않도록 노출되도록 제1도전성 반도체층(10) 상부에 형성된 절연피막(62) 일부를 제거시키는 단계(도 8(f)), (C-5) 노출된 제1도전성 반도체층 상부(도 8(f)의 A 부분)를 두께방향으로 더 식각시켜서 제1도전성 반도체층(10) 측면 일부(도 8(g)의 B 부분)가 노출된 다수 개의 마이크로-나노핀 LED 기둥을 형성시키는 단계(도 8(g)), (C-6) 각각의 마이크로-나노핀 LED 기둥에서 노출된 상기 제1도전성 반도체층(10)이 너비 방향 양 측면으로부터 중앙쪽인 측면으로 제1도전성 반도체층(10)을 식각시키는 단계(도 8(i)), 및 (C-7) 전극층(40) 상부에 배치된 마스크 패턴층(61)과 측면을 피복하는 절연피막(62)을 제거시키는 단계(도 8(j))를 포함하여 수행될 수 있다.
먼저, (C-1) 단계로서 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 소정의 모양을 가지는 평면이도록 전극층(40) 상부면에 마스크 패턴층(61)을 형성시키는 단계(도 8(c))를 수행할 수 있다.
상기 마스크 패턴층(61)은 구현되는 LED 소자의 목적하는 평면 형상이 되도록 패터닝된 층으로서 LED 웨이퍼 식각 시 사용되는 공지된 방법 및 재질로 형성될 수 있다. 상기 마스크 패턴층(61)은 일예로 SiO2 하드 마스크 패턴층일 수 있다. SiO2 하드 마스크 패턴층을 형성시키는 방법을 간략히 설명하면, 전극층(40) 상에 패터닝되지 않은 SiO2 하드 마스크층을 형성하는 단계, 상기 SiO2 하드 마스크층 상에 금속층을 형성하는 단계, 상기 금속층 상에 소정의 패턴을 형성시키는 단계, 상기 패턴을 따라서 두께방향으로 상기 금속층과 SiO2 하드 마스크층을 식각시키는 단계, 및 금속층을 제거하는 단계를 통해 형성될 수 있다.
상기 마스크층은 마스크 패턴층(61)의 유래가 되는 층으로써 일예로 SiO2는 증착을 통해서 형성될 수 있다. 상기 마스크층의 두께는 0.5 ~ 3㎛로 형성될 수 있으며, 일예로 1.2㎛로 형성될 수 있다. 또한, 상기 금속층은 일예로 알루미늄층일 수 있고, 상기 알루미늄층은 증착을 통해서 형성될 수 있다. 형성된 금속층 상에 형성되는 소정의 패턴은 마스크 패턴층의 패턴을 구현하기 위한 것으로써, 통상적인 방법으로 형성된 패턴일 수 있다. 일예로 상기 패턴은 감광성 물질을 이용한 포토리소그래피를 통해서 형성되거나 또는 공지된 나노 임프린팅 공법, 레이저 간섭 리소그래피, 전자빔 리소그래피 등을 통해서 형성된 패턴일 수 있다. 이후 형성된 패턴을 따라서 금속층과 SiO2 하드 마스크층을 식각시키는 단계를 수행하는데, 일예로 상기 금속층은 ICP(inductively coupled plasma: 유도 결합 플라즈마), SiO2 하드 마스크층이나 임플린팅된 폴리머층은 RIE(reactive ion etching: 반응성 이온 에칭)와 같은 건식식각법을 이용해 식각될 수 있다.
다음으로 식각된 SiO2 하드 마스크층 상부에 존재하는 금속층, 기타 감광성물질층 또는 임프린트 공법에 따라 남아 있는 폴리머층을 제거하는 단계를 수행할 수 있다. 상기 제거는 재질에 따라 통상적인 습식식각이나 건식 식각 방법을 통해서 수행할 수 있고, 본 발명은 이에 대한 구체적인 설명은 생략한다.
도 8(c)는 전극층(40) 상에 SiO2 하드 마스크층(61)이 패터닝된 평면도로서, 이후 (C-2) 단계로 도 8 (d)와 같이 상기 패턴을 따라서 LED 웨이퍼(51) 두께방향으로 제1도전성 반도체층(10) 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계를 수행할 수 있다. 상기 식각은 ICP와 같은 통상적인 건식식각법을 통해서 수행할 수 있다.
이후 (C-3) 단계로서, 도 8(e)와 같이 각각의 마이크로-나노핀 LED 기둥(52)의 노출된 측면을 피복하도록 절연피막(62)을 형성시키는 단계를 수행할 수 있다. 측면에 피복되는 절연피막(62)은 증착을 통해서 형성될 수 있고, 그 재질은 일예로 SiO2일 수 있으나 이에 제한되는 것은 아니다. 상기 절연피막(62)은 측면 마스크층으로서 기능하며, 구체적으로 도 8(i)와 같이 마이크로-나노핀 LED 기둥(52)을 분리시키기 위해 제1도전성 반도체층(10)의 측면부분(도 8(g)의 B 부분)을 측면방향으로 식각하는 공정에서 마이크로-나노핀 LED 소자(100)의 제1반도체층(10)이 될 부분이 식각되지 않도록 하고, 식각공정에 따른 손상을 방지하는 기능을 수행한다. 상기 절연피막(62)은 두께가 100 ~ 600㎚일 수 있으나 이에 제한되는 것은 아니다.
다음으로 (C-4) 단계로서, 도 8(f)와 같이 인접하는 마이크로-나노핀 LED 기둥(52) 사이의 제1도전성 반도체층(10) 상부면(도 8(f)의 A)을 노출시키되, 마이크로-나노핀 LED 기둥(52)의 측면을 피복하는 절연피막(62)은 제거되지 않도록 제1도전성 반도체층(10) 상부에 형성된 절연피막(62) 일부를 제거시키는 단계를 수행할 수 있다. 상기 절연피막(62)의 제거는 재질을 고려해 적절한 에칭법을 통해 수행될 수 있고, 일예로 SiO2인 절연피막(62)은 RIE와 같은 건식식각을 통해서 제거될 수 있다.
다음으로 (C-5) 단계로서, 도 8(g)와 같이 노출된 제1도전성 반도체층(10) 상부(도 8(f)의 A)를 두께 방향으로 더 식각시켜서 제1도전성 반도체층(10) 측면 일부가 노출된 다수 개의 마이크로-나노핀 LED 기둥을 형성시키는 단계를 수행한다. 상술한 것과 같이 제1도전성 반도체층(10)의 노출된 측면부분(B)은 후술하는 단계에서 기판에 수평한 방향으로 측면 식각이 이루어질 부분으로서, 제1도전성 반도체층(10)을 두께방향으로 더 식각하는 공정은 일예로 ICP와 같은 건식식각법에 의할 수 있다.
이후 (C-6) 단계로서, 도 8(i)와 같이 측면이 노출된 상기 제1도전성 반도체층 부분(도 8(g)의 B)을 기판에 수평한 방향으로 측면식각시키는 단계를 수행할 수 있다. 상기 측면식각은 습식에칭을 통해 수행될 수 있고, 일예로 상기 습식식각은 수산화테트라메틸암모늄(TMAH) 용액을 이용해 60 ~ 100℃의 온도로 수행될 수 있다.
이후 측면방향으로 습식식각이 이루어진 뒤, (C-7) 단계로서 도 8(j)와 같이 전극층(40) 상부에 배치된 마스크 패턴층(61)과 측면을 피복하는 절연피막(62)을 제거시키는 단계를 수행할 수 있다. 상부에 배치된 마스크 패턴층(61)과 절연피막(62)의 재질은 모두 SiO2일 수 있으며, 습식식각을 통해 제거될 수 있다. 일예로 상기 습식식각은 BOE(Buffer oxide etchant)를 이용하여 수행될 수 있다.
본 발명의 일 실시예에 의하면, 상술한 (C) 단계와 (D) 단계 사이에 (E) 단계로서, 다수 개의 마이크로-나노핀 LED 기둥 측면에 보호피막(50)을 형성시키는 단계를 더 수행할 수 있다. 상기 보호피막(50)은 도 8(k)와 같이 일예로 증착을 통해서 형성될 수 있고, 두께는 10 ~ 100㎚, 일예로 40㎚로 형성될 수 있으며, 재질은 일예로 알루미나일 수 있다. 알루미나를 사용할 경우 상기 증착의 일예로 ALD(원자층 증착) 공법을 사용할 수 있다. 또한, 증착된 보호피막(50)을 다수 개의 마이크로-나노핀 LED 기둥 측면에만 형성되게 하기 위해서 측면을 제외한 나머지 부분에 위치하는 보호피막(50)은 식각, 일예로 ICP를 통한 건식식각법으로 제거될 수 있다. 한편, 도 8(l)은 상기 보호피막(50)이 측면 전체를 둘러싸는 것과 같이 도시했으나, 측면에서 광활성층을 제외한 나머지 부분 전부 또는 일부에는 상기 보호피막(50)이 형성되지 않을 수 있음을 밝혀둔다.
다음으로 본 발명에 따른 (D) 단계로서, 도 8(m)과 같이 상기 다수 개의 마이크로-나노핀 LED 기둥(52)을 상기 LED 웨이퍼로부터 분리시키는 단계를 수행한다. 상기 분리는 절단기구를 이용한 컷팅 또는 접착성 필름을 이용한 탈리일 수 있으며, 본 발명은 이에 대해 특별히 한정하지 않는다.
또한, 도 12를 참조하여 제2도전성 반도체층(30) 상에 분극유도층(40')이 형성된 마이크로-나노핀 LED 소자(109)를 제조하는 방법에 대해서 설명한다.
분극유도층(40')이 형성된 마이크로-나노핀 LED 소자(109)의 제조방법은 전극층(40)이 형성된 마이크로-나노핀 LED 소자(100)의 제조방법과 대비해 전극층(40) 대신 분극유도층(40')이 형성되는 (B) 단계만 차이가 있고, 나머지 공정은 모두 동일하게 수행하여 제조할 수 있다.
도 12를 참조하여 (B) 단계에 대해서 구체적으로 설명하면, 도 12(b), 및 도 12(c1)과 도 12(c2)에 도시된 것과 같이 상기 LED 웨이퍼(51)의 제2도전성 반도체층(30) 상에 분극유도층(40')을 형성시키는 단계를 수행한다. 상기 분극유도층(40')은 구체적으로 상기 LED 웨이퍼(51)의 제2도전성 반도체층(30) 상에 전기적 극성이 서로 상이한 영역이 인접하도록 패터닝된 것일 수 있다. 더욱 구체적으로 상기 (2) 단계는 (B-1) 제2도전성 반도체층(30) 상에 제1분극유도층(41)을 형성시키는 단계(도 12(b)), (B-2) 상기 제1분극유도층(41)을 소정의 패턴을 따라서 두께방향으로 식각하는 단계(미도시) 및 (B-3) 식각된 음각의 부분에 제2분극유도층(42)을 형성시키는 단계(도 12(c1) 및 도 12(c2))를 포함하여 수행될 수 있다. 도 8에 도시된 제조방법과 대비하여 차이가 있는 (2) 단계에 대해 이하 설명하며, 도 12의 나머지 설명은 도 8에 대한 설명에 갈음한다.
상기 (2) 단계는 제2도전성 반도체층(30) 상에 분극유도층(40')을 형성시키는 단계이며, 보다 구체적으로 하기의 세분화된 단계를 거쳐서 제조될 수 있다.
먼저 (B-1) 단계로서, 제2도전성 반도체층(30) 상에 제1분극유도층(41)을 형성시키는 단계(도 12(b))를 수행한다. 상기 제1분극유도층(41)은 반도체층 상에 형성되는 통상의 전극층일 수 있고, 일예로 Cr, Ti, Ni, Au, ITO 등일 수 있고, 바람직하게는 투명성 측면에서 ITO일 수 있다. 제1분극유도층(41)은 전극을 형성하는 통상적인 방법을 통해 형성될 수 있으며, 일 예로 스퍼터링을 통한 증착으로 형성될 수 있다. 일예로 ITO가 사용될 경우, 약 150㎚의 두께로 증착될 수 있고, 증착공정 후 급속 열처리(rapid thermal annealing) 공정을 더 거칠 수 있으며, 일예로 600℃, 10분간 처리될 수 있으나 제1분극유도층(41)의 두께, 재질 등을 고려하여 적절히 조절할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
다음으로 (B-2) 단계로서, 상기 제1분극유도층(41)을 소정의 패턴을 따라서 두께방향으로 식각하는 단계를 수행한다. 당해 단계는 후술하는 제2분극유도층(42)이 형성될 영역을 마련하는 단계로서, 소자 내 제1분극유도층(41)과 제2분극유도층(42)의 면적비율, 배치 형태를 고려해서 상기 패턴이 결정될 수 있다. 일예로 상기 패턴은 도 12(d)에서 확인할 수 있듯이 제1분극유도층(41)과 제2분극유도층(42)이 나란하게 교호적으로 배치되도록 형성될 수 있다. 상기 패턴은 통상적인 포토리소그래피 공법이나 나노임프린팅 공법 등을 적절히 응용해 형성시킬 수 있으므로 본 발명은 이에 대한 구체적 설명은 생략한다.
상기 식각은 선택되는 제1분극유도층(41)의 재질을 고려해 적절한 공지된 식각방법을 채용하여 수행될 수 있다. 일예로 상기 제1분극유도층(41)이 ITO일 경우 습식식각을 통해 식각될 수 있다. 이때 식각되는 두께는 제2도전성 반도체층(30) 상부면까지 식각 즉, 두께방향으로 ITO가 모두 식각될 수 있으나 이에 제한되는 것은 아니다. 구체적으로 두께방향으로 ITO 일부만 식각되고, 식각된 음각의 부분에 제2분극유도층(42)이 형성될 수 있으며, 이 경우 ITO인 제1분극유도층(41)과 제2분극유도층(42)이 적층된 2층 구조로 소자의 일단 상부층이 형성될 수도 있음을 밝혀둔다.
다음으로 (B-3) 단계로서, (B-3) 식각된 음각의 부분에 제2분극유도층(42)을 형성시키는 단계(도 12(c1) 및 도 12(c2))를 수행할 수 있다. 상기 제2분극유도층(42)은 선택된 제1분극유도층(41)과 전기적 극성이 상이한 재질이면서, 통상적인 LED에 사용되는 물질의 경우 제한 없이 사용할 수 있으며, 일 예로 금속 또는 반도체일 수 있고, 구체적으로 니켈이나 크롬일 수 있다. 이들의 형성방법은 증착 등 재질에 맞춰 공지된 방법을 적절히 채용할 수 있어서 본 발명은 이에 대해 특별히 한정하지 않는다.
상술한 마이크로-나노핀 LED 소자(101,102,103)는 도 1 및 도 2에 도시된 것과 같이 하부 전극라인(200)의 인접하는 두 하부전극(211/212,213/214,215/216) 상에 마이크로-나노핀 LED 소자의 길이방향 양단이 접촉하되, 두께 방향의 일면 즉 제1도전성 반도체층(10) 또는 제2도전성 반도체층(30)이 하부전극(211,212,213,214,215,216)과 접촉하도록 배치될 수 있다. 또한, 전극층(40)이나, 분극유도층(40')을 더 포함하는 경우에는 도 3에 도시된 것과 같이 전극층(40)을 구비한 마이크로-나노핀 LED 소자(108)는 전극층(40)이 베이스기판(402) 상에 형성된 하부 전극라인 상부면에 접촉하도록 배치되거나, 또는 상기 전극층(40)에 대향하는 반대면인 제1도전성 반도체층(10) 일면이 하부 전극라인 상부면에 접촉하도록 배치되고 상기 전극층(40)은 상부 전극라인(미도시)에 접촉하도록 배치될 수 있다.
한편, 분극유도층(40')을 더 포함한 마이크로-나노핀 LED 소자(109)의 경우 분극유도층(40')이 하부 전극라인 상부면에 배치될 수 있다. 다만, 다수 개로 분극유도층(40')을 더 포함한 마이크로-나노핀 LED 소자(109)를 포함하는 경우 모든 마이크로-나노핀 LED 소자(109)의 분극유도층(40')이 하부 전극라인 상부면에 접촉하도록 배치되는 것은 아니며, 분극유도층(40')으로 인해서 전극층(40)을 구비한 마이크로-나노핀 LED 소자(108)에 대비해 높은 확률로 분극유도층(40')이 하부 전극라인과 접촉하도록 배치될 수 있음을 밝혀둔다. 한편, 전극층(40)을 구비한 마이크로-나노핀 LED 소자(108)와 분극유도층(40')을 구비한 마이크로-나노핀 LED 소자(109)에는 상술한 것과 같이 제1도전성 반도체층(10) 쪽 하부면에 돌출부(도 6의 11, 도 11의 11)를 포함할 수 있는데, 상기 돌출부(11)로 인하여 돌출부(11)가 형성된 반대면에 해당하는 제2도전성 반도체층(30) 측의 일면 즉, 전극층(40) 또는 분극유도층(40')이 하부 전극라인(200)과 접촉하도록 정렬될 확률이 증가할 수 있고, 이를 통해 마이크로-나노핀 LED 전극어셈블리(1000) 내 다수 개의 마이크로-나노핀 LED 소자의 두께방향을 기준으로 한 정렬성이 개선될 수 있다.
한편, 본 발명의 일 실시예에 의하면, 도 2에 도시된 것과 같이 하부 전극라인(200)과 마이크로-나노핀 LED 소자(101,102,103) 간의 접촉 저항을 감소시키기 위하여 하부 전극라인(200)과 접촉한 마이크로-나노핀 LED 소자(101,102,103)의 도전성 반도체층(예를 들어 도 2의 경우 제1도전성 반도체층(10))의 측면과 하부 전극라인(200) 간을 연결하는 통전용 금속층(501)을 더 포함할 수 있다. 상기 통전용 금속층(501)은 은, 알루미늄, 금 등의 도전성 금속층일 수 있으며, 일예로 두께 약 10㎚로 형성될 수 있다.
또한, 하부 전극라인(200) 상에 자기정렬된 마이크로-나노핀 LED 소자(101,102,103)와, 마이크로-나노핀 LED 소자(101,102,103) 상부와 전기적 접촉하는 상부 전극라인(300) 사이 공간에 절연층(601)을 더 포함할 수 있다. 상기 절연층(601)은 수직방향으로 대향하는 두 전극라인(200,300) 간의 전기적 접촉을 방지하며, 상부 전극라인(300)의 구현을 보다 용이하게 하는 기능을 수행한다. 상기 절연층(601)은 전기전자 부품에 통상적으로 사용하는 절연물질인 경우 제한 없이 사용할 수 있다.
상술한 마이크로-나노핀 LED 전극어셈블리(1000)를 독립적으로 구동시킬 수 있는 단위면적은 일예로 1㎛2 내지 100 cm2 이고, 보다 더 바람직하게는 10㎛2 내지 100 mm2일 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 마이크로-나노핀 LED 전극어셈블리의 단위 면적 100 x 100㎛2 당 마이크로-나노핀 LED 소자를 2 내지 100,000 개로 포함할 수 있으나, 이에 제한되는 것은 아니다.
한편, 상술한 본 발명의 일 실시예에 따른 마이크로-나노핀 LED 전극어셈블리(1000)는 (1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 하부전극(211,212,213,214,215,216)을 포함하는 하부 전극라인(200) 상에, 마이크로-나노핀 LED 소자(1,101,102,103,108,109)를 다수 개 포함하는 용액을 투입하는 단계, (2) 상기 하부 전극라인(200)에 조립전압을 인가시켜 상기 용액 내 마이크로-나노핀 LED 소자(1,101,102,103,108,109)의 상기 제1도전성 반도체층(10) 또는 제2도전성 반도체층(4,30)(또는 전극층(40), 또는 분극유도층(40'))이 인접하는 적어도 2개의 하부전극(211/212,213/214,215/216)과 접촉하도록 자기정렬 시키는 단계, 및 (3) 자기정렬된 다수 개의 마이크로-나노핀 LED 소자(1,101,102,103,108,109) 상에 상부 전극라인(300)을 형성시키는 단계를 포함하여 제조될 수 있다.
먼저 본 발명에 따른 (1) 단계로서, 소정의 간격을 두고 수평방향으로 이격된 다수 개의 하부전극(211,212,213,214,215,216)을 포함하는 하부 전극라인(200) 상에 다수 개의 마이크로-나노핀 LED 소자(1,101,102,103,108,109)를 포함하는 용액을 투입하는 단계를 수행한다.
다수 개의 마이크로-나노핀 LED 소자(1,101,102,103,108,109)를 포함하는 용액은 다수 개의 마이크로-나노핀 LED 소자(1,101,102,103,108,109)와 용매를 포함할 수 있다. 상기 용매는 상기 마이크로-나노핀 LED 소자(1,101,102,103,108,109)를 분산시키는 분산매의 기능과 더불어 하부전극(211,212,213,214,215,216) 상에 자기정렬을 보다 용이하게 하도록 상기 마이크로-나노핀 LED 소자(1,101,102,103,108,109)를 이동시키는 기능을 수행한다. 또한, 용액은 잉크 또는 페이스트 상일 수 있으며, 일예로 잉크젯을 이용하여 하부 전극라인(200) 상에 상기 용액을 투입시킬 수 있다. 한편 (1) 단계를 LED 소자가 용매와 혼합된 용액 상태로 투입되는 것으로 설명했으나, LED 소자가 먼저 하부 전극라인 상에 투입된 후 용매가 투입되어 결과적으로 용액이 투입된 것과 동일한 경우 역시 (1) 단계에 포함됨을 밝혀둔다.
상기 용매는 아세톤, 물, 알코올 및 톨루엔으로 이루어진 군에서 선택된 어느 하나 이상일 수 있고, 보다 바람직하게는 아세톤일 수 있다. 다만, 용매의 종류는 상기의 기재에 제한되는 것은 아니며 마이크로-나노핀 LED 소자에 물리적, 화학적 영향을 미치지 않으면서 잘 증발할 수 있는 용매의 경우 어느 것이나 제한 없이사용될 수 있다. 바람직하게 마이크로-나노핀 LED 소자는 용매 100 중량부에 대해 0.001 내지 100 중량부로 투입될 수 있다. 만일 0.001 중량부 미만으로 투입될 경우 하부 전극에 연결되는 마이크로-나노핀 LED 소자의 수가 적어 마이크로-나노핀 LED 전극어셈블리의 정상적 기능발휘가 어려울 수 있고, 이를 극복하기 위하여 여러 번 용액을 적가 해야 되는 문제점이 있을 수 있으며, 100 중량부를 초과하는 경우 마이크로-나노핀 LED 소자들 개개의 정렬이 방해를 받을 수 있는 문제점이 있을 수 있다.
다음으로 본 발명에 따른 (2) 단계로서, 상기 하부 전극라인(200)에 조립전압을 인가시켜 상기 용액 내 마이크로-나노핀 LED 소자(1,101,102,103,108,109)의 상기 제1도전성 반도체층(10) 또는 제2도전성 반도체층(30)(또는 전극층(40), 또는 분극유도층(40')이 인접하는 적어도 2개의 하부전극(211,212,213,214,215,216)과 접촉하도록 자기정렬 시키는 단계를 수행한다.
상기 (2) 단계는 마이크로-나노핀 LED 소자들이 인접한 하부전극(211/212, 213/214,215/216)의 전위차에 의해 형성된 전기장의 유도에 의해 마이크로-나노핀 LED 소자(1,101,102,103,108,109)에 전하가 유도되고 마이크로-나노핀 LED 소자(1,101,102,103,108,109)의 중앙을 중심으로 길이방향으로 양 끝단 쪽으로 갈수록 서로 다른 전하를 띠도록 유도하여 자기정렬시키는 단계로서, 하부 전극라인(200)의 다수 개의 하부전극(211,212,213,214,215,216) 중 이웃한 두 하부전극 중 어느 하나와 다른 하나 간, 또는 이웃하는 2개 이상의 하부전극으로 이루어진 제1그룹과, 상기 제1그룹에 이웃하며 이웃하는 2개 이상의 하부전극으로 이루어진 제2그룹 간에는 전위차가 형성되도록 전원이 인가될 수 있다. 이때, 인가되는 조립전압의 세기, 종류 등은 본 발명의 발명자에 의한 대한민국 특허출원번호 제10-201(C-0080412호, 제10-2016-0092737호, 제10-2016-0073572호 등이 참조로 삽입될 수 있다.
다음으로 본 발명의 (3) 단계로서, 자기정렬된 다수 개의 마이크로-나노핀 LED 소자(1,101,102,103,108,109) 상에 상부 전극라인(300)을 형성시키는 단계를 수행한다. 상기 상부 전극라인(300)은 공지된 포토리소그래피를 이용한 전극라인 패터닝 후 전극물질을 증착 또는 전극물질을 증착 후 건식 및/또는 습식 식각시켜서 구현할 수 있다. 이때 전극물질은 상술한 하부 전극라인의 전극물질에 대한 설명과 동일하므로 이하 생략한다.
한편, 상술한 (2) 단계와 (3) 단계 사이에 하부 전극라인(200)과 접촉된 각각의 마이크로-나노핀 LED 소자(101,102,103)의 제1도전성 반도체층(10) 또는 제2도전성 반도체층(30) 측면과 하부 전극라인을 연결하는 통전용 금속층(501)을 형성시키는 단계 및 자기정렬된 마이크로-나노핀 LED 소자(101,102,103) 상부면을 덮지 않도록 하여 하부 전극라인(200) 상에 절연층(601)을 형성시키는 단계를 더 포함할 수 있다.
상기 통전용 금속층(501)은 감광성 물질을 이용한 포토리소그래피 공정을 응용해 통전용 금속층이 증착될 라인을 패터닝한 후 통전용 금속층을 증착시키거나, 또는 증착된 금속층을 패터닝한 후 식각시켜 제조할 수 있다. 당해 공정은 공지된 방법을 적절히 채용하여 수행할 수 있으며, 본 발명의 발명자에 의한 대한민국 특허출원 제10-2016-0181410호가 참조로 삽입될 수 있다.
통전용 금속층(501)을 형성한 후 자기정렬된 마이크로-나노핀 LED 소자(101,102,103) 상부면을 덮지 않도록 하여 하부 전극라인(200) 상에 절연층(601)을 형성시키는 단계를 수행할 수 있다. 상기 절연층(601)은 공지된 절연재료의 증착을 통해 형성될 수 있고, 일예로 SiO2, SiNx와 같은 절연재료를 PECVD 공법을 통해 증착하거나, AlN, GaN와 같은 절연재료를 MOCVD 공법을 통해 증착하거나, Al2O, HfO2, ZrO2 등의 절연재료를 ALD 공법을 통해 증착시킬 수 있다. 한편, 상기 절연층(601)은 자기정렬된 마이크로-나노핀 LED 소자(101,102,103) 의 상부면을 덮지 않도록 하여 형성시킬 수 있는데, 이를 위해서 상부면을 덮지 않는 두께만큼 증착을 통해 절연층을 형성시키거나 또는 상부면을 덮도록 증착시킨 뒤 소자의 상부면이 노출될때까지 건식식각을 수행할 수도 있다.
상술한 마이크로-나노핀 LED 전극어셈블리(1000)는 LED 소자가 채용되는 공지된 광원에 응용될 수 있다. 일 예로, 도 13, 도 14a 및 도 14b를 참조하여 설명하면, 본 발명의 일 실시예에 따른 광원(2000,2000’,3000)은 지지체(1100,1100’,1100") 및 상기 지지체(1100,1100’,1100") 상에 구비되는 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)를 포함하여 구현될 수 있다.
상기 지지체(1100,1100’,1100")는 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)를 지지하기 위한 것으로써, 지지기능을 수행하기 위한 일정수준 이상의 기계적 강도를 보유한 경우 재질에 관계없이 제한없이 지지체로 사용될 수 있고, 이에 대한 비제한적인 예로써, 유기수지, 세라믹, 금속 및 무기수지로 이루어진 군에서 선택된 1종 이상의 소재일 수 있다. 또한, 상기 지지체(1100,1100’,1100")는 투명하거나 불투명할 수 있다.
또한, 상기 지지체(1100,1100’,1100")의 형상은 도 13에 도시된 것과 같이 컵 형상이거나, 도 14a 및 도 14b에 도시된 것과 같이 판상형일 수 있으나, 이에 제한되는 것은 아니며, 광원이 장착된 표면의 형상에 따라서 다양한 형상을 가질 수 있다. 또한, 상기 지지체(1100,1100’,1100")의 면적 및/또는 부피 역시 구현하고자 하는 휘도특성 및 이에 따라 구비되는 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)의 개수/배치 구조, 광원의 용도를 고려해 적절히 조절될 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 또한, 지지체(1100,1100’,1100")의 두께는 재질의 강도를 고려해 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)를 지지할 수 있을 정도의 두께를 적절히 채용할 수 있다.
또한, 도 13에 도시된 지지체(1100)는 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)를 지지하는 기능 이외에 그 자체로 광원의 하우징 역할을 겸할 수 있음을 밝혀둔다.
또한, 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)는 광원(2000,2000',3000) 내 1개 또는 2개 이상 구비될 수 있다. 이때, 단일의 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)에 구비되는 마이크로-나노핀 LED 소자(1,101,102,103,108,109)는 실질적으로 어느 일색을 발광하는 소자로 구성될 수 있고, 상기 광색은 일예로 UV, 청색, 녹색, 황색, 호박색 및 적색 중 어느 하나일 수 있다. 한편, 광원(2000',3000) 내 2개 이상의 마이크로-나노핀 LED 전극어셈블리(1001,1002,1003)가 구비되고, 이들이 각각 독립적으로 구동되도록 구성될 경우 여러 종류의 광색을 발광하도록 광원을 구현할 수 있으며, 이러한 광원은 LCD 또는 OLED 등의 디스플레이에 채용될 수 있다. 또한, 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)가 2개 이상 포함되는 경우 이들의 배열은 도 14a와 같이 어느 일방향으로 선배열되거나, 도 14b와 같이 면배열 되는 것과 같이 규칙을 가지고 배열되거나 이와는 다르게 랜덤하게 배열될 수도 있다.
또한, 광원(2000,2000’,3000)은 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)로부터 출사된 광이 특정한 파장을 가지도록 색변환물질을 더 포함할 수 있다. 상기 색변환물질은 마이크로-나노핀 LED 소자(1,101,102,103,108,109)로부터 방출된 광에 의해 여기되어 특정한 파장을 갖는 광을 방출시키는 기능을 수행한다. 일 예로 상기 색변환물질은 도 13에 도시된 것과 같이 지지체(1100)가 컵 형상으로 내부에 수용부를 구비할 경우 수용부 내 매립층(1200) 내 구비되거나, 도 14a 및 도 14b에 도시된 것과 같이 지지체(1100',1100")가 평판형일 경우 색변환 물질은 코팅층(1200’,1300) 형태로 구비될 수 있다.
또한, 상기 마이크로-나노핀 LED 소자(1,101,102,103,108,109)는 UV, 청색, 녹색, 황색, 호박색 및 적색 중 어느 한 광색을 발광하는 소자일 수 있는데, 선택된 소자가 발광하는 광색을 고려하여 색변환물질이 결정될 수 있다. 일예로 UV를 발광하는 소자인 경우 상기 색변환물질은 청색, 시안색, 황색, 녹색, 호박색 및 적색 중 어느 하나 이상일 수 있고 이를 통해서 어느 한 색상의 단색 광원 또는 백색광원을 구현할 수 있다. 백색광원을 구현하는 일예로 UV를 발광하는 소자인 경우 상기 색변환물질은 청색/황색, 적색/시안색, 청색/녹색/적색 및 청색/녹색/호박색/적색 중 어느 한 종류의 혼합물질일 수 있고 이를 통해 백색광원을 구현할 수 있다. 또한, 청색을 발광하는 소자인 경우 색변환물질은 황색, 시안색, 녹색, 호박색 및 적색 중 어느 하나 이상일 수 있고, 이를 통한 단색 광원, 또는 백색광원을 구현할 수 있다. 상기 백색광원을 구현하는 예시로 어느 2색상 이상을 조합할 수 있고, 구체적으로 청색/황색, 적색/시안색, 청색/녹색/적색 및 청색/녹색/호박색/적색 중 어느 한종류의 혼합물질을 조합함을 통해서 백색광원을 구현할 수 있다.
한편, 상기 색변환물질은 조명, 디스플레이 등에 사용되는 공지된 형광체 또는 양자점일 수 있으며, 본 발명은 이의 구체적인 종류에 대해서 특별히 한정하지 않는다.
상술한 광원(2000,2000',3000)은 그 자체로 또는 다른 공지된 구성과 결합되어 전기전자 부품 또는 전자기기를 구성할 수 있다. 일예로 상기 공지된 구성은 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)가 동작하기 위해 필요한 신호들이 수신되는 입력부, 신호를 제어하는 제어부, 마이크로-나노핀 LED 전극어셈블리(1000,1001,1002,1003)가 구동 시 발생하는 열을 외부로 전달시키기 위한 히트 싱크 등의 방열부, 광원을 다른 구성과 패키징 하는 하우징 등일 수 있다.
또한, 상기 광원(2000,2000',3000)은 발광체가 요구되는 각종 전기전자 기기에 채용될 수 있는데, 일예로 가정용/차량용 등 각종 LED 조명, 디스플레이, 의료기기, 미용기기, 각종 광학기기일 수 있다. 한편, 상기 의료기기는 도 15에 도시된 것과 같이 일예로 두뇌에 소정의 파장의 광을 출사시켜 해당 부위의 신경망 등을 활성화시키는 등의 광유전학용 LED 광원(4000)일 수 있다. 상기 광유전학용 LED 광원(4000)은 지지체(1100˝´) 상에 다수의 마이크로-나노핀 LED 전극어셈블리(1000)를 포함할 수 있다. 또한, 상기 미용기기는 도 16에 도시된 것과 같이 일예로 피부미용용 LED 마스크(5000)일 수 있으며, 피부가 닿게 되는 마스크 지지체(3100) 내측 면에 다수의 마이크로-나노핀 LED 전극어셈블리(1000)을 구비하도록 구현될 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.

Claims (19)

  1. (1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 하부전극을 포함하는 하부 전극라인 상에, 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자로서 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층, 및 전극층 또는 분극유도층이 순차적으로 적층된 마이크로-나노핀 LED 소자를 다수 개 포함하는 용액을 투입하는 단계;
    (2) 상기 용액 내 각각의 마이크로-나노핀 LED 소자의 상기 제1도전성 반도체층, 또는 전극층 또는 분극유도층이 적어도 2개의 하부전극과 접촉하도록 상기 하부 전극라인에 조립전압을 인가시켜서 마이크로-나노핀 LED 소자를 자기정렬 시키는 단계; 및
    (3) 자기정렬된 다수 개의 마이크로-나노핀 LED 소자 상에 상부 전극라인을 형성시키는 단계;를 포함하는 마이크로-나노핀 LED 전극 어셈블리 제조방법.
  2. 제1항에 있어서,
    상기 소정의 간격은 마이크로-나노 핀 LED 소자 길이 보다 작은 것을 특징으로 하는 마이크로-나노 핀 LED 전극어셈블리 제조방법.
  3. 제1항에 있어서, 상기 (2) 단계와 (3) 단계 사이에
    (4) 적어도 2개의 하부전극과 접촉하는 각각의 마이크로-나노 핀 LED 소자의 제1도전성 반도체층, 또는 전극층 또는 분극유도층의 측면과 접촉된 하부전극 간을 연결하는 통전용 금속층을 형성시키는 단계; 및
    (5) 자기정렬된 다수 개의 마이크로-나노 핀 LED 소자 상부면을 덮지 않도록 하여 하부 전극라인 상에 절연층을 형성시키는 단계;를 더 포함하는 것을 특징으로 하는 마이크로-나노 핀 LED 전극어셈블리 제조방법.
  4. 제1항에 있어서,
    상기 마이크로-나노핀 LED 소자 길이는 1000 ~ 10000㎚이고, 두께는 100 ~ 3000㎚인 것을 특징으로 하는 마이크로-나노 핀 LED 전극어셈블리 제조방법.
  5. 제1항에 있어서,
    상기 마이크로-나노핀 LED 소자의 길이와 두께의 비는 3:1 이상인 것을 특징으로 하는 마이크로-나노 핀 LED 전극어셈블리 제조방법.
  6. 제1항에 있어서,
    상기 마이크로-나노핀 LED 소자는 광활성층 노출면을 피복하도록 상기 소자의 측면 상에 형성된 보호피막을 더 포함하는 것을 특징으로 하는 마이크로-나노 핀 LED 전극어셈블리 제조방법.
  7. 제1항에 있어서,
    상기 분극유도층은 소자의 길이방향을 따라서 인접 배치되는 제1분극유도층과 제2분극유도층으로 이루어지며, 상기 제1분극유도층과 제2분극유도층은 전기적 극성이 서로 상이한 것을 특징으로 하는 마이크로-나노핀 LED 전극어셈블리 제조방법.
  8. 제7항에 있어서,
    상기 제1분극유도층은 ITO이며, 제2분극유도층은 금속 또는 반도체인 것을 특징으로 하는 마이크로-나노핀 LED 전극어셈블리 제조방법.
  9. 소정의 간격을 두고 수평방향으로 이격된 다수 개의 하부전극을 포함하는 하부 전극라인;
    나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자로서 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층, 및 전극층 또는 분극유도층이 순차적으로 적층되고, 상기 제1도전성 반도체층, 또는 전극층 또는 분극유도층이 적어도 2개의 하부전극과 접촉하도록 배치된 다수 개의 마이크로-나노핀 LED 소자; 및
    상기 다수 개의 마이크로-나노핀 LED 소자 상에 배치되는 상부 전극라인;을 포함하는 마이크로-나노핀 LED 전극 어셈블리.
  10. 제9항에 있어서,
    상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며,
    상기 p형 GaN 반도체층 두께는 10 ~ 350㎚, 상기 n형 GaN반도체층 두께는 100 ~ 3000㎚, 상기 광활성층의 두께는 30 ~ 200㎚인 것을 특징으로 하는 마이크로-나노핀 LED 전극 어셈블리.
  11. 제9항에 있어서,
    상기 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면은 소정의 너비와 두께를 갖는 돌출부가 소자의 길이방향으로 형성된 것을 특징으로 하는 마이크로-나노핀 LED 전극 어셈블리.
  12. 제11항에 있어서,
    상기 돌출부의 너비는 마이크로-나노핀 LED 소자 너비 대비 50% 이하의 길이를 갖도록 형성된 것을 특징으로 하는 마이크로-나노핀 LED 전극 어셈블리.
  13. 제9항에 있어서,
    상기 마이크로-나노핀 LED 소자의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과하는 것을 특징으로 하는 마이크로-나노핀 LED 전극 어셈블리.
  14. 지지체 및
    상기 지지체 상에 하부 전극라인이 배치되도록 구비된 제9항에 따른 마이크로-나노핀 LED 전극어셈블리;를 포함하는 광원.
  15. 제14항에 있어서,
    상기 마이크로-나노핀 LED 전극어셈블리에서 조사된 광에 여기되는 색변환물질을 더 포함하는 광원.
  16. 제14항에 있어서,
    상기 마이크로-나노핀 LED 전극어셈블리의 단위 면적 100 x 100㎛2 당 마이크로-나노핀 LED 소자를 2 내지 100,000 개로 포함하는 광원.
  17. 제14항에 있어서,
    상기 마이크로-나노핀 LED 소자는 UV, 청색, 녹색, 황색, 호박색 및 적색 중 어느 한 종류의 광색을 발광하는 소자인 광원.
  18. 제14항에 있어서,
    청색, 녹색, 황색, 호박색 및 적색 중 적어도 2개의 광색을 발광하도록 상기 마이크로-나노핀 LED 전극어셈블리가 다수 개로 구비되되, 각각의 마이크로-나노핀 LED 전극어셈블리에는 실질적으로 동일한 광색을 발광하는 마이크로-나노핀 LED 소자가 포함되는 광원.
  19. 제15항에 있어서,
    마이크로-나노핀 LED전극어셈블리가 UV를 조사하는 마이크로-나노핀 LED소자를 포함하는 경우 상기 색변환물질은 청색, 시안색, 황색, 녹색, 호박색 및 적색 중 적어도 하나 이상을 포함하여 상기 광원이 백색을 발광하도록 구현되거나, 또는
    마이크로-나노핀 LED전극어셈블리가 청색을 발광하는 마이크로-나노핀 LED소자인 경우 상기 색변환물질은 황색, 시안색, 녹색, 호박색 및 적색 중 어느 하나 이상을 포함하여 상기 광원이 백색을 발광하도록 구현되는 것을 특징으로 하는 광원.
PCT/KR2021/005311 2020-05-25 2021-04-27 마이크로-나노핀 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원 WO2021241896A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/058,154 US20240021768A1 (en) 2020-05-25 2021-04-27 Micro-nano pin led electrode assembly, manufacturing method therefor, and light source including same
CN202180037868.7A CN115668496A (zh) 2020-05-25 2021-04-27 微纳米fin led电极组件及其制造方法以及包含该组件的光源

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020200062462A KR102332350B1 (ko) 2020-05-25 2020-05-25 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR10-2020-0062463 2020-05-25
KR10-2020-0062462 2020-05-25
KR1020200062463A KR102359042B1 (ko) 2020-05-25 2020-05-25 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR10-2020-0070374 2020-06-10
KR1020200070374A KR102378757B1 (ko) 2020-06-10 2020-06-10 마이크로-나노핀 led 소자를 포함하는 광원 및 이를 포함하는 기기

Publications (1)

Publication Number Publication Date
WO2021241896A1 true WO2021241896A1 (ko) 2021-12-02

Family

ID=78744904

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/005311 WO2021241896A1 (ko) 2020-05-25 2021-04-27 마이크로-나노핀 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원

Country Status (3)

Country Link
US (1) US20240021768A1 (ko)
CN (1) CN115668496A (ko)
WO (1) WO2021241896A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220131036A1 (en) * 2020-10-28 2022-04-28 PlayNitride Display Co., Ltd. Micro light-emitting device and display apparatus thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105396A (ko) * 2005-03-29 2006-10-11 슈퍼노바 옵토일렉트로닉스 코포레이션 분극 반전층을 갖는 발광 질화 갈륨계 ⅲ-ⅴ족 화합물반도체 장치
KR20160059574A (ko) * 2014-11-18 2016-05-27 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
KR101627365B1 (ko) * 2015-11-17 2016-06-08 피에스아이 주식회사 편광을 출사하는 초소형 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 led 편광램프
KR20170039490A (ko) * 2015-10-01 2017-04-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR20180095471A (ko) * 2017-02-17 2018-08-27 니치아 카가쿠 고교 가부시키가이샤 발광 모듈의 제조 방법 및 발광 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105396A (ko) * 2005-03-29 2006-10-11 슈퍼노바 옵토일렉트로닉스 코포레이션 분극 반전층을 갖는 발광 질화 갈륨계 ⅲ-ⅴ족 화합물반도체 장치
KR20160059574A (ko) * 2014-11-18 2016-05-27 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
KR20170039490A (ko) * 2015-10-01 2017-04-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR101627365B1 (ko) * 2015-11-17 2016-06-08 피에스아이 주식회사 편광을 출사하는 초소형 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 led 편광램프
KR20180095471A (ko) * 2017-02-17 2018-08-27 니치아 카가쿠 고교 가부시키가이샤 발광 모듈의 제조 방법 및 발광 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220131036A1 (en) * 2020-10-28 2022-04-28 PlayNitride Display Co., Ltd. Micro light-emitting device and display apparatus thereof

Also Published As

Publication number Publication date
US20240021768A1 (en) 2024-01-18
CN115668496A (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
WO2018143682A1 (ko) 발광 다이오드 유닛
WO2015005655A1 (ko) 초소형 led 전극어셈블리 및 이의 제조방법
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2015005653A1 (ko) 초소형 led 전극어셈블리를 이용한 led 램프
WO2014025195A1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
WO2009134029A2 (ko) 반도체 발광소자
WO2020036423A1 (ko) 발광 소자
WO2010011074A2 (ko) 발광 다이오드 및 그 제조방법. 그리고 발광 소자 및 그 발광 소자 제조방법
WO2010038976A2 (en) Semiconductor light emitting device and method of manufacturing the same
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2012060619A2 (ko) 반도체 소자 및 그 제조 방법
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2020149515A1 (ko) 표시 장치 및 이의 제조 방법
EP2311107A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2021221438A1 (ko) 마이크로-나노핀 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
WO2016190665A1 (ko) 발광소자
WO2020149512A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2015199388A1 (ko) 발광소자
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021241896A1 (ko) 마이크로-나노핀 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2010018946A2 (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21812969

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18058154

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21812969

Country of ref document: EP

Kind code of ref document: A1