WO2021225323A1 - 인터포저 구조 및 이를 포함하는 전자 장치 - Google Patents

인터포저 구조 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
WO2021225323A1
WO2021225323A1 PCT/KR2021/005331 KR2021005331W WO2021225323A1 WO 2021225323 A1 WO2021225323 A1 WO 2021225323A1 KR 2021005331 W KR2021005331 W KR 2021005331W WO 2021225323 A1 WO2021225323 A1 WO 2021225323A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed circuit
circuit board
insulating layer
conductive via
interposer
Prior art date
Application number
PCT/KR2021/005331
Other languages
English (en)
French (fr)
Inventor
하상원
김지철
박진용
정연경
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200146327A external-priority patent/KR20210136819A/ko
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to EP21799543.0A priority Critical patent/EP4149217A4/en
Publication of WO2021225323A1 publication Critical patent/WO2021225323A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls

Definitions

  • Various embodiments of the present disclosure relate to an interposer structure and an electronic device including the same.
  • an increasing number of electronic devices form a stacked structure of a plurality of printed circuit boards using an interposer in order to secure a space in which electronic components can be disposed.
  • an electronic device stacks a plurality of printed circuit boards, and disposes an interposer including at least one via for electrically connecting the printed circuit boards between the stacked printed circuit boards. It is possible to secure a space where parts can be placed.
  • lands are formed on the upper and/or lower ends of at least one via passing through the interposer, and then the plurality of printed circuits are formed using presolder seated on the lands.
  • the number of electronic devices to which a structure for fixing (or "soldering") substrates to an interposer is applied has gradually increased.
  • the conventional interposer primarily plated the inside of a hole (or “via hole") formed in a printed circuit board (PCB), and a dielectric material (eg, PSR ink (photo imageable ink) inside the plated hole) solder resist mask ink)) to form vias, and secondary plating on the top, bottom, and/or side of the printed circuit board (PCB) to form land and side plating parts.
  • a dielectric material eg, PSR ink (photo imageable ink) inside the plated hole) solder resist mask ink
  • a structure in which no land is formed (or "landless structure") is applied to the top and/or bottom of the printed circuit board (PCB), thereby enabling high-density mounting of electronic components as well as Rather, it is an object of the present invention to provide an interposer structure capable of reducing manufacturing cost and manufacturing process, and an electronic device including the same.
  • the interposer structure includes an insulating layer including at least one through-hole, located in at least one region of an upper surface of the insulating layer, and formed in a region corresponding to the at least one through-hole.
  • a second solder resist layer including two openings, at least one conductive via positioned in the at least one through hole, and the at least one conductive via are formed to protrude in a direction of the at least one first opening.
  • a first protruding portion including a first protruding portion and a second protruding portion protruding in a direction of the at least one second opening; It may include a solder (presolder) and a second presolder disposed at a lower end of the second protruding portion of the at least one conductive via.
  • An interposer structure includes an insulating layer including at least one through-hole and a slot, located in at least one region of an upper surface of the insulating layer, and corresponding to the at least one through-hole
  • a first solder resist layer including at least one first opening formed in a region of the first solder resist layer and at least one second opening formed in a region corresponding to at least one region of the slot, at least one region of a lower end surface of the insulating layer and a second solder resist layer including at least one third opening formed in an area corresponding to the at least one through hole and at least one fourth opening formed in an area corresponding to at least one area of the slot ; a second protruding portion protruding in a direction of the at least one third opening; a second conductive via positioned in the slot and formed to have a second height lower than the first height; and a first presolder disposed on an upper end of the second conductive via, and a second presolder disposed on a lower end of the
  • An electronic device includes a first printed circuit board, a second printed circuit board spaced apart from the first printed circuit board, and facing at least one surface of the first printed circuit board, and the first printed circuit board at least one electronic component disposed on a circuit board or the second printed circuit board, and located between the first printed circuit board and the second printed circuit board, and between the first printed circuit board and the second printed circuit board.
  • an interposer disposed to surround a space, wherein the interposer includes a first surface facing the first printed circuit board and a second surface facing the second printed circuit board, the first surface and the An insulating layer including at least one through hole formed through the second surface.
  • a first solder resist layer disposed on at least one region of the first surface of the insulating layer and including a first opening formed in a region corresponding to the at least one through hole.
  • a second solder resist layer disposed in at least one region of the second surface of the insulating layer, the second solder resist layer having a second opening formed in a region corresponding to the at least one through hole, and located inside the at least one through hole , a first protruding portion protruding from the first surface of the insulating layer to the first solder resist layer and a second protruding portion protruding from the second surface of the insulating layer to the second solder resist layer and a first conductive via including: , wherein the first printed circuit board may be electrically connected to the second printed circuit board through the first conductive via.
  • interposer structure does not form a land, a pitch between conductive vias may be reduced, and as a result, printing disposed on the upper and/or lower portions of the interposer structure Electronic components can be mounted on a circuit board with high density.
  • the interposer structure according to various embodiments of the present disclosure may omit a plating process for generating a land, thereby reducing manufacturing cost.
  • interposer structure may simplify a manufacturing process (eg, omit a side plating process), manufacturing efficiency may be improved.
  • FIG. 1 is a block diagram of an electronic device in a network environment according to various embodiments of the present disclosure.
  • FIG. 2 is a perspective view illustrating a front surface of an electronic device according to an exemplary embodiment.
  • FIG. 3 is a perspective view illustrating a rear surface of the electronic device of FIG. 2 .
  • FIG. 4 is an exploded perspective view of an electronic device according to an exemplary embodiment.
  • FIG. 5 is an exploded view and a coupling view of a printed circuit board structure according to an embodiment.
  • FIG. 6 is an enlarged view of an interposer structure and a region A of the interposer structure according to an exemplary embodiment.
  • FIG. 7 is a cross-sectional view of the interposer structure of FIG. 6 taken in the I-I' direction.
  • FIG. 8 is a flowchart illustrating an operation of manufacturing an interposer structure according to an exemplary embodiment.
  • 9A is a diagram for describing an operation of forming at least one through hole in a printed circuit board, according to an exemplary embodiment.
  • 9B is a diagram for describing an operation of filling at least one through hole with a conductive material and planarizing a printed circuit board, according to an exemplary embodiment.
  • 9C is a diagram for describing an operation of etching a printed circuit board, according to an exemplary embodiment.
  • 9D is a view for explaining an operation of forming a solder resist layer on an upper surface and/or a lower surface of a printed circuit board, according to an embodiment.
  • 9E is a diagram for explaining an operation of forming a presolder, according to an embodiment.
  • FIG 10 is an enlarged view of an interposer structure and a region B of the interposer structure according to another exemplary embodiment.
  • 11A is a cross-sectional view of the interposer structure of FIG. 10 taken in the direction I-I'.
  • 11B is a cross-sectional view of the interposer structure of FIG. 10 taken in the II-II' direction.
  • 11C is a cross-sectional view of the interposer structure of FIG. 10 taken in the III-III' direction.
  • 11D is a diagram illustrating a state in which a solder resist layer and/or pre-solder are removed from the interposer structure of FIG. 10 .
  • FIG. 12 is a flowchart illustrating an operation of manufacturing an interposer structure according to another exemplary embodiment.
  • FIG. 13A is a view for explaining an operation of forming at least one through hole and/or a slot in a printed circuit board, according to an exemplary embodiment.
  • FIG. 13B is a diagram for describing an operation of filling at least one through hole and/or slot with a conductive material and planarizing the printed circuit board, according to an embodiment.
  • 13C is a diagram for describing an operation of etching a printed circuit board, according to an exemplary embodiment.
  • 13D is a diagram for explaining an operation of forming a solder resist layer on an upper surface and/or a lower surface of a printed circuit board, according to an embodiment.
  • 13E is a diagram for explaining an operation of forming a presolder, according to an exemplary embodiment.
  • FIG 14 is an enlarged view of an interposer structure and a region C of the interposer structure according to another embodiment.
  • FIG. 15A is a cross-sectional view of the interposer structure of FIG. 14 taken in the I-I' direction, according to an exemplary embodiment.
  • FIG. 15B is a cross-sectional view of the interposer structure of FIG. 14 taken in the I-I' direction, according to another embodiment.
  • 16 is a flowchart illustrating an operation of manufacturing an interposer structure according to another exemplary embodiment.
  • 17A is a diagram for describing an operation of forming at least one through hole in a printed circuit board, according to an exemplary embodiment.
  • 17B is a diagram for explaining an operation of plating the inside of at least one through hole and/or a side surface of an insulating layer, according to an exemplary embodiment.
  • 17C is a diagram for describing an operation of filling a conductive material in at least one through hole and planarizing a printed circuit board, according to an exemplary embodiment.
  • 17D is a diagram for describing an operation of etching a printed circuit board, according to an exemplary embodiment.
  • 17E is a view for explaining an operation of forming a solder resist layer on an upper surface and/or a lower surface of a printed circuit board, according to an embodiment.
  • 17F is a diagram for explaining an operation of forming a presolder, according to an exemplary embodiment.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments of the present disclosure.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • a second network 199 e.g., a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120 , a memory 130 , an input module 150 , a sound output module 155 , a display module 160 , an audio module 170 , and a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or an antenna module 197 .
  • at least one of these components eg, the connection terminal 178
  • some of these components are integrated into one component (eg, display module 160 ). can be
  • the processor 120 for example, executes software (eg, the program 140) to execute at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120 . It can control and perform various data processing or operations. According to an embodiment, as at least part of data processing or operation, the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190) to the volatile memory 132 . may be stored in the volatile memory 132 , and may process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • software eg, the program 140
  • the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190) to the volatile memory 132 .
  • the volatile memory 132 may be stored in the volatile memory 132 , and may process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • the processor 120 is a main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor).
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit
  • NPU neural processing unit
  • an image signal processor e.g., a sensor hub processor, or a communication processor.
  • the auxiliary processor 123 may be, for example, on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or when the main processor 121 is active (eg, executing an application). ), together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the auxiliary processor 123 eg, an image signal processor or a communication processor
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • Artificial intelligence models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself on which artificial intelligence is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning, or reinforcement learning, but in the above example not limited
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the above, but is not limited to the above example.
  • the AI model may include, in addition to, or alternatively, a software structure in addition to the hardware structure.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176 ) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, the program 140 ) and instructions related thereto.
  • the memory 130 may include a volatile memory 132 or a non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 , and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used by a component (eg, the processor 120 ) of the electronic device 101 from the outside (eg, a user) of the electronic device 101 .
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output a sound signal to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • the receiver can be used to receive incoming calls. According to an embodiment, the receiver may be implemented separately from or as a part of the speaker.
  • the display module 160 may visually provide information to the outside (eg, a user) of the electronic device 101 .
  • the display module 160 may include, for example, a control circuit for controlling a display, a hologram device, or a projector and a corresponding device.
  • the display module 160 may include a touch sensor configured to sense a touch or a pressure sensor configured to measure the intensity of a force generated by the touch.
  • the audio module 170 may convert a sound into an electric signal or, conversely, convert an electric signal into a sound. According to an embodiment, the audio module 170 acquires a sound through the input module 150 or an external electronic device (eg, a sound output module 155 ) directly or wirelessly connected to the electronic device 101 .
  • the electronic device 102) eg, a speaker or headphones
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, user state), and generates an electrical signal or data value corresponding to the sensed state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more specified protocols that may be used by the electronic device 101 to directly or wirelessly connect with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that the user can perceive through tactile or kinesthetic sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to an embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as, for example, at least a part of a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It can support establishment and communication through the established communication channel.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : It may include a local area network (LAN) communication module, or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : It may include a local area network (LAN) communication module, or a power line communication module.
  • a corresponding communication module among these communication modules is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or WAN).
  • a first network 198 eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)
  • a second network 199 eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or WAN).
  • a telecommunication network such as a
  • the wireless communication module 192 uses the subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199 .
  • the electronic device 101 may be identified or authenticated.
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, a new radio access technology (NR).
  • NR access technology includes high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), minimization of terminal power and access to multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low-latency) -latency communications)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low-latency
  • the wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate.
  • a high frequency band eg, mmWave band
  • the wireless communication module 192 includes various technologies for securing performance in a high-frequency band, for example, beamforming, massive multiple-input and multiple-output (MIMO), all-dimensional multiplexing. It may support technologies such as full dimensional MIMO (FD-MIMO), an array antenna, analog beam-forming, or a large scale antenna.
  • the wireless communication module 192 may support various requirements specified in the electronic device 101 , an external electronic device (eg, the electronic device 104 ), or a network system (eg, the second network 199 ).
  • the wireless communication module 192 may include a peak data rate (eg, 20 Gbps or more) for realization of eMBB, loss coverage for realization of mMTC (eg, 164 dB or less), or U-plane latency for realization of URLLC ( Example: downlink (DL) and uplink (UL) each 0.5 ms or less, or round trip 1 ms or less) may be supported.
  • a peak data rate eg, 20 Gbps or more
  • mMTC eg, 164 dB or less
  • U-plane latency for realization of URLLC
  • the antenna module 197 may transmit or receive a signal or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is connected from the plurality of antennas by, for example, the communication module 190 . can be selected. A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, a radio frequency integrated circuit (RFIC)
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module comprises a printed circuit board, an RFIC disposed on or adjacent to a first side (eg, bottom side) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, an array antenna) disposed on or adjacent to a second side (eg, top or side surface) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • the command or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or a part of operations executed by the electronic device 101 may be executed by one or more external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 may perform the function or service itself instead of executing the function or service itself.
  • one or more external electronic devices may be requested to perform at least a part of the function or the service.
  • One or more external electronic devices that have received the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101 .
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing, distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an Internet of things (IoT) device.
  • the server 108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 104 or the server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to an intelligent service (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • Electronic devices may be devices of various types.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a camera
  • a wearable device e.g., a smart bracelet
  • first”, “second”, or “first” or “second” may simply be used to distinguish the component from other components in question, and may refer to components in other aspects (e.g., importance or order) is not limited. It is said that one (eg, first) component is “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”. When referenced, it means that one component can be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • module used in various embodiments of the present document may include a unit implemented in hardware, software, or firmware, for example, and interchangeably with terms such as logic, logic block, component, or circuit.
  • a module may be an integrally formed part or a minimum unit or a part of the part that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • one or more instructions stored in a storage medium may be implemented as software (eg, the program 140) including
  • the processor eg, the processor 120
  • the device may call at least one of one or more instructions stored from a storage medium and execute it. This makes it possible for the device to be operated to perform at least one function according to the at least one command called.
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not contain a signal (eg, electromagnetic wave), and this term refers to the case where data is semi-permanently stored in the storage medium and It does not distinguish between temporary storage cases.
  • a signal eg, electromagnetic wave
  • the method according to various embodiments disclosed in this document may be provided by being included in a computer program product.
  • Computer program products may be traded between sellers and buyers as commodities.
  • the computer program product is distributed in the form of a machine-readable storage medium (eg compact disc read only memory (CD-ROM)), or via an application store (eg Play Store TM ) or on two user devices ( It can be distributed (eg downloaded or uploaded) directly or online between smartphones (eg: smartphones).
  • a part of the computer program product may be temporarily stored or temporarily created in a machine-readable storage medium such as a memory of a server of a manufacturer, a server of an application store, or a relay server.
  • each component (eg, module or program) of the above-described components may include a singular or a plurality of entities, and some of the plurality of entities may be separately disposed in other components.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components identically or similarly to those performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component are executed sequentially, in parallel, repeatedly, or heuristically, or one or more of the operations are executed in a different order, omitted, or , or one or more other operations may be added.
  • FIG. 2 is a perspective view illustrating a front surface of the electronic device according to an exemplary embodiment
  • FIG. 3 is a perspective view illustrating a rear surface of the electronic device of FIG. 2 .
  • the electronic device 200 includes a first side (or “front”) 210A, a second side (or “rear”) 210B, and a first and a housing 210 including a side (or “sidewall”) 210C that encloses a space between the side 210A and the second side 210B.
  • the housing 210 may refer to a structure forming a part of the first surface 210A, the second surface 210B, and the side surface 210C of FIGS. 2 and 3 . have.
  • the first surface 210A may be formed by a front plate 202 (eg, a glass plate including various coating layers or a polymer plate) at least a portion of which is substantially transparent.
  • the front plate 202 may include a curved portion extending seamlessly from the first surface 210A toward the rear plate 211 at at least one side edge portion.
  • the second surface 210B may be formed by a substantially opaque back plate 211 .
  • the back plate 211 may be formed by, for example, coated or tinted glass, ceramic, polymer, metal (eg, aluminum, stainless steel (STS), or magnesium), or a combination of at least two of the foregoing.
  • the rear plate 211 may include a curved portion that extends seamlessly from the second surface 210B toward the front plate 202 at at least one end.
  • the side surface 210C is coupled to the front plate 202 and the rear plate 211 and may be formed by a side member (or "bracket") 218 comprising a metal and/or a polymer.
  • a side member or "bracket" 218 comprising a metal and/or a polymer.
  • the back plate 211 and the side member 218 are integrally formed and may include the same material (eg, a metal material such as aluminum).
  • the electronic device 200 includes a display 201 (eg, the display module 160 of FIG. 1 ), an audio module 203 (eg, the audio module 170 of FIG. 1 ), and a sensor module. (not shown) (eg, sensor module 176 of FIG. 1 ), camera modules 205 , 212 , 213 , 214 , 215 (eg, camera module 180 of FIG. 1 ), flash 206 , key input It may include at least one of a device 217 (eg, the input module 150 of FIG. 1 ) and a connector hole 208 (eg, the connection terminal 178 of FIG. 1 ).
  • a device 217 eg, the input module 150 of FIG. 1
  • a connector hole 208 eg, the connection terminal 178 of FIG. 1 .
  • the electronic device 200 may omit at least one of the components (eg, the key input device 217 ) or additionally include other components.
  • the electronic device 200 may include a sensor module (not shown).
  • a sensor such as a proximity sensor or an illuminance sensor may be integrated into the display 201 or disposed adjacent to the display 201 .
  • the electronic device 200 may further include a light emitting device, and the light emitting device may be disposed at a position adjacent to the display 201 in an area provided by the front plate 202 .
  • the light emitting device may provide, for example, state information of the electronic device 200 in the form of light.
  • the light emitting device may provide, for example, a light source that is interlocked with the operation of the camera module 205 .
  • the light emitting element may include, for example, an LED, an IR LED, and a xenon lamp.
  • the display 201 may be viewed outside of the electronic device 200 through, for example, a substantial portion of the front plate 202 .
  • the edge of the display 201 may be formed to be substantially the same as an adjacent outer shape (eg, a curved surface) of the front plate 202 .
  • the distance between the outer edge of the display 201 and the outer edge of the front plate 202 may be substantially the same.
  • a recess or an opening is formed in a portion of the screen display area of the display 201, and another electronic component aligned with the recess or the opening, for example, , a camera module 205 (or a camera device), a proximity sensor or an illuminance sensor (not shown).
  • At least one camera module 205 , 212 , 213 , 214 , and 215 may be disposed in a lower direction (eg, -z-axis direction) of the display 201 .
  • the first camera module 205 may be disposed on at least a partial area of the display 201 corresponding to a camera field of view (FOV).
  • FOV camera field of view
  • the position of the first camera module 205 may not be visually distinguished (or exposed).
  • the first camera module 205 when the display 201 is viewed from the first surface 210A, the first camera module 205 is disposed in a portion corresponding to the camera field of view (FOV), which is at least a part of the display 201, An image of an external subject may be acquired without being visually exposed to the outside.
  • the first camera device 205 may be an under display camera (UDC).
  • the electronic device 200 may include a display (not shown) that is arranged to be slidable and provides a screen (eg, a display area).
  • the display area of the electronic device 200 may be an area that is visually exposed and enables an image to be output.
  • the electronic device 200 may adjust the display area according to the movement of the sliding plate (not shown) or the movement of the display.
  • the electronic device 200 is configured such that at least a part of the electronic device 200 (eg, the housing 210 ) is at least partially slidably operated, thereby selectively expanding the display area. It may include a rollable electronic device.
  • the above-described display may be referred to as, for example, a slide-out display or an expandable display.
  • a camera module eg, 212, 213, 214, 215
  • a fingerprint sensor e.g., a fingerprint sensor
  • a flash on the rear surface e.g, the second surface 210B
  • the display 201 is coupled to or adjacent to a touch sensing circuit, a pressure sensor capable of measuring the intensity (pressure) of a touch, and/or a digitizer detecting a magnetic field type stylus pen. can be placed.
  • the audio module 203 may include a microphone hole and/or a speaker hole.
  • a microphone for acquiring an external sound may be disposed therein, and in some embodiments, a plurality of microphones may be disposed to detect the direction of the sound.
  • the speaker hole and the microphone hole may be implemented as a single hole 203 , or a speaker may be included without a speaker hole (eg, a piezo speaker).
  • the speaker hole may include an external speaker hole and a receiver hole for a call.
  • the electronic device 200 may generate an electrical signal or data value corresponding to an internal operating state or an external environmental state by including a sensor module (not shown).
  • the sensor module may include, for example, a proximity sensor disposed on the first side 210A of the housing 210 , a fingerprint sensor integrated into or disposed adjacent to the display 201 , and/or a second side of the housing 210 .
  • a biometric sensor eg, an HRM sensor
  • disposed on the second surface 210B may be further included.
  • the electronic device 200 may include a sensor module (not shown), for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, a temperature sensor, It may further include at least one of a humidity sensor and an illuminance sensor.
  • a sensor module for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, a temperature sensor, It may further include at least one of a humidity sensor and an illuminance sensor.
  • the camera modules 205 , 212 , 213 , 214 , and 215 are disposed on the first camera module 205 disposed on the first surface 210A of the electronic device 200 , and the second surface 210B of the electronic device 200 . It may include the disposed second camera modules (212, 213, 214, 215).
  • the aforementioned camera modules 205 , 212 , 213 , 214 , and 215 may include one or more lenses, an image sensor, and/or an image signal processor.
  • the flash 206 may include, for example, a light emitting diode or a xenon lamp.
  • two or more lenses (infrared cameras, wide-angle and telephoto lenses) and image sensors may be disposed on one side of the electronic device 200 .
  • the key input device 217 may be disposed on the side surface 210C of the housing 210 .
  • the electronic device 200 may not include some or all of the above-mentioned key input devices 217 and the not included key input devices 217 may be displayed on the display 201 as soft keys, etc. It can be implemented in the form
  • the key input device may include at least a portion of a fingerprint sensor disposed on the second surface 210B of the housing 210 .
  • the connector hole 208 may accommodate a connector for transmitting/receiving power and/or data to/from an external electronic device, and/or a connector for transmitting/receiving an audio signal to/from an external electronic device.
  • the connector hole 208 may include a USB connector or an earphone jack.
  • the USB connector and the earphone jack may be implemented as a single hole (eg, 208 in FIGS. 2 and 3 ), and according to another embodiment (not shown), the electronic device 200 is a separate connector. Power and/or data may be transmitted/received to/from an external electronic device without a hole, or an audio signal may be transmitted/received.
  • FIG. 4 is an exploded perspective view of an electronic device according to an exemplary embodiment.
  • an electronic device 300 (eg, the electronic device 200 of FIGS. 2 and 3 ) according to an embodiment includes a front plate (not shown) (eg, the front plate 202 of FIG. 2 ). ), display 310 (eg, display 201 in FIG. 2 ), side member 320 (eg, side member 218 in FIGS. 2 and 3 ), printed circuit board structure 330 (eg, PCB) (printed circuit board), FPCB (flexible PCB) or RFPCB (rigid-flexible PCB)), a shielding structure 350 , a rear case 360 , a battery 370 and/or a rear plate 380 may be included. .
  • at least one component eg, the shielding structure 350 and the rear case 360 ) among the above-described components of the electronic device 300 is omitted or another component is added. may be added.
  • the side member 320 is positioned between the display 310 and the rear plate 380 , and may include a metal frame structure 321 and/or a support member 322 .
  • the metal frame structure 321 of the side member 320 may be formed of a conductive material (eg, metal) to form the side surface (eg, the side surface 210C of FIG. 2 ) of the electronic device 300 .
  • the metal frame structure 321 may include at least one conductive portion and/or at least one non-conductive portion that insulates the at least one conductive portion.
  • At least one conductive portion of the metal frame structure 321 may operate as an antenna radiator that transmits and/or receives an RF signal of a designated frequency band.
  • the antenna structure may be formed by a part of the side member 320 or a combination thereof.
  • an antenna (or “antenna structure”) (not shown) may be disposed on a portion of the side member 320 , or at least a portion of a space created by a combination thereof.
  • the antenna may include at least one radiation conductor (or “emitter”) and a communication module (or “wireless communication circuit”) disposed on the printed circuit board structure 330 (eg, the radio of FIG. 1 ).
  • the communication module 192) may be provided with a feeding to communicate a wireless signal (or "radio frequency (RF) signal").
  • communication may mean at least one of transmission of a wireless signal, reception of a wireless signal, and/or transmission and reception of a wireless signal, and may be used in the same meaning hereinafter.
  • the antenna may be an antenna configured to transmit and/or receive a radio signal in a frequency band of several tens of GHz or more.
  • the antenna may be an antenna for millimeter wave (mmWave) communication.
  • the antenna may include a plurality of antennas for communicating in a plurality of different frequency bands.
  • the antenna may include a first antenna for communicating in a first frequency band (eg, about 10 GHz) and a second antenna for communicating in a second frequency band (eg, about 18 GHz).
  • the support member 322 of the side member 320 is formed of a metal material and/or a non-metal (eg, polymer) material, so that a space (or “mounting") in which electronic components can be placed in the electronic device 300 . space") can be provided.
  • the display 310 is disposed on one surface of the support member 322 (eg, one surface in the +z direction in FIG. 4 ), and the other surface of the support member 322 (eg, in the -z direction in FIG. 4 ).
  • a printed circuit board structure 330 may be disposed on one side).
  • the support member 322 may be connected to the metal frame structure 321 or may be integrally formed with the metal frame structure 321 .
  • the printed circuit board structure 330 may be disposed on at least one region of the support member 322 .
  • the printed circuit board structure 330 may mean a structure in which a plurality of printed circuit boards 331 and 332 are stacked.
  • the printed circuit board structure 330 may include a first printed circuit board 331 , a second printed circuit board 332 , and/or an interposer 340 .
  • the printed circuit board structure 330 may be a structure in which the interposer 340 and the second printed circuit board 332 are stacked in this order based on the first printed circuit board 331 .
  • the first printed circuit board 331 may be disposed on at least one area of the support member 322 .
  • the second printed circuit board 332 may be spaced apart from the first printed circuit board 331 and positioned in the -z direction with respect to the first printed circuit board 331 .
  • the second printed circuit board 332 may be disposed to face one surface of the first printed circuit board 331 in the -z direction.
  • the first printed circuit board 331 and/or the second printed circuit board 332 may be a printed circuit board (PCB) formed of a material having non-bending properties (eg, FR4), or bent It may be a flexible printed circuit board (FPCB) having properties that can be changed (or “flexible properties”).
  • PCB printed circuit board
  • FPCB flexible printed circuit board
  • the interposer 340 is positioned between the first printed circuit board 331 and the second printed circuit board 332 , and is positioned in the -z direction of the first printed circuit board 331 . 2
  • the printed circuit board 332 may be supported.
  • the interposer 340 may be disposed to surround the space between the first printed circuit board 331 and the second printed circuit board 332 .
  • the interposer 340 includes a printed circuit board (not shown) including at least one side wall and/or at least one conductive via passing through at least one region of the printed circuit board ( not shown) may be included.
  • the first printed circuit board 331 and the second printed circuit board 332 may be electrically connected through at least one conductive via of the interposer 340 .
  • a plurality of electronic components may be disposed on the first printed circuit board 331 and/or the second printed circuit board 332 constituting the printed circuit board structure 330 .
  • the first printed circuit board 331 and/or the second printed circuit board 332 may include a processor (eg, processor 120 in FIG. 1 ), a memory (eg, memory 130 in FIG. 1 ); and/or an interface (eg, interface 177 in FIG. 1 ).
  • the processor may include, for example, one or more of a central processing unit, an application processor, a graphics processing unit, an image signal processor, a sensor hub processor, or a communication processor.
  • Memory may include, for example, volatile memory or non-volatile memory.
  • the interface may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, and/or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • the interface may, for example, electrically or physically connect the electronic device 300 to an external electronic device, and may include a USB connector, an SD card/MMC connector, or an audio connector.
  • the plurality of electronic components disposed on the first printed circuit board 331 and the plurality of electronic components disposed on the second printed circuit board 332 are electrically and/or operationally connected via the interposer 340 . can be operatively linked.
  • the first printed circuit board 331 and/or the second printed circuit board 332 of the printed circuit board structure 330 is a third printed circuit disposed to be spaced apart from the printed circuit board structure 330 . It may be electrically connected to the substrate 333 .
  • the first printed circuit board 331 and/or the second printed circuit board 332 of the printed circuit board structure 330 may be formed in a region (eg, in the +y direction of FIG. 4 ) of the support member 322 . region), and the third printed circuit board 333 is another region of the support member 322 spaced apart from the first printed circuit board 331 and/or the second printed circuit board 332 (eg, in the -y-direction region of FIG. 4 ).
  • the first printed circuit board 331 and/or the second printed circuit board 332 and the third printed circuit board 333 may be electrically connected through an electrical connection member 334 .
  • the electrical connection member 334 is connected to the first printed circuit board 331 and/or the second printed circuit board 332 and the third printed circuit across the battery 370 disposed on the support member 322 .
  • the substrate 333 may be electrically connected.
  • the electrical connection member 334 may include at least one of a flexible printed circuit board (FPCB), a coaxial cable, and a B to B connector (board to board connector), but is limited thereto. it's not going to be
  • the printed circuit board structure 330 may include an area (hereinafter, referred to as a “flexible area”) having a property of being bent or bent.
  • the flexible region may include a base film (or substrate) and a copper foil layer.
  • the flexible region may be a flexible copper clad layer (FCCL) in which at least one copper clad is laminated on at least a portion of at least one of the top or bottom of the polyimide film. have.
  • FCCL flexible copper clad layer
  • the first printed circuit board 331 and/or the second printed circuit board 332 of the printed circuit board structure 330 is a fourth printed circuit disposed to be spaced apart from the printed circuit board structure 330 . It may be electrically connected to a substrate (not shown).
  • the fourth printed circuit board (not shown) may be a flexible printed circuit board (or “flexible printed circuit board”) type radio frequency cable (FRC). have.
  • the fourth printed circuit board may be disposed on at least a portion of the support member 322 .
  • the fourth printed circuit board may be disposed in one area (eg, the area in the +x direction in FIG. 4 ) and/or in another area (eg, the area in the -x direction in FIG. 4 ) of the support member 322 . can
  • the shielding structure 350 may be formed of a conductive material (eg, metal), and is disposed on at least one region of the printed circuit board structure 330 .
  • a plurality of electronic components disposed on the printed circuit board structure 330 may be electromagnetically shielded.
  • the shielding structure 350 may be at least partially disposed on the second printed circuit board 332 of the printed circuit board structure 330 , and may provide a plurality of electronic components disposed on the second printed circuit board 332 . It can be electromagnetically shielded.
  • the rear case 360 is disposed on the -z direction of the printed circuit board structure 330 , and the first printed circuit board 331 and/or the second The second printed circuit board 332 and a plurality of electronic components disposed on the first printed circuit board 331 and/or the second printed circuit board 332 may be protected.
  • the rear case 360 may be formed of a non-conductive material (eg, plastic), but is not limited thereto.
  • the rear case 360 may be omitted.
  • the battery 370 is disposed inside the electronic device 300 to supply power to at least one component of the electronic device 300 .
  • the battery 370 is, for example, recharged. non-rechargeable primary cells, or rechargeable secondary cells, or fuel cells.
  • the battery 370 may be disposed in a battery groove (not shown) formed in at least one region of the support member 322 to supply power to components of the electronic device 300 .
  • the battery 370 may be integrally disposed inside the electronic device 300 , but is not limited thereto, and the battery 370 according to another embodiment is detachably disposed with the electronic device 300 . could be
  • the rear plate 380 may form the rear surface of the electronic device 300 (eg, the second surface 210B of FIG. 3 ).
  • the rear plate 380 may protect the internal components of the electronic device 300 from external impact or inflow of foreign substances.
  • FIG. 5 is an exploded view and a coupling view of a printed circuit board structure according to an embodiment.
  • FIG. 5 is an exploded state and the first printed circuit board 331, the second printed circuit board 332, and/or the interposer 340 of the printed circuit board structure 330 of FIG. 331 ), the second printed circuit board 332 and/or the interposer 340 are coupled to each other.
  • a printed circuit board structure 330 (eg, the printed circuit board structure 330 of FIG. 4 ) according to an embodiment includes a first printed circuit board 331 (eg, the first printed circuit board 331 of FIG. 4 ).
  • printed circuit board 331 eg, the first printed circuit board 331 of FIG. 4
  • second printed circuit board 332 eg, second printed circuit board 332 of FIG. 4
  • interposer 340 eg, interposer 340 of FIG. 4
  • the first printed circuit board 331 may include a first surface 331a facing the +z direction and/or a second surface 331b facing the opposite direction to the first surface 331a. have.
  • at least one electronic component (not shown) may be disposed on at least one of the first surface 331a or the second surface 331b of the first printed circuit board 331 .
  • the at least one electronic component may include a processor (eg, the processor 120 of FIG. 1 ), a memory (eg, the memory 130 of FIG. 1 ), and a communication circuit (eg, FIG. 1 ) necessary for operation of the electronic device. of the communication module 190) or a power management module (eg, the power management module 188 of FIG. 1), but is not limited thereto.
  • the second printed circuit board 332 may be disposed to be spaced apart from the first printed circuit board 331 .
  • the second printed circuit board 332 may be disposed on the first surface 331a of the first printed circuit board 331 (eg, in the +z direction of FIG. 5 ).
  • the second printed circuit board 332 faces the third side 332a and/or the third side 332a facing the +z direction (eg, the -z direction in FIG. 5),
  • the first printed circuit board 331 may include a fourth surface 332b facing at least one region of the first surface 331a.
  • At least one electronic component may be disposed on the third surface 332a and/or the fourth surface 332b of the second printed circuit board 332 .
  • the at least one electronic component may include, for example, at least one of a processor, a memory, a communication circuit, and a power management module, but is not limited thereto.
  • the interposer 340 is positioned between the first printed circuit board 331 and the second printed circuit board 332 to connect the second printed circuit board 332 to the first printed circuit board 331 . ) (eg, in the +z direction in FIG. 5 ).
  • the lower surface 340b of the interposer 340 is disposed on at least one region of the first surface 331a of the first printed circuit board 331
  • the upper surface 340a of the interposer 340 is disposed.
  • At least one region of the fourth surface 332b of the second printed circuit board 332 may be disposed on the .
  • the first printed circuit board 331 is fixed to the lower surface 340b of the interposer 340
  • the second printed circuit board 332 is fixed to the upper surface 340a of the interposer 340 .
  • the first printed circuit board 331 is ) may be fixed to the lower surface 340b of the interposer 340 .
  • the second printed circuit board 332 is the interposer It may be fixed to the top surface 340a of the 340 .
  • the interposer 340 may include an insulating layer 341 and/or at least one conductive via 342 .
  • the insulating layer 341 includes at least one side wall and may be disposed to surround the space between the first printed circuit board 331 and the second printed circuit board 332 .
  • the insulating layer 341 is formed along at least one edge of the first printed circuit board 331 or the second printed circuit board 332 when viewed from the top (eg, the +z direction in FIG. 5 ). It may be formed in a band shape forming a closed-curve.
  • the shape of the insulating layer 341 is not limited to the above-described embodiment.
  • the insulating layer 341 connects one point and another point of at least one sidewall and supports the first printed circuit board 331 and/or the second printed circuit board 332 . (341a) may be included.
  • some of the at least one electronic component disposed on the first printed circuit board 331 and/or the second printed circuit board 332 may be disposed to be covered by the above-described insulating layer 341 . .
  • the at least one conductive via 342 may be formed of a conductive material and may be disposed through at least one region of the insulating layer 341 .
  • the at least one conductive via 342 includes the first printed circuit board 331 disposed at the lower end of the interposer 340 (eg, -z direction in FIG. 5 ) and the upper end of the interposer 340 (
  • the second printed circuit board 332 disposed in the +z direction of FIG. 5 may be electrically connected.
  • at least one electronic component disposed on the first side 331a and/or the second side 331b of the first printed circuit board 331 may be second printed via the at least one conductive via 342 . It may be electrically connected to at least one electronic component disposed on the third surface 332a and/or the fourth surface 332b of the circuit board 332 .
  • FIG. 6 is an enlarged view of an interposer structure and a region A of the interposer structure according to an embodiment
  • FIG. 7 is a cross-sectional view taken along the I-I' direction of the interposer structure of FIG. 6
  • the interposer structure 400 illustrated in FIG. 6 may be a structure of the interposer 340 disposed between the first printed circuit board 331 and the second printed circuit board 332 of FIG. 5 .
  • the interposer structure 400 (or “printed circuit board structure”) according to an embodiment may include an insulating layer 410 (eg, the insulating layer of FIG. 5 ). 341 ), at least one layer of solder resist (or “solder resist”) 420 , and at least one conductive via 430 (eg, at least one conductive via 342 in FIG. 5 ). )) and/or presolder 440 .
  • the insulating layer 410 may be formed of a material having a non-conductive material, and may have a closed-curve shape.
  • the insulating layer 410 may be formed in a band shape forming a closed curve when viewed from the top (eg, the +z direction of FIG. 6 ).
  • the insulating layer 410 forms a closed curve and has at least one side wall 411 having a specified thickness and/or at least one penetration penetrating at least one region of the insulating layer 410 .
  • hole 412 (or “via hole”).
  • the at least one sidewall 411 may form at least one side surface of the insulating layer 410 .
  • the at least one through hole 412 may be formed in at least one region of the inner region of the insulating layer 410 spaced apart from the side surface of the insulating layer 410 .
  • the at least one through hole 412 may be formed to penetrate from one surface of the insulating layer 410 facing the +z direction to the surface of the insulating layer 410 facing the -z direction, but is limited thereto. no.
  • the at least one solder resist layer 420 may be disposed on at least one region of the top surface 410a and/or the bottom surface 410b of the insulating layer 410 .
  • the at least one solder resist layer 420 may be disposed on top and/or bottom of the interposer structure 400 for electronic components (eg, the first printed circuit board 331 of FIG. 5 , the second printed circuit board ( 332)), it is possible to prevent lead from adhering to a region of the insulating layer 410 on which the at least one solder resist layer 420 is disposed during the process of soldering (or “soldering”).
  • the at least one solder resist layer 420 may include a first solder resist layer 421 and/or a second solder resist layer 422 .
  • the first solder resist layer 421 is disposed on at least one region of the top surface 410a of the insulating layer 410 to prevent lead from adhering to the top surface 410a of the insulating layer 410 .
  • the second solder resist layer 422 is disposed on at least one region of the lower surface 410b of the insulating layer 410 to prevent lead from adhering to the lower surface 410b of the insulating layer 410 .
  • the first solder resist layer 421 may include at least one first opening 421a formed at a position corresponding to the at least one through hole 412 of the insulating layer 410 .
  • at least one region of the at least one first opening 421a overlaps the at least one through hole 412 .
  • the at least one first opening 421a is formed to have a larger area than the at least one through hole 412 , so that the outer peripheral surface of the at least one first opening 421a is the outer peripheral surface of the at least one through hole 412 .
  • the shape of the at least one first opening 421a is not limited to the above-described embodiment, and according to another embodiment (not shown), the at least one first opening 421a is larger than the at least one through-hole 412 . It may be formed in a narrow area or may be formed in substantially the same area.
  • the second solder resist layer 422 may include at least one second opening 422a formed at a position corresponding to the at least one through hole 412 of the insulating layer 410 .
  • at least one region of the at least one second opening 422a overlaps the at least one through hole 412 .
  • the at least one second opening 422a is formed to have a larger area than the at least one through hole 412 , so that the outer peripheral surface of the at least one second opening 422a is the outer peripheral surface of the at least one through hole 412 .
  • the shape of the at least one second opening 422a is not limited to the above-described embodiment, and according to another embodiment (not shown), the at least one second opening 422a is larger than the at least one through hole 412 . It may be formed in a narrow area or may be formed in substantially the same area.
  • the at least one second opening 422a may be formed at a position corresponding to the at least one first opening 421a of the first solder resist layer 421 .
  • an insulating layer A partial region of the 410 and/or a partial region of the at least one conductive via 430 may be exposed to the outside of the interposer structure 400 .
  • the at least one conductive via 430 may be located inside the at least one through hole 412 of the insulating layer 410 .
  • the at least one conductive via 430 may be formed of a conductive material (eg, metal) to electrically connect electronic components disposed in the interposer structure 400 .
  • the at least one conductive via 430 may include an electronic component disposed on the upper end of the interposer structure 400 (eg, the first printed circuit board 331 of FIG. 5 ) and a lower end of the interposer structure 400 .
  • An electronic component eg, the second printed circuit board 332 of FIG. 5
  • the at least one conductive via 430 may include a conductive via having a cylindrical shape (or a “hole shape”), but is not limited thereto.
  • the at least one conductive via 430 is formed in a direction in which the at least one first opening 421a of the first solder resist layer 421 is formed from the top surface 410a of the insulating layer 410 (eg, in FIG. At least one second opening 422a of the second solder resist layer 422 in the lower surface 410b of the first protruding portion 431 and/or the insulating layer 410 protruding in the +z direction of 7)
  • a second protruding portion 432 protruding in the formed direction may be included.
  • the first protruding portion 431 of the at least one conductive via 430 protrudes from the top surface 410a of the insulating layer 410 to one surface of the first solder resist layer 421 in the +z direction.
  • the second protruding portion 432 of the at least one conductive via 430 may protrude from the bottom surface 410b of the insulating layer 410 to one surface of the second solder resist layer 422 in the -z direction.
  • the presolder 440 may be formed on an upper region (eg, a region in the +z direction of FIGS. 7 and 8 ) and/or a lower region (eg, in FIGS. 7 and 8 ) of the interposer structure 400 .
  • -z-direction region may serve to fix the electronic component disposed at the upper end and/or lower end of the interposer structure 400 to the interposer structure 400 .
  • the presolder 440 may include a first presolder 441 and/or a second presolder 442 .
  • the first presolder 441 includes at least one conductive via 430 exposed to the outside of the interposer structure 400 through the at least one first opening 421a of the first solder resist layer 421 .
  • ) may be disposed on the first protruding portion 431 .
  • the first presolder 441 is seated on one end of the first protruding portion 431 (eg, one end in the +z direction of FIG. 7 ), and is a part of the upper surface 410a of the insulating layer 410 .
  • the second presolder 442 includes at least one conductive via 430 exposed to the outside of the interposer structure 400 through the at least one second opening 422a of the second solder resist layer 422 .
  • ) may be disposed on the second protruding portion 432 .
  • the second presolder 442 is seated on one end (eg, one end in the -z direction of FIG. 7 ) of the second protruding portion 432 , and a portion of the lower end surface 410b of the insulating layer 410 . It may be disposed to surround the region and/or a partial region of the second protruding portion 432 .
  • the interposer structure 400 may fix electronic components to the upper end and/or lower end of the interposer structure 400 through the first presolder 441 and/or the second presolder 442 .
  • the interposer structure 400 applies heat to the first presolder 441 to form a second printed circuit board (eg, FIG. 5, the second printed circuit board 332) may be soldered.
  • the interposer structure 400 applies heat to the second presolder 442 to form a first printed circuit board (eg, FIG. 5 ) at the lower end of the interposer structure 400 (eg, -z direction in FIG. 7 ). of the first printed circuit board 331) may be soldered.
  • the interposer structure 400 includes a first protruding portion 431 and/or a second protruding portion 432 protruding in an upper direction and/or a lower direction with respect to the insulating layer 410 .
  • a space in which the presolder 440 can be seated can be formed without forming a land through the at least one conductive via 430 .
  • a pitch between the conductive vias 430 is provided to secure a space for the land to be formed.
  • )(P 1 ) may not be separated more than a specified distance.
  • the above-described interposer structure 400 having a landless structure may form a distance between the conductive vias 430 closer than that of the interposer structure including the land.
  • the interposer structure 400 forms a distance P 1 between the conductive vias 430 to be close, and thus a plurality of printed circuit boards disposed on top and/or bottom of the interposer structure 400 .
  • Electronic components may be disposed or mounted at high density on the devices (eg, the first printed circuit board 331 and the second printed circuit board 332 of FIG. 5 ).
  • the interposer structure 400 may further include a side plating part 450 .
  • the side plating part 450 may be positioned on at least one region of the side surface 410c of the insulating layer 410 to electromagnetically shield the interposer structure 400 .
  • the side surface 410c of the insulating layer 410 is positioned between the top surface 410a and the bottom surface 410b of the insulating layer 410, and the space between the top surface 410a and the bottom surface 410b. may mean a side surrounding the .
  • the side plating part 450 may shield noise generated inside the interposer structure 400 (eg, noise generated from electronic components) from leaking to the outside of the interposer structure 400 , or Noise introduced from the outside of the structure 400 may be shielded.
  • FIG. 8 is a flowchart illustrating an operation of manufacturing an interposer structure according to an exemplary embodiment.
  • 9A is a view for explaining an operation of forming at least one through hole in a printed circuit board, according to an embodiment
  • FIG. 9B is a view for explaining an operation of forming at least one through hole in a printed circuit board. It is a view for explaining an operation of filling and planarizing a printed circuit board
  • FIG. 9C is a view for explaining an operation of etching a printed circuit board, according to an embodiment
  • FIG. 9D is an embodiment According to an example, it is a view for explaining an operation of forming a solder resist layer on an upper surface and/or a lower surface of a printed circuit board. It is a diagram for explaining the operation of forming.
  • FIGS. 9A to 9E show a manufacturing operation for some regions (eg, region A in FIG. 6 ) of an interposer structure (or “printed circuit board structure”), and other regions of the interposer structure are manufactured through the same operation.
  • regions eg, region A in FIG. 6
  • printed circuit board structure or “printed circuit board structure”
  • the printed circuit board 401 is processed in operation 801 to penetrate at least one region of the printed circuit board 401 .
  • a through hole 412 (or “via hole”) (eg, at least one through hole 412 of FIG. 7 ) may be formed.
  • the printed circuit board 401 may include an insulating layer 410 (eg, the insulating layer 410 of FIG. 7 ) and/or a top surface 410a of the insulating layer 410 (eg, the top surface of FIG. 7 ).
  • the at least one through hole 412 may pass through at least one region of the insulating layer 410 and the copper foil 402 .
  • the at least one through hole 412 may be formed by drilling at least one region of the printed circuit board 401 .
  • drilling is only an example of a processing method of forming the at least one through hole 412, and according to another embodiment, the at least one through hole 412 is formed through laser processing or punching processing. may be formed.
  • the structure manufacturing operation of the interposer may include a conductive material (or “conductive material”) inside the at least one through hole 412 formed in the printed circuit board 401 in operation 802 . ") can be filled.
  • the inside of the at least one through hole 412 may be filled with a conductive material through a hole plugging printing technique, but the inside of the at least one through hole 412 may be filled with a conductive material.
  • the method is not limited to the above-described embodiment.
  • the conductive material filled in the at least one through hole 412 may be a material other than copper.
  • the conductive material may include, for example, at least one of silver paste, aluminum, silver-aluminum, carbon paste, or carbon nanotube paste. However, the present invention is not limited thereto.
  • the structure manufacturing operation of the interposer may planarize (or “polish”) the top surface and/or the bottom surface of the printed circuit board 401 .
  • a region protruding toward the top and/or bottom of the printed circuit board 401 may be formed.
  • at least one conductive via 430 eg, FIG. 7 conductive vias 430
  • the top surface and/or the bottom surface of the printed circuit board 401 may be planarized through brush processing or buffing.
  • the top surface and/or the bottom surface of the printed circuit board 401 may be planarized through a polishing process.
  • the polishing process may include at least one of mechanical polishing or chemical mechanical polishing (CMP).
  • the insulating layer 410 is etched by etching the top surface and/or the bottom surface of the printed circuit board 401 in operation 804 . ) may be removed from the copper foil 402 disposed on the upper surface and the lower surface.
  • the at least one conductive via 430 is formed of a material other than copper, the at least one conductive via 430 is formed in the process of etching the top and/or bottom surfaces of the printed circuit board 401 . may not be removed.
  • the top surface 410a and/or the bottom surface of the insulating layer 410 may be formed.
  • the first protruding portion 431 of the at least one conductive via 430 protruding in the +z direction from the top surface 410a of the insulating layer 410 eg, first in FIG.
  • solder is applied to at least one region of the upper surface 410a and/or the lower surface 410b of the insulating layer 410 .
  • a resist layer 420 (eg, the solder resist layer 420 of FIG. 7 ) may be formed.
  • solder resist ink is applied to an area other than the area in which at least one conductive via 430 of the upper surface 410a and/or the lower surface 410b of the insulating layer 410 is disposed.
  • the solder resist layer 420 may be formed through a process of curing the applied ink by applying UV (ultraviolet ray) to the applied ink, but is not limited thereto.
  • a first solder resist layer 421 eg, the first solder resist layer 421 of FIG. 7
  • insulation A second solder resist layer 422 eg, the second solder resist layer 422 of FIG. 7
  • the bottom surface 410b of the layer 410 may be formed on the bottom surface 410b of the layer 410 .
  • solder resist ink is applied to an area other than the area where the conductive vias 430 are disposed, at least one agent is applied to the area corresponding to the at least one conductive via 430 of the first solder resist layer 421 .
  • One opening 421a eg, at least one first opening 421a of FIG. 7
  • at least one second opening 422a is provided in the region corresponding to the at least one conductive via 430 of the second solder resist layer 422 .
  • the first protruding portion 431 and/or the second protruding portion 432 of the at least one conductive via 430 may be performed according to an exemplary embodiment.
  • a presolder 440 eg, the presolder 440 of FIG. 7 .
  • a first presolder 441 is formed on at least one region of the first protruding portion 431 of the at least one conductive via 430
  • a first presolder 441 is formed on the at least one conductive via 430
  • a second presolder 442 may be formed on at least one region of the second protruding portion 432 .
  • the first presolder 441 and/or the second presolder 442 may be applied to the first protruding portion 431 and/or the second protruding portion 432 using, for example, a metal mask. After applying or squeezing solder cream (or "solder paste”), it is formed through a process of melting the applied solder cream (or “reflow process”).
  • solder cream or "solder paste”
  • the present invention is not limited thereto.
  • the manufacturing operation of the interposer structure may manufacture the interposer structure 400 that does not include a land for seating the presolder 440 through operations 801 to 806 described above.
  • the interposer structure 400 is formed in at least a region of the side surface of the insulating layer 410 (eg, the side surface 410c of FIG. 6 ).
  • the method may further include an operation of forming a side plating part (eg, the side plating part 450 of FIG. 6 ) for spontaneously shielding.
  • the operation of forming the side plating part is an operation of plating the side surface of the insulating layer 410 and then attaching a dry film to at least one region of the side surface of the insulating layer 410 where the side plating part is to be formed.
  • a side plating portion may be formed in at least one region of the side surface.
  • FIG. 10 is an enlarged view of an interposer structure and a region B of the interposer structure according to another exemplary embodiment.
  • 11A is a cross-sectional view of the interposer structure of FIG. 10 taken in the II' direction
  • FIG. 11B is a cross-sectional view of the interposer structure of FIG. 10 cut in the II-II' direction
  • FIG. 11C is the interposer structure of FIG. It is a cross-sectional view of the poser structure cut in the III-III' direction
  • FIG. 11D is a view showing a state in which the solder resist layer and/or the pre-solder are removed from the interposer structure of FIG. 10 .
  • the interposer structure 500 illustrated in FIG. 10 may be a structure of the interposer 340 disposed between the first printed circuit board 331 and the second printed circuit board 332 of FIG. 5 .
  • the interposer structure 500 (or “printed circuit board structure”) according to an embodiment includes an insulating layer 510 (eg, FIG. 5 ). insulating layer 341), at least one solder resist layer (or “solder resist”) 520 , at least one first conductive via 531 , at least one second conductive via 532 and/or presolder 540 .
  • the insulating layer 510 may be formed of a material having a non-conductive material, and may have a closed-curve shape.
  • the insulating layer 510 may be formed in a band shape forming a closed curve when viewed from the top (eg, the +z direction of FIG. 10 ).
  • the insulating layer 510 forms a closed curve and has at least one side wall 511 having a specified thickness, and at least one through hole 512 penetrating at least one region of the insulating layer 510 . ) (or “via hole”) and/or a slot 513 penetrating at least one region of the insulating layer 510 .
  • the at least one sidewall 511 may form at least one side surface of the insulating layer 510 .
  • the at least one through hole 512 may be formed in at least one region of the inner region of the insulating layer 510 spaced apart from the side surface of the insulating layer 510 .
  • the at least one through hole 512 may be formed to penetrate from one surface of the insulating layer 510 in the +z direction to the surface of the insulating layer 510 in the -z direction, but is limited thereto. no.
  • the slot 513 may be formed in at least one region of the inner region of the insulating layer 510 spaced apart from the side surface of the insulating layer 510 .
  • the slot 513 is substantially the same as or similarly to the at least one through hole 512 , from one surface facing the +z direction of the insulating layer 510 to one side facing the -z direction of the insulating layer 510 . It may be formed through up to, but is not limited thereto.
  • the slot 513 may be disposed to be spaced apart from the at least one through hole 512 .
  • the slot 513 may be formed in a rectangular bar shape when viewed from the upper end of the insulating layer 510 (eg, in the +z direction of FIG. 11D ).
  • the slot 513 may be formed in a rectangular shape when viewed from the top of the insulating layer 510 .
  • the slot 513 may be formed to have a larger area than the at least one through hole 512 , but is not limited thereto.
  • the at least one solder resist layer 520 may be disposed on at least one region of the top surface 510a and/or the bottom surface 510b of the insulating layer 510 .
  • the at least one solder resist layer 520 may be disposed on top and/or bottom of the interposer structure 500 for electronic components (eg, the first printed circuit board 331 of FIG. 5 , the second printed circuit board ( 332)), it is possible to prevent lead from adhering to a region of the insulating layer 510 on which the at least one solder resist layer 520 is disposed during the process of soldering (or “soldering”).
  • the at least one solder resist layer 520 may include a first solder resist layer 521 and/or a second solder resist layer 522 .
  • the first solder resist layer 521 is disposed on at least one region of the top surface 510a of the insulating layer 510 to prevent lead from adhering to the top surface 510a of the insulating layer 510 .
  • the second solder resist layer 522 is disposed on at least one region of the lower surface 510b of the insulating layer 510 to prevent lead from adhering to the lower surface 510b of the insulating layer 510 .
  • the first solder resist layer 521 may include at least one first opening 521a and/or a slot formed at a position corresponding to the at least one through hole 512 of the insulating layer 510 . It may include at least one second opening 521b formed at a position corresponding to at least one region of the .
  • at least one region of the at least one first opening 521a overlaps the at least one through hole 512 . can be arranged as much as possible.
  • at least one region of the at least one second opening 521b may be disposed to overlap with one region of the slot 513 .
  • the second solder resist layer 522 includes at least one third opening 522a and/or the insulating layer 510 formed at a position corresponding to the at least one through hole 512 of the insulating layer 510 .
  • ) may include at least one fourth opening 522b formed at a position corresponding to one region of the slot 513 .
  • at least one region of the at least one third opening 522a overlaps the at least one through hole 512 . can be arranged as much as possible.
  • At least one region of the at least one fourth opening 522b may be disposed to overlap with one region of the slot 513 .
  • the at least one third opening 522a may be formed at a position corresponding to the at least one first opening 521a of the first solder resist layer 521
  • the at least one fourth opening 522b may be formed.
  • the at least one first conductive via 531 may be located inside the at least one through hole 512 of the insulating layer 510 .
  • the at least one first conductive via 531 may be formed in a cylindrical shape (or “hole shape”), but the shape of the at least one first conductive via 531 is limited to the above-described embodiment. it is not
  • the at least one first conductive via 531 is formed of a conductive material (eg, metal), such that the top (eg, the +z direction in FIG. 10 ) and/or the bottom (eg, the +z direction of FIG. 10 ) of the interposer structure 500 . : Electronic components disposed in the -z direction of FIG. 10) may be electrically connected.
  • the at least one first conductive via 531 is an electronic component (eg, the first printed circuit board ( 331)) and an electronic component (eg, the second printed circuit board 332 of FIG. 5 ) disposed on the upper end (eg, in the +z direction of FIG. 10 ) of the interposer structure 500 may be electrically connected.
  • an electronic component eg, the first printed circuit board ( 331)
  • an electronic component eg, the second printed circuit board 332 of FIG. 5
  • the at least one second conductive via 532 may be located inside the slot 513 of the insulating layer 510 .
  • the at least one second conductive via 532 may be formed in a rectangular bar shape having a specified length and/or thickness, but the shape of the at least one second conductive via 532 is described above. It is not limited to one embodiment.
  • the at least one second conductive via 532 is formed of a conductive material, such that the top and/or bottom of the interposer structure 500 is substantially the same or similar to the at least one first conductive via 531 . It is possible to electrically connect electronic components disposed on the .
  • the at least one second conductive via 532 may not only electrically connect electronic components, but may also act as a ground that electromagnetically shields the interposer structure 500 .
  • the at least one second conductive via 532 may have a relatively larger area than the at least one first conductive via 531 , and may act as a ground, and may flow into the interposer structure 500 or , it is possible to shield noise leaking from the interposer structure 500 .
  • the at least one second conductive via 532 is disposed in a region adjacent to the side surface 510c of the insulating layer 510 to shield noise introduced from the side surface of the interposer structure 500 or It is possible to shield the noise leaking out in the lateral direction from the inside of the poser structure 500 .
  • a separate plating portion (eg, the side plating portion 450 of FIG. 6 ) is formed on the side surface of the insulating layer 510 through at least one second conductive via 532 ). It is possible to electromagnetically shield noise that is introduced into the interposer structure 500 from the outside or leaks out from the interposer structure 500 without forming a . That is, the interposer structure 500 according to an embodiment electrically connects electronic components and omits the plating part manufacturing process through at least one second conductive via 532 , thereby simplifying the manufacturing process, Manufacturing cost can be reduced.
  • the at least one first conductive via 531 and the at least one second conductive via 532 have different heights from each other. can be formed.
  • the at least one first conductive via 531 may be formed to have a first height h 1
  • the at least one second conductive via 532 may be lower than the first height h 1 . It may be formed to have a second height (h 2 ).
  • the at least one second conductive via 532 is formed inside the slot 513 having a larger area than the at least one through hole 512 , it is connected to the at least one first conductive via 531 . It may be formed to have a lower height than that, and a description thereof will be provided later.
  • the at least one first conductive via 531 is formed in a direction (eg, a direction in which the at least one first opening 521a of the first solder resist layer 521 is formed from the top surface 510a of the insulating layer 510 ).
  • at least one third opening 522a of the second solder resist layer 522 in the lower end surface 510b of the first protruding portion 531a and/or the insulating layer 510 protruding in the +z direction in FIG. 11C ) may include a second protruding portion 531b protruding in a direction (eg, the -z direction of FIG. 11C ).
  • the first protruding portion 531a may protrude from the top surface 510a of the insulating layer 510 to one surface of the first solder resist layer 521 in the +z direction.
  • the second protruding portion 531b may protrude from the lower surface 510b of the insulating layer 510 to one surface of the second solder resist layer 522 in the -z direction.
  • the at least one second conductive via 532 may be formed to have substantially the same height as the insulating layer 510 .
  • one end of the at least one second conductive via 532 eg, one end in the +z direction of FIG. 10
  • the other end eg, one end in the -z direction of FIG. 10
  • a portion of the at least one second conductive via 532 may have a second opening 521b of the first solder resist layer 521 and/or a fourth opening 522b of the second solder resist layer 522 . It may be exposed to the outside of the interposer structure 500 through the
  • the presolder 540 may be a top region (eg, a region in the +z direction of FIG. 10 ) and/or a bottom region (eg, a region in the -z direction of FIG. 10 ) of the interposer structure 500 . It is disposed in the interposer structure 500 , and may serve to fix the electronic component disposed on the upper end and/or lower end of the interposer structure 500 to the interposer structure 500 .
  • the presolder 540 may include a first presolder 541 and/or a second presolder 542 .
  • the first presolder 541 is a first protruding portion ( 531a) and/or the at least one second conductive via 532 exposed to the outside of the interposer structure 500 through the at least one second opening 521b.
  • the first presolder 541 may include one end of the first protruding portion 531a (eg, one end in the +z direction of FIG. 11C ) and/or one end of the at least one second conductive via 532 (eg, one end of the second conductive via 532 ). : One end facing the +z direction of FIG. 11c) may be seated.
  • the second presolder 542 is a second protruding portion of the at least one first conductive via 531 exposed to the outside of the interposer structure 500 through the at least one third opening 522a. 531b) and/or in one region of the at least one second conductive via 532 exposed to the outside of the interposer structure 500 through the at least one fourth opening 522b.
  • the second presolder 542 may include the other end of the second protruding portion 531b (eg, one end in the -z direction of FIG. 11C ) and/or the other end of the at least one second conductive via 532 . (eg, one end in the -z direction of FIG. 11C ).
  • the interposer structure 500 may fix electronic components to the upper end and/or lower end of the interposer structure 500 through the first presolder 541 and/or the second presolder 542 .
  • the interposer structure 500 applies heat to the first presolder 541 to form a second printed circuit board ( Example: The second printed circuit board 332 of FIG. 5) may be soldered.
  • the interposer structure 500 applies heat to the second presolder 542 to form a lower end of the interposer structure 500 (eg, -z direction in FIGS. 10 and 11C ) on a first printed circuit board (eg, : The first printed circuit board 331 of FIG. 5) may be soldered.
  • the interposer structure 500 includes at least one first conductive via 531 and/or a bar including a first protruding portion 531a and/or a second protruding portion 531b.
  • a space in which the presolder 540 can be seated can be formed without forming a separate land through the at least one second conductive via 532 in the shape of the second conductive via 532 .
  • the interposer structure 500 is formed as a landless structure that does not include a land, at least one first conductive via 531 to secure a space for the land to be formed.
  • a pitch P 2 between the and at least one second conductive via 532 may not be spaced apart by a specified distance or more.
  • the above-described interposer structure 500 having a landless structure has at least one first conductive via 531 and at least one second conductive via 532 compared to an interposer structure including a land. ) and the distance (P 2 ) between them can be formed close.
  • the interposer structure 500 forms a distance between the at least one first conductive via 531 and the at least one second conductive via 532 to be close to each other, thereby forming the upper end of the interposer structure 500 .
  • and/or electronic components may be disposed or mounted at a high density on a plurality of printed circuit boards disposed at the bottom (eg, the first printed circuit board 331 and the second printed circuit board 332 of FIG. 5 ). .
  • FIG. 12 is a flowchart illustrating an operation of manufacturing an interposer structure according to another exemplary embodiment.
  • 13A is a diagram for explaining an operation of forming at least one through hole and/or a slot in a printed circuit board, according to an embodiment
  • FIG. 13B is, according to an embodiment, at least one It is a view for explaining an operation of filling a through hole and/or slot with a conductive material and planarizing a printed circuit board
  • FIG. 13C describes an operation of etching the printed circuit board
  • 13D is a view for explaining an operation of forming a solder resist layer on the upper and/or lower surface of a printed circuit board, according to an embodiment
  • FIG. 13E is, It is a diagram for explaining an operation of forming a presolder, according to an embodiment.
  • FIGS. 13A to 13E show manufacturing operations for some regions (eg, region B in FIG. 10 ) of the interposer structure (or “printed circuit board structure”), and other regions of the interposer structure are manufactured through the same operation.
  • regions eg, region B in FIG. 10
  • printed circuit board structure or “printed circuit board structure”
  • the printed circuit board 501 is processed in operation 1201 to penetrate at least one region of the printed circuit board 501 .
  • the printed circuit board 501 may include an insulating layer 510 (eg, the insulating layer 510 of FIG. 11A ) and/or a top surface 510a of the insulating layer 510 (eg, the top surface of FIG. 11A ).
  • the at least one through hole 512 may pass through at least one region of the insulating layer 510 and the copper foil 502 .
  • the at least one through hole 512 may be formed by drilling at least one region of the printed circuit board 501 .
  • drilling is only an example of a processing method of forming the at least one through hole 512, and according to another embodiment, the at least one through hole 512 is formed through laser processing or punching processing. may be formed.
  • the slot 513 is formed to have a relatively large area compared to the at least one through-hole 512 , and is substantially the same as or similar to the processing method of forming the at least one through-hole 512 .
  • the slot 513 may be formed through at least one of a plurality of drilling processing, a plurality of punching processing, or a plurality of laser processing, but is not limited thereto.
  • At least one through hole 512 and/or the slot 513 formed in the printed circuit board 501 in operation 1202. It can be filled with a conductive material.
  • operation 1202 may fill the interior of at least one through hole 512 and/or slot 513 with a conductive material (or “conductive material”) via a hole plugging printing technique, but at least A method of filling the inside of one through hole 512 with a conductive material is not limited to the above-described embodiment.
  • the conductive material filled in the at least one through hole 512 and/or the slot 513 may be a material other than copper.
  • the conductive material may include, for example, at least one of silver paste, aluminum, silver-aluminum, carbon paste, or carbon nanotube paste. However, the present invention is not limited thereto.
  • the top surface and/or the bottom surface of the printed circuit board 501 may be planarized (or “polished”).
  • a region protruding toward the top and/or bottom of the printed circuit board 501 is formed.
  • the region protruding toward the top and/or bottom of the printed circuit board 501 may be removed through a planarization process.
  • the top surface and/or the bottom surface of the printed circuit board 501 may be planarized through brush processing or buffing.
  • the top surface and/or the bottom surface of the printed circuit board 501 may be planarized through a polishing process.
  • the polishing process may include at least one of mechanical polishing or chemical mechanical polishing (CMP).
  • the at least one first conductive via 531 (eg, at least one of the at least one conductive via 531 of FIG. 11A ) by planarizing the region protruding toward the top and/or bottom of the printed circuit board 501 in operation 1203 .
  • a first conductive via 531 ) and/or at least one second conductive via 532 (eg, at least one second conductive via 532 of FIG. 11A ) may be formed.
  • the at least one second conductive via 532 is formed by filling the slot 513 having a larger area than the at least one through hole 512 with a conductive material, so at least one second conductive via ( The 532 may be formed to have a relatively low height compared to the at least one first conductive via 531 .
  • the at least one first conductive via 531 is formed to have a first height h 1
  • the at least one second conductive via 532 has a second height lower than the first height h 1 . (h 2 ) It may be formed to have.
  • the insulating layer 510 is etched by etching the top surface and/or the bottom surface of the printed circuit board 501 in operation 1204 . ) may be removed from the copper foil 502 disposed on the upper surface and the lower surface.
  • the at least one first conductive via 531 and/or the at least one second conductive via 532 are formed of a material other than copper, such that a top surface and/or a bottom surface of the printed circuit board 501 . At least one first conductive via 531 and/or at least one second conductive via 532 may not be removed during the surface etching process.
  • the top surface 510a and/or the bottom surface of the insulating layer 510 are formed as the copper foil 502 disposed on the top surface 510a and the bottom surface 510b of the insulating layer 510 .
  • a partial region of the at least one first conductive via 531 protruding from the 510b may be formed.
  • the first protruding portion 531a of the at least one first conductive via 531 protruding in the +z direction from the top surface 510a of the insulating layer 510 eg, in FIG.
  • the first protruding portion 531a) and/or the second protruding portion 531b of the at least one first conductive via 530 protruding in the -z direction from the bottom surface 510b of the insulating layer 510 may be formed.
  • solder is applied to at least one region of the upper surface 510a and/or the lower surface 510b of the insulating layer 510 .
  • a resist layer 520 (eg, the solder resist layer 520 of FIG. 11A ) may be formed.
  • at least one first conductive via 531 and/or at least one second conductive via 532 of the top surface 510a and/or the bottom surface 510b of the insulating layer 510 may be formed.
  • a first solder resist layer 521 (eg, the first solder resist layer 521 of FIG. 11A ) may be formed on the top surface 510a of the insulating layer 510 , and insulation
  • a second solder resist layer 522 (eg, the second solder resist layer 522 of FIG. 11A ) may be formed on the bottom surface 510b of the layer 510 .
  • the first solder resist layer 521 is At least one first opening 521a and/or at least one second opening 521b are formed in the second solder resist layer 522, and at least one third opening 522a and/or at least one A fourth opening 522b may be formed.
  • at least one first opening 521a is formed in a region corresponding to at least one first conductive via 531 of the first solder resist layer 521
  • at least one second conductive via 532 is formed.
  • at least one second opening 521b may be formed in a region corresponding to one region.
  • At least one third opening 522a is formed in a region corresponding to the at least one first conductive via 531 of the second solder resist layer 522 , and at least one second conductive via 532 is formed. At least one second opening 522b may be formed in a region corresponding to one region of .
  • At least one first conductive via 531 and/or at least one second conductive via 532 are free.
  • a solder 540 eg, the presolder 540 of FIG. 11A
  • the first protruding portion 531a of the at least one first conductive via 531 and/or one end of the at least one second conductive via 532 (eg, the +z direction in FIG. 13E )
  • a first presolder 541 may be formed in at least one region of the ( one end of the ).
  • the second protruding portion 531b of the at least one first conductive via 531 and/or the other end of the at least one second conductive via 532 (eg, one end in the -z direction of FIG. 13E )
  • a second presolder 542 may be formed in at least one region of the .
  • the first presolder 541 is a first protruding portion 531a exposed to the outside through at least one first opening 521a and/or at least one second opening 521b and/or at least After applying or squeezing solder cream (or “solder paste”) to one region of one second conductive via 532 , the process of melting the applied solder cream (or It may be formed through a "reflow process”), but is not limited thereto.
  • the second presolder 542 may include a second protruding portion 531b exposed to the outside through the at least one third opening 522a and/or the at least one fourth opening 522b and/or at least It may be formed by applying solder cream to one region of one second conductive via 532 and then melting the applied solder cream, but is not limited thereto.
  • the interposer structure 500 that does not include a land for seating the presolder 540 may be manufactured through the above-described operations 1201 to 1206 .
  • FIG. 14 is an enlarged view of an interposer structure and a region C of the interposer structure according to another embodiment
  • FIG. 15A is a cross-sectional view taken along the II′ direction of the interposer structure of FIG. 14 , according to an embodiment
  • FIG. 15B is a cross-sectional view taken along the II′ direction of the interposer structure of FIG. 14 , according to another embodiment.
  • the interposer structure 600 illustrated in FIG. 14 may be a structure of the interposer 340 disposed between the first printed circuit board 331 and the second printed circuit board 332 of FIG. 5 .
  • the interposer structure 600 (or "printed circuit board structure") according to an embodiment may include an insulating layer 610 (eg, the insulating layer ( 341 ), at least one layer of solder resist (or “solder resist”) 620 , at least one conductive via 630 (eg, at least one conductive via 342 in FIG. 5 ). ), a presolder 640 , and/or a conductive pad 650 .
  • the interposer structure 600 may be a structure in which a conductive pad 650 is added to the interposer structure 400 of FIG. 6 and/or the interposer structure 500 of FIG. 10 .
  • the insulating layer 610 may be formed of a material having a non-conductive material, and may have a closed-curve shape.
  • the insulating layer 610 may be formed in a band shape forming a closed curve when viewed from the top (eg, the +z direction of FIG. 14 ).
  • the insulating layer 610 forms a closed curve and has at least one side wall 611 having a specified thickness and/or at least one through hole penetrating at least one region of the insulating layer 610 ( 612) (or “via hole”).
  • the at least one sidewall 611 may form at least one side surface of the insulating layer 610 .
  • the at least one through hole 612 may be formed in at least one region of the inner region of the insulating layer 610 spaced apart from the side surface of the insulating layer 610 .
  • the at least one through hole 612 may be formed to penetrate from one surface of the insulating layer 610 toward the +z direction to the surface of the insulating layer 610 toward the -z direction, but is limited thereto. no.
  • the insulating layer 610 is a bar-shaped slot (not shown) having a specified length and/or thickness penetrating at least one region of the insulating layer 610 (eg: It may further include a slot 513 of FIG. 10 .
  • the above-described slot may be substantially the same as or similar to the slot 513 of FIG. 10 , and a redundant description will be omitted below.
  • the at least one solder resist layer 620 may be disposed on at least one region of the top surface 610a and/or the bottom surface 610b of the insulating layer 610 .
  • the at least one solder resist layer 620 may be disposed on the top and/or bottom of the interposer structure 600 for electronic components (eg, the first printed circuit board 331 of FIG. 5 , the second printed circuit board ( 332)), it is possible to prevent lead from adhering to a region of the insulating layer 610 on which the at least one solder resist layer 620 is disposed during the process of soldering (or “soldering”).
  • the at least one solder resist layer 620 may include a first solder resist layer 621 and/or a second solder resist layer 622 .
  • the first solder resist layer 621 is disposed on at least one region of the top surface 610a of the insulating layer 610 to prevent lead from adhering to the top surface 610a of the insulating layer 610 .
  • the second solder resist layer 622 is disposed on at least one region of the lower surface 610b of the insulating layer 610 to prevent lead from adhering to the lower surface 610b of the insulating layer 610 .
  • the first solder resist layer 621 may include at least one first opening 621a formed at a position corresponding to the at least one through hole 612 of the insulating layer 610 .
  • at least one region of the at least one first opening 621a is at least one through hole 612 .
  • the at least one first opening 621a has a larger area than the at least one through hole 612 , so that the outer peripheral surface of the at least one first opening 621a is the outer peripheral surface of the at least one through hole 612 .
  • the shape of the at least one first opening 621a is not limited to the above-described embodiment, and according to another embodiment (not shown), the at least one first opening 621a is larger than the at least one through-hole 612 . It may be formed in a narrow area or may be formed in substantially the same area.
  • the second solder resist layer 622 may include at least one second opening 622a formed at a position corresponding to the at least one through hole 612 of the insulating layer 610 .
  • at least one region of the at least one second opening 622a is at least one through hole 612 .
  • the at least one second opening 622a is formed to have a larger area than the at least one through hole 612 , so that the outer circumferential surface of the at least one second opening 622a is the outer circumferential surface of the at least one through hole 612 .
  • the shape of the at least one second opening 622a is not limited to the above-described embodiment, and according to another embodiment (not shown), the at least one second opening 622a is larger than the at least one through hole 612 . It may be formed in a narrow area or may be formed in substantially the same area.
  • the at least one second opening 622a may be formed at a position corresponding to the at least one first opening 621a of the first solder resist layer 621 .
  • the insulating layer A partial region of the 610 and/or a partial region of the at least one conductive via 630 may be exposed to the outside of the interposer structure 600 .
  • the at least one conductive via 630 may be located inside the at least one through hole 612 of the insulating layer 610 .
  • the at least one conductive via 630 may be formed of a conductive material (eg, metal) to electrically connect electronic components disposed in the interposer structure 600 .
  • the at least one conductive via 630 is an electronic component (eg, the first printed circuit board 331 of FIG. 5 ) disposed at the lower end (eg, -z direction of FIG. 14 ) of the interposer structure 600 . ) and an electronic component (eg, the second printed circuit board 332 of FIG. 5 ) disposed on the upper end (eg, the +z direction of FIG.
  • the at least one conductive via 630 may include a cylindrical (or “hole-shaped”) conductive via (eg, the at least one first conductive via 531 of FIG. 11D ), but is not limited thereto. it is not According to another embodiment (not shown), the at least one conductive via 630 is located inside the slot and has a rectangular bar-shaped conductive via (eg, at least one of FIG. 11D ) having a specified length and/or thickness. of the second conductive via 532).
  • the at least one conductive via 630 is formed in a direction (eg, in FIG. 15a, at least one second opening ( A second protruding portion 632 protruding in the direction in which the 622a is formed (eg, the -z direction of FIGS. 15A and 15B ) may be included.
  • the first protruding portion 631 of the at least one conductive via 630 protrudes from the top surface 610a of the insulating layer 610 to one surface of the first solder resist layer 621 facing the +z direction.
  • the second protruding portion 632 of the at least one conductive via 630 may protrude from the bottom surface 610b of the insulating layer 610 to one surface of the second solder resist layer 622 in the -z direction.
  • the conductive pad 650 may be positioned inside the at least one through hole 612 of the insulating layer 610 to surround the outer peripheral surface of the at least one conductive via 630 .
  • the conductive pad 650 may be formed by plating the inside of the at least one through hole 612 .
  • the conductive pad 650 is positioned between the inner side of the at least one through hole 612 and the outer circumferential surface of the at least one conductive via 630 , so that the at least one conductive via 630 is formed in the insulating layer 610 . can be firmly fixed to the
  • the presolder 640 may be a top region (eg, a region in the +z direction of FIGS. 15A and 15B ) and/or a bottom region (eg, FIGS. 15A and 15B ) of the interposer structure 600 . -z-direction region), and may serve to fix the electronic component disposed at the upper end and/or lower end of the interposer structure 600 to the interposer structure 600 .
  • the presolder 640 may include a first presolder 641 and/or a second presolder 642 .
  • the first presolder 641 includes at least one conductive via 630 exposed to the outside of the interposer structure 600 through the at least one first opening 621a of the first solder resist layer 621 .
  • ) may be disposed on the first protruding portion 631 .
  • the first presolder 641 may be seated on one end of the first protruding portion 631 (eg, one end in the +z direction of FIGS. 15A and 15B ).
  • the second presolder 642 includes at least one conductive via 630 exposed to the outside of the interposer structure 600 through the at least one second opening 622a of the second solder resist layer 622 . ) may be disposed on the second protruding portion 632 .
  • the second presolder 642 may be seated on one end of the second protruding portion 632 (eg, one end in the -z direction of FIGS. 15A and 15B ).
  • the interposer structure 600 may fix electronic components to the top and/or bottom of the interposer structure 600 through the first presolder 641 and/or the second presolder 642 .
  • the interposer structure 600 applies heat to the first presolder 641 to form a second printed circuit board ( Example: The second printed circuit board 332 of FIG. 5) may be soldered.
  • the interposer structure 600 applies heat to the second presolder 642 so that the lower end of the interposer structure 600 (eg, the -z direction of FIGS. 15A and 15B ) is formed on a first printed circuit board (eg, : The first printed circuit board 331 of FIG. 5) may be soldered.
  • the interposer structure 600 includes a first protruding part 631 and/or a second protruding part 632 protruding in an upper direction and/or a lower direction with respect to the insulating layer 610 .
  • a space in which the presolder 640 can be seated may be formed without forming a land through the at least one conductive via 630 .
  • a pitch between the conductive vias 630 to secure a space for the land to be formed. )(P 3 ) may not be separated more than a specified distance.
  • the aforementioned interposer structure 600 having a landless structure may form a distance between the conductive vias 630 closer than that of the interposer structure including the land.
  • the interposer structure 600 forms a distance P 3 between the conductive vias 630 to be close, and thus a plurality of printed circuit boards disposed on the upper end and/or lower end of the interposer structure 600 .
  • Electronic components may be disposed or mounted at high density on the devices (eg, the first printed circuit board 331 and the second printed circuit board 332 of FIG. 5 ).
  • the interposer structure 600 may further include a side plating part 660 .
  • the side plating portion 660 may be positioned on at least one region of the side surface 610c of the insulating layer 610 to electromagnetically shield the interposer structure 600 .
  • the side surface 610c of the insulating layer 610 is positioned between the top surface 610a and the bottom surface 610b of the insulating layer 610, and the space between the top surface 610a and the bottom surface 610b. may mean a side surrounding the .
  • the side plating unit 660 may shield noise generated inside the interposer structure 600 (eg, noise generated from electronic components) from leaking to the outside of the interposer structure 600 , or Noise introduced from the outside of the structure 600 may be shielded.
  • the interposer structure 600 may not include a side plating portion for electromagnetically shielding the interposer structure 600 .
  • the at least one conductive via 630 may include a bar-shaped conductive via (eg, the at least one second conductive via 532 of FIG. 11D ), and the bar-shaped conductive via may include: It may be formed to have a specified length and/or thickness to operate as a ground.
  • the interposer structure 600 may electromagnetically shield the interposer structure 600 without including a separate side plating part through a bar-shaped conductive via serving as a ground.
  • 16 is a flowchart illustrating an operation of manufacturing an interposer structure according to another exemplary embodiment.
  • 17A is a diagram for describing an operation of forming at least one through hole in a printed circuit board, according to an exemplary embodiment.
  • 17B is a diagram for explaining an operation of plating the inside of at least one through hole and/or a side surface of an insulating layer, according to an exemplary embodiment.
  • 17C is a diagram for describing an operation of filling a conductive material in at least one through hole and planarizing a printed circuit board, according to an exemplary embodiment.
  • 17D is a diagram for describing an operation of etching a printed circuit board, according to an exemplary embodiment.
  • 17E is a view for explaining an operation of forming a solder resist layer on an upper surface and/or a lower surface of a printed circuit board, according to an embodiment.
  • 17F is a diagram for explaining an operation of forming a presolder, according to an exemplary embodiment.
  • FIGS. 17A to 17E show a manufacturing operation for some regions (eg, region C in FIG. 14 ) of an interposer structure (or “printed circuit board structure”), and other regions of the interposer structure are manufactured through the same operation.
  • regions eg, region C in FIG. 14
  • printed circuit board structure or “printed circuit board structure”
  • the printed circuit board 601 is processed in operation 1601 to penetrate at least one region of the printed circuit board 601 .
  • a through hole 612 (or “via hole”) (eg, at least one through hole 612 of FIG. 7 ) may be formed.
  • the printed circuit board 601 may include an insulating layer 610 (eg, the insulating layer 610 of FIG. 14 ) and/or a top surface 610a of the insulating layer 610 (eg, the top surface of FIG. 14 ).
  • the at least one through hole 612 may pass through at least one region of the insulating layer 610 and the copper foil 602 .
  • the at least one through hole 612 may be formed by drilling at least one region of the printed circuit board 601 .
  • drilling is only an example of a processing method of forming the at least one through hole 612, and according to another embodiment, the at least one through hole 612 is formed through laser processing or punching processing. may be formed.
  • At least one through hole 612 and/or a slot may be formed in operation 1601 .
  • the slot may be formed to have a larger area than the at least one through hole 612 .
  • the slot may be formed in substantially the same or similar manner to the machining method of forming the at least one through hole 612 .
  • the slot may be formed through at least one of a plurality of drilling processing, a plurality of punching processing, or a plurality of laser processing, but is not limited thereto.
  • At least one region of the printed circuit board 601 may be plated in operation 1602 .
  • at least one region of the inside of at least one through hole 612 of the printed circuit board 601 and/or at least one region of a side surface of the printed circuit board 601 may be plated.
  • the conductive pad 650 eg, the conductive pad 650 of FIGS. 15A and 15B
  • the side plating part 660 eg: A side plating portion 660 of FIG. 15A may be formed.
  • a dry film is applied to at least one region of the side surface of the insulating layer 610 where the side plating part is to be formed. It may include an operation of attaching the .
  • a side plating part 660 may be formed in at least one region of the side surface.
  • operation 1602 only the inside of the at least one through hole 612 of the printed circuit board 601 may be plated, so that the side plating portion 660 may not be formed.
  • the structure manufacturing operation of the interposer may include a conductive material (or “conductive material”) inside the at least one through hole 612 formed in the printed circuit board 601 in operation 1603 . ") can be filled.
  • a conductive material or “conductive material”
  • the inside of the at least one through hole 612 may be filled with a conductive material through a hole plugging printing technique, but the inside of the at least one through hole 612 is filled with a conductive material.
  • the conductive material filled in the at least one through hole 612 may be a material other than copper.
  • the conductive material may include, for example, at least one of silver paste, aluminum, silver-aluminum, carbon paste, or carbon nanotube paste.
  • the present invention is not limited thereto.
  • the inside of the slot may be filled with a conductive material.
  • the top surface and/or the bottom surface of the printed circuit board 601 may be planarized (or “polished”). For example, in the process of filling the inside of the at least one through hole 612 with a conductive material in operation 1603 , a region protruding toward the top and/or bottom of the printed circuit board 601 may be formed.
  • the structure manufacturing operation of the interposer according to an embodiment may include planarizing a region protruding in the upper and/or lower direction of the printed circuit board 601 through operation 1604 , so that at least one conductive via 630 (eg, FIG. The conductive via 630 of FIGS. 15A and 15B may be formed.
  • the top surface and/or the bottom surface of the printed circuit board 601 may be planarized through brush processing or buffing. In another example, in operation 1604 , the top surface and/or the bottom surface of the printed circuit board 601 may be planarized through a polishing process.
  • the polishing process may include at least one of mechanical polishing or chemical mechanical polishing (CMP).
  • the insulating layer 610 is etched by etching the top surface and/or the bottom surface of the printed circuit board 601 in operation 1605 . ) may be removed from the copper foil 602 disposed on the upper surface and the lower surface.
  • the at least one conductive via 630 is formed of a material other than copper, the at least one conductive via 630 is formed in the process of etching the top and/or bottom surfaces of the printed circuit board 601 . may not be removed.
  • the top surface 610a and/or the bottom surface of the insulating layer 610 is removed.
  • a partial region of the at least one conductive via 630 protruding from the 610b may be formed.
  • the first protruding portion 631 of the at least one conductive via 630 protruding in the +z direction from the top surface 610a of the insulating layer 610 eg, FIGS. 15A and 15B .
  • the second protruding portion 632 of the at least one conductive via 630 protruding in the -z direction from the bottom surface 610b of the insulating layer 610 eg, in FIG. 15a, the second protruding portion 632 of FIG. 15b
  • the bottom surface 610b of the insulating layer 610 eg, in FIG. 15a, the second protruding portion 632 of FIG. 15b
  • solder is applied to at least one region of the upper surface 610a and/or the lower surface 610b of the insulating layer 610 .
  • a resist layer 620 eg, the solder resist layer 620 of FIGS. 15A and 15B ) may be formed.
  • solder resist ink is applied to a region other than a region where at least one conductive via 630 of the top surface 610a and/or the bottom surface 610b of the insulating layer 610 is disposed.
  • the solder resist layer 620 may be formed through a process of curing the applied ink by applying UV (ultraviolet ray) to the applied ink, but is not limited thereto.
  • a first solder resist layer 621 eg, the first solder resist layer 621 of FIGS. 15A and 15B
  • a second solder resist layer 622 eg, the second solder resist layer 622 of FIGS. 15A and 15B
  • the solder resist layer 620 may be formed on the lower surface 610b of the insulating layer 610 .
  • At least one agent is applied to the area corresponding to the at least one conductive via 630 of the first solder resist layer 621 .
  • One opening 621a eg, at least one first opening 621a of FIGS. 15A and 15B
  • at least one second opening 622a is provided in the region corresponding to the at least one conductive via 630 of the second solder resist layer 622 . (622a)) may be formed.
  • the first protruding portion 631 and/or the second protruding portion 632 of the at least one conductive via 630 in operation 1607 . may be formed with a presolder 640 (eg, the presolder 640 of FIG. 14 ).
  • a first presolder 641 is formed on at least one region of the first protruding portion 631 of the at least one conductive via 630
  • the first presolder 641 of the at least one conductive via 630 is
  • a second presolder 642 may be formed on at least one region of the second protruding portion 632 .
  • the first presolder 641 and/or the second presolder 642 may be applied to the first protruding portion 631 and/or the second protruding portion 632 using, for example, a metal mask. After applying or squeezing solder cream (or "solder paste"), it is formed through a process of melting the applied solder cream (or "reflow process").
  • solder cream or "solder paste”
  • the manufacturing operation of the interposer structure may manufacture the interposer structure 600 that does not include a land for seating the presolder 640 through operations 1601 to 1607 described above.
  • the interposer structures 400, 500, and 600 of the present disclosure include insulating layers 341, 410, 510, and 610, first solder resist layers 421, 521, 621 (solder resist layer), and a second solder resist layer ( 422, 522, 622, at least one conductive via 342, 430, 630 (via), a first presolder 441, 541, 641 (presolder) and a second presolder 442, 542, 642 may include
  • the insulating layers 341 , 410 , 510 , and 610 may include at least one through hole.
  • the first solder resist layers 421 , 521 , and 621 are positioned in at least one region of the top surface of the insulating layers 341 , 410 , 510 , and 610 , and are formed in a region corresponding to the at least one through hole. It may include one first opening 421a, 521a, 621a.
  • the second solder resist layers 422 , 522 , and 622 are positioned in at least one region of the bottom surface of the insulating layers 341 , 410 , 510 , and 610 , and are formed in a region corresponding to the at least one through hole.
  • One second opening 422 , 521b , 522b , and 622a may be included.
  • the at least one conductive via 342 , 430 , and 630 may be located in the at least one through hole.
  • the at least one conductive via 342 , 430 , 630 includes first protruding portions 431 , 531a and 631 protruding in the direction of the at least one first opening 421a , 521a , 621a (protruding portion) and second protruding portions 432 , 531b and 632 protruding in the direction of the at least one second opening 422 , 521b , 522b and 622a .
  • the first presolders 441 , 541 , and 641 may be disposed on top of the first protruding portions 431 , 531a , and 631 of the at least one conductive via 342 , 430 , and 630 .
  • the second presolders 442 , 542 , and 642 may be disposed at lower ends of the second protruding portions 432 , 531b and 632 of the at least one conductive via 342 , 430 , and 630 .
  • the first protruding portions 431 , 531a , 631 of the interposer structures 400 , 500 , and 600 of the present disclosure are formed on the top surface of the insulating layers 341 , 410 , 510 and 610 with the first solder resist It may be formed to protrude up to the layers 421 , 521 , and 621 .
  • the second protruding portions 432 , 531b , and 632 of the interposer structures 400 , 500 and 600 of the present disclosure are formed on the lower surface of the insulating layers 341 , 410 , 510 and 610 with the second solder resist It may be formed to protrude up to the layers 422 , 522 , and 622 .
  • the interposer structures 400 , 500 , and 600 of the present disclosure include a conductive pad 650 positioned inside the at least one through hole and disposed to surround the outer circumferential surface of the at least one conductive via 342 , 430 , 630 . may include more.
  • the interposer structures 400 , 500 , and 600 of the present disclosure are located in at least one region of a side surface of the insulating layers 341 , 410 , 510 , and 610 , and electromagnetically connect the interposer structures 400 , 500 , and 600 .
  • the shielding side plating parts 450 and 660 may be further included.
  • the at least one conductive via 342 , 430 , and 630 of the interposer structures 400 , 500 , and 600 of the present disclosure may be formed in a cylindrical shape.
  • the interposer structures 400 , 500 and 600 of the present disclosure include a first printed circuit board 331 and the interposer structures 400 , 500 and 600 disposed on top of the interposer structures 400 , 500 and 600 . It may further include a second printed circuit board 332 disposed at the bottom of the.
  • the first printed circuit board 331 may be electrically connected to the second printed circuit board 332 through the at least one conductive via 342 , 430 , and 630 .
  • the first printed circuit board 331 of the interposer structures 400, 500, and 600 of the present disclosure is connected to the interposer structures 400, 500, and 600 through the first presolders 441, 541, and 641. can be fixed to the top of the
  • the second printed circuit board 332 of the interposer structures 400, 500, and 600 of the present disclosure is connected to the interposer structures 400, 500, and 600 through the second presolders 442, 542, and 642. can be fixed at the bottom of the
  • the first printed circuit It may be formed in a band shape formed along at least one edge of the substrate 331 or the second printed circuit board 332 .
  • the interposer structures 400 , 500 , and 600 of the present disclosure include insulating layers 341 , 410 , 510 , and 610 , first solder resist layers 421 , 521 , 621 , and second solder resist layers 422 , 522 , 622 . ), the first conductive vias 530 and 531 (via), the second conductive via 532 , the first presolders 441 , 541 , 641 (presolder), and the second presolders 442 , 542 , 642 .
  • the insulating layers 341 , 410 , 510 , and 610 may include at least one through hole and a slot.
  • the first solder resist layers 421 , 521 , and 621 are positioned in at least one region of the top surface of the insulating layers 341 , 410 , 510 , and 610 , and are formed in a region corresponding to the at least one through hole. It may include one first opening 421a , 521a , and 621a and at least one second opening 422 , 521b , 522b , and 622a formed in an area corresponding to at least one area of the slot.
  • the second solder resist layers 422 , 522 , and 622 are positioned in at least one region of the bottom surface of the insulating layers 341 , 410 , 510 , and 610 , and are formed in a region corresponding to the at least one through hole. It may include one third opening and at least one fourth opening formed in a region corresponding to at least one region of the slot.
  • the first conductive vias 530 and 531 may be positioned in the at least one through hole and formed to have a first height.
  • the first conductive vias 530 and 531 include a first protrusion portion 431 , 531a , 631 formed to protrude in a direction of the at least one first opening 421a , 521a , 621a , and the at least one third opening. It may include second protruding portions 432 , 531b , and 632 formed to protrude in the direction.
  • the second conductive via 532 may be positioned in the slot and formed to have a second height lower than the first height.
  • the first presolders 441 , 541 , and 641 may be disposed on top of the first conductive vias 530 and 531 and the second conductive via 532 .
  • the second presolders 442 , 542 , and 642 may be disposed at lower ends of the first conductive vias 530 and 531 and the second conductive via 532 .
  • the first conductive vias 530 and 531 of the interposer structures 400 , 500 , and 600 of the present disclosure may be formed in a cylindrical shape.
  • the second conductive via 532 of the interposer structures 400, 500, and 600 of the present disclosure has a bar shape having a designated length when viewed from the top of the interposer structures 400, 500, and 600. can be formed with
  • the second conductive via 532 of the interposer structures 400 , 500 , and 600 of the present disclosure may operate as a ground that electromagnetically shields the interposer structures 400 , 500 , and 600 . .
  • the second conductive via 532 of the interposer structures 400 , 500 , and 600 of the present disclosure may be formed to have the same height as the insulating layers 341 , 410 , 510 , and 610 .
  • the first protruding portions 431 , 531a , and 631 of the first conductive vias 530 and 531 of the interposer structures 400 , 500 , and 600 of the present disclosure include the insulating layers 341 , 410 , 510 , and 610 . ) may be formed to protrude from the top surface to the first solder resist layer 421 , 521 , 621 .
  • the second protruding portions 432 , 531b and 632 of the first conductive vias 530 and 531 of the interposer structures 400 , 500 , and 600 of the present disclosure include the insulating layers 341 , 410 , 510 , and 610 . ) may be formed to protrude from the bottom surface to the second solder resist layer 422 , 522 , and 622 .
  • the interposer structures 400 , 500 , and 600 of the present disclosure may further include a first conductive pad 650 and a second conductive pad 650 .
  • the first conductive pad 650 may be positioned inside the at least one through hole and may be disposed to surround outer peripheral surfaces of the first conductive vias 530 and 531 .
  • the second conductive pad 650 may be positioned inside the slot and may be disposed to surround an outer circumferential surface of the second conductive via 532 .
  • the interposer structures 400 , 500 , and 600 of the present disclosure may include a first printed circuit board 331 , a second printed circuit board 332 , an electronic component, and an interposer.
  • the second printed circuit board 332 may be spaced apart from the first printed circuit board 331 to face at least one surface of the first printed circuit board 331 .
  • the electronic component may be disposed on the first printed circuit board 331 or the second printed circuit board 332 .
  • the interposer is positioned between the first printed circuit board 331 and the second printed circuit board 332 , and forms a space between the first printed circuit board 331 and the second printed circuit board 332 . It may be arranged to surround.
  • the interposer includes an insulating layer 341 , 410 , 510 , and 610 , a first solder resist layer 421 , 521 , 621 , a second solder resist layer 422 , 522 , 622 , and a first conductive via 530 . , 531) may be included.
  • the insulating layers 341 , 410 , 510 , and 610 include a first surface facing the first printed circuit board 331 and a second surface facing the second printed circuit board 332 , and the first surface and at least one through hole formed through the second surface.
  • the first solder resist layers 421 , 521 , and 621 are disposed in at least one region of the first surface of the insulating layer 341 , 410 , 510 , and 610 in a region corresponding to the at least one through hole. Formed first openings 421a, 521a, and 621a may be included.
  • the second solder resist layers 422 , 522 , and 622 are disposed on at least one region of the second surface of the insulating layer 341 , 410 , 510 , and 610 , and in a region corresponding to the at least one through hole.
  • the second openings 422 , 521b , 522b , and 622a may be formed.
  • the first conductive vias 530 and 531 are located inside the at least one through hole, and the first solder resist layers 421, 521, 621) and the second solder resist layer (422, 522, 622) on the second surface of the insulating layer (341, 410, 510, 610) and the formed first protrusion (431, 531a, 631) It may include second protruding portions 432 , 531b , and 632 formed to protrude up to .
  • the first printed circuit board 331 may be electrically connected to the second printed circuit board 332 through the first conductive vias 530 and 531 .
  • the interposer of the interposer structure 400 , 500 , 600 of the present disclosure is located inside the slot and the slot passing through the first and second surfaces of the insulating layer 341 , 410 , 510 and 610 .
  • a second conductive via 532 electrically connecting the first printed circuit board 331 and the second printed circuit board 332 may be further included.
  • the first conductive vias 530 and 531 of the interposer structures 400 , 500 , and 600 of the present disclosure may be formed in a cylindrical shape.
  • the second conductive via 532 may be formed in a bar shape having a designated length when viewed from an upper end of the interposer.
  • the second conductive via 532 of the interposer structures 400 , 500 , and 600 of the present disclosure may operate as a ground for electromagnetically shielding the at least one electronic component.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Telephone Function (AREA)

Abstract

본 개시는 인터포저 구조 및 이를 포함하는 전자 장치에 관한 것으로, 본 개시의 일 실시 예에 따른 인터포저 구조는, 적어도 하나의 관통 홀을 포함하는 절연층, 상기 절연층의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제1 개구를 포함하는 제1 솔더 레지스트층(solder resist layer), 상기 절연층의 하단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제2 개구를 포함하는 제2 솔더 레지스트층, 상기 적어도 하나의 관통 홀 내에 위치하는 적어도 하나의 도전성 비아(via), 상기 적어도 하나의 도전성 비아는, 상기 적어도 하나의 제1 개구 방향으로 돌출되어 형성되는 제1 돌출 부분(protruding portion) 및 상기 적어도 하나의 제2 개구 방향으로 돌출되어 형성되는 제2 돌출 부분을 포함함, 상기 적어도 하나의 도전성 비아의 상기 제1 돌출 부분의 상단에 배치되는 제1 프리솔더(presolder) 및 상기 적어도 하나의 도전성 비아의 상기 제2 돌출 부분의 하단에 배치되는 제2 프리솔더를 포함할 수 있다.

Description

인터포저 구조 및 이를 포함하는 전자 장치
본 개시의 다양한 실시 예들은 인터포저 구조 및 이를 포함하는 전자 장치에 관한 것이다.
전자 장치의 크기는 점차 소형화되고 있는 반면, 전자 장치의 기능은 다양해짐에 따라, 전자 장치의 다양한 기능을 수행하기 위한 전자 부품들(예: 프로세서, 통신 회로 및/또는 메모리)이 고밀도로 배치될 수 있는 공간을 확보하는 것이 중요해지게 되었다.
최근에는, 전자 부품들이 배치될 수 있는 공간을 확보하기 위하여 인터포저(interposer)를 이용하여 복수의 인쇄 회로 기판의 적층 구조를 형성하는 전자 장치가 증가하고 있다. 예를 들어, 전자 장치는 복수의 인쇄 회로 기판들을 적층하고, 인쇄 회로 기판들을 전기적으로 연결하기 위한 적어도 하나의 비아(via)를 포함하는 인터포저를 적층된 인쇄 회로 기판들 사이에 배치함으로써, 전자 부품들이 배치될 수 있는 공간을 확보할 수 있다.
인터포저를 이용하여 복수의 인쇄 회로 기판들을 적층시키기 위해서는 인터포저의 상단 및/또는 하단에 복수의 인쇄 회로 기판들을 견고하게 고정시킬 필요성이 있다.
복수의 인쇄 회로 기판을 견고하게 고정시키기 위하여, 인터포저를 관통하는 적어도 하나의 비아의 상단 및/또는 하단에 랜드(land)를 형성한 후, 랜드에 안착되는 프리솔더를 이용하여 복수의 인쇄 회로 기판들을 인터포저에 고정(또는 "솔더링(soldering)")시키는 구조가 적용된 전자 장치가 점차 증가하게 되었다.
다만, 상술한 구조의 경우, 적어도 하나의 비아의 상단 및/또는 하단에 랜드가 형성될 수 있는 공간을 확보하기 위하여 비아 사이의 거리(pitch)를 지정된 거리 이상 이격시킬 필요성이 있다. 전자 부품들 사이의 전기적 연결 상태를 유지하기 위해서는 전자 부품들 사이의 거리도 비아 사이의 거리와 대응되도록 이격시켜야 해서, 상술한 구조가 적용된 전자 장치에서는 복수의 인쇄 회로 기판들에 전자 부품들을 고밀도로 실장하기는 어려울 수 있다.
또한, 기존의 인터포저는 인쇄 회로 기판(PCB: printed circuit board)에 형성된 홀(또는 "비아 홀") 내부를 1차적으로 도금하고, 도금된 홀 내부를 유전체 물질(예: PSR 잉크(photo imageable solder resist mask ink))로 충진하여 비아(via)를 형성하고, 인쇄 회로 기판(PCB)의 상단면, 하단면 및/또는 측면을 2차적을 도금하여 랜드 및 측면 도금부를 형성하는 과정을 통해 제조되는 것이 일반적이었다. 즉, 기존의 인터포저는 비아 형성을 위해 인쇄 회로 기판을 도금하는 과정 외에 랜드 형성을 위해 인쇄 회로 기판을 추가적으로 도금하는 과정을 통해 제조됨에 따라, 제조 프로세스가 길어지고, 제조 원가가 증가하게 되었고, 그 결과 제조된 제품의 신뢰성이 떨어지거나, 제조 공정에서 불량이 발생할 수 있었다.
본 개시는 인쇄 회로 기판(PCB)의 상단 및/또는 하단에 랜드(land)가 형성되지 않는 구조(또는 "랜드리스(landless) 구조")가 적용함으로써, 전자 부품들의 고밀도 실장을 가능하게 할 뿐만 아니라, 제조 비용 및 제조 프로세서까지 줄일 수 있는 인터포저 구조 및 이를 포함하는 전자 장치를 제공하고자 한다.
본 개시에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 개시의 일 실시 예에 따른 인터포저 구조는, 적어도 하나의 관통 홀을 포함하는 절연층, 상기 절연층의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제1 개구를 포함하는 제1 솔더 레지스트층(solder resist layer), 상기 절연층의 하단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제2 개구를 포함하는 제2 솔더 레지스트층, 상기 적어도 하나의 관통 홀 내에 위치하는 적어도 하나의 도전성 비아(via), 상기 적어도 하나의 도전성 비아는, 상기 적어도 하나의 제1 개구 방향으로 돌출되어 형성되는 제1 돌출 부분(protruding portion) 및 상기 적어도 하나의 제2 개구 방향으로 돌출되어 형성되는 제2 돌출 부분을 포함함, 상기 적어도 하나의 도전성 비아의 상기 제1 돌출 부분의 상단에 배치되는 제1 프리솔더(presolder) 및 상기 적어도 하나의 도전성 비아의 상기 제2 돌출 부분의 하단에 배치되는 제2 프리솔더를 포함할 수 있다.
본 개시의 다른 실시 예에 따른 인터포저 구조는, 적어도 하나의 관통 홀 및 슬롯(slot)을 포함하는 절연층, 상기 절연층의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제1 개구 및 상기 슬롯의 적어도 일 영역과 대응되는 영역에 형성되는 적어도 하나의 제2 개구를 포함하는 제1 솔더 레지스트층, 상기 절연층의 하단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제3 개구 및 상기 슬롯의 적어도 일 영역과 대응되는 영역에 형성되는 적어도 하나의 제4 개구를 포함하는 제2 솔더 레지스트층, 상기 적어도 하나의 관통 홀 내에 위치하고, 제1 높이를 갖도록 형성되는 제1 도전성 비아(via), 상기 제1 도전성 비아는, 상기 적어도 하나의 제1 개구 방향으로 돌출되어 형성되는 제1 돌출 부분 및 상기 적어도 하나의 제3 개구 방향으로 돌출되어 형성되는 제2 돌출 부분을 포함함, 상기 슬롯 내에 위치하고, 상기 제1 높이보다 낮은 제2 높이를 갖도록 형성되는 제2 도전성 비아, 상기 제1 도전성 비아와 상기 제2 도전성 비아의 상단에 배치되는 제1 프리솔더(presolder) 및 상기 제1 도전성 비아와 상기 제2 도전성 비아의 하단에 배치되는 제2 프리솔더를 포함할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치는, 제1 인쇄 회로 기판, 상기 제1 인쇄 회로 기판과 이격되어, 상기 제1 인쇄 회로 기판의 적어도 일면을 마주보는 제2 인쇄 회로 기판, 상기 제1 인쇄 회로 기판 또는 상기 제2 인쇄 회로 기판에 배치되는 적어도 하나의 전자 부품 및 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판 사이에 위치하고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판 사이의 공간을 둘러싸도록 배치되는 인터포저를 포함하고, 상기 인터포저는, 상기 제1 인쇄 회로 기판을 향하는 제1 면, 상기 제2 인쇄 회로 기판을 향하는 제 2 면을 포함하고, 상기 제1 면과 상기 제2 면을 관통하여 형성되는 적어도 하나의 관통 홀을 포함하는 절연층. 상기 절연층의 상기 제1 면의 적어도 일 영역에 배치되고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 제1 개구를 포함하는 제1 솔더 레지스트층. 상기 절연층의 상기 제2 면의 적어도 일 영역에 배치되고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 제2 개구를 포함하는 제2 솔더 레지스트층 및 상기 적어도 하나의 관통 홀 내부에 위치하고, 상기 절연층의 상기 제1 면에서 상기 제1 솔더 레지스트층까지 돌출되는 형성되는 제1 돌출 부분 및 상기 절연층의 상기 제2 면에서 상기 제2 솔더 레지스트층까지 돌출되어 형성되는 제2 돌출 부분을 포함하는 제1 도전성 비아를 포함하고, 상기 제1 인쇄 회로 기판은 상기 제1 도전성 비아를 통해 상기 제2 인쇄 회로 기판과 전기적으로 연결될 수 있다.
본 개시의 다양한 실시 예에 따른 인터포저 구조는 랜드(land)를 형성하지 않음으로써, 도전성 비아 사이의 거리(pitch)를 줄일 수 있으며, 그 결과 인터포저 구조의 상단 및/또는 하단에 배치되는 인쇄 회로 기판에 전자 부품들을 높은 밀도로 실장할 수 있다.
본 개시의 다양한 실시 예에 따른 인터포저 구조는, 랜드(land)를 생성하기 위한 도금 공정을 생략할 수 있으므로, 제조 비용을 줄일 수 있다.
본 개시의 다양한 실시 예에 따른 인터포저 구조는, 제조 공정을 간략화(예: 측면 도금 공정 생략)할 수 있으므로, 제조 효율을 향상시킬 수 있다.
도 1은, 다양한 실시 예들에 따른 네트워크 환경 내의 전자 장치의 블럭도이다.
도 2은, 일 실시 예에 따른 전자 장치의 전면을 나타내는 사시도이다.
도 3는, 도 2의 전자 장치의 후면을 나타내는 사시도이다.
도 4는, 일 실시 예에 따른 전자 장치의 분해 사시도이다.
도 5는, 일 실시 예에 따른 인쇄 회로 기판 구조물의 분해도 및 결합도이다.
도 6은, 일 실시 예에 따른 인터포저 구조 및 인터포저 구조의 A 영역에 대한 확대도이다.
도 7은, 도 6의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다.
도 8은, 일 실시 예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다.
도 9a는, 일 실시 예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀을 형성하는 동작을 설명하기 위한 도면이다.
도 9b는, 일 실시 예에 따라, 적어도 하나의 관통 홀 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화하는 동작을 설명하기 위한 도면이다.
도 9c는, 일 실시 예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이다.
도 9d는, 일 실시 예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이다.
도 9e는, 일 실시 예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다.
도 10은, 다른 실시 예에 따른 인터포저 구조 및 인터포저 구조의 B 영역에 대한 확대도이다.
도 11a은, 도 10의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다.
도 11b는, 도 10의 인터포저 구조를 II-II' 방향으로 절단한 단면도이다.
도 11c는, 도 10의 인터포저 구조를 III-III' 방향으로 절단한 단면도이다.
도 11d는, 도 10의 인터포저 구조에서 솔더 레지스트층 및/또는 프리솔더가 제거된 상태를 나타내는 도면이다.
도 12는, 다른 실시 예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다.
도 13a는, 일 실시 예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀 및/또는 슬롯(slot)을 형성하는 동작을 설명하기 위한 도면이다.
도 13b는, 일 실시 예에 따라, 적어도 하나의 관통 홀 및/또는 슬롯 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화하는 동작을 설명하기 위한 도면이다.
도 13c는, 일 실시 예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이다.
도 13d는, 일 실시 예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이다.
도 13e는, 일 실시 예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다.
도 14는, 또 다른 실시 예에 따른 인터포저 구조 및 인터포저 구조의 C 영역에 대한 확대도이다.
도 15a는, 일 실시 예에 따라, 도 14의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다.
도 15b는, 다른 실시 예에 따라, 도 14의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다.
도 16은, 또 다른 실시 예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다.
도 17a는, 일 실시 예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀을 형성하는 동작을 설명하기 위한 도면이다.
도 17b는, 일 실시 예에 따라, 적어도 하나의 관통 홀 내부 및/또는 절연층의 측면을 도금하는 동작을 설명하기 위한 도면이다.
도 17c는, 일 실시 예에 따라, 적어도 하나의 관통 홀 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화하는 동작을 설명하기 위한 도면이다.
도 17d는, 일 실시 예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이다.
도 17e는, 일 실시 예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이다.
도 17f는, 일 실시 예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시 예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시 예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2은, 일 실시 예에 따른 전자 장치의 전면을 나타내는 사시도이고, 도 3는, 도 2의 전자 장치의 후면을 나타내는 사시도이다.
도 2 및 도 3를 참조하면, 일 실시 예에 따른 전자 장치(200)는, 제1 면(또는 "전면")(210A), 제2 면(또는 "후면")(210B), 및 제1 면(210A)과 제2 면(210B) 사이의 공간을 둘러싸는 측면(또는 "측벽")(210C)을 포함하는 하우징(210)을 포함할 수 있다. 다른 실시 예(미도시)에서는, 하우징(210)은, 도 2 및 도 3의 제1 면(210A), 제2 면(210B) 및 측면(210C)들 중 일부를 형성하는 구조를 지칭할 수도 있다.
일 실시 예에 따르면, 제1 면(210A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(202)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 실시 예에 따라, 전면 플레이트(202)는, 적어도 일측 단부(side edge portion)에서 제1 면(210A)으로부터 후면 플레이트(211) 쪽으로 휘어져 심리스하게(seamless) 연장된 곡면 부분을 포함할 수 있다.
일 실시 예에 따르면, 제2 면(210B)은 실질적으로 불투명한 후면 플레이트(211)에 의하여 형성될 수 있다. 후면 플레이트(211)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 실시 예에 따라, 후면 플레이트(211)는, 적어도 일측 단부에서 제2 면(210B)으로부터 전면 플레이트(202) 쪽으로 휘어져 심리스하게 연장된 곡면 부분을 포함할 수 있다.
일 실시 예에 따르면, 측면(210C)은, 전면 플레이트(202) 및 후면 플레이트(211)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 부재(또는 "브라켓")(218)에 의하여 형성될 수 있다. 어떤 실시 예에서는, 후면 플레이트(211) 및 측면 부재(218)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
일 실시 예에 따르면, 전자 장치(200)는, 디스플레이(201)(예: 도 1의 디스플레이 모듈(160)), 오디오 모듈(203)(예: 도 1의 오디오 모듈(170)), 센서 모듈(미도시)(예: 도 1의 센서 모듈(176)), 카메라 모듈(205, 212, 213, 214, 215)(예: 도 1의 카메라 모듈(180)), 플래시(206), 키 입력 장치(217)(예: 도 1의 입력 모듈(150)) 및 커넥터 홀(208)(예: 도 1의 연결 단자(178)) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(200)는, 구성요소들 중 적어도 하나(예: 키 입력 장치(217))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 예를 들어, 전자 장치(200)는 도시되지 않은 센서 모듈을 포함할 수 있다. 예컨대, 전면 플레이트(202)가 제공하는 영역 내에는 근접 센서 또는 조도 센서와 같은 센서가 디스플레이(201)에 통합되거나, 디스플레이(201)와 인접한 위치에 배치될 수 있다. 어떤 실시 예에서, 전자 장치(200)는 발광 소자를 더 포함할 수 있으며, 발광 소자는 전면 플레이트(202)가 제공하는 영역 내에서 디스플레이(201)와 인접한 위치에 배치될 수 있다. 발광 소자는, 예를 들어, 전자 장치(200)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시 예에서는, 발광 소자는, 예를 들어, 카메라 모듈(205)의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.
디스플레이(201)는, 예를 들어, 전면 플레이트(202)의 상당 부분을 통하여 전자 장치(200)의 외부로 보여질 수 있다. 어떤 실시 예에서는, 디스플레이(201)의 가장자리를 전면 플레이트(202)의 인접한 외곽 형상(예: 곡면)과 대체로 동일하게 형성할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이(201)가 노출되는 면적을 확장하기 위하여, 디스플레이(201)의 외곽과 전면 플레이트(202)의 외곽 간의 간격이 대체로 동일하게 형성될 수 있다. 다른 실시 예(미도시)에서는, 디스플레이(201)의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)를 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 다른 전자 부품, 예를 들어, 카메라 모듈(205, 또는 카메라 장치), 도시되지 않은 근접 센서 또는 조도 센서를 포함할 수 있다.
일 실시 예에 따르면, 디스플레이(201)의 하단 방향(예: -z축 방향)에 적어도 하나의 카메라 모듈(205, 212, 213, 214, 215)이 배치될 수 있다. 예를 들면, 제 1 카메라 모듈(205)은 카메라 화각(FOV, field of view)에 대응하는 디스플레이(201)의 적어도 일부 영역에 배치될 수 있다. 제1 카메라 장치(205)가 카메라 화각(FOV)에 대응되는 디스플레이(201)의 적어도 일부 영역에 배치됨에 따라, 제 1 카메라 모듈(205)의 위치가 시각적으로 구별(또는 노출)되지 않을 수 있다. 일 실시 예에 따르면, 디스플레이(201)를 제1 면(210A)에서 볼 때, 제 1 카메라 모듈(205)은 디스플레이(201)의 적어도 일부인, 카메라 화각(FOV)에 대응되는 부분에 배치되어, 외부로 시각적으로 노출되지 않으면서, 외부 피사체의 이미지를 획득할 수 있다. 예를 들면, 제 1 카메라 장치(205)는 디스플레이 배면 카메라(UDC, under display camera)일 수 있다.
일 실시 예에서, 전자 장치(200)는, 슬라이딩 운동 가능하게 배치되어 화면(예: 디스플레이 영역)을 제공하는 디스플레이(미도시)를 포함할 수 있다. 예를 들면, 전자 장치(200)의 디스플레이 영역은, 시각적으로 노출되어 이미지를 출력 가능하게 하는 영역일 수 있다. 일 예시에서, 전자 장치(200)는 슬라이딩 플레이트(미도시)의 이동 또는 디스플레이의 이동에 따라 디스플레이 영역을 조절할 수 있다. 예를 들어, 전자 장치(200)는, 전자 장치(200)의 적어도 일부(예: 하우징(210))가 적어도 부분적으로 슬라이딩 가능하게 동작함으로써, 디스플레이 영역의 선택적인 확장을 도모할 수 있도록 구성되는 롤러블(rollable) 방식의 전자 장치를 포함할 수 있다. 상술한 디스플레이는, 예를 들어, 슬라이드 아웃 디스플레이(slide-out display) 또는 익스펜더블 디스플레이(expandable display)로 지칭될 수도 있다.
다른 실시 예(미도시)에서는, 디스플레이(201)의 화면 표시 영역의 배면(예: 제2 면(210B))에, 카메라 모듈(예: 212, 213, 214, 215), 지문 센서, 및 플래시(206) 중 적어도 하나 이상을 포함할 수 있다. 또 다른 실시 예(미도시)에서는, 디스플레이(201)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다.
일 실시 예에서, 오디오 모듈(203)은 마이크 홀 및/또는 스피커 홀을 포함할 수 있다. 마이크 홀은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시 예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 어떤 실시 예에서는 스피커 홀과 마이크 홀이 하나의 홀(203)로 구현되거나, 스피커 홀 없이 스피커가 포함될 수 있다(예: 피에조 스피커). 스피커 홀은, 외부 스피커 홀 및 통화용 리시버 홀을 포함할 수 있다.
일 실시 예에서, 전자 장치(200)는 도시되지 않은 센서 모듈을 포함함으로써, 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은, 예를 들어, 하우징(210)의 제1 면(210A)에 배치된 근접 센서, 디스플레이(201)에 통합된 또는 인접하게 배치된 지문 센서, 및/또는 상기 하우징(210)의 제2 면(210B)에 배치된 생체 센서(예: HRM 센서)를 더 포함할 수 있다. 전자 장치(200)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다.
일 실시 예에서, 카메라 모듈(205, 212, 213, 214, 215)은 전자 장치(200)의 제1 면(210A)에 배치된 제1 카메라 모듈(205), 및 제2 면(210B)에 배치된 제2 카메라 모듈(212, 213, 214, 215)를 포함할 수 있다. 상술한 카메라 모듈들(205, 212, 213, 214, 215)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 다른 실시 예에서, 플래시(206)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시 예에서는, 2개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(200)의 한 면에 배치될 수 있다.
일 실시 예에서, 키 입력 장치(217)는 하우징(210)의 측면(210C)에 배치될 수 있다. 다른 실시 예에서는, 전자 장치(200)는 상기 언급된 키 입력 장치(217) 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(217)는 디스플레이(201) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시 예에서, 키 입력 장치는 하우징(210)의 제2 면(210B)에 배치된 지문 센서의 적어도 일부를 포함할 수 있다.
일 실시 예에서, 커넥터 홀(208)은 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터, 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있다. 예를 들어, 커넥터 홀(208)은 USB 커넥터 또는 이어폰 잭을 포함할 수 있다. 일 실시 예에서는, USB 커넥터와 이어폰 잭은 하나의 홀(예: 도 2, 도 3의 208)로 구현될 수도 있으며, 다른 실시 예(미도시)에 따르면, 전자 장치(200)는 별도의 커넥터 홀 없이 외부 전자 장치와 전력 및/또는 데이터를 송수신하거나, 오디오 신호를 송수신할 수도 있다.
도 4는, 일 실시 예에 따른 전자 장치의 분해 사시도이다.
도 4을 참조하면, 일 실시 예에 따른 전자 장치(300)(예: 도 2, 도 3의 전자 장치(200))는, 전면 플레이트(미도시)(예: 도 2의 전면 플레이트(202)), 디스플레이(310)(예: 도 2의 디스플레이(201)), 측면 부재(320)(예: 도 2, 도 3의 측면 부재(218)), 인쇄 회로 기판 구조물(330)(예: PCB(printed circuit board), FPCB(flexible PCB) 또는 RFPCB(rigid-flexible PCB)), 차폐 구조(350), 리어 케이스(360), 배터리(370) 및/또는 후면 플레이트(380)를 포함할 수 있다. 다른 실시 예(미도시)에 따르면, 전자 장치(300)의 상술한 구성 요소들 중 적어도 하나의 구성 요소(예: 차폐 구조(350), 리어 케이스(360))가 생략되거나, 다른 구성 요소가 추가될 수도 있다.
일 실시 예에 따르면, 측면 부재(320)는 디스플레이(310)와 후면 플레이트(380) 사이에 위치하며, 메탈 프레임 구조(321) 및/또는 지지 부재(322)를 포함할 수 있다.
일 예시에서, 측면 부재(320)의 메탈 프레임 구조(321)는 도전성 재질(예: 금속)로 형성되어, 전자 장치(300)의 측면(예: 도 2의 측면(210C))을 형성할 수 있다. 예를 들어, 메탈 프레임 구조(321)는 적어도 하나의 도전성 부분 및/또는 적어도 하나의 도전성 부분을 절연시키는 적어도 하나의 비도전성 부분을 포함할 수 있다. 메탈 프레임 구조(321)의 적어도 하나의 도전성 부분은 지정된 주파수 대역의 RF 신호를 송신 및/또는 수신하는 안테나 방사체로 동작할 수 있다.
일 실시 예에 따르면, 측면 부재(320)의 일부, 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다. 예를 들어, 측면 부재(320)의 일부, 또는 그 조합에 의하여 생성되는 공간의 적어도 일부에 안테나(또는 "안테나 구조")(미도시)가 배치될 수 있다. 일 예시에서, 안테나는 적어도 하나의 방사 도체(또는 "방사체")를 포함할 수 있고, 인쇄 회로 기판 구조물(330)에 배치된 통신 모듈(또는 "무선 통신 회로")(예: 도 1의 무선 통신 모듈(192))로부터 급전(feeding)을 제공받아 무선 신호(또는 "RF(radio frequency) 신호")를 통신할 수 있다. 본 개시에서 통신은 무선 신호의 송신, 무선 신호의 수신 및/또는 무선 신호의 송신 및 수신 중 적어도 하나를 의미할 수 있으며, 이하에서도 동일한 의미로 사용될 수 있다.
일 실시 예에 따르면, 안테나는 수십 GHz 이상의 주파수 대역에서 무선 신호를 송신 및/또는 수신하도록 구성된 안테나일 수 있다. 예를 들어, 안테나는 밀리미터파(mmWave) 통신을 위한 안테나일 수 있다. 다른 실시 예에 따르면, 안테나는 상이한 복수의 주파수 대역에서 통신하기 위한 복수의 안테나를 포함할 수 있다. 예를 들어, 안테나는 제1 주파수 대역(예: 약 10 GHz)에서 통신하기 위한 제1 안테나 및 제2 주파수 대역(예: 약 18 GHz)에서 통신하기 위한 제2 안테나를 포함할 수 있다.
다른 예시에서, 측면 부재(320)의 지지 부재(322)는 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성되어, 전자 부품들이 전자 장치(300) 내에 배치될 수 있는 공간(또는 "실장 공간")을 제공할 수 있다. 예를 들어, 지지 부재(322)의 일면(예: 도 4의 +z 방향의 일면)에는 디스플레이(310)가 배치되고, 지지 부재(322)의 다른 일면(예: 도 4의 -z 방향의 일면)에는 인쇄 회로 기판 구조물(330)이 배치될 수 있다. 실시 예에 따라, 지지 부재(322)는 메탈 프레임 구조(321)와 연결되거나, 메탈 프레임 구조(321)와 일체로 형성될 수 있다.
일 실시 예에 따르면, 인쇄 회로 기판 구조물(330)은 지지 부재(322)의 적어도 일 영역에 배치될 수 있다. 본 개시에서 인쇄 회로 기판 구조물(330)은 복수의 인쇄 회로 기판들(331, 332)이 적층된 구조물을 의미할 수 있다. 예를 들어, 인쇄 회로 기판 구조물(330)은 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332) 및/또는 인터포저(interposer)(340)를 포함할 수 있다. 다른 예로, 인쇄 회로 기판 구조물(330)은 제1 인쇄 회로 기판(331)을 기준으로 인터포저(340), 제2 인쇄 회로 기판(332) 순서로 적층된 구조물일 수 있다.
일 실시 예에서, 제1 인쇄 회로 기판(331)은 지지 부재(322)의 적어도 일 영역에 배치될 수 있다. 다른 실시 예에서, 제2 인쇄 회로 기판(332)은 제1 인쇄 회로 기판(331)과 이격되어, 제1 인쇄 회로 기판(331)을 기준으로 -z 방향 상에 위치할 수 있다. 예를 들어, 제2 인쇄 회로 기판(332)은 제1 인쇄 회로 기판(331)의 -z 방향을 향하는 일면을 마주보도록 배치될 수 있다. 일 실시 예에 따르면, 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)은 구부러지 않는 특성을 갖는 재질(예: FR4)로 형성되는 인쇄 회로 기판(PCB), 또는 구부러질 수 있는 특성(또는 "플렉서블(flexible) 특성")을 갖는 연성 인쇄 회로 기판(FPCB: flexible printed circuit board)일 수 있다.
일 실시 예에서, 인터포저(340)는 제1 인쇄 회로 기판(331)과 제2 인쇄 회로 기판(332) 사이에 위치하여, 제1 인쇄 회로 기판(331)의 -z 방향 상에 위치하는 제2 인쇄 회로 기판(332)을 지지할 수 있다. 예를 들어, 인터포저(340)는 제1 인쇄 회로 기판(331)과 제2 인쇄 회로 기판(332) 사이의 공간을 감싸도록 배치될 수 있다. 일 예시에서, 인터포저(340)는 적어도 하나의 측벽(side wall)을 포함하는 인쇄 회로 기판(미도시) 및/또는 인쇄 회로 기판의 적어도 일 영역을 관통하는 적어도 하나의 도전성 비아(via)(미도시)를 포함할 수 있다. 다른 예시에서, 제1 인쇄 회로 기판(331)과 제2 인쇄 회로 기판(332)은 인터포저(340)의 적어도 하나의 도전성 비아를 통해 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 인쇄 회로 기판 구조물(330)을 구성하는 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)에는 복수의 전자 부품들이 배치될 수 있다. 예를 들어, 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)에는 프로세서(예: 도 1의 프로세서(120)), 메모리(예: 도 1의 메모리(130)), 및/또는 인터페이스(예: 도 1의 인터페이스(177))가 배치될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(300)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다. 일 예시에서, 제1 인쇄 회로 기판(331)에 배치되는 복수의 전자 부품들과 제2 인쇄 회로 기판(332)에 배치되는 복수의 전자 부품들은 인터포저(340)를 통해 전기적 및/또는 작동적으로(operatively) 연결될 수 있다.
일 실시 예에 따르면, 인쇄 회로 기판 구조물(330)의 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)은 인쇄 회로 기판 구조물(330)과 이격되어 배치된 제3 인쇄 회로 기판(333)과 전기적으로 연결될 수 있다. 예를 들어, 인쇄 회로 기판 구조물(330)의 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)은 지지 부재(322)의 일 영역(예: 도 4의 +y 방향의 영역)에 배치될 수 있으며, 제3 인쇄 회로 기판(333)은 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)과 이격된 지지 부재(322)의 다른 영역(예: 도 4의 -y 방향의 영역)에 배치될 수 있다. 일 예시에서, 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)과 제3 인쇄 회로 기판(333)은 전기적 연결 부재(334)를 통해 전기적으로 연결될 수 있다. 다른 예시에서, 전기적 연결 부재(334)는 지지 부재(322)에 배치된 배터리(370)를 가로질러 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)과 제3 인쇄 회로 기판(333)을 전기적으로 연결할 수 있다. 예를 들어, 전기적 연결 부재(334)는, 연성 인쇄 회로 기판(FPCB: flexible printed circuit board), 동축 케이블, B to B 커넥터((board to board connector) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에 따르면, 인쇄 회로 기판 구조물(330)은 휘어지거나 또는 구부러지는(flexible) 특성을 가지는 영역(이하 "연성 영역(flexible area)")을 포함할 수 있다. 일 예시에서, 연성 영역은, 베이스 필름(또는 기판) 및 동박 층을 포함할 수 있다. 예를 들어, 연성 영역은 폴리이미드(polyimide) 필름의 상단 또는 하단 중 적어도 한 영역의 적어도 일부에 적어도 하나의 동박(copper clad)이 적층된 연성 동박 적층필름(flexible copper clad layer: FCCL)일 수 있다.
일 실시 예에 따르면, 인쇄 회로 기판 구조물(330)의 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)은 인쇄 회로 기판 구조물(330)과 이격되어 배치된 제4 인쇄 회로 기판(미도시)과 전기적으로 연결될 수 있다. 예를 들어, 제4 인쇄 회로 기판(미도시)은 가요성(flexible) 인쇄 회로 기판(또는 "연성 인쇄 회로 기판") 유형의 무선 주파수 케이블(flexible printed circuit board type radio frequency cable, FRC)일 수 있다. 일 실시 예에서, 제4 인쇄 회로 기판은 지지 부재(322)의 적어도 일부에 배치될 수 있다. 예를 들어, 제4 인쇄 회로 기판은 지지 부재(322)의 일 영역(예: 도 4의 +x 방향의 영역) 및/또는 다른 영역(예: 도 4의 -x 방향의 영역)에 배치될 수 있다.
일 실시 예에 따르면, 차폐 구조(350)(또는 "쉴드 캔(shield can)")은 도전성 재질(예; 금속)으로 형성될 수 있으며, 인쇄 회로 기판 구조물(330)의 적어도 일 영역에 배치되어 인쇄 회로 기판 구조물(330)에 배치된 복수의 전자 부품들을 전자기적으로 차폐할 수 있다. 일 예시에서, 차폐 구조(350)는 인쇄 회로 기판 구조물(330)의 제2 인쇄 회로 기판(332)에 적어도 일부 배치될 수 있으며, 제2 인쇄 회로 기판(332)에 배치되는 복수의 전자 부품들을 전자기적으로 차폐할 수 있다.
일 실시 예에 따르면, 리어 케이스(360)는 인쇄 회로 기판 구조물(330)의 -z 방향 상에 배치되어, 전자 장치(300)에 가해지는 외력으로부터 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)과 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)에 배치된 복수의 전자 부품들을 보호할 수 있다. 일 예시에서, 리어 케이스(360)는 비도전성 재질(예: 플라스틱)으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예(미도시)에 따른 전자 장치(300)에서는 리어 케이스(360)가 생략될 수도 있다.
일 실시 예에 따르면, 배터리(370)는 전자 장치(300) 내부에 배치되어, 전자 장치(300)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다, 배터리(370)는, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 일 예시에서, 배터리(370)는 지지 부재(322)의 적어도 일 영역에 형성된 배터리 홈(미도시) 내에 배치되어, 전자 장치(300)의 구성 요소들에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(370)는 전자 장치(300) 내부에 일체로 배치될 수 있으나 이에 한정되는 것은 아니며, 다른 실시 예에 따른 배터리(370)는 전자 장치(300)와 탈부착 가능하게 배치될 수도 있다.
일 실시 예에 따르면, 후면 플레이트(380)는 전자 장치(300)의 후면(예: 도 3의 제2 면(210B))을 형성할 수 있다. 후면 플레이트(380)는 전자 장치(300)의 내부 구성 요소들을 외부의 충격 또는 이물질의 유입으로부터 보호할 수 있다.
도 5는, 일 실시 예에 따른 인쇄 회로 기판 구조물의 분해도 및 결합도이다.
도 5는 도 4의 인쇄 회로 기판 구조물(330)의 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332) 및/또는 인터포저(340)가 분해된 상태 및 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332) 및/또는 인터포저(340)가 결합된 상태를 도시한다.
도 5를 참조하면, 일 실시 예에 따른 인쇄 회로 기판 구조물(330)(예: 도 4의 인쇄 회로 기판 구조물(330))은, 제1 인쇄 회로 기판(331)(예: 도 4의 제1 인쇄 회로 기판(331)), 제2 인쇄 회로 기판(332)(예: 도 4의 제2 인쇄 회로 기판(332)) 및/또는 인터포저(340)(예: 도 4의 인터포저(340))를 포함할 수 있다.
일 실시 예에 따르면, 제1 인쇄 회로 기판(331)은 +z 방향을 향하는 제1 면(331a) 및/또는 제1 면(331a)과 반대 방향을 향하는 제2 면(331b)을 포함할 수 있다. 일 예시에서, 제1 인쇄 회로 기판(331)의 제1 면(331a) 또는 제2 면(331b) 중 적어도 일면에는 적어도 하나의 전자 부품(미도시)이 배치될 수 있다. 예를 들어, 적어도 하나의 전자 부품은, 전자 장치의 운용에 필요한 프로세서(예: 도 1의 프로세서(120)), 메모리(예: 도 1의 메모리(130)), 통신 회로(예: 도 1의 통신 모듈(190)) 또는 전력 관리 모듈(예: 도 1의 전력 관리 모듈(188)) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에 따르면, 제2 인쇄 회로 기판(332)은 제1 인쇄 회로 기판(331)으로부터 이격되어 배치될 수 있다. 예를 들어, 제2 인쇄 회로 기판(332)은 제1 인쇄 회로 기판(331)의 제1 면(331a) 상(예: 도 5의 +z 방향)에 배치될 수 있다. 일 예시에서, 제2 인쇄 회로 기판(332)은 +z 방향을 향하는 제3 면(332a) 및/또는 제3 면(332a)과 반대 방향(예: 도 5의 -z 방향)을 향하고, 제1 인쇄 회로 기판(331)의 제1 면(331a)의 적어도 일 영역을 마주보는 제4 면(332b)을 포함할 수 있다. 다른 예시에서, 제2 인쇄 회로 기판(332)의 제3 면(332a) 및/또는 제4 면(332b)에는 적어도 하나의 전자 부품(미도시)이 배치될 수 있다. 적어도 하나의 전자 부품은, 예를 들어, 프로세서, 메모리, 통신 회로 또는 전력 관리 모듈 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에 따르면, 인터포저(340)는 제1 인쇄 회로 기판(331)과 제2 인쇄 회로 기판(332) 사이에 위치하여, 제2 인쇄 회로 기판(332)을 제1 인쇄 회로 기판(331) 상(예: 도 5의 +z 방향)에 적층시킬 수 있다. 일 예시에서, 제1 인쇄 회로 기판(331)의 제1 면(331a)의 적어도 일 영역에 인터포저(340)의 하단면(340b)이 배치되고, 인터포저(340)의 상단면(340a)에는 제2 인쇄 회로 기판(332)의 제4 면(332b)의 적어도 일 영역이 배치될 수 있다. 다른 예시에서, 제1 인쇄 회로 기판(331)은 인터포저(340)의 하단면(340b)에 고정되고, 제2 인쇄 회로 기판(332)은 인터포저(340)의 상단면(340a)에 고정될 수 있다. 예를 들어, 제1 인쇄 회로 기판(331)의 제1 면(331a)의 적어도 일 영역이 인터포저(340)의 하단면(340b)에 솔더링(soldering)됨에 따라, 제1 인쇄 회로 기판(331)이 인터포저(340)의 하단면(340b)에 고정될 수 있다. 다른 예로, 제2 인쇄 회로 기판(332)의 제4 면(332b)의 적어도 일 영역이 인터포저(340)의 상단면(340a)에 솔더링됨에 따라, 제2 인쇄 회로 기판(332)이 인터포저(340)의 상단면(340a)에 고정될 수 있다.
일 실시 예에 따르면, 인터포저(340)는 절연층(341) 및/또는 적어도 하나의 도전성 비아(342)를 포함할 수 있다. 일 예시에서, 절연층(341)은 적어도 하나의 측벽(side wall)을 포함하며, 제1 인쇄 회로 기판(331)과 제2 인쇄 회로 기판(332) 사이의 공간을 감싸도록 배치될 수 있다. 예를 들어, 절연층(341)은 상단(예: 도 5의 +z 방향)에서 봤을 때, 제1 인쇄 회로 기판(331) 또는 제2 인쇄 회로 기판(332)의 적어도 일 가장자리를 따라 형성되는 폐곡선(closed-curve)을 이루는 띠 형상으로 형성될 수 있다. 다만, 절연층(341)의 형상은 상술한 실시 예에 한정되는 것은 아니다. 다른 실시 예에 따르면, 절연층(341)은 적어도 하나의 측벽의 일 지점과 다른 일 지점을 연결하고, 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)을 지지하는 격벽(341a)을 포함할 수도 있다.
다른 예시에서, 제1 인쇄 회로 기판(331) 및/또는 제2 인쇄 회로 기판(332)에 배치되는 적어도 하나의 전자 부품들 중 일부는 상술한 절연층(341)에 의해 감싸지도록 배치될 수 있다.
일 예시에서, 적어도 하나의 도전성 비아(342)는 도전성 물질로 형성되고, 절연층(341)의 적어도 일 영역을 관통하여 배치될 수 있다. 다른 예시에서, 적어도 하나의 도전성 비아(342)는 인터포저(340)의 하단(예: 도 5의 -z 방향)에 배치되는 제1 인쇄 회로 기판(331)과 인터포저(340)의 상단(예: 도 5의 +z 방향)에 배치되는 제2 인쇄 회로 기판(332)을 전기적으로 연결할 수 있다. 예를 들어, 제1 인쇄 회로 기판(331)의 제1 면(331a) 및/또는 제2 면(331b)에 배치되는 적어도 하나의 전자 부품은 적어도 하나의 도전성 비아(342)를 통해 제2 인쇄 회로 기판(332)의 제3 면(332a) 및/또는 제4 면(332b)에 배치되는 적어도 하나의 전자 부품과 전기적으로 연결될 수 있다.
도 6은, 일 실시 예에 따른 인터포저 구조 및 인터포저 구조의 A 영역에 대한 확대도이고, 도 7은, 도 6의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다. 도 6에 도시된 인터포저 구조(400)는 도 5의 제1 인쇄 회로 기판(331)과 제2 인쇄 회로 기판(332) 사이에 배치되는 인터포저(340)의 일 구조일 수 있다.
도 6 및 도 7을 참조하면, 일 실시 예에 따른 인터포저 구조(400)(또는 "인쇄 회로 기판 구조(printed circuit board structure)")는, 절연층(410)(예: 도 5의 절연층(341)), 적어도 하나의 솔더 레지스트층(또는 "솔더 레지스트(solder resist)")(420), 적어도 하나의 도전성 비아(via)(430)(예: 도 5의 적어도 하나의 도전성 비아(342)) 및/또는 프리솔더(presolder)(440)를 포함할 수 있다.
일 실시 예에 따르면, 절연층(410)은 비도전성 재질을 갖는 재질로 형성되고, 폐곡선 형태(closed-curve shape)로 형성될 수 있다. 예를 들어, 절연층(410)은 상단(예: 도 6의 +z 방향)에서 봤을 때, 폐곡선을 이루는 띠 형상으로 형성될 수 있다.
일 실시 예에서, 절연층(410)은 폐곡선을 형성하고 지정된 두께를 갖는 적어도 하나의 측벽(side wall)(411) 및/또는 절연층(410)의 적어도 일 영역을 을 관통하는 적어도 하나의 관통 홀(412)(또는 "비아 홀")을 포함할 수 있다. 일 예시에서, 적어도 하나의 측벽(411)은 절연층(410)의 적어도 일 측면을 형성할 수 있다. 다른 예시에서, 적어도 하나의 관통 홀(412)은 절연층(410)의 측면과 이격된 절연층(410)의 내부 영역의 적어도 일 영역에 형성될 수 있다. 예를 들어, 적어도 하나의 관통 홀(412)은 절연층(410)의 +z 방향을 향하는 일면에서 절연층(410)의 -z 방향을 향하는 일면까지 관통하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에 따르면, 적어도 하나의 솔더 레지스트층(420)은 절연층(410)의 상단면(410a) 및/또는 하단면(410b)의 적어도 일 영역에 배치될 수 있다. 예를 들어, 적어도 하나의 솔더 레지스트층(420)은 인터포저 구조(400)의 상단 및/또는 하단에 전자 부품(예: 도 5의 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332))을 솔더링(soldering)(또는 "납땜")하는 과정에서 적어도 하나의 솔더 레지스트층(420)이 배치된 절연층(410)의 일 영역에 납이 붙는 것을 방지할 수 있다.
일 실시 예에 따르면, 적어도 하나의 솔더 레지스트층(420)은 제1 솔더 레지스트층(421) 및/또는 제2 솔더 레지스트층(422)을 포함할 수 있다. 일 예시에서, 제1 솔더 레지스트층(421)은 절연층(410)의 상단면(410a)의 적어도 일 영역에 배치되어, 절연층(410)의 상단면(410a)에 납이 붙는 것을 방지할 수 있다. 다른 예시에서, 제2 솔더 레지스트층(422)은 절연층(410)의 하단면(410b)의 적어도 일 영역에 배치되어, 절연층(410)의 하단면(410b)에 납이 붙는 것을 방지할 수 있다.
일 예시에서, 제1 솔더 레지스트층(421)은 절연층(410)의 적어도 하나의 관통 홀(412)과 대응되는 위치에 형성되는 적어도 하나의 제1 개구(421a)를 포함할 수 있다. 예를 들어, 인터포저 구조(400)의 상단(예: 도 7의 +z 방향)에서 봤을 때, 적어도 하나의 제1 개구(421a)의 적어도 일 영역은 적어도 하나의 관통 홀(412)과 중첩되도록 배치될 수 있다. 다른 예로, 적어도 하나의 제1 개구(421a)는 적어도 하나의 관통 홀(412)보다 넓은 면적으로 형성되어, 적어도 하나의 제1 개구(421a)의 외주면이 적어도 하나의 관통 홀(412)의 외주면을 감쌀 수 있다. 적어도 하나의 제1 개구(421a)의 형상이 상술한 실시 예에 한정되는 것은 아니며, 다른 실시 예(미도시)에 따르면 적어도 하나의 제1 개구(421a)는 적어도 하나의 관통 홀(412)보다 좁은 면적으로 형성되거나, 실질적으로 동일한 면적으로 형성될 수도 있다.
일 예시에서, 제2 솔더 레지스트층(422)은 절연층(410)의 적어도 하나의 관통 홀(412)과 대응되는 위치에 형성되는 적어도 하나의 제2 개구(422a)를 포함할 수 있다. 예를 들어, 인터포저 구조(400)의 하단(예: 도 7의 -z 방향)에서 봤을 때, 적어도 하나의 제2 개구(422a)의 적어도 일 영역은 적어도 하나의 관통 홀(412)과 중첩되도록 배치될 수 있다. 다른 예로, 적어도 하나의 제2 개구(422a)는 적어도 하나의 관통 홀(412)보다 넓은 면적으로 형성되어, 적어도 하나의 제2 개구(422a)의 외주면이 적어도 하나의 관통 홀(412)의 외주면을 감쌀 수 있다. 적어도 하나의 제2 개구(422a)의 형상이 상술한 실시 예에 한정되는 것은 아니며, 다른 실시 예(미도시)에 따르면 적어도 하나의 제2 개구(422a)는 적어도 하나의 관통 홀(412)보다 좁은 면적으로 형성되거나, 실질적으로 동일한 면적으로 형성될 수도 있다.
또 다른 예로, 적어도 하나의 제2 개구(422a)는 제1 솔더 레지스트층(421)의 적어도 하나의 제1 개구(421a)와 대응되는 위치에 형성될 수 있다. 일 예시에서, 제1 솔더 레지스트층(421)에 형성된 적어도 하나의 제1 개구(421a) 및/또는 제2 솔더 레지스트층(422)에 형성된 적어도 하나의 제2 개구(422a)를 통해 절연층(410)의 일부 영역 및/또는 적어도 하나의 도전성 비아(430)의 일부 영역이 인터포저 구조(400)의 외부로 노출될 수 있다.
일 실시 예에 따르면, 적어도 하나의 도전성 비아(430)는 절연층(410)의 적어도 하나의 관통 홀(412) 내부에 위치할 수 있다. 적어도 하나의 도전성 비아(430)는 도전성 물질(예: 금속)으로 형성되어, 인터포저 구조(400)에 배치되는 전자 부품들을 전기적으로 연결할 수 있다. 예를 들어, 적어도 하나의 도전성 비아(430)는 인터포저 구조(400)의 상단에 배치되는 전자 부품(예: 도 5의 제1 인쇄 회로 기판(331))과 인터포저 구조(400)의 하단에 배치되는 전자 부품(예: 도 5의 제2 인쇄 회로 기판(332))을 전기적으로 연결할 수 있다. 다른 예로, 적어도 하나의 도전성 비아(430)는 원기둥 형상(또는 "홀 형상")의 도전성 비아를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 예시에서, 적어도 하나의 도전성 비아(430)는 절연층(410)의 상단면(410a)으로부터 제1 솔더 레지스트층(421)의 적어도 하나의 제1 개구(421a)가 형성된 방향(예: 도 7의 +z 방향)으로 돌출되는 제1 돌출 부분(431) 및/또는 절연층(410)의 하단면(410b)에서 제2 솔더 레지스트층(422)의 적어도 하나의 제2 개구(422a)가 형성된 방향(예: 도 7의 -z 방향)으로 돌출되는 제2 돌출 부분(432)을 포함할 수 있다. 예를 들어, 적어도 하나의 도전성 비아(430)의 제1 돌출 부분(431)은 절연층(410)의 상단면(410a)에서 제1 솔더 레지스트층(421)의 +z 방향을 향하는 일면까지 돌출될 수 있다. 다른 예로, 적어도 하나의 도전성 비아(430)의 제2 돌출 부분(432)은 절연층(410)의 하단면(410b)에서 제2 솔더 레지스트층(422)의 -z 방향을 향하는 일면까지 돌출될 수 있다.
일 실시 예에 따르면, 프리솔더(440)는 인터포저 구조(400)의 상단 영역(예: 도 7. 도 8의 +z 방향의 영역) 및/또는 하단 영역(예: 도 7. 도 8의 -z 방향의 영역)에 배치되어, 인터포저 구조(400)의 상단 및/또는 하단에 배치되는 전자 부품을 인터포저 구조(400)에 고정시키는 역할을 수행할 수 있다.
일 실시 예에서, 프리솔더(440)는 제1 프리솔더(441) 및/또는 제2 프리솔더(442)를 포함할 수 있다. 일 예시에서, 제1 프리솔더(441)는 제1 솔더 레지스트층(421)의 적어도 하나의 제1 개구(421a)를 통해 인터포저 구조(400)의 외부에 노출되는 적어도 하나의 도전성 비아(430)의 제1 돌출 부분(431)에 배치될 수 있다. 예를 들어, 제1 프리솔더(441)는 제1 돌출 부분(431)의 일단(예: 도 7의 +z 방향의 일단)에 안착되어, 절연층(410)의 상단면(410a)의 일부 영역 및/또는 제1 돌출 부분(431)의 일부 영역을 감싸도록 배치될 수 있다. 다른 예시에서, 제2 프리솔더(442)는 제2 솔더 레지스트층(422)의 적어도 하나의 제2 개구(422a)를 통해 인터포저 구조(400)의 외부에 노출되는 적어도 하나의 도전성 비아(430)의 제2 돌출 부분(432)에 배치될 수 있다. 예를 들어, 제2 프리솔더(442)는 제2 돌출 부분(432)의 일단(예: 도 7의 -z 방향의 일단)에 안착되어, 절연층(410)의 하단면(410b)의 일부 영역 및/또는 제2 돌출 부분(432)의 일부 영역을 감싸도록 배치될 수 있다.
일 실시 예에 따르면, 인터포저 구조(400)는 제1 프리솔더(441) 및/또는 제2 프리솔더(442)를 통해 인터포저 구조(400)의 상단 및/또는 하단에 전자 부품들을 고정시킬 수 있다. 예를 들어, 인터포저 구조(400)는 제1 프리솔더(441)에 열을 가해 인터포저 구조(400)의 상단(예: 도 7의 +z 방향)에 제2 인쇄 회로 기판(예: 도 5의 제2 인쇄 회로 기판(332))을 솔더링시킬 수 있다. 다른 예로, 인터포저 구조(400)는 제2 프리솔더(442)에 열을 가해 인터포저 구조(400)의 하단(예: 도 7의 -z 방향)에 제1 인쇄 회로 기판(예: 도 5의 제1 인쇄 회로 기판(331))를 솔더링시킬 수 있다.
일 실시 예에 따르면, 인터포저 구조(400)는 절연층(410)을 기준으로 상단 방향 및/또는 하단 방향으로 돌출되는 제1 돌출 부분(431) 및/또는 제2 돌출 부분(432)을 포함하는 적어도 하나의 도전성 비아(430)를 통해 랜드(land)를 형성하지 않고도, 프리솔더(440)가 안착될 수 있는 공간을 형성할 수 있다. 일 예시에서, 인터포저 구조(400)가 랜드(land)를 포함하지 않는 랜드리스(landless) 구조로 형성됨에 따라, 랜드가 형성되기 위한 공간을 확보하기 위하여 도전성 비아(430) 사이의 거리(pitch)(P1)를 지정된 거리 이상 이격시키지 않을 수 있다. 예를 들어, 랜드리스(landless) 구조를 갖는 상술한 인터포저 구조(400)는 랜드를 포함하는 인터포저 구조에 비해 도전성 비아(430) 사이의 거리를 가깝게 형성할 수 있다. 일 실시 예에 따르면, 인터포저 구조(400)는 도전성 비아(430) 사이의 거리(P1)를 가깝게 형성함으로써, 인터포저 구조(400)의 상단 및/또는 하단에 배치되는 복수의 인쇄 회로 기판들(예: 도 5의 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332))에 전자 부품들을 높은 밀도로 배치 또는 실장할 수 있다.
일 실시 예에 따르면, 인터포저 구조(400)는 측면 도금부(450)를 더 포함할 수 있다. 일 예시에서, 측면 도금부(450)는 절연층(410)의 측면(410c)의 적어도 일 영역에 위치하여, 인터포저 구조(400)를 전자기적으로 차폐할 수 있다. 본 개시에서 절연층(410)의 측면(410c)은 절연층(410)의 상단면(410a)과 하단면(410b) 사이에 위치하여, 상단면(410a)과 하단면(410b) 사이의 공간을 감싸는 면을 의미할 수 있다. 예를 들어, 측면 도금부(450)는 인터포저 구조(400) 내부에서 발생되는 노이즈(예: 전자 부품들에서 발생되는 노이즈)가 인터포저 구조(400) 외부로 유출되는 것을 차폐하거나, 인터포저 구조(400)의 외부에서 유입되는 노이즈를 차폐할 수 있다.
이하에서는, 도 8 및 도 9a 내지 도 9e를 참조하여, 일 실시 예에 따른 인터포저 구조(400)의 제조 공정에 대하여 살펴보도록 한다.
도 8은, 일 실시 예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다. 도 9a는, 일 실시 예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀을 형성하는 동작을 설명하기 위한 도면이고, 도 9b는, 일 실시 예에 따라, 적어도 하나의 관통 홀 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화하는 동작을 설명하기 위한 도면이며, 도 9c는, 일 실시 예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이고, 도 9d는, 일 실시 예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이며, 도 9e는, 일 실시 예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다.
도 9a 내지 도 9e는 인터포저 구조(또는 "인쇄 회로 기판 구조")의 일부 영역(예: 도 6의 A 영역))에 대한 제조 동작을 나타내며, 인터포저 구조의 다른 영역도 동일한 동작을 통해 제조될 수 있다. 이하에서, 도 8의 인터포저 구조의 제조 동작을 설명함에 있어, 도 9a 내지 도 9e의 구성을 참고하여 설명하도록 한다.
도 8 및 도 9a를 참조하면, 일 실시 예에 따른 인터포저 구조의 제조 동작은, 801 동작에서 인쇄 회로 기판(401)을 가공하여, 인쇄 회로 기판(401)의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(412)(또는 "비아 홀")(예: 도 7의 적어도 하나의 관통 홀(412))을 형성할 수 있다. 예를 들어, 인쇄 회로 기판(401)은 절연층(410)(예: 도 7의 절연층(410)) 및/또는 절연층(410)의 상단면(410a)(예: 도 7의 상단면(410a))과 하단면(410b)(예: 도 7의 하단면(410b))에 배치되는 구리 호일(402)(또는 "동박(copper clad)")을 포함할 수 있으며, 적어도 하나의 관통 홀(412)은 절연층(410) 및 구리 호일(402)의 적어도 일 영역을 관통할 수 있다. 일 실시 예에 따르면, 적어도 하나의 관통 홀(412)은 인쇄 회로 기판(401)의 적어도 일 영역을 드릴(drill) 가공하여 형성될 수 있다. 다만, 드릴 가공은 적어도 하나의 관통 홀(412)을 형성하는 가공 방식의 일 예시에서 불과하며, 다른 실시 예에 따르면, 적어도 하나의 관통 홀(412)은 레이저 가공 또는 펀칭(punching) 가공을 통해 형성될 수도 있다.
도 8 및 도 9b를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 802 동작에서 인쇄 회로 기판(401)에 형성된 적어도 하나의 관통 홀(412) 내부에 전도성 물질(또는 "전도성 재료")을 충진할 수 있다. 일 예시에서, 802 동작은 홀 플러깅(hole plugging) 인쇄 기술을 통해 적어도 하나의 관통 홀(412) 내부를 전도성 물질으로 충진할 수 있으나, 적어도 하나의 관통 홀(412) 내부를 전도성 물질으로 충진하는 방식은 상술한 실시 예에 한정되는 것은 아니다. 다른 예시에서, 적어도 하나의 관통 홀(412) 내부에 충진되는 전도성 물질은 구리(copper) 이외의 물질일 수 있다. 전도성 물질은, 예를 들어, 실버 페이스트(silver paste), 알루미늄(aluminum), 실버-알루미늄(silver-aluminum), 카본 페이스트(carbon paster) 또는 CNT 페이스트(carbon nanotube paste) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에 따른 인터포저의 구조 제조 동작은, 803 동작에서 인쇄 회로 기판(401)의 상단면 및/또는 하단면을 평탄화(또는 "연마")할 수 있다. 예를 들어, 802 동작에서 적어도 하나의 관통 홀(412) 내부를 전도성 물질으로 충진하는 과정에서 인쇄 회로 기판(401)의 상단 및/또는 하단 방향으로 돌출되는 영역이 형성될 수 있다. 일 실시 예에 따른 인터포저의 구조 제조 동작은, 803 동작을 통해 인쇄 회로 기판(401)의 상단 및/또는 하단 방향으로 돌출된 영역을 평탄화함으로써, 적어도 하나의 도전성 비아(430)(예: 도 7의 도전성 비아(430))를 형성할 수 있다. 일 예시에서, 803 동작에서는 브러시 가공 또는 버프 가공(buffing)을 통해 인쇄 회로 기판(401)의 상단 면 및/또는 하단면을 평탄화할 수 있다. 다른 예시에서, 803 동작에서는 폴리싱(polishing) 과정을 통해 인쇄 회로 기판(401)의 상단면 및/또는 하단면을 평탄화할 수 있다. 예를 들어, 폴리싱 과정은 기계적 연마 또는 화학적 기계 연마(CMP: chemical mechanical polishing) 중 적어도 하나를 포함할 수 있다.
도 8 및 도 9c를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 804 동작에서 인쇄 회로 기판(401)의 상단면 및/또는 하단면을 에칭(etching)하여, 절연층(410)의 상단면과 하단면에 배치되는 구리 호일(402)을 제거할 수 있다. 일 예시에서, 적어도 하나의 도전성 비아(430)는 구리 이외의 물질로 형성됨에 따라, 인쇄 회로 기판(401)의 상단면 및/또는 하단면을 에칭하는 과정에서 적어도 하나의 도전성 비아(430)는 제거되지 않을 수 있다. 다른 예시에서, 절연층(410)의 상단면(410a)과 하단면(410b)에 배치되는 구리 호일(402)이 제거됨에 따라, 절연층(410)의 상단면(410a) 및/또는 하단면(410b)으로부터 돌출되는 적어도 하나의 도전성 비아(430)의 일부 영역이 형성될 수 있다. 예를 들어, 804 동작에 의해 절연층(410)의 상단면(410a)으로부터 +z 방향으로 돌출되는 적어도 하나의 도전성 비아(430)의 제1 돌출 부분(431)(예: 도 7의 제1 돌출 부분(431)) 및/또는 절연층(410)의 하단면(410b)으로부터 -z 방향으로 돌출되는 적어도 하나의 도전성 비아(430)의 제2 돌출 부분(432)(예: 도 7의 제2 돌출 부분(432))이 형성될 수 있다.
도 8 및 도 9d를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 805 동작에서 절연층(410)의 상단면(410a) 및/또는 하단면(410b)의 적어도 일 영역에 솔더 레지스트층(420)(예: 도 7의 솔더 레지스트층(420))을 형성할 수 있다. 일 예시에서, 805 동작에서는 절연층(410)의 상단면(410a) 및/또는 하단면(410b)의 적어도 하나의 도전성 비아(430)가 배치되는 영역을 제외한 영역에 솔더 레지스트 잉크(solder resist ink)를 도포한 후, 도포된 잉크에 UV(ultraviolet ray)를 가해 도포된 잉크를 경화시키는 공정을 통해 솔더 레지스트층(420)을 형성할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 805 동작을 통해 절연층(410)의 상단면(410a)에는 제1 솔더 레지스트층(421)(예: 도 7의 제1 솔더 레지스트층(421))이 형성될 수 있고, 절연층(410)의 하단면(410b)에는 제2 솔더 레지스트층(422)(예: 도 7의 제2 솔더 레지스트층(422))이 형성될 수 있다. 다른 예로, 솔더 레지스트 잉크가 도전성 비아(430)가 배치된 영역을 제외한 영역에 도포됨에 따라, 제1 솔더 레지스트층(421)의 적어도 하나의 도전성 비아(430)와 대응되는 영역에는 적어도 하나의 제1 개구(421a)(예: 도 7의 적어도 하나의 제1 개구(421a))가 형성될 수 있다. 이와 유사하게, 제2 솔더 레지스트층(422)의 적어도 하나의 도전성 비아(430)와 대응되는 영역에는 적어도 하나의 제2 개구(422a)(예: 도 7의 적어도 하나의 제2 개구(422a))가 형성될 수 있다.
도 8 및 도 9e를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 806 동작에서 적어도 하나의 도전성 비아(430)의 제1 돌출 부분(431) 및/또는 제2 돌출 부분(432)에 프리솔더(presolder)(440)(예: 도 7의 프리솔더(440))를 형성할 수 있다. 일 예시에서, 806 동작을 통해 적어도 하나의 도전성 비아(430)의 제1 돌출 부분(431)의 적어도 일 영역에는 제1 프리솔더(441)가 형성되고, 적어도 하나의 도전성 비아(430)의 제2 돌출 부분(432)의 적어도 일 영역에는 제2 프리솔더(442)가 형성될 수 있다. 제1 프리솔더(441) 및/또는 제2 프리솔더(442)는, 예를 들어, 메탈 마스크(metal mask)를 이용하여 제1 돌출 부분(431) 및/또는 제2 돌출 부분(432)에 솔더 크림(solder cream)(또는 "솔더 페이스트(solder paste)")을 도포 또는 스퀴즈(squeeze)한 후, 도포된 솔더 크림을 용융 하는 과정(또는 "리플로우(reflow) 공정")을 거쳐 형성될 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에 따른 인터포저 구조의 제조 동작은 상술한 801 동작 내지 806 동작을 통해 프리솔더(440)를 안착시키기 위한 랜드(land)를 포함하지 않는 인터포저 구조(400)를 제조할 수 있다. 도면 상에 도시되지 않았으나, 일 실시 예에 따른 인터포저 구조의 제조 동작은, 절연층(410)의 측면(예: 도 6의 측면(410c))의 적어도 영역에 인터포저 구조(400)를 전자기적으로 차폐하기 위한 측면 도금부(예: 도 6의 측면 도금부(450))를 형성하는 동작을 더 포함할 수 있다. 일 예시에서, 측면 도금부를 형성하는 동작은 절연층(410)의 측면을 도금한 후, 측면 도금부가 형성될 절연층(410)의 측면의 적어도 일 영역에 드라이 필름(dry film)을 부착하는 동작을 포함할 수 있다. 다른 예시에서, 드라이 필름이 부착된 절연층(410)의 측면의 적어도 일 영역을 노광, 현상, 에칭하는 공정을 거친 후, 절연층(410)에 부착된 드라이 필름을 박리함으로써, 절연층(410)의 측면의 적어도 일 영역에 측면 도금부가 형성될 수 있다.
도 10은, 다른 실시 예에 따른 인터포저 구조 및 인터포저 구조의 B 영역에 대한 확대도이다. 도 11a은, 도 10의 인터포저 구조를 I-I' 방향으로 절단한 단면도이고, 도 11b는, 도 10의 인터포저 구조를 II-II' 방향으로 절단한 단면도이며, 도 11c는, 도 10의 인터포저 구조를 III-III' 방향으로 절단한 단면도이고, 도 11d는, 도 10의 인터포저 구조에서 솔더 레지스트층 및/또는 프리솔더가 제거된 상태를 나타내는 도면이다.
도 10에 도시된 인터포저 구조(500)는 도 5의 제1 인쇄 회로 기판(331)과 제2 인쇄 회로 기판(332) 사이에 배치되는 인터포저(340)의 일 구조일 수 있다.
도 10, 도 11a, 도 11b, 도 11c 및 도 11d를 참조하면, 일 실시 예에 따른 인터포저 구조(500)(또는 "인쇄 회로 기판 구조")는, 절연층(510)(예: 도 5의 절연층(341)), 적어도 하나의 솔더 레지스트층(또는 "솔더 레지스트(solder resist)")(520), 적어도 하나의 제1 도전성 비아(via)(531), 적어도 하나의 제2 도전성 비아(532) 및/또는 프리솔더(presolder)(540)를 포함할 수 있다.
일 실시 예에 따르면, 절연층(510)은 비도전성 재질을 갖는 재질로 형성되고, 폐곡선 형태(closed-curve shape)로 형성될 수 있다. 예를 들어, 절연층(510)은 상단(예: 도 10의 +z 방향)에서 봤을 때, 폐곡선을 이루는 띠 형상으로 형성될 수 있다.
일 실시 예에서, 절연층(510)은 폐곡선을 형성하고 지정된 두께를 갖는 적어도 하나의 측벽(side wall)(511), 절연층(510)의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(512)(또는 "비아 홀") 및/또는 절연층(510)의 적어도 일 영역을 관통하는 슬롯(slot)(513)을 포함할 수 있다. 일 예시에서, 적어도 하나의 측벽(511)은 절연층(510)의 적어도 일 측면을 형성할 수 있다. 다른 예시에서, 적어도 하나의 관통 홀(512)은 절연층(510)의 측면과 이격된 절연층(510)의 내부 영역의 적어도 일 영역에 형성될 수 있다. 예를 들어, 적어도 하나의 관통 홀(512)은 절연층(510)의 +z 방향을 향하는 일면에서 절연층(510)의 -z 방향을 향하는 일면까지 관통하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 또 다른 예시에서, 슬롯(513)은 절연층(510)의 측면과 이격된 절연층(510)의 내부 영역의 적어도 일 영역에 형성될 수 있다. 예를 들어, 슬롯(513)은 적어도 하나의 관통 홀(512)과 실질적으로 동일 또는 유사하게, 절연층(510)의 +z 방향을 향하는 일면에서 절연층(510)의 -z 방향을 향하는 일면까지 관통하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 예시에서, 슬롯(513)은 적어도 하나의 관통 홀(512)과 이격되어 배치될 수 있다. 다른 예시에서, 슬롯(513)은 절연층(510)의 상단(예: 도 11d의 +z 방향)에서 봤을 때, 장방형의 바(bar) 형태로 형성될 수 있다. 예를 들어, 슬롯(513)은 절연층(510)의 상단에서 봤을 때, 직사각형 형상으로 형성될 수 있다. 다른 예로, 슬롯(513)은 적어도 하나의 관통 홀(512)보다 넓은 면적을 갖도록 형성될 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에 따르면, 적어도 하나의 솔더 레지스트층(520)은 절연층(510)의 상단면(510a) 및/또는 하단면(510b)의 적어도 일 영역에 배치될 수 있다. 예를 들어, 적어도 하나의 솔더 레지스트층(520)은 인터포저 구조(500)의 상단 및/또는 하단에 전자 부품(예: 도 5의 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332))을 솔더링(soldering)(또는 "납땜")하는 과정에서 적어도 하나의 솔더 레지스트층(520)이 배치된 절연층(510)의 일 영역에 납이 붙는 것을 방지할 수 있다.
일 실시 예에 따르면, 적어도 하나의 솔더 레지스트층(520)은 제1 솔더 레지스트층(521) 및/또는 제2 솔더 레지스트층(522)을 포함할 수 있다. 일 예시에서, 제1 솔더 레지스트층(521)은 절연층(510)의 상단면(510a)의 적어도 일 영역에 배치되어, 절연층(510)의 상단면(510a)에 납이 붙는 것을 방지할 수 있다. 다른 예시에서, 제2 솔더 레지스트층(522)은 절연층(510)의 하단면(510b)의 적어도 일 영역에 배치되어, 절연층(510)의 하단면(510b)에 납이 붙는 것을 방지할 수 있다.
일 예시에서, 제1 솔더 레지스트층(521)은 절연층(510)의 적어도 하나의 관통 홀(512)과 대응되는 위치에 형성되는 적어도 하나의 제1 개구(521a) 및/또는 슬롯(slot)의 적어도 일 영역과 대응되는 위치에 형성되는 적어도 하나의 제2 개구(521b)를 포함할 수 있다. 예를 들어, 인터포저 구조(500)의 상단(예: 도 11a의 +z 방향)에서 봤을 때, 적어도 하나의 제1 개구(521a)의 적어도 일 영역은 적어도 하나의 관통 홀(512)과 중첩되도록 배치될 수 있다. 다른 예로, 인터포저 구조(500)의 상단에서 봤을 때, 적어도 하나의 제2 개구(521b)의 적어도 일 영역은 슬롯(513)의 일 영역과 중첩되도록 배치될 수 있다.
일 예시에서, 제2 솔더 레지스트층(522)은 절연층(510)의 적어도 하나의 관통 홀(512)과 대응되는 위치에 형성되는 적어도 하나의 제3 개구(522a) 및/또는 절연층(510)의 슬롯(513)의 일 영역과 대응되는 위치에 형성되는 적어도 하나의 제4 개구(522b)를 포함할 수 있다. 예를 들어, 인터포저 구조(500)의 하단(예: 도 11a의 -z 방향)에서 봤을 때, 적어도 하나의 제3 개구(522a)의 적어도 일 영역은 적어도 하나의 관통 홀(512)과 중첩되도록 배치될 수 있다. 다른 예로, 인터포저 구조(500)의 하단에서 봤을 때, 적어도 하나의 제4 개구(522b)의 적어도 일 영역은 슬롯(513)의 일 영역과 중첩되도록 배치될 수 있다. 다른 예시에서, 적어도 하나의 제3 개구(522a)는 제1 솔더 레지스트층(521)의 적어도 하나의 제1 개구(521a)와 대응되는 위치에 형성될 수 있고, 적어도 하나의 제4 개구(522b)는 제1 솔더 레지스트층(521)의 적어도 하나의 제2 개구(522b)와 대응되는 위치에 형성될 수 있다.
일 실시 예에 따르면, 적어도 하나의 제1 도전성 비아(531)는 절연층(510)의 적어도 하나의 관통 홀(512) 내부에 위치할 수 있다. 예를 들어, 적어도 하나의 제1 도전성 비아(531)는 원기둥 형상(또는 "홀 형상")으로 형성될 수 있으나, 적어도 하나의 제1 도전성 비아(531)의 형상이 상술한 실시 예에 한정되는 것은 아니다. 일 예시에서, 적어도 하나의 제1 도전성 비아(531)는 도전성 물질(예: 금속)으로 형성되어, 인터포저 구조(500)의 상단(예: 도 10의 +z 방향) 및/또는 하단(예: 도 10의 -z 방향)에 배치되는 전자 부품들을 전기적으로 연결할 수 있다. 예를 들어, 적어도 하나의 제1 도전성 비아(531)는 인터포저 구조(500)의 하단(예: 도 10의 -z 방향)에 배치되는 전자 부품(예: 도 5의 제1 인쇄 회로 기판(331))과 인터포저 구조(500)의 상단(예: 도 10의 +z 방향)에 배치되는 전자 부품(예: 도 5의 제2 인쇄 회로 기판(332))을 전기적으로 연결할 수 있다.
일 실시 예에 따르면, 적어도 하나의 제2 도전성 비아(532)는 절연층(510)의 슬롯(513) 내부에 위치할 수 있다. 예를 들어, 적어도 하나의 제2 도전성 비아(532)는 지정된 길이 및/또는 두께를 갖는 장방형의 바(bar) 형상으로 형성될 수 있으나, 적어도 하나의 제2 도전성 비아(532)의 형상이 상술한 실시 예에 한정되는 것은 아니다. 일 예시에서, 적어도 하나의 제2 도전성 비아(532)는 도전성 물질으로 형성되어, 적어도 하나의 제1 도전성 비아(531)와 실질적으로 동일 또는 유사하게 인터포저 구조(500)의 상단 및/또는 하단에 배치되는 전자 부품을 전기적으로 연결할 수 있다.
다른 예시에서, 적어도 하나의 제2 도전성 비아(532)는 전자 부품들을 전기적으로 연결할 수 있을 뿐만 아니라, 인터포저 구조(500)를 전자기적으로 차폐하는 그라운드로 동작할 수 있다. 예를 들어, 적어도 하나의 제2 도전성 비아(532)는 적어도 하나의 제1 도전성 비아(531)에 비해 상대적으로 넓은 면적으로 형성되어 그라운드로 동작할 수 있으며, 인터포저 구조(500)로 유입되거나, 인터포저 구조(500)에서 유출되는 노이즈를 차폐할 수 있다. 또 다른 예시에서, 적어도 하나의 제2 도전성 비아(532)는 절연층(510)의 측면(510c)과 인접한 영역에 배치되어, 인터포저 구조(500)의 측면으로부터 유입되는 노이즈를 차폐하거나, 인터포저 구조(500) 내부에서 측면 방향으로 유출되는 노이즈를 차폐할 수 있다.
일 실시 예에 따른 인터포저 구조(500)는, 적어도 하나의 제2 도전성 비아(532)를 통해 절연층(510)의 측면에 별도의 도금부(예: 도 6의 측면 도금부(450))을 형성하지 않고도 외부에서 인터포저 구조(500)로 유입되거나, 인터포저 구조(500)에서 외부로 유출되는 노이즈를 전자기적으로 차폐할 수 있다. 즉, 일 실시 예에 따른 인터포저 구조(500)는 전자 부품들을 전기적으로 연결하고, 적어도 하나의 제2 도전성 비아(532)를 통해 도금부 제조 공정을 생략할 수 있어, 제조 공정을 단순화하고, 제조 비용을 줄일 수 있다.
도 11a, 도 11b, 도 11c 및/또는 도 11d를 참조하면, 일 실시 예에 따르면, 적어도 하나의 제1 도전성 비아(531)와 적어도 하나의 제2 도전성 비아(532)는 서로 다른 높이를 갖도록 형성될 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 비아(531)는 제1 높이(h1)를 갖도록 형성될 수 있으며, 적어도 하나의 제2 도전성 비아(532)는 제1 높이(h1)보다 낮은 제2 높이(h2)를 갖도록 형성될 수 있다. 예를 들어, 적어도 하나의 제2 도전성 비아(532)는 적어도 하나의 관통 홀(512)에 비해 넓은 면적을 갖는 슬롯(513) 내부에 형성됨에 따라, 적어도 하나의 제1 도전성 비아(531)에 비해 낮은 높이로 형성될 수 있으며, 이에 대한 설명은 후술하도록 한다.
일 예시에서, 적어도 하나의 제1 도전성 비아(531)는 절연층(510)의 상단면(510a)으로부터 제1 솔더 레지스트층(521)의 적어도 하나의 제1 개구(521a)가 형성된 방향(예: 도 11c의 +z 방향)으로 돌출되는 제1 돌출 부분(531a) 및/또는 절연층(510)의 하단면(510b)에서 제2 솔더 레지스트층(522)의 적어도 하나의 제3 개구(522a)가 형성된 방향(예: 도 11c의 -z 방향)으로 돌출되는 제2 돌출 부분(531b)을 포함할 수 있다. 예를 들어, 제1 돌출 부분(531a)은 절연층(510)의 상단면(510a)에서 제1 솔더 레지스트층(521)의 +z 방향을 향하는 일면까지 돌출될 수 있다. 다른 예로, 제2 돌출 부분(531b)은 절연층(510)의 하단면(510b)에서 제2 솔더 레지스트층(522)의 -z 방향을 향하는 일면까지 돌출될 수 있다.
다른 예시에서, 적어도 하나의 제2 도전성 비아(532)는 절연층(510)과 실질적으로 동일한 높이로 형성될 수 있다. 예를 들어, 절연층(510)을 측면(예: 도 11c의 -y 방향)에서 봤을 때, 적어도 하나의 제2 도전성 비아(532)의 일단(예: 도 10의 +z 방향의 일단)은 절연층(510)의 상단면(510a)과 동일선 상에 위치하고, 다른 일단(예: 도 10의 -z 방향의 일단)은 절연층(510)의 하단면(510b)과 동일선 상에 위치할 수 있다. 다른 예로, 적어도 하나의 제2 도전성 비아(532)의 일부 영역은 제1 솔더 레지스트층(521)의 제2 개구(521b) 및/또는 제2 솔더 레지스트층(522)의 제4 개구(522b)를 통해 인터포저 구조(500)의 외부에 노출될 수 있다.
일 실시 예에 따르면, 프리솔더(540)는 인터포저 구조(500)의 상단 영역(예: 도 10의 +z 방향의 영역) 및/또는 하단 영역(예: 도 10의 -z 방향의 영역)에 배치되어, 인터포저 구조(500)의 상단 및/또는 하단에 배치되는 전자 부품을 인터포저 구조(500)에 고정시키는 역할을 수행할 수 있다.
일 실시 예에서, 프리솔더(540)는 제1 프리솔더(541) 및/또는 제2 프리솔더(542)를 포함할 수 있다. 일 예시에서, 제1 프리솔더(541)는 적어도 하나의 제1 개구(521a)를 통해 인터포저 구조(500)의 외부에 노출되는 적어도 하나의 제1 도전성 비아(531)의 제1 돌출 부분(531a) 및/또는 적어도 하나의 제2 개구(521b)를 통해 인터포저 구조(500)의 외부에 노출되는 적어도 하나의 제2 도전성 비아(532)의 일 영역에 배치될 수 있다. 예를 들어, 제1 프리솔더(541)는 제1 돌출 부분(531a)의 일단(예: 도 11c의 +z 방향의 일단) 및/또는 적어도 하나의 제2 도전성 비아(532)의 일단(예: 도 11c의 +z 방향을 향하는 일단)에 안착될 수 있다.
다른 예시에서, 제2 프리솔더(542)는 적어도 하나의 제3 개구(522a)를 통해 인터포저 구조(500)의 외부에 노출되는 적어도 하나의 제1 도전성 비아(531)의 제2 돌출 부분(531b) 및/또는 적어도 하나의 제4 개구(522b)를 통해 인터포저 구조(500)의 외부로 노출되는 적어도 하나의 제2 도전성 비아(532)의 일 영역에 배치될 수 있다. 예를 들어, 제2 프리솔더(542)는 제2 돌출 부분(531b)의 다른 일단(예: 도 11c의 -z 방향의 일단) 및/또는 적어도 하나의 제2 도전성 비아(532)의 다른 일단(예: 도 11c의 -z 방향의 일단)에 안착될 수 있다.
일 실시 예에 따르면, 인터포저 구조(500)는 제1 프리솔더(541) 및/또는 제2 프리솔더(542)를 통해 인터포저 구조(500)의 상단 및/또는 하단에 전자 부품들을 고정시킬 수 있다. 예를 들어, 인터포저 구조(500)는 제1 프리솔더(541)에 열을 가해 인터포저 구조(500)의 상단(예: 도 10, 도 11c의 +z 방향)에 제2 인쇄 회로 기판(예: 도 5의 제2 인쇄 회로 기판(332))을 솔더링시킬 수 있다. 다른 예로, 인터포저 구조(500)는 제2 프리솔더(542)에 열을 가해 인터포저 구조(500)의 하단(예: 도 10, 도 11c의 -z 방향)에 제1 인쇄 회로 기판(예: 도 5의 제1 인쇄 회로 기판(331))를 솔더링시킬 수 있다.
일 실시 예에 따르면, 인터포저 구조(500)는 제1 돌출 부분(531a) 및/또는 제2 돌출 부분(531b)을 포함하는 적어도 하나의 제1 도전성 비아(531) 및/또는 바(bar) 형태의 적어도 하나의 제2 도전성 비아(532)를 통해 별도의 랜드(land)를 형성하지 않고도, 프리솔더(540)가 안착될 수 있는 공간을 형성할 수 있다. 일 예시에서, 인터포저 구조(500)가 랜드(land)를 포함하지 않는 랜드리스(landless) 구조로 형성됨에 따라, 랜드가 형성되기 위한 공간을 확보하기 위하여 적어도 하나의 제1 도전성 비아(531)와 적어도 하나의 제2 도전성 비아(532) 사이의 거리(pitch)(P2)를 지정된 거리 이상 이격시키지 않을 수 있다. 예를 들어, 랜드리스(landless) 구조를 갖는 상술한 인터포저 구조(500)는 랜드를 포함하는 인터포저 구조에 비해 적어도 하나의 제1 도전성 비아(531)와 적어도 하나의 제2 도전성 비아(532) 사이의 거리(P2)를 가깝게 형성할 수 있다. 일 실시 예에 따르면, 인터포저 구조(500)는 적어도 하나의 제1 도전성 비아(531)와 적어도 하나의 제2 도전성 비아(532) 사이의 거리를 가깝게 형성함으로써, 인터포저 구조(500)의 상단 및/또는 하단에 배치되는 복수의 인쇄 회로 기판들(예: 도 5의 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332))에 전자 부품들을 높은 밀도로 배치 또는 실장할 수 있다.
이하에서는, 도 12 및 도 13a 내지 도 13e를 참조하여, 일 실시 예에 따른 인터포저 구조(500)의 제조 공정에 대하여 살펴보도록 한다.
도 12는, 다른 실시 예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다. 도 13a는, 일 실시 예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀 및/또는 슬롯(slot)을 형성하는 동작을 설명하기 위한 도면이고, 도 13b는, 일 실시 예에 따라, 적어도 하나의 관통 홀 및/또는 슬롯 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화하는 동작을 설명하기 위한 도면이며, 도 13c는, 일 실시 예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이고, 도 13d는, 일 실시 예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이며, 도 13e는, 일 실시 예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다.
도 13a 내지 도 13e는 인터포저 구조(또는 "인쇄 회로 기판 구조")의 일부 영역(예: 도 10의 B 영역))에 대한 제조 동작을 나타내며, 인터포저 구조의 다른 영역도 동일한 동작을 통해 제조될 수 있다. 이하에서, 도 12의 인터포저 구조의 제조 동작을 설명함에 있어, 도 13a 내지 도 13e의 구성을 참고하여 설명하도록 한다.
도 12 및 도 13a를 참조하면, 일 실시 예에 따른 인터포저 구조의 제조 동작은, 1201 동작에서 인쇄 회로 기판(501)을 가공하여, 인쇄 회로 기판(501)의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(512)(또는 "비아 홀")(예: 도 11c의 적어도 하나의 관통 홀(512)) 및/또는 슬롯(513)(예: 도 11c의 슬롯(513))을 형성할 수 있다. 예를 들어, 인쇄 회로 기판(501)은 절연층(510)(예: 도 11a의 절연층(510)) 및/또는 절연층(510)의 상단면(510a)(예: 도 11a의 상단면(510a))과 하단면(510b)(예: 도 11a의 하단면(510b))에 배치되는 구리 호일(502)(또는 "동박(copper clad)")을 포함할 수 있으며, 적어도 하나의 관통 홀(512)은 절연층(510) 및 구리 호일(502)의 적어도 일 영역을 관통할 수 있다. 일 실시 예에 따르면, 적어도 하나의 관통 홀(512)은 인쇄 회로 기판(501)의 적어도 일 영역을 드릴(drill) 가공하여 형성될 수 있다. 다만, 드릴 가공은 적어도 하나의 관통 홀(512)을 형성하는 가공 방식의 일 예시에서 불과하며, 다른 실시 예에 따르면, 적어도 하나의 관통 홀(512)은 레이저 가공 또는 펀칭(punching) 가공을 통해 형성될 수도 있다. 일 실시 예에 따르면, 슬롯(513)은 적어도 하나의 관통 홀(512)에 비해 상대적으로 넓은 면적을 갖도록 형성되고, 적어도 하나의 관통 홀(512)을 형성하는 가공 방식과 실질적으로 동일 또는 유사한 방식으로 형성될 수 있다. 예를 들어, 슬롯(513)은 복수의 드릴 가공, 복수의 펀칭 가공 또는 복수의 레이저 가공 중 적어도 하나의 가공 방식을 통해 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 12 및 도 13b를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1202 동작에서 인쇄 회로 기판(501)에 형성된 적어도 하나의 관통 홀(512) 및/또는 슬롯(513) 내부에 전도성 물질을 충진할 수 있다. 일 예시에서, 1202 동작은 홀 플러깅(hole plugging) 인쇄 기술을 통해 적어도 하나의 관통 홀(512) 및/또는 슬롯(513) 내부를 전도성 물질(또는 "전도성 재료")으로 충진할 수 있으나, 적어도 하나의 관통 홀(512) 내부를 전도성 물질으로 충진하는 방식은 상술한 실시 예에 한정되는 것은 아니다. 다른 예시에서, 적어도 하나의 관통 홀(512) 및/또는 슬롯(513) 내부에 충진되는 전도성 물질은 구리(copper) 이외의 물질일 수 있다. 전도성 물질은, 예를 들어, 실버 페이스트(silver paste), 알루미늄(aluminum), 실버-알루미늄(silver-aluminum), 카본 페이스트(carbon paster) 또는 CNT 페이스트(carbon nanotube paste) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에 따른 인터포저의 구조 제조 동작은, 1203 동작에서 인쇄 회로 기판(501)의 상단면 및/또는 하단면을 평탄화(또는 "연마")할 수 있다. 예를 들어, 1202 동작에서 적어도 하나의 관통 홀(512) 및/또는 슬롯(513) 내부를 전도성 물질으로 충진하는 과정에서 인쇄 회로 기판(501)의 상단 및/또는 하단 방향으로 돌출되는 영역이 형성될 수 있다. 일 예시에서, 인쇄 회로 기판(501)의 상단 및/또는 하단 방향으로 돌출되는 영역은 평탄화 과정을 통해 제거될 수 있다. 일 예시에서, 1203 동작에서는 브러시 가공 또는 버프 가공(buffing)을 통해 인쇄 회로 기판(501)의 상단 면 및/또는 하단면을 평탄화할 수 있다. 다른 예시에서, 1203 동작에서는 폴리싱(polishing) 과정을 통해 인쇄 회로 기판(501)의 상단면 및/또는 하단면을 평탄화할 수 있다. 예를 들어, 폴리싱 과정은 기계적 연마 또는 화학적 기계 연마(CMP: chemical mechanical polishing) 중 적어도 하나를 포함할 수 있다.
일 실시 예에 따르면, 1203 동작을 통해 인쇄 회로 기판(501)의 상단 및/또는 하단 방향으로 돌출된 영역을 평탄화함으로써, 적어도 하나의 제1 도전성 비아(531)(예: 도 11a의 적어도 하나의 제1 도전성 비아(531)) 및/또는 적어도 하나의 제2 도전성 비아(532)(예: 도 11a의 적어도 하나의 제2 도전성 비아(532))가 형성될 수 있다. 1202 동작에서 적어도 하나의 제2 도전성 비아(532)는 적어도 하나의 관통 홀(512)에 비해 넓은 면적을 갖는 슬롯(513)에 전도성 물질이 충진되어 형성됨에 따라, 적어도 하나의 제2 도전성 비아(532)는 적어도 하나의 제1 도전성 비아(531)에 비해 상대적으로 낮은 높이를 갖도록 형성될 수 있다. 예를 들어, 적어도 하나의 제1 도전성 비아(531)는 제1 높이(h1)를 갖도록 형성되고, 적어도 하나의 제2 도전성 비아(532)는 제1 높이(h1)보다 낮은 제2 높이(h2)를 갖도록 형성될 수 있다.
도 12 및 도 13c를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1204 동작에서 인쇄 회로 기판(501)의 상단면 및/또는 하단면을 에칭(etching)하여, 절연층(510)의 상단면과 하단면에 배치되는 구리 호일(502)을 제거할 수 있다. 일 예시에서, 적어도 하나의 제1 도전성 비아(531) 및/또는 적어도 하나의 제2 도전성 비아(532)는 구리 이외의 물질로 형성됨에 따라, 인쇄 회로 기판(501)의 상단면 및/또는 하단면을 에칭하는 과정에서 적어도 하나의 제1 도전성 비아(531) 및/또는 적어도 하나의 제2 도전성 비아(532)는 제거되지 않을 수 있다. 다른 예시에서, 절연층(510)의 상단면(510a)과 하단면(510b)에 배치되는 구리 호일(502)이 제거됨에 따라, 절연층(510)의 상단면(510a) 및/또는 하단면(510b)으로부터 돌출되는 적어도 하나의 제1 도전성 비아(531)의 일부 영역이 형성될 수 있다. 예를 들어, 1204 동작에 의해 절연층(510)의 상단면(510a)으로부터 +z 방향으로 돌출되는 적어도 하나의 제1 도전성 비아(531)의 제1 돌출 부분(531a)(예: 도 11c의 제1 돌출 부분(531a)) 및/또는 절연층(510)의 하단면(510b)으로부터 -z 방향으로 돌출되는 적어도 하나의 제1 도전성 비아(530)의 제2 돌출 부분(531b)(예: 도 11c의 제2 돌출 부분(531b))이 형성될 수 있다.
도 12 및 도 13d를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1205 동작에서 절연층(510)의 상단면(510a) 및/또는 하단면(510b)의 적어도 일 영역에 솔더 레지스트층(520)(예: 도 11a의 솔더 레지스트층(520))을 형성할 수 있다. 일 예시에서, 1205 동작에서는 절연층(510)의 상단면(510a) 및/또는 하단면(510b)의 적어도 하나의 제1 도전성 비아(531) 및/또는 적어도 하나의 제2 도전성 비아(532)의 일 영역을 제외한 영역에 솔더 레지스트 잉크(solder resist ink)를 도포한 후, 도포된 잉크에 UV(ultraviolet ray)를 가해 도포된 잉크를 경화시키는 공정을 통해 솔더 레지스트층(520)을 형성할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 1205 동작을 통해 절연층(510)의 상단면(510a)에는 제1 솔더 레지스트층(521)(예: 도 11a의 제1 솔더 레지스트층(521))이 형성될 수 있고, 절연층(510)의 하단면(510b)에는 제2 솔더 레지스트층(522)(예: 도 11a의 제2 솔더 레지스트층(522))이 형성될 수 있다.
일 예시에서, 솔더 레지스트 잉크가 적어도 하나의 제1 도전성 비아(531) 및/또는 적어도 하나의 제2 도전성 비아(532)의 일 영역을 제외한 영역에 도포됨에 따라, 제1 솔더 레지스트층(521)에는 적어도 하나의 제1 개구(521a) 및/또는 적어도 하나의 제2 개구(521b)가 형성되고, 제2 솔더 레지스트층(522)에는 적어도 하나의 제3 개구(522a) 및/또는 적어도 하나의 제4 개구(522b)가 형성될 수 있다. 예를 들어, 제1 솔더 레지스트층(521)의 적어도 하나의 제1 도전성 비아(531)와 대응되는 영역에는 적어도 하나의 제1 개구(521a)가 형성되고, 적어도 하나의 제2 도전성 비아(532)의 일 영역과 대응되는 영역에는 적어도 하나의 제2 개구(521b)가 형성될 수 있다. 다른 예로, 제2 솔더 레지스트층(522)의 적어도 하나의 제1 도전성 비아(531)와 대응되는 영역에는 적어도 하나의 제3 개구(522a)가 형성되고, 적어도 하나의 제2 도전성 비아(532)의 일 영역과 대응되는 영역에는 적어도 하나의 제2 개구(522b)가 형성될 수 있다.
도 12 및 도 13e를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1206 동작에서 적어도 하나의 제1 도전성 비아(531) 및/또는 적어도 하나의 제2 도전성 비아(532)에 프리솔더(presolder)(540)(예: 도 11a의 프리솔더(540))를 형성할 수 있다. 일 예시에서, 1206 동작을 통해 적어도 하나의 제1 도전성 비아(531)의 제1 돌출 부분(531a) 및/또는 적어도 하나의 제2 도전성 비아(532)의 일단(예: 도 13e의 +z 방향의 일단)의 적어도 일 영역에는 제1 프리솔더(541)가 형성될 수 있다. 다른 예시에서, 적어도 하나의 제1 도전성 비아(531)의 제2 돌출 부분(531b) 및/또는 적어도 하나의 제2 도전성 비아(532)의 다른 일단(예: 도 13e의 -z 방향의 일단)의 적어도 일 영역에는 제2 프리솔더(542)가 형성될 수 있다.
일 예시에서, 제1 프리솔더(541)는 적어도 하나의 제1 개구(521a) 및/또는 적어도 하나의 제2 개구(521b)를 통해 외부로 노출되는 제1 돌출 부분(531a) 및/또는 적어도 하나의 제2 도전성 비아(532)의 일 영역에 솔더 크림(solder cream)(또는 "솔더 페이스트(solder paste)")을 도포 또는 스퀴즈(squeeze)한 후, 도포된 솔더 크림을 용융하는 과정(또는 "리플로우(reflow) 공정")을 거쳐 형성될 수 있으나, 이에 한정되는 것은 아니다. 다른 예시에서, 제2 프리솔더(542)는 적어도 하나의 제3 개구(522a) 및/또는 적어도 하나의 제4 개구(522b)를 통해 외부로 노출되는 제2 돌출 부분(531b) 및/또는 적어도 하나의 제2 도전성 비아(532)의 일 영역에 솔더 크림(solder cream)을 도포한 후, 도포된 솔더 크림을 용융하는 과정을 거쳐 형성될 수 있으나, 이에 한정되는 것은 아니다.
일 실시 예에 따른 인터포저 구조의 제조 동작은 상술한 1201 동작 내지 1206 동작을 통해 프리솔더(540)를 안착시키기 위한 랜드(land)를 포함하지 않는 인터포저 구조(500)를 제조할 수 있다.
도 14는, 또 다른 실시 예에 따른 인터포저 구조 및 인터포저 구조의 C 영역에 대한 확대도이고, 도 15a는, 일 실시 예에 따라, 도 14의 인터포저 구조를 I-I' 방향으로 절단한 단면도이며, 도 15b는, 다른 실시 예에 따라, 도 14의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다. 도 14에 도시된 인터포저 구조(600)는 도 5의 제1 인쇄 회로 기판(331)과 제2 인쇄 회로 기판(332) 사이에 배치되는 인터포저(340)의 일 구조일 수 있다.
도 14, 도 15a 및/또는 도 15b를 참조하면, 일 실시 예에 따른 인터포저 구조(600)(또는 "인쇄 회로 기판 구조")는, 절연층(610)(예: 도 5의 절연층(341)), 적어도 하나의 솔더 레지스트층(또는 "솔더 레지스트(solder resist)")(620), 적어도 하나의 도전성 비아(via)(630)(예: 도 5의 적어도 하나의 도전성 비아(342)), 프리솔더(presolder)(640) 및/또는 도전성 패드(650)를 포함할 수 있다. 일 실시 예에 따른 인터포저 구조(600)는 도 6의 인터포저 구조(400) 및/또는 도 10의 인터포저 구조(500)에서 도전성 패드(650)가 추가된 구조일 수 있다.
일 실시 예에 따르면, 절연층(610)은 비도전성 재질을 갖는 재질로 형성되고, 폐곡선 형태(closed-curve shape)로 형성될 수 있다. 예를 들어, 절연층(610)은 상단(예: 도 14의 +z 방향)에서 봤을 때, 폐곡선을 이루는 띠 형상으로 형성될 수 있다. 일 예시에서, 절연층(610)은 폐곡선을 형성하고 지정된 두께를 갖는 적어도 하나의 측벽(side wall)(611) 및/또는 절연층(610)의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(612)(또는 "비아 홀")을 포함할 수 있다. 일 예시에서, 적어도 하나의 측벽(611)은 절연층(610)의 적어도 일 측면을 형성할 수 있다. 다른 예시에서, 적어도 하나의 관통 홀(612)은 절연층(610)의 측면과 이격된 절연층(610)의 내부 영역의 적어도 일 영역에 형성될 수 있다. 예를 들어, 적어도 하나의 관통 홀(612)은 절연층(610)의 +z 방향을 향하는 일면에서 절연층(610)의 -z 방향을 향하는 일면까지 관통하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
다른 실시 예(미도시)에 따르면, 절연층(610)은 절연층(610)의 적어도 일 영역을 관통하는 지정된 길이 및/또는 두께를 갖는 바(bar) 형태의 슬롯(미도시)(예: 도 10의 슬롯(513))을 더 포함할 수도 있다. 상술한 슬롯은 도 10의 슬롯(513)과 실질적으로 동일 또는 유사할 수 있으며, 이하 중복되는 설명은 생략하도록 한다.
일 실시 예에 따르면, 적어도 하나의 솔더 레지스트층(620)은 절연층(610)의 상단면(610a) 및/또는 하단면(610b)의 적어도 일 영역에 배치될 수 있다. 예를 들어, 적어도 하나의 솔더 레지스트층(620)은 인터포저 구조(600)의 상단 및/또는 하단에 전자 부품(예: 도 5의 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332))을 솔더링(soldering)(또는 "납땜")하는 과정에서 적어도 하나의 솔더 레지스트층(620)이 배치된 절연층(610)의 일 영역에 납이 붙는 것을 방지할 수 있다.
일 실시 예에 따르면, 적어도 하나의 솔더 레지스트층(620)은 제1 솔더 레지스트층(621) 및/또는 제2 솔더 레지스트층(622)을 포함할 수 있다. 일 예시에서, 제1 솔더 레지스트층(621)은 절연층(610)의 상단면(610a)의 적어도 일 영역에 배치되어, 절연층(610)의 상단면(610a)에 납이 붙는 것을 방지할 수 있다. 다른 예시에서, 제2 솔더 레지스트층(622)은 절연층(610)의 하단면(610b)의 적어도 일 영역에 배치되어, 절연층(610)의 하단면(610b)에 납이 붙는 것을 방지할 수 있다.
일 예시에서, 제1 솔더 레지스트층(621)은 절연층(610)의 적어도 하나의 관통 홀(612)과 대응되는 위치에 형성되는 적어도 하나의 제1 개구(621a)를 포함할 수 있다. 예를 들어, 인터포저 구조(600)의 상단(예: 도 15a, 도 15b의 +z 방향)에서 봤을 때, 적어도 하나의 제1 개구(621a)의 적어도 일 영역은 적어도 하나의 관통 홀(612)과 중첩되도록 배치될 수 있다. 다른 예로, 적어도 하나의 제1 개구(621a)는 적어도 하나의 관통 홀(612)보다 넓은 면적으로 형성되어, 적어도 하나의 제1 개구(621a)의 외주면이 적어도 하나의 관통 홀(612)의 외주면을 감쌀 수 있다. 적어도 하나의 제1 개구(621a)의 형상이 상술한 실시 예에 한정되는 것은 아니며, 다른 실시 예(미도시)에 따르면 적어도 하나의 제1 개구(621a)는 적어도 하나의 관통 홀(612)보다 좁은 면적으로 형성되거나, 실질적으로 동일한 면적으로 형성될 수도 있다.
일 예시에서, 제2 솔더 레지스트층(622)은 절연층(610)의 적어도 하나의 관통 홀(612)과 대응되는 위치에 형성되는 적어도 하나의 제2 개구(622a)를 포함할 수 있다. 예를 들어, 인터포저 구조(600)의 하단(예: 도 15a, 도 15b의 -z 방향)에서 봤을 때, 적어도 하나의 제2 개구(622a)의 적어도 일 영역은 적어도 하나의 관통 홀(612)과 중첩되도록 배치될 수 있다. 다른 예로, 적어도 하나의 제2 개구(622a)는 적어도 하나의 관통 홀(612)보다 넓은 면적으로 형성되어, 적어도 하나의 제2 개구(622a)의 외주면이 적어도 하나의 관통 홀(612)의 외주면을 감쌀 수 있다. 적어도 하나의 제2 개구(622a)의 형상이 상술한 실시 예에 한정되는 것은 아니며, 다른 실시 예(미도시)에 따르면 적어도 하나의 제2 개구(622a)는 적어도 하나의 관통 홀(612)보다 좁은 면적으로 형성되거나, 실질적으로 동일한 면적으로 형성될 수도 있다.
또 다른 예로, 적어도 하나의 제2 개구(622a)는 제1 솔더 레지스트층(621)의 적어도 하나의 제1 개구(621a)와 대응되는 위치에 형성될 수 있다. 일 예시에서, 제1 솔더 레지스트층(621)에 형성된 적어도 하나의 제1 개구(621a) 및/또는 제2 솔더 레지스트층(622)에 형성된 적어도 하나의 제2 개구(622a)를 통해 절연층(610)의 일부 영역 및/또는 적어도 하나의 도전성 비아(630)의 일부 영역이 인터포저 구조(600)의 외부로 노출될 수 있다.
일 실시 예에 따르면, 적어도 하나의 도전성 비아(630)는 절연층(610)의 적어도 하나의 관통 홀(612) 내부에 위치할 수 있다. 적어도 하나의 도전성 비아(630)는 도전성 물질(예: 금속)으로 형성되어, 인터포저 구조(600)에 배치되는 전자 부품들을 전기적으로 연결할 수 있다. 예를 들어, 적어도 하나의 도전성 비아(630)는 인터포저 구조(600)의 하단(예: 도 14의 -z 방향)에 배치되는 전자 부품(예: 도 5의 제1 인쇄 회로 기판(331))과 인터포저 구조(600)의 상단(예: 도 14의 +z 방향)에 배치되는 전자 부품(예: 도 5의 제2 인쇄 회로 기판(332))을 전기적으로 연결할 수 있다. 다른 예로, 적어도 하나의 도전성 비아(630)는 원기둥 형상(또는 "홀 형상")의 도전성 비아(예: 도 11d의 적어도 하나의 제1 도전성 비아(531))를 포함할 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예(미도시)에 따르면, 적어도 하나의 도전성 비아(630)는 슬롯 내부에 위치하고, 지정된 길이 및/또는 두께를 갖는 장방형의 바(bar) 형상의 도전성 비아(예: 도 11d의 적어도 하나의 제2 도전성 비아(532))를 포함할 수도 있다.
일 예시에서, 적어도 하나의 도전성 비아(630)는 절연층(610)의 상단면(610a)으로부터 제1 솔더 레지스트층(621)의 적어도 하나의 제1 개구(621a)가 형성된 방향(예: 도 15a, 도 15b의 +z 방향)으로 돌출되는 제1 돌출 부분(631) 및/또는 절연층(610)의 하단면(610b)에서 제2 솔더 레지스트층(622)의 적어도 하나의 제2 개구(622a)가 형성된 방향(예: 도 15a, 도 15b의 -z 방향)으로 돌출되는 제2 돌출 부분(632)을 포함할 수 있다. 예를 들어, 적어도 하나의 도전성 비아(630)의 제1 돌출 부분(631)은 절연층(610)의 상단면(610a)에서 제1 솔더 레지스트층(621)의 +z 방향을 향하는 일면까지 돌출될 수 있다. 다른 예로, 적어도 하나의 도전성 비아(630)의 제2 돌출 부분(632)은 절연층(610)의 하단면(610b)에서 제2 솔더 레지스트층(622)의 -z 방향을 향하는 일면까지 돌출될 수 있다.
일 실시 예에 따르면, 도전성 패드(650)는 절연층(610)의 적어도 하나의 관통 홀(612) 내부에 위치하여, 적어도 하나의 도전성 비아(630)의 외주면을 감싸도록 배치될 있다. 일 예시에서, 도전성 패드(650)는 적어도 하나의 관통 홀(612)의 내측을 도금하여 형성될 수 있다. 다른 예시에서, 도전성 패드(650)는 적어도 하나의 관통 홀(612)의 내측과 적어도 하나의 도전성 비아(630)의 외주면 사이에 위치하여, 적어도 하나의 도전성 비아(630)가 절연층(610)에 견고하게 고정되도록 할 수 있다.
일 실시 예에 따르면, 프리솔더(640)는 인터포저 구조(600)의 상단 영역(예: 도 15a, 도 15b의 +z 방향의 영역) 및/또는 하단 영역(예: 도 15a, 도 15b의 -z 방향의 영역)에 배치되어, 인터포저 구조(600)의 상단 및/또는 하단에 배치되는 전자 부품을 인터포저 구조(600)에 고정시키는 역할을 수행할 수 있다.
일 실시 예에서, 프리솔더(640)는 제1 프리솔더(641) 및/또는 제2 프리솔더(642)를 포함할 수 있다. 일 예시에서, 제1 프리솔더(641)는 제1 솔더 레지스트층(621)의 적어도 하나의 제1 개구(621a)를 통해 인터포저 구조(600)의 외부에 노출되는 적어도 하나의 도전성 비아(630)의 제1 돌출 부분(631)에 배치될 수 있다. 예를 들어, 제1 프리솔더(641)는 제1 돌출 부분(631)의 일단(예: 도 15a, 도 15b의 +z 방향의 일단)에 안착될 수 있다. 다른 예시에서, 제2 프리솔더(642)는 제2 솔더 레지스트층(622)의 적어도 하나의 제2 개구(622a)를 통해 인터포저 구조(600)의 외부에 노출되는 적어도 하나의 도전성 비아(630)의 제2 돌출 부분(632)에 배치될 수 있다. 예를 들어, 제2 프리솔더(642)는 제2 돌출 부분(632)의 일단(예: 도 15a, 도 15b의 -z 방향의 일단)에 안착될 수 있다.
일 실시 예에 따르면, 인터포저 구조(600)는 제1 프리솔더(641) 및/또는 제2 프리솔더(642)를 통해 인터포저 구조(600)의 상단 및/또는 하단에 전자 부품들을 고정시킬 수 있다. 예를 들어, 인터포저 구조(600)는 제1 프리솔더(641)에 열을 가해 인터포저 구조(600)의 상단(예: 도 15a, 도 15b의 +z 방향)에 제2 인쇄 회로 기판(예: 도 5의 제2 인쇄 회로 기판(332))을 솔더링시킬 수 있다. 다른 예로, 인터포저 구조(600)는 제2 프리솔더(642)에 열을 가해 인터포저 구조(600)의 하단(예: 도 15a, 도 15b의 -z 방향)에 제1 인쇄 회로 기판(예: 도 5의 제1 인쇄 회로 기판(331))을 솔더링시킬 수 있다.
일 실시 예에 따르면, 인터포저 구조(600)는 절연층(610)을 기준으로 상단 방향 및/또는 하단 방향으로 돌출되는 제1 돌출 부분(631) 및/또는 제2 돌출 부분(632)을 포함하는 적어도 하나의 도전성 비아(630)를 통해 랜드(land)를 형성하지 않고도, 프리솔더(640)가 안착될 수 있는 공간을 형성할 수 있다. 일 예시에서, 인터포저 구조(600)가 랜드(land)를 포함하지 않는 랜드리스(landless) 구조로 형성됨에 따라, 랜드가 형성되기 위한 공간을 확보하기 위하여 도전성 비아(630) 사이의 거리(pitch)(P3)를 지정된 거리 이상 이격시키지 않을 수 있다. 예를 들어, 랜드리스(landless) 구조를 갖는 상술한 인터포저 구조(600)는 랜드를 포함하는 인터포저 구조에 비해 도전성 비아(630) 사이의 거리를 가깝게 형성할 수 있다. 일 실시 예에 따르면, 인터포저 구조(600)는 도전성 비아(630) 사이의 거리(P3)를 가깝게 형성함으로써, 인터포저 구조(600)의 상단 및/또는 하단에 배치되는 복수의 인쇄 회로 기판들(예: 도 5의 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332))에 전자 부품들을 높은 밀도로 배치 또는 실장할 수 있다.
도 15a를 참조하면, 일 실시 예에 따르면, 인터포저 구조(600)는 측면 도금부(660)를 더 포함할 수 있다. 일 예시에서, 측면 도금부(660)는 절연층(610)의 측면(610c)의 적어도 일 영역에 위치하여, 인터포저 구조(600)를 전자기적으로 차폐할 수 있다. 본 개시에서 절연층(610)의 측면(610c)은 절연층(610)의 상단면(610a)과 하단면(610b) 사이에 위치하여, 상단면(610a)과 하단면(610b) 사이의 공간을 감싸는 면을 의미할 수 있다. 예를 들어, 측면 도금부(660)는 인터포저 구조(600) 내부에서 발생되는 노이즈(예: 전자 부품들에서 발생되는 노이즈)가 인터포저 구조(600) 외부로 유출되는 것을 차폐하거나, 인터포저 구조(600)의 외부에서 유입되는 노이즈를 차폐할 수 있다.
도 15b를 참조하면, 다른 실시예에 따르면, 인터포저 구조(600)는 인터포저 구조(600)를 전자기적으로 차폐하기 위한 측면 도금부를 포함하지 않을 수 있다. 일 예시에서, 적어도 하나의 도전성 비아(630)는 바(bar) 형상의 도전성 비아(예: 도 11d의 적어도 하나의 제2 도전성 비아(532))를 포함할 수 있으며, 바 형상의 도전성 비아는 지정된 길이 및/또는 두께를 갖도록 형성되어 그라운드(ground)로 동작할 수 있다. 다른 실시 예에 따른 인터포저 구조(600)는 그라운드로 동작하는 바 형상의 도전성 비아를 통해 별도의 측면 도금부를 포함하지 않고도, 인터포저 구조(600)를 전자기적으로 차폐할 수 있다.
이하에서는, 도 16 및 도 17a 내지 도 17f를 참조하여, 일 실시 예에 따른 인터포저 구조(600)의 제조 공정에 대하여 살펴보도록 한다.
도 16은, 또 다른 실시 예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다.
도 17a는, 일 실시 예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀을 형성하는 동작을 설명하기 위한 도면이다. 도 17b는, 일 실시 예에 따라, 적어도 하나의 관통 홀 내부 및/또는 절연층의 측면을 도금하는 동작을 설명하기 위한 도면이다. 도 17c는, 일 실시 예에 따라, 적어도 하나의 관통 홀 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화하는 동작을 설명하기 위한 도면이다. 도 17d는, 일 실시 예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이다. 도 17e는, 일 실시 예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이다. 도 17f는, 일 실시 예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다.
도 17a 내지 도 17e는 인터포저 구조(또는 "인쇄 회로 기판 구조")의 일부 영역(예: 도 14의 C 영역))에 대한 제조 동작을 나타내며, 인터포저 구조의 다른 영역도 동일한 동작을 통해 제조될 수 있다. 이하에서, 도 16의 인터포저 구조의 제조 동작을 설명함에 있어, 도 17a 내지 도 17e의 구성을 참고하여 설명하도록 한다.
도 16 및 도 17a를 참조하면, 일 실시 예에 따른 인터포저 구조의 제조 동작은, 1601 동작에서 인쇄 회로 기판(601)을 가공하여, 인쇄 회로 기판(601)의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(612)(또는 "비아 홀")(예: 도 7의 적어도 하나의 관통 홀(612))을 형성할 수 있다. 예를 들어, 인쇄 회로 기판(601)은 절연층(610)(예: 도 14의 절연층(610)) 및/또는 절연층(610)의 상단면(610a)(예: 도 14의 상단면(610a))과 하단면(610b)(예: 도 14의 하단면(610b))에 배치되는 구리 호일(602)(또는 "동박(copper clad)")을 포함할 수 있으며, 적어도 하나의 관통 홀(612)은 절연층(610) 및 구리 호일(602)의 적어도 일 영역을 관통할 수 있다. 일 실시 예에 따르면, 적어도 하나의 관통 홀(612)은 인쇄 회로 기판(601)의 적어도 일 영역을 드릴(drill) 가공하여 형성될 수 있다. 다만, 드릴 가공은 적어도 하나의 관통 홀(612)을 형성하는 가공 방식의 일 예시에서 불과하며, 다른 실시 예에 따르면, 적어도 하나의 관통 홀(612)은 레이저 가공 또는 펀칭(punching) 가공을 통해 형성될 수도 있다. 다른 실시 예에 따르면, 인터포저 구조의 제조 동작은 1601 동작에서 적어도 하나의 관통 홀(612) 및/또는 슬롯(예: 도 11d의 슬롯(513))을 형성할 수도 있다. 일 예시에서, 슬롯은 적어도 하나의 관통 홀(612)에 비해 넓은 면적을 갖도록 형성될 수 있다. 다른 예시에서, 슬롯은 적어도 하나의 관통 홀(612)을 형성하는 가공 방식과 실질적으로 동일 또는 유사한 방식으로 형성될 수 있다. 예를 들어, 슬롯은 복수의 드릴 가공, 복수의 펀칭 가공 또는 복수의 레이저 가공 중 적어도 하나의 가공 방식을 통해 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 16 및 도 17b를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1602 동작에서 인쇄 회로 기판(601)의 적어도 일 영역을 도금할 수 있다. 일 예시에서, 1602 동작에서 인쇄 회로 기판(601)의 적어도 하나의 관통 홀(612) 내부 및/또는 인쇄 회로 기판(601)의 측면의 적어도 일 영역을 도금할 수 있다. 상술한 1602 동작을 통해 적어도 하나의 관통 홀(612) 내부에 위치하는 도전성 패드(650)(예: 도 15a, 도 15b의 도전성 패드(650)) 및/또는 측면 도금부(660)(예: 도 15a의 측면 도금부(660))가 형성될 수 있다. 측면 도금부(660)의 형성 과정은, 예를 들어, 절연층(610)의 측면을 도금한 후, 측면 도금부가 형성될 절연층(610)의 측면의 적어도 일 영역에 드라이 필름(dry film)을 부착하는 동작을 포함할 수 있다. 다른 예시에서, 드라이 필름이 부착된 절연층(610)의 측면의 적어도 일 영역을 노광, 현상, 에칭하는 공정을 거친 후, 절연층(610)에 부착된 드라이 필름을 박리함으로써, 절연층(610)의 측면의 적어도 일 영역에 측면 도금부(660)가 형성될 수 있다. 다른 예시에서, 1602 동작에서 인쇄 회로 기판(601)의 적어도 하나의 관통 홀(612) 내부만을 도금하여, 측면 도금부(660)를 형성하지 않을 수도 있다.
도 16 및 도 17c를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1603 동작에서 인쇄 회로 기판(601)에 형성된 적어도 하나의 관통 홀(612) 내부에 전도성 물질(또는 "전도성 재료")을 충진할 수 있다. 일 예시에서, 1603 동작은 홀 플러깅(hole plugging) 인쇄 기술을 통해 적어도 하나의 관통 홀(612) 내부를 전도성 물질으로 충진할 수 있으나, 적어도 하나의 관통 홀(612) 내부를 전도성 물질으로 충진하는 방식은 상술한 실시 예에 한정되는 것은 아니다. 다른 예시에서, 적어도 하나의 관통 홀(612) 내부에 충진되는 전도성 물질은 구리(copper) 이외의 물질일 수 있다. 전도성 물질은, 예를 들어, 실버 페이스트(silver paste), 알루미늄(aluminum), 실버-알루미늄(silver-aluminum), 카본 페이스트(carbon paster) 또는 CNT 페이스트(carbon nanotube paste) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 도면 상에 도시되지 않았으나, 1603 동작에서는 슬롯 내부를 전도성 물질으로 충진할 수도 있다.
일 실시 예에 따른 인터포저의 구조 제조 동작은, 1604 동작에서 인쇄 회로 기판(601)의 상단면 및/또는 하단면을 평탄화(또는 "연마")할 수 있다. 예를 들어, 1603 동작에서 적어도 하나의 관통 홀(612) 내부를 전도성 물질으로 충진하는 과정에서 인쇄 회로 기판(601)의 상단 및/또는 하단 방향으로 돌출되는 영역이 형성될 수 있다. 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1604 동작을 통해 인쇄 회로 기판(601)의 상단 및/또는 하단 방향으로 돌출된 영역을 평탄화함으로써, 적어도 하나의 도전성 비아(630)(예: 도 15a, 도 15b의 도전성 비아(630))를 형성할 수 있다. 일 예시에서, 1604 동작에서는 브러시 가공 또는 버프 가공(buffing)을 통해 인쇄 회로 기판(601)의 상단 면 및/또는 하단면을 평탄화할 수 있다. 다른 예시에서, 1604 동작에서는 폴리싱(polishing) 과정을 통해 인쇄 회로 기판(601)의 상단면 및/또는 하단면을 평탄화할 수 있다. 예를 들어, 폴리싱 과정은 기계적 연마 또는 화학적 기계 연마(CMP: chemical mechanical polishing) 중 적어도 하나를 포함할 수 있다.
도 16 및 도 17d를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1605 동작에서 인쇄 회로 기판(601)의 상단면 및/또는 하단면을 에칭(etching)하여, 절연층(610)의 상단면과 하단면에 배치되는 구리 호일(602)을 제거할 수 있다. 일 예시에서, 적어도 하나의 도전성 비아(630)는 구리 이외의 물질로 형성됨에 따라, 인쇄 회로 기판(601)의 상단면 및/또는 하단면을 에칭하는 과정에서 적어도 하나의 도전성 비아(630)는 제거되지 않을 수 있다. 다른 예시에서, 절연층(610)의 상단면(610a)과 하단면(610b)에 배치되는 구리 호일(602)이 제거됨에 따라, 절연층(610)의 상단면(610a) 및/또는 하단면(610b)으로부터 돌출되는 적어도 하나의 도전성 비아(630)의 일부 영역이 형성될 수 있다. 예를 들어, 1605 동작에 의해 절연층(610)의 상단면(610a)으로부터 +z 방향으로 돌출되는 적어도 하나의 도전성 비아(630)의 제1 돌출 부분(631)(예: 도 15a, 도 15b의 제1 돌출 부분(631)) 및/또는 절연층(610)의 하단면(610b)으로부터 -z 방향으로 돌출되는 적어도 하나의 도전성 비아(630)의 제2 돌출 부분(632)(예: 도 15a, 도 15b의 제2 돌출 부분(632))이 형성될 수 있다.
도 16 및 도 17e를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1606 동작에서 절연층(610)의 상단면(610a) 및/또는 하단면(610b)의 적어도 일 영역에 솔더 레지스트층(620)(예: 도 15a, 도 15b의 솔더 레지스트층(620))을 형성할 수 있다. 일 예시에서, 1606 동작에서는 절연층(610)의 상단면(610a) 및/또는 하단면(610b)의 적어도 하나의 도전성 비아(630)가 배치되는 영역을 제외한 영역에 솔더 레지스트 잉크(solder resist ink)를 도포한 후, 도포된 잉크에 UV(ultraviolet ray)를 가해 도포된 잉크를 경화시키는 공정을 통해 솔더 레지스트층(620)을 형성할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 1605 동작을 통해 절연층(610)의 상단면(610a)에는 제1 솔더 레지스트층(621)(예: 도 15a, 도 15b의 제1 솔더 레지스트층(621))이 형성될 수 있고, 절연층(610)의 하단면(610b)에는 제2 솔더 레지스트층(622)(예: 도 15a, 도 15b의 제2 솔더 레지스트층(622))이 형성될 수 있다. 다른 예로, 솔더 레지스트 잉크가 도전성 비아(630)가 배치된 영역을 제외한 영역에 도포됨에 따라, 제1 솔더 레지스트층(621)의 적어도 하나의 도전성 비아(630)와 대응되는 영역에는 적어도 하나의 제1 개구(621a)(예: 도 15a, 도 15b의 적어도 하나의 제1 개구(621a))가 형성될 수 있다. 이와 유사하게, 제2 솔더 레지스트층(622)의 적어도 하나의 도전성 비아(630)와 대응되는 영역에는 적어도 하나의 제2 개구(622a)(예: 도 15a, 도 15b의 적어도 하나의 제2 개구(622a))가 형성될 수 있다.
도 16 및 도 17f를 참조하면, 일 실시 예에 따른 인터포저의 구조 제조 동작은, 1607 동작에서 적어도 하나의 도전성 비아(630)의 제1 돌출 부분(631) 및/또는 제2 돌출 부분(632)에 프리솔더(presolder)(640)(예: 도 14의 프리솔더(640))를 형성할 수 있다. 일 예시에서, 1607 동작을 통해 적어도 하나의 도전성 비아(630)의 제1 돌출 부분(631)의 적어도 일 영역에는 제1 프리솔더(641)가 형성되고, 적어도 하나의 도전성 비아(630)의 제2 돌출 부분(632)의 적어도 일 영역에는 제2 프리솔더(642)가 형성될 수 있다. 제1 프리솔더(641) 및/또는 제2 프리솔더(642)는, 예를 들어, 메탈 마스크(metal mask)를 이용하여 제1 돌출 부분(631) 및/또는 제2 돌출 부분(632)에 솔더 크림(solder cream)(또는 "솔더 페이스트(solder paste)")을 도포 또는 스퀴즈(squeeze)한 후, 도포된 솔더 크림을 용융 하는 과정(또는 "리플로우(reflow) 공정")을 거쳐 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 실시 예에 따른 인터포저 구조의 제조 동작은 상술한 1601 동작 내지 1607 동작을 통해 프리솔더(640)를 안착시키기 위한 랜드(land)를 포함하지 않는 인터포저 구조(600)를 제조할 수 있다.
본 개시의 인터포저 구조(400, 500, 600)는 절연층(341, 410, 510, 610), 제1 솔더 레지스트층(421, 521, 621)(solder resist layer), 제2 솔더 레지스트층(422, 522, 622), 적어도 하나의 도전성 비아(342, 430, 630)(via), 제1 프리솔더(441, 541, 641)(presolder) 및 제2 프리솔더(442, 542, 642)를 포함할 수 있다. 상기 절연층(341, 410, 510, 610)은 적어도 하나의 관통 홀을 포함할 수 있다. 상기 제1 솔더 레지스트층(421, 521, 621)은 상기 절연층(341, 410, 510, 610)의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제1 개구(421a, 521a, 621a)를 포함할 수 있다. 상기 제2 솔더 레지스트층(422, 522, 622)은 상기 절연층(341, 410, 510, 610)의 하단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제2 개구(422, 521b, 522b, 622a)를 포함할 수 있다. 상기 적어도 하나의 도전성 비아(342, 430, 630)는 상기 적어도 하나의 관통 홀 내에 위치할 수 있다. 상기 적어도 하나의 도전성 비아(342, 430, 630)는, 상기 적어도 하나의 제1 개구(421a, 521a, 621a) 방향으로 돌출되어 형성되는 제1 돌출 부분(431, 531a, 631)(protruding portion) 및 상기 적어도 하나의 제2 개구(422, 521b, 522b, 622a) 방향으로 돌출되어 형성되는 제2 돌출 부분(432, 531b, 632)을 포함할 수 있다. 상기 제1 프리솔더(441, 541, 641)는 상기 적어도 하나의 도전성 비아(342, 430, 630)의 상기 제1 돌출 부분(431, 531a, 631)의 상단에 배치될 수 있다. 상기 제2 프리솔더(442, 542, 642)는 상기 적어도 하나의 도전성 비아(342, 430, 630)의 상기 제2 돌출 부분(432, 531b, 632)의 하단에 배치될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 돌출 부분(431, 531a, 631)은, 상기 절연층(341, 410, 510, 610)의 상기 상단면에서 상기 제1 솔더 레지스트층(421, 521, 621)까지 돌출되어 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 돌출 부분(432, 531b, 632)은, 상기 절연층(341, 410, 510, 610)의 상기 하단면에서 상기 제2 솔더 레지스트층(422, 522, 622)까지 돌출되어 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)는 상기 적어도 하나의 관통 홀의 내부에 위치하고, 상기 적어도 하나의 도전성 비아(342, 430, 630)의 외주면을 감싸도록 배치되는 도전성 패드(650)를 더 포함할 수 있다.
본 개시의 인터포저 구조(400, 500, 600)는 상기 절연층(341, 410, 510, 610)의 측면의 적어도 일 영역에 위치하고, 상기 인터포저 구조(400, 500, 600)를 전자기적으로 차폐하는 측면 도금부(450, 660)를 더 포함할 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 적어도 하나의 도전성 비아(342, 430, 630)는, 원기둥 형상으로 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)는 상기 인터포저 구조(400, 500, 600)의 상단에 배치되는 제1 인쇄 회로 기판(331) 및 상기 인터포저 구조(400, 500, 600)의 하단에 배치되는 제2 인쇄 회로 기판(332)을 더 포함할 수 있다. 상기 제1 인쇄 회로 기판(331)은 상기 적어도 하나의 도전성 비아(342, 430, 630)를 통해 상기 제2 인쇄 회로 기판(332)과 전기적으로 연결될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 인쇄 회로 기판(331)은, 상기 제1 프리솔더(441, 541, 641)를 통해 상기 인터포저 구조(400, 500, 600)의 상단에 고정될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 인쇄 회로 기판(332)은, 상기 제2 프리솔더(442, 542, 642)를 통해 상기 인터포저 구조(400, 500, 600)의 하단에 고정될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 절연층(341, 410, 510, 610)은, 상기 인터포저 구조(400, 500, 600)의 상단에서 봤을 때, 상기 제1 인쇄 회로 기판(331) 또는 상기 제2 인쇄 회로 기판(332)의 적어도 일 가장자지를 따라 형성되는 띠 형상으로 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)는 절연층(341, 410, 510, 610), 제1 솔더 레지스트층(421, 521, 621), 제2 솔더 레지스트층(422, 522, 622), 제1 도전성 비아(530, 531)(via), 제2 도전성 비아(532), 제1 프리솔더(441, 541, 641)(presolder) 및 제2 프리솔더(442, 542, 642)를 포함할 수 있다. 상기 절연층(341, 410, 510, 610)은 적어도 하나의 관통 홀 및 슬롯(slot)을 포함할 수 있다. 상기 제1 솔더 레지스트층(421, 521, 621)은 상기 절연층(341, 410, 510, 610)의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제1 개구(421a, 521a, 621a) 및 상기 슬롯의 적어도 일 영역과 대응되는 영역에 형성되는 적어도 하나의 제2 개구(422, 521b, 522b, 622a)를 포함할 수 있다. 상기 제2 솔더 레지스트층(422, 522, 622)은 상기 절연층(341, 410, 510, 610)의 하단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제3 개구 및 상기 슬롯의 적어도 일 영역과 대응되는 영역에 형성되는 적어도 하나의 제4 개구를 포함할 수 있다. 상기 제1 도전성 비아(530, 531)는 상기 적어도 하나의 관통 홀 내에 위치하고, 제1 높이를 갖도록 형성될 수 있다. 상기 제1 도전성 비아(530, 531)는 상기 적어도 하나의 제1 개구(421a, 521a, 621a) 방향으로 돌출되어 형성되는 제1 돌출 부분(431, 531a, 631) 및 상기 적어도 하나의 제3 개구 방향으로 돌출되어 형성되는 제2 돌출 부분(432, 531b, 632)을 포함할 수 있다. 상기 제2 도전성 비아(532)는 상기 슬롯 내에 위치하고, 상기 제1 높이보다 낮은 제2 높이를 갖도록 형성될 수 있다. 상기 제1 프리솔더(441, 541, 641)는 상기 제1 도전성 비아(530, 531)와 상기 제2 도전성 비아(532)의 상단에 배치될 수 있다. 제2 프리솔더(442, 542, 642)는 상기 제1 도전성 비아(530, 531)와 상기 제2 도전성 비아(532)의 하단에 배치될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 도전성 비아(530, 531)는, 원기둥 형상으로 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 도전성 비아(532)는, 상기 인터포저 구조(400, 500, 600)의 상단에서 봤을 때, 지정된 길이를 갖는 바(bar) 형상으로 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 도전성 비아(532)는, 상기 인터포저 구조(400, 500, 600)를 전자기적으로 차폐하는 그라운드(ground)로 동작할 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 도전성 비아(532)는, 상기 절연층(341, 410, 510, 610)과 동일한 높이로 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 도전성 비아(530, 531)의 상기 제1 돌출 부분(431, 531a, 631)은, 상기 절연층(341, 410, 510, 610)의 상기 상단면에서 상기 제1 솔더 레지스트층(421, 521, 621)까지 돌출되어 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 도전성 비아(530, 531)의 상기 제2 돌출 부분(432, 531b, 632)은, 상기 절연층(341, 410, 510, 610)의 상기 하단면에서 상기 제2 솔더 레지스트층(422, 522, 622)까지 돌출되어 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)는 제1 도전성 패드(650) 및 제2 도전성 패드(650)를 더 포함할 수 있다. 상기 제1 도전성 패드(650)는 상기 적어도 하나의 관통 홀의 내부에 위치하고, 상기 제1 도전성 비아(530, 531)의 외주면을 감싸도록 배치될 수 있다. 상기 제2 도전성 패드(650)는 상기 슬롯의 내부에 위치하고, 상기 제2 도전성 비아(532)의 외주면을 감싸도록 배치될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)는 제1 인쇄 회로 기판(331), 제2 인쇄 회로 기판(332), 전자 부품, 및 인터포저를 포함할 수 있다. 상기 제2 인쇄 회로 기판(332)은 상기 제1 인쇄 회로 기판(331)과 이격되어 상기 제1 인쇄 회로 기판(331)의 적어도 일면을 마주보게 배치될 수 있다. 상기 전자 부품은 상기 제1 인쇄 회로 기판(331) 또는 상기 제2 인쇄 회로 기판(332)에 배치될 수 있다. 상기 인터포저는 상기 제1 인쇄 회로 기판(331)과 상기 제2 인쇄 회로 기판(332) 사이에 위치하고, 상기 제1 인쇄 회로 기판(331)과 상기 제2 인쇄 회로 기판(332) 사이의 공간을 둘러싸도록 배치될 수 있다. 상기 인터포저는, 절연층(341, 410, 510, 610), 제1 솔더 레지스트층(421, 521, 621), 제2 솔더 레지스트층(422, 522, 622), 및 제1 도전성 비아(530, 531)를 포함할 수 있다. 상기 절연층(341, 410, 510, 610)은 상기 제1 인쇄 회로 기판(331)을 향하는 제1 면, 상기 제2 인쇄 회로 기판(332)을 향하는 제 2 면을 포함하고, 상기 제1 면과 상기 제2 면을 관통하여 형성되는 적어도 하나의 관통 홀을 포함할 수 있다. 상기 제1 솔더 레지스트층(421, 521, 621)은 상기 절연층(341, 410, 510, 610)의 상기 제1 면의 적어도 일 영역에 배치되고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 제1 개구(421a, 521a, 621a)를 포함할 수 있다. 상기 제2 솔더 레지스트층(422, 522, 622)은 상기 절연층(341, 410, 510, 610)의 상기 제2 면의 적어도 일 영역에 배치되고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 제2 개구(422, 521b, 522b, 622a)를 포함할 수 있다. 상기 제1 도전성 비아(530, 531)는 상기 적어도 하나의 관통 홀 내부에 위치하고, 상기 절연층(341, 410, 510, 610)의 상기 제1 면에서 상기 제1 솔더 레지스트층(421, 521, 621)까지 돌출되는 형성되는 제1 돌출 부분(431, 531a, 631) 및 상기 절연층(341, 410, 510, 610)의 상기 제2 면에서 상기 제2 솔더 레지스트층(422, 522, 622)까지 돌출되어 형성되는 제2 돌출 부분(432, 531b, 632)을 포함할 수 있다. 상기 제1 인쇄 회로 기판(331)은 상기 제1 도전성 비아(530, 531)를 통해 상기 제2 인쇄 회로 기판(332)과 전기적으로 연결될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 인터포저는 상기 절연층(341, 410, 510, 610)의 상기 제1 면과 상기 제2 면을 관통하는 슬롯 및 상기 슬롯 내부에 위치하고 상기 제1 인쇄 회로 기판(331)과 상기 제2 인쇄 회로 기판(332)을 전기적으로 연결하는 제2 도전성 비아(532)를 더 포함할 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 도전성 비아(530, 531)는, 원기둥 형상으로 형성될 수 있다. 상기 제2 도전성 비아(532)는, 상기 인터포저의 상단에서 봤을 때, 지정된 길이를 갖는 바(bar) 형상으로 형성될 수 있다.
본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 도전성 비아(532)는, 상기 적어도 하나의 전자 부품을 전자기적으로 차폐하기 위한 그라운드로 동작할 수 있다.
상술한 본 개시의 구체적인 실시 예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편, 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (9)

  1. 인터포저 구조에 있어서,
    적어도 하나의 관통 홀을 포함하는 절연층;
    상기 절연층의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제1 개구를 포함하는 제1 솔더 레지스트층(solder resist layer);
    상기 절연층의 하단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제2 개구를 포함하는 제2 솔더 레지스트층;
    상기 적어도 하나의 관통 홀 내에 위치하는 적어도 하나의 도전성 비아(via), 상기 적어도 하나의 도전성 비아는, 상기 적어도 하나의 제1 개구 방향으로 돌출되어 형성되는 제1 돌출 부분(protruding portion) 및 상기 적어도 하나의 제2 개구 방향으로 돌출되어 형성되는 제2 돌출 부분을 포함함;
    상기 적어도 하나의 도전성 비아의 상기 제1 돌출 부분의 상단에 배치되는 제1 프리솔더(presolder); 및
    상기 적어도 하나의 도전성 비아의 상기 제2 돌출 부분의 하단에 배치되는 제2 프리솔더를 포함하는, 인터포저 구조.
  2. 청구항 1에 있어서,
    상기 제1 돌출 부분은,
    상기 절연층의 상기 상단면에서 상기 제1 솔더 레지스트층까지 돌출되어 형성되는, 인터포저 구조.
  3. 청구항 2에 있어서,
    상기 제2 돌출 부분은,
    상기 절연층의 상기 하단면에서 상기 제2 솔더 레지스트층까지 돌출되어 형성되는, 인터포저 구조.
  4. 청구항 1에 있어서,
    상기 적어도 하나의 관통 홀의 내부에 위치하고, 상기 적어도 하나의 도전성 비아의 외주면을 감싸도록 배치되는 도전성 패드를 더 포함하는, 인터포저 구조.
  5. 청구항 1에 있어서,
    상기 절연층의 측면의 적어도 일 영역에 위치하고, 상기 인터포저 구조를 전자기적으로 차폐하는 측면 도금부를 더 포함하는, 인터포저 구조.
  6. 청구항 1에 있어서,
    상기 적어도 하나의 도전성 비아는, 원기둥 형상으로 형성되는, 인터포저 구조.
  7. 청구항 1에 있어서,
    상기 인터포저 구조의 상단에 배치되는 제1 인쇄 회로 기판; 및
    상기 인터포저 구조의 하단에 배치되는 제2 인쇄 회로 기판을 더 포함하고,
    상기 제1 인쇄 회로 기판은 상기 적어도 하나의 도전성 비아를 통해 상기 제2 인쇄 회로 기판과 전기적으로 연결되는, 인터포저 구조.
  8. 청구항 7에 있어서,
    상기 제1 인쇄 회로 기판은, 상기 제1 프리솔더를 통해 상기 인터포저 구조의 상단에 고정되고,
    상기 제2 인쇄 회로 기판은, 상기 제2 프리솔더를 통해 상기 인터포저 구조의 하단에 고정되는, 인터포저 구조.
  9. 청구항 7에 있어서,
    상기 절연층은, 상기 인터포저 구조의 상단에서 봤을 때, 상기 제1 인쇄 회로 기판 또는 상기 제2 인쇄 회로 기판의 적어도 일 가장자지를 따라 형성되는 띠 형상으로 형성되는, 인터포저 구조.
PCT/KR2021/005331 2020-05-08 2021-04-27 인터포저 구조 및 이를 포함하는 전자 장치 WO2021225323A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP21799543.0A EP4149217A4 (en) 2020-05-08 2021-04-27 INTERPOSING STRUCTURE AND ELECTRONIC DEVICE THEREOF

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2020-0055356 2020-05-08
KR20200055356 2020-05-08
KR10-2020-0146327 2020-11-04
KR1020200146327A KR20210136819A (ko) 2020-05-08 2020-11-04 인터포저 구조 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
WO2021225323A1 true WO2021225323A1 (ko) 2021-11-11

Family

ID=78468089

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/005331 WO2021225323A1 (ko) 2020-05-08 2021-04-27 인터포저 구조 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
EP (1) EP4149217A4 (ko)
WO (1) WO2021225323A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005216696A (ja) * 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
US20070045780A1 (en) * 2005-09-01 2007-03-01 Salman Akram Methods of forming blind wafer interconnects, and related structures and assemblies
KR20140084517A (ko) * 2012-12-27 2014-07-07 하나 마이크론(주) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법
KR20160119083A (ko) * 2014-02-07 2016-10-12 마벨 월드 트레이드 리미티드 기판내 비아로의 연결의 신뢰성을 개선하기 위한 방법 및 장치
KR20200032911A (ko) * 2018-09-19 2020-03-27 삼성전자주식회사 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005216696A (ja) * 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
US20070045780A1 (en) * 2005-09-01 2007-03-01 Salman Akram Methods of forming blind wafer interconnects, and related structures and assemblies
KR20140084517A (ko) * 2012-12-27 2014-07-07 하나 마이크론(주) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법
KR20160119083A (ko) * 2014-02-07 2016-10-12 마벨 월드 트레이드 리미티드 기판내 비아로의 연결의 신뢰성을 개선하기 위한 방법 및 장치
KR20200032911A (ko) * 2018-09-19 2020-03-27 삼성전자주식회사 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4149217A4 *

Also Published As

Publication number Publication date
EP4149217A1 (en) 2023-03-15
EP4149217A4 (en) 2024-01-24

Similar Documents

Publication Publication Date Title
WO2020105987A1 (en) Antenna using horn structure and electronic device including the same
WO2020085763A1 (en) Electronic device including conductive structure connecting electrically ground layer of flexible printed circuit board and ground layer of printed circuit board
WO2020116977A1 (en) Electronic device comprising antenna for wireless communication
WO2020101262A1 (en) Antenna using slot and electronic device including the same
WO2022169217A1 (ko) 안테나 패턴을 포함하는 플렉서블 어셈블리 및 이를 포함하는 전자 장치
WO2021091134A1 (en) Antenna and electronic device including the same
WO2021045589A1 (en) Antenna and electronic device including the same
WO2021015521A1 (en) Electronic device comprising antenna and power backoff control method for the electronic device
WO2023090626A1 (ko) 기판 모듈을 포함하는 전자 장치
WO2022086286A1 (ko) 인터포저를 포함하는 안테나 구조 및 이를 포함하는 전자 장치
WO2022149807A1 (ko) 연성 인쇄 회로 기판을 포함하는 전자 장치
WO2022065732A1 (ko) 안테나를 포함하는 전자 장치
WO2022060016A1 (ko) 안테나의 동작 범위를 넓히기 위한 전자 장치
WO2019235731A1 (ko) 복수의 인쇄 회로 기판들에 대면하는 하우징 및 복수의 인쇄 회로 기판들을 전기적으로 연결하는 도전체를 포함하는 연결 부재, 및 이를 포함하는 전자 장치
WO2022119406A1 (ko) 안테나 및 인쇄회로기판을 포함하는 전자 장치
WO2022154386A1 (ko) 안테나를 포함하는 전자 장치
WO2021225323A1 (ko) 인터포저 구조 및 이를 포함하는 전자 장치
WO2023043175A1 (ko) 밀리미터파 안테나 모듈 배치 구조를 포함하는 전자장치
WO2022260489A1 (ko) 안테나를 포함하는 전자 장치
WO2023075336A1 (ko) 안테나 모듈 및 이를 포함하는 전자 장치
WO2023027376A1 (ko) 인터포저 및 이를 포함하는 전자 장치
WO2022177163A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2023214654A1 (ko) 인터포져를 포함하는 전자 장치
WO2024205019A1 (ko) 안테나 구조 및 이를 포함하는 전자 장치
WO2023234585A1 (ko) 커넥터 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21799543

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021799543

Country of ref document: EP

Effective date: 20221208

NENP Non-entry into the national phase

Ref country code: DE